JP2020039204A - Drive circuit for switch to be driven - Google Patents
Drive circuit for switch to be driven Download PDFInfo
- Publication number
- JP2020039204A JP2020039204A JP2018164902A JP2018164902A JP2020039204A JP 2020039204 A JP2020039204 A JP 2020039204A JP 2018164902 A JP2018164902 A JP 2018164902A JP 2018164902 A JP2018164902 A JP 2018164902A JP 2020039204 A JP2020039204 A JP 2020039204A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- ground
- turned
- power supply
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、駆動対象スイッチの駆動回路に関する。 The present invention relates to a drive circuit for a switch to be driven.
従来、第１主端子、第２主端子及びゲートを有するＭＯＳＦＥＴ又はＩＧＢＴ等のスイッチが知られている。スイッチは、第２主端子に対するゲートの電位差が閾値電圧以上になることにより、第１主端子及び第２主端子の間の電流の流通を許容するオン状態とされる。一方、スイッチは、上記電位差が閾値電圧未満になることにより、第１主端子及び第２主端子の間の電流の流通を阻止するオフ状態とされる。 Conventionally, a switch such as a MOSFET or an IGBT having a first main terminal, a second main terminal, and a gate has been known. The switch is turned on to allow a current to flow between the first main terminal and the second main terminal when the potential difference between the gate and the second main terminal becomes equal to or higher than the threshold voltage. On the other hand, when the potential difference becomes less than the threshold voltage, the switch is turned off so as to block the flow of current between the first main terminal and the second main terminal.
スイッチがオフ状態とされている場合において、スイッチの寄生容量を介してゲートに電荷が供給され得る。この場合、第２主端子に対するゲートの電位差が閾値電圧以上になり、スイッチをオフ状態に維持したいにもかかわらず、スイッチが誤ってオン状態に切り替えられしまう現象であるセルフターンオンが発生し得る。この問題を解決すべく、特許文献１に記載の駆動回路は、スイッチをオン状態にするための正電圧源に加え、負電圧源を備えている。
When the switch is off, charge can be supplied to the gate through the parasitic capacitance of the switch. In this case, the potential difference of the gate with respect to the second main terminal becomes equal to or higher than the threshold voltage, and self-turn-on, which is a phenomenon in which the switch is erroneously switched to the on-state despite the desire to maintain the switch in the off-state, may occur. To solve this problem, the driving circuit described in
特許文献１に記載の駆動回路によれば、負電圧源の電圧をスイッチのゲートに印加することによりセルフターンオンの発生を抑制できるものの、負電圧源が必須となる。この場合、駆動回路の構成が複雑になり、例えば駆動回路のコストや体格が増加してしまう懸念がある。
According to the drive circuit described in
本発明は、簡易な構成でセルフターンオンの発生を抑制できる駆動回路を提供することを主たる目的とする。 SUMMARY OF THE INVENTION It is a main object of the present invention to provide a drive circuit which can suppress the occurrence of self-turn-on with a simple configuration.
本発明は、第１主端子、第２主端子及びゲートを有し、前記第２主端子に対する前記ゲートの電位差が閾値電圧以上になることにより前記第１主端子及び前記第２主端子の間の電流の流通を許容するオン状態とされ、前記電位差が前記閾値電圧未満になることにより前記第１主端子及び前記第２主端子の間の電流の流通を阻止するオフ状態とされる駆動対象スイッチに適用される駆動対象スイッチの駆動回路において、
オン状態とされることにより前記ゲートとグランドとの間を導通状態とし、オフ状態とされることにより前記ゲートと前記グランドとの間を非導通状態とする第１グランド側スイッチと、
オン状態とされることにより前記第２主端子と前記グランドとの間を導通状態とし、オフ状態とされることにより前記第２主端子と前記グランドとの間を非導通状態とする第２グランド側スイッチと、
正電圧源と、
オン状態とされることにより前記ゲートと前記正電圧源との間を導通状態とし、オフ状態とされることにより前記ゲートと前記正電圧源との間を非導通状態とする第１電源側スイッチと、
オン状態とされることにより前記第２主端子と前記正電圧源との間を導通状態とし、オフ状態とされることにより前記第２主端子と前記正電圧源との間を非導通状態とする第２電源側スイッチと、
前記駆動対象スイッチのオン指令がなされている場合、前記第１電源側スイッチ及び前記第２グランド側スイッチをオン状態にしてかつ前記第２電源側スイッチ及び前記第１グランド側スイッチをオフ状態にし、前記駆動対象スイッチのオフ指令がなされている場合、前記第２電源側スイッチ及び前記第１グランド側スイッチをオン状態にしてかつ前記第１電源側スイッチ及び前記第２グランド側スイッチをオフ状態にする駆動制御部と、を備え、
前記第１電源側スイッチを介して前記ゲートに電圧を印加する前記正電圧源と、前記第２電源側スイッチを介して前記第２主端子に電圧を印加する前記正電圧源とは、単一の電圧源である。
The present invention includes a first main terminal, a second main terminal, and a gate, wherein a potential difference between the gate and the second main terminal is equal to or greater than a threshold voltage, whereby the first main terminal and the second main terminal are connected to each other. The driven object is turned on to allow the flow of current, and is turned off to prevent the flow of current between the first main terminal and the second main terminal when the potential difference becomes smaller than the threshold voltage. In the drive circuit of the drive target switch applied to the switch,
A first ground-side switch that causes the gate and the ground to be in a conductive state by being turned on, and causes the gate and the ground to be in a non-conductive state by being turned off;
A second ground that, when turned on, causes a conduction state between the second main terminal and the ground, and when turned off, causes a non-conduction state between the second main terminal and the ground. Side switch,
A positive voltage source;
A first power supply-side switch that, when turned on, turns on the gate and the positive voltage source, and turns off, turns off the gate and the positive voltage source. When,
The second main terminal and the positive voltage source are brought into a conductive state by being turned on, and the non-conductive state is brought between the second main terminal and the positive voltage source by being turned off. A second power supply side switch,
When an ON command for the drive target switch is issued, the first power supply side switch and the second ground side switch are turned on, and the second power supply side switch and the first ground side switch are turned off, When a command to turn off the drive target switch is given, the second power supply side switch and the first ground side switch are turned on, and the first power supply side switch and the second ground side switch are turned off. A drive control unit,
The positive voltage source that applies a voltage to the gate via the first power supply switch and the positive voltage source that applies a voltage to the second main terminal via the second power supply switch are single. Voltage source.
本発明は、第１グランド側スイッチ、第２グランド側スイッチ、第１電源側スイッチ及び第２電源側スイッチを備えている。また、本発明では、駆動対象スイッチのオン指令がなされている場合、駆動制御部は、第１電源側スイッチ及び第２グランド側スイッチをオン状態にし、第２電源側スイッチ及び第１グランド側スイッチをオフ状態にする。この場合、ゲートに正電圧源の電圧が印加され、第２主端子に、正電圧源の電圧よりも低いグランドの電圧が印加される。その結果、第２主端子に対するゲートの電位差が正の値となる。 The present invention includes a first ground switch, a second ground switch, a first power switch, and a second power switch. Also, in the present invention, when an ON command for the drive target switch is issued, the drive control unit turns on the first power supply side switch and the second ground side switch, and sets the second power supply side switch and the first ground side switch. To the off state. In this case, the voltage of the positive voltage source is applied to the gate, and the ground voltage lower than the voltage of the positive voltage source is applied to the second main terminal. As a result, the potential difference between the gate and the second main terminal becomes a positive value.
一方、駆動対象スイッチのオフ指令がなされている場合、駆動制御部は、第２電源側スイッチ及び第１グランド側スイッチをオン状態にし、第１電源側スイッチ及び第２グランド側スイッチをオフ状態にする。この場合、ゲートにグランドの電圧が印加され、第２主端子に正電圧源の電圧が印加される。その結果、第２主端子に対するゲートの電位差が負の値となる。これにより、駆動回路に負電圧源を備えることなく、セルフターンオンの発生を抑制することができる。 On the other hand, when the off command of the drive target switch is issued, the drive control unit turns on the second power supply side switch and the first ground side switch, and turns off the first power supply side switch and the second ground side switch. I do. In this case, the ground voltage is applied to the gate, and the voltage of the positive voltage source is applied to the second main terminal. As a result, the potential difference of the gate with respect to the second main terminal becomes a negative value. This makes it possible to suppress the occurrence of self-turn-on without providing the drive circuit with a negative voltage source.
ここで、本発明では、第１電源側スイッチを介してゲートに電圧を印加する正電圧源と、第２電源側スイッチを介して第２主端子に電圧を印加する正電圧源とは、単一の電圧源である。このように、本発明によれば、第１グランド側スイッチ、第２グランド側スイッチ、第１電源側スイッチ及び第２電源側スイッチと、単一の正電圧源とを備える簡易な構成でセルフターンオンの発生を抑制することができる。 Here, in the present invention, a positive voltage source that applies a voltage to the gate via the first power supply switch and a positive voltage source that applies a voltage to the second main terminal via the second power supply switch are simply One voltage source. As described above, according to the present invention, self-turn-on is achieved with a simple configuration including the first ground side switch, the second ground side switch, the first power supply side switch, the second power supply side switch, and a single positive voltage source. Can be suppressed.
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。駆動回路は、電力変換装置としてのＤＣＤＣコンバータ及び３相インバータに適用される。本実施形態において、制御装置及びインバータを備える制御システムは、例えば、電気自動車やハイブリッド車等の車両に搭載される。
<First embodiment>
Hereinafter, a first embodiment of a drive circuit according to the present invention will be described with reference to the drawings. The drive circuit is applied to a DCDC converter and a three-phase inverter as power converters. In the present embodiment, the control system including the control device and the inverter is mounted on a vehicle such as an electric vehicle or a hybrid vehicle.
図１に示すように、制御システムは、ＤＣＤＣコンバータ２０、インバータ３０、回転電機４０及び制御装置６０を備えている。回転電機４０は、例えば、車載主機であり、そのロータが図示しない駆動輪と動力伝達可能とされている。回転電機４０は、例えば同期機である。
As shown in FIG. 1, the control system includes a
回転電機４０の各相巻線４１には、インバータ３０及びＤＣＤＣコンバータ２０を介して、直流電源としての高圧蓄電池１０が接続されている。ＤＣＤＣコンバータ２０は、第１コンデンサ２１、リアクトル２２、第２コンデンサ２３、上アーム変圧スイッチＳＣＨ及び下アーム変圧スイッチＳＣＬを備えている。ＤＣＤＣコンバータ２０は、蓄電池１０の出力電圧を所定の電圧を上限として昇圧する機能を有している。本実施形態において、各変圧スイッチＳＣＨ，ＳＣＨは、電圧制御形の半導体スイッチング素子であり、具体的にはＩＧＢＴである。なお、各変圧スイッチＳＣＨ，ＳＣＬには、フリーホイールダイオードＤＣＨ，ＤＣＬが逆並列に接続されている。
The high-
上アーム変圧スイッチＳＣＨの第１主端子であるコレクタには、正極母線Ｌｐが接続されている。上アーム変圧スイッチＳＣＨの第２主端子であるエミッタには、下アーム変圧スイッチＳＣＬのコレクタが接続されている。下アーム変圧スイッチＳＣＬのエミッタには、負極母線Ｌｎが接続されている。各母線Ｌｐ，Ｌｎは、例えばバスバーにて構成されている。 The positive bus Lp is connected to the collector which is the first main terminal of the upper arm transformation switch SCH. The collector of the lower arm transformer switch SCL is connected to the emitter which is the second main terminal of the upper arm transformer switch SCH. A negative electrode bus Ln is connected to the emitter of the lower arm transformation switch SCL. Each of the buses Lp and Ln is composed of, for example, a bus bar.
上アーム変圧スイッチＳＣＨ及び下アーム変圧スイッチＳＣＬの直列接続体には、第２コンデンサ２３が並列接続されている。上アーム変圧スイッチＳＣＨと下アーム変圧スイッチＳＣＬとの接続点には、リアクトル２２の第１端が接続されている。リアクトル２２の第２端には、第１コンデンサ２１の第１端と、高圧蓄電池１０の正極端子とが接続されている。高圧蓄電池１０の負極端子と第１コンデンサ２１の第２端とには、負極母線Ｌｎが接続されている。
A
インバータ３０は、３相分の上アームスイッチＳＷＨ及び下アームスイッチＳＷＬの直列接続体を備えている。本実施形態において、各スイッチＳＷＨ，ＳＷＬは、電圧制御形の半導体スイッチング素子であり、より具体的にはＩＧＢＴである。各スイッチＳＷＨ，ＳＷＬには、フリーホイールダイオードＤＨ，ＤＬが逆並列に接続されている。各相において、上，下アームスイッチＳＷＨ，ＳＷＬの接続点には、巻線４１の第１端が接続されている。各相の巻線４１の第２端は、中性点で接続されている。各相の巻線４１は、電気角で互いに１２０°ずれている。
The
制御システムは、相電流センサ５０を備えている。相電流センサ５０は、回転電機４０に流れる各相電流のうち、少なくとも２相分の電流を検出する。相電流センサ５０の検出値は、制御装置６０に入力される。
The control system includes a phase
なお、本実施形態において、上，下アーム変圧スイッチＳＣＨ，ＳＣＬ及び上，下アームスイッチＳＷＨ，ＳＷＬが駆動対象スイッチに相当する。 In the present embodiment, the upper and lower arm transformation switches SCH and SCL and the upper and lower arm switches SWH and SWL correspond to the switches to be driven.
制御装置６０は、ＤＣＤＣコンバータ２０の出力電圧（第２コンデンサ２３の端子間電圧）を目標電圧に制御すべく、上アーム変圧スイッチＳＣＨ及び下アーム変圧スイッチＳＣＬを操作する。制御装置６０は、上，下アーム変圧スイッチＳＣＨ，ＳＣＬに対応する駆動信号をコンバータ２０の備える駆動回路に出力する。本実施形態において、駆動回路は、上，下アーム変圧スイッチＳＣＨ，ＳＣＬそれぞれに対応して個別に設けられている。駆動信号は、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。
The
制御装置６０は、回転電機４０の制御量をその目標値に制御すべく、インバータ３０の各スイッチＳＷＨ，ＳＷＬを操作する。制御量は、例えばトルクである。制御装置６０は、各相において、デッドタイムを挟みつつ上，下アームスイッチＳＷＨ，ＳＷＬを交互にオン状態とすべく、上，下アームスイッチＳＷＨ，ＳＷＬに対応する駆動信号をインバータ３０の備える駆動回路に出力する。本実施形態において、駆動回路は、各相各アームに対応して個別に設けられている。
The
続いて、図２を用いて、駆動回路の構成について説明する。本実施形態において、インバータ３０の上，下アームに対応する駆動回路と、ＤＣＤＣコンバータ２０の上，下アーム変圧スイッチＳＣＨ，ＳＣＬに対応する駆動回路とは基本的には同様の構成である。このため、以下では、上アームスイッチＳＷＨに対応する駆動回路を例にして説明する。なお、制御装置６０及び駆動回路が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
Subsequently, the configuration of the driving circuit will be described with reference to FIG. In the present embodiment, the drive circuits corresponding to the upper and lower arms of the
駆動回路７０は、第１〜第４スイッチＳＷ１〜ＳＷ４、第１〜第４抵抗体７１〜７４、正電圧源７５及び駆動制御部７６を備えている。本実施形態において、各スイッチＳＷ１〜ＳＷ４はＮＰＮ型のバイポーラトランジスタである。第１スイッチＳＷ１は第１電源側スイッチに相当し、第２スイッチＳＷ２は第１グランド側スイッチに相当する。第３スイッチＳＷ３は第２電源側スイッチに相当し、第４スイッチＳＷ４は第２グランド側スイッチに相当する。
The
第１スイッチＳＷ１のコレクタには、正電圧源７５が接続されている。第１スイッチＳＷ１のエミッタには、第１抵抗体７１の第１端が接続され、第１抵抗体７１の第２端には、上アームスイッチＳＷＨのゲートが接続されている。
The
第２スイッチＳＷ２のコレクタには、第２抵抗体７２の第１端が接続され、第２抵抗体７２の第２端には、上アームスイッチＳＷＨのゲートが接続されている。第２スイッチＳＷ２のエミッタには、グランドとしての上アームスイッチＳＷＨのエミッタが接続されている。
The collector of the second switch SW2 is connected to the first end of the
上アームスイッチＳＷＨのエミッタには、第３抵抗体７３及び第４抵抗体７４それぞれの第１端が接続されている。第３抵抗体７３の第２端には、第３スイッチＳＷ３のエミッタが接続されている。第３スイッチＳＷ３のコレクタには、正電圧源７５が接続されている。第４抵抗体７４の第２端には、第４スイッチＳＷ４のコレクタが接続されている。第４スイッチＳＷ４のエミッタには、上アームスイッチＳＷＨのエミッタが接続されている。
The first terminals of the
本実施形態において、第１スイッチＳＷ１のコレクタに接続された正電圧源７５と、第３スイッチＳＷ３のコレクタに接続された正電圧源７５とは、単一の電圧源である。正電圧源７５は、例えば、絶縁電源の出力側の部分により構成されている。絶縁電源は、低圧システムに備えられる低圧蓄電池の出力電力を、低圧システムとは電気的に絶縁された高圧システムに備えられる駆動回路７０に供給する。低圧蓄電池は、高圧蓄電池１０よりも出力電圧（具体的には例えば、定格電圧）が低い。低圧システムには、制御装置６０が備えられている。高圧システムには、高圧蓄電池１０、ＤＣＤＣコンバータ２０、インバータ３０及び回転電機４０が備えられている。
In the present embodiment, the
駆動制御部７６は、制御装置６０から取得した駆動信号ＳＧに基づいて、第１〜第４スイッチＳＷ１〜ＳＷ４を操作する。以下、図３を用いて、操作方法について説明する。
The
図３（ａ）は、駆動制御部７６に入力される駆動信号ＳＧの推移を示し、図３（ｂ）〜図３（ｅ）は、第１〜第４スイッチＳＷ１〜ＳＷ４の操作状態の推移を示す。
3A illustrates a transition of the drive signal SG input to the
駆動制御部７６は、取得した駆動信号ＳＧがオン指令であると判定した場合、第１スイッチＳＷ１及び第４スイッチＳＷ４をオン状態にし、第２スイッチＳＷ２及び第３スイッチＳＷ３をオフ状態にする。これにより、正電圧源７５から上アームスイッチＳＷＨのゲートに充電電流が供給され、上アームスイッチＳＷＨのゲートに蓄積された電荷量に応じたゲート及びエミッタ間電圧（以下、ゲート電圧Ｖｇｅ）がその閾値電圧Ｖｔｈ以上となる。その結果、上アームスイッチＳＷＨがオン状態に切り替えられる。
When determining that the acquired drive signal SG is an ON command, the
ここで、駆動信号ＳＧがオン指令とされている場合、図４に示すように、上アームスイッチＳＷＨのゲートには、正電圧源７５の出力電圧である正電圧ＶＰが印加され、上アームスイッチＳＷＨのエミッタには、グランドの電圧ＶＮが印加される。グランドの電圧ＶＮを０とする場合、上アームスイッチＳＷＨのエミッタに対するゲートの電位差は正電圧ＶＰとなる。
Here, when the drive signal SG is an ON command, as shown in FIG. 4, a positive voltage VP which is an output voltage of the
一方、駆動制御部７６は、取得した駆動信号ＳＧがオフ指令であると判定した場合、第１スイッチＳＷ１及び第４スイッチＳＷ４をオフ状態にし、第２スイッチＳＷ２及び第３スイッチＳＷ３をオン状態にする。これにより、上アームスイッチＳＷＨのゲート電圧Ｖｇｅが閾値電圧Ｖｔｈ未満となり、上アームスイッチＳＷＨがオフ状態に切り替えられる。
On the other hand, when the
ここで、駆動信号ＳＧがオフ指令とされている場合、図５に示すように、上アームスイッチＳＷＨのゲートには、グランドの電圧ＶＮ（＝０）が印加され、上アームスイッチＳＷＨのエミッタには、正電圧ＶＰが印加される。これにより、上アームスイッチＳＷＨのエミッタに対するゲートの電位差は負電圧である「−ＶＰ」となる。 Here, when the drive signal SG is an off command, as shown in FIG. 5, a ground voltage VN (= 0) is applied to the gate of the upper arm switch SWH, and the emitter of the upper arm switch SWH is applied to the emitter of the upper arm switch SWH. Is applied with a positive voltage VP. Thus, the potential difference between the gate and the emitter of the upper arm switch SWH becomes “−VP” which is a negative voltage.
なお、上アームスイッチＳＷＨのエミッタに対するゲートの電位差の許容上限値（例えば、絶対最大定格）は、正電圧源７５の出力電圧ＶＰ以上とされている。
Note that the allowable upper limit (for example, the absolute maximum rating) of the potential difference between the gate and the emitter of the upper arm switch SWH is equal to or higher than the output voltage VP of the
従来、セルフターンオンの発生を抑制するための構成として、駆動回路に負電圧源が備えられていた。ただし、負電圧源は、例えば、トランス、平滑用コンデンサ及びレギュレータで構成されているため、駆動回路の構成が複雑化してしまう。 Conventionally, a driving circuit has been provided with a negative voltage source as a configuration for suppressing the occurrence of self-turn-on. However, since the negative voltage source includes, for example, a transformer, a smoothing capacitor, and a regulator, the configuration of the drive circuit is complicated.
これに対し、本実施形態の駆動回路７０は、第１〜第４スイッチＳＷ１〜ＳＷ４を備えている。また、駆動制御部７６は、オフ指令が入力されている場合、第２スイッチＳＷ２及び第３スイッチＳＷ３をオン状態にし、第１スイッチＳＷ１及び第４スイッチＳＷ４をオフ状態にする。このとき、上アームスイッチＳＷＨのエミッタに対するゲートの電位差が負電圧の「−ＶＰ」となる。このため、駆動回路７０に負電圧源を備えることなく、上アームスイッチＳＷＨのゲートに負電圧を印加することができ、上アームスイッチＳＷＨのセルフターンオンの発生を抑制することができる。
On the other hand, the
また、駆動回路７０は、第１スイッチＳＷ１及び第３スイッチＳＷ３それぞれに対応した単一の正電圧源７５を備えている。このため、第１〜第４スイッチＳＷ１〜ＳＷ４と、単一の正電圧源７５とを備える簡易な構成でセルフターンオンの発生を抑制することができる。
Further, the
なお、インバータの下アームスイッチＳＷＬの駆動回路、及びＤＣＤＣコンバータ２０の上，下アーム変圧スイッチＳＣＨ，ＳＣＬの駆動回路に対しても、上述した構成を適用でき、以下に説明する実施形態でも同様である。
The above-described configuration can be applied to the drive circuit of the lower arm switch SWL of the inverter and the drive circuits of the upper and lower arm transformation switches SCH and SCL of the
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、上アームスイッチＳＷＨに流れるコレクタ電流が大きい場合と小さい場合とで、第１〜第４スイッチＳＷ１〜ＳＷ４の操作態様を変更する。この変更は、駆動対象スイッチの劣化の進行を抑制するためのものである。
<Second embodiment>
Hereinafter, the second embodiment will be described with reference to the drawings, focusing on differences from the first embodiment. In the present embodiment, the operation mode of the first to fourth switches SW1 to SW4 is changed depending on whether the collector current flowing through the upper arm switch SWH is large or small. This change is for suppressing the progress of deterioration of the switch to be driven.
図６に、駆動制御部７６により実行される処理の手順を示す。この処理は、例えば所定の制御周期で繰り返し実行される。
FIG. 6 shows a procedure of processing executed by the
ステップＳ１０では、上アームスイッチＳＷＨに流れるコレクタ電流の情報を取得する。この情報は、例えば、制御装置６０に入力される相電流センサ５０の検出情報であればよい。
In step S10, information on the collector current flowing through the upper arm switch SWH is obtained. This information may be, for example, detection information of the phase
ステップＳ１１では、取得した情報に基づいて、上アームスイッチＳＷＨに流れるコレクタ電流が大電流領域又は小電流領域のいずれに含まれているかを判定する。例えば、コレクタ電流が所定電流以上であると判定した場合、コレクタ電流が大電流領域に含まれていると判定し、コレクタ電流が所定電流未満であると判定した場合、コレクタ電流が小電流領域に含まれていると判定すればよい。 In step S11, it is determined based on the acquired information whether the collector current flowing through the upper arm switch SWH is included in the large current region or the small current region. For example, when it is determined that the collector current is equal to or more than the predetermined current, it is determined that the collector current is included in the large current region, and when it is determined that the collector current is less than the predetermined current, the collector current is determined to be in the small current region. What is necessary is just to determine that it is included.
ステップＳ１１においてコレクタ電流が大電流領域に含まれていると判定した場合には、ステップＳ１２に進み、駆動信号ＳＧがオフ指令であるか否かを判定する。 If it is determined in step S11 that the collector current is included in the large current region, the process proceeds to step S12, where it is determined whether the drive signal SG is an off command.
ステップＳ１２においてオン指令であると判定した場合には、ステップＳ１３に進み、第１スイッチＳＷ１及び第４スイッチＳＷ４をオン状態にし、第２スイッチＳＷ２及び第３スイッチＳＷ３をオフ状態にする。 If it is determined in step S12 that the command is an ON command, the process proceeds to step S13, where the first switch SW1 and the fourth switch SW4 are turned on, and the second switch SW2 and the third switch SW3 are turned off.
一方、ステップＳ１２においてオフ指令であると判定した場合には、ステップＳ１４に進み、第２スイッチＳＷ２及び第３スイッチＳＷ３をオン状態にし、第１スイッチＳＷ１及び第４スイッチＳＷ４をオフ状態にする。これにより、上アームスイッチＳＷＨのエミッタに対するゲートの電位差が負電圧の「−ＶＰ」となる。 On the other hand, if it is determined in step S12 that the command is an off command, the process proceeds to step S14, where the second switch SW2 and the third switch SW3 are turned on, and the first switch SW1 and the fourth switch SW4 are turned off. As a result, the potential difference between the gate of the upper arm switch SWH and the emitter becomes negative voltage “−VP”.
ステップＳ１１においてコレクタ電流が小電流領域に含まれていると判定した場合には、ステップＳ１５に進み、駆動信号ＳＧがオフ指令であるか否かを判定する。 If it is determined in step S11 that the collector current is included in the small current region, the process proceeds to step S15, and it is determined whether the drive signal SG is an off command.
ステップＳ１５においてオン指令であると判定した場合には、ステップＳ１３に進む。一方、ステップＳ１５においてオフ指令であると判定した場合には、ステップＳ１６に進み、第２スイッチＳＷ２及び第４スイッチＳＷ４をオン状態にし、第１スイッチＳＷ１及び第３スイッチＳＷ３をオフ状態にする。これにより、上アームスイッチＳＷＨのゲート電圧Ｖｇｅが０となる。 If it is determined in step S15 that the command is an ON command, the process proceeds to step S13. On the other hand, if it is determined in step S15 that the command is an off command, the process proceeds to step S16, where the second switch SW2 and the fourth switch SW4 are turned on, and the first switch SW1 and the third switch SW3 are turned off. As a result, the gate voltage Vge of the upper arm switch SWH becomes 0.
ゲートに大きな負電圧が印加される期間が長くなると、上アームスイッチＳＷＨの劣化が進行するおそれがある。ここで、小電流領域においては、大電流領域よりもセルフターンオンが発生しにくい。この点に鑑み、セルフターンオンが発生しやすい状況のみにおいて、エミッタに対するゲートの電位差を負電圧とし、セルフターンオンが発生しにくい状況では、上記電位差を負電圧としない。これにより、上アームスイッチＳＷＨのセルフターンオンの発生を抑制しつつ、上アームスイッチＳＷＨの劣化の進行を抑制することができる。 If the period during which a large negative voltage is applied to the gate becomes longer, the upper arm switch SWH may deteriorate. Here, self-turn-on is less likely to occur in the small current region than in the large current region. In view of this point, the potential difference between the gate and the emitter is set to a negative voltage only in a situation where self-turn-on is likely to occur, and the potential difference is not set to a negative voltage in a situation where self-turn-on does not easily occur. Thus, it is possible to suppress the occurrence of self-turn-on of the upper arm switch SWH and to suppress the progress of the deterioration of the upper arm switch SWH.
＜第３実施形態＞
以下、第３実施形態について、第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図７に示すように、駆動回路７０に第２抵抗体７２及び第４抵抗体７４が備えられていない。図７において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
<Third embodiment>
Hereinafter, the third embodiment will be described with reference to the drawings, focusing on differences from the second embodiment. In the present embodiment, as shown in FIG. 7, the
第２抵抗体７２が備えられていないため、第２スイッチＳＷ２がオン状態とされる場合、上アームスイッチＳＷＨのゲートとグランドとが短絡される。また、第４抵抗体７４が備えられていないため、第４スイッチＳＷ４がオン状態とされる場合、上アームスイッチＳＷＨのエミッタとグランドとが短絡される。
Since the
本実施形態において、駆動制御部７６は、先の図６に示した処理を行う。駆動制御部７６が図６のステップＳ１６の処理を行う場合、上アームスイッチＳＷＨのゲート及びエミッタのそれぞれがグランドと短絡されるオフ保持制御が実施される。これにより、オフ指令がなされている場合において、上アームスイッチＳＷＨのセルフターンオンの発生を抑制することができる。
In the present embodiment, the
＜第４実施形態＞
以下、第４実施形態について、第３実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、駆動回路７０に第１抵抗体７１及び第３抵抗体７３が備えられていない。図８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
<Fourth embodiment>
Hereinafter, the fourth embodiment will be described with reference to the drawings, focusing on differences from the third embodiment. In the present embodiment, as shown in FIG. 8, the
第１抵抗体７１が備えられていないため、第１スイッチＳＷ１がオン状態とされる場合、上アームスイッチＳＷＨのゲートと正電圧源７５とが短絡される。また、第３抵抗体７３が備えられていないため、第３スイッチＳＷ３がオン状態とされる場合、上アームスイッチＳＷＨのエミッタと正電圧源７５とが短絡される。
Since the
図９に、駆動制御部７６が行う処理の手順を示す。この処理は、例えば所定の制御周期で繰り返し実行される。図９において、先の図６に示した処理と同一の処理については、便宜上、同一の符号を付している。
FIG. 9 shows a procedure of processing performed by the
ステップＳ１７では、第１スイッチＳＷ１及び第３スイッチＳＷ３をオン状態にし、第２スイッチＳＷ２及び第４スイッチＳＷ４をオフ状態にする。これにより、上アームスイッチＳＷＨのゲート及びエミッタのそれぞれが正電圧源７５と短絡されるオフ保持制御が実施される。これにより、第３実施形態の効果と同様の効果を得ることができる。
In step S17, the first switch SW1 and the third switch SW3 are turned on, and the second switch SW2 and the fourth switch SW4 are turned off. As a result, off-hold control in which each of the gate and the emitter of the upper arm switch SWH is short-circuited to the
＜第５実施形態＞
以下、第５実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。
<Fifth embodiment>
Hereinafter, the fifth embodiment will be described with reference to the drawings, focusing on differences from the first embodiment.
図１０に、本実施形態の第１〜第４スイッチＳＷ１〜ＳＷ４の操作態様を示す。図１０（ａ）〜図１０（ｅ）は、先の図３（ａ）〜図３（ｅ）に対応している。 FIG. 10 shows an operation mode of the first to fourth switches SW1 to SW4 of the present embodiment. FIGS. 10A to 10E correspond to FIGS. 3A to 3E described above.
駆動制御部７６は、オフ指令がなされている期間の途中である時刻ｔ２において、第３スイッチＳＷ３をオフ状態に切り替え、第４スイッチＳＷ４をオン状態に切り替える。これにより、時刻ｔ２において、上アームスイッチＳＷＨのゲート電荷の放電速度が高速度から低速度に切り替えられる。以下、図１１を用いて、第１〜第４スイッチＳＷ１〜ＳＷ４の操作態様について詳しく説明する。
The
図１１（ａ）は、上アームスイッチＳＷＨのコレクタ及びエミッタ間電圧Ｖｃｅの推移を示し、図１１（ｂ）は、上アームスイッチＳＷＨに流れるコレクタ電流Ｉｃｅの推移を示し、図１１（ｃ）は、上アームスイッチＳＷＨのゲート電圧Ｖｇｅの推移を示し、図１１（ｄ）は、駆動制御部７６に入力される駆動信号ＳＧの推移を示し、図１１（ｅ）〜図１１（ｈ）は、第１〜第４スイッチＳＷ１〜ＳＷ４の操作状態の推移を示す。
FIG. 11A shows the transition of the collector-emitter voltage Vce of the upper arm switch SWH, FIG. 11B shows the transition of the collector current Ice flowing through the upper arm switch SWH, and FIG. 11D shows the transition of the gate voltage Vge of the upper arm switch SWH, FIG. 11D shows the transition of the drive signal SG input to the
時刻ｔ１において駆動信号ＳＧがオフ指令に切り替えられ、第１スイッチＳＷ１及び第４スイッチＳＷ４がオフ状態に切り替えられ、第２スイッチＳＷ２及び第３スイッチＳＷ３がオン状態に切り替えられる。これにより、上アームスイッチＳＷＨのゲートにグランドの電圧が印加され、上アームスイッチＳＷＨのエミッタに正電圧ＶＰが印加される。その結果、ゲート電圧Ｖｇｅが正電圧ＶＰから低下し始める。 At time t1, the drive signal SG is switched to the off command, the first switch SW1 and the fourth switch SW4 are switched off, and the second switch SW2 and the third switch SW3 are switched on. As a result, the ground voltage is applied to the gate of the upper arm switch SWH, and the positive voltage VP is applied to the emitter of the upper arm switch SWH. As a result, the gate voltage Vge starts to decrease from the positive voltage VP.
その後、時刻ｔ２において、第３スイッチＳＷ３がオフ状態に切り替えられ、第４スイッチＳＷ４がオン状態に切り替えられる。これにより、上アームスイッチＳＷＨのエミッタに印加される電圧が正電圧ＶＰからグランドの電圧に変更される。その結果、ゲート電荷の放電速度が高速度から低速度に切り替えられる。時刻ｔ２は、上アームスイッチＳＷＨのオフ状態への切り替えに伴いサージ電圧が発生し始めるタイミング以前のタイミングに設定されており、具体的には例えば、ゲート電圧Ｖｇｅが上アームスイッチＳＷＨのミラー電圧を下回り始めるタイミングに設定されている。また、時刻ｔ３は、サージ電圧が収束する、すなわち、上アームスイッチＳＷＨのコレクタ及びエミッタ間電圧Ｖｃｅが第２コンデンサ２３の端子電圧まで低下するタイミング以降のタイミングに設定され、具体的には例えば、コレクタ及びエミッタ間電圧が低下して第２コンデンサ２３の端子電圧になるタイミングに設定されている。このため、駆動制御部７６は、上アームスイッチＳＷＨのエミッタに対するゲートの電位差を検出し、検出した電位差に基づいて、時刻ｔ２，ｔ３を把握すればよい。
Thereafter, at time t2, the third switch SW3 is turned off and the fourth switch SW4 is turned on. As a result, the voltage applied to the emitter of the upper arm switch SWH is changed from the positive voltage VP to the ground voltage. As a result, the discharge speed of the gate charge is switched from the high speed to the low speed. The time t2 is set to a timing before the timing at which the surge voltage starts to be generated with the switching of the upper arm switch SWH to the off state. Specifically, for example, the gate voltage Vge is set to the mirror voltage of the upper arm switch SWH. The timing is set to start falling below. The time t3 is set to a timing after the surge voltage converges, that is, a timing after the timing when the voltage Vce between the collector and the emitter of the upper arm switch SWH decreases to the terminal voltage of the
その後、時刻ｔ３において、サージ電圧が収束し、時刻ｔ４において、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈに到達する。その後、時刻ｔ５において、ゲート電圧Ｖｇｅが０になる。 Thereafter, at time t3, the surge voltage converges, and at time t4, the gate voltage Vge reaches the threshold voltage Vth. Thereafter, at time t5, the gate voltage Vge becomes 0.
ちなみに、時刻ｔ１〜ｔ５の期間がオフ期間に相当し、時刻ｔ２〜ｔ３の期間がサージ電圧の発生期間である。また、時刻ｔ１〜ｔ２の第１〜第４スイッチＳＷ１〜ＳＷ４の操作態様が高速放電制御に相当し、時刻ｔ２〜ｔ５の第１〜第４スイッチＳＷ１〜ＳＷ４の操作態様が低速放電制御に相当する。 Incidentally, the period from time t1 to t5 corresponds to the off period, and the period from time t2 to t3 is the generation period of the surge voltage. The operation mode of the first to fourth switches SW1 to SW4 at the time t1 to t2 corresponds to high-speed discharge control, and the operation mode of the first to fourth switches SW1 to SW4 at time t2 to t5 corresponds to low-speed discharge control. I do.
以上説明した本実施形態によれば、上アームスイッチＳＷＨをオフ状態に切り替える場合において、スイッチング損失を低減しつつ、サージ電圧を抑制することができる。 According to the present embodiment described above, when the upper arm switch SWH is switched to the off state, the surge voltage can be suppressed while reducing the switching loss.
ちなみに、第４スイッチＳＷ４がオン状態に切り替えられるタイミングは、図１２に示すように、第３スイッチＳＷ３がオフ状態に切り替えられる時刻ｔ２よりも後の時刻ｔａとすることが望ましい。時刻ｔａは、例えば、図１１の時刻ｔ３よりも前のタイミングに設定される。これにより、第３スイッチＳＷ３及び第４スイッチＳＷ４の双方がオン状態とされることを的確に回避できる。その結果、正電圧源７５から第３スイッチＳＷ３及び第４スイッチＳＷ４を介してグランドへと大電流が流れることを防止できる。
Incidentally, the timing at which the fourth switch SW4 is switched to the on state is desirably the time ta after the time t2 at which the third switch SW3 is switched to the off state, as shown in FIG. The time ta is set, for example, to a timing before the time t3 in FIG. Thus, it is possible to accurately prevent both the third switch SW3 and the fourth switch SW4 from being turned on. As a result, it is possible to prevent a large current from flowing from the
また、第３スイッチＳＷ３及び第４スイッチＳＷ４の双方がオン状態とされることを回避できることにより、サージ電圧の抑制効果が低下してしまうことを回避できる。つまり、第３スイッチＳＷ３及び第４スイッチＳＷ４の双方がオン状態にされると、上アームスイッチＳＷＨのエミッタに、グランドの電圧（０）ではなく、第３抵抗体７３及び第４抵抗体７４で正電圧ＶＰが分圧された値が印加される。その結果、ゲート電荷の放電速度が、エミッタにグランド電圧が印加される場合よりも高くなり、サージ電圧の抑制効果が低下してしまう。これに対し、第３スイッチＳＷ３及び第４スイッチＳＷ４の双方がオン状態とされることを的確に回避できる本実施形態によれば、サージ電圧の抑制効果の低下を回避できる。
In addition, since it is possible to prevent both the third switch SW3 and the fourth switch SW4 from being turned on, it is possible to prevent the effect of suppressing the surge voltage from being reduced. That is, when both the third switch SW3 and the fourth switch SW4 are turned on, the emitter of the upper arm switch SWH is not connected to the ground voltage (0) but to the
＜第５実施形態の変形例１＞
先の図１１において、時刻ｔ３以降において、第３スイッチＳＷ３をオン状態にし、第４スイッチＳＷ４をオフ状態にしてもよい。これにより、スイッチング損失の低減効果を高めることができる。
<
In FIG. 11, the third switch SW3 may be turned on and the fourth switch SW4 may be turned off after time t3. Thereby, the effect of reducing the switching loss can be enhanced.
＜第５実施形態の変形例２＞
駆動制御部７６は、上アームスイッチＳＷＨに過電流が流れている等、上アームスイッチＳＷＨに異常が生じていると判定した場合、ソフト遮断を行う。詳しくは、駆動制御部７６は、上アームスイッチＳＷＨに異常が生じていると判定した場合、第２スイッチＳＷ２及び第４スイッチＳＷ４をオン状態にし、第１スイッチＳＷ１及び第３スイッチＳＷ３をオフ状態にする。これにより、ゲート電荷の放電速度を低速度にする。その後、駆動制御部７６は、サージ電圧が収束すると想定されるタイミング（先の図１１の時刻ｔ３に相当）以降であってかつゲート電圧Ｖｇｅが０になるタイミング（図１１の時刻ｔ５に相当）よりも前のタイミングにおいて、第３スイッチＳＷ３をオン状態に切り替え、第４スイッチＳＷ４をオフ状態に切り替える。これにより、ゲート電荷の放電速度を高速度に切り替える。なお、放電速度を高速度に切り替えるタイミングは、例えば、サージ電圧が収束すると想定されるタイミングに設定されていればよい。
<Modification 2 of Fifth Embodiment>
When the
＜第６実施形態＞
以下、第６実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、正電圧源７５は、その出力電圧ＶＰが可変設定できるように構成されている。
<Sixth embodiment>
Hereinafter, the sixth embodiment will be described with reference to the drawings, focusing on differences from the first embodiment. In the present embodiment, the
図１３に、駆動制御部７６が行う処理の手順を示す。この処理は、例えば所定の制御周期で繰り返し実行される。
FIG. 13 shows a procedure of a process performed by the
ステップＳ２０では、駆動信号ＳＧがオフ指令であるか否かを判定する。 In step S20, it is determined whether or not the drive signal SG is an off command.
ステップＳ２０においてオン指令であると判定した場合には、ステップＳ２１に進む。ステップＳ２１では、第１スイッチＳＷ１及び第４スイッチＳＷ４をオン状態にし、第２スイッチＳＷ２及び第３スイッチＳＷ３をオフ状態にする。また、正電圧源７５の出力電圧ＶＰを第１電圧値ＶＨ（＞０）に設定する。これにより、上アームスイッチＳＷＨのエミッタに対するゲートの電位差が第１電圧値ＶＨになる。
If it is determined in step S20 that the command is an ON command, the process proceeds to step S21. In step S21, the first switch SW1 and the fourth switch SW4 are turned on, and the second switch SW2 and the third switch SW3 are turned off. Further, the output voltage VP of the
一方、ステップＳ２０においてオフ指令であると判定した場合には、ステップＳ２２に進む。ステップＳ２２では、第２スイッチＳＷ２及び第３スイッチＳＷ３をオン状態にし、第１スイッチＳＷ１及び第４スイッチＳＷ４をオフ状態にする。また、正電圧源７５の出力電圧ＶＰを、第１電圧値ＶＨよりも低い第２電圧値ＶＬ（＞０）に設定する。これにより、上アームスイッチＳＷＨのエミッタに対するゲートの電位差が負の第２電圧値「−ＶＬ」になる。
On the other hand, if it is determined in step S20 that the command is the off command, the process proceeds to step S22. In step S22, the second switch SW2 and the third switch SW3 are turned on, and the first switch SW1 and the fourth switch SW4 are turned off. Further, the output voltage VP of the
以上説明した本実施形態によれば、オフ指令がなされている場合における上アームスイッチＳＷＨのエミッタに対するゲートの電位差（＜０）の絶対値がその許容上限値を超えることを回避できる。 According to the present embodiment described above, it is possible to prevent the absolute value of the potential difference (<0) of the gate with respect to the emitter of the upper arm switch SWH from exceeding the allowable upper limit value when the OFF command is issued.
＜第７実施形態＞
以下、第７実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態において、駆動制御部７６は、駆動信号ＳＧとしてオン指令が入力されてから上アームスイッチＳＷＨのゲート電圧Ｖｇｅがその上限値（例えばＶＰ）となるまでの期間であるオン期間のうち、一部の期間であってかつ少なくともサージ電圧が発生すると想定される期間において、第２スイッチＳＷ２及び第４スイッチＳＷ４をオフ状態にしたまま、第１スイッチＳＷ１及び第３スイッチＳＷ３それぞれを時比率に基づいてオンオフする。以下、これについて図１４を用いて説明する。
<Seventh embodiment>
Hereinafter, the seventh embodiment will be described with reference to the drawings, focusing on differences from the first embodiment. In the present embodiment, the
図１４（ａ）〜図１４（ｃ）は、先の図１１（ｂ）〜図１１（ｄ）に対応している。図１４（ｄ）は、第１，第４スイッチＳＷ１，ＳＷ４の操作状態の推移を示し、図１４（ｅ）は、第２，第３スイッチＳＷ２，ＳＷ３の操作状態の推移を示す。 FIGS. 14A to 14C correspond to FIGS. 11B to 11D described above. FIG. 14D shows the transition of the operation state of the first and fourth switches SW1 and SW4, and FIG. 14E shows the transition of the operation state of the second and third switches SW2 and SW3.
時刻ｔ１において、駆動制御部７６は、駆動信号ＳＧがオン指令に切り替えられたと判定する。これにより、駆動制御部７６は、第２，第３スイッチＳＷ２，ＳＷ３をオフ状態にしたまま、第１，第４スイッチＳＷ１，ＳＷ４の時比率が第１時比率となるように、第１，第４スイッチＳＷ１，ＳＷ４を同期させてオン状態及びオフ状態にする。ここで、時比率とは、スイッチの１スイッチング周期Ｔｓｗに対するオン状態とされる期間Ｔｏｎの比率（＝Ｔｏｎ／Ｔｓｗ）である。これにより、エミッタに対するゲートの電位差が正電圧ＶＰよりも低くてかつ０よりも高い第１電圧とされ、ゲート電圧Ｖｇｅが上昇し始める。その後、時刻ｔ２において、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈに到達する。
At time t1, the
その後、サージ電圧が発生すると想定される時刻ｔ３〜ｔ４の期間において、駆動制御部７６は、第２，第３スイッチＳＷ２，ＳＷ３をオフ状態にしたまま、第１，第４スイッチＳＷ１，ＳＷ４の時比率が第２時比率となるように第１，第４スイッチＳＷ１，ＳＷ４を同期させてオン状態及びオフ状態にする。第２時比率は、第１時比率よりも小さい。このため、時刻ｔ３〜ｔ４においては、エミッタに対するゲートの電位差が上記第１電圧よりも低くてかつ０よりも高い第２電圧とされる。その結果、時刻ｔ３〜ｔ４における上アームスイッチＳＷＨのゲート電荷の充電速度は、時刻ｔ１〜ｔ３におけるゲート電荷の充電速度よりも低くなる。なお、時刻ｔ３，ｔ４は、例えば、上アームスイッチＳＷＨのエミッタに対するゲートの電位差が、閾値電圧Ｖｔｈ以上であってかつミラー電圧未満の電圧に設定されていればよい。駆動制御部７６は、検出した上記電位差に基づいて、時刻ｔ３，ｔ４を把握すればよい。
Thereafter, during a period from time t3 to time t4 when a surge voltage is assumed to occur, the
その後、時刻ｔ４以降において、駆動制御部７６は、第２，第３スイッチＳＷ２，ＳＷ３をオフ状態にしたまま、第１，第４スイッチＳＷ１，ＳＷ４の時比率が第１時比率となるように第１，第４スイッチＳＷ１，ＳＷ４を同期させてオン状態及びオフ状態にする。その後、オフ指令がなされている期間の途中において、ゲート電圧Ｖｇｅがその上限値に到達する。
Thereafter, after time t4, the
図１４に示す各スイッチＳＷ１〜ＳＷ４の操作態様によれば、スイッチング損失を低減しつつ、サージ電圧を抑制することができる。 According to the operation modes of the switches SW1 to SW4 shown in FIG. 14, the surge voltage can be suppressed while the switching loss is reduced.
なお、駆動制御部７６は、図１４の時刻ｔ１〜ｔ３において、第１，第４スイッチＳＷ１，ＳＷ４をオン状態及びオフ状態に交互に切り替えることなく、第１，第４スイッチＳＷ１，ＳＷ４を常時オン状態にしてもよい。また、駆動制御部７６は、時刻ｔ４以降において、第１，第４スイッチＳＷ１，ＳＷ４をオン状態及びオフ状態に交互に切り替えることなく、第１，第４スイッチＳＷ１，ＳＷ４を常時オン状態にしてもよい。
Note that the
また、駆動制御部７６は、時刻ｔ１〜ｔ３において、第１，第４スイッチＳＷ１，ＳＷ４の時比率が、第１時比率ではなく第２時比率となるように第１，第４スイッチＳＷ１，ＳＷ４をオン状態及びオフ状態にしてもよい。
Further, the
また、駆動制御部７６は、時刻ｔ１〜ｔ３又は時刻ｔ４以降において、第１，第４スイッチＳＷ１，ＳＷ４のうち、一方のみの時比率が第１時比率となるようにオン状態及びオフ状態に交互に切り替え、他方を常時オン状態にしてもよい。また、駆動制御部７６は、時刻ｔ３〜ｔ４において、第１，第４スイッチＳＷ１，ＳＷ４のうち、一方のみの時比率が第２時比率となるようにオン状態及びオフ状態に交互に切り替え、他方を常時オン状態にしてもよい。
Further, after time t1 to t3 or time t4, the
本実施形態において、駆動制御部７６は、駆動信号ＳＧとしてオフ指令が入力されてから上アームスイッチＳＷＨのゲート電圧Ｖｇｅが０になるまでの期間であるオフ期間のうち、一部の期間であってかつ少なくともサージ電圧が発生すると想定される期間において、第１スイッチＳＷ１及び第４スイッチＳＷ４をオフ状態にしたまま、第１スイッチＳＷ１及び第３スイッチＳＷ３それぞれを時比率に基づいてオンオフする。以下、これについて図１５を用いて説明する。図１５（ａ）は、先の図１１（ａ）に対応しており、図１５（ｂ）〜図１５（ｆ）は、先の図１４（ａ）〜図１４（ｅ）に対応している。
In the present embodiment, the
時刻ｔ１において、駆動制御部７６は、駆動信号ＳＧがオフ指令に切り替えられたと判定する。これにより、駆動制御部７６は、第１，第４スイッチＳＷ１，ＳＷ４をオフ状態にしたまま、第２，第３スイッチＳＷ２，ＳＷ３の時比率が第３時比率となるように第２，第３スイッチＳＷ２，ＳＷ３を同期させて交互にオン状態及びオフ状態にする。これにより、エミッタに対するゲートの電位差は、絶対値が負電圧「−ＶＰ」の絶対値よりも低い第１負電圧となり、ゲート電圧Ｖｇｅが低下し始める。
At time t1, the
サージ電圧が発生すると想定される時刻ｔ２〜ｔ３において、駆動制御部７６は、第１，第４スイッチＳＷ１，ＳＷ４をオフ状態にしたまま、第２，第３スイッチＳＷ２，ＳＷ３の時比率が第３時比率よりも小さい第４時比率となるように、第２，第３スイッチＳＷ２，ＳＷ３を同期させて交互にオン状態及びオフ状態にする。これにより、エミッタに対するゲートの電位差は、絶対値が第１負電圧の絶対値よりも小さい第２負電圧となる。その結果、時刻ｔ２〜ｔ３における上アームスイッチＳＷＨのゲート電荷の放電速度は、時刻ｔ１〜ｔ２におけるゲート電荷の放電速度よりも低くなる。
From time t2 to time t3 when a surge voltage is assumed to occur, the
その後、時刻ｔ３以降において、駆動制御部７６は、第１，第４スイッチＳＷ１，ＳＷ４をオフ状態にしたまま、第２，第３スイッチＳＷ２，ＳＷ３の時比率が第３時比率となるように第２，第３スイッチＳＷ２，ＳＷ３を同期させてオン状態及びオフ状態にする。
Thereafter, after time t3, the
図１５に示す各スイッチＳＷ１〜ＳＷ４の操作態様によれば、スイッチング損失を低減しつつ、サージ電圧を抑制することができる。また、この際、上アームスイッチＳＷＨのエミッタに対するゲートの電位差（＜０）の絶対値がその許容上限値を超えることを防止できる。 According to the operation modes of the switches SW1 to SW4 shown in FIG. 15, the surge voltage can be suppressed while the switching loss is reduced. At this time, it is possible to prevent the absolute value of the potential difference (<0) between the gate of the upper arm switch SWH and the emitter from exceeding the allowable upper limit.
なお、駆動制御部７６は、図１５の時刻ｔ１〜ｔ３において、第２，第３スイッチＳＷ２，ＳＷ３をオン状態及びオフ状態に交互に切り替えることなく、第２，第３スイッチＳＷ２，ＳＷ３を常時オン状態にしてもよい。また、駆動制御部７６は、時刻ｔ３以降において、第２，第３スイッチＳＷ２，ＳＷ３をオン状態及びオフ状態に交互に切り替えることなく、第２，第３スイッチＳＷ２，ＳＷ３を常時オン状態にしてもよい。
The
また、駆動制御部７６は、時刻ｔ１〜ｔ２において、第２，第３スイッチＳＷ２，ＳＷ３の時比率が、第４時比率ではなく第３時比率となるように第２，第３スイッチＳＷ２，ＳＷ３をオン状態及びオフ状態にしてもよい。
In addition, the
また、駆動制御部７６は、時刻ｔ１〜ｔ２又は時刻ｔ３以降において、第２，第３スイッチＳＷ２，ＳＷ３のうち、一方のみの時比率が第３時比率となるようにオン状態及びオフ状態に交互に切り替え、他方を常時オン状態にしてもよい。また、駆動制御部７６は、時刻ｔ２〜ｔ３において、第２，第３スイッチＳＷ２，ＳＷ３のうち、一方のみの時比率が第４時比率となるようにオン状態及びオフ状態に交互に切り替え、他方を常時オン状態にしてもよい。
In addition, the
＜第８実施形態＞
以下、第８実施形態について、上記各実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１６に示すように、定電圧駆動に代えて、定電流駆動により上アームスイッチＳＷＨのゲート電荷を充電する。図１６において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
<Eighth embodiment>
Hereinafter, the eighth embodiment will be described with reference to the drawings, focusing on differences from the above embodiments. In the present embodiment, as shown in FIG. 16, the gate charge of the upper arm switch SWH is charged by constant current driving instead of constant voltage driving. 16, the same components as those shown in FIG. 2 are denoted by the same reference numerals for convenience.
駆動回路７０は、充電用抵抗体７７及びオペアンプ７８を備えている。充電用抵抗体７７の第１端には、正電圧源７５が接続され、充電用抵抗体７７の第２端には、第１スイッチＳＷ１のコレクタが接続されている。オペアンプ７８の反転入力端子には、充電用抵抗体７７の第２端が接続され、オペアンプ７８の非反転入力端子には、駆動制御部７６から出力された基準電圧Ｖｒｅｆが入力される。オペアンプ７８の出力端子には、第１スイッチＳＷ１のゲートが接続されている。この構成によれば、第１スイッチＳＷ１のオン抵抗が調整され、上アームスイッチＳＷＨのエミッタに対する充電用抵抗体７７の第２端の電位差を基準電圧Ｖｒｅｆとすることができる。これにより、上アームスイッチＳＷＨのゲートの充電電流を一定値に制御することができる。
The
続いて、駆動制御部７６の処理について、第１実施形態からの主な相違点について説明する。駆動制御部７６は、駆動信号ＳＧがオン指令になったと判断した場合、オペアンプ７８に対してイネーブル信号を出力することで第１スイッチＳＷ１を駆動する。一方、駆動制御部７６は、駆動信号ＳＧがオフ指令になったと判断した場合、オペアンプ７８に対するイネーブル信号の出力を停止することで第１スイッチＳＷ１をオフ状態にする。
Subsequently, with respect to the processing of the
以上説明した本実施形態によれば、上記各実施形態の効果と同様の効果を得ることができる。 According to the present embodiment described above, effects similar to the effects of the above embodiments can be obtained.
＜第９実施形態＞
以下、第９実施形態について、上記各実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１７に示すように、駆動回路７０は、インダクタ８０、コンデンサ８１及びダイオード８２を備えている。図１７において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
<Ninth embodiment>
Hereinafter, the ninth embodiment will be described with reference to the drawings, focusing on differences from the above embodiments. In the present embodiment, as shown in FIG. 17, the
インダクタ８０の第１端には、第１抵抗体７１及び第２抵抗体７２それぞれの第２端が接続されている。インダクタ８０の第２端には、上アームスイッチＳＷＨのゲートが接続されている。インダクタ８０は、上アームスイッチＳＷＨのゲートの充電電流及び放電電流の変化を抑制するために設けられている。
A second end of each of the
インダクタ８０の第２端には、ダイオード８２のアノードが接続され、ダイオード８２のカソードには、第１スイッチＳＷ１のコレクタが接続されている。ダイオード８２は、上アームスイッチＳＷＨのゲート及びエミッタ間の電圧が正電圧ＶＰを超えないようにするために設けられている。
The second end of the
インダクタ８０の第２端と上アームスイッチＳＷＨのエミッタとは、コンデンサ８１により接続されている。ダイオード８２は、上アームスイッチＳＷＨのゲート電荷の充電速度及び放電速度を調整するために設けられている。具体的には、コンデンサ８１の静電容量が大きくなると、充電速度及び放電速度が低下する。
The second end of the
ちなみに、本実施形態において、インダクタ８０及びダイオード８２の少なくとも１つが駆動回路７０に備えられなくてもよい。
Incidentally, in the present embodiment, at least one of the
＜第１０実施形態＞
以下、第１０実施形態について、第９実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１８に示すように、駆動回路７０は、コンデンサ８１に代えて、１次側コイル８３ａ及び２次側コイル８３ｂを有するコモンモードコイル８３を備えている。図１８において、先の図１７に示した構成と同一の構成については、便宜上、同一の符号を付している。
<Tenth embodiment>
Hereinafter, the tenth embodiment will be described with reference to the drawings, focusing on differences from the ninth embodiment. In the present embodiment, as shown in FIG. 18, the
第１抵抗体７１及び第２抵抗体７２それぞれの第２端には、１次側コイル８３ａの第１端が接続されている。１次側コイル８３ａの第２端には、上アームスイッチＳＷＨのゲートが接続されている。上アームスイッチＳＷＨのエミッタには、２次側コイル８３ｂの第１端が接続されている。２次側コイル８３ｂの第２端には、第３抵抗体７３及び第４抵抗体７４それぞれの第１端が接続されている。
The first end of the primary coil 83a is connected to the second end of each of the
１次側コイル８３ａと２次側コイル８３ｂとは磁気結合している。１次側コイル８３ａ及び２次側コイル８３ｂは、ノイズ等に起因して、上アームスイッチＳＷＨのゲート及びエミッタそれぞれの電位が変動する場合であっても、ゲート電位の変化方向とエミッタ電位の変化方向とが同じになるように、巻き方向が定められている。これにより、ノイズ等に起因してゲート及びエミッタ間電圧が変動することを抑制できる。 The primary coil 83a and the secondary coil 83b are magnetically coupled. The primary-side coil 83a and the secondary-side coil 83b are capable of changing the gate potential change direction and the emitter potential change even when the gate and emitter potentials of the upper arm switch SWH fluctuate due to noise and the like. The winding direction is determined so that the direction is the same. Thus, it is possible to suppress the voltage between the gate and the emitter from fluctuating due to noise or the like.
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
<Other embodiments>
The above embodiments may be modified and implemented as follows.
・図２に示す駆動回路７０に、第３抵抗体７３及び第４抵抗体７４が備えられていなくてもよい。また、図１６に示す駆動回路７０において、第２抵抗体７２及び第４抵抗体７４が備えられていなくてもよい。
The
・電力変換装置を構成する駆動対象スイッチとしては、ＩＧＢＴに限らず、例えばＮチャネルＭＯＳＦＥＴであってもよい。この場合、駆動対象スイッチの第１主端子はドレインであり、第２主端子はソースである。なお、ＭＯＳＦＥＴとしては、例えば、Ｓｉ又はＳｉＣで構成されたものを用いることができる。 The drive target switch constituting the power converter is not limited to the IGBT, but may be, for example, an N-channel MOSFET. In this case, the first main terminal of the switch to be driven is a drain, and the second main terminal is a source. As the MOSFET, for example, a MOSFET made of Si or SiC can be used.
７０…駆動回路、７５…正電圧源、７６…駆動制御部、ＳＷＨ，ＳＷＬ…上，下アームスイッチ、ＳＷ１〜ＳＷ４…第１〜第４スイッチ。 Reference numeral 70: drive circuit, 75: positive voltage source, 76: drive control unit, SWH, SWL: upper and lower arm switches, SW1 to SW4: first to fourth switches.
Claims (9)
オン状態とされることにより前記ゲートとグランドとの間を導通状態とし、オフ状態とされることにより前記ゲートと前記グランドとの間を非導通状態とする第１グランド側スイッチ（ＳＷ２）と、
オン状態とされることにより前記第２主端子と前記グランドとの間を導通状態とし、オフ状態とされることにより前記第２主端子と前記グランドとの間を非導通状態とする第２グランド側スイッチ（ＳＷ４）と、
正電圧源（７５）と、
オン状態とされることにより前記ゲートと前記正電圧源との間を導通状態とし、オフ状態とされることにより前記ゲートと前記正電圧源との間を非導通状態とする第１電源側スイッチ（ＳＷ１）と、
オン状態とされることにより前記第２主端子と前記正電圧源との間を導通状態とし、オフ状態とされることにより前記第２主端子と前記正電圧源との間を非導通状態とする第２電源側スイッチ（ＳＷ３）と、
前記駆動対象スイッチのオン指令がなされている場合、前記第１電源側スイッチ及び前記第２グランド側スイッチをオン状態にしてかつ前記第２電源側スイッチ及び前記第１グランド側スイッチをオフ状態にし、前記駆動対象スイッチのオフ指令がなされている場合、前記第２電源側スイッチ及び前記第１グランド側スイッチをオン状態にしてかつ前記第１電源側スイッチ及び前記第２グランド側スイッチをオフ状態にする駆動制御部（７６）と、を備え、
前記第１電源側スイッチを介して前記ゲートに電圧を印加する前記正電圧源と、前記第２電源側スイッチを介して前記第２主端子に電圧を印加する前記正電圧源とは、単一の電圧源である駆動対象スイッチの駆動回路。 A first main terminal, a second main terminal, and a gate, wherein a current difference between the first main terminal and the second main terminal is caused by a potential difference between the gate and the second main terminal being equal to or greater than a threshold voltage; And the drive target switch (SWH, SWH) is turned off when the potential difference becomes less than the threshold voltage, thereby blocking the flow of current between the first main terminal and the second main terminal. SWL, SCH, SCL) in the drive circuit (70) of the switch to be driven,
A first ground-side switch (SW2) that is turned on to turn on the gate and the ground, and turned off to turn off the gate and the ground;
A second ground that, when turned on, causes a conduction state between the second main terminal and the ground, and when turned off, causes a non-conduction state between the second main terminal and the ground. Side switch (SW4),
A positive voltage source (75);
A first power supply-side switch that, when turned on, turns on the gate and the positive voltage source, and turns off, turns off the gate and the positive voltage source. (SW1),
The second main terminal and the positive voltage source are brought into a conductive state by being turned on, and the non-conductive state is brought between the second main terminal and the positive voltage source by being turned off. A second power supply side switch (SW3)
When an ON command for the drive target switch is issued, the first power supply side switch and the second ground side switch are turned on, and the second power supply side switch and the first ground side switch are turned off, When a command to turn off the drive target switch is given, the second power supply side switch and the first ground side switch are turned on, and the first power supply side switch and the second ground side switch are turned off. A drive control unit (76),
The positive voltage source that applies a voltage to the gate via the first power supply switch and the positive voltage source that applies a voltage to the second main terminal via the second power supply switch are single. The drive circuit of the switch to be driven, which is the voltage source of the switch.
前記駆動制御部は、前記オフ指令がなされている場合、前記第１グランド側スイッチ及び前記第２グランド側スイッチをオン状態にするオフ保持制御を行う請求項１〜４のいずれか１項に記載の駆動対象スイッチの駆動回路。 Resistors are provided in each of an electric path from the gate to the ground via the first ground switch and an electric path from the second main terminal to the ground via the second ground switch. Has not been
5. The drive control unit according to claim 1, wherein when the off command is issued, the drive control unit performs off hold control that turns on the first ground switch and the second ground switch. 6. The drive circuit of the switch to be driven.
前記駆動制御部は、前記オフ指令がなされている場合、前記第１電源側スイッチ及び前記第２電源側スイッチをオン状態にするオフ保持制御を行う請求項１〜４のいずれか１項に記載の駆動対象スイッチの駆動回路。 Each of an electric path from the gate to the positive voltage source via the first power supply switch and an electric path from the second main terminal to the positive voltage source via the second power supply switch is No resistor is provided,
5. The drive control unit according to claim 1, wherein when the off command is issued, the drive control unit performs an off hold control that turns on the first power supply switch and the second power supply switch. 6. The drive circuit of the switch to be driven.
前記駆動制御部は、前記駆動対象スイッチがオフ状態にされている場合の前記正電圧源の出力電圧を、前記駆動対象スイッチがオン状態にされている場合の前記正電圧源の出力電圧よりも低くする請求項１〜６のいずれか１項に記載の駆動対象スイッチの駆動回路。 The output voltage of the positive voltage source is variable,
The drive control unit sets the output voltage of the positive voltage source when the drive target switch is turned off to be higher than the output voltage of the positive voltage source when the drive target switch is turned on. The drive circuit of the drive target switch according to claim 1, wherein the drive circuit is set to be lower.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018164902A JP7099199B2 (en) | 2018-09-03 | 2018-09-03 | Drive circuit of the switch to be driven |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018164902A JP7099199B2 (en) | 2018-09-03 | 2018-09-03 | Drive circuit of the switch to be driven |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020039204A true JP2020039204A (en) | 2020-03-12 |
| JP7099199B2 JP7099199B2 (en) | 2022-07-12 |
Family
ID=69738363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018164902A Active JP7099199B2 (en) | 2018-09-03 | 2018-09-03 | Drive circuit of the switch to be driven |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7099199B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4270787A1 (en) * | 2022-04-26 | 2023-11-01 | Goodrich Aerospace Services Pvt Ltd | Bipolar gate drive systems |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240088891A1 (en) * | 2022-09-13 | 2024-03-14 | Hamilton Sundstrand Corporation | Shoot through protection in motor drives with single supply gate drives |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009004715A1 (en) * | 2007-07-03 | 2009-01-08 | Mitsubishi Electric Corporation | Electronic element driving circuit |
| US20120112800A1 (en) * | 2009-05-11 | 2012-05-10 | Sma Solar Technology Ag | Method of and Driver Circuit for Operating a Semiconductor Power Switch |
| JP2012143115A (en) * | 2011-01-06 | 2012-07-26 | Denso Corp | Load drive circuit |
| JP2015019455A (en) * | 2013-07-09 | 2015-01-29 | 株式会社デンソー | Drive circuit for drive object switching element |
| JP2015033222A (en) * | 2013-08-02 | 2015-02-16 | 株式会社 日立パワーデバイス | Drive unit of semiconductor device and power conversion device using the same |
| JP2016052197A (en) * | 2014-09-01 | 2016-04-11 | 三菱電機株式会社 | Power switching device drive circuit |
| JP2017077112A (en) * | 2015-10-15 | 2017-04-20 | Tdk株式会社 | Switch driving device and switch driving method |
| JP2017121068A (en) * | 2017-02-10 | 2017-07-06 | ルネサスエレクトロニクス株式会社 | Gate driver and switching method |
| WO2018047561A1 (en) * | 2016-09-09 | 2018-03-15 | 富士電機株式会社 | Drive circuit for power element |
-
2018
- 2018-09-03 JP JP2018164902A patent/JP7099199B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009004715A1 (en) * | 2007-07-03 | 2009-01-08 | Mitsubishi Electric Corporation | Electronic element driving circuit |
| US20120112800A1 (en) * | 2009-05-11 | 2012-05-10 | Sma Solar Technology Ag | Method of and Driver Circuit for Operating a Semiconductor Power Switch |
| JP2012143115A (en) * | 2011-01-06 | 2012-07-26 | Denso Corp | Load drive circuit |
| JP2015019455A (en) * | 2013-07-09 | 2015-01-29 | 株式会社デンソー | Drive circuit for drive object switching element |
| JP2015033222A (en) * | 2013-08-02 | 2015-02-16 | 株式会社 日立パワーデバイス | Drive unit of semiconductor device and power conversion device using the same |
| JP2016052197A (en) * | 2014-09-01 | 2016-04-11 | 三菱電機株式会社 | Power switching device drive circuit |
| JP2017077112A (en) * | 2015-10-15 | 2017-04-20 | Tdk株式会社 | Switch driving device and switch driving method |
| WO2018047561A1 (en) * | 2016-09-09 | 2018-03-15 | 富士電機株式会社 | Drive circuit for power element |
| JP2017121068A (en) * | 2017-02-10 | 2017-07-06 | ルネサスエレクトロニクス株式会社 | Gate driver and switching method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4270787A1 (en) * | 2022-04-26 | 2023-11-01 | Goodrich Aerospace Services Pvt Ltd | Bipolar gate drive systems |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7099199B2 (en) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI539735B (en) | Inverting apparatus | |
| US9391532B2 (en) | System and method for a switched-mode power converter | |
| US11121634B2 (en) | Bidirectional DC-to-DC converter with inrush current suppression | |
| KR20130020527A (en) | Gate drive circuit and power converter | |
| US20110069515A1 (en) | Active boost power converter for single-phase srm | |
| US20190123732A1 (en) | Drive circuit for switch | |
| US20190229632A1 (en) | Power conversion apparatus | |
| KR101518336B1 (en) | Bidirectional dc to dc converter for charging and discharging battery and method for charging and discharging battery by using the same | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| JP5548809B2 (en) | Power supply circuit and power conversion device | |
| US11799472B2 (en) | Drive circuit | |
| JP6053235B2 (en) | Power supply | |
| JP7099199B2 (en) | Drive circuit of the switch to be driven | |
| JP5394975B2 (en) | Switching transistor control circuit and power converter using the same | |
| CN111527684A (en) | Power module with built-in driving circuit | |
| WO2020179633A1 (en) | Drive device for switch | |
| JP5169416B2 (en) | Power conversion circuit drive circuit and power conversion system | |
| JP7322653B2 (en) | switch drive | |
| US10651842B2 (en) | Drive circuit for object switch | |
| US9300208B2 (en) | Power converter with switched current supply control element | |
| JP7420032B2 (en) | Overcurrent detection device | |
| US11342832B2 (en) | Driving circuit for semiconductor element, method for driving semiconductor element, and motor control apparatus | |
| US11658563B2 (en) | Half-bridge power supply with dynamic dead time | |
| US11831305B2 (en) | Circuit arrangement for switching switch elements | |
| JP7067250B2 (en) | Switch drive |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220613 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7099199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |