JP2020031086A

JP2020031086A - Electronic component package and manufacturing method thereof

Info

Publication number: JP2020031086A
Application number: JP2018154129A
Authority: JP
Inventors: 義則木下; Yoshinori Kinoshita
Original assignee: River Eletec Corp
Current assignee: River Eletec Corp
Priority date: 2018-08-20
Filing date: 2018-08-20
Publication date: 2020-02-27
Anticipated expiration: 2038-08-20
Also published as: JP7187008B2

Abstract

To provide an electronic component package that prevents an excessive spread of solder by providing a solder barrier portion that suppresses spread of solder on at least a part of the package and that does not cause poor appearance or poor electrical connection.SOLUTION: An electronic component package includes a WLP 1 formed by laminating a plurality of wafers constituted by a base substrate 7, a functional unit substrate 6, and a cap substrate 5, a shield electrode 16 formed on a cap surface 4 of the cap substrate 5, an external electrode 9 formed on the lower surface of the base substrate 7 and electrically connected to the outside, and a side electrode 2 formed on each side of the base substrate 7, the functional unit substrate 6, and the cap substrate 5, and a solder barrier portion 15 having a metal surface with lower solder wettability than any of the metal surfaces of the shield electrode 16 and the side electrode 2 is formed so as to include the cap surface 4 or a part of the periphery of the cap surface 4 of the cap substrate 5 in the vicinity of the boundary between the shield electrode 16 and the side electrode 2 of the cap substrate 5.SELECTED DRAWING: Figure 1

Description

本発明は、適正なハンダフィレットの形成が可能な電子部品パッケージ及びその製造方法に関するものである。 The present invention relates to an electronic component package capable of forming a proper solder fillet and a method for manufacturing the same.

従来、各種の電子部品は、プリント基板上にハンダを介して実装される。このハンダ付けにより、プリント基板上に形成されている所定のランド電極と、対応する電子部品パッケージの電極端子との間にハンダフィレットが形成される。 Conventionally, various electronic components are mounted on a printed circuit board via solder. By this soldering, a solder fillet is formed between a predetermined land electrode formed on the printed circuit board and a corresponding electrode terminal of the electronic component package.

前記電子部品パッケージの一つであるウェハレベルパッケージ（ＷＬＰ）は、一般的に、ビア部を除いて概ね六面体形状となっている。このような六面体形状のＷＬＰのプリント基板への実装は、ビア部に位置する側面に沿って設けられている側面導電パターン（側面電極）を介して、内部の機能部とパッケージ底面に備わる一又は二以上の下面導電パターン（外部電極）とを電気的に接続する構造が知られている（特許文献１）。 A wafer level package (WLP), which is one of the electronic component packages, generally has a generally hexahedral shape except for via portions. The mounting of such a hexahedron-shaped WLP on a printed circuit board is performed by using a side conductive pattern (side electrode) provided along the side surface located at the via portion, and forming one or both of the internal functional portion and the package bottom surface. A structure for electrically connecting two or more lower conductive patterns (external electrodes) is known (Patent Document 1).

また、水晶振動子等の精密な電子部品からなるＷＬＰにあっては、電磁妨害（ＥＭＩ）対策としてのシールド効果を持たせるため、キャップがガラス構造体で、内部に導電性ウィスカ―を含有するものが知られている（特許文献２）。導電性ウィスカ―含有の代わりに、キャップ上面にメタライズやメッキによって上面導電パターン（シールド電極）を形成する場合もある。 In the case of a WLP made of a precision electronic component such as a quartz oscillator, the cap is made of a glass structure and contains a conductive whisker in order to have a shielding effect as a measure against electromagnetic interference (EMI). One is known (Patent Document 2). Instead of containing conductive whiskers, an upper surface conductive pattern (shield electrode) may be formed on the upper surface of the cap by metallization or plating.

前記ＷＬＰに備わる側面電極の少なくとも一つが、パッケージ底面の外部電極ともつながるＧＮＤ端子でもある場合は、キャップ上面に形成される上面導電パターンと接続することで、シールド効果を向上させることができる。また、少なくとも一つの側面電極を介してパッケージ底面の外部電極とつながるＧＮＤ端子を、キャップ上面の上面導電パターンに接続した場合も、シールド効果を向上させることができる。 When at least one of the side electrodes included in the WLP is also a GND terminal connected to an external electrode on the bottom surface of the package, the shielding effect can be improved by connecting to the upper surface conductive pattern formed on the upper surface of the cap. Also, the shielding effect can be improved when the GND terminal connected to the external electrode on the bottom surface of the package via at least one side electrode is connected to the upper surface conductive pattern on the upper surface of the cap.

上記側面電極を備えたＷＬＰの場合、側面電極に沿ってハンダフィレットが形成されることで、プリント基板との固着強度が向上すると共に、外観検査によって電気的接続の良否判断が容易となる。 In the case of the WLP having the side electrode, the solder fillet is formed along the side electrode, so that the fixing strength to the printed circuit board is improved and the quality of the electrical connection is easily determined by the appearance inspection.

特開２０００−２２３９９６号公報JP 2000-223996 A 特開２００７−１８０９９５号公報JP 2007-180995 A

前述したように、小型及び薄型の電子部品パッケージにあっては、ハンダ付けによって電気的接続を図るに際して、ハンダの塗布量が少な過ぎると電気的接合が不十分となって導通不良等が生じる。一方、ハンダの塗布量が多過ぎると、所定のハンダ接合領域から広がったハンダフィレットによって外観不良等が生じる場合がある。特に、表面実装型の電子部品パッケージの一つであるウェハレベルパッケージ（ＷＬＰ）にあっては薄型の製品が多く、また、ハンダフィレットを形成する電極部の幅や高さが限定されているため、ハンダの塗布量を適正に制御しないと、実装不良が生じやすくなる。一方、鉛フリーハンダ対応として、側面電極が外部電極に使用される金属は極めてハンダ濡れ性が良い材料が要求されており、ハンダフィレットが必要以上に広がってしまうおそれがあった。 As described above, in a small and thin electronic component package, when electrical connection is performed by soldering, if the amount of solder applied is too small, electrical connection becomes insufficient and conduction failure occurs. On the other hand, if the amount of the applied solder is too large, poor appearance may occur due to the solder fillet extending from a predetermined solder bonding area. Particularly, in the case of a wafer level package (WLP), which is one of surface mount type electronic component packages, many products are thin, and the width and height of the electrode portion forming the solder fillet are limited. If the amount of solder applied is not properly controlled, mounting defects are likely to occur. On the other hand, in order to be compatible with lead-free solder, a metal whose side electrode is used as an external electrode is required to be a material having extremely good solder wettability, and the solder fillet may be unnecessarily spread.

また、スマートフォンやタブレット等の携帯型の電子機器に搭載される電子部品にあっては、特に薄型化が進んでおり、これらの部品のパッケージにＷＬＰが使用される場合、パッケージ本体の表面にまでハンダフィレットが広がることで、電気的不具合や外観不良等が生じるおそれがあった。 In addition, electronic components mounted on portable electronic devices such as smartphones and tablets are becoming thinner in particular, and when WLP is used in the package of these components, it extends to the surface of the package body. When the solder fillet spreads, there is a possibility that an electrical defect or an appearance defect may occur.

図１１及び図１２は従来の一般的なＷＬＰ８１を示したものである。ここで、図１１（ａ）は、ＷＬＰ８１を下面導電パターン（外部電極）９が形成されているベース基板７のベース面８側から見た斜視図、図１１（ｂ）は、ＷＬＰ８１を上面導電パターン（シールド電極）１６が形成されているキャップ面４側から見た斜視図、図１２は、ＷＬＰ８１をプリント基板（図示せず）のランド電極１１にハンダを介して実装した形態を示す斜視図である。図１２に示したように、ハンダ付け工程において、ランド電極１１から各基板の側面導電パターン（側面電極）２に形成されるハンダフィレット１２がキャップ基板５の上面リード電極１０を超えてシールド電極１６にかかるようにハンダの広がり部１３が形成され、ＷＬＰ８１の実装後の外観検査等において不良品として判断される場合があった。さらに、前記ハンダの広がり部１３が隆起することで、実装上問題となる場合もあった。 11 and 12 show a conventional general WLP 81. FIG. Here, FIG. 11A is a perspective view of the WLP 81 viewed from the base surface 8 side of the base substrate 7 on which the lower surface conductive pattern (external electrode) 9 is formed, and FIG. FIG. 12 is a perspective view of the cap surface 4 on which the pattern (shield electrode) 16 is formed. FIG. 12 is a perspective view showing a form in which the WLP 81 is mounted on a land electrode 11 of a printed circuit board (not shown) via solder. It is. As shown in FIG. 12, in the soldering step, the solder fillet 12 formed on the side surface conductive pattern (side surface electrode) 2 of each substrate from the land electrode 11 exceeds the upper surface lead electrode 10 of the cap substrate 5 and the shield electrode 16. The spread portion 13 of the solder is formed as described above, and it may be determined as a defective product in an appearance inspection or the like after the mounting of the WLP 81. In addition, the raised portion 13 of the solder may raise a mounting problem in some cases.

ＷＬＰは超薄型であると共に、導電パターンに使用される金属はハンダ濡れ性が良好なため、パッケージ本体の側面電極に形成したハンダフィレットがキャップの上面導電パターンまで這い上がりやすくなっている。このようなハンダフィレットの広がりが極端な場合、ＷＬＰを搭載したプリント基板の中には、外観の異状を指摘されるものも発生していた。特に近年スマートフォンやタブレット端末に代表される電子機器の薄型化が進んでいることもあり、このプリント基板を電子機器へ搭載する際、広がったハンダの隆起によってＷＬＰの総厚が増すことで、電子機器への搭載ができなくなるおそれもあった。 Since the WLP is ultra-thin and the metal used for the conductive pattern has good solder wettability, the solder fillet formed on the side electrode of the package body is easily crawled up to the conductive pattern on the upper surface of the cap. When the spread of the solder fillet is extremely large, some printed circuit boards on which the WLP is mounted have an abnormality in appearance. In particular, in recent years, electronic devices such as smartphones and tablet terminals have become thinner, and when this printed circuit board is mounted on electronic devices, the total thickness of the WLP is increased due to the spread of solder bumps. There was also a risk that it could not be mounted on equipment.

また、内部に水晶振動子を備えたＷＬＰの外側に発振器等を構成する周辺素子を搭載してハイブリッド型のパッケージとする場合、プリント基板との接続部分に形成されているハンダフィレットが周辺素子の電気的接続部分に広がり、周辺素子を破壊したり、動作不良を生じたりする場合があった。 In the case where a hybrid package is formed by mounting peripheral elements such as an oscillator outside a WLP having a crystal resonator therein, a solder fillet formed at a connection portion with a printed circuit board is used as a peripheral element. In some cases, it spreads to the electrical connection part, destroying peripheral elements and causing malfunction.

そこで本発明の目的は、パッケージの少なくとも一部にハンダの広がりを抑えるハンダバリア部を設けることによって、ハンダの過剰な広がりを阻止し、外観不良や電気的接続不良等を生じることのない電子部品パッケージ及びその製造方法を提供することにある。 Accordingly, an object of the present invention is to provide an electronic component that prevents an excessive spread of solder by providing a solder barrier portion that suppresses spread of solder on at least a part of a package, and does not cause poor appearance or poor electrical connection. An object of the present invention is to provide a package and a manufacturing method thereof.

上記課題を解決するために、本発明に係る電子部品パッケージは、上面と、上面の反対側の下面と、上面の周縁と下面の周縁との間の側面とを有するパッケージ本体と、パッケージ本体の上面に形成された上面導電パターンと、パッケージ本体の下面に形成され外部と導通する下面導電パターンと、パッケージ本体の側面に形成され前記上面導電パターン及び下面導電パターンの両方と電気的に導通する側面導電パターンと、を備えた電子部品パッケージにおいて、前記上面導電パターンと側面導電パターンとの境界付近に、上面導電パターン及び側面導電パターンのいずれの金属表面よりもハンダ濡れ性の悪い金属表面を有するハンダバリア部が形成される。 In order to solve the above problems, an electronic component package according to the present invention includes a package body having an upper surface, a lower surface opposite to the upper surface, a side surface between a peripheral edge of the upper surface and a peripheral edge of the lower surface, An upper surface conductive pattern formed on the upper surface, a lower surface conductive pattern formed on the lower surface of the package body and conductive to the outside, and a side surface formed on the side surface of the package body and electrically conductive to both the upper surface conductive pattern and the lower surface conductive pattern An electronic component package having a conductive pattern, the solder having a metal surface having lower solder wettability than any metal surface of the upper surface conductive pattern and the side surface conductive pattern near a boundary between the upper surface conductive pattern and the side surface conductive pattern. A barrier section is formed.

また、本発明に係る電子部品パッケージの製造方法は、パッケージ本体の上面に上面導電パターンを、パッケージ本体の下面に下面導電パターンを、パッケージ本体の側面に側面導電パターンをそれぞれ形成する工程と、上面導電パターンの一部の表面金属層を除去、又は上面導電パターンの一部に金属膜を形成する工程と、表面金属層が除去又は金属膜が形成された上面導電パターンの一部の金属表面を酸化させる工程と、を備える。 The method of manufacturing an electronic component package according to the present invention further includes forming an upper surface conductive pattern on the upper surface of the package body, forming a lower surface conductive pattern on the lower surface of the package body, and forming a side surface conductive pattern on the side surface of the package body. A step of removing a part of the surface metal layer of the conductive pattern, or forming a metal film on a part of the upper surface conductive pattern, and removing a part of the metal surface of the upper surface conductive pattern on which the surface metal layer is removed or the metal film is formed. Oxidizing.

本発明の電子部品パッケージによれば、プリント基板にハンダ付け実装する際、パッケージ本体の側面に形成されている側面導電パターンを這い上がる過剰なハンダをパッケージの一部に形成されているハンダバリア部によってその進行を阻止することができる。これによって、パッケージ表面に過剰に広がるハンダによる外観不良や電気的接続不良等を生じることがない。また、前記ハンダバリア部によって、側面導電パターンに形成されるハンダフィレットの形状が一定となるので、外観検査等においてプリント基板に実装された電子部品パッケージの接続の良否判定を容易且つ正確に行うことができる。 ADVANTAGE OF THE INVENTION According to the electronic component package of this invention, when soldering and mounting to a printed circuit board, the solder barrier part which forms the excess solder which crawls up the side surface conductive pattern formed in the side surface of the package body in a part of the package Can prevent its progress. As a result, there is no occurrence of poor appearance or poor electrical connection due to solder spread excessively on the package surface. Further, since the shape of the solder fillet formed on the side surface conductive pattern is fixed by the solder barrier portion, it is possible to easily and accurately determine the quality of the connection of the electronic component package mounted on the printed circuit board in an appearance inspection or the like. Can be.

本発明の電子部品パッケージの製造方法によれば、パッケージ本体の上面に形成される上面導電パターンの一部を除去あるいは別の金属膜を付加することによって、所定のハンダバリア部をウェハ段階で一括して形成することができる。これによって、電子部品パッケージをシールドするための上面導電パターン等を形成する際、この上面導電パターン等の一部に過剰なハンダの侵入を阻止するハンダ濡れ性の低いハンダバリア部を精度よく形成することができる。 According to the electronic component package manufacturing method of the present invention, by removing a part of the upper surface conductive pattern formed on the upper surface of the package body or adding another metal film, a predetermined solder barrier portion is collectively formed at the wafer stage. Can be formed. Thus, when forming an upper surface conductive pattern or the like for shielding the electronic component package, a solder barrier portion with low solder wettability that prevents excessive solder from entering into a part of the upper surface conductive pattern or the like is accurately formed. be able to.

本発明の第１実施形態のＷＬＰを実装基板に載置したキャップ面側から見た斜視図（ａ）及びＡ−Ａ断面図（ｂ）である。It is the perspective view (a) and AA sectional view (b) seen from the cap side where WLP of a 1st embodiment of the present invention was mounted on the mounting board. 本発明の第１実施形態のＷＬＰを実装基板にハンダ付けしたキャップ面側から見た斜視図である。FIG. 2 is a perspective view of the WLP according to the first embodiment of the present invention when viewed from a cap surface side where the WLP is soldered to a mounting board. 本発明の第２実施形態のＷＬＰを実装基板にハンダ付けしたキャップ面側から見た斜視図（ａ）及びＢ−Ｂ断面図（ｂ）である。It is the perspective view (a) and BB sectional view (b) seen from the cap side which soldered the WLP of a 2nd embodiment of the present invention to the mounting board. 本発明の第３実施形態のＷＬＰを実装基板にハンダ付けしたキャップ面側から見た斜視図である。It is the perspective view seen from the cap side which soldered the WLP of a 3rd embodiment of the present invention to the mounting board. 本発明の第４実施形態のＷＬＰをキャップ面側から見た斜視図（ａ）、ベース面側から見た斜視図（ｂ）及び、第４実施形態において、ＩＣを搭載して実装基板にハンダ付けしたキャップ面側から見た斜視図（ｃ）である。A perspective view (a) of the WLP according to the fourth embodiment of the present invention viewed from the cap surface side, a perspective view (b) of the WLP viewed from the base surface side, and in the fourth embodiment, an IC is mounted and soldered to a mounting board. It is the perspective view (c) seen from the attached cap surface side. 本発明の第５実施形態のＷＬＰをベース面側から見た斜視図（ａ）、キャップ面側からの周波数調整工程を示す斜視図（ｂ）である。It is the perspective view (a) which looked at WLP of a 5th embodiment of the present invention from the base side, and the perspective view (b) which shows the frequency adjustment process from the cap side. 従来のハンダバリア部のないＷＬＰのハンダ付け状態を示す斜視図（ａ）、図６に示した第５実施形態のハンダバリア部を有するＷＬＰのハンダ付け状態を示す斜視図（ｂ）である。FIG. 7A is a perspective view illustrating a soldering state of a conventional WLP without a solder barrier portion, and FIG. 6B is a perspective view illustrating a soldering state of a WLP having a solder barrier portion of the fifth embodiment illustrated in FIG. 6. プラズマ照射用に不導体マスクがセットされた接合ウェハの平面図（ａ）及び、（ａ）のＣ−Ｃ断面で示すプラズマ照射によるハンダバリア部の製造工程図（ｂ）である。FIG. 7A is a plan view of a bonded wafer on which a non-conductive mask is set for plasma irradiation, and FIG. 7B is a manufacturing process diagram of a solder barrier portion by plasma irradiation shown in a CC section of FIG. ハンダバリア部が形成された接合ウェハの平面図（ａ）及び、（ａ）のＤ−Ｄ断面で示す金属エッチングによるハンダバリア部の製造工程図（ｂ）である。It is a top view (a) of a joined wafer in which a solder barrier part was formed, and a manufacturing process figure (b) of a solder barrier part by metal etching shown by DD section of (a). 図９（ａ）のＤ−Ｄ断面で示すリフトオフ加工によるハンダバリア部の製造工程図である。FIG. 10A is a manufacturing process diagram of a solder barrier portion by lift-off processing shown by a DD section in FIG. 9A. 従来の電子部品パッケージ（ＷＬＰ）をベース面側から見た斜視図（ａ）、キャップ面側から見た斜視図（ｂ）である。It is the perspective view (a) which looked at the conventional electronic component package (WLP) from the base side, and the perspective view (b) which looked at from the cap side. 従来の電子部品パッケージ（ＷＬＰ）を実装基板にハンダ付けしたときのキャップ面側から見た斜視図である。It is the perspective view seen from the cap side when the conventional electronic component package (WLP) is soldered to the mounting board.

以下、本発明に係る電子部品パッケージ及びその製造方法の各実施形態を図面に基づいて詳細に説明する。なお、電子部品パッケージとして、以下の各実施形態ではウェハレベルパッケージ（ＷＬＰ）を例にして説明するが、このようなＷＬＰに限らず、他の表面実装型の電子部品パッケージにも適用可能である。図面は、電子部品パッケージ及びその製造方法を模式的に表したものである。これらの実物の寸法および寸法比は、図面上の寸法および寸法比と必ずしも一致していない。また、重複説明は適宜省略させることがあり、同一部材には同一符号を付与することがある。 Hereinafter, embodiments of an electronic component package and a method of manufacturing the same according to the present invention will be described in detail with reference to the drawings. In the following embodiments, a wafer level package (WLP) will be described as an example of an electronic component package. However, the present invention is not limited to such a WLP, but can be applied to other surface mount type electronic component packages. . The drawings schematically show an electronic component package and a method for manufacturing the same. The dimensions and dimensional ratios of these actual products do not always match the dimensions and dimensional ratios in the drawings. In addition, overlapping description may be omitted as appropriate, and the same members may be given the same reference numerals.

図１（ａ）は、実装用のプリント基板（図示せず）上に形成されているランド電極１１に下面導電パターン（外部電極）９を載置した電子部品パッケージ（ＷＬＰ）１をキャップ面４側から見た斜視図である。前記ＷＬＰ１は、上面と、上面の反対側の下面と、上面の周縁と下面の周縁との間の側面とを有するベース基板７、機能部基板６及びキャップ基板５からなる複数のウェハを積層して形成されたパッケージ本体と、前記キャップ基板５の上面に形成された上面導電パターン（シールド電極）１６と、前記ベース基板７の下面に形成され外部と導通する外部電極９と、ベース基板７，機能部基板６及びキャップ基板５のそれぞれの側面に形成された複数の側面導電パターン（側面電極）２とを備えている。図１（ａ）に示した実施形態では、前記側面電極２の少なくとも一つが前記シールド電極１６と電気的に接続されている。そして、前記シールド電極１６とキャップ基板５の側面電極２との境界付近に、シールド電極１６及び側面電極２のいずれの金属表面よりもハンダ濡れ性の悪い金属表面を有するハンダバリア部１５が前記パッケージ本体の上面（キャップ基板５のキャップ面４）又はキャップ面４の周縁の一部を含んで形成される。 FIG. 1A shows an electronic component package (WLP) 1 having a lower surface conductive pattern (external electrode) 9 mounted on a land electrode 11 formed on a mounting printed board (not shown) and a cap surface 4. It is the perspective view seen from the side. The WLP 1 is formed by laminating a plurality of wafers each including a base substrate 7, a functional unit substrate 6, and a cap substrate 5 each having an upper surface, a lower surface opposite to the upper surface, and a side surface between a peripheral edge of the upper surface and a peripheral edge of the lower surface. A package main body formed on the upper surface of the cap substrate 5, an upper surface conductive pattern (shield electrode) 16 formed on the upper surface of the cap substrate 5, an external electrode 9 formed on the lower surface of the base substrate 7 and electrically connected to the outside, A plurality of side surface conductive patterns (side surface electrodes) 2 formed on the respective side surfaces of the functional portion substrate 6 and the cap substrate 5 are provided. In the embodiment shown in FIG. 1A, at least one of the side electrodes 2 is electrically connected to the shield electrode 16. A solder barrier portion 15 having a metal surface with lower solder wettability than any metal surface of the shield electrode 16 and the side electrode 2 is provided near the boundary between the shield electrode 16 and the side electrode 2 of the cap substrate 5. The upper surface of the main body (the cap surface 4 of the cap substrate 5) or a part of the periphery of the cap surface 4 is formed.

前記ＷＬＰ１は、前記機能部基板６、ベース基板７及びキャップ基板５がそれぞれ多数形成可能な大判の水晶ウェハ等を形成した後に接合し、ダイシングによって個片化することによって形成される。 The WLP 1 is formed by forming a large-sized crystal wafer or the like on which the functional unit substrate 6, the base substrate 7, and the cap substrate 5 can be formed in large numbers, and then joining them, and dicing them into individual pieces.

前記ベース基板７，機能部基板６及びキャップ基板５の（各側面）に形成されている側面電極２は、それぞれの基板の四隅の角部を切り欠いて形成されている。各外部電極９は、前記ベース面８に形成されていて、対応する側面電極２と電気的に接続されている。また、シールド電極１６は前記キャップ面４に形成されており、このシールド電極１６は、キャップ基板５に形成されている少なくとも一の側面電極２と電気的に接続されている。 The side surface electrodes 2 formed on (each side surface) of the base substrate 7, the functional portion substrate 6, and the cap substrate 5 are formed by cutting out four corners of each substrate. Each external electrode 9 is formed on the base surface 8 and is electrically connected to the corresponding side electrode 2. A shield electrode 16 is formed on the cap surface 4, and the shield electrode 16 is electrically connected to at least one side electrode 2 formed on the cap substrate 5.

前記各側面電極２は、ベース基板７，機能部基板６及びキャップ基板５がそれぞれ多数形成可能な大判の水晶ウェハ等を形成し、各水晶ウェハに対してＸ軸及びＹ軸が複数交錯するダイシングライン６５の各交点にスルーホールを形成し、各水晶ウェハのスルーホールを揃えて接合し、連通したスルーホールにスパッタ又は蒸着などによりコンタクト金属及び下地金属を形成した後、Ｎｉ及びＡｕメッキなどで電極を形成することによって、ビアホール６４としている。このビアホール６４は、ウェハの段階で楕円の加工がなされ、接合後のダイシングにより１個の楕円が４分割され、外部電極９が４端子の場合は、それぞれの外部電極の角部に設定される。 Each of the side electrodes 2 forms a large-sized crystal wafer or the like on which a large number of base substrates 7, functional unit substrates 6, and cap substrates 5 can be formed, and a dicing process in which a plurality of X axes and Y axes intersect with each crystal wafer. A through hole is formed at each intersection of the line 65, the through holes of each crystal wafer are aligned and joined, a contact metal and a base metal are formed in the communicated through holes by sputtering or vapor deposition, and then plated with Ni and Au. By forming an electrode, a via hole 64 is formed. The via hole 64 is processed into an ellipse at the stage of a wafer, and one ellipse is divided into four by dicing after bonding. When the external electrode 9 has four terminals, it is set at a corner of each external electrode. .

前記外部電極９，側面電極２及びシールド電極１６は、複数の金属材料の積層体によって形成されている。図１（ｂ）は、前記キャップ基板５のキャップ面４上に形成されるシールド電極１６及び上面リード電極１０（ハンダバリア部１５含む）からなる上面電極層のＡ−Ａ断面構造を示したものである。この上面電極層は、絶縁性の水晶基材等によって形成される、キャップ基板５上に形成されるコンタクト金属２０と、このコンタクト金属２０の上に形成される下層金属１９と、この下層金属１９の上に形成される中層金属１８と、この中層金属１８の上に形成される上層金属１７との積層体によって形成されている。コンタクト金属２０は、付着力の高いＣｒかＴｉかＮｉかＭｏかＦｅかＷか、そのいずれかを含む合金によって形成され、下層金属１９は、ＣｕかＮｉか、そのいずれかを含む合金によって形成されている。例えば下層金属１９をＣｕにした場合、その特性から膜の内部応力を緩和することができ、圧縮応力によるクラック、膨れ、マイグレーション等の不具合を抑制できる。また中層金属１８は、酸化し易いＮｉかＴｉかＣｒかＦｅか、そのいずれかを含む合金によって形成されている。更に上層金属１７は、ハンダ濡れ性の良好なＡｕかＰｔかＡｇかＣｕかＳｎかＰｄか、そのいずれかを含む合金又はハンダメッキによって形成されている。なお、ベース基板７に形成される外部電極９も同様な構成となっている。 The external electrode 9, the side electrode 2, and the shield electrode 16 are formed of a laminate of a plurality of metal materials. FIG. 1B shows an AA cross-sectional structure of an upper electrode layer including a shield electrode 16 and an upper lead electrode 10 (including a solder barrier portion 15) formed on the cap surface 4 of the cap substrate 5. It is. The upper electrode layer includes a contact metal 20 formed on the cap substrate 5 and a lower metal 19 formed on the contact metal 20 and a lower metal 19 formed on the cap substrate 5. And an upper metal layer 17 formed on the intermediate metal layer 18. The contact metal 20 is formed of Cr, Ti, Ni, Mo, Fe, W or an alloy containing any of them, and the lower metal 19 is formed of Cu, Ni, or an alloy containing any of them. Have been. For example, when the lower metal 19 is made of Cu, the internal stress of the film can be relaxed due to its characteristics, and defects such as cracks, swelling, and migration due to compressive stress can be suppressed. The middle layer metal 18 is formed of Ni, Ti, Cr, or Fe, which is easily oxidized, or an alloy containing any of them. Further, the upper layer metal 17 is formed of Au, Pt, Ag, Cu, Sn or Pd, which has good solder wettability, or an alloy containing any of them, or solder plating. The external electrodes 9 formed on the base substrate 7 have the same configuration.

本実施形態では、図１（ａ），（ｂ）に示したように、ハンダの這い上がりによる濡れ広がりを阻止するためのハンダバリア部１５を前記上面リード電極１０の一部に設けた。図１（ａ）に示したように、ハンダフィレット１２が形成される各側面電極２は、比較的エッチング残りの少ない平坦面３となるため、ハンダの這い上がりが容易となり、上面リード電極１０や更にその先までハンダフィレット１２が形成されやすくなるが、ハンダバリア部１５を設けることによって、このようなハンダフィレット１２の拡張を抑えることができる。このハンダバリア部１５は、複数の金属材料の積層体によって形成されているシールド電極１６のうち、少なくとも表面層である上層金属１７を除いた残りの中層金属１８、下層金属１９及びコンタクト金属２０からなる積層体によって形成されている。前記上層金属１７は、プラズマ、レーザ、電子ビームなどの照射、あるいは、サンドブラスト加工やエッチング加工等によって、その一部が部分的に除去される。この除去によって、その下の中層金属１８が露出する。このようにして露出させた中層金属１８は、メッキ表面が酸化されることでハンダバリア部１５となる。 In the present embodiment, as shown in FIGS. 1A and 1B, a solder barrier portion 15 for preventing the spread of the wet due to the creeping of the solder is provided in a part of the upper surface lead electrode 10. As shown in FIG. 1A, each side electrode 2 on which the solder fillet 12 is formed has a flat surface 3 with relatively little etching residue. Further, the solder fillet 12 is easily formed up to that point. However, by providing the solder barrier portion 15, such expansion of the solder fillet 12 can be suppressed. The solder barrier portion 15 is formed of the middle metal 18, the lower metal 19, and the contact metal 20 remaining at least from the upper metal 17, which is the surface layer, of the shield electrode 16 formed of a laminate of a plurality of metal materials. Formed of a laminate. The upper metal 17 is partially removed by irradiation with plasma, laser, electron beam, or the like, or by sandblasting or etching. This removal exposes the underlying middle metal 18. The exposed intermediate metal 18 becomes the solder barrier portion 15 by oxidizing the plating surface.

図２は、上記ＷＬＰ１をプリント基板（図示せず）上に形成されているランド電極１１上に載置し、ペースト状のハンダを介して対応する外部電極９に実装した状態を示したものである。前記ランド電極１１上に塗布したハンダペーストは、ベース基板７、機能部基板６及びキャップ基板５のハンダ濡れ性の良好な上層金属１７を表層面に有する側面電極２に沿って溶着されていくが、ハンダバリア部１５に到達すると、ここでハンダの溶着の広がりが阻止される。これによって、適正なハンダ量によるハンダフィレット１２を形成することができると共に、電気的接続が図られることで、ＷＬＰ１のプリント基板等への実装不良を低減させることができる。 FIG. 2 shows a state in which the WLP 1 is mounted on land electrodes 11 formed on a printed circuit board (not shown) and mounted on the corresponding external electrodes 9 via paste solder. is there. The solder paste applied on the land electrode 11 is welded along the side electrode 2 having the upper layer metal 17 having good solder wettability of the base substrate 7, the functional portion substrate 6 and the cap substrate 5 on the surface layer. When the solder reaches the solder barrier portion 15, the spread of the solder adhesion is prevented here. Thus, the solder fillet 12 having an appropriate amount of solder can be formed, and the electrical connection can be made, so that the mounting failure of the WLP 1 on a printed circuit board or the like can be reduced.

図３（ａ），（ｂ）は、第２実施形態のＷＬＰ２１を示したものである。このＷＬＰ２１は、上面リード電極１０の全てと、この上面リード電極１０に繋がるシールド電極１６の一部に掛かる部分に至る範囲にハンダバリア部１５を形成したものである。第１実施形態では、ハンダバリア部１５の位置や範囲等を規定していないため、例えば範囲が僅かで、位置も極端にシールド電極１６寄りの場合、ハンダペーストが過剰に塗布された場合などにおいて、ハンダバリア部１５を乗り越えてシールド電極１６上に広がってしまうおそれがある。これに対して、本実施形態のＷＬＰ２１では、ハンダバリア部１５をキャップ基板５の側面電極２の上端付近からシールド電極１６の一部に掛けた広い範囲に設定しているので、ハンダバリア部１５を乗り越えることなく、プリント基板のランド電極１１から各基板の側面電極２に沿った適正なハンダフィレット１２が形成される。特に水晶をウェットエッチングまたはドライエッチングして形成されるパッケージにおいては、水晶の結晶構造が稜線部に現れるため、エッジは非常に切り立った形状となる。このとき、稜線部を含むエリアにハンダバリア部１５を形成すると、ハンダバリア部１５とエッジ効果の相乗効果で、より効果的に上面へのハンダの這い上がりが防止できる。 FIGS. 3A and 3B show the WLP 21 of the second embodiment. The WLP 21 is formed by forming the solder barrier portion 15 in a range extending to all of the upper surface lead electrode 10 and a part of the shield electrode 16 connected to the upper surface lead electrode 10. In the first embodiment, since the position, range, and the like of the solder barrier section 15 are not specified, for example, when the range is small and the position is extremely close to the shield electrode 16, or when the solder paste is excessively applied, In addition, there is a possibility that the solder barrier portion 15 may get over the shield electrode 16 over the solder barrier portion 15. On the other hand, in the WLP 21 of the present embodiment, the solder barrier portion 15 is set in a wide range extending from near the upper end of the side electrode 2 of the cap substrate 5 to a part of the shield electrode 16. , An appropriate solder fillet 12 is formed from the land electrode 11 of the printed board along the side electrode 2 of each board. In particular, in a package formed by wet etching or dry etching of quartz, the crystal structure of the quartz appears at the ridge portion, so that the edge has a very sharp shape. At this time, if the solder barrier portion 15 is formed in the area including the ridge portion, the solder barrier portion 15 and the edge effect can be more effectively prevented from climbing up to the upper surface by a synergistic effect.

図４は第３実施形態のＷＬＰ３１を示したものである。このＷＬＰ３１は、第１及び第２実施形態で示したキャップ面４の濡れ性の良好な上層金属１７を除いて、その下の中層金属１８を露出することによってシールド電極１６が形成されている。電子部品パッケージのさらなる小型化により、上面リード電極１０の上層金属１７を除去するだけでは、ハンダの広がりを阻止するためのエリアが確保できない場合がある。このような場合にあっては、ハンダブリッジなどにより、ハンダの乗り上げが生じることがあるが、本実施形態のＷＬＰ３１にあっては、シールド電極１６の表面全てが中層金属１８となっているので、このような問題が生じることがない。前記シールド電極１６の表層面となる中層金属１８は、前記上層金属１７に比べてハンダ濡れ性の低下はみられるものの、シールド効果に必要な導電性は十分確保できるので、ＥＭＩ対策についても問題はない。 FIG. 4 shows a WLP 31 according to the third embodiment. In the WLP 31, the shield electrode 16 is formed by exposing the lower metal 18 below the upper metal 17 with good wettability of the cap surface 4 shown in the first and second embodiments. Due to the further miniaturization of the electronic component package, there is a case where an area for preventing the spread of the solder cannot be secured only by removing the upper layer metal 17 of the upper surface lead electrode 10. In such a case, the solder may be ridden by a solder bridge or the like. However, in the WLP 31 of the present embodiment, since the entire surface of the shield electrode 16 is the middle layer metal 18, Such a problem does not occur. Although the middle metal 18 serving as the surface layer of the shield electrode 16 has a lower solder wettability than the upper metal 17, the conductivity required for the shielding effect can be sufficiently ensured. Absent.

図５は第４実施形態のＷＬＰ４１を示したものである。この実施形態のＷＬＰ４１は、キャップ基板５の上面に配線パターン４２を形成し、この配線パターン４２上に発振器用ＩＣ４３を搭載したものである。このＷＬＰ４１を構成する機能部基板６が、水晶振動片（図示せず）を備えた水晶振動機能を備えている場合、前記水晶振動片に形成されている励振電極（図示せず）が前記配線パターン４２を介して発振器用ＩＣ４３の入力端子（図示せず）に接続され、出力端子（図示せず）がＷＬＰ４１の外部電極９のいずれかに接続されることで、発振器ユニットを構成することができる。 FIG. 5 shows a WLP 41 according to the fourth embodiment. The WLP 41 of this embodiment has a wiring pattern 42 formed on the upper surface of the cap substrate 5 and an oscillator IC 43 mounted on the wiring pattern 42. When the functional substrate 6 constituting the WLP 41 has a crystal vibrating function provided with a crystal vibrating piece (not shown), an excitation electrode (not shown) formed on the crystal vibrating piece is provided with the wiring An oscillator unit can be configured by being connected to an input terminal (not shown) of the oscillator IC 43 via the pattern 42 and an output terminal (not shown) connected to any of the external electrodes 9 of the WLP 41. it can.

図６は、水晶デバイスとして形成されるＷＬＰ５１を示したものである。このようなＷＬＰ５１にあっては、機能部基板６を構成する水晶振動片５３の周波数偏差を抑えるために、ベース基板７及びキャップ基板５によって封止後に周波数の微調整が必要となる場合がある。図６（ａ）に示すＷＬＰ５１は、プリント基板（図示せず）に実装される外部電極９が形成されたベース面８側から見たものである。ＷＬＰの中でも固着強度確保に必要な外部電極の面積を確保しながら、更なる小型化が要求されるようなデバイスにあっては、ベース面８が外部電極９で占められるため、この外部電極９の隙間から水晶振動片５３にビームを照射するなどして周波数調整を行うことが困難となっている。そこで、図６（ｂ）に示すように、外部電極９が形成されていないキャップ基板５のキャップ面４側を周波数の調整領域とすることで、ビーム照射できる領域を確保しつつ、測定プローブ５５を当接させるための測定用電極５４を設けることができる。測定用電極５４は、上面リード電極１０及び各基板の側面電極２を介して所定の外部電極９に電気的に接続されている。 FIG. 6 shows a WLP 51 formed as a crystal device. In such a WLP 51, in order to suppress the frequency deviation of the crystal vibrating piece 53 constituting the functional unit substrate 6, fine adjustment of the frequency may be required after sealing with the base substrate 7 and the cap substrate 5. . The WLP 51 shown in FIG. 6A is viewed from the base surface 8 side on which the external electrodes 9 mounted on a printed circuit board (not shown) are formed. In the case of a device in which further miniaturization is required while securing the area of the external electrode necessary for securing the fixing strength among the WLPs, the base surface 8 is occupied by the external electrode 9. It is difficult to adjust the frequency by, for example, irradiating the crystal vibrating piece 53 with a beam through the gap. Therefore, as shown in FIG. 6B, by setting the cap surface 4 side of the cap substrate 5 on which the external electrodes 9 are not formed as a frequency adjustment region, the measurement probe 55 can be secured while ensuring a beam irradiation area. Can be provided with a measurement electrode 54 for contacting the measurement electrode 54. The measurement electrode 54 is electrically connected to a predetermined external electrode 9 via the upper surface lead electrode 10 and the side electrode 2 of each substrate.

図７（ａ）に示すように、ハンダバリア部のない従来構造のＷＬＰ５２にあっては、
プリント基板（図示せず）のランド電極１１から各基板の側面電極２に掛けてハンダ付けした際、測定用電極５４にハンダの広がり部１３が形成され、外観不良を引き起こす場合があった。これに対して、図６におけるＷＬＰ５１の実装形態を示した図７（ｂ）のように、ハンダバリア部１５を設けた構造とすることで、測定用電極５４にハンダが這い上がるのを阻止することができる。このため、測定用電極５４等の表面にハンダが広がったり、隆起したりすることによる外観不良を防止することができる。 As shown in FIG. 7A, in the conventional structure WLP52 having no solder barrier portion,
When soldering from the land electrode 11 of the printed circuit board (not shown) to the side electrode 2 of each substrate, the spread portion 13 of the solder is formed on the measuring electrode 54, which may cause poor appearance. On the other hand, as shown in FIG. 7B showing the mounting form of the WLP 51 in FIG. 6, the structure in which the solder barrier portion 15 is provided prevents the solder from crawling up on the measurement electrode 54. be able to. For this reason, it is possible to prevent poor appearance due to the spread or protrusion of the solder on the surface of the measurement electrode 54 and the like.

次に、図８（ａ），（ｂ）に基づいて上記ＷＬＰの第１の製造方法について説明する。この第１の製造方法は、複数のウェハの接合により形成された接合ウェハ６３に対して、図１１に示した外部電極９、側面電極２及びシールド電極１６をウェハのまま形成した後、このウェハのシールド電極１６が形成された面を、不導体材料で形成されたハンダバリア部１５形成用の不導体マスク６１で覆う工程（図８（ａ））と、不導体マスク６１と直交する方向からプラズマ、レーザ、電子ビームのいずれかによる照射、あるいは、サンドブラストを投射する工程（図８（ｂ−１））と、上面リード電極１０及びシールド電極１６の表層部にある上層金属１７を所定の範囲除去する工程（図８（ｂ−２））と、上層金属１７を除去して露出させた中層金属１８の表面を酸化させることによってハンダバリア部１５を形成する工程（図８（ｂ−３））と、を備えている。 Next, a first method of manufacturing the WLP will be described with reference to FIGS. In the first manufacturing method, an external electrode 9, a side electrode 2, and a shield electrode 16 shown in FIG. 11 are formed on a bonded wafer 63 formed by bonding a plurality of wafers, and then the wafer Covering the surface on which the shield electrode 16 is formed with a non-conductive mask 61 for forming a solder barrier portion 15 made of a non-conductive material (FIG. 8A); A step of irradiating with any of plasma, laser, or electron beam, or projecting a sandblast (FIG. 8 (b-1)), and setting the upper metal layer 17 in the surface layer of the upper surface lead electrode 10 and the shield electrode 16 to a predetermined range. The step of removing (FIG. 8B-2) and the step of forming the solder barrier portion 15 by oxidizing the surface of the middle metal 18 exposed by removing the upper metal 17 (FIG. 8). b-3)) and is provided with a.

この第１の製造方法におけるハンダバリア部１５の形成手順の一例を図８（ａ）及びＣ−Ｃ断面を示した図８（ｂ）を参照して示す。接合ウェハ６３の上方に不導体マスク６１を、位置を合わせて被せた後、プラズマ照射装置内にセットして、不導体マスク６１の上方からプラズマ照射６６を行う。このとき、不導体マスク６１のマスク開口部６２から覗く、上面リード電極１０及びシールド電極１６の上層金属１７に、図８（ｂ）に示すように、直接プラズマ照射６６することで、上層金属１７が除去され、中層金属１８が露出する。そして、この中層金属１８が酸化されることでハンダバリア部１５となる。 An example of a procedure for forming the solder barrier portion 15 in the first manufacturing method will be described with reference to FIG. 8A and FIG. 8B showing a cross section taken along the line CC. After the non-conductive mask 61 is positioned and covered over the bonding wafer 63, the non-conductive mask 61 is set in a plasma irradiation apparatus, and plasma irradiation 66 is performed from above the non-conductive mask 61. At this time, the upper metal layer 17 of the upper surface lead electrode 10 and the shield electrode 16 is directly irradiated with plasma 66 as shown in FIG. 8B by looking through the mask opening 62 of the non-conductive mask 61. Is removed, and the middle layer metal 18 is exposed. Then, the intermediate metal 18 is oxidized to form the solder barrier portion 15.

また、照射部以外を遮蔽するための不導体マスク６１は、加熱による前記接合ウェハ６３の伸縮を考慮して、線膨張係数を合わせることや、プラズマ照射６６の衝撃によりマスク材の飛散が生じても、非配線部の絶縁性が確保されることから、水晶やガラス等が材料として好ましい。 In addition, the nonconductive mask 61 for shielding the portions other than the irradiated portion is adjusted to have a linear expansion coefficient in consideration of expansion and contraction of the bonded wafer 63 due to heating, and scattering of the mask material occurs due to the impact of the plasma irradiation 66. Also, quartz or glass or the like is preferable as the material because insulation of the non-wiring portion is ensured.

次に、図９（ａ）のＤ−Ｄ断面を示す図９（ｂ）を参照して、フォトリソ加工によるハンダバリア部の第２の製造方法について説明する。この第２の製造方法は、複数のウェハの接合により形成された接合ウェハ６３に対して、図１１に示した外部電極９、側面電極２及びシールド電極１６をウェハのまま形成した後、前記接合ウェハ６３の全面を感光性のレジスト７３で覆ってプリベークし、露光マスク７１を用いて所定の場所の所定の面積を露光する工程（図９（ｂ−１））と、レジスト７３を現像してポストベークする工程（図９（ｂ−２））と、上層金属エッチング液に浸漬して所定の場所の所定の面積を溶解して中層金属１８を露出させる工程（図９（ｂ−３））と、レジスト７３を剥離した上、露出した中層金属の表層を酸化させてハンダバリア部１５を形成する工程（図９（ｂ−４））と、を備えている。 Next, a second method for manufacturing a solder barrier portion by photolithography will be described with reference to FIG. 9B showing a DD cross section of FIG. 9A. In the second manufacturing method, the external electrode 9, the side surface electrode 2, and the shield electrode 16 shown in FIG. 11 are formed on a bonded wafer 63 formed by bonding a plurality of wafers as a wafer. A step of prebaking the entire surface of the wafer 63 by covering it with a photosensitive resist 73 and exposing a predetermined area of a predetermined place using the exposure mask 71 (FIG. 9B-1); Step of post-baking (FIG. 9 (b-2)) and step of immersing in an upper layer metal etchant to dissolve a predetermined area at a predetermined location to expose the middle metal 18 (FIG. 9 (b-3)) And a step of removing the resist 73 and oxidizing the exposed surface layer of the middle metal to form the solder barrier portion 15 (FIG. 9B-4).

この第２の製造方法におけるハンダバリア部１５は、接合ウェハ６３の全面を感光性でポジのレジスト７３で覆い、これをプリベークした後、露光マスク７１をセットした露光装置を使用して、図９（ｂ）に示すようにＵＶ照射７２を行う。その後現像及びポストベークを行い、上層金属１７用のエッチング液に浸漬して、所定の場所に所定の面積分溶解して中層金属１８が露出した表層面を酸化させる。この酸化させた面がハンダバリア部１５となる。 The solder barrier section 15 in the second manufacturing method covers the entire surface of the bonding wafer 63 with a photosensitive positive resist 73, pre-bakes it, and uses an exposure apparatus in which an exposure mask 71 is set. UV irradiation 72 is performed as shown in FIG. Thereafter, development and post-baking are performed, and the resultant is immersed in an etching solution for the upper layer metal 17 to be dissolved in a predetermined area by a predetermined area to oxidize the surface layer where the middle layer metal 18 is exposed. This oxidized surface becomes the solder barrier portion 15.

次に、図９（ａ）のＤ−Ｄ断面を示す図１０を参照して上記フォトリソ加工とは別の第３の製造方法について説明する。この第３の製造方法は、複数のウェハの接合により形成された接合ウェハ６３に対して、図１１に示した外部電極９、側面電極２及びシールド電極１６をウェハのまま形成する工程と、前記接合ウェハ６３の全面を感光性のレジスト７３ａで覆って、プリベークした後、露光マスク７１ａを用いて所定の場所の所定の面積を露光する工程（図１０（ａ））と、レジスト７３ａを現像し、ポストベークする工程（図１０（ｂ））と、接合ウェハ６３の上面に酸化され易い金属、例えば中層金属を蒸着又はスパッタする工程（図１０（ｃ））と、レジスト７３ａ上の金属をリフトオフによってレジスト７３ａごと除去し、残った酸化され易い金属、例えば中層金属１８と同様の酸化されやすい金属膜の表層を酸化させてハンダバリア部１５を形成する工程（図１０（ｄ））と、を備えている。 Next, a third manufacturing method different from the photolithography will be described with reference to FIG. 10 showing a cross section taken along line DD of FIG. 9A. In the third manufacturing method, a step of forming the external electrode 9, the side surface electrode 2, and the shield electrode 16 shown in FIG. 11 on a bonded wafer 63 formed by bonding a plurality of wafers as a wafer; After the entire surface of the bonding wafer 63 is covered with a photosensitive resist 73a and prebaked, a step of exposing a predetermined area of a predetermined place using an exposure mask 71a (FIG. 10A), and developing the resist 73a A post-baking step (FIG. 10B), a step of depositing or sputtering a metal that is easily oxidized on the upper surface of the bonded wafer 63, for example, a middle layer metal (FIG. 10C), and lifting off the metal on the resist 73a. The resist 73a is removed together with the resist 73a, and the remaining easily oxidizable metal, for example, the surface layer of the easily oxidizable metal film similar to the middle layer metal 18 is oxidized to form the solder barrier portion 15. That step includes (FIG. 10 (d)), a.

この第３の製造方法におけるハンダバリア部１５は、接合ウェハ６３の全面を感光性でポジのレジスト７３ａで覆い、これをプリベークしたのち、露光マスク７１ａをセットした露光装置を使用してＵＶ照射７２を行う（図１０（ａ））。その後現像及びポストベークを行い（図１０（ｂ））、中層金属１８と同種の蒸着金属７４を蒸着し（図１０（ｃ））、レジスト７３ａ上の蒸着金属７４ごとレジスト７３ａを剥離して、上層金属１７上の所定の場所に、所定の面積分残した中層金属と同種の蒸着金属７４の表層を酸化させることによってハンダバリア部１５が形成される（図１０（ｄ））。 The solder barrier section 15 in this third manufacturing method covers the entire surface of the bonding wafer 63 with a photosensitive positive resist 73a, pre-bakes it, and then irradiates the UV light 72 with an exposure apparatus in which an exposure mask 71a is set. (FIG. 10A). Thereafter, development and post-baking are performed (FIG. 10 (b)), a deposited metal 74 of the same type as the middle layer metal 18 is deposited (FIG. 10 (c)), and the resist 73a is removed together with the deposited metal 74 on the resist 73a. A solder barrier portion 15 is formed at a predetermined location on the upper metal layer 17 by oxidizing a surface layer of the deposited metal 74 of the same type as the middle metal layer left for a predetermined area (FIG. 10D).

なお、上記フォトリソ加工で使用される露光マスクやレジストについては、それぞれポジタイプ及びネガタイプのいずれを用いてもよく。いずれの場合であっても、同様のハンダバリア部１５を形成することができる。 As the exposure mask and the resist used in the photolithography, either a positive type or a negative type may be used. In any case, a similar solder barrier portion 15 can be formed.

上記製造方法によってハンダバリア部１５を形成することで、電子部品パッケージをプリント基板に実装する際に、過剰なハンダの這い上がり現象を抑え、ハンダ接合強度や電気的接続が良好なハンダフィレットを形成することができる。また、電子部品パッケージの上面側だけでなく、側面側にも必要十分なハンダフィレットが形成されるので、外観による接続確認や固着強度確保においても有効になる。 By forming the solder barrier portion 15 by the above manufacturing method, when mounting an electronic component package on a printed circuit board, excessive solder creeping up phenomenon is suppressed, and a solder fillet with good solder joint strength and electrical connection is formed. can do. Further, since a sufficient and sufficient solder fillet is formed not only on the upper surface side but also on the side surface of the electronic component package, it is effective in confirming the connection by appearance and securing the fixing strength.

以上説明したように、本発明によれば、導電性パターンへのハンダ付着による外観不良や、ハンダの広がりによって、電子部品パッケージをプリント基板にハンダ付けする際に生じる厚さ異状による筺体へのプリント基板の搭載不良などを未然に防止することができる。 As described above, according to the present invention, poor appearance due to adhesion of solder to a conductive pattern, or spread of solder, printing on a housing due to irregular thickness caused when soldering an electronic component package to a printed circuit board. It is possible to prevent a mounting failure of the substrate or the like.

１ＷＬＰ（ウェハレベルパッケージ第１実施形態）
２側面電極（側面導電パターン）
３平坦面
４キャップ面
５キャップ基板
６機能部基板
７ベース基板
８ベース面
９外部電極（下面導電パターン）
１０上面リード電極
１１ランド電極
１２ハンダフィレット
１３ハンダの広がり部
１５ハンダバリア部
１６シールド電極（上面導電パターン）
１７上層金属
１８中層金属
１９下層金属
２０コンタクト金属
２１ＷＬＰ（第２実施形態）
３１ＷＬＰ（第３実施形態）
４１ＷＬＰ（第４実施形態）
４２配線パターン
４３発振器用ＩＣ
５１ＷＬＰ（第５実施形態）
５２ＷＬＰ
５３水晶振動片
５４測定用電極
５５測定プローブ
５６ビーム
６１不導体マスク
６２マスク開口部
６３接合ウェハ
６４ビアホール
６５ダイシングライン
６６プラズマ照射
７１，７１ａ露光マスク
７２ＵＶ照射
７３，７３ａレジスト
７４蒸着金属
８１ＷＬＰ 1 WLP (First Embodiment of Wafer Level Package)
2 Side electrode (side conductive pattern)
Reference Signs List 3 Flat surface 4 Cap surface 5 Cap substrate 6 Functional substrate 7 Base substrate 8 Base surface 9 External electrode (lower conductive pattern)
10 Top Lead Electrode 11 Land Electrode 12 Solder Fillet 13 Solder Spread 15 Solder Barrier 16 Shield Electrode (Top Conductive Pattern)
17 upper layer metal 18 middle layer metal 19 lower layer metal 20 contact metal 21 WLP (second embodiment)
31 WLP (third embodiment)
41 WLP (fourth embodiment)
42 Wiring pattern 43 Oscillator IC
51 WLP (Fifth Embodiment)
52 WLP
53 Crystal vibrating piece 54 Measurement electrode 55 Measurement probe 56 Beam 61 Non-conductive mask 62 Mask opening 63 Bonding wafer 64 Via hole 65 Dicing line 66 Plasma irradiation 71, 71a Exposure mask 72 UV irradiation 73, 73a Resist 74 Deposited metal 81 WLP

Claims

A package body having an upper surface, a lower surface opposite the upper surface, and a side surface between a peripheral edge of the upper surface and a peripheral edge of the lower surface;
An upper surface conductive pattern formed on the upper surface of the package body,
A lower surface conductive pattern formed on the lower surface of the package body and electrically connected to the outside;
An electronic component package comprising: a side surface conductive pattern formed on the side surface of the package body and electrically connected to both the upper surface conductive pattern and the lower surface conductive pattern;
An electronic component package in which a solder barrier portion having a metal surface with lower solder wettability than any metal surface of the upper surface conductive pattern and the side surface conductive pattern is formed near a boundary between the upper surface conductive pattern and the side surface conductive pattern.

The electronic component package according to claim 1, wherein the solder barrier portion is formed on an upper surface of the package body.

The electronic component package according to claim 1, wherein the solder barrier portion includes a part of a peripheral edge of an upper surface of the package body.

The metal surface of either the upper surface conductive pattern or the side surface conductive pattern is formed of a metal material containing gold or a gold alloy, and the metal surface of the solder barrier portion is formed of a metal material containing nickel or a nickel alloy. 3. The electronic component package according to any one of 3.

5. The electron according to claim 1, wherein the solder barrier portion is formed by a remaining laminate excluding at least a surface layer in an upper surface conductive pattern formed by a laminate of a plurality of metal materials. 6. Parts package.

The electronic component package according to claim 1, wherein the solder barrier has an oxidized metal surface.

2. The electronic component package according to claim 1, wherein the package body is a wafer level package formed by stacking a plurality of wafers.

A step of forming an upper surface conductive pattern on the upper surface of the package body, a lower surface conductive pattern on the lower surface of the package body, and a side surface conductive pattern on the side surface of the package body,
Removing a part of the surface metal layer of the upper surface conductive pattern, or forming a metal film on a part of the upper surface conductive pattern,
Oxidizing a part of the metal surface of the upper surface conductive pattern from which the surface metal layer has been removed or the metal film has been formed.

The step of removing a part of the surface metal layer of the upper surface conductive pattern, the step of covering the upper surface of the package body with a mask excluding a part of the upper surface conductive pattern, and plasma irradiation or beam irradiation from above the mask, The method of manufacturing an electronic component package according to claim 8, further comprising: removing a part of a surface metal layer of the upper surface conductive pattern.

The step of removing a part of the surface metal layer of the upper surface conductive pattern includes laminating the entire surface of the package body with a photoresist, placing a photomask having a transmission portion thereon, and covering one surface of the upper surface conductive pattern corresponding to the transmission portion. 9. The method according to claim 8, further comprising the steps of: exposing a portion, removing the exposed portion of the resist by development, and removing a part of the surface metal layer of the exposed upper surface conductive pattern by removing the resist by etching. The manufacturing method of the electronic component package described in the above.

The step of forming a metal film on a part of the upper surface conductive pattern includes laminating the entire surface of the package body with a photoresist, covering a photomask having a transmission part thereon, and forming a part of the upper surface conductive pattern corresponding to the transmission part. Exposing the resist, removing the exposed portion of the resist by development, forming a metal film by vapor deposition or sputtering from the top of the exposed upper surface conductive pattern and photoresist, the photoresist is removed, The method of manufacturing an electronic component package according to claim 8, further comprising: removing the metal film on the photoresist.