JP2020031079A

JP2020031079A - Semiconductor device

Info

Publication number: JP2020031079A
Application number: JP2018154004A
Authority: JP
Inventors: 孝児安井; Koji Yasui
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2018-08-20
Filing date: 2018-08-20
Publication date: 2020-02-27

Abstract

To provide a semiconductor device including a cooler in contact with a semiconductor module storing semiconductor elements, the semiconductor device exerting improved cooling effect on a semiconductor element located on the coolant downstream side.SOLUTION: A semiconductor device disclosed herein comprises: a semiconductor module storing a plurality of semiconductor elements; and a cooler in contact with the semiconductor module so as to face the plurality of semiconductor elements. The cooler includes a passage for making a coolant pass along a direction in which the plurality of semiconductor elements are arranged. The passage of the cooler is partitioned into a plurality of individual passages corresponding to the respective semiconductor elements, viewed from a lamination direction of the cooler and the semiconductor module. Each of the individual passages has a passage width of a region facing the corresponding semiconductor element, the passage width greater than that on the upstream side of the region.SELECTED DRAWING: Figure 2

Description

本明細書が開示する技術は、半導体モジュールに冷却器が接している半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device in which a cooler is in contact with a semiconductor module.

半導体素子を収容した半導体モジュールに冷却器が接している半導体装置が知られている（例えば特許文献１−３）。特許文献１−３に記載された半導体装置では、冷却器は、扁平な半導体モジュールの幅広面に接している。冷却器は、内部に冷媒の流路を有しており、冷媒は、半導体モジュールの幅広面に沿って流れる。特許文献１、２の半導体装置では、冷媒は、半導体モジュールの長手方向に沿って流れる。特許文献３の半導体装置では、２個の半導体モジュールに対向するように冷却器が密着しており、２個の半導体モジュールの並び方向に沿って冷媒が流れる。 2. Description of the Related Art Semiconductor devices in which a cooler is in contact with a semiconductor module containing a semiconductor element are known (for example, Patent Documents 1-3). In the semiconductor device described in Patent Documents 1-3, the cooler is in contact with the wide surface of the flat semiconductor module. The cooler has a flow path for the refrigerant therein, and the refrigerant flows along the wide surface of the semiconductor module. In the semiconductor devices of Patent Documents 1 and 2, the refrigerant flows along the longitudinal direction of the semiconductor module. In the semiconductor device of Patent Literature 3, a cooler is in close contact with two semiconductor modules, and a refrigerant flows in the direction in which the two semiconductor modules are arranged.

特開２０１５−０５０２３２号公報JP-A-2005-050232 特開２０１６−１３１２０９号公報JP-A-2006-131209 特開２００９−１９４０３８号公報JP 2009-194038 A

半導体モジュールの内部で半導体素子が冷媒の流れ方向に並んでいる場合、下流側の半導体素子に対する冷却効果が上流側に比べて下がってしまう。冷媒が下流側の半導体素子に到達する前に、上流側の半導体素子の熱で冷媒の温度が上昇してしまうためである。本明細書は、半導体モジュールに冷却器が接している半導体装置において、冷媒流の下流側の半導体素子に到達するまでの冷媒の温度上昇を抑制する技術を提供する。 When the semiconductor elements are arranged in the direction of the flow of the coolant inside the semiconductor module, the cooling effect on the semiconductor elements on the downstream side is lower than that on the upstream side. This is because the temperature of the refrigerant increases due to the heat of the upstream semiconductor element before the refrigerant reaches the downstream semiconductor element. The present specification provides a technique for suppressing a rise in temperature of a refrigerant in a semiconductor device in which a cooler is in contact with a semiconductor module until the refrigerant reaches a semiconductor element downstream of the refrigerant flow.

本明細書が開示する半導体装置は、複数の半導体素子を収容している半導体モジュールと、複数の半導体素子と対向するように半導体モジュールに接している冷却器を備えている。複数の半導体素子は、一つの半導体モジュールに収容されていてもよいし、複数の半導体モジュールに分散していてもよい。冷却器は、熱的に半導体モジュールに接していればよく、半導体モジュールと接する面にグリスや絶縁シートを備えていてもよい。冷却器は、複数の半導体素子の並び方向に沿って冷媒を通す流路を有している。冷却器の流路は、冷却器と半導体モジュールの積層方向からみたときに、複数の半導体素子の夫々に対応する複数の個別流路に仕切られている。夫々の個別流路は、対応する半導体素子に面する領域における流路幅が、その領域よりも上流側の流路幅よりも大きい。なお、最上流側の半導体素子に対応する個別流路は、この限りではない。すなわち、下流側の半導体素子に対応する個別流路は、対応する半導体素子に面する領域における流路幅が、その領域よりも上流側の流路幅よりも大きい。 The semiconductor device disclosed in this specification includes a semiconductor module containing a plurality of semiconductor elements, and a cooler in contact with the semiconductor module so as to face the plurality of semiconductor elements. The plurality of semiconductor elements may be housed in one semiconductor module, or may be dispersed in a plurality of semiconductor modules. The cooler only needs to be in thermal contact with the semiconductor module, and may have grease or an insulating sheet on the surface in contact with the semiconductor module. The cooler has a flow path through which the refrigerant passes along the direction in which the plurality of semiconductor elements are arranged. The flow path of the cooler is partitioned into a plurality of individual flow paths corresponding to each of the plurality of semiconductor elements when viewed from the laminating direction of the cooler and the semiconductor module. Each individual channel has a channel width in a region facing the corresponding semiconductor element, which is larger than a channel width on the upstream side of the region. The individual flow path corresponding to the semiconductor element on the most upstream side is not limited to this. That is, in the individual flow path corresponding to the downstream semiconductor element, the flow path width in a region facing the corresponding semiconductor element is larger than the flow path width on the upstream side of the region.

上記した個別流路を流れる冷媒は、流路幅の狭い上流側では流速が速くなり、あまり熱を吸収しないうちに対応する半導体素子の領域に達する。すなわち、対応する半導体素子に到達する前の冷媒の温度上昇が抑制される。それゆえ、冷媒の下流側に位置する半導体素子に対する冷却効果が向上する。 The flow rate of the refrigerant flowing through the individual flow path increases at the upstream side where the flow path width is narrow, and reaches the corresponding semiconductor element region before absorbing much heat. That is, the temperature rise of the refrigerant before reaching the corresponding semiconductor element is suppressed. Therefore, the cooling effect on the semiconductor element located downstream of the refrigerant is improved.

個別流路は、半導体モジュールと冷却器の積層方向からみたときに対応する半導体素子よりも上流側の半導体素子と重ならないように配置されているとよい。冷媒が上流側の半導体素子から熱を受け難くなり、冷媒の温度上昇が一層抑制される。 The individual flow path is preferably arranged so as not to overlap with the semiconductor element upstream of the corresponding semiconductor element when viewed from the laminating direction of the semiconductor module and the cooler. The coolant is less likely to receive heat from the upstream semiconductor element, and the temperature rise of the coolant is further suppressed.

本明細書が開示する半導体装置では、複数の個別流路の圧力損失が等しくなるように個別流路が形成されているとよい。圧力損失が等しいと、個別流路に流れる冷媒の流量が概ね等しくなり、複数の半導体素子を均等に冷却することができる。本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。 In the semiconductor device disclosed in this specification, it is preferable that the individual flow paths are formed such that the pressure losses of the plurality of individual flow paths are equal. If the pressure losses are equal, the flow rates of the refrigerant flowing through the individual flow paths become substantially equal, and the plurality of semiconductor elements can be cooled evenly. The details and further improvements of the technology disclosed in this specification will be described in the following “Detailed description of the invention”.

第１実施例の半導体装置の斜視図である。FIG. 2 is a perspective view of the semiconductor device of the first embodiment. 積層ユニットの正面図である。It is a front view of a laminated unit. 図２のIII−III線に沿った断面図である。FIG. 3 is a sectional view taken along the line III-III in FIG. 2. 図２のIV−IV線に沿った断面図である。FIG. 4 is a sectional view taken along the line IV-IV in FIG. 2. 図５（Ａ）は、変形例の半導体装置（積層ユニット）の正面図である。図５（Ｂ）は、図５（Ａ）のＢ−Ｂ線に沿った断面図である。FIG. 5A is a front view of a semiconductor device (laminated unit) according to a modification. FIG. 5B is a cross-sectional view taken along line BB of FIG. 5A. 第２実施例の半導体装置（積層ユニット）の正面図である。It is a front view of the semiconductor device (lamination unit) of a 2nd example. 第３実施例の半導体装置の平面図である。FIG. 14 is a plan view of a semiconductor device according to a third embodiment.

（第１実施例）図１−図４を参照して第１実施例の半導体装置２を説明する。図１は、半導体装置２の斜視図である。半導体装置２は、複数の冷却器１０と複数の半導体モジュール２０が１個ずつ交互に積層された積層ユニット５を備えている。積層ユニット５は、ケース６に収容されている。図１では、理解を助けるため、ケース６は仮想線で描いてある。ケース６は、簡略化して描いてあり、積層ユニット５以外の部品については図示を省略した。また、図１では、理解を助けるために、１個の半導体モジュール２０を積層ユニット５から抜き出して描いてある。 (First Embodiment) A semiconductor device 2 according to a first embodiment will be described with reference to FIGS. FIG. 1 is a perspective view of the semiconductor device 2. The semiconductor device 2 includes a stacked unit 5 in which a plurality of coolers 10 and a plurality of semiconductor modules 20 are alternately stacked one by one. The stacking unit 5 is housed in a case 6. In FIG. 1, case 6 is drawn by imaginary lines to facilitate understanding. The case 6 is drawn in a simplified manner, and illustration of components other than the laminated unit 5 is omitted. In FIG. 1, one semiconductor module 20 is drawn out of the stacked unit 5 to facilitate understanding.

積層ユニット５は、半導体モジュール２０と冷却器１０の積層方向の一端がケース６の内壁に押し当てられている。積層ユニット５の積層方向の他端とケース６の内壁の間にはバネ７が挿入されている。バネ７により、積層ユニット５は、積層方向に加圧された状態でケース６に収容されている。バネ７の荷重により、半導体モジュール２０と冷却器１０が密着し、半導体モジュール２０から冷却器１０への伝熱効率が高められている。なお、図中の座標系のＸ方向が半導体モジュール２０と冷却器１０の積層方向に相当する。以降の図でも同様である。 The stacking unit 5 has one end in the stacking direction of the semiconductor module 20 and the cooler 10 pressed against the inner wall of the case 6. A spring 7 is inserted between the other end of the stacking unit 5 in the stacking direction and the inner wall of the case 6. The stacking unit 5 is accommodated in the case 6 by the spring 7 while being pressed in the stacking direction. Due to the load of the spring 7, the semiconductor module 20 and the cooler 10 are in close contact with each other, and the efficiency of heat transfer from the semiconductor module 20 to the cooler 10 is increased. The X direction of the coordinate system in the figure corresponds to the stacking direction of the semiconductor module 20 and the cooler 10. The same applies to the following figures.

半導体モジュール２０は、樹脂製のパッケージ２１の内部に２個の半導体素子２２ａ、２２ｂが封止されたデバイスである。半導体素子２２ａ、２２ｂは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）のチップである。２個の半導体素子２２ａ、２２ｂは、パッケージ２１の内部で直列に接続されている。２個の半導体素子２２ａ、２２ｂの直列接続の正極、負極、及び、中点が、それぞれパワー端子２３ａ、２３ｂ、２３ｃとしてパッケージ２１の外部へ延びている。パッケージ２１の下面からは、複数の制御端子が延びている。複数の制御端子は、半導体素子２２ａ、２２ｂのゲートと導通している端子や、センスエミッタに導通している端子などである。 The semiconductor module 20 is a device in which two semiconductor elements 22a and 22b are sealed inside a resin package 21. The semiconductor elements 22a and 22b are, for example, IGBT (Insulated Gate Bipolar Transistor) chips. The two semiconductor elements 22a and 22b are connected in series inside the package 21. The positive electrode, the negative electrode, and the midpoint of the serial connection of the two semiconductor elements 22a, 22b extend to the outside of the package 21 as power terminals 23a, 23b, 23c, respectively. A plurality of control terminals extend from the lower surface of the package 21. The plurality of control terminals are terminals that are electrically connected to the gates of the semiconductor elements 22a and 22b, terminals that are electrically connected to the sense emitters, and the like.

積層ユニット５において、隣り合う冷却器１０が２個の連結管４ａ、４ｂで接続されている。冷却器１０の内部は冷媒が通る空間（後述する流路１３）になっている。連結管４ａ、４ｂは、隣り合う冷却器１０の流路１３を連通する。連結管４ａ、４ｂは、積層方向と直交する方向（図中の座標系のＹ方向）で半導体モジュール２０を挟み込むように配置されている。 In the laminated unit 5, the adjacent coolers 10 are connected by two connecting pipes 4a and 4b. The inside of the cooler 10 is a space (flow path 13 described later) through which the refrigerant passes. The connection pipes 4a and 4b communicate the flow paths 13 of the adjacent coolers 10. The connection pipes 4a and 4b are arranged so as to sandwich the semiconductor module 20 in a direction orthogonal to the stacking direction (Y direction of the coordinate system in the drawing).

積層方向の一端の冷却器１０には、冷媒供給口３ａと冷媒排出口３ｂが設けられている。冷媒供給口３ａは、積層方向からみたときに一方の連結管４ａと重なるように設けられており、冷媒排出口３ｂは他方の連結管４ｂと重なるように設けられている。冷媒供給口３ａと冷媒排出口３ｂは不図示の冷媒循環装置に接続されている。冷媒供給口３ａから供給された冷媒は、連結管４ａを通じて複数の冷却器１０に分配される。冷媒は夫々の冷却器１０を通過する間に隣接する半導体モジュール２０の半導体素子２２ａ、２２ｂから熱を吸収する。熱を吸収した冷媒は、連結管４ｂと冷媒排出口３ｂを通じて積層ユニット５から排出され、不図示の冷媒循環装置に戻る。冷媒は、各冷却器１０を図中の座標系のＹ方向に流れる。冷媒は液体であり、典型的には、水、あるいは、不凍液である。 The cooler 10 at one end in the stacking direction is provided with a coolant supply port 3a and a coolant discharge port 3b. The coolant supply port 3a is provided so as to overlap with one of the connection pipes 4a when viewed from the stacking direction, and the coolant discharge port 3b is provided so as to overlap with the other connection pipe 4b. The refrigerant supply port 3a and the refrigerant discharge port 3b are connected to a refrigerant circulation device (not shown). The refrigerant supplied from the refrigerant supply port 3a is distributed to the plurality of coolers 10 through the connection pipe 4a. The refrigerant absorbs heat from the semiconductor elements 22a and 22b of the adjacent semiconductor module 20 while passing through the respective coolers 10. The refrigerant having absorbed the heat is discharged from the stacking unit 5 through the connection pipe 4b and the refrigerant outlet 3b, and returns to the refrigerant circulation device (not shown). The refrigerant flows through each cooler 10 in the Y direction of the coordinate system in the figure. The refrigerant is a liquid, typically water or antifreeze.

冷却器１０は、隣接する半導体モジュール２０を冷却する。より具体的には、冷却器１０は、隣接する半導体モジュール２０に埋設されている複数の半導体素子２２ａ、２２ｂを冷却する。半導体モジュール２０のパッケージ２１の内部で２個の半導体素子２２ａ、２２ｂは、図中の座標系のＹ方向に並んでいる。先に述べたように、Ｙ方向は冷媒の流れる方向であるから、各冷却器１０は、複数の半導体素子２２ａ、２２ｂに対向するように半導体モジュール２０に接しているとともに、複数の半導体素子２２ａ、２２ｂの並び方向に沿って冷媒を通す。それゆえ、２個の半導体素子２２ａ、２２ｂのうち、＋Ｙ側に位置する半導体素子２２ｂは、冷媒流の下流側に位置する。冷却器１０の内部が単純な空洞であると、冷媒流の上流側に位置する半導体素子２２ａはよく冷却されるが、下流側に位置する半導体素子２２ｂに到達するまでに冷媒の温度が上昇し、下流側の半導体素子に対する冷却効果が下がってしまう。半導体装置２では、下流側に位置する半導体素子２２ｂに到達するまでの冷媒の温度上昇を抑制する構造が採用されている。その構造について次に説明する。 The cooler 10 cools the adjacent semiconductor module 20. More specifically, the cooler 10 cools the plurality of semiconductor elements 22a and 22b embedded in the adjacent semiconductor module 20. Inside the package 21 of the semiconductor module 20, two semiconductor elements 22a and 22b are arranged in the Y direction of the coordinate system in the figure. As described above, since the Y direction is the direction in which the refrigerant flows, each cooler 10 is in contact with the semiconductor module 20 so as to face the plurality of semiconductor elements 22a and 22b, and the plurality of semiconductor elements 22a , 22b. Therefore, of the two semiconductor elements 22a and 22b, the semiconductor element 22b located on the + Y side is located downstream of the refrigerant flow. If the inside of the cooler 10 is a simple cavity, the semiconductor element 22a located on the upstream side of the refrigerant flow is cooled well, but the temperature of the refrigerant rises before reaching the semiconductor element 22b located on the downstream side. In addition, the cooling effect on the downstream semiconductor element is reduced. The semiconductor device 2 employs a structure that suppresses a rise in the temperature of the refrigerant until it reaches the semiconductor element 22b located on the downstream side. The structure will be described below.

図２に、積層ユニット５（半導体装置２）の正面図を示す。図３に図２のIII−III線に沿った断面図を示し、図４に図２のIV−IV線に沿った断面図を示す。図２は、冷却器１０と半導体モジュール２０の積層方向（Ｘ方向）から見た図に相当する。図３は、冷媒流の上流側に位置する半導体素子２２ａを横断する断面を示しており、図４は、冷媒流の下流側に位置する半導体素子２２ｂを横断する断面を示している。なお、図３、図４では、一対の冷却器１０とそれらの間に挟まれている半導体モジュール２０のみを示してあり、他の半導体モジュールと冷却器は図示を省略した。また、図３、図４では、パワー端子２３や連結管４ａや冷媒供給口３ａの図示も省略した。また、図３、図４では、半導体モジュール２０の内部の部品のうち、半導体素子２２ａ、２２ｂ以外の部品（例えば、半導体素子２２ａ、２２ｂとパワー端子を接続する導電部材など）は図示を省略した。 FIG. 2 shows a front view of the laminated unit 5 (semiconductor device 2). FIG. 3 is a sectional view taken along the line III-III of FIG. 2, and FIG. 4 is a sectional view taken along the line IV-IV of FIG. FIG. 2 corresponds to a view seen from the laminating direction (X direction) of the cooler 10 and the semiconductor module 20. FIG. 3 shows a cross section across the semiconductor element 22a located on the upstream side of the refrigerant flow, and FIG. 4 shows a cross section across the semiconductor element 22b located on the downstream side of the refrigerant flow. 3 and 4 show only the pair of coolers 10 and the semiconductor module 20 sandwiched between them, and the other semiconductor modules and coolers are not shown. 3 and 4, illustration of the power terminal 23, the connecting pipe 4a, and the coolant supply port 3a is also omitted. In addition, in FIGS. 3 and 4, among the internal components of the semiconductor module 20, components other than the semiconductor elements 22 a and 22 b (for example, a conductive member that connects the semiconductor elements 22 a and 22 b and the power terminals) are omitted. .

冷却器１０の内部には流路１３が形成されている。流路１３には、仕切壁１２が設けられている。流路１３は、仕切壁１２によって、冷媒流れ方向（Ｙ方向）と交差する方向（Ｚ方向）で２個の個別流路１３ａ、１３ｂに仕切られている。個別流路の数は、冷却器１０に接している半導体モジュール２０が有する半導体素子の数に一致する。個別流路１３ａは上流側の半導体素子２２ａに対応し、個別流路１３ｂは下流側の半導体素子２２ｂに対応する。個別流路１３ａ、１３ｂは、流路幅が冷媒流れ方向で変化する。個別流路１３ａは、積層方向（Ｘ方向）において対応する半導体素子２２ａと重なっており、半導体素子２２ａと重なる領域での流路幅Ｗａ１が、下流側での流路幅Ｗａ２よりも広くなっている。個別流路１３ｂは、積層方向（Ｘ方向）において対応する半導体素子２２ｂと重なっており、半導体素子２２ｂと重なる領域での流路幅Ｗｂ２が、それよりも上流側での流路幅Ｗｂ１よりも広くなっている。また、下流側の半導体素子２２ｂに対応する個別流路１３ｂは、積層方向（Ｘ方向）からみて上流側の半導体素子２２ａと重ならないように配置されている。 A flow path 13 is formed inside the cooler 10. The flow path 13 is provided with a partition wall 12. The flow path 13 is partitioned by the partition wall 12 into two individual flow paths 13a and 13b in a direction (Z direction) intersecting with the refrigerant flow direction (Y direction). The number of the individual flow paths matches the number of the semiconductor elements included in the semiconductor module 20 in contact with the cooler 10. The individual flow path 13a corresponds to the semiconductor element 22a on the upstream side, and the individual flow path 13b corresponds to the semiconductor element 22b on the downstream side. In the individual channels 13a and 13b, the channel width changes in the refrigerant flow direction. The individual flow path 13a overlaps with the corresponding semiconductor element 22a in the stacking direction (X direction), and the flow path width Wa1 in a region overlapping the semiconductor element 22a is larger than the flow path width Wa2 on the downstream side. I have. The individual channel 13b overlaps with the corresponding semiconductor element 22b in the stacking direction (X direction), and the channel width Wb2 in a region overlapping the semiconductor element 22b is larger than the channel width Wb1 on the upstream side thereof. It is getting wider. The individual flow path 13b corresponding to the semiconductor element 22b on the downstream side is arranged so as not to overlap with the semiconductor element 22a on the upstream side when viewed in the laminating direction (X direction).

下流側の半導体素子２２ｂに対応する個別流路１３ｂの効果を説明する。個別流路１３ｂは、対応する半導体素子２２ｂと重なる領域での流路幅Ｗｂ２が、それよりも上流側における流路幅Ｗｂ１よりも大きい。個別流路１３ｂの上流側と下流側で冷媒流量が同じであるから、流路幅の狭い範囲での流速が流路幅の広い範囲での流速よりも速くなる。冷媒は、上流側の半導体素子２２ａの横を高速に流れるから、熱をあまり吸収しないうちに下流へ移動する。熱を吸収していない冷媒が、積層方向からみて半導体素子２２ｂと重なる領域で流路幅Ｗｂ２へ広がり、半導体素子２２ｂの熱を吸収する。個別流路１３ｂを通る冷媒は、対応する半導体素子２２ｂに到達するまでに温度があまり上昇しないので、下流側の半導体素子２２ｂに対する冷却効果が向上する。 The effect of the individual flow channel 13b corresponding to the downstream semiconductor element 22b will be described. In the individual channel 13b, a channel width Wb2 in a region overlapping with the corresponding semiconductor element 22b is larger than a channel width Wb1 on an upstream side thereof. Since the flow rate of the refrigerant is the same on the upstream side and the downstream side of the individual flow path 13b, the flow velocity in the narrow range of the flow path becomes faster than the flow velocity in the wide range of the flow path width. Since the refrigerant flows at high speed beside the semiconductor element 22a on the upstream side, it moves downstream before absorbing much heat. The refrigerant that has not absorbed heat spreads over the flow path width Wb2 in a region overlapping with the semiconductor element 22b when viewed in the stacking direction, and absorbs heat of the semiconductor element 22b. Since the temperature of the refrigerant passing through the individual flow path 13b does not rise so much before reaching the corresponding semiconductor element 22b, the cooling effect on the downstream semiconductor element 22b is improved.

上流側の半導体素子２２ａと重なる領域には幅が広い個別流路１３ａを通じて新しい冷媒が流れ込むのでもともと冷却効率は良い。個別流路１３ａに隣接する個別流路１３ｂは上流側の流路幅Ｗｂ１が狭く、下流側の流路幅Ｗｂ２が広い。それゆえ、個別流路１３ａは、必然的に、上流側の流路幅Ｗａ１が広く、下流側の流路幅Ｗａ２が狭くなる。 Originally, the cooling efficiency is good because new refrigerant flows into the region overlapping with the semiconductor element 22a on the upstream side through the wide individual flow path 13a. The individual channel 13b adjacent to the individual channel 13a has a narrow upstream channel width Wb1 and a wide downstream channel width Wb2. Therefore, in the individual flow channel 13a, the upstream flow channel width Wa1 is inevitably wide and the downstream flow channel width Wa2 is narrow.

（変形例）図５を参照して第１実施例の半導体装置２の変形例を説明する。半導体装置２の変形例は、第１実施例の半導体装置２の流路１３に整流板１８が付加されている。図５（Ａ）は、図２の正面図に整流板１８を加えた図である。図５（Ｂ）は、図５（Ａ）のＢ−Ｂ線に沿った断面図である。整流板１８は、個別流路１３ａに設けられているが、図５（Ａ）では理解を助けるために、整流板１８をグレーで示した。図５（Ｂ）は、図３の断面図に整流板１８を加えた図でもある。 (Modification) A modification of the semiconductor device 2 of the first embodiment will be described with reference to FIG. In a modified example of the semiconductor device 2, a rectifying plate 18 is added to the flow path 13 of the semiconductor device 2 of the first embodiment. FIG. 5A is a diagram in which a current plate 18 is added to the front view of FIG. FIG. 5B is a cross-sectional view taken along line BB of FIG. 5A. The current plate 18 is provided in the individual flow channel 13a, but in FIG. 5A, the current plate 18 is shown in gray for easy understanding. FIG. 5B is a view in which a current plate 18 is added to the cross-sectional view of FIG.

複数の個別流路１３ａ、１３ｂの圧力損失は等しいことが望ましい。圧力損失が等しければ、個別流路１３ａ、１３ｂを流れる冷媒の流量が概ね等しくなり、夫々の半導体素子２２ａ、２２ｂに対する冷却効果が均一化される。図１−図４の半導体装置２において、例えば個別流路１３ａの圧力損失が個別流路１３ｂの圧力損失よりも小さい場合、個別流路１３ａに整流板１８を加える。整流板１８は、個別流路１３ａの上流側の流路幅Ｗａ１（図５（Ｂ）参照）を狭めるので個別流路１３ａの圧力損失が高まる。これによって、個別流路１３ａ、１３ｂの圧力損失の差が縮まり、個別流路１３ａ、１３ｂを流れる冷媒の流量差が小さくなる。その結果、半導体素子２２ａ、２２ｂに対する冷却効果が同じ程度になる。整流板１８の位置と形状は、望ましい圧力損失の大きさに応じて定めればよい。 It is desirable that the pressure losses of the plurality of individual flow paths 13a and 13b are equal. If the pressure losses are equal, the flow rates of the refrigerant flowing through the individual flow paths 13a and 13b become substantially equal, and the cooling effect on the respective semiconductor elements 22a and 22b is made uniform. In the semiconductor device 2 of FIGS. 1 to 4, for example, when the pressure loss of the individual flow channel 13a is smaller than the pressure loss of the individual flow channel 13b, the rectifying plate 18 is added to the individual flow channel 13a. Since the flow straightening plate 18 narrows the flow path width Wa1 (see FIG. 5B) on the upstream side of the individual flow path 13a, the pressure loss in the individual flow path 13a increases. Thereby, the difference between the pressure losses of the individual flow paths 13a and 13b is reduced, and the flow rate difference of the refrigerant flowing through the individual flow paths 13a and 13b is reduced. As a result, the cooling effect on the semiconductor elements 22a and 22b is the same. The position and shape of the current plate 18 may be determined according to the desired pressure loss.

（第２実施例）図６に、第２実施例の半導体装置１０２における積層ユニット１０５の正面図を示す。第２実施例の半導体装置１０２は、第１実施例の半導体装置２の積層ユニット５と同型の積層ユニット１０５を備えている。積層ユニット１０５は、複数の冷却器１１０と複数の半導体モジュール１２０を１個ずつ交互に積層したデバイスである。半導体モジュール１２０には、３個の半導体素子２２ａ−２２ｃが収容されている。３個の半導体素子２２ａ−２２ｃは、樹脂製のパッケージ１２１の内部で並列に接続されている。パッケージ１２１から延びているパワー端子１２３ａは、パッケージ１２１の内部で並列接続の正極と接続されている。パワー端子１２３ｂは、パッケージ１２１の内部で並列接続の負極と接続されている。 (Second Embodiment) FIG. 6 is a front view of a laminated unit 105 in a semiconductor device 102 according to a second embodiment. The semiconductor device 102 of the second embodiment includes a stacked unit 105 of the same type as the stacked unit 5 of the semiconductor device 2 of the first embodiment. The stacking unit 105 is a device in which a plurality of coolers 110 and a plurality of semiconductor modules 120 are alternately stacked one by one. The semiconductor module 120 contains three semiconductor elements 22a to 22c. The three semiconductor elements 22a to 22c are connected in parallel inside a package 121 made of resin. The power terminal 123a extending from the package 121 is connected to the parallel-connected positive electrode inside the package 121. The power terminal 123b is connected to a parallel-connected negative electrode inside the package 121.

半導体モジュール１２０に接している冷却器１１０は、３個の半導体素子２２ａ−２２ｃの全てに対向しているとともに、３個の半導体素子２２ａ−２２ｃの並び方向に沿って冷媒を通す流路１３を有している。 The cooler 110 that is in contact with the semiconductor module 120 faces all of the three semiconductor elements 22a to 22c, and has a flow path 13 through which the refrigerant flows along the direction in which the three semiconductor elements 22a to 22c are arranged. Have.

冷媒は、第１実施例の半導体装置２と同様に、冷媒供給口３ａから供給され、流路１３を通り、冷媒排出口３ｂから排出される。流路１３は、２個の仕切壁１１２、１１３によって、冷媒の流れる方向（図中のＹ方向）と交差する方向（Ｚ方向）で３個の個別流路１３ａ−１３ｃに仕切られている。 The coolant is supplied from the coolant supply port 3a, passes through the flow path 13, and is discharged from the coolant discharge port 3b, similarly to the semiconductor device 2 of the first embodiment. The flow path 13 is partitioned by the two partition walls 112 and 113 into three individual flow paths 13a to 13c in a direction (Z direction) intersecting with the direction in which the refrigerant flows (Y direction in the drawing).

個別流路１３ａは、最上流側の半導体素子２２ａに対応しており、積層方向（Ｘ方向）からみて半導体素子２２ａと重なる領域の流路幅Ｗａが、下流の流路幅よりも広くなっている。 The individual flow path 13a corresponds to the semiconductor element 22a on the most upstream side, and when viewed from the stacking direction (X direction), the flow path width Wa of a region overlapping with the semiconductor element 22a is larger than the downstream flow path width. I have.

個別流路１３ｂは、上流と下流の間に位置する半導体素子２２ｂに対応している。個別流路１３ｂは、積層方向からみて半導体素子２２ｂと重なる領域の流路幅Ｗｂが、半導体素子２２ｂよりも上流側の流路幅よりも大きい。また、流路幅Ｗｂは、半導体素子２２ｂよりも下流側の流路幅よりも大きい。 The individual flow path 13b corresponds to the semiconductor element 22b located between the upstream and the downstream. The individual channel 13b has a channel width Wb in a region overlapping with the semiconductor element 22b when viewed from the laminating direction, larger than a channel width on the upstream side of the semiconductor element 22b. The flow path width Wb is larger than the flow path width on the downstream side of the semiconductor element 22b.

個別流路１３ｃは、最下流側の半導体素子２２ｃに対応しており、積層方向からみて半導体素子２２ｃと重なる領域の流路幅Ｗｃが、それよも上流の流路幅よりも広くなっている。 The individual flow path 13c corresponds to the semiconductor element 22c on the most downstream side, and the flow path width Wc of a region overlapping with the semiconductor element 22c when viewed from the laminating direction is wider than the flow path width upstream of the semiconductor element 22c. .

個別流路１３ｂは対応する半導体素子２２ｂよりも上流側で流路幅が狭い。上流と下流で流量は同じであるから、流路幅の狭い箇所では流速が速い。それゆえ、個別流路１３ｂでは、冷媒は、対応する半導体素子２２ｂに到達するまでにあまり温度が上がらない。温度上昇が抑制された冷媒は、流路幅が広がったところで流速が下がるとともに対応する半導体素子２２ｂに到達する。個別流路１３ｂの流路幅Ｗｂは、積層方向からみて半導体素子２２ｂを覆う大きさを有しており、冷媒は半導体素子２２ｂの熱を良く吸収する。個別流路１３ｂは、半導体素子２２ａよりも下流側に位置する半導体素子２２ｂに対する冷却効果を高める。また、個別流路１３ｂは、積層方向からみて、半導体素子２２ｂよりも上流側の半導体素子２２ａとは重ならない。この点も、個別流路１３ｂを流れる冷媒が対応する半導体素子２２ｂに到達する前に温度が上昇することを抑える。個別流路１３ｃについても同様である。 The individual channel 13b has a narrow channel width upstream of the corresponding semiconductor element 22b. Since the flow rate is the same at the upstream and downstream, the flow velocity is high at the place where the flow path width is narrow. Therefore, in the individual flow channel 13b, the temperature of the coolant does not rise so much before reaching the corresponding semiconductor element 22b. The coolant whose temperature rise has been suppressed reaches the corresponding semiconductor element 22b at the same time as the flow velocity decreases when the flow path width increases. The flow path width Wb of the individual flow path 13b is large enough to cover the semiconductor element 22b when viewed from the laminating direction, and the refrigerant absorbs heat of the semiconductor element 22b well. The individual flow path 13b enhances the cooling effect on the semiconductor element 22b located downstream of the semiconductor element 22a. The individual flow channel 13b does not overlap with the semiconductor element 22a on the upstream side of the semiconductor element 22b when viewed from the stacking direction. This point also suppresses a rise in temperature before the refrigerant flowing through the individual flow path 13b reaches the corresponding semiconductor element 22b. The same applies to the individual flow channel 13c.

また、個別流路１３ａには整流板１８ａが設けられており、個別流路１３ｃには整流板１８ｂが設けられている。整流板１８ａ（１８ｂ）は、個別流路１３ａ（１３ｃ）の中に設けられているが、図６では理解を助けるために、整流板１８ａ（１８ｂ）をグレーで塗りつぶしてある。 A rectifying plate 18a is provided in the individual flow channel 13a, and a rectifying plate 18b is provided in the individual flow channel 13c. The rectifying plates 18a (18b) are provided in the individual flow paths 13a (13c). However, in FIG. 6, the rectifying plates 18a (18b) are painted out in gray to facilitate understanding.

整流板１８ａは、個別流路１３ａの圧力損失を高め、個別流路１３ｂの圧力損失に近づける。整流板１８ｂは、個別流路１３ｃの圧力損失を高め、個別流路１３ｂの圧力損失に近づける。即ち、整流板１８ａ、１８ｂは、３個の個別流路１３ａ−１３ｃの圧力損失を同じ値に近づけるために設けられている。３個の個別流路１３ａ−１３ｃの圧力損失が同じになれば、３個の半導体素子２２ａ−２２ｃが均一に冷却される。 The current plate 18a increases the pressure loss of the individual flow channel 13a and approaches the pressure loss of the individual flow channel 13b. The current plate 18b increases the pressure loss of the individual flow channel 13c and approaches the pressure loss of the individual flow channel 13b. That is, the rectifying plates 18a and 18b are provided to make the pressure losses of the three individual flow paths 13a to 13c close to the same value. When the pressure losses of the three individual flow paths 13a to 13c become equal, the three semiconductor elements 22a to 22c are uniformly cooled.

（第３実施例）図７に、第３実施例の半導体装置２０２の平面図を示す。第３実施例の半導体装置２０２は、複数の半導体素子２２ａ−２２ｆを収容している半導体モジュール２２０と、半導体モジュール２２０に接している冷却器２１０を備えている。冷却器２１０は、図中の座標系のＸ方向で半導体モジュール２２０に接している。冷却器２１０は、６個の半導体素子２２ａ−２２ｆの全てと対向している。冷却器２１０は、内部が流路１３になっているとともに、冷媒を取り入れる冷媒供給口３ａと、冷媒を排出する冷媒排出口３ｂを有している。冷媒は流路１３の中を、半導体素子２２ａ−２２ｆの並び方向（図中の座標系のＹ方向）に沿って流れる。 Third Embodiment FIG. 7 is a plan view of a semiconductor device 202 according to a third embodiment. The semiconductor device 202 of the third embodiment includes a semiconductor module 220 containing a plurality of semiconductor elements 22a to 22f, and a cooler 210 in contact with the semiconductor module 220. The cooler 210 is in contact with the semiconductor module 220 in the X direction of the coordinate system in the figure. The cooler 210 faces all of the six semiconductor elements 22a to 22f. The cooler 210 has a flow path 13 inside, and has a refrigerant supply port 3a for taking in the refrigerant and a refrigerant discharge port 3b for discharging the refrigerant. The coolant flows in the flow path 13 along the direction in which the semiconductor elements 22a to 22f are arranged (Y direction in the coordinate system in the drawing).

流路１３は、複数の仕切壁２１２−２１６によって個別流路１３ａ−１３ｆに仕切られている。個別流路１３ａ−１３ｆは、それぞれ、半導体素子２２ａ−２２ｆの夫々に対応している。個別流路１３ａ（１３ｄ）は、最上流側の半導体素子２２ａ（２２ｄ）に対応しており、積層方向（Ｘ方向）からみて半導体素子２２ａ（２２ｄ）と重なる領域の流路幅Ｗａ（Ｗｄ）が、下流の流路幅よりも広くなっている。 The channel 13 is divided into individual channels 13a to 13f by a plurality of partition walls 212 to 216. The individual flow paths 13a to 13f correspond to the semiconductor elements 22a to 22f, respectively. The individual flow path 13a (13d) corresponds to the semiconductor element 22a (22d) on the most upstream side, and the flow path width Wa (Wd) of a region overlapping the semiconductor element 22a (22d) when viewed from the stacking direction (X direction). However, it is wider than the downstream channel width.

個別流路１３ｂ（１３ｅ）は、上流と下流の間に位置する半導体素子２２ｂ（２２ｅ）に対応している。個別流路１３ｂ（１３ｅ）は、積層方向からみて半導体素子２２ｂ（２２ｅ）と重なる領域の流路幅Ｗｂ（Ｗｅ）が、半導体素子２２ｂ（２２ｅ）よりも上流側の流路幅よりも大きい。また、流路幅Ｗｂ（Ｗｅ）は、半導体素子２２ｂ（２２ｅ）よりも下流側の流路幅よりも大きい。 The individual channel 13b (13e) corresponds to the semiconductor element 22b (22e) located between the upstream and the downstream. The individual channel 13b (13e) has a channel width Wb (We) in a region overlapping the semiconductor element 22b (22e) when viewed from the laminating direction, and is larger than the channel width upstream of the semiconductor element 22b (22e). The flow path width Wb (We) is larger than the flow path width downstream of the semiconductor element 22b (22e).

個別流路１３ｃ（１３ｆ）は、最下流側の半導体素子２２ｃ（２２ｆ）に対応しており、積層方向からみて半導体素子２２ｃ（２２ｆ）と重なる領域の流路幅Ｗｃ（Ｗｆ）が、それよも上流の流路幅よりも広くなっている。 The individual flow path 13c (13f) corresponds to the semiconductor element 22c (22f) on the most downstream side, and the flow path width Wc (Wf) of the region overlapping the semiconductor element 22c (22f) when viewed from the lamination direction is smaller. Are also wider than the upstream channel width.

第３実施例の半導体装置２０２も、半導体装置２、１０２と同様に、冷媒下流側の半導体素子に対する冷却効果を高めることができる。また、個別流路１３ａ−１３ｆは、半導体モジュール２２０と冷却器２１０の積層方向において、対応する半導体素子よりも上流側の半導体素子とは重ならないように配置されている。この点も、対応する半導体素子に到達するまでの冷媒の温度上昇を抑える。 Similarly to the semiconductor devices 2 and 102, the semiconductor device 202 of the third embodiment can enhance the cooling effect on the semiconductor element on the downstream side of the refrigerant. In addition, the individual flow paths 13a to 13f are arranged so as not to overlap with the semiconductor element on the upstream side of the corresponding semiconductor element in the stacking direction of the semiconductor module 220 and the cooler 210. This also suppresses a rise in the temperature of the refrigerant until the refrigerant reaches the corresponding semiconductor element.

また、個別流路１３ａ、１３ｄには、圧力損失を高めるための整流板１９ａが設けられている。個別流路１３ｃ、１３ｆには、圧力損失を高めるための整流板１９ｂが設けられている。整流板１９ａ、１９ｂによって、６個の個別流路１３ａ−１３ｆの圧力損失が均一化する。その結果、半導体素子２２ａ−２２ｆに対する冷却効果が均一化する。 In addition, rectifying plates 19a for increasing pressure loss are provided in the individual flow paths 13a and 13d. Rectifying plates 19b for increasing pressure loss are provided in the individual channels 13c and 13f. The pressure loss of the six individual flow paths 13a to 13f is made uniform by the flow straightening plates 19a and 19b. As a result, the cooling effect on the semiconductor elements 22a to 22f becomes uniform.

実施例で説明した技術に関する留意点を述べる。個別流路には、冷媒への伝熱効率を高めるフィンが設けられていても良い。第３実施例のように半導体モジュール内で半導体素子が二次元的に配置されている場合、冷却器は、二次元的に拡がっている半導体素子群と平行に冷媒を通す流路を有していればよい。 Points to keep in mind regarding the technology described in the embodiment will be described. The individual flow passages may be provided with fins for increasing the efficiency of heat transfer to the refrigerant. In the case where the semiconductor elements are two-dimensionally arranged in the semiconductor module as in the third embodiment, the cooler has a flow path through which the refrigerant passes in parallel with the two-dimensionally expanded semiconductor element group. Just do it.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 As described above, specific examples of the present invention have been described in detail, but these are merely examples, and do not limit the scope of the claims. The technology described in the claims includes various modifications and alterations of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings can simultaneously achieve a plurality of objects, and has technical utility by achieving one of the objects.

２、１０２、２０２：半導体装置
５、１０５：積層ユニット
１０、１１０、２１０：冷却器
１２、１１２、１１３、２１２−２１６：仕切壁
１３：流路
１３ａ−１３ｆ：個別流路
１８、１８ａ、１８ｂ、１９ａ、１９ｂ：整流板
２０、１２０、２２０：半導体モジュール
２１、１２１：パッケージ
２２ａ−２２ｆ：半導体素子 2, 102, 202: Semiconductor devices 5, 105: Laminated units 10, 110, 210: Coolers 12, 112, 113, 212-216: Partition walls 13: Flow paths 13a-13f: Individual flow paths 18, 18a, 18b , 19a, 19b: Rectifier plates 20, 120, 220: Semiconductor modules 21, 121: Packages 22a-22f: Semiconductor elements

Claims

A semiconductor module containing a plurality of semiconductor elements;
A cooler that is in contact with the semiconductor module so as to face each of the plurality of semiconductor elements, and that has a flow path for passing a coolant along the direction in which the plurality of semiconductor elements are arranged,
With
The flow path is partitioned into a plurality of individual flow paths corresponding to each of the plurality of semiconductor elements when viewed from the laminating direction of the cooler and the semiconductor module,
The semiconductor device, wherein each of the individual channels has a channel width in a region facing the corresponding semiconductor element, which is larger than a channel width on an upstream side of the region.

2. The semiconductor device according to claim 1, wherein the individual flow path is arranged so as not to overlap with the semiconductor element upstream of the corresponding semiconductor element when viewed from the stacking direction. 3.

The semiconductor device according to claim 1, wherein the plurality of individual flow paths have the same pressure loss.