JP2020020661A - Semiconductor device inspection jig - Google Patents

Semiconductor device inspection jig Download PDF

Info

Publication number
JP2020020661A
JP2020020661A JP2018144579A JP2018144579A JP2020020661A JP 2020020661 A JP2020020661 A JP 2020020661A JP 2018144579 A JP2018144579 A JP 2018144579A JP 2018144579 A JP2018144579 A JP 2018144579A JP 2020020661 A JP2020020661 A JP 2020020661A
Authority
JP
Japan
Prior art keywords
semiconductor device
probe
inspection
frequency substrate
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018144579A
Other languages
Japanese (ja)
Inventor
穂高 坂口
Hodaka Sakaguchi
穂高 坂口
聖司 竹田
Seiji Takeda
聖司 竹田
真吾 長谷
Shingo Hase
真吾 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Totoku Electric Co Ltd
Original Assignee
Totoku Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Totoku Electric Co Ltd filed Critical Totoku Electric Co Ltd
Priority to JP2018144579A priority Critical patent/JP2020020661A/en
Publication of JP2020020661A publication Critical patent/JP2020020661A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

To provide an inspection jig for inspecting semiconductor devices, etc., having an I/O conversion function, capable of transmitting/receiving a signal of 10 GHz or higher, and equipped with electrodes at a narrow pitch of a 250 μm or less.SOLUTION: Provided is an inspection jig having a plurality of probes 1G, 1S provided at positions corresponding to inspection electrodes 51G, 51S in holders between a semiconductor device 50 and a high-frequency substrate. The inspection jig is constructed so that one or both of contact pins held by the probes 1G, 1S are movable, the holders are constituted by a semiconductor device-side holder 13 having an open hole through which the contact pin is inserted, and a high-frequency substrate-side holder 12 having an open hole through which the contact pin is inserted. The interval between the holders 12, 13 is composed of the probes 1G, 1S, an air space 9 provided in the periphery of the probes 1G, 1S, and a conductor ground layer 7 provided in other than the probes 1G, 1S and the air space 9, and is constituted so that each contact pin held by the probe 1G, 1S fits within the open hole at inspection time.SELECTED DRAWING: Figure 4

Description

本発明は、半導体デバイスの検査治具に関し、さらに詳しくは、I/O変換の機能を持ち、10GHz以上の信号を送受信可能で、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための検査治具に関する。   The present invention relates to a jig for inspecting a semiconductor device, and more particularly, to inspect a semiconductor device having an I / O conversion function, capable of transmitting and receiving signals of 10 GHz or more, and having a narrow pitch electrode of 250 μm or less. Inspection jig.

半導体集積回路の検査では、半導体基板上の複数のチップ内の集積回路に所定の信号を同時入力させ、このときの出力信号の正常/異常を同時検査することで、一括動作確認を行っている。そのための検査装置としては、例えば特許文献1に記載のアライメント装置が提案されている。このアライメント装置は、プローブシートに設けられているプローブ端子と半導体ウエハに形成されている検査用電極とを正確に位置合わせできるようにした装置である。詳しくは、半導体基板の外周付近に2個の位置合わせマークを形成し、プローブ基板にも2個の位置合わせマークを形成し、これら位置合わせマークの位置をそれぞれ検出して位置ずれ量を測定している。検査基板には、位置合わせマークを検出するために2個の貫通孔が設けられ、その2個の貫通孔の上方にそれぞれ1台のCCDカメラを設置している。各CCDカメラは、検査基板の貫通孔を介して、半導体基板の位置合わせマーク及びプローブ基板の位置合わせマークを1個ずつ撮像し、撮像画像を用いて位置ずれ量を測定し、さらに、測定結果に基づいて基板載置台の位置を調整して、半導体基板の検査用電極とプローブ間の位置合わせと接触を行っている。   In the inspection of a semiconductor integrated circuit, a predetermined signal is simultaneously input to integrated circuits in a plurality of chips on a semiconductor substrate, and a normal operation / abnormality of an output signal at this time is simultaneously inspected to confirm a collective operation. . As an inspection device for that purpose, for example, an alignment device described in Patent Document 1 has been proposed. This alignment apparatus is an apparatus capable of accurately aligning a probe terminal provided on a probe sheet with an inspection electrode formed on a semiconductor wafer. More specifically, two alignment marks are formed near the outer periphery of the semiconductor substrate, two alignment marks are also formed on the probe substrate, and the positions of these alignment marks are detected to measure the amount of positional deviation. ing. The inspection board is provided with two through holes for detecting the alignment mark, and one CCD camera is installed above each of the two through holes. Each CCD camera images the alignment mark of the semiconductor substrate and the alignment mark of the probe substrate one by one through the through hole of the inspection substrate, measures the displacement amount using the captured image, and furthermore, the measurement result The position of the substrate mounting table is adjusted based on the above, so that the alignment and contact between the inspection electrode and the probe of the semiconductor substrate are performed.

近年、半導体集積回路の多品種少量生産品に対応する半導体検査装置が要請されている。特許文献2では、特許文献1のような従来型の半導体検査装置をそのまま用いたときの問題(精度、その場観察及び価格に劣る)を解決した小型基板検査装置を提案している。その小型基板検査装置は、小形の半導体基板の集積回路中の検査用電極とプローブとの間の位置あわせ精度・接触精度が高く、処理基板全体の状態をその場で観察しながら検査ができる、安価で小型な基板検査装置であって、集積回路と、集積回路の電極に当接されるプローブ端子が設けられたプローブ基板とを位置合わせするために、プローブ基板を透明にして、集積回路に設けた複数の第1の位置合わせマークとプローブ基板に設けた複数の第2の位置合わせマークとをカメラにより撮像して位置合わせするという技術である。   2. Description of the Related Art In recent years, there has been a demand for a semiconductor inspection device that can handle a large variety of small-scale products of semiconductor integrated circuits. Patent Document 2 proposes a small-sized substrate inspection device that solves the problems (inferior in accuracy, in-situ observation, and price) when a conventional semiconductor inspection device as in Patent Document 1 is used as it is. The small substrate inspection device has high positioning accuracy and contact accuracy between the inspection electrode and the probe in the integrated circuit of the small semiconductor substrate, and can inspect while observing the state of the entire processing substrate on the spot. An inexpensive and small-sized substrate inspection device, which is used to align an integrated circuit and a probe substrate provided with probe terminals to be brought into contact with electrodes of the integrated circuit. This is a technique in which a plurality of first alignment marks provided and a plurality of second alignment marks provided on a probe substrate are imaged by a camera and aligned.

こうした半導体検査装置において、固定された半導体デバイスの電極と検査治具のプローブとの位置合わせは、半導体デバイスの上に検査治具を移動させ、半導体デバイス上の目印(使用していない電極や回路パターンなど)を目視(カメラによる一つの画像)により確認しながら、検査治具側との位置を少しずつ移動(XYZθ方向)させて調整している。   In such a semiconductor inspection apparatus, the position of the fixed semiconductor device electrode and the inspection jig probe is adjusted by moving the inspection jig over the semiconductor device and using a mark (unused electrode or circuit) on the semiconductor device. The position with respect to the inspection jig is moved little by little (in the XYZθ direction) while visually confirming (a single image from a camera) a pattern or the like, and is adjusted.

ところで、現在の半導体デバイスでは、10GHz以上の高周波信号を送受信するなど、高速化が進んでおり、電気信号を取り出して検査する検査冶具の伝送線路もインピーダンス整合をしなければならない。また、半導体デバイスには、I/O変換機能のための複数の受光素子、発光素子及び電気信号電極を備えたものがあり、そうした半導体デバイスの検査では、受光素子と発光素子との間で光信号の送受信を行っている。また、半導体デバイスの小型化もさらに進んでおり、近年では、サイズは5mm角以下、電極ピッチは250μm以下になっており、狭ピッチ化が進んでいる。   By the way, in the current semiconductor device, speeding up such as transmission and reception of a high frequency signal of 10 GHz or more is progressing, and a transmission line of an inspection jig for extracting and inspecting an electric signal also needs to be impedance-matched. Some semiconductor devices have a plurality of light receiving elements, light emitting elements, and electric signal electrodes for an I / O conversion function. In such a semiconductor device inspection, light is transmitted between the light receiving elements and the light emitting elements. Sending and receiving signals. In addition, miniaturization of semiconductor devices has been further advanced, and in recent years, the size has been reduced to 5 mm square or less, and the electrode pitch has been reduced to 250 μm or less, and the pitch has been narrowed.

狭ピッチ化に対応した技術として、特許文献3では、半導体装置の電極密度が高密度化された場合であっても、コンタクト端子の配列における狭ピッチ化に容易に対応しインピーダンス整合を図ることができる半導体装置用ソケットが、半導体装置の検査用治具として提案されている。この半導体装置用ソケットは、信号ラインに対応した金属製アッパハウジングのセルにおいて、電気絶縁性を有するアダプタの端部と電気絶縁性を有するロアハウジングの内面との間には、環状の隙間(空気領域)が互いに同一の構成を有するコンタクト端子のスリーブの周囲に形成され、また、接地ラインに対応したセルにおいては、コンタクト端子の接点部がロアハウジングの透孔に挿入され、その接点部がセルの内面に当接する導電性のカラーの小径孔に挿入されるものである。   As a technique corresponding to the narrow pitch, Patent Document 3 discloses that even if the electrode density of the semiconductor device is increased, it is possible to easily cope with the narrow pitch in the arrangement of the contact terminals and to achieve impedance matching. A possible semiconductor device socket has been proposed as a semiconductor device inspection jig. In the semiconductor device socket, an annular gap (air) is provided between an end of an electrically insulating adapter and an inner surface of an electrically insulating lower housing in a cell of a metal upper housing corresponding to a signal line. Area) is formed around the sleeve of the contact terminal having the same configuration as each other, and in the cell corresponding to the ground line, the contact portion of the contact terminal is inserted into the through hole of the lower housing, and the contact portion is connected to the cell. Is inserted into the small-diameter hole of the conductive collar which is in contact with the inner surface of.

特開2000−164655号公報JP 2000-164655 A 特開2015−82587号公報JP-A-2005-82587 特開2012−98219号公報JP 2012-98219 A

しかしながら、特許文献3の技術では、コンタクト端子周囲の電気絶縁性を有するアダプタと隙間(空気領域)との誘電率の違いにより特性インピーダンスの変化点が生じることになり、10GHzを超える周波数帯域においては、反射による減衰が生じる原因となる。また、250μm以下の狭ピッチ電極に対しては、同軸構造のプローブでは、特性インピーダンスを整合させることは困難である。   However, in the technique of Patent Document 3, a change point in characteristic impedance occurs due to a difference in dielectric constant between an adapter having electrical insulation around a contact terminal and a gap (air region), and in a frequency band exceeding 10 GHz. This causes attenuation due to reflection. Further, it is difficult to match the characteristic impedance with a coaxial probe for a narrow pitch electrode of 250 μm or less.

本発明は、上記課題を解決するためになされたものであって、その目的は、I/O変換の機能を持ち、10GHz以上の信号を送受信可能で、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査する検査治具を提供することにある。   SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device having an I / O conversion function, capable of transmitting and receiving signals of 10 GHz or more, and having a narrow pitch electrode of 250 μm or less. An object of the present invention is to provide an inspection jig for inspecting a device or the like.

本発明に係る半導体デバイスの検査治具は、高周波信号を送受信する半導体デバイスの電気特性の検査に使用され、前記電気特性を検査する電極の対応位置に設けられた複数のプローブを、前記半導体デバイスと高周波基板との間のホルダーに保持した検査治具であって、
前記プローブは、半導体デバイス側接触ピン、スプリング及び高周波基板側接触ピンを導体筒中にその順で有し、該半導体デバイス側接触ピン及び該高周波基板側接触ピンの一方又は両方が可動する構造であり、
前記ホルダーは、前記半導体デバイス側接触ピンを挿入する貫通孔を有する半導体デバイス側ホルダーと、前記高周波基板側接触ピンを挿入する貫通孔を有する高周波基板側ホルダーとで構成され、前記半導体デバイス側ホルダーと前記高周波基板側ホルダーとの間が、前記プローブと、該プローブの周囲に設けられた空気空間と、前記プローブ及び前記空気空間以外に設けられた導電体グランド層とで構成され、前記各貫通孔内には、前記プローブが有する前記各接触ピンが検査時に収まる、ことを特徴とする。
An inspection jig for a semiconductor device according to the present invention is used for inspecting electrical characteristics of a semiconductor device that transmits and receives a high-frequency signal, and includes a plurality of probes provided at positions corresponding to electrodes for inspecting the electrical characteristics. An inspection jig held by a holder between the substrate and the high-frequency substrate,
The probe has a semiconductor device-side contact pin, a spring, and a high-frequency substrate-side contact pin in a conductor tube in that order, and has a structure in which one or both of the semiconductor device-side contact pin and the high-frequency substrate-side contact pin are movable. ,
The holder comprises a semiconductor device-side holder having a through-hole into which the semiconductor device-side contact pin is inserted, and a high-frequency substrate-side holder having a through-hole into which the high-frequency substrate-side contact pin is inserted. Between the probe and the high-frequency substrate-side holder, the probe, an air space provided around the probe, and a conductor ground layer provided other than the probe and the air space, each penetrating Each of the contact pins of the probe fits in the hole at the time of inspection.

この発明によれば、プローブを構成する各接触ピンの一方又は両方が可動して、各接触ピンが電極に接触した検査時に貫通孔内に収まるので、検査時に貫通孔内に収まらずに電極側に露出した場合のような接触部位でのホルダーと隙間(空気領域)との誘電率の違いによる特性インピーダンスの変化点が生じない。さらに、半導体デバイス側ホルダーと高周波基板側ホルダーとの間が、プローブと、プローブの周囲に設けられた空気空間と、プローブ及び空気空間以外に設けられた導電体グランド(GND)層とで構成されているので、プローブ周囲の空気空間がインピーダンス整合を容易とし、各プローブ部位ではその空気空間を介して導電体GND層が沿っている。その結果、プローブ部位での特性インピーダンスを一定にすることができる。このように、接触ピンが貫通孔内に収まる接触部位での特性インピーダンスを低減し、プローブ部位での特性インピーダンスを一定にすることができ、特に10GHzを超える周波数帯域での反射による減衰を低減して減衰量を小さくすることができる。   According to the present invention, one or both of the contact pins constituting the probe are movable, and each of the contact pins is accommodated in the through-hole at the time of inspection when the contact pin is in contact with the electrode. The characteristic impedance does not change due to the difference in the dielectric constant between the holder and the gap (air region) at the contact portion as in the case where the contact is exposed to the air. Further, a space between the semiconductor device side holder and the high frequency substrate side holder is constituted by a probe, an air space provided around the probe, and a conductor ground (GND) layer provided outside the probe and the air space. Therefore, the air space around the probe facilitates impedance matching, and the conductor GND layer extends along the air space at each probe site. As a result, the characteristic impedance at the probe site can be made constant. As described above, the characteristic impedance at the contact portion where the contact pin is accommodated in the through hole can be reduced, and the characteristic impedance at the probe portion can be kept constant. In particular, attenuation due to reflection in a frequency band exceeding 10 GHz can be reduced. Thus, the amount of attenuation can be reduced.

本発明に係る半導体デバイスの検査治具において、前記ホルダーが、誘電率3.0〜6.0の範囲内の絶縁樹脂で構成されている。この発明によれば、ホルダーの誘電率を上記範囲内とすることにより、特性インピーダンスを調整して全体の減衰量を小さくすることができる。   In the inspection jig for a semiconductor device according to the present invention, the holder is made of an insulating resin having a dielectric constant in a range of 3.0 to 6.0. According to the present invention, by setting the dielectric constant of the holder within the above range, the characteristic impedance can be adjusted and the overall attenuation can be reduced.

本発明に係る半導体デバイスの検査治具において、前記各接触ピンの直径が、0.05〜0.1mmの範囲内であることが好ましい。この発明によれば、狭ピッチ電極にも対応できる検査治具を提供できる。   In the semiconductor device inspection jig according to the present invention, it is preferable that each contact pin has a diameter in a range of 0.05 to 0.1 mm. According to the present invention, it is possible to provide an inspection jig that can cope with narrow pitch electrodes.

本発明によれば、I/O変換の機能を持ち、10GHz以上の信号を送受信可能で、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査する検査治具を提供することができる。この検査治具を使用することにより、特性インピーダンスの変化を抑制でき、プローブ部位での特性インピーダンスを一定にすることができ、反射による減衰が生じるのを抑制することができる。   According to the present invention, it is possible to provide an inspection jig having an I / O conversion function, capable of transmitting and receiving signals of 10 GHz or more, and inspecting a semiconductor device or the like having a narrow pitch electrode of 250 μm or less. By using this inspection jig, a change in the characteristic impedance can be suppressed, the characteristic impedance at the probe portion can be made constant, and the occurrence of attenuation due to reflection can be suppressed.

本発明に係る半導体デバイスの検査治具の一例を示す模式図である。FIG. 2 is a schematic view showing an example of a semiconductor device inspection jig according to the present invention. 図1の検査治具において、半導体デバイス側ホルダーを半導体デバイス上に配置して位置合わせする態様を例示する模式図である。FIG. 2 is a schematic view illustrating a mode in which a semiconductor device-side holder is arranged and aligned on a semiconductor device in the inspection jig of FIG. 1. プローブの一例を示す全体図(A)と断面構成図(B)である。FIG. 3A is an overall view showing an example of a probe, and FIG. 本発明で使用される検査治具の説明図である。It is an explanatory view of an inspection jig used in the present invention. 従来の検査治具の説明図である。It is an explanatory view of a conventional inspection jig.

本発明に係る半導体デバイスの検査治具について図面を参照しつつ説明する。本発明はその要旨の範囲で変形又は応用が可能であり、以下の実施形態に限定されない。なお、本発明の「検査治具」は「検査部品」に言い換えてもよい。   An inspection jig for a semiconductor device according to the present invention will be described with reference to the drawings. The present invention can be modified or applied within the scope of the gist, and is not limited to the following embodiments. The “inspection jig” of the present invention may be rephrased as “inspection component”.

[半導体デバイスの検査治具]
本発明に係る半導体デバイスの検査治具10(単に「検査治具」ともいう。)は、図1〜図4に示すように、高周波信号を送受信する半導体デバイス50の電気特性の検査に使用され、その電気特性を検査する電極51の対応位置に設けられた複数のプローブ1を、半導体デバイス50と高周波基板11との間のホルダー14に保持した検査治具10である。
[Inspection jig for semiconductor device]
As shown in FIGS. 1 to 4, a semiconductor device inspection jig 10 (simply referred to as an “inspection jig”) according to the present invention is used for inspecting electrical characteristics of a semiconductor device 50 that transmits and receives high-frequency signals. An inspection jig 10 in which a plurality of probes 1 provided at positions corresponding to electrodes 51 whose electrical characteristics are to be inspected are held in a holder 14 between a semiconductor device 50 and a high-frequency substrate 11.

プローブ1は、半導体デバイス側接触ピン2A、スプリング5及び高周波基板側接触ピン2Bを導体筒4中にその順で有し、各接触ピン2A,2Bの一方又は両方が可動する構造となっている。ホルダー14は、半導体デバイス側接触ピン2Aを挿入する貫通孔を有する半導体デバイス側ホルダー13と、高周波基板側接触ピン2Bを挿入する貫通孔を有する高周波基板側ホルダー12とで構成されている。そして、半導体デバイス側ホルダー13と高周波基板側ホルダー12との間が、プローブ1と、プローブ1の周囲に設けられた空気空間9と、プローブ1及び空気空間9以外に設けられた導電体グランド(GND)層7とで構成され、各貫通孔内には、プローブ1が有する各接触ピン2A,2Bが検査時に収まるように構成されている。   The probe 1 has a semiconductor device-side contact pin 2A, a spring 5, and a high-frequency board-side contact pin 2B in the conductor tube 4 in that order, and has a structure in which one or both of the contact pins 2A and 2B are movable. . The holder 14 includes a semiconductor device side holder 13 having a through hole for inserting the semiconductor device side contact pin 2A, and a high frequency substrate side holder 12 having a through hole for inserting the high frequency substrate side contact pin 2B. The space between the semiconductor device-side holder 13 and the high-frequency substrate-side holder 12 is the probe 1, the air space 9 provided around the probe 1, and the conductor ground (other than the probe 1 and the air space 9). GND) layer 7 so that each contact pin 2A, 2B of the probe 1 fits into each through-hole at the time of inspection.

この検査治具10では、プローブ1を構成する各接触ピン2A,2Bの一方又は両方が可動して、各接触ピン2A,2Bが電極(半導体デバイスの電極51及び高周波基板の電極)に接触した検査時に貫通孔内に収まるので、検査時に貫通孔内に収まらずに電極側に露出した場合のような接触部位でのホルダーと隙間L(空気領域)との誘電率の違いによる特性インピーダンスの変化点が生じない。さらに、両ホルダー14(12,13)間が、プローブ1と、プローブ1の周囲に設けられた空気空間9と、プローブ1及び空気空間9以外に設けられた導電体GND層7とで構成されているので、プローブ周囲の空気空間9がインピーダンス整合を容易とし、各プローブ部位ではその空気空間9を介して導電体GND層7が沿っている。その結果、プローブ部位での特性インピーダンスを一定にすることができる。このように、接触ピン2A,2Bが貫通孔内に収まる接触部位での特性インピーダンスを低減し、プローブ部位での特性インピーダンスを一定にすることができ、特に10GHzを超える周波数帯域での反射による減衰を低減して減衰量を小さくすることができる。   In this inspection jig 10, one or both of the contact pins 2A and 2B constituting the probe 1 move, and the contact pins 2A and 2B come into contact with the electrodes (the electrodes 51 of the semiconductor device and the electrodes of the high-frequency board). The characteristic impedance changes due to the difference in the dielectric constant between the holder and the gap L (air region) at the contact portion, such as when the electrode is exposed to the electrode side instead of being accommodated in the through hole at the time of inspection because it fits in the through hole during inspection. No points occur. Further, between the holders 14 (12, 13), the probe 1, the air space 9 provided around the probe 1, and the conductor GND layer 7 provided outside the probe 1 and the air space 9 are formed. Therefore, the air space 9 around the probe facilitates impedance matching, and the conductor GND layer 7 extends along the air space 9 at each probe site. As a result, the characteristic impedance at the probe site can be made constant. As described above, the characteristic impedance at the contact portion where the contact pins 2A and 2B are accommodated in the through holes can be reduced, and the characteristic impedance at the probe portion can be made constant. In particular, attenuation due to reflection in a frequency band exceeding 10 GHz can be achieved. And the amount of attenuation can be reduced.

以下、各構成要素を詳しく説明する。   Hereinafter, each component will be described in detail.

(半導体デバイス)
半導体デバイス50は、図1に示すように、本発明に係る検査治具10の検査対象である。この半導体デバイス50は、I/O変換の機能を持ち、10GHz以上の信号を送受信可能で、250μm以下の狭ピッチ電極を備えた半導体デバイス等であれば特に限定されない。具体的には、受光素子、発光素子及び電気信号電極等を任意に同一面に有するI/O変換機能を備えたものを好ましく挙げることができる。半導体デバイス50は、10GHz以上の高周波で駆動し、受光素子と発光素子との間で光信号の送受信を行っている。また、小型化もさらに進んでおり、サイズは5mm角以下、電極ピッチは250μm以下、さらに150μm以下の狭ピッチ電極を備えたものに対して好ましく検査できる。
(Semiconductor device)
As shown in FIG. 1, the semiconductor device 50 is an inspection target of the inspection jig 10 according to the present invention. The semiconductor device 50 is not particularly limited as long as it has an I / O conversion function, can transmit and receive signals of 10 GHz or more, and has a narrow pitch electrode of 250 μm or less. Specifically, a device having an I / O conversion function in which a light receiving element, a light emitting element, an electric signal electrode, and the like are arbitrarily provided on the same surface can be preferably cited. The semiconductor device 50 is driven at a high frequency of 10 GHz or more, and transmits and receives optical signals between the light receiving element and the light emitting element. In addition, miniaturization is further advanced, and the inspection can be preferably performed on a device having a narrow pitch electrode having a size of 5 mm square or less, an electrode pitch of 250 μm or less, and further 150 μm or less.

一例としては、100Gbpsの光信号を受信し、25Gbpsで4ラインの電気信号で発信する半導体デバイス50を挙げることができる。この半導体デバイス50は、5mm角以下のサイズの受光素子52を複数個備え、同一面に電気信号を発信する電極51を150μmピッチで複数個有しているもの等を例示できる。   As an example, there is a semiconductor device 50 that receives an optical signal of 100 Gbps and transmits the signal as an electrical signal of 4 lines at 25 Gbps. The semiconductor device 50 may include, for example, a device having a plurality of light receiving elements 52 each having a size of 5 mm square or less and having a plurality of electrodes 51 for transmitting electric signals on the same surface at a pitch of 150 μm.

(高周波基板)
高周波基板11は、図1に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)に接合して一体化した検査治具10を構成している。高周波基板11は、半導体デバイス50に対して、ホルダー14を挟んだ反対側の位置に設けられている。
(High frequency substrate)
As shown in FIG. 1, the high-frequency substrate 11 constitutes an inspection jig 10 which is joined to and integrated with a holder 14 (high-frequency substrate-side holder 12 and semiconductor device-side holder 13) for fixing the position of the probe 1. . The high-frequency substrate 11 is provided at a position opposite to the semiconductor device 50 with the holder 14 interposed therebetween.

高周波基板11は、上記半導体デバイス50の検査に使用されるものであり、インピーダンス整合のために、片面(裏面ともいう。)にGND層を有し、他方の面(表面ともいう。)に回路パターンを有した高周波伝送可能な基板である。この高周波基板11は、表面の回路パターンと裏面のGND層との間に絶縁層が設けられている。絶縁層としては、例えば低誘電率のフッ素系絶縁材料(例えばPFA等)を挙げることができ、その厚さは特に限定されない。高周波基板11の回路パターンのピッチも特に限定されないが、近年の小型化・集積化に対応したものとして、例えば250μm以下、さらには150μm以下等を挙げることができる。例えば、回路パターンのピッチが150μmの場合、導体幅が70μmで導体間が80μmで精密配線されるように構成できる。   The high-frequency substrate 11 is used for inspection of the semiconductor device 50, has a GND layer on one surface (also called a back surface) and a circuit on the other surface (also called a front surface) for impedance matching. It is a substrate having a pattern and capable of high-frequency transmission. The high-frequency substrate 11 has an insulating layer provided between the circuit pattern on the front surface and the GND layer on the rear surface. As the insulating layer, for example, a fluorine-based insulating material having a low dielectric constant (such as PFA) can be given, and the thickness is not particularly limited. The pitch of the circuit pattern of the high-frequency substrate 11 is not particularly limited, either. For example, 250 μm or less, and further 150 μm or less can be used in response to recent miniaturization and integration. For example, when the pitch of the circuit pattern is 150 μm, the configuration can be such that the conductor width is 70 μm and the distance between the conductors is 80 μm for precise wiring.

高周波基板11は、表面には回路パターンが高密度配線され、裏面にはGND層が配置されていることから、GND層が設けられた位置には穴が開けられないし、大きな穴や余計な穴を開けるスペースもない。しかし、この高周波基板11では、伝送線路のインピーダンスを保持したまま、図2の半導体デバイス側ホルダー13が有する穴20と同様の穴をあけている。その穴は、半導体デバイス50が有する受光素子52を含む位置に開けられ、検査器(図示しない)側の光ファイバー(図示しない)から照射される光信号を受光素子で受光することができる。さらに、図1に示すように、撮像装置40で得た画像を見ながら、図2に示す半導体デバイス上の目印53,54と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21とを、目視又は撮像して位置決め調整することで、半導体デバイス50と検査治具10との位置合わせを行い、半導体デバイス50が備える電極51と、検査治具10が備えるプローブ1とを位置合わせしたうえで接触させることができる。   Since the high-frequency substrate 11 has a high-density circuit pattern wiring on the front surface and a GND layer on the rear surface, no hole is formed at the position where the GND layer is provided. There is no space to open. However, in this high-frequency substrate 11, a hole similar to the hole 20 of the semiconductor device side holder 13 in FIG. 2 is formed while maintaining the impedance of the transmission line. The hole is formed at a position including the light receiving element 52 of the semiconductor device 50, and the light receiving element can receive an optical signal emitted from an optical fiber (not shown) on the side of an inspection device (not shown). Further, as shown in FIG. 1, while observing the image obtained by the imaging device 40, the marks 53 and 54 on the semiconductor device and the notch 21 provided at least in the semiconductor device side holder 13 shown in FIG. The position of the semiconductor device 50 and the inspection jig 10 are aligned by visually or imaging and the position is adjusted, and the electrode 51 of the semiconductor device 50 and the probe 1 of the inspection jig 10 are aligned. Can be contacted.

なお、高周波基板11の表面に設けられる回路パターンは、プローブ1と接続される回路パターンと、裏面のGND層とビア(スルーホールの内周にメッキで接続)で接続させているGNDパターンとで構成されている。高周波基板11では、プローブ1に接触する電極付近の回路パターンは幅が細いけれども、その回路パターンの幅を広くするように変化させるとインピーダンスが変化してしまう。そのため、幅が変化した回路パターンには、前記したGNDパターンを沿わせることによりインピーダンスを一定にすることができる。   The circuit pattern provided on the front surface of the high-frequency substrate 11 includes a circuit pattern connected to the probe 1 and a GND pattern connected to the GND layer on the back surface by a via (connected to the inner periphery of the through hole by plating). It is configured. In the high-frequency substrate 11, the circuit pattern near the electrode that contacts the probe 1 has a small width, but if the circuit pattern is changed to increase the width, the impedance changes. Therefore, the impedance can be made constant by making the above-mentioned GND pattern follow the circuit pattern whose width has changed.

(高周波基板側ホルダー)
高周波基板側ホルダー12は、図1に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)のうち、高周波基板側に位置するホルダーである。
(High frequency substrate side holder)
As shown in FIG. 1, the high-frequency substrate-side holder 12 is a holder located on the high-frequency substrate side among holders 14 (the high-frequency substrate-side holder 12 and the semiconductor device-side holder 13) for fixing the position of the probe 1.

高周波基板側ホルダー12は、図4に示すように、プローブ1を構成する高周波基板側接触ピン2Bを挿入する貫通孔12aを有している。この貫通孔12aの大きさとピッチは特に限定されないが、プローブ1の直径、高周波基板側接触ピン2Bの直径、検査対象となる電極の大きさとピッチとを考慮して形成されている。この高周波基板側ホルダー12は、半導体デバイス側ホルダー13と一定の距離を空けて設置されている。こうすることにより、適当なインピーダンス整合を実現しやすくなる。   As shown in FIG. 4, the high-frequency substrate-side holder 12 has a through hole 12a into which the high-frequency substrate-side contact pin 2B constituting the probe 1 is inserted. The size and pitch of the through hole 12a are not particularly limited, but are formed in consideration of the diameter of the probe 1, the diameter of the high-frequency board side contact pin 2B, and the size and pitch of the electrode to be inspected. The high-frequency substrate-side holder 12 is installed at a certain distance from the semiconductor device-side holder 13. This makes it easier to achieve appropriate impedance matching.

高周波基板側ホルダー12は、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、誘電率調整、加工精度及び加工性の観点では、ポリエステル系樹脂等の加工精度の良い樹脂を採用でき、誘電率を小さくするという観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。好ましい例としては、インピーダンスへ整合のために加工精度を重視し、全芳香族ポリエステル系樹脂(誘電率3.0〜6.0の範囲内)のものを挙げることができる。ポリエステル系樹脂を採用することにより、特性インピーダンスを調整して全体の減衰量を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。   The high-frequency substrate side holder 12 may be formed of a resin material selected in consideration of workability, insulation, dielectric constant, and the like. For example, from the viewpoint of dielectric constant adjustment, processing accuracy and workability, a resin having a high processing accuracy such as a polyester resin can be employed, and from the viewpoint of reducing the dielectric constant, a resin such as a fluorine resin material can be employed. Impact on the vehicle can be reduced. A preferred example is a wholly aromatic polyester resin (with a dielectric constant in the range of 3.0 to 6.0) which emphasizes processing accuracy for impedance matching. By employing the polyester resin, the characteristic impedance can be adjusted to reduce the overall attenuation. In order to minimize the reflection characteristics, it is desirable that the thickness is small.

高周波基板側ホルダー12と半導体デバイス側ホルダー13とは、一定の距離の空気空間9を空けて設置されている。後述のように、本発明ではインピーダンス整合のためにプローブ1の周囲に誘電体を無くしているので、高周波基板側ホルダー12と半導体デバイス側ホルダー13との間を一定の距離とすることにより適当なインピーダンス整合を実現することができる。   The high-frequency substrate-side holder 12 and the semiconductor device-side holder 13 are installed with an air space 9 at a fixed distance. As will be described later, in the present invention, since a dielectric is eliminated around the probe 1 for impedance matching, it is appropriate to set a constant distance between the high-frequency substrate-side holder 12 and the semiconductor device-side holder 13 so as to be appropriate. Impedance matching can be realized.

高周波基板側ホルダー12には、図2の半導体デバイス側ホルダー13が有する穴20と同様の穴をあけている。その穴は、半導体デバイス50が有する受光素子52を含む位置に開けられ、検査器(図示しない)側の光ファイバー(図示しない)から照射される光信号を受光素子で受光することができる。さらに、図1に示すように、撮像装置40で得た画像を見ながら、図2に示す半導体デバイス上の目印53,54と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21とを、目視又は撮像して位置決め調整することで、半導体デバイス50と検査治具10との位置合わせを行い、半導体デバイス50が備える電極51と、検査治具10が備えるプローブ1とを位置合わせしたうえで接触させることができる。穴20への切り欠きは、少なくとも半導体デバイス側ホルダー13には設けられているが、高周波基板側ホルダー12には設けられていなくてもよいし、必要に応じて設けられていてもよい。   A hole similar to the hole 20 of the semiconductor device side holder 13 of FIG. 2 is formed in the high frequency substrate side holder 12. The hole is formed at a position including the light receiving element 52 of the semiconductor device 50, and the light receiving element can receive an optical signal emitted from an optical fiber (not shown) on the side of an inspection device (not shown). Further, as shown in FIG. 1, while observing the image obtained by the imaging device 40, the marks 53 and 54 on the semiconductor device and the notch 21 provided at least in the semiconductor device side holder 13 shown in FIG. The position of the semiconductor device 50 and the inspection jig 10 are aligned by visually or imaging and the position is adjusted, and the electrode 51 of the semiconductor device 50 and the probe 1 of the inspection jig 10 are aligned. Can be contacted. The notch in the hole 20 is provided at least in the semiconductor device-side holder 13, but may not be provided in the high-frequency substrate-side holder 12, or may be provided as needed.

なお、高周波基板側ホルダー12には、後述する半導体デバイス側ホルダー13と同様の堀り込み部を設けてもよい。こうすることにより、高周波基板側ホルダー12を薄くすることができる。   The high-frequency substrate-side holder 12 may be provided with a dug portion similar to the semiconductor device-side holder 13 described later. By doing so, the high-frequency substrate-side holder 12 can be made thin.

(半導体デバイス側ホルダー)
半導体デバイス側ホルダー13は、図1及び図4に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)のうち、半導体デバイス側に位置するホルダーである。
(Semiconductor device side holder)
As shown in FIGS. 1 and 4, the semiconductor device side holder 13 is a holder located on the semiconductor device side among holders 14 (the high frequency substrate side holder 12 and the semiconductor device side holder 13) for fixing the position of the probe 1. is there.

半導体デバイス側ホルダー13は、図4に示すように、プローブ1を構成する半導体デバイス側接触ピン2Aを挿入する貫通孔13aを有している。この貫通孔13aの大きさとピッチは特に限定されないが、プローブ1の直径、半導体デバイス側接触ピン2Aの直径、検査対象となる半導体デバイス50の電極51の大きさとピッチとを考慮して形成されている。この半導体デバイス側ホルダー13は、適当なインピーダンス整合を実現しやすくするため、高周波基板側ホルダー12と一定の距離を空けて設置されている。例えば、高周波基板側ホルダー12と半導体デバイス側ホルダー13とは、上面からみた形状がロの字形状のプレート15を間に介して固定され、高周波基板側ホルダー12と半導体デバイス側ホルダー13との間の空間16が一定の空間距離となるように構成されている。   As shown in FIG. 4, the semiconductor device side holder 13 has a through hole 13a into which the semiconductor device side contact pin 2A constituting the probe 1 is inserted. The size and pitch of the through hole 13a are not particularly limited, but are formed in consideration of the diameter of the probe 1, the diameter of the semiconductor device side contact pin 2A, and the size and pitch of the electrode 51 of the semiconductor device 50 to be inspected. I have. The semiconductor device-side holder 13 is provided at a certain distance from the high-frequency substrate-side holder 12 in order to easily realize appropriate impedance matching. For example, the high-frequency substrate-side holder 12 and the semiconductor device-side holder 13 are fixed via a plate 15 having a rectangular shape when viewed from above, and the high-frequency substrate-side holder 12 and the semiconductor device-side holder 13 are fixed. Is configured to have a constant space distance.

半導体デバイス側ホルダー13も、高周波基板側ホルダー12と同様、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、誘電率調整、加工精度及び加工性の観点では、ポリエステル系樹脂等の加工精度の良い樹脂を採用でき、誘電率を小さくするという観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。好ましい例としては、インピーダンスへ整合のために加工精度を重視し、全芳香族ポリエステル系樹脂(誘電率3.0〜6.0の範囲内)のものを挙げることができる。ポリエステル系樹脂を採用することにより、特性インピーダンスを調整して全体の減衰量を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。   Similarly to the high-frequency substrate-side holder 12, the semiconductor device-side holder 13 may be formed of a resin material selected in consideration of workability, insulation, dielectric constant, and the like. For example, from the viewpoint of dielectric constant adjustment, processing accuracy and workability, a resin having a high processing accuracy such as a polyester resin can be employed, and from the viewpoint of reducing the dielectric constant, a resin such as a fluorine resin material can be employed. Impact on the vehicle can be reduced. A preferred example is a wholly aromatic polyester resin (with a dielectric constant in the range of 3.0 to 6.0) which emphasizes processing accuracy for impedance matching. By employing the polyester resin, the characteristic impedance can be adjusted to reduce the overall attenuation. In order to minimize the reflection characteristics, it is desirable that the thickness is small.

半導体デバイス側ホルダー13には、光信号を送受信させるための穴20が設けられている。この半導体デバイス側ホルダー13では、図2に示すように、穴20への切り欠き21が設けられている。切り欠き21は、半導体デバイス上の目印53,54と最も近い位置に配置される半導体デバイス側ホルダー13に、その目印53,54と対応するように設ける。こうすることで、目視確認も容易であるし、撮像装置(カメラ)40の焦点を最も合わせやすく、正確な位置決めを可能とするのに最も有効である。半導体デバイス側ホルダー13に設けられた穴20の大きさは、高周波基板11及び高周波基板側ホルダー12に設けられた穴よりも小さい。こうすることにより、高周波基板側から、半導体デバイス側ホルダー13に設けられた切り欠き21を目視や撮像装置40で観察し易くなる。   The semiconductor device side holder 13 is provided with a hole 20 for transmitting and receiving an optical signal. In the semiconductor device-side holder 13, as shown in FIG. 2, a notch 21 for a hole 20 is provided. The notch 21 is provided in the semiconductor device-side holder 13 located closest to the marks 53 and 54 on the semiconductor device so as to correspond to the marks 53 and 54. By doing so, visual confirmation is easy and the focus of the imaging device (camera) 40 is most easily adjusted, which is the most effective in enabling accurate positioning. The size of the hole 20 provided in the semiconductor device side holder 13 is smaller than the holes provided in the high frequency substrate 11 and the high frequency substrate side holder 12. By doing so, the notch 21 provided in the semiconductor device-side holder 13 can be easily observed visually or by the imaging device 40 from the high-frequency substrate side.

半導体デバイス側ホルダー13は、検査治具10に組み込む際に必要な機械的強度が必要であるが、その機械的強度を確保するために、半導体デバイス側ホルダー13の厚さを一定の厚さ(1.15mm以上)とすることが望ましい。しかし、その厚さが厚くなり過ぎると、高周波基板側の撮像装置(カメラ)40から半導体デバイス側ホルダー13の切り欠き21と半導体デバイス上の目印53,54とを撮像する場合、半導体デバイス側ホルダー13の高周波基板側の面と半導体デバイス上の目印53,54との距離が大きくなってしまうので、焦点を双方同時に合わせることができない。そのため、半導体デバイス側ホルダー13の高周波基板側の面を薄くするための掘り込み部18を設けることが好ましい。この堀り込み部18により、前記した距離を短くすることができ、焦点を合わせ易くすることができる。また、半導体デバイス50をはめ込むための半導体デバイス側の面にも掘り込み部17を必要に応じて設けてもよく、中央部分の厚さをさらに薄くすることが可能である。   The semiconductor device-side holder 13 needs to have a mechanical strength necessary for assembling into the inspection jig 10. In order to secure the mechanical strength, the semiconductor device-side holder 13 has a certain thickness ( 1.15 mm or more). However, if the thickness becomes too thick, when imaging the notch 21 of the semiconductor device side holder 13 and the marks 53 and 54 on the semiconductor device from the imaging device (camera) 40 on the high frequency substrate side, the semiconductor device side holder Since the distance between the surface 13 on the high-frequency substrate side and the marks 53 and 54 on the semiconductor device becomes large, it is impossible to focus on both at the same time. Therefore, it is preferable to provide a dug portion 18 for thinning the surface of the semiconductor device side holder 13 on the high frequency substrate side. With the dug portion 18, the above-described distance can be shortened, and focusing can be facilitated. Also, a dug portion 17 may be provided on the surface on the semiconductor device side for mounting the semiconductor device 50 as necessary, and the thickness of the central portion can be further reduced.

(プローブ)
プローブ1は、図1に示すように、高周波信号を送受信する半導体デバイス50の電気特性の検査に使用され、その電気特性を検査する電極51の対応位置に設けられる。複数のプローブ1は、図4に示すように、半導体デバイス50と高周波基板11との間のホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)に保持されている。
(probe)
As shown in FIG. 1, the probe 1 is used for inspecting the electrical characteristics of a semiconductor device 50 that transmits and receives a high-frequency signal, and is provided at a position corresponding to an electrode 51 for inspecting the electrical characteristics. As shown in FIG. 4, the plurality of probes 1 are held by holders 14 between the semiconductor device 50 and the high-frequency substrate 11 (the high-frequency substrate-side holder 12 and the semiconductor device-side holder 13).

個々のプローブ1は、図3(A)(B)の例には限定されないが、半導体デバイス側接触ピン2A、スプリング5及び高周波基板側接触ピン2Bを導体筒4中にその順で有している。各接触ピン2A,2Bのうち、一方の接触ピン2Aはその先端2aが半導体デバイス50の電極51に接触し、他方の接触ピン2Bはその先端2bが高周波基板11の電極に接触又は接合する。スプリング5は、接触ピン2A,2Bの間に位置する弾性部材であり、スプリング5の弾性力で両方又は一方の接触ピン2A,2Bが電極に接触する。なお、「両方又は一方」としたのは、半導体デバイス側接触ピン2Aはスプリング5で動いて電極51に接触するが、高周波基板側接触ピン2Bは必ずしもスプリング5で動かなくてもよく、高周波基板11の電極に接合されてもよいためである。   Each of the probes 1 is not limited to the example of FIGS. 3A and 3B, but includes a semiconductor device side contact pin 2 </ b> A, a spring 5, and a high frequency substrate side contact pin 2 </ b> B in the conductor tube 4 in that order. I have. Of the contact pins 2A and 2B, one contact pin 2A has a tip 2a in contact with the electrode 51 of the semiconductor device 50, and the other contact pin 2B has a tip 2b in contact with or joined to an electrode of the high-frequency substrate 11. The spring 5 is an elastic member located between the contact pins 2A and 2B, and the elastic force of the spring 5 causes one or both of the contact pins 2A and 2B to contact the electrode. The term “both or one” means that the semiconductor device-side contact pin 2A moves with the spring 5 and contacts the electrode 51, but the high-frequency substrate-side contact pin 2B does not necessarily have to move with the spring 5, This is because it may be joined to the eleventh electrode.

接触ピン2A,2B及び導体筒4の形状、形態、材質等は特に限定されず、検査対象となる電極の大きさやピッチ等を考慮して形成されている。材質は、良導電性の材質で構成されていればよく、例えば銅、銅合金、タングステン、パラジウム等の導電材料を挙げることができる。接触ピン2A,2Bと導体筒4とは電気的に導通している。スプリング5は、接触ピン2A,2B及び導体筒4の形状、形態に応じて任意に選択でき、特に限定されない。材質は特に限定されず、導電性を有しても有していなくてもよいが、所望の弾性力を生じさせるものが選択される。スプリング5と接触ピン2A,2Bとは接合部6において、はんだ又はカシメによって接合されている。導体筒4は、その両端を高周波基板側ホルダー12と半導体デバイス側ホルダー13とに当接させることで、空気空間9の間隔を規制できるので、希望する空気空間9の間隔に応じた長さとすることが望ましい。   The shape, form, material, and the like of the contact pins 2A and 2B and the conductor tube 4 are not particularly limited, and are formed in consideration of the size and pitch of the electrode to be inspected. The material may be a material having good conductivity, and examples thereof include conductive materials such as copper, copper alloy, tungsten, and palladium. The contact pins 2A, 2B and the conductor tube 4 are electrically connected. The spring 5 can be arbitrarily selected according to the shape and form of the contact pins 2A and 2B and the conductor tube 4, and is not particularly limited. The material is not particularly limited, and may or may not have conductivity, but a material that generates a desired elastic force is selected. The spring 5 and the contact pins 2A and 2B are joined at the joint 6 by soldering or caulking. The distance between the air spaces 9 can be regulated by bringing both ends of the conductor tube 4 into contact with the holder 12 on the high-frequency substrate side and the holder 13 on the semiconductor device side. It is desirable.

プローブ1は、高周波基板11の回路パターンとGND層との距離が決められているので、インピーダンス整合させるためには、プローブ1の太さが制限される。例えば、高周波基板11の回路パターンのピッチが250μmの場合は、プローブ1の直径は0.09〜0.12mm程度であることが好ましく、各接触ピン2A,2Bの直径は狭ピッチ電極51にも対応できる0.05〜0.1mmの範囲内であることが好ましい。また、半導体デバイス50が発信する例えば25Gbps(12.5GHz)程度の信号で共振しないように、プローブ1の長さも5mm以下に制限されることが好ましい。   Since the distance between the circuit pattern of the high frequency substrate 11 and the GND layer of the probe 1 is determined, the thickness of the probe 1 is limited in order to perform impedance matching. For example, when the pitch of the circuit pattern of the high-frequency board 11 is 250 μm, the diameter of the probe 1 is preferably about 0.09 to 0.12 mm, and the diameter of each of the contact pins 2A and 2B is It is preferable that the distance is in the range of 0.05 to 0.1 mm. Further, it is preferable that the length of the probe 1 is also limited to 5 mm or less so that the semiconductor device 50 does not resonate with a signal of, for example, about 25 Gbps (12.5 GHz).

プローブ1は、電気信号電極用プローブ1Sとグランド電極用プローブ1Gとを有するが、いずれも同一形状であることが好ましい。こうすることにより、プローブ1を共通化できるとともに、特性インピーダンスへの影響を極力少なくすることができる。   The probe 1 has an electric signal electrode probe 1S and a ground electrode probe 1G, but it is preferable that both have the same shape. By doing so, the probe 1 can be shared, and the influence on the characteristic impedance can be minimized.

こうしたプローブ1は、その長手方向両側に設けられたホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)に保持されているが、各ホルダー12,13については、既に説明している。図4に示すように、いずれのホルダー12,13も、各接触ピン2A,2Bを挿入する貫通孔12a,13aを有し、その貫通孔12a,12bに各接触ピン2A,2Bの先端2a,2bが挿入され、各プローブ1が位置決めされている。貫通孔12a,12bの大きさは、各接触ピン2A,2Bの直径に応じて任意に設計され、それよりもやや大きい直径で設けられる。   Such a probe 1 is held by holders 14 (high-frequency substrate-side holder 12 and semiconductor device-side holder 13) provided on both sides in the longitudinal direction. Each of the holders 12, 13 has already been described. As shown in FIG. 4, each of the holders 12 and 13 has through holes 12a and 13a into which the contact pins 2A and 2B are inserted, and the tips 2a and 2B of the contact pins 2A and 2B are inserted into the through holes 12a and 12b. 2b is inserted, and each probe 1 is positioned. The size of the through holes 12a, 12b is arbitrarily designed according to the diameter of each contact pin 2A, 2B, and is provided with a slightly larger diameter.

本発明では、半導体デバイス側ホルダー13と高周波基板側ホルダー12との間が、図4に示すように、プローブ1と、プローブ1の周囲に設けられた空気空間9と、プローブ1及び空気空間9以外に設けられた導電体GND層7とで構成されていることに特徴がある。こうした構造形態は、プローブ周囲の空気空間9がインピーダンス整合を容易とし、各プローブ部位ではその空気空間9を介して導電体GND層7が沿っている。その結果、プローブ部位での特性インピーダンスを一定にすることができる。このように、プローブ部位での特性インピーダンスを一定にすることができ、特に10GHzを超える周波数帯域での反射による減衰を低減して減衰量を小さくすることができる。   In the present invention, as shown in FIG. 4, the probe 1, the air space 9 provided around the probe 1, the probe 1 and the air space 9 are provided between the semiconductor device-side holder 13 and the high-frequency substrate-side holder 12. And a conductive GND layer 7 provided in addition to the above. In such a configuration, the air space 9 around the probe facilitates impedance matching, and the conductor GND layer 7 extends along the air space 9 at each probe site. As a result, the characteristic impedance at the probe site can be made constant. As described above, the characteristic impedance at the probe portion can be made constant, and in particular, the attenuation due to reflection in a frequency band exceeding 10 GHz can be reduced to reduce the amount of attenuation.

図4に示す導電体GND層7のうち、グランド電極用プローブ1Gの周囲に配置される導電体GND層7は、グランド電極用プローブ1Gの外周に一体化した導電性の筒(スリーブ)であってもよいし、グランド電極用プローブ1Gを構成する導体筒4の表面に設けた電気めっき層であってもよい。また、電気信号電極用プローブ1Sの外周に空気空間9を介して配置される導電体GND層7は、両ホルダー12,13に別に設けたに挿入孔に差し込んだ金属ピンであってもよいし金属片であってもよい。その導電体GND層7の厚さは特に限定されないが、0.03〜0.1mm程度であればよい。   Of the conductor GND layers 7 shown in FIG. 4, the conductor GND layer 7 disposed around the ground electrode probe 1G is a conductive cylinder (sleeve) integrated with the outer periphery of the ground electrode probe 1G. Alternatively, it may be an electroplating layer provided on the surface of the conductor tube 4 constituting the ground electrode probe 1G. The conductor GND layer 7 arranged on the outer periphery of the electric signal electrode probe 1S via the air space 9 may be a metal pin inserted into an insertion hole separately provided in both holders 12 and 13. It may be a metal piece. The thickness of the conductor GND layer 7 is not particularly limited, but may be about 0.03 to 0.1 mm.

さらに、本発明では、各接触ピン2A,2Bが電極51に接触又は接合する検査時に、各接触ピ2A,2Bが貫通孔内に収まるように構成されていることに特徴がある。こうした動作は、図4に示すように、プローブ1がスプリング5を有するとともに、接触時に貫通孔内に収まる長さとなるように調整された構造形態により実現できる。   Further, the present invention is characterized in that each contact pin 2A, 2B is configured to fit in the through hole at the time of inspection in which each contact pin 2A, 2B contacts or joins the electrode 51. As shown in FIG. 4, such an operation can be realized by a structure in which the probe 1 has the spring 5 and is adjusted to have a length that fits in the through hole at the time of contact.

図4の構造形態例では、半導体デバイス50と半導体デバイス側ホルダー13とが近づいて接触ピン先端2a’(破線で示している)と電極51とが最初に接触したときの半導体デバイス50と半導体デバイス側ホルダー13とは隙間Lが残っている。その後、さらに半導体デバイス50と半導体デバイス側ホルダー13とが近づくと、接触ピン先端2a(実線で示している)はスプリング5で貫通孔内に収容され、電極51と半導体デバイス側ホルダー13とが当接して隙間Lがなくなる。このような隙間Lがなくなることにより、検査時に貫通孔内に収まらずに電極側に露出した図5に示す従来例のような接触部位でのホルダー13と隙間L(空気領域)との誘電率の違いによる特性インピーダンスの変化点が生じない。その結果、本発明では、接触ピン2A,2Bが貫通孔内に収まる接触部位での特性インピーダンスを低減することができ、その結果、特に10GHzを超える周波数帯域での反射による減衰を低減して減衰量を小さくすることができる。   In the example of the structure shown in FIG. 4, the semiconductor device 50 and the semiconductor device 50 when the semiconductor device 50 and the semiconductor device side holder 13 approach each other and the contact pin tip 2a '(shown by a broken line) and the electrode 51 first contact each other. A gap L with the side holder 13 remains. Thereafter, when the semiconductor device 50 further approaches the semiconductor device side holder 13, the contact pin tip 2a (shown by a solid line) is accommodated in the through hole by the spring 5, and the electrode 51 and the semiconductor device side holder 13 contact each other. The gap L disappears due to the contact. By eliminating such a gap L, the permittivity between the holder 13 and the gap L (air region) at the contact portion as in the conventional example shown in FIG. No change point of the characteristic impedance occurs due to the difference in As a result, in the present invention, it is possible to reduce the characteristic impedance at the contact portion where the contact pins 2A and 2B are accommodated in the through holes, and as a result, to reduce the attenuation due to reflection particularly in a frequency band exceeding 10 GHz. The amount can be reduced.

なお、高周波基板側ホルダー12においても、上記同様、高周波基板11と接触ピン先端2bとを接触又は接合させて、高周波基板11の電極と高周波基板側ホルダー12とが当接して隙間をなくすことができ、上記同様の効果を実現できる。   Also in the high-frequency substrate-side holder 12, similarly to the above, the high-frequency substrate 11 and the contact pin tip 2 b may be brought into contact or joined, and the electrode of the high-frequency substrate 11 may be in contact with the high-frequency substrate-side holder 12 to eliminate the gap. Thus, the same effect as described above can be realized.

(検査方法)
検査治具10で行う検査方法は、図1及び図2に示すように、高周波基板側に撮像装置40を配置し、その撮像装置40で得た画像を見ながら、半導体デバイス上の目印(電極54及び/又は回路パターン53)と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21との位置合わせを行い、その位置合わせにより、半導体デバイス上の電極51とプローブ1とを位置合わせする。位置合わせされたプローブ1は、半導体デバイス50の電気特性を検査する電極51に接触して半導体デバイス50の電気特性を正確に検査する。
(Inspection methods)
As shown in FIGS. 1 and 2, the inspection method performed by the inspection jig 10 is to arrange an image pickup device 40 on the high-frequency substrate side and to observe a mark (electrode) on a semiconductor device while viewing an image obtained by the image pickup device 40. 54 and / or the circuit pattern 53) and the notch 21 provided at least in the semiconductor device-side holder 13, and the electrode 51 on the semiconductor device and the probe 1 are aligned. The aligned probe 1 contacts the electrode 51 for inspecting the electrical characteristics of the semiconductor device 50 and accurately inspects the electrical characteristics of the semiconductor device 50.

なお、撮像装置40は特に限定されず、CCDカメラ等を用いることができる。位置決めのための微調整手段も特に限定されず、XYZθ方向に駆動するステージ等を自動又は手動で動作させることにより行うことができる。なお、微調整手段は、当該分野又は関連分野で通常行われる手段であるので、本願ではその説明を省略する。   Note that the imaging device 40 is not particularly limited, and a CCD camera or the like can be used. The fine adjustment means for positioning is not particularly limited, and can be performed by automatically or manually operating a stage or the like driven in the XYZθ directions. Note that the fine adjustment means is a means usually performed in this field or related fields, and therefore, the description thereof is omitted in the present application.

(特性インピーダンス)
図4において、高周波基板側ホルダー12(誘電率3.24)の厚さを0.2mmとし、空気空間9(誘電率1.0)の隙間厚さを3.5mmとし、半導体デバイス側ホルダー13(誘電率3.24)の厚さを0.2mmとし、プローブ1は外径0.11mm、接触ピン外径0.09mmとし、各電極と各ホルダー14との隙間Lをゼロとした。また、グランド電極用プローブ1Gの周囲に配置される導電体GND層7は、グランド電極用プローブ1Gの外周に一体化した厚さ0.05mmの金属筒(銅スリーブ)とし、電気信号電極用プローブ1Sの外周に空気空間9を介して配置される導電体GND層7は、厚さ0.05mmの金属片(銅プレート)をプローブ1から0.045mmの間隔となるように配置した。
(Characteristic impedance)
In FIG. 4, the thickness of the high-frequency substrate side holder 12 (dielectric constant 3.24) is 0.2 mm, the gap thickness of the air space 9 (dielectric constant 1.0) is 3.5 mm, and the semiconductor device side holder 13 The thickness of (dielectric constant 3.24) was 0.2 mm, the probe 1 had an outer diameter of 0.11 mm, the contact pin had an outer diameter of 0.09 mm, and the gap L between each electrode and each holder 14 was zero. The conductor GND layer 7 disposed around the ground electrode probe 1G is a metal tube (copper sleeve) having a thickness of 0.05 mm integrated with the outer periphery of the ground electrode probe 1G, and the electric signal electrode probe. The conductor GND layer 7 arranged on the outer periphery of 1S via the air space 9 has a metal piece (copper plate) having a thickness of 0.05 mm arranged at an interval of 0.045 mm from the probe 1.

図4に示す構造形態での特性インピーダンスは、高周波基板側ホルダー12で99.8Ω、空気空間9で79.7Ω、半導体デバイス側ホルダー13で99.8Ωであり、各部の特性インピーダンスの変化点は少なく且つ変化量が小さく、減衰量も小さかった。   The characteristic impedance in the structure shown in FIG. 4 is 99.8 Ω in the high-frequency substrate side holder 12, 79.7 Ω in the air space 9, and 99.8 Ω in the semiconductor device side holder 13. The amount of change was small and the amount of attenuation was small.

図5において、高周波基板側ホルダー12(誘電率3.24)の厚さを0.2mmとし、空気空間9(誘電率1.0)の隙間厚さを2.5mmとし、半導体デバイス側ホルダー13(誘電率3.24)の厚さを0.2mmとし、プローブ1は外径0.11mm、接触ピン外径0.09mmとし、各電極と各ホルダー14との隙間Lをゼロとした。また、図5の構造形態でも図4の場合と同様、グランド電極用プローブ1Gの周囲に配置される導電体GND層7は、グランド電極用プローブ1Gの外周に一体化した厚さ0.05mmの金属筒(銅スリーブ)とし、電気信号電極用プローブ1Sの外周に空気空間9を介して配置される導電体GND層7は、厚さ0.05mmの金属片(銅プレート)をプローブ1から0.045mmの間隔となるように配置した。一方、プローブ1の両ホルダー12,13側の両端部に、厚さ0.5mmの絶縁体ホルダー8をさらに設けている点で図4に示す構造形態とは異なっている。   In FIG. 5, the thickness of the high-frequency substrate side holder 12 (dielectric constant 3.24) is 0.2 mm, the gap thickness of the air space 9 (dielectric constant 1.0) is 2.5 mm, and the semiconductor device side holder 13 The thickness of (dielectric constant 3.24) was 0.2 mm, the probe 1 had an outer diameter of 0.11 mm, the contact pin had an outer diameter of 0.09 mm, and the gap L between each electrode and each holder 14 was zero. Also in the structure of FIG. 5, similarly to the case of FIG. 4, the conductor GND layer 7 disposed around the ground electrode probe 1G has a thickness of 0.05 mm integrated with the outer periphery of the ground electrode probe 1G. The conductor GND layer 7 which is a metal cylinder (copper sleeve) and is arranged on the outer periphery of the electric signal electrode probe 1S via the air space 9 is a metal piece (copper plate) having a thickness of 0.05 mm, which is formed from the probe 1 to 0. They were arranged so as to have a spacing of 0.045 mm. On the other hand, the structure of the probe 1 is different from the structure shown in FIG. 4 in that an insulator holder 8 having a thickness of 0.5 mm is further provided at both ends on both holders 12 and 13 side.

図5に示す構造での特性インピーダンスは、隙間Lを含む高周波基板側ホルダー12で147.1Ω、高周波基板側ホルダー12に設けられた絶縁体ホルダー8で57.9Ω、絶縁体ホルダー間の空気空間79.7Ω、半導体デバイス側ホルダー13に設けられた絶縁体ホルダー8で57.9Ω、隙間Lを含む半導体デバイス側ホルダー13で147.1Ωであり、各部の特性インピーダンスの変化点が多く且つその変化量は各部で大きく、減衰量は大きかった。   The characteristic impedance of the structure shown in FIG. 5 is 147.1Ω in the high-frequency substrate side holder 12 including the gap L, 57.9Ω in the insulator holder 8 provided in the high-frequency substrate side holder 12, and the air space between the insulator holders. 79.7 Ω, 57.9 Ω for the insulator holder 8 provided on the semiconductor device-side holder 13, and 147.1 Ω for the semiconductor device-side holder 13 including the gap L. The amount was large in each part, and the amount of attenuation was large.

以上説明したように、本発明は、検査時において、プローブ1を構成する各接触ピン2A,2Bの一方又は両方が可動して、各接触ピン2A,2Bが電極(半導体デバイスの電極51及び高周波基板の電極)に接触するが、その検査時に各接触ピン2A,2Bが貫通孔内に収まるので、検査時に貫通孔内に収まらずに電極側に露出した場合のような接触部位でのホルダーと隙間L(空気領域)との誘電率の違いによる特性インピーダンスの変化点が生じない。その結果、こうした検査方法により、接触ピン2A,2Bが貫通孔内に収まる接触部位での特性インピーダンスを低減することができ、特に10GHzを超える周波数帯域での反射による減衰を低減して減衰量を小さくすることができる。   As described above, according to the present invention, at the time of inspection, one or both of the contact pins 2A and 2B constituting the probe 1 move, and each of the contact pins 2A and 2B becomes an electrode (the electrode 51 of the semiconductor device and the high-frequency wave). The contact pins 2A and 2B fit into the through-holes during the inspection, so that the contact pins 2A and 2B do not fit into the through-holes at the time of inspection and are exposed to the electrode side. A change point in the characteristic impedance due to a difference in the dielectric constant from the gap L (air region) does not occur. As a result, by such an inspection method, it is possible to reduce the characteristic impedance at the contact portion where the contact pins 2A and 2B are accommodated in the through holes, and particularly to reduce the attenuation due to reflection in a frequency band exceeding 10 GHz to reduce the attenuation. Can be smaller.

1 プローブ
1S 電気信号電極用プローブ
1G グランド電極用プローブ
2 プローブ金属部
2A 半導体デバイス側接触ピン
2a 検査時の接触ピン先端
2a’ 非検査時の接触ピン先端
2B 高周波基板側接触ピン
2b 検査時の接触ピン先端
2b’ 非検査時の接触ピン先端
3 プローブ胴体部
4 導体筒
5 スプリング
6 接合部
7 導電体GND層
8 絶縁体ホルダー
9 空気空間
10 検査治具
11 高周波基板
12 高周波基板側ホルダー
12a 貫通孔
13 半導体デバイス側ホルダー
13a 貫通孔
14 ホルダー
15 プレート
16 空間
17 半導体デバイス側の掘り込み部
18 高周波基板側ホルダー側の掘り込み部
20 穴
21 切り欠き
40 撮像装置(カメラ)
50 半導体デバイス
51 プローブが接触する電極
52 受光素子(光学素子)
53 目印(回路パターン)
54 目印(電極)
55 基材
L 隙間(空気領域)
REFERENCE SIGNS LIST 1 probe 1S probe for electric signal electrode 1G probe for ground electrode 2 probe metal part 2A contact pin on semiconductor device side 2a Contact pin tip at inspection 2a 'Contact pin tip at non-inspection 2B High-frequency substrate contact pin 2b Contact at inspection Pin tip 2b 'Contact pin tip for non-inspection 3 Probe body 4 Conductor cylinder 5 Spring 6 Joint 7 Conductor GND layer 8 Insulator holder 9 Air space 10 Inspection jig 11 High frequency substrate 12 High frequency substrate side holder 12a Through hole DESCRIPTION OF SYMBOLS 13 Semiconductor device side holder 13a Through hole 14 Holder 15 Plate 16 Space 17 Semiconductor device side dug portion 18 High frequency substrate side holder dug portion 20 Hole 21 Notch 40 Image pickup device (camera)
Reference Signs List 50 semiconductor device 51 electrode contacted by probe 52 light receiving element (optical element)
53 Mark (circuit pattern)
54 Marks (electrodes)
55 substrate L gap (air area)

Claims (3)

高周波信号を送受信する半導体デバイスの電気特性の検査に使用され、前記電気特性を検査する電極の対応位置に設けられた複数のプローブを、前記半導体デバイスと高周波基板との間のホルダーに保持した検査治具であって、
前記プローブは、半導体デバイス側接触ピン、スプリング及び高周波基板側接触ピンを導体筒中にその順で有し、該半導体デバイス側接触ピン及び該高周波基板側接触ピンの一方又は両方が可動する構造であり、
前記ホルダーは、前記半導体デバイス側接触ピンを挿入する貫通孔を有する半導体デバイス側ホルダーと、前記高周波基板側接触ピンを挿入する貫通孔を有する高周波基板側ホルダーとで構成され、前記半導体デバイス側ホルダーと前記高周波基板側ホルダーとの間が、前記プローブと、該プローブの周囲に設けられた空気空間と、前記プローブ及び前記空気空間以外に設けられた導電体グランド層とで構成され、前記各貫通孔内には、前記プローブが有する前記各接触ピンが検査時に収まる、ことを特徴とする半導体デバイスの検査治具。
Inspection in which a plurality of probes provided at corresponding positions of electrodes for inspecting the electric characteristics are held in a holder between the semiconductor device and the high-frequency substrate, which are used for inspection of electric characteristics of a semiconductor device transmitting and receiving a high-frequency signal. Jig,
The probe has a semiconductor device-side contact pin, a spring, and a high-frequency substrate-side contact pin in a conductor tube in that order, and has a structure in which one or both of the semiconductor device-side contact pin and the high-frequency substrate-side contact pin are movable. ,
The holder comprises a semiconductor device-side holder having a through-hole into which the semiconductor device-side contact pin is inserted, and a high-frequency substrate-side holder having a through-hole into which the high-frequency substrate-side contact pin is inserted. Between the probe and the high-frequency substrate-side holder, the probe, an air space provided around the probe, and a conductor ground layer provided other than the probe and the air space, each penetrating The inspection jig for a semiconductor device, wherein each of the contact pins of the probe is accommodated in the hole at the time of inspection.
前記ホルダーが、誘電率3.0〜6.0の範囲内の絶縁樹脂で構成されている、請求項1に記載の半導体デバイスの検査治具。   The inspection jig of a semiconductor device according to claim 1, wherein the holder is made of an insulating resin having a dielectric constant in a range of 3.0 to 6.0. 前記各接触ピンの直径が、0.05〜0.1mmの範囲内である、請求項1又は2に記載の半導体デバイスの検査治具。
The inspection jig of a semiconductor device according to claim 1, wherein a diameter of each of the contact pins is in a range of 0.05 to 0.1 mm.
JP2018144579A 2018-07-31 2018-07-31 Semiconductor device inspection jig Pending JP2020020661A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018144579A JP2020020661A (en) 2018-07-31 2018-07-31 Semiconductor device inspection jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018144579A JP2020020661A (en) 2018-07-31 2018-07-31 Semiconductor device inspection jig

Publications (1)

Publication Number Publication Date
JP2020020661A true JP2020020661A (en) 2020-02-06

Family

ID=69588408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018144579A Pending JP2020020661A (en) 2018-07-31 2018-07-31 Semiconductor device inspection jig

Country Status (1)

Country Link
JP (1) JP2020020661A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137066U (en) * 1976-04-13 1977-10-18
JPH05126850A (en) * 1991-11-07 1993-05-21 Hitachi Electron Eng Co Ltd Inter-terminal connection pin block of wiring board
JP2002506211A (en) * 1998-03-24 2002-02-26 テラダイン・インコーポレーテッド Coaxial probe interface for automatic test equipment
JP2004032505A (en) * 2002-06-27 2004-01-29 Yozan Inc Communication system
JP2004325306A (en) * 2003-04-25 2004-11-18 Yokowo Co Ltd Coaxial probe for inspection, and inspection unit using the same
WO2013051099A1 (en) * 2011-10-04 2013-04-11 富士通株式会社 Testing jig and semiconductor device test method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137066U (en) * 1976-04-13 1977-10-18
JPH05126850A (en) * 1991-11-07 1993-05-21 Hitachi Electron Eng Co Ltd Inter-terminal connection pin block of wiring board
JP2002506211A (en) * 1998-03-24 2002-02-26 テラダイン・インコーポレーテッド Coaxial probe interface for automatic test equipment
JP2004032505A (en) * 2002-06-27 2004-01-29 Yozan Inc Communication system
JP2004325306A (en) * 2003-04-25 2004-11-18 Yokowo Co Ltd Coaxial probe for inspection, and inspection unit using the same
WO2013051099A1 (en) * 2011-10-04 2013-04-11 富士通株式会社 Testing jig and semiconductor device test method

Similar Documents

Publication Publication Date Title
JP4535828B2 (en) Inspection unit manufacturing method
US7405582B2 (en) Measurement board for electronic device test apparatus
US7332923B2 (en) Test probe for high-frequency measurement
US20090219042A1 (en) Probe card
JP2004170182A (en) Inspection tool for radio frequency / high-speed device and contact probe
US20090085593A1 (en) Test socket
JP2004325306A (en) Coaxial probe for inspection, and inspection unit using the same
US20100244872A1 (en) Inspection socket and method of producing the same
JP2004177400A (en) Interfacing device of probe
JP2014013196A (en) High-frequency probe
WO2020137863A1 (en) Electrical connecting device
JP5070956B2 (en) Substrate inspection contact and substrate inspection jig
JP2007178163A (en) Inspection unit and outer sheath tube assembly for inspection probe used for it
KR20110018903A (en) Contact structure for inspection
JP2539453B2 (en) Semiconductor element inspection equipment
JP7302117B2 (en) Inspection jig for semiconductor devices
JP2020020660A (en) Semiconductor device inspection jig
JP2020041963A (en) Multicore probe unit for semiconductor device inspection and manufacturing method therefor
JP2020020661A (en) Semiconductor device inspection jig
JP7271824B2 (en) Inspection jig for semiconductor devices
JP7068088B2 (en) Inspection jig and inspection method for semiconductor devices
JP2020020664A (en) Semiconductor device inspection jig
WO2021075455A1 (en) Testing connector and testing unit
JP4251854B2 (en) Inspection jig for high frequency and high speed devices
JP2688444B2 (en) Semiconductor LSI inspection device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221227