JP2020016818A - Electro-optical device, electronic apparatus, and mounting structure - Google Patents

Electro-optical device, electronic apparatus, and mounting structure Download PDF

Info

Publication number
JP2020016818A
JP2020016818A JP2018141038A JP2018141038A JP2020016818A JP 2020016818 A JP2020016818 A JP 2020016818A JP 2018141038 A JP2018141038 A JP 2018141038A JP 2018141038 A JP2018141038 A JP 2018141038A JP 2020016818 A JP2020016818 A JP 2020016818A
Authority
JP
Japan
Prior art keywords
wiring
electro
terminal
driving
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018141038A
Other languages
Japanese (ja)
Other versions
JP6795014B2 (en
Inventor
猛 野村
Takeshi Nomura
猛 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018141038A priority Critical patent/JP6795014B2/en
Publication of JP2020016818A publication Critical patent/JP2020016818A/en
Application granted granted Critical
Publication of JP6795014B2 publication Critical patent/JP6795014B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide an electro-optical device which can appropriately perform reinforcement of wiring formed on a driving IC, and an electronic apparatus and a mounting structure.SOLUTION: An electro-optical device 1 includes a wiring board 3 connected to an electro-optical panel and a driving IC 2 mounted on the wiring board 3. The driving IC 2 has first wiring 26 extending in one direction A. The wiring board 3 has a first reinforcement line 36 being connected to both end portions of the first wiring 26 at a position where overlapping with the driving IC 2 and electrically connected to the first wiring 26 in parallel. For example, the first wiring 26 extends from an input terminal 283 up to terminals 284 and 285, and the wiring board 3 has wiring 34 feeding power to the input terminal 283 via an electrode 383 connected with the input terminal 283 and the first reinforcement line 36 connected to electrodes 384 and 385 connected with the terminals 284 and 285.SELECTED DRAWING: Figure 6

Description

本発明は、電気光学パネルに接続された配線基板に駆動用ICが実装された電気光学装置、前記電気光学装置を備えた電子機器、および配線基板に駆動用ICが実装された実装構造体に関するものである。   The present invention relates to an electro-optical device in which a driving IC is mounted on a wiring board connected to an electro-optical panel, an electronic apparatus including the electro-optical device, and a mounting structure in which the driving IC is mounted on a wiring substrate. Things.

電気光学装置の一例であるアクティブ駆動型の液晶装置は、投射型表示装置の光変調手段(ライトバルブ)等に多用されている。かかる電気光学装置では、電気光学パネルに接続されたフレキシブル配線基板に駆動用ICが実装されており、駆動用ICから出力された画像信号に基づいて画像を表示する(特許文献1参照)。また、特許文献1に記載の電気光学装置では、各水平走査期間にプリチャージ期間を設け、プリチャージ期間に各画素にプリチャージ電圧を供給することにより、縦クロストークを防止する構成が採用されている。   2. Description of the Related Art An active drive type liquid crystal device, which is an example of an electro-optical device, is frequently used as a light modulation unit (light valve) of a projection display device. In such an electro-optical device, a driving IC is mounted on a flexible wiring board connected to the electro-optical panel, and an image is displayed based on an image signal output from the driving IC (see Patent Document 1). Further, the electro-optical device described in Patent Document 1 adopts a configuration in which a precharge period is provided in each horizontal scanning period, and a precharge voltage is supplied to each pixel in the precharge period, thereby preventing vertical crosstalk. ing.

一方、電気光学パネルに用いたガラス配線基板に駆動用ICを実装するとともに、ガラスに配線基板にフレキシブル配線基板を接続した電気光学装置において、駆動用IC内の配線を補強するために、フレキシブル配線基板の配線を利用した構成が記載されている。   On the other hand, in the electro-optical device in which the driving IC is mounted on the glass wiring board used for the electro-optical panel and the flexible wiring board is connected to the wiring board on the glass, the flexible wiring is used to reinforce the wiring in the driving IC. A configuration using wiring on a substrate is described.

特開2015−232590号公報JP-A-2005-232590 特開2008−180848号公報JP 2008-180848 A

特許文献1に記載の電気光学装置においてプリチャージを行うにあたって、駆動用IC内のオペアンプでプリチャージ電圧を生成する構成では、駆動用IC内において、電源電位が変動しやすい。一方、フレキシブル配線基板を介して駆動用ICにプリチャージ電圧を供給する場合、駆動用IC内でプリチャージ電圧が供給される配線の抵抗の影響で駆動用ICの各出力回路から出力されるプリチャージ電圧が変動しやすいという問題点がある。一方、駆動用IC内の配線を補強する構造が特許文献2に記載されているが、かかる構成では、ガラス配線基板上の補強配線−フレキシブル配線基板の補強配線−ガラス配線基板の補強配線を利用している。このため、配線長が長くなり、抵抗を十分に下げることができないともに、補強配線がガラス配線基板やフレキシブル配線基板での配線のレイアウトに大きな制約を発生させるという問題点がある。   In the configuration in which a precharge voltage is generated by an operational amplifier in a driving IC when precharging is performed in the electro-optical device described in Patent Literature 1, the power supply potential is likely to fluctuate in the driving IC. On the other hand, when the precharge voltage is supplied to the driving IC via the flexible wiring board, the precharge voltage output from each output circuit of the driving IC is affected by the resistance of the wiring to which the precharge voltage is supplied in the driving IC. There is a problem that the charge voltage tends to fluctuate. On the other hand, a structure for reinforcing the wiring in the driving IC is described in Patent Literature 2. In such a configuration, the reinforcing wiring on the glass wiring board—the reinforcing wiring of the flexible wiring board—the reinforcing wiring of the glass wiring board is used. are doing. For this reason, the wiring length becomes long, the resistance cannot be sufficiently reduced, and the reinforcing wiring has a problem that a great restriction is imposed on the wiring layout on the glass wiring board or the flexible wiring board.

以上の問題点に鑑みて、本発明の課題は、駆動用ICに形成した配線に対する補強を適正に行うことのできる電気光学装置、電子機器、および実装構造体を提供することにある。   In view of the above problems, it is an object of the present invention to provide an electro-optical device, an electronic device, and a mounting structure capable of appropriately reinforcing wiring formed on a driving IC.

上記課題を解決するため、本発明に係る電気光学装置は、電気光学パネルと、前記電気光学パネルに接続された配線基板と、前記配線基板に実装された駆動用ICと、を有し、前記駆動用ICは、一方方向に延在する第1配線を有し、前記配線基板は、前記駆動用ICと重なる位置に前記第1配線に並列に電気的に接続された第1補強線を有することを特徴とする。   In order to solve the above problem, an electro-optical device according to the present invention includes an electro-optical panel, a wiring board connected to the electro-optical panel, and a driving IC mounted on the wiring board, The driving IC has a first wiring extending in one direction, and the wiring board has a first reinforcing wire electrically connected in parallel to the first wiring at a position overlapping with the driving IC. It is characterized by the following.

本発明に係る電気光学装置では、駆動用ICの内部で一方方向に延在する第1配線に対して、配線基板に形成された第1補強線が並列に電気的に接続しているため、第1配線の抵抗を低下させたのと同様な効果を奏する。従って、第1配線が延在する一方方向において、第1配線の電圧が変動しにくい。また、第1補強線は、駆動用ICと重なる位置に設けられているので、第1補強線のレイアウトが配線基板の他の配線の影響を受けにくい。また、第1補強線は、駆動用ICと重なる位置に設けられているので、配線基板における配線のレイアウトに影響を及ぼしにくい。それ故、駆動用ICに形成した配線に対する補強を適正に行うことができる。   In the electro-optical device according to the present invention, the first reinforcing wire formed on the wiring board is electrically connected in parallel to the first wiring extending in one direction inside the driving IC. This has the same effect as reducing the resistance of the first wiring. Therefore, the voltage of the first wiring does not easily change in one direction in which the first wiring extends. Further, since the first reinforcement line is provided at a position overlapping with the driving IC, the layout of the first reinforcement line is hardly affected by other wirings of the wiring board. Further, since the first reinforcing wire is provided at a position overlapping with the driving IC, it does not easily affect the wiring layout on the wiring board. Therefore, it is possible to appropriately reinforce the wiring formed on the driving IC.

本発明に係る電気光学装置において、前記第1補強線は、前記第1配線の延在方向の両側の端部で電気的に接続されている態様を採用することができる。   In the electro-optical device according to the aspect of the invention, an aspect may be employed in which the first reinforcing lines are electrically connected at both ends in the extending direction of the first wiring.

本発明に係る電気光学装置において、前記配線基板は、前記第1配線の前記一方方向の反対側の端部に給電する態様を採用することができる。かかる態様によれば、配線基板から第1配線に電圧を供給する電極や端子を駆動用ICの端部の1個所に設ければよいという利点がある。   In the electro-optical device according to the present invention, an aspect may be adopted in which the wiring substrate supplies power to an end of the first wiring on the opposite side in the one direction. According to this aspect, there is an advantage that an electrode or a terminal for supplying a voltage from the wiring board to the first wiring may be provided at one position at the end of the driving IC.

本発明に係る電気光学装置において、前記駆動用ICは、前記一方方向に配列された複数の出力回路を有し、前記第1配線は、前記複数の出力回路の各々に給電する態様を採用することができる。   In the electro-optical device according to the aspect of the invention, the driving IC may include a plurality of output circuits arranged in the one direction, and the first wiring may supply power to each of the plurality of output circuits. be able to.

本発明に係る電気光学装置において、前記電気光学パネルは、複数の第1画素が第1方向に沿って配列された第1画素列が前記第1方向に交差する第2方向に沿って複数配列された第1画素群と、複数の第2画素が前記第1方向に沿って配列された第2画素列が前記第2方向に沿って複数配列された第2画素群と、前記第1画素群および前記第2画素群の各々から画像信号の供給先となる前記第1画素列および前記第2画素列を選択する選択回路と、を有し、前記駆動用ICは、前記第1画素群に供給すべき前記画像信号を出力する第1出力端子と、前記一方方向で離間する位置で前記第2画素群に供給すべき画像信号を出力する第2出力端子と、を有し、前記複数の出力回路は、前記第1画素群および前記第2画素群に供給するプリチャージ電圧を前記第1配線から前記第1出力端子および前記第2出力端子を介して出力する態様を採用することができる。かかる態様の場合には、第1出力端子から出力されるプリチャージ電圧と第2出力端子から出力されるプリチャージ電圧とがばらつくという事態が発生しにくい。   In the electro-optical device according to the present invention, in the electro-optical panel, a plurality of first pixels in which a plurality of first pixels are arranged in a first direction are arranged in a plurality in a second direction intersecting the first direction. A first pixel group, a second pixel group in which a plurality of second pixels are arranged along the first direction, a second pixel group in which a plurality of second pixels are arranged along the first direction, and the first pixel group. And a selection circuit for selecting the first pixel row and the second pixel row to which an image signal is to be supplied from each of the first pixel group and the second pixel group. A first output terminal for outputting the image signal to be supplied to the second pixel group, and a second output terminal for outputting an image signal to be supplied to the second pixel group at a position separated in the one direction. Output circuit supplies the first pixel group and the second pixel group to each other. Can be adopted a mode of outputting a voltage from said first wiring through the first output terminal and said second output terminal. In such a case, it is unlikely that the precharge voltage output from the first output terminal and the precharge voltage output from the second output terminal vary.

本発明に係る電気光学装置において、前記駆動用ICは、前記第1配線が接続する第1端子と、前記第1端子に対して前記一方方向に対して交差する他方方向で離間する第2端子と、前記第1端子および前記第2端子に対して前記一方方向で離間する第3端子と、を有し、前記配線基板は、前記第1端子が接続される第1電極と、前記第2端子が接続される第2電極と、前記第3端子が接続される第3電極と、前記第1電極を介して前記第1配線に給電する配線と、を有し、前記第1配線は、前記第1端子と前記第2端子とを接続する接続する第1部分と、前記第1部分から前記一方方向に延在する第2部分と、前記第2部分から延在して前記第3端子に接続する第3部分と、を備え、前記第1補強線は、前記第2電極から前記第3電極まで延在している態様を採用することができる。   In the electro-optical device according to the aspect of the invention, the driving IC may include a first terminal connected to the first wiring and a second terminal separated from the first terminal in the other direction that intersects the one direction. And a third terminal separated from the first terminal and the second terminal in the one direction, wherein the wiring board includes a first electrode to which the first terminal is connected, and a second electrode connected to the second terminal. A second electrode to which a terminal is connected, a third electrode to which the third terminal is connected, and a wiring for supplying power to the first wiring via the first electrode, wherein the first wiring comprises: A first portion for connecting the first terminal and the second terminal, a second portion extending in the one direction from the first portion, and a third terminal extending from the second portion; And a third portion connected to the third electrode, wherein the first reinforcing wire extends from the second electrode to the third electrode. It can be adopted a mode that Mashimashi.

本発明に係る電気光学装置において、前記第1補強線は、さらに、前記第1電極から前記第2電極まで延在している態様を採用してもよい。   In the electro-optical device according to the aspect of the invention, an aspect may be adopted in which the first reinforcing line further extends from the first electrode to the second electrode.

本発明に係る電気光学装置において、前記駆動用ICは、前記第1配線が接続する第1端子と、前記第1端子に対して前記一方方向で離間する第2端子と、を有し、前記配線基板は、前記第1端子が接続される第1電極と、前記第2端子が接続される第2電極と、前記第1電極を介して前記第1配線に給電する配線と、を有し、前記第1配線は、前記第1端子から前記第2端子まで延在し、前記第1補強線は、前記第1電極から前記第2電極まで延在している態様を採用してもよい。   In the electro-optical device according to the present invention, the driving IC has a first terminal connected to the first wiring, and a second terminal separated from the first terminal in the one direction. The wiring board has a first electrode to which the first terminal is connected, a second electrode to which the second terminal is connected, and a wiring for supplying power to the first wiring via the first electrode. The first wiring may extend from the first terminal to the second terminal, and the first reinforcing line may extend from the first electrode to the second electrode. .

本発明に係る電気光学装置において、前記駆動用ICは、前記一方方向に延在する第2配線を有し、前記配線基板は、前記駆動用ICと重なる位置に前記第2配線に並列に電気的に接続された第2補強線を有する態様を採用してもよい。   In the electro-optical device according to the present invention, the driving IC has a second wiring extending in the one direction, and the wiring board is electrically connected to the second wiring in a position overlapping the driving IC. A mode having a second reinforcing wire connected in a symmetrical manner may be adopted.

本発明に係る電気光学装置において、前記配線基板は、配線が同一層の金属層からなる単層基板である態様を採用することができる。本発明に係る電気光学装置において、前記配線基板は、フレキシブル配線基板である態様を採用することができる。   In the electro-optical device according to the present invention, it is possible to adopt an aspect in which the wiring substrate is a single-layer substrate in which wiring is formed of the same metal layer. In the electro-optical device according to the present invention, an aspect in which the wiring board is a flexible wiring board can be adopted.

本発明に係る電気光学装置において、前記駆動用ICが実装された前記配線基板が前記光学パネルに複数、接続されている態様を採用することができる。   In the electro-optical device according to the present invention, an aspect may be employed in which a plurality of the wiring boards on which the driving ICs are mounted are connected to the optical panel.

本発明に係る電気光学装置は各種電子機器に用いることができる。電子機器が投射型表示装置である場合、投射型表示装置は、前記電気光学装置に供給される光を出射する光源部と、前記電気光学装置によって変調された光を投射する投射光学系と、を有している。   The electro-optical device according to the present invention can be used for various electronic devices. When the electronic apparatus is a projection display device, the projection display device is a light source unit that emits light supplied to the electro-optical device, and a projection optical system that projects light modulated by the electro-optical device, have.

本発明の別態様は、配線基板と、前記配線基板の一方面に実装された駆動用ICと、を有する実装構造体において、前記駆動用ICは、一方方向に延在する第1配線を有し、前記配線基板は、前記駆動用ICと重なる位置に前記第1配線に並列に電気的に接続された第1補強線を有することを特徴とする。   Another embodiment of the present invention is a mounting structure including a wiring board and a driving IC mounted on one surface of the wiring board, wherein the driving IC has a first wiring extending in one direction. The wiring board has a first reinforcing wire electrically connected in parallel with the first wiring at a position overlapping the driving IC.

本発明に係る実装構造体では、駆動用ICの内部で一方方向に延在する第1配線に対して、配線基板に形成された第1補強線が並列に電気的に接続しているため、第1配線の抵抗を低下させたのと同様な効果を奏する。従って、第1配線が延在する一方方向において、第1配線の電圧が変動しにくい。また、第1補強線は、駆動用ICと重なる位置に設けられているので、第1補強線のレイアウトが配線基板の他の配線の影響を受けにくい。また、第1補強線は、駆動用ICと重なる位置に設けられているので、配線基板における配線のレイアウトに影響を及ぼしにくい。それ故、駆動用ICに形成した配線に対する補強を適正に行うことができる。   In the mounting structure according to the present invention, since the first reinforcing wire formed on the wiring board is electrically connected in parallel to the first wiring extending in one direction inside the driving IC, This has the same effect as reducing the resistance of the first wiring. Therefore, the voltage of the first wiring does not easily change in one direction in which the first wiring extends. Further, since the first reinforcement line is provided at a position overlapping with the driving IC, the layout of the first reinforcement line is hardly affected by other wirings of the wiring board. Further, since the first reinforcing wire is provided at a position overlapping with the driving IC, it does not easily affect the wiring layout on the wiring board. Therefore, it is possible to appropriately reinforce the wiring formed on the driving IC.

本発明に係る実装構造体において、前記駆動用ICは、前記一方方向に延在する第2配線を有し、前記配線基板は、前記駆動用ICと重なる位置に前記第2配線に並列に電気的に接続された第2補強線を有する態様を採用してもよい。   In the mounting structure according to the present invention, the driving IC has a second wiring extending in the one direction, and the wiring board electrically connects the second wiring in a position overlapping the driving IC. A mode having a second reinforcing wire connected in a symmetrical manner may be adopted.

本発明を適用した電気光学装置の一態様を模式的に示す説明図である。FIG. 1 is an explanatory diagram schematically showing one embodiment of an electro-optical device to which the present invention is applied. 図1に示す電気光学装置の電気的構成を示す説明図である。FIG. 2 is an explanatory diagram illustrating an electrical configuration of the electro-optical device illustrated in FIG. 1. 図2に示す画素およびデータ線選択回路の構成を示す説明図である。FIG. 3 is an explanatory diagram illustrating a configuration of a pixel and a data line selection circuit illustrated in FIG. 2. 図1に示す電気光学装置の動作例を示すタイミングチャートである。2 is a timing chart showing an operation example of the electro-optical device shown in FIG. 図1に示す駆動用ICの構成を示す説明図である。FIG. 2 is an explanatory diagram illustrating a configuration of a driving IC illustrated in FIG. 1. 図5に示す第1配線および第2配線に対する補強構造の第1例を模式的に示す説明図である。FIG. 6 is an explanatory diagram schematically showing a first example of a reinforcing structure for the first wiring and the second wiring shown in FIG. 5. 図5に示す第1配線および第2配線に対する補強構造の第2例を模式的に示す説明図である。FIG. 6 is an explanatory diagram schematically showing a second example of a reinforcing structure for the first wiring and the second wiring shown in FIG. 5. 図5に示す第1配線および第2配線に対する補強構造の第3例を模式的に示す説明図である。FIG. 6 is an explanatory diagram schematically showing a third example of a reinforcing structure for the first wiring and the second wiring shown in FIG. 5. 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図である。1 is a schematic configuration diagram of a projection display device using an electro-optical device to which the present invention has been applied.

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各部材等を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならしめてある。   Embodiments of the present invention will be described with reference to the drawings. In the drawings referred to in the following description, the scale of each member is different in order to make each member or the like large enough to be recognized in the drawings.

[電気光学装置1の構成]
(基本構成)
図1は、本発明を適用した電気光学装置1の一態様を模式的に示す説明図である。図1に示す電気光学装置1は、後述するライトバルブ等として用いられる液晶装置であり、電気光学装置1は、電気光学パネル100として液晶パネルを備えている。電気光学パネル100は、画素電極(図示せず)等が形成された素子基板101に対して、共通電極(図示せず)等が形成された対向基板102がシール材(図示せず)によって貼り合わされている。電気光学パネル100において、シール材で囲まれた領域には液晶材料(図示せず)が設けられている。本形態の電気光学パネル100は透過型液晶パネルである。従って、素子基板101および対向基板102には、耐熱ガラスや石英基板等の透光性基板が用いられている。
[Configuration of the electro-optical device 1]
(Basic configuration)
FIG. 1 is an explanatory diagram schematically showing one embodiment of an electro-optical device 1 to which the present invention is applied. The electro-optical device 1 illustrated in FIG. 1 is a liquid crystal device used as a light valve or the like to be described later. In the electro-optical panel 100, a counter substrate 102 on which a common electrode (not shown) and the like are formed is attached to an element substrate 101 on which a pixel electrode (not shown) and the like are formed by a sealing material (not shown). Have been combined. In the electro-optical panel 100, a liquid crystal material (not shown) is provided in a region surrounded by the sealant. The electro-optical panel 100 of this embodiment is a transmissive liquid crystal panel. Therefore, a light-transmitting substrate such as a heat-resistant glass or a quartz substrate is used for the element substrate 101 and the counter substrate 102.

本形態の電気光学装置1において、電気光学パネル100の素子基板10には、駆動用IC2が実装された配線基板3(実装構造体4/実装基板)が接続されており、駆動用IC2から電気光学パネル100には配線基板3を介して画像信号等が出力される。従って、配線基板3の端部において、素子基板10と重なる位置には、複数の出力電極302が形成されている一方、素子基板10の端部には、複数の出力電極302が各々接続される画像信号入力端子16等の複数の端子が形成されている。本形態において、駆動用IC2が実装された配線基板3(実装構造体4)が複数接続されている。より具体的には、素子基板10には、第1駆動用IC21が実装された第1配線基板31(第1実装構造体41)と、第2駆動用IC22が実装された第2配線基板32(第2実装構造体42)とが接続されており、第1駆動用IC21および第2駆動用IC22から電気光学パネル100には第1配線基板31および第2配線基板32を介して画像信号等が出力される。従って、第1配線基板31の端部には、素子基板10と重なる位置に複数の出力電極312(出力電極302)が形成されている一方、素子基板10の端部には、画像信号入力端子161(画像信号入力端子16)等の複数の端子が形成されている。また、第2配線基板32の端部には、素子基板10と重なる位置に複数の出力電極322(出力電極302)が形成されている一方、素子基板10の端部には、画像信号入力端子162(画像信号入力端子16)等の複数の端子が形成されている。画像信号入力端子161、162は各々、y方向でずれた位置で素子基板10の縁に沿って配列されている。また、画像信号入力端子161と画像信号入力端子162は各々、x方向でずれている。   In the electro-optical device 1 of the present embodiment, the wiring substrate 3 (the mounting structure 4 / the mounting substrate) on which the driving IC 2 is mounted is connected to the element substrate 10 of the electro-optical panel 100. Image signals and the like are output to the optical panel 100 via the wiring board 3. Therefore, a plurality of output electrodes 302 are formed at positions overlapping the element substrate 10 at the end of the wiring substrate 3, while a plurality of output electrodes 302 are connected to the end of the element substrate 10, respectively. A plurality of terminals such as an image signal input terminal 16 are formed. In this embodiment, a plurality of wiring boards 3 (mounting structures 4) on which the driving ICs 2 are mounted are connected. More specifically, the element substrate 10 includes a first wiring substrate 31 (first mounting structure 41) on which the first driving IC 21 is mounted, and a second wiring substrate 32 on which the second driving IC 22 is mounted. (The second mounting structure 42), and the image signals and the like from the first driving IC 21 and the second driving IC 22 to the electro-optical panel 100 via the first wiring board 31 and the second wiring board 32. Is output. Therefore, a plurality of output electrodes 312 (output electrodes 302) are formed at positions overlapping the element substrate 10 at the end of the first wiring board 31, while image signal input terminals are formed at the end of the element substrate 10. 161 (image signal input terminal 16) are formed. A plurality of output electrodes 322 (output electrodes 302) are formed at positions overlapping the element substrate 10 at the end of the second wiring substrate 32, while an image signal input terminal is formed at the end of the element substrate 10. A plurality of terminals such as 162 (image signal input terminal 16) are formed. The image signal input terminals 161 and 162 are arranged along the edge of the element substrate 10 at positions shifted in the y direction. Further, the image signal input terminal 161 and the image signal input terminal 162 are shifted from each other in the x direction.

配線基板3(第1配線基板31および第2配線基板32)には、片面配線基板が用いられている。配線基板3は、配線が同一層の金属層からなる単層基板、および配線が複数層の金属層からなる多層基板のいずれを用いてもよいが、本形態において、配線基板3は単層基板からなる。配線基板3(第1配線基板31および第2配線基板32)は、フレキシブル配線基板からなる。それ故、配線基板3(第1配線基板31および第2配線基板32)は、いわゆるCOF(Chip On Film)である。   A single-sided wiring board is used as the wiring board 3 (the first wiring board 31 and the second wiring board 32). The wiring board 3 may be a single-layer board in which the wiring is formed of the same metal layer or a multilayer board in which the wiring is formed of a plurality of metal layers. In the present embodiment, the wiring board 3 is a single-layer board. Consists of The wiring board 3 (the first wiring board 31 and the second wiring board 32) is a flexible wiring board. Therefore, the wiring board 3 (the first wiring board 31 and the second wiring board 32) is a so-called COF (Chip On Film).

(電気光学装置1の電気的構成)
図2は、図1に示す電気光学装置1の電気的構成を示す説明図である。図2に示すように、電気光学パネル100は、表示領域110、走査線駆動回路130、データ線選択回路150(選択回路)、n本の画像信号線160と、n個の画像信号入力端子16と、k本の選択信号線140と、k個の選択信号入力端子145と、複数の電源端子171、172、173と、電源端子171、172、173に対応する電源線174、175、176とを有している。nは、1以上の整数であり、kは2以上の整数である。図2に示す形態においてはk=4である。これらの要素は、図1に示す素子基板101上に形成されている。素子基板101には、表示領域110の周辺部の一辺に沿ってデータ線選択回路150が形成され、データ線選択回路150が形成された辺と交差する他の辺に沿って走査線駆動回路130が形成されている。
(Electrical configuration of electro-optical device 1)
FIG. 2 is an explanatory diagram illustrating an electrical configuration of the electro-optical device 1 illustrated in FIG. As shown in FIG. 2, the electro-optical panel 100 includes a display area 110, a scanning line driving circuit 130, a data line selection circuit 150 (selection circuit), n image signal lines 160, and n image signal input terminals 16. And k selection signal lines 140, k selection signal input terminals 145, a plurality of power terminals 171, 172, 173, and power lines 174, 175, 176 corresponding to the power terminals 171, 172, 173. have. n is an integer of 1 or more, and k is an integer of 2 or more. In the embodiment shown in FIG. 2, k = 4. These elements are formed on the element substrate 101 shown in FIG. On the element substrate 101, a data line selection circuit 150 is formed along one side of a peripheral portion of the display area 110, and a scanning line driving circuit 130 is formed along another side intersecting the side where the data line selection circuit 150 is formed. Are formed.

第1駆動用IC21および第2駆動用IC22は、外部の上位回路(図示せず)から第1配線基板31および第2配線基板32(図1参照)を介して入力されるクロック信号、制御信号、および画像データ等に従って、電気光学パネル100に表示させる画像を示す画像信号を出力する。電気光学パネル100は、第1駆動用IC21、第1配線基板31、第2駆動用IC22、および第2配線基板32から入力されるクロック信号および画像信号に基づいて画像を表示する。第1駆動用IC21および第2駆動用IC22は、同一の構成を有しており、画像信号以外は同一の信号を出力する。   The first driving IC 21 and the second driving IC 22 are provided with a clock signal and a control signal input from an external upper circuit (not shown) via the first wiring board 31 and the second wiring board 32 (see FIG. 1). And outputs an image signal indicating an image to be displayed on the electro-optical panel 100 according to the image data and the like. The electro-optical panel 100 displays an image based on a clock signal and an image signal input from the first driving IC 21, the first wiring board 31, the second driving IC 22, and the second wiring board 32. The first driving IC 21 and the second driving IC 22 have the same configuration, and output the same signal except for the image signal.

表示領域110は、画像を表示する領域である。表示領域110は、m本の走査線112、(k×n)本のデータ線114、および(m×k×n)個の画素111を有する。mは、1以上の整数である。画素111は、走査線112とデータ線114との交差に対応して設けられ、m行×(k×n)列のマトリクス状に配列される。走査線112は、走査信号Y1、Y2、Y3…Ymを伝送する信号線であり、走査線駆動回路130から行方向(x方向)に沿って設けられている。データ線114は、データ信号を伝送する信号線であり、データ線選択回路150から列方向(y方向)に沿って設けられている。   The display area 110 is an area for displaying an image. The display area 110 has m scanning lines 112, (k × n) data lines 114, and (m × k × n) pixels 111. m is an integer of 1 or more. The pixels 111 are provided corresponding to intersections of the scanning lines 112 and the data lines 114, and are arranged in a matrix of m rows × (k × n) columns. The scanning line 112 is a signal line for transmitting the scanning signals Y1, Y2, Y3,... Ym, and is provided from the scanning line driving circuit 130 along the row direction (x direction). The data line 114 is a signal line for transmitting a data signal, and is provided from the data line selection circuit 150 in the column direction (y direction).

表示領域110において、k本(列)のデータ線114に対応するk×m個の画素111が、1つの画素群(ブロック)を形成している。例えば、複数(m個)の第1画素111aがy方向に沿って配列された第1画素列111eがX方向に沿って複数(k列)配列された第1画素群111hと、複数(m個)の第2画素111bがy方向に沿って配列された第2画素列111fがX方向に沿って複数(k列)配列された第2画素群111iとが設けられている。ここで、同一の画素群に属する画素111は、データ線選択回路150を介して同一の画像信号線160に接続されている。従って、電気光学パネル100は、n本(列)の画像信号線160あるいはn個の画像信号入力端子161によってn個のブロックに区分されたn個(列)の画素群を有することになる。   In the display area 110, k × m pixels 111 corresponding to k (column) data lines 114 form one pixel group (block). For example, a first pixel group 111h in which a plurality of (m) first pixels 111a are arranged along the y direction and a plurality of (k columns) are arranged in the X direction, and a plurality of (m) first pixel groups 111h. And a second pixel group 111i in which a plurality of (k columns) second pixel columns 111f in which the second pixels 111b are arranged along the y direction are provided. Here, the pixels 111 belonging to the same pixel group are connected to the same image signal line 160 via the data line selection circuit 150. Therefore, the electro-optical panel 100 has n (column) pixel groups divided into n blocks by the n (column) image signal lines 160 or the n image signal input terminals 161.

以下の説明において、複数の走査線112の各々を区別する必要があるときは、第1行、第2行、第3行、…、および第m行の走査線112と表す。複数のデータ線114の各々を区別する必要があるときは、第1列、第2列、第3列、…第(k×n)列のデータ線114と表す。画像信号線160についても同様である。   In the following description, when it is necessary to distinguish each of the plurality of scanning lines 112, the plurality of scanning lines 112 are referred to as a first row, a second row, a third row,... When it is necessary to distinguish each of the plurality of data lines 114, the data lines 114 are represented as a first column, a second column, a third column,... (K × n) columns. The same applies to the image signal line 160.

走査線駆動回路130は、マトリクス状に配置された複数の画素111の中から、データを書き込む行を選択する。具体的には、走査線駆動回路130は、複数の走査線112の中から1本の走査線112を選択するための走査信号を出力する。走査線駆動回路130は、第1行、第2行、第3行、…第m行の走査線112に、走査信号Y1、Y2、Y3、…Ymを供給する。走査信号Y1、Y2、Y3、…Ymは、例えば、順次排他的にハイレベルとなる信号である。   The scanning line driving circuit 130 selects a row in which data is to be written, from the plurality of pixels 111 arranged in a matrix. Specifically, the scanning line driving circuit 130 outputs a scanning signal for selecting one scanning line 112 from the plurality of scanning lines 112. The scanning line driving circuit 130 supplies the scanning signals Y1, Y2, Y3,... Ym to the scanning lines 112 of the first, second, third,. The scanning signals Y1, Y2, Y3,..., Ym are, for example, sequentially high level signals.

データ線選択回路150は、各画素群において、画像信号を書き込む画素111の列(画素列)を選択する。具体的には、データ線選択回路150は、その画素群に属するk本のデータ線114の中から少なくとも1本のデータ線114を、選択信号SEL[1]〜SEL[k]に応じて選択する。データ線114は、k本を単位として、データ線選択回路150により、1本ずつ1本の画像信号線160に接続される。本形態において、データ線選択回路150は、n個の画素群の各々に対応するn個のデマルチプレクサー151を有する。デマルチプレクサー151および画素111の詳細構成は、図3を参照して後述する。   The data line selection circuit 150 selects a column (pixel column) of the pixel 111 to which an image signal is written in each pixel group. Specifically, the data line selection circuit 150 selects at least one data line 114 from the k data lines 114 belonging to the pixel group in accordance with the selection signals SEL [1] to SEL [k]. I do. The data lines 114 are connected to one image signal line 160 one by one by the data line selection circuit 150 in units of k lines. In the present embodiment, the data line selection circuit 150 has n demultiplexers 151 corresponding to each of the n pixel groups. The detailed configurations of the demultiplexer 151 and the pixel 111 will be described later with reference to FIG.

画像信号線160は、画像信号入力端子16とデータ線選択回路150との間を接続する。画像信号線160は、画像信号入力端子16を介して、第1配線基板31および第2配線基板32から入力された画像信号S(S[1]〜S[n])を、データ線選択回路150に伝送する信号線であり、n個の画像信号入力端子16あるいはn個の画素群の各々に対応して、n列(本)設けられている。画像信号Sは、画素111に書き込まれるデータを示す信号である。ここで、「画像」は静止画または動画をいう。1本の画像信号線160は、データ線選択回路150を介してk本のデータ線114に接続される。従って、画像信号Sにおいては、これらk本のデータ線114に供給されるデータが時分割多重されている。   The image signal line 160 connects between the image signal input terminal 16 and the data line selection circuit 150. The image signal line 160 converts the image signals S (S [1] to S [n]) input from the first wiring board 31 and the second wiring board 32 via the image signal input terminal 16 into a data line selection circuit. A signal line to be transmitted to 150, and n columns (lines) are provided corresponding to each of the n image signal input terminals 16 or the n pixel groups. The image signal S is a signal indicating data to be written to the pixel 111. Here, “image” refers to a still image or a moving image. One image signal line 160 is connected to k data lines 114 via a data line selection circuit 150. Therefore, in the image signal S, the data supplied to the k data lines 114 are time-division multiplexed.

選択信号線140は、選択信号入力端子145とデータ線選択回路150のデマルチプレクサー151の間を接続する。選択信号線140(140[1]〜140[k])は、選択信号入力端子145(145[1]〜145[k])から入力された選択信号SEL(SEL[1]〜SEL[k])を伝送する信号線であり、k本設けられる。選択信号SELは、順次ハイレベルとなる信号である。   The selection signal line 140 connects between the selection signal input terminal 145 and the demultiplexer 151 of the data line selection circuit 150. The selection signal line 140 (140 [1] to 140 [k]) is connected to the selection signal SEL (SEL [1] to SEL [k]) input from the selection signal input terminal 145 (145 [1] to 145 [k]). ), And k signal lines are provided. The selection signal SEL is a signal that sequentially goes high.

画像信号入力端子16は、第1配線基板31および第2配線基板32が接続される端子(電極パッド)であり、画像信号S[j]が供給される(jは、1≦j≦nを満たす整数)。この例では、第1駆動用IC21から、第1列、第3列、第5列、…第(2t−1)列の奇数列の画像信号線160に対応する画像信号入力端子16に、画像信号S[1]、S[3]、S[5]、…S[2t−1]が供給される(tは1≦t≦n/2の整数)。また、第2駆動用IC22から、第2列、第4列、第6列、…第(2t)列の偶数列の画像信号線160に対応する画像信号入力端子16に、画像信号S[2]、S[4]、S[6]、…S[2t]が供給される。画像信号Sは、いわゆるデータ信号であり、画像信号入力端子16には、画像の表示に応じた異なる波形のアナログ信号が供給される。   The image signal input terminal 16 is a terminal (electrode pad) to which the first wiring board 31 and the second wiring board 32 are connected, and is supplied with the image signal S [j] (j is 1 ≦ j ≦ n). Integer to fill). In this example, an image is input from the first driving IC 21 to the image signal input terminals 16 corresponding to the odd-numbered image signal lines 160 in the first, third, fifth,... (2t-1) th columns. The signals S [1], S [3], S [5],... S [2t-1] are supplied (t is an integer of 1 ≦ t ≦ n / 2). Further, the image signal S [2] is supplied from the second driving IC 22 to the image signal input terminals 16 corresponding to the image signal lines 160 of the even-numbered columns of the second, fourth, sixth,... , S [4], S [6],... S [2t]. The image signal S is a so-called data signal, and an analog signal having a different waveform according to the display of an image is supplied to the image signal input terminal 16.

選択信号入力端子145は、第1配線基板31および第2配線基板32に接続される端子(電極パッド)であり、パルス信号からなる選択信号SELが供給される。選択信号SELは、データ線選択回路150において、データ線114を選択するタイミング信号である。選択信号入力端子145は、第1配線基板31が接続される端子、および第2配線基板32に接続される端子が含まれており、第1配線基板31の第1駆動用IC21および第2配線基板32の第2駆動用IC22の両方あるいは一方から選択信号SELが供給される。本形態では、第1配線基板31および第2配線基板32の各々に対応する選択信号入力端子145には、同じ波形の選択信号SELが供給される。従って、選択信号入力端子145については、第1配線基板31が接続される端子、および第2配線基板32に接続される端子を区別せずに示してある。   The selection signal input terminal 145 is a terminal (electrode pad) connected to the first wiring board 31 and the second wiring board 32, and receives a selection signal SEL composed of a pulse signal. The selection signal SEL is a timing signal for selecting the data line 114 in the data line selection circuit 150. The selection signal input terminal 145 includes a terminal to which the first wiring board 31 is connected and a terminal to be connected to the second wiring board 32, and includes the first driving IC 21 and the second wiring of the first wiring board 31. The selection signal SEL is supplied from both or one of the second driving ICs 22 on the substrate 32. In the present embodiment, the selection signal SEL having the same waveform is supplied to the selection signal input terminals 145 corresponding to each of the first wiring board 31 and the second wiring board 32. Therefore, as for the selection signal input terminal 145, the terminal connected to the first wiring board 31 and the terminal connected to the second wiring board 32 are shown without distinction.

電源端子171、電源端子172、および電源端子173は、第1配線基板31および第2配線基板32に接続される端子(電極パッド)であり、第1駆動用IC21および第2配線基板32を経由せずに、上位回路から第1配線基板31および第2配線基板32を介して電源電圧が供給される。電源電圧とは、電気光学パネル100において電源として用いられる電圧であり、この例では直流電圧である。電源端子171は電圧LCCOMを供給するための端子であり、電源端子172は電圧VSSYを供給するための端子であり、電源端子173は電圧VDDYを供給するための端子である。電圧LCCOMは、液晶層に印加される電圧の基準電位となる電圧である。電圧VSSYは、走査線駆動回路130における低電圧側の電源電位となる電圧である。電圧VDDYは、走査線駆動回路130における高電圧側の電源電位となる電圧である。   The power supply terminal 171, the power supply terminal 172, and the power supply terminal 173 are terminals (electrode pads) connected to the first wiring board 31 and the second wiring board 32, and pass through the first driving IC 21 and the second wiring board 32. Instead, the power supply voltage is supplied from the upper circuit via the first wiring board 31 and the second wiring board 32. The power supply voltage is a voltage used as a power supply in the electro-optical panel 100, and is a DC voltage in this example. The power supply terminal 171 is a terminal for supplying the voltage LCCOM, the power supply terminal 172 is a terminal for supplying the voltage VSSY, and the power supply terminal 173 is a terminal for supplying the voltage VDDY. The voltage LCCOM is a voltage serving as a reference potential of a voltage applied to the liquid crystal layer. The voltage VSSY is a voltage that is a power supply potential on the low voltage side in the scanning line driving circuit 130. The voltage VDDY is a voltage that is a power supply potential on the high voltage side in the scanning line driving circuit 130.

電源端子171、172、173は各々、x方向の両側に設けられることがある。走査線駆動回路130が素子基板101の左右両側に1つずつ設けられる構成に対応するためである。本形態では、走査線駆動回路130が1つだけ構成されているため、電源端子172、173は、x方向の片側だけに設けられている。   The power supply terminals 171, 172, and 173 may be provided on both sides in the x direction. This is to support a configuration in which one scanning line driving circuit 130 is provided on each of the left and right sides of the element substrate 101. In this embodiment, since only one scanning line driving circuit 130 is configured, the power supply terminals 172 and 173 are provided only on one side in the x direction.

(デマルチプレクサー151および画素111の構成)
図3は、図2に示す画素111およびデータ線選択回路150の構成を示す説明図である。図3では、表示領域110の第i行の第(k×j−k+1)列〜第(k×j)列の画素111と、それらに対応するデマルチプレクサー151が示されている(iは、1≦i≦mを満たす整数)。
(Configuration of Demultiplexer 151 and Pixel 111)
FIG. 3 is an explanatory diagram showing the configuration of the pixel 111 and the data line selection circuit 150 shown in FIG. FIG. 3 shows the pixels 111 at the (k × j−k + 1) th to (k × j) th columns in the i-th row and the demultiplexer 151 corresponding to them in the display area 110 (i is , 1 ≦ i ≦ m).

画素111は、TFT(Thin Film Transistor)等からなる画素スイッチング素子116と、画素電極118と、液晶層120と、共通電極108と、保持容量117とを有する。画素スイッチング素子116は、画素電極118へのデータの書き込み(電圧の印加)を制御するスイッチング素子であり、本形態において、画素スイッチング素子116は、nチャネル型の電界効果トランジスターである。画素スイッチング素子116のゲート電極は走査線112に接続され、ソース電極はデータ線114に接続され、ドレイン電極は画素電極118に接続されている。走査線112にハイレベルの走査信号が供給されると画素スイッチング素子116はオン状態になり、画素電極118に画像信号が供給される。走査線112にローレベルの走査信号が供給されると画素スイッチング素子116はオフ状態になる。共通電極108はすべての画素111について共通である。共通電極108には共通電圧LCCOMが印加される。液晶層120には、画素電極118と共通電極108との電位差に相当する電圧が印加され、この電圧に応じて光学的特性(透過率または反射率)が変化する。保持容量117は、画素電極118と共通電圧VCOMとの電位差に相当する電荷を保持する。本形態において、共通電圧VCOMと共通電圧LCCOMとは等しい。以下、ある特定の画素群において画素111に含まれる要素の各々を区別するときは、画素スイッチング素子116[s]のように表記して区別する(sは、1≦s≦kを満たす整数)。   The pixel 111 has a pixel switching element 116 such as a TFT (Thin Film Transistor), a pixel electrode 118, a liquid crystal layer 120, a common electrode 108, and a storage capacitor 117. The pixel switching element 116 is a switching element that controls writing of data (application of voltage) to the pixel electrode 118. In this embodiment, the pixel switching element 116 is an n-channel type field effect transistor. The gate electrode of the pixel switching element 116 is connected to the scanning line 112, the source electrode is connected to the data line 114, and the drain electrode is connected to the pixel electrode 118. When a high-level scanning signal is supplied to the scanning line 112, the pixel switching element 116 is turned on, and an image signal is supplied to the pixel electrode 118. When a low-level scan signal is supplied to the scan line 112, the pixel switching element 116 is turned off. The common electrode 108 is common to all the pixels 111. A common voltage LCCOM is applied to the common electrode 108. A voltage corresponding to a potential difference between the pixel electrode 118 and the common electrode 108 is applied to the liquid crystal layer 120, and optical characteristics (transmittance or reflectance) change according to the voltage. The storage capacitor 117 holds a charge corresponding to a potential difference between the pixel electrode 118 and the common voltage VCOM. In this embodiment, the common voltage VCOM and the common voltage LCCOM are equal. Hereinafter, when distinguishing each of the elements included in the pixel 111 in a certain pixel group, the distinction is represented by a pixel switching element 116 [s] (s is an integer satisfying 1 ≦ s ≦ k). .

デマルチプレクサー151は、選択信号SEL[1]〜SEL[k]に応じて選択されたデータ線114に、画像信号Sを供給する回路である。例えば、デマルチプレクサー151は、図2に示す第1画素群111hおよび第2画素群111iの各々から画像信号の供給先となる第1画素列111eおよび第2画素列111fを選択する。デマルチプレクサー151には、画像信号入力端子16から入力された画像信号Sが、画像信号線160を介して供給される。一つのデマルチプレクサー151は、1つの画像信号入力部と、k個の選択信号入力部と、k個の画像信号出力部と、k個のスイッチング素子152(152[1]〜152[k])とを有し、画像信号線160を介して1つの画像信号入力端子161と、選択信号線140を介してk個の選択信号入力端子145(145[1]〜145[k])と、k個のデータ線114とに接続される。スイッチング素子152は、ゲートに入力される選択信号SELに応じてデータ線114(画素列)を選択するためのスイッチング素子である。   The demultiplexer 151 is a circuit that supplies the image signal S to the data line 114 selected according to the selection signals SEL [1] to SEL [k]. For example, the demultiplexer 151 selects the first pixel column 111e and the second pixel column 111f to which the image signal is to be supplied from each of the first pixel group 111h and the second pixel group 111i shown in FIG. The image signal S input from the image signal input terminal 16 is supplied to the demultiplexer 151 via the image signal line 160. One demultiplexer 151 has one image signal input unit, k selection signal input units, k image signal output units, and k switching elements 152 (152 [1] to 152 [k]). ), One image signal input terminal 161 via the image signal line 160, and k selection signal input terminals 145 (145 [1] to 145 [k]) via the selection signal line 140; It is connected to k data lines 114. The switching element 152 is a switching element for selecting the data line 114 (pixel column) according to the selection signal SEL input to the gate.

スイッチング素子152[1]のゲート電極は、選択信号線140[1]に接続され、ソース電極は第j列の画像信号線160に接続され、ドレイン電極は第(4j−3)列のデータ線114(すなわち、第j番目の画素群の画素スイッチング素子116[1]のソース電極)に接続されている。選択信号線140[1]にハイレベルの選択信号SEL[1]が供給されるとスイッチング素子152はオン状態になり、第j列の画像信号線160と第(4j−3)列のデータ線114とが低インピーダンス状態になり導通する。すなわち、第(4j−3)列のデータ線114に画像信号S[j]が供給される。選択信号線140[1]にローレベルの選択信号SEL[1]が供給されるとスイッチング素子152[1]はオフ状態になり、第j列の画像信号線160と第(4j−3)列のデータ線114とが高インピーダンス状態になる。   The gate electrode of the switching element 152 [1] is connected to the selection signal line 140 [1], the source electrode is connected to the image signal line 160 in the j-th column, and the drain electrode is the data line in the (4j-3) -th column. 114 (that is, the source electrode of the pixel switching element 116 [1] of the j-th pixel group). When the high-level selection signal SEL [1] is supplied to the selection signal line 140 [1], the switching element 152 is turned on, and the j-th image signal line 160 and the (4j-3) -th data line are provided. 114 is in a low impedance state and is conductive. That is, the image signal S [j] is supplied to the data line 114 in the (4j-3) th column. When the low-level selection signal SEL [1] is supplied to the selection signal line 140 [1], the switching element 152 [1] is turned off, and the jth image signal line 160 and the (4j-3) th column are turned off. Data line 114 is in a high impedance state.

スイッチング素子152[2]のゲート電極は、選択信号線140[2]に接続され、ソース電極は第j列の画像信号線160に接続され、ドレイン電極は第(4j−2)列のデータ線114に接続されている。選択信号線140[2]にハイレベルの選択信号SEL[2]が供給されるとスイッチング素子152[2]はオン状態になり、第j列の画像信号線160と第(4j−2)列のデータ線114とが導通する。すなわち、第(4j−2)列のデータ線114に画像信号S[j]が供給される。選択信号線140[2]にローレベルの選択信号SEL[2]が供給されるとスイッチング素子152[2]はオフ状態になり、第j列の画像信号線160と第(4j−2)列のデータ線114とが高インピーダンス状態になる。   The gate electrode of the switching element 152 [2] is connected to the selection signal line 140 [2], the source electrode is connected to the image signal line 160 of the j-th column, and the drain electrode is the data line of the (4j-2) -th column. 114 is connected. When the high-level selection signal SEL [2] is supplied to the selection signal line 140 [2], the switching element 152 [2] is turned on, and the j-th image signal line 160 and the (4j-2) -th column are turned on. Is electrically connected to the data line 114. That is, the image signal S [j] is supplied to the data line 114 in the (4j-2) th column. When the low-level selection signal SEL [2] is supplied to the selection signal line 140 [2], the switching element 152 [2] is turned off, and the image signal line 160 of the j-th column and the (4j-2) -th column Data line 114 is in a high impedance state.

スイッチング素子152[3]のゲート電極は、選択信号線140[3]に接続され、ソース電極は第j列の画像信号線160に接続され、ドレイン電極は第(4j−1)列のデータ線114(すなわち、第j番目の画素群の画素スイッチング素子116[3]のソース電極)に接続されている。選択信号線140[3]にハイレベルの選択信号SEL[3]が供給されるとスイッチング素子152[3]はオン状態になり、第j列の画像信号線160と第(4j−1)列のデータ線114とが導通する。すなわち、第(4j−1)列のデータ線114に画像信号S[j]が供給される。選択信号線140[3]にローレベルの選択信号SEL[3]が供給されるとスイッチング素子152[3]はオフ状態になり、第j列の画像信号線160と第(4j−1)列のデータ線114とが高インピーダンス状態になる。   The gate electrode of the switching element 152 [3] is connected to the selection signal line 140 [3], the source electrode is connected to the j-th column image signal line 160, and the drain electrode is the (4j-1) -th column data line. 114 (that is, the source electrode of the pixel switching element 116 [3] of the j-th pixel group). When the high-level selection signal SEL [3] is supplied to the selection signal line 140 [3], the switching element 152 [3] is turned on, and the j-th image signal line 160 and the (4j-1) -th column are turned on. Is electrically connected to the data line 114. That is, the image signal S [j] is supplied to the data line 114 of the (4j-1) th column. When the low-level selection signal SEL [3] is supplied to the selection signal line 140 [3], the switching element 152 [3] is turned off, and the image signal line 160 of the j-th column and the (4j-1) -th column Data line 114 is in a high impedance state.

スイッチング素子152[4]のゲート電極は、選択信号線140[4]に接続され、ソース電極は第j列の画像信号線160に接続され、ドレイン電極は第4j列のデータ線114(すなわち、第j列の画素群の画素スイッチング素子116[4]のソース電極)に接続されている。選択信号線140[4]にハイレベルの選択信号SEL[4]が供給されるとスイッチング素子152[4]はオン状態になり、第j列の画像信号線160と第4j列のデータ線114とが導通する。すなわち、第4j列のデータ線114に画像信号S[j]が供給される。選択信号線140[4]にローレベルの選択信号SEL[4]が供給されるとスイッチング素子152[4]はオフ状態になり、第j列の画像信号線160と第4j列のデータ線114とが高インピーダンス状態になる。   The gate electrode of the switching element 152 [4] is connected to the selection signal line 140 [4], the source electrode is connected to the j-th column image signal line 160, and the drain electrode is the 4j-th column data line 114 (ie, (The source electrode of the pixel switching element 116 [4] of the pixel group in the j-th column). When the high-level selection signal SEL [4] is supplied to the selection signal line 140 [4], the switching element 152 [4] is turned on, and the j-th image signal line 160 and the 4j-th data line 114 are provided. Are conducted. That is, the image signal S [j] is supplied to the data line 114 of the 4jth column. When the low-level selection signal SEL [4] is supplied to the selection signal line 140 [4], the switching element 152 [4] is turned off, and the image signal line 160 in the j-th column and the data line 114 in the 4j-th column are turned off. Are in a high impedance state.

(動作)
図4は、図1に示す電気光学装置1の動作例を示すタイミングチャートである。図4では、水平同期信号Hsync、走査信号Y1、Y2、Y3…Ym、走査信号Y1、Y2、Y3、…Ymがハイレベルのタイミングに対応した選択信号SEL[1]〜[k]、および画像信号S[1]〜[n]を図示している。
(motion)
FIG. 4 is a timing chart showing an operation example of the electro-optical device 1 shown in FIG. In FIG. 4, the horizontal synchronization signal Hsync, the scanning signals Y1, Y2, Y3... Ym, the selection signals SEL [1] to [k] corresponding to the timings at which the scanning signals Y1, Y2, Y3,. The signals S [1] to S [n] are illustrated.

画像信号S[j]には、対応する画素群のk本の画素111である第[k×j−k+1]〜第[k×j]列の画素111に書き込まれるデータが時分割多重されている。また、S[j]が奇数番目のS[2t−1]である場合は、第1駆動用IC21から奇数番目の画素群のデータ線114に供給される。また、S[j]が偶数番目のS[2t]である場合は、第2駆動用IC22から偶数番目の画素群のデータ線114に供給される。かかる構成によれば、第1駆動用IC21および第2駆動用IC22の2つの駆動用ICを用いているため、1つの駆動用ICを用いた場合と比較して1周期で2倍の画素に対してデータの書き込みを行うことができる。   In the image signal S [j], data to be written to the pixels 111 of the [k × j−k + 1] to [k × j] columns, which are the k pixels 111 of the corresponding pixel group, are time-division multiplexed. I have. If S [j] is an odd-numbered S [2t-1], the first driving IC 21 supplies the data line 114 to the odd-numbered pixel group. If S [j] is an even-numbered S [2t], the second driving IC 22 supplies the data line 114 to the even-numbered pixel group. According to such a configuration, two driving ICs, ie, the first driving IC 21 and the second driving IC 22, are used. Therefore, the number of pixels is twice as large in one cycle as compared with the case where one driving IC is used. Data can be written to the memory.

図4に示すタイミングチャートに基づいて画像を表示するにあたって、本形態では、1つの水平走査期間H毎にプリチャージ期間Tprが設けられており、かかるプリチャージ期間Tprでは、画像信号S1〜S(n)がプリチャージ電圧Vprに設定される。かかるプリチャージ電圧Vprは、画像信号S1〜S(n)と同様、第1駆動用IC21および第2駆動用IC22から出力される。また、プリチャージ期間Tprでは、選択信号SEL[1]〜[k]がハイレベルとなる。従って、1つの水平走査期間H毎に、全てのデータ線114に対して、データ線選択回路150を介してプリチャージ電圧Vprが供給され、その後、画像信号S1〜S[n]が供給される。   In displaying an image based on the timing chart shown in FIG. 4, in the present embodiment, a precharge period Tpr is provided for each horizontal scanning period H, and in such a precharge period Tpr, the image signals S1 to S ( n) is set to the precharge voltage Vpr. The precharge voltage Vpr is output from the first driving IC 21 and the second driving IC 22 similarly to the image signals S1 to S (n). In the precharge period Tpr, the selection signals SEL [1] to SEL [k] are at a high level. Therefore, the precharge voltage Vpr is supplied to all the data lines 114 via the data line selection circuit 150 for each horizontal scanning period H, and thereafter, the image signals S1 to S [n] are supplied. .

本形態において、電気光学装置1では、1フレーム毎に画像信号S1〜S(n)の極性が反転する駆動方式が採用されている。従って、プリチャージ期間Tprにおいて正極性の第1プリチャージ電圧Vpr1が全てのデータ線114に供給された後、次の水平走査期間Hでは、プリチャージ期間Tprにおいて負極性の第2プリチャージ電圧Vpr2が全てのデータ線114に供給される。   In the present embodiment, the electro-optical device 1 employs a driving method in which the polarities of the image signals S1 to S (n) are inverted for each frame. Therefore, after the first precharge voltage Vpr1 of the positive polarity is supplied to all the data lines 114 in the precharge period Tpr, in the next horizontal scanning period H, the second precharge voltage Vpr2 of the negative polarity in the precharge period Tpr. Is supplied to all the data lines 114.

(駆動用IC2の構成)
図5を参照して、図1に示す駆動用IC2の構成を説明する。図5は、図1に示す駆動用IC2の構成を示す説明図である。なお、以下の説明では、第1駆動用IC21と第2駆動用IC22とは構成が同一であるため、第1駆動用IC21および第2駆動用IC22を区別せずに、駆動用IC2として説明する。また、図5では、特徴が分かりやすいように、駆動用IC2に形成される配線や回路等のうち、画像信号の出力回路240に関係する部分のみを示してある。
(Configuration of driving IC 2)
The configuration of the driving IC 2 shown in FIG. 1 will be described with reference to FIG. FIG. 5 is an explanatory diagram showing the configuration of the driving IC 2 shown in FIG. In the following description, since the first driving IC 21 and the second driving IC 22 have the same configuration, the first driving IC 21 and the second driving IC 22 will be described as the driving IC 2 without distinction. . FIG. 5 shows only a portion related to the image signal output circuit 240 among wirings, circuits, and the like formed in the driving IC 2 for easy understanding of characteristics.

図5において、駆動用IC2(第1駆動用IC21と第2駆動用IC22)は、画像信号を出力する複数(n/2個)の出力回路240と、1フレーム分の画像データを1水平走査期間H毎のデジタルデータに変換して出力回路240に出力するデータ処理回路200と、各種信号や電圧を出力するタイミングを制御する制御回路250とを有している。データ処理回路200および制御回路250には、図1に示す配線基板3から駆動用IC2の入力端子281を介して各種データや信号が入力される。複数の出力回路240は、駆動用IC2の一方方向Aに配列されており、一方方向Aは、駆動用IC2の長辺に沿う方向である。なお、図示を省略するが、駆動用IC2には選択信号SELの生成回路や出力回路も形成されている。   In FIG. 5, a driving IC 2 (first driving IC 21 and second driving IC 22) includes a plurality of (n / 2) output circuits 240 for outputting image signals and one horizontal scan of image data for one frame. It has a data processing circuit 200 that converts the data into digital data for each period H and outputs the digital data to the output circuit 240, and a control circuit 250 that controls the timing of outputting various signals and voltages. Various data and signals are input to the data processing circuit 200 and the control circuit 250 from the wiring board 3 shown in FIG. 1 via the input terminal 281 of the driving IC 2. The plurality of output circuits 240 are arranged in one direction A of the driving IC 2, and the one direction A is a direction along the long side of the driving IC 2. Although not shown, the drive IC 2 is also provided with a generation circuit and an output circuit for the selection signal SEL.

複数の出力回路240は各々、データ処理回路200から出力されたデジタルデータをアナログ信号に変換するDA変換回路203と、DA変換回路203から出力されたアナログ信号を増幅するオペアンプ204とを有しており、オペアンプ204から他方方向B(一方方向Aに対して交差する方向;駆動用IC2の短辺に沿う方向)に延在する出力線208の先端は、駆動用IC2の出力端子282に接続されている。出力線208の途中位置にはスイッチ205が挿入されており、スイッチ205は、制御回路250の制御の下、開閉動作を行う。なお、出力端子282のうち、第1出力端子282aは、図2に示す第1画素群111hに画像信号を出力し、第2出力端子282bは、図2に示す第2画素群111iに画像信号を出力する。   Each of the plurality of output circuits 240 includes a DA conversion circuit 203 that converts digital data output from the data processing circuit 200 into an analog signal, and an operational amplifier 204 that amplifies the analog signal output from the DA conversion circuit 203. The tip of an output line 208 extending from the operational amplifier 204 in the other direction B (a direction intersecting the one direction A; a direction along a short side of the driving IC 2) is connected to an output terminal 282 of the driving IC 2. ing. A switch 205 is inserted at an intermediate position of the output line 208, and the switch 205 performs an opening and closing operation under the control of the control circuit 250. Note that among the output terminals 282, the first output terminal 282a outputs an image signal to the first pixel group 111h shown in FIG. 2, and the second output terminal 282b outputs an image signal to the second pixel group 111i shown in FIG. Is output.

駆動用IC2では、一方方向Aに延在する第1配線26が延在しており、かかる第1配線26には、図1に示す配線基板3から駆動用IC2の入力端子283を介して正極性の第1プリチャージ電圧Vpr1が供給される。第1配線26は、全ての出力線208のスイッチ205と出力端子282とを接続する部分に対してスイッチ206を介して接続している。スイッチ206は、制御回路250の制御の下、開閉動作を行う。   In the driving IC 2, a first wiring 26 extending in one direction A extends, and the first wiring 26 has a positive electrode from the wiring board 3 shown in FIG. 1 via an input terminal 283 of the driving IC 2. The first precharge voltage Vpr1 is supplied. The first wiring 26 is connected via a switch 206 to a portion of all the output lines 208 connecting the switch 205 and the output terminal 282. The switch 206 performs an opening / closing operation under the control of the control circuit 250.

また、駆動用IC2には、一方方向Aに延在する第2配線27が延在しており、かかる第2配線27には、図1に示す配線基板3から駆動用IC2の入力端子286を介して負極性の第2プリチャージ電圧Vpr2が供給される。第2配線27は、全ての出力線208のスイッチ205と出力端子282とを接続する部分に対してスイッチ207を介して接続しており、スイッチ207は、制御回路250の制御の下、開閉動作を行う。   Further, a second wiring 27 extending in one direction A extends to the driving IC 2, and the input terminal 286 of the driving IC 2 from the wiring board 3 shown in FIG. The second precharge voltage Vpr2 of the negative polarity is supplied through this. The second wiring 27 is connected via a switch 207 to a portion connecting the switch 205 and the output terminal 282 of all the output lines 208, and the switch 207 operates under the control of the control circuit 250. I do.

従って、図5に示すプリチャージ期間Tprにおいて、スイッチ206をオン状態とし、スイッチ205、207をオフ状態にすれば、駆動用IC2は、出力線208、出力端子282および配線基板3を介して電気光学パネル100に第1プリチャージ電圧Vpr1を出力するので、第1プリチャージ電圧Vpr1を全てのデータ線114に供給することができる。その後、スイッチ205をオン状態とし、スイッチ206、207をオフ状態にすれば、駆動用IC2は、出力線208、出力端子282および配線基板3を介して電気光学パネル100に画像信号を供給することができる。   Therefore, when the switch 206 is turned on and the switches 205 and 207 are turned off in the precharge period Tpr shown in FIG. 5, the driving IC 2 is electrically connected via the output line 208, the output terminal 282, and the wiring board 3. Since the first precharge voltage Vpr1 is output to the optical panel 100, the first precharge voltage Vpr1 can be supplied to all the data lines 114. Thereafter, when the switch 205 is turned on and the switches 206 and 207 are turned off, the driving IC 2 supplies an image signal to the electro-optical panel 100 via the output line 208, the output terminal 282, and the wiring board 3. Can be.

また、図5に示す次の水平走査期間Hのプリチャージ期間Tprにおいて、スイッチ207をオン状態とし、スイッチ205、206をオフ状態にすれば、駆動用IC2は、出力線208、出力端子282および配線基板3を介して電気光学パネル100に第2プリチャージ電圧Vpr2を出力し、第2プリチャージ電圧Vpr2を全てのデータ線114に供給することができる。その後、スイッチ205をオン状態とし、スイッチ206、207をオフ状態にすれば、駆動用IC2は、出力線208、出力端子282および配線基板3を介して電気光学パネル100に画像信号を供給することができる。   Further, in the precharge period Tpr of the next horizontal scanning period H shown in FIG. 5, when the switch 207 is turned on and the switches 205 and 206 are turned off, the driving IC 2 outputs the output line 208, the output terminal 282, and The second precharge voltage Vpr2 can be output to the electro-optical panel 100 via the wiring board 3, and the second precharge voltage Vpr2 can be supplied to all the data lines 114. Thereafter, when the switch 205 is turned on and the switches 206 and 207 are turned off, the driving IC 2 supplies an image signal to the electro-optical panel 100 via the output line 208, the output terminal 282, and the wiring board 3. Can be.

(実装構造体4の配線補強構構造の第1例)
図6は、図5に示す第1配線26および第2配線27に対する補強構造の第1例を模式的に示す説明図である。図6では、特徴が分かりやすいように、駆動用IC2の端子や、配線基板3の電極および配線を少なく示してある。また、駆動用IC2に形成される配線や回路等については、プリチャージ電圧Vprが印加される配線のみを示してある。また、以下の説明では、第1駆動用IC21および第2駆動用IC22を区別せずに、駆動用IC2とし、第1配線基板31および第2配線基板32を区別せずに配線基板3とし、第1実装構造体41および第2実装構造体42を区別せずに実装構造体4として説明する。
(First example of wiring reinforcement structure of mounting structure 4)
FIG. 6 is an explanatory diagram schematically showing a first example of a reinforcing structure for the first wiring 26 and the second wiring 27 shown in FIG. In FIG. 6, the terminals of the driving IC 2 and the electrodes and wirings of the wiring board 3 are shown in a small number for easy understanding of the characteristics. In addition, as for wirings, circuits, and the like formed in the driving IC 2, only wirings to which the precharge voltage Vpr is applied are shown. In the following description, the first driving IC 21 and the second driving IC 22 are referred to as the driving IC 2 without distinction, and the first wiring board 31 and the second wiring board 32 are referred to as the wiring board 3 without distinction. The first mounting structure 41 and the second mounting structure 42 will be described as the mounting structure 4 without distinction.

図6に示す実装構造体4において、配線基板3では、電気光学パネル100の側とは反対側に位置する一方側の端部に上位回路(図示せず)と接続される複数の入力電極301が配列され、他方側の端部には、電気光学パネル100と接続される複数の出力電極302が形成されている。また、配線基板3の入力電極301と出力電極302との間には、駆動用IC2が実装される実装領域30が形成されている。   In the mounting structure 4 shown in FIG. 6, in the wiring board 3, a plurality of input electrodes 301 connected to an upper circuit (not shown) are provided at one end located on the side opposite to the electro-optical panel 100. Are arranged, and a plurality of output electrodes 302 connected to the electro-optical panel 100 are formed at the other end. Further, between the input electrode 301 and the output electrode 302 of the wiring board 3, a mounting area 30 in which the driving IC 2 is mounted is formed.

実装領域30において、入力電極301の側の端部には、駆動用IC2の入力端子281等が接続される電極381が一方方向Aに沿って配列されている。電極381には、駆動用IC2の入力端子283が接続される電極383と、駆動用IC2の入力端子286が接続される電極386とが含まれている。複数の入力電極301は各々、複数の電極381に配線34を介して接続している。また、実装領域30において、出力電極302の側の端部には、駆動用IC2の出力端子282が接続される複数の電極382が一方方向Aに沿って配列されている。複数の電極382は各々、複数の出力電極302に配線35を介して接続している。   In the mounting area 30, electrodes 381 to which the input terminals 281 of the driving IC 2 and the like are connected are arranged along one direction A at the end on the input electrode 301 side. The electrode 381 includes an electrode 383 to which the input terminal 283 of the driving IC 2 is connected, and an electrode 386 to which the input terminal 286 of the driving IC 2 is connected. Each of the plurality of input electrodes 301 is connected to the plurality of electrodes 381 via the wiring 34. In the mounting area 30, a plurality of electrodes 382 to which the output terminal 282 of the driving IC 2 is connected are arranged along one direction A at an end on the side of the output electrode 302. Each of the plurality of electrodes 382 is connected to the plurality of output electrodes 302 via the wiring 35.

配線基板3において、複数の電極382が配列されている領域に対して一方方向Aと反対側で隣り合う領域には、配線35が接続されていない2つの電極384、387が形成され、複数の電極382に対して電極384、387とは反対側の領域(電極384、387に対して一方方向Aで離間する領域)には、配線35が接続されていない2つの電極385、388が形成されている。これに対して、駆動用IC2において、複数の出力端子282が配列されている領域に一方方向Aの反対側で隣り合う領域には、電極384と接続する端子284と、電極387と接続する端子287とが形成されている。また、駆動用IC2において、複数の出力端子282に対して端子284、287とは反対側の領域(端子284、287に対して一方方向Aで離間する領域)には、電極385と接続する端子285と、電極388と接続する端子288とが形成されている。   In the wiring board 3, two electrodes 384 and 387 to which the wiring 35 is not connected are formed in a region adjacent to the region where the plurality of electrodes 382 are arranged on the side opposite to the one direction A, and Two electrodes 385 and 388 to which the wiring 35 is not connected are formed in a region on the opposite side of the electrode 382 from the electrodes 384 and 387 (a region separated from the electrodes 384 and 387 in one direction A). ing. On the other hand, in the driving IC 2, a region adjacent to the region where the plurality of output terminals 282 are arranged on the opposite side in the one direction A is provided with a terminal 284 connected to the electrode 384 and a terminal connected to the electrode 387. 287 are formed. In the driving IC 2, a terminal connected to the electrode 385 is provided in a region on the opposite side of the plurality of output terminals 282 from the terminals 284 and 287 (a region separated from the terminals 284 and 287 in one direction A). 285 and a terminal 288 connected to the electrode 388 are formed.

本形態において、端子284は、入力端子283に対して他方方向Bで離間する位置に配置され、端子287は、入力端子286に対して他方方向Bで離間する位置に配置されている。従って、配線基板3において、電極384は、電極383に対して他方方向Bで離間する位置に配置され、電極387は、電極386に対して他方方向Bで離間する位置に配置されている。   In this embodiment, the terminal 284 is arranged at a position separated from the input terminal 283 in the other direction B, and the terminal 287 is arranged at a position separated from the input terminal 286 in the other direction B. Therefore, in the wiring board 3, the electrode 384 is arranged at a position separated from the electrode 383 in the other direction B, and the electrode 387 is arranged at a position separated from the electrode 386 in the other direction B.

本形態において、各入力端子283、端子284、285、および電極383、384、385と、本発明における「第1端子」、「第2端子」、「第3端子」、「第1電極」、「第2電極」、「第3電極」との関係は以下の通りである。
入力端子283=本発明における「第1端子」
端子284=本発明における「第2端子」
端子285=本発明における「第3端子」
電極383=本発明における「第1電極」
電極384=本発明における「第2電極」
電極385=本発明における「第3電極」
In this embodiment, each of the input terminals 283, terminals 284, 285, and the electrodes 383, 384, 385, and the "first terminal", "second terminal", "third terminal", "first electrode", The relationship between the “second electrode” and the “third electrode” is as follows.
Input terminal 283 = “first terminal” in the present invention
Terminal 284 = “second terminal” in the present invention
Terminal 285 = “third terminal” in the present invention
Electrode 383 = "first electrode" in the present invention
Electrode 384 = "second electrode" in the present invention
Electrode 385 = "third electrode" in the present invention

このように構成した実装構造体4において、第1配線26は、一方方向Aの反対側の端部が入力端子283(第1端子)に接続されており、入力端子283は電極383(第1電極)に接続されている。従って、配線基板3は、第1配線26の一方方向Aの反対側の端部のみを介して第1配線26に第1プリチャージ電圧Vpr1を給電する。ここで、第1配線26は、入力端子283(第1端子)と端子284(第2端子)とを接続する接続する第1部分261と、第1部分261から一方方向Aに延在する第2部分262と、第2部分262から延在して端子285(第3端子)に接続する第3部分263とを備えている。また、配線基板3は、駆動用IC2と重なる位置に第1配線26に並列に電気的に接続された第1補強線36を有している。本形態において、第1補強線36は、電極384(第2電極)と電極385(第3電極)とに接続しており、第1配線26の延在方向の両側の端部に電気的に接続されている。   In the mounting structure 4 configured as described above, the end of the first wiring 26 on the opposite side in the one direction A is connected to the input terminal 283 (first terminal), and the input terminal 283 is connected to the electrode 383 (first terminal). Electrode). Therefore, the wiring substrate 3 supplies the first precharge voltage Vpr1 to the first wiring 26 only through the end of the first wiring 26 opposite to the one direction A. Here, the first wiring 26 includes a first portion 261 for connecting the input terminal 283 (first terminal) and the terminal 284 (second terminal), and a first portion 261 extending in one direction A from the first portion 261. A second portion 262 and a third portion 263 extending from the second portion 262 and connecting to the terminal 285 (third terminal) are provided. The wiring board 3 has a first reinforcing wire 36 electrically connected in parallel to the first wiring 26 at a position overlapping the driving IC 2. In the present embodiment, the first reinforcing wire 36 is connected to the electrode 384 (second electrode) and the electrode 385 (third electrode), and is electrically connected to both ends in the extending direction of the first wiring 26. It is connected.

また、本形態の実装構造体4において、第2配線27は、一方方向Aの反対側の端部が入力端子286(第4端子)に接続されており、入力端子286は電極386(第4電極)に接続されている。従って、配線基板3は、第2配線27の一方方向Aの反対側の端部のみを介して第2配線27に第2プリチャージ電圧Vpr2を給電する。ここで、第2配線27は、入力端子286(第4端子)と端子287(第5端子)とを接続する接続する第4部分271と、第4部分271から一方方向Aに延在する第5部分272と、第5部分272から延在して端子288(第6端子)に接続する第6部分273とを備えている。また、配線基板3は、駆動用IC2と重なる位置に第2配線27に並列に電気的に接続された第2補強線37を有している。本形態において、第2補強線37は、電極387(第5電極)と電極388(第6電極)とに接続しており、第2配線27の延在方向の両側の端部に電気的に接続されている。   In the mounting structure 4 of the present embodiment, the second wiring 27 has an end opposite to the one direction A connected to the input terminal 286 (fourth terminal), and the input terminal 286 is connected to the electrode 386 (fourth terminal). Electrode). Therefore, the wiring board 3 supplies the second precharge voltage Vpr2 to the second wiring 27 only through the end of the second wiring 27 on the opposite side in the one direction A. Here, the second wiring 27 includes a fourth portion 271 for connecting the input terminal 286 (fourth terminal) and the terminal 287 (fifth terminal), and a second portion 27 extending in one direction A from the fourth portion 271. A fifth portion 272 and a sixth portion 273 extending from the fifth portion 272 and connecting to the terminal 288 (sixth terminal) are provided. The wiring board 3 has a second reinforcing wire 37 electrically connected in parallel with the second wiring 27 at a position overlapping the driving IC 2. In this embodiment, the second reinforcing wire 37 is connected to the electrode 387 (fifth electrode) and the electrode 388 (sixth electrode), and is electrically connected to both ends of the second wiring 27 in the extending direction. It is connected.

従って、本形態の電気光学装置1および実装構造体4では、駆動用IC2の内部で一方方向Aに延在する第1配線26に対して、配線基板3に形成された第1補強線36が並列に電気的に接続しているため、第1配線26の抵抗を低下させたのと同様な効果を奏する。従って、第1配線26が延在する一方方向Aにおいて、第1配線26の電圧が変動しにくい。それ故、電気光学パネル100の第1画素群111hおよび第2画素群111i等の各画素群に供給する第1プリチャージ電圧Vpr1がばらつくという事態が発生しにくい。   Therefore, in the electro-optical device 1 and the mounting structure 4 of the present embodiment, the first reinforcing wires 36 formed on the wiring board 3 are provided with respect to the first wirings 26 extending in the one direction A inside the driving IC 2. Since they are electrically connected in parallel, the same effect as when the resistance of the first wiring 26 is reduced can be obtained. Therefore, in the one direction A in which the first wiring 26 extends, the voltage of the first wiring 26 does not easily change. Therefore, a situation in which the first precharge voltage Vpr1 supplied to each pixel group such as the first pixel group 111h and the second pixel group 111i of the electro-optical panel 100 is unlikely to occur.

また、駆動用IC2の内部で一方方向Aに延在する第2配線27に対して、配線基板3に形成された第2補強線37が並列に電気的に接続しているため、第2配線27の抵抗を低下させたのと同様な効果を奏する。従って、第2配線27が延在する一方方向Aにおいて、第2配線27の電圧が変動しにくい。それ故、電気光学パネル100の第1画素群111hおよび第2画素群111i等の各画素群に供給する第2プリチャージ電圧Vpr2がばらつくという事態が発生しにくい。   Further, since the second reinforcing wire 37 formed on the wiring board 3 is electrically connected in parallel to the second wiring 27 extending in the one direction A inside the driving IC 2, the second wiring This has the same effect as lowering the resistance of No. 27. Therefore, in the one direction A in which the second wiring 27 extends, the voltage of the second wiring 27 does not easily change. Therefore, it is unlikely that the second precharge voltage Vpr2 supplied to each pixel group such as the first pixel group 111h and the second pixel group 111i of the electro-optical panel 100 varies.

また、第1補強線36および第2補強線37は、駆動用IC2と重なる位置に設けられているので、配線基板3が片面の単層基板であっても、第1補強線36および第2補強線37のレイアウトが配線基板3の他の配線の影響を受けにくい。また、配線基板3が片面の単層基板であっても、第1補強線36および第2補強線37は、駆動用IC2と重なる位置に設けられているので、配線基板3における配線のレイアウトに影響を及ぼしにくい。それ故、駆動用IC2に形成した第1配線26および第2配線27に対する補強を適正に行うことができる。   Further, since the first reinforcing lines 36 and the second reinforcing lines 37 are provided at positions overlapping the driving ICs 2, even if the wiring board 3 is a single-sided single-layer substrate, the first reinforcing lines 36 and the second reinforcing lines 37 are provided. The layout of the reinforcing wires 37 is less likely to be affected by other wiring of the wiring board 3. Further, even if the wiring substrate 3 is a single-sided single-layer substrate, the first reinforcing lines 36 and the second reinforcing lines 37 are provided at positions overlapping with the driving IC 2, so that the wiring layout on the wiring substrate 3 can be improved. Less likely to affect. Therefore, the first wiring 26 and the second wiring 27 formed on the driving IC 2 can be appropriately reinforced.

また、第1補強線36は、第1配線26の抵抗を低下させたのと同様な効果を奏し、第2補強線37は、第2配線27の抵抗を低下させたのと同様な効果を奏する。従って、配線基板3から第1配線26および第2配線27に電圧を供給する電極383、386や入力端子283、286を各々、駆動用IC2の長辺方向の1個所に設ければよいという利点がある。   Further, the first reinforcing wire 36 has the same effect as reducing the resistance of the first wiring 26, and the second reinforcing wire 37 has the same effect as reducing the resistance of the second wiring 27. Play. Therefore, the electrodes 383 and 386 for supplying a voltage from the wiring board 3 to the first wiring 26 and the second wiring 27 and the input terminals 283 and 286 may be provided at one position in the long side direction of the driving IC 2. There is.

(実装構造体4の配線補強構構造の第2例)
図7は、図5に示す第1配線26および第2配線27に対する補強構造の第2例を模式的に示す説明図である。なお、本例の基本的な構成は、図6を参照して説明した形態と同様であるため、共通する部分には同一の符号を付して図示し、それらの説明を省略する。
(Second example of wiring reinforcement structure of mounting structure 4)
FIG. 7 is an explanatory diagram schematically showing a second example of a reinforcing structure for the first wiring 26 and the second wiring 27 shown in FIG. Note that the basic configuration of this example is the same as the embodiment described with reference to FIG. 6, and thus common portions are denoted by the same reference numerals, and description thereof is omitted.

図7に示すように、本形態においても、図6を参照した形態と同様、第1配線26は、入力端子283(第1端子)と端子284(第2端子)とを接続する接続する第1部分261と、第1部分261から一方方向Aに延在する第2部分262と、第2部分262から延在して端子285(第3端子)に接続する第3部分263とを備えている。また、配線基板3は、駆動用IC2と重なる位置に第1配線26に並列に電気的に接続された第1補強線36を有している。本形態において、第1補強線36は、電極384(第2電極)と電極385(第3電極)とに接続するとともに、電極383(第1電極)と電極384(第2電極)とに接続しており、第1配線26の延在方向の両側の端部に電気的に接続されている。   As shown in FIG. 7, in the present embodiment, as in the embodiment shown in FIG. 6, the first wiring 26 is connected to the input terminal 283 (first terminal) and the terminal 284 (second terminal). A first portion 261, a second portion 262 extending from the first portion 261 in one direction A, and a third portion 263 extending from the second portion 262 and connected to the terminal 285 (third terminal). I have. The wiring board 3 has a first reinforcing wire 36 electrically connected in parallel to the first wiring 26 at a position overlapping the driving IC 2. In this embodiment, the first reinforcing wire 36 is connected to the electrode 384 (second electrode) and the electrode 385 (third electrode), and is also connected to the electrode 383 (first electrode) and the electrode 384 (second electrode). The first wiring 26 is electrically connected to both ends in the extending direction of the first wiring 26.

また、本形態の実装構造体4において、第2配線27は、入力端子286(第4端子)と端子287(第5端子)とを接続する接続する第4部分271と、第4部分271から一方方向Aに延在する第5部分272と、第5部分272から延在して端子288(第6端子)に接続する第6部分273とを備えている。また、配線基板3は、駆動用IC2と重なる位置に第2配線27に並列に電気的に接続された第2補強線37を有している。本形態において、第2補強線37は、電極387(第5電極)と電極388(第6電極)とに接続するとともに、電極386(第4電極)と電極387(第5電極)とに接続しており、第2配線27の延在方向の両側の端部に電気的に接続されている。   Further, in the mounting structure 4 of the present embodiment, the second wiring 27 is formed from the fourth portion 271 that connects the input terminal 286 (fourth terminal) and the terminal 287 (fifth terminal) and the fourth portion 271. A fifth portion 272 extending in one direction A and a sixth portion 273 extending from the fifth portion 272 and connected to the terminal 288 (sixth terminal) are provided. The wiring board 3 has a second reinforcing wire 37 electrically connected in parallel with the second wiring 27 at a position overlapping the driving IC 2. In this embodiment, the second reinforcing wire 37 is connected to the electrode 387 (fifth electrode) and the electrode 388 (sixth electrode), and is also connected to the electrode 386 (fourth electrode) and the electrode 387 (fifth electrode). The second wiring 27 is electrically connected to both ends in the extending direction of the second wiring 27.

かかる形態でも、図6を参照して説明した形態と同様、駆動用IC2の内部で一方方向Aに延在する第1配線26に対して、配線基板3に形成された第1補強線36が並列に電気的に接続している。このため、第1配線26の抵抗を低下させたのと同様な効果を奏する等、図6を参照して説明した形態と同様な効果を奏する。   In this embodiment, similarly to the embodiment described with reference to FIG. 6, the first reinforcing wires 36 formed on the wiring board 3 correspond to the first wires 26 extending in the one direction A inside the driving IC 2. They are electrically connected in parallel. For this reason, the same effect as the embodiment described with reference to FIG. 6 can be obtained, for example, the same effect as reducing the resistance of the first wiring 26 can be obtained.

(実装構造体4の配線補強構構造の第3例)
図8は、図5に示す第1配線26および第2配線27に対する補強構造の第3例を模式的に示す説明図である。なお、本例の基本的な構成は、図6を参照して説明した形態と同様であるため、共通する部分には同一の符号を付して図示し、それらの説明を省略する。
(Third example of wiring reinforcement structure of mounting structure 4)
FIG. 8 is an explanatory diagram schematically showing a third example of a reinforcing structure for the first wiring 26 and the second wiring 27 shown in FIG. Note that the basic configuration of this example is the same as the embodiment described with reference to FIG. 6, and thus common portions are denoted by the same reference numerals, and description thereof is omitted.

図8に示す実装構造体4において、配線基板3には、複数の電極382が配列されている領域に対して一方方向Aで離間する領域には、配線35が接続されていない2つの電極385、388が形成されており、図6に示す電極384、387が形成されていない。これに対して、駆動用IC2には、複数の出力端子282が配列されている領域に対して一方方向Aで離間する領域には、電極385と接続する端子285と、電極388と接続する端子288とが形成されており、図6に示す端子284、287が形成されていない。   In the mounting structure 4 shown in FIG. 8, the wiring board 3 has two electrodes 385 to which the wiring 35 is not connected in a region separated in one direction A from a region in which the plurality of electrodes 382 are arranged. 388 are formed, and the electrodes 384 and 387 shown in FIG. 6 are not formed. On the other hand, the driving IC 2 has a terminal 285 connected to the electrode 385 and a terminal connected to the electrode 388 in a region separated in one direction A from a region in which the plurality of output terminals 282 are arranged. 288 are formed, and the terminals 284 and 287 shown in FIG. 6 are not formed.

本形態において、各入力端子283、端子285、および電極383、385と、本発明における「第1端子」、「第2端子」、「第1電極」、「第2電極」との関係は以下の通りである。
入力端子283=本発明における「第1端子」
端子285=本発明における「第2端子」
電極383=本発明における「第1電極」
電極385=本発明における「第2電極」
In this embodiment, the relationship between each input terminal 283, terminal 285, and electrodes 383, 385 and the "first terminal", "second terminal", "first electrode", and "second electrode" in the present invention is as follows. It is as follows.
Input terminal 283 = “first terminal” in the present invention
Terminal 285 = “second terminal” in the present invention
Electrode 383 = "first electrode" in the present invention
Electrode 385 = “second electrode” in the present invention

このように構成した実装構造体4において、第1配線26は、一方方向Aの反対側の端部が入力端子283(第1端子)に接続されており、入力端子283は電極383(第1電極)に接続されている。従って、配線基板3は、第1配線26の一方方向Aの反対側の端部のみを介して第1配線26に第1プリチャージ電圧Vpr1を供給している。そこで、本形態では、第1配線26は、入力端子283(第1端子)から端子285(第2端子)まで延在している。また、配線基板3は、駆動用IC2と重なる位置に第1配線26に並列に電気的に接続された第1補強線36を有している。本形態において、第1補強線36は、電極383(第1電極)から電極385(第2電極)まで延在しており、第1配線26の延在方向の両側の端部に電気的に接続されている。   In the mounting structure 4 configured as described above, the end of the first wiring 26 on the opposite side in the one direction A is connected to the input terminal 283 (first terminal), and the input terminal 283 is connected to the electrode 383 (first terminal). Electrode). Therefore, the wiring board 3 supplies the first precharge voltage Vpr1 to the first wiring 26 only through the end of the first wiring 26 on the opposite side in the one direction A. Therefore, in the present embodiment, the first wiring 26 extends from the input terminal 283 (first terminal) to the terminal 285 (second terminal). The wiring board 3 has a first reinforcing wire 36 electrically connected in parallel to the first wiring 26 at a position overlapping the driving IC 2. In the present embodiment, the first reinforcing wire 36 extends from the electrode 383 (first electrode) to the electrode 385 (second electrode), and is electrically connected to both ends in the extending direction of the first wiring 26. It is connected.

また、第2配線27は、一方方向Aの反対側の端部が入力端子286に接続されており、入力端子286は電極386に接続されている。従って、配線基板3は、第2配線27の一方方向Aの反対側の端部のみを介して第2配線27に第2プリチャージ電圧Vpr2を供給している。そこで、本形態では、第2配線27は、入力端子286から端子288まで延在している。また、配線基板3は、駆動用IC2と重なる位置に第2配線27に並列に電気的に接続された第2補強線37を有している。本形態において、第2補強線37は、電極386から電極388まで延在しており、第2配線27の延在方向の両側の端部に電気的に接続されている。   Further, the end of the second wiring 27 on the opposite side in the one direction A is connected to the input terminal 286, and the input terminal 286 is connected to the electrode 386. Therefore, the wiring substrate 3 supplies the second precharge voltage Vpr2 to the second wiring 27 only through the end of the second wiring 27 on the opposite side in the one direction A. Therefore, in the present embodiment, the second wiring 27 extends from the input terminal 286 to the terminal 288. The wiring board 3 has a second reinforcing wire 37 electrically connected in parallel with the second wiring 27 at a position overlapping the driving IC 2. In the present embodiment, the second reinforcing wire 37 extends from the electrode 386 to the electrode 388, and is electrically connected to both ends in the extending direction of the second wiring 27.

かかる形態でも、図6を参照して説明した形態と同様、駆動用IC2の内部で一方方向Aに延在する第1配線26に対して、配線基板3に形成された第1補強線36が並列に電気的に接続している。このため、第1配線26の抵抗を低下させたのと同様な効果を奏する等、図6を参照して説明した形態と同様な効果を奏する。   In this embodiment, similarly to the embodiment described with reference to FIG. 6, the first reinforcing wires 36 formed on the wiring board 3 correspond to the first wires 26 extending in the one direction A inside the driving IC 2. They are electrically connected in parallel. For this reason, the same effect as the embodiment described with reference to FIG. 6 can be obtained, for example, the same effect as reducing the resistance of the first wiring 26 can be obtained.

[他の実施の形態]
上記実施の形態では、配線基板3がフレキシブル配線基板であったが、剛性配線基板からなる配線基板3に駆動用IC2が実装されている場合に本発明を適用してもよい。また、上記実施の形態では、電気光学パネル100に接続された配線基板3に駆動用IC2が実装された実装構造体4に本発明を適用したが、素子基板101に駆動用IC2がCOG(Chip On Glass)実装された実装構造体に本発明を適用してもよい。
[Other embodiments]
In the above embodiment, the wiring substrate 3 is a flexible wiring substrate. However, the present invention may be applied to a case where the driving IC 2 is mounted on the wiring substrate 3 formed of a rigid wiring substrate. In the above-described embodiment, the present invention is applied to the mounting structure 4 in which the driving IC 2 is mounted on the wiring substrate 3 connected to the electro-optical panel 100. However, the driving IC 2 is mounted on the element substrate 101 by a COG (Chip). The present invention may be applied to a mounting structure mounted on glass.

[電子機器への搭載例]
上述した実施形態に係る電気光学装置1を用いた電子機器について説明する。図9は、本発明を適用した電気光学装置1を用いた投射型表示装置(電子機器)の概略構成図である。
[Example of mounting on electronic equipment]
An electronic apparatus using the electro-optical device 1 according to the above-described embodiment will be described. FIG. 9 is a schematic configuration diagram of a projection display (electronic device) using the electro-optical device 1 to which the invention is applied.

図9に示す投射型表示装置2100は、電気光学装置1を用いた電子機器の一例である。投射型表示装置2100において、電気光学装置1がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、投射型表示装置2100の内部には、ハロゲンランプ等の白色光源を有するランプユニット2102(光源部)が設けられている。ランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離される。分離された投射光は、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124を有するリレーレンズ系2121を介して導かれる。   A projection display device 2100 illustrated in FIG. 9 is an example of an electronic device using the electro-optical device 1. In the projection display device 2100, the electro-optical device 1 is used as a light valve, and high-definition and bright display can be performed without increasing the size of the device. As shown in this figure, a lamp unit 2102 (light source unit) having a white light source such as a halogen lamp is provided inside the projection display device 2100. The projection light emitted from the lamp unit 2102 is converted into three primary colors of R (red), G (green), and B (blue) by three mirrors 2106 and two dichroic mirrors 2108 disposed inside. Separated. The separated projection light is guided to light valves 100R, 100G, and 100B corresponding to the respective primary colors. Since the light of B color has a longer optical path than other R and G colors, it is guided through a relay lens system 2121 having an entrance lens 2122, a relay lens 2123, and an exit lens 2124 to prevent the loss. I will

投射型表示装置2100において、電気光学装置1を含む液晶装置が、R色、G色、B色のそれぞれに対応して3組設けられている。ライトバルブ100R、100Gおよび100Bの構成は、上述した電気光学パネル100と同様であり、それぞれ、第1配線基板31、および第2配線基板32を介して投射型表示装置2100内の上位回路と接続される。R色、G色、B色のそれぞれの原色成分の階調レベルを指定する画像信号がそれぞれ外部上位回路から供給されて、投射型表示装置2100内の上位回路で処理され、ライトバルブ100R、100Gおよび100がそれぞれ駆動される。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、ダイクロイックプリズム2112において、R色およびB色の光は90度に反射し、G色の光は透過する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ群2114(投射光学系)によってカラー画像が投射される。   In the projection display device 2100, three sets of liquid crystal devices including the electro-optical device 1 are provided corresponding to each of the R, G, and B colors. The configuration of the light valves 100R, 100G, and 100B is the same as that of the above-described electro-optical panel 100, and is connected to a higher-level circuit in the projection display device 2100 via the first wiring board 31 and the second wiring board 32, respectively. Is done. An image signal designating the gradation level of each of the primary colors of R, G, and B is supplied from an external upper circuit, processed by an upper circuit in the projection display device 2100, and is processed by the light valves 100R, 100G. And 100 are each driven. The light modulated by the light valves 100R, 100G, and 100B respectively enters the dichroic prism 2112 from three directions. In the dichroic prism 2112, the R and B lights are reflected at 90 degrees, and the G light is transmitted. Therefore, after the images of the primary colors are combined, a color image is projected on the screen 2120 by the projection lens group 2114 (projection optical system).

(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
Note that the projection display device may be configured such that an LED light source or the like that emits light of each color is used as a light source unit, and the color light emitted from the LED light source is supplied to another liquid crystal device. .

(他の電子機器)
本発明を適用した電気光学装置1を備えた電子機器は、上記実施形態の投射型表示装置2100に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
(Other electronic devices)
The electronic device including the electro-optical device 1 to which the invention is applied is not limited to the projection display device 2100 of the above embodiment. For example, the present invention may be applied to electronic devices such as a projection-type HUD (head-up display), a direct-view-type HMD (head-mounted display), a personal computer, a digital still camera, and a liquid crystal television.

1…電気光学装置、2…駆動用IC、3…配線基板、34、35…配線、4…実装構造体、101…素子基板、16、161、162…画像信号入力端子、102…対向基板、21…第1駆動用IC、22…第2駆動用IC、26…第1配線、27…第2配線、30…実装領域、31…第1配線基板、32…第2配線基板、36…第1補強線、37…第2補強線、41…第1実装構造体、42…第2実装構造体、86、381、382、383、384、385、386、387、388…電極、100…電気光学パネル、100B、100G、100R…ライトバルブ、108…共通電極、110…表示領域、111…画素、111a…第1画素、111b…第2画素、111e…第1画素列、111f…第2画素列、111h…第1画素群、111i…第2画素群、112…走査線、114…データ線、116…画素スイッチング素子、118…画素電極、120…液晶層、130…走査線駆動回路、140…選択信号線、145…選択信号入力端子、150…データ線選択回路(選択回路)、151…デマルチプレクサー、160…画像信号線、第j列の画像信号線、171、172、173…電源端子、174、175、176…電源線、200…データ処理回路、203…DA変換回路、204…オペアンプ、205、206、207…スイッチ、208…出力線、240…出力回路、250…制御回路、261…第1部分、262…第2部分、263…第3部分、271…第4部分、272…第5部分、273…第6部分、281、283、286…入力端子、282…出力端子、282a…第1出力端子、282b…第2出力端子、284、285、287、288…端子、301…入力電極、302、312、322…出力電極、2100…投射型表示装置、2102…ランプユニット(光源部)、2106…ミラー、2108…ダイクロイックミラー、2112…ダイクロイックプリズム、2114…投射レンズ群(投射光学系)、2120…スクリーン、2121…リレーレンズ系、2122…入射レンズ、2123…リレーレンズ、2124…出射レンズ、A…一方方向、B…他方方向、H…水平走査期間、S…画像信号、Y1、Y2、Y3、Y1〜Y3…走査信号、SEL…選択信号、Tpr…プリチャージ期間、Vpr…プリチャージ電圧、Vpr1…第1プリチャージ電圧、Vpr2…第2プリチャージ電圧。 DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 2 ... Drive IC, 3 ... Wiring board, 34, 35 ... Wiring, 4 ... Mounting structure, 101 ... Element board, 16, 161, 162 ... Image signal input terminal, 102 ... Opposite board, 21 first driving IC, 22 second driving IC, 26 first wiring, 27 second wiring, 30 mounting area, 31 first wiring board, 32 second wiring board, 36 1 Reinforcement line, 37: Second reinforcement line, 41: First mounting structure, 42: Second mounting structure, 86, 381, 382, 383, 384, 385, 386, 387, 388: Electrode, 100: Electricity Optical panel, 100B, 100G, 100R: light valve, 108: common electrode, 110: display area, 111: pixel, 111a: first pixel, 111b: second pixel, 111e: first pixel column, 111f: second pixel Column, 111h... First pixel 111i: second pixel group, 112: scanning line, 114: data line, 116: pixel switching element, 118: pixel electrode, 120: liquid crystal layer, 130: scanning line driving circuit, 140: selection signal line, 145: selection Signal input terminal, 150: data line selection circuit (selection circuit), 151: demultiplexer, 160: image signal line, jth column image signal line, 171, 172, 173 ... power supply terminal, 174, 175, 176 ... Power supply line, 200 data processing circuit, 203 DA conversion circuit, 204 operational amplifier, 205, 206, 207 switch, 208 output line, 240 output circuit, 250 control circuit, 261 first part, 262 Second part, 263: third part, 271: fourth part, 272: fifth part, 273: sixth part, 281, 283, 286 ... input terminal, 282 Output terminal, 282a: First output terminal, 282b: Second output terminal, 284, 285, 287, 288: Terminal, 301: Input electrode, 302, 312, 322: Output electrode, 2100: Projection display device, 2102 ... Lamp unit (light source unit), 2106 mirror, 2108 dichroic mirror, 2112 dichroic prism, 2114 projection lens group (projection optical system), 2120 screen, 2121 relay lens system, 2122 incident lens, 2123 relay Lens, 2124: Outgoing lens, A: One direction, B: Other direction, H: Horizontal scanning period, S: Image signal, Y1, Y2, Y3, Y1 to Y3: Scan signal, SEL: Select signal, Tpr: Precharge Period, Vpr... Precharge voltage, Vpr1... First precharge voltage, Vpr2. Recharge voltage.

Claims (15)

電気光学パネルと、
前記電気光学パネルに接続された配線基板と、
前記配線基板に実装された駆動用ICと、
を有し、
前記駆動用ICは、一方方向に延在する第1配線を有し、
前記配線基板は、前記駆動用ICと重なる位置に前記第1配線に並列に電気的に接続された第1補強線を有することを特徴とする電気光学装置。
An electro-optic panel,
A wiring board connected to the electro-optical panel,
A driving IC mounted on the wiring board;
Has,
The driving IC has a first wiring extending in one direction,
The electro-optical device according to claim 1, wherein the wiring substrate has a first reinforcing wire electrically connected in parallel to the first wiring at a position overlapping the driving IC.
請求項1に記載の電気光学装置において、
前記第1補強線は、前記第1配線の延在方向の両側の端部に電気的に接続されていることを特徴とする電気光学装置。
The electro-optical device according to claim 1,
The electro-optical device according to claim 1, wherein the first reinforcing wire is electrically connected to both ends in the extending direction of the first wiring.
請求項1または2に記載の電気光学装置において、
前記配線基板は、前記第1配線の前記一方方向の反対側の端部に給電することを特徴とする電気光学装置。
The electro-optical device according to claim 1, wherein
The electro-optical device according to claim 1, wherein the wiring substrate supplies power to an end of the first wiring opposite to the one direction.
請求項1から3までの何れか一項に記載の電気光学装置において、
前記駆動用ICは、前記一方方向に配列された複数の出力回路を有し、
前記第1配線は、前記複数の出力回路の各々に給電することを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 3,
The driving IC has a plurality of output circuits arranged in the one direction,
The electro-optical device according to claim 1, wherein the first wiring supplies power to each of the plurality of output circuits.
請求項4に記載の電気光学装置において、
前記電気光学パネルは、複数の第1画素が第1方向に沿って配列された第1画素列が前記第1方向に交差する第2方向に沿って複数配列された第1画素群と、複数の第2画素が前記第1方向に沿って配列された第2画素列が前記第2方向に沿って複数配列された第2画素群と、前記第1画素群および前記第2画素群の各々から画像信号の供給先となる前記第1画素列および前記第2画素列を選択する選択回路と、を有し、
前記駆動用ICは、前記第1画素群に供給すべき前記画像信号を出力する第1出力端子と、前記一方方向で離間する位置で前記第2画素群に供給すべき画像信号を出力する第2出力端子と、を有し、
前記複数の出力回路は、前記第1画素群および前記第2画素群に供給するプリチャージ電圧を前記第1配線から前記第1出力端子および前記第2出力端子を介して出力することを特徴とする電気光学装置。
The electro-optical device according to claim 4,
The electro-optical panel includes: a first pixel group in which a plurality of first pixels in which a plurality of first pixels are arranged in a first direction are arranged in a second direction intersecting the first direction; A second pixel group in which a plurality of second pixel rows in which the second pixels are arranged along the first direction are arranged along the second direction, and each of the first pixel group and the second pixel group A selection circuit for selecting the first pixel column and the second pixel column to which the image signal is supplied from
The driving IC outputs a first output terminal that outputs the image signal to be supplied to the first pixel group, and a second output terminal that outputs an image signal to be supplied to the second pixel group at a position separated in the one direction. And two output terminals;
The plurality of output circuits output a precharge voltage supplied to the first pixel group and the second pixel group from the first wiring via the first output terminal and the second output terminal. Electro-optical device.
請求項1から5までの何れか一項に記載の電気光学装置において、
前記駆動用ICは、前記第1配線が接続する第1端子と、前記第1端子に対して前記一方方向に対して交差する他方方向で離間する第2端子と、前記第1端子および前記第2端子に対して前記一方方向で離間する第3端子と、を有し、
前記配線基板は、前記第1端子が接続される第1電極と、前記第2端子が接続される第2電極と、前記第3端子が接続される第3電極と、前記第1電極を介して前記第1配線に給電する配線と、を有し、
前記第1配線は、前記第1端子と前記第2端子とを接続する接続する第1部分と、前記第1部分から前記一方方向に延在する第2部分と、前記第2部分から延在して前記第3端子に接続する第3部分と、を備え、
前記第1補強線は、前記第2電極から前記第3電極まで延在していることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 5,
The driving IC includes a first terminal connected to the first wiring, a second terminal separated from the first terminal in the other direction crossing the one direction with the first terminal, the first terminal and the first terminal. A third terminal separated from the two terminals in the one direction.
The wiring substrate includes a first electrode to which the first terminal is connected, a second electrode to which the second terminal is connected, a third electrode to which the third terminal is connected, and a first electrode through the first electrode. And a wiring for supplying power to the first wiring by
A first portion connecting the first terminal to the second terminal, a second portion extending in the one direction from the first portion, and extending from the second portion; And a third portion connected to the third terminal.
The electro-optical device according to claim 1, wherein the first reinforcing line extends from the second electrode to the third electrode.
請求項6に記載の電気光学装置において、
前記第1補強線は、さらに、前記第1電極から前記第2電極まで延在していることを特徴とする電気光学装置。
The electro-optical device according to claim 6,
The electro-optical device according to claim 1, wherein the first reinforcing line further extends from the first electrode to the second electrode.
請求項1から5までの何れか一項に記載の電気光学装置において、
前記駆動用ICは、前記第1配線が接続する第1端子と、前記第1端子に対して前記一方方向で離間する第2端子と、を有し、
前記配線基板は、前記第1端子が接続される第1電極と、前記第2端子が接続される第2電極と、前記第1電極を介して前記第1配線に給電する配線と、を有し、
前記第1配線は、前記第1端子から前記第2端子まで延在し、
前記第1補強線は、前記第1電極から前記第2電極まで延在していることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 5,
The driving IC has a first terminal connected to the first wiring, and a second terminal separated from the first terminal in the one direction,
The wiring board has a first electrode to which the first terminal is connected, a second electrode to which the second terminal is connected, and a wiring for supplying power to the first wiring via the first electrode. And
The first wiring extends from the first terminal to the second terminal;
The electro-optical device according to claim 1, wherein the first reinforcing line extends from the first electrode to the second electrode.
請求項1から8までの何れか一項に記載の電気光学装置において、
前記駆動用ICは、前記一方方向に延在する第2配線を有し、
前記配線基板は、前記駆動用ICと重なる位置に前記第2配線に並列に電気的に接続された第2補強線を有することを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 8,
The driving IC has a second wiring extending in the one direction,
The electro-optical device according to claim 1, wherein the wiring substrate has a second reinforcing wire electrically connected in parallel to the second wiring at a position overlapping the driving IC.
請求項1から9までの何れか一項に記載の電気光学装置において、
前記配線基板は、配線が同一層の金属層からなる単層基板であることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 9,
The electro-optical device according to claim 1, wherein the wiring substrate is a single-layer substrate in which wiring is formed of the same metal layer.
請求項1から10までの何れか一項に記載の電気光学装置において、
前記配線基板は、フレキシブル配線基板であることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 10,
The electro-optical device according to claim 1, wherein the wiring board is a flexible wiring board.
請求項1から11までの何れか一項に記載の電気光学装置において、
前記駆動用ICが実装された前記配線基板が前記光学パネルに複数、接続されていることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 11,
An electro-optical device, wherein a plurality of the wiring boards on which the driving ICs are mounted are connected to the optical panel.
請求項1から12までの何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 12. 配線基板と、
前記配線基板の一方面に実装された駆動用ICと、
を有し、
前記駆動用ICは、一方方向に延在する第1配線を有し、
前記配線基板は、前記駆動用ICと重なる位置に前記第1配線に並列に電気的に接続された第1補強線を有することを特徴とする実装構造体。
A wiring board,
A driving IC mounted on one surface of the wiring board,
Has,
The driving IC has a first wiring extending in one direction,
The mounting structure according to claim 1, wherein the wiring board has a first reinforcing wire electrically connected to the first wiring in parallel at a position overlapping the driving IC.
請求項14に記載の実装構造体において、
前記駆動用ICは、前記一方方向に延在する第2配線を有し、
前記配線基板は、前記駆動用ICと重なる位置に前記第2配線に並列に電気的に接続された第2補強線を有することを特徴とする電気光学装置。
The mounting structure according to claim 14,
The driving IC has a second wiring extending in the one direction,
The electro-optical device according to claim 1, wherein the wiring substrate has a second reinforcing wire electrically connected in parallel to the second wiring at a position overlapping the driving IC.
JP2018141038A 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures Active JP6795014B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018141038A JP6795014B2 (en) 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018141038A JP6795014B2 (en) 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures

Publications (2)

Publication Number Publication Date
JP2020016818A true JP2020016818A (en) 2020-01-30
JP6795014B2 JP6795014B2 (en) 2020-12-02

Family

ID=69580376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018141038A Active JP6795014B2 (en) 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures

Country Status (1)

Country Link
JP (1) JP6795014B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244140A (en) * 1990-02-22 1991-10-30 Sony Corp Semiconductor device
JPH0945731A (en) * 1995-05-22 1997-02-14 Hitachi Chem Co Ltd Connection structure of semiconductor chip and interconnection substrate therefor
JP2000294897A (en) * 1998-12-21 2000-10-20 Seiko Epson Corp Circuit board, display device using the same and electronics
JP2002134851A (en) * 2000-10-25 2002-05-10 Seiko Epson Corp Wiring board, display, semiconductor chip and electronic apparatus
JP2006053338A (en) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd Liquid crystal display device
JP2007188979A (en) * 2006-01-11 2007-07-26 Fujikura Ltd Connection structure between substrates, and printed wiring board
WO2011055548A1 (en) * 2009-11-05 2011-05-12 パナソニック株式会社 Substrate connection structure
KR101451553B1 (en) * 2014-04-04 2014-10-16 (주)디에이치씨 Connector for flexible printed circuit board with excellent crack prevention effect
JP2015232590A (en) * 2014-06-09 2015-12-24 セイコーエプソン株式会社 Electro-optical device, electronic apparatus and control method of electro-optical device
JP2018124465A (en) * 2017-02-02 2018-08-09 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and mounting structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244140A (en) * 1990-02-22 1991-10-30 Sony Corp Semiconductor device
JPH0945731A (en) * 1995-05-22 1997-02-14 Hitachi Chem Co Ltd Connection structure of semiconductor chip and interconnection substrate therefor
JP2000294897A (en) * 1998-12-21 2000-10-20 Seiko Epson Corp Circuit board, display device using the same and electronics
JP2002134851A (en) * 2000-10-25 2002-05-10 Seiko Epson Corp Wiring board, display, semiconductor chip and electronic apparatus
JP2006053338A (en) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd Liquid crystal display device
JP2007188979A (en) * 2006-01-11 2007-07-26 Fujikura Ltd Connection structure between substrates, and printed wiring board
WO2011055548A1 (en) * 2009-11-05 2011-05-12 パナソニック株式会社 Substrate connection structure
KR101451553B1 (en) * 2014-04-04 2014-10-16 (주)디에이치씨 Connector for flexible printed circuit board with excellent crack prevention effect
JP2015232590A (en) * 2014-06-09 2015-12-24 セイコーエプソン株式会社 Electro-optical device, electronic apparatus and control method of electro-optical device
JP2018124465A (en) * 2017-02-02 2018-08-09 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and mounting structure

Also Published As

Publication number Publication date
JP6795014B2 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
US8547304B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
US8384656B2 (en) Driving device, electro-optical device, and electronic apparatus
CN108388053B (en) Electro-optical device, electronic apparatus, and mounting structure
JP5023725B2 (en) Electro-optical device, driving method, and electronic apparatus
JP6488651B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
US20180031936A1 (en) Electro-optical device and electronic apparatus
KR20160071422A (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2016085401A (en) Electro-optic device, method for controlling electro-optic device, and electronic apparatus
JP6805604B2 (en) Electro-optics and electronic equipment
JP2009103885A (en) Driving method and circuit for display, electro-optical device, and electronic equipment
JP5266725B2 (en) Driving device and method, electro-optical device, and electronic apparatus
JP6078946B2 (en) Electro-optical device and electronic apparatus
JP6795014B2 (en) Electro-optics, electronics, and mounting structures
JP2018017811A (en) Electro-optical device and electronic apparatus
JP2007279590A (en) Electro-optical device and electronic equipment
US10672358B2 (en) Driving circuit with filtering function and display device having the same
JP7467991B2 (en) Electro-optical device and electronic device
US20160063930A1 (en) Electro-optical device and electronic apparatus
JP2009075279A (en) Display panel, drive method thereof, display device and video display device
JP2021060442A (en) Electro-optical device and electronic apparatus
JP2009109849A (en) Driving method and circuit for display, electro-optical device, and electronic equipment
JP2020190604A (en) Data line driving circuit, electro-optical device, and electronic apparatus
JP2021002000A (en) Liquid crystal display
JP2018017812A (en) Electro-optical device and electronic apparatus
JP2016197199A (en) Electro-optical device, electronic apparatus, and method for driving electro-optical device

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6795014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150