JP2019537396A - デジタルユニットインターフェース - Google Patents

デジタルユニットインターフェース Download PDF

Info

Publication number
JP2019537396A
JP2019537396A JP2019538571A JP2019538571A JP2019537396A JP 2019537396 A JP2019537396 A JP 2019537396A JP 2019538571 A JP2019538571 A JP 2019538571A JP 2019538571 A JP2019538571 A JP 2019538571A JP 2019537396 A JP2019537396 A JP 2019537396A
Authority
JP
Japan
Prior art keywords
node
digital unit
amplifier
potential
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019538571A
Other languages
English (en)
Other versions
JP6955015B2 (ja
Inventor
エドワード・ビー・ストーンハム
Original Assignee
エドワード・ビー・ストーンハム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エドワード・ビー・ストーンハム filed Critical エドワード・ビー・ストーンハム
Publication of JP2019537396A publication Critical patent/JP2019537396A/ja
Application granted granted Critical
Publication of JP6955015B2 publication Critical patent/JP6955015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

デジタルユニットインターフェースは、第1のノードと、第2のノードと、第3のノードと、増幅器アセンブリとを備える。第1のノードは、プルアップ抵抗器に接続され、遠位点において第1のデジタルユニットに接続された伝送線の信号線に接続されるように構成される。第2のノードは、第2の基準電位と、伝送線の信号帰還線と、第2のデジタルユニットの信号帰還線とに接続されるように構成される。第3のノードは、第2のデジタルユニットの信号線に接続されるように構成される。増幅器アセンブリは、第1のノードと第3のノードとの間に接続され、第2のデジタルユニットが第1のデジタルユニットと通信している間、第1のノード上の高電位と第3のノード上のより低い電位との間で変換するように構成される。

Description

関連出願
本出願は、2016年9月30日に出願した米国仮出願第62/402,362号の利益を主張するものであり、その出願は、すべての目的のためにその全体が参照により本明細書に組み込まれる。
デジタルシステムでは、あるデジタルユニットが別のデジタルユニットと通信する必要性が頻繁に生じる。通信は通常、ワイヤまたは他の導体を用いる相互接続を介して最も経済的に達成される。そのような相互接続は、特にそれらが長くて露出されている場合、電気的、磁気的、もしくは電磁気的干渉もしくはサージ、インピーダンス不連続からの電磁反射、または損害を与える電圧もしくは電流の供給源へのワイヤの誤接続の影響下で故障する傾向がある場合がある。1ワイヤおよびI2C(Inter-Integrated Circuit(集積回路間))のような最も単純で最も安価なデジタル相互接続は、通信が短距離にわたって必要とされるシステムにおける用途を見出す。典型的には5ボルト以下の電圧において動作するので、これらのデジタル相互接続は、干渉を受ける傾向がある。それらは典型的には、低電圧ロジックのために設計され、過度の電圧によって容易に損傷を受けるチップまたはモジュールを相互接続する。露出されたケーブルとユーザがアクセス可能またはユーザが修理可能なコネクタとを利用する、より長距離のデジタル通信について、差動信号を利用するイーサネット（登録商標）およびTIA-485(勧告規格番号485またはRS-485としても知られる米国電気通信工業会規格番号485)のようなより高価な相互接続方式は、それらの干渉に対する減少した感受性およびそれらのより高い電圧のためにしばしば好まれる。それらが相互接続するチップまたはモジュールは、静電気放電および地絡事故のようなサージに耐え、ケーブル絶縁障害または偶発的誤接続のために相互接続ワイヤに印加され得る高電圧に耐えるようにしばしば強化される。これらの強化された相互接続を実装するチップは、現在単価数ドルかかり、相互接続される各デジタルユニットに対して1つのそのようなチップが必要とされる。各々のそのようなチップの動作は、特定の量の電力を必要とする。
デジタルユニットインターフェースについて説明する。
一例では、デジタルユニットインターフェースは、第1のノードと、第2のノードと、第3のノードと、増幅器アセンブリとを含む。
第1のノードは、プルアップ抵抗器の1つの端部に接続されるように構成され、プルアップ抵抗器は、第1の基準電位に接続された別の端部を有し、第1のノードは、伝送線上の遠位点において第1のデジタルユニットに接続された伝送線の信号線に接続されるように構成され、第1のデジタルユニットは、第2のデジタルユニットとの通信中に、低電位と高電位とを交互に伝送線の信号線に印加する。
第2のノードは、第2の基準電位と、伝送線の信号帰還線と、第2のデジタルユニットの信号帰還線とに接続されるように構成され、第2の基準電位は、第1の基準電位よりも低い。
第3のノードは、第2のデジタルユニットの信号線に接続されるように構成され、第2のデジタルユニットは、その信号線とその信号帰還線との間に、第2のデジタルユニットが第1のデジタルユニットに送信している間、開回路と閉回路とを交互に提示し、第2のデジタルユニットが第1のデジタルユニットに送信していない間、連続的な開回路を提示する。
増幅器アセンブリは、第1のノードと第3のノードとの間に接続されるように構成され、増幅器アセンブリは、第1のノード上の高電位と第3のノード上の中電位との間で変換するように構成され、中電位は、高電位よりも低く、第2の基準電位よりも高く、増幅器アセンブリは、第3のノードに接続された入力を有する少なくとも第1の増幅器を含み、増幅器アセンブリは、第1のノード上の電位が第1の増幅器の出力に少なくとも部分的に依存するように構成される。
別の例では、デジタルユニットインターフェースは、第1のノードと、第2のノードと、第3のノードと、増幅器アセンブリとを含む。
第1のノード、第2のノード、および第3のノードは、前の例のものと説明が同じである。
増幅器アセンブリは、第1のノードと第3のノードとの間に接続されるように構成され、増幅器アセンブリは、第1のノード上の高電位と第3のノード上の中電位との間で変換するように構成され、中電位は、高電位よりも低く、第2の基準電位よりも高く、増幅器アセンブリは、スイッチと感知回路とを含み、感知回路は、増幅器を含み、感知回路は、スイッチを動作するための第2のデジタルユニットの信号線と信号帰還線との間のインピーダンスの変化に応答し、感知回路は、第2のデジタルユニットがその信号線とその信号帰還線との間に閉回路を提示しているときはいつもスイッチを閉じ、第2のデジタルユニットがその信号線とその信号帰還線との間に開回路を提示しているときはいつもスイッチを開くように構成される。
単純なデジタル相互接続方式を用いるシステムの一例の概略図である。 図1に示すもののようなシステムにおける典型的なデジタル信号波形の特定の特性と、典型的な閾値電位とのその関係とを定義する電位対時間のグラフである。 分圧デジタル通信回路の一例の回路図である。 別のデジタルユニットからのデータのデジタルユニットへのデジタル送信中の分圧インターフェースの高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットからのデータのデジタルユニットによるデジタル受信中の分圧インターフェースの低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 デジタルユニットから別のデジタルユニットへのデータのデジタル送信中の分圧インターフェースの低電圧側における信号波形のグラフである。 別のデジタルユニットによるデジタルユニットからのデータのデジタル受信中の分圧インターフェースの高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 ロジックレベル変換回路の一例の回路図である。 別のデジタルユニットからのデータのデジタルユニットへのデジタル送信中の変換インターフェースの高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットからのデータのデジタルユニットによるデジタル受信中の変換インターフェースの低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 デジタルユニットから別のデジタルユニットへのデータのデジタル送信中の変換インターフェースの低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットによるデジタルユニットからのデータの受信中の変換インターフェースの高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 増幅器によってスケーリングされる回路の一例の回路図である。 別のデジタルユニットからのデータのデジタルユニットへのデジタル送信中の増幅器スケーリングインターフェースの高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットからのデータのデジタルユニットによるデジタル受信中の増幅器スケーリングインターフェースの低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 デジタルユニットから別のデジタルユニットへのデータのデジタル送信中の増幅器スケーリングインターフェースの低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットによるデジタルユニットからのデータのデジタル受信中の増幅器スケーリングインターフェースの高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 スイッチの活性化が第2のデジタルユニットの出力状態のインターフェース回路構成による感知に基づく一般的なインターフェースの概略図の一例である。 センサベースの回路の第1の例の回路図である。 別のデジタルユニットからのデータのデジタルユニットへのデジタル送信中のセンサベースのインターフェースの第1の例の高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットからのデータのデジタルユニットによるデジタル受信中のセンサベースのインターフェースの第1の例の低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 デジタルユニットから別のデジタルユニットへのデータのデジタル送信中のセンサベースのインターフェースの第1の例の低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットによるデジタルユニットからのデータのデジタル受信中のセンサベースのインターフェースの第1の例の高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 センサベースの回路の第2の例の回路図である。 別のデジタルユニットからのデータのデジタルユニットへのデジタル送信中のセンサベースのインターフェースの第2の例の高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットからのデータのデジタルユニットによるデジタル受信中のセンサベースのインターフェースの第2の例の低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 デジタルユニットから別のデジタルユニットへのデータのデジタル送信中のセンサベースのインターフェースの第2の例の低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットによるデジタルユニットからのデータのデジタル受信中のセンサベースのインターフェースの第2の例の高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 センサベースの回路の第3の例の回路図である。 別のデジタルユニットからのデータのデジタルユニットへのデジタル送信中のセンサベースのインターフェースの第3の例の高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットからのデータのデジタルユニットによるデジタル受信中のセンサベースのインターフェースの第3の例の低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 デジタルユニットから別のデジタルユニットへのデータのデジタル送信中のセンサベースのインターフェースの第3の例の低電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 別のデジタルユニットによるデジタルユニットからのデータのデジタル受信中のセンサベースのインターフェースの第3の例の高電圧側における信号波形ならびにノイズおよび閾値マージンのグラフである。 スイッチングトランジスタを含むインターフェース、およびリンギングを低減するために伝送線の放電率を低減し得、インターフェースが伝送線上に時折存在し得るより高い電圧に耐えることを可能にし得る電流制限素子の回路図の一例である。 より正確な電流制限をもたらし得るスイッチングトランジスタに対する強化の一例の回路図である。 その追加が伝送線上のリンギングを低減し得る、伝送線の端部にわたる直列接続されたキャパシタおよび抵抗器の追加の一例を示す図である。 インターフェース回路構成と低電圧通信ポートとを、高い正電位から、また伝送線上に時折現れ得る負電位および電流から保護するために、MOSFETおよび/またはダイオードが伝送線接続部にどのように挿入され得るかを例として示す図である。 図10から図13のアイデアを組み込んだデジタルトランシーバの好ましい実施形態の一例を示す図である。 伝送線の長さに沿った様々な位置において伝送線に接続された複数のトランシーバを有する伝送線の一例を示す図である。
デジタルユニットインターフェースのための開示された回路およびアーキテクチャは、図面と組み合わせた以下の詳細な説明の検討を通してよりよく理解されるようになるであろう。詳細な説明および図面は、本明細書に記載の様々な実施形態の例を提供する。当業者は、開示された例が開示された構造の範囲から逸脱することなく変更、修正、または改造されてもよいことを理解するであろう。異なる用途および設計上の考慮事項に対して多くの変形例が考えられるが、簡潔にするために、すべての考えられる変形例が以下の詳細な説明において個々に記載されているというわけではない。
ここで、デジタルユニットインターフェースのいくつかの実施形態について、図1〜図15を参照してより詳細に説明する。様々な図において、同様のまたは類似した特徴は、同じ参照ラベルを有する場合がある。各図は、物体の1つまたは複数のビューを含む場合がある。
本明細書本文を通して、「ノード」という用語は、回路要素の1つまたは複数の端子が電気的に接続され、実質的に同一の電位または電圧を有し得る回路内の点として定義され得る。「ポート」という用語は、ノード間の電位差が規定された通信プロトコルに従って経時的な変化を受けるときに、それらのノードに適切に接続された他のデジタルユニットとの通信をもたらすように動作可能に構成される単一のデジタルユニット上の2つのノードのセットとして定義され得る。
図1は、既存技術の単純なデジタル相互接続2を含むシステム1の概略図を示す。システム1はまた、第1のデジタルユニット3と第2のデジタルユニット4とを含む。デジタル相互接続2は、伝送線5を含み、伝送線5は、第1のノード7において第1のデジタルユニット3に電気的に接続し、そして第2のノード8において第2のデジタルユニット4に電気的に接続する信号導体6を含み、また、第3のノード10において第1のデジタルユニット3に電気的に接続し、そして第4のノード11において第2のデジタルユニット4に電気的に接続する帰還導体9も含む。第1のデジタルユニット3は、第1のデジタル回路12を含み、第2のデジタルユニット4は、第2のデジタル回路13を含む。第1のデジタルユニット3は、第1のスイッチ14も含み、第2のデジタルユニット4は、第2のスイッチ15も含む。デジタル相互接続2内に含まれるのは、第1のプルアップ抵抗器16であり、第1のプルアップ抵抗器16の第1の端部17は、第1のノード7に電気的に接続され、第1のプルアップ抵抗器16の第2の端部18は、外部回路構成(図示せず)によって実質的に一定の電位V1に維持される。また、デジタル相互接続2内に含まれるのは、第2のプルアップ抵抗器19であってもよく、第2のプルアップ抵抗器19の第1の端部20は、第2のノード8に電気的に接続されてもよく、第2のプルアップ抵抗器19の第2の端部21は、外部回路構成(図示せず)によって実質的に一定の電位V2に維持されてもよい。第3のノード10は、外部回路構成(図示せず)によって実質的に一定の電位V3に維持されてもよく、第4のノード11は、外部回路構成(図示せず)によって実質的に一定の電位V4に維持されてもよい。
それぞれ第1および第2のスイッチのようなスイッチは、2つの伝導状態のうちのいずれかに置かれ得る、限定はしないが、機械的スイッチ、リレー、またはトランジスタもしくは電気光学的スイッチデバイスもしくは他の半導体スイッチングデバイスのような、任意のタイプのスイッチングデバイスであってもよく、2つの伝導状態のうちの一方は、システム1における動作条件下でスイッチを通って流れる無視し得るまたは動作可能に小さい電流を導通可能にし、2つの伝導状態のうちの他方は、システム1における動作条件下でスイッチをわたる無視し得るまたは動作可能に小さい電位差を導通可能にする。それぞれ第1および第2のプルアップ抵抗器16および19のような抵抗器は、オームの法則に従う線形抵抗器素子であってもよく、または、限定はしないが、トランジスタ、ダイオード、または他の半導体デバイスもしくは回路のような非線形素子であってもよく、それを通る電流は、それらにわたる電位差に依存してもしなくてもよい。信号導体6および帰還導体9のような導体は、電線、プリント回路基板上の金属トレース、半導体内の導電路、および/またはなんらかの意図的な電気抵抗を有する要素を制限なしに含んでもよく、システム1の動作条件下で導体の長さにわたる電位降下がシステム1の動作を妨げるには十分ではない特性を有してもよい。スイッチ、抵抗器、および導体の同様の定義が、本明細書の残りの部分におけるこれらの用語のすべての用途に対して想定され得る。
システム1の実際の動作では、電位V1およびV2は、互いに実質的に等しくてもよく、電位V3およびV4は、互いに実質的に等しくてもよいが、電位V1およびV2とは実質的に異なっていてもよい。第1および第2のスイッチ14および15がそれぞれ両方とも開いているとき、第1および第2のノード7および8における電位は、それぞれ、両方とも電位V1およびV2に実質的に近いか、それらの間の電位VS+に落ち着き得る。第1のスイッチ14および/または第2のスイッチ15が閉じられているとき、第1および第2のノード7および8における電位は、それぞれ、両方とも電位V3およびV4に実質的に等しい電位VS-に落ち着き得る。第1のデジタルユニット3は、第2のスイッチ15が開いたままである間にデジタル通信プロトコルによって規定されるように適切な時間シーケンスにおいて第1のスイッチ14を繰り返し開閉することによって第2のデジタルユニット4に信号を送ってもよい。図2中のグラフ50は、第1のデジタルユニット3が第2のデジタルユニット4に信号を送っている時間間隔中の時間に対する第1のノード7における電位の曲線51をプロットしている。電位Vは、グラフ50の縦軸52によって与えられ、時間Tは、横軸53によって与えられる。例えば、曲線51によって示されるように、時間T1における第1のスイッチ14の開路は、後の時間T2において、実質的にVS+に等しい第1のノード7における電位をもたらし得る。また、時間T3における第1のスイッチ14の閉路は、後の時間T4において、VS-に実質的に等しい第1のノード7における電位をもたらし得る。
典型的な用途では、伝送線5の長さは、第2のノード8における電位がノード7に関する曲線51によって示される電位に密接に追従するほど十分に短くてもよい。第1のデジタルユニット3および第2のデジタルユニット4のようなバイナリデジタルデバイスにおけるデジタル通信ポートの特性は、それを超えると電位差が「1」として記録される、ポートにわたる電位差に関する閾値レベルが存在すること、および、逆に進む意味でそれを超えると電位差が「0」として記録される閾値レベルが存在することである。これらの閾値レベルは、ユニットごとにまたは時間ごとに変化してもよいが、そのような変化は、デジタル信号の設計されたピーク間電位差の偏位に対して必然的に小さい。図2は、それよりも上で第2のノード8と第4のノード11との間の電位差が「1」を記録する閾値レベルVT+と、それよりも下で第2のノード8と第4のノード11との間の電位差が「0」を記録する閾値レベルVT-とを示す。VT+の大きさ、VS+とVT+との間の差、およびVM-の大きさ、VT-とVS-との間の差のうちの小さい方は、ノイズ、トランジェント、電圧変動、および電圧誤差の他の原因に対するデジタル相互接続の感受性の尺度であるノイズマージンと呼ばれる場合がある。閾値マージンVMTの大きさ、VT+とVT-との間の差は、信号電位差が時間T5において曲線51によって示されるようにVT-とVT+との間で遷移しているときの、システム1内のデジタル相互接続2の安定性およびノイズ感受性を決定する役割を果たす。
ノイズマージンおよび閾値マージンを共に増加させることは、明らかに、信号ピーク間電圧VS+-VS-における増加を必要とする。図3Aに示されるような分圧デジタル通信回路100は、伝送線5上の高電圧信号(より高いピーク間電圧を有するもの)を、第2のデジタルユニット4のデジタルポート101において必要とされ得るより低い電圧信号に変換することができる。分圧デジタル通信回路100は、例えば、第2のノード8と電位V4との間に直列に接続された2つの抵抗器、第1の分圧抵抗器103および第2の分圧抵抗器104から構成される分圧インターフェース102を含んでもよい。デジタルポート101は、第2の分圧抵抗器104にわたって接続されてもよく、伝送線5は、第1の分圧抵抗器103および第2の分圧抵抗器104の直列組合せにわたって接続されてもよい。当業者は、デジタルポート101によって無視できるほど負荷をかけられると、伝送線5の端部105にわたる電位降下の一定の分数であるデジタルポート101にわたる電位降下を生成する分圧器としての第1の分圧抵抗器103および第2の分圧抵抗器104の組合せを認識するであろう。
図3B中の高電圧送信グラフ106は、一例として、高電圧スイッチ108が高電圧信号107を生成するように作動されているときの第2のノード8における高電圧信号107の電位を経時的にプロットしている。この例では、第2のプルアップ抵抗器19の値は、100キロオームであり、第1の分圧抵抗器103の値は、1メガオームであり、第2の分圧抵抗器104の値は、500キロオームである。高電圧信号107のピーク信号電位VHS+は、第1の分圧抵抗器103および第2の分圧抵抗器104の直列組合せによる第2のプルアップ抵抗器19への負荷のために電位V2よりも6.25パーセント低い。高電圧信号107のベース信号電位VHS-は、電位V4と実質的に等しい。
図3Cにおいて、低電圧受信グラフ109は、高電圧送信グラフ106のものと同一の電位軸および時間軸において、この例では時間の関数としてデジタルポート101において得られる低電圧信号110の電位をプロットしている。低電圧信号110のベース電位VSS-は、電位V4と実質的に等しい。低電圧信号110のピーク電位VSS+は、低電圧信号110のピーク間電位VSS+-VSS-が高電圧信号107のピーク間電位VHS+-VHS-の3分の1であるようなものである。
低電圧受信グラフ109には、第2のデジタルユニット4のデジタルポート101に関する閾値レベルVT+およびVT-も示されている。高電圧送信グラフ106には、高電圧閾値レベルVHT+が示されており、これは、低電圧ノード111において閾値電位VT+をもたらす第2のノード8における電位である。高電圧送信グラフ106には、低電圧閾値レベルVHT-も示されており、これは、低電圧ノード111において閾値電位VT-をもたらす第2のノード8における電位である。差VHS+-VHT+およびVHT--VHS-の大きさのうちの小さい方に等しい高電圧ノイズマージンは、差VSS+-VT+およびVT--VSS-の大きさのうちの小さい方に等しい低電圧ノイズマージンに等しい低電圧ノイズマージンの3倍に等しい。差VHT+-VHT-の大きさに等しい高電圧閾値マージンは、それ自体が差VT+-VT-の大きさに等しい低電圧閾値マージンの３倍である。この例から、このとき、分圧インターフェース102は、伝送線5からデジタルポート101へのデジタル信号の送信のためのノイズマージンおよび閾値マージンを増加させる目的を達成することができることになる。
しかしながら、分圧インターフェース102は、デジタルポート101から伝送線5への有効なデジタル信号の送信を可能にしない。図3D中の低電圧送信グラフ112は、一例として、高電圧スイッチ108が開いたままであるときに第2のスイッチ15の作動を介して低電圧ノード111において生成される低圧側信号113を示す。図3E中の高電圧受信グラフ114は、現在の例示的な回路について、第2のノード8において生じる高圧側信号115を示す。低電圧送信グラフ112は、低電圧受信グラフ109のものと同一の電位軸および時間軸を有する。同様に、高電圧受信グラフ114は、高電圧送信グラフ106のものと同一の電位軸および時間軸を有し、高電圧送信グラフ106において示されているのと同じ閾値レベルを示す。高圧側信号115は、ピーク間の大きさにおいて低圧側信号113よりも小さい。実際、高圧側信号115は、閾値を超えることができず、したがって、ノイズマージンを持たない。分圧インターフェース102は、デジタルポート101から伝送線5への信号の送信のためのノイズマージンを増加させないことになる。分圧デジタル通信回路100は、一方向におけるデジタル信号の送信のためのより高いノイズマージンの目的を達成することができるが、他の方向におけるデジタル信号の送信のためのこの目的を達成することができないことは、当業者には明らかであろう。
図4Aは、変換インターフェース151の一方の側における信号のピーク電位が変換インターフェース151の他方の側において許容される最大ピーク電位とは異なるときにデジタル信号の双方向送信が可能なロジックレベル変換回路150の一例を示す。変換インターフェース151は、変換インターフェース151は、図4Aに示されているように接続された、低圧側プルアップ抵抗器152と、この例ではNチャネル型であると仮定されるMOSFET(金属酸化膜半導体電界効果トランジスタ)153とを含んでもよい。伝送線5は、第2のプルアップ抵抗器19に接続された第2のノード8と、第2のスイッチ15の低圧側に接続された第4のノード11とにおいて終端する。第4のノード11は、図示されていない外部回路構成によって電位V4に保持される。電位V2は、図示されていない外部回路構成によって第2のプルアップ抵抗器19に印加される。低圧側プルアップ電位V5は、図示されていない外部回路構成によって低圧側プルアップ抵抗器152に印加される。対称線154によって示されているように、ロジックレベル変換回路150と同一の回路構成が伝送線5の遠位端(図示せず)において存在すると考えられる。
図4B中のロジックレベル変換回路高電圧送信グラフ155は、一例として、伝送線5の遠位端における回路構成が遠位端における高電圧伝送線の2つの導体を交互に短絡および開放したときの、第2のノード8における高電圧信号156の電位を経時的にプロットしたものである。ロジックレベル変換回路高電圧送信グラフ155において示されているように、高電圧信号156は、電位V4と電位V2との間で交番する。
第2のスイッチ15が開いたままであるとすると、低電圧ノード111における電位は、図4Cにおけるロジックレベル変換回路低電圧受信グラフ158内の低電圧信号曲線157よって示されているように、高電圧信号156に応答し得る。この例では、MOSFET153は、そのボディダイオードの順方向電圧に加えられると低圧側プルアップ電位V5と電位V4との間の差よりも小さい合計になる正の閾値電圧を有すると仮定される。この場合、低電圧ノード111の電位は、電位V4と低圧側プルアップ電位V5との間で交番し得る。
第2のデジタルユニット4の閾値電圧VT+およびVT-の特性は、図4C中のロジックレベル変換回路低電圧受信グラフ158において示されている。低電圧ノード111において電位VT+およびVT-を生成する第2のノード8における電位レベルは、ロジックレベル変換回路高電圧送信グラフ155においてVHT+およびVHT-として示されている。当業者による回路モデル化によって容易にわかるように、MOSFET153が実質的に第2のノード8と低電圧ノード111との間のオンオフスイッチとして機能するとき、電位レベルVHT+は、電位レベルVT+よりも高くなり得ず、電位レベルVHT-は、電位レベルVT-よりも高くなり得ず、電位レベルVHT+と電位レベルVHT-との間の差は、電位VT+と電位VT-との間の差よりも大きくなり得ない。信号の上側ピークと上側閾値電位との間のマージンは、低圧側におけるよりも変換インターフェース151の高圧側においてはるかに大きいが、信号の下側レベルと下側閾値電位との間のマージンは、低電圧側におけるよりも高電圧側で大きくはないことになる。図4Aに示されている例では、高電圧側におけるノイズマージンは、改善されず、閾値マージンは、低電圧側におけるノイズおよび閾値マージンのそれぞれに対して実際には減少している。
図4D中のロジックレベル変換回路低電圧送信グラフ159および図4E中のロジックレベル変換回路高電圧受信グラフ160は、(対称線154ごとの)伝送線5の遠位端における同一のスイッチがその開状態に維持されているときの第2のスイッチ15によるシグナリングの結果を示す。閾値電位VHT+およびVHT-は、ロジックレベル変換回路150と同一の伝送線5の遠位端における回路の特性によって設定されるので、閾値電位VHT+およびVHT-は、ロジックレベル変換回路高電圧受信グラフ160においてロジックレベル変換回路高電圧送信グラフ155におけるのと同じである。言い換えれば、低電圧ノード111上に閾値電位VT+を生成する第2のノード8上の同じ電位VHT+はまた、ロジックレベル変換回路150と同一の伝送線5に接続された任意の他のロジックレベル変換回路の低電圧ノード上に閾値電位VT+を生成する。同様に、低電圧ノード111上に閾値電位VT-を生成する第2のノード8上の同じ電位VHT-はまた、ロジックレベル変換回路150と同一の伝送線5に接続された任意の他のロジックレベル変換回路の低電圧ノード上に閾値電位VT-を生成する。
ロジックレベル変換回路低電圧送信グラフ159は、伝送線5がロジックレベル変換回路150の制御下にあるときはいつも第2のノード8において電位VHT+を生成する低電圧ノード111における電位として定義される低電圧正方向(positive-going)送信閾値VST+を示す。ロジックレベル変換回路低電圧送信グラフ159は、伝送線5がロジックレベル変換回路150の制御下にあるときはいつも第2のノード8において電位VHT-を生成する低電圧ノード111における電位として定義される低電圧負方向(negative-going)送信閾値VST-も示す。回路理論によれば、当業者には明らかなように、MOSFET153のゲート閾値電圧が低圧側プルアップ電位V5と閾値電位VHT+との間の差よりも低い場合、閾値電位VST+およびVST-は、ロジックレベル変換回路高電圧受信グラフ160において示されている高電圧側におけるそれぞれの閾値電位VHT+およびVHT-とほぼ同一であり得る。
ロジックレベル変換回路150の結果は、回路が両方向で通信することができるというものであるが、ノイズマージンおよび閾値マージンにおける所望の増加は、達成されない。
図5Aは、増幅器によってスケーリングされる回路200の一例の回路を示し、この回路は、電位V2に進む第2のプルアップ抵抗器19を有する第2のノード8と電位V4に直接接続される第4のノード11とにおいて終端する伝送線5の端部105と、第2のスイッチ15を有する第2のデジタルユニット4と、伝送線5の端部105と第2のスイッチ15との間に図5Aに示されているように接続してもよい増幅器スケーリングインターフェース201とを備えてもよい。増幅器スケーリングインターフェース201は、第1の差動増幅器202と第2の差動増幅器203とを含んでもよく、また、第1の出力抵抗器204、および/または第2の出力抵抗器205、および/または出力整流器206を含んでもよい。
第1および第2の差動増幅器202および203はそれぞれ、図5A中の第1の差動増幅器202を参照して以下のように説明される特性によって定義されてもよい。
第1の差動増幅器202は、第1の非反転入力207と、第1の反転入力208と、第1の基準端子209と、第1の出力端子210とを含んでもよい。増幅器スケーリングインターフェース201の動作に適した動作範囲にわたって、第1の差動増幅器202は、第1の非反転入力207における電位と第1の反転入力208における電位との間の差に比例する量だけ第1の基準端子209における電位と異なる第1の出力端子210における電位を生成してもよい。比例定数は、実質的に一定の利得係数G1であってもよい。第1の出力端子210の電気インピーダンスは、無視できるように、または少なくとも増幅器スケーリングインターフェース201の適切な動作を可能にするように十分に低くあり得る。第1の非反転入力207および第1の反転入力208における電気インピーダンスは、重要ではないように、または少なくとも増幅器スケーリングインターフェース201の適切な動作を可能にするように十分に高くあり得る。
第2の差動増幅器203は、第1の差動増幅器202について説明したものと同じ特性を有してもよいが、第2の差動増幅器203の利得係数の値G2は、第1の差動増幅器202の利得係数の値G1と異なってもよい。第2の差動増幅器203は、第2の非反転入力211と、第2の反転入力212と、第2の基準端子213と、第2の出力端子214とを含んでもよい。
上記で説明したような差動増幅器は、当業者にはよく知られている。
図5Aに示されているように、第1の差動増幅器202の第1の反転入力208および第2の差動増幅器203の第2の基準端子213は両方とも、図示されていない外部回路構成によって供給される第1の基準電位V6に接続されてもよく、第2の差動増幅器203の第2の反転入力212および第1の差動増幅器202の第1の基準端子209は両方とも、同様に図示されていない外部回路構成によって供給され得る第2の基準電位V7に接続されてもよい。
第2の差動増幅器203の第2の出力端子214は、第2の出力抵抗器205を介しておよび/または出力整流器206を介して第2のノード8に接続されてもよい。第1の差動増幅器202の第1の出力端子210は、第1の出力抵抗器204を介して低電圧ノード111に接続されてもよく、または、第1の差動増幅器202がすでに十分な出力抵抗もしくは電流制限を有する場合、低電圧ノード111に直接接続されてもよい。第2の差動増幅器203の第2の非反転入力211は、低電圧ノード111に接続されてもよく、第1の差動増幅器202の第1の非反転入力207は、第2のノード8に接続されてもよい。
増幅器によってスケーリングされる回路200の様々な実装形態では、第2のプルアップ抵抗器19、第2のスイッチ15、第1の出力抵抗器204、第2の出力抵抗器205、出力整流器206、ならびに量G1、G2、V2、V4、V6、およびV7は、各々、多くの異なる値および特性を有してもよい。増幅器によってスケーリングされる回路200の動作を説明するために、これらの構成要素の値および特性に対する条件の特定のセットが、例として役立つように以下で選択される。
第2のプルアップ抵抗器19は、100キロオームの値を有するとする。第1の差動増幅器202の第1の出力端子210の出力抵抗を含む第1の出力抵抗204は、10000オームの値で実質的に線形であるとする。第2のスイッチ15は、閉じているときには50オーム未満の抵抗を有し、開いているときには10メガオームを超える抵抗を有するとする。第1および第2の差動増幅器202および203の非反転入力および反転入力のインピーダンスは、それぞれ、各々少なくとも10メガオームであるとする。出力整流器206の漏れ抵抗と並列の第2の出力抵抗205は、10メガオームよりも大きいとし、出力整流器206は、増幅器によってスケーリングされる回路200の動作条件下で0.5ボルトの順方向電圧を有するとする。電位V2、電位V4、第1の基準電位V6、および第2の基準電位V7は、それぞれ、10ボルト、0ボルト、9.5ボルト、および3.1ボルトであるとする。最後に、第1の差動増幅器202および第2の差動増幅器203の利得G1およびG2は、それぞれ、0.3および3であるとする。
例示的な入力高電圧波形215および例示的な出力低電圧波形216の結果が、図4B、図4C、図4D、および図4E中の対応するグラフと同じ取り決めに従って、増幅器スケーリングインターフェース高電圧送信グラフ217、増幅器スケーリングインターフェース低電圧受信グラフ218、増幅器スケーリングインターフェース低電圧送信グラフ219、および増幅器スケーリングインターフェース高電圧受信グラフ220において、図5B、図5C、図5D、および図5Eにおいて示されている。前述のように、電位が増幅器スケーリングインターフェース高電圧送信グラフおよび受信グラフ217および220においてプロットされているノードは、第2のノード8であり、電位が増幅器スケーリングインターフェース低電圧送信および受信グラフ218および219においてプロットされているノードは、低電圧ノード111である。一貫性を持たせるために、増幅器スケーリングインターフェース高電圧送信グラフ217における入力高電圧波形215は、増幅器スケーリングインターフェース高電圧受信グラフ220における出力高電圧波形221と同一である。出力高電圧波形221は、第2のスイッチ15の交互のスイッチングから生じる、増幅器スケーリングインターフェース低電圧送信グラフ219において示されている出力低電圧波形216によって生成される。入力高電圧波形215は、したがって、増幅器によってスケーリングされる回路200と同一の別のノードが伝送線5に接続されており、この時点で信号を提示している1つのノードである場合に、この他のノードによって第2のノード8において提示される波形である。
この例における入力高電圧波形215の正のピークにおける電位VHS+は、第1の基準電位V6よりも0.5V高く、入力高電圧波形215の最小値における電位VHS-は、電位V4よりも0.7V高い。それに対応して、入力低電圧波形222の正のピークにおける電位VLS+は、第2の基準電位V7よりも0.15V高く、入力低電圧波形222の最小値における電位VLS-は、電位V4よりも0.25V高い。
この例では、第2のノード8におけるノイズマージンは、第2のデジタルユニット4の最大1.3ボルトのノイズマージンの2倍以上の高さである2.8ボルトである。加えて、閾値マージンは、第2のデジタルユニット4の0.7ボルトの閾値マージンの3倍以上である2.7ボルトである。
図6は、感知型(sensing based)回路250の一例を示す。感知型回路250は、伝送線5の端部105と、第2のプルアップ抵抗器19と、第2のデジタルユニット4とを含んでもよく、それらの間、ならびに第2のノード8、第4のノード11と、電位V2、および電位V4との接続は、図4Aおよび図5Aを参照して前述したものと同じであってもよい。感知型回路250はまた、電圧減衰器252と、感知型スイッチ253と、感知回路254とを含み得る感知型インターフェース251を含んでもよい。
感知型スイッチ253は、1つの端において第2のノード8に接続され、別の端において第4のノード11に接続されてもよい。感知型スイッチ253は、伝送線5の端部105を交互に開放および短絡してもよい。したがって、感知型スイッチ253は、図1に示されているシステムにおいて第2のスイッチ15が伝送線5を介して通信し得るのと同じ方法で伝送線5を介して通信してもよいが、感知型スイッチ253は、第2のスイッチ15がし得るよりも高い電圧を切り替えることができ得る。
電圧減衰器252は、伝送線5上の高電圧を第2のデジタルユニット4によって許容され得るより低い電圧に低減するように構成されてもよい。
感知回路254は、第2のスイッチ15の状態を感知し、第2のスイッチ15の状態における変化に応答して感知型スイッチ253を作動させるように構成されてもよい。感知回路254は、第2のスイッチ15が開いていると感知されるときはいつでも感知型スイッチ253を開かせてもよく、第2のスイッチ15が閉じられていると感知されるときはいつでも感知型スイッチ253を閉じさせてもよい。
第2のスイッチ15が開いているかまたは閉じられているかを判定することは、伝送線5上の他のノードからの入力信号が第2のスイッチ15によって生じる意図される電位変動と同様のインターフェース内の電位変動を生じるという事実によって複雑である。加えて、感知型スイッチ253自体がそれらの電位変動を生じさせる。低電圧ノード111上の電位のようなインターフェース内の電位を単に調べることは、第2のスイッチ15の状態を判定するのに十分ではない場合がある。感知回路254は、第2のスイッチ15の状態に正確に応答するために追加の入力を必要とする場合がある。
感知型回路250の第1の例300の電気的概略図が図7Aにおいて示されている。第1の例300は、感知型回路250と同一であってもよいが、図7Aにおいて、図6の感知型インターフェース251は、感知型インターフェース251の一例である第1の例示的な感知インターフェース301と置き換えられている。
第1の例示的な感知インターフェース301内で、第1の分圧抵抗器103および第2の分圧抵抗器104は、図6を参照して説明した電圧減衰器252を備えてもよい。第1の分圧抵抗器103は、一端において第2のノード8に接続され、他端において分圧ノード302に接続されてもよい。第2の分圧抵抗器104は、一端において分圧ノード302に接続され、他端において電位V4に接続されてもよい。
低圧側プルアップ抵抗器152、電流感知抵抗器303、および機能増幅器304は、図6を参照して説明した感知回路254を構成してもよい。低圧側プルアップ抵抗器152は、一端において低電圧ノード111に接続され、他端において電位V8に接続されてもよい。電流感知抵抗器303は、一端において低電圧ノード111に接続され、他端において分圧ノード302に接続されてもよい。
機能増幅器304は、当技術分野で一般的に知られているように演算増幅器または比較器であってもよく、非反転入力305と、反転入力306と、出力307とを有してもよい。機能増幅器304は、機能増幅器304の非反転入力305における電位が反転入力306における電位に対して実質的に正であるときはいつでもその出力307における電位が電位V2に実質的に等しくなり得、非反転入力305における電位が反転入力306における電位に対して実質的に負であるときはいつでも出力307における電位が電位V4に等しくなり得るように電力供給されてもよい。
図7Aの例では、機能増幅器304の非反転入力305は、低電圧ノード111に接続されてもよく、反転入力306は、分圧ノード302に接続されてもよい。
そのカソードが機能増幅器304の出力307に接続され、そのアノードが第2のノード8に接続されたスイッチングダイオード308は、図6を参照して説明した感知型スイッチ253を構成してもよい。
構成要素の値および特性ならびに低圧側プルアップ抵抗器152に印加される電位V8の適切な選択により、第1の例示的な感知インターフェース301は、以下のように機能し得る。第2のスイッチ15が開いている場合、非反転入力305に接続された低電圧ノード111は、低圧側プルアップ抵抗器152を通る正のバイアス電流によって、反転入力306に接続された分圧ノード302に対して電位において実質的に正であり得る。その結果、機能増幅器304の出力307は、電位V2に実質的に等しい電位に駆動され、そのアノードが第2のノード8においてより負の電位に接続されるスイッチングダイオード308は、開回路として機能し得る。この状態では、低電圧ノード111における電位は、第2のノード8における電位の分圧ノード302における減衰されたバージョンと、電流感知抵抗器303にわたるほんの小さな電位降下だけ異なり得る。したがって、図3Aに示されている分圧デジタル通信回路100の場合と同様に、デジタルポート101にわたる電位差は、伝送線5の端部105にわたる電位差の減衰されたバージョンであり得る。
一方、第2のスイッチ15が閉じられている場合、低電圧ノード111における電位は、電位V4と実質的に等しくなり得る。電位V4に対して第2のノード8における任意の実質的に正の電位は、非反転入力305に接続された低電圧ノード111における電位に対して実質的に正の、反転入力306に接続された分圧ノード302における電位をもたらし得る。結果として、機能増幅器304の出力307における電位は、電位V4と実質的に等しくなり得る。伝送線5に接続されたなにも、第2のノード8における電位を電位V4に向けて下方に引っ張らない場合、第2のノード8と第4のノード11との間の電位差は、スイッチングダイオード308の順方向電圧と実質的に等しくなり得る。この順方向電圧は、伝送線5上で低信号を他のノードに送信する目的のために十分に低くてもよいが、分圧ノード302における電位が低電圧ノード111における電位よりも実質的に正のままであることを保証するために十分に高くてもよく、それによって機能増幅器304の出力307における電位が低いままであることを保証する。
第1の例300に関する第1の例示的な高電圧送信グラフ309、第1の例示的な低電圧受信グラフ310、第1の例示的な低電圧送信グラフ311、および第1の例示的な高電圧受信グラフ312が、それぞれ、図5B、図5C、図5D、および図5Eにおける増幅器スケーリングインターフェース高電圧送信グラフ217、増幅器スケーリングインターフェース低電圧受信グラフ218、増幅器スケーリングインターフェース低電圧送信グラフ219、および増幅器スケーリングインターフェース高電圧受信グラフ220と同じフォーマットにおいて図7B、図7C、図7D、および図7Eにおいて示されている。第1の例示的なパフォーマンスグラフが適合する構成要素値は、以下の通りである。第2のプルアップ抵抗器19は、100キロオームの値を有し、第1の分圧抵抗器103は、1メガオームの値を有し、第2の分圧抵抗器104は、500キロオームの値を有し、電流感知抵抗器303は、50キロオームの値を有し、低圧側プルアップ抵抗器152は、20メガオームの値を有する。電位V2および電位V8は両方とも、電位V4に対して10ボルトであると仮定される。また、第1の例300と同一の100のノードが伝送線5に取り付けられ、各々がそのプルアップ抵抗器を介して電流を供給し、機能増幅器304の非反転入力305と反転入力306との間の電位差が実質的に負であるときはいつでも、スイッチングダイオード308および機能増幅器出力307を流れる合計電流が1.1ボルトの順方向電圧降下を生じると仮定される。最後に、第2のデジタルユニット4が、1.3ボルトの電位V4に対して負方向の閾値電位と、2.0ボルトの電位V4に対して正方向の閾値電位とを有することが仮定される。伝送線5上の信号に対して結果として生じるノイズマージンおよび閾値マージンは、それぞれ、2.30ボルトおよび2.45ボルトである。
図8Aは、感知型回路250の第2の例350の電気的概略図を示す。第2の例350は、第2の感知インターフェース351内に見出される以下の3つの変更を除いて、第1の例300と同一である。第1に、図7Aにおける第1の例300内のスイッチングダイオード308は、第2の例350内には含まれない。第2に、第1の例300とは異なり、第2の例350は、図6を参照して説明した感知回路254の一部として、一端において分圧ノード302に電気的に接続され、他端において外部回路構成(図示せず)によって維持される実質的に一定の電位V9に電気的に接続された第2のバイアス抵抗器352を含む。第3に、図7A中に示されている機能増幅器304の代わりに、第2の例350は、スイッチング増幅器353を有してもよい。スイッチング増幅器353は、当技術分野で知られているように、オープンドレイン演算増幅器またはオープンコレクタ演算増幅器または比較器と同様の特性を有してもよい。すなわち、スイッチング増幅器353が適切に電力供給されているとき、スイッチング増幅器353のスイッチング増幅器非反転入力354とスイッチング増幅器反転入力355との間の電位差が実質的に正である場合、スイッチング増幅器353のスイッチング増幅器出力356は、電流を実質的限界までシンクしながら、電位V4に近い電位に保持される。一方、スイッチング増幅器非反転入力354とスイッチング増幅器反転入力355との間の電位差が実質的に負である場合、スイッチング増幅器出力356は、開回路になる。したがって、スイッチング増幅器出力356は、スイッチングダイオード308を必要とすることなく、図6を参照して先に説明した感知型スイッチ253のように機能する。
第2のバイアス抵抗器352の目的は、第2のノード8における電位が第2のスイッチ15の閉鎖によって電位V4に近く保たれているとき、分圧ノード302における電位を低電圧ノード111における電位に対して実質的に正に保つことである。したがって、第2の例350における第2のノード8における電位は、第1の例300におけるよりも電位V4の近くに降下することが許容され、したがって、第2の例350におけるノイズマージンは、第1の例300におけるノイズマージンよりも高くなり得る。
第2の例350に関する第2の例示的な高電圧送信グラフ357、第2の例示的な低電圧受信グラフ358、第2の例示的な低電圧送信グラフ359、および第2の例示的な高電圧受信グラフ360が、それぞれ、図7B、図7C、図7D、および図7Eにおける第1の例300に関する第1の例示的な高電圧送信グラフ309、第1の例示的な低電圧受信グラフ310、第1の例示的な低電圧送信グラフ311、および第1の例示的な高電圧受信グラフ312と同じフォーマットにおいて、図8B、図8C、図8D、および図8Eにおいて示されている。示されている結果は、以下の特性を有する構成要素に関するものである。図7Aにおいて示されているすべての抵抗器の値は、図8Aにおける対応する抵抗器については変更されず、第2のデジタルユニット4の閾値電位は、変更されない。第2のバイアス抵抗器352の値は、40メガオームである。電位V2、V8、およびV9はすべて、電位V4に対して正の10ボルトに等しい。第2のスイッチ15が閉じられているときにスイッチング増幅器出力356に与えられる電流シンク負荷の下で、スイッチング増幅器出力356における電位は、電位V4に対して0.3ボルト正である。これらの条件の下で、伝送線5上の信号に対するノイズマージンおよび閾値マージンは、それぞれ、2.88ボルトおよび2.50ボルトである。
感知型回路250の第3の例400の電気的概略図が図9Aにおいて示されている。第3の例400は、第2の例350とトポロジにおいて同一であるが、第3の感知インターフェース401内のインピーダンス上昇デバイス402の追加と、第2のノード8の第1の分圧抵抗器103の入力端406の分離とを伴う。インピーダンス上昇デバイス402は、制御電極403と、非反転出力電極404と、少なくとも1つの電力電極405とを含んでもよい。非反転出力電極404は、第1の分圧抵抗器103の入力端406に接続されてもよく、制御電極403は、第2のノード8に接続されてもよく、少なくとも1つの電力電極405は、外部回路構成(図示せず)によって維持される電位V10に接続されてもよい。このように接続されると、インピーダンス上昇デバイス402は、図6を参照して先に説明した電圧減衰器252の一部とみなされ得る。
インピーダンス上昇デバイス402は、2つの特定の特性を有する電気デバイスであり得る。第1の特性は、外部回路構成(図示せず)によって維持される適切な電位V10に各々が接続された少なくとも1つの電力電極405により、制御電極403が、非反転出力電極404が電気的に接続されるノードによって与えられるよりも高い電気インピーダンスを、制御電極403が電気的に接続されるノードに与え得ることであり得る。第2の特性は、制御電極403上の電位が使用可能な範囲にわたって変更されるときに、非反転出力電極404上の電位が制御電極403上の電位に密接に追従し得ることであり得る。インピーダンス上昇デバイス402は、例えば、排他的にではないが、NPNもしくはPNPバイポーラ接合トランジスタ、PチャネルもしくはNチャネル接合電界効果トランジスタもしくは金属酸化膜半導体電界効果トランジスタ、または入力フォロワとして構成された演算増幅器であってもよい。
インピーダンス上昇デバイス402を第3の感知インターフェース401に組み込むことは、第2のノード8から引き出される電流の量を低減し、それによって、第2のスイッチ15が開いているときに第2のノード8において達成可能な最大電位を増大しながら、第3の感知インターフェース401内のすべての抵抗器の抵抗値を下げることを可能にする。より低い抵抗値は、第3の感知インターフェース401が第2のスイッチ15および/または第2のデジタル回路13のデジタルポートにおけるより低いインピーダンスまたはより高い漏れ電流に適応することを許容し得る。
第3の例400に関する第3の例示的な高電圧送信グラフ407、第3の例示的な低電圧受信グラフ408、第3の例示的な低電圧送信グラフ409、および第3の例示的な高電圧受信グラフ410が、それぞれ、図7B、図7C、図7D、および図7Eにおける第1の例300に関する第1の例の高電圧送信グラフ309、第1の例示的な低電圧受信グラフ310、第1の例示的な低電圧送信グラフ311、および第1の例示的な高電圧受信グラフ312と同じフォーマットにおいて、図9B、図9C、図9D、および図9Eにおいて示されている。示されている結果は、以下の特性を有する構成要素に関するものである。第2のプルアップ抵抗器19は、100キロオームの値を有し、第1の分圧抵抗器103は、27キロオームの値を有し、第2の分圧抵抗器104は、11キロオームの値を有し、電流感知抵抗器303は、2キロオームの値を有し、低圧側プルアップ抵抗器152は、470キロオームの値を有し、第2のバイアス抵抗器352は、1メガオームの値を有する。電位V2、V8、V9、およびV10はすべて、電位V4に対して正の10ボルトに等しい。第2のスイッチ15が閉じられているときにスイッチング増幅器353のスイッチング増幅器出力356に与えられる電流シンク負荷の下で、スイッチング増幅器出力356における電位は、電位V4に対して0.3ボルト正である。インピーダンス上昇デバイス402は、200の順方向電流伝達比と0.6ボルトのベース-エミッタ電圧とを有するNPNトランジスタである。第2のデジタルユニット4の閾値電位は、図7Aを参照して先に論じた第1の例300のものから変更されない。これらの条件の下で、伝送線5上の信号に対するノイズマージンおよび閾値マージンは、それぞれ、2.81ボルトおよび2.84ボルトである。
感知型回路250の第4の例450の電気的概略図が図10において示されている。第4の例450は、以下の変更を除いて第3の例400とトポロジにおいて同一であってもよい。第4の感知インターフェース451内に、スイッチングトランジスタ452、およびいくつかの例では電流制限抵抗器453の追加があり得る。第3の例400におけるスイッチング増幅器353は、図7Aにおける第1の例300に関して説明した機能増幅器404と置き換えられてもよい。スイッチングトランジスタ452が含まれ、電圧変転デバイスである場合、機能増幅器304の非反転入力305および反転入力306との電気的接続は、図7Aに示されている電気的接続に対して、図10に示されているように交換されてもよい。スイッチングトランジスタ452は、例えば、NPNバイポーラ接合トランジスタであってもよい。それは、電位V4において保持された第4のノード11に電気的に接続されたエミッタ454を有してもよく、それは、第2のノード8に電気的に接続されたコレクタ455を有してもよく、それは、電流制限抵抗器453を介して機能増幅器304の出力307に電気的に接続されたベース456を有してもよい。
電流制限抵抗器453およびスイッチングトランジスタ452は一緒に、図6を参照して先に説明した感知型スイッチ253を構成してもよい。第2のスイッチ15の閉鎖は、低電圧ノード111における電位に対して実質的に正の分圧ノード302における電位を生じ得る。結果として、機能増幅器304の非反転入力305は、反転入力306に与えられる電位よりも実質的に正の電位が与えられ得、機能増幅器304の出力307は、電位V2に近く、スイッチングトランジスタ452の順方向ベース-エミッタ電圧よりも電位V4に対して実質的に正の電位に駆動され得る。電流制限抵抗器453によって制限された電流は、さらにより大きい電流が第2のノード8からコレクタ455からエミッタ454を通って第4のノード11に流れることを可能にするスイッチングトランジスタ452のベース-エミッタ接合を通って流れ得る。したがって、第2のノード8における電位は、電位V4に近いレベルまで降下され得、差は、スイッチングトランジスタ452の飽和コレクタ-エミッタ電圧と同じくらい小さい。
一方、第2のスイッチ15の開放は、反転入力306に与えられる電位よりも実質的に負の電位の非反転入力305への提示をもたらし得、結果として、機能増幅器304の出力307は、スイッチングトランジスタ452のベース-エミッタ順方向電圧よりも電位V4に近い電位に駆動され得る。このときコレクタ455は、実質的に電流を引き込まず、第2のノード8における電位が、第2のプルアップ抵抗器19、および伝送線5に電気的に接続され得る任意の他のノードによって制御されることを許容し得る。
スイッチングトランジスタ452が第2のノード8からシンクすることができ得る電流は、スイッチングトランジスタ452の順方向電流伝達比に電流制限抵抗器453を通る電流を乗算したものに等しい量に制限され得る。この電流制限機能は、複数の目的に役立ち得る。一例としては、制限された電流は、制御された割合において伝送線5を放電し、伝送線5における電磁反射およびリンギングの影響を低減し得る。いくつかの状況下では、伝送線5における反射およびリンギングは、ビットエラーをもたらする場合があり、または、伝送線5に接続されたノードを損傷する場合がある負の電圧および電流のパルスを生成する場合がある。伝送線5において電位変化が生じ得る割合を減少させることは、反射およびリンギングによって引き起こされる電位摂動の振幅を減少させることがシミュレーションにおいて観察され得る。
電流制限機能によって提供される第2の目的は、伝送線5に偶発的に印加され得る、または干渉もしくはサージから生じ得る高い正電位に対する第4の感知インターフェース451の保護の手段を提供することであり得る。第4のノード11に対して高い正電位が第2のノード8に与えられると、スイッチングトランジスタ452において浪費される最大電力は、コレクタ455によってシンクされた電流に第2のノード8と第4のノード11との間の電位差を乗算したものにほぼ等しくなる。したがって、この電流を制限することは、スイッチングトランジスタ452において浪費される最大電力を制限する。電流の十分な制限なしで、スイッチングトランジスタ452において浪費される電力は、スイッチングトランジスタ452を損傷するのに十分であり得る。
第4の例450のいくつかの実装形態では、機能増幅器304が機能増幅器304自体によって十分に制限される電流出力を有するならば、電流制限抵抗器453は、ゼロオームに実質的に等しい値を有し得るか、または導体と置き換えられ得る。
第3の例400に関するパフォーマンスグラフならびにノイズマージンおよび閾値マージンは、以下の条件下で第4の例450に等しく適合する。第1に、第3の例400と共通の第4の例450における抵抗器は、それらが第3の例400において有する値と同じ値を有してもよい。第2に、電流制限抵抗器453は、3キロオームの値を有してもよい。第3に、スイッチングトランジスタ452は、100の順方向電流伝達比と、0.3ボルトのコレクタ-エミッタ飽和電圧とを有してもよい。第4に、電位V2、V4、V8、V9、およびV10、ならびに第2のデジタルユニット4の閾値電位のすべては、第4の例450において、第3の例400と同じである。
スイッチングトランジスタ452による電流シンクのための電流制限は、スイッチングトランジスタ452の順方向電流伝達比と実質的に比例するので、ユニットごとに非常に可変であり得、バイポーラ接合トランジスタの順方向電流伝達比は変化し得、典型的な部分において、3対1の範囲よりも大きい場合がある。当業者にはよく知られているように、トランジスタのエミッタと直列な負帰還抵抗器の追加によって、より厳密に制御された電流制限が達成され得る。この目的は、図11中の3端子回路500が図10において示されている第4の感知インターフェース451内のスイッチングトランジスタ452の代わりに用いられる場合に役立ち得る。3端子回路500は、帰還抵抗器501がエミッタに454と直列に接続され、電圧降下抵抗器502がベース456から帰還抵抗器501の遠位端503に接続されたスイッチングトランジスタ452を備えてもよい。図10のスイッチングトランジスタ452の代わりに3端子回路500を使用する際、コレクタ455およびベース456は、図10に示されているように、それぞれ、第2のノード8および電流制限抵抗器453に電気的に接続されてもよく、遠位端503は、第4のノード11に電気的に接続されてもよい。
構成要素が以下の特性を有するという条件で、説明したように3端子回路500が第4の感知インターフェース451の代わりに用いられるとき、コレクタ455を通る約31ミリアンペアの電流シンク制限と、コレクタ455に流れ込む10mAの電流で約0.26ボルトの第2のノード8と第4のノード11との間の最小電位差とが達成され得る。第1に、スイッチングトランジスタ452のコレクタ-エミッタ飽和電圧およびベース-エミッタ順方向電圧が、それぞれ、0.04ボルトおよび0.7ボルトであることを除いて、第4の例450のすべての構成要素は、図8B、図8C、図8D、および図8Eにおけるパフォーマンスグラフの適用性に関連して前述した特性を有してもよい。第2に、帰還抵抗器501の値は、22オームであってもよい。第3に、電圧降下抵抗器502の値は、510オームであってもよい。
デジタルユニットが電気伝導体を介してある距離にわたって互いに通信するシステムでは、電気伝導体は、伝送線として振る舞う。伝送線上では、ビットエラーを引き起こす可能性がある反射およびリンギングは、エラーのない通信を可能にするために解決されなければならない場合がある問題である。しばしば、用いられる解決策は、伝送線の特性インピーダンスに等しいインピーダンスで伝送線の各端を終端することである。低コストの伝送線として使用され得る実際的なケーブルでは、特性インピーダンスは、典型的には、50から150オームの範囲内にある。各端において150オームで終端された伝送線5は、75オームの直流抵抗を示し、これは、例えば、10ボルトにプルアップされた場合、終端抵抗のみにおいて約1.3ワットの電力を消費することになる。プルアップ抵抗器19において追加の電力が消費されることになる。そのような電力の浪費は、多くの用途において望ましくない。
電力を浪費する必要なく、かつ伝送線の各端において終端を設置しなければならないという複雑化なしに、伝送線の反射およびリンギングの影響を無視できるレベルまで低減するために、ノイズマージンと閾値マージンとを増加させるための先に論じた方法と併せて、2つ以上の技法が用いられてもよい。第1の技法は、伝送線5の静電容量を充電および放電するための電流の制限である。図10における第4の例450および図11における3端子回路500を参照して論じたように、十分に制限された量の電流をシンクする感知型スイッチ253(図6)の使用は、第2のスイッチ15が閉じられたときに伝送線5が放電されるレートを制限するのに役立ち得る。第2のプルアップ抵抗器19における高い抵抗値の使用は、第2のスイッチ15が開かれているときに伝送線5が充電される割合を制限するのに役立ち得る。充電時間および放電時間がリンギング間隔と比較して十分に長い場合、これらの電流制限を用いることは、反射およびリンギングの影響を克服し得る。充電および/または放電時間を長くする技法は、ビットをデジタルユニットインターフェースを介して伝送線5に沿って通信することができる最大レートに悪影響を及ぼす可能性があるが、この技法は、用途が低くされたビットレートを許容する場合、許容でき得る。
伝送線5の長さ、およびその結果としてその静電容量が用途ごとに変化するとき、充電レートおよび放電レートは、それに応じて変化し得る。図12は、任意のマージン強化インターフェース551と、並列キャパシタ552と、ダンピング抵抗器553とを含む一貫性強化回路550を示す。マージン強化インターフェース551は、例えば、増幅器スケーリングインターフェース210(図5Aにおけるような)、感知型インターフェース251(図6、図7A、図8A、図9A、または図10におけるような)、または増加したノイズマージンおよび/もしくは閾値マージンを実現する任意の他のインターフェースであってもよい。並列キャパシタ552は、伝送線5の固有静電容量を目立たなくするのに十分な大きい値であり得る。ダンピング抵抗器553が十分に小さいかまたはゼロに等しい値である場合、伝送線5の充電レートおよび放電レートは、並列キャパシタ552の優位性のために伝送線の長さによってほとんど変化しない場合がある。第2のプルアップ抵抗器19、並列キャパシタ552、およびダンピング抵抗器553が一貫性強化回路550の一部として含まれる場合、伝送線5の長さに沿った様々な点における伝送線5と並列の複数の類似の一貫性強化回路550の電気的接続は、伝送線5にわたる静電容量と、プルアップ抵抗器を通る充電電流とを比例して増加させ、それによって、一定の充電レートを維持する。
ダンピング抵抗器553の値の適切な選択は、リンギングを低減することができる損失を伝送線5に導入する。例えば、一貫性強化回路550と同一の100のノードが130オームの伝送線特性インピーダンスと自由空間内の光の速度の0.75倍の伝搬速度とを有する伝送線5に沿って端から端まで0.2メートル離間されている場合、第2のプルアップ抵抗器19、並列キャパシタ552、およびダンピング抵抗器553が、それぞれ、100キロオーム、220ピコファラッド、および100オームの値を有する場合、ならびに、電位V2が電位V4に対して10ボルト正である場合、電流制限なしで伝送線5の端部のうちの1つにおいて感知型スイッチ253(図6参照)の閉鎖から結果として生じる伝送線5上の反射による疑似リンギングの振幅は、約1.5マイクロ秒において2.7ボルト未満のレベルに安定することがシミュレーションにおいて観察され得る。
図1中の第1および第2のデジタル回路12および13のような回路は、グランドに対してそれらの入力ポート/出力ポートにおいて制限された範囲、例えば、-0.3〜+4.1ボルトの電位のみを許容するマイクロコントローラまたは他のユニットであってもよい。伝送線5上のこの範囲外の電位差は、誤って印加されたか、または、雷雨、電磁干渉、反射、もしくは他の原因によるサージとして誘導されたかにかかわらず、デジタル回路を損傷する可能性がある。
図5Aにおける第1および第2の差動増幅器202および203、図7Aおよび図10における機能増幅器304、ならびに図8Aおよび図9Aにおけるスイッチング増幅器353のような増幅器の入力および出力は、しばしば、典型的なマイクロコントローラよりも高い電圧に耐えることができ、図7〜図10における第1の分圧抵抗器103のような抵抗器は、電流を制限し、第2のデジタル回路13のようなそれほど頑丈ではないデジタル回路にわたって現れる電位降下を低減することができる。図10におけるインピーダンス上昇デバイス402およびスイッチングトランジスタ452によって、特定のレベルまでの負の電位および電流に対する保護が提供され得る。
デジタルユニットインターフェースへのさらなる追加は、より多くの保護を追加し得る。図13において一例として示されているのは、信号導体6に電気的に接続されたカソード602と伝送線5上の帰還導体9に電気的に接続されたアノード603とを有するスナバ(snubbing)ダイオード601、および/または伝送線5上の信号導体6に電気的に接続されたドレイン電極605と、第2のノード8に電気的に接続されたソース電極606と、実質的に一定の電位V11に維持されているゲート電極607とを有する、信号導体6と第2のノード8との間の接続を遮断する電圧制限金属酸化膜半導体電界効果トランジスタ(MOSFET)604の追加を除いて、一貫性強化回路550と同一である強く保護された回路600である。
スナバダイオード601は、説明したように接続されると、スナバダイオード601の電流容量内で、帰還導体9上の電位に対する信号導体6上の負の電位をスナバダイオード601の順方向導通電圧以下の大きさに制限することになる。1ボルト未満の典型的な順方向導通電圧は、負電流の多くの電位源の電流容量を超える数アンペアもの高いスナバダイオード601を通る電流を生成する伝送線5上の励起による任意のマージン強化インターフェース551への損傷を防ぐのに十分であり得る。
電圧制限MOSFET604は、Nチャネルデバイスである場合、説明したように接続されると、電位V2と電圧制限MOSFET604のドレイン-ソース降伏電圧の合計までの信号導体6上の正電位の範囲にわたって、第2のノード8における電位が、電位V11から電圧制限MOSFET604のゲート閾値電圧を引いた値に等しい値を超えるのを防止し得る。例えば、電圧制限MOSFET604が60ボルトのドレイン-ソース降伏電圧と1.6ボルトのゲート閾値電圧とを有する場合、および、電位V2およびV11が、それぞれ、電位V4に対して10ボルトおよび15ボルトである場合、信号導体6上の70ボルトまでの電位が、第2のノード8上の13.4ボルト以下の電位をもたらし得、電位V4に対して13.4ボルトまでの電位に耐えることができる任意のマージン強化インターフェース551への損傷を与え得ない。一方、0ボルトから電位V2までの範囲の信号導体6上および第2のノード8上の正電位では、電圧制限MOSFET604は、そのオン状態において、第2のノード8および信号導体6における電位が、互いに実質的に等しくなるのを許容し、したがって、任意のマージン強化インターフェース551の通常の動作を可能にし得る。
強く保護された回路600内に示されているようなスナバダイオード601および電圧制限MOSFET604の組み込みは、強く保護された回路600内の回路構成を伝送線5の広い範囲の負および正の励起にわたって損傷から保護し得るということになる。
強く保護された回路600の好ましい実施形態の一例が、図14において高マージン保護回路650として示されている。それは、図10から図13の革新を組み合わせている。図14における様々な要素の数字指定は、図10から図13における対応する要素に対する数字指定と同じである。高マージン保護インターフェース651は、伝送線5の端部105と第2のデジタルユニット4のデジタルポート101との間の仲介をする。
図14において、伝送線5を除く高マージン保護回路650の部分は、強化トランシーバ652を構成する。強化トランシーバ652は、電子的に強化されており、第2のデジタルユニット4のような修正されていないデジタルユニットよりもノイズ、干渉、サージ、誤接続、伝送線の反射、および電力不足に耐性がある。
図15に示されているように、強化トランシーバ652の複数のインスタンスが伝送線5に沿った様々な位置に接続され得る。強化トランシーバ652の特性は、伝送線5に沿った通信に関するノイズマージン、閾値マージン、および速度パフォーマンスが、伝送線5に接続された強化トランシーバ652のインスタンスの数に少しだけ依存し得ることである。同じことは、強化トランシーバ652と同様であるが、図5から図13を参照して先に説明したアイデアを組み込んだ他のインターフェースで高マージン保護インターフェース651を置き換えた強化トランシーバにも当てはまり得る。
強化トランシーバユニットは、第2のデジタルユニット4と同様であるが、デジタルポート101の複数のインスタンスを有するデジタルユニットを含んでもよく、その場合、デジタルポート101の各インスタンスに接続され、伝送線5の別個のインスタンスに接続された任意のマージン強化インターフェース551の別個のインスタンスがあってもよい。伝送線5の別個のインスタンスは、任意のマージン強化インターフェース551の各インスタンスに接続された信号導体6の1つのインスタンスと、任意のマージン強化インターフェース551のすべてのインスタンスに接続された単一の信号帰還線9とを有する単一の多導体伝送線に統合されてもよい。
したがって、実施形態を具体的に示し説明してきたが、それらにおいて多くの変形形態が作られてもよい。特徴、機能、要素、および/または特性の他の組合せが使用されてもよい。そのような変形はまた、それらが異なる組合せに向けられているか、または同じ組合せに向けられているかにかかわらず、範囲が異なるか、より広いか、より狭いか、または等しいかにかかわらず含まれる。
この節の残りの部分は、そのいくつかまたはすべてが明瞭さおよび効率のために英数字で指定される場合がある一連の段落として、限定せずに提示されるデジタルユニットインターフェースの追加の態様および特徴を説明する。これらの段落の各々は、任意の適切な方法で、1つもしくは複数の他の段落と、および/または、参照により組み込まれる資料を含む本明細書の他の場所からの開示と組み合わされ得る。以下の段落のうちのいくつかは、他の段落を明確に参照し、それをさらに限定し、適切な組合せのうちのいくつかの例を限定せずに提供する。
A1.デジタルユニットインターフェースであって、
プルアップ抵抗器の1つの端部に接続されるように構成された第1のノードであって、プルアップ抵抗器が、第1の基準電位に接続された別の端部を有し、第1のノードが、伝送線上の遠位点において第1のデジタルユニットに接続された伝送線の信号線に接続されるように構成され、第1のデジタルユニットが、第2のデジタルユニットとの通信中に、低電位と高電位とを交互に伝送線の信号線に印加する、第1のノードと、
第2の基準電位と、伝送線の信号帰還線と、第2のデジタルユニットの信号帰還とに接続されるように構成された第2のノードであって、第2の基準電位が第1の基準電位よりも低い、第2のノードと、
第2のデジタルユニットの信号線に接続されるように構成された第3のノードであって、第2のデジタルユニットが、その信号線とその信号帰還線との間に、第2のデジタルユニットが第1のデジタルユニットに送信している間、開回路と閉回路とを交互に提示し、第2のデジタルユニットが第1のデジタルユニットと通信していない間、連続的な開回路を提示する、第3のノードと、
第1のノードと第3のノードとの間に接続されるように構成された増幅器アセンブリであって、増幅器アセンブリが、第1のノード上の高電位と第3のノード上の中電位との間で変換するように構成され、中電位が、高電位よりも低く、第2の基準電位よりも高く、増幅器アセンブリが、第3のノードに接続された入力を有する少なくとも第1の増幅器を含み、増幅器アセンブリが、第1のノード上の電位が第1の増幅器の出力に少なくとも部分的に依存するように構成される、増幅器アセンブリと
を備えるデジタルユニットインターフェース。
A2.第1の増幅器の非反転入力が第3のノードに接続され、第1の増幅器の出力が第1のノードに接続され、少なくとも第1の増幅器が第2の増幅器をさらに含み、第1および第2の増幅器が差動増幅器であり、第2の増幅器が、第1のノードに接続された非反転入力と、第3のノードに接続された出力とを有する、段落A1のデジタルユニットインターフェース。
A3.第1の増幅器が、第3の基準電位に接続された反転入力を含み、第2の増幅器が、第4の基準電位に接続された反転入力を含み、第3の基準電位が第4の基準電位よりも低い、段落A.2のデジタルユニットインターフェース。
A4.第1の増幅器が、第4の基準電位に接続された基準端子を含み、第2の増幅器が、第3の基準電位に接続された基準端子を含む、段落A3のデジタルユニットインターフェース。
A5.第4の基準電位が第1の基準電位よりも低い、段落A4のデジタルユニットインターフェース。
A6.増幅器アセンブリが、第1の増幅器の出力を第1のノードに接続する整流器をさらに含む、段落A2のデジタルユニットインターフェース。
A7.増幅器アセンブリが、第2の増幅器の出力を第3のノードに接続する第1の出力抵抗器をさらに含む、段落A2のデジタルユニットインターフェース。
A8.増幅器アセンブリが、第1の増幅器の出力を第1のノードに接続する第2の出力抵抗器をさらに含む、段落A7のデジタルユニットインターフェース。
A9.増幅器アセンブリが、電圧減衰器と、スイッチと、感知回路とをさらに含み、電圧減衰器が、第1のノード上の電位を第3のノード上のより低い電位に低減するように構成され、感知回路が、少なくとも第1の増幅器の第1の増幅器を含み、感知回路が、スイッチを動作するための第2のデジタルユニットの信号線と信号帰還線との間のインピーダンスの変化に応答し、スイッチが、第2のデジタルユニットがその信号線とその信号帰還線との間に短絡を提示するとき、第1のノードの電位を第2のノードの電位の閾値内に選択的に変化させ、第2のデジタルユニットがその信号線とその信号帰還線との間に開回路を提示するとき、第1のノードの電位を変化させないように動作可能である、段落A1のデジタルユニットインターフェース。
A10.感知回路が、一端において第3のノードに接続され、他端において第4のノードに接続された第1の抵抗器をさらに含み、電圧減衰器が、第4のノードと第2のノードとの間に接続された第2の抵抗器と、第4のノードと第5のノードとの間に接続された第3の抵抗器とを含み、第1の増幅器の反転入力が第4のノードに接続され、第1の増幅器の非反転入力が第3のノードに接続された、段落A9のデジタルユニットインターフェース。
A11.第5のノードが第1のノードに接続された、段落A10のデジタルユニットインターフェース。
A12.感知回路が、一端において第3のノードに接続され、他端において第3の基準電位に接続された第4の抵抗器をさらに含む、段落A10のデジタルユニットインターフェース。
A13.スイッチが、第1のノードに接続されたアノードと、第1の増幅器の出力に接続されたカソードとを有するダイオードを含む、段落A10のデジタルユニットインターフェース。
A14.増幅器アセンブリがスイッチング増幅器を含み、スイッチング増幅器が第1の増幅器とスイッチとを含み、スイッチング増幅器の出力が第1のノードに接続された、段落A10のデジタルユニットインターフェース。
A15.感知回路が、一端において第4のノードに接続され、他端において第4の基準電位に接続された第5の抵抗器をさらに含む、段落A10のデジタルユニットインターフェース。
A16.電圧減衰器が、第5のノードに接続された非反転電極と第1のノードに接続された制御電極とを有する能動デバイスをさらに含み、能動デバイスが、非反転電極が電流を伝導しているときに第1のノードと第5のノードとの間にインピーダンスを生成するように構成される、段落A10のデジタルユニットインターフェース。
A17.感知回路が、一端において第3のノードに接続され、他端において第4のノードに接続された第1の抵抗器をさらに含み、電圧減衰器が、第4のノードと第2のノードとの間に接続された第2の抵抗器と、第4のノードと第5のノードとの間に接続された第3の抵抗器とを含み、第1の増幅器の非反転入力が第4のノードに接続され、第1の増幅器の反転入力が第3のノードに接続された、段落A9のデジタルユニットインターフェース。
A18.第5のノードが第1のノードに接続された、段落A17のデジタルユニットインターフェース。
A19.感知回路が、一端において第3のノードに接続され、他端において第3の基準電位に接続された第4の抵抗器をさらに含む、段落A17のデジタルユニットインターフェース。
A20.感知回路が、一端において第4のノードに接続され、他端において第4の基準電位に接続された第5の抵抗器をさらに含む、段落A17のデジタルユニットインターフェース。
A21.電圧減衰器が、第5のノードに接続された非反転電極と第1のノードに接続された制御電極とを有する能動デバイスをさらに含み、能動デバイスが、非反転電極が電流を伝導しているときに第1のノードと第5のノードとの間にインピーダンスを生成するように構成される、段落A17のデジタルユニットインターフェース。
A22.スイッチが、第1のノードに接続された反転電極と第2のノードに接続された非反転電極と第1の増幅器の出力に接続された制御電極とを有する電圧反転トランジスタを含む、段落A17のデジタルユニットインターフェース。
A23.スイッチが、第1のノードに接続された反転電極と第2のノードに接続された非反転電極と制御電極とを有する電圧反転トランジスタを含み、第1の増幅器の出力に接続された1つの端部と電圧反転トランジスタの制御電極に接続された別の端部とを有する第6の抵抗器をさらに含む、段落A17のデジタルユニットインターフェース。
A24.スイッチが、反転電極と非反転電極と制御電極とを有する電圧反転トランジスタを含み、第1の増幅器の出力に接続された1つの端部と電圧反転トランジスタの制御電極に接続された別の端部とを有する第6の抵抗器と、第2のノードに接続された1つの端部と電圧反転トランジスタの非反転電極に接続された別の端部とを有する第7の抵抗器と、第2のノードに接続された1つの端部と電圧反転トランジスタの制御電極に接続された別の端部とを有する第8の抵抗器とをさらに含む、段落A17のデジタルユニットインターフェース。
A25.第1のノードの構成が、第1のノードに接続された第1の端子と第2のノードに接続された第2の端子と伝送線の信号線に接続されるように構成された第3の端子とを有する保護回路を含む、段落A1のデジタルユニットインターフェース。
A26.保護回路が、1つの端部において第1の端子に接続され別の端部において中間ノードに接続されたダンピング抵抗器と、1つの端部において中間ノードに接続され別の端部において第2の端子に接続されたダンピングキャパシタとを含む、段落A25のデジタルユニットインターフェース。
A27.保護回路が、1つの端部において第1の端子に接続され別の端部において中間ノードに接続されたダンピングキャパシタと、1つの端部において中間ノードに接続され別のノードにおいて第2の端子に接続されたダンピング抵抗器とを含む、段落A25のデジタルユニットインターフェース。
A28.保護回路が、第1の端子に接続された非反転電極と第3の端子に接続された反転電極と保護基準端子に接続された制御電極とを有する能動デバイスを含む、段落A25のデジタルユニットインターフェース。
A29.保護回路が、1つの端部において第3の端子に接続され別の端部において第2の端子に接続された保護ダイオードを含む、段落A25のデジタルユニットインターフェース。
A30.デジタルユニットインターフェースであって、
プルアップ抵抗器の1つの端部に接続されるように構成された第1のノードであって、プルアップ抵抗器が、第1の基準電位に接続された別の端部を有し、第1のノードが、伝送線上の遠位点において第1のデジタルユニットに接続された伝送線の信号線に接続されるように構成され、第1のデジタルユニットが、第2のデジタルユニットとの通信中に、低電位と高電位とを交互に伝送線の信号線に印加する、第1のノードと、
第2の基準電位と、伝送線の信号帰還線と、第2のデジタルユニットの信号帰還とに接続されるように構成された第2のノードであって、第2の基準電位が第1の基準電位よりも低い、第2のノードと、
第2のデジタルユニットの信号線に接続されるように構成された第3のノードであって、第2のデジタルユニットが、その信号線とその信号帰還線との間に、第2のデジタルユニットが第1のデジタルユニットに送信している間、開回路と閉回路とを交互に提示し、第2のデジタルユニットが第1のデジタルユニットと通信していない間、連続的な開回路を提示する、第3のノードと、
第1のノードと第3のノードとの間に接続されるように構成された増幅器アセンブリであって、増幅器アセンブリが、第1のノード上の高電位と第3のノード上の高電位と第3のノード上の中電位との間で変換するように構成され、中電位が、高電位よりも低く、第2の基準電位よりも高く、増幅器アセンブリがスイッチと感知回路とを含み、感知回路が増幅器を含み、感知回路がスイッチを動作するための第2のデジタルユニットの信号線と信号帰還線との間のインピーダンスの変化に応答し、感知回路が、第2のデジタルユニットがその信号線とその信号帰還線との間に閉回路を提示しているときはいつもスイッチを閉じ、第2のデジタルユニットがその信号線とその信号帰還線との間に開回路を提示しているときはいつもスイッチを開くように構成される、増幅器アセンブリと
を備えるデジタルユニットインターフェース。
本開示で説明される方法および装置は、インターネットオブシングス(IOT)産業、デジタルセンサ産業、工場制御産業、屋内または温室農業および園芸産業、一般的、装飾用、屋外用、および特殊照明産業、自動車、輸送、および航空宇宙産業、ならびに、特に、ノイズ、干渉、もしくはサージの大きな原因が存在する、および/もしくは交換に費用がかかる電子装置を焼損する可能性がある誤接続の可能性がある場合、および/または、消費電力が最小限にされることが望ましい場合、デジタル通信がワイヤを介して必要とされる任意の他の産業に適用可能である。
1 システム
2 デジタル相互接続
3 第1のデジタルユニット
4 第2のデジタルユニット
5 伝送線
6 信号導体
7 第1のノード
8 第2のノード
9 帰還導体
10 第3のノード
11 第4のノード
12 第1のデジタル回路
13 第2のデジタル回路
14 第1のスイッチ
15 第2のスイッチ
16 第1のプルアップ抵抗器
17 第1の端部
18 第2の端部
19 第2のプルアップ抵抗器
20 第1の端部
21 第2の端部
50 グラフ
51 曲線
52 縦軸
53 横軸
100 分圧デジタル通信回路
101 デジタルポート
102 分圧インターフェース
103 第1の分圧抵抗器
104 第2の分圧抵抗器
105 端部
106 高電圧送信グラフ
107 高電圧信号
108 高電圧スイッチ
109 低電圧受信グラフ
110 低電圧信号
111 低電圧ノード
112 低電圧送信グラフ
113 低圧側信号
114 高電圧受信グラフ
115 高圧側信号
150 ロジックレベル変換回路
151 変換インターフェース
152 低圧側プルアップ抵抗器
153 MOSFET(金属酸化膜半導体電界効果トランジスタ)
154 対称線
155 ロジックレベル変換回路高電圧送信グラフ
156 高電圧信号
157 低電圧信号曲線
158 ロジックレベル変換回路低電圧受信グラフ
159 ロジックレベル変換回路低電圧送信グラフ
160 ロジックレベル変換回路高電圧受信グラフ
200 増幅器によってスケーリングされる回路
201 増幅器スケーリングインターフェース
202 第1の差動増幅器
203 第2の差動増幅器
204 第1の出力抵抗器
205 第2の出力抵抗器
206 出力整流器
207 第1の非反転入力
208 第1の反転入力
209 第1の基準端子
210 第1の出力端子
211 第2の非反転入力
212 第2の反転入力
213 第2の基準端子
214 第2の出力端子
215 入力高電圧波形
216 出力低電圧波形
217 増幅器スケーリングインターフェース高電圧送信グラフ
218 増幅器スケーリングインターフェース低電圧受信グラフ
219 増幅器スケーリングインターフェース低電圧送信グラフ
220 増幅器スケーリングインターフェース高電圧受信グラフ
221 出力高電圧波形
222 入力低電圧波形
250 感知型回路
251 感知型インターフェース
252 電圧減衰器
253 感知型スイッチ
254 感知回路
300 感知型回路250の第1の例
301 第1の例示的な感知インターフェース
302 分圧ノード
303 電流感知抵抗器
304 機能増幅器
305 非反転入力
306 反転入力
307 出力
308 スイッチングダイオード
309 第1の例示的な高電圧送信グラフ
310 第1の例示的な低電圧受信グラフ
311 第1の例示的な低電圧送信グラフ
312 第1の例示的な高電圧受信グラフ
350 感知型回路250の第2の例
351 第2の感知インターフェース
352 第2のバイアス抵抗器
353 スイッチング増幅器
354 スイッチング増幅器非反転入力
355 スイッチング増幅器反転入力
356 スイッチング増幅器出力
357 第2の例示的な高電圧送信グラフ
358 第2の例示的な低電圧受信グラフ
359 第2の例示的な低電圧送信グラフ
360 第2の例示的な高電圧受信グラフ
400 感知型回路250の第3の例
401 第3の感知インターフェース
402 インピーダンス上昇デバイス
403 制御電極
404 非反転出力電極
405 電力電極
406 入力端
407 第3の例示的な高電圧送信グラフ
408 第3の例示的な低電圧受信グラフ
409 第3の例示的な低電圧送信グラフ
410 第3の例示的な高電圧受信グラフ
450 感知型回路250の第4の例
451 第4の感知インターフェース
452 スイッチングトランジスタ
453 電流制限抵抗器
454 エミッタ
455 コレクタ
456 ベース
500 3端子回路
501 帰還抵抗器
502 電圧降下抵抗器
503 遠位端
550 一貫性強化回路
551 マージン強化インターフェース
552 並列キャパシタ
553 ダンピング抵抗器
600 強く保護された回路
601 スナバダイオード
602 カソード
603 アノード
604 電圧制限MOSFET
605 ドレイン電極
606 ソース電極
607 ゲート電極
650 高マージン保護回路
651 高マージン保護インターフェース
652 強化トランシーバ

Claims (30)

  1. プルアップ抵抗器の1つの端部に接続されるように構成された第1のノードであって、前記プルアップ抵抗器が、第1の基準電位に接続された別の端部を有し、前記第1のノードが、伝送線上の遠位点において第1のデジタルユニットに接続された前記伝送線の信号線に接続されるように構成され、前記第1のデジタルユニットが、第2のデジタルユニットとの通信中に、低電位と高電位とを交互に前記伝送線の前記信号線に印加する、第1のノードと、
    第2の基準電位と、前記伝送線の信号帰還線と、前記第2のデジタルユニットの信号帰還とに接続されるように構成された第2のノードであって、前記第2の基準電位が前記第1の基準電位よりも低い、第2のノードと、
    前記第2のデジタルユニットの信号線に接続されるように構成された第3のノードであって、前記第2のデジタルユニットが、その信号線とその信号帰還線との間に、前記第2のデジタルユニットが前記第1のデジタルユニットに送信している間、開回路と閉回路とを交互に提示し、前記第2のデジタルユニットが前記第1のデジタルユニットと通信していない間、連続的な開回路を提示する、第3のノードと、
    前記第1のノードと前記第3のノードとの間に接続されるように構成された増幅器アセンブリであって、前記増幅器アセンブリが、前記第1のノード上の前記高電位と前記第3のノード上の中電位との間で変換するように構成され、前記中電位が、前記高電位よりも低く、前記第2の基準電位よりも高く、前記増幅器アセンブリが、前記第3のノードに接続された入力を有する少なくとも第1の増幅器を含み、前記増幅器アセンブリが、前記第1のノード上の前記電位が前記第1の増幅器の出力に少なくとも部分的に依存するように構成される、増幅器アセンブリと
    を備えるデジタルユニットインターフェース。
  2. 前記第1の増幅器の非反転入力が前記第3のノードに接続され、前記第1の増幅器の出力が前記第1のノードに接続され、前記少なくとも第1の増幅器が第2の増幅器をさらに含み、前記第1および第2の増幅器が差動増幅器であり、前記第2の増幅器が、前記第1のノードに接続された非反転入力と、前記第3のノードに接続された出力とを有する、請求項1に記載のデジタルユニットインターフェース。
  3. 前記第1の増幅器が、第3の基準電位に接続された反転入力を含み、前記第2の増幅器が、第4の基準電位に接続された反転入力を含み、前記第3の基準電位が前記第4の基準電位よりも低い、請求項2に記載のデジタルユニットインターフェース。
  4. 前記第1の増幅器が、前記第4の基準電位に接続された基準端子を含み、前記第2の増幅器が、前記第3の基準電位に接続された基準端子を含む、請求項3に記載のデジタルユニットインターフェース。
  5. 前記第4の基準電位が前記第1の基準電位よりも低い、請求項4に記載のデジタルユニットインターフェース。
  6. 前記増幅器アセンブリが、前記第1の増幅器の前記出力を前記第1のノードに接続する整流器をさらに含む、請求項2に記載のデジタルユニットインターフェース。
  7. 前記増幅器アセンブリが、前記第2の増幅器の前記出力を前記第3のノードに接続する第1の出力抵抗器をさらに含む、請求項2に記載のデジタルユニットインターフェース。
  8. 前記増幅器アセンブリが、前記第1の増幅器の前記出力を前記第1のノードに接続する第2の出力抵抗器をさらに含む、請求項7に記載のデジタルユニットインターフェース。
  9. 前記増幅器アセンブリが、電圧減衰器と、スイッチと、感知回路とをさらに含み、前記電圧減衰器が、前記第1のノード上の電位を前記第3のノード上のより低い電位に低減するように構成され、前記感知回路が、前記少なくとも第1の増幅器の前記第1の増幅器を含み、前記感知回路が、前記スイッチを動作するための前記第2のデジタルユニットの前記信号線と前記信号帰還線との間のインピーダンスの変化に応答し、前記スイッチが、前記第2のデジタルユニットがその信号線とその信号帰還線との間に短絡を提示するとき、前記第1のノードの前記電位を前記第2のノードの前記電位の閾値内に選択的に変化させ、前記第2のデジタルユニットがその信号線とその信号帰還線との間に開回路を提示するとき、前記第1のノードの前記電位を変化させないように動作可能である、請求項1に記載のデジタルユニットインターフェース。
  10. 前記感知回路が、一端において前記第3のノードに接続され、他端において第4のノードに接続された第1の抵抗器をさらに含み、前記電圧減衰器が、前記第4のノードと前記第2のノードとの間に接続された第2の抵抗器と、前記第4のノードと前記第5のノードとの間に接続された第3の抵抗器とを含み、前記第1の増幅器の反転入力が前記第4のノードに接続され、前記第1の増幅器の非反転入力が前記第3のノードに接続された、請求項9に記載のデジタルユニットインターフェース。
  11. 前記第5のノードが前記第1のノードに接続された、請求項10に記載のデジタルユニットインターフェース。
  12. 前記感知回路が、一端において前記第3のノードに接続され、他端において第3の基準電位に接続された第4の抵抗器をさらに含む、請求項10に記載のデジタルユニットインターフェース。
  13. 前記スイッチが、前記第1のノードに接続されたアノードと、前記第1の増幅器の前記出力に接続されたカソードとを有するダイオードを含む、請求項10に記載のデジタルユニットインターフェース。
  14. 前記増幅器アセンブリがスイッチング増幅器を含み、前記スイッチング増幅器が前記第1の増幅器と前記スイッチとを含み、前記スイッチング増幅器の出力が前記第1のノードに接続された、請求項10に記載のデジタルユニットインターフェース。
  15. 前記感知回路が、一端において前記第4のノードに接続され、他端において第4の基準電位に接続された第5の抵抗器をさらに含む、請求項10に記載のデジタルユニットインターフェース。
  16. 前記電圧減衰器が、前記第5のノードに接続された非反転電極と前記第1のノードに接続された制御電極とを有する能動デバイスをさらに含み、前記能動デバイスが、前記非反転電極が電流を伝導しているときに前記第1のノードと前記第5のノードとの間にインピーダンスを生成するように構成される、請求項10に記載のデジタルユニットインターフェース。
  17. 前記感知回路が、一端において前記第3のノードに接続され、他端において第4のノードに接続された第1の抵抗器をさらに含み、前記電圧減衰器が、前記第4のノードと前記第2のノードとの間に接続された第2の抵抗器と、前記第4のノードと第5のノードとの間に接続された第3の抵抗器とを含み、前記第1の増幅器の非反転入力が前記第4のノードに接続され、前記第1の増幅器の反転入力が前記第3のノードに接続された、請求項9に記載のデジタルユニットインターフェース。
  18. 前記第5のノードが前記第1のノードに接続された、請求項17に記載のデジタルユニットインターフェース。
  19. 前記感知回路が、一端において前記第3のノードに接続され、他端において第3の基準電位に接続された第4の抵抗器をさらに含む、請求項17に記載のデジタルユニットインターフェース。
  20. 前記感知回路が、一端において前記第4のノードに接続され、他端において第4の基準電位に接続された第5の抵抗器をさらに含む、請求項17に記載のデジタルユニットインターフェース。
  21. 前記電圧減衰器が、前記第5のノードに接続された非反転電極と前記第1のノードに接続された制御電極とを有する能動デバイスをさらに含み、前記能動デバイスが、前記非反転電極が電流を伝導しているときに前記第1のノードと前記第5のノードとの間にインピーダンスを生成するように構成される、請求項17に記載のデジタルユニットインターフェース。
  22. 前記スイッチが、前記第1のノードに接続された反転電極と前記第2のノードに接続された非反転電極と前記第1の増幅器の前記出力に接続された制御電極とを有する電圧反転トランジスタを含む、請求項17に記載のデジタルユニットインターフェース。
  23. 前記スイッチが、前記第1のノードに接続された反転電極と前記第2のノードに接続された非反転電極と制御電極とを有する電圧反転トランジスタを含み、前記第1の増幅器の前記出力に接続された1つの端部と前記電圧反転トランジスタの前記制御電極に接続された別の端部とを有する第6の抵抗器をさらに含む、請求項17に記載のデジタルユニットインターフェース。
  24. 前記スイッチが、反転電極と非反転電極と制御電極とを有する電圧反転トランジスタを含み、前記第1の増幅器の前記出力に接続された1つの端部と前記電圧反転トランジスタの前記制御電極に接続された別の端部とを有する第6の抵抗器と、前記第2のノードに接続された1つの端部と前記電圧反転トランジスタの前記非反転電極に接続された別の端部とを有する第7の抵抗器と、前記第2のノードに接続された1つの端部と前記電圧反転トランジスタの前記制御電極に接続された別の端部とを有する第8の抵抗器とをさらに含む、請求項17に記載のデジタルユニットインターフェース。
  25. 前記第1のノードの構成が、前記第1のノードに接続された第1の端子と前記第2のノードに接続された第2の端子と伝送線の信号線に接続されるように構成された第3の端子とを有する保護回路を含む、請求項1に記載のデジタルユニットインターフェース。
  26. 前記保護回路が、1つの端部において前記第1の端子に接続され別の端部において中間ノードに接続されたダンピング抵抗器と、1つの端部において前記中間ノードに接続され別の端部において前記第2の端子に接続されたダンピングキャパシタとを含む、請求項25に記載のデジタルユニットインターフェース。
  27. 前記保護回路が、1つの端部において前記第1の端子に接続され別の端部において中間ノードに接続されたダンピングキャパシタと、1つの端部において前記中間ノードに接続され別のノードにおいて前記第2の端子に接続されたダンピング抵抗器とを含む、請求項25に記載のデジタルユニットインターフェース。
  28. 前記保護回路が、前記第1の端子に接続された非反転電極と前記第3の端子に接続された反転電極と保護基準端子に接続された制御電極とを有する能動デバイスを含む、請求項25に記載のデジタルユニットインターフェース。
  29. 前記保護回路が、1つの端部において前記第3の端子に接続され別の端部において前記第2の端子に接続された保護ダイオードを含む、請求項25に記載のデジタルユニットインターフェース。
  30. プルアップ抵抗器の1つの端部に接続されるように構成された第1のノードであって、前記プルアップ抵抗器が、第1の基準電位に接続された別の端部を有し、前記第1のノードが、伝送線上の遠位点において第1のデジタルユニットに接続された前記伝送線の信号線に接続されるように構成され、前記第1のデジタルユニットが、第2のデジタルユニットとの通信中に、低電位と高電位とを交互に前記伝送線の前記信号線に印加する、第1のノードと、
    第2の基準電位と、前記伝送線の信号帰還線と、前記第2のデジタルユニットの信号帰還とに接続されるように構成された第2のノードであって、前記第2の基準電位が前記第1の基準電位よりも低い、第2のノードと、
    前記第2のデジタルユニットの信号線に接続されるように構成された第3のノードであって、前記第2のデジタルユニットが、その信号線とその信号帰還線との間に、前記第2のデジタルユニットが前記第1のデジタルユニットに送信している間、開回路と閉回路とを交互に提示し、前記第2のデジタルユニットが前記第1のデジタルユニットと通信していない間、連続的な開回路を提示する、第3のノードと、
    前記第1のノードと前記第3のノードとの間に接続されるように構成された増幅器アセンブリであって、前記増幅器アセンブリが、前記第1のノード上の高電位と前記第3のノード上の中電位との間で変換するように構成され、前記中電位が、前記高電位よりも低く、前記第2の基準電位よりも高く、前記増幅器アセンブリがスイッチと感知回路とを含み、前記感知回路が増幅器を含み、前記感知回路が前記スイッチを動作するための前記第2のデジタルユニットの前記信号線と前記信号帰還線との間のインピーダンスの変化に応答し、前記感知回路が、前記第2のデジタルユニットがその信号線とその信号帰還線との間に閉回路を提示しているときはいつも前記スイッチを閉じ、前記第2のデジタルユニットがその信号線とその信号帰還線との間に開回路を提示しているときはいつも前記スイッチを開くように構成される、増幅器アセンブリと
    を備えるデジタルユニットインターフェース。
JP2019538571A 2016-09-30 2017-10-02 デジタルユニットインターフェース Active JP6955015B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662402362P 2016-09-30 2016-09-30
US62/402,362 2016-09-30
PCT/US2017/054687 WO2018064656A1 (en) 2016-09-30 2017-10-02 Digital-unit interface

Publications (2)

Publication Number Publication Date
JP2019537396A true JP2019537396A (ja) 2019-12-19
JP6955015B2 JP6955015B2 (ja) 2021-10-27

Family

ID=61760255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019538571A Active JP6955015B2 (ja) 2016-09-30 2017-10-02 デジタルユニットインターフェース

Country Status (4)

Country Link
US (1) US10636477B2 (ja)
EP (1) EP3520341B1 (ja)
JP (1) JP6955015B2 (ja)
WO (1) WO2018064656A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108965408A (zh) * 2018-07-02 2018-12-07 合肥赑歌数据科技有限公司 内环境监测与预警的物联网系统及其监控方法
WO2023287744A1 (en) * 2021-07-13 2023-01-19 Edward Stoneham Delay-adjusted digital-unit interface
WO2023229875A1 (en) * 2022-05-23 2023-11-30 Panduit Corp. Systems, apparatuses, and methods for voltage safety detection and voltage overshoot management

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2192426C (en) 1996-01-03 2000-08-01 Richard Ng Bidirectional voltage translator
TWI287780B (en) * 2002-02-21 2007-10-01 Samsung Electronics Co Ltd Flat panel display including transceiver circuit for digital interface
US20050185665A1 (en) * 2002-07-18 2005-08-25 Andrea Uboldi Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication
US7098693B2 (en) * 2004-08-31 2006-08-29 International Business Machines Corporation Bi-directional voltage translator
US7616488B2 (en) * 2006-07-10 2009-11-10 Panasonic Corporation Current or voltage measurement circuit, sense circuit, semiconductor non-volatile memory, and differential amplifier
US7339846B2 (en) * 2006-07-14 2008-03-04 Macronix International Co., Ltd. Method and apparatus for reading data from nonvolatile memory
JP5803895B2 (ja) * 2012-12-26 2015-11-04 株式会社デンソー 伝送装置

Also Published As

Publication number Publication date
US10636477B2 (en) 2020-04-28
EP3520341A1 (en) 2019-08-07
EP3520341A4 (en) 2020-04-29
EP3520341B1 (en) 2023-12-06
JP6955015B2 (ja) 2021-10-27
WO2018064656A1 (en) 2018-04-05
US20200020382A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
US6307395B1 (en) Termination circuits and methods for bused and networked devices
JP6955015B2 (ja) デジタルユニットインターフェース
US7471110B2 (en) Current mode interface for off-chip high speed communication
JP4212896B2 (ja) 電流源を有し負荷変動に対して低感度なラインドライバ
EP2564220B1 (en) Voltage clamping circuit and use thereof
US8358129B2 (en) Signal transmitting device having output circuit for voltage comparison
CN110784200B (zh) 高速和负载开关的快速过电压和浪涌检测
US8294473B2 (en) Cable detector
US6331787B1 (en) Termination circuits and methods therefor
CN110557262B (zh) 一种受电设备
CN111130516A (zh) 具有减少漏电流的高电压保护的开关电路
SE450070B (sv) Trepolig strommatningskrets for telefonapparat
CN113261201B (zh) 用于优化共栅共源放大器关闭的装置
EP2933923B1 (en) Interface circuit
JP2005521375A (ja) ディジタル通信用オプトエレクトロニクス受信機回路
US20200264643A1 (en) Controller area network (can) transceiver
US9966911B2 (en) Capacitance minimization switch
CN109066627B (zh) 兼有hpd和esd的用于热插拔检测端口的保护电路
US6329837B1 (en) Termination circuits and methods therefor
US6331786B1 (en) Termination circuits and methods therefor
JP2015146361A (ja) 半導体集積回路装置
TW201929434A (zh) 用於控制開關的裝置、方法及系統
US6323676B1 (en) Termination circuits and methods therefor
US20050122130A1 (en) Methods and apparatus for active termination of high-frequency signals
US6541998B2 (en) Active termination circuit with an enable/disable

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210930

R150 Certificate of patent or registration of utility model

Ref document number: 6955015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150