JP2019533213A - 不揮発性メモリのユーザ設定可能なウェアレベリング用のシステム、方法、及びデバイス - Google Patents
不揮発性メモリのユーザ設定可能なウェアレベリング用のシステム、方法、及びデバイス Download PDFInfo
- Publication number
- JP2019533213A JP2019533213A JP2019503550A JP2019503550A JP2019533213A JP 2019533213 A JP2019533213 A JP 2019533213A JP 2019503550 A JP2019503550 A JP 2019503550A JP 2019503550 A JP2019503550 A JP 2019503550A JP 2019533213 A JP2019533213 A JP 2019533213A
- Authority
- JP
- Japan
- Prior art keywords
- wear leveling
- logical
- memory
- partition
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 205
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005192 partition Methods 0.000 claims description 154
- 238000013507 mapping Methods 0.000 claims description 29
- 238000004891 communication Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 4
- 230000014759 maintenance of location Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 6
- 238000006731 degradation reaction Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000007717 exclusion Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 241000218691 Cupressaceae Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
- G06F3/0649—Lifecycle management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Abstract
Description
本願は米国特許非仮出願第15/388892号、2016年12月22日の国際出願であり、この米国特許非仮出願は、35 U.S.C§119(e)の下で米国特許仮出願第62/403340号、2016年10月3日出願による優先権を主張し、これらの特許出願のすべては、いかなる目的でもその全文を参照することによって本明細書中に含める。
本発明は一般に不揮発性メモリに関するものであり、より具体的には、不揮発性メモリに関連するウェアレベリング(wear leveling:劣化平準化)に関するものである。
以下の説明では、本発明の概念の完全な理解をもたらすために、多数の具体的細部を説明する。提示する概念は、これらの具体的細部の一部または全部なしで実施することができる。他の例では、説明する概念を不必要にあいまいにしないように、周知のプロセス動作は詳細に説明していない。一部の概念は特定例に関連して説明するが、これらの例は限定的であることを意図していないことは明らかである。
動作504中に識別された論理セクター並びにそれに関連する物理セクターに対する消去動作を実現することができる。ウェアレベリング後に動作512を実現する例では、対応する物理セクターをウェアレベリング中に選択した新たな物理セクターとすることができる。さらに、この物理セクターに関連するカウンタを更新して、この物理セクターに適用されたPEサイクルの回数を正確に識別することができる。
Claims (20)
- 複数の物理的メモリ部分を含む不揮発性メモリと、
ウェアレベリング制御回路と
を具えたデバイスであって、
前記複数の物理的メモリ部分の各々は、複数の論理的メモリ部分のうちの1つの論理的メモリ部分にマッピングされ、
前記ウェアレベリング制御回路は、複数のウェアレベリングのパラメータを受信するように構成され、さらに、前記受信した複数のウェアレベリングのパラメータに基づいて複数のウェアレベリングの特性を決定するように構成され、該複数のウェアレベリングの特性は、前記複数の論理的メモリ部分の各々において許容されるウェアレベリングの特徴量を識別するデバイス。 - 前記複数のウェアレベリングのパラメータがユーザ指定のパラメータである、請求項1に記載のデバイス。
- 前記複数のウェアレベリングのパラメータは、前記不揮発性メモリにおける前記複数のウェアレベリングの特性の各々に割り当てられた部分をさらに識別するように設定されている、請求項1に記載のデバイス。
- 前記複数のウェアレベリングの特性が、ウェアレベリングを適用するべきであることを示す第1ウェアレベリング設定値を含み、ウェアレベリングを適用するべきでないことを示す第2ウェアレベリング設定値をさらに含む、請求項1に記載のデバイス。
- 前記第1ウェアレベリング設定値が、第1の特徴量のウェアレベリングを適用するべきであることを示し、前記複数のウェアレベリングの特性が、
第2の特徴量のウェアレベリングを適用するべきであることを示す第3ウェアレベリング設定値と、
第3の特徴量のウェアレベリングを適用するべきであることを示す第4ウェアレベリング設定値と
をさらに含む、請求項4に記載のデバイス。 - 前記複数のウェアレベリングのパラメータが、前記複数の論理的メモリ部分の各々に関連するプログラム及び消去(PE)サイクルの回数を識別し、前記複数のウェアレベリングの特性が、前記PEサイクルの回数に基づく、前記複数の論理的メモリ部分の各々に適用されるウェアレベリングの特徴量を識別する、請求項1に記載のデバイス。
- 前記複数のウェアレベリングのパラメータが、前記不揮発性メモリの複数のパーティションにおける各パーティションの論理的サイズを識別し、前記複数のウェアレベリングの特性が、前記各パーティションの論理的サイズに基づく、前記複数の論理的メモリ部分の各々において許容されるウェアレベリングの特徴量を識別する、請求項1に記載のデバイス。
- 前記複数の論理的メモリ部分が複数の固定サイズのパーティションに区分されている、請求項1に記載のデバイス。
- 前記複数の論理的メモリ部分が、前記複数のウェアレベリングのパラメータに基づいて設定されたフレキシブルなサイズのパーティションに区分されている、請求項1に記載のデバイス。
- 複数の物理的メモリ部分を含む不揮発性メモリと、
ウェアレベリング制御回路と、
前記ウェアレベリング制御回路をデータ処理システムと通信結合するように構成された通信インタフェースと、
前記不揮発性メモリに関連するプログラム及び消去動作を実行するように構成された1つ以上のプロセッサと
を具えたシステムであって、
前記複数の物理的メモリ部分の各々は、複数の論理的メモリ部分のうちの1つの論理的メモリ部分にマッピングされ、
前記ウェアレベリング制御回路は、複数のウェアレベリングのパラメータを受信するように構成され、さらに、前記受信した複数のウェアレベリングのパラメータに基づいて複数のウェアレベリングの特性を決定するように構成され、該複数のウェアレベリングの特性は、前記複数の論理的メモリ部分の各々において許容されるウェアレベリングの特徴量を識別するシステム。 - 前記複数のウェアレベリングのパラメータがユーザ指定のパラメータである、請求項10に記載のシステム。
- 前記複数のウェアレベリングのパラメータは、前記不揮発性メモリにおける前記複数のウェアレベリングの特性の各々に割り当てられた部分をさらに識別する、請求項10に記載のシステム。
- 前記複数のウェアレベリングの特性が、ウェアレベリングを適用するべきであることを示す第1ウェアレベリング設定値を含み、ウェアレベリングを適用するべきでないことを示す第2ウェアレベリング設定値をさらに含む、請求項10に記載のシステム。
- 前記複数のウェアレベリングのパラメータが、前記複数の論理的メモリ部分の各々に関連するプログラム及び消去(PE)サイクルの回数を識別し、前記複数のウェアレベリングの特性が、前記PEサイクルの回数に基づく、前記複数の論理的メモリ部分の各々に適用されるウェアレベリングの特徴量を識別する、請求項10に記載のシステム。
- 前記複数の論理的メモリ部分が、前記複数のウェアレベリングのパラメータに基づいて設定されたフレキシブルなサイズのパーティションに区分され、前記不揮発性メモリ及び前記ウェアレベリング制御回路が同じ回路ダイ上に実装されている、請求項10に記載のシステム。
- ウェアレベリング制御回路を用いて、複数の物理的メモリ部分を含む不揮発性メモリの複数のパーティションに関連する複数の論理的アドレス範囲を特徴付けるパーティション境界識別子を生成するステップであって、前記複数の物理的メモリ部分の各々が、複数の論理的メモリ部分のうちの1つの論理的メモリ部分に関連するステップと、
前記ウェアレベリング制御回路を用いて、前記複数のパーティションに関連するウェアレベリングの特性を含むウェアレベリング識別子を生成するステップであって、該ウェアレベリング識別子は、前記複数の論理的メモリ部分に関連するウェアレベリングの特性を含み、該ウェアレベリングの特性は、前記複数の論理的メモリ部分の各々において許容されるウェアレベリングの特徴量を識別するステップと、
前記ウェアレベリング制御回路を用いて、前記複数のウェアレベリング識別子に少なくとも部分的に基づくアドレスマップを生成するステップであって、該アドレスマップは、第1数の前記論理的メモリ部分を、ウェアレベリングに含まれる第1数の前記物理的メモリ部分にマッピングする第1マッピングを特徴付け、前記アドレスマップは、さらに、第2数の前記論理的メモリ部分を、前記ウェアレベリングから除外される第2数の前記物理的メモリ部分にマッピングする第2マッピングを特徴付けるステップと
を含む方法。 - 前記複数のウェアレベリングのパラメータがユーザ指定のパラメータである、請求項16に記載の方法。
- 前記複数のウェアレベリング識別子は、前記不揮発性メモリにおける前記複数のウェアレベリングの特性の各々に割り当てられた部分をさらに識別する、請求項16に記載の方法。
- 前記複数のウェアレベリングの特性が、ウェアレベリングを適用するべきであることを示す第1ウェアレベリング設定値を含み、ウェアレベリングを適用するべきでないことを示す第2ウェアレベリング設定値をさらに含む、請求項16に記載の方法。
- 前記複数のウェアレベリングのパラメータが、前記不揮発性メモリの複数のパーティションにおける各パーティションの論理的サイズを識別し、前記複数のウェアレベリングの特性が、前記各パーティションの論理的サイズに基づく、前記複数の論理的メモリ部分の各々において許容されるウェアレベリングの特徴量を識別する、請求項16に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662403340P | 2016-10-03 | 2016-10-03 | |
US62/403,340 | 2016-10-03 | ||
US15/388,892 US10489064B2 (en) | 2016-10-03 | 2016-12-22 | Systems, methods, and devices for user configurable wear leveling of non-volatile memory |
US15/388,892 | 2016-12-22 | ||
PCT/US2017/046142 WO2018067230A1 (en) | 2016-10-03 | 2017-08-09 | Systems, methods, and devices for user configurable wear leveling of non-volatile memory |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020213887A Division JP7209684B2 (ja) | 2016-10-03 | 2020-12-23 | 不揮発性メモリのユーザ設定可能なウェアレベリング用のシステム、方法、及びデバイス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019533213A true JP2019533213A (ja) | 2019-11-14 |
JP2019533213A5 JP2019533213A5 (ja) | 2020-04-09 |
JP6816253B2 JP6816253B2 (ja) | 2021-01-20 |
Family
ID=61758166
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019503550A Active JP6816253B2 (ja) | 2016-10-03 | 2017-08-09 | 不揮発性メモリのユーザ設定可能なウェアレベリング用のシステム、方法、及びデバイス |
JP2020213887A Active JP7209684B2 (ja) | 2016-10-03 | 2020-12-23 | 不揮発性メモリのユーザ設定可能なウェアレベリング用のシステム、方法、及びデバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020213887A Active JP7209684B2 (ja) | 2016-10-03 | 2020-12-23 | 不揮発性メモリのユーザ設定可能なウェアレベリング用のシステム、方法、及びデバイス |
Country Status (5)
Country | Link |
---|---|
US (2) | US10489064B2 (ja) |
JP (2) | JP6816253B2 (ja) |
CN (2) | CN109716281B (ja) |
DE (1) | DE112017005020T5 (ja) |
WO (1) | WO2018067230A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10489064B2 (en) * | 2016-10-03 | 2019-11-26 | Cypress Semiconductor Corporation | Systems, methods, and devices for user configurable wear leveling of non-volatile memory |
US10832753B2 (en) * | 2017-07-31 | 2020-11-10 | General Electric Company | Components including structures having decoupled load paths |
US10198195B1 (en) | 2017-08-04 | 2019-02-05 | Micron Technology, Inc. | Wear leveling |
US10409716B2 (en) | 2017-10-11 | 2019-09-10 | Western Digital Technologies, Inc. | Non-volatile memory with adaptive wear leveling |
US10656844B2 (en) | 2017-10-11 | 2020-05-19 | Western Digital Technologies, Inc. | Non-volatile memory with regional and inter-region wear leveling |
US11056206B2 (en) * | 2017-10-11 | 2021-07-06 | Western Digital Technologies, Inc. | Non-volatile memory with dynamic wear leveling group configuration |
US10620867B2 (en) * | 2018-06-04 | 2020-04-14 | Dell Products, L.P. | System and method for performing wear leveling at a non-volatile firmware memory |
CN110187999B (zh) * | 2019-05-09 | 2021-04-27 | 新华三技术有限公司 | 地址映射数据备份方法及装置 |
US11314446B2 (en) * | 2020-06-25 | 2022-04-26 | Micron Technology, Inc. | Accelerated read translation path in memory sub-system |
JP2022074450A (ja) * | 2020-11-04 | 2022-05-18 | キオクシア株式会社 | メモリカード、メモリシステム、及びファイルの断片化解消方法 |
CN113127377B (zh) * | 2021-04-08 | 2022-11-25 | 武汉导航与位置服务工业技术研究院有限责任公司 | 一种非易失存储器件写擦除的磨损均衡方法 |
DE102021120381A1 (de) | 2021-08-05 | 2023-02-09 | Harman Becker Automotive Systems Gmbh | Vorrichtung und Verfahren zur Verwaltung eines Speichers |
US20230073503A1 (en) * | 2021-09-07 | 2023-03-09 | Micron Technology, Inc. | Security file system for a memory system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009503629A (ja) * | 2005-06-08 | 2009-01-29 | サンディスク アイエル リミテッド | プログラム可能な耐久度を有するフラッシュメモリ |
JP2009265912A (ja) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | メモリシステム |
JP2009265192A (ja) * | 2008-04-22 | 2009-11-12 | Sharp Corp | 帯電装置および画像形成装置 |
JP2014056408A (ja) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | メモリシステム、コンピュータシステム、およびメモリ管理方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
CN100533409C (zh) * | 2005-07-29 | 2009-08-26 | 松下电器产业株式会社 | 存储器控制器,非易失性存储设备,非易失性存储系统,和非易失性存储器地址管理方法 |
US20070174549A1 (en) * | 2006-01-24 | 2007-07-26 | Yevgen Gyl | Method for utilizing a memory interface to control partitioning of a memory module |
US7710777B1 (en) * | 2006-12-20 | 2010-05-04 | Marvell International Ltd. | Semi-volatile NAND flash memory |
US7804718B2 (en) | 2007-03-07 | 2010-09-28 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
WO2009100149A1 (en) * | 2008-02-10 | 2009-08-13 | Rambus, Inc. | Segmentation of flash memory for partial volatile storage |
US9123422B2 (en) | 2012-07-02 | 2015-09-01 | Super Talent Technology, Corp. | Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells |
US8135907B2 (en) * | 2008-06-30 | 2012-03-13 | Oracle America, Inc. | Method and system for managing wear-level aware file systems |
FR2933803B1 (fr) * | 2008-07-08 | 2010-09-24 | Thales Sa | Dispositif et procede de sauvegarde de donnees sur des supports de memoire non volatile, de type flash nand, destines a des calculateurs embarques |
US20100199020A1 (en) * | 2009-02-04 | 2010-08-05 | Silicon Storage Technology, Inc. | Non-volatile memory subsystem and a memory controller therefor |
US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
US9104547B2 (en) | 2011-08-03 | 2015-08-11 | Micron Technology, Inc. | Wear leveling for a memory device |
US8832506B2 (en) | 2012-01-20 | 2014-09-09 | International Business Machines Corporation | Bit error rate based wear leveling for solid state drive memory |
CN103176752A (zh) * | 2012-07-02 | 2013-06-26 | 晶天电子(深圳)有限公司 | 带有耐用转换层及临时文件转移功能从而实现闪速存储器磨损降低的超耐用固态驱动器 |
US8902669B2 (en) | 2012-11-08 | 2014-12-02 | SanDisk Technologies, Inc. | Flash memory with data retention bias |
US9298608B2 (en) * | 2013-10-18 | 2016-03-29 | Sandisk Enterprise Ip Llc | Biasing for wear leveling in storage systems |
KR20150068747A (ko) * | 2013-12-12 | 2015-06-22 | 삼성전자주식회사 | 비휘발성 메모리 시스템, 이를 포함하는 모바일 장치 및 비휘발성 메모리 시스템의 동작방법 |
JP2015204073A (ja) * | 2014-04-16 | 2015-11-16 | キヤノン株式会社 | 情報処理装置、情報処理端末、情報処理方法およびプログラム |
JP6107802B2 (ja) | 2014-12-15 | 2017-04-05 | コニカミノルタ株式会社 | 不揮発性メモリ制御装置、不揮発性メモリ制御方法及びプログラム |
US10223028B2 (en) | 2014-12-22 | 2019-03-05 | Sandisk Technologies Llc | Failed bit count memory analytics |
US10255191B2 (en) * | 2015-08-13 | 2019-04-09 | Advanced Micro Devices, Inc. | Logical memory address regions |
CN109358804B (zh) * | 2015-09-29 | 2022-03-29 | 华为技术有限公司 | 一种数据处理方法、装置及闪存设备 |
US10489064B2 (en) * | 2016-10-03 | 2019-11-26 | Cypress Semiconductor Corporation | Systems, methods, and devices for user configurable wear leveling of non-volatile memory |
-
2016
- 2016-12-22 US US15/388,892 patent/US10489064B2/en active Active
-
2017
- 2017-08-09 CN CN201780056864.7A patent/CN109716281B/zh active Active
- 2017-08-09 JP JP2019503550A patent/JP6816253B2/ja active Active
- 2017-08-09 DE DE112017005020.0T patent/DE112017005020T5/de active Pending
- 2017-08-09 CN CN202210572068.1A patent/CN115064199B/zh active Active
- 2017-08-09 WO PCT/US2017/046142 patent/WO2018067230A1/en active Application Filing
-
2019
- 2019-10-16 US US16/655,091 patent/US11256426B2/en active Active
-
2020
- 2020-12-23 JP JP2020213887A patent/JP7209684B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009503629A (ja) * | 2005-06-08 | 2009-01-29 | サンディスク アイエル リミテッド | プログラム可能な耐久度を有するフラッシュメモリ |
JP2009265192A (ja) * | 2008-04-22 | 2009-11-12 | Sharp Corp | 帯電装置および画像形成装置 |
JP2009265912A (ja) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | メモリシステム |
JP2014056408A (ja) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | メモリシステム、コンピュータシステム、およびメモリ管理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6816253B2 (ja) | 2021-01-20 |
CN109716281B (zh) | 2022-06-17 |
US10489064B2 (en) | 2019-11-26 |
US20200192583A1 (en) | 2020-06-18 |
DE112017005020T5 (de) | 2019-08-01 |
CN115064199A (zh) | 2022-09-16 |
CN115064199B (zh) | 2023-08-18 |
CN109716281A (zh) | 2019-05-03 |
US20180095678A1 (en) | 2018-04-05 |
JP2021061028A (ja) | 2021-04-15 |
JP7209684B2 (ja) | 2023-01-20 |
US11256426B2 (en) | 2022-02-22 |
WO2018067230A1 (en) | 2018-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7209684B2 (ja) | 不揮発性メモリのユーザ設定可能なウェアレベリング用のシステム、方法、及びデバイス | |
JP2019533213A5 (ja) | ||
US10445005B2 (en) | Memory system and operating method thereof | |
JP5613260B2 (ja) | フラッシュ型メモリ・システムにおけるアクセス競合の低減方法、プログラム及びシステム | |
EP2758882B1 (en) | Adaptive mapping of logical addresses to memory devices in solid state drives | |
JP2021061028A5 (ja) | ||
US9678676B2 (en) | Method for storage devices to achieve low write amplification with low over provision | |
KR101083673B1 (ko) | 반도체 스토리지 시스템 및 그 제어 방법 | |
KR101596652B1 (ko) | 비휘발성 메모리에 대한 탄력적인 웨어 관리 | |
CN111344683A (zh) | 非易失性存储器装置中的命名空间分配 | |
TWI639085B (zh) | 用於多位元記憶體的變型操作次序 | |
US10942679B2 (en) | Memory systems and methods that allocate memory banks using striping size and stream identification information contained within directive commands | |
WO2012161659A1 (en) | A memory storage device, and a related zone-based block management and mapping method | |
KR20110127728A (ko) | 메모리 블록 선택 | |
US20140281132A1 (en) | Method and system for ram cache coalescing | |
KR20180123385A (ko) | 메모리 시스템 및 이를 이용한 웨어-레벨링 방법 | |
US10776262B2 (en) | Memory system and operating method thereof | |
CN112181274A (zh) | 提升存储设备性能稳定性的大块的组织方法及其存储设备 | |
KR101609304B1 (ko) | 멀티칩 플래시 저장장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200226 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200226 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6816253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |