JP2019532412A - プロセッサベースシステムにおける空間サービス品質(QoS)タグ付けを使用する異種メモリシステムの柔軟な管理の実現 - Google Patents
プロセッサベースシステムにおける空間サービス品質(QoS)タグ付けを使用する異種メモリシステムの柔軟な管理の実現 Download PDFInfo
- Publication number
- JP2019532412A JP2019532412A JP2019514121A JP2019514121A JP2019532412A JP 2019532412 A JP2019532412 A JP 2019532412A JP 2019514121 A JP2019514121 A JP 2019514121A JP 2019514121 A JP2019514121 A JP 2019514121A JP 2019532412 A JP2019532412 A JP 2019532412A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- master table
- cache
- qosid
- qos policy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/601—Reconfiguration of cache memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Logic Circuits (AREA)
Abstract
Description
本出願は、その内容全体が参照により本明細書に組み込まれる、2016年9月22日に出願された「PROVIDING FLEXIBLE MANAGEMENT OF HETEROGENEOUS MEMORY SYSTEMS USING SPATIAL QUALITY OF SERVICE (QoS) TAGGING IN PROCESSOR-BASED SYSTEMS」と題する米国特許出願第15/272,951号の優先権を主張する。
102 異種メモリシステム
104 第1のメモリ
106 第2のメモリ
108 メモリコントローラ
110 ソフトウェアプロセス
112 マスタテーブル
114(0)〜114(M) マスタテーブルエントリ
116(0)〜116(M) メモリアドレス
116'(0)〜116'(Z) キャッシュされたメモリアドレス
118(0)〜118(X) メモリ領域
120(0)〜120(M) キャッシュウェイ識別子(「WAY ID」)
120'(0)〜120'(Z) キャッシュされたウェイ識別子(「WAY ID」)
200 プロセッサベースシステム
202 メモリコントローラ
204 QoSポリシーテーブル
206(0)〜206(Y) QoSポリシーエントリ
208(0)〜208(Y) QoSID
210(0)〜210(Y) QoSポリシー状態
212(0)〜212(M) QoSID
212'(0)〜212'(Z) キャッシュされたQoSID
214 マスタテーブルキャッシュ
216(0)〜216(Z) マスタテーブルキャッシュエントリ
218(0)〜218(Q) QoSID
220 メモリアクセス要求
222 メモリアドレス
400 プロセッサベースシステム
402 中央処理装置(CPU)
404 プロセッサ
406 キャッシュメモリ
408 システムバス
410 メモリシステム
412 入力デバイス
414 出力デバイス
416 ネットワークインターフェースデバイス
418 ディスプレイコントローラ
420 ネットワーク
422(0)〜422(Z) メモリユニット
424 ディスプレイ
426 ビデオプロセッサ
Claims (25)
- プロセッサベースシステムの異種メモリシステムの柔軟な管理を実現するためのメモリコントローラであって、前記メモリコントローラは、異なる性能特性を有する第1のメモリおよび第2のメモリに通信可能に結合され、
前記メモリコントローラは、複数のサービス品質(QoS)ポリシーエントリを提供するソフトウェア構成可能なQoSポリシーテーブルを含み、各QoSポリシーエントリは、QoSポリシー状態を含み、1つまたは複数のQoS識別子(QoSID)のうちのQoSIDに関連付けられ、前記QoSIDは、複数のメモリ領域のうちの1つまたは複数に関連付けられ、前記複数のメモリ領域は、前記第1のメモリ、前記第2のメモリ、または両方の中に存在し、
前記メモリコントローラは、
前記複数のメモリ領域のうちのメモリ領域に対応するメモリアドレスを含むメモリアクセス要求を受信することと、
前記メモリアドレスに関連付けられるソフトウェア構成可能なQoSIDを識別することと、
前記QoSポリシーテーブルを使用して、前記メモリアドレスに関連付けられる前記QoSIDをQoSポリシー状態に関連付けることと、
前記第1のメモリおよび前記第2のメモリの一方でメモリアクセス動作を実行するために前記QoSポリシー状態を適用することと
を行うように構成される、メモリコントローラ。 - 前記第2のメモリのための透過的なキャッシュとして前記第1のメモリを動作させるようにさらに構成され、
前記複数のメモリ領域は、前記第2のメモリの複数のメモリ領域を含む、請求項1に記載のメモリコントローラ。 - 前記QoSポリシー状態に基づいて前記第1のメモリからのキャッシュエビクションおよび前記第1のメモリのキャッシュフィルの一方を実行するように構成されることによって、前記メモリアクセス動作を実行するために前記QoSポリシー状態を適用するように構成される、請求項2に記載のメモリコントローラ。
- 前記第1のメモリの複数のキャッシュラインに対応する前記複数のQoSIDをランダムにサンプリングすることと、
前記第1のメモリからのエビクションのために、最大のクォータ超過であるQoSIDに関連付けられる前記複数のキャッシュラインのうちのキャッシュラインを選択することと
を行うように構成されることによって、前記QoSポリシー状態に基づいて前記第1のメモリからの前記キャッシュエビクションを実行するように構成される、請求項3に記載のメモリコントローラ。 - 前記第2のメモリにおけるマスタテーブルにアクセスするように構成されることによって、前記メモリアドレスに関連付けられる前記QoSIDを識別するように構成され、前記マスタテーブルは、各々が前記1つまたは複数のQoSIDのうちのQoSIDに関連付けられる1つまたは複数のメモリアドレスの範囲に対応する複数のマスタテーブルエントリを含む、請求項2に記載のメモリコントローラ。
- 前記プロセッサベースシステム上で実行されているソフトウェアプロセスから、前記マスタテーブルの前記複数のマスタテーブルエントリのうちのマスタテーブルエントリに対する更新を受信するようにさらに構成される、請求項5に記載のメモリコントローラ。
- 各々が前記マスタテーブルのマスタテーブルエントリをキャッシュするように構成された複数のマスタテーブルキャッシュエントリを含むマスタテーブルキャッシュをさらに含み、
前記メモリコントローラは、前記第2のメモリにおける前記マスタテーブルにアクセスする前に、
前記マスタテーブルキャッシュの前記複数のマスタテーブルキャッシュエントリのうちのマスタテーブルキャッシュエントリが前記メモリアドレスに対応するかどうかを判断することと、
前記複数のマスタテーブルキャッシュエントリのうちのマスタテーブルキャッシュエントリが前記メモリアドレスに対応するとの判断に応答して、前記マスタテーブルキャッシュエントリにアクセスすることと
を行うように構成されることによって、前記メモリアドレスに関連付けられる前記QoSIDを識別するように構成され、
前記メモリコントローラは、前記複数のマスタテーブルキャッシュエントリのうちのマスタテーブルキャッシュエントリが前記メモリアドレスに対応しないとの判断に応答して、前記第2のメモリにおける前記マスタテーブルにアクセスするように構成される、請求項5に記載のメモリコントローラ。 - 前記メモリアドレスに関連して前記第1のメモリによって記憶された前記QoSIDにアクセスするように構成されることによって、前記メモリアドレスに関連付けられる前記QoSIDを識別するように構成される、請求項2に記載のメモリコントローラ。
- 前記プロセッサベースシステム上で実行されているソフトウェアプロセスから、前記QoSポリシーテーブルの前記複数のQoSポリシーエントリのうちのQoSポリシーエントリに対する更新を受信するようにさらに構成される、請求項1に記載のメモリコントローラ。
- 前記複数のQoSポリシーエントリの各々のQoSポリシー状態は、クォータ、優先度、比例配分重み、および確率のうちの1つまたは複数を示す、請求項1に記載のメモリコントローラ。
- 前記第1のメモリとして高帯域幅メモリ(HBM)および前記第2のメモリとしてダイナミックランダムアクセスメモリ(DRAM)に通信可能に結合される、請求項1に記載のメモリコントローラ。
- 集積回路(IC)に組み込まれる、請求項1に記載のメモリコントローラ。
- セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全地球測位システム(GPS)デバイス、モバイルフォン、セルラーフォン、スマートフォン、セッション開始プロトコル(SIP)フォン、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、装着型コンピューティングデバイス(たとえば、スマートウォッチ、ヘルスまたはフィットネストラッカー、アイウェアなど)、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、アビオニクスシステム、ドローン、およびマルチコプターからなるグループから選択されたデバイスに組み込まれる、請求項1に記載のメモリコントローラ。
- プロセッサベースシステムの異種メモリシステムの柔軟な管理を実現するためのメモリコントローラであって、
異なる性能特性を有する第1のメモリおよび第2のメモリの一方または両方の複数のメモリ領域のうちのメモリ領域に対応するメモリアドレスを含むメモリアクセス要求を受信するための手段と、
前記メモリアドレスに関連付けられるソフトウェア構成可能なサービス品質(QoS)識別子(QoSID)を識別するための手段と、
ソフトウェア構成可能なQoSポリシーテーブルを使用して、前記メモリアドレスに関連付けられる前記QoSIDをQoSポリシー状態に関連付けるための手段と、
前記第1のメモリおよび前記第2のメモリの一方でメモリアクセス動作を実行するために前記QoSポリシー状態を適用するための手段と
を含むメモリコントローラ。 - プロセッサベースシステムの異種メモリシステムの柔軟な管理を実現するための方法であって、
メモリコントローラによって、異なる性能特性を有する第1のメモリおよび第2のメモリの一方または両方の複数のメモリ領域のうちのメモリ領域に対応するメモリアドレスを含むメモリアクセス要求を受信するステップと、
複数のサービス品質(QoS)識別子(QoSID)のうちのソフトウェア構成可能なQoSIDを識別するステップであって、前記QoSIDは、前記メモリアドレスに関連付けられる、ステップと、
前記メモリコントローラのソフトウェア構成可能なQoSポリシーテーブルを使用して、前記メモリアドレスに関連付けられる前記QoSIDをQoSポリシー状態に関連付けるステップと、
前記第1のメモリおよび前記第2のメモリの一方でメモリアクセス動作を実行するために前記QoSポリシー状態を適用するステップと
を含む方法。 - 前記第2のメモリのための透過的なキャッシュとして前記第1のメモリを動作させるステップをさらに含み、
前記複数のメモリ領域は、前記第2のメモリの複数のメモリ領域を含む、請求項15に記載の方法。 - 前記メモリアクセス動作を実行するために前記QoSポリシー状態を適用するステップは、前記QoSポリシー状態に基づいて前記第1のメモリからのキャッシュエビクションおよび前記第1のメモリのキャッシュフィルの一方を実行するステップを含む、請求項16に記載の方法。
- 前記QoSポリシー状態に基づいて前記第1のメモリからの前記キャッシュエビクションを実行するステップは、
前記第1のメモリの複数のキャッシュラインに対応する前記複数のQoSIDをランダムにサンプリングするステップと、
前記第1のメモリからのエビクションのために、最大のクォータ超過であるQoSIDに関連付けられる前記複数のキャッシュラインのうちのキャッシュラインを選択するステップと
を含む、請求項17に記載の方法。 - 前記メモリアドレスに関連付けられる前記QoSIDを識別するステップは、前記第2のメモリにおけるマスタテーブルにアクセスするステップを含み、前記マスタテーブルは、各々が前記複数のQoSIDのうちのQoSIDに関連付けられる1つまたは複数のメモリアドレスの範囲に対応する複数のマスタテーブルエントリを含む、請求項16に記載の方法。
- 前記プロセッサベースシステム上で実行されているソフトウェアプロセスから、前記マスタテーブルの前記複数のマスタテーブルエントリのうちのマスタテーブルエントリに対する更新を受信するステップをさらに含む、請求項19に記載の方法。
- 前記メモリコントローラは、各々が前記マスタテーブルのマスタテーブルエントリをキャッシュするように構成された複数のマスタテーブルキャッシュエントリを含むマスタテーブルキャッシュを含み、
前記メモリアドレスに関連付けられる前記QoSIDを識別するステップは、前記第2のメモリにおける前記マスタテーブルにアクセスする前に、
前記マスタテーブルキャッシュの前記複数のマスタテーブルキャッシュエントリのうちのマスタテーブルキャッシュエントリが前記メモリアドレスに対応するかどうかを判断するステップと、
前記複数のマスタテーブルキャッシュエントリのうちのマスタテーブルキャッシュエントリが前記メモリアドレスに対応するとの判断に応答して、前記マスタテーブルキャッシュエントリにアクセスするステップと、
前記複数のマスタテーブルキャッシュエントリのうちのマスタテーブルキャッシュエントリが前記メモリアドレスに対応しないとの判断に応答して、前記第2のメモリにおける前記マスタテーブルにアクセスするステップと
を含む、請求項19に記載の方法。 - 前記メモリアドレスに関連付けられる前記QoSIDを識別するステップは、前記メモリアドレスに関連して前記第1のメモリによって記憶された前記QoSIDにアクセスするステップを含む、請求項16に記載の方法。
- 前記プロセッサベースシステム上で実行されているソフトウェアプロセスから、前記QoSポリシーテーブルの複数のQoSポリシーエントリのうちのQoSポリシーエントリに対する更新を受信するステップをさらに含む、請求項15に記載の方法。
- 前記QoSポリシー状態は、クォータ、優先度、比例配分重み、および確率のうちの1つまたは複数を示す、請求項15に記載の方法。
- 前記第1のメモリは、高帯域幅メモリ(HBM)を含み、前記第2のメモリは、ダイナミックランダムアクセスメモリ(DRAM)を含む、請求項15に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/272,951 US10055158B2 (en) | 2016-09-22 | 2016-09-22 | Providing flexible management of heterogeneous memory systems using spatial quality of service (QoS) tagging in processor-based systems |
US15/272,951 | 2016-09-22 | ||
PCT/US2017/048561 WO2018057231A1 (en) | 2016-09-22 | 2017-08-25 | Providing flexible management of heterogeneous memory systems using spatial quality of service (qos) tagging in processor-based systems |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019532412A true JP2019532412A (ja) | 2019-11-07 |
JP2019532412A5 JP2019532412A5 (ja) | 2020-09-17 |
JP7116047B2 JP7116047B2 (ja) | 2022-08-09 |
Family
ID=59762104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019514121A Active JP7116047B2 (ja) | 2016-09-22 | 2017-08-25 | プロセッサベースシステムの異種メモリシステムの柔軟な管理を実現するためのメモリコントローラおよび方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US10055158B2 (ja) |
EP (1) | EP3516523B1 (ja) |
JP (1) | JP7116047B2 (ja) |
KR (1) | KR102545726B1 (ja) |
CN (1) | CN109690500B (ja) |
BR (1) | BR112019005235A2 (ja) |
CA (1) | CA3034273A1 (ja) |
TW (1) | TWI655545B (ja) |
WO (1) | WO2018057231A1 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11586627B2 (en) | 2016-09-26 | 2023-02-21 | Splunk Inc. | Partitioning and reducing records at ingest of a worker node |
US11281706B2 (en) | 2016-09-26 | 2022-03-22 | Splunk Inc. | Multi-layer partition allocation for query execution |
US11874691B1 (en) | 2016-09-26 | 2024-01-16 | Splunk Inc. | Managing efficient query execution including mapping of buckets to search nodes |
US11243963B2 (en) | 2016-09-26 | 2022-02-08 | Splunk Inc. | Distributing partial results to worker nodes from an external data system |
US11663227B2 (en) | 2016-09-26 | 2023-05-30 | Splunk Inc. | Generating a subquery for a distinct data intake and query system |
US10956415B2 (en) | 2016-09-26 | 2021-03-23 | Splunk Inc. | Generating a subquery for an external data system using a configuration file |
US10977260B2 (en) | 2016-09-26 | 2021-04-13 | Splunk Inc. | Task distribution in an execution node of a distributed execution environment |
US11580107B2 (en) | 2016-09-26 | 2023-02-14 | Splunk Inc. | Bucket data distribution for exporting data to worker nodes |
US10353965B2 (en) | 2016-09-26 | 2019-07-16 | Splunk Inc. | Data fabric service system architecture |
US11567993B1 (en) | 2016-09-26 | 2023-01-31 | Splunk Inc. | Copying buckets from a remote shared storage system to memory associated with a search node for query execution |
US11604795B2 (en) | 2016-09-26 | 2023-03-14 | Splunk Inc. | Distributing partial results from an external data system between worker nodes |
US11232100B2 (en) | 2016-09-26 | 2022-01-25 | Splunk Inc. | Resource allocation for multiple datasets |
US11023463B2 (en) | 2016-09-26 | 2021-06-01 | Splunk Inc. | Converting and modifying a subquery for an external data system |
US11550847B1 (en) | 2016-09-26 | 2023-01-10 | Splunk Inc. | Hashing bucket identifiers to identify search nodes for efficient query execution |
US11321321B2 (en) | 2016-09-26 | 2022-05-03 | Splunk Inc. | Record expansion and reduction based on a processing task in a data intake and query system |
US11416528B2 (en) | 2016-09-26 | 2022-08-16 | Splunk Inc. | Query acceleration data store |
US11314753B2 (en) | 2016-09-26 | 2022-04-26 | Splunk Inc. | Execution of a query received from a data intake and query system |
US11461334B2 (en) | 2016-09-26 | 2022-10-04 | Splunk Inc. | Data conditioning for dataset destination |
US11250056B1 (en) | 2016-09-26 | 2022-02-15 | Splunk Inc. | Updating a location marker of an ingestion buffer based on storing buckets in a shared storage system |
US11294941B1 (en) | 2016-09-26 | 2022-04-05 | Splunk Inc. | Message-based data ingestion to a data intake and query system |
US11126632B2 (en) | 2016-09-26 | 2021-09-21 | Splunk Inc. | Subquery generation based on search configuration data from an external data system |
US20180089324A1 (en) | 2016-09-26 | 2018-03-29 | Splunk Inc. | Dynamic resource allocation for real-time search |
US11163758B2 (en) | 2016-09-26 | 2021-11-02 | Splunk Inc. | External dataset capability compensation |
US10984044B1 (en) | 2016-09-26 | 2021-04-20 | Splunk Inc. | Identifying buckets for query execution using a catalog of buckets stored in a remote shared storage system |
US11599541B2 (en) | 2016-09-26 | 2023-03-07 | Splunk Inc. | Determining records generated by a processing task of a query |
US11615104B2 (en) | 2016-09-26 | 2023-03-28 | Splunk Inc. | Subquery generation based on a data ingest estimate of an external data system |
US11222066B1 (en) | 2016-09-26 | 2022-01-11 | Splunk Inc. | Processing data using containerized state-free indexing nodes in a containerized scalable environment |
US11106734B1 (en) | 2016-09-26 | 2021-08-31 | Splunk Inc. | Query execution using containerized state-free search nodes in a containerized scalable environment |
US11860940B1 (en) | 2016-09-26 | 2024-01-02 | Splunk Inc. | Identifying buckets for query execution using a catalog of buckets |
US11620336B1 (en) * | 2016-09-26 | 2023-04-04 | Splunk Inc. | Managing and storing buckets to a remote shared storage system based on a collective bucket size |
US11003714B1 (en) | 2016-09-26 | 2021-05-11 | Splunk Inc. | Search node and bucket identification using a search node catalog and a data store catalog |
US11269939B1 (en) | 2016-09-26 | 2022-03-08 | Splunk Inc. | Iterative message-based data processing including streaming analytics |
US11562023B1 (en) | 2016-09-26 | 2023-01-24 | Splunk Inc. | Merging buckets in a data intake and query system |
US11442935B2 (en) | 2016-09-26 | 2022-09-13 | Splunk Inc. | Determining a record generation estimate of a processing task |
US11593377B2 (en) | 2016-09-26 | 2023-02-28 | Splunk Inc. | Assigning processing tasks in a data intake and query system |
KR20180104830A (ko) * | 2017-03-14 | 2018-09-27 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
US11989194B2 (en) | 2017-07-31 | 2024-05-21 | Splunk Inc. | Addressing memory limits for partition tracking among worker nodes |
US11921672B2 (en) | 2017-07-31 | 2024-03-05 | Splunk Inc. | Query execution at a remote heterogeneous data store of a data fabric service |
US20190057045A1 (en) * | 2017-08-16 | 2019-02-21 | Alibaba Group Holding Limited | Methods and systems for caching based on service level agreement |
US11151137B2 (en) | 2017-09-25 | 2021-10-19 | Splunk Inc. | Multi-partition operation in combination operations |
US10896182B2 (en) | 2017-09-25 | 2021-01-19 | Splunk Inc. | Multi-partitioning determination for combination operations |
US11334543B1 (en) | 2018-04-30 | 2022-05-17 | Splunk Inc. | Scalable bucket merging for a data intake and query system |
WO2020220216A1 (en) | 2019-04-29 | 2020-11-05 | Splunk Inc. | Search time estimate in data intake and query system |
US11715051B1 (en) | 2019-04-30 | 2023-08-01 | Splunk Inc. | Service provider instance recommendations using machine-learned classifications and reconciliation |
US11343176B2 (en) * | 2019-06-24 | 2022-05-24 | Amazon Technologies, Inc. | Interconnect address based QoS regulation |
US11494380B2 (en) | 2019-10-18 | 2022-11-08 | Splunk Inc. | Management of distributed computing framework components in a data fabric service system |
US11237731B2 (en) | 2019-10-24 | 2022-02-01 | Micron Technology, Inc. | Quality of service for memory devices using suspend and resume of program and erase operations |
US11687244B2 (en) * | 2019-10-24 | 2023-06-27 | Micron Technology, Inc. | Quality of service for memory devices using weighted memory access operation types |
US11620053B2 (en) * | 2019-10-24 | 2023-04-04 | Micron Technology, Inc. | Quality of service for the multiple functions in memory devices |
US11922222B1 (en) | 2020-01-30 | 2024-03-05 | Splunk Inc. | Generating a modified component for a data intake and query system using an isolated execution environment image |
US11704313B1 (en) | 2020-10-19 | 2023-07-18 | Splunk Inc. | Parallel branch operation using intermediary nodes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130159633A1 (en) * | 2011-12-15 | 2013-06-20 | Brian P. Lilly | Qos management in the l2 cache |
JP2016503911A (ja) * | 2012-12-10 | 2016-02-08 | クアルコム,インコーポレイテッド | サービス品質を使用して異なるメモリデバイスにメモリを割り振るためのシステムおよび方法 |
WO2016085641A1 (en) * | 2014-11-25 | 2016-06-02 | Qualcomm Incorporated | Providing shared cache memory allocation control in shared cache memory systems |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6260127B1 (en) | 1998-07-13 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for supporting heterogeneous memory in computer systems |
US20030135609A1 (en) * | 2002-01-16 | 2003-07-17 | Sun Microsystems, Inc. | Method, system, and program for determining a modification of a system resource configuration |
US8259566B2 (en) * | 2005-09-20 | 2012-09-04 | Qualcomm Incorporated | Adaptive quality of service policy for dynamic networks |
US7646636B2 (en) | 2007-02-16 | 2010-01-12 | Mosaid Technologies Incorporated | Non-volatile memory with dynamic multi-mode operation |
US20080270483A1 (en) * | 2007-04-30 | 2008-10-30 | Hewlett-Packard Development Company, L.P. | Storage Management System |
US20110055495A1 (en) * | 2009-08-28 | 2011-03-03 | Qualcomm Incorporated | Memory Controller Page Management Devices, Systems, and Methods |
US20130046934A1 (en) | 2011-08-15 | 2013-02-21 | Robert Nychka | System caching using heterogenous memories |
US9100321B2 (en) * | 2012-11-28 | 2015-08-04 | International Business Machines Corporation | Dynamic network traffic management in response to non-network conditions input |
US9201777B2 (en) * | 2012-12-23 | 2015-12-01 | Advanced Micro Devices, Inc. | Quality of service support using stacked memory device with logic die |
US9224452B2 (en) * | 2013-01-17 | 2015-12-29 | Qualcomm Incorporated | Heterogeneous memory systems, and related methods and computer-readable media for supporting heterogeneous memory access requests in processor-based systems |
US9880773B2 (en) * | 2013-03-27 | 2018-01-30 | Vmware, Inc. | Non-homogeneous disk abstraction for data oriented applications |
WO2015101827A1 (en) | 2013-12-31 | 2015-07-09 | Mosys, Inc. | Integrated main memory and coprocessor with low latency |
US20150286571A1 (en) * | 2014-04-04 | 2015-10-08 | Qualcomm Incorporated | Adaptive cache prefetching based on competing dedicated prefetch policies in dedicated cache sets to reduce cache pollution |
US10838862B2 (en) * | 2014-05-21 | 2020-11-17 | Qualcomm Incorporated | Memory controllers employing memory capacity compression, and related processor-based systems and methods |
US10282100B2 (en) * | 2014-08-19 | 2019-05-07 | Samsung Electronics Co., Ltd. | Data management scheme in virtualized hyperscale environments |
US10437479B2 (en) | 2014-08-19 | 2019-10-08 | Samsung Electronics Co., Ltd. | Unified addressing and hierarchical heterogeneous storage and memory |
US9627072B2 (en) * | 2014-11-25 | 2017-04-18 | Macronix International Co., Ltd. | Variant operation sequences for multibit memory |
US9697126B2 (en) * | 2014-11-25 | 2017-07-04 | Qualcomm Incorporated | Generating approximate usage measurements for shared cache memory systems |
US9575881B2 (en) * | 2014-12-04 | 2017-02-21 | Qualcomm Incorporated | Systems and methods for providing improved latency in a non-uniform memory architecture |
-
2016
- 2016-09-22 US US15/272,951 patent/US10055158B2/en active Active
-
2017
- 2017-08-17 TW TW106127867A patent/TWI655545B/zh not_active IP Right Cessation
- 2017-08-25 CN CN201780054540.XA patent/CN109690500B/zh active Active
- 2017-08-25 BR BR112019005235A patent/BR112019005235A2/pt unknown
- 2017-08-25 CA CA3034273A patent/CA3034273A1/en active Pending
- 2017-08-25 EP EP17761422.9A patent/EP3516523B1/en active Active
- 2017-08-25 JP JP2019514121A patent/JP7116047B2/ja active Active
- 2017-08-25 KR KR1020197007982A patent/KR102545726B1/ko active IP Right Grant
- 2017-08-25 WO PCT/US2017/048561 patent/WO2018057231A1/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130159633A1 (en) * | 2011-12-15 | 2013-06-20 | Brian P. Lilly | Qos management in the l2 cache |
JP2016503911A (ja) * | 2012-12-10 | 2016-02-08 | クアルコム,インコーポレイテッド | サービス品質を使用して異なるメモリデバイスにメモリを割り振るためのシステムおよび方法 |
WO2016085641A1 (en) * | 2014-11-25 | 2016-06-02 | Qualcomm Incorporated | Providing shared cache memory allocation control in shared cache memory systems |
Also Published As
Publication number | Publication date |
---|---|
EP3516523A1 (en) | 2019-07-31 |
CN109690500B (zh) | 2023-06-20 |
TWI655545B (zh) | 2019-04-01 |
US10055158B2 (en) | 2018-08-21 |
CN109690500A (zh) | 2019-04-26 |
KR20190049742A (ko) | 2019-05-09 |
US20180081579A1 (en) | 2018-03-22 |
KR102545726B1 (ko) | 2023-06-19 |
TW201814539A (zh) | 2018-04-16 |
EP3516523B1 (en) | 2021-09-15 |
BR112019005235A2 (pt) | 2019-06-04 |
WO2018057231A1 (en) | 2018-03-29 |
CA3034273A1 (en) | 2018-03-29 |
JP7116047B2 (ja) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7116047B2 (ja) | プロセッサベースシステムの異種メモリシステムの柔軟な管理を実現するためのメモリコントローラおよび方法 | |
US10169246B2 (en) | Reducing metadata size in compressed memory systems of processor-based systems | |
TWI627533B (zh) | 提供記憶體管理單元分割之轉譯快取及其相關設備、方法及電腦可讀取媒體 | |
TW201737095A (zh) | 在以一中央處理單元(cpu)為基礎之系統中使用多個最後階層快取線提供記憶體帶寬壓縮 | |
JP2019506671A (ja) | タグディレクトリキャッシュを使用するスケーラブルダイナミックランダムアクセスメモリ(dram)キャッシュ管理の提供 | |
EP3676711A1 (en) | Providing fine-grained quality of service (qos) control using interpolation for partitioned resources in processor-based systems | |
JP2017522645A (ja) | フラッシュメモリベースのストレージデバイスの入力/出力仮想化(iov)ホストコントローラ(hc)(iov−hc) | |
EP3224727B1 (en) | Generating approximate usage measurements for shared cache memory systems | |
US11822487B2 (en) | Flexible storage and optimized search for multiple page sizes in a translation lookaside buffer | |
US10228991B2 (en) | Providing hardware-based translation lookaside buffer (TLB) conflict resolution in processor-based systems | |
EP3420460B1 (en) | Providing scalable dynamic random access memory (dram) cache management using dram cache indicator caches | |
US9880748B2 (en) | Bifurcated memory management for memory elements | |
US12007896B2 (en) | Apparatuses, systems, and methods for configuring combined private and shared cache levels in a processor-based system | |
US20220398196A1 (en) | Apparatuses, systems, and methods for configuring combined private and shared cache levels in a processor-based system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7116047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |