JP2019519837A - 高速ターンオンパワースイッチ - Google Patents

Abstract

説明される例において、外部電力端子（ＶＢＵＳ）の電圧が安全限界を下回って下がることに応答して、チャージポンプ（４０）が、チャージポンプノード（ＶＣＰ）において電圧を生じさせるために第１の周波数で動作され、第１の制御された電流が、チャージポンプノードからパワースイッチトランジスタ（３０１、３０２）の制御端子に結合される。パワースイッチトランジスタ（３０１、３０２）は、外部電力端子（ＶＢＵＳ）と内部電源が接続される内部電力端子（Ｖ＿ＳＲＣ）との間に結合される導通経路を有する。外部電力端子（ＶＢＵＳ）の電圧が、選択されたレベルに達することに応答して、チャージポンプ（４０）は、第１の周波数より低い第２の周波数で動作され、第１の制御された電流より低い第２の制御された電流が、チャージポンプノード（ＶＣＰ）からパワースイッチトランジスタ（３０１、３０２）の制御端子に結合される。

Description

本願は、一般に、電子システム及びデバイスを互いにインターフェースすることにおける集積回路に関し、詳細には、接続されるデバイスから電力を受け取るため及び接続されるデバイスに電力を提供するためのインターフェース回路に関する。

種々の電子システムのインターフェースは、種々のユニバーサルシリアルバス（ＵＳＢ）規格に従った、ケーブル、コネクタ、及びコントローラの広汎な実装と共に、近年、より一層標準化されてきている。様々な最近のデバイス及びシステム、特に、一般消費者及びオフィスユース向けのデバイス及びシステムが、データを伝達するため、及び場合によっては、或るＵＳＢデバイスが別のＵＳＢデバイスを給電するのを可能にするために、ＵＳＢインターフェースを通じて今や容易に互いとインターフェースし得る。実際、ウォールチャージャから或いはホストデバイス（例えば、デスクトップ又はラップトップコンピュータ）から多くの最近のスマートフォンのバッテリを充電する際に、ＵＳＢが用いられている。

従来のＵＳＢインターフェース（例えば、ＵＳＢ１．０、ＵＳＢ２．０）に対して多くの改善を提供するＵＳＢ Ｔｙｐｅ−Ｃ（又は「ＵＳＢ−Ｃ」）インターフェースが開発されてきており、そうした改善は、リバーシブルケーブル、「フリップ可能な」プラグ（すなわち、いずれの方位にも挿入され得るプラグ）、及び一層高いレベルの電力搬送を含む一方で、ＵＳＢ２．０データ通信との後方互換性を維持する。ＵＳＢ Ｔｙｐｅ Ｃインターフェースによって、所与のポートが、例えばホストデバイスにおける「ダウンストリーム向きポート」（ＤＦＰ、downstream-facing port）として、又は、例えばアクセサリデバイスにおける「アップストリーム向きポート」（ＵＦＰ、upstream-facing port）として機能し得る。どのデバイスがホストであり、どれがアクセサリであるかをプラグの形状が識別する従来のＵＳＢコネクタとは対照的に、ＵＳＢ Ｔｙｐｅ−Ｃコネクタの２つの「チャネル構成」（「ＣＣ」）ピンが、データ及び制御通信のためのホスト−アクセサリ関係を電気的に確立する。より具体的には、ホストデバイスが、ＣＣピンに結合されるプルアップ抵抗器を有する一方で、アクセサリデバイスが、これらのピンに結合されるプルダウン抵抗器を有する。これらのＣＣピンの電圧を監視することによって、或るデバイスが、別のデバイスへの接続を、及び更にそうした接続のホスト−アクセサリ関係を検出し得る。また、ＵＳＢ Ｔｙｐｅ−Ｃは、ＵＳＢ Ｔｙｐｅ−Ｃが接続されるデバイスの役割に応じて、ＤＦＰ或いはＵＦＰとして働き得る「デュアルロールポート」（ＤＲＰ）を規定する。安定状態に達するまでデバイスが、ＤＦＰとして、その後ＵＦＰとして交互に識別することによって、ＤＲＰの方向の識別が成される。いくつかのＤＲＰは、２つのＤＲＰの互いに対する接続におけるネゴシエーションを促進するため、優先的なＤＦＰ又はＵＦＰ状態を有する。

ＵＳＢ Ｔｙｐｅ−Ｃ規格は、単一充電器が、ラップトップ、スマートフォン、タブレット、カメラ、及び多くのその他の機能を含め、多くの異なるデバイスを安全且つ急速に充電する可能性を提供する。例えば、ＵＳＢ ＰＤ（「ＰＤ」は「power delivery（電力搬送）」を意味する）と名付けられた、ＵＳＢ Ｔｙｐｅ−Ｃ下の電力搬送オプションの下で、最大１００Ｗの電力搬送が可能であり、その単一充電器による多様なバッテリ駆動デバイスの急速充電を促進する。このＵＳＢ ＰＤオプション下では、所与のポートが、（ａ）例えば充電器において、電力の「プロバイダ」又は「ソース」として、或いは、（ｂ）例えば電力プロバイダによって充電されているバッテリにおいて、電力の「コンシューマー」又は「シンク」として機能し得る。ホスト−デバイス関係及びソース−シンク関係は、デバイス間における相互整合（co-align）を必要とせず、そのため、データ及び制御目的のためのホストが、充電されているデバイス（すなわち、電力供給のためのシンク）であり得る。ＵＳＢ ＰＤ下の電力搬送のためのソース−シンク関係の識別及びネゴシエーションは、ＵＳＢ−Ｃポートにおいて各デバイスにおけるコントローラ回路要素によって実施される。より具体的には、このコントローラ回路要素は、ＵＳＢ−Ｃ接続のソース−シンク電力伝送関係を識別するため、ＵＳＢ Ｔｙｐｅ−ＣコネクタのＣＣピンの電流フローの方向を検出する。役割が識別された後、ソースデバイスが、ＣＣピンにおける選択されたプルアップ抵抗器又は電流源値のその結合によりその出力電力能力を「宣伝する」ことによって、デフォルトＵＳＢ−Ｃレベル（１５Ｗ）より高い電力レベルがＵＳＢ ＰＤ下でネゴシエートされる。反対に、シンクは、その端部でプルダウン抵抗器をＣＣピンに結合すること、及び、電圧降下を監視することによって、電流消費のレベルを検出する。

ＵＳＢ ＰＤ規格下で、「ファストロールスワップ」（ＦＲＳ）動作も特定されている。この動作の目的は、電源を接続から取り外す際、電力コンシューマーに対する電力搬送の中断を制限することである。図１Ａ及び図１Ｂは、ＦＲＳが生じる状況の一例を図示する。図１Ａにおいて、ホストデバイス２は、スマートフォンなど、ＵＳＢ ＰＤ対応のホストシステムであり、外部電力を受け取らないとき、そのバッテリ３によって給電される。この例において、ホストデバイス２はホストの役割をするが、（例えば、デスクトップ又はラップトップコンピュータに接続されるとき）アクセサリとしても動作し得、それゆえ、デュアルロールＵＳＢ−Ｃポート（ＤＲＰ）を有する。この例において、ホスト２のＤＲＰ１０は、ＵＳＢ ＰＤ対応のハブ４のデュアルロールポートに接続される。ハブ４は、ＵＳＢ−Ｃ及びＵＳＢ ＰＤ規格下の従来のＵＳＢハブであり、種々のデバイスを共に結合するためのいくつかのポートを含む。この例において、ハブ４は、アクセサリ６に結合されるダウンストリーム向きポート（ＤＦＰ）、及び、電源８に結合されるアップストリーム向きポート（ＵＦＰ）を有する。また、この例において、アクセサリ６は、外部ドライブ、プロジェクタ、プリンタ、又はその他の従来のアクセサリなど、バスパワードアクセサリデバイスである。少なくとも一つの例において、電源８はウォールチャージャである。

ＵＳＢ−ＣラインＶＢＵＳ上でのこれらのデバイス間の電力接続及び電力伝送の方向が、図１Ａに示されている（データ接続は図示されない）。本質的に、デバイス間のＶＢＵＳラインは、種々のポートの各々におけるＶＢＵＳピンが、これらのポートによってネゴシエートされたのと同じ電圧であるように、ハブ４を介して共に接続される。図１Ａは、この例において、電源８がハブ４を介してホストデバイス２及びアクセサリ６に電力を提供することを図示する。電源８によって提供される電力は、バッテリ３を充電し、ホスト２及びアクセサリ６の機能のための動作電力を提供するのに充分である。この電力伝送配置は、上述したようなＵＳＢ ＰＤ下での検出及びネゴシエーションの結果であり、ＵＳＢ−Ｃ規格下の或る仕様限界（例えば、ｖＳａｆｅ５Ｖ）を上回るＶＢＵＳ電圧をもたらす。

図１Ｂは、図１Ａと同じシステムを図示するが、電源８の取り外し後である。電源８の取り外しに応答して、ハブ４のＶＢＵＳラインの電圧は、いずれのデバイスも電源として作用しないので、仕様限界を下回って降下する。ＵＳＢ ＰＤ規格に従って、ハブ４は、ＶＢＵＳライン上の電圧におけるこの降下を検出し、そのＤＲＰに、非接地ＣＣワイヤを通じてホストデバイス２におけるＤＲＰに対する「ファストロールスワップ」（ＦＲＳ）信号を送出させる。ＦＲＳ信号は、ホスト２のＤＲＰ１０にそれ自体を、電力シンクではなく、電源として迅速に構成させることを意図し、そのため、そのバッテリは、最小の中断でハブ４を介してアクセサリ６に電力を供給し始め得る。

図１Ｃは、電力伝送を識別及びネゴシエートする際のその機能のため、図１Ａの配置におけるホストデバイス２のＤＲＰ１０の一部の一般的なアーキテクチャを図示する。このアーキテクチャは、概して、テキサス インスツルメンツ インコーポレイテッドから入手可能なＴＰＳ６５９８２ ＵＳＢ Ｔｙｐｅ−Ｃ及びＵＳＢ ＰＤコントローラ、パワースイッチ、及び高速マルチプレクサに対応する。図１Ｃに示すように、ＵＳＢ−Ｃ／ＰＤコントローラ１２は、ＵＳＢ−ＣコネクタのＣＣ１ピン及びＣＣ２ピンに接続されるプログラム可能及びカスタム論理回路要素を含み、ＣＣ１ピン及びＣＣ２ピンにおいて、コントローラ１２は、ＵＳＢ−Ｃケーブルの接続及びそうした接続の向き（すなわち、ホスト−アクセサリ及びソース−シンク）を検出する。また、コントローラ１２は、ＵＳＢ ＰＤ「契約（contracts）」（すなわち、電源能力及び電力シンクによる需要）を管理し、それに応じて、パワースイッチトランジスタ１４ａ、１４ｂを制御する。パワースイッチトランジスタ１４ａは、ＵＳＢ−ＣコネクタのＶＢＵＳラインをホストデバイス２における電力ラインＶ＿ＳＲＣに接続するパワースイッチとして動作し、同様に、パワースイッチトランジスタ１４ｂは、ＶＢＵＳラインを電力ラインＶ＿ＳＮＫに接続するためのパワースイッチとして動作する。ゲート信号ＳＲＣ＿ＥＮ及びＳＮＫ＿ＥＮは、それに応じて、パワースイッチトランジスタ１４ａ、１４ｂを制御するためにコントローラ１２によって駆動される。この簡略化されたアーキテクチャにおいて、そのデバイス２が電力シンクであると判定すると、コントローラ１２は、パワースイッチトランジスタ１４ｂをオンにするためラインＳＮＫ＿ＥＮ上でアクティブレベルを、及び、パワースイッチトランジスタ１４ａをオフにするためラインＳＲＣ＿ＥＮ上でイナクティブレベルを送出し、ＵＳＢ−ＣコネクタのＶＢＵＳラインをラインＶ＿ＳＮＫに接続し、ＶＢＵＳラインをラインＶ＿ＳＲＣから絶縁する。反対に、そのデバイス２が電源であると判定することに応答して、コントローラ１２は、パワースイッチトランジスタ１４ａをオンにするためラインＳＲＣ＿ＥＮ上でアクティブレベルを、及び、パワースイッチトランジスタ１４ｂをオフにするためラインＳＮＫ＿ＥＮ上でイナクティブレベルを送出し、ホストデバイス２のラインＶ＿ＳＲＣをＵＳＢ−ＣコネクタのＶＢＵＳラインに接続し、ラインＶ＿ＳＮＫをＶＢＵＳラインから絶縁する。例えばＴＰＳ６５９８２デバイスによってサポートされるものなど、いくつかの従来のＵＳＢ ＰＤポートは、ソース及びシンクの両方として双方向電力伝送をサポートするパワースイッチングトランジスタを含む。いずれにせよ、ホスト２のＤＲＰは、適切な向きに従って、プルダウン抵抗器或いはプルアップ抵抗器をＣＣラインに接続する。

図１Ａに示される状態において、図１ＣにおけるＤＲＰポート１０のコントローラ１２は電力シンクであり、ラインＶ＿ＳＮＫにおけるＶＢＵＳラインからの電力の受け取りを可能にするため、トランジスタ１４ｂはオン及びトランジスタ１４ａはオフである。図１Ｂに対して上述したようなＦＲＳ事象において、ホスト４は、ＣＣ１及びＣＣ２ワイヤのうちの非接地のワイヤを通じてＦＲＳ信号を送出し得る。そうした信号を受け取ると、コントローラ１２は、ファストロールスワッププロセスを開始する。このプロセスは、そのＵＳＢ−ＣコネクタのＶＢＵＳラインが安全な電圧であることを保証することを含み、この安全な電圧で、トランジスタ１４ａ、１４ｂは、ホストデバイス２の内部回路要素に損傷を与えることなく切り替えられ得る。そうした状況が検出されるとき、トランジスタ１４ｂはオフにされ、トランジスタ１４ａはオンにされて、ホストデバイス２のバッテリが、ＶＢＵＳラインを通じてアクセサリ６に電力を供給することが可能になる。

直近のＵＳＢ ＰＤ規格（参照により本明細書に組み込まれるUniversal Serial Bus Power Delivery Specification、Revision 3.0、V1.0a（２０１６年３月））下では、電力シンク方向から電源方向に切り替え、電力を供給し始めるためのＤＲＰポートに対するＦＲＳ指示からの最大の時間遅延は、１５０μ秒である。このアグレッシブな制限は、１００μ秒より少ない、トランジスタ１４ａのためのスイッチング時間を必要とする。大きな高電圧トランジスタのそのような急速スイッチングは、駆動回路要素のための充分な電流能力を必要とし、高レベルの突入電流を不必要に引き起こし得る。

説明される例において、外部電力端子の電圧が安全限界を下回って下がることに応答して、チャージポンプが、チャージポンプノードにおいて電圧を生じさせるために第１の周波数で動作され、第１の制御された電流が、チャージポンプノードからパワースイッチトランジスタの制御端子に結合される。パワースイッチトランジスタは、外部電力端子と内部電源が接続される内部電力端子との間に結合される導通経路を有する。外部電力端子の電圧が、選択されたレベルに達することに応答して、チャージポンプは、第１の周波数より低い第２の周波数で動作され、第１の制御された電流より低い第２の制御された電流が、チャージポンプノードから電力トランジスタの制御端子に結合される。

ホストデバイス、アクセサリデバイス、及びこれらのデバイスを接続するハブを含む従来の電子システムのブロック形式の電気回路図であり、ハブに結合される外部電源を備える電力伝送の方向が図示されている。 ホストデバイス、アクセサリデバイス、及びこれらのデバイスを接続するハブを含む従来の電子システムのブロック形式の電気回路図であり、ハブに結合される外部電源を有さない電力伝送の方向が図示されている。

図１Ａ及び図１Ｂの電子システムのホストデバイスにおける従来のインターフェースポートの、ブロック及び概略形式の電気回路図である。

或る実施形態が実装されるＵＳＢ ＰＤ対応の電子システムのブロック形式の電気回路図である。

或る実施形態に従った図２の電子デバイスのインターフェースポートにおけるパワースイッチング回路要素の、ブロック及び概略形式の電気回路図である。

その実施形態に従った図３のパワースイッチング回路要素における電流制限回路の、ブロック及び概略形式の電気回路図である。

或る実施形態に従って図３のパワースイッチング回路要素の動作を図示するフローチャートである。

説明される例は、電子デバイスのインターフェースにおけるパワースイッチトランジスタを迅速及び制御可能にオンにするための動作の回路及び方法を含む。少なくとも一つの説明される例において、この回路及び方法は、電力伝送の方向をシンクからソースに切り替えることに関して、ＵＳＢ ＰＤ（Universal Serial Bus Power Delivery）規格など、最近のインターフェース規格の仕様を満たす。

また、この回路及び方法の少なくとも一つの説明される例において、電力コンシューマーから電力プロバイダへのロールスワップの後、低減された電力消費が達成される。また、この回路及び方法は、高電流対応のＵＳＢハブの使用を可能にする一方で、正確な動作を維持する。

説明される例において、電子デバイスのインターフェースポートが、電力バスを介する外部電源からの電力の受け取りから、電力バスを介する外部デバイスへの電力の提供へのロールスワップを実行し得る。インターフェースポートは、内部電力供給ノードを電力バスに選択的に結合するために、（内部電力供給ノードと電力バスとの間に）直列に接続される第１及び第２のパワースイッチトランジスタを含む。急速接続が要求されることを示す「ファストロールスワップ」コマンドに応答して、スイッチ及び制御されたブースト電流源が、付加的なゲート駆動電流を、それぞれ第１及び第２のパワースイッチトランジスタに結合する。付加的なゲート駆動電流は、ファストロールスワップの間、高められた周波数で動作するチャージポンプからつくられ、制御された電流源を介してパワースイッチトランジスタの一つに印加される。ファストロールスワップの間、（内部電力供給ノードと電力バスとの間で）ソースされた電流が、プログラムされた限界を超える場合、電流制限回路が、ブースト電流のための補償を用いてパワースイッチトランジスタの一つをオフにする。

本明細書で説明される例示の実施形態は、ＵＳＢ ＰＤ（Universal Serial Bus Power Delivery）規格に従って動作する電子デバイスのＵＳＢ（Universal Serial Bus）Ｔｙｐｅ Ｃインターフェースへの実装に適しており、そのような実装は、この文脈において特に有利である。同様に、例示の実施形態は、デバイスを、外部電力のコンシューマーであることから、外部に接続されるデバイスに対する電力のプロバイダであることに切り替えるなど、電子デバイス間の電力の搬送に関与するその他の応用例に有利に適用可能である。

図２は、これらの実施形態に従って構成されるホストデバイス２０の一般化されたアーキテクチャを図示する。ホストデバイス２０の例は、ラップトップ又はデスクトップコンピュータ、スマートフォン、又はそれ自体の内部電源を備えるその他の電子デバイスなどのコンピュータシステムを含み、それゆえ、そのデバイス機能に適切な機能回路要素を含む。ホストデバイス２０の例において、この機能回路要素はプロセッサ２１を含み、プロセッサ２１は、その所望の機能を実施するためにメモリリソース（図示せず）に記憶されるプログラム命令を実行するプログラム可能なプロセッサである。また、例えば、ホストデバイス２０への及びホストデバイス２０からの入力及び出力のために用いられる従来の回路機能が含まれる。上記したように、ホストデバイス２０は内部電源を含み、内部電源は、この例では、バッテリ２３及び電力モジュール２８で構成される。電力モジュール２８は、プロセッサ２１及びその周辺回路など、ホストデバイス２０の機能回路要素を給電するための適切なレギュレータ及び電圧変換器を含む。

これらの実施形態によれば、ホストデバイス２０は、ＵＳＢ Ｔｙｐｅ Ｃ（ＵＳＢ−Ｃ）インターフェース２５を含み、ＵＳＢ−Ｃインターフェース２５において、ホストデバイス２０への及びホストデバイス２０からの電力の搬送を制御するための回路要素が、或る実施形態に従って実装される。この例において、ホストデバイス２０のインターフェース２５はＵＳＢ−Ｃコネクタ２２を含み、ＵＳＢ−Ｃコネクタ２２は、上述した図１Ａ及び図１Ｂの従来の配置などにおいて、他のＵＳＢ−Ｃデバイスへの接続のための適切なＵＳＢ Ｔｙｐｅ Ｃ規格によって特定された適切な端子を含む。これらの端子には、電力端子ＶＢＵＳ、一対のチャネル構成端子ＣＣ１、ＣＣ２、適切な参照電圧（すなわち、接地）端子、及びＳＳ ＲＸ／ＴＸ端子として概して図２に示したデータ端子が含まれる。

この実施形態において、インターフェース２５は構成チャネルコントローラ２４を含み、構成チャネルコントローラ２４は、コネクタ２２の構成チャネル端子ＣＣ１、ＣＣ２に結合される。構成チャネルコントローラ２４は、ＵＳＢ−Ｃ接続を介するホストデバイス２０の、他のデバイスとのインターフェースを管理するための適切な論理回路要素で構成される。ＵＳＢ−Ｃ接続の場合、構成チャネルライン（ＣＣ１、ＣＣ２）は、デバイスが、データ及び制御目的に関してホストであるか又はアクセサリであるかを判定するために用いられる。デュアルロールポート（ＤＲＰ）の場合、この判定は、通常、コントローラ２４が、プルアップ抵抗器或いはプルダウン抵抗器をその構成チャネル端子ＣＣ１、ＣＣ２に結合すること、及び、これらの端子の電圧を監視することによって実施される。また、上記で組み込まれたＵＳＢ ＰＤ規格において説明されるように、コントローラ２４は、そのホストデバイス２０が、ＵＳＢ−Ｃ接続を介するその内部電源（この例では、バッテリ２３及び電力モジュール２８）からのアクセサリデバイスに対する電力のプロバイダであるか、又は、外部電源からの電力のコンシューマーであるかを判定するため、及び、その役割において提供又は消費されるべき電流レベルを「ネゴシエート」するために、構成チャネル端子ＣＣ１、ＣＣ２を用いる。この動作は、ホストデバイス２０のこれらの２つの構成要素間の信号ラインＣＵＲＲ＿ＮＥＧによって示されるように、プロセッサ２１と組み合わせてコントローラ２４によって実施される。

また、ＵＳＢ ＰＤ規格に従って、制御シグナリングが、チャネル構成ラインＣＣ１、ＣＣ２を通じて実施され、そのようなシグナリングには、外部ＵＳＢ−Ｃハブからホストデバイス２への「ファストロールスワップ」信号の通信が含まれる。上記で組み込まれたＵＳＢ ＰＤ規格において説明されるように、このファストロールスワップ信号は、アクセサリデバイスが電力コンシューマーとして接続されたままである一方で、ＵＳＢ−Ｃ配置から外部電源を取り外す場合など、ホストデバイス２０がその役割を電力コンシューマーから電力プロバイダに変更すべきときに呼び出される。これらの実施形態に従ってそのようなファストロールスワップを行うことについて、コントローラ２４の動作を下記で更に詳細に説明する。

ＵＳＢ−Ｃ接続を介するデータ通信は、インターフェース２５におけるＵＳＢ３．１ ＳＳマルチプレクサ２６によって管理される。概して図２に示すように、マルチプレクサ２６は、コネクタ２２の幾つかのデータ端子に接続され、幾つかのデータ端子には、具体的には、ＵＳＢ−Ｃ規格によって特定される二対の送信端子及び二対の受信端子が含まれる。これらの「ＳＳ ＴＸ」導体において通信される信号及びこれらの「ＳＳ ＲＸ」導体において受け取られる信号は、従来のように、プロセッサ２１と協働してマルチプレクサ２６によって制御される。「旧式の」ＵＳＢ通信（例えば、ＵＳＢ２．０）は、適切なＵＳＢ Ｔｙｐｅ Ｃ規格に記載されるように、コネクタ２２から直接にデータ導体を通じてプロセッサ２１へ、及び、プロセッサ２１から成され得る。

上記したように、ホストデバイス２０のインターフェース２５もまた、電力ホストデバイス２０への及びホストデバイス２０からの、具体的には、バッテリ２３のその内部電源と電力モジュール２８と外部デバイスとの間の、電力の伝送を制御する。上記で組み込まれたＵＳＢ ＰＤ規格に従って、ホストデバイス２０は電力コンシューマーとして動作し得、この場合、電流は、バッテリ２３を充電するため、コネクタ２２のＶＢＵＳ端子において外部電源（例えば、電源８）から受け取られる。図２のアーキテクチャにおいて、コネクタ２２のＶＢＵＳ端子は、インターフェース２５のバッテリ充電器及びスイッチ２７に接続される。ホストデバイス２０が電力コンシューマーの役割で動作しているとき、構成チャネルコントローラ２４は、ＶＢＵＳ端子において受け取られる電流を、ラインＶ＿ＳＮＫを介してバッテリ２３に送るため、バッテリ充電器及びスイッチ２７を制御する。

また、インターフェース２５はパワースイッチ３０を含み、パワースイッチ３０は、電力モジュール２８とコネクタ２２のＶＢＵＳ端子との間に接続される。それゆえ、ホストデバイス２０が電力プロバイダの役割で動作しているとき、構成チャネルコントローラ２４は、ラインＶ＿ＳＲＣをコネクタ２２のＶＢＵＳ端子に接続するためにパワースイッチ３０を制御し、そのため、電力モジュール２８は、コネクタ２２及び適切な接続ケーブルを介してホストデバイス２０に接続されるアクセサリデバイスへ、レギュレートされた電圧でバッテリ２３からの電流を提供し得る。構成チャネルコントローラ２４は、ホストデバイス２０が電力プロバイダとして動作しているときにバッテリ充電器及びスイッチ２７を開くように制御する。反対に、コントローラ２４は、ホストデバイスが電力コンシューマーとして動作しているときにパワースイッチ３０を開かせる。

図３は、或る実施形態に従って、バッテリ２３及び電力モジュール２８から電力を提供する際のパワースイッチ３０の制御に関与する、パワースイッチ３０の及び構成チャネルコントローラ２４の一部の構成を図示する。より具体的には、この実施形態のパワースイッチ３０は、二つのｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタ３０_１、３０_２を含み、それらのソース／ドレイン経路は、内部Ｖ＿ＳＲＣ導体及びＶＢＵＳ端子間に直列に接続され、電力モジュール２８がパワースイッチトランジスタ３０に接続される。パワースイッチトランジスタ３０_１は、内部Ｖ＿ＳＲＣ導体においてそのソースを、及びパワースイッチトランジスタ３０_２のソースに接続されるそのドレインを有する。パワースイッチトランジスタ３０_２のドレインは、ＶＢＵＳ端子に接続される。トランジスタ３０_１、３０_２の一方又は両方は、比較的幅広のチャネル幅対チャネル長さ（Ｗ／Ｌ）比を有することによって電力トランジスタであり得、そうでない場合、ＵＳＢ ＰＤ接続を介して一つ又は複数のアクセサリデバイスを給電するためにホストデバイス２０に対して充分な電流の伝導をサポートするため比較的堅牢であり、一層高い電圧外部電源をＵＳＢ−Ｃコネクタ２２に結合する際に遭遇し得る比較的大きなソース／ドレイン電圧に耐えることができる。例えば、高電圧及び電流のための可能性を考慮すると、パワースイッチ３０におけるトランジスタ３０_１、３０_２の一方又は両方は、横型二重拡散ＭＯＳトランジスタ（ＤＭＯＳ、又はＬＤＭＯＳ）として構成され得る。

この実施形態において、構成チャネルコントローラ２４は、逆電流保護回路３３及び電流制限回路３５を含む。逆電流保護回路３３は、この実装において比較器として機能し、ＶＢＵＳ端子の電圧を、Ｖ＿ＳＲＣ導体の電圧からオフセット電圧Ｖ_ＯＳを引いたものと比較し、その比較に従って、パワースイッチトランジスタ３０_１のゲートを駆動する。この実施形態において、ＶＢＵＳ端子の電圧が、内部Ｖ＿ＳＲＣ導体の電圧のオフセットＶ_ＯＳ（例えば、約１０ｍＶ）内で生じる場合、逆電流保護回路３３はパワースイッチトランジスタ３０_１をオフにするように動作し、逆電流がパワースイッチ３０を介して導通されないことを保証する。電力がパワースイッチ３０を介して受け取られ得るいくつかの実装において、逆電流保護回路３３は、外部デバイスからバッテリ２３への、制御された量の逆電流を可能にするように動作し得る。

同様に、電流制限回路３５も比較器として機能し、パワースイッチトランジスタ３０_１のソース／ドレイン経路のいずれかの側の電圧を比較し、それに応じて、パワースイッチトランジスタ３０_２のゲートを制御する。図３の実施形態において、電流制限回路３５の一方の入力（負入力）が、パストランジスタ３４を介して内部Ｖ＿ＳＲＣ導体の電圧を受け取り、他方の（正）入力が、トランジスタ３０_１、３０_２のソース／ドレイン経路間の中間ノードＶ＿ＩＮＴの電圧を受け取る。パストランジスタ３４のゲートは、逆電流保護回路３３の出力によって制御され、上述したような逆電流の場合にオフにされる。それゆえ、電流制限回路３５に印加される差動電圧は、オンのとき、パワースイッチトランジスタ３０_１の電圧降下に対応し、それゆえ、電力モジュール２８から、ＶＢＵＳ端子に接続される外部アクセサリへ導通されているソース電流Ｉ_{ＳＯＵＲＣＥ}に対応する。下記で更に詳細に説明されるように、電流制限回路３５は、電流Ｉ_{ＳＯＵＲＣＥ}が、制御論理４２から通信される限界Ｉ＿ＬＩＭＩＴを超えることに応答して、電流Ｉ_{ＳＯＵＲＣＥ}がその限界にレギュレートされるように、パワースイッチトランジスタ３０_２を抑えるように動作する。ＵＳＢ ＰＤの文脈において、この限界Ｉ＿ＬＩＭＩＴは、ホストデバイス２０と、ＵＳＢ−Ｃコネクタ２２において接続される一つまたは複数のアクセサリとの間でネゴシエートされた電流レベルに対応する。

この実施形態に従って、コントローラ２４は、チャージポンプノードＶＣＰにおいてチャージポンプ４０によってつくられた電流を、それらのそれぞれのゲートに印加することによってトランジスタ３０_１、３０_２をオンにするように動作する。チャージポンプ４０は、一層低い電力供給電圧から、高められた電圧をチャージポンプノードＶＣＰにおいて生じさせるためのいくつかの従来のアプローチの任意の一つに対して構成される従来のチャージポンプ回路である。一般的な意味において、チャージポンプ４０は、周期信号の交互の位相において充電及び放電する「フライング」キャパシタと共に、印加される周期信号によってクロック制御される一つ又は複数のスイッチングデバイスを含む。単純な２位相の例の第１の位相において、スイッチングデバイスは、フライングキャパシタを電力供給電圧に接続して、その電圧に向かって充電する。第２の位相において、フライングキャパシタは、供給電圧と負荷との間に直列に接続され、これは、負荷における電圧を、電力供給電圧を上回って上昇させる効果を有する。負荷に供給される電流は、チャージポンプに印加される周期信号の周波数と共に増加する。図３の実施形態において、チャージポンプ４０は、例えば信号ＮＭＬ＿ｆ、ＦＲＳ＿ｆによって制御論理４２から提供されるなどの二つの異なる周波数で動作可能であり、この結果、これらの二つの周波数は、チャージポンプノードＶＣＰから入手可能な異なるレベルの電流となる。例えば、ＮＭＬ＿ｆ信号、ＦＲＳ＿ｆ信号は、直接的に、異なる周波数のクロック信号であり得、又は、チャージポンプ４０が切り替わる周波数をその他の方式で設定する制御信号であり得る。一実装において、ＦＲＳ＿ｆクロック信号は、ＮＭＬ＿ｆ通常モードクロック信号の周波数の３〜４倍の周波数である。動作において、下記で更に詳細に説明するように、一層高い周波数ＦＲＳ＿ｆ信号は、チャージポンプ４０のスイッチング周波数を増加させるため、ファストロールスワップ事象の間イネーブルされ、それゆえ、チャージポンプノードＶＣＰにおいてソースし得る電流を増加させる。ファストロールスワップに続いて、ＦＲＳ＿ｆ信号がデアサートされ、ＮＭＬ＿ｆ信号がアサートされ、インターフェース２５の電力消費を低減するため、チャージポンプ４０のスイッチング周波数が減速され、その出力電流が低減される。

パワースイッチトランジスタ３０_１のゲートは、並列に接続される電流源３２_１及びスイッチ３３を介してチャージポンプノードＶＣＰから電流を受け取る。電流源３２_１は、制御論理４２からの制御信号ＬＶ＿ＥＮによってイネーブルされるとき、比較的低いレベルの電流Ｉ_ｓｏｆｔをパワースイッチトランジスタ３０_１のゲートに印加する。電流源３２_１は、例えば、ＭＯＳトランジスタが、所望の電流レベルに対応するレギュレートされたバイアス電圧を受け取ることなどによって、従来のように構成される。本願で説明する他の電流源３２_２、３４も同様に構成される。下記で更に詳細に説明するように、電流源３２_１によって導通される電流Ｉ_ｓｏｆｔは、パワースイッチトランジスタ３０_１を緩やかにオンにし、パワースイッチトランジスタ３０_１をオン状態に維持するのに充分なレベルである。チャージポンプノードＶＣＰとパワースイッチトランジスタ３０_１のゲートとの間において電流源３２_１と並列のスイッチ３３は、制御論理４２からの制御信号ＦＲＳ＿ＯＮのアクティブレベルによってオンにされるように制御される。例えば、スイッチ３３は、適切な駆動能力のＭＯＳトランジスタがそのゲートにおいて制御信号ＦＲＳ＿ＯＮを受け取ることによって実現され得る。

この実施形態に従ったパワースイッチトランジスタ３０_２のゲートは、チャージポンプノードＶＣＰとパワースイッチトランジスタ３０_２のゲートとの間に並列に接続される制御可能な電流源３２_２及び３４を介して、チャージポンプノードＶＣＰから駆動される。電流源３２_２は、上述の電流源３２_１と同様に、制御論理４２からの制御信号ＬＶ＿ＥＮによってイネーブルされるとき、低レベル電流Ｉ_ｓｏｆｔを導通させる。対照的に、電流源３４は、制御論理４２からの制御信号ＦＲＳ＿ＯＮによってイネーブルされるとき、チャージポンプノードＶＣＰからパワースイッチトランジスタ３０_２のゲートにブースト電流Ｉ２を導通させるように動作する。チャージポンプ４０によってチャージポンプノードＶＣＰからパワースイッチトランジスタ３０_２のゲートに導通されるこのブースト電流Ｉ２は、電流源３２_２によって導通される電流Ｉ_ｓｏｆｔより著しく高い（例えば、少なくとも１０倍）。例えば、電流Ｉ_ｓｏｆｔはおよそ１μＡであり得、ブースト電流Ｉ２はおよそ５０〜１００μＡであり得る。しかし、スイッチ３３によって導通される電流とは対照的に、この一層高い電流Ｉ２は、例えば、電流源３４に印加されるレギュレートされたバイアスレベルによって制限されるなど、制御された大きさに制限される。電流源３４の効果は、それゆえ、電流源３２_２から単独で達成し得るよりもパワースイッチトランジスタ３０_２のターンオンを加速することであり、しかし、まずオンにされ、その一過性の突入電流を制限するとき、パワースイッチトランジスタ３０_２によって導通される電流を、制御された方式で抑えることである。

上述したように、スイッチ３３によってチャージポンプノードＶＣＰからパワースイッチトランジスタ３０_１のゲートに印加される電流は、制御又はレギュレートされず、電流源３４によってパワースイッチトランジスタ３０_２のゲートに提供されるブースト電流Ｉ２のままである。また、内部Ｖ＿ＳＲＣ導体からトランジスタ３０_２におけるＶＢＵＳ端子への電流を抑えることは、トランジスタ３０_１における突入電流を制限し、電流源ではなく、トランジスタ３０_１のゲートにおけるスイッチの一層単純な実装を可能にする。

図４は、或る実施形態に従った電流制限回路３５の構成を図示する。この実施形態において、電流制限回路３５は、従来のように構築され得るオペレーショナルトランスコンダクタンス増幅器（ＯＴＡ）５０を含む。ＯＴＡ５０は、一方の入力においてＶ＿ＳＲＣ導体の電圧（オフセット電圧Ｖｏｓより低い）を、及び、他方の入力においてパワースイッチトランジスタ３０_１及び３０_２間のＶＩＮＴノードの電圧を受け取り、それらの入力の差動電圧に対応する出力電流を生じさせる。この実施形態において、そうした差動電圧は、パワースイッチトランジスタ３０_１のオン状態電圧降下に対応し、それゆえ、電力モジュール２８からＶＢＵＳ端子へ導通されるソース電流Ｉ_{ＳＯＵＲＣＥ}に対応する。したがって、ＯＴＡ５０の出力は、電力トランジスタ３０_１によって導通されるそうしたソース電流Ｉ_{ＳＯＵＲＣＥ}に対応する電流ｋ×Ｉ_{ＳＯＵＲＣＥ}であり、ＯＴＡ５０の設計に従って、乗法定数ｋ（例えば、ｋ＝０．１）でスケーリングされる。

ＯＴＡ５０によって出力される電流ｋ×Ｉ_{ＳＯＵＲＣＥ}は、ノードＮ２においてｎチャネルＭＯＳトランジスタ５２のドレイン（及びゲート）に印加される。トランジスタ５２のソースは接地である。トランジスタ５２は電流ミラーの一つのレッグを構成し、電流ミラーは、その他のレッグにおいてｎチャネルＭＯＳトランジスタ５４を有する。トランジスタ５４は、トランジスタ５２のゲート及びドレインに接続されるゲート、接地であるソース、及び、パワースイッチトランジスタ３０_２のゲートに接続されるドレインを有する。トランジスタ５２及び５４は、通常、互いに対する電流駆動（すなわち、Ｗ／Ｌ比）で、例えば、トランジスタ５４が一層大きい１対４の比で、スケーリングされる。いずれにせよ、トランジスタ５２、５４は、互いと同じゲート−ソース電圧を有し、それゆえ、トランジスタ５２によって導通される電流はトランジスタ５４においてミラーされる。

制限電流源５１は、ノードＮ２及び接地間にトランジスタ５２と並列に接続される従来の電流源である。制限電流源５１は、レギュレートされたバイアス電圧を受け取るゲートを備えるＭＯＳトランジスタなど、電流源に関する従来のように構築され得る。この実施形態において、電流源５１は、制御された電流Ｉ_{ｌｉｍｉｔ}を導通させるためにバイアスされる。この電流Ｉ_{ｌｉｍｉｔ}は、例えば制御論理４２における構成レジスタの内容に従って、プログラム又は調整され得る限界である。電流Ｉ_{ｌｉｍｉｔ}は、電流制限回路３５がパワースイッチトランジスタ３０_２に対するゲート駆動を低減する電流レベルを確立する。

また、この実施形態によれば、電流制限回路３５は、プログラム可能補償電流源５５を含み、プログラム可能補償電流源５５は、チャージポンプノードＶＣＰの電圧などの高電圧と、トランジスタ５２のドレイン及びゲートにおけるノードＮ２との間に接続される。制御信号ＦＲＳ＿ＯＮによってイネーブルされるとき、補償電流源５５は、チャージポンプノードＶＣＰから補償電流Ｉ２＋を導通させるためにバイアスされ、補償電流Ｉ２＋は、ノードＮ２で電流ｋ×Ｉ_{ＳＯＵＲＣＥ}を加えられ、トランジスタ５２及び制限電流源５１の並列の組み合わせに印加される。補償電流源５５に印加されるバイアス、及びそれゆえ補償電流Ｉ２＋の大きさは、例えば制御論理４２における構成レジスタの内容に従って、プログラム又は調整され得る。制御信号ＦＲＳ＿ＯＮによってイネーブルされないとき、補償電流源５５はオフにされ、ノードＮ２に電流を供給しない。

動作において、電流制限回路３５のＯＴＡ５０は、パワースイッチトランジスタ３０_１によって導通される電流Ｉ_{ＳＯＵＲＣＥ}に対応する電流ｋ×Ｉ_{ＳＯＵＲＣＥ}をノードＮ２に印加する。電流Ｉ_{ＳＯＵＲＣＥ}は、そのトランジスタ３０_１のソース／ドレイン経路の電圧降下によって測定されるものである。通常モード（制御信号ＦＲＳ＿ＯＮがデアサートされ、電流源５５がディセーブルされる）において、電流ｋ×Ｉ_{ＳＯＵＲＣＥ}が電流源５１の電流Ｉ_{ｌｉｍｉｔ}を超える場合、過剰な電流は、トランジスタ５２によって導通され、パワースイッチトランジスタ３０_２のゲートから電流を引き込むためにトランジスタ５４によってミラーされる。そのため、この通常モードにおいて、内部Ｖ＿ＳＮＫノードからＶＢＵＳ端子に導通される電流Ｉ_{ＳＯＵＲＣＥ}が、適用可能な限界を超える場合、パワースイッチトランジスタ３０_２によって導通される電流を所望の限界までレギュレートするために、電流制限回路３５は、パワースイッチトランジスタ３０_２のゲート電圧を低減させる。

上述したように、通常モード（制御信号ＦＲＳ＿ＯＮがデアサートされる）において、電流源３２_２は、電流Ｉ_ｓｏｆｔをパワースイッチトランジスタ３０_２のゲートに供給する。この電流Ｉ_ｓｏｆｔもまた、トランジスタ３０_２のゲートが充電された後、トランジスタ５４によって導通されるので、パワースイッチ回路３５の動作にエラーが引き起こされる。しかし、この電流Ｉ_ｓｏｆｔは比較的小さい（例えば〜１μＡ）ので、通常モードにおけるこのエラーの量は比較的少ない。

しかし、ファストロールスワップの場合、電流源３４もまた、ブースト電流Ｉ２を用いてパワースイッチトランジスタ３０_２のゲートを駆動している。パワースイッチトランジスタ３０_２のゲートが完全に充電され、トランジスタ３０_２がオンになった後、電流源３４からのこのブースト電流Ｉ２は、トランジスタ５４によって導通される。補償されない場合、比較的大きな大きさのブースト電流Ｉ２（例えば、５０〜１００μＡ）が、パワースイッチトランジスタ３０_２をオフにするために必要とされる電流Ｉ_{ＳＯＵＲＣＥ}の大きさを著しく増加させる。しかし、この実施形態によれば、補償電流源５５もまた、ファストロールスワップ動作の間、補償電流Ｉ２＋をノードＮ２に印加するために制御信号ＦＲＳ＿ＯＮによってオンにされる。補償電流Ｉ２＋は、トランジスタ５２及び５４の互いに対するスケーリングを考慮して、電流源３４からの電流Ｉ２に対応するように選択される。それゆえ、このファストロールスワップモードにおいて、トランジスタ５２及び５４の電流ミラーは、それぞれ、補償電流Ｉ２＋及びブースト電流Ｉ２によって平衡される。電流制限Ｉ_{ｌｉｍｉｔ}を超えるｋ×Ｉ_{ＳＯＵＲＣＥ}及び１２＋の合計が、Ｉ_ｓｏｆｔ及びＩ２電流のスケールされた合計を或る量超えることに応答して、トランジスタ５４は、パワースイッチトランジスタ３０_２のゲートを接地に向かってプルし、デバイスをオフにするため、電流ミラーの作用によって付加的な電流を導通する。したがって、補償電流源５５は、ファストロールスワップの間、ファストロールスワップを生じさせるために、パワースイッチトランジスタ３０_２のゲートに印加される付加的な電流Ｉ２を補償するように動作して、電流制限回路３５がパワースイッチ３０を介してＶＢＵＳ端子に導通されるソース電流Ｉ_{ＳＯＵＲＣＥ}を適切にレギュレートすることを保証する。結果として、ファストロールスワップの間、回路３５によって強化される電流制限は効果的に増加され、これにより、様々なＵＳＢ−Ｃハブ及び潜在的なアクセサリが、ホストデバイス２０によってサポートされることが可能となる。

代替として、電流ミラーへの電流Ｉ２の付加による結果のエラーが許容し得る場合、補償電流源５５は、電流制限回路３５から省かれ得る。この省略は、ファストロールスワップ動作において印加される電流Ｉ２の規模に依存すると考えられる。

図５は、その電力搬送役割を電力コンシューマーであることから電力プロバイダであることに変化させる際の、ＵＳＢ Ｔｙｐｅ Ｃ（ＵＳＢ−Ｃ）インターフェース２５の動作を図示する。例えば、図１Ａ及び図１Ｂの従来の状況に関して上述したように、外部電源が取り外される一方で、アクセサリデバイスが、バッテリ駆動デバイスのＵＳＢ−Ｃコネクタに接続されたままである場合に、このロールスワップ事象が生じ得る。それゆえ、図５に図示される動作はプロセス６０で始まり、プロセス６０において、ホストデバイス２０は、外部電源からＵＳＢ−Ｃコネクタ２２のＶＢＵＳラインを通じて外部電力を受け取っている。この外部電力は、バッテリ充電器及びスイッチ２７（図２）を介してバッテリ２３を充電するのに役立つ。

プロセス６２において、ＵＳＢ−Ｃハブ又はその他のデバイス（ホストデバイス２０それ自体を含む）が、外部電源の取り外しなど、ＶＢＵＳライン上の電圧の損失を検出する。例えば、上記で組み込まれたＵＳＢ ＰＤ規格に従って、電力コンシューマーのみがＶＢＵＳラインに接続されたままであるので、ホストデバイス２０のＵＳＢ−Ｃコネクタ２２に接続されるハブデバイスが、ＶＢＵＳライン上の電圧が安全限界（Ｖ_ｓａｆｅ）を下回って下がることを検出し得る。それに応答して、そのハブデバイス又はその他のデバイスは、その規格に従って、ＵＳＢ−Ｃバスのチャネル構成ラインＣＣ１、ＣＣ２を通じて「ファストロールスワップ」信号を生成する（例えば、送出する）。

ホストデバイス２０の構成チャネルコントローラ２４の制御論理４２は、そのインターフェース２２のチャネル構成端子ＣＣ１、ＣＣ２でファストロールスワップ信号を検出し、この実施形態に従ってプロセス６４ａ、６４ｂ、６４ｃを実行することによって応答する。これらのプロセス６４ａ、６４ｂ、６４ｃは、各特定の実装に適切なように、同時に又は論理シーケンスで効率的に実行され得る。プロセス６４ａにおいて、制御論理４２は、チャージポンプノードＶＣＰにおいて付加的な電流をソースするため、チャージポンプ４０を一層高い周波数で動作させるためにＦＲＳ＿ｆクロック信号（又は、適用可能な制御信号）を送出する。また、このとき、制御論理４２はＦＲＳ＿ＯＮ制御信号をアサートし、これは、プロセス６４ｂにおいて、チャージポンプノードＶＣＰとパワースイッチトランジスタ３０_１のゲートとの間のスイッチ３３を閉じ、ブースト電流Ｉ２をパワースイッチトランジスタ３０_２のゲートに印加するために電流源３４をイネーブルする。スイッチ３３及び電流源３４を介してチャージポンプノードＶＣＰから印加される付加的な電流は、ファストロールスワップにおいてより一層速いレートで、それぞれパワースイッチトランジスタ３０_１、３０_２をオンにする効果を有する。このようにして、ホストデバイス２０の内部電源（例えば、バッテリ２３）は、最小の中断で、ＵＳＢ−Ｃコネクタ２２に取り付けられるアクセサリデバイスに電力を急速に提供する。

プロセス６４ｃにおいて、また、制御論理４２によるＦＲＳ＿ＯＮ制御信号のアサートは、図４に関して上述したように、電流制限回路３５において補償電流源５５をイネーブルするように動作する。その結果、電流制限回路３５は、ソース電流Ｉ_{ＳＯＵＲＣＥ}が、バッテリ２３によって、コネクタ２２のＶＢＵＳラインを通じて電力モジュール２８を介して外部デバイスに提供されるのを正確に監視し続け、過電流状況の事象においてパワースイッチトランジスタ３０_２のゲート電圧を低減させる。

判定６５において、ホストデバイス２０それ自体、又は、コネクタ２２に接続されるハブデバイスが、ホストデバイス２０がその役割を電力コンシューマーから電力プロバイダに成功裏に変更したかどうかを判定する。例えば、判定６５は、コネクタ２２のＶＢＵＳ端子の電圧を安全限界（Ｖ_ｓａｆｅ）と比較することによって成され得る。ＶＢＵＳ電圧がこの所望の最小レベルに達していない限り（判定６５が「ｎｏ」の結果に戻る）、ファストロールスワップモードにおける動作は維持される（プロセス６６）。しかし、ＶＢＵＳラインの電圧が所望のレベルに達した後（判定６５が「ｙｅｓ」）、ファストロールスワップ動作は終了し得、通常動作モードに入り得る。

図３及び図４を参照すると、この通常動作モードは、プロセス６８ａにおいて、制御論理４２が、ＦＲＳ＿ｆ信号をデアサートすること、及びラインＮＭＬ＿ｆ上でクロック又は制御信号を送出することを含み、チャージポンプ４０のスイッチング周波数を低減させ、これが、その電流出力を低減させ、それに応じてホストデバイス２０の電力消費を低減させる。プロセス６８ｂにおいて、ＦＲＳ＿ＯＮ制御信号はデアサートされ、このデアサートは、パワースイッチトランジスタ３０_１のゲートにおけるスイッチ３３を開き、パワースイッチトランジスタ３０_２のゲートにおける電流源３４をディセーブルする。電流源３２_１、３２_２はイネーブルされたままであり、それぞれ、トランジスタ３０_１、３０_２のゲートに、これらのデバイスをオン状態に維持するために低電流Ｉ_ｓｏｆｔを提供する。それゆえ、電力モジュール２８は、ＵＳＢ−Ｃ接続を通じて外部アクセサリデバイスを給電し続けることができる。また、この実施形態に従ったプロセス６８ｃにおいて、電流制限スイッチ３５における補償電流源５５はディセーブルされて、電流Ｉ２がもはやパワースイッチトランジスタ３０_２のゲートに印加されていないことを考慮して、電流制限監視動作の正確性を維持する。代替として、一層低い補償電流（すなわち、電流Ｉ_ｓｏｆｔに相当）が望まれる場合、プロセス６８ｃは、この通常動作モードにおいてノードＮ２に印加される付加的な補償電流の大きさを変更し得る。

これらの実施形態によれば、電子デバイス用のインターフェース回路要素は、（例えば、内部バッテリを充電するために）外部電力を受け取ることから、その内部電源（バッテリなど）から外部デバイスに電力を提供することへ、急速に変更し得る。この能力は、パワースイッチトランジスタでの過剰な突入電流を防ぐため制御された方式で提供され、それゆえ、相互接続されたシステムにおいてスイッチング遷移を低減させる。

特許請求の範囲内で、説明した実施形態における改変が可能であり、その他の実施形態が可能である。

Claims (17)

1. パワースイッチ回路であって、
   外部電力端子及び内部電力端子間に結合される導通経路と、制御端子とを有するパワースイッチトランジスタ、
   第１の周波数のクロック信号に応答して、チャージポンプノードにおいて電圧を生成するように結合されるチャージポンプ、
   前記チャージポンプノードからの第１の電流を、前記パワースイッチトランジスタの前記制御端子に印加するように結合される第１の電流源、
   前記第１の電流源と並列に、前記チャージポンプノードからブースト電流を印加するように、結合されるブースト電流源、及び、
   前記第１の周波数より高い第２の周波数のクロック信号に応答して電圧を生成するため、及び、前記ブースト電流源を前記パワースイッチトランジスタの前記制御端子に結合するために、前記チャージポンプを制御するように結合される制御論理であって、
   前記生成すること及び前記結合することが、入力においてロールスワップ信号を受け取ることに応答する前記制御論理、
   を含む、
   パワースイッチ回路。
2. 請求項１に記載のパワースイッチ回路であって、更に、
   前記内部及び外部電力端子間に導通されるパワー電流に対応する信号を受け取るように結合される入力と、前記パワースイッチトランジスタの前記制御端子に結合される出力とを有する電流制限回路を含み、
   前記電流制限回路が、前記パワー電流が或る電流制限を超えることに応答して、前記パワースイッチトランジスタの前記制御端子から電流を導通させるように結合される、
   パワースイッチ回路。
3. 請求項２に記載のパワースイッチ回路であって、前記電流制限回路が、
   前記パワー電流と前記電流制限との差に対応する入力電流を導通させるように結合される導通経路を有する第１のミラートランジスタ、及び、
   前記パワースイッチトランジスタの前記制御端子と参照電圧との間に結合される導通経路と、前記第１のミラートランジスタに結合される制御端子とを有する第２のミラートランジスタ、
   を含み、
   前記第２のミラートランジスタが、前記入力電流が前記電流制限を超えることに応答してオンにされるように動作し得る、
   パワースイッチ回路。
4. 請求項３に記載のパワースイッチ回路であって、前記電流制限回路が、
   前記制御論理が前記ロールスワップ信号を受け取ることに応答して、前記第１のミラートランジスタの前記導通経路に、前記ブースト電流に対応する補償電流を印加するように結合される補償電流源を含む、
   パワースイッチ回路。
5. 請求項１に記載のパワースイッチ回路であって、前記パワースイッチトランジスタが第１のパワースイッチトランジスタであり、前記パワースイッチ回路が更に、
   前記第１のパワースイッチトランジスタの前記導通経路と前記内部電力端子との間に結合される導通経路と、制御端子とを有する第２のパワースイッチトランジスタ、
   前記チャージポンプノードから前記第２のパワースイッチトランジスタの前記制御端子へ第２の電流を印加するように結合される第２の電流源、及び、
   前記チャージポンプノードと前記第２のパワースイッチトランジスタの前記制御端子との間に結合されるスイッチ、
   を含み、
   前記スイッチが、前記制御論理が前記ロールスワップ信号を受け取ることに応答して閉じられるように動作し得る、
   パワースイッチ回路。
6. 請求項５に記載のパワースイッチ回路であって、前記第１及び第２のパワースイッチトランジスタが、金属酸化物半導体（ＭＯＳ）トランジスタであり、更に、電流制限回路を含み、前記電流制限回路が、
   前記第２のパワースイッチトランジスタの前記導通経路の電圧における差に対応する感知電流を生じさせるように結合される差動増幅器、
   ソース／ドレイン経路と、前記感知電流を受け取るように結合されるゲートとを有する第１のミラートランジスタ、
   前記第１のミラートランジスタの前記ソース／ドレイン経路と並列に、制限電流を導通させるように、接続される電流制限電流源、
   前記制御論理が前記ロールスワップ信号を受け取ることに応答して、前記第１のミラートランジスタの前記ソース／ドレイン経路に、前記ブースト電流に対応する補償電流を印加するように結合される補償電流源、及び、
   前記第１のパワースイッチトランジスタの前記制御端子と参照電圧との間に結合されるソース／ドレイン経路と、前記第１のミラートランジスタの前記ゲート及びドレインに結合されるゲートとを有する第２のミラートランジスタ、
   を含む、パワースイッチ回路。
7. 電子デバイスのインターフェースにおいてパワースイッチを制御する方法であって、前記方法が、
   外部電力端子の電圧が安全限界を下回って下がることに応答して、チャージポンプノードにおいて電圧を生じさせるため第１の周波数でチャージポンプを動作させることと、前記チャージポンプノードからの第１の制御された電流を、前記外部電力端子と内部電源が接続される内部電力端子との間に結合される導通経路を有するパワースイッチトランジスタの制御端子に結合すること、及び、
   前記外部電力端子の前記電圧が、選択されたレベルまで達することに応答して、前記第１の周波数より低い第２の周波数で前記チャージポンプを動作させることと、前記第１の制御された電流より低い第２の制御された電流を、前記チャージポンプノードから前記パワースイッチトランジスタの前記制御端子に結合すること、
   を含む、方法。
8. 請求項７に記載の方法であって、前記パワースイッチトランジスタが第１のパワースイッチトランジスタであり、前記方法が更に、
   前記外部電力端子の前記電圧が前記安全限界を下回って下がることに応答して、前記チャージポンプノードと第２のパワースイッチトランジスタの制御端子との間のスイッチを閉じることであって、前記第２のパワースイッチトランジスタが、前記外部電力端子及び前記内部電力端子間に前記第１のパワースイッチトランジスタの前記導通経路と直列に接続される導通経路を有する、前記閉じること、及び、
   前記外部電力端子の前記電圧が、選択されたレベルに達することに応答して、前記スイッチを開けることと、前記チャージポンプノードから前記第２のパワースイッチトランジスタの前記制御端子へ、制御された電流を結合すること、
   を含む、方法。
9. 前記請求項８に記載の方法であって、更に、
   前記内部電力端子及び外部電力端子間で導通される電流を感知すること、
   前記感知された電流が電流制限を超えることに応答して、前記第１のパワースイッチトランジスタの前記制御端子から電流を導通させること、及び、
   前記第１の制御された電流の前記結合の間、前記第１の制御された電流に対応する量だけ、前記電流制限を増加させること、
   を含む、方法。
10. 請求項９に記載の方法であって、前記感知することが、
    前記第２のパワースイッチトランジスタの差動電圧に対応する感知電流を生成することを含み、
    前記第１のパワースイッチトランジスタの前記制御端子から電流を導通することが、
    制限電流源に並列の第１のミラートランジスタを介して前記感知電流を導通させること、及び、
    前記第１のパワースイッチトランジスタの前記制御端子と参照電圧との間に結合されるその導通経路を有する第２のミラートランジスタにおいて、前記第１のミラートランジスタを介して前記電流をミラーすること、
    を含み、
    前記電流制限を増加させることが、前記制限電流源に並列の前記第１のミラートランジスタを介して前記感知電流に加えて補償電流を印加することを含む、
    方法。
11. 請求項７に記載の方法であって、更に、
    外部電力端子の前記電圧が、前記電子デバイスの外側のハブにおいて前記安全限界を下回って下がることに応答して、前記ハブから前記インターフェースへロールスワップ信号を生成することを含み、
    前記第１の周波数で前記チャージポンプを動作させること、及び、前記第１の制御された電流を制御することが、前記ロールスワップ信号を受け取ることに応答して実施される、
    方法。
12. 電子システムであって、
    ハブデバイスであって、外部電源からの前記ハブデバイスの接続解除に応答してロールスワップ信号を生成するように結合される論理と、端子を含むインターフェースとを含む、前記ハブデバイス、及び、
    プロセッサと、内部電源と、パワースイッチ回路とを含むホストデバイス、及び、
    制御論理、
    を含み、
    前記インターフェースの前記端子が、前記インターフェース間で共通に接続される電力バス端子を含み、前記外部電源が、前記電力バス端子に取り外し可能に結合され、
    前記インターフェースの１つにおける前記電力バス端子が、前記パワースイッチ回路の電力バス端子に結合され、
    前記パワースイッチ回路が、
    前記パワースイッチ回路の前記電力バス端子と前記ホストデバイスの前記内部電源に結合される内部電力バスとの間に結合される導通経路と、制御端子とを有するパワースイッチトランジスタ、
    第１の周波数のクロック信号に応答して、チャージポンプノードにおいて電圧を生成するように結合されるチャージポンプ、
    前記チャージポンプノードから前記パワースイッチトランジスタの前記制御端子へ第１の電流を印加するように結合される第１の電流源、及び
    第１の電流源に並列に、前記チャージポンプノードからのブースト電流を印加するように、結合されるブースト電流源、
    を含み、
    前記制御論理が、前記第１の周波数より高い第２の周波数のクロック信号に応答して電圧を生成するため、及び、前記ブースト電流源を前記パワースイッチトランジスタの前記制御端子に結合するために、前記チャージポンプを制御するように結合され、前記生成すること及び前記結合することが、前記ハブデバイスから前記ロールスワップ信号を受け取ることに応答する、
    電子システム。
13. 請求項１２に記載の電子システムであって、前記パワースイッチ回路が、
    前記パワースイッチ回路の前記電力バス端子と前記内部電力バスとの間で導通されるパワー電流に対応する信号を受け取るように結合される入力と、前記パワースイッチトランジスタの前記制御端子に結合される出力とを有する電流制限回路を含み、
    前記電流制限回路が、前記パワー電流が或る電流制限を超えることに応答して、前記パワースイッチトランジスタの前記制御端子から電流を導通させるように結合される、
    電子システム。
14. 請求項１３に記載の電子システムであって、前記電流制限回路が、
    前記パワー電流と前記電流制限との差に対応する入力電流を導通させるように結合される導通経路を有する第１のミラートランジスタ、及び、
    前記パワースイッチトランジスタの前記制御端子と参照電圧との間に結合される導通経路と、前記第１のミラートランジスタに結合される制御端子とを有する第２のミラートランジスタ、
    を含み、
    前記第２のミラートランジスタが、前記入力電流が前記電流制限を超えることに応答してオンにされるように動作し得る、
    電子システム。
15. 請求項１４に記載の電子システムであって、前記電流制限回路が、
    前記制御論理が前記ロールスワップ信号を受け取ることに応答して、前記第１のミラートランジスタの前記導通経路に、前記ブースト電流に対応する補償電流を印加するように結合される補償電流源を含む、電子システム。
16. 請求項１２に記載の電子システムであって、前記パワースイッチトランジスタが第１のパワースイッチトランジスタであり、前記パワースイッチ回路が、
    前記第１のパワースイッチトランジスタの前記導通経路と前記内部電力バスとの間に結合される導通経路と、制御端子とを有する第２のパワースイッチトランジスタ、
    前記チャージポンプノードから前記第２のパワースイッチトランジスタの前記制御端子に第２の電流を印加するように結合される第２の電流源、及び、
    前記チャージポンプノードと前記第２のパワースイッチトランジスタの前記制御端子との間に結合されるスイッチ、
    を含み、
    前記スイッチが、前記制御論理が前記ロールスワップ信号を受け取ることに応答して閉じられるように動作し得る、
    電子システム。
17. 請求項１６に記載の電子システムであって、前記第１及び第２のパワースイッチトランジスタが金属酸化物半導体（ＭＯＳ）トランジスタであり、前記パワースイッチ回路が電流制限回路を含み、前記電流制限回路が、
    前記第２のパワースイッチトランジスタの前記導通経路の電圧における差に対応する感知電流を生じさせるように結合される差動増幅器、
    ソース／ドレイン経路と、前記感知電流を受け取るように結合されるゲートとを有する第１のミラートランジスタ、
    制限電流を導通させるように、前記第１のミラートランジスタの前記ソース／ドレイン経路に並列に、接続される電流制限電流源、
    前記制御論理が前記ロールスワップ信号を受け取ることに応答して、前記第１のミラートランジスタの前記ソース／ドレイン経路に、前記ブースト電流に対応する補償電流を印加するように結合される補償電流源、及び、
    前記第１のパワースイッチトランジスタの前記制御端子と参照電圧との間に結合されるソース／ドレイン経路と、前記第１のミラートランジスタの前記ゲート及びドレインに結合されるゲートとを有する第２のミラートランジスタ、
    を含む、電子システム。
    
    

Images