JP2019510397A - デバイスクロックをリモートデバイスのクロックに同期させるクロックシンクロナイザ - Google Patents

デバイスクロックをリモートデバイスのクロックに同期させるクロックシンクロナイザ Download PDF

Info

Publication number
JP2019510397A
JP2019510397A JP2018540824A JP2018540824A JP2019510397A JP 2019510397 A JP2019510397 A JP 2019510397A JP 2018540824 A JP2018540824 A JP 2018540824A JP 2018540824 A JP2018540824 A JP 2018540824A JP 2019510397 A JP2019510397 A JP 2019510397A
Authority
JP
Japan
Prior art keywords
clock
target
phase
phase information
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018540824A
Other languages
English (en)
Inventor
クロルス，ジャン
フェリチジャン，トマス
ヨングスマ，ヤコブ
ピーバー，ミハエル
ナーセル，ハムザ
Original Assignee
パントロニクス アーゲー
パントロニクス アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パントロニクス アーゲー, パントロニクス アーゲー filed Critical パントロニクス アーゲー
Publication of JP2019510397A publication Critical patent/JP2019510397A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H04L27/266—Fine or fractional frequency offset determination and synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0035—Synchronisation arrangements detecting errors in frequency or phase
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

アンテナを有するデバイス（１））であって、そのアンテナは、リモートターゲット（２）からターゲットキャリア信号（３）を受信し、データを用いて変調されるデバイスキャリア信号（６）を送信してデバイス（１）とターゲット（２）との間でデータを通信し、デバイス（１）は、ターゲットキャリア信号（３）からターゲットクロック（５）を抽出するクロック抽出手段（４）と、デバイスクロック（８）からデバイスキャリア信号（６）を生成するドライバ手段（９）と、デバイスクロック（８）の周波数および位相をターゲットクロック（５）に同期させる同期手段（７）とを備え、同期手段（７）は、ターゲットクロック（５）と、デバイスクロック（８）またはデバイスクロック（８）に関係する内部デバイスクロック（３３）との位相差を測定して位相情報（φ１，φ２，φ３）を提供する時間測定手段（１０）と、第１の位相情報（φ）をもたらす第１の時間測定を開始し、第１の時間測定の所定期間（ΔΤ）後に、第２の位相情報（φ２）をもたらす第２の時間測定を開始する測定制御手段（２０）と、評価手段（２１）による第１の位相情報（φ）および第２の位相情報（φ２）の評価に基づいてデバイスクロック（８）および／または内部デバイスクロック（３３）の周波数をターゲットクロック（５）の周波数に補正する周波数補正手段（１１）とを備え、測定制御手段（２０）は、評価手段（２１）によって評価され、デバイスクロック（８）の位相をターゲットクロック（５）の位相に補正する位相補正手段（２２）によって補正される第３の位相情報（φ３）をもたらす、デバイスクロック（８）および／または内部デバイスクロック（３３）の周波数補正の後の第３の時間測定を開始するように構築されているデバイス（１））。

Description

本発明は、アンテナを有するデバイスであって、そのアンテナは、リモートターゲットからターゲットキャリア信号を受信し、データを用いて変調されるデバイスキャリア信号を送信してデバイスとターゲットとの間でデータを通信し、デバイスは、ターゲットキャリア信号からターゲットクロックを抽出するクロック抽出手段と、デバイスクロックからデバイスキャリア信号を生成するドライバ手段と、デバイスクロックの周波数および位相をターゲットクロックに同期させる同期手段とを備える、デバイスに関する。
本発明は、デバイス中のデバイスクロックの周波数および位相をリモートターゲットのターゲットクロックに同期させる方法であって、デバイス中のターゲットクロックは、デバイスのアンテナを用いてターゲットから受信するターゲットキャリア信号から導出される、方法に関する。
例えば製品に取り付けられたタグを用いた製品の識別や、支払い用途でのスマートカードとリーダーまたはターゲットとの間の通信に関する様々な分野およびデバイスに無線通信が用いられている。多くのこのような用途では、タグまたはスマートカードとターゲットとの間で情報を送信するのに用いられるプロトコルおよび変調のタイプを定めるＩＳＯ／ＩＥＣ １８０００−３またはＩＳＯ／ＩＥＣ １４．４４３タイプＡおよびＢまたはＩＳＯ１５．６９３またはＥＣＭＡ−３４０ １３．５６ＭＨｚ近距離無線通信（ＮＦＣ）のような標準が用いられる。これらの通信の大多数では、ターゲットがターゲットキャリア信号を送ることによって電磁場を発生し、パッシブスマートカードまたはタグがこの電磁場を用いてその内蔵プロセッサを起動する電力を発生して、ターゲットが発生する電磁場を用いてターゲットとの通信を開始する。
さらに、デバイス（リーダーまたはターゲット）が変調されたデバイスキャリア信号を送ることによってそれ自体の電磁場を用いてデータを能動的に送るスマートカードを再現することがＮＦＣにより可能になる。この場合には、デバイス（スマートカードを再現するリーダーまたはターゲット）については、ターゲットキャリア信号を用いてデバイスキャリア信号の周波数および位相を同期させたり、補正したりして、ターゲット中で変調データを正確に復調することを可能にする必要がある。
欧州特許出願公開第２８４３８４０号には、デバイス中のデバイスクロックをリモートリーダーのリーダークロックに同期し、デバイスのアンテナを用いてリーダーから受信したリーダーキャリア信号からデバイス中のリーダークロックを導出する同期手段が開示されている。これらの先行技術の同期手段は、リーダーキャリア信号を受信して制御信号を生成する第１の位相同期回路（ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ ｃｉｒｃｕｉｔ）を備える。これらの同期手段は、安定した基準振動信号を受信し、第１の位相同期回路の制御信号にしたがってフラクショナル分周比（ｆｒａｃｔｉｏｎａｌ ｄｉｖｉｄｅｒ ｒａｔｉｏ）を調整してデバイスクロックを提供する第２の位相同期回路をさらに備える。
欧州特許出願公開第２８４３８４０号に開示されているこれらの同期手段には、デバイスクロックがリーダークロックまたはターゲットクロックに同期するまで、比較的長い同期時間（ｌｏｃｋｉｎｇ ｔｉｍｅ）を要するという欠点がある。同期時間中の外乱は結果に悪影響を及ぼす場合がある。さらに、デバイスの電力消費を増やすものを絶え間なく動作させる必要があることは既知の同期手段の欠点である。
欧州特許出願公開第２８４３８４０号明細書
本発明の目的は、デバイス中のデバイスクロックの周波数および位相をリモートターゲットのターゲットクロックに同期させ、同期するのに短時間しか必要とせず、デバイスの電力消費を低減させる同期手段を有するデバイスと方法とを提供することである。
この目的は、
ターゲットクロックと、デバイスクロックまたはデバイスクロックに関係する内部デバイスクロックとの位相差を測定して位相情報を提供する時間測定手段と、
第１の位相情報をもたらす第１の時間測定を開始し、第１の時間測定の所定期間後に、第２の位相情報をもたらす第２の時間測定を開始する測定制御手段と、
評価手段による第１の位相情報および第２の位相情報の評価に基づいてデバイスクロックおよび／または内部デバイスクロックの周波数をターゲットクロックの周波数に補正する周波数補正手段と
を備え、測定制御手段は、評価手段によって評価され、デバイスクロックの位相をターゲットクロックの位相に補正する位相補正手段によって補正される第３の位相情報をもたらす、デバイスクロックおよび／または内部デバイスクロックの周波数補正の後の第３の時間測定を開始するように構築されている、同期手段を用いて達成される。
さらに、この目的は、
ターゲットクロックと、デバイスクロックまたはデバイスクロックに関係する内部デバイスクロックとの位相差を測定して第１の位相情報を提供するステップと、
内部クロックのクロック数を一定数カウントして一定の時間待機するステップと、
ターゲットクロックと、デバイスクロックまたは内部デバイスクロックとの位相差を再度測定して第２の位相情報を提供するステップと、
第１の位相情報および第２の位相情報の評価によってデバイスクロックおよび／または内部デバイスクロックの周波数をターゲットクロックの周波数に補正するステップと、
ターゲットクロックと、デバイスクロックまたは内部デバイスクロックとの位相差を再度測定して第３の位相情報を提供するステップと、
第３の位相情報の評価によってデバイスクロックの位相をターゲットクロックの位相に補正するステップと
を備える方法を用いて達成される。
これにより、ターゲットクロックの周波数および位相に同期して運用されるようにデバイスクロックの周波数および位相を補正するのに、位相差を測定する測定を３回しか必要としないという利点が提供される。この同期を所定時間後に繰り返してもよいし、受信した復調データ中でいくつかのエラーが検出される場合に繰り返してもよいが、原則的に、これは１回のみの同期であり、先行技術に開示されているような連続同期プロセスではない。この結果、デバイス中の電力消費が低減される。さらに、ターゲットキャリア信号とデバイスキャリア信号の同期の正確度が高くなるように、これらすべての時間測定をデジタル領域で処理する。
本発明の様々な実施の形態を説明する。単純な実施の形態では、内部デバイスクロックを用いずに、すべての時間測定をターゲットクロックとデバイスクロックとの間で行う。同期後、双方とも同じ周波数および位相を備える。本発明の別の実施の形態では、ターゲットクロックまたはターゲットクロックの逓倍もしくは分周（ａ ｍｕｌｔｉｐｌｅ ｏｒ ｓｐｌｉｔ ｏｆ ｔｈｅ ｔａｒｇｅｔ ｃｌｏｃｋ）と同じ周波数を持つことができる内部デバイスクロックを用い、内部デバイスクロックを時間測定に用いる。後述の図１〜図４に開示されている本発明のさらに別の実施の形態では、内部デバイスクロックが用いられ、同期手段による同期後のデバイスクロックはターゲットクロックと同じ位相を備えるが、その周波数はターゲットクロックの周波数と同一ではない。
本発明のこの実施の形態のターゲットクロックを有するデバイスクロックの周波数の同期は、下記で説明されるように同期周波数がターゲットクロックの所定の分周または逓倍（ａ ｆｉｘｅｄ ｄｉｖｉｓｉｏｎ ｏｒ ｍｕｌｔｉｐｌｅ ｏｆ ｔｈｅ ｔａｒｇｅｔ ｃｌｏｃｋ）であるように意図している。
本発明のこれらの態様および他の態様は以下に記載されている実施の形態から明らかであり、これらの実施の形態を参照して説明される。当業者であれば、様々な実施の形態を組み合わせてもよいと解する。
デバイスクロックをリモートターゲットのターゲットクロックに同期させる同期手段を有するデバイスを示す。 デバイスクロックと、ターゲットクロックと、図１に示されているデバイスの時間測定手段を用いて測定される位相情報との時間図を示す。 図１に示されているデバイスの時間測定手段の詳細を示す。 クロックと、図１に示されているデバイス中で生成される情報との時間図を示す。
図１は、ＥＣＭＡ−３４０ １３．５６ＭＨｚ近距離無線通信（ＮＦＣ）標準に基づいてターゲット２と非接触通信するデバイス１の一部を示す。ターゲット２は１３．５６ＭＨｚの周波数のターゲットキャリア信号３を送ることによって電磁場を発生してパッシブスマートカードまたはタグと通信する。デバイス１は固有の電源を有するアクティブ要素であるが、特定のＮＦＣ用途向けのスマートカードを再現する。
デバイス１は、リモートターゲット２からターゲットキャリア信号３を受信するアンテナと、ターゲットキャリア信号３からターゲットクロック５を抽出するクロック抽出手段４とを備える。ＮＦＣ標準に準拠するために、デバイス１はターゲットキャリア信号３と同じ１３．５６ＭＨｚの周波数および位相を用いてデバイスキャリア信号６を送信し返す必要があり、デバイス１からターゲット２に送信されるデータを用いてデバイスキャリア信号６を変調してもよい。
送信されたデータを確実にエラーなく復調してデコードするには、デバイスキャリア信号６をターゲットキャリア信号３に同期させることが必要である。
デバイス１は、デバイスクロック８の周波数および位相をターゲットクロック５に同期させる同期手段７を備える。開示されている実施の形態では、同期後のデバイスクロック８の周波数は、ターゲットクロック５の周波数と同じではないし、同一ではないが、これは１３．５６ＭＨｚの所定の倍数であり、そうなるように同期される。同期手段７の要素とこれらの機能とを図１〜図４に基づいて詳細に説明する。デバイス１は、デバイスクロック８からデバイスキャリア信号６を生成するドライバ手段９をさらに備える。デバイスクロック８は、デバイスクロック８の周波数が８６７．８４ＭＨｚであり、したがって、内部デバイスクロック３３の周波数よりも、その１３．５６ＭＨｚの６４倍大きいように内部デバイスクロック３３に関係する。ドライバ手段９の詳細は、以前に出願されているこのパワーアンプについての特許出願（欧州特許出願第１５１９９７６８．１号）に開示されている。ドライバ手段９はデバイスクロック８を用いて、ターゲットクロック５と同じ周波数および位相に同期された１３．５６ＭＨｚを生成する。デバイス１のアンテナを駆動してターゲット２で受信される１３．５６ＭＨｚの電磁場を発生するのにデバイスキャリア信号６が用いられる。
同期手段７は、ターゲットクロック５と内部デバイスクロック３３との位相差、すなわち時間差を測定して位相情報φを提供する時間測定手段（ｔｉｍｅ ｍｅａｓｕｒｅｍｅｎｔ ｍｅａｎｓ）１０を備える。本発明のこの実施の形態では、時間測定手段１０は、ターゲットクロック５と内部デバイスクロック３３との時間差を測定する。図２に示されているように、時間測定手段１０は、ターゲットクロック５の立ち上がりエッジエッジを用いて時間測定を開始し、次の内部デバイスクロック３３の立ち上がりエッジを用いて時間測定を終了する。時間測定により、１３．５６ＭＨｚの周波数を考慮して位相情報φと等価である測定時間ｔが得られる。例えば、位相情報φ＝４５°はｔ＝９．２２ｎｓと等価である。本発明の別の実施の形態では、時間測定手段１０は、内部デバイスクロック３３の立ち上がりエッジを用いて時間測定を開始し、次のターゲットクロック５の立ち上がりエッジを用いて時間測定を終了して、等価位相情報φを備える測定時間ｔを実現することもできる。本発明のさらに別の実施の形態では、位相情報φを測定する時間測定手段１０にデバイスクロック８を提供する。
同期手段７はデバイス１の別の部分（図１に示されていない）から基準クロック１２を受信する周波数補正手段１１を備え、基準クロック１２は９ＭＨｚ〜５２ＭＨｚの周波数を備える。周波数補正手段１１は位相同期要素（ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ ｅｌｅｍｅｎｔ）によって実現され、周波数誤差１４を用いて補正される１．７３６ＧＨｚの高周波クロック１３を３つの分周器（ｄｉｖｉｄｅｒ）１５，１６および１７に提供する。３つの分周器１５，１６および１７は、まだ補正位相を用いずに、高周波クロック１３を分周（ｄｉｖｉｄｅ）して２つの内部クロック１８および１９ならびに内部デバイスクロック３３にする。これらすべては高周波クロック１３よりも低い周波数を持つ。時間測定手段１０は内部クロック１９を用いてターゲットクロック５と内部デバイスクロック３３との時間差を測定する。
同期手段７は、図２の左側に示されている時期（ｔｉｍｅ ｉｎｓｔａｎｃｅ）ｔ1に第１の位相情報φ1をもたらす第１の時間測定を開始し、第１の時間測定の所定期間ΔΤ後の、図２の中央に示されている時期ｔ2に第２の位相情報φ2をもたらす第２の時間測定を開始する測定制御手段２０をさらに備える。同期手段７は、第１の位相情報φ1および第２の位相情報φ2を評価して、内部デバイスクロック３３の周波数をターゲットクロック５の周波数に補正する補正手段１１に周波数誤差１４を提供する評価手段２１をさらに備える。評価手段２１は、式Δｆ＝（φ2−φ1）／ΔΤを用いてターゲットクロック５と内部デバイスクロック３３との周波数誤差１４を計算するように構築される。例えば、ΔΤ＝２．５ｍｓの場合においてφ1＝１５°かつφ2＝２２５°のとき、これにより、Δｆ＝２３３．３Ｈｚの周波数誤差が得られる。周波数補正手段１１は、計算された周波数誤差１４に基づいて内部デバイスクロック３３の周波数をターゲットクロック５の周波数に補正するように構築されている。これにより、同期手段７が内部デバイスクロック３３の周波数を同期させるという利点が提供され、さらに、できる限り素早く時間測定を２回だけ行いつつ、デバイス１中で最小電力しか消費せずに、デバイスクロック８をターゲットクロック５と同期させるという結果としての利点が提供される。
測定制御手段２０は、測定によって第３の位相情報φ3がもたらされるように、内部デバイスクロック３３およびデバイスクロック８の周波数補正の後に、図２の右側に示されている時期ｔ3に第３の時間測定を開始するようにさらに構築されている。同期手段７は、第３の位相情報φ3に基づいて評価される位相補正２３を用いてデバイスクロック８の位相をターゲットクロック５の位相に補正する位相補正手段２２をさらに備える。これにより、できる限り素早く時間測定を１回だけ行いつつ、デバイス１中で最小電力しか消費せずに、同期手段７はデバイスクロック８の位相をターゲットクロック５に同期させるという利点が提供される。
図３は、図１に示されているデバイス１の時間測定手段１０の詳細を示す。図４は、クロックと、時間測定手段１０を用いて時間測定中にデバイス１において生成される情報との時間図を示す。時間測定手段１０は、時期ｔ1のターゲットクロック５のエッジで内部クロック１９を用いてカウントするカウンタを起動し、かつ時期ｔ4の内部デバイスクロック３３のエッジでカウンタを停止させて、粗位相情報（ｃｏａｒｓｅ ｐｈａｓｅ ｉｎｆｏｒｍａｔｉｏｎ）２５を提供する粗測定手段（ｃｏａｒｓｅ ｍｅａｓｕｒｅｍｅｎｔ ｍｅａｎ）２４を備える。時間測定手段１０は、時期ｔ1のターゲットクロック５のエッジから時期ｔ5の内部クロック１９の次のエッジまでの期間２７を測定して細位相情報（ｆｉｎｅ ｐｈａｓｅ ｉｎｆｏｒｍａｔｉｏｎ）２８を提供する細測定手段（ｆｉｎｅ ｍｅａｓｕｒｅｍｅｎｔ ｍｅａｎ）２６をさらに備える。ターゲットクロック５の１３．５６ＭＨｚの周波数と４３３．９２ＭＨｚの内部クロック１９の周波数とを用いる場合、細測定手段２６のレンジは７３．７４ｎｓであり、分解能は０．１ｎｓである。本発明の別の実施の形態では、レンジは、例えば０．１ｎｓの同じ分解能で５ｎｓとすることができる。時間測定手段１０は、粗位相情報２５および細位相情報２８を評価して位相情報φを提供するように構築されている。これにより、位相差が時間測定手段１０によって非常に正確にかつ素早く測定されるという利点が提供される。
時間測定手段１０は、所定期間ΔΤにターゲットクロック５のエッジの数と内部デバイスクロック３３のエッジの数とをカウントして、ターゲットクロック５のカウントされたエッジの数情報３０と内部デバイスクロック３３のカウントされたエッジの数情報３１とを備える位相ラップ情報を提供する位相ラップディテクタ２９をさらに備える。時間測定手段１０の計算手段３２はこの数情報３０および３１を比較して位相ラップを検出する。ターゲットクロック５と内部デバイスクロック３３との周波数が離れており、かつ測定位相差の評価についてクロックの一周期全体を考慮しなければならなかったり、クロックの一周期全体を数周期分も考慮しなければならなかったりする場合に位相ラップが起こる。これにより、位相ラップが時間測定手段１０によって検出されるという利点と、上記のような場合であっても、デバイスクロック８をターゲットクロック５に同期させるのに用いる正確な位相情報が時間測定手段１０によって評価されるという利点とが提供される。
本実施の形態では、設けられた時間測定器手段（ｔｉｍｅ ｍｅａｓｕｒｅ ｍｅａｎｓ）１０は、ターゲットクロック５に対する位相差を測定するために、位相補正手段２２によって位相補正が処理される前に内部デバイスクロック３３を用いるので、最終的に同期されたデバイスクロック８を入力として用いないことは述べておかなければならない。これは、周波数補正および位相補正について差がないので、可能である。第３の時間測定に無補正の内部デバイスクロック３３を用いると、その無補正の位相誤差が測定され、これは位相補正手段２２で補正される。本発明の別の実施の形態では、デバイスクロック８も第３の時間測定（ｍｅａｎｓｕｒｅｍｅｎｔ）に用いることができる。
デバイス１は、デバイス１中のデバイスクロック８の周波数および位相をリモートターゲット２のターゲットクロック５に同期させる方法をさらに用いる。デバイス１中のターゲットクロック５はデバイス１のアンテナを用いてターゲット２から受信したターゲットキャリア信号３から導出される。この方法は、
ターゲットクロック５と、デバイスクロックまたは内部デバイスクロック３３との位相差を測定して第１の位相情報φ1を提供するステップと、
内部クロックのクロック数を一定数カウントして一定の時間待機するステップと、
ターゲットクロック５と、デバイスクロックまたは内部デバイスクロック３３との位相差を再度測定して第２の位相情報φ2を提供するステップと、
第１の位相情報φ1および第２の位相情報φ2の評価によってデバイスクロック８および／または内部デバイスクロック３３の周波数をターゲットクロック５の周波数に補正するステップと、
ターゲットクロック５と、デバイスクロック８または内部デバイスクロック３３との位相差を再度測定して第３の位相情報φ3を提供するステップと、
第３の位相情報φ3の評価によってデバイスクロック８の位相をターゲットクロック５の位相に補正するステップ
とを備える。この方法により、デバイス１に関する上述の利点が提供される。
特許性を持つ同期（ｓｙｎｃｈｒｏｎｉｚａｔｏｎ）手段を有するデバイスは、ＮＦＣ標準に準拠し、スマートカードまたはタグを再現して、変調してデバイスキャリア信号にしたデータを能動的に送るデバイス１を有する実施の形態に基づいて説明されている。説明されているような同期手段の特許概念は、そのクロックを離れた場所にあるさらなるデバイスのクロックに同期させる必要がある他の任意のデバイス中で用いてもよい。このような概念は、動き、位置および近接度を検出するシステムを含む他の分野（ｆｉｌｅｄｓ）向けに採用することもできる。その場合、第２のデバイスは存在せず、入力信号は、レーダーまたはモーションセンサの場合ように、システムそれ自体の信号の反射物である。
本発明の別の実施の形態において、時間測定手段１０には、位相情報φを提供するのに細測定手段２６しか必要ではない。これにより、時間測定手段に対する単純な解決手段が可能になる。
本発明の別の実施の形態では、内部デバイスクロックとデバイスクロックとが同一であり、双方を１３．５６ＭＨｚの周波数で運用することが可能である。これは、内部デバイスクロックがもはや別の（ｓｅｐａｒａｔ）クロックとしては必要でないことを意図しているということと同じことである。同期（Ｓｙｎｃｈｒｏｎｉｚａｔｏｎ）手段は、その場合、同期を行ってターゲット（ｔｒａｇｅｔ）クロックと厳密に同じ周波数および位相を持つデバイスクロックを生成し、このデバイスクロックをドライバ手段に供給し、ドライバ手段はこのデバイスクロックを直接用いてデバイスキャリア信号を生成する。
欧州特許出願公開第２８４３８４０号に開示されているこれらの同期手段には、デバイスクロックがリーダークロックまたはターゲットクロックに同期するまで、比較的長い同期時間（ｌｏｃｋｉｎｇ ｔｉｍｅ）を要するという欠点がある。同期時間中の外乱は結果に悪影響を及ぼす場合がある。さらに、デバイスの電力消費を増やすものを絶え間なく動作させる必要があることは既知の同期手段の欠点である。
米国特許第６５４２０３９号には、デジタルデータを再生するときにクロック再生におけるキャプチャレンジを拡張して、高速で安定した位相同期（ｐｈａｓｅ ｌｏｃｋｉｎｇ）を行う位相同期ループ装置が開示されている。
欧州特許出願公開第２８４３８４０号明細書 米国特許第６５４２０３９号明細書

Claims (10)

  1. アンテナを有するデバイス（１）であって、
    前記アンテナは、リモートターゲット（２）からターゲットキャリア信号（３）を受信し、データを用いて変調されるデバイスキャリア信号（６）を送信して前記デバイス（１）と前記ターゲット（２）との間でデータを通信し、
    前記デバイス（１）は、
    前記ターゲットキャリア信号（３）からターゲットクロック（５）を抽出するクロック抽出手段（４）と、
    デバイスクロック（８）から前記デバイスキャリア信号（６）を生成するドライバ手段（９）と、
    前記デバイスクロック（８）の前記周波数および位相を前記ターゲットクロック（５）に同期させる同期手段（７）と
    を備え、
    前記同期手段（７）は、
    前記ターゲットクロック（５）と、前記デバイスクロック（８）または前記デバイスクロック（８）に関係する内部デバイスクロック（３３）との前記位相差を測定して位相情報（φ1，φ2，φ3）を提供する時間測定手段（１０）と、
    第１の位相情報（φ1）をもたらす第１の時間測定を開始し、前記第１の時間測定の所定期間（ΔΤ）後に、第２の位相情報（φ2）をもたらす第２の時間測定を開始する測定制御手段（２０）と、
    評価手段（２１）による前記第１の位相情報（φ1）および第２の位相情報（φ2）の評価に基づいて前記デバイスクロック（８）および／または前記内部デバイスクロック（３３）の前記周波数を前記ターゲットクロック（５）の前記周波数に補正する周波数補正手段（１１）と
    を備え、
    測定制御手段（２０）は、前記評価手段（２１）によって評価され、前記デバイスクロック（８）の前記位相を前記ターゲットクロック（５）の前記位相に補正する位相補正手段（２２）によって補正される第３の位相情報（φ3）をもたらす、前記デバイスクロック（８）および／または前記内部デバイスクロック（３３）の前記周波数補正の後の第３の時間測定を開始するように構築されている、デバイス（１）。
  2. 前記ターゲットクロック（５）の前記周波数よりも高い周波数を持つ内部クロック（１９）を生成するクロック生成手段を備えており、
    前記時間測定手段（１０）は、前記ターゲットクロック（５）または前記内部デバイスクロック（３３）のエッジで前記内部クロック（１９）を用いてカウントするカウンタを起動し、かつ前記内部デバイスクロック（３３）または前記ターゲットクロック（５）の前記エッジで前記カウンタを停止させて、粗位相情報（２５）を提供する粗測定手段（２４）を備える、請求項１に記載のデバイス（１）。
  3. 前記時間測定手段（１０）は、前記ターゲットクロック（５）のエッジから前記内部クロック（１９）の次のエッジまでの時間（２７）を測定して細位相情報（２８）を提供する細測定手段（２６）を備える、請求項２に記載のデバイス（１）。
  4. 前記時間測定手段（１０）は、前記粗位相情報（２５）および前記細位相情報（２８）を評価して前記位相情報（φ1，φ2，φ3）を提供するように構築されている、請求項３に記載のデバイス（１）。
  5. 前記時間測定手段（１０）は、前記所定期間（ΔΤ）に前記ターゲットクロック（５）のエッジの数と前記内部デバイスクロック（３３）のエッジの数とをカウントして位相ラップ情報（３０，３１）を提供する位相ラップディテクタ（２９）を備える、請求項４に記載のデバイス（１）。
  6. 前記時間測定手段（１０）は、前記位相ラップ情報（３０，３１）を評価して前記位相情報（φ1，φ2，φ3）を提供するように構築されている、請求項５に記載のデバイス（１）。
  7. 前記評価手段（２１）は、φ1を第１の位相情報とし、φ2を第２の位相情報とし、ΔΤを所定期間として式Δｆ＝（φ2−φ1）／ΔΤを用いて前記ターゲットクロック（５）と、前記デバイスクロック（８）または前記内部デバイスクロック（３３）との周波数誤差（１４）を計算するように構築され、
    周波数補正手段（１１）は、前記計算された周波数誤差（１４）に基づいて前記デバイスクロック（８）および／または前記内部デバイスクロック（３３）の前記周波数を前記ターゲットクロック（５）の前記周波数に補正するようにさらに構築されている、請求項１〜６のいずれかに記載のデバイス（１）。
  8. 前記デバイス（１）はアクティブデータ伝送を用いてスマートカードまたはタグを再現する、請求項１〜７のいずれかに記載のデバイス（１）。
  9. デバイス（１）中のデバイスクロック（８）の周波数および位相をリモートターゲット（２）のターゲットクロック（５）に同期させる方法であって、
    前記デバイス（１）中のターゲットクロック（５）は、前記デバイス（１）のアンテナを用いて前記ターゲット（２）から受信するターゲットキャリア信号（３）から導出され、
    前記方法は、
    前記ターゲットクロック（５）と、前記デバイスクロック（８）または前記デバイスクロック（８）に関係する内部デバイスクロック（３３）との前記位相差を測定して第１の位相情報（φ1）を提供するステップと、
    内部クロックのクロック数を一定数カウントして一定の時間待機するステップと、
    ターゲットクロック（５）と、前記デバイスクロック（８）または前記内部デバイスクロック（３３）との前記位相差を再度測定して第２の位相情報（φ2）を提供するステップと、
    前記第１の位相情報（φ1）および第２の位相情報（φ2）の評価によって前記デバイスクロック（８）および／または前記内部デバイスクロック（３３）の前記周波数を前記ターゲットクロック（５）の前記周波数に補正するステップと、
    前記ターゲットクロック（５）と前記デバイスクロック（８）内部デバイスクロック（３３）との前記位相差を再度測定して第３の位相情報（φ3）を提供するステップと、
    前記第３の位相情報（φ3）の評価によって前記デバイスクロック（８）の前記位相を前記ターゲットクロック（５）の前記位相に補正するステップと
    を含む、方法。
  10. 前記ターゲットクロック（５）または前記内部デバイスクロック（３３）のエッジで前記内部クロック（１９）を用いてカウントするカウンタを起動し、かつ前記内部デバイスクロック（３３）またはターゲットクロック（５）のエッジで前記カウンタを停止させて粗位相情報（２５）を提供するステップと、
    前記ターゲットクロック（５）のエッジから前記内部デバイスクロック（３３）の次のエッジまでの前記期間（２７）を測定して細位相情報（２８）を提供するステップと、
    前記所定期間（ΔΤ）に前記ターゲットクロック（５）のエッジの数と前記内部デバイスクロック（３３）のエッジの数とをカウントして位相ラップ情報（３０，３１）を提供するステップと、
    前記粗位相情報（２５）と前記細位相情報（２８）と前記位相ラップ情報（３０，３１）とを評価して前記位相情報（φ1，φ2，φ3）を提供するステップと
    を用いて前記ターゲットクロック（５）と前記内部デバイスクロック（３３）との前記位相差の前記測定が行われる、請求項９に記載の方法。
JP2018540824A 2016-02-05 2017-01-27 デバイスクロックをリモートデバイスのクロックに同期させるクロックシンクロナイザ Pending JP2019510397A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16154369.9 2016-02-05
EP16154369.9A EP3203635B1 (en) 2016-02-05 2016-02-05 Clock synchronizer to synchronize a device clock with a clock of a remote device
PCT/EP2017/051775 WO2017133980A1 (en) 2016-02-05 2017-01-27 Clock synchronizer to synchronize a device clock with a clock of a remote device

Publications (1)

Publication Number Publication Date
JP2019510397A true JP2019510397A (ja) 2019-04-11

Family

ID=55345699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018540824A Pending JP2019510397A (ja) 2016-02-05 2017-01-27 デバイスクロックをリモートデバイスのクロックに同期させるクロックシンクロナイザ

Country Status (5)

Country Link
US (1) US20190044774A1 (ja)
EP (1) EP3203635B1 (ja)
JP (1) JP2019510397A (ja)
ES (1) ES2683239T3 (ja)
WO (1) WO2017133980A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017017484A1 (en) * 2015-07-30 2017-02-02 Arcelormittal Method for the manufacture of a hardened part which does not have lme issues
EP3752846B1 (en) * 2018-02-16 2023-07-12 Koninklijke Philips N.V. Improved clock synchronization of a clocked electronic device
JP2021052258A (ja) * 2019-09-24 2021-04-01 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
TWI722590B (zh) * 2019-10-02 2021-03-21 瑞昱半導體股份有限公司 目標時脈調整方法及其無線裝置
CN111711472A (zh) * 2020-06-28 2020-09-25 Oppo广东移动通信有限公司 Nfc装置输出信号控制方法及终端设备、介质和电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946279A (en) * 1996-04-30 1999-08-31 Mitsumi Electric Co., Ltd. Servo circuit, digital PLL circuit and optical disk device
JP3337997B2 (ja) * 1999-03-29 2002-10-28 松下電器産業株式会社 周波数検出型位相同期回路
US9014323B2 (en) 2013-08-30 2015-04-21 Nxp B.V. Clock synchronizer for aligning remote devices
WO2015047280A1 (en) * 2013-09-26 2015-04-02 Intel Corporation Apparatus and method for fast phase locking

Also Published As

Publication number Publication date
WO2017133980A1 (en) 2017-08-10
EP3203635A1 (en) 2017-08-09
US20190044774A1 (en) 2019-02-07
ES2683239T3 (es) 2018-09-25
EP3203635B1 (en) 2018-05-09

Similar Documents

Publication Publication Date Title
JP2019510397A (ja) デバイスクロックをリモートデバイスのクロックに同期させるクロックシンクロナイザ
US9671761B2 (en) Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock
CN107113760B (zh) 确定连接到网络的移动装置的位置的方法和设备
US8576829B2 (en) Multi-channel TDOA system
EP2727255B1 (en) Method and circuit intended for high-frequency communication between an interrogator and a smart tag
US10841074B2 (en) Method for synchronizing an active load modulation clock within a transponder, and corresponding transponder
US20150295700A1 (en) Time-Synchronizing a Group of Nodes
CN111385866A (zh) 一种设备间同步的方法及装置
US10945223B2 (en) Method for detecting synchronization deviation between communication stations
US11237264B2 (en) Method and device for locating an RFID transponder and RFID system
CN107483136A (zh) 一种固定通信设备间的时钟同步方法
US20230284177A1 (en) Method and apparatus for carrier-phase positioning with multiple frequencies
US11067663B2 (en) Apparatus and method of flight measurement
US10317508B2 (en) Apparatus and methods for radio frequency ranging
US10110371B2 (en) Phase difference estimation device and communication device having the phase difference estimation device
KR102251880B1 (ko) 근거리 무선 통신 장치 및 근거리 무선 통신 장치의 동작 방법
EP2398173A1 (en) Remote I/O system and synchronization method in the same
CN113170404B (zh) 设备同步方法
CN113067655B (zh) 用于时钟同步的方法、设备、装置以及计算机存储介质
US7675341B2 (en) Method and device for generating a clock signal
JP2007251547A (ja) ディジタルｐｌｌ装置
JPH11113053A (ja) 移動局の時計時刻補正方法およびその回路
EP3172847A1 (en) System and method for synchronizing ground clocks
KR20100019073A (ko) 다중 디지털 무선 주파수 수신기를 이용한 실시간 위치추적 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180803

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180817

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903