JP2019505864A - フリップキューの管理に基づくグラフィックスコンテキストのスケジューリング - Google Patents
フリップキューの管理に基づくグラフィックスコンテキストのスケジューリング Download PDFInfo
- Publication number
- JP2019505864A JP2019505864A JP2018517173A JP2018517173A JP2019505864A JP 2019505864 A JP2019505864 A JP 2019505864A JP 2018517173 A JP2018517173 A JP 2018517173A JP 2018517173 A JP2018517173 A JP 2018517173A JP 2019505864 A JP2019505864 A JP 2019505864A
- Authority
- JP
- Japan
- Prior art keywords
- graphics
- context
- frame buffer
- graphics context
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
Abstract
Description
本願は、2015年12月18日に出願された米国特許出願第14/974,585号の利益を主張し、この内容は、参照することによって本明細書に組み込まれる。
Claims (14)
- プロセッサ(100)において、第1のフレームバッファ(221)をレンダリングする要求を示す第1のフリップリクエストを、前記プロセッサで実行されている第1のグラフィックスコンテキスト(102)から受信したことに応じて、前記第1のフレームバッファが使用中であることを示すように第1の記憶位置(111)に第1の値を記憶することと、
前記第1のフレームバッファの内容を変更する要求を受信したことに応じて、前記第1の値を記憶する前記第1の記憶位置に応じて、前記第1のグラフィックスコンテキストの実行を保留する(202)ことと、前記プロセッサで実行するための第2のグラフィックスコンテキスト(103)をスケジューリングすることと、を含む、
方法。 - 前記第1のフリップリクエストが完了したことに応じて、前記第1の記憶位置に第2の値を記憶することを含む、請求項1の方法。
- 前記第2の値が前記第1の記憶位置に記憶されているのを識別したことに応じて、前記第1のグラフィックスコンテキストの実行を再開すること(304)を含む、請求項2の方法。
- ディスプレイデバイスの同期信号に応じて、前記第2の値が前記第1の記憶位置に記憶されているのを識別すること(303)を含む、請求項3の方法。
- 表示のための使用を待機している第2のフレームバッファ(222)の内容の変更に関連する前記第2のグラフィックスコンテキストに基づいて、ペンディング状態の複数のグラフィックスコンテキストから前記第2のグラフィックスコンテキストを選択することを含む、請求項2の方法。
- 前記プロセッサでの第2のフリップリクエストを前記第2のグラフィックスコンテキストから受信したことに応じて、前記第2のグラフィックスコンテキストが、表示のための使用を待機している間に、前記第2のフレームバッファにおけるデータの変更に関連していることに応じて、前記第2のグラフィックスコンテキストの実行を維持することを含む、請求項5の方法。
- 表示のためにディスプレイコントローラ(118)によって選択可能な複数のフレームバッファ(119)を備えるプロセッサ(100)において、
前記複数のフレームバッファのレンダリングを要求する前記複数のグラフィックスコンテキストからのフリップリクエストと、前記複数のフレームバッファのうち何れのフレームバッファが表示のために前記ディスプレイコントローラによって選択されたかを示す、記憶された値(111)と、に基づいて、複数のグラフィックスコンテキスト(102,103,104)の実行をスケジューリングすることを含む、
方法。 - 前記実行をスケジューリングすることは、
前記ディスプレイコントローラによる表示のために選択されたと前記記憶された値によって示された第1のフレームバッファの変更を、前記複数のグラフィックスコンテキストのうち第1のグラフィックスコンテキスト(102)が要求したことに応じて、前記第1のグラフィックスコンテキストの実行を保留すること(202)を含む、請求項7の方法。 - 前記実行をスケジューリングすることは、
前記第1のグラフィックスコンテキストの実行が保留されたことと、前記複数のグラフィックスコンテキストのうち第2のグラフィックスコンテキスト(103)が、前記ディスプレイコントローラによる表示のために選択されていないと前記記憶された値によって示された第2のフレームバッファの変更に関連していることと、に応じて、前記第2のグラフィックスコンテキストを実行すること(202)を含む、請求項8の方法。 - 第1のフレームバッファ(221)を含む複数のフレームバッファ(119)と、
グラフィックスパイプライン(110)と、
第1の記憶位置(111)を含む複数の記憶位置と、
第1のフリップリクエストに応じて前記第1のフレームバッファにおいてデータをレンダリングするディスプレイコントローラ(118)と、
スケジューラ(105)と、を備え、
前記スケジューラは、
前記グラフィックスパイプラインにおいて実行される第1のグラフィックスコンテキスト(102)が、前記第1のフレームバッファの内容を変更する要求を示すことに応じて、
前記第1のグラフィックスコンテキストの実行を保留すること(202)と、
前記第1の記憶位置に、前記第1のグラフィックスコンテキストが保留されたことを示す値を記憶することと、
前記グラフィックスパイプラインで実行される第2のグラフィックスコンテキスト(103)をスケジューリングすること(202)と、を行う、
プロセッサ。 - 前記スケジューラは、前記第1のフリップリクエストが完了したことに応じて、前記第1の記憶位置に第2の値を記憶する、請求項10のプロセッサ。
- 前記スケジューラは、前記第2の値が前記第1の記憶位置に記憶されているのを識別したことに応じて、前記グラフィックスパイプラインで実行を再開するために前記第1のグラフィックスコンテキストをスケジューリングする(304)、請求項11のプロセッサ。
- 前記スケジューラは、前記ディスプレイコントローラからの同期信号に応じて、前記第1の記憶位置に前記第2の値が記憶されていることを識別する(303)、請求項12のプロセッサ。
- 前記スケジューラは、表示のための使用を待機している前記複数のフリップキューのうち第2のフレームバッファの内容の変更に関連する前記第2のグラフィックスコンテキストに基づいて、ペンディング状態の複数のグラフィックスコンテキストから前記第2のグラフィックスコンテキストを選択する、請求項11のプロセッサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/974,585 | 2015-12-18 | ||
US14/974,585 US10176548B2 (en) | 2015-12-18 | 2015-12-18 | Graphics context scheduling based on flip queue management |
PCT/CA2016/051113 WO2017100908A1 (en) | 2015-12-18 | 2016-09-22 | Graphics context scheduling based on flip queue management |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019505864A true JP2019505864A (ja) | 2019-02-28 |
JP2019505864A5 JP2019505864A5 (ja) | 2019-07-04 |
JP6584655B2 JP6584655B2 (ja) | 2019-10-02 |
Family
ID=59055498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018517173A Active JP6584655B2 (ja) | 2015-12-18 | 2016-09-22 | フリップキューの管理に基づくグラフィックスコンテキストのスケジューリング |
Country Status (6)
Country | Link |
---|---|
US (1) | US10176548B2 (ja) |
EP (1) | EP3391364A4 (ja) |
JP (1) | JP6584655B2 (ja) |
KR (1) | KR102407781B1 (ja) |
CN (1) | CN108140363B (ja) |
WO (1) | WO2017100908A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB202012559D0 (en) | 2020-08-12 | 2020-09-23 | Samsung Electronics Co Ltd | Reducing latency between receiving user input and displaying resulting frame |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5224210A (en) * | 1989-07-28 | 1993-06-29 | Hewlett-Packard Company | Method and apparatus for graphics pipeline context switching in a multi-tasking windows system |
US6487212B1 (en) * | 1997-02-14 | 2002-11-26 | Advanced Micro Devices, Inc. | Queuing structure and method for prioritization of frames in a network switch |
US5969728A (en) * | 1997-07-14 | 1999-10-19 | Cirrus Logic, Inc. | System and method of synchronizing multiple buffers for display |
US6747654B1 (en) * | 2000-04-20 | 2004-06-08 | Ati International Srl | Multiple device frame synchronization method and apparatus |
US6674841B1 (en) * | 2000-09-14 | 2004-01-06 | International Business Machines Corporation | Method and apparatus in a data processing system for an asynchronous context switching mechanism |
US7038689B2 (en) * | 2002-02-19 | 2006-05-02 | Intel Corporation | Sparse refresh double-buffering |
US6982719B2 (en) * | 2002-07-15 | 2006-01-03 | Sun Microsystems, Inc. | Switching sample buffer context in response to sample requests for real-time sample filtering and video generation |
US7421694B2 (en) * | 2003-02-18 | 2008-09-02 | Microsoft Corporation | Systems and methods for enhancing performance of a coprocessor |
US7673304B2 (en) * | 2003-02-18 | 2010-03-02 | Microsoft Corporation | Multithreaded kernel for graphics processing unit |
US7176848B1 (en) * | 2003-04-14 | 2007-02-13 | Ati Technologies, Inc. | Method of synchronizing images on multiple display devices with different refresh rates |
US7522167B1 (en) * | 2004-12-16 | 2009-04-21 | Nvidia Corporation | Coherence of displayed images for split-frame rendering in multi-processor graphics system |
CN100383856C (zh) * | 2005-02-06 | 2008-04-23 | 威盛电子股份有限公司 | 显示控制系统及其方法 |
US7663635B2 (en) * | 2005-05-27 | 2010-02-16 | Ati Technologies, Inc. | Multiple video processor unit (VPU) memory mapping |
US8817029B2 (en) * | 2005-10-26 | 2014-08-26 | Via Technologies, Inc. | GPU pipeline synchronization and control system and method |
US20090184972A1 (en) * | 2008-01-18 | 2009-07-23 | Qualcomm Incorporated | Multi-buffer support for off-screen surfaces in a graphics processing system |
US9176794B2 (en) * | 2010-12-13 | 2015-11-03 | Advanced Micro Devices, Inc. | Graphics compute process scheduling |
US9460667B2 (en) * | 2011-11-28 | 2016-10-04 | Amazon Technologies, Inc. | Incremental page transitions on electronic paper displays |
US20130152108A1 (en) * | 2011-12-13 | 2013-06-13 | Ati Technologies Ulc | Method and apparatus for video processing |
US8578129B2 (en) * | 2011-12-14 | 2013-11-05 | Advanced Micro Devices, Inc. | Infrastructure support for accelerated processing device memory paging without operating system integration |
US10368108B2 (en) * | 2011-12-21 | 2019-07-30 | Ati Technologies Ulc | Downstream video composition |
US9099051B2 (en) * | 2012-03-02 | 2015-08-04 | Ati Technologies Ulc | GPU display abstraction and emulation in a virtualization system |
US9396032B2 (en) * | 2014-03-27 | 2016-07-19 | Intel Corporation | Priority based context preemption |
-
2015
- 2015-12-18 US US14/974,585 patent/US10176548B2/en active Active
-
2016
- 2016-09-22 JP JP2018517173A patent/JP6584655B2/ja active Active
- 2016-09-22 EP EP16874186.6A patent/EP3391364A4/en not_active Withdrawn
- 2016-09-22 WO PCT/CA2016/051113 patent/WO2017100908A1/en active Application Filing
- 2016-09-22 KR KR1020187009478A patent/KR102407781B1/ko active IP Right Grant
- 2016-09-22 CN CN201680056794.0A patent/CN108140363B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108140363B (zh) | 2022-06-03 |
WO2017100908A1 (en) | 2017-06-22 |
US20170178273A1 (en) | 2017-06-22 |
KR20180093875A (ko) | 2018-08-22 |
CN108140363A (zh) | 2018-06-08 |
JP6584655B2 (ja) | 2019-10-02 |
KR102407781B1 (ko) | 2022-06-10 |
EP3391364A1 (en) | 2018-10-24 |
US10176548B2 (en) | 2019-01-08 |
EP3391364A4 (en) | 2019-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6320520B2 (ja) | 多数の優先順キューに対するスレッドの割り当ておよびスケジューリング | |
JP5723968B2 (ja) | 便宜的マルチタスキング | |
US8943252B2 (en) | Latency sensitive software interrupt and thread scheduling | |
US10235733B2 (en) | Device and method for performing scheduling for virtualized graphics processing units | |
CN110300328B (zh) | 一种视频播放控制方法、装置及可读存储介质 | |
JP2020522797A (ja) | Gpuタスクスケジューリングの継続分析タスク | |
JP2011192281A (ja) | 仮想マシンモニター及び仮想マシンモニターのスケジューリング方法 | |
JP2018534675A (ja) | 再マッピング同期によるタスクサブグラフの加速化 | |
EP2613257B1 (en) | Systems and methods for use in performing one or more tasks | |
US9678781B2 (en) | Methods of and data processing systems for handling an accelerator's scheduling statistics | |
US10163245B2 (en) | Multi-mode animation system | |
US20150378782A1 (en) | Scheduling of tasks on idle processors without context switching | |
WO2013035246A1 (ja) | 仮想計算機制御装置、仮想計算機制御方法、仮想計算機制御プログラム、及び集積回路 | |
JP2019502201A (ja) | マルチスレッドアクセスのためのソフトウェア定義のfifoバッファ | |
JP6584655B2 (ja) | フリップキューの管理に基づくグラフィックスコンテキストのスケジューリング | |
JP5542643B2 (ja) | シミュレーション装置及びシミュレーションプログラム | |
US20210149726A1 (en) | Scheduling device, scheduling system, scheduling method, and non-transitory computer-readable medium | |
US20200004586A1 (en) | Cooperative workgroup scheduling and context prefetching | |
US10073723B2 (en) | Dynamic range-based messaging | |
US11132204B2 (en) | Aggregated doorbells for unmapped queues in a graphics processing unit | |
JP2015207052A (ja) | スマート端末、消費電力の状態の制御方法、および、消費電力状態制御プログラム | |
KR20140057869A (ko) | 차량용 임베디드 시스템의 데이터 제어 방법 | |
JP2014191771A (ja) | プログラム,情報処理装置,情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190528 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190528 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6584655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |