JP2019217320A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2019217320A
JP2019217320A JP2019154739A JP2019154739A JP2019217320A JP 2019217320 A JP2019217320 A JP 2019217320A JP 2019154739 A JP2019154739 A JP 2019154739A JP 2019154739 A JP2019154739 A JP 2019154739A JP 2019217320 A JP2019217320 A JP 2019217320A
Authority
JP
Japan
Prior art keywords
command
control circuit
special symbol
display
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019154739A
Other languages
Japanese (ja)
Other versions
JP6889760B2 (en
JP2019217320A5 (en
Inventor
譲 舩越
Yuzuru Funakoshi
譲 舩越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018098082A external-priority patent/JP6580205B2/en
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2019154739A priority Critical patent/JP6889760B2/en
Publication of JP2019217320A publication Critical patent/JP2019217320A/en
Publication of JP2019217320A5 publication Critical patent/JP2019217320A5/ja
Application granted granted Critical
Publication of JP6889760B2 publication Critical patent/JP6889760B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Display Devices Of Pinball Game Machines (AREA)
  • Pinball Game Machines (AREA)

Abstract

To provide a game machine capable of speeding up processing when applying effect calculation drawing processing to a plurality of effects.SOLUTION: A game machine includes: performance control means (display control circuit 230) capable of controlling a performance; a first composition (route composition) as main drawing data; a second composition (sub-composition) secondarily used for the first composition; drawing means for storing in a texture buffer when a constructed drawing result is the second composition and for storing in a frame buffer when the constructed drawing result is the first composition; and source usage means for using a source cashed in a copy buffer when drawing the same texture continuously.SELECTED DRAWING: Figure 97

Description

本発明は、パチンコ遊技機等に代表される遊技機に関する。   The present invention relates to a gaming machine represented by a pachinko gaming machine and the like.

従来、パチンコ遊技機と呼ばれる遊技機が知られており、このパチンコ遊技機は、一般に、遊技盤に発射された遊技球が転動可能な遊技領域と、この遊技領域に設けられた始動領域と、図柄表示装置と、図柄表示装置を制御する可変表示制御手段とを備えている。このような遊技機では、始動領域を遊技球が通過(遊技球の始動口入賞)したことなどの所定の条件が成立すると、可変表示制御手段が図柄表示装置を制御して、図柄表示装置の表示領域上に識別情報(例えば後述の特別図柄等)を変動表示させる。そして、図柄表示装置の表示領域上に最終的に導出表示された識別情報が所定の組合せ(特定の表示態様)となった場合に、遊技状態が遊技者に有利な大当り遊技状態(所謂「大当り」)に移行する。   Conventionally, a gaming machine called a pachinko gaming machine is known, and this pachinko gaming machine generally has a gaming area in which a gaming ball fired on a gaming board can roll, and a starting area provided in this gaming area. , A symbol display device, and variable display control means for controlling the symbol display device. In such a gaming machine, the variable display control means controls the symbol display device when a predetermined condition such as that the game ball has passed through the starting area (the winning opening of the game ball) is established. The identification information (for example, a special symbol to be described later) is variably displayed on the display area. Then, when the identification information finally derived and displayed on the display area of the symbol display device has a predetermined combination (specific display mode), the gaming state is a big hit gaming state advantageous to the player (a so-called “big hit”). )).

また、上記遊技動作に合わせて演出装置により演出を行う遊技機が知られている(例えば、特許文献1参照)。特許文献1に記載された遊技機は、遊技盤に関わる制御を行う主制御機能と、例えば、音声発生手段などの演出装置で発生させるべき効果音を制御する音声制御機能とを別々の制御基板に備えている。これにより、それぞれの制御基板上の制御手段の回路構成を簡単にすることが期待される。   Further, there has been known a gaming machine that performs an effect using an effect device in accordance with the above-mentioned gaming operation (for example, see Patent Document 1). The gaming machine described in Patent Literature 1 has a separate control board for a main control function for controlling a game board and a voice control function for controlling a sound effect to be generated by an effect device such as a voice generating unit. In preparation. This is expected to simplify the circuit configuration of the control means on each control board.

特開2000−262670号公報JP 2000-262670 A

ところで、従来、画像データを表示可能な遊技機において、例えば、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することを可能にする技術が求められている。   By the way, conventionally, in a gaming machine capable of displaying image data, for example, there is a demand for a technology capable of speeding up processing when applying effect calculation drawing processing to a plurality of effects.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、例えば、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することが可能な遊技機を提供することである。   SUMMARY An advantage of some aspects of the invention is to provide a gaming machine capable of, for example, speeding up processing when applying effect calculation drawing processing to a plurality of effects. It is to provide.

上記目的を達成するために、本発明は、以下のような遊技機を提供する。   In order to achieve the above object, the present invention provides the following gaming machines.

演出を制御可能な演出制御手段(例えば、後述のホスト制御回路210)と、
主な描画データである第1のコンポジション(例えば、後述のルートコンポジション)と、
前記第1のコンポジションに対して副次的に用いられる第2のコンポジション(例えば、後述のサブコンポジション)と、
構築された描画結果が、前記第2のコンポジションである場合はテクスチャバッファに保存し、前記第1のコンポジションである場合はフレームバッファに保存する描画手段と、
連続して同一のテクスチャを描画する場合には、コピーバッファにキャッシュされたソースを使用するソース使用手段と、を備える
ことを特徴とする遊技機。
Effect control means for controlling the effect (for example, a host control circuit 210 described later),
A first composition (for example, a root composition described later), which is main drawing data,
A second composition (for example, a sub-composition described later) that is used as a subsidiary to the first composition,
A drawing unit that stores the constructed drawing result in a texture buffer when the composition is the second composition, and saves the frame in a texture buffer when the constructed composition is the first composition;
And a source use unit that uses a source cached in a copy buffer when continuously rendering the same texture.

上記構成の本発明の遊技機によれば、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することができる。   According to the gaming machine of the present invention having the above configuration, it is possible to speed up the processing when applying the effect calculation drawing processing to a plurality of effects.

本発明の一実施形態に係るパチンコ遊技機の機能フローを示す図である。It is a figure showing the functional flow of the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の外観斜視図である。1 is an external perspective view of a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の分解斜視図である。1 is an exploded perspective view of a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の遊技盤の構成を示す正面図である。It is a front view showing the composition of the game board of the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の回路構成を示すブロック図である。It is a block diagram showing a circuit configuration of a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の副制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a sub-control circuit of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の音声・LED制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a voice / LED control circuit of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の内蔵中継基板及びスピーカ間の概略接続構成図である。It is a schematic connection block diagram between the built-in relay board and the speaker of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の表示制御回路の内部構成を示すブロック図である。It is a block diagram showing the internal configuration of the display control circuit of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。It is a schematic connection block diagram between the sub-board and CGROM board (NOR type) of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NAND型)間の概略接続構成図である。FIG. 2 is a schematic connection configuration diagram between a sub board and a CGROM board (NAND type) of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられたAND回路の動作を説明するための真理値表である。6 is a truth table for explaining an operation of an AND circuit provided on a sub board of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられた双方向バランストランシーバの動作を説明するための真理値表である。6 is a truth table for explaining an operation of the bidirectional balance transceiver provided on the sub board of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure showing an example of a big hit random number judgment table (at the time of the 1st starting opening prize) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure showing an example of the big hit random number judgment table (at the time of the 2nd starting mouth winning) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure showing an example of the symbol judgment table (at the time of the 1st starting mouth winning) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure showing an example of a symbol judgment table (at the time of the 2nd starting mouth winning) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その1)の一例を示す図である。It is a figure showing an example of the big hit type decision table (the 1) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その2)の一例を示す図である。It is a figure showing an example of the big hit type decision table (the 2) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その3)の一例を示す図である。It is a figure showing an example of the big hit type decision table (the 3) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その4)の一例を示す図である。It is a figure showing an example of the big hit type decision table (the 4) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における入賞時演出情報決定テーブルの一例を示す図である。It is a figure showing an example of a prize effect information determination table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出パターン決定テーブルの一例を示す図である。It is a figure showing an example of the fluctuating effect pattern determination table in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出テーブルの一例を示す図である。It is a figure showing an example of the fluctuation effect table in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における保留演出テーブルの一例を示す図である。It is a figure showing an example of a reservation effect table in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における先読み演出テーブルの一例を示す図である。It is a figure showing an example of the look ahead production table in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドデータの概略構成図である。FIG. 3 is a schematic configuration diagram of command data in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモ表示コマンドの構成及びデモ表示コマンドに含まれる情報の内容を示す図である。It is a figure showing the composition of the demonstration display command in the pachinko gaming machine concerning one embodiment of the present invention, and the contents of the information contained in the demonstration display command. 本発明の一実施形態に係るパチンコ遊技機における特別図柄演出開始コマンドの構成及び特別図柄演出開始コマンドに含まれる情報の内容を示す図である。It is a figure which shows the structure of the special symbol effect start command in the pachinko gaming machine according to one embodiment of the present invention, and the content of information included in the special symbol effect start command. 本発明の一実施形態に係るパチンコ遊技機における第1電断復帰コマンドの構成及び第1電断復帰コマンドに含まれる情報の内容を示す図である。It is a figure showing the composition of the 1st power interruption return command in pachinko gaming machine concerning one embodiment of the present invention, and the contents of the information contained in the 1st power interruption recovery command. 本発明の一実施形態に係るパチンコ遊技機における第2電断復帰コマンドの構成及び第2電断復帰コマンドに含まれる情報の内容を示す図である。It is a figure showing the composition of the 2nd power failure return command in the pachinko gaming machine concerning one embodiment of the present invention, and the contents of the information contained in the 2nd power failure return command. 本発明の一実施形態に係るパチンコ遊技機における保留加算コマンドの構成及び保留加算コマンドに含まれる情報の内容を示す図である。It is a figure showing the composition of the suspension addition command in the pachinko gaming machine concerning one embodiment of the present invention, and the contents of the information contained in the suspension addition command. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行されるメイン・サブ間コマンド制御処理の概要を説明するための図である。It is a figure for explaining the outline of the command control processing between the main and sub executed by the host control circuit (sub-control circuit) in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路の内部に設けられたリングバッファの概略構成図である。FIG. 2 is a schematic configuration diagram of a ring buffer provided inside a host control circuit in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における各種リクエストの生成動作の概要を説明するための図である。It is a figure for explaining an outline of generation operation of various requests in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。It is a figure for explaining an outline of animation request construction processing in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。It is a figure for explaining an outline of animation request construction processing in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の概要を説明するための図である。It is a figure for explaining the outline of the drawing processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作の概要を説明するための図である。It is a figure for explaining an outline of a sound reproduction operation in a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作で用いられるアクセスデータの概略構成図である。FIG. 3 is a schematic configuration diagram of access data used in a sound reproducing operation in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ(LED)点灯動作の概要を説明するための図である。It is a figure for explaining an outline of a lamp (LED) lighting operation in a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路、LEDドライバ及びLED間の概略接続構成図である。FIG. 2 is a schematic connection configuration diagram between a voice / LED control circuit, an LED driver, and an LED in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。It is a SPI connection configuration diagram between a voice / LED control circuit and an LED driver in a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路からLEDドライバに送信されるシリアル・データの概略構成図である。FIG. 4 is a schematic configuration diagram of serial data transmitted from the audio / LED control circuit to the LED driver in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバの概略構成図である。It is a schematic structure figure of the LED driver in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのデータ入力動作を説明するための図である。It is a figure for explaining the data input operation of the LED driver in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのアドレス設定動作を説明するための図である。It is a figure for explaining the address setting operation of the LED driver in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、各SPIチャンネル(物理系統)と、それに接続されたLEDドライバのデバイスアドレス及び出力端子との対応関係を示す図である。It is a figure showing the correspondence of each SPI channel (physical system), the device address of the LED driver connected to it, and the output terminal in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータのフォーマット(データ型)を示す図である。It is a figure showing the format (data type) of LED data in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータの出力制御例を示す図である。It is a figure showing an example of output control of LED data in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例1を示す図である。It is a figure showing the generation example 1 of the LED animation in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例2を示す図である。It is a figure showing the example 2 of generation of LED animation in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure showing generation example 3 of the LED animation in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure showing generation example 3 of the LED animation in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a figure showing the example of composition of the reproduction channel and the expansion channel in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a figure showing the example of composition of the reproduction channel and the expansion channel in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの切り替え再生パターンの各種例を示す図である。It is a figure showing various examples of the switching reproduction pattern of LED animation in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン2における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure showing a switching reproduction mode (flow on the time axis) of the LED animation in the LED animation switching reproduction pattern 2 of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン4における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure showing a switching reproduction mode (flow on the time axis) of the LED animation in the switching reproduction pattern 4 of the LED animation of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン6における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。FIG. 7 is a diagram showing an LED animation switching playback mode (flow on the time axis) in an LED animation switching playback pattern 6 of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン7における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。FIG. 9 is a diagram showing an LED animation switching playback pattern (flow on a time axis) in an LED animation switching playback pattern 7 of the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの連続再生時の切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure showing a switching reproduction mode (flow on a time axis) at the time of continuous reproduction of the LED animation in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定無し時のLEDアニメーションの再生例を示す図である。It is a figure showing the example of reproduction of LED animation at the time of “ODONLY” designation not having been designated in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定有り時のLEDアニメーションの再生例を示す図である。It is a figure showing the example of reproduction of LED animation at the time of “ODONLY” designation in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物駆動動作の概要を説明するための図である。It is a figure for explaining the outline of the accessory driving operation in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路及びモータドライバ間のI2C接続構成図である。It is an I2C connection block diagram between a host control circuit and a motor driver in a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される主制御メイン処理の一例を示すフローチャートである。It is a flowchart which shows an example of the main control main process performed by the main CPU in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the special symbol control processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄記憶チェック処理の一例を示すフローチャートである。It is a flow chart which shows an example of special design memory check processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄表示時間管理処理の一例を示すフローチャートである。It is a flowchart which shows an example of the special symbol display time management processing in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り終了インターバル処理の一例を示すフローチャートである。It is a flow chart which shows an example of the big hit end interval processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における普通図柄制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the normal symbol control processing in the pachinko gaming machine concerning one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される電源投入時処理の一例を示すフローチャートである。It is a flow chart which shows an example of power-on processing performed by the main CPU in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行されるシステムタイマ割込処理の一例を示すフローチャートである。It is a flow chart which shows an example of the system timer interruption processing performed by the main CPU in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるスイッチ入力検出処理の一例を示すフローチャートである。It is a flow chart which shows an example of switch input detection processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における始動口入賞検出処理の一例を示すフローチャートである。It is a flow chart which shows an example of starting opening winning detection processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される副制御メイン処理の一例を示すフローチャートである。It is a flowchart which shows an example of the sub control main process performed by the host control circuit (sub control circuit) in the pachinko gaming machine concerning one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における、ホスト制御回路(副制御回路)により実行される初期化処理の概要を説明するための図である。It is a figure for explaining the outline of the initialization processing performed by the host control circuit (sub-control circuit) in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行される初期化処理の一例を示すフローチャートである。It is a flow chart which shows an example of initialization processing performed by a host control circuit in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックアップ復帰初期化処理の一例を示すフローチャートである。It is a flow chart which shows an example of backup return initialization processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御初期化処理の一例を示すフローチャートである。It is a flowchart which shows an example of the accessory control initialization process in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLED登録処理の一例を示すフローチャートである。It is a flow chart which shows an example of LED registration processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される操作入力時処理の概要を説明するための図である。It is a figure for explaining an outline of processing at the time of operation input performed by a host control circuit (sub control circuit) in a pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における操作入力タイマ割込処理の一例を示すフローチャートである。It is a flow chart which shows an example of operation input timer interruption processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における操作入力情報取得処理の一例を示すフローチャートである。It is a flow chart which shows an example of operation input information acquisition processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド受信処理(受信割込)の一例を示すフローチャートである。It is a flowchart which shows an example of the command reception process (reception interruption) in the pachinko gaming machine concerning one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における受信データ記憶処理の一例を示すフローチャートである。It is a flow chart which shows an example of reception data storage processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド解析処理の一例を示すフローチャートである。It is a flow chart which shows an example of the command analysis processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドパラメータチェック処理の一例を示すフローチャートである。It is a flow chart which shows an example of the command parameter check processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の一例を示すフローチャートである。It is a flow chart which shows an example of animation request construction processing in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the drawing control processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における動画コマンド作成処理の一例を示すフローチャートである。It is a flow chart which shows an example of the animation command creation processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションデータ読込処理の一例を示すフローチャートである。It is a flow chart which shows an example of animation data reading processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における全コマンドリスト作成処理の一例を示すフローチャートである。It is a flow chart which shows an example of all the command list creation processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flowchart which shows an example of the drawing process in the pachinko gaming machine concerning one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flowchart which shows an example of the drawing process in the pachinko gaming machine concerning one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flowchart which shows an example of the drawing process in the pachinko gaming machine concerning one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における音声制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the voice control processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the ramp control processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the accessory control process in the pachinko gaming machine concerning one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における変動開始コマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of a character processing at the time of change start command reception in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモコマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of an accessory processing at the time of the demonstration command reception in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるエラー処理の一例を示すフローチャートである。It is a flow chart which shows an example of error processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動停止コマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of the character object processing at the time of a fluctuation stop command reception in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り系コマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of the accessory processing at the time of the big hit command reception in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における初期位置復旧動作処理の一例を示すフローチャートである。It is a flow chart which shows an example of the initial position restoration operation processing in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路により実行されるSPIを介したLEDドライバへのシリアル・データ出力処理の一例を示すフローチャートである。It is a flowchart which shows an example of the serial data output process to the LED driver via SPI performed by the audio / LED control circuit in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行されるI2Cインターフェイスを介したモータドライバへのシリアル・データ出力処理の一例を示すフローチャートである。It is a flowchart which shows an example of the serial data output process to the motor driver via the I2C interface performed by the host control circuit in the pachinko gaming machine according to one embodiment of the present invention. 変形例1における音声制御処理の一例を示すフローチャートである。13 is a flowchart illustrating an example of a voice control process according to a first modification. 変形例2におけるランプ制御処理の一例を示すフローチャートである。13 is a flowchart illustrating an example of a lamp control process according to a second modification. 変形例3におけるランプ制御処理の一例を示すフローチャートである。13 is a flowchart illustrating an example of a lamp control process according to a third modification. 変形例3における各ポートのデータ設定処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of a data setting process of each port in Modification Example 3. 変形例4における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。FIG. 14 is a SPI connection configuration diagram between a voice / LED control circuit and an LED driver in a modification example 4. 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。FIG. 15 is a diagram for describing an input / output operation of serial data between a voice / LED control circuit and an LED driver in a fourth modification. 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。FIG. 15 is a diagram for describing an input / output operation of serial data between a voice / LED control circuit and an LED driver in a fourth modification. 変形例4において、音声・LED制御回路及びLEDドライバ間で実行されるシリアル・データ入出力処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of serial data input / output processing executed between a voice / LED control circuit and an LED driver in Modification Example 4. 変形例5におけるLEDデータの出力制御例を示す図である。FIG. 15 is a diagram illustrating an example of LED data output control in Modification Example 5. 変形例6における役物の励磁状態検知部の概略構成図である。It is a schematic block diagram of the excitation state detection part of the accessory in the modification 6. 変形例6における役物制御処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an accessory control process according to Modification 6. 変形例8におけるパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。FIG. 15 is a schematic connection configuration diagram between a sub-board and a CGROM board (NOR type) of a pachinko gaming machine in Modification Example 8. 変形例9に係るパチンコ遊技機の遊技盤の構成を示す正面図である。It is a front view which shows the structure of the game board of the pachinko gaming machine which concerns on the modification 9. 変形例9に係る第2大入賞口の内部構造を模式的に示す側面図である。It is a side view showing typically the internal structure of the 2nd big winning a prize mouth concerning modification 9. 変形例9に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of a special symbol control process in a pachinko gaming machine according to a modification 9. 変形例9に係るパチンコ遊技機における特別図柄記憶チェック処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of a special symbol storage check process in a pachinko gaming machine according to Modification Example 9. 変形例9に係るパチンコ遊技機における大入賞口開放中処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of processing during opening of a special winning opening in a pachinko gaming machine according to a modification 9. 変形例9に係るパチンコ遊技機における大当り終了インターバル処理の一例を示すフローチャートである。13 is a flowchart illustrating an example of a jackpot end interval process in a pachinko gaming machine according to a ninth modification. 変形例9に係るパチンコ遊技機におけるスイッチ入力検出処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of a switch input detection process in a pachinko gaming machine according to a modification 9. 変形例9に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an animation request construction process in a pachinko gaming machine according to Modification Example 9. 変形例9に係るパチンコ遊技機におけるオブジェクト生成処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an object generation process in a pachinko gaming machine according to Modification Example 9. 変形例9に係るパチンコ遊技機における不要なオブジェクトの破棄処理の一例を示すフローチャートである。16 is a flowchart illustrating an example of an unnecessary object discarding process in the pachinko gaming machine according to Modification Example 9. 変形例9に係るパチンコ遊技機におけるV入賞区間の終了判定処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of a process of determining the end of a V winning section in a pachinko gaming machine according to a modification 9. 変形例9に係るパチンコ遊技機における大当り開始時、大当り中のVラウンド終了以降及び大当り終了時のオブジェクトによるアニメーションリクエスト生成処理の一例を示すフローチャートである。20 is a flowchart illustrating an example of an animation request generation process by an object at the start of a big hit, after the end of the V round during the big hit, and at the end of the big hit in the pachinko gaming machine according to Modification Example 9. 変形例9に係るパチンコ遊技機における大当り中のVラウンド中のオブジェクトによるアニメーションリクエスト生成処理の一例を示すフローチャートである。13 is a flowchart illustrating an example of an animation request generation process by an object in a V round during a big hit in a pachinko gaming machine according to Modification Example 9. 変形例9に係るパチンコ遊技機の大当り開始から大当り終了までのアニメーションリクエストの生成を示す説明図である。It is an explanatory view showing generation of an animation request from the big hit start to the big hit end of the pachinko gaming machine according to Modification 9. 変形例9に係るパチンコ遊技機における各オブジェクトが実行可能な処理例を示す説明図である。FIG. 19 is an explanatory diagram showing an example of processing that can be executed by each object in a pachinko gaming machine according to a modification 9. 変形例10に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of a special symbol control process in a pachinko gaming machine according to Modification Example 10. 変形例10に係るパチンコ遊技機における特別図柄表示時間管理処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of a special symbol display time management process in a pachinko gaming machine according to a tenth modification. 変形例10に係るパチンコ遊技機における大入賞口開放中処理の一例を示すフローチャートである。16 is a flowchart illustrating an example of processing during opening of a special winning opening in a pachinko gaming machine according to a modification 10. 変形例10に係るパチンコ遊技機におけるオブジェクト生成処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an object generation process in a pachinko gaming machine according to a tenth modification. 変形例10に係るパチンコ遊技機における不要なオブジェクトの破棄処理の一例を示すフローチャートである。16 is a flowchart illustrating an example of an unnecessary object discarding process in the pachinko gaming machine according to Modification Example 10. 変形例10に係るパチンコ遊技機における大当り開始時のオブジェクトによるアニメーションリクエスト生成処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an animation request generation process performed by an object at the start of a big hit in a pachinko gaming machine according to a tenth modification. 変形例10に係るパチンコ遊技機における大当り中のVラウンド中のオブジェクトによるアニメーションリクエスト生成処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an animation request generation process by an object in a V round during a big hit in a pachinko gaming machine according to Modification 10. 変形例10に係るパチンコ遊技機における大当り中のVラウンド終了以降及び大当り終了時であってV入賞時のオブジェクトによるアニメーションリクエスト生成処理の一例を示すフローチャートである。31 is a flowchart illustrating an example of an animation request generation process by an object at the time of the V prize after the end of the V round during the big hit and at the end of the big hit in the pachinko gaming machine according to the tenth modification. 変形例10に係るパチンコ遊技機における大当り中のVラウンド終了以降及び大当り終了時であって非V入賞時のオブジェクトによるアニメーションリクエスト生成処理の一例を示すフローチャートである。20 is a flowchart showing an example of an animation request generation process by an object at the time of the non-V winning after the V round during the big hit and at the end of the big hit in the pachinko gaming machine according to the tenth modification. 変形例10に係るパチンコ遊技機の大当り開始から大当り終了までのアニメーションリクエストの生成を示す説明図である。It is an explanatory view showing generation of an animation request from the big hit start to the big hit end of the pachinko gaming machine according to modification 10. 変形例11に係るパチンコ遊技機における大入賞口開放中処理の一例を示すフローチャートである。16 is a flowchart illustrating an example of processing during opening of a special winning opening in a pachinko gaming machine according to a modification 11. 変形例11に係るパチンコ遊技機におけるオブジェクト生成処理の一例を示すフローチャートである。13 is a flowchart illustrating an example of an object generation process in a pachinko gaming machine according to a modification 11. 変形例11に係るパチンコ遊技機における不要なオブジェクトの破棄処理の一例を示すフローチャートである。18 is a flowchart illustrating an example of an unnecessary object discarding process in a pachinko gaming machine according to a modification 11. 変形例11に係るパチンコ遊技機の大当り開始から大当り終了までのアニメーションリクエストの生成を示す説明図である。It is an explanatory view showing generation of an animation request from the big hit start to the big hit end of the pachinko gaming machine according to modification 11. 変形例12に係るパチンコ遊技機の大当り開始から大当り終了までのアニメーションリクエストの生成を示す説明図である。It is an explanatory view showing generation of an animation request from the big hit start to the big hit end of the pachinko gaming machine according to the modification 12. 変形例13に係る第2大入賞口の内部構造を模式的に示す側面図である。It is a side view showing typically the internal structure of the 2nd big winning a prize mouth concerning modification 13. 変形例13に係るパチンコ遊技機におけるオブジェクト生成処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an object generation process in a pachinko gaming machine according to a modification 13. 変形例13に係るパチンコ遊技機における不要なオブジェクトの破棄処理の一例を示すフローチャートである。19 is a flowchart illustrating an example of an unnecessary object discarding process in a pachinko gaming machine according to a modification 13. 変形例13に係るパチンコ遊技機のV入賞時又は非V入賞時のアニメーションリクエストの生成を示す説明図である。It is an explanatory view showing generation of an animation request at the time of a V prize or a non-V prize of the pachinko gaming machine according to a modification 13. 変形例14に係るパチンコ遊技機におけるオブジェクト生成処理の一例を示すフローチャートである。15 is a flowchart illustrating an example of an object generation process in a pachinko gaming machine according to a modification 14. 変形例14に係るパチンコ遊技機における不要なオブジェクトの破棄処理の一例を示すフローチャートである。18 is a flowchart illustrating an example of an unnecessary object discarding process in a pachinko gaming machine according to a modification 14. 第2大入賞口が保留装置を有する場合のV入賞可能期間を示すタイミングチャートである。It is a timing chart which shows the V prize possible period when the second big prize port has a holding device. 第2大入賞口が保留装置を有する場合であってV入賞した場合の遊技球の検出を示すタイミングチャートである。It is a timing chart which shows detection of a game ball at the time of the case where a 2nd big winning opening has a holding device and a V prize. 第2大入賞口が保留装置を有する場合あって非V入賞した場合の遊技球の検出を示すタイミングチャートである。It is a timing chart which shows detection of a game ball at the time of a non-V winning when there is a 2nd big winning opening with a holding device. 第2大入賞口が保留装置を有する場合の第1のエラー及び第2のエラーの発生を示すタイミングチャートである。It is a timing chart which shows generation | occurrence | production of the 1st error and 2nd error when a 2nd big winning opening has a hold | maintenance apparatus. 第2大入賞口が保留装置を有する場合の第3のエラー及び第4のエラーの発生を示すタイミングチャートである。It is a timing chart which shows generation | occurrence | production of the 3rd error and 4th error when a 2nd big winning opening has a hold | maintenance apparatus.

以下、本発明の一実施形態に係るパチンコ遊技機(遊技機)の構成及び各種動作について、図面を参照しながら説明する。   Hereinafter, a configuration and various operations of a pachinko gaming machine (game machine) according to an embodiment of the present invention will be described with reference to the drawings.

<機能フロー>
まず、図1を参照して、本実施形態に係るパチンコ遊技機の機能について説明する。図1は、本実施形態に係るパチンコ遊技機の機能フローを示す図である。
<Function flow>
First, with reference to FIG. 1, the function of the pachinko gaming machine according to the present embodiment will be described. FIG. 1 is a diagram showing a functional flow of the pachinko gaming machine according to the present embodiment.

パチンコゲームは、図1に示すように、ユーザの操作により遊技球が発射され、その遊技球が各種入賞した場合に遊技球の払出制御処理が行われるゲームである。また、パチンコゲームには、特別図柄を用いる特別図柄ゲーム、普通図柄を用いる普通図柄ゲームが含まれる。特別図柄ゲームにおいて「大当り」となったときや、普通図柄ゲームにおいて「当り」となったときには、相対的に、遊技球が入賞する可能性が増大し、遊技球の払出制御処理が行われ易くなる。   As shown in FIG. 1, the pachinko game is a game in which a game ball is fired by a user's operation and a payout control process of the game ball is performed when the game ball wins various kinds. The pachinko game includes a special symbol game using a special symbol and a normal symbol game using a normal symbol. When the "big hit" in the special symbol game or the "hit" in the normal symbol game, the possibility that the game ball wins is relatively increased, and the payout control process of the game ball is easily performed. Become.

また、各種入賞には、特別図柄ゲームにおいて特別図柄の可変表示が行われるための一つの条件である特別図柄始動入賞や、普通図柄ゲームにおいて普通図柄の可変表示が行われるための一つの条件である普通図柄始動入賞も含まれる。   In addition, in various winnings, a special symbol starting prize which is one condition for performing variable display of a special symbol in a special symbol game, and one condition for performing variable display of a normal symbol in a normal symbol game. It also includes a regular symbol start winning prize.

なお、本明細書でいう「可変表示」とは、変動可能に表示される概念であり、例えば、実際に変動して表示される「変動表示」、実際に停止して表示される「停止表示」等を可能にするものである。また、「可変表示」では、例えば特別図柄ゲームの結果として特別図柄(識別情報)が表示される「導出表示」を行うことができる。すなわち、本明細書では、「変動表示」の開始から「導出表示」までの動作を1回の「可変表示」と称する。さらに、本明細書において、「識別情報」とは、特別図柄、普通図柄、装飾図柄、識別図柄等のパチンコ遊技で使用される「図柄」や、パチスロ又はスロット遊技で使用される識別図柄や装飾図柄などの、遊技者が遊技を行う上で、遊技の結果を表示又は示唆する際に使用される図柄を含み得る意味であり、以下に記載する実施形態及び各種変形例中の各種図柄もまた含み得る。   Note that the term “variable display” in the present specification is a concept that is displayed so as to be variable, for example, “variable display” that is actually changed and displayed, and “stop display” that is actually stopped and displayed. And so on. In the “variable display”, for example, a “derived display” in which a special symbol (identification information) is displayed as a result of the special symbol game can be performed. That is, in this specification, the operation from the start of the “variable display” to the “derived display” is referred to as one “variable display”. Further, in the present specification, "identification information" refers to "symbols" used in pachinko games, such as special symbols, ordinary symbols, decorative symbols, identification symbols, and identification symbols or decorations used in pachislot or slot games. In the case where a player plays a game, such as a symbol, the meaning may include a symbol used when displaying or suggesting a result of the game, and various symbols in the following embodiments and various modifications are also described. May be included.

以下、特別図柄ゲーム及び普通図柄ゲームの処理フローの概要を説明する。   Hereinafter, an outline of the processing flow of the special symbol game and the ordinary symbol game will be described.

(1)特別図柄ゲーム
特別図柄ゲームにおいて特別図柄始動入賞があった場合には、大当り判定用カウンタ及び図柄決定用カウンタからそれぞれ乱数値(大当り判定用乱数値及び図柄決定用乱数値)が抽出され、抽出された各乱数値が記憶される(図1に示す特別図柄ゲーム中の特別図柄始動入賞処理のフロー参照)。
(1) Special symbol game When a special symbol starting prize is won in the special symbol game, random numbers (big hit determination random number and symbol determination random number) are extracted from the jackpot determination counter and the symbol determination counter, respectively. The extracted random numbers are stored (see the flow of the special symbol start winning process in the special symbol game shown in FIG. 1).

また、図1に示すように、特別図柄ゲーム中の特別図柄制御処理では、最初に、特別図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、特別図柄始動入賞によって乱数値が記憶されているか否かを参照し、乱数値が記憶されていることを一つの条件として、特別図柄の可変表示を開始する条件が成立したと判定する。   As shown in FIG. 1, in the special symbol control process during the special symbol game, first, it is determined whether or not a condition for starting variable display of the special symbol is satisfied. In this determination processing, it is determined whether or not the condition for starting the variable display of the special symbol is satisfied, with reference to whether or not the random value is stored by the special symbol starting winning, as one condition that the random value is stored. judge.

次いで、特別図柄の可変表示を開始する場合、大当り判定用カウンタから抽出された大当り判定用乱数値が参照され、「大当り」とするか否かの大当り判定が行われる。その後、停止図柄決定処理が行われる。この処理では、図柄決定用カウンタから抽出された図柄決定用乱数値と、上述した大当り判定の結果とが参照され、停止表示させる特別図柄を決定する。   Next, when the variable display of the special symbol is started, the big hit determination random number value extracted from the big hit determination counter is referred to, and a big hit determination as to whether or not the big hit is made is performed. After that, a stop symbol determination process is performed. In this process, the special symbol to be stopped and displayed is determined by referring to the symbol determination random number value extracted from the symbol determination counter and the result of the above-described big hit determination.

次いで、変動パターン決定処理が行われる。この処理では、変動パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄とが参照され、特別図柄の変動パターンを決定する。   Next, a variation pattern determination process is performed. In this process, a random number value is extracted from the variation pattern determination counter, and the random number value, the result of the above-described big hit determination, and the above-described special symbol to be stopped and displayed are referred to, and the variation pattern of the special symbol is determined.

次いで、演出パターン決定処理が行われる。この処理では、演出パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄と、上述した特別図柄の変動パターンとが参照され、特別図柄の可変表示に伴って実行する演出パターンを決定する。   Next, an effect pattern determination process is performed. In this process, a random number value is extracted from the effect pattern determination counter, and the random number value, the result of the above-described big hit determination, the above-described special symbol to be stopped and displayed, and the above-described special symbol variation pattern are referred to, An effect pattern to be executed according to the variable display of the special symbol is determined.

次いで、決定された大当り判定の結果、停止表示させる特別図柄、特別図柄の変動パターン、及び、特別図柄の可変表示に伴う演出パターンが参照され、特別図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。   Next, as a result of the determined big hit determination, the special symbol to be stopped and displayed, the variation pattern of the special symbol, and the effect pattern accompanying the variable display of the special symbol are referred to, and the variable display control process for controlling the variable display of the special symbol is performed. And, an effect control process for performing a predetermined effect is executed.

そして、可変表示制御処理及び演出表示制御処理が終了すると、「大当り」となるか否かが判定される。この判定処理において、「大当り」となったと判定されると、大当り遊技を行う大当り遊技制御処理が実行される。なお、大当り遊技では、上述した各種入賞の可能性が増大する。一方、「大当り」とならなかったと判定されると、大当り遊技制御処理が実行されない。   Then, when the variable display control process and the effect display control process are completed, it is determined whether or not a “big hit” is achieved. In this determination process, when it is determined that a "big hit" has occurred, a big hit game control process for performing a big hit game is executed. In the big hit game, the possibility of the various winnings described above increases. On the other hand, if it is determined that the “big hit” has not been achieved, the big hit game control processing is not executed.

「大当り」とならなかったと判定された場合、又は、大当り遊技制御処理が終了した場合には、遊技状態を移行させるための遊技状態移行制御処理が行われる。この遊技状態移行制御処理では、大当り遊技状態とは異なる通常時の遊技状態の管理が行われる。通常時の遊技状態としては、例えば、上述した大当り判定において、「大当り」と判定される確率が増大する遊技状態(以下、「確変遊技状態」という)や、特別図柄始動入賞が得られやすくなる遊技状態(以下、「時短遊技状態」という)などが挙げられる。その後、再度、特別図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した特別図柄制御処理の各種処理が繰り返される。   If it is determined that the “big hit” has not been achieved, or if the big hit game control processing has been completed, a game state shift control processing for shifting the game state is performed. In this game state transition control processing, management of a normal game state different from the big hit game state is performed. As the normal game state, for example, in the above-described big hit determination, a game state in which the probability of being determined as “big hit” increases (hereinafter, referred to as a “probable changing game state”) or a special symbol start winning is easily obtained. A game state (hereinafter, referred to as a "time reduction game state") is exemplified. Thereafter, a process of determining whether to start the variable display of the special symbol is performed again, and thereafter, the various processes of the above-described special symbol control process are repeated.

なお、本実施形態のパチンコ遊技機において、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞時に取得される各種データ(大当り判定用乱数値、図柄決定用乱数値等)が保留される。すなわち、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞に対応する特別図柄の可変表示(変動表示)が保留され、現在実行されている特別図柄の変動表示終了後に保留されている特別図柄の可変表示が開始される。以下では、保留されている特別図柄の可変表示を「保留球」ともいう。   In the pachinko gaming machine of the present embodiment, when a game ball wins and wins during a special symbol fluctuating display, various data (a random number value for determining a big hit, a random number value for determining a symbol, etc.) acquired at the time of the winning start. ) Is suspended. That is, when the game ball wins during the special symbol change display, the variable display (variable display) of the special symbol corresponding to the start winning is suspended, and after the change display of the special symbol currently being executed is completed. The variable display of the reserved special symbols is started. Hereinafter, the variable display of the reserved special symbol is also referred to as “reserved ball”.

また、本実施形態のパチンコ遊技機では、後述するように、2種類の特別図柄始動入賞(第1始動口入賞及び第2始動口入賞)を設け、各特別図柄始動入賞に対して最大4個の保留球を取得することができる。すなわち、本実施形態では、最大8個の保留球を取得することができる。   Further, in the pachinko gaming machine of the present embodiment, as described later, two types of special symbol starting prizes (first and second starting opening prizes) are provided, and up to four special symbol starting prizes are provided for each special symbol starting prize. You can get a pending ball. That is, in the present embodiment, up to eight reserved balls can be obtained.

さらに、本実施形態のパチンコ遊技機は、図1には示さないが、上述した保留球の情報に基づいて保留球の当落(「大当り」当選の有無)を判定し、さらに、その判定結果に基づいて所定の演出を行う機能、すなわち、先読み演出機能も備える。   Further, although not shown in FIG. 1, the pachinko gaming machine of the present embodiment determines a hit of a reserved ball (whether a “big hit” has been won) based on the information of the reserved ball described above, It also has a function of performing a predetermined effect based on the effect, that is, a look-ahead effect function.

(2)普通図柄ゲーム
普通図柄ゲームにおいて普通図柄始動入賞があった場合には、当り判定用カウンタから乱数値が抽出され、その乱数値が記憶される(図1に示す普通図柄ゲーム中の普通図柄始動入賞処理のフロー参照)。
(2) Ordinary symbol game When an ordinary symbol starting prize is received in the ordinary symbol game, a random value is extracted from the hit determination counter and the random value is stored (the normal symbol in the ordinary symbol game shown in FIG. 1). Refer to the symbol start winning process flow).

また、図1に示すように、普通図柄ゲーム中の普通図柄制御処理では、最初に、普通図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、普通図柄始動入賞によって乱数値が記憶されているか否かが参照され、乱数値が記憶されていることを一つの条件として、普通図柄の可変表示を開始する条件が成立したと判定する。   Also, as shown in FIG. 1, in the ordinary symbol control process during the ordinary symbol game, it is first determined whether or not a condition for starting variable display of the ordinary symbol is satisfied. In this determination processing, it is referred to whether or not the random number value is stored by the normal symbol start winning, and the condition for starting the variable display of the normal symbol is satisfied as one condition that the random number value is stored. judge.

次いで、普通図柄の可変表示を開始する場合、当り判定用カウンタから抽出された乱数値が参照され、「当り」とするか否かの当り判定が行われる。その後、変動パターン決定処理が行われる。この処理では、当り判定の結果が参照され、普通図柄の変動パターンを決定する。   Next, when the variable display of the ordinary symbol is started, the random number value extracted from the hit determination counter is referred to, and a hit determination is made as to whether or not the hit is determined. Thereafter, a variation pattern determination process is performed. In this processing, the result of the hit determination is referred to to determine the fluctuation pattern of the ordinary symbol.

次いで、決定された当り判定の結果、及び、普通図柄の変動パターンが参照され、普通図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。   Next, referring to the determined result of the hit determination and the variation pattern of the ordinary symbol, a variable display control process for controlling the variable display of the ordinary symbol and an effect control process for performing a predetermined effect are executed.

可変表示制御処理及び演出表示制御処理が終了すると、「当り」となるか否かが判定される。この判定処理において、「当り」となると判定されると、当り遊技を行う当り遊技制御処理が実行される。当り遊技制御処理では、上述した各種入賞の可能性、特に、特別図柄ゲームにおける遊技球の特別図柄始動入賞の可能性が増大する。一方、「当り」とならないと判定されると、当り遊技制御処理が実行されない。その後、再度、普通図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した普通図柄制御処理の各種処理が繰り返される。   When the variable display control process and the effect display control process are completed, it is determined whether or not a “hit” is achieved. In this determination process, if it is determined that "hit" is achieved, a hit game control process for performing a hit game is executed. In the hit game control processing, the possibility of the various winnings described above, in particular, the possibility of the special symbol starting winning of the game ball in the special symbol game increases. On the other hand, if it is determined that it does not become "hit", the hit game control process is not executed. Thereafter, a process of determining whether to start variable display of the normal symbol is performed again, and thereafter, the various processes of the normal symbol control process described above are repeated.

上述のように、パチンコゲームでは、特別図柄ゲームにおいて「大当り」となるか否か、遊技状態の移行状況、普通図柄ゲームにおいて「当り」となるか否か等の条件により、遊技球の払出制御処理の行われ易さが変化する。   As described above, in the pachinko game, the payout control of the game ball is performed based on conditions such as whether or not a “big hit” is obtained in the special symbol game, a transition state of the gaming state, and whether or not a “hit” is generated in the normal symbol game. The ease with which the process is performed changes.

なお、本実施形態において、各種の乱数値の抽出方式としては、プログラムを実行することによって乱数値を生成するソフト乱数方式を用いる。しかしながら、本発明はこれに限定されず、例えば、パチンコ遊技機が、所定周期で乱数が更新される乱数発生器を備える場合には、その乱数発生器におけるカウンタ(いわゆる、リングカウンタ)から乱数値を抽出するハード乱数方式を、上述した各種乱数値の抽出方式として採用してもよい。なお、ハード乱数方式を用いる場合は、所定周期とは異なるタイミングで、乱数値の初期値を決定することによって、所定周期で同じ乱数値が抽出されることを防止することができる。   In this embodiment, as a method for extracting various random numbers, a soft random number method for generating random numbers by executing a program is used. However, the present invention is not limited to this. For example, when the pachinko gaming machine includes a random number generator in which random numbers are updated at predetermined intervals, a random number value is counted from a counter (so-called ring counter) in the random number generator. May be adopted as the above-described method for extracting various random numbers. When the hard random number method is used, the initial value of the random number value is determined at a timing different from the predetermined period, thereby preventing the same random number value from being extracted in the predetermined period.

<パチンコ遊技機の構造>
次に、図2及び図3を参照して、本実施形態におけるパチンコ遊技機の構造について説明する。なお、図2は、パチンコ遊技機の外観を示す斜視図である。また、図3は、パチンコ遊技機の分解斜視図である。
<Structure of pachinko machine>
Next, the structure of the pachinko gaming machine according to the present embodiment will be described with reference to FIGS. FIG. 2 is a perspective view showing the appearance of the pachinko gaming machine. FIG. 3 is an exploded perspective view of the pachinko gaming machine.

パチンコ遊技機1は、図2及び図3に示すように、本体2と、本体2に対して開閉自在に取り付けられたベースドア3と、ベースドア3に対して開閉自在に取り付けられたガラスドア4とを備える。   As shown in FIGS. 2 and 3, the pachinko gaming machine 1 includes a main body 2, a base door 3 attached to the main body 2 so as to be openable, and a glass door attached to the base door 3 so as to be openable and closable. 4 is provided.

[本体]
本体2は、長方形状の開口2aを有する枠状部材で構成される(図3参照)。この本体2は、例えば、木材等の材料により形成される。
[Body]
The main body 2 is composed of a frame-shaped member having a rectangular opening 2a (see FIG. 3). The main body 2 is formed of a material such as wood, for example.

[ベースドア]
ベースドア3は、本体2の外形形状と略等しい長方形の外形形状を有する板状部材で構成される。ベースドア3は、本体2の前方(パチンコ遊技機1の正面側)に配置されており、ベースドア3を本体2の一方の側辺端部を軸にして回動させることにより、本体2の開口2aが開閉される。ベースドア3には、図3に示すように、四角形状の開口3aが設けられる。この開口3aは、ベースドア3の略中央部から上側の領域に渡って形成され、該領域の大部分を占有する大きさで形成される。
[Base door]
The base door 3 is formed of a plate-like member having a rectangular outer shape substantially equal to the outer shape of the main body 2. The base door 3 is disposed in front of the main body 2 (the front side of the pachinko gaming machine 1), and the base door 3 is rotated about one side end of the main body 2 as an axis to thereby rotate the main body 2. The opening 2a is opened and closed. The base door 3 is provided with a square opening 3a as shown in FIG. The opening 3a is formed from a substantially central portion of the base door 3 to a region above the base door 3, and has a size occupying most of the region.

また、ベースドア3には、スピーカ11(音声発生手段)と、遊技盤12と、表示装置13(演出手段、表示手段)と、皿ユニット14と、発射装置15と、払出装置16と、基板ユニット17とが取り付けられる。   Further, the base door 3 includes a speaker 11 (sound generating means), a game board 12, a display device 13 (producing means, display means), a plate unit 14, a firing device 15, a payout device 16, The unit 17 is attached.

スピーカ11は、ベースドア3の上部(上端部付近)に配置される。遊技盤12は、ベースドア3の前方(パチンコ遊技機1の正面側)に配置され、ベースドア3の開口3aを覆うように配置される。   The speaker 11 is disposed above the base door 3 (near the upper end). The game board 12 is arranged in front of the base door 3 (the front side of the pachinko gaming machine 1), and is arranged so as to cover the opening 3a of the base door 3.

遊技盤12は、光透過性を有する板形状の樹脂部材で構成される。なお、光透過性を有する樹脂としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂などを用いることができる。   The game board 12 is formed of a plate-shaped resin member having optical transparency. In addition, as the resin having light transmittance, for example, an acrylic resin, a polycarbonate resin, a methacrylic resin, or the like can be used.

また、遊技盤12の前面(パチンコ遊技機1の正面側の表面)には、発射装置15から発射された遊技球が転動する遊技領域12aが形成される。この遊技領域12aは、ガイドレール41(具体的には後述の図4に示す外レール41a)に囲まれた領域であり、その外周形状は略円状である。さらに、遊技領域12aには、複数の遊技釘(後述の図4参照)が打ちこまれている。なお、遊技盤12(遊技領域12a)の構成については、後述の図4を参照しながら後で詳述する。   On the front surface of the gaming board 12 (the front surface of the pachinko gaming machine 1), there is formed a game area 12a in which game balls fired from the firing device 15 roll. The game area 12a is an area surrounded by a guide rail 41 (specifically, an outer rail 41a shown in FIG. 4 described later), and its outer peripheral shape is substantially circular. Further, a plurality of gaming nails (see FIG. 4 described later) are driven into the gaming area 12a. The configuration of the game board 12 (game area 12a) will be described later in detail with reference to FIG.

表示装置13は、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)に取り付けられる。この表示装置13は、画像を表示する表示領域13aを有する。表示領域13aの大きさは、遊技盤12の表面の全部又は一部の領域を占めるような大きさに設定される。この表示装置13の表示領域13aには、演出用の識別図柄、演出画像、装飾用画像(装飾図柄)などの各種画像が表示される。遊技者は、遊技盤12を介して、表示装置13の表示領域13aに表示された各種画像を視認することができる。   The display device 13 is attached to the back side of the gaming board 12 (the side opposite to the front side of the pachinko gaming machine 1). The display device 13 has a display area 13a for displaying an image. The size of the display area 13a is set so as to occupy all or a part of the surface of the game board 12. In the display area 13a of the display device 13, various images such as effect identification patterns, effect images, and decorative images (decorative patterns) are displayed. The player can visually recognize various images displayed on the display area 13a of the display device 13 via the game board 12.

なお、本実施形態では、表示装置13としては、液晶表示装置を用いる。しかしながら、本発明はこれに限定されず、表示装置13として、例えば、プラズマディスプレイ、リアプロジェクションディスプレイ、CRT(Cathode Ray Tube)ディスプレイなどの表示機器を適用してもよい。   In the present embodiment, a liquid crystal display device is used as the display device 13. However, the present invention is not limited to this, and a display device such as a plasma display, a rear projection display, a CRT (Cathode Ray Tube) display, and the like may be applied as the display device 13.

また、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)には、スペーサ19が設けられる。このスペーサ19は、遊技盤12の背面(パチンコ遊技機1の背面側の表面)と表示装置13の前面(パチンコ遊技機1の正面側の表面)との間に設けられ、遊技盤12の遊技領域12aを転動する遊技球の流路となる空間を形成する。スペーサ19は、光透過性を有する材料で形成される。なお、本発明はこれに限定されず、スペーサ19は、例えば、一部が光透過性を有する材料で形成されていてもよいし、光透過性を有さない材料で形成されていてもよい。   A spacer 19 is provided on the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The spacer 19 is provided between the back surface of the gaming board 12 (the back surface of the pachinko gaming machine 1) and the front surface of the display device 13 (the front surface of the pachinko gaming machine 1). A space to be a flow path of a game ball rolling in the area 12a is formed. The spacer 19 is formed of a material having optical transparency. Note that the present invention is not limited to this. For example, the spacer 19 may be partially formed of a light-transmitting material, or may be formed of a light-impermeable material. .

皿ユニット14は、遊技盤12の下方に配置される。この皿ユニット14は、上皿21と、その下方に配置された下皿22とを有する。上皿21及び下皿22には、図2に示すように、遊技球の貸し出し、遊技球の払出し(賞球)を行うための払出口21a及び払出口22aがそれぞれ形成される。所定の払出条件が成立した場合には、払出口21a及び払出口22aから遊技球が排出されて、それぞれ、上皿21及び下皿22に貯留される。また、上皿21に貯留された遊技球は、発射装置15によって遊技領域12aに発射される。   The dish unit 14 is arranged below the game board 12. The plate unit 14 has an upper plate 21 and a lower plate 22 disposed below the plate 21. As shown in FIG. 2, the upper plate 21 and the lower plate 22 are formed with payout ports 21a and 22a for lending game balls and paying out game balls (prize balls), respectively. When the predetermined payout condition is satisfied, the game balls are discharged from the payout ports 21a and 22a and stored in the upper plate 21 and the lower plate 22, respectively. The game balls stored in the upper plate 21 are fired by the firing device 15 to the game area 12a.

また、皿ユニット14には、演出ボタン23が設けられる。この演出ボタン23は、上皿21上に取り付けられる。また、演出ボタン23の周縁には、ダイヤル操作部(ジョグダイヤル)24が演出ボタン23に対して回転可能に取り付けられる。本実施形態のパチンコ遊技機1は、演出ボタン23及び/又はダイヤル操作部24を用いて行う所定の演出機能を有し、所定の演出を行う場合には、表示装置13の表示領域13aに、演出ボタン23及び/又はダイヤル操作部24の操作を促す画像が表示される。   The dish unit 14 is provided with an effect button 23. The effect button 23 is mounted on the upper plate 21. A dial operation unit (jog dial) 24 is attached to the periphery of the effect button 23 so as to be rotatable with respect to the effect button 23. The pachinko gaming machine 1 according to the present embodiment has a predetermined effect function performed using the effect button 23 and / or the dial operation unit 24. When a predetermined effect is performed, the display area 13a of the display device 13 includes: An image prompting operation of the effect button 23 and / or the dial operation unit 24 is displayed.

発射装置15は、ベースドア3の前面において、右下の領域(右下角部付近)に配置される。この発射装置15は、遊技者によって操作可能な発射ハンドル25と、皿ユニット14の右下部に係合するパネル体26とを備える。発射ハンドル25は、パネル体26の前面側に配置され、パネル体26に回動可能に支持される。   The launching device 15 is disposed in the lower right area (near the lower right corner) on the front surface of the base door 3. The firing device 15 includes a firing handle 25 that can be operated by a player, and a panel body 26 that engages a lower right portion of the dish unit 14. The firing handle 25 is disposed on the front side of the panel body 26 and is rotatably supported by the panel body 26.

なお、図2及び図3には示さないが、パネル体26の背面側には、遊技球の発射動作を制御するソレノイドアクチュエータ(駆動装置)が設けられる。また、図2及び図3には示さないが、発射ハンドル25の周縁部には、タッチセンサが設けられ、発射ハンドル25の内部には、発射ボリュームが設けられる。発射ボリュームは、発射ハンドル25の回動量に応じて抵抗値を変化させ、ソレノイドアクチュエータに供給する電力を変化させる。   Although not shown in FIGS. 2 and 3, a solenoid actuator (drive device) for controlling the firing operation of the game ball is provided on the back side of the panel body 26. Although not shown in FIGS. 2 and 3, a touch sensor is provided on the periphery of the firing handle 25, and a firing volume is provided inside the firing handle 25. The firing volume changes the resistance value according to the amount of rotation of the firing handle 25, and changes the power supplied to the solenoid actuator.

本実施形態のパチンコ遊技機1では、遊技者の手が発射ハンドル25のタッチセンサに接触すると、タッチセンサは検知信号を出力する。これにより、遊技者が発射ハンドル25を握持したことが検知され、ソレノイドアクチュエータによる遊技球の発射が可能になる。そして、遊技者が発射ハンドル25を把持して時計回り(遊技者側から見て右回り)の方向へ回動操作すると、発射ハンドル25の回動角度に応じて発射ボリュームの抵抗値が変化し、その抵抗値に対応する電力がソレノイドアクチュエータに供給される。その結果、上皿21に貯留された遊技球が順次発射され、発射された遊技球は、ガイドレール41(後述の図4参照)に案内されて遊技盤12の遊技領域12aへ放出される。   In the pachinko gaming machine 1 of the present embodiment, when the player's hand contacts the touch sensor of the firing handle 25, the touch sensor outputs a detection signal. Thus, it is detected that the player has gripped the firing handle 25, and the shooting ball can be fired by the solenoid actuator. Then, when the player grips the firing handle 25 and turns in the clockwise direction (clockwise as viewed from the player side), the resistance value of the firing volume changes according to the turning angle of the firing handle 25. Then, electric power corresponding to the resistance value is supplied to the solenoid actuator. As a result, the game balls stored in the upper plate 21 are sequentially fired, and the shot game balls are guided to the guide rail 41 (see FIG. 4 described later) and released to the game area 12a of the game board 12.

また、図2及び図3には示さないが、発射ハンドル25の側部には、発射停止ボタンが設けられる。発射停止ボタンは、ソレノイドアクチュエータによる遊技球の発射を停止させるために設けられたボタンである。遊技者が発射停止ボタンを押下すると、発射ハンドル25を把持して回動させた状態であっても、遊技球の発射が停止される。   Although not shown in FIGS. 2 and 3, a firing stop button is provided on the side of the firing handle 25. The firing stop button is a button provided for stopping the firing of the game ball by the solenoid actuator. When the player presses the firing stop button, the firing of the game ball is stopped even when the firing handle 25 is gripped and rotated.

払出装置16及び基板ユニット17は、ベースドア3の背面側に配置される。払出装置16には、貯留ユニット(不図示)から遊技球が供給される。払出装置16は、貯留ユニットから供給された遊技球の中から、払出条件の成立に基づいて、所定個数の遊技球を上皿21又は下皿22に払い出す。基板ユニット17は、各種制御基板を有する。各種制御基板には、後述する主制御回路70や副制御回路200などが設けられる(後述の図5参照)。   The payout device 16 and the board unit 17 are arranged on the back side of the base door 3. Game balls are supplied to the payout device 16 from a storage unit (not shown). The payout device 16 pays out a predetermined number of game balls to the upper plate 21 or the lower plate 22 from among the game balls supplied from the storage unit based on establishment of a payout condition. The board unit 17 has various control boards. Various control boards are provided with a main control circuit 70 and a sub-control circuit 200, which will be described later (see FIG. 5, which will be described later).

[ガラスドア]
ガラスドア4は、表面が略四角形状の板状部材で構成される。また、ガラスドア4は、遊技盤12の前面側に配置され、遊技盤12を覆う大きさを有する。このガラスドア4の前面において、スピーカ11と対向する上部領域には、スピーカカバー29が設けられる。
[Glass door]
The glass door 4 is formed of a plate-like member having a substantially square surface. The glass door 4 is arranged on the front side of the game board 12 and has a size that covers the game board 12. On the front surface of the glass door 4, a speaker cover 29 is provided in an upper region facing the speaker 11.

また、ガラスドア4の中央部において、遊技盤12の遊技領域12aと対向する領域には、少なくとも遊技領域12aを露出させるような大きさの開口4aが形成される。ガラスドア4の開口4aは、光透過性を有する保護ガラス28が取り付けられ、これにより、開口4aが塞がれる。したがって、ガラスドア4をベースドア3に対して閉じると、保護ガラス28は、遊技盤12の少なくとも遊技領域12aに対面するように配置される。   In the central portion of the glass door 4, an opening 4a is formed in a region of the game board 12 facing the game region 12a so as to expose at least the game region 12a. The opening 4a of the glass door 4 is provided with a protective glass 28 having a light transmitting property, thereby closing the opening 4a. Therefore, when the glass door 4 is closed with respect to the base door 3, the protective glass 28 is arranged so as to face at least the game area 12 a of the game board 12.

[遊技盤]
次に、遊技盤12の構成について、図4を参照して説明する。図4は、遊技盤12の構成を示す正面図である。
[Game board]
Next, the configuration of the game board 12 will be described with reference to FIG. FIG. 4 is a front view showing the configuration of the game board 12.

遊技盤12の前面には、図4に示すように、ガイドレール41と、球通過検出器43と、第1始動口44と、第2始動口45(始動領域)と、普通電動役物46とが設けられる。また、遊技盤12の前面には、一般入賞口51,52と、第1大入賞口53(可変入賞装置)と、第2大入賞口54(可変入賞装置)と、アウト口55と、複数の遊技釘56とが設けられる。さらに、遊技盤12の前面において、その略中央に配置された表示装置13の表示領域13aの上部には、特別図柄表示装置61(特別図柄表示手段)と、普通図柄表示装置62と、普通図柄保留表示装置63と、第1特別図柄保留表示装置64と、第2特別図柄保留表示装置65とが設けられる。   As shown in FIG. 4, a guide rail 41, a ball passage detector 43, a first starting port 44, a second starting port 45 (starting area), and a normal electric accessory 46 are provided on the front of the game board 12. Are provided. In addition, on the front of the game board 12, a general winning opening 51, 52, a first big winning opening 53 (variable winning device), a second big winning opening 54 (variable winning device), an out opening 55, a plurality of Game nails 56 are provided. Further, on the front surface of the game board 12, a special symbol display device 61 (special symbol display means), an ordinary symbol display device 62, and an ordinary symbol are provided above the display area 13a of the display device 13 arranged substantially at the center thereof. A hold display device 63, a first special symbol hold display device 64, and a second special symbol hold display device 65 are provided.

なお、図4には示さないが、遊技盤12の前面には、演出用7セグカウンタも設けられる。演出用7セグカウンタは、二桁の数字や2つの英字を表示可能な表示カウンタで構成される。また、本実施形態では、特別図柄の停止表示の結果が「大当り」である場合に点灯する報知LED(Light Emitting Diode)や、大当り遊技中のラウンド数を表示するラウンド数表示LEDなどを設けてもよい。   Although not shown in FIG. 4, a 7-segment counter for effect is also provided on the front surface of the game board 12. The effect 7-segment counter is composed of a display counter capable of displaying two-digit numbers and two alphabetic characters. In the present embodiment, a notification LED (Light Emitting Diode) that lights when the result of the special symbol stop display is “big hit”, a round number display LED that displays the number of rounds during the big hit game, and the like are provided. Is also good.

[遊技領域の各種構成部材]
ガイドレール41は、遊技領域12aを区画する円弧状に延在した外レール41aと、この外レール41aの内側(内周側)に配置された、円弧状に延在した内レール41bとで構成される。遊技領域12aは、外レール41aの内側に形成される。外レール41a及び内レール41bは、遊技者側から見て、遊技領域12aの左側端部付近において互いに対向するように配置され、これにより、外レール41aと内レール41bとの間に、発射装置15によって発射された遊技球を遊技領域12aの上部へ案内するガイド経路41cが形成される。
[Various components in the game area]
The guide rail 41 includes an outer rail 41a extending in an arc shape that defines the game area 12a, and an inner rail 41b extending in an arc shape disposed inside (inner peripheral side) of the outer rail 41a. Is done. The game area 12a is formed inside the outer rail 41a. The outer rail 41a and the inner rail 41b are arranged so as to face each other near the left end of the game area 12a when viewed from the player side, so that the firing device is located between the outer rail 41a and the inner rail 41b. A guide path 41c that guides the game ball fired by 15 to the upper part of the game area 12a is formed.

また、遊技領域12aの左側上部に位置する内レール41bの先端部には、該内レール41bの先端部と、それと対向する外レール41aの一部とにより、玉放出口41dが形成される。そして、内レール41bの先端部には、玉放出口41dを塞ぐようにして、玉戻り防止片42が設けられる。この玉戻り防止片42は、玉放出口41dから遊技領域12aに放出された遊技球が、再び玉放出口41dを通過してガイド経路41cに進入することを防止する。   A ball discharge port 41d is formed at the tip of the inner rail 41b located on the upper left side of the game area 12a by the tip of the inner rail 41b and a part of the outer rail 41a opposed thereto. A ball return preventing piece 42 is provided at the tip of the inner rail 41b so as to close the ball discharge port 41d. The ball return preventing piece 42 prevents the game ball discharged from the ball discharge port 41d into the game area 12a from passing through the ball discharge port 41d again and entering the guide path 41c.

玉放出口41dから放出された遊技球は、遊技領域12aの上部から下部に向かって流下する。この際、遊技球は、複数の遊技釘56、第1始動口44、第2始動口45等の遊技領域12aに設けられた各種部材に衝突して、その進行方向を変えながら遊技領域12aの上部から下部に向かって流下する。   The game ball discharged from the ball discharge port 41d flows down from the upper part to the lower part of the game area 12a. At this time, the game ball collides with various members provided in the game area 12a such as the plurality of game nails 56, the first starting port 44, and the second starting port 45, and changes the traveling direction of the game area 12a. It flows down from the top to the bottom.

遊技領域12aの略中央には、表示装置13の表示領域13aが設けられる。この表示領域13aの上端には、障害物13bが設けられる。障害物13bを設けることにより、遊技球は、遊技領域12a内の表示領域13aと重なる領域上を通過しない。   A display area 13a of the display device 13 is provided substantially at the center of the game area 12a. An obstacle 13b is provided at the upper end of the display area 13a. By providing the obstacle 13b, the game ball does not pass over an area overlapping the display area 13a in the game area 12a.

球通過検出器43は、遊技者側から見て、表示領域13aの右側端部付近に配置される。球通過検出器43には、球通過検出器43を通過する遊技球を検出するための通過球センサ43a(後述の図5参照)が設けられる。また、球通過検出器43を遊技球が通過することにより、「当り」か否かの抽選が行われ、該抽選の結果に基づいて普通図柄の変動表示が開始される。   The ball passage detector 43 is arranged near the right end of the display area 13a when viewed from the player side. The ball passing detector 43 is provided with a passing ball sensor 43a (see FIG. 5 described later) for detecting a game ball passing through the ball passing detector 43. In addition, when the game ball passes through the ball passage detector 43, a lottery is performed to determine whether or not a “hit” has occurred, and a variation display of a normal symbol is started based on the result of the lottery.

第1始動口44は、表示領域13aの下方に配置され、第2始動口45は、第1始動口44の下方に配置される。第1始動口44及び第2始動口45は、遊技球を受け入れ可能な部材で構成される。以下、遊技球が第1始動口44又は第2始動口45に入ること又は通過することを「入賞」という。そして、遊技球が第1始動口44又は第2始動口45に入賞すると、第1所定数(本実施形態では3個)の遊技球が払い出される。また、第1始動口44に遊技球が入球することにより、「大当り」及び「小当り」のいずれかであるか否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。さらに、第2始動口45に遊技球が入球することにより、「大当り」か否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。   The first starting port 44 is disposed below the display area 13a, and the second starting port 45 is disposed below the first starting port 44. The first starting port 44 and the second starting port 45 are formed of members capable of receiving game balls. Hereinafter, entering or passing a game ball into the first starting port 44 or the second starting port 45 is referred to as “winning”. Then, when the game balls win the first starting port 44 or the second starting port 45, a first predetermined number (three in the present embodiment) of game balls are paid out. Further, when a game ball enters the first starting port 44, a lottery is performed to determine whether the hit is a "big hit" or a "small hit", and the special symbol changes based on the result of the lottery. Display starts. Furthermore, when a game ball enters the second starting port 45, a lottery is performed to determine whether or not a "big hit" has occurred, and a variation display of a special symbol is started based on the result of the lottery.

第1始動口44には、第1始動口44に入賞した遊技球を検出するための第1始動口入賞球センサ44a(後述の図5参照)が設けられる。また、第2始動口45には、第2始動口45に入賞した遊技球を検出するための第2始動口入賞球センサ45a(後述の図5参照)が設けられる。なお、第1始動口44及び第2始動口45に入賞した遊技球は、遊技盤12に設けられた回収口(不図示)を通過して遊技球の回収部(不図示)に搬送される。   The first starting port 44 is provided with a first starting port winning ball sensor 44a (see FIG. 5 described later) for detecting a game ball that has won the first starting port 44. The second starting port 45 is provided with a second starting port winning ball sensor 45a (see FIG. 5 described later) for detecting a game ball that has won the second starting port 45. The game balls that have won the first start port 44 and the second start port 45 pass through a collection port (not shown) provided in the game board 12 and are conveyed to a game ball collection unit (not shown). .

普通電動役物46は、第2始動口45に設けられる。普通電動役物46は、第2始動口45の両側に回動可能に取り付けられた一対の羽根部材と、一対の羽根部材を駆動させる普通電動役物ソレノイド46a(後述の図5参照)とを有する。この普通電動役物46は、普通電動役物ソレノイド46aにより駆動され、一対の羽根部材を拡げて第2始動口45に遊技球を入賞し易くする開放状態、及び、一対の羽根部材を閉じて第2始動口45に遊技球を入賞不可能にする閉鎖状態の一方の状態を発生させる。なお、本実施形態では、普通電動役物46が閉鎖状態である場合、一対の羽根部材の開口形態を、入賞不可能にする形態でなく、遊技球の入賞が困難になるような形態にしてもよい。   The ordinary electric accessory 46 is provided at the second starting port 45. The ordinary electric accessory 46 includes a pair of blade members rotatably attached to both sides of the second starting port 45, and an ordinary electric accessory solenoid 46a (see FIG. 5 described later) that drives the pair of blade members. Have. The ordinary electric accessory 46 is driven by an ordinary electric accessory solenoid 46a, and is in an open state in which the pair of blade members are expanded to make it easier for game balls to enter the second starting port 45, and the pair of blade members are closed. One state of the closed state where the game ball cannot be won is generated in the second starting port 45. In the present embodiment, when the normal electric accessory 46 is in the closed state, the opening of the pair of blade members is not formed in a form that makes it impossible to win, but in a form that makes it difficult for a game ball to win. Is also good.

一般入賞口51は、遊技者側から見て、遊技領域12aの左下部付近に配置される。また、一般入賞口52は、球通過検出器43の下方に配置され、且つ、遊技者側から見て、遊技領域12aの右下部付近に配置される。一般入賞口51及び一般入賞口52は、遊技球を受け入れ可能な部材で構成される。以下では、遊技球が一般入賞口51又は一般入賞口52に入ること又は通過することもまた、「入賞」という。一般入賞口51又は一般入賞口52に遊技球が入賞すると、第2所定数(本実施形態では10個)の遊技球が払い出される。   The general winning opening 51 is arranged near the lower left of the game area 12a when viewed from the player side. Further, the general winning opening 52 is arranged below the ball passage detector 43, and is arranged near the lower right of the game area 12a when viewed from the player side. The general winning opening 51 and the general winning opening 52 are formed of members capable of receiving game balls. Hereinafter, the entry or passage of a game ball into the general winning opening 51 or the general winning opening 52 is also referred to as “winning”. When a game ball wins in the general winning opening 51 or the general winning opening 52, a second predetermined number (10 in the present embodiment) of game balls are paid out.

一般入賞口51には、一般入賞口51に入賞した遊技球を検出するための一般入賞球センサ51a(後述の図5参照)が設けられる。また、一般入賞口52には、一般入賞口52に入賞した遊技球を検出するための一般入賞球センサ52a(後述の図5参照)が設けられる。   The general winning opening 51 is provided with a general winning ball sensor 51a (see FIG. 5 described later) for detecting a game ball that has won the general winning opening 51. The general winning opening 52 is provided with a general winning ball sensor 52a (see FIG. 5 described later) for detecting a game ball that has won the general winning opening 52.

第1大入賞口53及び第2大入賞口54は、球通過検出器43の下方で、且つ、第1始動口44と一般入賞口52との間に配置される。そして、第1大入賞口53及び第2大入賞口54は、遊技球の流路に沿って上下方向に配置され、第1大入賞口53は、第2大入賞口54の上方に配置される。第1大入賞口53及び第2大入賞口54は、ともに、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ53a及び54aと、シャッタを駆動させるソレノイドアクチュエータ(後述の図5中の第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54b)とを有する。   The first special winning opening 53 and the second special winning opening 54 are arranged below the ball passage detector 43 and between the first starting opening 44 and the general winning opening 52. The first special winning opening 53 and the second special winning opening 54 are vertically arranged along the flow path of the game ball, and the first special winning opening 53 is disposed above the second special winning opening 54. You. Each of the first big winning opening 53 and the second big winning opening 54 is a so-called attacker type opening / closing device, and is capable of opening and closing shutters 53a and 54a, and a solenoid actuator (hereinafter, a first actuator in FIG. The special winning opening solenoid 53b and the second special winning opening solenoid 54b) are provided.

第1大入賞口53及び第2大入賞口54のそれぞれは、対応するシャッタが開いている状態(開放状態)のときに遊技球を受け入れ、シャッタが閉じている状態(閉鎖状態)のときには遊技球を受け入れない。以下では、遊技球が第1大入賞口53又は第2大入賞口54に入ること又は通過することもまた、「入賞」という。第1大入賞口53に遊技球が入賞すると、第3所定数球(本実施形態では10個)の遊技球が払い出される。一方、第2大入賞口54に遊技球が入賞すると、第4所定数球(本実施形態では15個)の遊技球が払い出される。   Each of the first special winning opening 53 and the second special winning opening 54 receives a game ball when the corresponding shutter is open (open state) and plays a game when the shutter is closed (closed state). Do not accept the ball. Hereinafter, the entry or passage of a game ball into or from the first special winning opening 53 or the second special winning opening 54 is also referred to as “winning”. When a game ball wins in the first big winning opening 53, a third predetermined number of game balls (10 in this embodiment) are paid out. On the other hand, when a game ball wins in the second special winning opening 54, a fourth predetermined number of balls (15 in this embodiment) are paid out.

また、第1大入賞口53には、第1大入賞口53に入賞した遊技球を計数するためのカウントセンサ53c(後述の図5参照)が設けられる。さらに、第2大入賞口54には、第2大入賞口54に入賞した遊技球を計数するためのカウントセンサ54c(後述の図5参照)が設けられる。   In addition, the first large winning opening 53 is provided with a count sensor 53c (see FIG. 5 described later) for counting game balls that have won the first large winning opening 53. Further, the second large winning opening 54 is provided with a count sensor 54c (see FIG. 5 described later) for counting game balls that have won the second large winning opening 54.

アウト口55は、遊技領域12aの最下部に設けられる。このアウト口55は、第1始動口44、第2始動口45、一般入賞口51、一般入賞口52、第1大入賞口53及び第2大入賞口54のいずれにも入賞しなかった遊技球を受け入れる。   The out port 55 is provided at the lowermost part of the game area 12a. The out port 55 does not win any of the first starting port 44, the second starting port 45, the general winning port 51, the general winning port 52, the first large winning port 53, and the second large winning port 54. Accept the ball.

本実施形態の遊技領域12aにおける各種構成部材の配置を図4に示すような配置にすると、遊技者により遊技領域12aの右側の領域に遊技球が打ち込まれた場合(右打ちされた場合)、遊技釘56等により遊技球が第2始動口45に誘導される。この場合、第1始動口44に入賞する可能性はほとんどなくなる。なお、本実施形態では、後述するように、第2始動口45に入賞した方が、第1始動口44に入賞した場合より、遊技者にとって有利な「大当り」の抽選を受け易くなる。それゆえ、第2始動口45への入賞が比較的容易になる後述の「時短遊技状態」では、右打ちを行うことにより、第1始動口44への入賞の可能性(遊技者にとって不利な遊技状態となる可能性)を低くすることができる。   When the arrangement of various components in the game area 12a of the present embodiment is set as shown in FIG. 4, when a player hits a game ball into the area on the right side of the game area 12a (when hit right), A game ball is guided to the second starting port 45 by the game nail 56 or the like. In this case, there is almost no possibility of winning the first starting port 44. In the present embodiment, as will be described later, a player who wins the second starting port 45 is more likely to receive a "big hit" lottery which is advantageous to the player than a player who wins the first starting port 44. Therefore, in the “time-saving gaming state” described below, in which winning in the second starting port 45 is relatively easy, by performing a right-hand operation, the possibility of winning in the first starting port 44 (which is disadvantageous for the player) Game state).

[特別図柄表示装置]
特別図柄表示装置61は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。
[Special design display]
As shown in FIG. 4, the special symbol display device 61 is disposed substantially at the center of the upper part of the display area 13 a of the display device 13.

特別図柄表示装置61は特別図柄ゲームにおいて、特別図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、特別図柄を数字や記号等からなる図柄で表示する装置により特別図柄表示装置61を構成する。なお、本発明はこれに限定されず、特別図柄表示装置61を、例えば、複数のLEDにより構成してもよい。この場合には、複数のLEDの点灯・消灯によって構成される表示パターンを特別図柄として表す。   The special symbol display device 61 is a display device that variably displays (variable display and stop display) a special symbol in a special symbol game. In the present embodiment, as shown in FIG. 4, the special symbol display device 61 is configured by a device that displays a special symbol with a symbol or the like. Note that the present invention is not limited to this, and the special symbol display device 61 may be configured by, for example, a plurality of LEDs. In this case, a display pattern formed by turning on and off a plurality of LEDs is represented as a special symbol.

特別図柄表示装置61は、遊技球が第1始動口44又は第2始動口45に入賞したこと(特別図柄始動入賞)を契機に、特別図柄(識別情報)の変動表示を行う。そして、特別図柄表示装置61は、所定時間、特別図柄の変動表示を行った後、特別図柄の停止表示を行う。以下では、遊技球が第1始動口44に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第1特別図柄という。また、遊技球が第2始動口45に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第2特別図柄という。   The special symbol display device 61 performs a fluctuation display of the special symbol (identification information) when the game ball wins the first starting port 44 or the second starting port 45 (special symbol starting prize). Then, the special symbol display device 61 performs a change display of the special symbol for a predetermined time, and then performs a stop display of the special symbol. In the following, a special symbol that is variably displayed on the special symbol display device 61 when a game ball has won the first starting port 44 is referred to as a first special symbol. In addition, a special symbol that is variably displayed on the special symbol display device 61 when the game ball has won the second starting port 45 is referred to as a second special symbol.

特別図柄表示装置61において、停止表示された第1特別図柄又は第2特別図柄が特定の態様(「大当り」の態様)である場合には、遊技状態が、通常遊技状態から遊技者に有利な状態である大当り遊技状態に移行する。すなわち、特別図柄表示装置61において、第1特別図柄又は第2特別図柄が大当り遊技状態に移行する態様で停止表示されることが、「大当り」である。   In the special symbol display device 61, when the first special symbol or the second special symbol stopped and displayed is in a specific mode ("big hit" mode), the gaming state is more advantageous to the player from the normal gaming state. The state shifts to the jackpot game state. That is, in the special symbol display device 61, the state where the first special symbol or the second special symbol is stopped and displayed in a state of shifting to the big hit game state is "big hit".

大当り遊技状態では、第1大入賞口53又は第2大入賞口54が開放状態になる。具体的には、本実施形態では、遊技球が第1始動口44に入賞し、特別図柄表示装置61において第1特別図柄が特定の態様で停止表示された場合には、第1大入賞口53が開放状態となる。一方、遊技球が第2始動口45に入賞し、特別図柄表示装置61において第2特別図柄が特定の態様で停止表示された場合には、第2大入賞口54が開放状態となる。   In the big hit game state, the first big winning opening 53 or the second big winning opening 54 is in an open state. Specifically, in the present embodiment, when a game ball wins in the first starting port 44 and the first special symbol is stopped and displayed in a specific mode on the special symbol display device 61, the first special winning slot is provided. 53 is opened. On the other hand, when the game ball wins in the second starting port 45 and the second special symbol is stopped and displayed in the special symbol display device 61 in a specific mode, the second large winning port 54 is opened.

各大入賞口の開放状態は、遊技球が所定個数入賞するまで、又は、一定期間(例えば30sec)が経過するまで維持される。そして、各大入賞口の開放状態の経過期間が、このいずれかの条件を満たすと、開放状態であった大入賞口が閉鎖状態になる。   The open state of each big winning opening is maintained until a predetermined number of game balls are won or until a certain period (for example, 30 seconds) elapses. If the elapsed time of the open state of each special winning opening satisfies any one of these conditions, the large winning opening that has been open is closed.

以下では、第1大入賞口53又は第2大入賞口54が遊技球を受け入れやすい状態(開放状態)となっている遊技をラウンドゲームという。ラウンドゲーム間は、大入賞口が閉鎖状態となる。また、ラウンドゲームは、1ラウンド、2ラウンド等のラウンド数として計数される。例えば、1回目のラウンドゲームを第1ラウンド、2回目のラウンドゲームを第2ラウンドと称する。   Hereinafter, a game in which the first special winning opening 53 or the second special winning opening 54 is in a state (open state) in which game balls can be easily received is referred to as a round game. During the round game, the special winning opening is closed. The round game is counted as the number of rounds such as one round and two rounds. For example, the first round game is referred to as a first round, and the second round game is referred to as a second round.

なお、特別図柄表示装置61において、停止表示された特別図柄が特定の態様以外の態様(「ハズレ」の態様)である場合には、転落抽選に当選した場合を除き遊技状態は移行しない。すなわち、特別図柄ゲームは、特別図柄表示装置61により、特別図柄が変動表示され、その後、特別図柄が停止表示され、その結果によって遊技状態が移行又は維持されるゲームである。   In the special symbol display device 61, when the special symbol stopped and displayed is in a mode other than the specific mode (a mode of "losing"), the game state does not shift except when a win is selected in the drop lottery. That is, the special symbol game is a game in which the special symbol is variably displayed by the special symbol display device 61, and then the special symbol is stopped and displayed, and the game state is shifted or maintained according to the result.

また、本実施形態のパチンコ遊技機1では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第1始動口44に入賞した場合、該入賞に対応する第1特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第1特別図柄の変動表示が開始される。本実施形態では、保留される第1特別図柄の可変表示の数(いわゆる、「保留個数(保留球の個数)」)を、最大4回(個)に規定する。   In the pachinko gaming machine 1 according to the present embodiment, when a game ball wins in the first starting port 44 during the change display of the first special symbol or the second special symbol, the first special symbol corresponding to the winning is changed. The display (holding ball) is held. Then, when the first special symbol or the second special symbol that is currently being displayed in a variable manner is stopped and displayed, the variable display of the held first special symbol is started. In the present embodiment, the number of variable displays of the first special symbol to be retained (so-called “reserved number (the number of retained balls)”) is defined as a maximum of four times (pieces).

さらに、本実施形態では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第2始動口45に入賞した場合、該入賞に対応する第2特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第2特別図柄の変動表示が開始される。本実施形態では、保留される第2特別図柄の可変表示の数(保留個数)を、最大4回(個)に規定する。したがって、本実施形態では、特別図柄の可変表示の保留個数は、合わせて最大8個となる。   Further, in the present embodiment, when a game ball wins in the second starting port 45 during the changing display of the first special symbol or the second special symbol, the variable display of the second special symbol corresponding to the winning (reserved ball). Is suspended. Then, when the first special symbol or the second special symbol that is currently being displayed in a variable manner is stopped and displayed, the variable display of the second special symbol that has been held is started. In the present embodiment, the number of variable displays of the second special symbols to be held (the number of held symbols) is defined as a maximum of four times (pieces). Therefore, in the present embodiment, the maximum number of variable display of special symbols is eight in total.

また、本実施形態では、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、一方の特別図柄の変動表示を、他方の特別図柄の変動表示よりも優先的に実行する。なお、本発明はこれに限定されず、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、保留された順番に特別図柄の変動表示を実行するようにしてもよい。   Further, in the present embodiment, when the reserved ball of the first special symbol and the reserved ball of the second special symbol are mixed, the variable display of one special symbol is executed with higher priority than the variable display of the other special symbol. . Note that the present invention is not limited to this, and when the reserved balls of the first special symbol and the reserved balls of the second special symbol are mixed, the special symbol may be changed and displayed in the reserved order.

[普通図柄表示装置]
普通図柄表示装置62は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄表示装置62は、遊技者側から見て、特別図柄表示装置61の右側に配置される。
[Normal symbol display]
As shown in FIG. 4, the normal symbol display device 62 is disposed substantially at the center of the upper part of the display area 13 a of the display device 13. And in this embodiment, the normal symbol display device 62 is arranged on the right side of the special symbol display device 61 when viewed from the player side.

普通図柄表示装置62は、普通図柄ゲームにおいて、普通図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、普通図柄表示装置62を、上下方向に配列された2つのLED(普通図柄表示LED)により構成する。そして、普通図柄表示装置62では、各普通図柄表示LEDの点灯・消灯によって構成される表示パターンを普通図柄として表す。   The normal symbol display device 62 is a display device that variably displays (variable display and stop display) the normal symbols in the normal symbol game. In the present embodiment, as shown in FIG. 4, the ordinary symbol display device 62 is configured by two LEDs (ordinary symbol display LEDs) arranged in the vertical direction. Then, in the ordinary symbol display device 62, a display pattern formed by turning on / off each ordinary symbol display LED is represented as an ordinary symbol.

普通図柄表示装置62は、遊技球が球通過検出器43を通過したことを契機に、2つの普通図柄表示LEDを交互に点灯・消灯して、普通図柄の変動表示を行う。そして、普通図柄表示装置62は、所定時間、普通図柄の変動表示を行った後、普通図柄の停止表示を行う。   When the game ball passes through the ball passage detector 43, the ordinary symbol display device 62 alternately turns on and off the two ordinary symbol display LEDs, and performs a variable display of the ordinary symbol. Then, the normal symbol display device 62 performs a change display of the normal symbol for a predetermined time, and then performs a stop display of the ordinary symbol.

普通図柄表示装置62において、停止表示された普通図柄が所定の態様(「当り」の態様)である場合には、普通電動役物46が所定の期間だけ閉鎖状態から開放状態になる。一方、停止表示された普通図柄が所定の態様以外の態様(「ハズレ」の態様)である場合には、普通電動役物46は閉鎖状態を維持する。すなわち、普通図柄ゲームは、普通図柄表示装置62により、普通図柄が変動表示されて、その後、普通図柄が停止表示され、その結果に応じて普通電動役物46が動作するゲームである。   In the normal symbol display device 62, when the stopped and displayed normal symbol is in a predetermined mode ("hit" mode), the normal electric accessory 46 is changed from the closed state to the open state for a predetermined period. On the other hand, when the stop-displayed normal symbol is in a mode other than the predetermined mode (a mode of “losing”), the normal electric accessory 46 maintains the closed state. In other words, the ordinary symbol game is a game in which the ordinary symbol is fluctuated and displayed by the ordinary symbol display device 62, then the ordinary symbol is stopped and displayed, and the ordinary electric accessory 46 operates according to the result.

なお、普通図柄の変動表示中に遊技球が球通過検出器43を通過した場合には、普通図柄の可変表示が保留される。そして、現在、変動表示中の普通図柄が停止表示されると、保留されていた普通図柄の変動表示が開始される。本実施形態では、保留される普通図柄の可変表示の数(すなわち、「保留個数」)を、最大4回(個)に規定する。   When the game ball passes the ball passage detector 43 during the variable display of the normal symbol, the variable display of the normal symbol is suspended. Then, when the normal symbol that is currently being displayed in a variable manner is stopped and displayed, the variable display of the held ordinary symbol is started. In the present embodiment, the number of variable displays of the ordinary symbols to be retained (that is, the “reserved number”) is defined as a maximum of four times.

[普通図柄保留表示装置]
普通図柄保留表示装置63は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄保留表示装置63は、特別図柄表示装置61及び普通図柄表示装置62の下方に配置される。
[Normal symbol hold display]
As shown in FIG. 4, the normal symbol hold display device 63 is disposed substantially at the center of the upper part of the display area 13 a of the display device 13. In the present embodiment, the ordinary symbol holding display device 63 is disposed below the special symbol display device 61 and the ordinary symbol display device 62.

普通図柄保留表示装置63は、普通図柄の可変表示の保留個数を表示する装置である。本実施形態では、図4に示すように、普通図柄保留表示装置63を、左右方向に配列された4つのLED(普通図柄保留表示LED)により構成する。そして、普通図柄保留表示装置63では、各普通図柄保留表示LEDの点灯・消灯により、普通図柄の可変表示の保留個数を表示する。   The normal symbol hold display device 63 is a device for displaying the number of held normal symbols in variable display. In the present embodiment, as shown in FIG. 4, the ordinary symbol hold display device 63 is configured by four LEDs (ordinary symbol hold display LEDs) arranged in the left-right direction. Then, the ordinary symbol hold display device 63 displays the number of held ordinary symbols in variable display by turning on / off each of the ordinary symbol hold display LEDs.

具体的には、普通図柄の可変表示の保留個数が1個である場合、遊技者側から見て、最も左側に位置する普通図柄保留表示LED(左から1つ目の普通図柄保留表示LED)が点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が2個の場合には、左から1つ目及び2つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が3個の場合は、左から1つ目〜3つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。そして、普通図柄の可変表示の保留個数が4個の場合には、全ての普通図柄保留表示LEDが点灯する。   Specifically, if the number of variable symbols to be held in the normal symbol is one, the symbol symbol display LED located at the leftmost position when viewed from the player side (the first symbol symbol from the left). Lights up, and the other ordinary symbol hold display LEDs go out. In a case where the number of variable display of ordinary symbols is two, the first and second ordinary symbol reservation display LEDs from the left are turned on, and the other ordinary symbol reservation display LEDs are turned off. In the case where the number of variable display of ordinary symbols is three, the first to third ordinary symbol holding display LEDs from the left are turned on, and the other ordinary symbol holding display LEDs are turned off. Then, when the number of variably displayed normal symbols is four, all the ordinary symbol pendant display LEDs are turned on.

[第1特別図柄保留表示装置]
第1特別図柄保留表示装置64は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、特別図柄表示装置61の左側に配置される。
[First Special Symbol Hold Display Device]
As shown in FIG. 4, the first special symbol holding display device 64 is disposed above the display area 13a of the display device 13 and on the left side of the special symbol display device 61 when viewed from the player side.

第1特別図柄保留表示装置64は、保留されている第1特別図柄の可変表示(第1特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第1特別図柄保留表示装置64は、第1特別図柄保留個数表示部64aと、第1特別図柄保留情報表示部64bとで構成される。そして、第1特別図柄保留情報表示部64bは、特別図柄表示装置61の左側に配置され、第1特別図柄保留個数表示部64aは、第1特別図柄保留情報表示部64bの左側に配置される。   The first special symbol holding display device 64 is a device that displays information relating to the variable display of the held first special symbol (holding ball of the first special symbol). In the present embodiment, as shown in FIG. 4, the first special symbol reservation display device 64 includes a first special symbol reservation number display section 64a and a first special symbol reservation information display section 64b. The first special symbol hold information display section 64b is arranged on the left side of the special symbol display device 61, and the first special symbol hold quantity display section 64a is arranged on the left side of the first special symbol hold information display section 64b. .

第1特別図柄保留個数表示部64aは、左右方向に配列された4つのLED(第1特別図柄保留表示LED)を有する。なお、第1特別図柄保留個数表示部64aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第1特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第1特別図柄保留表示LEDから保留個数目までの第1特別図柄保留表示LEDが点灯する。   The first special symbol reserved number display section 64a has four LEDs (first special symbol reserved display LEDs) arranged in the left-right direction. In addition, the display mode of the first special symbol hold number display section 64a is the same as the display mode of the normal symbol hold display device 63. In other words, when the variable display of the first special symbol is suspended, the first special symbol suspension display LED from the first leftmost special symbol suspension display LED to the number of the reserved number is viewed from the player side. Lights up.

また、第1特別図柄保留情報表示部64bは、第1特別図柄の保留球に関する情報を表示する。例えば、第1特別図柄保留情報表示部64bは、次に変動表示させる第1特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第1特別図柄保留表示装置64の構成は、図4に示す例に限定されず、少なくとも第1特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。   Further, the first special symbol holding information display section 64b displays information on the holding ball of the first special symbol. For example, the first special symbol holding information display section 64b displays information (identification information) on the holding ball of the first special symbol which is to be next fluctuated and displayed by a symbol or the like. The configuration of the first special symbol hold display device 64 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display holds of the first special symbol. .

[第2特別図柄保留表示装置]
第2特別図柄保留表示装置65は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、普通図柄表示装置62の右側に配置される。
[Second special symbol hold display]
As shown in FIG. 4, the second special symbol holding display device 65 is disposed above the display area 13a of the display device 13 on the right side of the normal symbol display device 62 when viewed from the player side.

第2特別図柄保留表示装置65は、保留されている第2特別図柄の可変表示(第2特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第2特別図柄保留表示装置65は、第2特別図柄保留個数表示部65aと、第2特別図柄保留情報表示部65bとで構成される。そして、第2特別図柄保留情報表示部65bは、普通図柄表示装置62の右側に配置され、第2特別図柄保留個数表示部65aは、第2特別図柄保留情報表示部65bの右側に配置される。   The second special symbol holding display device 65 is a device that displays information relating to the variable display of the held second special symbol (reserved ball of the second special symbol). In the present embodiment, as shown in FIG. 4, the second special symbol holding display device 65 includes a second special symbol holding number display section 65a and a second special symbol holding information display section 65b. The second special symbol hold information display section 65b is arranged on the right side of the ordinary symbol display device 62, and the second special symbol hold number display section 65a is arranged on the right side of the second special symbol hold information display section 65b. .

第2特別図柄保留個数表示部65aは、左右方向に配列された4つのLED(第2特別図柄保留表示LED)を有する。なお、第2特別図柄保留個数表示部65aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第2特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第2特別図柄保留表示LEDから保留個数目までの第2特別図柄保留表示LEDが点灯する。   The second special symbol reserved number display section 65a has four LEDs (second special symbol reserved display LEDs) arranged in the left-right direction. The display mode of the second special symbol reserved number display section 65a is the same as the display mode of the normal symbol reserved display device 63. In other words, when the variable display of the second special symbol is suspended, the second special symbol suspension display LED from the second leftmost special symbol suspension display LED located at the leftmost position to the number of retained items, when viewed from the player side. Lights up.

また、第2特別図柄保留情報表示部65bは、第2特別図柄の保留球に関する情報を表示する。例えば、第2特別図柄保留情報表示部65bは、次に変動表示させる第2特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第2特別図柄保留表示装置65の構成は、図4に示す例に限定されず、少なくとも第2特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。   Further, the second special symbol holding information display section 65b displays information on the holding ball of the second special symbol. For example, the second special symbol holding information display section 65b displays information (identification information) on the holding ball of the second special symbol to be displayed next in a variable manner with a symbol or the like. The configuration of the second special symbol hold display device 65 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display holds of the second special symbol. .

[表示装置]
表示装置13は、上述のように液晶表示装置で構成され、その表示領域13aにおいて各種画像表示演出を行う。
[Display device]
The display device 13 is configured by the liquid crystal display device as described above, and performs various image display effects in the display area 13a.

具体的には、本実施形態では、特別図柄表示装置61に表示される特別図柄と関連する演出画像が表示領域13aに表示される。この際、例えば、特別図柄表示装置61において特別図柄が変動表示中であるときには、特定の場合を除いて、例えば、1〜8までの数字や各種文字などからなる複数の演出用識別図柄(装飾図柄)が表示領域13aに変動表示される。そして、特別図柄表示装置61において特別図柄が停止表示されると、表示領域13aにも、特別図柄に対応する複数の装飾図柄(後述の大当り図柄等)が停止表示される。   Specifically, in the present embodiment, an effect image related to the special symbol displayed on the special symbol display device 61 is displayed in the display area 13a. At this time, for example, when the special symbol is being fluctuated and displayed on the special symbol display device 61, a plurality of effect identification symbols (decorations) including, for example, numbers 1 to 8 and various characters, except for a specific case. Symbol) is variably displayed in the display area 13a. When the special symbol is stopped and displayed on the special symbol display device 61, a plurality of decorative symbols (big hit symbols and the like described later) corresponding to the special symbol are also stopped and displayed in the display area 13a.

そして、特別図柄表示装置61において停止表示された特別図柄が特定の態様である(停止表示の結果が「大当り」である)場合には、「大当り」であることを遊技者に把握させるための演出画像が表示領域13aに表示される。「大当り」であることを遊技者に把握させるための演出としては、例えば、まず、停止表示された複数の装飾図柄が特定の態様(例えば、同一の装飾図柄が所定の方向に沿って並ぶ態様)となり、その後、「大当り」を報知する画像を表示するような演出が挙げられる。   If the special symbol stopped and displayed on the special symbol display device 61 is in a specific mode (the result of the stop display is "big hit"), the special symbol is displayed for the player to recognize that it is a "big hit". The effect image is displayed in the display area 13a. As an effect for causing the player to recognize that it is a “big hit”, for example, first, a plurality of stop-displayed decorative symbols are arranged in a specific mode (for example, a mode in which the same decorative symbols are arranged in a predetermined direction). ), And thereafter, an effect of displaying an image notifying “big hit” is given.

また、本実施形態では、表示装置13の表示領域13aに、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65の表示内容と関連する演出画像が表示される。例えば、表示領域13aには、特別図柄の可変表示の保留個数を報知する保留情報(例えば、保留個数と同じ数の保留用図柄)が表示される。また、例えば、本実施形態のパチンコ遊技機1では、特別図柄の保留球の情報に基づいて先読み演出を行うが、この際の予告報知も表示領域13aに表示される。   In the present embodiment, an effect image related to the display contents of the first special symbol hold display device 64 and the second special symbol hold display device 65 is displayed in the display area 13a of the display device 13. For example, in the display area 13a, hold information (for example, the same number of holding symbols as the number of holding symbols) for notifying the number of holding symbols for variable display of special symbols is displayed. Further, for example, in the pachinko gaming machine 1 of the present embodiment, a pre-reading effect is performed based on the information on the special designating ball, and a notice at this time is also displayed in the display area 13a.

なお、本実施形態では、普通図柄表示装置62において停止表示された普通図柄が所定の態様であった場合に、その情報を遊技者に把握させる演出画像を表示装置13の表示領域13aに表示させる機能をさらに設けてもよい。   In the present embodiment, when the normal symbol stopped and displayed on the normal symbol display device 62 is in a predetermined mode, an effect image for allowing the player to grasp the information is displayed on the display area 13a of the display device 13. A function may be further provided.

<パチンコ遊技機が備える回路の構成>
次に、図5を参照しながら、本実施形態のパチンコ遊技機1が備える各種回路の構成について説明する。なお、図5は、パチンコ遊技機1の回路構成を示すブロック図である。
<Circuit configuration of pachinko machine>
Next, the configuration of various circuits included in the pachinko gaming machine 1 of the present embodiment will be described with reference to FIG. FIG. 5 is a block diagram showing a circuit configuration of the pachinko gaming machine 1.

パチンコ遊技機1は、図5に示すように、主に遊技動作の制御を行う主制御回路70(主制御手段)と、払出・発射制御回路123と、遊技の進行に応じた演出動作の制御を行う副制御回路200(副制御手段、演出制御手段)とを有する。   As shown in FIG. 5, the pachinko gaming machine 1 includes a main control circuit 70 (main control means) for mainly controlling a game operation, a payout / firing control circuit 123, and control of a staging operation according to the progress of the game. And a sub-control circuit 200 (sub-control means, effect control means) for performing the following.

[主制御回路]
主制御回路70は、ワンチップマイコン77と、クロック発生回路74と、初期リセット回路75とを備える。なお、上述のように、本実施形態では、第1始動口44又は第2始動口45の入賞時に特別図柄の抽選処理を行うが、この処理は、主制御回路70により制御される。すなわち、主制御回路70は、遊技状態を遊技者にとって有利な状態に移行させるか否かの抽選処理を行う手段(抽選手段)も兼ねる。
[Main control circuit]
The main control circuit 70 includes a one-chip microcomputer 77, a clock generation circuit 74, and an initial reset circuit 75. As described above, in the present embodiment, when the first starting port 44 or the second starting port 45 is won, the special symbol lottery process is performed. This process is controlled by the main control circuit 70. That is, the main control circuit 70 also serves as a means (lottery means) for performing a lottery process for determining whether or not to shift the gaming state to a state advantageous to the player.

ワンチップマイコン77は、メインCPU(Central Processing Unit)71と、メイ
ンROM(Read Only Memory)72と、メインRAM(Random Access Memory)73と、シリアル通信部76とにより構成される。なお、メインCPU71、メインROM72、メインRAM73及びシリアル通信部76は、それぞれ別個に設けられていてもよい。
The one-chip microcomputer 77 includes a main CPU (Central Processing Unit) 71, a main ROM (Read Only Memory) 72, a main RAM (Random Access Memory) 73, and a serial communication unit 76. Note that the main CPU 71, the main ROM 72, the main RAM 73, and the serial communication unit 76 may be separately provided.

また、本実施形態では、主制御回路70の基板にメインROM72を内蔵する構成を説明するが、本発明はこれに限定されない。例えば、主制御回路70の基板に、メインROM72を搭載したROM基板を接続してもよい。さらに、本実施形態では、主制御回路70内の各種回路(各種手段)は、一体的に形成されていてもよいし、別体として形成されていてもよい。また、メインROM72は、遊技機に設置される構成で無くてもよく、遊技機と通信可能となるような構成であってもよい。   Further, in the present embodiment, a configuration in which the main ROM 72 is built in the substrate of the main control circuit 70 will be described, but the present invention is not limited to this. For example, a ROM board on which the main ROM 72 is mounted may be connected to the board of the main control circuit 70. Further, in the present embodiment, various circuits (various means) in the main control circuit 70 may be formed integrally or may be formed separately. Further, the main ROM 72 does not have to be configured to be installed in a gaming machine, and may be configured to be able to communicate with the gaming machine.

ワンチップマイコン77には、クロック発生回路74及び初期リセット回路75が接続される。メインROM72には、メインCPU71によりパチンコ遊技機1の動作を制御するための各種プログラム(後述の図67〜図76参照)や、各種データテーブル(後述の図14〜図23参照)等が記憶されている。   The clock generation circuit 74 and the initial reset circuit 75 are connected to the one-chip microcomputer 77. The main ROM 72 stores various programs (see FIGS. 67 to 76 described later) for controlling the operation of the pachinko gaming machine 1 by the main CPU 71, various data tables (see FIGS. 14 to 23 described later), and the like. ing.

メインCPU71は、メインROM72に記憶されたプログラムに従って、各種処理を実行する。メインRAM73は、メインCPU71が各種処理を実行する際の一時記憶領域として作用し、メインCPU71が各種処理に必要となる種々のフラグや変数の値が記憶される。なお、本実施形態では、メインCPU71の一時記憶領域としてメインRAM73を用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いることができる。   The main CPU 71 executes various processes according to a program stored in the main ROM 72. The main RAM 73 functions as a temporary storage area when the main CPU 71 executes various processes, and stores various flags and variable values required for the main CPU 71 for various processes. In the present embodiment, the main RAM 73 is used as a temporary storage area of the main CPU 71. However, the present invention is not limited to this, and any storage medium that can be read and written can be used as the temporary storage area. .

クロック発生回路74は、後述するシステムタイマ割込処理を実行するために、所定の周期(例えば2msec)でクロックパルスを発生する。初期リセット回路75は、電源投入時にリセット信号を生成する。そして、シリアル通信部76は、副制御回路200に対してコマンドを供給する。   The clock generation circuit 74 generates a clock pulse at a predetermined cycle (for example, 2 msec) in order to execute a system timer interrupt process described later. The initial reset circuit 75 generates a reset signal when power is turned on. Then, the serial communication unit 76 supplies a command to the sub control circuit 200.

また、主制御回路70には、図5に示すように、主制御回路70から送られた出力信号に応じて動作する各種の装置が接続される。   Further, as shown in FIG. 5, various devices that operate according to the output signals sent from the main control circuit 70 are connected to the main control circuit 70.

具体的には、主制御回路70には、特別図柄表示装置61、普通図柄表示装置62、普通図柄保留表示装置63、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65が接続される。これらの各装置は、主制御回路70から送られた出力信号に基づいて所定の動作を行う。例えば、主制御回路70から特別図柄表示装置61に所定の出力信号が送信されると、特別図柄表示装置61は、その出力信号に基づいて、特別図柄ゲームにおける特別図柄の可変表示の動作制御を行う。   Specifically, a special symbol display device 61, a normal symbol display device 62, a normal symbol hold display device 63, a first special symbol hold display device 64, and a second special symbol hold display device 65 are connected to the main control circuit 70. Is done. Each of these devices performs a predetermined operation based on an output signal sent from the main control circuit 70. For example, when a predetermined output signal is transmitted from the main control circuit 70 to the special symbol display device 61, the special symbol display device 61 controls the operation of variably displaying the special symbol in the special symbol game based on the output signal. Do.

また、主制御回路70には、普通電動役物ソレノイド46a、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bが接続される。そして、主制御回路70は、普通電動役物ソレノイド46aを駆動制御して、普通電動役物46の一対の羽根部材を開放状態又は閉鎖状態にする。また、主制御回路70は、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bをそれぞれ駆動制御して、第1大入賞口53及び第2大入賞口54を開放状態又は閉鎖状態にする。   Further, the main control circuit 70 is connected to a normal electric accessory solenoid 46a, a first winning port solenoid 53b, and a second winning port solenoid 54b. Then, the main control circuit 70 controls the drive of the ordinary electric accessory 46a to bring the pair of blade members of the ordinary electric accessory 46 into an open state or a closed state. Further, the main control circuit 70 controls the driving of the first special winning opening solenoid 53b and the second special winning opening solenoid 54b, respectively, to bring the first special winning opening 53 and the second special winning opening 54 into an open state or a closed state. I do.

さらに、主制御回路70には、図5に示すように、各種センサに接続され、各種センサの出力信号を受信する。具体的には、主制御回路70には、カウントセンサ53c,54c、一般入賞球センサ51a,52a、通過球センサ43a、第1始動口入賞球センサ44a、第2始動口入賞球センサ45a、バックアップクリアスイッチ121などが接続される。   Further, as shown in FIG. 5, the main control circuit 70 is connected to various sensors and receives output signals from the various sensors. Specifically, the main control circuit 70 includes count sensors 53c and 54c, general winning ball sensors 51a and 52a, passing ball sensor 43a, first starting opening winning ball sensor 44a, second starting opening winning ball sensor 45a, and backup. The clear switch 121 and the like are connected.

カウントセンサ53cは、第1大入賞口53に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。カウントセンサ54cは、第2大入賞口54に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。一般入賞球センサ51aは、一般入賞口51に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力し、一般入賞球センサ52aは、一般入賞口52に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力する。   The count sensor 53c counts the game balls that have won the first special winning opening 53, and outputs a predetermined output signal indicating the result to the main control circuit 70. The count sensor 54c counts the game balls that have won the second special winning opening 54, and outputs a predetermined output signal indicating the result to the main control circuit 70. The general winning ball sensor 51a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the general winning opening 51, and the general winning ball sensor 52a receives a game ball in the general winning opening 52. In this case, a predetermined detection signal is output to the main control circuit 70.

また、通過球センサ43aは、遊技球が球通過検出器43を通過した場合に、所定の検知信号を主制御回路70に出力する。第1始動口入賞球センサ44aは、遊技球が第1始動口44に入賞した場合に、所定の検知信号を主制御回路70に出力する。第2始動口入賞球センサ45aは、遊技球が第2始動口45に入賞した場合に、所定の検知信号を主制御回路70に出力する。また、バックアップクリアスイッチ121は、電断時等にバックアップデータが遊技店の管理者等の操作に応じてクリアされた場合に、所定の検知信号を主制御回路70及び払出・発射制御回路123に出力する。   The passing ball sensor 43a outputs a predetermined detection signal to the main control circuit 70 when the game ball passes the ball passing detector 43. The first starting port winning ball sensor 44a outputs a predetermined detection signal to the main control circuit 70 when a game ball has won the first starting port 44. The second starting port winning ball sensor 45a outputs a predetermined detection signal to the main control circuit 70 when a game ball has won the second starting port 45. Further, the backup clear switch 121 sends a predetermined detection signal to the main control circuit 70 and the payout / launch control circuit 123 when the backup data is cleared in response to an operation of a game store manager or the like at the time of power failure or the like. Output.

さらに、主制御回路70には、払出・発射制御回路123が接続される。なお、払出・発射制御回路123及びそれに接続された各種周辺装置の内容については、後で詳述する。   Further, a payout / firing control circuit 123 is connected to the main control circuit 70. The contents of the payout / firing control circuit 123 and various peripheral devices connected thereto will be described later in detail.

[払出・発射制御回路及びその周辺装置]
払出・発射制御回路123は、賞球ケースユニット170、払出状態報知表示装置178、下皿満タンスイッチ179、発射装置15、外部端子板140及びカードユニット150に接続される。また、外部端子板140は、データ表示器141に接続され、カードユニット150は、貸し出し用操作部151に接続される。
[Payout / Launch Control Circuit and Peripheral Devices]
The payout / firing control circuit 123 is connected to the prize ball case unit 170, the payout state notification display device 178, the lower plate full switch 179, the firing device 15, the external terminal plate 140, and the card unit 150. Further, the external terminal board 140 is connected to the data display 141, and the card unit 150 is connected to the lending operation unit 151.

払出・発射制御回路123は、主制御回路70から送信される各種コマンド等に基づいて、これらの周辺装置に対して信号等を入出力し、各周辺装置の動作制御を行う。例えば、払出・発射制御回路123は、主制御回路70から送信される賞球制御コマンド、カードユニット150から送信される後述の貸し球制御信号を受信し、賞球ケースユニット170に対して所定の信号を送信する。これにより、賞球ケースユニット170は、遊技球を払い出す。   The payout / firing control circuit 123 inputs and outputs signals and the like to these peripheral devices based on various commands and the like transmitted from the main control circuit 70, and controls the operation of each peripheral device. For example, the payout / firing control circuit 123 receives a prize ball control command transmitted from the main control circuit 70 and a later-described rental ball control signal transmitted from the card unit 150, and sends a predetermined sphere control signal to the prize ball case unit 170. Send a signal. Thereby, the prize ball case unit 170 pays out game balls.

賞球ケースユニット170は、遊技球の払出を行う装置であり、第1の15球担保スイッチ172a、第2の15球担保スイッチ172b、第1の計数スイッチ181a、第2の計数スイッチ181b及び払出モータ174を有する。なお、賞球ケースユニット170に含まれるこれらの構成部は、それぞれ払出・発射制御回路123に接続される。   The prize ball case unit 170 is a device for paying out game balls, and includes a first 15-ball security switch 172a, a second 15-ball security switch 172b, a first counting switch 181a, a second counting switch 181b, and a payout. It has a motor 174. These components included in the prize ball case unit 170 are connected to the payout / firing control circuit 123, respectively.

また、ここでは図示しないが、賞球ケースユニット170の内部には、2つの球供給通路が設けられる。そして、第1の15球担保スイッチ172aは、一方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の15球担保スイッチ172bは、他方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。   Although not shown here, two ball supply passages are provided inside the prize ball case unit 170. Then, the first 15-ball security switch 172a detects the game ball supplied to one of the ball supply passages, and outputs a predetermined output signal indicating the detection result to the payout / firing control circuit 123. Further, the second 15-ball security switch 172b detects the game ball supplied to the other ball supply passage, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123.

さらに、ここでは図示しないが、賞球ケースユニット170の内部には、2つの払出通路が設けられる。そして、第1の計数スイッチ181aは、一方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の計数スイッチ181bは、他方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。   Further, although not shown here, two payout paths are provided inside the prize ball case unit 170. Then, the first counting switch 181a detects a game ball paid out to one payout passage, and outputs a predetermined output signal indicating the detection result to the payout / firing control circuit 123. Further, the second counting switch 181b detects a game ball paid out to the other payout passage, and outputs a predetermined output signal indicating the detection result to the payout / firing control circuit 123.

払出モータ174は、ステッピングモータで構成され、払出・発射制御回路123から入力された制御信号に応じて駆動される。払出モータ174は、賞球ケースユニット170内に設けられた図示しないスプロケット(回転部材)を回転駆動する。そして、このスプロケットの回転動作により、各球供給路に蓄積された遊技球が1球ずつ、対応する払出通路に移動する。   The payout motor 174 is configured by a stepping motor, and is driven according to a control signal input from the payout / firing control circuit 123. The payout motor 174 rotationally drives a sprocket (rotating member) (not shown) provided in the prize ball case unit 170. Then, by the rotation of the sprocket, the game balls accumulated in each ball supply path move to the corresponding payout path one by one.

払出状態報知表示装置178は、遊技球の払出に関して異常が発生した場合に、その異常の種別を報知するための装置であり、7セグメントディスプレイにより構成される。払出状態報知表示装置178は、遊技店(遊技場)の管理者のみが視認可能となるような位置に取り付けられ、例えば、パチンコ遊技機1の裏面の所定箇所に取り付けられる。   The payout state notification display device 178 is a device for notifying the type of the abnormality when an abnormality has occurred with respect to the payout of the game ball, and is configured by a 7-segment display. The payout state notification display device 178 is mounted at a position where only the manager of the game store (game room) can visually recognize the payout state display device 178. For example, the payout state notification display device 178 is mounted at a predetermined position on the back surface of the pachinko gaming machine 1.

下皿満タンスイッチ179は、下皿22に貯留された遊技球が満タンになった場合に、これを検知し、その検知結果を払出・発射制御回路123に出力する。   The lower plate full switch 179 detects that the game balls stored in the lower plate 22 are full, and outputs the detection result to the payout / firing control circuit 123.

なお、払出・発射制御回路123は、下皿満タンスイッチ179から下皿満タン状態であることを示す信号が入力されると、下皿満タン状態である旨を払出状態報知表示装置178を用いて報知するとともに、主制御回路70に下皿満タン状態であることを示す信号を出力する。その後、主制御回路70から副制御回路200に演出制御コマンドが送信されると、副制御回路200は、例えばスピーカ11、ランプ群18、表示装置13等を用いて下皿22が満タン状態であることを報知する。   When a signal indicating that the lower plate is full is input from the lower plate full switch 179, the dispensing / firing control circuit 123 sets the dispensing state notification display device 178 to indicate that the lower plate is full. And outputs a signal to the main control circuit 70 indicating that the lower tray is full. Thereafter, when an effect control command is transmitted from the main control circuit 70 to the sub-control circuit 200, the sub-control circuit 200 uses the speaker 11, the lamp group 18, the display device 13 and the like to make the lower plate 22 in a full state. Notify that there is.

発射装置15は、上皿21に貯留された遊技球を遊技領域12aに発射する際に遊技者に回動操作可能な発射ハンドル25を有する。払出・発射制御回路123は、発射ハンドル25が遊技者によって把持され、且つ、時計回り方向へ回動操作されたときに、その回動角度に応じて発射装置15のソレノイドアクチュエータ(不図示)に電力を供給する。これにより、発射装置15は、遊技球を発射する。なお、発射装置15の駆動手段としては、ソレノイドアクチュエータの代わりにモータを用いてもよい。   The launching device 15 has a launch handle 25 that can be rotated by a player when launching the game balls stored in the upper plate 21 to the game area 12a. When the firing handle 25 is gripped by the player and rotated clockwise, the payout / firing control circuit 123 controls the solenoid actuator (not shown) of the firing device 15 according to the rotation angle. Supply power. Thereby, the launching device 15 launches the game ball. Note that a motor may be used as a driving unit of the firing device 15 instead of the solenoid actuator.

外部端子板140は、遊技店内の全てのパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いられる。データ表示器141は、例えばパチンコ遊技機1の上部に遊技店の付帯設備として設置され、ホール係員を呼び出す機能や当り回数を表示する機能を有する。   The external terminal board 140 is used to transmit data to a hall computer that manages all pachinko gaming machines in the game store. The data display 141 is installed, for example, as an accessory to a game store above the pachinko gaming machine 1 and has a function of calling a hall clerk and a function of displaying the number of hits.

貸し出し用操作部151は、遊技者に操作されると、カードユニット150に遊技球の貸し出しを要求する信号を出力する。カードユニット150は、貸し出し用操作部151から出力される遊技球の貸し出しを要求する信号に基づいて、賞球ケースユニット170を介して払出される遊技球の数(貸し球数)を決定する。そして、カードユニット150は、貸し出し用操作部151から遊技球の貸し出しを要求する信号を受信すると、決定された貸し球数の情報を含む貸し球制御信号を払出・発射制御回路123に送信する。   When operated by the player, the lending operation section 151 outputs a signal requesting lending of the game ball to the card unit 150. The card unit 150 determines the number of game balls (the number of loaned balls) to be paid out via the prize ball case unit 170 based on a signal for requesting the lending of the game balls output from the lending operation unit 151. When the card unit 150 receives a signal requesting lending of game balls from the lending operation unit 151, the card unit 150 transmits a lending ball control signal including information on the determined number of lending balls to the payout / launch control circuit 123.

[副制御回路]
副制御回路200は、主制御回路70のシリアル通信部76に接続される。そして、副制御回路200(後述のホスト制御回路210)は、主制御回路70から送信される各種のコマンド(遊技の進行に関する情報)に従って、副制御回路200全体の制御を行う。そして、副制御回路200は、主制御回路70から送信される各種のコマンドに基づいて、スピーカ11による音声再生動作の制御、表示装置13による画像表示動作の制御、LEDを含むランプ群18(演出手段)によるランプ点灯/消灯動作の制御、役物20(装飾部材)による演出動作の制御等を行う。すなわち、副制御回路200は、主制御回路70からの指令に基づいて、各種演出装置を制御し、遊技の進行に応じた各種演出を実行する。なお、本実施形態では、副制御回路200から主制御回路70に対して信号を供給できない構成とするが、本発明はこれに限定されず、副制御回路200から主制御回路70に信号送信可能な構成を備えていてもよい。
[Sub-control circuit]
The sub control circuit 200 is connected to the serial communication unit 76 of the main control circuit 70. The sub-control circuit 200 (host control circuit 210 described later) controls the sub-control circuit 200 as a whole according to various commands (information related to the progress of the game) transmitted from the main control circuit 70. The sub-control circuit 200 controls the sound reproduction operation of the speaker 11, controls the image display operation of the display device 13, and controls the lamp group 18 including LEDs based on various commands transmitted from the main control circuit 70. The control of the lamp lighting / extinguishing operation by the means), the control of the effect operation by the accessory 20 (decorative member) and the like are performed. That is, the sub-control circuit 200 controls various effect devices based on a command from the main control circuit 70, and executes various effects according to the progress of the game. In this embodiment, a signal cannot be supplied from the sub-control circuit 200 to the main control circuit 70. However, the present invention is not limited to this, and a signal can be transmitted from the sub-control circuit 200 to the main control circuit 70. May be provided.

次に、図6を参照しながら、副制御回路200の内部構成について、より詳細に説明する。なお、図6は、副制御回路200内部の回路構成、並びに、副制御回路200とその各種周辺装置との接続関係を示すブロック図である。   Next, the internal configuration of the sub-control circuit 200 will be described in more detail with reference to FIG. FIG. 6 is a block diagram showing a circuit configuration inside the sub-control circuit 200 and a connection relationship between the sub-control circuit 200 and various peripheral devices thereof.

副制御回路200は、図6に示すように、中継基板201と、サブ基板202(第1基板)と、制御ROM基板203と、CGROM(Character Generator ROM)基板204(第2基板)とを備える。そして、サブ基板202は、中継基板201、制御ROM基板203及びCGROM基板204に接続される。なお、副制御回路200内において、サブ基板202と各種ROM基板(制御ROM基板203及びCGROM基板204)とは、ボード・トゥ・ボードコネクタ(不図示)を介して接続される。   As shown in FIG. 6, the sub control circuit 200 includes a relay board 201, a sub board 202 (first board), a control ROM board 203, and a CGROM (Character Generator ROM) board 204 (second board). . The sub-board 202 is connected to the relay board 201, the control ROM board 203, and the CGROM board 204. In the sub-control circuit 200, the sub-board 202 and various ROM boards (the control ROM board 203 and the CGROM board 204) are connected via a board-to-board connector (not shown).

中継基板201は、主制御回路70から送信されたコマンドを受信し、該受信したコマンドをサブ基板202に送信するための中継基板である。   The relay board 201 is a relay board for receiving a command transmitted from the main control circuit 70 and transmitting the received command to the sub-board 202.

サブ基板202には、ホスト制御回路210(ホスト制御手段)、音声・LED制御回路220(発光制御手段、音声制御手段)、表示制御回路230(演出制御手段)、SDRAM(Synchronous Dynamic RAM)250及び内蔵中継基板260が設けられる。   The sub-board 202 includes a host control circuit 210 (host control means), a sound / LED control circuit 220 (light emission control means, sound control means), a display control circuit 230 (effect control means), an SDRAM (Synchronous Dynamic RAM) 250 and A built-in relay board 260 is provided.

ホスト制御回路210は、主制御回路70から送信される各種のコマンドに基づいて、副制御回路200全体の動作を制御する回路であり、CPUプロセッサにより構成される。ホスト制御回路210は、サブ基板202内において、音声・LED制御回路220、表示制御回路230及び内蔵中継基板260に接続される。また、ホスト制御回路210は、制御ROM基板203に接続される。   The host control circuit 210 is a circuit that controls the overall operation of the sub control circuit 200 based on various commands transmitted from the main control circuit 70, and is configured by a CPU processor. The host control circuit 210 is connected to the audio / LED control circuit 220, the display control circuit 230, and the built-in relay board 260 in the sub-board 202. The host control circuit 210 is connected to the control ROM board 203.

また、ホスト制御回路210は、サブワークRAM210a及びSRAM(Static RAM)210bを有する。サブワークRAM210aは、ホスト制御回路210が各種処理を実行する際の作業用一時記憶領域と作用する記憶装置であり、ホスト制御回路210が各種処理を実行する際に必要となる種々のフラグや変数の値などを記憶する。SRAM210bは、サブワークRAM210a内の所定のデータをバックアップする記憶装置である。なお、本実施形態では、ホスト制御回路210の一時記憶領域としてRAMを用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いてよい。   The host control circuit 210 has a subwork RAM 210a and an SRAM (Static RAM) 210b. The subwork RAM 210a is a storage device that acts as a temporary storage area for work when the host control circuit 210 executes various processes, and various flags and variables required when the host control circuit 210 executes various processes. Is stored. The SRAM 210b is a storage device for backing up predetermined data in the sub work RAM 210a. In the present embodiment, a RAM is used as a temporary storage area of the host control circuit 210. However, the present invention is not limited to this, and any storage medium that is readable and writable may be used as the temporary storage area. .

音声・LED制御回路220は、内蔵中継基板260を介してスピーカ11及びランプ群18に接続され、ホスト制御回路210から入力される制御信号(後述のサウンドリクエスト及びランプリクエスト)に基づいて、スピーカ11による音声再生動作の制御及びランプ群18による発光動作の制御を行う回路である。それゆえ、機能的には、音声・LED制御回路220は、音声コントローラ220aと、ランプコントローラ220bとを有する。音声コントローラ220a及びランプコントローラ220bは、実質、後述のサウンド・ランプ制御モジュール226に含まれる。音声・LED制御回路220の内部構成については、後で図面を参照しながら詳述する。   The audio / LED control circuit 220 is connected to the speaker 11 and the lamp group 18 via the built-in relay board 260, and based on a control signal (sound request and lamp request described later) input from the host control circuit 210, Is a circuit for controlling the sound reproduction operation by the controller and the light emission operation by the lamp group 18. Therefore, functionally, the audio / LED control circuit 220 has an audio controller 220a and a lamp controller 220b. The sound controller 220a and the lamp controller 220b are substantially included in a sound lamp control module 226 described later. The internal configuration of the audio / LED control circuit 220 will be described later in detail with reference to the drawings.

なお、本実施形態では、音声・LED制御回路220から出力された制御信号及びデータ(例えば、後述のLEDデータ等)が内蔵中継基板260を介してランプ群18に送信される際、音声・LED制御回路220及びランプ群18間の通信は、SPI(Serial Periperal Interface)の通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、ランプ群18には、1個以上のLED、及び、各LEDを制御するための1個以上のLEDドライバが含まれる(後述の図41〜図43参照)。   In this embodiment, when a control signal and data (for example, LED data described later) output from the audio / LED control circuit 220 are transmitted to the lamp group 18 via the built-in relay board 260, the audio / LED Communication between the control circuit 220 and the lamp group 18 is performed by a SPI (Serial Periperal Interface) communication method (a type of serial communication method). In the present embodiment, the lamp group 18 includes one or more LEDs and one or more LED drivers for controlling each LED (see FIGS. 41 to 43 described later).

表示制御回路230は、表示装置13に接続され、ホスト制御回路210から入力される制御信号(描画リクエスト)に基づいて演出に関する画像(装飾図柄画像、背景画像、演出用画像等)を表示装置13で表示させる際の各種処理動作を制御するための回路である。なお、表示制御回路230は、ディスプレイコントローラ(後述の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239)と、内蔵VRAM(Video RAM)237(第4情報格納手段、第3記憶手段)とを有する。   The display control circuit 230 is connected to the display device 13 and displays an image (decorative design image, background image, effect image, etc.) relating to the effect based on a control signal (drawing request) input from the host control circuit 210. This is a circuit for controlling various processing operations at the time of displaying by. The display control circuit 230 has a display controller (a first display controller 238 and a second display controller 239 described later) and a built-in VRAM (Video RAM) 237 (fourth information storage means, third storage means).

また、表示制御回路230は、サブ基板202内においてSDRAM250に接続される。さらに、表示制御回路230は、CGROM基板204に接続される。また、表示制御回路230内のディスプレイコントローラは、中継基板を介さず直接、表示装置13に接続される。なお、表示制御回路230の内部構成については、後で図面を参照しながら詳述する。   Further, the display control circuit 230 is connected to the SDRAM 250 in the sub-substrate 202. Further, the display control circuit 230 is connected to the CGROM board 204. Further, the display controller in the display control circuit 230 is directly connected to the display device 13 without passing through the relay board. The internal configuration of the display control circuit 230 will be described later in detail with reference to the drawings.

SDRAM250(第3情報格納手段、第2記憶手段)は、DDR2(Double-Date Rate2) SDRAMで構成される。また、SDRAM250には、表示装置13により表
示される画像(動画及び静止画)の描画処理において、各種画像データを一時的に格納する各種バッファが設けられる。具体的には、例えば、後述の図95〜図97に示すように、SDRAM250には、テクスチャバッファ、ムービバッファ、ブレンドバッファ、2つのフレームバッファ(第1フレームバッファ及び第2フレームバッファ)、モーションバッファ等が設けられる。
The SDRAM 250 (third information storage means, second storage means) is constituted by a DDR2 (Double-Date Rate 2) SDRAM. Further, the SDRAM 250 is provided with various buffers for temporarily storing various image data in drawing processing of images (moving images and still images) displayed by the display device 13. Specifically, for example, as shown in FIGS. 95 to 97 described below, the SDRAM 250 includes a texture buffer, a movie buffer, a blend buffer, two frame buffers (a first frame buffer and a second frame buffer), and a motion buffer. Etc. are provided.

内蔵中継基板260は、ホスト制御回路210及び音声・LED制御回路220から出力された各種信号及び各種データを受信し、該受信した各種信号及び各種データをスピーカ11、ランプ群18及び役物20に送信する中継基板である。   The built-in relay board 260 receives various signals and various data output from the host control circuit 210 and the audio / LED control circuit 220, and transmits the received various signals and various data to the speaker 11, the lamp group 18, and the accessory 20. This is a relay board for transmitting.

また、内蔵中継基板260は、I2C(Inter-Integrated Circuit)コントローラ261及びデジタルオーディオパワーアンプ262(音声増幅手段)を有する。なお、本実施形態では、I2Cコントローラ261及びデジタルオーディオパワーアンプ262が同じ中継基板に搭載された例を示すが、本発明はこれに限定されず、I2Cコントローラ261を搭載した中継基板を、デジタルオーディオパワーアンプ262を搭載した中継基板とは別個に設けてもよい。   Further, the built-in relay board 260 has an I2C (Inter-Integrated Circuit) controller 261 and a digital audio power amplifier 262 (audio amplification means). In the present embodiment, an example is shown in which the I2C controller 261 and the digital audio power amplifier 262 are mounted on the same relay board. However, the present invention is not limited to this. The power amplifier 262 may be provided separately from the relay board.

I2Cコントローラ261は、ホスト制御回路210、及び、役物20のモータコントローラ270に接続される。すなわち、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270を介して役物20に接続される。そして、ホスト制御回路210から出力された制御信号及びデータ(例えば後述の励磁データ等)は、I2Cコントローラ261及びモータコントローラ270を介して役物20に入力される。   The I2C controller 261 is connected to the host control circuit 210 and the motor controller 270 of the accessory 20. That is, the host control circuit 210 is connected to the accessory 20 via the I2C controller 261 and the motor controller 270. Then, a control signal and data (for example, excitation data described later) output from the host control circuit 210 are input to the accessory 20 via the I2C controller 261 and the motor controller 270.

なお、本実施形態では、I2Cコントローラ261及びモータコントローラ270間の通信は、I2Cの通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、役物20内には、1個以上のモータが含まれ、モータコントローラ270内には、各モータを駆動するための1個以上のモータドライバが含まれる(後述の図65及び図66参照)。なお、図6には、役物20が1つだけ設けられた例を示すが、本発明はこれに限定されず、複数の役物20が設けられていてもよい。   In the present embodiment, communication between the I2C controller 261 and the motor controller 270 is performed by an I2C communication method (a type of serial communication method). In the present embodiment, the accessory 20 includes one or more motors, and the motor controller 270 includes one or more motor drivers for driving the respective motors (see FIG. 65 and FIG. 66). Although FIG. 6 shows an example in which only one accessory 20 is provided, the present invention is not limited to this, and a plurality of accessories 20 may be provided.

また、本実施形態の構成において、モータコントローラ270を使用せずにホスト制御回路210が直接、役物20のモータを駆動する構成にしてもよいし、モータ制御用の制御回路を別途設けてもよい。さらに、本実施形態では、1つの制御回路で複数のモータドライバ(モータ)を制御する構成を説明するが(後述の図65及び図66参照)、本発明はこれに限定されない。本実施形態において、1以上(1又は複数)の制御回路により1以上(1又は複数)のモータ(モータドライバ)を制御する構成にしてもよいし、1以上(1又は複数)の制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよいし、1つの制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよい。   In the configuration of the present embodiment, the host control circuit 210 may directly drive the motor of the accessory 20 without using the motor controller 270, or a control circuit for motor control may be separately provided. Good. Further, in the present embodiment, a configuration in which one control circuit controls a plurality of motor drivers (motors) will be described (see FIGS. 65 and 66 described later), but the present invention is not limited to this. In the present embodiment, one or more (one or more) control circuits may control one or more (one or more) motors (motor drivers), or one or more (one or more) control circuits. One motor (motor driver) may be controlled, or one control circuit may control one motor (motor driver).

また、デジタルオーディオパワーアンプ262は、音声・LED制御回路220、及び、スピーカ11に接続される。すなわち、音声・LED制御回路220は、デジタルオーディオパワーアンプ262を介してスピーカ11に接続される。それゆえ、音声・LED制御回路220から出力された音声信号等は、デジタルオーディオパワーアンプ262を介してスピーカ11に入力される。   The digital audio power amplifier 262 is connected to the audio / LED control circuit 220 and the speaker 11. That is, the audio / LED control circuit 220 is connected to the speaker 11 via the digital audio power amplifier 262. Therefore, an audio signal or the like output from the audio / LED control circuit 220 is input to the speaker 11 via the digital audio power amplifier 262.

制御ROM基板203には、サブメインROM205が設けられる。サブメインROM205には、ホスト制御回路210によりパチンコ遊技機1の演出動作を制御するための各種プログラム(後述の図77、図79〜図82、図84〜図108参照)や、各種データテーブル(後述の図24〜図26参照)が記憶される。そして、ホスト制御回路210は、サブメインROM205に記憶されたプログラムに従って、各種の処理を実行する。   A sub main ROM 205 is provided on the control ROM board 203. In the sub main ROM 205, various programs (see FIGS. 77, 79 to 82, and 84 to 108 described later) for controlling the staging operation of the pachinko gaming machine 1 by the host control circuit 210 and various data tables ( 24 to 26 described later) are stored. Then, the host control circuit 210 executes various processes according to the program stored in the sub main ROM 205.

なお、本実施形態では、ホスト制御回路210で用いるプログラムや各種テーブル等を記憶する記憶手段として、サブメインROM205を適用したが、本発明はこれに限定されない。このような記憶手段としては、制御手段を備えたコンピュータにより読み取り可能な記憶媒体であれば別態様の記憶媒体を用いてもよく、例えば、ハードディスク装置、CD−ROM及びDVD−ROM、ROMカートリッジ等の記憶媒体を適用してもよい。また、プログラムの各々が別々の記憶媒体に記録されていてもよい。さらに、プログラムは、予め記録媒体に記録されていてもよいし、電源投入後に外部等からダウンロードされ、サブメインROM205に記録されてもよい。   In the present embodiment, the sub-main ROM 205 is applied as a storage unit for storing programs used in the host control circuit 210 and various tables, but the present invention is not limited to this. As such a storage unit, a storage medium of another mode may be used as long as it is a storage medium readable by a computer having a control unit. For example, a hard disk device, a CD-ROM, a DVD-ROM, a ROM cartridge, and the like May be applied. Further, each of the programs may be recorded on a separate storage medium. Further, the program may be recorded in a recording medium in advance, or may be downloaded from outside or the like after the power is turned on, and may be recorded in the sub main ROM 205.

CGROM基板204には、CGROM206(第1情報格納手段、第2情報格納手段、第1記憶手段)が設けられる。CGROM206は、NOR型又はNAND型のフラッシュメモリにより構成される。また、CGROM206には、例えば表示装置13で表示される画像データや、スピーカ11により再生される音声データ(後述のアクセスデータ)などが記憶される。なお、この際、各種データは圧縮(符号化)されてCGROM206に格納されるが、本発明はこれに限定されず、各種データが圧縮されずにCGROM206に格納されていてもよい。   The CGROM board 204 is provided with a CGROM 206 (first information storage means, second information storage means, first storage means). The CGROM 206 is configured by a NOR type or NAND type flash memory. The CGROM 206 stores, for example, image data displayed on the display device 13, audio data reproduced by the speaker 11 (access data described later), and the like. At this time, various data are compressed (encoded) and stored in the CGROM 206. However, the present invention is not limited to this, and various data may be stored in the CGROM 206 without being compressed.

なお、本実施形態では、副制御回路200内において、各種ROM基板(制御ROM基板203及びCGROM基板204)とサブ基板202とがボード・トゥ・ボードコネクタで接続される構成を説明したが、本発明はこれに限定されない。例えば、各種ROMをサブ基板202に設けられたソケット等のポートに直接挿入して、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202を構成してもよい。すなわち、サブ基板202と各種ROMとを一体的に構成してもよい。また、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202が構成されている場合には、副制御回路200は、CGROMとして使用されるメモリの種類に応じて使用するサブ基板上の回路を物理的或いは電気的に切り替える切り替え手段、又は、メモリの種類に応じて使用するサブ基板上の回路の情報を切り替える切り替え手段を備えていてもよい。   In the present embodiment, the configuration in which various ROM boards (the control ROM board 203 and the CGROM board 204) and the sub board 202 are connected by the board-to-board connector in the sub control circuit 200 has been described. The invention is not limited to this. For example, various types of ROMs may be directly inserted into ports such as sockets provided on the sub-substrate 202, and the sub-substrate 202 may be constituted by a single substrate having a ROM function or a ROM itself. That is, the sub-board 202 and various ROMs may be integrally configured. When the sub-substrate 202 is constituted by a single substrate having a ROM function or the ROM itself, the sub-control circuit 200 determines whether to use the sub-controller in accordance with the type of the memory used as the CGROM. Switching means for physically or electrically switching the circuit on the board, or switching means for switching information of the circuit on the sub-board to be used depending on the type of memory may be provided.

また、本実施形態では、各種記憶手段(サブメインROM205、CGROM206、内蔵VRAM237、SDRAM250)のそれぞれと、対応する制御回路との間におけるデータの通信速度の大小関係は、内蔵VRAM237>SDRAM250>サブメインROM205≒CGROM206となる。すなわち、本実施形態では、内蔵VRAM237と表示制御回路230内の各種回路との間の通信速度が最も早く、次いで、SDRAM250と表示制御回路230との間の通信速度が早くなる。そして、サブメインROM205とホスト制御回路210との間の通信速度、及び、CGROM206と表示制御回路230との間の通信速度が最も遅くなる。しかしながら、本発明はこれに限定されず、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係は任意に設定することができる。例えば、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係が、本実施形態と異なっていてもよいし、各記憶手段と、対応する制御回路との間の通信速度が全て同じであってもよい。   Further, in the present embodiment, the magnitude relationship of the data communication speed between each of the various storage means (sub-main ROM 205, CGROM 206, built-in VRAM 237, SDRAM 250) and the corresponding control circuit is as follows: built-in VRAM 237> SDRAM 250> sub-main ROM 205 becomes CGROM 206. That is, in the present embodiment, the communication speed between the built-in VRAM 237 and various circuits in the display control circuit 230 is the fastest, and then the communication speed between the SDRAM 250 and the display control circuit 230 is fast. Then, the communication speed between the sub main ROM 205 and the host control circuit 210 and the communication speed between the CGROM 206 and the display control circuit 230 become the slowest. However, the present invention is not limited to this, and the magnitude relationship of the communication speed between each of the various storage units and the corresponding control circuit can be arbitrarily set. For example, the magnitude of the communication speed between each of the various storage means and the corresponding control circuit may be different from that of the present embodiment, or the communication speed between each of the storage means and the corresponding control circuit may be different. May be all the same.

ここで、上述した各種記憶手段(第1情報格納手段〜第4情報格納手段)の取り得る構成について説明する。本実施形態では、画像データに関する情報(圧縮(符号化)された画像データ)の記憶手段(第1情報格納手段)が、画像データに対して透明度を設定する際に使用可能な透明度データに関する情報(後述のアルファテーブル)の記憶手段(第2情報格納手段)と同じ(CGROM206)である構成例を説明した。すなわち、「第1情報格納手段」が、「第2情報格納手段」と物理的に同じである構成例を説明した。しかしながら、本発明は、これに限定されない。例えば「第1情報格納手段」が、「第2情報格納手段」と物理的に異なる記憶手段(記憶媒体)で構成されていてもよい。   Here, the possible configurations of the various storage units (first information storage unit to fourth information storage unit) described above will be described. In the present embodiment, the storage unit (first information storage unit) for storing information (compressed (encoded) image data) related to image data includes information related to transparency data that can be used when setting transparency for the image data. The configuration example in which the storage unit (the second information storage unit) of the (alpha table described later) is the same (CGROM 206) has been described. That is, the configuration example in which the “first information storage unit” is physically the same as the “second information storage unit” has been described. However, the present invention is not limited to this. For example, the “first information storage unit” may be configured by a storage unit (storage medium) that is physically different from the “second information storage unit”.

また、本明細書でいう「情報格納手段」は、CGROM206等の記憶手段だけでなく、該記憶手段に記憶されているテーブルや、記憶手段内のデータ記憶領域などを意味するものであってもよい。それゆえ、例えば、「第1情報格納手段」及び「第2情報格納手段」が、同じ記憶手段内における、互いに異なるデータ記憶領域であってもよいし、互いに異なるテーブルであってもよいし、また、互いに異なるレジスタアドレスに記憶されている態様であってもよい。すなわち、本明細書でいう「情報格納手段」が異なるとは、物理的に記憶手段(記憶媒体)が異なる場合だけでなく、物理的には同じ記憶手段(例えば、ROM、RAM等)であるが、該記憶手段内においてデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)が異なる場合も含む意味である。   Further, the "information storage means" in this specification means not only a storage means such as the CGROM 206, but also means a table stored in the storage means, a data storage area in the storage means, or the like. Good. Therefore, for example, the "first information storage means" and the "second information storage means" may be different data storage areas or different tables in the same storage means, Further, the data may be stored in different register addresses. That is, the term "information storage means" used in this specification is different not only when the storage means (storage medium) is physically different, but also when the storage means is physically the same (for example, ROM, RAM, etc.). However, this also includes a case where data areas (storage areas distinguished by addresses, registers, tables, structures, and the like) in the storage means are different.

なお、上述した本明細書における「情報格納手段」に関する意味は、上述した「第3情報格納手段」(SDRAM250)及び「第4情報格納手段」(内蔵VRAM237)にも適用可能である。それゆえ、例えば、「第1情報格納手段」〜「第4情報格納手段」は、物理的に互いに異なる記憶手段(記憶媒体)で構成されていてもよいし、「第1情報格納手段」〜「第4情報格納手段」が、一つの記憶手段内において、互いに異なるデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)で構成されていてもよい。   The meaning of the “information storage means” in the present specification described above can be applied to the “third information storage means” (SDRAM 250) and the “fourth information storage means” (built-in VRAM 237). Therefore, for example, the “first information storage unit” to the “fourth information storage unit” may be configured by physically different storage units (storage media), or the “first information storage unit” to The "fourth information storage means" may be constituted by different data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) in one storage means.

また、本実施形態では、「第1情報格納手段」及び「第2情報格納手段」を、一つの記憶手段(CGROM206)内において、互いに異なるデータ領域で構成し、「第3情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)と物理的に異なる記憶手段(SDRAM250)で構成し、且つ、「第4情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)、並びに、「第3情報格納手段」(SDRAM250)と物理的に異なる記憶手段(内蔵VRAM237)で構成する例を説明したが、本発明はこれに限定されない。「情報格納手段」をデータ領域及び記憶手段のいずれで構成するか、並びに、データ領域として定義される「情報格納手段」と、記憶手段として定義される「情報格納手段」との組み合わせをどのような態様にするかは、例えば遊技機に設けられる記憶手段の構成(個数や種別など)等に応じて適宜に設定することができる。例えば、本実施形態において、「第1情報格納手段」〜「第3情報格納手段」を、一つの記憶手段内の互いに異なるデータ領域で構成し、且つ、「第4情報格納手段」を「第1情報格納手段」〜「第3情報格納手段」を含む記憶手段と物理的に異なる記憶手段で構成してもよい。   In the present embodiment, the “first information storage unit” and the “second information storage unit” are configured by different data areas in one storage unit (CGROM 206), and the “third information storage unit” is used. , A storage unit (SDRAM 250) physically different from the storage unit (CGROM 206) including the “first information storage unit” and the “second information storage unit”, and the “fourth information storage unit” An example will be described in which a storage unit (CGROM 206) including “first information storage unit” and “second information storage unit” and a storage unit (built-in VRAM 237) physically different from “third information storage unit” (SDRAM 250) are described. However, the present invention is not limited to this. Whether the "information storage means" is composed of a data area or a storage means, and how the combination of the "information storage means" defined as the data area and the "information storage means" defined as the storage means The mode can be appropriately set according to, for example, the configuration (number, type, etc.) of the storage means provided in the gaming machine. For example, in the present embodiment, the “first information storage unit” to the “third information storage unit” are configured by different data areas in one storage unit, and the “fourth information storage unit” A storage unit physically different from the storage unit including the “first information storage unit” to the “third information storage unit” may be used.

[音声・LED制御回路]
次に、図7を参照しながら、音声・LED制御回路220の内部構成について説明する。図7は、音声・LED制御回路220の内部の回路構成、並びに、音声・LED制御回路220とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。なお、図7では、説明を簡略化するため、音声・LED制御回路220と各種周辺装置及び回路部との間に設けられる中継基板等の図示は省略する。
[Audio / LED control circuit]
Next, the internal configuration of the audio / LED control circuit 220 will be described with reference to FIG. FIG. 7 is a block diagram showing an internal circuit configuration of the audio / LED control circuit 220 and a connection relationship between the audio / LED control circuit 220 and various peripheral devices and peripheral circuit units. In FIG. 7, illustration of a relay board and the like provided between the audio / LED control circuit 220 and various peripheral devices and circuit units is omitted for simplification of description.

音声・LED制御回路220は、図7に示すように、LSI(Large-Scale Integration)インターフェイス221と、メモリインターフェイス222と、デジタルオーディオ
インターフェイス223と、ペリフェラルインターフェイス224と、コマンドレジスタ225と、サウンド・ランプ制御モジュール226と、メインジェネレータ227と、マルチエフェクタ228とを備える。音声・LED制御回路220内における各部の接続関係は、次の通りである。
As shown in FIG. 7, the audio / LED control circuit 220 includes an LSI (Large-Scale Integration) interface 221, a memory interface 222, a digital audio interface 223, a peripheral interface 224, a command register 225, and a sound lamp. A control module 226, a main generator 227, and a multi-effector 228 are provided. The connection relation of each part in the audio / LED control circuit 220 is as follows.

音声・LED制御回路220内において、サウンド・ランプ制御モジュール226は、メモリインターフェイス222、ペリフェラルインターフェイス224、コマンドレジスタ225、メインジェネレータ227及びマルチエフェクタ228に接続される。また、コマンドレジスタ225は、サウンド・ランプ制御モジュール226以外に、LSIインターフェイス221に接続される。また、メインジェネレータ227は、サウンド・ランプ制御モジュール226以外に、メモリインターフェイス222及びマルチエフェクタ228に接続される。さらに、マルチエフェクタ228は、サウンド・ランプ制御モジュール226及びメインジェネレータ227以外に、メモリインターフェイス222及びデジタルオーディオインターフェイス223に接続される。   In the sound / LED control circuit 220, the sound / lamp control module 226 is connected to the memory interface 222, the peripheral interface 224, the command register 225, the main generator 227, and the multi-effector 228. The command register 225 is connected to the LSI interface 221 in addition to the sound lamp control module 226. The main generator 227 is connected to the memory interface 222 and the multi-effector 228 in addition to the sound / lamp control module 226. Further, the multi-effector 228 is connected to the memory interface 222 and the digital audio interface 223 in addition to the sound / lamp control module 226 and the main generator 227.

次に、音声・LED制御回路220内の各部の構成について説明する。   Next, the configuration of each unit in the audio / LED control circuit 220 will be described.

LSIインターフェイス221は、ホスト制御回路210とコマンドレジスタ225との間で制御信号等(例えば、サウンドリクエスト、ランプリクエスト等)の入出力動作を行う際に用いられるインターフェイス回路である。すなわち、コマンドレジスタ225は、LSIインターフェイス221を介してホスト制御回路210に接続される。   The LSI interface 221 is an interface circuit used when performing an input / output operation of a control signal or the like (for example, a sound request, a lamp request, or the like) between the host control circuit 210 and the command register 225. That is, the command register 225 is connected to the host control circuit 210 via the LSI interface 221.

メモリインターフェイス222は、サブメインROM205と、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228のそれぞれとの間で音声データ等の入出力動作を行う際に用いられるインターフェイス回路である。   The memory interface 222 is an interface circuit used when performing an input / output operation of audio data and the like between the sub main ROM 205 and each of the sound / lamp control module 226, the main generator 227, and the multi-effector 228.

デジタルオーディオインターフェイス223は、マルチエフェクタ228からスピーカ11に音声信号等を出力する際に用いられるインターフェイス回路である。また、デジタルオーディオインターフェイス223は、オーディオ入力信号をマルチエフェクタ228に出力する。   The digital audio interface 223 is an interface circuit used when outputting an audio signal or the like from the multi-effector 228 to the speaker 11. Also, the digital audio interface 223 outputs an audio input signal to the multi-effector 228.

ペリフェラルインターフェイス224は、ランプ群18とサウンド・ランプ制御モジュール226との間でランプ信号等(後述のLEDデータ等)の入出力動作を行う際に用いられるインターフェイス回路である。また、ペリフェラルインターフェイス224には、ランプ群18に含まれるLEDドライバにデータ出力を行う際の物理系統(SPIチャンネル)として、3つの物理系統が設けられている。なお、本実施形態では、後述のように、2つの物理系統(物理系統0(SPIチャンネル0)及び物理系統1(SPIチャンネル1))を用いる。   The peripheral interface 224 is an interface circuit used when performing an input / output operation of a lamp signal or the like (such as LED data described later) between the lamp group 18 and the sound / lamp control module 226. The peripheral interface 224 is provided with three physical systems as physical systems (SPI channels) for outputting data to the LED drivers included in the lamp group 18. In the present embodiment, two physical systems (physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1)) are used as described later.

コマンドレジスタ225は、レジスタ群で構成される。コマンドレジスタ225は、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228の機能制御の設定を行う。また、コマンドレジスタ225は、各インターフェイス(LSIインターフェイス221、メモリインターフェイス222、デジタルオーディオインターフェイス223、ペリフェラルインターフェイス224)の動作条件の設定も行う。   The command register 225 includes a register group. The command register 225 sets the function control of the sound / lamp control module 226, the main generator 227, and the multi-effector 228. The command register 225 also sets the operating conditions of each interface (LSI interface 221, memory interface 222, digital audio interface 223, peripheral interface 224).

なお、コマンドレジスタ225を構成する各レジスタには、IC(Integrated Circuit)が搭載され、メモリ・アクセス制御により動作を安定させたメモリチップにより各レジスタが構成される。このような構成のレジスタを用いた場合、各レジスタが接続された信号バスへの負担が小さくなるので、メモリ・チップ(レジスタ)を増やすことにより、容易に、メモリ・モジュール1枚当りの容量(コマンドレジスタ225の容量)を増加させることができる。   Note that an IC (Integrated Circuit) is mounted on each register constituting the command register 225, and each register is constituted by a memory chip whose operation is stabilized by memory access control. When a register having such a configuration is used, the load on the signal bus to which each register is connected is reduced. Therefore, by increasing the number of memory chips (registers), the capacity per memory module ( (The capacity of the command register 225).

サウンド・ランプ制御モジュール226は、コマンドレジスタ225の設定内容に従い、音声・LED制御回路220内の各構成部(各ブロック)の動作を制御する。サウンド・ランプ制御モジュール226は、図7に示すように、シンプルアクセス制御部226a、シーケンサー部226b、ランプ制御部226c及びペリフェラル制御部226dを有する。   The sound / lamp control module 226 controls the operation of each component (each block) in the audio / LED control circuit 220 according to the setting contents of the command register 225. As illustrated in FIG. 7, the sound / lamp control module 226 includes a simple access control unit 226a, a sequencer unit 226b, a lamp control unit 226c, and a peripheral control unit 226d.

シンプルアクセス制御部226aは、コマンドを一括処理する回路部である。シーケンサー部226bは、ランプ点灯や音声などの自動再生動作を制御するための各種シーケンサー(自動再生機能部)を有する。そして、各シーケンサーは、タイマーやステップ条件(例えば、後述のLEDアニメーションや音声などのシーケンス再生中のステップ処理毎に設定される条件)に従って、各種動作を制御する。   The simple access control unit 226a is a circuit unit that processes commands collectively. The sequencer unit 226b has various sequencers (automatic reproduction function units) for controlling automatic reproduction operations such as lamp lighting and audio. Then, each sequencer controls various operations according to a timer and step conditions (for example, conditions set for each step processing during sequence reproduction such as LED animation and audio, which will be described later).

ランプ制御部226cは、後述のLEDデータが設定可能な全チャンネル(8つのチャンネル)において、セットされる輝度値の計算を行い、その算出結果を外部(LEDドライバ)に送信する。また、ペリフェラル制御部226dは、ランプ制御部226cから出力された算出結果のデータをLEDドライバに送信する際の物理的な送信制御を行う。   The lamp control unit 226c calculates the luminance value to be set for all channels (eight channels) for which LED data described later can be set, and transmits the calculation result to the outside (LED driver). Further, the peripheral control unit 226d performs physical transmission control when transmitting the calculation result data output from the lamp control unit 226c to the LED driver.

メインジェネレータ227は、音声信号を生成する回路部である。具体的には、メインジェネレータ227は、サウンド・ランプ制御モジュール226から入力された制御信号に基づいて、CGROM206に記憶されている所定の音声データ(例えば、後述のアクセスデータ等)を取得し、該取得した音声データを所定の音声信号に変換する。また、メインジェネレータ227では、生成された音声信号の増幅処理も行う。   The main generator 227 is a circuit that generates an audio signal. Specifically, the main generator 227 acquires predetermined audio data (for example, access data described later) stored in the CGROM 206 based on the control signal input from the sound / lamp control module 226, and The acquired audio data is converted into a predetermined audio signal. The main generator 227 also performs an amplification process on the generated audio signal.

マルチエフェクタ228は、メインジェネレータ227から入力される音声信号とデジタルオーディオインターフェイス223から入力されるオーディオ入力信号とを合成するミキサーと、音声に対して各種音響効果を与えるための各種エフェクターとを有する。そして、マルチエフェクタ228は、ミキサーで合成された音声信号、エフェクターからの出力信号等をデジタルオーディオインターフェイス223を介してスピーカ11に出力する。   The multi-effector 228 includes a mixer that synthesizes an audio signal input from the main generator 227 and an audio input signal input from the digital audio interface 223, and various effectors for giving various sound effects to the audio. Then, the multi-effector 228 outputs an audio signal synthesized by the mixer, an output signal from the effector, and the like to the speaker 11 via the digital audio interface 223.

[デジタルオーディオパワーアンプ及びスピーカ間の接続構成]
次に、図8を参照しながら、内蔵中継基板260内に設けられたデジタルオーディオパワーアンプ262及びその周辺回路と、スピーカ11との間の接続構成について説明する。図8は、内蔵中継基板260及びスピーカ11間の接続構成図である。なお、図8では、接続部分の構成をより明確にするため、スピーカ11が内蔵中継基板260に接続されていない状態を示す。
[Connection configuration between digital audio power amplifier and speaker]
Next, a connection configuration between the speaker 11 and the digital audio power amplifier 262 provided in the built-in relay board 260 and peripheral circuits thereof will be described with reference to FIG. FIG. 8 is a connection configuration diagram between the built-in relay board 260 and the speaker 11. FIG. 8 shows a state in which the speaker 11 is not connected to the built-in relay board 260 in order to clarify the configuration of the connection portion.

本実施形態のパチンコ遊技機1では、図8に示すように、スピーカ11が設けられたスピーカボックス11aは、ハーネス300(信号配線手段)を介して内蔵中継基板260に接続される。   In the pachinko gaming machine 1 of the present embodiment, as shown in FIG. 8, a speaker box 11a provided with a speaker 11 is connected to a built-in relay board 260 via a harness 300 (signal wiring means).

内蔵中継基板260は、デジタルオーディオパワーアンプ262と、LC回路263と、4つの接続端子(第1接続端子〜第4接続端子)を含む接続端子群264(第2端子群)と、2つの抵抗265,266と、コンデンサ267と、NOT回路(論理回路)268とを有する。   The built-in relay board 260 includes a digital audio power amplifier 262, an LC circuit 263, a connection terminal group 264 (second terminal group) including four connection terminals (first to fourth connection terminals), and two resistors. 265, 266, a capacitor 267, and a NOT circuit (logic circuit) 268.

デジタルオーディオパワーアンプ262は、入力された音声信号(オーディオデータ)を増幅し、該増幅された音声信号をスピーカ11に出力して、スピーカ11を駆動する。LC回路263は、コイル及びコンデンサを含む共振回路で構成される。また、NOT回路268は入力された信号のレベルを反転して出力する論理回路である。   The digital audio power amplifier 262 amplifies the input audio signal (audio data), outputs the amplified audio signal to the speaker 11, and drives the speaker 11. The LC circuit 263 is configured by a resonance circuit including a coil and a capacitor. The NOT circuit 268 is a logic circuit that inverts the level of an input signal and outputs the inverted signal.

デジタルオーディオパワーアンプ262のクロック入力端子(MCK)及びデータ入力端子(SDATA)は、音声・LED制御回路220に接続される。そして、デジタルオーディオパワーアンプ262のクロック入力端子(MCK)には、音声・LED制御回路220から出力されたクロック信号(マスタークロック信号)が入力され、データ入力端子(SDATA)には、音声・LED制御回路220から出力された音声信号(オーディオデータ)が入力される。   The clock input terminal (MCK) and the data input terminal (SDATA) of the digital audio power amplifier 262 are connected to the audio / LED control circuit 220. The clock signal (master clock signal) output from the audio / LED control circuit 220 is input to the clock input terminal (MCK) of the digital audio power amplifier 262, and the audio / LED is input to the data input terminal (SDATA). The audio signal (audio data) output from the control circuit 220 is input.

また、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、LC回路263を介して、それぞれ、内蔵中継基板260の接続端子群264内の第1接続端子及び第2接続端子(第1の接続端子)に接続される。なお、本実施形態では、デジタルオーディオパワーアンプ262の出力端子を2つ設ける例を示すが、本発明はこれに限定されず、例えば、スピーカ11が有する機能や仕様などに応じて適宜変更することができる。   Further, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected to the first connection terminal and the first connection terminal in the connection terminal group 264 of the built-in relay board 260 via the LC circuit 263, respectively. It is connected to the second connection terminal (first connection terminal). In the present embodiment, an example is shown in which two output terminals of the digital audio power amplifier 262 are provided. However, the present invention is not limited to this, and may be appropriately changed according to, for example, the functions and specifications of the speaker 11. Can be.

さらに、デジタルオーディオパワーアンプ262は、ミュート端子(MUTE:音声出力制御端子)を有する。デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベル(振幅値)がLOWレベルである場合には、第1出力端子(OUTM1)及び第2出力端子(OUTM2)からの音声信号の出力を停止する、又は、これらの出力端子を高抵抗を介して接地した状態にする機能(以下、ミュート機能という)を有する。すなわち、デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベルがLOWレベルである場合に、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態を生成する機能を有する。   Further, the digital audio power amplifier 262 has a mute terminal (MUTE: audio output control terminal). When the level (amplitude value) of the voltage signal applied to the mute terminal is LOW, the digital audio power amplifier 262 outputs the audio signal from the first output terminal (OUTM1) and the second output terminal (OUTM2). It has a function of stopping output or bringing these output terminals into a state of being grounded via a high resistance (hereinafter, referred to as a mute function). That is, when the level of the voltage signal applied to the mute terminal is a LOW level, the digital audio power amplifier 262 sends the first output terminal (OUTM1) and the second output terminal (OUTM2) to the first terminal of the built-in relay board 260. A function of generating a state in which the output of the audio signal to the connection terminal and the second connection terminal is stopped;

一方、ミュート端子(MUTE)に印加される電圧信号のレベル(振幅値)がHIGHレベルである場合には、デジタルオーディオパワーアンプ262は、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から音声信号を出力する。   On the other hand, when the level (amplitude value) of the voltage signal applied to the mute terminal (MUTE) is at the HIGH level, the digital audio power amplifier 262 outputs the first output terminal (OUTM1) and the second output terminal (OUTM2). Outputs an audio signal.

内蔵中継基板260の接続端子群264内の第3接続端子(第2の接続端子)は、抵抗266を介して、NOT回路268の入力端子に接続される。また、NOT回路268の出力端子は、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に接続される。なお、内蔵中継基板260の第3接続端子及び抵抗266間の信号配線は、抵抗265を介して内蔵中継基板260内に設けられた電源電圧(+5V)端子に接続される。また、NOT回路268の入力端子及び抵抗266間の信号配線は、コンデンサ267を介して内蔵中継基板260内に設けられた接地(GND)端子に接続される(接地される)。さらに、内蔵中継基板260の第4接続端子(第3の接続端子)は、接地(GND)端子に接続される。   The third connection terminal (second connection terminal) in the connection terminal group 264 of the built-in relay board 260 is connected to the input terminal of the NOT circuit 268 via the resistor 266. The output terminal of the NOT circuit 268 is connected to the mute terminal (MUTE) of the digital audio power amplifier 262. The signal wiring between the third connection terminal of the built-in relay board 260 and the resistor 266 is connected to a power supply voltage (+5 V) terminal provided in the built-in relay board 260 via the resistor 265. The signal wiring between the input terminal of the NOT circuit 268 and the resistor 266 is connected (grounded) to a ground (GND) terminal provided in the built-in relay board 260 via the capacitor 267. Further, the fourth connection terminal (third connection terminal) of the built-in relay board 260 is connected to a ground (GND) terminal.

スピーカ11は、図8に示すように、木枠で構成されたスピーカボックス11aに取り付けられている。また、スピーカボックス11aには、4つの接続端子(第1接続端子〜第4接続端子)を含む接続端子群11b(第1端子群)が設けられる。そして、スピーカボックス11aの第1接続端子及び第2接続端子は、信号配線を介してスピーカ11に接続される。また、スピーカボックス11aの第3接続端子(特定の接続端子)は、信号配線W1により、第4接続端子に電気的に接続される。   As shown in FIG. 8, the speaker 11 is mounted on a speaker box 11a formed of a wooden frame. The speaker box 11a is provided with a connection terminal group 11b (first terminal group) including four connection terminals (first connection terminal to fourth connection terminal). Then, the first connection terminal and the second connection terminal of the speaker box 11a are connected to the speaker 11 via signal wiring. In addition, the third connection terminal (specific connection terminal) of the speaker box 11a is electrically connected to the fourth connection terminal by the signal wiring W1.

ハーネス300は、図8に示すように、4本の信号配線を束にして構成される。そして、4本の信号配線の一方の4つの接続端子(第1接続端子〜第4接続端子)は、内蔵中継基板260の第1接続端子〜第4接続端子にそれぞれ接続される。一方、4本の信号配線の他方の4つの接続端子(第5接続端子〜第8接続端子)は、スピーカボックス11aの第1接続端子〜第4接続端子にそれぞれ接続される。すなわち、内蔵中継基板260の第1接続端子とスピーカボックス11aの第1接続端子との間は、ハーネス300内の第1接続端子及び第5接続端子間の信号配線(第1の信号配線)により接続され、内蔵中継基板260の第2接続端子とスピーカボックス11aの第2接続端子との間は、ハーネス300内の第2接続端子及び第6接続端子間の信号配線により接続される。また、内蔵中継基板260の第3接続端子とスピーカボックス11aの第3接続端子との間は、ハーネス300内の第3接続端子及び第7接続端子間の信号配線(第2の信号配線)により接続され、内蔵中継基板260の第4接続端子とスピーカボックス11aの第4接続端子との間は、ハーネス300内の第4接続端子及び第8接続端子間の信号配線(第3の信号配線)により接続される。これにより、スピーカ11は、ハーネス300を介して内蔵中継基板260に接続される。   As shown in FIG. 8, the harness 300 is configured by bundling four signal wires. One of the four connection terminals (first connection terminal to fourth connection terminal) of the four signal wirings is connected to the first connection terminal to fourth connection terminal of the built-in relay board 260, respectively. On the other hand, the other four connection terminals (fifth connection terminal to eighth connection terminal) of the four signal wires are connected to the first connection terminal to fourth connection terminal of the speaker box 11a, respectively. That is, the signal wiring (first signal wiring) between the first connection terminal and the fifth connection terminal in the harness 300 connects between the first connection terminal of the built-in relay board 260 and the first connection terminal of the speaker box 11a. The second connection terminal of the built-in relay board 260 and the second connection terminal of the speaker box 11a are connected by signal wiring between the second connection terminal and the sixth connection terminal in the harness 300. Further, between the third connection terminal of the built-in relay board 260 and the third connection terminal of the speaker box 11a, a signal wiring (second signal wiring) between the third connection terminal and the seventh connection terminal in the harness 300 is provided. The signal wiring (third signal wiring) between the fourth connection terminal and the eighth connection terminal in the harness 300 is provided between the fourth connection terminal of the built-in relay board 260 and the fourth connection terminal of the speaker box 11a. Connected by Thereby, the speaker 11 is connected to the built-in relay board 260 via the harness 300.

なお、ハーネス300に含まれる信号配線の本数は4本に限定されず、例えば、デジタルオーディオパワーアンプ262及びスピーカ11の各仕様、両者間の接続構成等に応じて適宜変更される。ハーネス300には、少なくとも、デジタルオーディオパワーアンプ262の出力端子とスピーカ11とを接続するための信号配線、及び、デジタルオーディオパワーアンプ262のミュート端子をスピーカボックス11aを介して接地するための信号配線が含まれていればよい。   Note that the number of signal wires included in the harness 300 is not limited to four, and may be appropriately changed according to, for example, the specifications of the digital audio power amplifier 262 and the speaker 11 and the connection configuration between the two. In the harness 300, at least signal wiring for connecting the output terminal of the digital audio power amplifier 262 and the speaker 11 and signal wiring for grounding the mute terminal of the digital audio power amplifier 262 via the speaker box 11a. Should just be included.

上述のようにして、内蔵中継基板260とスピーカ11とをハーネス300を介して接続すると、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、ハーネス300を介して、スピーカ11に接続される。また、デジタルオーディオパワーアンプ262のミュート端子(MUTE)は、NOT回路268、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して接地される。   As described above, when the built-in relay board 260 and the speaker 11 are connected via the harness 300, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected via the harness 300. Connected to the speaker 11. The mute terminal (MUTE) of the digital audio power amplifier 262 is grounded via the NOT circuit 268, the harness 300, and the signal wiring W1 between the third and fourth connection terminals of the speaker box 11a.

この結果、スピーカ11がハーネス300を介して内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されている状態では、LOWレベルの電圧信号がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はHIGHレベルとなる。この場合、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)からスピーカ11に音声信号が出力される。   As a result, when the speaker 11 is connected to the built-in relay board 260 (digital audio power amplifier 262) via the harness 300, a LOW level voltage signal is input to the NOT circuit 268, so that the digital audio power amplifier 262 The level (amplitude value) of the voltage signal input to the mute terminal (MUTE) becomes HIGH level. In this case, an audio signal is output to the speaker 11 from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262.

一方、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されていない場合には、内蔵中継基板260の第3接続端子が開放状態となる。この場合、電源電圧(+5V)がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はLOWレベルとなり、デジタルオーディオパワーアンプ262の上述したミュート機能が作動する。   On the other hand, when the speaker 11 is not connected to the built-in relay board 260 (digital audio power amplifier 262), the third connection terminal of the built-in relay board 260 is open. In this case, since the power supply voltage (+5 V) is input to the NOT circuit 268, the level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 becomes LOW level, and the digital audio power amplifier The mute function described above at 262 operates.

すなわち、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)から外れている場合には、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態が生成される。この結果、デジタルオーディオパワーアンプ262(出力端子)と、内蔵中継基板260の第1及び第2接続端子との間における共振現象の発生を抑制し、デジタルオーディオパワーアンプ262の故障等の不具合発生を防止することができる。   That is, when the speaker 11 is separated from the built-in relay board 260 (digital audio power amplifier 262), the built-in relay board 260 is connected to the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262. Is generated such that the output of the audio signal to the first connection terminal and the second connection terminal is stopped. As a result, occurrence of a resonance phenomenon between the digital audio power amplifier 262 (output terminal) and the first and second connection terminals of the built-in relay board 260 is suppressed, and trouble such as failure of the digital audio power amplifier 262 is prevented. Can be prevented.

上述のように、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるソフトウェア上の制御とは関係無く、デジタルオーディオパワーアンプ262のミュート機能を作動させることができる。それゆえ、例えば、スピーカ11が内蔵中継基板260から外れている状況において、ホスト制御回路210及び音声・LED制御回路220が音声信号の出力停止制御を行っていると認識していてもプログラム上のバグ(不具合)等により誤って音声信号が出力されているような場合や、スピーカ11をハーネス300から外さなければ遊技盤の付け替えることができない構造のパチンコ遊技機1において、遊技盤の付け替え終了後に誤ってスピーカ11とハーネス300とを接続せずに扉を閉じ、音声出力を開始した場合などの状況が発生しても、ハード的に、上述したデジタルオーディオパワーアンプ262のミュート機能が作動する。この場合、確実に、デジタルオーディオパワーアンプ262を保護することができ、パチンコ遊技機1の安全性を向上させることができる。   As described above, in the present embodiment, the mute function of the digital audio power amplifier 262 can be operated irrespective of software control by the host control circuit 210 and the audio / LED control circuit 220. Therefore, for example, even when the host control circuit 210 and the audio / LED control circuit 220 recognize that the output stop control of the audio signal is being performed in a situation where the speaker 11 is detached from the built-in relay board 260, the In the case where the audio signal is output erroneously due to a bug or the like, or in the pachinko gaming machine 1 in which the gaming board cannot be replaced without removing the speaker 11 from the harness 300, after the replacement of the gaming board is completed. Even if the door is closed and the audio output is started without connecting the speaker 11 and the harness 300 by mistake, the above-described mute function of the digital audio power amplifier 262 is activated in hardware. In this case, the digital audio power amplifier 262 can be reliably protected, and the safety of the pachinko gaming machine 1 can be improved.

さらに、本実施形態では、上述のように、内蔵中継基板260の第3接続端子は、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して、内蔵中継基板260内に設けられた接地(GND)端子に接続される。このような構成では、内蔵中継基板260の第3接続端子の信号レベルがLOWになっている場合に、この要因が内蔵中継基板260の第4接続端子が接地されていることによるものであるか否かを、内蔵中継基板260の第4接続端子の信号レベルを計測することにより判定することができるので、デジタルオーディオパワーアンプ262からのデジタル出力動作をより正確に管理することができる。   Further, in the present embodiment, as described above, the third connection terminal of the built-in relay board 260 is connected to the harness 300 and the signal wiring W1 between the third and fourth connection terminals of the speaker box 11a. It is connected to a ground (GND) terminal provided in built-in relay board 260. In such a configuration, when the signal level of the third connection terminal of the built-in relay board 260 is LOW, is this factor due to the grounding of the fourth connection terminal of the built-in relay board 260? Since the determination can be made by measuring the signal level of the fourth connection terminal of the built-in relay board 260, the digital output operation from the digital audio power amplifier 262 can be managed more accurately.

[表示制御回路]
次に、図9を参照しながら、表示制御回路230の内部構成について説明する。図9は、表示制御回路230内部の回路構成、並びに、表示制御回路230とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。
[Display control circuit]
Next, an internal configuration of the display control circuit 230 will be described with reference to FIG. FIG. 9 is a block diagram showing a circuit configuration inside the display control circuit 230 and a connection relationship between the display control circuit 230 and various peripheral devices and peripheral circuit units.

表示制御回路230は、図14に示すように、メモリコントローラ231と、コマンドメモリ232と、コマンドパーサ233と、動画デコーダ234と、静止画デコーダ235と、SDRAMコントローラ236と、内蔵VRAM237と、第1ディスプレイコントローラ238と、第2ディスプレイコントローラ239と、3D(Dimension)ジオメ
トリエンジン240と、レンダリングエンジン241とを備える。表示制御回路230内における各部の接続関係、並びに、表示制御回路230とその各種周辺装置及び周辺回路との接続関係は、次の通りである。
As shown in FIG. 14, the display control circuit 230 includes a memory controller 231, a command memory 232, a command parser 233, a moving image decoder 234, a still image decoder 235, an SDRAM controller 236, a built-in VRAM 237, a first A display controller 238, a second display controller 239, a 3D (Dimension) geometry engine 240, and a rendering engine 241 are provided. The connection relation of each part in the display control circuit 230 and the connection relation between the display control circuit 230 and its various peripheral devices and peripheral circuits are as follows.

表示制御回路230内において、メモリコントローラ231は、コマンドパーサ233、動画デコーダ234及び静止画デコーダ235に接続される。コマンドパーサ233は、メモリコントローラ231以外に、コマンドメモリ232、動画デコーダ234、静止画デコーダ235及び3Dジオメトリエンジン240に接続される。動画デコーダ234は、メモリコントローラ231及びコマンドパーサ233以外に、SDRAMコントローラ236に接続される。静止画デコーダ235は、メモリコントローラ231及びコマンドパーサ233以外に、内蔵VRAM237に接続される。   In the display control circuit 230, the memory controller 231 is connected to a command parser 233, a moving image decoder 234, and a still image decoder 235. The command parser 233 is connected to a command memory 232, a moving image decoder 234, a still image decoder 235, and a 3D geometry engine 240, in addition to the memory controller 231. The video decoder 234 is connected to the SDRAM controller 236 in addition to the memory controller 231 and the command parser 233. The still image decoder 235 is connected to the built-in VRAM 237 in addition to the memory controller 231 and the command parser 233.

また、表示制御回路230内において、SDRAMコントローラ236は、動画デコーダ234以外に、内蔵VRAM237、第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。内蔵VRAM237は、静止画デコーダ235及びSDRAMコントローラ236以外に、第1ディスプレイコントローラ238、第2ディスプレイコントローラ239及びレンダリングエンジン241に接続される。さらに、3Dジオメトリエンジン240は、コマンドパーサ233以外に、レンダリングエンジン241に接続される。   In the display control circuit 230, the SDRAM controller 236 is connected to the built-in VRAM 237, the first display controller 238, and the second display controller 239 in addition to the moving image decoder 234. The built-in VRAM 237 is connected to the first display controller 238, the second display controller 239, and the rendering engine 241 in addition to the still image decoder 235 and the SDRAM controller 236. Further, the 3D geometry engine 240 is connected to a rendering engine 241 in addition to the command parser 233.

なお、SDRAM250は、表示制御回路230内のメモリコントローラ231及びSDRAMコントローラ236に接続される。また、CGROM基板204は、表示制御回路230内のメモリコントローラ231に接続される。また、ホスト制御回路210は、表示制御回路230内のメモリコントローラ231及びコマンドメモリ232に接続される。さらに、表示装置13は、表示制御回路230内の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。   The SDRAM 250 is connected to the memory controller 231 and the SDRAM controller 236 in the display control circuit 230. The CGROM board 204 is connected to a memory controller 231 in the display control circuit 230. Further, the host control circuit 210 is connected to the memory controller 231 and the command memory 232 in the display control circuit 230. Further, the display device 13 is connected to a first display controller 238 and a second display controller 239 in the display control circuit 230.

次に、表示制御回路230内の各部の構成について説明する。   Next, the configuration of each unit in the display control circuit 230 will be described.

メモリコントローラ231は、主に、外部の各種メモリ(CGROM基板204及びSDRAM250)と表示制御回路230との間の通信制御を行う。例えば、メモリコントローラ231は、制御対象となる外部のメモリのアドレス指定信号の送受信や、メモリのレディ、ビジー管理等の処理を行い、各種メモリに対して指定したアドレスに格納されたデータ(演出データ、コマンドデータなど)を取得する処理を行う。   The memory controller 231 mainly performs communication control between various external memories (the CGROM board 204 and the SDRAM 250) and the display control circuit 230. For example, the memory controller 231 performs transmission / reception of an address designation signal of an external memory to be controlled, processing of memory ready, busy management, and the like, and stores data (effect data) stored at addresses designated for various memories. , Command data, etc.).

コマンドメモリ232は、コマンドリストを格納する内蔵メモリである。なお、コマンドリストは、コマンドメモリ232以外に、SDRAM250、CGROM基板204(CGROM206)に格納することもできる。   The command memory 232 is a built-in memory for storing a command list. Note that the command list can be stored in the SDRAM 250 and the CGROM board 204 (CGROM 206) in addition to the command memory 232.

コマンドパーサ233は、指定されたメモリ(コマンドメモリ232、SDRAM250又はCGROM206)からコマンドリストを取得する。具体的には、本実施形態では、ホスト制御回路210により表示制御回路230内のシステム制御レジスタ(不図示)に、コマンドリストが配置されたメモリの種別(コマンドメモリ232、SDRAM250又はCGROM206)と、その開始アドレスとが設定される。そして、コマンドパーサ233は、システム制御レジスタ(不図示)に指定されたメモリ内の開始アドレスにアクセスしてコマンドリストを取得する。   The command parser 233 acquires a command list from a specified memory (command memory 232, SDRAM 250, or CGROM 206). Specifically, in the present embodiment, the type of the memory in which the command list is arranged (command memory 232, SDRAM 250 or CGROM 206) is stored in the system control register (not shown) in the display control circuit 230 by the host control circuit 210; The start address is set. Then, the command parser 233 accesses the start address in the memory specified in the system control register (not shown) to acquire the command list.

また、コマンドパーサ233は、取得したコマンドリストを解析して具体的な制御コードを生成し、該制御コードを動画デコーダ234、静止画デコーダ235、3Dジオメトリエンジン240に出力する。本実施形態では、コマンドパーサ233により出力された制御コードに基づいて、表示制御回路230内の各画像処理モジュールが作動する。   The command parser 233 analyzes the acquired command list to generate a specific control code, and outputs the control code to the moving image decoder 234, the still image decoder 235, and the 3D geometry engine 240. In the present embodiment, each image processing module in the display control circuit 230 operates based on the control code output by the command parser 233.

動画デコーダ234は、CGROM基板204又はSDRAM250から取得された動画圧縮データを復号(デコード)する。そして、動画デコーダ234は、復号した動画データをSDRAM250(外付けRAM)に出力する。なお、動画デコーダ234から出力された動画データ(デコード結果)は、SDRAM250内に設けられたムービバッファに格納される。   The moving image decoder 234 decodes (decodes) the moving image compressed data obtained from the CGROM board 204 or the SDRAM 250. Then, the moving image decoder 234 outputs the decoded moving image data to the SDRAM 250 (external RAM). Note that the moving image data (decoding result) output from the moving image decoder 234 is stored in a movie buffer provided in the SDRAM 250.

静止画デコーダ235は、CGROM基板204又はSDRAM250から取得された静止画圧縮データを復号する。そして、静止画デコーダ235は、復号した静止画データを内蔵VRAM237に出力する。なお、静止画デコーダ235から出力された静止画データ(デコード結果)は、内蔵VRAM237内に設けられた後述のスプライトバッファに一時的に格納される。   The still image decoder 235 decodes the compressed still image data obtained from the CGROM board 204 or the SDRAM 250. Then, the still image decoder 235 outputs the decoded still image data to the built-in VRAM 237. Note that the still image data (decoding result) output from the still image decoder 235 is temporarily stored in a sprite buffer described later provided in the built-in VRAM 237.

SDRAMコントローラ236は、後述する描画処理(後述の図95〜図97参照)で説明するように、デコードされた動画データ及び静止画データのRAMへの格納処理や、内蔵VRAM237とCGROM基板204又はSDRAM250との間における画像データの転送処理などの動作を制御するコントローラである。   The SDRAM controller 236 stores the decoded moving image data and the still image data in the RAM, as well as the built-in VRAM 237 and the CGROM board 204 or the SDRAM 250 as described later in the drawing process (see FIGS. 95 to 97 described later). This is a controller that controls operations such as image data transfer processing between the printer and the printer.

内蔵VRAM237は、表示制御回路230による後述の描画処理(後述の図95〜図97参照)において、デコード処理やレンダリング処理などの各種処理を実行する際のワークRAMとして動作する。また、後述の描画処理内の各処理過程において行われる、内蔵VRAM237とCGROM基板204又はSDRAM250との間の画像データの転送処理において、各種画像データが内蔵VRAM237に一時的に格納される。   The built-in VRAM 237 operates as a work RAM when executing various processes such as a decoding process and a rendering process in a later-described drawing process (see FIGS. 95 to 97 described later) by the display control circuit 230. Further, in image data transfer processing between the built-in VRAM 237 and the CGROM board 204 or the SDRAM 250, which is performed in each processing step in a drawing process described later, various image data are temporarily stored in the built-in VRAM 237.

第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239のそれぞれは、レンダリングエンジン241により生成されたレンダリング結果(描画結果)を取得し、該レンダリング結果を表示装置13に出力する。これにより、表示装置13の表示画面に、所定の画像が表示される。なお、本実施形態のパチンコ遊技機1のように、2つのディスプレイコントローラを設けた場合には、一つの表示制御回路230(1チップ)により、2つの画面を表示装置13に設けて各画面を独立して制御することができる。   Each of the first display controller 238 and the second display controller 239 obtains a rendering result (rendering result) generated by the rendering engine 241 and outputs the rendering result to the display device 13. Thereby, a predetermined image is displayed on the display screen of the display device 13. When two display controllers are provided as in the pachinko gaming machine 1 of the present embodiment, two screens are provided on the display device 13 by one display control circuit 230 (one chip) and each screen is provided. Can be controlled independently.

3Dジオメトリエンジン240は、コマンドパーサ233から入力された制御コードに基づいて、3次元情報を2次元情報に変換する処理(投影変換処理)や、図形の拡大、縮小、回転及び移動等のアフィン変換(図形変換)処理を行う。そして、3Dジオメトリエンジン240は、変換処理の結果をレンダリングエンジン241に出力する。   The 3D geometry engine 240 converts three-dimensional information into two-dimensional information (projection conversion processing) based on a control code input from the command parser 233, and performs affine transformation such as enlargement, reduction, rotation, and movement of a figure. (Graphic conversion) processing is performed. Then, the 3D geometry engine 240 outputs the result of the conversion process to the rendering engine 241.

レンダリングエンジン241は、伸張された静止画データ及び動画データが格納されたテクスチャソース(本実施形態ではSDRAM250)を参照し、該画像データに対してレンダリング(描画)処理を施す。そして、レンダリングエンジン241は、レンダリング結果をレンダリングターゲット(本実施形態では、内蔵VRAM237又はSDRAM250)に書き出す。   The rendering engine 241 refers to a texture source (SDRAM 250 in the present embodiment) in which the expanded still image data and moving image data are stored, and performs a rendering (drawing) process on the image data. Then, the rendering engine 241 writes the rendering result to a rendering target (in the present embodiment, the built-in VRAM 237 or the SDRAM 250).

なお、本明細書でいう「レンダリング(描画)する」とは、動画の拡大縮小や回転などの指定情報(本実施形態では、3Dジオメトリエンジン240から出力された情報)に従ってデコードされたデータを編集することである。また、ここでいう「レンダリングエンジン」には、例えば、「ラスタライザ」、「ピクセルシェーダ」なども含まれる。それゆえ、レンダリングエンジン241では、ピクセルシェーダと同様に、画像データに対してピクセル単位で、ARGB値(A:透明度(不透明度)を示すアルファ値、R:赤色成分の輝度値、G:緑色成分の輝度値、B:青色成分の輝度値)の演算処理も行われる。   Note that “rendering (drawing)” in the present specification refers to editing decoded data in accordance with designation information such as scaling and rotation of a moving image (in this embodiment, information output from the 3D geometry engine 240). It is to be. The “rendering engine” here includes, for example, a “rasterizer”, a “pixel shader”, and the like. Therefore, in the rendering engine 241, similarly to the pixel shader, the ARGB value (A: alpha value indicating transparency (opacity), R: luminance value of red component, G: green component in pixel units with respect to image data , And B: the luminance value of the blue component).

[表示制御回路及びCGROM間の接続構成]
本実施形態のパチンコ遊技機1では、表示制御回路230に接続されるCGROMの種別(NOR型又はNAND型)が異なっていても対処可能な構成を有する。ここで、図10及び図11を参照しながら、サブ基板202内に設けられた表示制御回路230及びその周辺回路と、CGROM基板に搭載されたCGROMとの間の接続構成について説明する。
[Connection between display control circuit and CGROM]
The pachinko gaming machine 1 according to the present embodiment has a configuration that can cope with different types of CGROM (NOR type or NAND type) connected to the display control circuit 230. Here, a connection configuration between the display control circuit 230 provided in the sub-substrate 202 and its peripheral circuits and the CGROM mounted on the CGROM substrate will be described with reference to FIGS.

図10は、CGROMがNOR型のCGROM206a(NOR型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204a間の接続構成図である。また、図11は、CGROMがNAND型のCGROM206b(NAND型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204b間の接続構成図である。なお、図10及び図11では、接続部分の構成をより明確にするため、CGROM基板がサブ基板202から外れた状態を示すが、実際には、両基板はボード・トゥ・ボードコネクタを介して接続される。   FIG. 10 is a connection configuration diagram between the sub-board 202 and the CGROM board 204a when the CGROM is a NOR-type CGROM 206a (NOR-type flash memory). FIG. 11 is a connection configuration diagram between the sub board 202 and the CGROM board 204b when the CGROM is a NAND CGROM 206b (NAND flash memory). FIGS. 10 and 11 show a state in which the CGROM substrate is detached from the sub-substrate 202 in order to clarify the configuration of the connection portion. However, actually, both substrates are connected via the board-to-board connector. Connected.

(1)サブ基板の構成
まず、サブ基板202の内部構成を説明する。なお、図10と図11との比較から明らかなように、CGROM基板204aにNOR型のCGROM206aを搭載した場合におけるサブ基板202の構成は、CGROM基板204bにNAND型のCGROM206bを搭載した場合のそれと同様である。
(1) Configuration of Sub-Substrate First, the internal configuration of the sub-substrate 202 will be described. As is clear from the comparison between FIGS. 10 and 11, the configuration of the sub-substrate 202 when the NOR-type CGROM 206a is mounted on the CGROM substrate 204a is different from that when the NAND-type CGROM 206b is mounted on the CGROM substrate 204b. The same is true.

サブ基板202には、図10及び図11に示すように、表示制御回路230が設けられるとともに、その周辺回路として、双方向バランストランシーバ301(通信形態設定手段)及びAND回路302(ANDゲート)が設けられる。また、サブ基板202には、各種信号配線(バス)と、各種バスを介して表示制御回路230に直接的又は間接的に接続された複数の接続端子を含む端子群303(第1端子群)とが設けられる。   As shown in FIGS. 10 and 11, a display control circuit 230 is provided on the sub-board 202, and a bidirectional balance transceiver 301 (communication mode setting means) and an AND circuit 302 (AND gate) are provided as peripheral circuits thereof. Provided. The sub-board 202 has a terminal group 303 (first terminal group) including various signal wirings (buses) and a plurality of connection terminals connected directly or indirectly to the display control circuit 230 via the various buses. Are provided.

双方向バランストランシーバ301は、一方の4つの入出力端子(図10中の端子A0〜端子A3)と、該一方の4つの入出力端子(端子A0〜端子A3)にそれぞれ接続された他方の4つの入出力端子(図10中の端子B0〜端子B3)とを有する。また、双方向バランストランシーバ301は、入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3間における信号の通信方向を切替制御するための2つの制御端子(図10中の端子OE及び端子DIR)を有する。   The bidirectional balanced transceiver 301 includes four input / output terminals (terminals A0 to A3 in FIG. 10) and another four input / output terminals (terminals A0 to A3) connected to the four input / output terminals (terminals A0 to A3). And two input / output terminals (terminals B0 to B3 in FIG. 10). The two-way balance transceiver 301 has two control terminals (terminals in FIG. 10) for controlling switching of the communication direction of signals among the input / output terminals A0 to A3 and the input / output terminals B0 to B3. OE and terminal DIR).

双方向バランストランシーバ301は、制御端子OE及び制御端子DIRにそれぞれ印加される電圧信号の信号レベルの組み合わせに応じて、入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3間における信号の通信方向を切り替える。これにより、何らかの原因により通信方向(通信動作)に不整合が発生した場合であっても、表示制御回路230及びCGROM間における通信動作の安全性を確保することができる。なお、双方向バランストランシーバ301における通信方向の切替制御動作については、後で詳述する。また、本実施形態で用いる双方向バランストランシーバ301は、3.3V及び5Vの2電源を有するシステムにも対応可能である。   The bidirectional balance transceiver 301 is connected between the input / output terminals A0 to A3 and the input / output terminals B0 to B3 according to the combination of the signal levels of the voltage signals applied to the control terminal OE and the control terminal DIR. Switch the communication direction of the signal at. Thus, even if a mismatch occurs in the communication direction (communication operation) for some reason, the safety of the communication operation between the display control circuit 230 and the CGROM can be ensured. The communication direction switching control operation in the bidirectional balanced transceiver 301 will be described later in detail. In addition, the bidirectional balanced transceiver 301 used in the present embodiment can support a system having two power supplies of 3.3 V and 5 V.

表示制御回路230には、4つの入出力兼用端子(図10中の端子GMA31/GRB3〜端子GMA28/GRB0)が設けられる。この入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、CGROMがNOR型のCGROM206aである場合にはアドレスバスの出力端子として作用し、CGROMがNAND型のCGROM206bである場合にはレディ/ビジー信号の入力端子として作用する。また、表示制御回路230には、CGROM内のデータ格納領域のアドレスに関するデータ(アドレスの指定データ等)の出力端子として作用する26個の出力端子(図10中の端子GMA27〜端子GMA2)が設けられる。   The display control circuit 230 is provided with four input / output terminals (terminals GMA31 / GRB3 to GMA28 / GRB0 in FIG. 10). These input / output terminals GMA31 / GRB3 to input / output terminals GMA28 / GRB0 function as address bus output terminals when the CGROM is a NOR type CGROM 206a, and ready when the CGROM is a NAND type CGROM 206b. / Busy signal input terminal. Further, the display control circuit 230 is provided with 26 output terminals (terminals GMA27 to GMA2 in FIG. 10) which function as output terminals for data relating to the address of the data storage area in the CGROM (address designation data and the like). Can be

また、表示制御回路230には、2つのCGメモリチップイネーブル出力端子(図10中の端子GCE_0,端子GCE_1)が設けられる。なお、本実施形態では、表示制御回路230は、2つのCGメモリチップイネーブル出力端子(GCE_0,GCE_1:特定の出力端子)に対応した2つのメモリ空間を有し、各メモリ空間には、メモリの種類、バス幅、アクセスタイミング等の情報が設定される。ただし、本実施形態では、表示制御回路230は、同期モードのROMと非同期モードのROMとを混在した場合には対応(使用)できない構成になっている。   The display control circuit 230 is provided with two CG memory chip enable output terminals (terminals GCE_0 and GCE_1 in FIG. 10). In the present embodiment, the display control circuit 230 has two memory spaces corresponding to two CG memory chip enable output terminals (GCE_0, GCE_1: specific output terminals), and each memory space has a memory Information such as type, bus width, and access timing is set. However, in the present embodiment, the display control circuit 230 cannot support (use) the case where the ROM in the synchronous mode and the ROM in the asynchronous mode are mixed.

さらに、表示制御回路230には、CGROMから画像データ(動画/静止画の圧縮データ)をデータバスを介して取得するための複数のデータバス入力端子が設けられる。   Further, the display control circuit 230 is provided with a plurality of data bus input terminals for acquiring image data (compressed moving image / still image data) from the CGROM via the data bus.

なお、サブ基板202に設けられた上記構成部の電気的な接続関係は次の通りである。   The electrical connection relationship between the above components provided on the sub-substrate 202 is as follows.

表示制御回路230の入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、図10及び図11に示すように、双方向バランストランシーバ301の入出力端子B0〜入出力端子B3にそれぞれ接続される。そして、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は、端子群303の第1接続端子〜第4接続端子にそれぞれ接続される。すなわち、表示制御回路230の入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、双方向バランストランシーバ301を介して、端子群303の第1接続端子〜第4接続端子にそれぞれ接続される。   The input / output terminals GMA31 / GRB3 to the input / output terminals GMA28 / GRB0 of the display control circuit 230 are connected to the input / output terminals B0 to B3 of the bidirectional balance transceiver 301 as shown in FIGS. Is done. The input / output terminals A0 to A3 of the bidirectional balanced transceiver 301 are connected to the first to fourth connection terminals of the terminal group 303, respectively. That is, the input / output terminal GMA31 / GRB3 to the input / output terminal GMA28 / GRB0 of the display control circuit 230 are connected to the first to fourth connection terminals of the terminal group 303 via the bidirectional balance transceiver 301, respectively. You.

また、表示制御回路230の出力端子GMA27〜出力端子GMA2は、端子群303の第9接続端子〜第34接続端子にそれぞれ接続され、CGメモリチップイネーブル出力端子GCE_0及びCGメモリチップイネーブル出力端子GCE_1は、端子群303の第35接続端子及び第36接続端子にそれぞれ接続される。さらに、表示制御回路230の複数のデータバス入力端子は、端子群303の第37接続端子以降の対応する接続端子にそれぞれ接続される。   The output terminals GMA27 to GMA2 of the display control circuit 230 are respectively connected to the ninth to thirty-fourth connection terminals of the terminal group 303, and the CG memory chip enable output terminal GCE_0 and the CG memory chip enable output terminal GCE_1 , And the 35th connection terminal and the 36th connection terminal of the terminal group 303, respectively. Further, the plurality of data bus input terminals of the display control circuit 230 are respectively connected to corresponding connection terminals of the terminal group 303 from the 37th connection terminal.

双方向バランストランシーバ301の制御端子DIRは、端子群303の第5接続端子に接続され、制御端子OEは、AND回路302の出力端子に接続される。AND回路302の一方の入力端子は、CGメモリチップイネーブル出力端子GCE_0に接続され、AND回路302の他方の入力端子は、CGメモリチップイネーブル出力端子GCE_1に接続される。また、サブ基板202の端子群303の第6接続端子及び第7接続端子は、サブ基板202に設けられた電源電圧(+3.3V)端子に接続され、第8接続端子は、サブ基板202に設けられた接地(GND)端子に接続される。   The control terminal DIR of the bidirectional balance transceiver 301 is connected to the fifth connection terminal of the terminal group 303, and the control terminal OE is connected to the output terminal of the AND circuit 302. One input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_0, and the other input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_1. The sixth connection terminal and the seventh connection terminal of the terminal group 303 of the sub-substrate 202 are connected to the power supply voltage (+3.3 V) terminal provided on the sub-substrate 202, and the eighth connection terminal is connected to the sub-substrate 202. It is connected to the provided ground (GND) terminal.

(2)CGROM基板(NOR型)の構成
次に、NOR型のCGROM206aを搭載したCGROM基板204aの内部構成を、図10を参照しながら説明する。
(2) Configuration of CGROM Board (NOR Type) Next, an internal configuration of the CGROM board 204a on which the NOR type CGROM 206a is mounted will be described with reference to FIG.

CGROM基板204aにNOR型のCGROM206aを搭載した場合、CGROM基板204aには、NOR型のCGROM206aとともに、各種信号配線(バス)と、各種バスを介してCGROM206aに接続された複数の接続端子を含む端子群311(第2端子群)とが設けられる。   When the NOR-type CGROM 206a is mounted on the CGROM board 204a, the CGROM board 204a has various signal wirings (buses) and terminals including a plurality of connection terminals connected to the CGROM 206a via the various buses, together with the NOR-type CGROM 206a. And a group 311 (second terminal group).

CGROM基板204aに設けられた端子群311中の第1接続端子〜第4接続端子及び第9接続端子以降の接続端子は、CGROM206aに接続される。   The first to fourth connection terminals and the connection terminals after the ninth connection terminal in the terminal group 311 provided on the CGROM board 204a are connected to the CGROM 206a.

なお、図10に示す例では、CGROM206aは、NOR型フラッシュメモリ(ランダムアクセス方式のフラッシュメモリ)であるので、端子群311中の第1接続端子〜第4接続端子及び第9接続端子〜第34接続端子は、CGROM206aのアドレスバスの入力端子(不図示)に接続される。また、端子群311中の第35接続端子及び第36接続端子は、CGROM206aのCGメモリチップイネーブル入力端子(不図示)に接続され、第37接続端子以降の接続端子は、表示制御回路230がCGROM206aから画像データ(動画/静止画の圧縮データ)を取得する際に用いられるCGROM206aのデータ出力端子に接続される。   In the example shown in FIG. 10, the CGROM 206a is a NOR type flash memory (a random access type flash memory), so the first to fourth connection terminals and the ninth to 34th connection terminals in the terminal group 311 are provided. The connection terminal is connected to an input terminal (not shown) of an address bus of the CGROM 206a. The 35th connection terminal and the 36th connection terminal in the terminal group 311 are connected to a CG memory chip enable input terminal (not shown) of the CGROM 206a, and the connection terminals after the 37th connection terminal are connected to the CGROM 206a by the display control circuit 230. Is connected to a data output terminal of the CGROM 206a used when acquiring image data (compressed data of moving image / still image) from the CGROM 206a.

また、CGROM基板204aに設けられた端子群311中の第5接続端子(所定の接続端子)は、信号配線W2を介して第8接続端子に接続され、第8接続端子は、CGROM基板204aに設けられた接地(GND)端子に接続される。すなわち、CGROM206aがNOR型フラッシュメモリである場合には、第5接続端子は、信号配線W2を介して接地される。さらに、端子群311中の第6接続端子及び第7接続端子は、CGROM基板204aに設けられた電源電圧(+3.3V)端子に接続される。   The fifth connection terminal (predetermined connection terminal) in the terminal group 311 provided on the CGROM board 204a is connected to the eighth connection terminal via the signal wiring W2, and the eighth connection terminal is connected to the CGROM board 204a. It is connected to the provided ground (GND) terminal. That is, when the CGROM 206a is a NOR flash memory, the fifth connection terminal is grounded via the signal wiring W2. Further, the sixth connection terminal and the seventh connection terminal in the terminal group 311 are connected to a power supply voltage (+3.3 V) terminal provided on the CGROM board 204a.

端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204aをサブ基板202に接続(装着)する際には、CGROM基板204aの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図10に示すように、CGROM基板204aの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。   The number of connection terminals included in the terminal group 311 is the same as the number of connection terminals of the CGROM board connection terminal group 303 provided on the sub-board 202. When connecting (attaching) the CGROM board 204a to the sub-board 202, the two boards are connected such that the connection terminals of the CGROM board 204a are connected to the connection terminals of the sub-board 202 having the same terminal number. That is, as shown in FIG. 10, the first connection terminal, the second connection terminal,..., The 37th connection terminal of the CGROM board 204a are replaced with the first connection terminal, the second connection terminal,. 37 connection terminals, respectively.

(3)CGROM基板(NAND型)の構成
次に、NAND型のCGROM206bを搭載したCGROM基板204bの内部構成を、図11を参照しながら説明する。なお、図11に示すCGROM基板204bの構成において、図10に示すNOR型のCGROM206aを搭載したCGROM基板204aと同じ構成には同じ符号を付して示す。
(3) Configuration of CGROM Board (NAND Type) Next, an internal configuration of the CGROM board 204b on which the NAND type CGROM 206b is mounted will be described with reference to FIG. In the configuration of the CGROM board 204b shown in FIG. 11, the same components as those of the CGROM board 204a having the NOR type CGROM 206a shown in FIG.

CGROM基板204bにNAND型のCGROM206bを搭載した場合、CGROM基板204bには、NAND型のCGROM206bとともに、その周辺回路として、トランジスタ回路312が設けられる。また、CGROM基板204bには、各種信号配線(バス)と、各種バスを介してCGROM206bに直接的又は間接的に接続された複数の接続端子を含む端子群311(第2端子群)とが設けられる。   When the NAND CGROM 206b is mounted on the CGROM board 204b, the CGROM board 204b is provided with a transistor circuit 312 as a peripheral circuit along with the NAND CGROM 206b. The CGROM board 204b is provided with various signal wirings (buses) and a terminal group 311 (second terminal group) including a plurality of connection terminals connected directly or indirectly to the CGROM 206b via the various buses. Can be

CGROM基板204bの端子群311中の第1接続端子〜第4接続端子は、トランジスタ回路312のドレイン端子に接続される。なお、トランジスタ回路312のゲート端子はCGROM206bに接続され、ソース端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。すなわち、第1接続端子〜第4接続端子はトランジスタ回路312を介してCGROM206bに接続される。   The first to fourth connection terminals in the terminal group 311 of the CGROM board 204b are connected to the drain terminal of the transistor circuit 312. Note that the gate terminal of the transistor circuit 312 is connected to the CGROM 206b, and the source terminal is connected to a ground (GND) terminal provided on the CGROM substrate 204b. That is, the first to fourth connection terminals are connected to the CGROM 206b via the transistor circuit 312.

なお、図11に示す例では、CGROM206bは、NAND型フラッシュメモリ(シーケンシャルアクセス方式のフラッシュメモリ)であるので、トランジスタ回路312のゲート端子、すなわち、端子群311中の第1接続端子〜第4接続端子は、CGROM206bに設けられたレディ/ビジー出力端子(不図示)に接続される。   In the example shown in FIG. 11, the CGROM 206b is a NAND flash memory (sequential access type flash memory), so the gate terminal of the transistor circuit 312, that is, the first to fourth connection terminals in the terminal group 311 are connected. The terminal is connected to a ready / busy output terminal (not shown) provided in the CGROM 206b.

また、CGROM基板204bの端子群311中の第5接続端子(所定の接続端子)は、信号配線W3を介して第6接続端子及び第7接続端子に接続され、第6接続端子及び第7接続端子は、CGROM基板204bに設けられた電源電圧(+3.3V)端子に接続される。すなわち、CGROM206bがNAND型フラッシュメモリである場合には、第5接続端子は、信号配線W3を介して電源電圧(+3.3V)端子に接続される。   The fifth connection terminal (predetermined connection terminal) in the terminal group 311 of the CGROM board 204b is connected to the sixth connection terminal and the seventh connection terminal via the signal wiring W3, and the sixth connection terminal and the seventh connection terminal are connected. The terminal is connected to a power supply voltage (+3.3 V) terminal provided on the CGROM board 204b. That is, when the CGROM 206b is a NAND flash memory, the fifth connection terminal is connected to the power supply voltage (+3.3 V) terminal via the signal wiring W3.

また、CGROM基板204bの端子群311中の第8接続端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。   The eighth connection terminal in the terminal group 311 of the CGROM board 204b is connected to a ground (GND) terminal provided on the CGROM board 204b.

さらに、CGROM基板204bの端子群311中の第9接続端子以降の接続端子は、CGROM206bに接続される。この際、第9接続端子〜第34接続端子は、CGROM206bに設けられたアドレスに関するデータの入力端子(不図示)に接続され、第35接続端子及び第36接続端子は、CGROM206bに設けられたCGメモリチップイネーブル入力端子に接続される。また、第37接続端子以降の接続端子は、表示制御回路230がCGROM206bから画像データ(動画/静止画の圧縮データ)を取得する際に使用されるCGROM206bのデータ出力端子(不図示)に接続される。   Further, the connection terminals after the ninth connection terminal in the terminal group 311 of the CGROM board 204b are connected to the CGROM 206b. At this time, the ninth to thirty-fourth connection terminals are connected to input terminals (not shown) of data relating to addresses provided in the CGROM 206b, and the thirty-fifth connection terminal and the thirty-sixth connection terminal are connected to the CG ROM 206b. Connected to memory chip enable input terminal. The connection terminals after the 37th connection terminal are connected to a data output terminal (not shown) of the CGROM 206b used when the display control circuit 230 acquires image data (compressed data of moving image / still image) from the CGROM 206b. You.

なお、CGROM基板204bにNAND型のCGROM206bが搭載された場合においても、CGROM基板204bの端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204bをサブ基板202に接続(装着)する際には、CGROM基板204bの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図11に示すように、CGROM基板204bの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。   Even when the NAND-type CGROM 206b is mounted on the CGROM board 204b, the number of connection terminals included in the terminal group 311 of the CGROM board 204b is the same as that of the CGROM board connection terminal group 303 provided on the sub-board 202. Same as the number of connection terminals. When connecting (attaching) the CGROM board 204b to the sub-board 202, the two boards are connected such that the connection terminals of the CGROM board 204b are connected to the connection terminals of the sub-board 202 having the same terminal number. That is, as shown in FIG. 11, the first connection terminal, the second connection terminal,..., The thirty-seventh connection terminal of the CGROM board 204b are replaced with the first connection terminal, the second connection terminal,. 37 connection terminals, respectively.

[表示制御回路及びCGROM間の通信動作]
次に、図10〜図13を参照しながら、表示制御回路230がCGROMから画像データ(動画/静止画の圧縮データ)を取得する際の動作を説明する。なお、図12は、サブ基板202に設けられたAND回路302における入力信号と出力信号との対応関係を示す真理値表であり、図13は、サブ基板202に設けられた双方向バランストランシーバ301における、制御端子OE及び制御端子DIRに印加される信号レベルと、通信方向との対応関係を示す真理値表である。
[Communication operation between display control circuit and CGROM]
Next, an operation when the display control circuit 230 acquires image data (compressed data of moving image / still image) from the CGROM will be described with reference to FIGS. FIG. 12 is a truth table showing the correspondence between input signals and output signals in the AND circuit 302 provided on the sub-board 202. FIG. 13 is a bidirectional balanced transceiver 301 provided on the sub-board 202. 5 is a truth table showing the correspondence between the signal levels applied to the control terminal OE and the control terminal DIR and the communication direction.

(1)AND回路及び双方向バランストランシーバの動作
AND回路302は、図12に示すように、両方の入力端子にHIGHレベルの信号(電圧信号)が入力された場合にのみ、双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号を出力し、それ以外の入力条件では、制御端子OEにLOWレベルの信号を出力する。
(1) Operation of AND Circuit and Bidirectional Balanced Transceiver As shown in FIG. 12, the AND circuit 302 operates as a bidirectional balanced transceiver 301 only when a HIGH-level signal (voltage signal) is input to both input terminals. A high-level signal is output to the control terminal OE, and a low-level signal is output to the control terminal OE under other input conditions.

双方向バランストランシーバ301は、図13に示すように、制御端子OEにLOWレベルの信号(電圧信号)が入力され、且つ、制御端子DIRにLOWレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3を出力端子として作用させ、入出力端子B0〜入出力端子B3を入力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、表示制御回路230からCGROMに向かう方向になる。   As shown in FIG. 13, the bidirectional balance transceiver 301 receives a LOW level signal (voltage signal) at the control terminal OE and a LOW level signal at the control terminal DIR, as shown in FIG. The input / output terminals A0 to A3 of 301 function as output terminals, and the input / output terminals B0 to B3 function as input terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is a direction from the display control circuit 230 to the CGROM.

また、双方向バランストランシーバ301は、制御端子OEにLOWレベルの信号が入力され、且つ、制御端子DIRにHIGHレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3を入力端子として作用させ、入出力端子B0〜入出力端子B3を出力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、CGROMから表示制御回路230に向かう方向になる。   In addition, when a low-level signal is input to the control terminal OE and a high-level signal is input to the control terminal DIR, the bidirectional balance transceiver 301 receives input / output terminals A0 to A0 of the bidirectional balance transceiver 301. The terminal A3 functions as an input terminal, and the input / output terminals B0 to B3 function as output terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is a direction from the CGROM to the display control circuit 230.

なお、双方向バランストランシーバ301の制御端子OEに入力される信号レベルと制御端子DIRに入力される信号レベルとの組み合わせが上記以外の組み合わせである場合(双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号が入力された場合)には、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3は、HIGHインピーダンス状態(図13中の「Z」)、すなわち、開放状態と同等の状態となり、表示制御回路230及びCGROM間で通信は行われない。   When the combination of the signal level input to the control terminal OE of the bidirectional balance transceiver 301 and the signal level input to the control terminal DIR is a combination other than the above (the control terminal OE of the bidirectional balance transceiver 301 is set to HIGH). When a level signal is input, the input / output terminals A0 to A3 and the input / output terminals B0 to B3 of the bidirectional balance transceiver 301 are in a HIGH impedance state (“Z” in FIG. 13). That is, the state is equivalent to the open state, and no communication is performed between the display control circuit 230 and the CGROM.

(2)表示制御回路及びCGROM(NOR型)間の通信動作
ここで、まず、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続(装着)した場合を考える。
(2) Communication operation between display control circuit and CGROM (NOR type) Here, first, a case where a CGROM board 204a on which a NOR type CGROM 206a is mounted is connected (mounted) to the sub-board 202 will be considered.

この場合、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子GCE_0,GCE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。なお、CGメモリチップイネーブル出力端子GCE_0,GCE_1の信号レベルは、ハードウェアの初期化処理(後述の図79参照)において設定される。   In this case, in the present embodiment, a LOW level signal is output from at least one of the two CG memory chip enable output terminals GCE_0 and GCE_1 of the display control circuit 230. A level signal is input. Note that the signal levels of the CG memory chip enable output terminals GCE_0 and GCE_1 are set in hardware initialization processing (see FIG. 79 described later).

本実施形態では、CGROM(記憶手段)の種類に応じて、副制御回路200により予め設定される、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)からの出力信号の振幅値が異なるので、表示制御回路230に設けられたCGメモリチップイネーブル出力端子GCE_0,GCE_1から出力される信号の振幅値が記憶手段の種類に応じて出力される変化する。しかしながら、「CGROM(記憶手段)の種類に応じて出力される信号の振幅値が変化する」態様は、この態様に限定されない。後述の変形例7で説明するように、表示制御回路230が、接続された記憶手段の種類を検出し、該検出結果に基づいて、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)から出力される信号の振幅値を設定してもよい。   In the present embodiment, the amplitude values of the output signals from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals), which are preset by the sub-control circuit 200, differ depending on the type of CGROM (storage means). The amplitude value of the signal output from the CG memory chip enable output terminals GCE_0 and GCE_1 provided in the display control circuit 230 changes according to the type of the storage means. However, the mode in which the amplitude value of a signal output according to the type of CGROM (storage means) is not limited to this mode. As will be described in a modified example 7 described later, the display control circuit 230 detects the type of the connected storage unit and, based on the detection result, switches the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals). The amplitude value of the output signal may be set.

また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図10に示すように、CGROM基板204aの第5接続端子及び信号配線W2を介して接地されるので、制御端子DIRにはLOWレベルの信号が入力される。   Further, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balance transceiver 301 is connected is grounded via the fifth connection terminal of the CGROM board 204a and the signal wiring W2, as shown in FIG. Therefore, a LOW level signal is input to the control terminal DIR.

それゆえ、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続した場合には、図13に示すように、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は出力端子として作用し、入出力端子B0〜入出力端子B3は入力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206a間の通信方向は、表示制御回路230からCGROM206aに向かう方向になる。   Therefore, when the CGROM board 204a on which the NOR type CGROM 206a is mounted is connected to the sub-board 202, the input / output terminals A0 to A3 of the bidirectional balance transceiver 301 are output terminals as shown in FIG. The input / output terminals B0 to B3 act as input terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206a in the bidirectional balance transceiver 301 is a direction from the display control circuit 230 to the CGROM 206a.

この場合、サブ基板202の第1接続端子〜第4接続端子及びCGROM基板204aの第1接続端子〜第4接続端子を介して接続された信号配線をアドレスバスとして使用することができ、表示制御回路230は、NOR型のCGROM206aに対して正常に、メモリのアドレス指定動作を実行することができる。その結果、表示制御回路230は、アドレスバスを介して直接アドレス指定を行い、データの読み出し動作を行うことができる。   In this case, signal wiring connected via the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204a can be used as an address bus, and display control can be performed. The circuit 230 can normally execute a memory addressing operation on the NOR-type CGROM 206a. As a result, the display control circuit 230 can directly specify an address via the address bus and perform a data read operation.

(3)表示制御回路及びCGROM(NAND型)間の通信動作
次に、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続(装着)した場合を考える。
(3) Communication operation between display control circuit and CGROM (NAND type) Next, a case where a CGROM board 204b on which a NAND type CGROM 206b is mounted is connected (mounted) to the sub-board 202 will be considered.

この場合においても、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子CGE_0,CGE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。すなわち、本実施形態では、CGROMの種類がNOR型及びNAND型のいずれであっても、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図11に示すように、CGROM基板204bの第5接続端子及び信号配線W3を介して電源電圧(+3.3V)端子に接続されるので、制御端子DIRにはHIGHレベルの信号が入力される。   Also in this case, in the present embodiment, a LOW level signal is output from at least one of the two CG memory chip enable output terminals CGE_0 and CGE_1 of the display control circuit 230. Is a LOW level signal. That is, in this embodiment, a LOW level signal is input to the control terminal OE of the bidirectional balance transceiver 301 regardless of the type of the CGROM, either the NOR type or the NAND type. As shown in FIG. 11, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balanced transceiver 301 is connected is connected to the fifth connection terminal of the CGROM board 204b and the power supply voltage (signal line W3). + 3.3V) terminal, so that a HIGH level signal is input to the control terminal DIR.

それゆえ、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続した場合には、図13に示すように、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は入力端子として作用し、入出力端子B0〜入出力端子B3は出力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206b間の通信方向は、CGROM206bから表示制御回路230に向かう方向になる。   Therefore, when the CGROM board 204b on which the NAND type CGROM 206b is mounted is connected to the sub-board 202, the input / output terminals A0 to A3 of the bidirectional balance transceiver 301 are used as input terminals as shown in FIG. The input / output terminals B0 to B3 act as output terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206b in the bidirectional balance transceiver 301 is a direction from the CGROM 206b to the display control circuit 230.

この場合、サブ基板202の第1接続端子〜第4接続端子及びCGROM基板204bの第1接続端子〜第4接続端子を介して接続された信号配線をレディ/ビジー信号の通信配線として使用することができる。すなわち、この場合、NAND型のCGROM206bからシーケンシャルアクセス方式でデータを読み出す際に表示制御回路230が参照するレディ/ビジー信号のCGROM206から表示制御回路230への送信処理が実行可能になる。この結果、表示制御回路230は、NAND型のCGROM206bに対して正常に、メモリの状態(レディ/ビジー状態)の取得動作を実行することができる。   In this case, signal wirings connected via the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204b are used as communication wirings for ready / busy signals. Can be. That is, in this case, it becomes possible to execute a transmission process from the CGROM 206 to the display control circuit 230 of a ready / busy signal referred to by the display control circuit 230 when reading data from the NAND CGROM 206b by the sequential access method. As a result, the display control circuit 230 can normally execute the operation of acquiring the memory state (ready / busy state) for the NAND-type CGROM 206b.

上述のように、本実施形態では、CGROMの種類が変わっても、サブ基板202の構成を変えることなく、表示制御回路230及びCGROM間の通信動作を正常に実行することができる。それゆえ、本実施形態では、例えば、データ容量、通信速度、価格等を考慮して、最適なCGROMを選択することができる。また、例えば、新たなパチンコ遊技機1を作製する際に、データ容量、通信速度等の条件から過去に作製されたパチンコ遊技機で使用されたサブ基板202を流用し、CGROMの種類だけを変更するような場合であっても、容易に対処することができる。すなわち、本実施形態のパチンコ遊技機1では、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機1の拡張性を担保することができる。   As described above, in the present embodiment, even if the type of the CGROM changes, the communication operation between the display control circuit 230 and the CGROM can be performed normally without changing the configuration of the sub-board 202. Therefore, in the present embodiment, an optimal CGROM can be selected in consideration of, for example, data capacity, communication speed, price, and the like. Also, for example, when manufacturing a new pachinko gaming machine 1, only the type of CGROM is changed by diverting the sub-board 202 used in the pachinko gaming machine manufactured in the past from conditions such as data capacity and communication speed. Can be easily dealt with. That is, in the pachinko gaming machine 1 of the present embodiment, the CGROM can be selected according to the embodiment, and the expandability of the pachinko gaming machine 1 can be secured.

さらに、本実施形態では、双方向バランストランシーバ301を用いることにより、サブ基板202の端子群303中の第1接続端子〜第4接続端子、並びに、CGROM基板204の端子群311中の第1接続端子〜第4接続端子を、データの入出力兼用端子として用いることができる。この場合、サブ基板202及びCGROM基板204の第1接続端子〜第4接続端子に対応するデータの入力用端子及び出力用端子を別個に設ける必要がなく、サブ基板202及びCGROM基板204の省スペース化を図ることができる。   Further, in the present embodiment, by using the bidirectional balanced transceiver 301, the first to fourth connection terminals in the terminal group 303 of the sub-board 202 and the first connection terminal in the terminal group 311 of the CGROM board 204 are used. The terminal to the fourth connection terminal can be used as data input / output terminals. In this case, it is not necessary to separately provide a data input terminal and an output terminal corresponding to the first to fourth connection terminals of the sub-board 202 and the CGROM board 204. Can be achieved.

なお、上述のように、本実施形態では、双方向バランストランシーバ301により、CGROMの種類に応じて、表示制御回路230及びCGROM間の「通信形態」を切り替えることができる。ただし、本明細書でいう表示制御回路230及びCGROM間の「通信形態」とは、表示制御回路230及びCGROM間における各種情報の送受信態様全般を意味する。   As described above, in the present embodiment, the “communication mode” between the display control circuit 230 and the CGROM can be switched by the bidirectional balance transceiver 301 according to the type of the CGROM. However, the “communication form” between the display control circuit 230 and the CGROM as referred to in this specification means the overall transmission and reception of various information between the display control circuit 230 and the CGROM.

例えば、本明細書でいう表示制御回路230及びCGROM間における「通信形態」には、表示装置13で演出動作に関する情報を表示する際に必要となるデータ(画像データ(動画/静止画の圧縮データ))の表示制御回路230及びCGROM間における送受信態様だけでなく、CGROM内に格納されている該データのアドレスを指定する情報を表示制御回路230及びCGROM間で通信する際の送受信態様や、表示制御回路230がCGROMからレディ/ビジー信号を受信する際の送受信態様なども含む意味である。なお、本発明はこれに限定されず、本明細書でいう「通信形態」が、CGROMの種類に応じて情報の送受信態様が変化する部分の通信形態のみを意味するものであってもよい。   For example, the “communication form” between the display control circuit 230 and the CGROM referred to in the present specification includes data (image data (compressed data of moving image / still image) Not only the transmission / reception mode between the display control circuit 230 and the CGROM, but also the transmission / reception mode when information specifying the address of the data stored in the CGROM is communicated between the display control circuit 230 and the CGROM, and This also includes a transmission / reception mode when the control circuit 230 receives a ready / busy signal from the CGROM. Note that the present invention is not limited to this, and the “communication form” referred to in the present specification may mean only the communication form of a portion where the information transmission / reception mode changes according to the type of CGROM.

<遊技状態の種別>
次に、メインCPU71で制御及び管理される遊技状態の種別について説明する。
<Type of game state>
Next, the types of gaming states controlled and managed by the main CPU 71 will be described.

本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、賞球の期待度が互いに異なる「大当り遊技状態」(特別遊技状態)及び「小当り遊技状態」(特定遊技状態)がある。「大当り遊技状態」は、第1大入賞口53又は第2大入賞口54のシャッタの開放期間(すなわち、1ラウンドの期間)が長い(例えば30sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できる遊技状態である。すなわち、「大当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって有利な状態となる。   In the present embodiment, the types of gaming states controlled and managed by the main CPU 71 include a “big hit gaming state” (special gaming state) and a “small hitting gaming state” (specific gaming state) having mutually different degrees of expectation of prize balls. There is. The “big hit gaming state” is a gaming state in which a round game occurs in which the opening period (that is, one round period) of the shutter of the first big winning opening 53 or the second big winning opening 54 is long (for example, 30 seconds), This is a game state in which a large prize ball can be expected for the player. That is, in the "big hit gaming state", the repeated state of the open state and the closed state of the shutter of the special winning opening becomes a state advantageous to the player.

一方、「小当り遊技状態」は、「大当り遊技状態」に比べて1ラウンドの期間が短い(例えば1.8sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できない遊技状態である。すなわち、「小当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって不利な状態となる。   On the other hand, the “small hit gaming state” is a gaming state in which a round game occurs in which one round is shorter (for example, 1.8 sec) than the “big hit gaming state”, and a large prize ball cannot be expected for the player. It is a game state. That is, in the "small hitting game state", the repeated state of the open state and the closed state of the shutter of the big winning port is disadvantageous for the player.

また、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、「大当り」の当選確率が互いに異なる「確変遊技状態」(高確率遊技状態)及び「通常遊技状態」(低確率遊技状態)がある。   In the present embodiment, the types of game states controlled and managed by the main CPU 71 are “probable change game state” (high-probability game state) and “normal game state” (low Probability game state).

「確変遊技状態」は、「大当り」の当選確率(本実施形態では1/131)が高い遊技状態である。一方、「通常遊技状態」は、「確変遊技状態」に比べて「大当り」の当選確率(本実施形態では1/392)が低い遊技状態である。   The “probable change game state” is a game state in which the winning probability of “big hit” (1/131 in the present embodiment) is high. On the other hand, the “normal gaming state” is a gaming state in which the winning probability of “big hit” (1/392 in the present embodiment) is lower than the “probable changing gaming state”.

さらに、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、普通図柄の当選確率(普通図柄が「当り」の態様になる確率)が互いに異なる「時短遊技状態」(高入賞遊技状態)及び「非時短遊技状態」(低入賞遊技状態)がある。   Further, in the present embodiment, as the types of the game state controlled and managed by the main CPU 71, the normal symbol winning probability (the probability that the normal symbol becomes a “hit”) is different from each other in the “time reduction gaming state” (high). (A winning game state) and a "non-time saving game state" (a low winning game state).

本明細書でいう「時短遊技状態」とは、普通図柄の当選確率が高い遊技状態のことである。すなわち、「時短遊技状態」は、第2始動口45に設けられた普通電動役物46(羽根部材)が開放状態になり易い遊技状態(第2始動口入賞が発生し易い遊技状態)であり、遊技者にとって有利な遊技状態である。なお、「時短遊技状態」は、「大当り」が決定された場合、又は、後述する所定の時短回数分の特別図柄の変動表示が実行された場合に終了する。また、時短遊技状態では、該状態中に実行される特別図柄の変動表示を行う時間である変動時間として、通常遊技状態中に選択される変動時間よりも短い変動時間が選択され易くなるように制御されていてもよい。このような制御により、時短遊技状態において通常遊技状態中よりも変動時間の短縮を行い、単位時間当たりの遊技回数を増やすことによって、遊技者に有利な遊技状態を付与してもよい。   The "time-saving gaming state" in this specification is a gaming state in which the winning probability of a normal symbol is high. That is, the “time-saving gaming state” is a gaming state in which the ordinary electric accessory 46 (blade member) provided in the second starting port 45 is likely to be in an open state (a gaming state in which a second starting port winning is likely to occur). , A game state that is advantageous for the player. The “time saving game state” ends when “big hit” is determined or when a special symbol variation display for a predetermined number of time savings described later is executed. Further, in the time-saving gaming state, as a varying time that is a time for performing a variable display of a special symbol executed during the state, a variation time shorter than the variation time selected during the normal gaming state is easily selected. It may be controlled. With such control, the fluctuation time may be reduced in the time-saving gaming state compared to the normal gaming state, and the number of games per unit time may be increased to provide a gaming state advantageous to the player.

一方、「非時短(時短なし)遊技状態」とは、普通図柄の当選確率が「時短遊技状態」に比べて低い遊技状態のことである。それゆえ、「非時短遊技状態」は、普通電動役物46(羽根部材)が開放状態になり難い遊技状態(第2始動口入賞が発生し難い遊技状態)であり、遊技者にとって不利な遊技状態である。   On the other hand, the “non-time-saving (no time-saving) gaming state” is a gaming state in which the winning probability of a normal symbol is lower than the “time-saving gaming state”. Therefore, the “non-time-saving gaming state” is a gaming state in which the ordinary electric accessory 46 (blade member) is unlikely to be in an open state (a gaming state in which it is difficult for the second starting opening prize to occur), and is a disadvantageous game for the player State.

そして、本実施形態では、「大当り遊技状態」及び「小当り遊技状態」以外の上述した遊技状態の各種組合せの遊技状態が設けられる。具体的には、本実施形態では、「確変遊技状態」と「時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短あり」の状態という)、及び、「確変遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短なし」の状態という)が設けられる。なお、「高確時短なし」の状態では、遊技状態が「確変遊技状態」であるか否かを遊技者が判別することが難しいので、ここでは、このような遊技状態を「潜確遊技状態」ともいう。また、本実施形態では、「通常遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「低確時短なし」の状態という)、及び、「通常遊技状態」と「時短遊技状態」とが同時に発生するような遊技状態(以下、「低確時短あり」の状態という)も設けられる。   In the present embodiment, game states of various combinations of the above-described game states other than the “big hit game state” and the “small hit game state” are provided. Specifically, in the present embodiment, a game state in which a “probable change game state” and a “time saving game state” occur simultaneously (hereinafter, referred to as a “high accuracy time reduction state”) and a “probability change game state” A game state in which the “non-time saving game state” and the “non-time saving game state” occur simultaneously is provided (hereinafter, referred to as “high accuracy time saving no state”). In the state of "no high probability time saving", it is difficult for the player to determine whether or not the game state is the "probable change game state". Also called. Further, in the present embodiment, a gaming state in which a “normal gaming state” and a “non-time saving gaming state” occur simultaneously (hereinafter, referred to as a “low accuracy time saving no state”), and a “normal gaming state” and a “time saving A game state in which the "game state" occurs at the same time (hereinafter, referred to as a "low-probability state" state) is also provided.

<メインROMに記憶されているデータテーブルの構成>
次に、図14〜図23を参照しながら、主制御回路70のメインROM72に記憶される各種データテーブルの構成について説明する。
<Configuration of Data Table Stored in Main ROM>
Next, the configuration of various data tables stored in the main ROM 72 of the main control circuit 70 will be described with reference to FIGS.

[大当り乱数判定テーブル(第1始動口入賞時)]
まず、図14を参照して、大当り乱数判定テーブル(第1始動口入賞時)について説明する。大当り乱数判定テーブル(第1始動口入賞時)は、第1始動口44に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」、「小当り」及び「ハズレ」のいずれかを抽選により決定する際に参照されるテーブルである。
[Big hit random number determination table (at the time of winning the first opening)]
First, the big hit random number determination table (at the time of winning the first starting opening) will be described with reference to FIG. The big hit random number determination table (at the time of the first starting mouth winning) is based on the big hit determining random number value obtained when the game ball enters (wins) the first starting mouth 44, and the "big hit", "small hit" And a table that is referred to when any one of “miss” and “loss” is determined by lottery.

なお、大当り判定用乱数値は、始動口入賞を契機に行われる抽選結果を判定するための乱数値であり、より具体的には、特別図柄(第1特別図柄及び第2特別図柄)の抽選結果を示す乱数値である。また、本実施形態では、大当り判定用乱数値(特別図柄の抽選用乱数値)は、0〜65535(65536種類)の中から選ばれる。   In addition, the random number value for jackpot determination is a random number value for determining a lottery result performed at the time of starting opening prize, and more specifically, a lottery of special symbols (first special symbol and second special symbol). This is a random value indicating the result. In the present embodiment, the random number for jackpot determination (the random number for lottery of a special symbol) is selected from 0 to 65535 (65536 types).

本実施形態では、第1始動口44に遊技球が入賞した場合、「大当り」、「小当り」及び「ハズレ」のいずれかが抽選により決定される。それゆえ、大当り乱数判定テーブル(第1始動口入賞時)には、図14に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」、「小当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」、「小当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。なお、確変フラグは、メインRAM73に格納された管理フラグの一つであり、遊技状態が「確変遊技状態」であるか否かを管理するためのフラグである。遊技状態が「確変遊技状態」である場合には、確定フラグは「1」となる。   In the present embodiment, when a game ball wins in the first starting port 44, one of "big hit", "small hit" and "losing" is determined by lottery. Therefore, as shown in FIG. 14, in the big hit random number determination table (at the time of winning the first starting opening), for each value of the probability change flag (“0 (= off)” or “1 (= on)”), “ The range of the random number for big hit determination in which the winning of each of "big hit", "small hit" and "losing" is determined, and the corresponding judgment value data ("big hit judgment value data", "small hit judgment value data" and The relationship with any one of the “loss determination value data” is defined. The probable change flag is one of the management flags stored in the main RAM 73, and is a flag for managing whether the game state is the “probable change game state”. When the game state is the “probable change game state”, the confirmation flag is “1”.

本実施形態では、図14に示すように、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図14中の「選択率」)は、167/65536となる。   In the present embodiment, as shown in FIG. 14, when the first starting port 44 wins, the probability change flag is “0”, and the random number for jackpot determination is any one of “777” to “943”. , "Big hit" is won, and "big hit determination value data" is determined. That is, in this case, the winning probability of “big hit” (“selection rate” in FIG. 14) is 167/65536.

また、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となる。   If the probability variable flag is “0” and the big hit determination random number is any one of “1” to “300” when the first starting port 44 wins, “small hit” is won, and “ Small hit determination value data "is determined. That is, the winning probability of “small hit” in this case is 300/65536.

さらに、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。   Further, when the first starting port 44 wins, if the probability variable flag is “0” and the random number value for jackpot determination is not any of “1” to “300” or “777” to “943”, “losing” is performed. "Is won, and" losing determination value data "is determined.

一方、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図14に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図14中の「選択率」)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。   On the other hand, if the probability change flag is “1” and the random number for jackpot determination is any one of “777” to “1277” at the time of winning the first starting port 44, as shown in FIG. "Is won, and" big hit determination value data "is determined. That is, in this case, the winning probability of “big hit” (“selection rate” in FIG. 14) is 500/65536, which is higher than that when the probability change flag is “0”.

また、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となり、確変フラグが「0」である場合のそれと同じになる。   In addition, when the first starting port 44 wins, if the probability variable flag is “1” and the random number for jackpot determination is any of “1” to “300”, “small hit” is won, and “ Small hit determination value data "is determined. That is, the winning probability of “small hit” in this case is 300/65536, which is the same as that when the probability change flag is “0”.

さらに、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「1277」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。   Furthermore, if the probability change flag is “1” and the big hit determination random number is not one of “1” to “300” or “777” to “1277” at the time of winning the first starting opening 44, “losing” is performed. "Is won, and" losing determination value data "is determined.

上述のように、本実施形態では、第1始動口44に遊技球が入賞した場合には、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、遊技状態が「確変遊技状態」である時に第1始動口44に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。   As described above, in the present embodiment, when a game ball wins in the first starting port 44, the selection rate (big hit probability) depends on whether or not the game state at the time of winning is the “probable change game state”. fluctuate. Specifically, the probability of a big hit when a gaming ball is won at the first starting port 44 when the gaming state is the “probable-variable gaming state” is about three times that when the gaming state is not the “probable-variable gaming state”. Get higher.

[大当り乱数判定テーブル(第2始動口入賞時)]
次に、図15を参照して、大当り乱数判定テーブル(第2始動口入賞時)について説明する。大当り乱数判定テーブル(第2始動口入賞時)は、第2始動口45に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」か否かの抽選を行う場合に参照されるテーブルである。
[Big hit random number determination table (at the time of winning the second opening)]
Next, the big hit random number determination table (at the time of winning the second starting opening) will be described with reference to FIG. The big hit random number determination table (at the time of winning the second starting opening) is a lottery based on the big hit determining random value acquired when the game ball enters (wins) the second starting opening 45. This is a table that is referred to when performing.

本実施形態では、第2始動口45に遊技球が入賞した場合、「大当り」及び「ハズレ」のいずれかが抽選により決定される。なお、第2始動口45に遊技球が入賞した場合には、「小当り」は当選しない。それゆえ、大当り乱数判定テーブル(第2始動口入賞時)には、図15に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。   In the present embodiment, when a game ball wins in the second starting port 45, one of "big hit" and "losing" is determined by lottery. If a game ball has won the second starting port 45, "small hit" is not won. Therefore, as shown in FIG. 15, in the big hit random number determination table (at the time of winning the second starting opening), for each value of the probability change flag (“0 (= off)” or “1 (= on)”), “ Relationship between the range of the random number for the jackpot determination in which the winning of each of "big hit" and "losing" is determined and the corresponding determination value data (either "big hit determination value data" or "losing determination value data") Is defined.

本実施形態では、図15に示すように、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図15中の「選択率」)は、167/65536となる。   In the present embodiment, as shown in FIG. 15, when the second starting port 45 wins, when the probability variable flag is “0” and the random number for jackpot determination is any one of “777” to “943”, , "Big hit" is won, and "big hit determination value data" is determined. That is, the winning probability of “big hit” (“selection rate” in FIG. 15) in this case is 167/65536.

また、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。   If the probability variable flag is “0” and the big hit determination random value is not any of “777” to “943” at the time of winning the second starting opening 45, “losing” is won, and “losing determination” is performed. Value data "is determined.

一方、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図15に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(大当り確率)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。   On the other hand, at the time of winning the second starting opening 45, if the probability variable flag is “1” and the random number for jackpot determination is any of “777” to “1277”, as shown in FIG. "Is won, and" big hit determination value data "is determined. That is, the winning probability (big hit probability) of “big hit” in this case is 500/65536, which is higher than that in the case where the probability change flag is “0”.

また、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれでもない場合には、「ハズレ」となり、「ハズレ判定値データ」が決定される。   If the probability change flag is “1” and the random number for jackpot determination is not any one of “777” to “1277” at the time of winning the second starting port 45, “losing” is obtained, and “losing determination value data” Is determined.

上述のように、本実施形態では、第2始動口45に遊技球が入賞した場合にもまた、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、第1始動口44入賞時と同様に、第2始動口45入賞時においても、遊技状態が「確変遊技状態」である時に第2始動口45に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。   As described above, in the present embodiment, the selection rate (big hit probability) also depends on whether or not the gaming state at the time of winning is the “probable changing gaming state” when the gaming ball has won the second starting port 45. Fluctuates. Specifically, similarly to the first starting port 44 winning, even when the second starting port 45 winning, when the game ball wins in the second starting port 45 when the gaming state is the “probable changing game state”. The jackpot probability is about three times higher than when the gaming state is not the “probable changing gaming state”.

[図柄判定テーブル(第1始動口入賞時)]
次に、図16を参照して、図柄判定テーブル(第1始動口入賞時)について説明する。
[Symbol judgment table (at the time of winning the first opening)]
Next, the symbol determination table (at the time of winning the first starting opening) will be described with reference to FIG.

本実施形態では、第1始動口44に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」、「小当り」又は「ハズレ」)と、第1始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第1始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。なお、図柄乱数値は、特別図柄を決定するための乱数値であり、大当り判定用乱数値に基づく抽選の当選種別に関係なく、0〜99(100種類)の中から選ばれる。   In the present embodiment, the winning type (“big hit”, “small hit” or “losing”) of the lottery based on the random number for big hit determination performed when a game ball wins in the first starting port 44, and the first start A special symbol is selected based on a symbol random number value obtained at the time of winning a prize (a symbol random number value for symbol determination). The symbol determination table (at the time of winning the first opening) is a table that is referred to when the special symbol is selected. The symbol random number value is a random number value for determining a special symbol, and is selected from 0 to 99 (100 types) regardless of the winning type of the lottery based on the random number value for jackpot determination.

図柄判定テーブル(第1始動口入賞時)には、図16に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」〜「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。   As shown in FIG. 16, the symbol determination table (at the time of winning the first starting opening) includes a symbol designating command for designating a special symbol for each determination value data indicating a lottery winning type based on the random number value for big hit determination. The relationship between (“zA1” to “zA3”) and the symbol random number value at which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「小当り」(小当り判定値データ)である場合には、選択される図柄指定コマンドは1種類(zA2)であり、必ずその図柄指定コマンド(zA2)が決定される。また、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。   When the winning type of the lottery based on the random number for big hit determination is "small hit" (small hit determination value data), the symbol designating command to be selected is one type (zA2), and the symbol designating command is always required. The command (zA2) is determined. Also, when the winning type of the lottery based on the random number value for jackpot determination is “losing” (losing determination value data), the symbol designating command to be selected is one type (zA3), and the symbol designating command (zA3) is always required. zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図16に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図16中の大当り時選択図柄コマンド)も複数種(「z0」〜「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「40」〜「59」のいずれかである場合には、大当り時選択図柄コマンド「z2」が選択され、その選択率は、20/100となる。   On the other hand, when the winning type of the lottery based on the random number for big hit determination is “big hit” (big hit determination value data), as shown in FIG. 16, there are a plurality of special symbol types to be selected and “big hit”. A plurality of types (“z0” to “z4”) are also prepared for the symbol designating command at the time (the big hit selecting symbol command in FIG. 16). Then, at the time of the "big hit", the determined big hit selection symbol command also changes according to the acquired symbol random number value. For example, when the symbol random number value acquired at the time of “big hit” is any of “40” to “59”, the big hit selection symbol command “z2” is selected, and the selection rate is 20/100. Become.

[図柄判定テーブル(第2始動口入賞時)]
次に、図17を参照して、図柄判定テーブル(第2始動口入賞時)について説明する。
[Symbol judgment table (at the time of winning the second opening)]
Next, the symbol determination table (at the time of winning the second opening) will be described with reference to FIG.

本実施形態では、第2始動口45に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」又は「ハズレ」)と、第2始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第2始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。   In the present embodiment, the winning type ("big hit" or "losing") of the lottery based on the random number value for jackpot determination performed when a game ball wins in the second starting port 45, and acquired at the time of winning the second starting port. The special symbol is selected based on the symbol random number value (the random number value for symbol determination). The symbol determination table (at the time of winning the second starting opening) is a table that is referred to when the special symbol is selected.

図柄判定テーブル(第2始動口入賞時)には、図17に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」及び「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。   As shown in FIG. 17, in the symbol determination table (at the time of winning the second starting opening), a symbol designating command for designating a special symbol for each determination value data indicating a winning type of a lottery based on the random number value for jackpot determination. The relationship between (“zA1” and “zA3”) and the symbol random number value at which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。   In addition, even when the winning type of the lottery based on the random number value for jackpot determination is “losing” (losing determination value data), one symbol design command (zA3) is selected, and the symbol designating command (zA3) is always required. zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図17に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図17中の大当り時選択図柄コマンド)も複数種(「z0」及び「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「29」〜「99」のいずれかである場合には、大当り時選択図柄コマンド「z4」が選択され、その選択率は、80/100となる。   On the other hand, when the winning type of the lottery based on the random number value for jackpot determination is “big hit” (big hit determination value data), as shown in FIG. A plurality of types (“z0” and “z4”) are also prepared for the symbol designating command at the time (the big hit selecting symbol command in FIG. 17). Then, at the time of the "big hit", the determined big hit selection symbol command also changes according to the acquired symbol random number value. For example, when the symbol random number value acquired at the time of “big hit” is any of “29” to “99”, the big hit selection symbol command “z4” is selected, and the selection rate is 80/100. Become.

[大当り種類決定テーブル]
次に、図18〜図21を参照して、大当り種類決定テーブルについて説明する。本実施形態では、図柄判定テーブル(図16及び図17参照)を参照して大当り時選択図柄コマンド(「z0」〜「z4」のいずれか)が決定されると、該決定された大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する。大当り種類決定テーブルは、大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する際に参照されるテーブルである。
[Big hit type determination table]
Next, the big hit type determination table will be described with reference to FIGS. In the present embodiment, when the big hit selection symbol command (any one of “z0” to “z4”) is determined with reference to the symbol determination table (see FIGS. 16 and 17), the determined big hit selection is performed. Based on the symbol command, the type of “big hit” (the content of the big hit game) is determined. The big hit type determination table is a table that is referred to when determining the type of “big hit” (contents of the big hit game) based on the big hit selection symbol command.

また、本実施形態では、「大当り」当選時の遊技状態毎に大当り種類決定テーブルを設ける。図18は、遊技状態が「低確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その1)であり、図19は、遊技状態が「低確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その2)である。また、図20は、遊技状態が「高確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その3)であり、図21は、遊技状態が「高確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その4)である。   In the present embodiment, a big hit type determination table is provided for each game state at the time of "big hit" winning. FIG. 18 is a big hit type determination table (part 1) which is referred to when a "big hit" is won when the gaming state is "low probability time saving", and FIG. 19 shows a gaming state of "low probability time saving". It is a big hit type determination table (No. 2) which is referred to when "big hit" is won when "Yes". FIG. 20 is a big hit type determination table (No. 3) which is referred to when a “big hit” is won when the gaming state is “no high probability time saving”, and FIG. 21 shows a gaming state of “high hit”. It is a jackpot type determination table (No. 4) which is referred to when a "big hit" is won when "sure time is short".

各大当り種類決定テーブルには、大当り時選択図柄コマンド(「z0」〜「z4」)と、「大当り」の種類を決定する各種パラメータとの関係が規定される。「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとしては、時短フラグの値、時短回数、確変フラグの値及び大当り遊技におけるラウンド数が規定される。   In each big hit type determination table, a relationship between a big hit selection symbol command (“z0” to “z4”) and various parameters for determining the type of “big hit” is defined. As various parameters for determining the type of “big hit” (contents of the big hit game), the value of the time saving flag, the number of time savings, the value of the probability change flag, and the number of rounds in the big hit game are defined.

例えば、「高確時短あり」の状態で「大当り」に当選し、且つ、大当り時選択図柄コマンドとして「z1」が決定された場合には、図21に示すように、「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとして、時短フラグ「1」、時短回数「100」、確変フラグ「0」、ラウンド数「10」がセットされる。   For example, when the "big hit" is won in the state of "high accuracy time saving" and "z1" is determined as the big hit selection symbol command, as shown in FIG. As the various parameters for determining the big hit game), a time saving flag “1”, the number of time savings “100”, a probability variable flag “0”, and the number of rounds “10” are set.

なお、各大当り種類決定テーブルに規定されている「ラウンド数」は、大当り遊技において、大入賞口の開放時間が比較的長くなるラウンドの数である。また、「時短フラグ」は、メインRAM73に格納された管理フラグの一つであり、遊技状態が「時短遊技状態」であるか否かを管理するためのフラグである。遊技状態が「時短遊技状態」である場合には、時短フラグは「1(オン)」となる。また、「時短回数」は、「時短遊技状態」において与えられる特別図柄の変動表示の回数である。   The “number of rounds” defined in each of the jackpot type determination tables is the number of rounds in which the opening time of the winning port is relatively long in the jackpot game. The "time reduction flag" is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the gaming state is the "time reduction gaming state". When the game state is the "time reduction game state", the time reduction flag is set to "1 (on)". The “number of times saved” is the number of times the special symbol is fluctuated and displayed in the “time saved gaming state”.

[入賞時演出情報決定テーブル]
次に、図22を参照して、入賞時演出情報決定テーブルについて説明する。
[Winning prize production information decision table]
Next, the winning effect information determination table will be described with reference to FIG.

本実施形態では、主制御回路70(メインCPU71)は、入賞時(始動口入賞時)に決定された当選種別(「大当り」、「小当り」又は「ハズレ」)と、図柄指定コマンド又は大当り時選択図柄コマンドとに基づいて、副制御回路200が演出内容を決定する際に使用する情報を決定する。例えば、副制御回路200において、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容、先読み演出に関する内容等を決定する際に使用される情報が決定される。入賞時演出情報決定テーブルは、入賞時(始動口入賞時)に主制御回路70で取得された情報に基づいて、副制御回路200で実行される演出内容の概要を決定する際に参照されるテーブルである。   In the present embodiment, the main control circuit 70 (main CPU 71) determines the winning type ("big hit", "small hit" or "losing") determined at the time of winning (at the time of starting opening winning), a symbol designation command or a big hit. Based on the time-selection symbol command, the sub-control circuit 200 determines information to be used when determining the effect contents. For example, in the sub-control circuit 200, information used when determining the content related to the color change effect, the content related to the look-ahead effect, and the like of the holding symbol indicating the special symbol holding ball is determined. The winning effect information determination table is referred to when determining the outline of the effect content to be executed by the sub control circuit 200 based on the information acquired by the main control circuit 70 at the time of winning (at the time of starting opening winning). It is a table.

入賞時演出情報決定テーブルには、入賞時(始動口入賞時)に決定される各種情報の組合せと、副制御回路200で実行される演出内容の概要を示す「入賞時演出情報1」及び「入賞時演出情報2」との関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、始動口の種別、判定値データの種別、大当り時選択図柄コマンドの種別及び図柄指定コマンドの種別が、入賞時演出情報決定テーブルに規定される。   The prize-winning effect information determination table includes “winning-time effect information 1” and “winning-time effect information 1” indicating an outline of the effect contents executed by the sub-control circuit 200, as well as a combination of various information determined at the time of prize (starting opening prize). The relationship with "prize-winning effect information 2" is defined. In the present embodiment, as the various types of information determined at the time of winning (at the time of winning the starting opening), the type of the starting opening, the type of the determination value data, the type of the symbol pattern selected at the time of the big hit, and the type of the symbol designating command, The time effect information is defined in the table.

入賞時演出情報決定テーブルに規定されている入賞時演出情報1(「1A」〜「1D」)は、副制御回路200において、主に、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報1を受信すると、副制御回路200は、該入賞時演出情報1の分類に含まれる保留用図柄の色変化演出に関する複数種の演出パターンから一つの演出パターンを選択する。   The prize effect information 1 (“1A” to “1D”) defined in the prize effect information determination table is mainly used by the sub-control circuit 200 to change the color of the holding symbol indicating the special design ball. This is the production information used when deciding the contents of the production. When the sub control circuit 200 receives the prize effect information 1 determined based on the prize effect information determination table, the sub control circuit 200 causes the color change effect of the holding symbol included in the classification of the prize effect information 1. One effect pattern is selected from a plurality of effect patterns related to.

また、入賞時演出情報決定テーブルに規定されている入賞時演出情報2(「2A」〜「2D」)は、副制御回路200において、主に、特別図柄の保留球に基づく先読み演出(先読み連続演出)に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報2を受信すると、副制御回路200は、該入賞時演出情報2の分類に含まれる先読み演出の複数種の演出パターンから一つの演出パターンを選択する。   The prize effect information 2 (“2A” to “2D”) defined in the prize effect information determination table is mainly processed by the sub-control circuit 200 in a pre-reading effect (pre-reading continuous This is production information that is used when determining the content related to production. When the sub control circuit 200 receives the prize effect information 2 determined based on the prize effect information determination table, the sub control circuit 200 generates a plurality of types of pre-reading effects included in the classification of the prize effect information 2. One effect pattern is selected from the patterns.

本実施形態の入賞時演出情報決定テーブルを参照した場合、例えば、第1始動口入賞時に「大当り」が当選したときには、大当り選択図柄コマンドの種別に関係なく、入賞時演出情報1として「1A」が決定され、入賞時演出情報2として「2A」が決定される。   When the prize-winning effect information determination table of the present embodiment is referred to, for example, when "big hit" is won at the time of the first starting opening prize, "1A" is obtained as the prize-winning effect information 1 regardless of the type of the big hit selection symbol command. Is determined, and “2A” is determined as the prize effect information 2.

[変動演出パターン決定テーブル]
次に、図23を参照して、変動演出パターン決定テーブルについて説明する。
[Variation effect pattern determination table]
Next, with reference to FIG. 23, the fluctuation effect pattern determination table will be described.

本実施形態では、主制御回路70(メインCPU71)は、特別図柄の変動表示開始時に、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド、大当り時選択図柄コマンド、変動時間等の情報に基づいて、特別図柄の変動演出パターンを決定する。変動演出パターン決定テーブルは、この特別図柄の変動演出パターンを決定する際に参照されるテーブルである。   In the present embodiment, the main control circuit 70 (main CPU 71) determines a winning type ("big hit", "small hit" or "losing"), a symbol designating command, a big hit selecting symbol command at the start of the variable display of the special symbol, Based on the information such as the fluctuation time, the fluctuation effect pattern of the special symbol is determined. The variation effect pattern determination table is a table that is referred to when determining the variation effect pattern of the special symbol.

なお、変動演出パターン決定テーブルに基づいて決定された変動演出パターン(後述の特別図柄演出開始コマンドに含まれる情報)は、主制御回路70から副制御回路200(ホスト制御回路210)に送信される。そして、副制御回路200は、変動演出パターンの情報を受信すると、該受信した変動演出パターンや遊技状態などの情報に基づいて、演出の種類を決定する。   The variable effect pattern (information included in a special symbol effect start command described later) determined based on the variable effect pattern determination table is transmitted from the main control circuit 70 to the sub control circuit 200 (host control circuit 210). . Then, upon receiving the information on the variable effect pattern, the sub-control circuit 200 determines the type of the effect based on the received information on the variable effect pattern and the game state.

変動演出パターン決定テーブルには、図23に示すように、入賞時(始動口入賞時)に決定される図柄指定コマンド、大当り選択図柄コマンド及び特別図柄の変動時間の組合せと、特別図柄の変動表示中に副制御回路200で実行される演出の種類(変動演出パターン)との関係が規定される。   As shown in FIG. 23, in the variable effect pattern determination table, a combination of a symbol designating command, a jackpot selection symbol command, and a variable time of a special symbol determined at the time of winning (a winning opening), and a variable display of the special symbol. The relationship with the type of effect performed by the sub-control circuit 200 (variable effect pattern) is defined therein.

本実施形態では、変動演出パターンは、2桁の数文字で表され、図23中の変動演出パターン欄に記載の「上位」(1桁目)のパラメータと「下位」(2桁目)のパラメータとの組合せで表される。例えば、入賞時(始動口入賞時)に決定される図柄指定コマンドが「zA1」であり、大当り選択図柄コマンドが「z0」であり、特別図柄の変動時間が「15000msec」である場合の変動演出パラメータは「C1」(上位の「C」と下位「1」との組合せ)となる。   In the present embodiment, the variable effect pattern is represented by a two-digit number, and the “high” (first digit) parameter and the “low” (second digit) parameter described in the variable effect pattern column in FIG. Expressed in combination with parameters. For example, a fluctuation effect when the symbol designating command determined at the time of winning (starting opening winning) is “zA1”, the big hit selection symbol command is “z0”, and the special symbol fluctuation time is “15000 msec”. The parameter is “C1” (combination of upper “C” and lower “1”).

なお、本実施形態では、変動演出パラメータの情報は、後述の特別図柄演出開始コマンドに含まれる。この際、変動演出パターン欄に規定されている「上位」のパラメータと、「下位」のパラメータとは、互いに異なるパラメータ領域に格納される。それゆえ、変動演出パターン決定テーブルでは、変動演出パターンの「上位」のパラメータと「下位」のパラメータとを別個に規定している。   In the present embodiment, the information of the variable effect parameter is included in a special symbol effect start command described later. At this time, the “upper” parameter and the “lower” parameter defined in the variable effect pattern field are stored in different parameter areas. Therefore, in the variation effect pattern determination table, the “upper” parameter and the “lower” parameter of the variation effect pattern are separately defined.

<サブメインROMに記憶されているデータテーブルの構成>
次に、副制御回路200のサブメインROM205に記憶される各種データテーブルの構成について、図24〜図26を参照して説明する。
<Configuration of data table stored in sub main ROM>
Next, the configuration of various data tables stored in the sub main ROM 205 of the sub control circuit 200 will be described with reference to FIGS.

[変動演出テーブル]
まず、図24を参照して、変動演出テーブルについて説明する。
[Variable production table]
First, the fluctuation effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、上述のように、副制御回路200(ホスト制御回路210)の制御により、特別図柄の変動表示中に様々な演出が実行される。この際に行われる演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の特別図柄演出開始コマンドに含まれる特別図柄の変動演出パターンの情報などに基づいて決定される。変動演出テーブルは、この演出内容(演出パターン)を変動演出パターンや遊技状態などの情報に基づいて決定する際に参照される。   In the pachinko gaming machine 1 of the present embodiment, as described above, various effects are executed during the variable display of the special symbol under the control of the sub-control circuit 200 (host control circuit 210). At this time, the effect (effect pattern) of the effect performed at the time of the start of the fluctuation display of the special symbol is a fluctuation effect of the special symbol included in a later-described special symbol effect start command transmitted from the main control circuit 70 to the sub-control circuit 200. It is determined based on pattern information and the like. The variable effect table is referred to when determining the effect contents (effect pattern) based on information such as the variable effect pattern and the game state.

変動演出テーブルには、図24に示すように、入賞時(始動口入賞時)に決定される各種情報(変動演出パターンの情報を含む)の組合せと、抽選により決定される演出パターン(「EN00」〜「EN44」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、特別図柄の変動演出パターンの種別(「A0」〜「A4」、「B1」〜「B3」及び「C1」〜「CF」)、特別図柄の変動時間、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、変動演出テーブルに規定される。   As shown in FIG. 24, the variable effect table includes a combination of various information (including information on the variable effect pattern) determined at the time of winning (starting port winning) and an effect pattern determined by lottery (“EN00”). "To" EN44 "), the effect contents, the random numbers for selecting (determining) each effect pattern, and the selection rate (winning probability) are defined. In the present embodiment, as various types of information determined at the time of winning (at the time of starting opening winning), the types of the variable effect patterns of special symbols (“A0” to “A4”, “B1” to “B3”, and “C1”) "-" CF "), the special symbol fluctuation time, the winning type (" big hit "," small hit "or" losing "), the symbol designation command and the big hit selection symbol command are defined in the fluctuation effect table.

本実施形態では、変動演出テーブルに規定されている特別図柄の変動時間は対応する演出パターンの演出時間とほぼ同じであるとする。また、変動演出テーブルに規定されている乱数値は、後述の図88に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。   In the present embodiment, it is assumed that the variation time of the special symbol specified in the variation effect table is substantially the same as the effect time of the corresponding effect pattern. The random number value defined in the fluctuation effect table is a random number value obtained in the process of S319 (sub-lottery process) in the command analysis process shown in FIG. 88 described later, and is “0” to “999” ( 1000 types).

本実施形態の変動演出テーブルを参照して演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された特別図柄の変動パターンが「C1」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、演出パターンとして「EN15」が選択される。この場合には、特別図柄の変動表示期間(15000msec)に、「ノーマルリーチ演出A」と称する演出が行われる。そして、「ノーマルリーチ演出A」の終了とともに、表示装置13の表示領域13aに「大当り」態様の表示が行われ、特別図柄が変動停止する。   When determining an effect pattern with reference to the variable effect table of the present embodiment, for example, when the change pattern of the special symbol determined at the start of the special symbol change display is “C1” and the effect pattern is selected. Is "0" to "499", "EN15" is selected as the effect pattern. In this case, an effect called “normal reach effect A” is performed during the special symbol change display period (15000 msec). Then, at the end of the “normal reach effect A”, the “big hit” mode is displayed on the display area 13a of the display device 13, and the special symbol fluctuates and stops.

[保留演出テーブル]
次に、図25を参照して、保留演出テーブルについて説明する。
[Pending production table]
Next, with reference to FIG. 25, the hold effect table will be described.

本実施形態のパチンコ遊技機1では、副制御回路200(ホスト制御回路210)の制御により、特別図柄の保留球を示す保留用図柄の色変化に関する様々な演出が実行される。この際に行われる保留用図柄の色変化演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報1(「1A」〜「1D」)などに基づいて決定される。保留演出テーブルは、この保留用図柄の色変化演出の内容(演出パターン)を入賞時演出情報1などの情報に基づいて決定する際に参照される。   In the pachinko gaming machine 1 according to the present embodiment, under the control of the sub-control circuit 200 (the host control circuit 210), various effects relating to the color change of the symbol for holding indicating the holding ball of the special symbol are executed. The content (effect pattern) of the color change effect of the symbol for hold performed at this time is a prize included in a later-described hold addition command transmitted from the main control circuit 70 to the sub-control circuit 200 at the start of the change display of the special symbol. It is determined based on the time effect information 1 (“1A” to “1D”) and the like. The holding effect table is referred to when the content (effect pattern) of the color change effect of the holding symbol is determined based on information such as winning effect information 1.

保留演出テーブルには、図25に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報1を含む)の組合せと、抽選により決定される保留用図柄の色変化演出の演出パターン(「HE00」〜「HE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報1(「1A」〜「1D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、保留演出テーブルに規定される。また、保留演出テーブルに規定されている乱数値は、後述の図88に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。   As shown in FIG. 25, the holding effect table includes a combination of various information (including the effect information 1 at the time of winning) determined at the time of winning (starting time winning) and the color of the holding symbol determined by lottery. The corresponding relationship between the effect patterns (“HE00” to “HE19”) of the change effect and the effect contents, the random value for selecting (determining) each effect pattern, and the selection rate (winning probability) is defined. In the present embodiment, as the various information determined at the time of winning (at the time of starting opening winning), the at-time information 1 ("1A" to "1D"), the winning type ("big hit", "small hit" or "Loss"), a symbol designating command, and a symbol selection command at the time of a big hit are defined in the hold effect table. The random number value specified in the hold effect table is a random number value obtained in the process of S319 (sub-lottery process) in the command analysis process shown in FIG. 88 described later, and is “0” to “999” ( 1000 types).

本実施形態の保留演出テーブルを参照して保留用図柄の色変化演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報1が「1A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、保留用図柄の色変化演出の演出パターンとして「HE00」が選択される。この場合には、保留用図柄の色変化演出として、「保留演出A」と称する演出が行われる。   When determining the effect pattern of the color change effect of the holding symbol with reference to the holding effect table of the present embodiment, for example, the winning effect information 1 determined at the start of the variable display of the special symbol is "1A", If the big hit selection symbol command is “z0” and the random number value obtained when selecting the effect pattern is any one of “0” to “499”, the color of the symbol for holding “HE00” is selected as the effect pattern of the change effect. In this case, an effect called “holding effect A” is performed as the color change effect of the symbol for holding.

[先読み演出テーブル]
次に、図26を参照して、先読み演出テーブルについて説明する。
[Pre-reading production table]
Next, the look-ahead effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、特別図柄の可変表示が保留されている場合、副制御回路200(ホスト制御回路210)は、該保留されている特別図柄の可変表示の内容(保留球の内容)に応じて所定の先読み演出を行う。この際に行われる先読み演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報2(「2A」〜「2D」)などに基づいて決定される。先読み演出テーブルは、この先読み演出の内容(演出パターン)を入賞時演出情報2などの情報に基づいて決定する際に参照される。   In the pachinko gaming machine 1 of the present embodiment, when the variable display of the special symbol is suspended, the sub-control circuit 200 (host control circuit 210) executes the variable display content of the reserved special symbol (the content of the reserved ball). A predetermined look-ahead effect is performed according to (contents). At this time, the content of the pre-reading effect (effect pattern) is a prize-winning effect information 2 (included in a later-described holding addition command transmitted from the main control circuit 70 to the sub-control circuit 200 at the start of the special symbol change display. "2A" to "2D"). The look-ahead effect table is referred to when determining the content (effect pattern) of the pre-read effect based on information such as the winning effect information 2.

先読み演出テーブルには、図26に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報2を含む)の組合せと、抽選により決定される先読み演出の演出パターン(「SE00」〜「SE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報2(「2A」〜「2D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、先読み演出テーブルに規定される。また、先読み演出テーブルに規定されている乱数値は、後述の図88に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。   As shown in FIG. 26, in the look-ahead effect table, a combination of various information (including the effect information 2 at the time of winning) determined at the time of winning (start-up time winning) and the effect pattern of the look-ahead effect determined by lottery (“SE00” to “SE19”) and the correspondence between the effect contents, the random value for selecting (determining) each effect pattern, and the selection rate (winning probability) are defined. In the present embodiment, as the various information determined at the time of winning (at the time of starting opening winning), the at-time information 2 ("2A" to "2D"), the winning type ("big hit", "small hit" or "Loss"), a symbol designation command and a big hit selection symbol command are defined in the look-ahead effect table. The random number value specified in the look-ahead effect table is a random number value obtained in the process of S319 (sub-lottery process) in the command analysis process shown in FIG. 88 described later, and is “0” to “999” ( 1000 types).

本実施形態の先読み演出テーブルを参照して先読み演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報2が「2A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、先読み演出の演出パターンとして「SE00」が選択される。この場合には、先読み演出として、「先読み演出A」と称する演出が行われる。   When determining the effect pattern of the look-ahead effect with reference to the look-ahead effect table of the present embodiment, for example, the prize effect information 2 determined at the start of the fluctuation display of the special symbol is “2A”, and the big hit selection symbol command Is “z0”, and the random number value acquired when selecting the effect pattern is any value from “0” to “499”, “SE00” is the effect pattern of the look-ahead effect. Selected. In this case, an effect called “read-ahead effect A” is performed as the prefetch effect.

<各種コマンドの構成>
ここで、主制御回路70から副制御回路200に送信される各種コマンドの構成について説明する。なお、本実施形態では、主制御回路70は、遊技の進行に関する情報を含むコマンドを生成して、該コマンドデータを副制御回路200に送信する手段(コマンド送信手段、遊技情報送信手段)を兼ねる。
<Configuration of various commands>
Here, the configuration of various commands transmitted from the main control circuit 70 to the sub control circuit 200 will be described. In the present embodiment, the main control circuit 70 also functions as a unit (command transmission unit, game information transmission unit) that generates a command including information on the progress of the game and transmits the command data to the sub control circuit 200. .

[基本構成]
まず、図27を参照して、コマンドの基本構成を説明する。なお、図27は、コマンドデータの基本構成(基本フォーマット)を示す図である。
[Basic configuration]
First, the basic configuration of the command will be described with reference to FIG. FIG. 27 is a diagram showing a basic configuration (basic format) of command data.

本実施形態において、主制御回路70から副制御回路200に送信されるコマンドは、コマンド種別の情報が格納されたコマンド種別部と、遊技及び演出に関する各種情報が格納されたパラメータフィールド部とで構成される。本実施形態では、副制御回路200において実行される後述のコマンド解析処理により、パラメータフィールド部の情報が解析され、遊技及び演出に関する各種情報が取得される。   In the present embodiment, the command transmitted from the main control circuit 70 to the sub-control circuit 200 is composed of a command type section in which information of a command type is stored, and a parameter field section in which various information on games and effects are stored. Is done. In the present embodiment, the information in the parameter field portion is analyzed by the later-described command analysis process executed in the sub-control circuit 200, and various information related to the game and the effect is obtained.

コマンド種別部は、コマンドの先頭部に設けられ、8ビット(1バイト:固定長)で構成される。一方、パラメータフィールド部には、ビット単位で遊技及び演出に関する情報が規定されており、パラメータフィールド部のビット長(長さ)は、コマンド種別に応じて変化する。   The command type part is provided at the head of the command, and is composed of 8 bits (1 byte: fixed length). On the other hand, in the parameter field portion, information on games and effects is defined in bit units, and the bit length (length) of the parameter field portion changes according to the command type.

なお、本実施形態では、コマンドの送受信動作は、8ビット単位で繰り返し行われるので、パラメータフィールド部も8ビット単位で管理され、ここでは、この8ビット単位の領域を「パラメータ」と称する。また、パラメータフィールド部内に配置されているパラメータの名称を、コマンドの先頭側(コマンド種別部側)から、「第1パラメータ」、「第2パラメータ」、「第3パラメータ」、…、と称する。   In the present embodiment, since the command transmission / reception operation is repeatedly performed in units of 8 bits, the parameter field portion is also managed in units of 8 bits. Here, the area in units of 8 bits is referred to as a “parameter”. Also, the names of the parameters arranged in the parameter field portion are referred to as “first parameter”, “second parameter”, “third parameter”,... From the head of the command (command type portion side).

以下に、コマンドの一例として、デモ表示コマンド、特別図柄演出開始コマンド、電断復帰コマンド及び保留加算コマンドの構成、並びに、これらのコマンドに含まれる各種情報の内容を図面を参照しながら具体的に説明する。   Hereinafter, as examples of the command, the configuration of the demo display command, the special symbol effect start command, the power interruption return command and the hold addition command, and the contents of various information included in these commands will be specifically described with reference to the drawings. explain.

[デモ表示コマンド]
まず、図28を参照しながら、デモ表示コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図28は、デモ表示コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Demo display command]
First, the configuration of the demonstration display command and the contents of various information included in the command will be described with reference to FIG. FIG. 28 is a diagram showing a bit-by-bit configuration of the demo display command and the contents of various information stored in each bit.

デモ表示コマンドは、コマンド種別部と、1つのパラメータ(第1パラメータ)からなるパラメータフィールド部とで構成される。すなわち、デモ表示コマンド全体のバイト数(コマンド長さ)は2バイト(16ビット)となり、パラメータフィールド部のバイト数は1バイト(8ビット)となる。   The demonstration display command includes a command type section and a parameter field section including one parameter (first parameter). That is, the number of bytes (command length) of the entire demo display command is 2 bytes (16 bits), and the number of bytes of the parameter field portion is 1 byte (8 bits).

デモ表示コマンドのコマンド種別部には、デモ表示コマンドの種別を示す値「80H」が格納される。   A value “80H” indicating the type of the demo display command is stored in the command type portion of the demo display command.

デモ表示コマンドの第1パラメータのビット0(b0)〜ビット2(b2)には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。例えば、確変フラグの値が「0」であり、時短フラグの値が「0」であれば、「状態番号」として、「0」〜「7」のうち「0」〜「2」のいずれかの値がビット0(b0)〜ビット2(b2)に設定される。第1パラメータのビット4(b4)及びビット5(b5)には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。また、第1パラメータのビット3(b3)、ビット6(b6)及びビット7(b7)のそれぞれには、常時、データ「0」が格納される。なお、以下では、常時、データ「0」が格納されるビットを「常時0領域」ともいう。   Bits 0 (b0) to 2 (b2) of the first parameter of the demonstration display command store a "state number" (any one of 0 to 7) corresponding to the gaming state. For example, if the value of the probable change flag is “0” and the value of the time reduction flag is “0”, any of “0” to “2” among “0” to “7” is used as the “state number”. Is set in bits 0 (b0) to 2 (b2). Bit 4 (b4) and bit 5 (b5) of the first parameter store the value of the time saving flag ("0" or "1") and the value of the probability variable flag ("0" or "1"), respectively. . Further, data “0” is always stored in each of bit 3 (b3), bit 6 (b6), and bit 7 (b7) of the first parameter. In the following, a bit in which data “0” is always stored is also referred to as “always 0 area”.

副制御回路200において、上記構成のデモ表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータからデモ画面表示時の遊技状態情報(ゲームステータス)が取得される。   In the sub control circuit 200, when a command analysis process described later is performed on the demo display command having the above configuration, game state information (game status) at the time of displaying the demo screen is obtained from the first parameter as an analysis result.

[特別図柄演出開始コマンド]
次に、図29を参照しながら、特別図柄演出開始コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図29は、特別図柄演出開始コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Special design effect start command]
Next, the configuration of the special symbol effect start command and the contents of various information included in the command will be described with reference to FIG. FIG. 29 is a diagram showing a bit-by-bit configuration of the special symbol effect start command and the contents of various information stored in each bit.

特別図柄演出開始コマンドは、コマンド種別部と、5つのパラメータ(第1パラメータ〜第5パラメータ)からなるパラメータフィールド部とで構成される。すなわち、特別図柄演出開始コマンド全体のバイト数は6バイト(48ビット)となり、パラメータフィールド部のバイト数は5バイト(40ビット)となる。   The special symbol effect start command includes a command type portion and a parameter field portion including five parameters (first parameter to fifth parameter). That is, the total number of bytes of the special symbol effect start command is 6 bytes (48 bits), and the number of bytes of the parameter field portion is 5 bytes (40 bits).

特別図柄演出開始コマンドのコマンド種別部には、特別図柄演出開始コマンドの種別を示す値「81H」が格納される。   The command type portion of the special symbol effect start command stores a value “81H” indicating the type of the special symbol effect start command.

特別図柄演出開始コマンドの第1パラメータのビット0〜ビット2には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。   A “state number” (any of 0 to 7) corresponding to the gaming state is stored in bits 0 to 2 of the first parameter of the special symbol effect start command. Bit 4 and bit 5 of the first parameter store the value of the time saving flag ("0" or "1") and the value of the probable change flag ("0" or "1"), respectively.

第1パラメータのビット6には、転落抽選の当選/非当選の情報(「転落抽選当否情報」)が格納される。なお、転落抽選に非当選の場合には、「転落抽選当否情報」として「0」が第1パラメータのビット6に格納され、転落抽選に当選の場合には、「転落抽選当否情報」として「1」が第1パラメータのビット6に格納される。また、第1パラメータのビット3及びビット7は、常時0領域となる。   Bit 6 of the first parameter stores information of winning / non-winning of the drop lottery (“falling lottery success / failure information”). In the case of non-winning in the drop lottery, “0” is stored in bit 6 of the first parameter as “falling lottery success / failure information”, and in the case of winning in the fall lottery, “0” is written as “falling lottery success / failure information”. "1" is stored in bit 6 of the first parameter. Bits 3 and 7 of the first parameter are always in the 0 area.

特別図柄演出開始コマンドの第2パラメータのビット0〜ビット6には、上記図柄判定テーブル(図16及び図17参照)を用いた抽選により決定される図柄指定コマンド(「zA1」〜「zA3」)に対応する値が格納される。なお、第2パラメータのビット7は、常時0領域となる。   Bit 0 to bit 6 of the second parameter of the special symbol effect start command include symbol designating commands (“zA1” to “zA3”) determined by lottery using the symbol determination table (see FIGS. 16 and 17). Is stored. Note that bit 7 of the second parameter is always in the 0 area.

特別図柄演出開始コマンドの第3パラメータのビット0〜ビット3には、上記変動演出パターン決定テーブル(図23参照)を用いた抽選により決定される変動演出パターンの「上位」の情報(「A」〜「C」)に対応する値が格納される。なお、第3パラメータのビット4〜ビット7は、「常時0領域」となる。   Bits 0 to 3 of the third parameter of the special symbol effect start command include “high” information (“A”) of the variable effect pattern determined by lottery using the variable effect pattern determination table (see FIG. 23). To “C”) are stored. Note that bits 4 to 7 of the third parameter are “always 0 area”.

特別図柄演出開始コマンドの第4パラメータのビット0〜ビット3には、上記変動演出パターン決定テーブル(図23参照)を用いた抽選により決定される変動演出パターンの「下位」の情報(「0」〜「9」及び「A」〜「F」)に対応する値が格納される。なお、第4パラメータのビット4〜ビット7は、「常時0領域」となる。   Bits 0 to 3 of the fourth parameter of the special symbol effect start command include “lower” information (“0”) of the variable effect pattern determined by lottery using the variable effect pattern determination table (see FIG. 23). To “9” and “A” to “F”) are stored. Note that bits 4 to 7 of the fourth parameter are “always 0 area”.

また、特別図柄演出開始コマンドの第5パラメータのビット0〜ビット6には、残り時短変動回数に対応する値が格納される。なお、第5パラメータのビット7は、常時0領域となる。   Further, in bits 0 to 6 of the fifth parameter of the special symbol effect start command, a value corresponding to the number of remaining time saving changes is stored. Note that bit 7 of the fifth parameter is always in the 0 area.

副制御回路200において、上記構成の特別図柄演出開始コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから特別図柄演出開始時の遊技状態情報(ゲームステータス)が取得され、第2パラメータから特別図柄の停止図柄指定情報が取得され、第3パラメータ及び第4パラメータから変動演出パターン番号の指定情報が取得され、第5パラメータから残り時短変動回数の指定情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the special symbol effect start command having the above configuration, game state information (game status) at the start of the special symbol effect is obtained from the first parameter as an analysis result. Then, the stop symbol designating information of the special symbol is acquired from the second parameter, the designation information of the variation effect pattern number is acquired from the third parameter and the fourth parameter, and the designation information of the number of remaining reductions in the number of working hours is acquired from the fifth parameter. You.

[電断復帰コマンド]
次に、図30及び図31を参照しながら、電断復帰コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、本実施形態では、電断復帰コマンドは、2つのコマンド(第1電断復帰コマンド及び第2電断復帰コマンド)のセットで構成される。そして、図30は、第1電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。また、図31は、第2電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Power-off reset command]
Next, the configuration of the power interruption recovery command and the contents of various information included in the command will be described with reference to FIGS. In the present embodiment, the power interruption recovery command is configured by a set of two commands (a first power interruption recovery command and a second power interruption recovery command). FIG. 30 is a diagram showing a bit-by-bit configuration of the first power interruption recovery command and the contents of various information stored in each bit. FIG. 31 is a diagram showing a bit-by-bit configuration of the second power-off recovery command and the contents of various information stored in each bit.

(1)第1電断復帰コマンド
第1電断復帰コマンドは、図30に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第1電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(1) First power interruption return command As shown in FIG. 30, the first power interruption recovery command is composed of a command type part and a parameter field part composed of three parameters (first parameter to third parameter). You. In other words, the total number of bytes of the first power interruption return command is 4 bytes (32 bits), and the number of bytes of the parameter field portion is 3 bytes (24 bits).

第1電断復帰コマンドのコマンド種別部には、第1電断復帰コマンドの種別を示す値「D1H」が格納される。   A value “D1H” indicating the type of the first power failure return command is stored in the command type part of the first power failure return command.

第1電断復帰コマンドの第1パラメータのビット0〜ビット2には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。第1パラメータのビット6には、「転落抽選当否情報」が格納される。なお、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。   The “state number” (any of 0 to 7) corresponding to the gaming state is stored in bits 0 to 2 of the first parameter of the first power interruption return command. Bit 4 and bit 5 of the first parameter store the value of the time saving flag ("0" or "1") and the value of the probable change flag ("0" or "1"), respectively. Bit 6 of the first parameter stores “falling lottery success / failure information”. Note that bits 3 and 7 of the first parameter are always 0 areas.

第1電断復帰コマンドの第2パラメータのビット0〜ビット5には、特別図柄の停止図柄指定情報(「特別停止図柄指定情報」)が格納される。また、第2パラメータのビット6には、電断検知時における第1特別図柄の停止図柄の選択状態(「第1特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第1特別図柄の停止図柄が選択されていれば、「第1特別停止図柄選択状態」の値は「1」となり、第1特別図柄の停止図柄が選択されていなければ、「第1特別図柄選択状態」の値は「0」となる。また、第2パラメータのビット7は、常時0領域となる。   In the bits 0 to 5 of the second parameter of the first power interruption return command, special symbol stop designating information ("special stop designating information") is stored. In the bit 6 of the second parameter, a value (“0” or “1”) corresponding to the selection state of the stop symbol of the first special symbol (“first special stop symbol selection state”) at the time of detecting the power failure. Is stored. It should be noted that, in the latest special symbol fluctuation display (the latest executed fluctuation display among the fluctuation displays executed at the time of power interruption detection and before the power interruption detection), the stop symbol of the first special symbol is selected. For example, the value of the “first special symbol selection state” is “1”, and if the stop symbol of the first special symbol is not selected, the value of the “first special symbol selection state” is “0”. Bit 7 of the second parameter is always in the 0 area.

第1電断復帰コマンドの第3パラメータのビット0〜ビット5には、「特別停止図柄指定情報」が格納される。また、第3パラメータのビット6には、電断検知時における第2特別図柄の停止図柄の選択状態(「第2特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第2特別図柄の停止図柄が選択されていれば、「第2特別停止図柄選択状態」の値は「1」となり、第2特別図柄の停止図柄が選択されていなければ、「第2特別図柄選択状態」の値は「0」となる。また、第3パラメータのビット7は、常時0領域となる。   "Special stop symbol designation information" is stored in bits 0 to 5 of the third parameter of the first power interruption return command. In the bit 6 of the third parameter, a value (“0” or “1”) corresponding to the selection state of the stop symbol of the second special symbol (“second special stop symbol selection state”) at the time of detecting a power failure. Is stored. It should be noted that the stop symbol of the second special symbol is selected in the most recent special symbol variation display (the most recently executed variation display among the variation displays performed at the time of power failure detection and before the power failure detection). For example, the value of the “second special stop symbol selection state” is “1”, and if the stop symbol of the second special symbol is not selected, the value of the “second special symbol selection state” is “0”. Also, bit 7 of the third parameter is always in the 0 area.

副制御回路200において、上記構成の第1電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における遊技状態情報(ゲームステータス)が取得され、第2パラメータから電断復帰時における第1特別図柄の停止図柄の情報が取得され、第3パラメータから電断復帰時における第2特別図柄の停止図柄の情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the first power interruption return command having the above configuration, game state information (game status) at the time of power interruption recovery is obtained from the first parameter as an analysis result. Then, the information of the stop symbol of the first special symbol at the time of return from power interruption is acquired from the second parameter, and the information of the stop symbol of the second special symbol at the time of return from power interruption is acquired from the third parameter.

(2)第2電断復帰コマンド
第2電断復帰コマンドは、図31に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第2電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(2) Second Power Loss Return Command As shown in FIG. 31, the second power failure recovery command is composed of a command type part and a parameter field part including three parameters (first parameter to third parameter). You. That is, the total number of bytes of the second power-off recovery command is 4 bytes (32 bits), and the number of bytes of the parameter field portion is 3 bytes (24 bits).

第2電断復帰コマンドのコマンド種別部には、第2電断復帰コマンドの種別を示す値「D2H」が格納される。   A value “D2H” indicating the type of the second power failure return command is stored in the command type part of the second power failure return command.

第2電断復帰コマンドの第1パラメータのビット0〜ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4〜ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。   Bits 0 to 2 of the first parameter of the second power-off recovery command store a value corresponding to the number of variable display reservations of the second special symbol. Bits 4 to 6 of the first parameter store values corresponding to the number of variable display reservations of the first special symbol. In addition, bits 3 and 7 of the first parameter are always 0 areas.

なお、第2電断復帰コマンドの第1パラメータのビット0〜ビット2又はビット4〜ビット6には、保留個数が0個の場合には「000」が格納され、保留個数が1個の場合には「001」が格納され、保留個数が2個の場合には「010」が格納され、保留個数が3個の場合には「011」が格納され、保留個数が4個の場合には「100」が格納される。   In addition, "000" is stored in bit 0 to bit 2 or bit 4 to bit 6 of the first parameter of the second power interruption recovery command when the number of holdings is 0, and when the number of holdings is 1 Is stored as “001”, if the number of reservations is two, “010” is stored, if the number of reservations is three, “011” is stored, and if the number of reservations is four, “100” is stored.

第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、「内部制御状態番号」が格納される。また、第2パラメータのビット3〜ビット7は、常時0領域となる。   “Internal control state number” is stored in bits 0 to 2 of the second parameter of the second power-off recovery command. Bits 3 to 7 of the second parameter are always in the 0 area.

なお、第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、内部制御状態がデモ画面表示状態である場合には「000」が「内部制御状態番号」として格納され、内部制御状態が特別図柄変動状態(特別図柄の変動中状態)である場合には「001」が「内部制御状態番号」として格納され、内部制御状態が特別図柄確定状態である場合には「010」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当り開始状態である場合には「011」が「内部制御状態番号」として格納される。また、第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、内部制御状態が大入賞口開放状態である場合には「100」が「内部制御状態番号」として格納され、内部制御状態がラウンド間インターバル状態である場合には「101」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当たり終了状態である場合には「110」が「内部制御状態番号」として格納される。   When the internal control state is the demonstration screen display state, “000” is stored as “internal control state number” in bits 0 to 2 of the second parameter of the second power-off reset command. When the state is the special symbol change state (special symbol change state), “001” is stored as the “internal control state number”, and when the internal control state is the special symbol fixed state, “010” is stored. If the internal control state is the special symbol start state, “011” is stored as the “internal control state number”. In the case where the internal control state is the special winning opening state, “100” is stored as “internal control state number” in bits 0 to 2 of the second parameter of the second power-off recovery command. If the control state is the inter-round interval state, “101” is stored as the “internal control state number”, and if the internal control state is the end state per special symbol, “110” is the “internal control state number”. Is stored as

また、第2電断復帰コマンドの第3パラメータのビット0〜ビット6には、「残り時短状態変動回数」(「0」〜「99」)が格納される。また、第3パラメータのビット7は、常時0領域となる。   In addition, “the remaining number of times of shortened state change” (“0” to “99”) is stored in bits 0 to 6 of the third parameter of the second power interruption recovery command. Also, bit 7 of the third parameter is always in the 0 area.

副制御回路200において、上記構成の第2電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから電断復帰時における内部状態の情報が取得され、第3パラメータから電断復帰時における残り時短変動回数の情報が取得される。   In the sub-control circuit 200, when a later-described command analysis process is performed on the second power interruption return command having the above-described configuration, the analysis result indicates that the number of reserved symbols for variable display of the special symbol at the time of power interruption recovery is determined from the first parameter. The information is acquired, information on the internal state at the time of restoration from power interruption is acquired from the second parameter, and information on the number of remaining time reductions at the time of restoration from power interruption is acquired from the third parameter.

[保留加算コマンド]
次に、図32を参照しながら、保留加算コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図32は、保留加算コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Hold addition command]
Next, the configuration of the hold addition command and the contents of various information included in the command will be described with reference to FIG. FIG. 32 is a diagram showing a bit-by-bit configuration of the hold addition command and the contents of various information stored in each bit.

保留加算コマンドは、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、保留加算コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。   The hold addition command includes a command type section and a parameter field section including three parameters (first parameter to third parameter). That is, the total number of bytes of the pending addition command is 4 bytes (32 bits), and the number of bytes of the parameter field portion is 3 bytes (24 bits).

保留加算コマンドのコマンド種別部には、保留加算コマンドの種別を示す値「85H」が格納される。   A value “85H” indicating the type of the hold addition command is stored in the command type part of the hold addition command.

保留加算コマンドの第1パラメータのビット0〜ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4〜ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。   In bits 0 to 2 of the first parameter of the hold addition command, a value corresponding to the number of holds of the variable display of the second special symbol is stored. Bits 4 to 6 of the first parameter store values corresponding to the number of variable display reservations of the first special symbol. In addition, bits 3 and 7 of the first parameter are always 0 areas.

保留加算コマンドの第2パラメータのビット0〜ビット2には、「大当り時選択図柄情報」が格納される。なお、「大当り時選択図柄情報」は、上記図柄判定テーブル(図16及び図17参照)を用いた抽選により決定される大当り時選択図柄コマンド(「z0」〜「z4」)に対応する情報である。   “Big hit selection symbol information” is stored in bits 0 to 2 of the second parameter of the hold addition command. The “big hit selection symbol information” is information corresponding to the big hit selection symbol commands (“z0” to “z4”) determined by lottery using the above-described symbol determination table (see FIGS. 16 and 17). is there.

第2パラメータのビット3には、「低確率時大当り当否情報」が格納される。なお、低確時に「大当り」に当選した場合には、「低確率時大当り当否情報」として「1」がビット3に格納され、低確時に「ハズレ」に当選した場合には、「低確率時大当り当否情報」として「0」がビット3に格納される。また、第2パラメータのビット4には、「高確率時大当り当否情報」が格納される。なお、高確時に「大当り」に当選した場合には、「高確率時大当り当否情報」として「1」がビット4に格納され、高確時に「ハズレ」に当選した場合には、「高確率時大当り当否情報」として「0」がビット4に格納される。これらの情報は、大当り種類決定テーブル(図18〜図21参照)に用いた抽選の結果に基づいて決定される。   In the bit 3 of the second parameter, “low probability big hit hit / fail information” is stored. In addition, when the "big hit" is won in the low probability, "1" is stored in bit 3 as "low probability big hit success / failure information", and when the "losing" is won in the low probability, "low probability" is won. “0” is stored in bit 3 as “big hit hit information”. Bit 4 of the second parameter stores “high-probability jackpot information”. In addition, when the "big hit" is won in high accuracy, "1" is stored in the bit 4 as "high probability big hit success / failure information", and when the "losing" is won in high accuracy, the "high probability" is won. “0” is stored in bit 4 as “big hit hit information”. These pieces of information are determined based on the result of the lottery used in the big hit type determination table (see FIGS. 18 to 21).

第2パラメータのビット5及びビット6には、「第1入賞時演出情報」が格納される。なお、「第1入賞時演出情報」は、上記入賞時演出情報決定テーブル(図22参照)を用いた抽選により決定される入賞時演出情報1(「1A」〜「1D」)に対応する情報である。例えば、入賞時演出情報1が「1A」である場合には、「第1入賞時演出情報」として「00」がビット5及びビット6に格納され、入賞時演出情報1が「1B」である場合には、「第1入賞時演出情報」として「01」がビット5及びビット6に格納される。また、例えば、入賞時演出情報1が「1C」である場合には、「第1入賞時演出情報」として「10」がビット5及びビット6に格納され、入賞時演出情報1が「1D」である場合には、「第1入賞時演出情報」として「11」がビット5及びビット6に格納される。また、第2パラメータのビット7は、常時0領域となる。   Bits 5 and 6 of the second parameter store “first winning effect information”. The "first prize production information" is information corresponding to prize production information 1 ("1A" to "1D") determined by lottery using the prize production information determination table (see FIG. 22). It is. For example, when the winning effect information 1 is “1A”, “00” is stored in bits 5 and 6 as “first winning effect information”, and the winning effect information 1 is “1B”. In this case, “01” is stored in bit 5 and bit 6 as “first winning effect information”. Further, for example, when the winning effect information 1 is “1C”, “10” is stored in bits 5 and 6 as “first winning effect information”, and the winning effect information 1 is “1D”. In the case of “11,” “11” is stored in bit 5 and bit 6 as “first winning effect information”. Bit 7 of the second parameter is always in the 0 area.

保留加算コマンドの第3パラメータのビット4及びビット5には、「第2入賞時演出情報」が格納される。なお、「第2入賞時演出情報」は、上記入賞時演出情報決定テーブル(図22参照)を用いた抽選により決定される入賞時演出情報2(「2A」〜「2D」)に対応する情報である。例えば、入賞時演出情報2が「2A」である場合には、「第2入賞時演出情報」として「00」がビット4及びビット5に格納され、入賞時演出情報2が「2B」である場合には、「第2入賞時演出情報」として「01」がビット4及びビット5に格納される。また、例えば、入賞時演出情報2が「2C」である場合には、「第2入賞時演出情報」として「10」がビット4及びビット5に格納され、入賞時演出情報2が「2D」である場合には、「第2入賞時演出情報」として「11」がビット4及びビット5に格納される。   In the bits 4 and 5 of the third parameter of the hold addition command, “second winning effect information” is stored. The “second winning effect information” is information corresponding to winning effect information 2 (“2A” to “2D”) determined by lottery using the above-described winning effect information determination table (see FIG. 22). It is. For example, when the winning effect information 2 is “2A”, “00” is stored in bits 4 and 5 as “second winning effect information”, and the winning effect information 2 is “2B”. In this case, “01” is stored in the bit 4 and the bit 5 as “second winning effect information”. Further, for example, when the winning effect information 2 is “2C”, “10” is stored in bits 4 and 5 as “second winning effect information”, and the winning effect information 2 is “2D”. In the case of “11,” “11” is stored in the bit 4 and the bit 5 as “second winning effect information”.

なお、「第1入賞時演出情報」及び「第2入賞時演出情報」の値は、保留加算コマンド生成時(保留加算時)における、先読み情報(変動前の保留に関する情報)に基づいて実行される演出の数(先読み演出が実行される保留個数)に応じて、変更(更新)してもよい。   It should be noted that the values of the "first prize production information" and the "second prize production information" are executed based on the look-ahead information (information on the pre-fluctuation hold) when the hold addition command is generated (at the time of hold addition). May be changed (updated) according to the number of effects to be performed (the number of pending effects for which the prefetch effect is executed).

第3パラメータのビット6には、「転落抽選情報」が格納される。なお、転落なしの場合には、「転落抽選情報」として「0」がビット6に格納され、転落ありの場合には、「転落抽選情報」として「1」がビット6に格納される。また、第3パラメータのビット0〜ビット3及びビット7のそれぞれは、常時0領域となる。   Bit 6 of the third parameter stores “falling lottery information”. In the case of no fall, "0" is stored in bit 6 as "fall lottery information", and in the case of fall, "1" is stored in bit 6 as "fall lottery information". In addition, each of bits 0 to 3 and bit 7 of the third parameter is always in the 0 area.

副制御回路200において、上記構成の保留加算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから入賞時の特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから保留演出の指定情報が取得され、第3パラメータから先読み演出の指定情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the hold addition command having the above-described configuration, information on the number of holds for variable display of special symbols at the time of winning from the first parameter is obtained as an analysis result, The designation information of the reserved effect is acquired from the second parameter, and the designation information of the look-ahead effect is acquired from the third parameter.

[その他のコマンド]
次に、上述した各種コマンド以外のコマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、ここでは、他の各種コマンドの構成の図示を省略し、各コマンド内のパラメータフィールド部の構成及び該コマンドに含まれる各種情報の概要のみを説明する。
[Other commands]
Next, the configuration of commands other than the various commands described above and the contents of various information included in the commands will be described. Here, the illustration of the configuration of other various commands is omitted, and only the configuration of the parameter field portion in each command and the outline of various information included in the command will be described.

(1)特別演出停止コマンド
特別演出停止コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(1) Special effect stop command The parameter field portion of the special effect stop command is composed of two parameters (a first parameter and a second parameter).

特別演出停止コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。   The first parameter of the special effect stop command stores, for example, game state information (game status) such as a drop lottery, a probability change flag, a time saving flag, and a state number. In addition, the information of the stop symbol of the special symbol is stored in the second parameter.

副制御回路200において、上記構成の特別演出停止コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の変動表示時の演出を終了する際の各種遊技情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the special effect stop command having the above-described configuration, when the effect at the time of displaying the fluctuation of the special symbol from the first parameter and the second parameter is finished as an analysis result. Are obtained.

(2)特別図柄当り開始表示コマンド
特別図柄当り開始表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(2) Special symbol hit start display command The parameter field portion of the special symbol hit start display command is composed of two parameters (a first parameter and a second parameter).

特別図柄当り開始表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。   In the first parameter of the special symbol hit start display command, for example, game state information (game status) such as a state number is stored. In addition, the information of the stop symbol of the special symbol is stored in the second parameter.

副制御回路200において、上記構成の特別図柄当り開始表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報(例えば、大当り中であるか否か、小当り中であるか否か等の情報)が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the special symbol hit start display command having the above configuration, as a result of the analysis, the special symbol hit status information (for example, Information such as whether or not a big hit is being made, whether or not a small hit is being made, etc.) is obtained.

(3)大入賞口開放中表示コマンド
大入賞口開放中表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(3) Big Win Opening Display Command The parameter field portion of the big win opening display command is composed of three parameters (first parameter to third parameter).

大入賞口開放中表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」〜「15」)の情報が格納される。   For example, game state information (game status) such as a state number is stored in the first parameter of the special winning opening opening command. In the second parameter, information of a special symbol stopped symbol is stored. Further, information on the number of rounds (“0” to “15”) is stored in the third parameter.

副制御回路200において、上記構成の大入賞口開放中表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the special winning opening opening command having the above configuration, information on the special symbol hitting state is obtained from the first parameter and the second parameter as an analysis result. Then, information on the number of rounds is obtained from the third parameter.

(4)ラウンド間表示コマンド
ラウンド間表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(4) Display Command Between Rounds The parameter field portion of the display command between rounds includes three parameters (first parameter to third parameter).

ラウンド間表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」〜「14」)の情報が格納される。   In the first parameter of the display command between rounds, for example, game state information (game status) such as a state number is stored. In the second parameter, information of a special symbol stopped symbol is stored. The third parameter stores information on the number of rounds ("0" to "14").

副制御回路200において、上記構成のラウンド間表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。   In the sub-control circuit 200, when a later-described command analysis process is performed on the inter-round display command having the above-described configuration, as a result of the analysis, information on a special symbol hit state from the first parameter and the second parameter is obtained. Information on the number of rounds is obtained from the three parameters.

(5)特別図柄当り終了表示コマンド
特別図柄当り終了表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(5) Special symbol end display command The parameter field portion of the special symbol end display command is composed of two parameters (a first parameter and a second parameter).

特別図柄当り終了表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。   In the first parameter of the special symbol hit end display command, for example, game state information (game status) such as a state number is stored. In addition, the information of the stop symbol of the special symbol is stored in the second parameter.

副制御回路200において、上記構成の特別図柄当り終了表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得される。   In the sub control circuit 200, when a command analysis process described later is performed on the special symbol hit end display command having the above configuration, information on the special symbol hit state from the first parameter and the second parameter is obtained as an analysis result. You.

(6)保留減算コマンド
保留減算コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(6) Hold Subtraction Command The parameter field portion of the hold subtraction command is composed of three parameters (first parameter to third parameter).

保留減算コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の可変表示の保留個数の情報が格納される。また、第3パラメータには、残り時短遊技回数の情報が格納される。   The first parameter of the hold subtraction command stores, for example, game state information (game status) such as a drop lottery, a probability change flag, a time saving flag, and a state number. In the second parameter, information on the number of suspended special symbols for variable display is stored. The third parameter stores information on the number of remaining time-saving games.

副制御回路200において、上記構成の保留減算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから変動開始時の遊技状態の情報が取得され、第2パラメータから変動開始時の保留個数の情報が取得され、第3パラメータから残り時短遊技回数の情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the hold subtraction command having the above-described configuration, information on the game state at the start of the change is obtained from the first parameter as the analysis result, and the change from the second parameter is obtained. Information on the number of suspended games at the start is obtained, and information on the number of remaining time-saving games is obtained from the third parameter.

(7)入賞情報コマンド
入賞情報コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(7) Winning Information Command The parameter field portion of the winning information command is composed of one parameter (first parameter).

入賞情報コマンドの第1パラメータには、例えば、カウントセンサ53c,54cの検知結果等の入賞検知情報が格納される。   In the first parameter of the winning information command, for example, winning detecting information such as detection results of the count sensors 53c and 54c is stored.

副制御回路200において、上記構成の入賞情報コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから大入賞口の入賞検知情報が取得される。   In the sub-control circuit 200, when the below-described command analysis processing is performed on the winning information command having the above-described configuration, winning detection information of the big winning opening is obtained from the first parameter as an analysis result.

(8)不正検知関連コマンド
不正検知関連コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(8) Fraud detection-related command The parameter field portion of the fraud detection-related command is composed of two parameters (a first parameter and a second parameter).

不正検知関連コマンドの第1パラメータには、例えば、扉開放検知(開閉未検知、閉鎖検知、開放検知)、第1大入賞口の不正入賞検知、第2大入賞口の不正入賞検知、普通電動役物の不正入賞検知等の情報が格納される。また、第2パラメータには、例えば、誘導磁界検知、磁気検知、センサ異常検知等の情報が格納される。   The first parameter of the fraud detection-related command includes, for example, door open detection (open / closed non-detection, close detection, and open detection), illegal winning detection of the first big winning opening, illegal winning detection of the second big winning opening, ordinary electric Information such as the detection of illegal winning of the accessory is stored. The second parameter stores information such as induction magnetic field detection, magnetic detection, and sensor abnormality detection.

副制御回路200において、上記構成の不正検知関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから不正検知情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the fraud detection-related command having the above configuration, fraud detection information is obtained from the first parameter and the second parameter as an analysis result.

(9)払出異常関連コマンド
払出異常関連コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(9) Dispensing abnormality related command The parameter field part of the dispensing abnormality related command is composed of one parameter (first parameter).

払出異常関連コマンドの第1パラメータには、例えば、払出エラー情報、下皿満タン情報等の情報が格納される。   For example, information such as payout error information and lower tank full information is stored in the first parameter of the payout abnormality related command.

副制御回路200において、上記構成の払出異常関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから払出異常情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the payout abnormality related command having the above configuration, payout abnormality information is obtained from the first parameter as an analysis result.

(10)初期化コマンド
初期化コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(10) Initialization Command The parameter field portion of the initialization command is composed of one parameter (first parameter).

初期化コマンドの第1パラメータには、例えば、チェックサム異常、電断未検知での電断復帰、バックアップクリア押下時等の電源投入時の初期化要因の情報が格納される。   The first parameter of the initialization command stores, for example, information on an initialization factor at the time of power-on, such as a checksum error, power-off recovery when power-off is not detected, and pressing of backup clear.

副制御回路200において、上記構成の初期化コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから初期化要因の指定情報が取得される。   In the sub-control circuit 200, when the below-described command analysis processing is performed on the initialization command having the above configuration, the specification information of the initialization factor is obtained from the first parameter as an analysis result.

<コマンド受信時処理及びコマンド解析処理の概要>
次に、図33を参照しながら、ホスト制御回路210が、上述した各種コマンドを受信した際に行うコマンド受信時処理及びコマンド解析処理の概要を説明する。図33は、本実施形態におけるコマンド受信時処理の概要を示す図である。なお、このコマンド受信時処理は、ホスト制御回路210により実行される後述のメイン・サブ間コマンド制御処理(後述の図77参照)の中で受信割込処理として行われる。
<Overview of command reception processing and command analysis processing>
Next, an outline of a command reception process and a command analysis process performed when the host control circuit 210 receives the various commands described above will be described with reference to FIG. FIG. 33 is a diagram showing an outline of a command receiving process in the present embodiment. The command reception process is performed as a reception interrupt process in a main / sub command control process (see FIG. 77 described later) executed by the host control circuit 210.

本実施形態では、図33に示すように、主制御回路70(メインCPU71)からホスト制御回路210に上述したコマンドが送信され、該コマンドをホスト制御回路210が受信すると、まず、ホスト制御回路210は、受信したコマンドのデータをホスト制御回路210内に設けられたリングバッファに書き込む。なお、コマンド受信時にエラーが発生した場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。   In the present embodiment, as shown in FIG. 33, when the above-described command is transmitted from the main control circuit 70 (main CPU 71) to the host control circuit 210, and the command is received by the host control circuit 210, first, the host control circuit 210 Writes the data of the received command into a ring buffer provided in the host control circuit 210. If an error occurs during command reception, the set information of the received command data and error information is written to the ring buffer.

ここで、図34に、リングバッファの概略構成を示す。本実施形態では、リングバッファは、受信したコマンドデータを格納するためのバッファ領域と、対応するエラー情報を格納するためのバッファ領域とで構成される。なお、各バッファ領域のサイズは2048バイトであり、1バイトの格納領域毎にアドレス(「0」〜「2047」)が割り当てられている。   Here, FIG. 34 shows a schematic configuration of the ring buffer. In this embodiment, the ring buffer includes a buffer area for storing received command data and a buffer area for storing corresponding error information. The size of each buffer area is 2048 bytes, and addresses ("0" to "2047") are assigned to each 1-byte storage area.

コマンドデータを格納するためのバッファ領域では、1バイトの格納領域毎にコマンドデータが格納され、バッファ領域の先頭アドレスの領域からコマンド受信順にコマンドデータが格納される。また、エラー情報を格納するためのバッファ領域においても、1バイトの格納領域毎にエラー情報が格納され、バッファ領域の先頭アドレス側からコマンド受信順にエラー情報が格納される。この際、エラー情報は、対応するコマンドデータの格納領域のアドレスに一対一で対応付けられたエラー情報のアドレスの格納領域に格納される。   In the buffer area for storing command data, command data is stored for each one-byte storage area, and the command data is stored in the order of command reception from the area of the head address of the buffer area. Also, in a buffer area for storing error information, error information is stored for each 1-byte storage area, and error information is stored in order of command reception from the head address side of the buffer area. At this time, the error information is stored in the storage area of the address of the error information that is associated one-to-one with the address of the storage area of the corresponding command data.

また、リングバッファの最後尾のアドレス「2047」にコマンドデータが格納された後にコマンドを受信した場合には、リングバッファの先頭アドレス「0」の格納領域にコマンドデータが格納される。   If a command is received after the command data is stored at the last address “2047” of the ring buffer, the command data is stored in the storage area of the first address “0” of the ring buffer.

次いで、上述したリングバッファにコマンドデータが格納された後、ホスト制御回路210は、リングバッファに格納されたコマンドデータをサブワークRAM210aに転送して格納する。   Next, after the command data is stored in the ring buffer described above, the host control circuit 210 transfers the command data stored in the ring buffer to the subwork RAM 210a and stores it.

そして、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析して各種情報を取得する。具体的には、ホスト制御回路210は、コマンドのコマンド種別部に格納された情報に基づいてコマンド種別を判別するとともに、コマンドのパラメータフィールド部に格納された遊技及び演出に関する各種情報を取得する。   Then, the host control circuit 210 analyzes the contents of the command stored in the subwork RAM 210a and acquires various information. Specifically, the host control circuit 210 determines the command type based on the information stored in the command type portion of the command, and acquires various information related to games and effects stored in the parameter field portion of the command.

上述したコマンド解析処理を行った場合、コマンドの構成上の特徴に基づいて、次のような効果が得られる。   When the above-described command analysis processing is performed, the following effects can be obtained based on the structural characteristics of the command.

上述のように、上記各種コマンドのうち、例えば、デモ表示コマンド、特別図柄演出開始コマンド、第1電断復帰コマンド、特別演出停止コマンド、特別図柄当り開始表示コマンド等のコマンドでは、パラメータフィールド部の先頭(コマンドの先頭から2バイト目)に配置された第1パラメータにゲームステータスの情報(遊技状態情報)が格納される。それゆえ、これらのコマンドを受信しながら、1バイト毎にそのコマンドの解析処理を行った場合には、コマンド種別に関係なく、コマンドの受信開始から2バイト目のコマンド解析処理が必ずゲームスステータスの解析処理となるので、この2バイト目の解析処理を、これらのコマンドの解析処理において共通化することができる。すなわち、これらのコマンドに対してコマンド解析処理を行った場合、いずれのコマンドであっても、コマンド解析処理開始時を基準にしたゲームステータスの解析処理のタイミングが同じになるとともに、そのゲームステータスの解析処理も共通化することができる。この場合、ホスト制御回路210におけるコマンド解析処理の効率を向上させることができ、より高度な演出制御を行うことが可能になる。   As described above, among the various commands, for example, a command such as a demo display command, a special symbol effect start command, a first power interruption return command, a special effect stop command, a special symbol hit start display command, etc. Game status information (game state information) is stored in the first parameter located at the beginning (the second byte from the beginning of the command). Therefore, if the command analysis processing is performed for each byte while receiving these commands, the command analysis processing of the second byte from the start of the command reception always includes the game status regardless of the command type. Since the analysis processing is performed, the analysis processing of the second byte can be shared in the analysis processing of these commands. That is, when the command analysis process is performed on these commands, the timing of the game status analysis process based on the start of the command analysis process becomes the same for any command, and the game status The analysis process can be shared. In this case, the efficiency of the command analysis processing in the host control circuit 210 can be improved, and more sophisticated effect control can be performed.

また、上記構成を有するコマンドに対するコマンド解析処理では、各パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行うことにより、コマンドの有効性の有無を判定することができる。この場合、判定処理のチェック項目が増えるので、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を提供することができる。   In the command analysis processing for a command having the above-described configuration, a check is always performed on a zero area provided in a predetermined bit area in each parameter, a valid range of each data stored in the parameter is checked, and a stored data is checked. By checking the combination of the commands, it is possible to determine whether the command is valid. In this case, since the number of check items in the determination process increases, the presence or absence of the validity of the received command can be more accurately determined, and a more secure game can be provided to the player.

<アニメーションリクエスト構築手法>
本実施形態のパチンコ遊技機1では、副制御回路200内のホスト制御回路210は、主制御回路70から受信した各種コマンドに基づいて、表示装置13を用いた演出の動作を制御する際、各種演出装置(表示装置13も含む)を動作させるための指令信号(リクエスト)を生成する処理(以下、アニメーションリクエスト構築処理という)を行う。
<Animation request construction method>
In the pachinko gaming machine 1 of the present embodiment, the host control circuit 210 in the sub control circuit 200 performs various operations when controlling the operation of the effect using the display device 13 based on various commands received from the main control circuit 70. A process of generating a command signal (request) for operating the effect device (including the display device 13) (hereinafter, referred to as an animation request construction process) is performed.

[アニメーションリクエスト構築処理の概要]
まず、図35を参照しながら、アニメーションリクエスト構築処理の概要を説明する。なお、図35は、アニメーションリクエスト構築時の動作概要を示す図である。
[Overview of animation request construction process]
First, the outline of the animation request construction process will be described with reference to FIG. FIG. 35 is a diagram showing an outline of the operation when constructing an animation request.

ホスト制御回路210は、主制御回路70から各種コマンドを受信すると、図35に示すように、まず、受信コマンドに基づいて、演出内容の指定情報を含むアニメーションリクエストと称するリクエストを生成するためのオブジェクト(以下、アニメーションオブジェクトという)を生成する。   When the host control circuit 210 receives various commands from the main control circuit 70, first, as shown in FIG. 35, based on the received command, an object for generating a request called an animation request including designation information of the effect contents (Hereinafter referred to as an animation object).

なお、本明細書でいう「オブジェクト」(処理情報)とは、広義にはプログラムの手続きの対象を抽象化する概念であり、本実施形態では、1つ又は複数の処理の集合である。具体的には、本実施形態の「オブジェクト」は、処理を呼び出す(実行契機となる名称の指定、コール、実行開始処理)ためのコマンドの集合であり、構造体が1つ又は複数の変数を内包し、各変数に対して実行する処理の呼び出しID(処理を特定するための名称など)を登録する。そして、「オブジェクト」では、このような構造体を実行することで各変数に登録された処理を実行する。また、「オブジェクト」は構造体の名称、構造体を特定可能なID又は構造体そのものであるので、「オブジェクト」は、構造体に限定されず、1つ又は複数の処理をグループ化することにより処理の実行順序などを管理することが可能な名称、ID、処理、記憶情報などを含む意味である。   The “object” (processing information) referred to in this specification is a concept that abstracts the target of a program procedure in a broad sense, and in the present embodiment, is a set of one or a plurality of processes. More specifically, the “object” in the present embodiment is a set of commands for invoking a process (designation of a name to be an execution trigger, a call, an execution start process), and the structure includes one or a plurality of variables. A call ID (a name for specifying a process, etc.) of a process to be executed for each variable is registered. The "object" executes the processing registered in each variable by executing such a structure. Also, since the “object” is the name of the structure, the ID that can specify the structure, or the structure itself, the “object” is not limited to the structure and can be obtained by grouping one or more processes. The meaning includes names, IDs, processes, storage information, and the like that can manage the execution order of the processes.

近年では、ソフトウェア構築の際にはオブジェクト単位で管理され、複数のオブジェクトを組み合わせることによりソフトウェアが構築される。この場合、すでに存在するオブジェクトを利用する場合には、その内部構成や動作原理の詳細を知る必要が無く、外部からオブジェクトにメッセージ(識別コマンド、引数等)を送信すれば、オブジェクトの機能を作動させることさせることができる。   In recent years, when software is constructed, it is managed on an object basis, and software is constructed by combining a plurality of objects. In this case, if an existing object is used, there is no need to know the details of its internal configuration or operation principle. If a message (identification command, argument, etc.) is sent to the object from the outside, the function of the object is activated. Can be made to do.

次いで、ホスト制御回路210は、アニメーションオブジェクトに基づいて(アニメーションオブジェクトを用いて)、アニメーションリクエストを生成する。そして、ホスト制御回路210は、生成されたアニメーションリクエストに基づいて、描画リクエスト、サウンドリクエスト、ランプリクエスト、役物リクエストなどの各種リクエスト(演出開始要求)を生成する。   Next, the host control circuit 210 generates an animation request based on the animation object (using the animation object). Then, based on the generated animation request, the host control circuit 210 generates various requests (production start requests) such as a drawing request, a sound request, a lamp request, and an accessory request.

その後、ホスト制御回路210は、生成された各リクエストを、対応する演出装置の制御回路(コントローラ)に出力する。具体的には、ホスト制御回路210は、サウンドリクエスト及びランプリクエストを、音声・LED制御回路220に出力し、描画リクエストを表示制御回路230に出力する。なお、図35には示さないが、ホスト制御回路210で生成された役物リクエストは、ホスト制御回路210内で行う役物制御に関する処理間において受け渡される。   After that, the host control circuit 210 outputs each generated request to the control circuit (controller) of the corresponding rendering device. Specifically, the host control circuit 210 outputs a sound request and a lamp request to the audio / LED control circuit 220, and outputs a drawing request to the display control circuit 230. Although not shown in FIG. 35, the accessory request generated by the host control circuit 210 is passed between processes relating to the accessory control performed in the host control circuit 210.

そして、音声・LED制御回路220は、入力されたサウンドリクエストに基づいて、スピーカ11による音声再生動作の制御を行う。また、音声・LED制御回路220は、入力されたランプリクエストに基づいて、ランプ(LED)群18による発光演出(LEDアニメーション)動作の制御を行う。表示制御回路230は、入力された描画リクエストに基づいて、表示装置13による画像表示演出動作の制御を行う。また、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20による演出動作の制御を行う。   Then, the audio / LED control circuit 220 controls the audio reproduction operation by the speaker 11 based on the input sound request. In addition, the audio / LED control circuit 220 controls a lighting effect (LED animation) operation by the lamp (LED) group 18 based on the input lamp request. The display control circuit 230 controls the image display effect operation by the display device 13 based on the input drawing request. Further, the host control circuit 210 controls the effect operation by the accessory 20 based on the generated accessory request.

[アニメーションオブジェクトの種別]
ここで、アニメーションリクエスト構築処理で生成される(用いられる)各種アニメーションオブジェクトについて説明する。本実施形態のアニメーションリクエスト構築処理では、基本的には、演出オブジェクトと称するアニメーションオブジェクトと、保留オブジェクトと称するアニメーションオブジェクトとが生成され、この2つのアニメーションオブジェクトを用いてアニメーションリクエストが生成される。
[Animation object type]
Here, various animation objects generated (used) in the animation request construction process will be described. In the animation request construction process of the present embodiment, basically, an animation object called an effect object and an animation object called a reservation object are generated, and an animation request is generated using these two animation objects.

演出オブジェクトは、受信コマンドに応じて生成されるアニメーションオブジェクトである。例えば、デモ表示コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「Demo」、識別コマンド「80H」:以下、デモオブジェクトという)や、特別図柄演出開始コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「HendoTz01」、識別コマンド「81H」:以下、変動オブジェクトという)などが演出オブジェクトの例として挙げられる。   The effect object is an animation object generated in response to the received command. For example, an animation object (object name “Demo”, identification command “80H”: hereinafter referred to as “demo object”) generated when a demo display command is received, and an animation object (object name “HendoTz01” generated when a special design effect start command is received) , Identification command “81H”: hereinafter, referred to as a variable object), and the like.

なお、上述した演出オブジェクトは、抽選処理後、コマンド受信毎に後着優先で1つだけ生成される。すなわち、上述した演出オブジェクトは、複数同時に生成されることはなく、コマンド受信毎に、演出オブジェクトが上書きされる。なお、受信コマンドの呼び出しが1つずつであるため、先着順でオブジェクトが生成されていく中で、後着の受信コマンドに基づいてオブジェクトが生成されると、該後着の受信コマンドに基づいて生成されたオブジェクトにより先着の受信コマンドに基づいて生成されたオブジェクトが上書きされる。それゆえ、ここでは、「後着優先」と称する。なお、本実施形態では、後着の受信コマンドに基づいてオブジェクトが生成された場合に、先着の受信コマンドに基づいて生成されたオブジェクトを破棄するようにしてもよい。   In addition, after the lottery process, only one rendering object is generated with the latter-come-first-served basis each time a command is received. That is, a plurality of the above-described effect objects are not generated at the same time, and each time the command is received, the effect objects are overwritten. In addition, since the reception command is called one by one, if an object is generated based on the later-arrived reception command while objects are generated in the first-come-first-served order, the object is generated based on the latter-arrival reception command. The generated object overwrites the object generated based on the first received command. Therefore, it is referred to as “late-arrival priority” here. In the present embodiment, when an object is generated based on a later-received reception command, the object generated based on the first-arrival reception command may be discarded.

保留オブジェクト(オブジェクト名「Horyu」)は、起動時に生成されるアニメーションオブジェクトである。この保留オブジェクトでは、現在の保留状態を画面表示する処理が行われる。また、保留オブジェクトは、基本的には、起動中は破棄されないオブジェクト(常駐型のオブジェクトの一つ)である。ただし、後述のシンプルモードオブジェクトが生成された場合には、保留オブジェクトも破棄される。   The suspended object (object name “Horyu”) is an animation object generated at the time of activation. In this suspension object, processing for displaying the current suspension state on the screen is performed. A pending object is basically an object that is not destroyed during activation (one of the resident objects). However, when a simple mode object described later is generated, the suspended object is also destroyed.

また、本実施形態では、上記アニメーションオブジェクト以外に、例えば、オブジェクト名「SimpleMode」のアニメーションオブジェクト(以下、シンプルモードオブジェクトという)や、オブジェクト名「InitAnm」のアニメーションオブジェクトなどが、アニメーションリクエスト構築処理において生成される(用いられる)。なお、シンプルモードオブジェクトについては、後で詳述する。   In the present embodiment, in addition to the above-described animation objects, for example, an animation object having an object name “SimpleMode” (hereinafter, referred to as a simple mode object), an animation object having an object name “InitAnm”, and the like are generated in the animation request construction process. (Used). The simple mode object will be described later in detail.

オブジェクト名「InitAnm」のアニメーションオブジェクトは、起動時又はRTC(Real Time Clock)エラー発生時に、サブ基板202内で発生したコマンド(例えば、時間設定画面の呼び出しコマンド、時間設定画面で時刻変更が実行された際のコマンド等)に基づいて生成されるオブジェクトであり、時刻設定画面の表示処理を行う。なお、ホスト制御回路210が主制御回路70からコマンドを受信し、他の演出オブジェクトが生成されると、オブジェクト名「InitAnm」のアニメーションオブジェクトは破棄される。   The animation object having the object name “InitAnm” is executed at the time of startup or when an RTC (Real Time Clock) error occurs. The object is generated based on a command at the time of the execution, and performs display processing of a time setting screen. When the host control circuit 210 receives a command from the main control circuit 70 and another effect object is generated, the animation object with the object name “InitAnm” is discarded.

[アニメーションオブジェクトで実行される各種処理]
次に、上述したアニメーションオブジェクト内で行われる各種処理の概要について説明する。アニメーションオブジェクト内には、基本的には、初期化処理、メイン処理及び終了処理が含まれる。また、受信コマンドに応じて生成される演出オブジェクトでは、さらに、コマンド受信処理がアニメーションオブジェクト内に含まれる。そして、遊技の状況に応じて、アニメーションオブジェクト内に含まれるこれらの各種処理の中から所定の処理が呼び出されて実行される。
[Various processes performed by animation objects]
Next, an outline of various processes performed in the above-described animation object will be described. The animation object basically includes an initialization process, a main process, and an end process. In the effect object generated in response to the received command, a command receiving process is further included in the animation object. Then, a predetermined process is called and executed from these various processes included in the animation object according to the situation of the game.

初期化処理は、オブジェクト生成開始時に一度だけ実行される処理である。初期化処理では、例えば、オブジェクトの初期化や抽選結果の取得などの処理が行われる。メイン処理は、オブジェクト生成中にフレーム毎に(FPS(Frames per Second)周期で)実行
される処理である。メイン処理では、アニメーションリクエストの生成、セット等の処理が行われる。なお、オブジェクト生成開始時には、同フレームで初期化処理及びメイン処理が実行される。終了処理は、オブジェクト破棄時に一度だけ実行される処理である。終了処理では、不要な演出の再生終了等の処理が行われる。また、コマンド受信時理は、コマンド受信時に一度だけ実行される処理である。このコマンド受信処理は、例えば、保留加算コマンドや保留減算コマンドに基づいてアニメーション制御等を行う際に使用される。
The initialization process is a process executed only once at the start of object generation. In the initialization processing, for example, processing such as initialization of an object and acquisition of a lottery result is performed. The main process is a process executed for each frame (in an FPS (Frames per Second) cycle) during object generation. In the main processing, processing such as generation and setting of an animation request is performed. At the start of object generation, an initialization process and a main process are executed in the same frame. The termination process is a process executed only once when the object is destroyed. In the end processing, processing such as end of reproduction of unnecessary effects is performed. The command reception process is a process executed only once when a command is received. This command reception processing is used, for example, when performing animation control or the like based on a hold addition command or a hold subtraction command.

ここで、図36及び図37を参照しながら、上述したアニメーションオブジェクトを用いたアニメーションリクエスト構築処理の流れの一例を説明する。なお、図36は、デモ表示コマンド受信時に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。また、図37は、デモ表示コマンドの後に特別図柄演出開始コマンドを受信した際に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。図36及び図37では、説明を簡略化するため、ホスト制御回路210が行うメイン処理のフロー(後述の図77参照)中の、メイン・サブ間コマンド制御処理、コマンド解析処理及びアニメーションリクエスト構築処理を受信コマンド数分だけループ処理するフロー部分のみを示す。   Here, an example of the flow of the animation request construction process using the above-described animation object will be described with reference to FIGS. 36 and 37. FIG. 36 is a diagram showing a processing flow of the animation object during the animation request construction processing performed when the demo display command is received. FIG. 37 is a diagram showing a processing flow of the animation object during the animation request construction processing performed when a special symbol effect start command is received after the demonstration display command. 36 and 37, in order to simplify the description, the main-sub command control process, the command analysis process, and the animation request construction process in the flow of the main process performed by the host control circuit 210 (see FIG. 77 described later). Is shown only in the flow part where the loop processing is performed for the number of received commands.

デモ表示コマンド受信時のアニメーションリクエスト構築処理内では、デモオブジェクトの初期化処理、デモオブジェクトのコマンド受信時処理、保留オブジェクトのコマンド受信処理及びデモオブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの初期化処理では、デモオブジェクトが生成される。また、デモオブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「80H」を引数として呼び出され、実行される。そして、デモオブジェクトのメイン処理では、アニメーションリクエストが生成される。   In the animation request construction process at the time of receiving the demo display command, the initialization process of the demo object, the process of receiving the command of the demo object, the command receiving process of the pending object, and the main process of the demo object are executed in this order. In the initialization process of the demo object, a demo object is generated. The command reception process of the demo object and the command reception process of the suspended object are called and executed with the identification command “80H” as an argument. Then, in the main processing of the demo object, an animation request is generated.

次いで、デモ表示コマンドの後に特別図柄演出開始コマンドが受信されると、デモオブジェクトの終了処理、変動オブジェクトの初期化処理、変動オブジェクトのコマンド受信処理、保留オブジェクトのコマンド受信処理及び変動オブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの終了処理では、この時点で生成されているデモオブジェクトが破棄される。また、変動オブジェクトの初期化処理では、変動オブジェクトが生成される。変動オブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「81H」を引数として呼び出され、実行される。そして、変動オブジェクトのメイン処理では、アニメーションリクエストが生成される。なお、このメイン処理は、次のコマンドが受信されるまで行われる。   Next, when a special symbol effect start command is received after the demonstration display command, the end processing of the demo object, the initialization processing of the variable object, the command reception processing of the variable object, the command reception processing of the pending object, and the main processing of the variable object Are executed in this order. In the demo object ending process, the demo object generated at this time is discarded. In the initialization processing of the variable object, a variable object is generated. The command receiving process of the variable object and the command receiving process of the pending object are called and executed with the identification command “81H” as an argument. Then, in the main processing of the moving object, an animation request is generated. This main process is performed until the next command is received.

保留オブジェクトのコマンド受信処理は、コマンド種別に関係なく実行されるが、その処理内容(処理結果)は、保留オブジェクト実行時の保留個数やゲームステータス等の状態に応じて異なる。   The command reception processing of the suspended object is executed irrespective of the command type, but the processing content (processing result) differs depending on the state of the suspended object at the time of execution of the suspended object, the game status, and the like.

[シンプルモードオブジェクト]
シンプルモードオブジェクト(特定の処理情報)は、簡易画面状態時に生成されるオブジェクトであり、シンプルモードオブジェクトでは簡易画面の表示処理が行われる。シンプルモードオブジェクトは、基本的には、電断復帰コマンド(識別コマンド「D1H」)受信時であり、且つ、受信した電断復帰コマンド(図30参照)に含まれる内部制御状態(識別図柄の変動表示に関する情報)の情報が特別図柄変動状態である場合にのみ生成される。すなわち、シンプルモードオブジェクトは、特別図柄の変動表示中に電断が発生し、その後、電断復帰した際に生成される。しかしながら、本実施形態では、毎フレーム、簡易画面状態の発生の有無をチェックしているので、簡易画面状態が発生すれば、シンプルモードオブジェクトが生成される。
[Simple mode object]
The simple mode object (specific processing information) is an object generated in the simple screen state, and the simple mode object performs a simple screen display process. The simple mode object is basically at the time of receiving the power failure return command (identification command “D1H”), and includes the internal control state (variation of the identification symbol) included in the received power failure recovery command (see FIG. 30). It is generated only when the information of (display related information) is in the special symbol change state. In other words, the simple mode object is generated when a power interruption occurs during the special symbol change display, and thereafter, when the power interruption is restored. However, in this embodiment, since the presence / absence of the simple screen state is checked every frame, a simple mode object is generated when the simple screen state occurs.

本実施形態では、シンプルモードオブジェクトを生成する際には、その時点で生成されている全てのオブジェクト(保留オブジェクト等の常駐型オブジェクトも含む)を終了(破棄)する。   In the present embodiment, when a simple mode object is generated, all objects (including resident objects such as reserved objects) generated at that time are terminated (discarded).

そして、電断復帰コマンド受信時(起動時)であり、且つ、内部制御状態が特別図柄変動状態である場合には、ホスト制御回路210は、シンプルモードオブジェクトに基づいて、アニメーションリクエストを生成し、該アニメーションリクエストに基づいて、上述した各種リクエストを生成する。なお、本実施形態では、シンプルモードオブジェクトに基づいて生成された描画リクエストがホスト制御回路210から表示制御回路230に出力されると、表示制御回路230は、該描画リクエストに基づいて、電断復帰に関する情報の報知を行うアニメーション(動画、静止画含む)を作成し、該アニメーションを表示装置13に表示させる。   Then, when the power interruption recovery command is received (at the time of startup) and the internal control state is the special symbol change state, the host control circuit 210 generates an animation request based on the simple mode object, The various requests described above are generated based on the animation request. In the present embodiment, when a drawing request generated based on the simple mode object is output from the host control circuit 210 to the display control circuit 230, the display control circuit 230 resets the power based on the drawing request. An animation (including a moving image and a still image) for informing the user of information is created, and the animation is displayed on the display device 13.

また、本実施形態では、シンプルモードオブジェクトが生成された場合には、シンプルモードオブジェクトが終了するまで、新たなオブジェクトは生成されない。すなわち、簡易画面状態中には、シンプルモードオブジェクト以外の他の演出オブジェクトは生成されない。そして、シンプルモードオブジェクトは、主制御回路70から変動停止に関するコマンド(変動停止コマンドや、大当たりを示すコマンドなど)が送信された場合に終了する。   In this embodiment, when a simple mode object is generated, no new object is generated until the simple mode object ends. That is, during the simple screen state, no effect object other than the simple mode object is generated. Then, the simple mode object ends when a command relating to the fluctuation stop (a fluctuation stop command, a command indicating a jackpot, or the like) is transmitted from the main control circuit 70.

上述したように、本実施形態において、内部制御状態が特別図柄変動状態(識別情報の変動表示状態)であるときに実行される電断復帰時の処理では、シンプルモードオブジェクトのみが生成されるので、電断復帰を迅速に行うことができる。   As described above, in the present embodiment, only the simple mode object is generated in the process at the time of power failure recovery performed when the internal control state is the special symbol change state (the change display state of the identification information). , The power can be quickly restored.

また、本実施形態では、シンプルモードオブジェクトの生成時に、受信した電断復帰コマンドに内部制御状態(識別図柄の変動表示に関する情報)が特別図柄変動状態であるという情報が含まれるか否かを判別する。それゆえ、本実施形態では、電断検知前と電断復帰後との間の遊技状態の整合性を考慮して電断復帰処理を行うことができる。   Further, in the present embodiment, when the simple mode object is generated, it is determined whether or not the received power interruption return command includes information indicating that the internal control state (information regarding the variable display of the identification symbol) is the special symbol variable state. I do. Therefore, in the present embodiment, the power interruption recovery processing can be performed in consideration of the consistency of the game state between before the power interruption detection and after the power interruption recovery.

さらに、本実施形態では、上述のように、ホスト制御回路210がコマンドを受信する度に後着優先でオブジェクトが1つだけ生成される(オブジェクトが上書きされる)が、シンプルモードオブジェクトが存在しているときは、新たにオブジェクトが生成されない。それゆえ、ホスト制御回路210により受信コマンドに基づいて生成されるオブジェクトの整合性も確保される。   Further, in the present embodiment, as described above, each time the host control circuit 210 receives a command, only one object is generated with priority on a later-arriving basis (the object is overwritten). If no, no new object is created. Therefore, consistency of the object generated based on the received command by the host control circuit 210 is also ensured.

また、本実施形態では、電断復帰時にはシンプルモードオブジェクトにより生成されたアニメーションリクエストに基づいて、表示装置13により電断復帰中である旨の情報が報知されるので、動画を特別図柄の変動時間に合わせて途中から再生するような機能を有していない遊技機であっても、遊技者に違和感を与えることなく電断復帰を行うことができる。   Further, in the present embodiment, at the time of power recovery, information indicating that power recovery is being performed is notified by the display device 13 based on an animation request generated by the simple mode object. Even if the gaming machine does not have a function of playing back from the middle of the game, the power interruption recovery can be performed without giving the player a sense of incongruity.

さらに、本実施形態では、上述のように、シンプルモードオブジェクトの終了契機は、主制御回路70からホスト制御回路210に変動停止に関するコマンドが送信された場合である。それゆえ、例えば、変動中に電断を検知し、その後、電源復帰を行った場合であっても、例えば、シンプルモードオブジェクト終了時の表示装置13において、電断復帰後のアニメーション種別が電断検知前の変動中におけるアニメーションの種別と異なる演出が実行される、又は、再度、電断復帰前の演出と同じ演出が最初から実行されるといった不自然な演出の実行が抑制される。この結果、電断復帰時等の異常な状態であっても、遊技者に違和感を与えるような演出の発生を抑制することができ、円滑に遊技を進めることができる。   Further, in the present embodiment, as described above, the end timing of the simple mode object is when the command relating to the fluctuation stop is transmitted from the main control circuit 70 to the host control circuit 210. Therefore, for example, even when the power interruption is detected during the fluctuation and then the power is restored, for example, the animation type after the power interruption is restored on the display device 13 at the end of the simple mode object is the power interruption. An effect that is different from the type of animation during the fluctuation before the detection is executed, or the execution of an unnatural effect such as the effect that is the same as the effect before the restoration of the power interruption is executed again from the beginning is suppressed. As a result, even in an abnormal state such as when power is restored, it is possible to suppress the occurrence of an effect that gives a sense of incongruity to the player, and the game can proceed smoothly.

<描画制御手法の概要>
次に、ホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230が実行する描画処理の概要を、図38を参照しながら説明する。なお、図38は、描画処理時における画像データ(動画データ及び静止画データ)のフローを示す図である。
<Overview of drawing control method>
Next, an outline of a drawing process executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 will be described with reference to FIG. FIG. 38 is a diagram showing a flow of image data (moving image data and still image data) at the time of drawing processing.

本実施形態では、表示装置13の液晶画面に表示する画像(動画及び/又は静止画)のデータ(圧縮データ)は、CGROM基板204内のCGROM206に格納されている。そして、描画リクエストが表示制御回路230に入力されると、表示制御回路230は、まず、CGROM206から画像圧縮データを読み出しデコード(伸張)する。この際、動画圧縮データが読み出された場合には、表示制御回路230内の動画デコーダ234により動画圧縮データがデコードされ、静止画圧縮データが読み出された場合には、表示制御回路230内の静止画デコーダ235により静止画圧縮データがデコードされる。   In the present embodiment, data (compressed data) of an image (moving image and / or still image) displayed on the liquid crystal screen of the display device 13 is stored in the CGROM 206 in the CGROM board 204. Then, when a drawing request is input to the display control circuit 230, the display control circuit 230 first reads and decodes (decompresses) image compressed data from the CGROM 206. At this time, when the moving image compressed data is read, the moving image compressed data is decoded by the moving image decoder 234 in the display control circuit 230, and when the still image compressed data is read, the moving image The still image decoder 235 decodes the compressed still image data.

次いで、表示制御回路230は、画像データのデコード結果(画像伸張データ)をテクスチャソースに指定された所定のバッファに書き出す。なお、本実施形態では、テクスチャソースとして、SDRAM250(外部RAM)内に設けられたムービバッファ、テクスチャバッファや、内蔵VRAM237内のスプライトバッファが指定される。例えば、動画1枚を表示する場合には、伸張された動画データ(デコード結果)は、SDRAM250内のムービバッファに書き出される。また、例えば、静止画1枚を表示する場合には、伸張された静止画データは、内蔵VRAM237内のスプライトバッファに書き出される。   Next, the display control circuit 230 writes the decoding result (decompressed image data) of the image data to a predetermined buffer specified as a texture source. In this embodiment, a movie buffer and a texture buffer provided in the SDRAM 250 (external RAM) and a sprite buffer in the built-in VRAM 237 are designated as texture sources. For example, when displaying one moving image, the expanded moving image data (decoding result) is written out to a movie buffer in the SDRAM 250. For example, when displaying a single still image, the expanded still image data is written to a sprite buffer in the built-in VRAM 237.

次いで、表示制御回路230は、画像データのレンダリング(描画)結果を書き出すレンダリングターゲットを指定する。なお、レンダリングターゲットとしては、例えば、SDRAM250(外部RAM)内に設けられたフレームバッファや、内蔵VRAM237内に設けられたフレームバッファなどを指定することができる。   Next, the display control circuit 230 specifies a rendering target to which a rendering (rendering) result of the image data is written. As the rendering target, for example, a frame buffer provided in the SDRAM 250 (external RAM), a frame buffer provided in the built-in VRAM 237, or the like can be designated.

次いで、表示制御回路230は、レンダリングエンジン241を作動させて、テクスチャソースに書き出された画像データのデコード結果に対してレンダリング処理を施し、そのレンダリング結果をレンダリングターゲットに書き出す。なお、この処理では、動画の拡大縮小や回転などの指定情報(3Dジオメトリエンジン240から入力される各種情報)に従ってレンダリング処理が行われる。   Next, the display control circuit 230 operates the rendering engine 241 to perform a rendering process on the decoding result of the image data written to the texture source, and writes the rendering result to the rendering target. In this process, the rendering process is performed according to designation information (various information input from the 3D geometry engine 240) such as enlargement / reduction and rotation of the moving image.

次いで、表示制御回路230は、レンダリングターゲットに書き出されたレンダリング結果(表示出力データ)を、表示装置13の表示画面に表示する。   Next, the display control circuit 230 displays the rendering result (display output data) written to the rendering target on the display screen of the display device 13.

なお、本実施形態では、レンダリングターゲットとして、2つのフレームバッファを用意する(後述の図95〜図97参照)。そして、レンダリングエンジン241からレンダリング結果をフレームバッファに書き出す際、レンダリング結果が書き出されるフレームバッファがフレーム毎に切り替えられる。例えば、所定のフレームにおいて、一方のフレームバッファにレンダリング結果を書き出した場合には、次フレームでは、他方のフレームバッファにレンダリング結果を書き出し、次々フレームでは、一方のフレームバッファにレンダリング結果を書き出す。すなわち、本実施形態では、一方のフレームバッファへのレンダリング結果の書き出し処理と、他方のフレームバッファへのレンダリング結果の書き出し処理とがフレーム毎に交互に切り替えて実行される。   In the present embodiment, two frame buffers are prepared as rendering targets (see FIGS. 95 to 97 described later). When writing the rendering result from the rendering engine 241 to the frame buffer, the frame buffer in which the rendering result is written is switched for each frame. For example, when a rendering result is written to one frame buffer in a predetermined frame, the rendering result is written to the other frame buffer in the next frame, and the rendering result is written to one frame buffer in the next frame. That is, in the present embodiment, the process of writing the rendering result to one frame buffer and the process of writing the rendering result to the other frame buffer are alternately executed for each frame.

また、上述したレンダリング結果の書き出し処理及び表示処理の流れの中において、所定のフレームで一方のフレームバッファに書き出されたレンダリング結果は、次フレームで表示装置13の表示画面に表示される(一方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。また、次フレームで他方のフレームバッファに書き出されたレンダリング結果は、次々フレームで表示装置13の表示画面に表示される(他方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。すなわち、本実施形態では、一方のフレームバッファにおけるレンダリング結果の表示処理と、他方のフレームバッファにおけるレンダリング結果の表示処理とがフレーム毎に交互に切り替えて実行される。   Further, in the flow of the rendering result writing process and the display process described above, the rendering result written in one frame buffer in a predetermined frame is displayed on the display screen of the display device 13 in the next frame (one side). The function of the frame buffer is switched from the drawing function to the display function.) Further, the rendering result written to the other frame buffer in the next frame is displayed on the display screen of the display device 13 in the next frame (the function of the other frame buffer is switched from the drawing function to the display function). That is, in the present embodiment, the display processing of the rendering result in one frame buffer and the display processing of the rendering result in the other frame buffer are alternately executed for each frame.

<音声再生制御手法の概要>
次に、ホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220が実行する音声再生処理の概要を、図39を参照しながら説明する。なお、図39は、音声再生処理時における音声・LED制御回路220の動作概要を示す図である。
<Overview of audio playback control method>
Next, an outline of a sound reproduction process executed by the sound / LED control circuit 220 when a sound request is output from the host control circuit 210 to the sound / LED control circuit 220 will be described with reference to FIG. FIG. 39 is a diagram showing an outline of the operation of the audio / LED control circuit 220 during the audio reproduction process.

本実施形態では、スピーカ11に出力するサウンドデータは、CGROM206に格納されている。そして、音声・LED制御回路220にサウンドリクエストが入力されると、音声・LED制御回路220は、サウンドリクエストに基づいてアクセスナンバーを特定し、アクセスナンバーに対応付けられたアクセスデータをCGROM206から読み出す。   In the present embodiment, the sound data to be output to the speaker 11 is stored in the CGROM 206. When a sound request is input to the sound / LED control circuit 220, the sound / LED control circuit 220 specifies an access number based on the sound request, and reads out access data associated with the access number from the CGROM 206.

なお、本実施形態では、サウンドリクエストには、アクセスナンバーだけでなく、サブ基板202内で生成された音声再生処理に必要な各種シーケンス再生制御コマンド(例えば、音声再生のスタート、ストップ、ループ等の指令するコマンド)などが含まれる。   In the present embodiment, the sound request includes not only the access number but also various sequence reproduction control commands (for example, start, stop, loop, etc., of sound reproduction) necessary for the sound reproduction processing generated in the sub-substrate 202. Command to instruct).

そして、音声・LED制御回路220は、読み出したアクセスデータに基づいて、音声再生処理を行う。この際、本実施形態では、シンプルアクセス制御により、サウンドの再生制御を行う。なお、ここでいう、「シンプルアクセス制御」とは、ホスト制御回路210から送信されたサウンドリクエストに基づいて、音声・LED制御回路220がCGROM206(外部ROM)に登録された複数のコマンドレジスタ列を一括設定する制御手法のことである。また、音声・LED制御回路220が同時に実行できるシンプルアクセス制御の数は、実行系統の数(本実施形態では4つ)に依存する。   Then, the audio / LED control circuit 220 performs an audio reproduction process based on the read access data. At this time, in the present embodiment, sound reproduction control is performed by simple access control. Here, the “simple access control” means that the voice / LED control circuit 220 transmits a plurality of command register strings registered in the CGROM 206 (external ROM) based on a sound request transmitted from the host control circuit 210. This is a control method for batch setting. The number of simple access controls that can be executed simultaneously by the audio / LED control circuit 220 depends on the number of execution systems (four in this embodiment).

図40に、アクセスデータの概略構成を示す。アクセスデータは、図40に示すように、設定データとアドレスとのセット情報が複数、所定の順序で配置されており、アクセスデータの最後尾にはシンプルアクセス終了コード(音声再生の終了を示すコード)に対応する情報が格納される。なお、図39に示すように、一つのアクセスナンバーに複数のアクセスデータが対応付けられている場合には、最後尾のアクセスデータにのみ、シンプルアクセス終了コードが設けられる。   FIG. 40 shows a schematic configuration of the access data. As shown in FIG. 40, the access data includes a plurality of sets of set data and addresses arranged in a predetermined order. At the end of the access data, a simple access end code (a code indicating the end of audio reproduction) is provided. ) Is stored. As shown in FIG. 39, when a plurality of access data are associated with one access number, a simple access end code is provided only for the last access data.

このような構成のアクセスデータに対して、設定データを対応するアドレスにセットすると、設定データに対応する再生コードが実行され、音声再生が行われる。そして、この再生コードの実行処理を、アクセスデータ内の先頭側の設定データから最後尾まで順次行い、最終的にシンプルアクセス終了コードがセットされると、読み出したアクセスデータに基づく音声再生動作が終了する。   When the setting data is set to the address corresponding to the access data having such a configuration, the reproduction code corresponding to the setting data is executed, and the audio is reproduced. Then, the reproduction code execution process is sequentially performed from the setting data on the top side to the end of the access data, and when the simple access end code is finally set, the audio reproduction operation based on the read access data ends. I do.

<ランプ(LED)の各種駆動制御手法>
次に、ホスト制御回路210から音声・LED制御回路220にランプリクエストが出力された際に、音声・LED制御回路220が実行する、ランプ群18に含まれる複数のLEDの各種駆動制御処理の内容について説明する。なお、以下に説明する本実施形態のランプ制御手法では、発光素子としてLEDを例に挙げて説明するが、本発明はこれに限定されず、他の任意の発光素子に対しても本実施形態のランプ制御手法は同様に適用することができる。
<Various drive control methods for lamps (LEDs)>
Next, when the lamp request is output from the host control circuit 210 to the audio / LED control circuit 220, the contents of various drive control processes of the plurality of LEDs included in the lamp group 18 executed by the audio / LED control circuit 220 Will be described. In the lamp control method of the present embodiment described below, an LED will be described as an example of a light emitting element, but the present invention is not limited to this, and the present embodiment is applicable to any other light emitting element. The lamp control method described above can be similarly applied.

[LED制御の概要]
まず、図41を参照しながら、パチンコ遊技機1に設けられたLEDを駆動(点灯/消灯)する際の制御手法の概要を説明する。なお、図41は、LED駆動(点灯/消灯)時の信号フロー図である。
[Overview of LED control]
First, with reference to FIG. 41, an outline of a control method for driving (lighting / lighting out) the LED provided in the pachinko gaming machine 1 will be described. FIG. 41 is a signal flow diagram at the time of driving the LED (lighting / extinguishing).

LEDの駆動(点灯/消灯)時には、まず、副制御回路200内のホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が出力される。なお、本実施形態では、ホスト制御回路210の演出制御処理(後述の図77に示す副制御メイン処理)は、所定のFPS周期(例えば、約16.7msec、約33.3msec等)で行われるので、音声・LED制御回路220へのランプリクエストの送信処理も所定のFPS周期で行われる。   At the time of driving (turning on / off) the LED, first, the host control circuit 210 in the sub-control circuit 200 outputs a lamp request (LED control request) to the audio / LED control circuit 220. In the present embodiment, the effect control processing of the host control circuit 210 (sub-control main processing shown in FIG. 77 described later) is performed at a predetermined FPS cycle (for example, about 16.7 msec, about 33.3 msec, or the like). Therefore, the process of transmitting the lamp request to the audio / LED control circuit 220 is also performed at a predetermined FPS cycle.

次いで、音声・LED制御回路220にランプリクエストが入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、LEDの点灯パターン(LEDアニメーション)を設定するためのLEDデータ(駆動データ)をランプ群18内の各LEDドライバ280(発光駆動手段、演出駆動手段)に送信する。この際、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信は、SPIの通信方式で行われる。また、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理は、約4msec周期で行われる。   Next, when a lamp request is input to the audio / LED control circuit 220, the audio / LED control circuit 220 outputs LED data (drive data) for setting an LED lighting pattern (LED animation) based on the lamp request. ) Is transmitted to each LED driver 280 (light emission drive means, effect drive means) in the lamp group 18. At this time, transmission of the LED data from the audio / LED control circuit 220 to the LED driver 280 is performed by the SPI communication method. The process of transmitting the LED data from the audio / LED control circuit 220 to the LED driver 280 is performed at a cycle of about 4 msec.

そして、LEDドライバ280は、受信したLEDデータに基づいて、接続されているLED281(発光手段)を所定のパターンで点灯/消灯する。これによりLEDアニメーションによる演出動作が実行される。   Then, the LED driver 280 turns on / off the connected LED 281 (light emitting unit) in a predetermined pattern based on the received LED data. As a result, an effect operation by the LED animation is executed.

なお、LEDデータに基づく発光態様は、LEDドライバ280からLED281に送信される、発光態様を制御可能なLEDデータに基づいて生成された信号(制御信号)より制御される。具体的には、LEDドライバ280からLED281に送信される信号の電気的な波形パラメータ(電圧値、電流値、パルス幅のデューティー比等)により、LED281の点灯、消灯、点滅、輝度等の発光態様が制御される。   The light emission mode based on the LED data is controlled by a signal (control signal) transmitted from the LED driver 280 to the LED 281 and generated based on the LED data capable of controlling the light emission mode. Specifically, the light emission mode such as lighting, extinguishing, blinking, and brightness of the LED 281 is determined by an electrical waveform parameter (a voltage value, a current value, a duty ratio of a pulse width, and the like) of a signal transmitted from the LED driver 280 to the LED 281. Is controlled.

また、本実施形態では、LED281を駆動するための「駆動データに基づく制御信号」として、LEDデータに基づいて生成された信号を用いる例を説明したが、本発明はこれに限定されない。LED281を駆動する際の「駆動データに基づく制御信号」としては、LEDデータ(駆動データ)の転送態様や、LEDデータに基づいて生成されるデータであってもよい。なお、ここでいう「LEDデータに基づいて生成されるデータ」とは、信号、コマンド、電圧変化を含み、この場合には、LEDデータを受信した制御手段が、他の制御手段に対して駆動データ又は駆動データに基づく制御信号を送信する態様となる。   In the present embodiment, an example is described in which a signal generated based on LED data is used as a “control signal based on drive data” for driving LED 281; however, the present invention is not limited to this. The “control signal based on the drive data” when driving the LED 281 may be a transfer mode of the LED data (drive data) or data generated based on the LED data. Here, the “data generated based on the LED data” includes a signal, a command, and a voltage change. In this case, the control unit that has received the LED data drives the other control unit with respect to another control unit. In this mode, a control signal based on data or drive data is transmitted.

[音声・LED制御回路及びLED間の接続構成]
次に、図42を参照しながら、音声・LED制御回路220及び各LED281間の接続構成について説明する。なお、図42は、音声・LED制御回路220及びLED281間の概略接続構成図である。
[Connection configuration between audio / LED control circuit and LED]
Next, a connection configuration between the audio / LED control circuit 220 and each LED 281 will be described with reference to FIG. FIG. 42 is a schematic configuration diagram of the connection between the audio / LED control circuit 220 and the LED 281.

本実施形態では、音声・LED制御回路220は、図42に示すように、LEDデータの出力系統(SPIチャンネル)として、物理系統0(SPIチャンネル0)と物理系統1(SPIチャンネル1)とを使用する。各物理系統には、複数のLEDドライバ(デバイス)280がSPIバスを介して並列に接続される。図42に示す例では、16個のLEDドライバ280(デバイス0〜デバイス15)が各物理系統に並列接続される。   In the present embodiment, as shown in FIG. 42, the audio / LED control circuit 220 includes a physical system 0 (SPI channel 0) and a physical system 1 (SPI channel 1) as an LED data output system (SPI channel). use. A plurality of LED drivers (devices) 280 are connected to each physical system in parallel via an SPI bus. In the example shown in FIG. 42, 16 LED drivers 280 (device 0 to device 15) are connected in parallel to each physical system.

そして、各LEDドライバ280には、LEDデータがセットされる複数の出力ポート(以下、単に「ポート」という)が設けられ、各ポート(接続部)に1つのLED281が接続される。すなわち、本実施形態では、LED281は、スタティック制御されるLED281である。なお、本明細書では、スタティック制御されるLED281をスタティックLED281と称する。   Each LED driver 280 is provided with a plurality of output ports (hereinafter, simply referred to as “ports”) in which LED data is set, and one LED 281 is connected to each port (connection unit). That is, in the present embodiment, the LED 281 is the LED 281 that is statically controlled. In the present specification, the statically controlled LED 281 is referred to as a static LED 281.

また、図42に示す例では、各LEDドライバ280(各デバイス)に、16個のポート(ポート0〜ポート15)が設けられる。すなわち、各LEDドライバ280(各デバイス)には16個のLED281が接続される。なお、本実施形態では、各LEDドライバ280には16個のLED281が接続されているが、本発明はこれに限定されず、LEDドライバ280(デバイス)の機能及び仕様に応じて、各LEDドライバ280に、8個、32個、64個等のLED281が接続されるようにしてもよい。   In the example shown in FIG. 42, 16 ports (port 0 to port 15) are provided in each LED driver 280 (each device). That is, 16 LEDs 281 are connected to each LED driver 280 (each device). In the present embodiment, 16 LEDs 281 are connected to each LED driver 280. However, the present invention is not limited to this, and each LED driver 280 (device) has its own LED driver 280 (device) according to its function and specifications. 280 may be connected to 8, 32, 64, etc. LEDs 281.

図42に示す構成のパチンコ遊技機1では、起動時に、音声・LED制御回路220は、LED281の接続構成に関する各種パラメータをSPIチャンネル毎に設定する。具体的には、音声・LED制御回路220は、起動時に、各SPIにおける使用デバイス数(各SPIチャンネルに接続されているLEDドライバ280の数)、LED281の開始ポート、LED281の終了ポート及びLEDドライバ280の開始アドレスを設定する。例えば、図42に示す例では、SPIの使用デバイス数に「16」、開始ポートに「0」、終了ポートに「15」及び開始アドレスに「0」が、それぞれセットされる。なお、LEDドライバ280の開始アドレスは、SPIチャンネル毎に適宜設定されるので、「0」に限定されない。   In the pachinko gaming machine 1 having the configuration shown in FIG. 42, at startup, the audio / LED control circuit 220 sets various parameters related to the connection configuration of the LED 281 for each SPI channel. Specifically, at the time of startup, the audio / LED control circuit 220 determines the number of devices used in each SPI (the number of LED drivers 280 connected to each SPI channel), the start port of the LED 281, the end port of the LED 281, and the LED driver. 280 start address is set. For example, in the example shown in FIG. 42, “16” is set for the number of devices used by the SPI, “0” is set for the start port, “15” is set for the end port, and “0” is set for the start address. Note that the start address of the LED driver 280 is appropriately set for each SPI channel, and is not limited to “0”.

LED281の接続構成に関する各種パラメータを上述のようにセットすると、例えば、図42中のSPIチャンネル0に接続されたデバイス15(LEDドライバ)のポート15に接続されたLED281のアドレスは、SPI番号=0、デバイス番号=15及びポート番号=15で指定(設定)することができる。   When various parameters related to the connection configuration of the LED 281 are set as described above, for example, the address of the LED 281 connected to the port 15 of the device 15 (LED driver) connected to the SPI channel 0 in FIG. , Device number = 15 and port number = 15.

ここで、図43を参照しながら、音声・LED制御回路220及びLEDドライバ280間の接続構成をより詳細に説明する。なお、図43は、音声・LED制御回路220及びLEDドライバ280間の接続構成図である。   Here, the connection configuration between the audio / LED control circuit 220 and the LED driver 280 will be described in more detail with reference to FIG. FIG. 43 is a connection configuration diagram between the audio / LED control circuit 220 and the LED driver 280.

音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバス(信号配線手段)により接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線(タイミング信号線)と、シリアル・データ(SDO、SDI)の信号配線(データ信号線)とが別配線で設けられる。そして、音声・LED制御回路220(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路220のシリアル・クロック信号(タイミング信号)の出力端子(SCL_P*,SCL_N*:「*」は1又は2)は、各LEDドライバ280(スレーブ)のシリアル・クロック信号の入力端子(SCL_P,SCL_N)に接続される。また、音声・LED制御回路220のシリアル・データ(駆動データを含む送信データ)の出力端子(SDO_P*,SDO_N*)は、各LEDドライバ280のシリアル・データの入力端子(SDI_P,SDI_N)に接続される。   As described above, since the audio / LED control circuit 220 and the LED driver 280 are connected by the SPI bus (signal wiring means), the signal wiring (serial clock (SCL)) of the serial clock (SCL) in each physical system (SPI channel). Timing signal lines) and signal lines (data signal lines) for serial data (SDO, SDI) are provided separately. Then, in each physical system (SPI channel) of the audio / LED control circuit 220 (master), the output terminal (SCL_P *, SCL_N *: “*”) of the serial clock signal (timing signal) of the audio / LED control circuit 220 is 1) or 2) is connected to the input terminal (SCL_P, SCL_N) of the serial clock signal of each LED driver 280 (slave). The output terminals (SDO_P *, SDO_N *) of the audio / LED control circuit 220 for serial data (transmission data including drive data) are connected to the serial data input terminals (SDI_P, SDI_N) of each LED driver 280. Is done.

本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、基本的には、音声・LED制御回路220(マスタ)がデータを送信し続け、各LEDドライバ280(スレーブ)は、送信されたデータを一方的に受信する。なお、この際、各LEDドライバ280は、シリアル・データの立ち上がりエッジを検出して、内部のシフトレジスタへのシリアル・データの入力を開始する。   In the present embodiment, basically, the audio / LED control circuit 220 (master) continues to transmit data between the audio / LED control circuit 220 and the LED driver 280, and each LED driver 280 (slave) transmits data. Received data unilaterally. At this time, each LED driver 280 detects the rising edge of the serial data and starts inputting the serial data to the internal shift register.

[シリアル・データの構成]
ここで、図44に、音声・LED制御回路220からLEDドライバ280に送信されるシリアル・データの構成(フォーマット)を示す。
[Structure of serial data]
Here, FIG. 44 shows a configuration (format) of serial data transmitted from the audio / LED control circuit 220 to the LED driver 280.

本実施形態では、図44に示すように、シリアル・データの先頭に、16ビット以上の領域に連続して「1」(特定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知すると、LEDドライバ280の状態は、シリアル・データの入力待機状態になる。   In the present embodiment, as shown in FIG. 44, “1” (specific data) is stored at the beginning of serial data in an area of 16 bits or more continuously. Therefore, when the LED driver 280 detects the reception of “1” 16 times or more continuously, the state of the LED driver 280 becomes a standby state for inputting serial data.

シリアル・データ内の16ビット以上の「1」の格納領域(第1データ部)の後には、デバイスアドレス(LEDドライバ280のアドレス)の格納領域及びレジスタアドレスの格納領域がこの順で配置される。なお、デバイスアドレス(出力先情報)の格納領域(第2データ部)及びレジスタアドレスの格納領域は、それぞれ8ビット(1バイト)の領域で構成される。   After the storage area of 16 bits or more of “1” (first data section) in the serial data, the storage area of the device address (address of the LED driver 280) and the storage area of the register address are arranged in this order. . The storage area (second data section) for the device address (output destination information) and the storage area for the register address are each composed of an 8-bit (1 byte) area.

本実施形態では、図44に示すように、デバイスアドレスの先頭ビットの格納領域には「0」(所定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知した後、「0」を受信検知すると、LEDドライバ280の状態はデバイスアドレスに対応する信号(出力先指定信号)の待ち受け状態となる。   In the present embodiment, as shown in FIG. 44, “0” (predetermined data) is stored in the storage area of the first bit of the device address. Therefore, when the LED driver 280 detects the reception of “0” after detecting the reception of “1” 16 times or more continuously, the state of the LED driver 280 changes to the signal (output destination designation signal) corresponding to the device address. It goes into a standby state.

また、シリアル・データ内のレジスタアドレスの格納領域の後には、LEDデータの格納領域(第3データ部)が配置され、シリアル・データの最後尾の格納領域には、シリアル・データの送信終了を示す「0FFH」(FF)が配置される。この「0FFH」は、8ビット(1バイト)の格納領域で構成され、各ビット領域には、「1」が格納される。   An LED data storage area (third data section) is arranged after the register address storage area in the serial data, and the end of the serial data indicates the end of serial data transmission. "FFH" (FF) shown in FIG. This “0FFH” is composed of an 8-bit (1 byte) storage area, and “1” is stored in each bit area.

[LEDドライバの構成及び動作概要]
次に、図45を参照しながら、LEDドライバ280の内部構成の一例を説明する。なお、図45は、LEDドライバ280の概略内部構成図である。
[Configuration and operation outline of LED driver]
Next, an example of the internal configuration of the LED driver 280 will be described with reference to FIG. FIG. 45 is a schematic internal configuration diagram of the LED driver 280.

LEDドライバ280は、図45に示すように、デジタルコントロール部280aと、I/O部280bと、ISET部280cと、端子群280dと、ポート群280eとを有する。   As shown in FIG. 45, the LED driver 280 has a digital control unit 280a, an I / O unit 280b, an ISET unit 280c, a terminal group 280d, and a port group 280e.

デジタルコントロール部280aは、端子群280d及びI/O部280bを介して受信した信号に基づいて、自身のLEDドライバ280に接続されたLED281に駆動信号(点灯/消灯信号)を出力する。   The digital control unit 280a outputs a drive signal (light-on / light-off signal) to the LED 281 connected to its own LED driver 280 based on a signal received via the terminal group 280d and the I / O unit 280b.

ISET部280cは、LED281に過大電流が流れることを防止するために設けられた機能部である。ISET部280cは、過大電流を検知した場合にLEDドライバ280の動作を強制的に停止する(消灯する)。   The ISET unit 280c is a functional unit provided to prevent an excessive current from flowing through the LED 281. The ISET unit 280c forcibly stops (turns off) the operation of the LED driver 280 when detecting an excessive current.

端子群280dは、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)、シリアル・データの出力端子(SDO)、信号形式選択端子(IFMODE)、出力イネーブル端子(OE)、複数のデバイスアドレス選択端子(DA0〜DA5)、及び、エラーフラグ出力端子(XERR)を含む。なお、図45では、説明を簡略化するため、図43に示すシリアル・クロック信号の2つの入力端子「SCL_P」,「SCL_N」を一つの入力端子「SCL」で示し、図43に示すシリアル・データの2つの入力端子「SDI_P」,「SDI_N」を一つの入力端子「SDI」で示す。   The terminal group 280d includes a serial clock signal input terminal (SCL), a serial data input terminal (SDI), a serial data output terminal (SDO), a signal format selection terminal (IFMODE), and an output enable terminal (OE). , A plurality of device address selection terminals (DA0 to DA5), and an error flag output terminal (XERR). In FIG. 45, for simplification of description, the two input terminals “SCL_P” and “SCL_N” of the serial clock signal shown in FIG. 43 are represented by one input terminal “SCL”. Two input terminals “SDI_P” and “SDI_N” of data are indicated by one input terminal “SDI”.

本実施形態では、LEDドライバ280は、SPI対応のドライバであるので、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)及びシリアル・データの出力端子(SDO)にそれぞれ接続された3本の通信配線により外部と通信することができる。この際、LEDドライバ280(スレーブ)は、マスタ(音声・LED制御回路220)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。   In the present embodiment, since the LED driver 280 is an SPI-compatible driver, it is connected to a serial clock signal input terminal (SCL), a serial data input terminal (SDI), and a serial data output terminal (SDO), respectively. It is possible to communicate with the outside by the three connected communication wires. At this time, the LED driver 280 (slave) controls input / output of serial data based on the serial clock signal input from the master (audio / LED control circuit 220).

なお、本実施形態で、上述のように、音声・LED制御回路220及びLEDドライバ280間では、シリアル・データが音声・LED制御回路220からLEDドライバ280に一方的に送信される構成である。それゆえ、本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、シリアル・データを送受信する際には、3本の通信配線のうち、LEDドライバ280のシリアル・クロック信号の入力端子(SCL)及びシリアル・データの入力端子(SDI)に接続された通信配線が使用される。   In this embodiment, as described above, between the audio / LED control circuit 220 and the LED driver 280, the serial data is unidirectionally transmitted from the audio / LED control circuit 220 to the LED driver 280. Therefore, in the present embodiment, when transmitting / receiving serial data between the audio / LED control circuit 220 and the LED driver 280, the input terminal of the serial clock signal of the LED driver 280 among the three communication wirings The communication wiring connected to the (SCL) and the serial data input terminal (SDI) is used.

ここで、図46に、LEDドライバ280に1ビットのデータが各入力端子(SDI_P、SDI_N、SCL_P、SCL_N)に入力された際の動作概要を示す。   Here, FIG. 46 shows an outline of the operation when 1-bit data is input to each input terminal (SDI_P, SDI_N, SCL_P, SCL_N) to the LED driver 280.

本実施形態において、LEDドライバ280の入力端子SDI_Pに「0」が入力され、且つ、入力端子SDI_Nに「1」が入力された場合には、図46に示すように、LEDドライバ280の内部のデジタル回路(例えば、後述のデジタルコントロール部280a等)に「0」が入力される。LEDドライバ280の入力端子SDI_Pに「1」が入力され、且つ、入力端子SDI_Nに「0」が入力された場合には、LEDドライバ280の内部のデジタル回路に「1」が入力される。また、LEDドライバ280の入力端子SDI_P及び入力端子SDI_Nに入力される1ビットのデータが互い同じである場合(両入力端子に「0」又は「1」が入力された場合)には、LEDドライバ280の内部のデジタル回路において、前回の入力値が維持される。   In this embodiment, when “0” is input to the input terminal SDI_P of the LED driver 280 and “1” is input to the input terminal SDI_N, as shown in FIG. “0” is input to a digital circuit (for example, a digital control unit 280a described below). When “1” is input to the input terminal SDI_P of the LED driver 280 and “0” is input to the input terminal SDI_N, “1” is input to a digital circuit inside the LED driver 280. When the 1-bit data input to the input terminal SDI_P and the input terminal SDI_N of the LED driver 280 are the same (when “0” or “1” is input to both input terminals), the LED driver In the digital circuit inside 280, the previous input value is maintained.

なお、図46に示すように、LEDドライバ280の入力端子SCL_P及び入力端子SCL_Nのそれぞれに入力される1ビットのデータの組み合わせと、内部のデジタル回路に入力される入力値との関係も、上述した入力端子SDI_P及び入力端子SDI_Nのそれと同様である。   As shown in FIG. 46, the relationship between the combination of 1-bit data input to each of the input terminal SCL_P and the input terminal SCL_N of the LED driver 280 and the input value input to the internal digital circuit is also described above. This is the same as that of the input terminal SDI_P and the input terminal SDI_N.

信号形式選択端子(IFMODE)では、SDI、SCLにおける論理演算手法が異なる差動インターフェイス及びシングルエンドモード時のインターフェイスの中から所定のインターフェイスが選択可能である。出力イネーブル端子(OE)は、外部端子による全LED281の点灯/非点灯を可能にする端子である。具体的には、出力イネーブル端子(OE)の信号レベルをハイレベルにすることにより、LEDドライバ280の出力をオンすることができ、出力イネーブル端子(OE)の信号レベルをローレベルにすることにより、LEDドライバ280の出力をオフすることができる。   At the signal format selection terminal (IFMODE), a predetermined interface can be selected from a differential interface having a different logic operation method in SDI and SCL and an interface in the single-end mode. The output enable terminal (OE) is a terminal that enables lighting / non-lighting of all the LEDs 281 by an external terminal. Specifically, the output of the LED driver 280 can be turned on by setting the signal level of the output enable terminal (OE) to the high level, and by setting the signal level of the output enable terminal (OE) to the low level. , The output of the LED driver 280 can be turned off.

複数のデバイスアドレス選択端子(DA0〜DA5)には、LEDドライバ280のデバイスアドレスが設定される。そして、LEDドライバ280内のシフトレジスタにシリアル・データを読み込む際には、シリアル・データの出力先が指定するデバイスアドレス(音声・LED制御回路220から入力されたデバイスアドレスの情報)が、複数のデバイスアドレス選択端子(DA0〜DA5)に設定されたアドレスと一致した場合に、シリアル・データが読み込まれる。なお、このデバイスアドレスの判定処理は、デジタルコントロール部280aで行われる。   A device address of the LED driver 280 is set to a plurality of device address selection terminals (DA0 to DA5). When reading the serial data into the shift register in the LED driver 280, the device address (device address information input from the audio / LED control circuit 220) specified by the output destination of the serial data includes a plurality of addresses. When the address matches the address set in the device address selection terminals (DA0 to DA5), the serial data is read. The device address determination process is performed by the digital control unit 280a.

ここで、図47に、LEDドライバ280のアドレス設定モードの概要をまとめた表を示す。   Here, FIG. 47 shows a table summarizing the address setting mode of the LED driver 280.

本実施形態では、LEDドライバ280のアドレス設定モードとして、デバイス制御モード及びバス制御モードの2種類のモードが設けられている。なお、バス制御モードは、複数のデバイスアドレス選択端子(DA0〜DA5)に設定されたデータ(デバイスアドレス)に関係なく、シリアル・データを読み込むモードである。   In the present embodiment, as the address setting mode of the LED driver 280, two types of modes, a device control mode and a bus control mode, are provided. The bus control mode is a mode in which serial data is read regardless of data (device addresses) set in a plurality of device address selection terminals (DA0 to DA5).

デバイス制御モードにより、LEDドライバ280のデバイスアドレスを設定する場合には、図47中の「Bit0」〜「Bit5」に規定されたデータ「a0」〜「a5」がそれぞれデバイスアドレス選択端子(DA0)〜デバイスアドレス選択端子(DA5)にセットされる。なお、図47中の「Bit0」〜「Bit5」に規定されたデータ「a0」〜「a5」は、LEDドライバ280のデバイスアドレスに応じて変化する。また、図47中の「Bit6」に規定されたデータから、現在設定されているアドレス設定モードがバス制御モード及びデバイス制御モードのいずれであるかを判別することができる。   When the device address of the LED driver 280 is set in the device control mode, the data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. To be set to the device address selection terminal (DA5). The data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 47 change according to the device address of the LED driver 280. Further, it is possible to determine whether the currently set address setting mode is the bus control mode or the device control mode from the data specified in “Bit 6” in FIG.

また、エラーフラグ出力端子(XERR)は、異常検知時にエラーフラグ値「1」が出力される端子である。エラーフラグ出力端子(XERR)からのエラーフラグの出力動作は、異常検知期間のみで行われ、エラーフラグ値「1」が出力された場合には、LEDドライバ280は自動復帰する。   The error flag output terminal (XERR) is a terminal to which an error flag value “1” is output when an abnormality is detected. The output operation of the error flag from the error flag output terminal (XERR) is performed only during the abnormality detection period, and when the error flag value “1” is output, the LED driver 280 automatically returns.

なお、エラーフラグ出力端子(XERR)から出力されたエラーフラグ値「1」はレジスタに格納される。また、エラーフラグ出力端子(XERR)からエラーフラグ値「1」が出力されている間、LEDドライバ280のレジスタはラッチされる(状態を保持する)。そして、レジスタがリード可能になると、エラーが解除され、エラーフラグ出力端子(XERR)から「0」がレジスタに出力される。   The error flag value “1” output from the error flag output terminal (XERR) is stored in the register. Further, while the error flag value “1” is being output from the error flag output terminal (XERR), the register of the LED driver 280 is latched (the state is held). When the register becomes readable, the error is released and "0" is output to the register from the error flag output terminal (XERR).

ポート群280eは、複数のポート(図45に示す例では48個)で構成され、各ポートには1つのLED281が接続される。また、図45中のポート「OUTR*」(「*」は0〜15)には、赤色成分のLED281が接続され、ポート「OUTG*」には、緑色成分のLED281が接続され、ポート「OUTB*」には、青色成分のLED281が接続される。   The port group 280e is composed of a plurality of ports (48 in the example shown in FIG. 45), and one LED 281 is connected to each port. Further, a red component LED 281 is connected to the port “OUTR *” (“*” is 0 to 15) in FIG. 45, a green component LED 281 is connected to the port “OUTG *”, and the port “OUTB”. The blue component LED 281 is connected to “*”.

本実施形態では、互いに隣り合うポート「OUTR*」、「OUTG*」及び「OUTB*」にそれぞれ接続された赤色成分のLED281、緑色成分のLED281及び青色成分のLED281により一つの色を発光させる構成にする。なお、本発明は、これに限定されず、LEDドライバ280のポートに接続されるLEDの種別として、3原色の各色成分のLED281を用いて一つの色を発光するようなLED種別以外にも、単色発光専用のLEDを別途、設けてもよい。   In the present embodiment, a configuration in which one color is emitted by the red component LED 281, the green component LED 281 and the blue component LED 281 connected to the ports “OUTR *”, “OUTG *” and “OUTB *” adjacent to each other, respectively. To Note that the present invention is not limited to this. As the type of LED connected to the port of the LED driver 280, other than the LED type that emits one color using the LED 281 of each of the three primary colors, An LED dedicated to monochromatic emission may be separately provided.

ここで、図48に、LED281が接続される物理系統(SPIチャンネル)と、LEDドライバ280のデバイスアドレスと、LEDドライバ280の出力端子との関係をまとめた表を示す。なお、図48に示す例は、物理系統として、2つの物理系統(物理系統0及び物理系統1)を用い、各物理系統に接続されたLEDドライバ280の個数を16個とし、各LEDドライバ280に接続されたLED281の個数を48個とした場合の構成例である。   Here, FIG. 48 shows a table summarizing the relationship between the physical system (SPI channel) to which the LED 281 is connected, the device address of the LED driver 280, and the output terminal of the LED driver 280. In the example shown in FIG. 48, two physical systems (physical system 0 and physical system 1) are used as the physical systems, the number of LED drivers 280 connected to each physical system is 16, and each LED driver 280 is connected. This is a configuration example when the number of LEDs 281 connected to is set to 48.

[LEDデータ]
次に、図49を参照しながら、音声・LED制御回路220からLEDドライバ280(LED281)に出力されるLEDデータ(ポート毎にセットされるLEDデータ)の構成について説明する。なお、図49は、LEDデータのフォーマット(データ型)を示す図である。
[LED data]
Next, the configuration of LED data (LED data set for each port) output from the audio / LED control circuit 220 to the LED driver 280 (LED 281) will be described with reference to FIG. FIG. 49 is a diagram showing a format (data type) of the LED data.

LEDデータは、再生時間(点灯時間)、赤色成分の輝度データ(発光データ)、緑色成分の輝度データ及び青色成分の輝度データを含み、ポート毎にセットされる。なお、LEDデータは、CGROM206に格納される。また、再生時間のデータ長(バイト数)は2バイトであり、各色成分の輝度データのデータ長は1バイトである。   The LED data includes reproduction time (lighting time), red component luminance data (light emission data), green component luminance data, and blue component luminance data, and is set for each port. Note that the LED data is stored in the CGROM 206. The data length (the number of bytes) of the reproduction time is 2 bytes, and the data length of the luminance data of each color component is 1 byte.

なお、図49中に示す例では、LEDデータに、1バイトの「アライメント」と称するデータ領域も設けられるが、これは、LEDデータのデータ長(バイト数)を偶数バイトにするために設けられた調整領域である。   In the example shown in FIG. 49, the LED data is also provided with a data area called "alignment" of 1 byte. This is provided to make the data length (number of bytes) of the LED data even. Adjustment region.

再生時間(点灯時間)の欄に規定される値は、時間の値ではなく、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理の周期(約4msec)、すなわち、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期を「1」としたときの値である。例えば、再生時間(点灯時間)に「12」がセットされている場合には、LEDの実際の点灯時間は約48msec(約4msec×12)となる。また、LEDデータ内の再生時間(点灯時間)に「0」がセットされている場合には、LEDデータの出力終了(所定のLEDアニメーションの終了)を意味し、該LEDデータが対応するLED281に出力されると、一連のLEDアニメーションによる演出動作が終了する。   The value specified in the column of the reproduction time (lighting time) is not a time value, but a cycle (about 4 msec) of the transmission process of the LED data from the audio / LED control circuit 220 to the LED driver 280, that is, the audio / LED. This is a value when the cycle of the interrupt processing for the LED driver 280 of the control circuit 220 is “1”. For example, when “12” is set in the reproduction time (lighting time), the actual lighting time of the LED is about 48 msec (about 4 msec × 12). When “0” is set to the reproduction time (lighting time) in the LED data, it means that the output of the LED data is completed (the predetermined LED animation is completed), and the LED data corresponding to the LED 281 corresponding to the LED data is output. When the output is performed, the rendering operation by a series of LED animations ends.

なお、LEDデータ内における再生時間(点灯時間)の規定手法は、図49に示す例に限定されず、再生時間(点灯時間)の時間値を規定してもよい。この場合にも、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期(約4msec)の整数倍の値がLEDデータ内に規定される。なお、計算不具合等により、LEDデータ内の再生時間(点灯時間)の欄に、割込処理の周期(約4msec)の整数倍以外の値が規定された場合には、周期(約4msec)の整数倍の値を超えた分が切り捨てられる。例えば、割込処理の周期が4msecであり、再生時間(点灯時間)の欄に47msecが規定された場合には、再生時間(点灯時間)の欄の値が44msecに書き換えられる。   Note that the method of defining the reproduction time (lighting time) in the LED data is not limited to the example shown in FIG. 49, and the time value of the reproduction time (lighting time) may be specified. In this case as well, a value that is an integral multiple of the cycle (about 4 msec) of the interrupt processing for the LED driver 280 of the audio / LED control circuit 220 is defined in the LED data. If a value other than an integral multiple of the interrupt processing cycle (about 4 msec) is specified in the column of the reproduction time (lighting time) in the LED data due to a calculation failure or the like, the cycle (about 4 msec) Any value exceeding the integral multiple is truncated. For example, if the interrupt processing cycle is 4 msec and 47 msec is specified in the reproduction time (lighting time) column, the value in the reproduction time (lighting time) column is rewritten to 44 msec.

各色成分の輝度データには、「0」(消灯)〜「255」の範囲内の整数値がセットされる。なお、本実施形態のように、LEDデータに、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データを含ませることにより、赤色LED、青色LED及び緑色LEDの3つでフルカラー発光させる場合だけでなく、赤色LED、青色LED及び緑色LEDのそれぞれを単色LEDとして使用する場合にも対応することができる。   For the luminance data of each color component, an integer value in a range from “0” (unlit) to “255” is set. Note that, as in the present embodiment, by including the red component luminance data, the green component luminance data, and the blue component luminance data in the LED data, full-color light emission is performed by three of the red LED, the blue LED, and the green LED. In addition to the case where the color LED is used, the case where each of the red LED, the blue LED, and the green LED is used as a single color LED can be dealt with.

また、輝度データ「244」及び「255」はそれぞれ16進数(HEX)で「0xFF」及び「0xFE」である。赤色、緑色、青色成分の各輝度データが「0xFE」であるときには、LED281は白色点灯する。赤色、緑色、青色成分の各輝度データが「0xFF」であるときには、該輝度データは「透明定義」の輝度データであり、「透明定義」の点灯態様は、後述のLEDデータの生成(合成)手法において説明する。また、赤色、緑色、青色成分の各輝度データが「0」であるときには、LED281は消灯するので、これらの輝度データを「消灯データ」と称する。   The luminance data “244” and “255” are “0xFF” and “0xFE” in hexadecimal (HEX), respectively. When the luminance data of each of the red, green, and blue components is “0xFE”, the LED 281 lights up in white. When each of the luminance data of the red, green, and blue components is “0xFF”, the luminance data is luminance data of “transparency definition”, and the lighting mode of “transparency definition” is based on generation (synthesis) of LED data described later. The method will be described. When the luminance data of each of the red, green, and blue components is “0”, the LED 281 is turned off, so that these luminance data are referred to as “light-off data”.

ここで、図50を参照しながら、スタティックLEDに対するLEDデータの出力制御処理の一例を説明する。なお、図50に示す例では、一つのLEDドライバ280に赤色LED、青色LED及び緑色LEDがそれぞれ1個ずつ接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色の輝度データ、緑色の輝度データ及び青色の輝度データのそれぞれを「0xFE」とする例を説明する。なお、このLEDデータでは、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。   Here, an example of an LED data output control process for a static LED will be described with reference to FIG. Note that the example shown in FIG. 50 shows an example in which one red driver, one blue LED, and one green LED are connected to one LED driver 280. In this example, the reproduction time (lighting time) in the LED data is set to “12” (about 48 msec), and each of the red luminance data, the green luminance data, and the blue luminance data is set to “0xFE”. Will be described. In this LED data, white lighting is performed by three LEDs of a red LED, a blue LED, and a green LED.

上述したLEDデータがLEDドライバ280に入力されると、LEDドライバ280は、後述の制御部位の情報(各ポートのポート情報)を参照して、LEDデータの中から接続されたLED281の種別に対応する輝度データを参照し、該輝度データに対応する駆動信号をLED281に出力する。それゆえ、図50に示す例では、ポート0に接続された赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、この際、ポート1に接続された青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、この際、ポート2に接続された緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。   When the above-described LED data is input to the LED driver 280, the LED driver 280 refers to the information of the control part (port information of each port) described later and corresponds to the type of the connected LED 281 from the LED data. With reference to the luminance data to be output, a drive signal corresponding to the luminance data is output to the LED 281. Therefore, in the example shown in FIG. 50, only the red luminance data “0xFE” in the LED data is output to the red LED connected to port 0, and the red LED corresponds to the red luminance data “0xFE”. The light is turned on for about 48 msec. At this time, only the blue luminance data “0xFE” in the LED data is output to the blue LED connected to the port 1, and the blue LED has a luminance corresponding to the blue luminance data “0xFE” for about 48 msec. Lights up for a while. Further, at this time, only the green luminance data “0xFE” in the LED data is output to the green LED connected to the port 2, and the green LED has a luminance corresponding to the green luminance data “0xFE” for about 48 msec. Lights up for a while.

なお、図50に示す例において、消灯動作を行う場合には、各色の輝度データに「0」がセットされる。   In the example shown in FIG. 50, when performing the light-off operation, “0” is set to the luminance data of each color.

上述のように、本実施形態では、LEDドライバ280に対して出力されるLEDデータは、各色(赤、青、緑)成分の輝度値を少なくとも含み、発光態様を特定可能なデータ形態を有する。そして、LEDドライバ280からそれに接続された複数のLED281にLEDデータが出力されると、各LED281には、LEDデータ内の自身の発光色に対応する色成分の輝度データが出力される(各LED281において、LEDデータ内の対応する色成分の輝度データのみが参照される)。   As described above, in the present embodiment, the LED data output to the LED driver 280 includes at least the luminance value of each color (red, blue, green) component, and has a data form that can specify the light emission mode. When the LED data is output from the LED driver 280 to the plurality of LEDs 281 connected to the LED driver 280, luminance data of a color component corresponding to its own emission color in the LED data is output to each LED 281 (each LED 281). , Only the luminance data of the corresponding color component in the LED data is referred to).

このような構成のLEDデータを用いて、一つのLEDドライバ280により複数のLED281を発光制御した場合、複数のLEDが互いに異なる発光色のLED281であっても、各LED281の輝度値(データ)を把握することが容易になるので、複数のLED281による発光色の合成処理が容易になる。また、この際の発光色の合成にかかる処理を、LEDデータがセットされたLEDドライバ280により実行することも可能になるので、複雑なLED発光制御も容易に実行可能となり、LED281を用いたより高度な演出制御(LEDアニメーション制御)を容易に実行することができる。   When a plurality of LEDs 281 are controlled to emit light by one LED driver 280 using the LED data having such a configuration, even if the plurality of LEDs are LEDs 281 having different emission colors, the brightness value (data) of each LED 281 is changed. Since it is easy to grasp, the process of synthesizing the emission colors by the plurality of LEDs 281 becomes easy. In addition, since the process related to the emission color synthesis at this time can be executed by the LED driver 280 in which the LED data is set, complicated LED emission control can also be easily executed, and a more sophisticated LED emission control using the LED 281 can be performed. Effect control (LED animation control) can be easily executed.

また、本実施形態では、LEDドライバ280に対して出力されるLEDデータの構成は、LEDドライバ280に接続されたLED281の種別に関係なく同じである。それゆえ、所定のLEDドライバ280における発光態様(発光色)と同じ発光態様を行う他のLEDドライバ280に対して、所定のLEDドライバ280で用いるLEDデータを他のLEDドライバ280でも用いる(LEDデータを共通化する)ことができる。この場合、LEDデータを共通化することができるとともに、LED281の点灯動作に関する処理も共通化することができる。   In this embodiment, the configuration of the LED data output to the LED driver 280 is the same regardless of the type of the LED 281 connected to the LED driver 280. Therefore, the LED data used in the predetermined LED driver 280 is also used in the other LED driver 280 (LED data) with respect to another LED driver 280 that performs the same light emission mode (emission color) as the predetermined LED driver 280. Can be standardized). In this case, the LED data can be shared, and the process related to the lighting operation of the LED 281 can be shared.

このようなLEDデータ及び点灯動作処理の共通化という効果は、1つのLEDドライバ280に接続された赤色LED、緑色LED及び青色LEDを用いてフルカラー点灯を行う場合、すなわち、各色の発光配分が重要なパラメータとなるLED発光制御を実行する場合において、特に顕著になる。それゆえ、本実施形態では、フルカラーLEDの発光制御もまた容易に実行することができる。   Such an effect of sharing the LED data and the lighting operation process is achieved when full-color lighting is performed using a red LED, a green LED, and a blue LED connected to one LED driver 280, that is, the light emission distribution of each color is important. This is particularly noticeable when executing the LED light emission control which is a parameter. Therefore, in the present embodiment, the emission control of the full-color LED can also be easily executed.

なお、本明細書でいう、「LEDデータ(駆動データ)の形式」は、上述した複数種の色成分の輝度データ及び点灯時間に関するデータからなるデータフォーマットに限定されない。例えば、輝度データのデータフォーマットには、輝度データを生成する時に使用されるデータフォーマット、CGROM206内に格納される時のデータフォーマット等が含まれる。また、CGROM206内に格納されている輝度データが、圧縮処理やファイル形式の変換処理などによりデータフォーマットの形式を有していない変数、変数の群又はデータである場合においても、プログラム上で、該変数、変数の群(構造体)又はデータの使用方法として、それらを輝度データの一群として使用している場合には、該変数、変数の群(構造体)又はデータを輝度データのデータフォーマットとして認識することができる。それゆえ、本明細書でいう、「LEDデータ(駆動データ)の形式」とは、これらの輝度データのデータフォーマットを含む意味である。   The “format of the LED data (drive data)” in the present specification is not limited to the data format including the luminance data of the plurality of types of color components and the data on the lighting time. For example, the data format of the luminance data includes a data format used when generating the luminance data, a data format stored in the CGROM 206, and the like. Further, even when the luminance data stored in the CGROM 206 is a variable, a group of variables, or data that does not have a data format due to a compression process, a file format conversion process, or the like, the program does When a variable, a group of variables (structure) or data is used as a group of luminance data, the variable, the group of variables (structure) or data is used as a data format of the luminance data. Can be recognized. Therefore, the “format of LED data (drive data)” referred to in this specification includes the data format of these luminance data.

[LEDデータの生成(合成)手法]
次に、音声・LED制御回路220で行われるLEDデータの生成(合成)処理の手法について説明する。本実施形態では、音声・LED制御回路220は、CGROM206から読み出した所定のLEDデータをそのままLEDドライバ280(ポート)に出力することもできるが、CGROM206から複数のLEDデータを読み出し、それらのLEDデータを合成して対応するポートに出力する機能も備える。
[LED data generation (synthesis) method]
Next, a method of generating (synthesizing) the LED data performed by the audio / LED control circuit 220 will be described. In the present embodiment, the audio / LED control circuit 220 can output the predetermined LED data read from the CGROM 206 to the LED driver 280 (port) as it is, but reads a plurality of LED data from the CGROM 206 and outputs the LED data. And a function of synthesizing and outputting the result to the corresponding port.

この機能を実現するために、音声・LED制御回路220には、複数のLEDデータのそれぞれを読み出して各種処理を施すための複数のチャンネルがポート毎に設けられる。具体的には、音声・LED制御回路220において、LEDデータをセット可能な8つのチャンネル(第1チャンネル〜第8チャンネル)がポート毎に設けられる。   In order to realize this function, the audio / LED control circuit 220 is provided with a plurality of channels for reading out each of the plurality of LED data and performing various processes for each port. Specifically, in the audio / LED control circuit 220, eight channels (first channel to eighth channel) in which LED data can be set are provided for each port.

そして、本実施形態では、チャンネル毎にLEDデータの実行優先順位が予め決められており、複数のチャンネルにLEDデータがセットされている場合には、その実行優先順位に従って(基づいて、応じて、又は、対応して)、LEDドライバ280内のポートにセットされるLEDデータが決定される。なお、本実施形態では、第1チャンネルが最もLEDデータの実行優先順位が低いチャンネルとし、チャンネル番号の増加とともに実行優先順位が高くなるようにLEDデータの実行優先順位が設定されている。それゆえ、本実施形態では、第8チャンネルが実行優先順位の最も高いチャンネルとなる。また、本実施形態では、第8チャンネルは、エラー発生時専用のチャンネルに設定される。なお、本明細書でいうチャンネル毎に設定される「LEDデータの実行優先順位」とは、LEDデータ(駆動データ)の出力、使用、設定、セット、ロードなどを行う際の優先順位である。   In the present embodiment, the execution priority of the LED data is determined in advance for each channel, and when the LED data is set in a plurality of channels, the execution priority is determined according to the execution priority. Or (correspondingly), the LED data to be set to the port in the LED driver 280 is determined. In the present embodiment, the first channel is the channel with the lowest LED data execution priority, and the LED data execution priority is set so that the execution priority becomes higher as the channel number increases. Therefore, in the present embodiment, the eighth channel is the channel with the highest execution priority. In the present embodiment, the eighth channel is set as a channel dedicated to the occurrence of an error. It should be noted that the “LED data execution priority” set for each channel in this specification is a priority when performing output, use, setting, setting, loading, and the like of LED data (drive data).

例えば、LEDドライバ280内の所定のポートに対して、第2、第4及び第6チャンネルにそれぞれLEDデータ(輝度データ)がセットされている場合には、これらのチャンネルのうち、実行優先順位の最も高い第6チャンネルのLEDデータが合成結果として音声・LED制御回路220からLEDドライバ280内の所定のポートに出力(セット)される。   For example, when LED data (luminance data) is set in the second, fourth, and sixth channels for a predetermined port in the LED driver 280, the execution priority of these channels is The highest LED data of the sixth channel is output (set) from the audio / LED control circuit 220 to a predetermined port in the LED driver 280 as a synthesis result.

なお、チャンネルに読み出されたLEDデータは、後述のデータテーブル情報とともに、チャンネルの登録バッファ(記憶手段)に格納される。具体的には、まず、ホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、CGROM206に格納されたデータテーブル情報及びそれに対応付けられたLEDデータを取得する。データテーブル情報には、読み出したLEDデータをセットするチャンネルの情報が含まれており、音声・LED制御回路220は、このデータテーブル情報で指定されたチャンネルの登録バッファに、読み出したLEDデータ及びデータテーブル情報を上書きして格納する。ただし、読み出されたLEDデータを登録バッファに格納(上書き)する際には、チャンネルに設定されたLEDデータの実行優先順位に基づいて、LEDデータを登録バッファに上書きするか否かの判断が行われる。なお、データテーブル情報の内容については、後で詳述する。   The LED data read to the channel is stored in a channel registration buffer (storage means) together with data table information described later. Specifically, first, when a lamp request (LED control request) is input from the host control circuit 210 to the audio / LED control circuit 220, the audio / LED control circuit 220 stores the data in the CGROM 206 based on the lamp request. The obtained data table information and the LED data associated therewith are acquired. The data table information includes information of a channel in which the read LED data is set. The audio / LED control circuit 220 stores the read LED data and the data in the registration buffer of the channel specified by the data table information. Overwrite and store table information. However, when storing (overwriting) the read LED data in the registration buffer, it is determined whether to overwrite the LED data in the registration buffer based on the execution priority of the LED data set in the channel. Done. The contents of the data table information will be described later in detail.

本実施形態では、登録バッファに読み出したLEDデータ及びデータテーブル情報を上書きして格納する例を説明したが、後述の図53に示すようなLEDデータ及びデータテーブル情報を指定可能な情報(発光制御情報に対応する情報)を登録バッファに上書きして格納する構成にしてもよい。この場合には、LEDデータ及びデータテーブル情報を登録バッファとは異なる記憶領域(物理的に同じ記憶媒体の中で領域的に該記憶領域と登録バッファとが分けられている場合)から取得するように制御してもよいし、また、登録バッファに格納された情報に基づいて、物理的に異なる記憶媒体の記憶領域からLEDデータ及びデータテーブル情報を取得するように制御してもよい。   In the present embodiment, an example in which the read LED data and the data table information are overwritten and stored in the registration buffer has been described. However, as shown in FIG. Information corresponding to the information) may be overwritten and stored in the registration buffer. In this case, the LED data and the data table information are obtained from a storage area different from the registration buffer (in the case where the storage area and the registration buffer are physically separated in the same storage medium). Or may be controlled to acquire LED data and data table information from storage areas of physically different storage media based on information stored in the registration buffer.

なお、「発光制御情報に対応する情報」は、後述の図48に示すLED制御IDを含む情報(発光制御情報を特定する情報)に限定されず、発光制御情報に関する情報であれば任意の情報を採用することができる。それゆえ、本実施形態の構成のように、発光制御情報に対応する情報として、発光制御情報そのもの(LEDデータ及びデータテーブル情報)を採用してもよい。   The “information corresponding to the light emission control information” is not limited to information including the LED control ID (information for specifying the light emission control information) shown in FIG. Can be adopted. Therefore, the light emission control information itself (LED data and data table information) may be adopted as the information corresponding to the light emission control information as in the configuration of the present embodiment.

また、ここで、「透明定義」のLEDデータ(輝度データ)がセットされている場合の点灯態様を説明する。例えば、第4チャンネルに赤点灯を行うLEDデータ(輝度データ)が設定され、且つ、第6チャンネルに「透明定義」のLEDデータ(輝度データ)が設定されている場合には、第4チャンネルの赤点灯を行うLEDデータが出力される。すなわち、複数のチャンネルにLEDデータが設定されている場合に、実行優先順位の低いチャンネルのLEDデータを優先して出力したい場合には、「透明定義」のLEDデータを実行優先順位の高いチャンネルに設定する。なお、第4チャンネルに赤点灯を行うLEDデータが設定され、且つ、第6チャンネルに「消灯データ」が設定されている場合には、実行優先順位の高い第6チャンネルの「消灯データ」が優先して出力され、LED281は点灯しない。なお、例えば、第2チャンネル、第4チャンネル及び第6チャンネルにのみLEDデータがセットされ、且つ、セットされているLEDデータが全て「透明定義」のLEDデータである場合にもまた、LED281は発光しない。   Here, the lighting mode when the LED data (luminance data) of “transparency definition” is set will be described. For example, when LED data (luminance data) for performing red lighting is set in the fourth channel and LED data (luminance data) of “transparency definition” is set in the sixth channel, LED data for red lighting is output. In other words, when LED data is set for a plurality of channels, and when it is desired to output the LED data of a channel with a lower execution priority in priority, the LED data of “transparency definition” is assigned to a channel with a higher execution priority. Set. If the LED data for turning on the red light is set for the fourth channel and the “light-off data” is set for the sixth channel, the “light-off data” of the sixth channel having a higher execution priority is given priority. And the LED 281 does not light up. The LED 281 also emits light when, for example, LED data is set only on the second channel, the fourth channel, and the sixth channel, and all the set LED data are LED data of “transparency definition”. do not do.

また、本実施形態では、最も実行優先順位の低いチャンネルには「透明定義」のLEDデータが設定されない構成とするが、本発明はこれに限定されず、最も実行優先順位の低いチャンネルに「透明定義」のLEDデータを設定してもよい。   Further, in the present embodiment, the configuration is such that the LED data of “transparency definition” is not set in the channel with the lowest execution priority, but the present invention is not limited to this, and the channel with the lowest execution priority is “transparent definition”. LED data of “Definition” may be set.

さらに、「消灯データ」及び「透明定義」のデータを同一に扱い、両データを、「消灯データ」又は「透明定義」のデータとして扱ってもよい。その場合には、LEDデータの構成を任意に変更し、各チャンネルで制御可能なLEDが予め重複しないようにするなど、LED制御を行う上での設定を適宜変更する。このような構成を採用した場合、例えば、「消灯データ」及び「透明定義」のデータの一方のデータしか取り扱わない遊技機においても対応可能になる。   Furthermore, the data of “light-off data” and “transparency definition” may be treated the same, and both data may be treated as data of “light-off data” or “transparency definition”. In such a case, the settings for performing the LED control are appropriately changed, for example, by arbitrarily changing the configuration of the LED data so that the LEDs that can be controlled in each channel are not duplicated in advance. When such a configuration is employed, for example, a gaming machine that handles only one of the data of “light-off data” and “transparency definition” can be handled.

なお、本実施形態では、「チャンネル」(系統)とは、シーケンサーチャンネルのことを示し、シーケンサーチャンネルが変数やレジスタに値を設定するというような表現が可能である。しかしながら、本発明はこれに限定されず、「チャンネル」は、例えば、単にシーケンサーの数を示すものであってもよいし、シーケンサーを含む再生手段(自動再生機能)であってもよい。また、ストップチャンネル(指定される音声再生をストップするチャンネル)などが「チャンネル」に含まれていてもよい。さらに、「チャンネル」は、表示装置13で表示されるアニメーションやLEDアニメーション、音声の再生の実行(開始、停止、終了、中断などを含む)可能な再生機能の総称であり、また、再生機能において同時に再生可能なデータ数(アニメーション数)を表すための単位(8チャンネルと言えば、同時に8つのデータを再生可能)でもある。   In the present embodiment, the “channel” (system) indicates a sequencer channel, and it is possible to express such that the sequencer channel sets values in variables and registers. However, the present invention is not limited to this, and the “channel” may simply indicate the number of sequencers, for example, or may be a playback unit (automatic playback function) including a sequencer. Also, a “channel” may include a stop channel (a channel for stopping the designated sound reproduction). Further, the “channel” is a generic name of a playback function capable of executing (including start, stop, end, interruption, etc.) the animation, the LED animation, and the sound displayed on the display device 13. It is also a unit for expressing the number of data that can be played back simultaneously (the number of animations).

[LEDアニメーションの生成手法]
本実施形態のパチンコ遊技機1では、上述のように、ランプ群18に、複数のLED281が含まれる。そして、決定された演出内容に応じて、音声・LED制御回路220は、複数のLED281を様々なパターンで点灯/消灯させて所定の演出(LEDアニメーション)を行う。それゆえ、本実施形態では、LEDアニメーションが決まれば、その演出に必要な各種LEDデータが指定される。
[LED animation generation method]
In the pachinko gaming machine 1 of the present embodiment, as described above, the lamp group 18 includes the plurality of LEDs 281. Then, in accordance with the determined effect contents, the audio / LED control circuit 220 turns on / off the plurality of LEDs 281 in various patterns to perform a predetermined effect (LED animation). Therefore, in the present embodiment, when the LED animation is determined, various LED data necessary for the effect are specified.

また、本実施形態では、複数のLED281を連動させて所定のLEDアニメーションによる演出を行うので、所定のLEDアニメーションに関与する複数のLED281の点灯/消灯動作を一括して管理及び制御する。以下では、音声・LED制御回路220によりLEDアニメーションを実行するために、発光動作を一括して管理及び制御するポート群(LED群)を「制御部位」という。   Further, in the present embodiment, since the effect of the predetermined LED animation is performed by linking the plurality of LEDs 281, the ON / OFF operation of the plurality of LEDs 281 involved in the predetermined LED animation is collectively managed and controlled. In the following, a port group (LED group) that collectively manages and controls the light emitting operation in order to execute the LED animation by the audio / LED control circuit 220 is referred to as a “control part”.

本実施形態では、上述のように、音声・LED制御回路220には、LED281(ポート)毎にLEDデータがセット可能な8つのチャンネル(第1チャンネル〜第8チャンネル)が設けられているので、制御部位もチャンネル毎に設定される。そして、音声・LED制御回路220によりLEDアニメーションを実行する際には、各チャンネルの制御部位のLEDデータをチャンネル間で合成したデータがLEDアニメーションのデータとして出力される。なお、制御部位は、チャンネル間で互いに同じであってもよいし、チャンネル毎に異なっていてもよい。   In the present embodiment, as described above, the audio / LED control circuit 220 is provided with eight channels (first channel to eighth channel) in which LED data can be set for each LED 281 (port). Control parts are also set for each channel. Then, when the LED animation is executed by the audio / LED control circuit 220, data obtained by synthesizing the LED data of the control part of each channel between the channels is output as LED animation data. Note that the control part may be the same between channels or may be different for each channel.

また、音声・LED制御回路220には、各チャンネルにおいて設定された制御部位におけるLED281の点灯/消灯動作を一括して管理及び制御するための、シーケンサー(駆動データ制御手段)が制御部位毎に設けられる。   In the audio / LED control circuit 220, a sequencer (drive data control means) for collectively managing and controlling the ON / OFF operation of the LED 281 in the control part set in each channel is provided for each control part. Can be

ここで、LEDアニメーションの生成例(LEDデータの合成例)を、図51〜図54を参照しながら具体的に説明する。   Here, an example of generating an LED animation (an example of synthesizing LED data) will be specifically described with reference to FIGS.

(1)生成例1
図51A及び図51Bは、制御部位の範囲がチャンネル間で互いに同じである場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図51A及び図51Bに示す例では、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図51A及び図51Bに示す例では、8つのチャンネルのうち、第6チャンネル〜第8チャンネルにLEDデータがセットされる例を説明する。
(1) Generation example 1
FIG. 51A and FIG. 51B are diagrams illustrating an outline of the operation of generating and outputting the LED animation when the range of the control part is the same between channels. In the example shown in FIGS. 51A and 51B, an example in which a predetermined LED animation is executed using eight LEDs 281 (first to eighth LEDs) will be described. Also, in the example shown in FIGS. 51A and 51B, an example in which LED data is set in channels 6 to 8 of the eight channels will be described.

さらに、図51A及び図51Bに示す例では、第6チャンネル〜第8チャンネルのそれぞれにおいて、全てのLED281(第1LED〜第8LED)が制御部位として設定されている例を説明する。このような場合には、第6チャンネル〜第8チャンネルの各LED281にそれぞれ所定のLEDデータがセットされる。   Further, in the example shown in FIGS. 51A and 51B, an example in which all the LEDs 281 (first LED to eighth LED) are set as control parts in each of the sixth to eighth channels will be described. In such a case, predetermined LED data is set to each of the LEDs 281 of the sixth to eighth channels.

具体的には、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。また、第7チャンネルでは、第1LED〜第5LEDに「緑色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。   Specifically, in the eighth channel, LED data of “red” lighting is set to the first LED and the third LED, and “no data” (light-out data) is set to the other LEDs 281. In the seventh channel, LED data of "green" lighting is set to the first LED to the fifth LED, and "no data" (light-out data) is set to the other LEDs 281. Then, in the sixth channel, the LED data of “blue” lighting is set to all the LEDs 281.

図51Aに示す例において、第6チャンネル〜第8チャンネルのLEDデータを合成すると、制御部位(全LED)内の各LED281には、最も実行優先順位の高い第8チャンネルのLEDデータが合成結果としてセットされる。それゆえ、この例では、図51Bに示すように、第8チャンネルに格納されているLED281の点灯パターンと同じパターンが合成後のLEDアニメーションとして出力される。   In the example illustrated in FIG. 51A, when the LED data of the sixth to eighth channels is combined, the LED data of the eighth channel having the highest execution priority is set as the combination result in each LED 281 in the control part (all the LEDs). Set. Therefore, in this example, as shown in FIG. 51B, the same pattern as the lighting pattern of the LED 281 stored in the eighth channel is output as the synthesized LED animation.

(2)生成例2
図52A及び図52Bは、制御部位の範囲がチャンネル間で互いに異なる場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図52A及び図52Bに示す例では、生成例1と同様に、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図52A及び図52Bに示す例では、生成例1と同様に、8つのチャンネルのうち、第6チャンネル〜第8チャンネルにLEDデータがセットされる例を説明する。
(2) Generation example 2
FIG. 52A and FIG. 52B are diagrams illustrating an outline of the operation of generating and outputting the LED animation when the range of the control part is different between channels. In the example illustrated in FIGS. 52A and 52B, an example in which a predetermined LED animation is executed using eight LEDs 281 (first to eighth LEDs), as in the first generation example, will be described. In the example shown in FIGS. 52A and 52B, an example will be described in which LED data is set in channels 6 to 8 of the eight channels, similarly to the first generation example.

さらに、図52A及び図52Bに示す例では、第8チャンネルの制御部位が第1LED〜第3LEDに設定され、第7チャンネルの制御部位が第1LED〜第5LEDに設定され、そして、第6チャンネルの制御部位は全てのLED281に設定されている例を説明する。   Further, in the example shown in FIGS. 52A and 52B, the control part of the eighth channel is set to the first LED to the third LED, the control part of the seventh channel is set to the first LED to the fifth LED, and the control part of the sixth channel is set. An example in which the control part is set to all the LEDs 281 will be described.

また、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、第2LEDには「データ無し」(消灯データ)がセットされる。第7チャンネルでは、第1LED〜第5LEDに「緑色」点灯のLEDデータがセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。なお、第8及び第7チャンネルにおいて、制御部位に指定されていないLED281のポートにはLEDデータはセットされない。   In the eighth channel, “red” lighting LED data is set to the first LED and the third LED, and “no data” (light-out data) is set to the second LED. In the seventh channel, “green” LED data is set to the first to fifth LEDs. Then, in the sixth channel, the LED data of “blue” lighting is set to all the LEDs 281. In the eighth and seventh channels, no LED data is set to the port of the LED 281 that is not designated as a control part.

図52Aに示す例において、第6チャンネル〜第8チャンネルのLEDデータを合成すると、第1LED〜第3LEDでは、第6チャンネル〜第8チャンネルのLEDデータが重複するが、実行優先順位の最も高い第8チャンネルのLEDデータが合成結果としてセットされる。第4LED及び第5LEDでは、第7チャンネル及び第6チャンネルのLEDデータが重複するが、実行優先順位の高い第7チャンネルのLEDデータが合成結果としてセットされる。また、第6LED〜第8LEDでは、第6チャンネルにのみLEDデータがセットされているので、第6チャンネルのLEDデータが合成結果としてセットされる。   In the example shown in FIG. 52A, when the LED data of the sixth to eighth channels are combined, the LED data of the sixth to eighth channels overlap in the first to third LEDs, but the LED data of the sixth to eighth channels has the highest execution priority. Eight-channel LED data is set as a synthesis result. In the fourth LED and the fifth LED, the LED data of the seventh channel and the sixth channel overlap, but the LED data of the seventh channel having a higher execution priority is set as a synthesis result. In the sixth to eighth LEDs, since LED data is set only in the sixth channel, the LED data of the sixth channel is set as a synthesis result.

それゆえ、合成後のLEDアニメーションにおける、第1LED〜第3LEDの点灯パターンは、図52Bに示すように、第8チャンネルの第1LED〜第3LEDの点灯パターンと同じになり、第4LED及び第5LEDの点灯パターンは、第7チャンネルの第4LED及び第5LEDの点灯パターンと同じになり、第6LED〜第8LEDの点灯パターンは、第6チャンネルの第6LED〜第8LEDの点灯パターンと同じになる。   Therefore, the lighting pattern of the first LED to the third LED in the LED animation after the combination is the same as the lighting pattern of the first LED to the third LED of the eighth channel as shown in FIG. 52B, and the fourth LED and the fifth LED are turned on. The lighting pattern is the same as the lighting pattern of the fourth and fifth LEDs of the seventh channel, and the lighting pattern of the sixth to eighth LEDs is the same as the lighting pattern of the sixth to eighth LEDs of the sixth channel.

(3)生成例3
LEDアニメーションの生成例3では、図53並びに図54A〜図54Cを参照しながら、各チャンネルのLEDデータの上書き手順の一例を説明する。なお、図53は、各チャンネルと、各チャンネルにセットされているLEDデータ名(LED制御ID)との対応を示す図である。また、図54A〜図54Cは、生成例3における各ポートのLEDデータの上書き手順のフローを示す図である。
(3) Generation example 3
In the LED animation generation example 3, an example of an overwriting procedure of the LED data of each channel will be described with reference to FIG. 53 and FIGS. 54A to 54C. FIG. 53 is a diagram showing the correspondence between each channel and the LED data name (LED control ID) set in each channel. FIGS. 54A to 54C are diagrams illustrating the flow of the procedure for overwriting the LED data of each port in the third example of generation.

生成例3では、図54A〜図54Cに示すように、ポートAに接続されたLED281、ポートBに接続されたLED281、ポートCに接続されたLED281、及び、ポートDに接続されたLED281が、矩形状に配列されているLED群の構成例を説明する。また、第1チャンネルの制御部位は全ポートとし、第3チャンネルの制御部位はポートA〜ポートCとし、第6チャンネルの制御部位はポートAのみとする。そして、この例では、第1チャンネルに、LED281を「青色」点灯させるLEDデータ「LED_ID_B」がセットされ、第3チャンネルに、LED281を「赤色」点灯させるLEDデータ「LED_ID_R」がセットされ、第6チャンネルに、LED281を「黄色」点灯させるLEDデータ「LED_ID_G」がセットされる場合を考える。   In the generation example 3, as shown in FIGS. 54A to 54C, the LED 281 connected to the port A, the LED 281 connected to the port B, the LED 281 connected to the port C, and the LED 281 connected to the port D are: A configuration example of the LED group arranged in a rectangular shape will be described. The control part of the first channel is all ports, the control part of the third channel is ports A to C, and the control part of the sixth channel is only port A. In this example, the LED data “LED_ID_B” for turning on the LED 281 in “blue” is set in the first channel, the LED data “LED_ID_R” for turning on the LED 281 in “red” is set in the third channel, and the sixth channel is set. Consider a case where LED data “LED_ID_G” for lighting the LED 281 in “yellow” is set in the channel.

このようなLEDデータを音声・LED制御回路220で合成して出力する際には、まず、音声・LED制御回路220は、図54Aに示すように、最も実行優先順位の低い第1チャンネルのLEDデータ「LED_ID_B」を全ポートにセットする。   When the sound / LED control circuit 220 combines and outputs such LED data, first, the sound / LED control circuit 220, as shown in FIG. Data “LED_ID_B” is set to all ports.

次いで、音声・LED制御回路220は、図54Bに示すように、次に実行優先順位の低い(第1チャンネルより実行優先順位の高い)第3チャンネルのLEDデータ「LED_ID_R」をポートA〜ポートCにセットする。この結果、ポートA〜ポートCでは、LEDデータ「LED_ID_B」上に、LEDデータ「LED_ID_R」が上書きされる。   Next, as shown in FIG. 54B, the audio / LED control circuit 220 transmits the LED data “LED_ID_R” of the third channel having the next lowest execution priority (higher execution priority than the first channel) to the ports A to C. Set to. As a result, in the ports A to C, the LED data “LED_ID_R” is overwritten on the LED data “LED_ID_B”.

そして、音声・LED制御回路220は、図54Cに示すように、次に実行優先順位の低い(第3チャンネルより実行優先順位の高い)第6チャンネルのLEDデータ「LED_ID_Y」をポートAにセットする。この結果、ポートAでは、LEDデータ「LED_ID_R」上に、LEDデータ「LED_ID_Y」が上書きされる。   Then, the audio / LED control circuit 220 sets the LED data “LED_ID_Y” of the sixth channel having the next lowest execution priority (higher execution priority than the third channel) to the port A, as shown in FIG. 54C. . As a result, in the port A, the LED data “LED_ID_Y” is overwritten on the LED data “LED_ID_R”.

上述したLEDデータの上書き動作が終了すると、ポートAにはLEDデータ「LED_ID_Y」がセットされ、ポートB及びポートCにはLEDデータ「LED_ID_R」がセットされ、ポートDにはLEDデータ「LED_ID_B」がセットされる。その結果、ポートAのLED281が黄色点灯し、ポートB及びポートCのLED281が赤色点灯し、ポートDのLED281が青色点灯するLEDアニメーションが実行される。   When the above-described LED data overwriting operation is completed, the LED data “LED_ID_Y” is set in the port A, the LED data “LED_ID_R” is set in the ports B and C, and the LED data “LED_ID_B” is set in the port D. Set. As a result, an LED animation in which the port A LED 281 lights yellow, the port B and port C LEDs 281 light red, and the port D LED 281 lights blue.

なお、LEDデータの上書き処理は、チャンネル間の実行優先順位に基づいて行われるので、LEDデータの上書き順序は、図54A〜図54Cに示す例に限定されず、LEDデータの上書き順序は任意である。   Since the overwriting process of the LED data is performed based on the execution priority between the channels, the overwriting order of the LED data is not limited to the examples shown in FIGS. 54A to 54C, and the overwriting order of the LED data is arbitrary. is there.

[再生チャンネル及び拡張チャンネル]
本実施形態のパチンコ遊技機1は、1回のランプリクエストに基づいて1つのLEDアニメーションを実行する機能だけでなく、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する機能も有する。本実施形態では、後者の機能を実現するために、各チャンネルを2つの制御部位に分割し、一方の制御部位を用いて一方のLEDアニメーションを実行し、他方の制御部位を用いて他方のLEDアニメーションを実行する。
[Playback channel and expansion channel]
The pachinko gaming machine 1 of the present embodiment has not only a function of executing one LED animation based on one lamp request, but also a function of simultaneously executing two LED animations based on one lamp request. In this embodiment, in order to realize the latter function, each channel is divided into two control parts, one LED animation is executed using one control part, and the other LED is used using the other control part. Run the animation.

なお、以下では、1回のランプリクエストに基づいて1つのLEDアニメーション(通常のLEDアニメーション)を実行する際に使用される一方の制御部位を「再生チャンネル」と称し、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する際に使用される他方の制御部位を「拡張チャンネル」と称す。それゆえ、図51〜図54を参照して説明したLEDアニメーションの各種生成例の処理は、各チャンネル内の再生チャンネルを用いて実行され、2つのLEDアニメーションを同時に実行する際には、所定のチャンネルにおいて再生チャンネル(第1の系統)及び拡張チャンネル(第2の系統)の両方が使用される。   In the following, one control unit used when executing one LED animation (normal LED animation) based on one lamp request is referred to as a “reproduction channel”, and based on one lamp request. The other control part used for simultaneously executing two LED animations is referred to as an “extension channel”. Therefore, the processing of the various examples of generating the LED animation described with reference to FIGS. 51 to 54 is executed using the reproduction channel in each channel. When two LED animations are simultaneously executed, a predetermined In the channel, both the reproduction channel (first system) and the extension channel (second system) are used.

また、2つのLEDアニメーションを同時に実行する場合には、再生チャンネル及び拡張チャンネルの動作を別個に制御する必要があるので、再生チャンネル及び拡張チャンネルに対してそれぞれ別個にシーケンサー(自動再生制御機能)及び登録バッファ(第1の登録バッファ及び第2の登録バッファ)が設けられる。   When two LED animations are simultaneously executed, it is necessary to separately control the operations of the reproduction channel and the extension channel. Therefore, a sequencer (automatic reproduction control function) and a sequencer are separately provided for the reproduction channel and the extension channel. A registration buffer (a first registration buffer and a second registration buffer) is provided.

ここで、各チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成の概要を、図55及び図56を参照しながら説明する。図55は、第8チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図であり、図56は、第7チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図である。   Here, the configuration of the reproduction channel and the extension channel provided for each channel and the outline of the configuration of the sequencer associated with them will be described with reference to FIGS. 55 and 56. FIG. 55 is a diagram showing a configuration of a reproduction channel and an extension channel provided on the eighth channel, and a configuration of a sequencer associated therewith. FIG. It is a figure which shows the structure of the extension channel, and the structure of the sequencer matched with them.

なお、図55及び図56に示す例では、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、この例では、各チャンネルに対して2つのシーケンサーが設けられる。すなわち、トータル(8チャンネル分)で、16個のシーケンサーが設けられる。そして、各シーケンサーには、第1チャンネルのシーケンサーから順次シーケンサー番号が設定されている。   In the examples shown in FIGS. 55 and 56, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) will be described. In this example, two sequencers are provided for each channel. That is, 16 sequencers are provided in total (for 8 channels). In each sequencer, a sequencer number is sequentially set from the first channel sequencer.

それゆえ、例えば、第1チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「0」及び「1」が設定され、第4チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「6」及び「7」が設定される。また、各チャンネルにおいて、2つのシーケンサーのうち、シーケンサー番号が小さい方のシーケンサーが再生チャンネルで使用するシーケンサーに設定される。すなわち、例えば、第1チャンネルの再生チャンネルでは、シーケンサー番号「0」のシーケンサーが使用され、第1チャンネルにおいて拡張チャンネルが設定されている場合には、シーケンサー番号「1」のシーケンサーが拡張チャンネルに対して使用される。   Therefore, for example, sequencer numbers “0” and “1” are set for the two sequencers of the first channel, respectively, and sequencer numbers “6” and “7” are set for the two sequencers of the fourth channel, respectively. You. In each channel, of the two sequencers, the one with the smaller sequencer number is set as the sequencer used in the reproduction channel. That is, for example, in the playback channel of the first channel, the sequencer of the sequencer number “0” is used, and when the extension channel is set in the first channel, the sequencer of the sequencer number “1” is assigned to the extension channel. Used.

それゆえ、図55に示す例のように、第8チャンネルにおいて、第1LED〜第5LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第6LED〜第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「14」のシーケンサー(図中のシーケンサー14:第1の駆動データ制御手段)が再生チャンネルで使用され、シーケンサー番号「15」のシーケンサー(図中のシーケンサー15:第2の駆動データ制御手段)が拡張チャンネルで使用される。また、図56に示す例のように、第7チャンネルにおいて、第1LED〜第7LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「12」のシーケンサー(図中のシーケンサー12)が再生チャンネルで使用され、シーケンサー番号「13」のシーケンサー(図中のシーケンサー13)が拡張チャンネルで使用される。   Therefore, as in the example shown in FIG. 55, in the eighth channel, the control parts of the first LED to the fifth LED are controlled as reproduction channels, and the control parts of the remaining LEDs 281 (the sixth LED to the eighth LED) are controlled as expansion channels. In this case, the sequencer with the sequencer number "14" (sequencer 14 in the figure: first drive data control means) is used in the reproduction channel, and the sequencer with the sequencer number "15" (sequencer 15 in the figure: second Drive data control means) is used in the extension channel. Also, as in the example shown in FIG. 56, in the seventh channel, when the control part of the first LED to the seventh LED is controlled as a reproduction channel and the control part of the remaining LED 281 (eighth LED) is controlled as an extension channel, , The sequencer with the sequencer number “12” (the sequencer 12 in the figure) is used for the reproduction channel, and the sequencer with the sequencer number “13” (the sequencer 13 in the figure) is used for the extension channel.

上述した再生チャンネル及び拡張チャンネルを使用して、2つのLEDアニメーションを同時に実行する場合、2つのシーケンサーが1つのチャンネルに対してデータ更新を行うので、再生チャンネルと拡張チャンネルとの間で重複するLED281が存在すると、該LED281の制御をどちらのシーケンサーで制御するのか判断し難くなる。それゆえ、本実施形態では、再生チャンネルと拡張チャンネルとの間で重複するLED281が発生しないように、制御対象の全てのLED281に対して、再生チャンネル及び拡張チャンネルのどちらの制御部位に属するかを予め定義する。すなわち、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界を予め定義する。   When two LED animations are simultaneously executed using the above-described playback channel and the extension channel, since the two sequencers update the data on one channel, the overlapping LED 281 between the playback channel and the extension channel Exists, it is difficult to determine which sequencer controls the LED 281. Therefore, in the present embodiment, in order to prevent the occurrence of the overlapping LED 281 between the reproduction channel and the extension channel, it is determined which of the control parts of the reproduction channel and the extension channel belongs to all the control target LEDs 281. Define in advance. That is, a boundary between the control part of the reproduction channel and the control part of the extension channel is defined in advance.

なお、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は任意に設定することができる。しかしながら、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は、プログラム初期化時において、LED制御プログラムに登録される。それゆえ、LED制御プログラムの動作中は該境界の位置を変更することはできない。   Note that the boundary between the control part of the reproduction channel and the control part of the extension channel can be set arbitrarily. However, the boundary between the control part of the reproduction channel and the control part of the extension channel is registered in the LED control program at the time of program initialization. Therefore, the position of the boundary cannot be changed during the operation of the LED control program.

また、本実施形態のパチンコ遊技機1は、再生チャンネルのみの使用時には、再生チャンネルのクリア機能(再生チャンネルの各ポートに消灯データをセットする機能)を備えるが、再生チャンネル及び拡張チャンネルの両方を使用している場合には、各チャンネルのクリア機能が設けられていない。それゆえ、本実施形態では、再生チャンネル及び拡張チャンネルの両方を使用する場合を考慮して、予め各チャンネルのクリアデータ(消灯データ)を用意し、再生チャンネル及び拡張チャンネルをクリアする際(LEDアニメーション終了時)には、その予め用意されたクリアデータを用いる。   In addition, the pachinko gaming machine 1 of the present embodiment has a function of clearing the reproduction channel (a function of setting light-out data in each port of the reproduction channel) when only the reproduction channel is used. When used, there is no clear function for each channel. Therefore, in the present embodiment, in consideration of the case where both the reproduction channel and the extension channel are used, clear data (extinguishment data) of each channel is prepared in advance, and when the reproduction channel and the extension channel are cleared (LED animation). At the end), the prepared clear data is used.

[LEDアニメーションの再生方式の種別]
本実施形態では、ランプリクエスト(LED制御リクエスト)に基づいて、音声・LED制御回路220は、上述のようにして生成されたLEDデータをランプ(LED)群18に出力して、所定のLEDアニメーションを実行する。この際、該所定のLEDアニメーションは、ランプリクエスト入力時に取得されるデータテーブル情報内で指定された再生方式(LEDアニメーションの実行タイミングや再生形態を指定した情報)に従って実行される。ここで、本実施形態で用意されているLEDアニメーションの各種再生方式について説明する。なお、再生方式は、LEDアニメーションの各フレーム(ランプリクエストの受信毎)において、チャンネル毎に指定される。
[Type of LED animation playback method]
In the present embodiment, based on a lamp request (LED control request), the audio / LED control circuit 220 outputs the LED data generated as described above to the lamp (LED) group 18 and outputs a predetermined LED animation. Execute At this time, the predetermined LED animation is executed in accordance with the reproduction method (information specifying the execution timing and the reproduction mode of the LED animation) specified in the data table information acquired when the lamp request is input. Here, various reproduction methods of the LED animation prepared in the present embodiment will be described. The playback method is specified for each channel in each frame of the LED animation (each time a lamp request is received).

本実施形態では、次の5種類の名称の再生方式を用意する。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「NEXT」
(5)「ODONLY」
In the present embodiment, the following five types of reproduction methods with names are prepared.
(1) "SHOT"
(2) “SHOT2”
(3) "LOOP"
(4) "NEXT"
(5) "ODONLY"

なお、本実施形態において、「再生方式」の情報には、LED281の点灯態様やLED281の点灯時間などのLED281の点灯/消灯に関わる情報を指定可能な情報であれば、任意の情報を採用することができる。再生方式として、例えば、LED281の再生方式を指定可能なID、数値、記号などを設定し、これらの情報に基づいてLED281の点灯態様の情報を参照する構成にしてもよいし、再生方式に直接、LED281の点灯態様の情報が設定されていてもよい。   In the present embodiment, as the information of the “reproducing method”, any information can be used as long as it is information that can specify information on lighting / turning off of the LED 281 such as a lighting mode of the LED 281 and a lighting time of the LED 281. be able to. As the reproduction method, for example, an ID, a numerical value, a symbol, or the like capable of designating the reproduction method of the LED 281 may be set, and information on the lighting mode of the LED 281 may be referred to based on such information. , Information on the lighting mode of the LED 281 may be set.

「SHOT」は、セットされたLEDアニメーションを1回再生し、その後、最終フレームの点灯状態(LEDアニメーション終了時のLEDの点灯パターン)を維持する再生方式である。「SHOT2」は、セットされたLEDアニメーションを1回再生し、その後、LED281を消灯する再生方式である。   “SHOT” is a playback method in which the set LED animation is played once, and thereafter, the lighting state of the last frame (the lighting pattern of the LED at the end of the LED animation) is maintained. “SHOT2” is a playback method in which the set LED animation is played once, and then the LED 281 is turned off.

「LOOP」は、LEDアニメーションが最終フレームまで再生されれば、再度、開始フレームに戻ってLEDアニメーションの再生を繰り返す再生方式、すなわち、LEDアニメーションをループ再生する方式である。   “LOOP” is a reproduction method in which, when the LED animation is reproduced up to the last frame, the reproduction returns to the start frame and repeats the reproduction of the LED animation, that is, a method of loop-reproducing the LED animation.

「NEXT」(所定の再生方式)は、ランプリクエストが音声・LED制御回路220に入力された時に、他のLEDアニメーションが再生中であれば、ランプリクエストにより指定されたLEDアニメーションを、再生中のLEDアニメーションの終了後に続いて再生する方式である。なお、ランプリクエスト入力時に得られる再生方式の情報に「NEXT」指定が含まれていても、ランプリクエスト入力時に再生中のLEDアニメーションがなければ、「NEXT」指定されたLEDアニメーションを即時再生する。また、「NEXT」指定のランプリクエスト入力時に再生中であるLEDアニメーションが「LOOP」再生方式のLEDアニメーションである場合には、ループ再生中であるLEDアニメーションの最終フレーム再生後に続いて、「NEXT」指定のLEDアニメーションの再生を行う。   “NEXT” (predetermined playback method) means that, when a lamp request is input to the audio / LED control circuit 220 and another LED animation is being played, the LED animation specified by the lamp request is played back. This is a method of playing back after the end of the LED animation. Even if the information of the reproduction method obtained at the time of inputting the lamp request includes "NEXT" designation, if there is no LED animation being reproduced at the time of inputting the lamp request, the LED animation designated by "NEXT" is immediately reproduced. If the LED animation being played at the time of input of the lamp request designated as “NEXT” is the LED animation of the “LOOP” playback method, the “NEXT” is played after the last frame of the LED animation being played in a loop. Plays the specified LED animation.

「ODONLY」(特定の再生方式)は、ポートにセットするLEDデータ(第2の駆動データ)がある場合にのみ、該ポートからLEDデータが出力される再生方式である。ただし、「ODONLY」指定されたチャンネルにおいて、ポートにセットするLEDデータが消灯データ(第1の駆動データ)である場合(例えば、隣り合う赤色LED、青色LED及び緑色LEDに出力するLEDデータが全て0である場合)には、「LEDデータ無し」の状態であるとし、該ポートには、LEDデータ(消灯データ)がセットされない。   “ODONLY” (specific playback method) is a playback method in which LED data is output from a port only when there is LED data (second drive data) to be set in the port. However, when the LED data to be set in the port is the light-off data (first drive data) in the channel designated as “ODONLY” (for example, all the LED data to be output to the adjacent red LED, blue LED, and green LED are If it is 0), it is determined that there is no LED data, and no LED data (light-off data) is set in the port.

なお、ランプリクエストが音声・LED制御回路220に入力された時に取得されるデータテーブル情報内で指定される再生方式のパターンは、次の12種類である。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「SHOT|NEXT」
(5)「SHOT2|NEXT」
(6)「LOOP|NEXT」
(7)「SHOT|ODONLY」
(8)「SHOT2|ODONLY」
(9)「LOOP|ODONLY」
(10)「SHOT|NEXT|ODONLY」
(11)「SHOT2|NEXT|ODONLY」
(12)「LOOP|NEXT|ODONLY」
Note that there are the following twelve types of reproduction method patterns specified in the data table information acquired when the lamp request is input to the audio / LED control circuit 220.
(1) "SHOT"
(2) “SHOT2”
(3) "LOOP"
(4) “SHOT | NEXT”
(5) "SHOT2 | NEXT"
(6) "LOOP | NEXT"
(7) “SHOT | ODONLY”
(8) “SHOT2 | ODONLY”
(9) “LOOP | ODONLY”
(10) “SHOT | NEXT | ODONLY”
(11) "SHOT2 | NEXT | ODONLY"
(12) "LOOP | NEXT | ODONLY"

上述のように、本実施形態では、LEDアニメーションの再生方式として、「SHOT」、「SHOT2」及び「LOOP」のいずれかが必ず指定され、「NEXT」及び/又は「ODONLY」は、必要(演出内容)に応じて「SHOT」、「SHOT2」及び「LOOP」のいずれかに付随して指定される。なお、上述した各種再生方式に基づくLEDアニメーションの再生動作例は、後で図面を参照しながら具体的に説明する。   As described above, in the present embodiment, one of “SHOT”, “SHOT2”, and “LOOP” is always specified as the LED animation playback method, and “NEXT” and / or “ODONLY” are necessary (production The content is specified along with any one of “SHOT”, “SHOT2”, and “LOOP” according to (contents). Note that examples of the LED animation playback operation based on the various playback methods described above will be specifically described later with reference to the drawings.

[再生方式に基づくLEDアニメーションの切り替え再生]
本実施形態では、LEDアニメーションの実行期間が、ホスト制御回路210のランプリクエストの出力処理のFPS周期(例えば、約16.7msec、約33.3msec等)より長い場合もある。この場合には、LEDアニメーションの再生途中に、次のランプリクエストが音声・LED制御回路220に入力されることもある。
[Switching playback of LED animation based on playback method]
In the present embodiment, the execution period of the LED animation may be longer than the FPS cycle (for example, about 16.7 msec, about 33.3 msec, or the like) of the output processing of the lamp request of the host control circuit 210. In this case, the next lamp request may be input to the audio / LED control circuit 220 during the reproduction of the LED animation.

このような場合には、音声・LED制御回路220は、新たに入力されたランプリクエストに基づいて取得される再生方式に従ってLEDアニメーションの切り替え再生を行う。例えば、次のランプリクエストに基づいて取得される再生方式に「NEXT」が指定されていなければ、再生中のLEDアニメーションのデータを破棄し、新たに入力されたランプリクエストに基づいて作成されたLEDアニメーションの再生を即時開始する。   In such a case, the audio / LED control circuit 220 performs switching reproduction of the LED animation in accordance with the reproduction method acquired based on the newly input lamp request. For example, if “NEXT” is not specified as the reproduction method acquired based on the next lamp request, the data of the LED animation being reproduced is discarded, and the LED created based on the newly input lamp request is discarded. Start playing the animation immediately.

ここで、図57に、LEDアニメーションの切り替え再生パターンの各種例を示す。なお、図57は、第1ランプリクエストに基づいて作成されたLEDアニメーションの再生中に、同一チャンネルに対して、第2ランプリクエスト、又は、第2ランプリクエスト及び第3ランプリクエストが音声・LED制御回路220に入力された場合における、LEDアニメーションの切り替え再生パターンの一例をまとめた表である。   Here, FIG. 57 shows various examples of the switching reproduction pattern of the LED animation. FIG. 57 shows that during the playback of the LED animation created based on the first lamp request, the second lamp request, or the second and third lamp requests are sent to the same channel for audio / LED control. 9 is a table summarizing an example of a switching playback pattern of an LED animation when input to a circuit 220.

以下、図58〜図62を参照しながら、図57中の一部のLEDアニメーションの切り替え再生パターンについて説明する。   Hereinafter, the switching reproduction pattern of a part of the LED animation in FIG. 57 will be described with reference to FIGS. 58 to 62.

図58は、図57中の切り替え再生パターン2に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン2は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「LOOP」が指定されている場合の切り替え再生パターンである。   FIG. 58 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to the switching playback pattern 2 in FIG. In the switching reproduction pattern 2, during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, the second lamp request is input to the audio / LED control circuit 220, and the reproduction at that time is performed. This is a switching reproduction pattern when "LOOP" is specified as the system.

切り替え再生パターン2では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「LOOP」のみが指定されていると、図58に示すように、第2ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータが破棄され(再生中のLEDアニメーションを終了し)、第2ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が即時開始される。   In the switching reproduction pattern 2, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the audio / LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. If only “LOOP” is specified in the information on the reproduction method obtained at this time, as shown in FIG. 58, when the second lamp request is input, the data of the LED animation based on the first lamp request being reproduced is output. Is discarded (the LED animation being reproduced is terminated), and the reproduction of the LED animation of the reproduction method “LOOP” based on the second lamp request is immediately started.

図59は、図57中の切り替え再生パターン4に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン4は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。   FIG. 59 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to the switching playback pattern 4 in FIG. In the switching reproduction pattern 4, during the reproduction of the LED animation of the reproduction method "SHOT" created based on the first lamp request, the second lamp request is input to the audio / LED control circuit 220, and the reproduction at that time is performed. This is a switching reproduction pattern when “SHOT | NEXT” is specified as the method.

切り替え再生パターン4では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図59に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。   In the switching reproduction pattern 4, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the audio / LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. If “SHOT | NEXT” is specified in the information of the reproduction method obtained at this time, as shown in FIG. 59, after the reproduction of the LED animation based on the first lamp request being reproduced, the second lamp request is completed. The reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on the video is started. In this case, the reproduction operation of the LED animation based on the second lamp request is in a standby state during a period from the input of the second lamp request to the end of the reproduction of the LED animation based on the first lamp request.

図60は、図57中の切り替え再生パターン6に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン6は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、各ランプリクエストにおいて再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。   FIG. 60 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to the switching playback pattern 6 in FIG. Note that the switching reproduction pattern 6 is such that during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, the second lamp request and the third lamp request are transmitted in the audio / LED control circuit 220 in this order. Is a switching reproduction pattern when “SHOT | NEXT” is specified as the reproduction method in each lamp request.

切り替え再生パターン6では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力される。そして、各ランプリクエストにおいて再生方式の情報として「SHOT|NEXT」が指定されていると、図60に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始され、第2ランプリクエストに基づくLEDアニメーションの再生終了後に第3ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。   In the switching reproduction pattern 6, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, during the reproduction of the LED animation based on the first lamp request, the second lamp request and the third lamp request are input to the audio / LED control circuit 220 in this order. When “SHOT | NEXT” is specified as the information of the reproduction method in each lamp request, as shown in FIG. 60, after the reproduction of the LED animation based on the first lamp request being reproduced, the second lamp request is made. The reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on the second ramp request is started, and the reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on the third lamp request is started after the reproduction of the LED animation based on the second lamp request. You.

この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。また、第3ランプリクエストに基づくLEDアニメーションの再生動作は、第3ランプリクエスト入力時から第2ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。   In this case, the reproduction operation of the LED animation based on the second lamp request is in a standby state during a period from the input of the second lamp request to the end of the reproduction of the LED animation based on the first lamp request. The reproduction operation of the LED animation based on the third lamp request is in a standby state during a period from the time when the third lamp request is input to the time when the reproduction of the LED animation based on the second lamp request is completed.

図61は、図57中の切り替え再生パターン7に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン7は、第1ランプリクエストに基づいて作成された再生方式「LOOP」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。   FIG. 61 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to the switching playback pattern 7 in FIG. In the switching reproduction pattern 7, during reproduction of the LED animation of the reproduction method “LOOP” created based on the first lamp request, the second lamp request is input to the audio / LED control circuit 220, and the reproduction at that time is performed. This is a switching reproduction pattern when “SHOT | NEXT” is specified as the method.

切り替え再生パターン7では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの所定回数目(図61に示す例では2回目)のループ再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図61に示すように、第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了時までの期間、待機状態になる。   In the switching reproduction pattern 7, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “LOOP” based on the first lamp request is started. Next, the second lamp request is input to the audio / LED control circuit 220 during the predetermined number of times (second time in the example shown in FIG. 61) of the loop of the LED animation based on the first lamp request. If “SHOT | NEXT” is specified in the information of the reproduction method obtained at this time, as shown in FIG. 61, after the loop reproduction of the LED animation based on the first lamp request for the predetermined number of times, the second reproduction is completed. The reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on the lamp request is started. In this case, the reproduction operation of the LED animation based on the second lamp request is in a standby state during a period from the input of the second lamp request to the end of the predetermined number of times of loop reproduction of the LED animation based on the first lamp request.

なお、本実施形態では、例えば、図60や図61などで示したように、「NEXT」指定となるランプリクエストが続けて音声・LED制御回路220に入力された場合には、LEDアニメーションの連続再生が行われる。しかしながら、本実施形態では、1回の連続再生で再生されるLEDアニメーションの最大個数は8個とする。そして、8個目のLEDアニメーション再生中にランプリクエストが音声・LED制御回路220に入力され、その際に得られる再生方式が「NEXT」指定を含むものである場合には、該ランプリクエストに基づいて作成されたLEDアニメーションのデータは破棄される。この再生動作の時間軸上の切り替え再生フローを、図62に示す。   In the present embodiment, for example, as shown in FIGS. 60 and 61, when a lamp request specifying “NEXT” is continuously input to the audio / LED control circuit 220, the continuous LED animation is performed. Playback is performed. However, in the present embodiment, the maximum number of LED animations reproduced in one continuous reproduction is eight. Then, a lamp request is input to the audio / LED control circuit 220 during the reproduction of the eighth LED animation, and if the reproduction method obtained at that time includes "NEXT" designation, it is created based on the lamp request. The data of the performed LED animation is discarded. FIG. 62 shows a switching reproduction flow on the time axis of this reproduction operation.

また、時間軸上のフロー図を示さないが、図57中の切り替え再生パターン11の切り替え再生態様について、簡単に説明する。切り替え再生パターン11は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、第2ランプリクエスト入力時に得られる再生方式の情報が「LOOP|NEXT」であり、且つ、第3ランプリクエスト入力時に得られる再生方式の情報が「SHOT」である場合のパターンである。この切り替え再生パターン11では、最遅のリクエストである第3ランプリクエストの再生方式に「NEXT」が指定されていないので、第3ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータ、及び、第2ランプリクエストに基づいて生成されたLEDアニメーションのデータが破棄され、第3ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が即時開始される。   Although a flow chart on the time axis is not shown, the switching reproduction mode of the switching reproduction pattern 11 in FIG. 57 will be briefly described. The switching reproduction pattern 11 is such that during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, the second lamp request and the third lamp request are input to the audio / LED control circuit 220 in this order. This is a pattern in the case where the information on the reproduction method obtained when the second lamp request is input is “LOOP | NEXT” and the information on the reproduction method obtained when the third lamp request is input is “SHOT”. In this switching reproduction pattern 11, since “NEXT” is not specified as the reproduction method of the third lamp request, which is the latest request, the LED animation based on the first lamp request being reproduced at the time of input of the third lamp request is performed. The data and the LED animation data generated based on the second lamp request are discarded, and the reproduction of the LED animation of the reproduction method “SHOT” based on the third lamp request is immediately started.

[ODONLY指定時の再生例]
次に、再生方式に「ODONLY」指定がある場合のLEDアニメーションの点灯動作(LEDデータの合成動作)について説明する。
[Playback example when ODONLY is specified]
Next, the lighting operation of the LED animation (the operation of synthesizing the LED data) when “ODONLY” is specified in the reproduction method will be described.

ここでは、後述の図63及び図64に示すように、矩形状に配列された複数のLED281によりLEDアニメーションを実行する例を説明する。また、LEDアニメーション作成時に用いる再生チャンネルには、第1チャンネルの再生チャンネル(以下、第1再生チャンネルという)及び第2チャンネルの再生チャンネル(以下、第2再生チャンネルという)を用いる。そして、第1再生チャンネルの制御部位は全てのLED281とし、第2再生チャンネルの制御部位は、左辺部及び右辺部(サイド)に配列された複数(後述の図63及び図64に示す例では、8個)のLED281とする。   Here, an example in which an LED animation is executed by a plurality of LEDs 281 arranged in a rectangular shape as shown in FIGS. Further, as a reproduction channel used when creating the LED animation, a reproduction channel of a first channel (hereinafter, referred to as a first reproduction channel) and a reproduction channel of a second channel (hereinafter, referred to as a second reproduction channel) are used. The control portion of the first playback channel is all the LEDs 281, and the control portion of the second playback channel is a plurality of control portions arranged on the left side and the right side (side) (in the examples shown in FIGS. 63 and 64 described below, (Eight LEDs) 281.

まず、各再生チャンネルに「ODONLY」が指定されていない場合のLEDアニメーションの再生態様の一例を、図63A及び図63Bを参照しながら説明する。なお、図63Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図63Bは、図63Aのテーブルに規定されている各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。   First, an example of an LED animation playback mode when “ODONLY” is not specified for each playback channel will be described with reference to FIGS. 63A and 63B. FIG. 63A is a table in which information on reproduction specifications of each reproduction channel included in data table information acquired when a lamp request is input to the audio / LED control circuit 220. FIG. 63B is a diagram showing a state when an LED animation is generated based on information on the reproduction specification of each reproduction channel specified in the table of FIG. 63A.

なお、この例では、第1再生チャンネル(1ch)の制御部位(全体)において全LED281を赤色点灯させる点灯パターン(ptnA)と、第2再生チャンネル(2ch)の制御部位(サイド)において12msec周期で青色点灯するLED281を制御部位内で順次移動させる点灯パターン(ptnB)とを合成して、LEDアニメーションを作成する例を説明する。   In this example, a lighting pattern (ptnA) for turning on all the LEDs 281 in red at the control portion (entire) of the first reproduction channel (1 ch) and a control portion (side) of the second reproduction channel (2 ch) at a cycle of 12 msec. An example in which an LED animation is created by synthesizing a lighting pattern (ptnB) for sequentially moving the blue-lit LED 281 in the control part will be described.

各再生チャンネルに「ODONLY」が指定されていない場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。それゆえ、各再生チャンネルに「ODONLY」が指定されていない場合には、図63Bに示すように、合成後のLEDアニメーションでは、サイドのLED点灯パターンが第2再生チャンネルの点灯パターン(ptnB)と同じになる。   If "ODONLY" is not specified for each playback channel, the execution priority of the second playback channel is higher than that of the first playback channel. Is overwritten on the LED data of the corresponding LED 281 in the control part. Therefore, when “ODONLY” is not designated for each playback channel, as shown in FIG. 63B, in the LED animation after the combination, the side LED lighting pattern is the same as the lighting pattern (ptnB) of the second playback channel. Will be the same.

次に、第2再生チャンネルに「ODONLY」が指定されている場合のLEDアニメーションの再生態様の一例を、図64A及び図64Bを参照しながら説明する。なお、図64Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図64Bは、図64A中の各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。   Next, an example of a playback mode of the LED animation when “ODONLY” is designated as the second playback channel will be described with reference to FIGS. 64A and 64B. FIG. 64A is a table in which information on reproduction specifications of each reproduction channel included in data table information acquired when a lamp request is input to the audio / LED control circuit 220. FIG. 64B is a diagram showing a state when an LED animation is generated based on the information on the reproduction specification of each reproduction channel in FIG. 64A.

この場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。しかしながら、この際、第2再生チャンネルには再生方式に「ODONLY」が指定されているので、消灯データ以外の出力データ(LEDデータ)があるポートにおいてのみLEDデータが上書きされ、出力データが無いポート(消灯データがセットされているポート)では、LEDデータは上書きされず、第1再生チャンネルのLEDデータが維持される。それゆえ、第2再生チャンネルに「ODONLY」が指定されている場合には、図64Bに示すように、合成後のLEDアニメーションでは、サイドに配置された複数のLED281のうち、青色点灯のLEDデータがセットされているLED281のみが青色点灯し、その他のLED281は赤色点灯となる。   In this case, since the second reproduction channel has a higher execution priority than the first reproduction channel, the LED data in the control part of the second reproduction channel is replaced by the LED data of the corresponding LED 281 in the control part of the first reproduction channel. Overwritten on top. However, at this time, since “ODONLY” is specified as the reproduction method for the second reproduction channel, the LED data is overwritten only on the port having the output data (LED data) other than the light-off data, and the port having no output data is output. At the (port where the light-off data is set), the LED data is not overwritten, and the LED data of the first reproduction channel is maintained. Therefore, when “ODONLY” is designated as the second reproduction channel, as shown in FIG. 64B, in the LED animation after the combination, among the plurality of LEDs 281 arranged on the side, the blue-lit LED data Only the LED 281 in which is set is lit in blue, and the other LEDs 281 are lit in red.

[データテーブル情報]
上述のように、本実施形態では、音声・LED制御回路220において、ランプリクエスト(LED制御リクエスト)に基づいてLEDアニメーションを生成して再生する場合、各LED281に出力するLEDデータだけでなく、各チャンネルの制御部位や再生方式などの各種情報も必要になる。これらの情報をまとめたものが、データテーブル情報であり、このデータテーブル情報は、LEDデータと同様に、CGROM206に格納される。
[Data table information]
As described above, in the present embodiment, when the audio / LED control circuit 220 generates and reproduces an LED animation based on a lamp request (LED control request), not only the LED data output to each LED 281 but also each LED Various information such as a control part of a channel and a reproduction method is also required. The data table information is a collection of such information, and this data table information is stored in the CGROM 206 in the same manner as the LED data.

データテーブル情報は、ランプリクエストが音声・LED制御回路220に入力された際に、該ランプリクエストで指定されるLEDアニメーションのID(LEDアニメーションパターン)に基づいて、各種LEDデータとともに取得される。そして、取得されたデータテーブル情報及び各種LEDデータは、データテーブル情報で指定された再生チャンネルの登録バッファに格納される。   The data table information is acquired together with various LED data based on the LED animation ID (LED animation pattern) specified by the lamp request when the lamp request is input to the audio / LED control circuit 220. Then, the acquired data table information and various LED data are stored in the registration buffer of the reproduction channel specified by the data table information.

ここで、データテーブル情報に含まれる各種情報の内容について説明する。本実施形態では、データテーブル情報には、主に、次の6つの情報が登録される。
(1)再生方式
(2)再生チャンネル
(3)拡張チャンネル
(4)消灯データ識別
(5)制御部位
(6)LEDデータ名
Here, the contents of various information included in the data table information will be described. In the present embodiment, the following six pieces of information are mainly registered in the data table information.
(1) Reproduction method (2) Reproduction channel (3) Extension channel (4) Off data identification (5) Control part (6) LED data name

再生方式の情報(再生方式情報)としては、上述した12種類の再生方式の種別が登録される。再生チャンネルの情報としては、使用する再生チャンネルの種別(チャンネル番号)が登録される。   As the reproduction method information (reproduction method information), the above-described 12 types of reproduction methods are registered. As the reproduction channel information, the type (channel number) of the reproduction channel to be used is registered.

拡張チャンネルの情報としては、拡張チャンネルの使用の有無が登録される。例えば、拡張チャンネルを使用しない場合には「0」が登録され、使用する場合には「1」が登録される。なお、拡張チャンネルの情報として「1」が登録された場合には、指定された再生チャンネルが含まれるチャンネルの拡張チャンネルが使用される。   As the information of the extension channel, whether or not the extension channel is used is registered. For example, “0” is registered when the extension channel is not used, and “1” is registered when the extension channel is used. If “1” is registered as the extension channel information, the extension channel of the channel including the specified reproduction channel is used.

消灯データ識別の情報としては、拡張チャンネルを使用する場合に予め用意する消灯データをどのチャンネルに登録するかを識別するための情報が登録される。なお、拡張チャンネルを使用しない場合には、この消灯データ識別の情報は登録されない。   As the light-off data identification information, information for identifying to which channel the light-out data prepared in advance when using the extended channel is registered is registered. When the extension channel is not used, the information of the turn-off data identification is not registered.

制御部位の情報(出力先情報)としては、再生チャンネルの制御部位で使用するSPIチャンネル(物理系統)の情報(通信経路の情報)、及び、再生チャンネルで制御するポート情報(発光手段の指定情報)が登録される。ポート情報には、ポートに対して予め設定されたポート番号及びポートに接続されるLED281の種別の情報が含まれる。なお、LED281の種別の情報としては、例えば、赤色成分用のスタティックLED、緑色成分用のスタティックLED、青色成分用のスタティックLED、単色発光用LED等を識別するための情報が登録される。   As information of the control part (output destination information), information of the SPI channel (physical system) used in the control part of the reproduction channel (information of the communication path), and port information to be controlled by the reproduction channel (designation information of the light emitting means) ) Is registered. The port information includes a port number preset for the port and information on the type of the LED 281 connected to the port. In addition, as information of the type of the LED 281, for example, information for identifying a static LED for a red component, a static LED for a green component, a static LED for a blue component, an LED for monochromatic emission, and the like is registered.

また、拡張チャンネルを使用する場合には、制御部位の情報として、指定されたチャンネルにおいて、再生チャンネルの制御部位と拡張チャンネルの制御部位との境界を規定する情報等も登録される。なお、制御部位の情報は、データテーブル情報でなく、LEDデータやランプリクエストに含まれていてもよい。また、LEDデータ名の情報は、デバッグ処理でLEDアニメーションの再生履歴等を表示する際に使用されるデータ名である。   When the extended channel is used, information that defines the boundary between the control part of the reproduction channel and the control part of the extension channel in the designated channel is also registered as the information of the control part. The information of the control part may be included in the LED data or the lamp request instead of the data table information. The information on the LED data name is a data name used when displaying the reproduction history of the LED animation in the debugging process.

[本実施形態のランプ(LED)制御手法により得られる各種効果]
ここで、上述した本実施形態のパチンコ遊技機1において実行されるランプ(LED)制御手法により得られる各種効果をまとめて説明する。
[Various effects obtained by the lamp (LED) control method of the present embodiment]
Here, various effects obtained by the lamp (LED) control method executed in the above-described pachinko gaming machine 1 of the present embodiment will be described collectively.

本実施形態のランプ(LED)制御手法では、上述のように、ランプリクエストが音声・LED制御回路220に入力される度(LEDアニメーションのフレーム毎)に、LEDアニメーションの再生方式が指定される。そして、その指定された再生方式に従ってLEDアニメーションの再生が実行される。この場合、例えば、LEDアニメーションのフレーム毎にLED281に対して出力されるLEDデータ(出力データ)の出力回数(再使用回数)を設定するとともに、LEDデータを出力(セット)するタイミング(先に記憶されているLEDデータを破棄し、新しいLEDデータをセットする、又は、先に記憶されているLEDデータが出力された後に、新しいLEDデータをセットする)を決定することができる。この場合、次のような効果が得られる。   In the lamp (LED) control method according to the present embodiment, as described above, each time a lamp request is input to the audio / LED control circuit 220 (for each frame of the LED animation), the reproduction method of the LED animation is designated. Then, the reproduction of the LED animation is executed according to the specified reproduction method. In this case, for example, the output count (reuse count) of the LED data (output data) output to the LED 281 is set for each frame of the LED animation, and the LED data is output (set) at the timing (stored first). Discarded LED data and set new LED data, or set new LED data after previously stored LED data is output). In this case, the following effects can be obtained.

例えば、ホスト制御回路210又は音声・LED制御回路220が直接LED281に対してLEDデータを指定して制御する場合には、各LEDデータの出力回数と、LEDデータを出力(セット)するタイミングとを予め決定しておく必要がある。また、複数のLEDデータの出力制御を行う場合には、各LEDデータで同一のLED281が制御されているか否かなどの複雑な出力制御形態を全て予め設定しておく必要がある。それゆえ、この場合には、パチンコ遊技機1の開発期間が延びるといった問題だけでなく、演出のバリエーションを増やすことが困難になるという問題も発生する。   For example, when the host control circuit 210 or the audio / LED control circuit 220 directly controls the LED 281 by designating the LED data, the number of times each LED data is output and the timing at which the LED data is output (set) are determined. It must be determined in advance. When output control of a plurality of LED data is performed, it is necessary to set in advance all complicated output control forms such as whether or not the same LED 281 is controlled by each LED data. Therefore, in this case, not only a problem that the development period of the pachinko gaming machine 1 is extended, but also a problem that it is difficult to increase the variation of the effect occurs.

しかしながら、本実施形態では、ホスト制御回路210から入力されるランプリクエストに基づいて、音声・LED制御回路220が、LEDデータ(LEDアニメーション)の再生方式を指定し、該再生方式に基づいてフレーム単位でLEDデータの出力制御を行う。この際、本実施形態では、再生方式に「SHOT」や「LOOP」などを指定することにより、LEDデータの出力回数を容易に制御できるとともに、再生方式に「NEXT」指定を行うか否かにより、LEDデータを出力(セット)するタイミングも容易に制御することができる。それゆえ、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるLED出力制御の管理を容易に行うことができるとともに、LED(ランプ)点灯による演出パターンの種類を増加させ、該増加させた演出パターンを円滑に制御し、演出効果(遊技の興趣)を高めることができる。   However, in the present embodiment, based on the lamp request input from the host control circuit 210, the audio / LED control circuit 220 specifies the reproduction method of the LED data (LED animation), and based on the reproduction method, Controls output of LED data. At this time, in the present embodiment, by specifying “SHOT”, “LOOP”, or the like as the reproduction method, the output frequency of the LED data can be easily controlled, and depending on whether to specify “NEXT” for the reproduction method. Also, the timing of outputting (setting) the LED data can be easily controlled. Therefore, in the present embodiment, it is possible to easily manage the LED output control by the host control circuit 210 and the audio / LED control circuit 220, and to increase the types of effect patterns by turning on the LED (lamp). It is possible to smoothly control the produced effect pattern and enhance the effect (entertainment of the game).

また、本実施形態では、上述のように、LED281毎(ポート毎)に再生チャンネルが複数設けられ、再生チャンネル毎にLEDデータの実行優先順位が予め設定される。さらに、再生中のLEDデータに対する上述したLEDデータの上書き、追加等の判定は、指定された再生方式に従って再生チャンネル毎に個別に行われる。   In this embodiment, as described above, a plurality of reproduction channels are provided for each LED 281 (for each port), and the execution priority of LED data is set in advance for each reproduction channel. Further, the determination of overwriting or adding the above-described LED data to the LED data being reproduced is performed individually for each reproduction channel according to the specified reproduction method.

それゆえ、本実施形態では、例えば、複数の再生チャンネルを実行するような状況下であっても、各再生チャンネルの登録バッファへのLEDデータの記憶制御を容易にすることができる。その結果、複数の再生チャンネルを使用して、LED281による演出パターンの組み合わせ処理を実行することが可能になるので、より複雑なLEDアニメーションの演出パターンを生成することができ、演出効果をより一層高めることができる。   Therefore, in the present embodiment, for example, even under a situation in which a plurality of reproduction channels are executed, storage control of the LED data in the registration buffer of each reproduction channel can be facilitated. As a result, it is possible to execute the process of combining the effect patterns by the LEDs 281 using the plurality of reproduction channels, so that it is possible to generate a more complicated effect pattern of the LED animation, and to further enhance the effect. be able to.

また、本実施形態では、待機中(再生中)の再生チャンネルに対して複数のランプリクエストが発生しても、再生方式に基づいてデータの切り替え再生制御が行われるので、単純なデータの蓄積を行うような遊技機に比べて、より複雑な演出を実行することができる。それゆえ、本実施形態では、演出効果をより一層高めることが可能となる。   Further, in the present embodiment, even if a plurality of ramp requests are generated for a standby (playing) playback channel, data switching playback control is performed based on the playback method, so that simple data accumulation is achieved. It is possible to execute more complicated effects as compared to a gaming machine that performs such effects. Therefore, in the present embodiment, it is possible to further enhance the effect.

また、本実施形態のランプ(LED)制御手法では、上述のように、各チャンネルにおいて、再生チャンネル及び拡張チャンネルを設けることができ、その際、再生チェンネルの制御部位の範囲と、拡張チャンネルの制御部位の範囲とが互いに重ならないようにチャンネルを分割して、再生チャンネル及び拡張チャンネルが設定される。そして、拡張チャンネルの動作を制御するシーケンサーは、再生チャンネルの動作を制御するシーケンサーとは別個に設けられる。   In addition, in the lamp (LED) control method according to the present embodiment, as described above, a reproduction channel and an extension channel can be provided for each channel. At this time, the range of the control portion of the reproduction channel and the control of the extension channel are controlled. The channel is divided so that the region ranges do not overlap each other, and a reproduction channel and an extension channel are set. The sequencer for controlling the operation of the extension channel is provided separately from the sequencer for controlling the operation of the reproduction channel.

このような構成を設けることにより、本実施形態では、1つのチャンネルにおいて、2チャンネル分のLEDアニメーションを同時に再生することができ、且つ、各LEDアニメーションを独立して制御することができる。それゆえ、本実施形態において、拡張チャンネルを使用したときには、再生チャンネルのみでLEDアニメーションを再生する場合に比べて、より多くのLED281を用いて、より複雑なLEDアニメーション(ランプ点灯パターン)の再生が可能なり、遊技に対する遊技者の興趣を高めることができる。   By providing such a configuration, in the present embodiment, two channels of LED animation can be reproduced simultaneously in one channel, and each LED animation can be controlled independently. Therefore, in the present embodiment, when the extended channel is used, more complicated LED animation (lamp lighting pattern) is reproduced by using more LEDs 281 than when the LED animation is reproduced only by the reproduction channel. It becomes possible, and the interest of the player in the game can be increased.

さらに、本実施形態のランプ(LED)制御手法では、上述のように、複数のLED281(演出装置)を1つのLEDドライバ280で制御することができる。また、各LEDドライバ280は、音声・LED制御回路220から送信されるLEDデータを自身で受信可能であるか否かを、自身のデバイスアドレス選択端子(DA0〜DA5)に設定されたデバイスアドレスに基づいて判別することができる。それゆえ、本実施形態では、音声・LED制御回路220は、各LEDドライバ280にSPIバスを介してデータを送信するだけの処理を行えばよいので、音声・LED制御回路220と各LEDドライバ280との間で処理を分散させることができ、音声・LED制御回路220の処理負荷を軽減することができる。   Further, in the lamp (LED) control method of the present embodiment, as described above, a plurality of LEDs 281 (production devices) can be controlled by one LED driver 280. In addition, each LED driver 280 determines whether or not the LED data transmitted from the audio / LED control circuit 220 can be received by the device address set in its own device address selection terminal (DA0 to DA5). It can be determined based on this. Therefore, in the present embodiment, the audio / LED control circuit 220 only needs to perform a process of transmitting data to each LED driver 280 via the SPI bus. And the processing load on the audio / LED control circuit 220 can be reduced.

また、本実施形態では、各LEDドライバ280は、データテーブル情報に含まれる制御部位の情報に基づいて、演出に関わる信号(輝度値)を送信するLED281を特定するとともに、該LED281に送信する信号の内容も特定することもできる。この場合、音声・LED制御回路220及び各LEDドライバ280間のデータ通信における音声・LED制御回路220の処理は、データの送信処理のみとなり、データの送信速度を高速化することができる。その結果、音声・LED制御回路220及び各LEDドライバ280間におけるデータの送信速度が早くなると、LEDドライバ280の立ち上がりも早くなるので、演出制御処理の高速化を図ることができる。   In the present embodiment, each LED driver 280 specifies the LED 281 that transmits a signal (brightness value) related to the effect based on the information of the control part included in the data table information, and also transmits the signal that is transmitted to the LED 281. Can also be specified. In this case, the processing of the audio / LED control circuit 220 in the data communication between the audio / LED control circuit 220 and each LED driver 280 is only the data transmission processing, and the data transmission speed can be increased. As a result, when the data transmission speed between the audio / LED control circuit 220 and each LED driver 280 increases, the rise of the LED driver 280 also increases, so that the effect control processing can be speeded up.

さらに、本実施形態では、上述のように、各LEDドライバ280は、シリアル・データ受信時に、「1」を16回以上連続して受信検知した後(スリープモードの状態から立ち上がった後)、「0」を受信検知することによりデバイスアドレスの待ち受け状態となる。それゆえ、各LEDドライバ280は、LED281を制御するタイミング以外のタイミングにおいて、誤ってデバイスアドレスを受信しても演出制御を実行しないようにすることができ、より正確にLED281を制御することができる。   Further, in the present embodiment, as described above, when receiving the serial data, each LED driver 280 detects reception of “1” continuously 16 times or more (after rising from the sleep mode state), By detecting the reception of "0", a device address standby state is set. Therefore, each LED driver 280 can prevent the effect control from being executed even if the device address is erroneously received at a timing other than the timing at which the LED 281 is controlled, and can control the LED 281 more accurately. .

<役物制御手法の概要>
次に、図65を参照しながら、パチンコ遊技機1に設けられた役物20の駆動制御手法の概要を説明する。なお、図65は、役物20の駆動時のデータフロー図である。
<Overview of the role control method>
Next, an outline of a drive control method of the accessory 20 provided in the pachinko gaming machine 1 will be described with reference to FIG. FIG. 65 is a data flow diagram when the accessory 20 is driven.

本実施形態では、ホスト制御回路210内において、役物リクエストが生成(取得)されると、ホスト制御回路210は、図65に示すように、役物20を駆動するためのモータ272(ステッピングモータ)の励磁データをI2Cコントローラ261を介してモータコントローラ270内のモータドライバ271(駆動制御手段)に送信する。そして、モータドライバ271は、受信した励磁データを、接続されているモータ272(駆動手段)に出力する。これにより、役物20による演出動作が開始される。なお、役物20が複数のモータ272により駆動される場合や、役物20が複数ある場合には、各モータ272に対応するモータドライバ271が設けられる。   In this embodiment, when the accessory request is generated (acquired) in the host control circuit 210, the host control circuit 210, as shown in FIG. 65, drives the motor 272 (stepping motor) for driving the accessory 20. ) Is transmitted to the motor driver 271 (drive control means) in the motor controller 270 via the I2C controller 261. Then, the motor driver 271 outputs the received excitation data to the connected motor 272 (drive means). Thereby, the effect operation by the accessory 20 is started. When the accessory 20 is driven by a plurality of motors 272 or when there are a plurality of accessories 20, a motor driver 271 corresponding to each motor 272 is provided.

また、ホスト制御回路210及びモータコントローラ270(モータドライバ271)間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(励磁データ)の送受信が行われる。   Further, since the host control circuit 210 and the motor controller 270 (motor driver 271) are connected by the I2C bus, signals (excitation data) are transmitted and received between them by the I2C method.

ここで、図66を参照しながら、ホスト制御回路210及びモータドライバ271間の接続構成をより詳細に説明する。図66は、ホスト制御回路210及びモータドライバ271間の接続構成図であり、図66には、複数のモータドライバ271が設けられている例を示す。すなわち、図66には、複数のモータ272により役物20が駆動制御される場合、又は、複数の役物20が駆動制御される場合の接続構成例を示す。   Here, the connection configuration between the host control circuit 210 and the motor driver 271 will be described in more detail with reference to FIG. FIG. 66 is a connection configuration diagram between the host control circuit 210 and the motor driver 271. FIG. 66 shows an example in which a plurality of motor drivers 271 are provided. That is, FIG. 66 illustrates a connection configuration example in the case where the drive of the accessory 20 is controlled by the plurality of motors 272 or the case where the drive of the accessory 20 is controlled.

ホスト制御回路210及び複数のモータドライバ271間は、上述のように、I2Cバスにより接続されているので、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDA)の信号配線とが別配線で設けられる。そして、ホスト制御回路210(マスタ)のシリアル・クロック信号の出力端子(SCL)は、各モータドライバ271(スレーブ)のシリアル・クロック信号の入力端子(SCL)に接続され、ホスト制御回路210のシリアル・データの入出力端子(SDA)は、各モータドライバ271のシリアル・データの入出力端子(SDA)に接続される。すなわち、本実施形態では、複数のモータドライバ271(スレーブ)がホスト制御回路210(マスタ)に対して並列接続される。   Since the host control circuit 210 and the plurality of motor drivers 271 are connected by the I2C bus as described above, the signal wiring for the serial clock (SCL) and the signal wiring for the serial data (SDA) are separate. It is provided by wiring. The output terminal (SCL) of the serial clock signal of the host control circuit 210 (master) is connected to the input terminal (SCL) of the serial clock signal of each motor driver 271 (slave). The data input / output terminal (SDA) is connected to the serial data input / output terminal (SDA) of each motor driver 271. That is, in this embodiment, a plurality of motor drivers 271 (slaves) are connected in parallel to the host control circuit 210 (master).

本実施形態では、ホスト制御回路210及び各モータドライバ271間において、シリアル・クロック信号の通信形態は、ホスト制御回路210から各モータドライバ271に一方的に送信する一方向通信となる。一方、シリアル・データの通信形態は、ホスト制御回路210及び各モータドライバ271間において互いにシリアル・データを入出力し合うことが可能な双方向通信となる。   In the present embodiment, the communication mode of the serial clock signal between the host control circuit 210 and each motor driver 271 is one-way communication in which the host control circuit 210 unidirectionally transmits the signal to each motor driver 271. On the other hand, the serial data communication mode is bidirectional communication in which serial data can be input and output between the host control circuit 210 and each motor driver 271.

各モータドライバ271(スレーブ)は、ホスト制御回路210(マスタ)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。また、各モータドライバ271(スレーブ)には固有のアドレスが割り当てられており、ホスト制御回路210(マスタ)は、シリアル・データの送信先のモータドライバ271のアドレスを指定してシリアル・データを送信する。   Each motor driver 271 (slave) controls input / output of serial data based on a serial clock signal input from the host control circuit 210 (master). Further, a unique address is assigned to each motor driver 271 (slave), and the host control circuit 210 (master) transmits the serial data by designating the address of the motor driver 271 to which the serial data is transmitted. I do.

<主制御回路の動作説明>
次に、図67〜図76を参照して、主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
<Description of operation of main control circuit>
Next, contents of various processes executed by the main CPU 71 of the main control circuit 70 will be described with reference to FIGS.

[主制御メイン処理]
まず、図67を参照して、メインCPU71の制御による主制御メイン処理について説明する。なお、図67は、本実施形態における主制御メイン処理の手順を示すフローチャートである。
[Main control main processing]
First, the main control main processing under the control of the main CPU 71 will be described with reference to FIG. FIG. 67 is a flowchart showing the procedure of the main control main process in this embodiment.

パチンコ遊技機1に電源が投入されると、最初に、メインCPU71は、初期設定処理を行う(S1)。この処理では、メインCPU71は、例えば、メインRAM73へのアクセス許可、バックアップ復帰、作業領域の初期化等の処理を行う。次いで、メインCPU71は、初期値乱数の更新処理を行う(S2)。この処理では、メインCPU71は、初期乱数カウンタ値を更新する。   When the pachinko gaming machine 1 is powered on, first, the main CPU 71 performs an initial setting process (S1). In this process, the main CPU 71 performs processes such as permitting access to the main RAM 73, restoring a backup, and initializing a work area. Next, the main CPU 71 performs an update process of the initial value random number (S2). In this process, the main CPU 71 updates the initial random number counter value.

次いで、メインCPU71は、特別図柄制御処理を行う(S3)。この処理では、メインCPU71は、特別図柄ゲームの進行、特別図柄表示装置61に表示される特別図柄(第1特別図柄及び第2特別図柄)に関する所定の制御処理を行う。なお、特別図柄制御処理の詳細については、後述の図68を参照しながら後で説明する。   Next, the main CPU 71 performs a special symbol control process (S3). In this process, the main CPU 71 performs a predetermined control process regarding the progress of the special symbol game and the special symbols (first special symbol and second special symbol) displayed on the special symbol display device 61. The details of the special symbol control process will be described later with reference to FIG. 68 described later.

次いで、メインCPU71は、普通図柄制御処理を行う(S4)。この処理では、メインCPU71は、普通図柄ゲームの進行、及び、普通図柄表示装置62に表示される普通図柄に関する所定の制御処理を行う。なお、普通図柄制御処理の詳細については、後述の図72を参照しながら後で説明する。   Next, the main CPU 71 performs a normal symbol control process (S4). In this process, the main CPU 71 performs a predetermined control process related to the progress of the normal symbol game and the normal symbols displayed on the normal symbol display device 62. The details of the ordinary symbol control process will be described later with reference to FIG. 72 described later.

次いで、メインCPU71は、図柄表示装置の制御処理を行う(S5)。この処理では、メインCPU71は、特別図柄制御処理(S3)及び普通図柄制御処理(S4)の実行結果に基づいて、特別図柄(第1特別図柄及び第2特別図柄)、並びに、普通図柄の可変表示の表示制御を行う。   Next, the main CPU 71 performs control processing of the symbol display device (S5). In this processing, the main CPU 71 changes the special symbol (the first special symbol and the second special symbol) and the normal symbol based on the execution results of the special symbol control process (S3) and the ordinary symbol control process (S4). Controls display.

次いで、メインCPU71は、遊技情報データ生成処理を行う(S6)。この処理では、メインCPU71は、払出・発射制御回路123、副制御回路200、遊技店のホールコンピュータ等に送信する遊技情報データを生成し、該遊技情報データをメインRAM73に格納する。   Next, the main CPU 71 performs a game information data generation process (S6). In this process, the main CPU 71 generates game information data to be transmitted to the payout / launch control circuit 123, the sub control circuit 200, the hall computer of the game store, and the like, and stores the game information data in the main RAM 73.

次いで、メインCPU71は、記憶・遊技状態データ生成処理を行う(S7)。この処理では、メインCPU71は、確変フラグの値及び時短フラグの値に基づいて、副制御回路200に送信する記憶・遊技状態データを生成し、該記憶・遊技状態データをメインRAM73に格納する。   Next, the main CPU 71 performs a storage / game state data generation process (S7). In this process, the main CPU 71 generates storage / game state data to be transmitted to the sub control circuit 200 based on the value of the probable change flag and the value of the time saving flag, and stores the storage / game state data in the main RAM 73.

そして、S7の処理後、メインCPU71は、処理をS2の処理に戻し、上述したS2以降の処理を繰り返す。   Then, after the processing in S7, the main CPU 71 returns the processing to the processing in S2, and repeats the processing in S2 and thereafter.

[特別図柄制御処理]
次に、図68を参照して、主制御メイン処理(図67参照)中のS3で行う特別図柄制御処理について説明する。図68は、本実施形態における特別図柄制御処理の手順を示すフローチャートである。なお、図68に示す各処理ステップの符号に並記した括弧書きの数値(「00」〜「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special symbol control processing]
Next, the special symbol control process performed in S3 in the main control main process (see FIG. 67) will be described with reference to FIG. FIG. 68 is a flowchart showing the procedure of the special symbol control process in this embodiment. The numerical values in parentheses (“00” to “08”) written next to the reference numerals of the respective processing steps shown in FIG. 68 indicate the values of the control state flags. Stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

まず、メインCPU71は、制御状態フラグをロードする(S11)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。   First, the main CPU 71 loads a control state flag (S11). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S11でロードされた制御状態フラグの値に基づいて、後述のS12〜S20の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S12〜S20のいずれかの処理を実行可能にするものである。   The main CPU 71 determines, based on the value of the control state flag loaded in S11, whether to execute various processes in S12 to S20 described below. This control state flag indicates the state of the special symbol game, and enables any one of S12 to S20 to be executed.

また、メインCPU71は、S12〜S20の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図74参照)も実行される。   Further, the main CPU 71 executes the processing of each step at a predetermined timing determined according to a waiting time set for each processing of S12 to S20. In the period before reaching the predetermined timing, other subroutine processing is executed without executing the processing of each step. Further, a system timer interrupt process described later (see FIG. 74 described later) is also executed at a predetermined cycle.

そして、S11の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S12)。   Then, when the processing of S11 ends, the main CPU 71 performs a special symbol storage check processing (S12).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S13)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S12の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。   In this process, when the control state flag is a value (“00”) indicating the special symbol storage check process, the main CPU 71 checks the number of held special display variable display, and if the number of held is not “0”. In the case where there is a reserved ball, processing such as hit determination, determination of a special symbol, and determination of a variation pattern of the special symbol are performed. In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating a special symbol variation time management process (S13) described later, and corresponds to the variation pattern determined in the current process. Set the fluctuation time of the special symbol in the waiting time timer. That is, by this processing, after the fluctuation time of the special symbol corresponding to the fluctuation pattern determined in the processing of S12 is set, the special symbol fluctuation time management processing described later is executed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図69を参照しながら後で説明する。   On the other hand, when the reserved number is “0” (when there is no reserved ball), the main CPU 71 performs a demonstration display process for displaying a demonstration screen. The details of the special symbol storage check process will be described later with reference to FIG. 69 described later.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S13)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S14)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S13の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。   Next, the main CPU 71 performs a special symbol variation time management process (S13). In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating the special symbol variation time management process, and when the variation time of the special symbol has elapsed, displays the special symbol display described later in the control status flag. The value ("02") indicating the time management process (S14) is set, and the wait time after determination is set in the wait time timer. That is, by this processing, the special symbol display time management processing described later is set to be executed after the elapse of the waiting time after determination set in the processing of S13.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S14)。この処理では、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であり、S13の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインCPU71は、制御状態フラグに、後述の大当り開始インターバル管理処理(S15)を示す値(「03」)をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。   Next, the main CPU 71 performs a special symbol display time management process (S14). In this process, the main CPU 71 determines that the control state flag is a value (“02”) indicating the special symbol display time management process, and that if the waiting time after determination set in the process of S13 has elapsed, the result of the hit determination is determined. Is "big hit" or "small hit". When the result of the hit determination is “big hit” or “small hit”, the main CPU 71 sets a value (“03”) indicating a big hit start interval management process (S15) described later in the control state flag, The time corresponding to the jackpot start interval is set in the waiting time timer. That is, by this process, after the time corresponding to the big hit start interval set in the process of S14 has elapsed, the big hit start interval management process described later is set to be executed.

一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインCPU71は、制御状態フラグに、後述の特別図柄ゲーム終了処理(S20)を示す値(「08」)をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、後述の図70を参照しながら後で説明する。   On the other hand, if the result of the hit determination is not “big hit” or “small hit”, the main CPU 71 sets a value (“08”) indicating a special symbol game end process (S20) described later in the control state flag. That is, in this case, it is set so that a special symbol game end process described later is executed. The details of the special symbol display time management processing will be described later with reference to FIG. 70 described later.

次いで、メインCPU71は、S14において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S15)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口54を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。   Next, when the result of the hit determination is “big hit” or “small hit” in S14, the main CPU 71 performs a big hit start interval management process (S15). In this process, the main CPU 71 sets the control state flag to the value indicating the big hit start interval management process (“03”), and if the time corresponding to the big hit start interval set in the process of S14 has elapsed, the main CPU 71 executes the first process. In order to open the special winning opening 53 or the second special winning opening 54, the variable positioned in the main RAM 73 is updated based on the data read from the main ROM 72.

また、この処理では、メインCPU71は、制御状態フラグに、後述の大入賞口開放中処理(S16)を示す値(「04」)をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。   In this process, the main CPU 71 sets a value (“04”) indicating the processing for opening a special winning opening (described later) (S 16) to the control state flag, and sets a maximum opening time of the special winning opening (for example, 30 seconds). Is set to the special winning opening time timer. In other words, the processing is set so that the processing for opening the special winning opening described later is executed.

次いで、メインCPU71は、大入賞口開放中処理を行う(S16)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。   Next, the main CPU 71 performs a special winning opening opening process (S16). In this process, first, when the control state flag is a value (“04”) indicating the special winning opening processing, the condition that the special winning opening winning counter is equal to or more than a predetermined number, and It is determined whether one of the conditions that the upper limit time has elapsed (the special winning opening time timer is “0”) is satisfied (a predetermined closing condition is satisfied).

S16において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S17)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。   In S16, if one of the conditions is satisfied, the main CPU 71 updates the variable positioned in the main RAM 73 in order to close the predetermined special winning opening (the first special winning opening or the second special winning opening). I do. Then, the main CPU 71 sets a value (“05”) indicating the later-described winning prize opening ball surveillance process (S17) described later in the control state flag, and also sets the monitoring time of the remaining sphere in the winning prize opening to a waiting time timer. . That is, by this processing, after the remaining ball monitoring time in the special winning opening set in S17 elapses, it is set so that the processing for monitoring the remaining ball in the special winning opening described later is executed.

また、メインCPU71は、S16において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。   In S16, the main CPU 71 transmits an inter-round display command to the sub control circuit 200 immediately before the end of the special winning opening processing.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S17)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。   Next, the main CPU 71 performs a process for monitoring the remaining balls in the special winning opening (S17). In this process, the main CPU 71 determines that the control state flag is a value (“05”) indicating the process of monitoring the remaining balls in the special winning opening, and when the monitoring time of the remaining balls in the special winning opening has elapsed, the main CPU 71 sets the number of times of opening the special winning opening counter. It is determined whether or not the condition that the value is equal to or more than the maximum winning opening number (the last round) is satisfied.

S17において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。   In S17, when the main CPU 71 determines that the above condition is not satisfied, the main CPU 71 sets a value ("06") indicating the special winning opening reopening waiting time management process in the control state flag. Further, the main CPU 71 sets a time corresponding to the interval between rounds in the waiting time timer. That is, by this processing, after the time corresponding to the interval between rounds elapses, it is set so that the waiting time management processing before reopening of the special winning opening described later is executed.

一方、S17において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。   On the other hand, when the main CPU 71 determines in S17 that the above condition is satisfied, the main CPU 71 sets a value indicating the big hit end interval processing (“07”) in the control state flag, and sets the time corresponding to the big hit end interval. (Big hit end interval time) is set in the waiting time timer. That is, by this processing, after the time corresponding to the big hit end interval set in S17 elapses, the big hit end interval processing described later is set to be executed.

次いで、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S18)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S18の処理後に上述した大入賞口開放中処理(S16)が再度実行されるように設定される。   Next, in S17, when the main CPU 71 determines that the value of the special winning opening release frequency counter is not equal to or greater than the maximum value of the special winning opening number, the main CPU 71 performs a special winning opening pre-opening waiting time management process ( S18). In this process, the main CPU 71 sets the control state flag to the value (“06”) indicating the waiting time management process before reopening the special winning opening, and opens the special winning opening when the time corresponding to the interval between rounds has elapsed. The value of the number-of-times counter is stored and updated so as to increase by "1". Further, the main CPU 71 sets a value (“04”) indicating the processing during the opening of the special winning opening in the control state flag. Then, the main CPU 71 sets the opening upper limit time (for example, 30 seconds) in the special winning opening time timer. That is, by this processing, the setting is made so that the above-described large winning opening processing (S16) is executed again after the processing of S18.

さらに、メインCPU71は、S18において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。   Further, the main CPU 71 transmits a special winning opening opening command to the sub control circuit 200 immediately before the end of the special winning opening waiting time management process in S18.

また、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S19)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S19の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図71を参照しながら後で説明する。   In S17, when the main CPU 71 determines that the value of the special winning opening number counter is equal to or more than the maximum value of the special opening opening number, the main CPU 71 performs a big hit end interval process (S19). In this process, the main CPU 71 sets the control state flag to a value indicating the big hit end interval processing (“07”), and when the time corresponding to the big hit end interval elapses, the value indicating the special symbol game end processing (““ 08 ”) is set in the control state flag. That is, this process is set so that the special symbol game ending process described later is executed after the process of S19. The details of the big hit end interval processing will be described later with reference to FIG. 71 described later.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。   Then, the main CPU 71 performs control to shift the gaming state to the probable variable gaming state when the big hit symbol is the probable variable symbol, and shifts the gaming state to the normal gaming state when the big hit symbol is the non-probable variable game pattern. Is performed. If the big hit symbol is a symbol corresponding to the "small hit", the main CPU 71 determines that the game state after the "small hit" game is over from the gaming state controlled when the "small hit" is won. Is also controlled so as not to shift to an advantageous game state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S20)。   Next, when the big hitting game state or the small hitting game state ends, or when "losing" is won, the main CPU 71 performs a special symbol game ending process (S20).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S20の処理後、上述した特別図柄記憶チェック処理(S12)が実行されるように設定される。   In this process, when the control state flag is a value indicating the special symbol game end process (“08”), the main CPU 71 updates the data indicating the number of held items (starting storage information) by “1”. I do. Further, the main CPU 71 updates the special symbol storage area in order to perform the next change display of the special symbol. Further, the main CPU 71 sets a value (“00”) indicating the special symbol storage check process in the control state flag. That is, this process is set so that the special symbol storage check process (S12) is executed after the process of S20.

そして、S20の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図67参照)のS4に移す。   Then, after the processing of S20, the main CPU 71 ends the special symbol control processing, and shifts the processing to S4 of the main control main processing (see FIG. 67).

上述したように、本実施形態のパチンコ遊技機1では、制御状態フラグに各種値を順次セットすることにより、特別図柄ゲームを進行させる。具体的には、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「ハズレ」である場合には、メインCPU71は、制御状態フラグを「00」、「01」、「02」、「08」の順にセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行する。   As described above, in the pachinko gaming machine 1 of the present embodiment, the special symbol game is advanced by sequentially setting various values in the control state flag. Specifically, when the gaming state is neither the big hitting gaming state nor the small hitting gaming state and the result of the hit determination is “losing”, the main CPU 71 sets the control state flags to “00”, “01”. , "02", and "08". Accordingly, the main CPU 71 performs the special symbol memory check process (S12), the special symbol variation time management process (S13), the special symbol display time management process (S14), and the special symbol game end process (S20) in this order. Execute at a predetermined timing.

また、メインCPU71は、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「大当り」又は「小当り」である場合には、制御状態フラグを「00」、「01」、「02」、「03」の順でセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び大当り開始インターバル管理処理(S15)をこの順で所定のタイミングで実行し、大当り遊技状態又は小当り遊技状態への移行制御を実行する。   The main CPU 71 sets the control state flag to “00” or “00” when the gaming state is neither the big hitting gaming state nor the small hitting gaming state and the result of the hit determination is “big hit” or “small hit”. 01, 02, and 03. Accordingly, the main CPU 71 performs the special symbol storage check process (S12), the special symbol variation time management process (S13), the special symbol display time management process (S14), and the big hit start interval management process (S15) in this order. The control is executed at a predetermined timing, and the transition control to the big hit game state or the small hit game state is executed.

さらに、メインCPU71は、大当り遊技状態又は小当り遊技状態への移行制御が実行された場合には、制御状態フラグを「04」、「05」、「06」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)及び大入賞口再開放前待ち時間管理処理(S18)をこの順で所定のタイミングで実行し、大当り遊技又は小当り遊技を実行する。   Further, when the transition control to the big hitting game state or the small hitting game state is executed, the main CPU 71 sets the control state flags in the order of “04”, “05”, “06”. Accordingly, the main CPU 71 performs the above-described processing during opening of the special winning opening (S16), the processing for monitoring the remaining balls in the special winning opening (S17), and the waiting time management processing before reopening of the special winning opening (S18) in this order at a predetermined timing. To execute a big hit game or a small hit game.

なお、大当り遊技中に、大当り遊技状態の終了条件が成立した場合には、メインCPU71は、制御状態フラグを「04」、「05」、「07」、「08」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)、大当り終了インターバル処理(S19)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行し、大当り遊技状態を終了する。   When the big hit game state end condition is satisfied during the big hit game, the main CPU 71 sets the control state flags in the order of “04”, “05”, “07”, and “08”. Accordingly, the main CPU 71 performs the above-described processing for opening the special winning opening (S16), the processing for monitoring the remaining balls in the special winning opening (S17), the processing for ending the big hit (S19), and the processing for ending the special symbol game (S20) in this order. The game is executed at a predetermined timing, and the big hit game state ends.

上述したように、特別図柄制御処理では、ステータスに応じて処理フローを分岐させている。また、図67に示す主制御メイン処理中のS4の普通図柄制御処理(後述の図72参照)もまた、後述するように、特別図柄制御処理と同様に、ステータスに応じて処理フローを分岐させる。   As described above, in the special symbol control processing, the processing flow is branched according to the status. Also, in the normal symbol control process of S4 in the main control main process shown in FIG. 67 (see FIG. 72 described later), the process flow is branched according to the status similarly to the special symbol control process, as described later. .

本実施形態の処理プログラムは、ステータスに応じて処理を分岐させて行う場合にコール命令で、小モジュールから親モジュールへの純粋な戻り処理が可能となるように、プログラミングされている。その結果、上記処理を実行するためにジャンプテーブルを配置する場合と比較して、本実施形態では、プログラムの容量を削減することができる。   The processing program of the present embodiment is programmed so that a pure return process from a small module to a parent module can be performed by a call instruction when a process is branched according to a status. As a result, in the present embodiment, the capacity of the program can be reduced as compared with the case where a jump table is arranged to execute the above processing.

[特別図柄記憶チェック処理]
次に、図69を参照して、特別図柄制御処理(図68参照)中のS12で行う特別図柄記憶チェック処理について説明する。なお、図69は、本実施形態における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special design memory check process]
Next, with reference to FIG. 69, the special symbol storage check process performed in S12 in the special symbol control process (see FIG. 68) will be described. FIG. 69 is a flowchart showing the procedure of the special symbol storage check process in this embodiment.

まず、メインCPU71は、制御状態フラグをロードする(S31)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。   First, the main CPU 71 loads a control state flag (S31). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

次いで、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)であるか否かを判別する(S32)。S32において、メインCPU71が、制御状態フラグが「00」でないと判別した場合(S32がNO判定の場合)、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   Next, the main CPU 71 determines whether or not the control state flag is a value ("00") indicating the special symbol storage check process (S32). In S32, when the main CPU 71 determines that the control state flag is not “00” (NO in S32), the main CPU 71 ends the special symbol storage check process, and executes the special symbol control process (FIG. 68). Back to see).

一方、S32において、メインCPU71が、制御状態フラグが「00」であると判別した場合(S32がYES判定の場合)、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(第2始動記憶数)が「0」であるか否かを判別する(S33)。   On the other hand, in S32, when the main CPU 71 determines that the control state flag is “00” (in the case of YES determination in S32), the main CPU 71 determines whether or not the second starting opening winning (variable display of the second special symbol) is to be performed. It is determined whether or not the suspended number (the second start storage number) is “0” (S33).

S33において、メインCPU71が、第2始動口入賞の保留個数が「0」でないと判別した場合(S33がNO判定の場合)、メインCPU71は、第2始動口入賞の保留個数に対応する第2始動記憶数の値を「1」減算する(S34)。   In S33, when the main CPU 71 determines that the number of held second starting opening winnings is not “0” (NO in S33), the main CPU 71 sets the second starting opening corresponding to the number of held second starting opening winning. "1" is subtracted from the value of the start storage number (S34).

本実施形態では、メインCPU71は、メインRAM73に設けられた第2特別図柄始動記憶領域(0)〜第2特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第2特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第2特別図柄始動記憶領域(0)には、変動中の第2特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第2特別図柄始動記憶領域(1)〜第2特別図柄始動記憶領域(4)には、保留されている4回分の第2特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第2特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第2始動口45の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。   In the present embodiment, the main CPU 71 determines whether data is stored in the second special symbol start storage area (0) to the second special symbol start storage area (4) provided in the main RAM 73, It is determined whether or not there is a memory for starting the special symbol game corresponding to the variable display of the second special symbol being changed or held. In the second special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing second special symbol is stored as start memory. In the second special symbol start storage area (1) to the second special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the second special symbol held for four times. Is stored as start-up memory. The data included in the start memory stored in each of the second special symbol start storage areas is, for example, data such as a big hit determination random number and a big hit symbol random value acquired at the time of winning the second start opening 45. .

S34の処理後、メインCPU71は、第2始動口入賞に基づいて特別図柄記憶転送処理を行う(S35)。この処理では、メインCPU71は、第2特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第2特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S35の処理後、メインCPU71は、後述のS40の処理を行う。   After the process of S34, the main CPU 71 performs a special symbol storage transfer process based on the second starting opening winning (S35). In this process, the main CPU 71 transfers (stores) the data in the second special symbol start storage areas (1) to (4) to the second special symbol start storage areas (0) to (3), respectively. Then, after the processing of S35, the main CPU 71 performs the processing of S40 described later.

ここで、再度、S33の処理に戻って、S33において、メインCPU71が、第2始動口入賞の保留個数が「0」であると判別した場合(S33がYES判定の場合)、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(第1始動記憶数)が「0」であるか否かを判別する(S36)。   Here, returning to the process of S33 again, in S33, when the main CPU 71 determines that the number of held second winning opening winnings is “0” (if S33 is YES), the main CPU 71 It is determined whether or not the number of retained first winning openings (variable display of the first special symbol) (the first number of stored memories) is "0" (S36).

S36において、メインCPU71が、第1始動口入賞の保留個数が「0」であると判別した場合(S36がYES判定の場合)、メインCPU71は、デモ表示処理を行う(S37)。そして、S37の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   In S36, when the main CPU 71 determines that the number of first winning opening winnings is "0" (YES in S36), the main CPU 71 performs a demo display process (S37). Then, after the process of S37, the main CPU 71 ends the special symbol storage check process, and returns the process to the special symbol control process (see FIG. 68).

なお、S37のデモ表示処理では、メインCPU71は、メインRAM73にデモ表示許可値をセットする。すなわち、メインCPU71は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されると、デモ表示許可値として所定値をセットする。また、S37のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインCPU71は、デモ表示コマンドデータをメインRAM73にセットする。そして、デモ表示コマンドデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。   In the demonstration display process of S37, the main CPU 71 sets a demonstration display permission value in the main RAM 73. In other words, the main CPU 71 determines that the state in which the number of retained first winning opening winnings and the number of winning second starting opening winnings is “0” (the state in which the start memory of the special symbol game is “0”) is a predetermined time (for example, If it is maintained for 30 seconds, a predetermined value is set as the demonstration display permission value. When the demonstration display permission value is the predetermined value in the demonstration display process of S37, the main CPU 71 sets the demonstration display command data in the main RAM 73. Then, the demonstration display command data is transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. When receiving the demonstration display command data, the sub-control circuit 200 causes the display area 13a of the display device 13 to display a demonstration screen.

一方、S36において、メインCPU71が、第1始動口入賞の保留個数が「0」でないと判別した場合(S36がNO判定の場合)、メインCPU71は、第1始動口入賞の保留個数に対応する第1始動記憶数の値を「1」減算する(S38)。   On the other hand, in S36, when the main CPU 71 determines that the number of pending first opening openings is not "0" (NO in S36), the main CPU 71 corresponds to the number of retained winning openings. "1" is subtracted from the value of the first start storage number (S38).

本実施形態では、メインCPU71は、メインRAM73に設けられた第1特別図柄始動記憶領域(0)〜第1特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第1特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第1特別図柄始動記憶領域(0)には、変動中の第1特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第1特別図柄始動記憶領域(1)〜第1特別図柄始動記憶領域(4)には、保留されている4回分の第1特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第1特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第1始動口44の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。   In the present embodiment, the main CPU 71 determines whether data is stored in the first special symbol start storage area (0) to the first special symbol start storage area (4) provided in the main RAM 73, It is determined whether or not there is a start memory of the special symbol game corresponding to the variable display of the fluctuating or pending first special symbol. In the first special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing first special symbol is stored as start memory. Then, in the first special symbol start storage area (1) to the first special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the first special symbol for four times being held. Is stored as start-up memory. The data included in the start memory stored in each first special symbol start storage area is, for example, data such as a random number for a jackpot determination and a random number for a jackpot symbol acquired at the time of winning the first starting port 44. .

S38の処理後、メインCPU71は、第1始動口入賞に基づいて特別図柄記憶転送処理を行う(S39)。この処理では、メインCPU71は、第1特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第1特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S39の処理後、メインCPU71は、後述のS40の処理を行う。   After the processing of S38, the main CPU 71 performs a special symbol storage transfer processing based on the first winning opening winning (S39). In this process, the main CPU 71 transfers (stores) the data in the first special symbol start storage areas (1) to (4) to the first special symbol start storage areas (0) to (3), respectively. Then, after the processing of S39, the main CPU 71 performs the processing of S40 described later.

次いで、S35又はS39の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S40)。   Next, after the processing of S35 or S39, the main CPU 71 determines whether or not the value of the number-of-time-saving-state variation counter is “0” (S40).

S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S40がYES判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S40がNO判定の場合)、メインCPU71は、時短状態変動回数カウンタの値を「1」減算する(S41)。   In S40, when the main CPU 71 determines that the value of the time-saving state change number counter is “0” (if S40 is YES), the main CPU 71 performs the processing of S44 described later. On the other hand, in S40, when the main CPU 71 determines that the value of the time reduction state change frequency counter is not “0” (if S40 is NO), the main CPU 71 subtracts “1” from the value of the time reduction state change frequency counter. (S41).

S41の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S42)。   After the processing in S41, the main CPU 71 determines whether or not the value of the number-of-time-save-state-change counter is “0” (S42).

S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S42がNO判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S42がYES判定の場合)、メインCPU71は、時短フラグに「0」をセットする(S43)。   In S42, when the main CPU 71 determines that the value of the number-of-time-shorted-state variation counter is not “0” (NO in S42), the main CPU 71 performs the processing of S44 described later. On the other hand, in S42, when the main CPU 71 determines that the value of the number-of-time-saving state change counter is “0” (if S42 is YES), the main CPU 71 sets the time reduction flag to “0” (S43). ).

S43の処理後、S40がYES判定の場合、又は、S42がNO判定の場合、メインCPU71は、制御状態フラグに特別図柄変動時間管理処理を示す値(「01」)をセットする(S44)。また、この処理では、メインCPU71は、副制御回路200に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。   After the processing of S43, if S40 is YES or if S42 is NO, the main CPU 71 sets a value ("01") indicating the special symbol fluctuation time management processing to the control state flag (S44). In this process, the main CPU 71 transmits a hold subtraction command and a special symbol effect start command to the sub control circuit 200.

次いで、メインCPU71は、大当り判断処理を行う(S45)。この処理では、メインCPU71は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断(決定)する。   Next, the main CPU 71 performs a big hit determination process (S45). In this process, the main CPU 71 determines (determines) which one of "big hit", "small hit" and "losing" has been won by lottery based on the random number for jackpot determination acquired at the time of winning the starting opening.

次いで、メインCPU71は、前回の変動表示に用いられた記憶領域の情報(データ)をクリアする(S46)。次いで、メインCPU71は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする(S47)。そして、S47の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   Next, the main CPU 71 clears information (data) of the storage area used for the previous variable display (S46). Next, the main CPU 71 sets the variation time corresponding to the determined special symbol variation pattern in the waiting time timer (S47). Then, after the processing of S47, the main CPU 71 ends the special symbol storage check processing, and returns the processing to the special symbol control processing (see FIG. 68).

[特別図柄表示時間管理処理]
次に、図70を参照して、特別図柄制御処理(図68参照)中のS14で行う特別図柄表示時間管理処理について説明する。なお、図70は、本実施形態における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management processing]
Next, the special symbol display time management process performed in S14 during the special symbol control process (see FIG. 68) will be described with reference to FIG. FIG. 70 is a flowchart showing the procedure of the special symbol display time management processing in the present embodiment.

まず、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であるか否かを判別する(S51)。S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)でないと判別した場合(S51がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   First, the main CPU 71 determines whether or not the control state flag is a value (“02”) indicating the special symbol display time management processing (S51). In S51, when the main CPU 71 determines that the control state flag is not the value (“02”) indicating the special symbol display time management process (if S51 is NO), the main CPU 71 executes the special symbol display time management process. The process ends, and the process returns to the special symbol control process (see FIG. 68).

一方、S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であると判別した場合(S51がYES判定の場合)、メインCPU71は、待ち時間タイマの値(待ち時間)が「0」であるか否かを判別する(S52)。この処理では、メインCPU71は、待ち時間タイマにセットされた変動確定後の待ち時間(変動開始待ち時間)が消化されたか否かを判別する。   On the other hand, in S51, when the main CPU 71 determines that the control state flag is a value indicating the special symbol display time management processing (“02”) (when S51 is determined to be YES), the main CPU 71 sets the waiting time timer. It is determined whether or not the value (waiting time) is “0” (S52). In this process, the main CPU 71 determines whether or not the waiting time after the change set in the waiting time timer (change starting waiting time) has been consumed.

S52において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S52がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。一方、S52において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S52がYES判定の場合)、メインCPU71は、特別図柄ゲームが「大当り」であるか否かを判別する(S53)。また、この処理では、メインCPU71は、同時に、特別演出停止コマンドを副制御回路200に送信する。   In S52, if the main CPU 71 determines that the value of the waiting time timer is not “0” (if S52 is NO), the main CPU 71 ends the special symbol display time management process, and executes the special symbol control process. (See FIG. 68). On the other hand, in S52, when the main CPU 71 determines that the value of the waiting time timer is “0” (if S52 is YES), the main CPU 71 determines whether or not the special symbol game is “big hit”. It is determined (S53). In this process, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.

S53において、メインCPU71が、特別図柄ゲームが「大当り」でないと判別した場合(S53がNO判定の場合)、メインCPU71は、制御状態フラグに特別図柄ゲーム終了処理を示す値(「08」)をセットする(S54)。そして、S54の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   In S53, when the main CPU 71 determines that the special symbol game is not “big hit” (NO in S53), the main CPU 71 sets a value (“08”) indicating the special symbol game end process in the control state flag. It is set (S54). Then, after the processing of S54, the main CPU 71 ends the special symbol display time management processing, and returns the processing to the special symbol control processing (see FIG. 68).

一方、S53において、メインCPU71が、特別図柄ゲームが「大当り」であると判別した場合(S53がYES判定の場合)、メインCPU71は、大当りフラグをオン状態にセットする(S55)。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。   On the other hand, in S53, when the main CPU 71 determines that the special symbol game is “big hit” (if S53 is YES), the main CPU 71 sets a big hit flag to an ON state (S55). The big hit flag is a flag indicating whether or not to play a big hit game.

次いで、メインCPU71は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする(S56)。次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S57)。   Next, the main CPU 71 clears the value of the time saving state change frequency counter, the value of the time saving flag, and the value of the probability change flag (S56). Next, the main CPU 71 sets a value (“03”) indicating the big hit start interval management process in the control state flag (S57).

次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する大当り開始インターバル時間(例えば、5000msec)を待ち時間タイマにセットする(S58)。次いで、メインCPU71は、特別図柄に対応する大当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S59)。また、この処理では、メインCPU71は、同時に、特別図柄当り開始表示コマンドを副制御回路200に送信する。   Next, the main CPU 71 sets a big hit start interval time (for example, 5000 msec) corresponding to the special symbol (the first special symbol or the second special symbol) in the waiting time timer (S58). Next, the main CPU 71 sets a big hit start command (special symbol hit start display command) corresponding to the special symbol in the main RAM 73 (S59). In this process, the main CPU 71 simultaneously transmits a special symbol hit start display command to the sub control circuit 200.

次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S60)。なお、ラウンド数表示LEDパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。そして、S60の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   Next, the main CPU 71 sets the round number display LED pattern flag to the ON state (S60). The round number display LED pattern flag is a flag indicating whether or not the remaining round number is displayed in a predetermined pattern. Then, after the processing of S60, the main CPU 71 ends the special symbol display time management processing, and returns the processing to the special symbol control processing (see FIG. 68).

[大当り終了インターバル処理]
次に、図71を参照して、特別図柄制御処理(図68参照)中のS19で行う大当り終了インターバル処理について説明する。なお、図71は、本実施形態における大当り終了インターバル処理の手順を示すフローチャートである。
[Big hit end interval processing]
Next, with reference to FIG. 71, the big hit end interval process performed in S19 during the special symbol control process (see FIG. 68) will be described. FIG. 71 is a flowchart showing the procedure of the big hit end interval process in this embodiment.

まず、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であるか否かを判別する(S71)。   First, the main CPU 71 determines whether or not the control state flag is a value ("07") indicating the big hit end interval processing (S71).

S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)でないと判別した場合(S71がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。一方、S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であると判別した場合(S71がYES判定の場合)、メインCPU71は、待ち時間タイマの値が「0」であるか否かを判別する(S72)。この処理では、メインCPU71は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。   In S71, when the main CPU 71 determines that the control state flag is not the value indicating the big hit end interval processing (“07”) (if S71 is NO), the main CPU 71 ends the big hit end interval processing, and Is returned to the special symbol control process (see FIG. 68). On the other hand, in S71, when the main CPU 71 determines that the control state flag is a value indicating the big hit end interval processing (“07”) (if S71 is YES), the main CPU 71 determines that the value of the waiting time timer is It is determined whether it is "0" (S72). In this process, the main CPU 71 determines whether or not the big hit end interval time set in the waiting time timer has been exhausted.

S72において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S72がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。一方、S72において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S72がYES判定の場合)、メインCPU71は、大入賞口開放回数表示LEDパターンフラグをクリアする(S73)。   In S72, when the main CPU 71 determines that the value of the waiting time timer is not “0” (NO in S72), the main CPU 71 ends the big hit end interval processing, and executes the special symbol control processing (FIG. 68). On the other hand, in S72, when the main CPU 71 determines that the value of the waiting time timer is “0” (if S72 is YES), the main CPU 71 clears the large winning opening opening number display LED pattern flag (S72). S73).

次いで、メインCPU71は、ラウンド数振り分けフラグをクリアする(「0」にする)(S74)。   Next, the main CPU 71 clears the round number distribution flag (sets it to “0”) (S74).

次いで、メインCPU71は、制御状態フラグに、特別図柄ゲーム終了処理を示す値(「08」)をセットする(S75)。また、この処理では、メインCPU71は、同時に、特別図柄当り終了表示コマンドを副制御回路200に送信する。次いで、メインCPU71は、大当りフラグをクリアする(S76)。   Next, the main CPU 71 sets a value (“08”) indicating the special symbol game end processing in the control state flag (S75). In this process, the main CPU 71 simultaneously transmits a special symbol hit end display command to the sub control circuit 200. Next, the main CPU 71 clears the big hit flag (S76).

次いで、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、確変フラグの値をセットする(S77)。次いで、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする(S78)。   Next, the main CPU 71 refers to the big hit type determination table (see FIGS. 18 to 21) and sets the value of the probability change flag based on the gaming state at the time of the big hit and the type of the big hit selected symbol command (S77). . Next, the main CPU 71 refers to the big hit type determination table (see FIGS. 18 to 21) and sets the value of the time reduction flag based on the gaming state at the time of the big hit and the type of the big hit selected symbol command (S78). .

次いで、メインCPU71は、時短フラグの値が「1」であるか(時短フラグがオン状態であるか)否かを判別する(S79)。S79において、メインCPU71が、時短フラグの値が「1」でないと判別した場合(S79がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   Next, the main CPU 71 determines whether or not the value of the time reduction flag is “1” (whether the time reduction flag is on) (S79). In S79, when the main CPU 71 determines that the value of the time reduction flag is not “1” (NO in S79), the main CPU 71 ends the big hit end interval processing, and executes the special symbol control processing (FIG. 68). Back to see).

一方、S79において、メインCPU71が、時短フラグの値が「1」であると判別した場合(S79がYES判定の場合)、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする(S80)。そして、S80の処理後、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。   On the other hand, in S79, when the main CPU 71 determines that the value of the time reduction flag is “1” (if S79 is YES), the main CPU 71 refers to the big hit type determination table (see FIGS. 18 to 21). Then, based on the gaming state at the time of winning the big hit and the type of the big hit selecting symbol command, the value of the corresponding time saving number is set in the time saving state change number counter (S80). Then, after the processing of S80, the main CPU 71 ends the big hit end interval processing, and returns the processing to the special symbol control processing (see FIG. 68).

[普通図柄制御処理]
次に、図72を参照して、主制御メイン処理(図67参照)中のS4で行う普通図柄制御処理について説明する。図72は、本実施形態における普通図柄制御処理の手順を示すフローチャートである。
[Normal symbol control processing]
Next, with reference to FIG. 72, a description will be given of the ordinary symbol control process performed in S4 in the main control main process (see FIG. 67). FIG. 72 is a flowchart showing the procedure of the ordinary symbol control process in this embodiment.

なお、図72に示すフローチャート中の各処理ステップの符号に並記した括弧書きの数値(「00」〜「04」)は普通図柄制御状態フラグを示し、この普通図柄制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、普通図柄制御状態フラグの数値に対応する各処理ステップを実行することにより、普通図柄ゲームを進行させる。   Numerical values in parentheses (“00” to “04”) written next to the reference numerals of the respective processing steps in the flowchart shown in FIG. 72 indicate a normal symbol control state flag. Is stored in a predetermined storage area. The main CPU 71 advances the normal symbol game by executing each processing step corresponding to the numerical value of the normal symbol control state flag.

まず、メインCPU71は、普通図柄制御状態フラグをロードする(S91)。この処理では、メインCPU71は、メインRAM73に記憶された普通図柄制御状態フラグを読み出す。メインCPU71は、S91でロードされた普通図柄制御状態フラグの値に基づいて、後述のS92〜S96の各種の処理を実行するか否かを判定する。この普通図柄制御状態フラグは、普通図柄ゲームの遊技の状態を示すものであり、S92〜S96のいずれかの処理を実行可能にするものである。   First, the main CPU 71 loads a normal symbol control state flag (S91). In this process, the main CPU 71 reads out the ordinary symbol control state flag stored in the main RAM 73. The main CPU 71 determines, based on the value of the ordinary symbol control state flag loaded in S91, whether or not to execute various processes in S92 to S96 described below. The normal symbol control state flag indicates a game state of the normal symbol game, and enables execution of any one of S92 to S96.

また、メインCPU71は、S92〜S96の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図74参照)も実行される。   Further, the main CPU 71 executes the processing of each step at a predetermined timing determined according to the waiting time set for each processing of S92 to S96. In the period before reaching the predetermined timing, other subroutine processing is executed without executing the processing of each step. Further, a system timer interrupt process described later (see FIG. 74 described later) is also executed at a predetermined cycle.

そして、S91の処理が終了すると、メインCPU71は、普通図柄記憶チェック処理を行う(S92)。   Then, when the processing of S91 ends, the main CPU 71 performs a normal symbol storage check processing (S92).

この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄記憶チェック処理を示す値(「00」)である場合に、普通図柄の可変表示の保留個数をチェックし、保留個数が「0」でないときには、当り判定等の処理を行う。また、メインCPU71は、この処理において、普通図柄制御状態フラグに、後述の普通図柄変動時間監視処理(S93)を示す値(「01」)をセットし、今回の処理で決定された変動時間を待ち時間タイマにセットする。すなわち、この処理により、S92の処理で決定された普通図柄の変動時間が経過した後、後述の普通図柄変動時間監視処理が実行されるように設定される。   In this process, when the ordinary symbol control state flag is a value (“00”) indicating the ordinary symbol memory check process, the main CPU 71 checks the number of suspended ordinary symbols in variable display, and the number of retained ordinary symbols is “0”. If not, a process such as a hit determination is performed. In this process, the main CPU 71 sets a value (“01”) indicating the later-described ordinary symbol variation time monitoring process (S93) in the ordinary symbol control state flag, and determines the variation time determined in the current process. Set the wait time timer. That is, by this processing, after the fluctuation time of the ordinary symbol determined in the processing of S92 elapses, the normal symbol fluctuation time monitoring processing described later is set to be executed.

次いで、メインCPU71は、普通図柄変動時間監視処理を行う(S93)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄変動時間監視処理を示す値(「01」)であり、普通図柄の変動時間が経過した場合に、普通図柄制御状態フラグに、後述の普通図柄表示時間監視処理(S94)を示す値(「02」)をセットし、確定後待ち時間(例えば0.5sec)を待ち時間タイマにセットする。すなわち、この処理により、S93の処理でセットされた確定後待ち時間が経過した後、後述の普通図柄表示時間監視処理が実行されるように設定される。   Next, the main CPU 71 performs a normal symbol variation time monitoring process (S93). In this process, the main CPU 71 sets the ordinary symbol control status flag to a value (“01”) indicating the ordinary symbol variation time monitoring process, and when the variation time of the ordinary symbol has elapsed, sets the ordinary symbol control status flag to be described later. The value ("02") indicating the normal symbol display time monitoring process (S94) is set, and the wait time after confirmation (for example, 0.5 sec) is set in the wait time timer. That is, by this processing, after the waiting time after determination set in the processing of S93 elapses, it is set so that the later-described ordinary symbol display time monitoring processing is executed.

次いで、メインCPU71は、普通図柄表示時間監視処理を行う(S94)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄表示時間監視処理を示す値(「02」)であり、S93の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「当り」であるか否かを判断する。そして、当り判定の結果が「当り」である場合、メインCPU71は、普通電動役物開放設定処理を行い、普通図柄制御状態フラグに、後述の普通電動役物開放処理(S95)を示す値(「03」)をセットする。すなわち、この処理により、後述の普通電動役物開放処理が実行されるように設定される。   Next, the main CPU 71 performs a normal symbol display time monitoring process (S94). In this process, the main CPU 71 determines whether the normal symbol control state flag is a value (“02”) indicating the normal symbol display time monitoring process, and determines whether a hit has occurred when the waiting time after determination set in the process of S93 has elapsed. Is determined as "hit". Then, if the result of the hit determination is "hit", the main CPU 71 performs a normal electric accessory opening setting process, and sets a value indicating the later-described ordinary electric accessory opening process (S95) in the normal symbol control state flag (S95). "03") is set. That is, the processing is set so that the ordinary electric accessory opening processing described later is executed by this processing.

一方、当り判定の結果が「当り」でない場合、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この場合には、後述の普通図柄ゲーム終了処理が実行されるように設定される。   On the other hand, when the result of the hit determination is not “hit”, the main CPU 71 sets a value (“04”) indicating a normal symbol game end process (S96) described later in the ordinary symbol control state flag. That is, in this case, it is set so that a later-described ordinary symbol game ending process is executed.

次いで、メインCPU71は、S94において当り判定の結果が「当り」であると判定された場合、普通電動役物開放処理を行う(S95)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通電動役物開放処理を示す値(「03」)である場合に、普通電動役物46の開放中において所定数の始動入賞があったという条件、及び、普通電動役物46の開放上限時間を経過した(普通電役開放時間タイマが「0」である)という条件の一方が満たされたか否かを判断する。   Next, when the result of the hit determination in S94 is determined to be "hit", the main CPU 71 performs a normal electric accessory opening process (S95). In this process, when the ordinary symbol control state flag is a value (“03”) indicating the ordinary electric accessory opening process, the main CPU 71 has won a predetermined number of start winnings while the ordinary electric accessory 46 is being opened. It is determined whether one of the condition described above and the condition that the opening upper limit time of the ordinary electric accessory 46 has elapsed (the ordinary electric opening time timer is “0”) has been satisfied.

S95において、上記一方の条件が満たされた場合には、メインCPU71は、普通電動役物46である羽根部材を閉鎖状態にするため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この処理により、後述の普通図柄ゲーム終了処理が実行されるように設定される。   In S95, when one of the above conditions is satisfied, the main CPU 71 updates a variable positioned in the main RAM 73 in order to close the blade member, which is the ordinary electric accessory 46. Then, the main CPU 71 sets a value (“04”) indicating a later-described ordinary symbol game end process (S96) in the ordinary symbol control state flag. That is, this process is set so that a later-described ordinary symbol game ending process is executed.

次いで、メインCPU71は、普通図柄ゲーム終了処理を行う(S96)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄ゲーム終了処理を示す値(「04」)である場合に、普通図柄の可変表示の保留個数を示すデータを「1」減少させるように記憶更新する。また、メインCPU71は、次回の普通図柄の変動表示を行うために、普通図柄記憶領域の更新を行う。さらに、メインCPU71は、普通図柄制御状態フラグに普通図柄記憶チェック処理を示す値(「00」)をセットする。すなわち、この処理により、S96の処理後、上述した普通図柄記憶チェック処理(S92)が実行されるように設定される。   Next, the main CPU 71 performs a normal symbol game end process (S96). In this process, when the normal symbol control state flag is a value (“04”) indicating the normal symbol game end process, the main CPU 71 reduces the data indicating the number of variable symbols to be held for variable display by “1”. Is updated. Further, the main CPU 71 updates the ordinary symbol storage area in order to perform the next variable display of the ordinary symbol. Further, the main CPU 71 sets a value (“00”) indicating the normal symbol storage check process in the ordinary symbol control state flag. That is, this process is set so that the above-described ordinary symbol storage check process (S92) is executed after the process of S96.

そして、S96の処理後、メインCPU71は、普通図柄制御処理を終了し、処理を主制御メイン処理(図67参照)のS5に移す。   Then, after the processing of S96, the main CPU 71 ends the ordinary symbol control processing, and moves the processing to S5 of the main control main processing (see FIG. 67).

[電源投入時処理]
次に、図73を参照して、メインCPU71により実行される電源投入時処理について説明する。図73は、本実施形態における電源投入時処理の手順を示すフローチャートである。
[Power-on processing]
Next, a power-on process executed by the main CPU 71 will be described with reference to FIG. FIG. 73 is a flowchart showing the procedure of power-on processing in the present embodiment.

まず、メインCPU71は、スタックポインタに所定の初期値を設定する(S101)。次いで、メインCPU71は、電断検知信号がオフ状態(LOWレベル)であるか否かを判別する(S102)。なお、この判定処理において、電断検知信号がオフ状態である場合には、電断検知処理が実行可能な状態に無い場合に対応する。すなわち、電断検知可能な状態では、電断検知信号がオン状態となる。   First, the main CPU 71 sets a predetermined initial value in the stack pointer (S101). Next, the main CPU 71 determines whether or not the power interruption detection signal is in an off state (LOW level) (S102). In this determination process, the case where the power interruption detection signal is in the OFF state corresponds to the case where the power interruption detection process is not in a state where it can be executed. That is, in a state where the power interruption can be detected, the power interruption detection signal is turned on.

S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)であると判別した場合(S102がYES判定の場合)、メインCPU71は、電断検知信号がオン状態(HIGHレベル)になるまで、S102の判定処理を繰り返す。一方、S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)でないと判別した場合(S102がNO判定の場合)、メインCPU71は、内蔵のRWM(Read Write Memory)、すなわち、メインRAM73へのアクセス許可処理を行う(S10
3)。また、この処理では、メインCPU71は、例えば、メインRAM73の作業領域の初期化処理等の各種初期設定処理を行う。
In S102, when the main CPU 71 determines that the power interruption detection signal is in the OFF state (LOW level) (in the case of YES determination in S102), the main CPU 71 enters the ON state (HIGH level). Until the determination process of S102 is repeated. On the other hand, in S102, if the main CPU 71 determines that the power interruption detection signal is not in the OFF state (LOW level) (NO in S102), the main CPU 71 executes the built-in RWM (Read Write Memory), An access permission process to the RAM 73 is performed (S10).
3). In this process, the main CPU 71 performs various initialization processes such as initialization of a work area in the main RAM 73, for example.

次いで、メインCPU71は、副制御受信受付ウエイト処理を行う(S104)。この処理では、メインCPU71は、副制御回路200の動作状態が、例えばコマンドデータ等のデータを受付可能な状態になるまで待機する。次いで、メインCPU71は、CPUを内蔵したデバイスの初期化処理を行う(S105)。   Next, the main CPU 71 performs a sub-control reception acceptance wait process (S104). In this process, the main CPU 71 waits until the operation state of the sub-control circuit 200 becomes a state in which data such as command data can be accepted. Next, the main CPU 71 performs an initialization process of a device incorporating the CPU (S105).

次いで、メインCPU71は、バックアップクリア信号がオン状態(HIGHレベル)であるか否かを判別する(S106)。具体的には、メインCPU71は、バックアップクリアスイッチ121(図5参照)がオン状態であるか否かを判別する。   Next, the main CPU 71 determines whether or not the backup clear signal is in the ON state (HIGH level) (S106). Specifically, the main CPU 71 determines whether or not the backup clear switch 121 (see FIG. 5) is on.

S106において、メインCPU71が、バックアップクリア信号がオン状態であると判別した場合(S106がYES判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S106において、メインCPU71が、バックアップクリア信号がオン状態でないと判別した場合(S106がNO判定の場合)、メインCPU71は、電断検知フラグが設定されている(電断検知フラグの値が「1」である)か否かを判別する(S07)。   In S106, if the main CPU 71 determines that the backup clear signal is in the ON state (if S106 is YES), the main CPU 71 performs the processing of S113 described later. On the other hand, in S106, when the main CPU 71 determines that the backup clear signal is not in the ON state (NO in S106), the main CPU 71 sets the power interruption detection flag (when the value of the power interruption detection flag is It is determined whether it is “1” (S07).

S107において、メインCPU71が、電断検知フラグが設定されていないと判別した場合(S107がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S107において、メインCPU71が、電断検知フラグが設定されていると判別した場合(S107がYES判定の場合)、メインCPU71は、作業領域の損傷チェック処理を行う(S108)。なお、この処理では、メインCPU71は、チェックサム値等に基づいて、作業領域に損傷があるか否かをチェックする。   In S107, if the main CPU 71 determines that the power interruption detection flag is not set (if S107 is NO), the main CPU 71 performs the processing of S113 described later. On the other hand, in S107, when the main CPU 71 determines that the power interruption detection flag is set (if S107 is YES), the main CPU 71 performs a damage check process of the work area (S108). In this process, the main CPU 71 checks whether the work area is damaged based on the checksum value or the like.

S108の処理後、メインCPU71は、S108の作業領域の損傷チェック処理の結果に基づいて、作業領域が正常であるか否かを判別する(S109)。S109において、メインCPU71が、作業領域が正常でないと判別した場合(S109がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。   After the processing in S108, the main CPU 71 determines whether or not the work area is normal based on the result of the work area damage check processing in S108 (S109). In S109, when the main CPU 71 determines that the work area is not normal (NO in S109), the main CPU 71 performs the processing of S113 described later.

一方、S109において、メインCPU71が、作業領域が正常であると判別した場合(S109がYES判定の場合)、メインCPU71は、電断復帰時に初期値のセットが必要となる作業領域の初期設定処理を行う(S110)。次いで、メインCPU71は、電断復帰時の高確率遊技状態の報知設定処理を行う(S111)。   On the other hand, in S109, when the main CPU 71 determines that the work area is normal (YES in S109), the main CPU 71 executes a work area initial setting process that requires an initial value to be set when the power is restored. Is performed (S110). Next, the main CPU 71 performs a notification setting process of the high-probability gaming state at the time of power-off recovery (S111).

S111の処理後、メインCPU71は、電断復帰コマンドを副制御回路200に送信する(S112)。この処理では、メインCPU71は、上述した第1電断復帰コマンド及び第2電断復帰コマンド(図30及び図31参照)を副制御回路200に送信する。そして、S112の処理後、メインCPU71は、電源投入時処理を終了する。   After the processing in S111, the main CPU 71 transmits a power-off recovery command to the sub control circuit 200 (S112). In this process, the main CPU 71 transmits the above-described first and second power interruption recovery commands (see FIGS. 30 and 31) to the sub control circuit 200. After the processing of S112, the main CPU 71 ends the power-on processing.

ここで、再度、S106、S107又はS109の処理に戻って、S106がYES判定の場合、又は、S107或いはS109がNO判定の場合、すなわち、パチンコ遊技機1を電断検知前の状態に復帰させることができない場合、メインCPU71は、全ての作業領域をクリアする(S113)。   Here, returning to the processing of S106, S107 or S109 again, if S106 is determined to be YES, or if S107 or S109 is determined to be NO, that is, the pachinko gaming machine 1 is returned to the state before the power failure detection. If not, the main CPU 71 clears all the work areas (S113).

次いで、メインCPU71は、メインRAM73の初期化時に初期値のセットが必要となる作業領域の初期設定処理を行う(S114)。次いで、メインCPU71は、メインRAM73の初期化コマンドを副制御回路200に送信する(S115)。そして、S115の処理後、メインCPU71は、電源投入時処理を終了する。   Next, the main CPU 71 performs an initial setting process of a work area that requires an initial value to be set when the main RAM 73 is initialized (S114). Next, the main CPU 71 transmits an initialization command for the main RAM 73 to the sub control circuit 200 (S115). Then, after the processing of S115, the main CPU 71 ends the power-on processing.

[システムタイマ割込処理]
本実施形態のパチンコ遊技機1では、メインCPU71は、メイン処理の実行中であっても、所定周期でメイン処理を中断し、システムタイマ割込処理を実行する。具体的には、メインCPU71は、クロック発生回路74から所定周期(例えば2msec)で発生されるクロックパルスに応じて、システムタイマ割込処理を実行する。ここで、図74を参照して、メインCPU71により実行されるシステムタイマ割込処理について説明する。なお、図74は、本実施形態におけるシステムタイマ割込処理の手順を示すフローチャートである。
[System timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the main CPU 71 interrupts the main process at a predetermined cycle and executes a system timer interrupt process even during the execution of the main process. Specifically, the main CPU 71 executes a system timer interrupt process in response to a clock pulse generated from the clock generation circuit 74 at a predetermined cycle (for example, 2 msec). Here, the system timer interrupt processing executed by the main CPU 71 will be described with reference to FIG. FIG. 74 is a flowchart showing the procedure of the system timer interrupt processing in the present embodiment.

まず、メインCPU71は、各レジスタのデータ(情報)を退避させる(S121)。次いで、メインCPU71は、乱数更新処理を行う(S122)。この処理では、メインCPU71は、大当り判定用カウンタ、図柄決定用カウンタ、当り判定用カウンタ、転落判定用カウンタ、変動パターン決定用カウンタ、演出パターン決定用カウンタなどから抽出される各種乱数値を更新する。なお、大当り判定用カウンタ及び図柄決定用カウンタは、カウンタ値の更新タイミングが不定であると、公正さに欠ける。そのため、大当り判定用カウンタ及び図柄決定用カウンタは、公正さを担保するために2msec周期で決まったタミングで更新を行う。   First, the main CPU 71 saves the data (information) of each register (S121). Next, the main CPU 71 performs a random number update process (S122). In this process, the main CPU 71 updates various random numbers extracted from the big hit determination counter, the symbol determination counter, the hit determination counter, the fall determination counter, the variation pattern determination counter, the effect pattern determination counter, and the like. . It should be noted that the jackpot determination counter and the symbol determination counter lack fairness if the update timing of the counter value is indefinite. For this reason, the jackpot determination counter and the symbol determination counter update at a timing determined in a cycle of 2 msec in order to ensure fairness.

次いで、メインCPU71は、スイッチ入力検出処理を行う(S123)。この処理では、メインCPU71は、各種始動口、各種入賞口及び球通過検出器43への入賞又は通過を検出する。なお、スイッチ入力検出処理の詳細については、後述の図75を参照しながら後で説明する。   Next, the main CPU 71 performs a switch input detection process (S123). In this process, the main CPU 71 detects a winning or passing to various starting ports, various winning ports, and the ball passing detector 43. The details of the switch input detection process will be described later with reference to FIG. 75 described later.

次いで、メインCPU71は、タイマ更新処理を行う(S124)。具体的には、メインCPU71は、主制御回路70と副制御回路200との同期をとるための待ち時間タイマ、大入賞口の開放時間を計測するための大入賞口開放時間タイマ等の各種タイマの更新処理を行う。   Next, the main CPU 71 performs a timer update process (S124). Specifically, the main CPU 71 includes various timers such as a waiting time timer for synchronizing the main control circuit 70 and the sub control circuit 200, and a special winning opening time timer for measuring the opening time of the special winning opening. Update processing.

次いで、メインCPU71は、コマンド出力処理を行う(S125)。この処理では、メインCPU71は、副制御回路200のホスト制御回路210に、例えば、入賞コマンド、変動コマンド等の各種コマンドを出力する。   Next, the main CPU 71 performs a command output process (S125). In this process, the main CPU 71 outputs various commands such as a winning command and a fluctuation command to the host control circuit 210 of the sub control circuit 200.

次いで、メインCPU71は、遊技情報出力処理を行う(S126)。この処理では、メインCPU71は、主制御回路70、副制御回路200、払出・発射制御回路123等で処理される遊技に係る各種情報を、遊技店のホールコンピュータに出力する。   Next, the main CPU 71 performs a game information output process (S126). In this process, the main CPU 71 outputs various information related to the game processed by the main control circuit 70, the sub control circuit 200, the payout / firing control circuit 123, and the like to the hall computer of the game store.

次いで、メインCPU71は、S121で退避させた各レジスタのデータを復帰させる(S127)。そして、S127の処理後、メインCPU71は、システムタイマ割込処理を終了する。   Next, the main CPU 71 restores the data of each register saved in S121 (S127). Then, after the processing of S127, the main CPU 71 ends the system timer interrupt processing.

[スイッチ入力検出処理]
次に、図75を参照して、システムタイマ割込処理(図74参照)中のS123で行うスイッチ入力検出処理について説明する。なお、図75は、本実施形態におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, the switch input detection processing performed in S123 in the system timer interrupt processing (see FIG. 74) will be described with reference to FIG. FIG. 75 is a flowchart showing the procedure of the switch input detection process in this embodiment.

まず、メインCPU71は、始動口入賞検出処理を行う(S131)。この処理では、メインCPU71は、第1始動口44又は第2始動口45に遊技球が入球(通過)したか否かを判別する。すなわち、メインCPU71は、第1始動口入賞球センサ44a又は第2始動口入賞球センサ45aにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、後述の図76を参照しながら後で説明する。   First, the main CPU 71 performs a winning opening winning detection process (S131). In this process, the main CPU 71 determines whether or not a game ball has entered (passed) the first starting port 44 or the second starting port 45. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the start-up winning detection processing will be described later with reference to FIG. 76 described later.

次いで、メインCPU71は、一般入賞口通過検出処理を行う(S132)。この処理では、メインCPU71は、一般入賞口51又は52に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、一般入賞球センサ51a又は52aにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口51又は52への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。   Next, the main CPU 71 performs a general winning opening passage detection process (S132). In this process, the main CPU 71 determines whether or not a game ball has entered the general winning opening 51 or 52. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the general winning ball sensor 51a or 52a. Then, when a winning of the game ball to the general winning opening 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、大入賞口通過検出処理を行う(S133)。この処理では、メインCPU71は、第1大入賞口53又は第2大入賞口54に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、第1大入賞口ソレノイド53b又は第2大入賞口ソレノイド54bにより遊技球の入賞が検出されたか否かを検出する。そして、第1大入賞口53又は第2大入賞口54への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。   Next, the main CPU 71 performs a special winning opening passage detection process (S133). In this process, the main CPU 71 determines whether or not a game ball has entered the first special winning opening 53 or the second special winning opening 54. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the first winning port solenoid 53b or the second winning port solenoid 54b. Then, when the winning of the game ball to the first big winning opening 53 or the second big winning opening 54 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、ゲート通過検出処理を行う(S134)。この処理では、メインCPU71は、遊技球が球通過検出器43を通過したか否かを判別する。すなわち、メインCPU71は、通過球センサ43aにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器43を通過したことが検出された場合には、メインCPU71は、該通過に対応する所定の各種処理を行う。そして、S134の処理後、メインCPU71は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理(図74参照)のS124に移す。   Next, the main CPU 71 performs a gate passage detection process (S134). In this process, the main CPU 71 determines whether the game ball has passed the ball passage detector 43 or not. That is, the main CPU 71 detects whether or not the passing of the game ball is detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed the ball passage detector 43, the main CPU 71 performs various predetermined processes corresponding to the passage. Then, after the processing of S134, the main CPU 71 ends the switch input detection processing, and moves the processing to S124 of the system timer interrupt processing (see FIG. 74).

[始動口入賞検出処理]
次に、図76を参照して、スイッチ入力検出処理(図75参照)中のS131で行う始動口入賞検出処理について説明する。なお、図75は、本実施形態における始動口入賞検出処理の手順を示すフローチャートである。
[Start opening winning detection process]
Next, with reference to FIG. 76, a description will be given of the starting port winning detection processing performed in S131 during the switch input detection processing (see FIG. 75). FIG. 75 is a flowchart showing the procedure of the start-up winning detection processing in the present embodiment.

まず、メインCPU71は、第1始動口入賞球センサ44aの出力信号に基づいて、第1始動口44への遊技球の入賞が検出されたか否かを判別する(S141)。   First, the main CPU 71 determines whether or not a winning of a game ball to the first starting port 44 is detected based on an output signal of the first starting port winning ball sensor 44a (S141).

S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されていないと判別した場合(S141がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されたと判別した場合(S141がYES判定の場合)、メインCPU71は、第1始動口入賞に対応する払出情報をメインRAM73にセットする(S142)。本実施形態では、遊技球が第1始動口44に入賞すると所定数の遊技球が払い出される。それゆえ、S142の処理では、所定数の遊技球の払出情報がセットされる。   In S141, when the main CPU 71 determines that the winning of the game ball to the first starting port 44 has not been detected (NO in S141), the main CPU 71 performs a process of S149 described later. On the other hand, in S141, when the main CPU 71 determines that the winning of the game ball to the first starting port 44 has been detected (if S141 is YES), the main CPU 71 determines the payout information corresponding to the first starting port winning. Is set in the main RAM 73 (S142). In the present embodiment, when a game ball wins the first starting port 44, a predetermined number of game balls are paid out. Therefore, in the process of S142, payout information of a predetermined number of game balls is set.

S142の処理後、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S143)。   After the processing of S142, the main CPU 71 determines whether or not the number of reserves (the number of reserved balls) of the first starting opening winning (variable display of the first special symbol) is less than “4” (S143).

S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満でないと判別した場合(S143がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満であると判別した場合(S143がYES判定の場合)、メインCPU71は、第1始動口入賞の保留個数を「1」加算する処理を行う(S144)。   In S143, when the main CPU 71 determines that the number of retained first starting opening winnings is not less than “4” (if S143 is NO), the main CPU 71 performs the process of S149 described later. On the other hand, in S143, when the main CPU 71 determines that the number of pending first opening openings is less than “4” (if S143 is YES), the main CPU 71 determines the number of retained first opening openings. A process of adding "1" is performed (S144).

S144の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S145)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。   After the process of S144, the main CPU 71 acquires various random numbers used for the lottery, and stores the acquired various random values in a predetermined area of the main RAM 73 (S145). Specifically, the main CPU 71 obtains various random numbers such as a random number for jackpot determination, a symbol random number, and a fall determination random number.

次いで、メインCPU71は、第1特別停止図柄判定処理を行う(S146)。この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図14参照)及び図柄判定テーブル(第1始動口)(図16参照)を参照し、S145で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、「大当り」の場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。   Next, the main CPU 71 performs a first special stop symbol determination process (S146). In this process, the main CPU 71 refers to the big hit random number determination table (first starting port) (see FIG. 14) and the symbol determination table (first starting port) (see FIG. 16), and obtains the big hit determination randomness acquired in S145. Based on the numerical value and the symbol random number value, it is determined whether or not a "big hit". In the case of a "big hit", a big hit symbol (effect identification symbol) to be displayed on the display screen of the display device 13 is determined. Perform selection (judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S147)。この処理では、メインCPU71は、S145で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。   Next, the main CPU 71 performs a process of determining whether there is a fall (S147). In this process, the main CPU 71 performs a drop lottery based on the random number for fall determination acquired in S145, and determines whether or not a fall has occurred. Accordingly, the main CPU 71 acquires the drop lottery information (“0”: no fall, or “1”: there is a fall).

次いで、メインCPU71は、第1始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S148)。   Next, the main CPU 71 sets the hold addition command data at the time of winning the first starting opening in the main RAM 73 (S148).

この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図14参照)、図柄判定テーブル(第1始動口)(図16参照)、大当り種類決定テーブル(図18〜図21参照)及び入賞時演出情報決定テーブル(図22参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「小当り」、「ハズレ」)、始動記憶数(第1特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。   In this process, the main CPU 71 determines the big hit random number determination table (first starting port) (see FIG. 14), the symbol judgment table (first starting port) (see FIG. 16), and the big hit type determining table (see FIGS. 18 to 21). ) And the winning-state effect information determination table (see FIG. 22), and the game state (“normal”, “probable change”, “time saving”), the winning type (“big hit”, “small hit”, “losing”) )), The starting storage number (the number of holdings of the first special symbol), the symbol designation command, the symbol selection command at the time of the big hit, the prize-winning effect information, the result information of the big hit determination, the hold addition command based on information such as the lottery information The information (transmission contents) to be included in is determined.

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第1始動口)(図14参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第1始動口)(図16参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図22参照)を参照することにより取得される。また、大当り判定の結果情報は、S146の処理で取得され、転落抽選情報は、S147の処理で取得される。   At this time, the gaming state is acquired by referring to the values of the probability change flag and the time reduction flag, and the winning type is acquired by referring to the jackpot random number determination table (first starting port) (see FIG. 14). The symbol designation command and the big hit selection symbol command are acquired by referring to the symbol determination table (first starting port) (see FIG. 16), and the winning effect information is a winning effect information determination table (see FIG. 22). Is obtained by referring to. In addition, the result information of the big hit determination is obtained in the process of S146, and the fall lottery information is obtained in the process of S147.

また、本実施形態では、S148の処理において、第1始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。そして、この第1始動口入賞時の保留加算コマンドに基づいて、副制御回路200は、保留演出及び先読み演出の演出パターンを選択する。   Further, in the present embodiment, in the process of S148, the hold addition command at the time of winning the first starting opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). Then, the sub-control circuit 200 selects an effect pattern of the hold effect and the look-ahead effect based on the hold addition command at the time of winning the first starting opening.

S148の処理後、又は、S141或いはS143がNO判定の場合、メインCPU71は、第2始動口入賞球センサ45aの出力信号に基づいて、第2始動口45への遊技球の入賞が検出されたか否かを判別する(S149)。   After the process of S148, or in the case of NO determination in S141 or S143, the main CPU 71 determines whether or not the winning of the game ball to the second starting port 45 is detected based on the output signal of the second starting port winning ball sensor 45a. It is determined whether or not it is (S149).

S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されていないと判別した場合(S149がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図75参照)のS132に移す。一方、S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されたと判別した場合(S149がYES判定の場合)、メインCPU71は、第2始動口入賞に対応する払出情報をメインRAM73にセットする(S150)。本実施形態では遊技球が第2始動口45に入賞すると、所定数の遊技球が払い出される。それゆえ、S150の処理では、所定数の遊技球の払出情報がセットされる。   In S149, when the main CPU 71 determines that the winning of the game ball to the second starting port 45 has not been detected (NO in S149), the main CPU 71 ends the starting port winning detection processing, and To S132 of the switch input detection process (see FIG. 75). On the other hand, in S149, when the main CPU 71 determines that the winning of the game ball to the second starting port 45 has been detected (if S149 is YES), the main CPU 71 determines the payout information corresponding to the second starting port winning. Is set in the main RAM 73 (S150). In the present embodiment, when a game ball wins the second starting port 45, a predetermined number of game balls are paid out. Therefore, in the process of S150, the payout information of a predetermined number of game balls is set.

S150の処理後、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S151)。   After the processing of S150, the main CPU 71 determines whether or not the retained number (the number of retained balls) of the second starting opening winning (variable display of the second special symbol) is less than “4” (S151).

S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満でないと判別した場合(S151がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図75参照)のS132に移す。一方、S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満であると判別した場合(S151がYES判定の場合)、メインCPU71は、第2始動口入賞の保留個数を「1」加算する処理を行う(S152)。S152の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S153)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。   In S151, when the main CPU 71 determines that the number of held second starting opening winnings is not less than "4" (NO in S151), the main CPU 71 ends the starting opening winning detection processing, and switches the processing. The process moves to S132 of the input detection process (see FIG. 75). On the other hand, in S151, when the main CPU 71 determines that the number of retained second startup opening winnings is less than “4” (if S151 is YES), the main CPU 71 determines the number of retained second opening entrance winnings. A process of adding “1” is performed (S152). After the processing of S152, the main CPU 71 acquires various random numbers used for the lottery, and stores the acquired various random values in a predetermined area of the main RAM 73 (S153). Specifically, the main CPU 71 obtains various random numbers such as a random number for jackpot determination, a symbol random number, and a fall determination random number.

次いで、メインCPU71は、第2特別停止図柄判定処理を行う(S154)。この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図15参照)及び図柄判定テーブル(第2始動口)(図17参照)を参照し、S153で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、大当りの場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。   Next, the main CPU 71 performs a second special stop symbol determination process (S154). In this process, the main CPU 71 refers to the big hit random number determination table (the second starting port) (see FIG. 15) and the symbol determination table (the second starting port) (see FIG. 17), and obtains the big hit determination randomness acquired in S153. Based on the numerical value and the symbol random number, it is determined whether or not it is a "big hit". In the case of a big hit, selection of a big hit symbol (effect identification symbol) to be displayed on the display screen of the display device 13 ( Judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S155)。この処理では、メインCPU71は、S153で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。   Next, the main CPU 71 performs a process of determining the presence or absence of a fall (S155). In this process, the main CPU 71 conducts a drop lottery based on the random number for fall determination acquired in S153, and determines whether or not a fall has occurred. Accordingly, the main CPU 71 acquires the drop lottery information (“0”: no fall, or “1”: there is a fall).

次いで、メインCPU71は、第2始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S156)。   Next, the main CPU 71 sets the hold addition command data at the time of winning the second starting opening in the main RAM 73 (S156).

この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図15参照)、図柄判定テーブル(第2始動口)(図17参照)、大当り種類決定テーブル(図18〜図21参照)及び入賞時演出情報決定テーブル(図22参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「ハズレ」)、始動記憶数(第2特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。   In this process, the main CPU 71 determines the big hit random number determination table (second starting port) (see FIG. 15), the symbol judgment table (second starting port) (see FIG. 17), and the big hit type determination table (see FIGS. 18 to 21). ) And the winning-state effect information determination table (see FIG. 22), the gaming state ("normal", "probable change", "time saving"), the winning type ("big hit", "losing"), and the starting memory. The information to be included in the hold addition command based on information such as the number (holding number of the second special symbol), the symbol designating command, the big hit selecting symbol command, the prize-winning effect information, the big hit determination result information, the falling lottery information, and the like ( Transmission content).

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第2始動口)(図15参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第2始動口)(図17参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図22参照)を参照することにより取得される。また、大当り判定の結果情報は、S154の処理で取得され、転落抽選情報は、S155の処理で取得される。   At this time, the gaming state is acquired by referring to the values of the probability change flag and the time saving flag, and the winning type is acquired by referring to the big hit random number determination table (second starting port) (see FIG. 15). The symbol designation command and the jackpot selection symbol command are acquired by referring to the symbol determination table (second starting opening) (see FIG. 17), and the winning effect information is determined as a winning effect information determining table (see FIG. 22). Is obtained by referring to. In addition, the result information of the big hit determination is obtained in the process of S154, and the fall lottery information is obtained in the process of S155.

また、本実施形態では、S156の処理において、第2始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。副制御回路200は、この第2始動口入賞時の保留加算コマンドに基づいて、保留演出及び先読み演出の演出パターンを選択する。そして、S156の処理後、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図75参照)のS132に移す。   Further, in the present embodiment, in the process of S156, the hold addition command at the time of winning the second starting opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). The sub-control circuit 200 selects an effect pattern of the hold effect and the look-ahead effect based on the hold addition command at the time of winning the second starting opening. Then, after the processing of S156, the main CPU 71 ends the startup opening winning detection processing, and moves the processing to S132 of the switch input detection processing (see FIG. 75).

<副制御回路の動作説明>
次に、図77〜図108を参照して、副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 will be described with reference to FIGS. The sub control circuit 200 receives various commands transmitted from the main control circuit 70, and performs various processes based on the various commands.

[副制御メイン処理]
最初に、図77を参照して、ホスト制御回路210により実行される副制御メイン処理について説明する。図77は、本実施形態における副制御メイン処理の手順を示すフローチャートである。なお、副制御メイン処理は、電源が投入されたときに開始される処理である。
[Sub-control main processing]
First, the sub-control main processing executed by the host control circuit 210 will be described with reference to FIG. FIG. 77 is a flowchart showing the procedure of the sub-control main processing in the present embodiment. The sub-control main process is a process that is started when the power is turned on.

まず、ホスト制御回路210は、初期化処理を行う(S201)。この処理では、ホスト制御回路210は、例えば、ハードウェアの初期化、デバイスの初期化、アプリケーション(各種処理)の初期化、バックアップデータの復帰初期化等の各種初期設定処理を行う。なお、初期化処理の詳細については、後述の図78及び図79を参照しながら後で説明する。   First, the host control circuit 210 performs an initialization process (S201). In this process, the host control circuit 210 performs various initialization processes such as hardware initialization, device initialization, application (various processes) initialization, and backup data restoration initialization. The details of the initialization process will be described later with reference to FIGS. 78 and 79 described later.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S202)。なお、起動時には、ウォッチドッグタイマのリセット時間(例えば200msec)が設定され、その後、サービスパルスの書込みが行われなかった場合(タイムアウト時)には、電断処理が開始される。また、ウォッチドッグタイマカウンタをクリアするタイミングは、副制御メイン処理内のメインループ処理(S202〜S212の処理)の開始時、デバイス初期化処理の開始時、アプリケーション初期化処理の開始時及び電断処理の開始時である。   Next, the host control circuit 210 clears the counter of the watchdog timer (S202). At the time of startup, a reset time of the watchdog timer (for example, 200 msec) is set, and thereafter, when the writing of the service pulse is not performed (time-out), the power interruption processing is started. The watchdog timer counter is cleared at the start of the main loop process (the processes of S202 to S212) in the sub-control main process, at the start of the device initialization process, at the start of the application initialization process, and at the time of power interruption. It is at the start of processing.

次いで、ホスト制御回路210は、操作手段入力処理を行う(S203)。この処理では、ホスト制御回路210は、遊技者により例えばボタンやジョグダイアルなどの操作手段に対して操作が行われたか否かの判定処理、及び、操作内容の情報取得処理を行う。なお、操作手段入力処理の詳細については、後述の図83〜図85を参照しながら後で説明する。   Next, the host control circuit 210 performs an operation means input process (S203). In this process, the host control circuit 210 performs a process of determining whether or not the player has operated an operation unit such as a button or a jog dial, and a process of acquiring information on the operation content. The details of the operation means input processing will be described later with reference to FIGS.

次いで、ホスト制御回路210は、メイン・サブ間コマンド制御処理を行う(S204)。この処理では、ホスト制御回路210は、メインCPU71からコマンドデータを受信した際のコマンドデータの読み込み処理(コマンド受信処理)及びサブワークRAM210aへのコマンドデータの格納処理(受信データ記憶処理)を行う。なお、メイン・サブ間コマンド制御処理の詳細については、後述の図86及び図87を参照しながら後で説明する。   Next, the host control circuit 210 performs a main-sub command control process (S204). In this process, the host control circuit 210 performs a process of reading command data when receiving command data from the main CPU 71 (command reception process) and a process of storing command data in the subwork RAM 210a (reception data storage process). The details of the main / sub command control process will be described later with reference to FIGS. 86 and 87 described later.

次いで、ホスト制御回路210は、コマンド解析処理を行う(S205)。この処理では、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析し、コマンドに含まれる各種情報を取得する。なお、コマンド解析処理の詳細については、後述の図88を参照しながら後で説明する。   Next, the host control circuit 210 performs a command analysis process (S205). In this process, the host control circuit 210 analyzes the contents of the command stored in the subwork RAM 210a and obtains various information included in the command. The details of the command analysis processing will be described later with reference to FIG. 88 described later.

次いで、ホスト制御回路210は、アニメーションリクエスト構築処理を行う(S206)。この処理では、ホスト制御回路210は、表示装置13を用いて演出制御を行う際に必要なアニメーションリクエストを生成し、該アニメーションリクエストに基づいて(該アニメーションリクエストに対応して、該アニメーションリクエストに応じて、該アニメーションリクエストに基づいて実行される表示装置13における演出制御(表示)に対応して、などと表現可能な)各種演出装置を動作させるための各種リクエスト(サウンドリクエスト、ランプリクエスト及び役物リクエスト)を生成する。なお、アニメーションリクエスト構築処理の詳細については、後述の図90を参照しながら後で説明する。   Next, the host control circuit 210 performs an animation request construction process (S206). In this processing, the host control circuit 210 generates an animation request necessary for performing the effect control using the display device 13 and, based on the animation request (in response to the animation request, Various requests (sound request, lamp request, and accessory) for operating various effect devices (which can be expressed as corresponding to the effect control (display) on the display device 13 executed based on the animation request). Request). The details of the animation request construction process will be described later with reference to FIG.

なお、本実施形態では、上述のように、コマンドの種別に応じてコマンドのパケット数(バイト数)が異なる。そして、ホスト制御回路210において、複数のコマンドデータを受信した際に、その全てのコマンドデータの総パケット数が所定の最大パケット数以下である場合には、上述したコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は、受信した複数のコマンドデータに対して同一フレームで実施される。しかしながら、受信した複数のコマンドデータの総パケット数が所定の最大パケット数を超える場合には、受信した複数のコマンドデータのうち、所定の最大パケット数分のコマンドデータに対しては同一フレームにおいてコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)を行い、残りのパケット数分のコマンドデータに対するコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は次フレームで実施される。   In this embodiment, as described above, the number of packets (the number of bytes) of the command differs depending on the type of the command. When the host control circuit 210 receives a plurality of command data and the total number of packets of all the command data is equal to or less than the predetermined maximum number of packets, the command analysis processing (S205) and the animation The request construction process (S206) is performed on a plurality of received command data in the same frame. However, if the total number of packets of the plurality of received command data exceeds the predetermined maximum number of packets, the command data of the predetermined maximum number of packets among the plurality of received command data is transmitted in the same frame. The analysis processing (S205) and the animation request construction processing (S206) are performed, and the command analysis processing (S205) and the animation request construction processing (S206) for the command data of the remaining number of packets are performed in the next frame.

次いで、ホスト制御回路210は、上記S204〜S206の処理が受信コマンド数分実施されたか否かを判別する(S207)。   Next, the host control circuit 210 determines whether or not the processes of S204 to S206 have been performed for the number of received commands (S207).

S207において、ホスト制御回路210が、上記S204〜S206の処理が受信コマンド数分実施されていないと判別した場合(S207がNO判定の場合)、ホスト制御回路210は、処理をS204に戻し、S204以降の処理を繰り返す。   In S207, if the host control circuit 210 determines that the processing of S204 to S206 has not been performed for the number of received commands (NO in S207), the host control circuit 210 returns the processing to S204, and returns to S204. The subsequent processing is repeated.

一方、S207において、ホスト制御回路210が、上記S204〜S206の処理が受信コマンド数分実施されたと判別した場合(S207がYES判定の場合)、ホスト制御回路210は、描画制御処理を行う(S208)。この処理では、ホスト制御回路210は、アニメーションリクエストに基づいて、動画コマンド及び描画リクエストを生成し、該生成された動画コマンド及び前フレームで生成された描画リクエストを表示制御回路230に送信する。また、この際、表示制御回路230は、受信した動画コマンド及び描画リクエストに基づいて、表示装置13に演出画像を表示(描画)するための各種処理を行う。なお、描画制御処理の詳細については、後述の図91A及び図91Bを参照しながら後で説明する。   On the other hand, in S207, when the host control circuit 210 determines that the processes of S204 to S206 have been performed for the number of received commands (when S207 is YES), the host control circuit 210 performs a drawing control process (S208). ). In this process, the host control circuit 210 generates a moving image command and a drawing request based on the animation request, and transmits the generated moving image command and the drawing request generated in the previous frame to the display control circuit 230. At this time, the display control circuit 230 performs various processes for displaying (drawing) the effect image on the display device 13 based on the received moving image command and drawing request. The details of the drawing control process will be described later with reference to FIGS. 91A and 91B described later.

次いで、ホスト制御回路210は、音声制御処理を行う(S209)。この処理では、ホスト制御回路210は、サウンドリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したサウンドリクエストに基づいて、スピーカ11による音声再生の制御処理を行う。なお、音声制御処理の詳細については、後述の図98A及び図98Bを参照しながら後で説明する。   Next, the host control circuit 210 performs a voice control process (S209). In this process, the host control circuit 210 transmits a sound request (command) to the audio / LED control circuit 220. At this time, the audio / LED control circuit 220 performs control processing of audio reproduction by the speaker 11 based on the received sound request. The details of the voice control process will be described later with reference to FIGS. 98A and 98B described later.

次いで、ホスト制御回路210は、ランプ制御処理を行う(S210)。この処理では、ホスト制御回路210は、ランプリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したランプリクエストに基づいて、ランプ群18の発光制御を行う。なお、ランプ制御処理の詳細については、後述の図99A及び図99Bを参照しながら後で説明する。   Next, the host control circuit 210 performs a lamp control process (S210). In this process, the host control circuit 210 transmits a lamp request (command) to the audio / LED control circuit 220. At this time, the audio / LED control circuit 220 controls the light emission of the lamp group 18 based on the received lamp request. The details of the ramp control process will be described later with reference to FIGS. 99A and 99B described later.

次いで、ホスト制御回路210は、役物制御処理を行う(S211)。この処理では、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20を駆動させるための励磁データをI2Cコントローラ261を介してモータコントローラ270(モータドライバ271)に送信する。また、モータドライバ271は、受信した励磁データを対応するモータ272に出力して役物20を駆動する。なお、役物制御処理の詳細については、後述の図100を参照しながら後で説明する。   Next, the host control circuit 210 performs an accessory control process (S211). In this process, the host control circuit 210 transmits excitation data for driving the accessory 20 to the motor controller 270 (motor driver 271) via the I2C controller 261 based on the generated accessory request. Further, the motor driver 271 outputs the received excitation data to the corresponding motor 272 to drive the accessory 20. The details of the accessory control process will be described later with reference to FIG.

次いで、ホスト制御回路210は、上述したS202の処理開始からの経過時間が設定された所定のFPS周期の時間以上であるか否かを判別する(S212)。本実施形態では、ホスト制御回路210は、上述したS202〜S211の一連の処理(メインループ処理)を所定のFPS周期で実行する。なお、FPS周期は、例えば、約16.7msec(60FPS)、約33.3msec(30FPS)等に設定される。   Next, the host control circuit 210 determines whether or not the elapsed time from the start of the above-described processing of S202 is equal to or longer than a predetermined FPS cycle time (S212). In the present embodiment, the host control circuit 210 executes a series of processes (main loop process) of S202 to S211 at a predetermined FPS cycle. The FPS cycle is set to, for example, about 16.7 msec (60 FPS), about 33.3 msec (30 FPS), or the like.

S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上でないと判別した場合(S212がNO判定の場合)、ホスト制御回路210は、S212の判定処理を繰り返す。一方、S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上であると判別した場合(S212がYES判定の場合)、ホスト制御回路210は、処理をS202に戻し、S202以降の処理を繰り返す。   In S212, when the host control circuit 210 determines that the elapsed time from the start of the processing of S202 is not equal to or longer than the time of the predetermined FPS cycle (NO in S212), the host control circuit 210 performs the determination processing in S212. repeat. On the other hand, in S212, when the host control circuit 210 determines that the elapsed time from the start of the processing of S202 is equal to or longer than the predetermined FPS cycle time (when S212 is YES), the host control circuit 210 performs the processing. The process returns to S202, and the processes from S202 onward are repeated.

[初期化処理]
次に、図78及び図79を参照して、副制御メイン処理(図77参照)中のS201で行う初期化処理について説明する。なお、図78は、本実施形態における初期化処理の動作概要を示す図であり、図79は、本実施形態における初期化処理の手順を示すフローチャートである。
[Initialization process]
Next, with reference to FIG. 78 and FIG. 79, the initialization processing performed in S201 in the sub-control main processing (see FIG. 77) will be described. FIG. 78 is a diagram showing an outline of the operation of the initialization processing in the present embodiment, and FIG. 79 is a flowchart showing the procedure of the initialization processing in the present embodiment.

パチンコ遊技機1に電源が投入されると、初期化処理において、ホスト制御回路210は、図78に示すように、自身だけでなく、ホスト制御回路210に接続された各種制御回路及びコントローラのハードウェアの初期化処理を行う。次いで、各制御回路又はコントローラは、対応するデバイス(ランプ群18、スピーカ11、表示装置13、役物20)の初期化処理を行う。以下に、この初期化処理の具体的な手順を、図79のフローチャートを参照しながら説明する。   When the power of the pachinko gaming machine 1 is turned on, in the initialization process, the host control circuit 210 not only performs itself, but also various control circuits and controller hardware connected to the host control circuit 210 as shown in FIG. Performs hardware initialization processing. Next, each control circuit or controller performs initialization processing of the corresponding device (the lamp group 18, the speaker 11, the display device 13, and the accessory 20). Hereinafter, a specific procedure of the initialization processing will be described with reference to a flowchart of FIG.

まず、ホスト制御回路210は、電源オンを検知したか否かを判別する(S221)。S221において、ホスト制御回路210が、電源オンを検知していないと判別した場合(S221がNO判定の場合)、ホスト制御回路210は、S221の判定処理を繰り返す。なお、電源オンの検知処理では、ホスト制御回路210に供給されている電源電圧が、安定しているか否かを判定するので、電源オンが検知されていない状態は、実際に電源がオン状態であってもホスト制御回路210に供給されている電源電圧が安定していないことを表す。それゆえ、S221で繰り返し行われる電源オン状態の検知処理は、ホスト制御回路210に供給されている電源電圧が安定するまでの待機処理となる。   First, the host control circuit 210 determines whether or not power-on is detected (S221). In S221, if the host control circuit 210 determines that the power-on has not been detected (NO in S221), the host control circuit 210 repeats the determination processing in S221. In the power-on detection processing, it is determined whether or not the power supply voltage supplied to the host control circuit 210 is stable. This means that the power supply voltage supplied to the host control circuit 210 is not stable. Therefore, the process of repeatedly detecting the power-on state in S221 is a standby process until the power supply voltage supplied to the host control circuit 210 is stabilized.

一方、S221において、ホスト制御回路210が、電源オンを検知したと判別した場合(S221がYES判定の場合)、ホスト制御回路210は、ハードウェア初期化処理を行う(S222)。この処理では、ホスト制御回路210は、サブ基板202内に設けられた各種制御回路(自身の回路、音声・LED制御回路220及び表示制御回路230)、並びに、ホスト制御回路210に接続されたモータコントローラ270のハードウェアを初期化する。具体的には、各制御回路及びモータコントローラ270内の、レジスタの初期化処理、制御ROMの設定処理等が行われる。   On the other hand, in S221, when the host control circuit 210 determines that the power is turned on (YES in S221), the host control circuit 210 performs hardware initialization processing (S222). In this processing, the host control circuit 210 includes various control circuits (own circuits, an audio / LED control circuit 220 and a display control circuit 230) provided in the sub-board 202, and a motor connected to the host control circuit 210. The hardware of the controller 270 is initialized. Specifically, initialization processing of registers, setting processing of a control ROM, and the like in each control circuit and the motor controller 270 are performed.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S223)。   Next, the host control circuit 210 clears the counter of the watchdog timer (S223).

次いで、サブ基板202内に設けられた各種制御回路、並びに、モータコントローラ270は、それぞれ対応するデバイスの初期化処理を行う(S224)。この処理では、音声・LED制御回路220は、ランプ群18及びスピーカ11のドライバ(制御プログラム)の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、表示制御回路230は、表示装置13のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、モータコントローラ270は、役物20を駆動するためのモータドライバ271の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。さらに、本実施形態では、この処理において、ホスト制御回路210は、図示しない操作手段のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)も行う。   Next, the various control circuits provided in the sub-board 202 and the motor controller 270 perform initialization processing of the corresponding devices (S224). In this process, the audio / LED control circuit 220 performs initialization (including ROM access setting) of the driver (control program) for the lamp group 18 and the speaker 11. Further, the display control circuit 230 performs initialization / setting processing (including ROM access setting processing) of the driver of the display device 13. Further, the motor controller 270 performs initialization / setting processing (including ROM access setting processing) of the motor driver 271 for driving the accessory 20. Further, in this embodiment, in this process, the host control circuit 210 also performs a driver initialization / setting process (including a ROM access setting process, etc.) of an operation unit (not shown).

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S225)。   Next, the host control circuit 210 clears the counter of the watchdog timer (S225).

次いで、ホスト制御回路210は、アプリケーション初期化処理を行う(S226)。この処理では、ホスト制御回路210は、図77で説明した副制御メイン処理中のメインループ処理で行われる各種処理で使用される各種設定値の初期化処理を行う。具体的には、ホスト制御回路210は、操作手段入力処理(S203)、メイン・サブ間コマンド制御処理(S204)、アニメーションリクエスト構築処理(S206)、描画制御処理(S208)、音声制御処理(S209)及びランプ制御処理(S210)のそれぞれにおいて使用される各種設定値の初期化処理を行う。   Next, the host control circuit 210 performs an application initialization process (S226). In this process, the host control circuit 210 performs initialization of various setting values used in various processes performed in the main loop process in the sub-control main process described with reference to FIG. Specifically, the host control circuit 210 performs an operation means input process (S203), a main / sub command control process (S204), an animation request construction process (S206), a drawing control process (S208), and a voice control process (S209). ) And the lamp control process (S210) are initialized.

次いで、ホスト制御回路210は、その他の各種初期化処理を行う(S227)。この処理では、ホスト制御回路210は、バックアップ復帰初期化処理、役物制御初期化処理及びLED登録処理を行う。なお、バックアップ復帰初期化処理の詳細については、後述の図80を参照しながら後で説明し、役物制御初期化処理の詳細については、後述の図81を参照しながら後で説明し、LED登録処理の詳細については、後述の図82を参照しながら後で説明する。   Next, the host control circuit 210 performs other various initialization processing (S227). In this process, the host control circuit 210 performs the backup restoration initialization process, the accessory control initialization process, and the LED registration process. Note that details of the backup restoration initialization processing will be described later with reference to FIG. 80 described later, and details of the accessory control initialization processing will be described later with reference to FIG. 81 described later. Details of the registration process will be described later with reference to FIG.

そして、S227の処理後、ホスト制御回路210は、初期化処理を終了し、処理を副制御メイン処理(図77参照)のS202に移す。   Then, after the processing of S227, the host control circuit 210 ends the initialization processing, and moves the processing to S202 of the sub-control main processing (see FIG. 77).

[バックアップ復帰初期化処理]
次に、図80を参照して、初期化処理(図79参照)中のS227で行うバックアップ復帰初期化処理について説明する。なお、図80は、本実施形態におけるバックアップ復帰初期化処理の手順を示すフローチャートである。
[Backup restoration initialization processing]
Next, the backup restoration initialization process performed in S227 during the initialization process (see FIG. 79) will be described with reference to FIG. FIG. 80 is a flowchart illustrating the procedure of the backup restoration initialization process according to the present embodiment.

まず、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータの整合性チェック処理を行う(S231)。このゲームデータの整合性チェック処理では、ゲームデータのサム値判定、プログラムバージョン及びマジックコード(一般的にはマジックナンバーと呼ばれるもの)のチェック、サムチェック等の処理が行われる。なお、「ゲームデータ」とは、コマンド内のパラメータの情報などが含まれ、ホスト制御回路210で行われる各種抽選処理やアニメーションリクエスト構築処理などで参照されるデータの構造体(記憶領域又は変数の集合体)のことをいう。また、後述のように、「ゲームデータ」には、各種抽選処理の抽選結果の情報(例えば演出パターン等)もまた登録される。   First, the host control circuit 210 performs a consistency check process of the game data stored in the backup area of the SRAM 210b (S231). In the game data consistency check processing, processing such as determination of a game data sum value, check of a program version and a magic code (generally called a magic number), and sum check are performed. The “game data” includes information on parameters in the command and the like, and is referred to in various lottery processes and animation request construction processes performed by the host control circuit 210 and the like. (Aggregate). As will be described later, information (for example, effect patterns, etc.) of lottery results of various lottery processes is also registered in the “game data”.

次いで、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータに整合性があるか否かを判別する(S232)。この処理では、ホスト制御回路210は、ゲームデータが破損していないか否かを判別している。   Next, the host control circuit 210 determines whether the game data stored in the backup area of the SRAM 210b has consistency (S232). In this process, the host control circuit 210 determines whether or not the game data has been damaged.

S232において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S232がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。   In S232, if the host control circuit 210 determines that the game data is consistent (if S232 is YES), the host control circuit 210 performs the processing of S236 described below.

一方、S232において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S232がNO判定の場合)、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータの整合性チェック処理を行う(S233)。次いで、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータに整合性があるか否かを判別する(S234)。   On the other hand, in S232, when the host control circuit 210 determines that the game data is not consistent (when S232 is NO), the host control circuit 210 determines whether the game data stored in the mirroring area in the SRAM 210b is consistent. A sex check process is performed (S233). Next, the host control circuit 210 determines whether the game data stored in the mirroring area in the SRAM 210b has consistency (S234).

S234において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S234がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。   In S234, if the host control circuit 210 determines that the game data is consistent (if S234 is YES), the host control circuit 210 performs the processing of S236 described below.

一方、S234において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S234がNO判定の場合)、ホスト制御回路210は、ゲームデータ初期化処理(RAMクリア時)を行う(S235)。この処理では、ホスト制御回路210は、ゲームデータが記憶されているRAM領域をクリアする際の初期化処理を行う。具体的には、ホスト制御回路210は、変数等を初期化してゲームデータを初期値に戻す(ゲームデータを完全初期化する)。   On the other hand, in S234, when the host control circuit 210 determines that the game data is inconsistent (NO in S234), the host control circuit 210 performs a game data initialization process (when the RAM is cleared) ( S235). In this process, the host control circuit 210 performs an initialization process when clearing the RAM area where the game data is stored. Specifically, the host control circuit 210 initializes variables and the like and returns game data to initial values (completely initializes game data).

S235の処理後、又は、S232或いはS234がYES判定の場合、ホスト制御回路210は、ゲームデータ初期化処理(電源オン時)を行う(S236)。   After the process of S235, or when S232 or S234 is YES, the host control circuit 210 performs a game data initialization process (when the power is turned on) (S236).

なお、この際、S236の処理がS232の処理後に行われた場合には、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されているゲームデータの復帰処理を行う。S236の処理がS234の処理後に行われた場合には、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されているゲームデータの復帰処理を行う。また、S236の処理がS235の処理後に行われた場合には、ホスト制御回路210は、完全初期化されたゲームデータ(初期値)の復帰処理を行う。   At this time, if the process of S236 is performed after the process of S232, the host control circuit 210 performs a process of restoring the game data stored in the backup area of the SRAM 210b. When the process of S236 is performed after the process of S234, the host control circuit 210 performs a process of restoring the game data stored in the mirroring area in the SRAM 210b. When the process of S236 is performed after the process of S235, the host control circuit 210 performs a process of restoring completely initialized game data (initial values).

次いで、ホスト制御回路210は、S236の処理により復帰させたゲームデータをSRAM210bにバックアップする(S237)。そして、S237の処理後、ホスト制御回路210は、バックアップ復帰初期化処理を終了する。   Next, the host control circuit 210 backs up the game data restored by the processing of S236 in the SRAM 210b (S237). Then, after the processing of S237, the host control circuit 210 ends the backup restoration initialization processing.

[役物制御初期化処理]
次に、図81を参照して、初期化処理(図79参照)中のS227で行う役物制御初期化処理について説明する。図81は、本実施形態における役物制御初期化処理の手順を示すフローチャートである。なお、この処理では、図77で説明した副制御メイン処理中の役物制御処理(S211)において、使用される各種設定の初期化処理を行う。
[Accessory control initialization processing]
Next, the accessory control initialization process performed in S227 during the initialization process (see FIG. 79) will be described with reference to FIG. FIG. 81 is a flowchart illustrating the procedure of the accessory control initialization process according to the present embodiment. In this processing, initialization processing of various settings used in the accessory control processing (S211) in the sub-control main processing described with reference to FIG. 77 is performed.

まず、ホスト制御回路210は、役物20の動作回数に「0」をセットする(S241)。次いで、ホスト制御回路210は、役物20を駆動するモータ272が初期位置にあるか否かを判別する(S242)。なお、この判定処理は、モータ272が初期位置にあるか否かを判別するために設けられた図示しないセンサの検出結果に基づいて行われる。   First, the host control circuit 210 sets “0” to the number of operations of the accessory 20 (S241). Next, the host control circuit 210 determines whether the motor 272 for driving the accessory 20 is at the initial position (S242). This determination process is performed based on the detection result of a sensor (not shown) provided for determining whether the motor 272 is at the initial position.

S242において、ホスト制御回路210が、モータ272が初期位置にあると判別した場合(S242がYES判定の場合)、ホスト制御回路210は、使用する全てのモータ272に対してS242の判定処理が行われたか否かを判別する(S243)。   In S242, if the host control circuit 210 determines that the motor 272 is at the initial position (if S242 is YES), the host control circuit 210 performs the determination processing of S242 for all the motors 272 to be used. It is determined whether or not it has been touched (S243).

S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われていないと判別した場合(S243がNO判定の場合)、ホスト制御回路210は、処理をS241に戻し、S241以降の処理を繰り返す。   In S243, when the host control circuit 210 determines that the determination process of S242 has not been performed on all the motors 272 to be used (when S243 is NO), the host control circuit 210 proceeds to S241. The process returns to step S241 and the process from step S241 is repeated.

一方、S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われたと判別した場合(S243がYES判定の場合)、ホスト制御回路210は、電源投入時処理を行う(S244)。S244の処理では、ホスト制御回路210は、電源投入時おいて、役物20の動作確認処理を行う。具体的には、ホスト制御回路210は、役物20を最大可動域まで又は予め定められた可動域まで移動させ、その後、役物20を初期位置に戻す。そして、S244の処理後、ホスト制御回路210は、後述のS249の処理を行う。   On the other hand, in S243, when the host control circuit 210 determines that the determination process of S242 has been performed on all the motors 272 to be used (when S243 is YES), the host control circuit 210 executes the power-on process. Is performed (S244). In the process of S244, the host control circuit 210 performs an operation check process of the accessory 20 when the power is turned on. Specifically, the host control circuit 210 moves the accessory 20 to the maximum movable range or a predetermined movable range, and thereafter returns the accessory 20 to the initial position. Then, after the processing of S244, the host control circuit 210 performs the processing of S249 described later.

ここで、再度、S242の処理に戻って、S242において、ホスト制御回路210が、モータ272が初期位置にないと判別した場合(S242がNO判定の場合)、ホスト制御回路210は、動作回数が10回以上であるか否かを判別する(S245)。なお、この処理では、検査対象のモータ272に動作停止させるほどの異常(エラー)が発生しているか否かを判定するが、このエラー判定の閾値となる動作回数は10回に限定されず、任意に設定することができる。   Here, returning to the process of S242 again, in S242, when the host control circuit 210 determines that the motor 272 is not at the initial position (when S242 is NO), the host control circuit 210 It is determined whether or not the number is 10 or more (S245). In this process, it is determined whether or not an abnormality (error) has occurred enough to stop the operation of the motor 272 to be inspected. However, the number of operations that becomes the threshold value for this error determination is not limited to ten. It can be set arbitrarily.

S245において、ホスト制御回路210が、動作回数が10回以上であると判別した場合(S245がYES判定の場合)、ホスト制御回路210は、エラーが発生したモータ272(エラーモータ)の動作停止を設定する(S246)。そして、S246の処理後、ホスト制御回路210は、後述のS249の処理を行う。   In S245, if the host control circuit 210 determines that the number of operations is 10 or more (if S245 is YES), the host control circuit 210 stops the operation of the motor 272 (error motor) in which the error has occurred. It is set (S246). Then, after the processing of S246, the host control circuit 210 performs the processing of S249 described later.

一方、S245において、ホスト制御回路210が、動作回数が10回以上でないと判別した場合(S245がNO判定の場合)、ホスト制御回路210は、検査対象のモータ272を駆動して初期位置に移動させる(S247)。次いで、ホスト制御回路210は、動作回数に「1」を加算する(S248)。そして、S248の処理後、ホスト制御回路210は、処理をS242に戻し、S242以降の処理を繰り返す。   On the other hand, in S245, when the host control circuit 210 determines that the number of operations is not 10 or more (if S245 is NO), the host control circuit 210 drives the motor 272 to be inspected and moves to the initial position. (S247). Next, the host control circuit 210 adds “1” to the number of operations (S248). Then, after the processing in S248, the host control circuit 210 returns the processing to S242, and repeats the processing from S242.

S244又はS246の処理後、ホスト制御回路210は、エラーモータの動作停止を検出したか否かを判別する(S249)。   After the processing of S244 or S246, the host control circuit 210 determines whether or not the operation stop of the error motor is detected (S249).

S249において、ホスト制御回路210が、エラーモータの動作停止を検出していないと判別した場合(S249がNO判定の場合)、ホスト制御回路210は、動作状態をコマンド受信待機状態に移行させる(S250)。そして、S250の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。   In S249, when the host control circuit 210 determines that the operation stop of the error motor has not been detected (NO in S249), the host control circuit 210 shifts the operation state to the command reception standby state (S250). ). Then, after the processing of S250, the host control circuit 210 ends the accessory control initialization processing.

一方、S249において、ホスト制御回路210が、エラーモータの動作停止を検出したと判別した場合(S249がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不可の状態をセットする(S251)。なお、本実施形態では、役物リクエストは、ホスト制御回路210により実行される役物制御に関する処理間において受け渡される。   On the other hand, in S249, when the host control circuit 210 determines that the operation stop of the error motor has been detected (YES in S249), the host control circuit 210 sets a state in which the transfer of the accessory request is not possible (S249). S251). In the present embodiment, the accessory request is passed between processes related to the accessory control executed by the host control circuit 210.

次いで、ホスト制御回路210は、電源が再投入されて、役物20の初期化処理が行われるまでモータ停止させる状態をセットする(S252)。そして、S252の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。   Next, the host control circuit 210 sets a state in which the motor is stopped until the power is turned on again and the initialization processing of the accessory 20 is performed (S252). Then, after the processing of S252, the host control circuit 210 ends the accessory control initialization processing.

[LED登録処理]
次に、図82を参照して、初期化処理(図79参照)中のS227で行うLED登録処理について説明する。なお、図82は、本実施形態におけるLED登録処理の手順を示すフローチャートである。
[LED registration process]
Next, the LED registration process performed in S227 during the initialization process (see FIG. 79) will be described with reference to FIG. FIG. 82 is a flowchart showing the procedure of the LED registration process in the present embodiment.

まず、ホスト制御回路210は、使用するLED281のチャンネルのハード情報を登録する(S261)。具体的には、ホスト制御回路210は、使用する各SPIのチャンネル開始ポート番号、チャンネル終了ポート番号及びチャンネル開始アドレスの設定を行う。   First, the host control circuit 210 registers hardware information of the channel of the LED 281 to be used (S261). Specifically, the host control circuit 210 sets a channel start port number, a channel end port number, and a channel start address of each SPI to be used.

次いで、ホスト制御回路210は、使用するLEDドライバ280の情報設定を行う(S262)。具体的には、ホスト制御回路210は、LEDドライバ280にデータテーブル(LED281の点灯パターンの総数、LEDドライバ280に出力される輝度値に対応する情報テーブルなど)を登録する。そして、S262の処理後、ホスト制御回路210は、LED登録処理を終了する。   Next, the host control circuit 210 performs information setting of the LED driver 280 to be used (S262). Specifically, the host control circuit 210 registers a data table (such as an information table corresponding to the total number of lighting patterns of the LED 281 and a luminance value output to the LED driver 280) in the LED driver 280. Then, after the processing of S262, the host control circuit 210 ends the LED registration processing.

[操作手段入力処理]
次に、図83〜図85を参照して、副制御メイン処理(図77参照)中のS203で行う操作手段入力処理について説明する。なお、図83は、本実施形態における操作手段入力処理の動作概要を示す図である。また、図84は、本実施形態の操作手段入力処理内で行われる操作入力タイマ割込処理の手順を示すフローチャートであり、図85は、操作手段入力処理内で行われる操作入力情報取得処理の手順を示すフローチャートである。
[Operation means input processing]
Next, with reference to FIGS. 83 to 85, the operation unit input process performed in S203 in the sub-control main process (see FIG. 77) will be described. FIG. 83 is a diagram showing an outline of the operation of the operation means input processing in the present embodiment. FIG. 84 is a flowchart showing a procedure of an operation input timer interruption process performed in the operation unit input process of the present embodiment. FIG. 85 is a flowchart of the operation input information acquisition process performed in the operation unit input process. It is a flowchart which shows a procedure.

本実施形態の操作手段入力処理では、パチンコ遊技機1に設けられた図示しない各種操作手段(例えば、ボタン、ジョグダイヤル等)に対して遊技者により演出に関する所定操作が行われた場合、図83に示すように、該所定操作に対応する信号(図83中の入力信号)が操作手段のドライバからホスト制御回路210に出力される。そして、ホスト制御回路210は、入力信号に基づいて、遊技者の所定操作による入力状態の情報を取得する。   In the operation means input process of the present embodiment, when a player performs a predetermined operation related to an effect on various operation means (for example, buttons, a jog dial, and the like) provided in the pachinko gaming machine 1, the operation shown in FIG. As shown, a signal (input signal in FIG. 83) corresponding to the predetermined operation is output from the driver of the operation means to the host control circuit 210. Then, the host control circuit 210 acquires information on an input state by a predetermined operation of the player based on the input signal.

操作手段入力処理内では、1msec周期のタイマ割込処理(測定用タイマ更新処理)として行われる操作入力タイマ割込処理と、予め設定されたFPS周期(例えば、16.7msecや33.3msec)で行われる操作入力情報取得処理とが行われる。以下に、操作入力タイマ割込処理及び操作入力情報取得処理の具体的な手順を、それぞれ図84及び図85のフローチャートを参照しながら説明する。   In the operation means input processing, an operation input timer interrupt processing performed as a timer interrupt processing (measurement timer update processing) with a 1 msec cycle and a preset FPS cycle (for example, 16.7 msec or 33.3 msec). The operation input information acquisition process to be performed is performed. Hereinafter, specific procedures of the operation input timer interrupt processing and the operation input information acquisition processing will be described with reference to the flowcharts of FIGS. 84 and 85, respectively.

(1)操作入力タイマ割込処理
操作入力タイマ割込処理では、まず、ホスト制御回路210は、図84に示すように、操作手段のドライバから操作入力信号の入力があるか否かを判別する(S271)。
(1) Operation input timer interrupt processing In the operation input timer interrupt processing, first, as shown in FIG. 84, the host control circuit 210 determines whether or not an operation input signal is input from the driver of the operation means. (S271).

S271において、ホスト制御回路210が、操作入力信号の入力がないと判別した場合(S271がNO判定の場合)、ホスト制御回路210は、操作入力タイマ割込処理を終了する。   In S271, when the host control circuit 210 determines that there is no input of an operation input signal (when S271 is NO), the host control circuit 210 ends the operation input timer interrupt processing.

一方、S271において、ホスト制御回路210が、操作入力信号の入力があると判別した場合(S271がYES判定の場合)、ホスト制御回路210は、操作入力信号に基づいて、操作入力状態を判断し、操作入力状態の情報をサブワークRAM210aに格納する(S272)。そして、S272の処理後、ホスト制御回路210は、操作入力タイマ割込処理を終了する。   On the other hand, in S271, when the host control circuit 210 determines that an operation input signal has been input (when S271 is YES), the host control circuit 210 determines an operation input state based on the operation input signal. Then, the information of the operation input state is stored in the subwork RAM 210a (S272). Then, after the processing of S272, the host control circuit 210 ends the operation input timer interrupt processing.

(2)操作入力情報取得処理
操作入力情報取得処理では、ホスト制御回路210は、図85に示すように、サブワークRAM210aを参照し、操作入力状態の情報がサブワークRAM210aに格納されていれば、該操作入力状態の情報を取得する(S281)。そして、S281の処理後、ホスト制御回路210は、操作入力情報取得処理を終了する。
(2) Operation Input Information Acquisition Processing In the operation input information acquisition processing, as shown in FIG. 85, the host control circuit 210 refers to the subwork RAM 210a, and if information on the operation input state is stored in the subwork RAM 210a. Then, information on the operation input state is acquired (S281). Then, after the processing of S281, the host control circuit 210 ends the operation input information acquisition processing.

なお、S281の処理では、例えば、操作入力がボタンに対する操作入力である場合には、操作されたボタンの種別や押下回数などの情報が、操作入力状態の情報として取得される。また、例えば、操作入力がジョグダイヤルに対する操作入力である場合には、ジョグダイヤルの回転方向、回転角度、回転速度等の情報が操作入力状態の情報として取得される。そして、S281で取得された操作入力状態の情報は、操作手段に対する遊技者の操作入力に基づいて実行される演出の内容(演出のエフェクトなど)を決定(設定)する際に使用される。   In the process of S281, for example, when the operation input is an operation input to a button, information such as the type of the operated button and the number of times of pressing is acquired as information of the operation input state. Further, for example, when the operation input is an operation input to the jog dial, information such as a rotation direction, a rotation angle, and a rotation speed of the jog dial is acquired as information of the operation input state. Then, the information on the operation input state acquired in S281 is used when determining (setting) the content of the effect (effect of the effect and the like) executed based on the player's operation input to the operation means.

[メイン・サブ間コマンド制御処理]
次に、図86及び図87を参照して、副制御メイン処理(図77参照)中のS204で行うメイン・サブ間コマンド制御処理について説明する。なお、図86は、本実施形態のメイン・サブ間コマンド制御処理内で行われるコマンド受信処理の手順を示すフローチャートであり、図87は、メイン・サブ間コマンド制御処理内で行われる受信データ記憶処理の手順を示すフローチャートである。
[Main / sub command control processing]
Next, with reference to FIG. 86 and FIG. 87, a description will be given of the main-sub command control process performed in S204 during the sub-control main process (see FIG. 77). FIG. 86 is a flowchart showing a procedure of a command receiving process performed in the main-sub command control process of the present embodiment. FIG. 87 is a flowchart showing received data storage performed in the main-sub command control process. It is a flowchart which shows the procedure of a process.

本実施形態では、主制御回路70(メインCPU71)から副制御回路200(ホスト制御回路210)にコマンドが送信され、該コマンドをホスト制御回路210が受信すると、ホスト制御回路210は、メイン・サブ間コマンド制御処理を割込処理として行う。そして、メイン・サブ間コマンド制御処理内では、コマンド受信時の割込処理として行われるコマンド受信処理と、該コマンド受信処理の後に実行される受信データ記憶処理とが行われる。以下に、コマンド受信処理及び受信データ記憶処理の具体的な手順を、それぞれ図86及び図87のフローチャートを参照しながら説明する。   In the present embodiment, when a command is transmitted from the main control circuit 70 (main CPU 71) to the sub control circuit 200 (host control circuit 210), and the command is received by the host control circuit 210, the host control circuit 210 The inter-command control process is performed as an interrupt process. Then, in the main-sub command control process, a command reception process performed as an interrupt process at the time of command reception and a received data storage process performed after the command reception process are performed. Hereinafter, specific procedures of the command receiving process and the received data storing process will be described with reference to the flowcharts of FIGS. 86 and 87, respectively.

(1)コマンド受信処理(受信割込処理)
コマンド受信処理では、まず、ホスト制御回路210は、主制御回路70から送信されたコマンドを受信すると、図86に示すように、コマンド受信エラーが発生したか否かを判別する(S291)。
(1) Command reception processing (reception interrupt processing)
In the command receiving process, first, upon receiving the command transmitted from the main control circuit 70, the host control circuit 210 determines whether or not a command reception error has occurred as shown in FIG. 86 (S291).

S291において、ホスト制御回路210が、コマンド受信エラーが発生していないと判別した場合(S291がNO判定の場合)、ホスト制御回路210は、後述のS293の処理を行う。一方、S291において、ホスト制御回路210が、コマンド受信エラーが発生したと判別した場合(S291がYES判定の場合)、ホスト制御回路210は、エラー情報の設定処理を行う(S292)。   In S291, when the host control circuit 210 determines that no command reception error has occurred (NO in S291), the host control circuit 210 performs the processing of S293 described later. On the other hand, in S291, when the host control circuit 210 determines that a command reception error has occurred (YES in S291), the host control circuit 210 performs error information setting processing (S292).

S292の処理後又はS291がNO判定の場合、ホスト制御回路210は、コマンドデータ受信処理を行う(S293)。この処理では、ホスト制御回路210は、受信したコマンドデータをホスト制御回路210内のリングバッファ(図34参照)に書き込む。なお、コマンド受信エラーが発生し、S292においてエラー情報がセットされている場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。そして、S293の処理後、ホスト制御回路210は、コマンド受信処理を終了する。   After the processing of S292 or when the determination of S291 is NO, the host control circuit 210 performs a command data reception processing (S293). In this process, the host control circuit 210 writes the received command data into a ring buffer (see FIG. 34) in the host control circuit 210. If a command reception error has occurred and the error information has been set in S292, the set information of the received command data and error information is written to the ring buffer. Then, after the processing of S293, the host control circuit 210 ends the command receiving processing.

(2)受信データ記憶処理
受信データ記憶処理では、ホスト制御回路210は、図86に示すように、上述のコマンド受信処理でリングバッファに書き込まれた受信コマンドデータをサブワークRAM210aに格納する(S301)。この処理により、受信コマンドがサブワークRAM210aに記憶される。なお、この処理では、受信コマンドデータは、1バイトずつ、リングバッファからサブワークRAM210aに転送される。
(2) Received Data Storage Processing In the received data storage processing, as shown in FIG. 86, the host control circuit 210 stores the received command data written in the ring buffer in the above-described command reception processing in the subwork RAM 210a (S301). ). By this processing, the received command is stored in the subwork RAM 210a. In this process, the received command data is transferred from the ring buffer to the subwork RAM 210a one byte at a time.

そして、S301の処理後、ホスト制御回路210は、受信データ記憶処理を終了する。   Then, after the processing in S301, the host control circuit 210 ends the received data storage processing.

[コマンド解析処理]
次に、図88を参照して、副制御メイン処理(図77参照)中のS205で行うコマンド解析処理について説明する。図88は、本実施形態におけるコマンド解析処理の手順を示すフローチャートである。なお、以下に説明するコマンド解析処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、コマンド解析処理を行う手段(コマンド解析手段)も兼ねる。
[Command analysis processing]
Next, the command analysis processing performed in S205 in the sub-control main processing (see FIG. 77) will be described with reference to FIG. FIG. 88 is a flowchart showing the procedure of the command analysis processing in this embodiment. The command analysis processing described below is controlled by the host control circuit 210 (sub-control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also functions as a command analysis unit (command analysis unit).

まず、ホスト制御回路210は、サブワークRAM210aに格納された受信コマンドデータを取得する(S311)。なお、この際、受信コマンドデータに対応付けられたエラー情報がある場合には、ホスト制御回路210は、該受信コマンドデータを破棄する。   First, the host control circuit 210 acquires the received command data stored in the sub work RAM 210a (S311). At this time, if there is error information associated with the received command data, the host control circuit 210 discards the received command data.

次いで、ホスト制御回路210は、受信したコマンドの種別を特定する(S312)。また、この処理では、ホスト制御回路210は、特定したコマンド種別の情報をサブワークRAM210aに保存する。なお、コマンド種別は、上述のように、各コマンドのコマンド種別部(先頭バイト領域)に格納された情報(予め設定された値)に基づいて特定される(図27〜図32参照)。例えば、受信したコマンドがデモ表示コマンドである場合には、S312の処理において、コマンド種別「80H」が、サブワークRAM210aに格納される。   Next, the host control circuit 210 specifies the type of the received command (S312). In this process, the host control circuit 210 stores information on the specified command type in the subwork RAM 210a. As described above, the command type is specified based on the information (preset value) stored in the command type portion (first byte area) of each command (see FIGS. 27 to 32). For example, if the received command is a demo display command, the command type “80H” is stored in the subwork RAM 210a in the process of S312.

次いで、ホスト制御回路210が、S312のコマンド種別の特定処理において受信したコマンドと対応するコマンド種別がないと判断した場合、ホスト制御回路210は、該受信コマンドデータを破棄する(S313)。次いで、ホスト制御回路210は、受信コマンドデータに含まれるパラメータ数を確認し、該パラメータ数が特定されたコマンド種別に対応するパラメータ数と異なる場合には、該受信コマンドデータを破棄する(S314)。   Next, when the host control circuit 210 determines that there is no command type corresponding to the command received in the command type specifying process in S312, the host control circuit 210 discards the received command data (S313). Next, the host control circuit 210 checks the number of parameters included in the received command data, and if the number of parameters is different from the number of parameters corresponding to the specified command type, discards the received command data (S314). .

次いで、ホスト制御回路210は、コマンドパラメータチェック処理を行う(S315)。この処理では、ホスト制御回路210は、コマンド毎に設定されている各種パラメータ(図28〜図32参照)内の情報(以下、コマンドパラメータという)の内容をチェックする。具体的には、ホスト制御回路210は、例えば、パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行う。なお、コマンドパラメータチェック処理の詳細については、後述の図89を参照しながら後で説明する。   Next, the host control circuit 210 performs a command parameter check process (S315). In this process, the host control circuit 210 checks the contents of information (hereinafter referred to as command parameters) in various parameters (see FIGS. 28 to 32) set for each command. Specifically, for example, the host control circuit 210 checks the always-zero area provided in a predetermined bit area in the parameter, checks the effective range of each data stored in the parameter, and checks the stored data. Check the combination. The details of the command parameter check process will be described later with reference to FIG. 89 described later.

次いで、ホスト制御回路210は、受信コマンドに含まれるコマンドパラメータが正常であるか否かを判別する(S316)。この判別処理では、ホスト制御回路210は、S315のコマンドパラメータチェック処理の結果に基づいて、コマンドパラメータが正常であるか否か(コマンドの有効性の有無)を判別する。   Next, the host control circuit 210 determines whether or not the command parameters included in the received command are normal (S316). In this determination process, the host control circuit 210 determines whether the command parameter is normal (the validity of the command) based on the result of the command parameter check process in S315.

S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常でないと判別した場合(S316がNO判定の場合)、ホスト制御回路210は、該受信コマンドのデータを破棄する(S317)。そして、S317の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図77参照)のS206に移す。   In S316, when the host control circuit 210 determines that the command parameter included in the received command is not normal (NO in S316), the host control circuit 210 discards the data of the received command (S317). Then, after the processing of S317, the host control circuit 210 ends the command analysis processing, and moves the processing to S206 of the sub-control main processing (see FIG. 77).

一方、S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常であると判別した場合(S316がYES判定の場合)、ホスト制御回路210は、コマンドパラメータ(ゲームステータス等の情報)をゲームデータに反映(登録)させる(S318)。また、この処理では、コマンドパラメータが反映されたゲームデータをサブワークRAM210a内の所定領域に格納する。   On the other hand, when the host control circuit 210 determines in S316 that the command parameters included in the received command are normal (YES in S316), the host control circuit 210 returns the command parameters (information such as game status). Is reflected (registered) in the game data (S318). In this process, the game data reflecting the command parameters is stored in a predetermined area in the subwork RAM 210a.

次いで、ホスト制御回路210は、サブ抽選処理を行う(S319)。この処理では、ホスト制御回路210は、演出用の各種乱数値を取得し、受信したコマンドのコマンド種別に対応する演出内容の決定に係る抽選処理を行う。   Next, the host control circuit 210 performs a sub-lottery process (S319). In this process, the host control circuit 210 acquires various random numbers for effects, and performs a lottery process for determining the effect contents corresponding to the command type of the received command.

例えば、受信したコマンドが特別図柄演出開始コマンドである場合には、ホスト制御回路210は、変動演出テーブル(図24参照)を用いた抽選処理により、変動演出パターン(「EN00」〜「EN44」)を決定する。また、例えば、受信したコマンドが保留加算コマンドである場合には、ホスト制御回路210は、保留演出テーブル(図25参照)を用いた抽選処理により、保留用図柄の色変化演出に係る演出パターン(「HE00」〜「HE19」)を決定するとともに、先読み演出テーブル(図26参照)を用いた抽選処理により、先読み演出に係る演出パターン(「SE00」〜「SE19」)を決定する。   For example, if the received command is a special symbol effect start command, the host control circuit 210 performs a variable effect pattern (“EN00” to “EN44”) by a lottery process using the variable effect table (see FIG. 24). To determine. Further, for example, when the received command is the hold addition command, the host control circuit 210 performs the lottery process using the hold effect table (see FIG. 25), and performs the effect pattern (color change effect of the design for hold). "HE00" to "HE19") are determined, and the effect patterns ("SE00" to "SE19") related to the prefetch effect are determined by a lottery process using the prefetch effect table (see FIG. 26).

また、S319の処理では、ホスト制御回路210は、サブ抽選処理の抽選結果(例えば、上述した各種演出パターンの情報)をサブワークRAM210a内の所定領域に格納する。   In the process of S319, the host control circuit 210 stores the lottery result of the sub-lottery process (for example, information on the various effect patterns described above) in a predetermined area in the sub-work RAM 210a.

次いで、ホスト制御回路210は、S319のサブ抽選処理により得られた抽選結果をサブワークRAM210aに格納されたゲームデータに反映(登録)させる(S320)。   Next, the host control circuit 210 reflects (registers) the lottery result obtained by the sub-lottery process in S319 on the game data stored in the sub-work RAM 210a (S320).

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータのバックアップ処理を行う(S321)。この処理により、ゲームデータが、SRAM210b内の所定領域及びそのミラーリング領域に保存される。なお、この処理でバックアップされたゲームデータは、上述したバックアップ復帰初期化処理(図80参照)において、ゲームデータが破損している場合に参照される。そして、S321の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図77参照)のS206に移す。   Next, the host control circuit 210 performs backup processing of the game data stored in the subwork RAM 210a (S321). By this process, the game data is stored in a predetermined area in the SRAM 210b and its mirroring area. The game data backed up in this process is referred to when the game data is damaged in the above-described backup restoration initialization process (see FIG. 80). Then, after the processing of S321, the host control circuit 210 ends the command analysis processing, and moves the processing to S206 of the sub-control main processing (see FIG. 77).

なお、本実施形態では、上述のように、コマンド解析処理において、受信コマンドの破棄処理が行われる場合もあるが、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが全く送信されていない場合には、アニメーションリクエストが生成されないので、表示装置13の表示画面には、真っ黒な画像が表示される。一方、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが送信されている場合には、破棄した受信コマンドに基づくアニメーションリクエストは生成されず、表示装置13の表示画面には、破棄した受信コマンドの前のコマンドに基づくアニメーションリクエストにより生成された画像が維持して表示される。   In the present embodiment, as described above, in the command analysis process, the received command may be discarded. However, the command is completely transmitted from the main CPU 71 to the host control circuit 210 before the discarded received command. Otherwise, no animation request is generated, and a black image is displayed on the display screen of the display device 13. On the other hand, when a command is transmitted from the main CPU 71 to the host control circuit 210 before the discarded received command, an animation request based on the discarded received command is not generated, and the display screen of the display device 13 displays the discarded command. The image generated by the animation request based on the command before the received command is maintained and displayed.

[コマンドパラメータチェック処理]
次に、図89を参照して、コマンド解析処理(図88参照)中のS315で行うコマンドパラメータチェック処理について説明する。なお、図89は、本実施形態におけるコマンドパラメータチェック処理の手順を示すフローチャートである。
[Command parameter check processing]
Next, the command parameter check process performed in S315 during the command analysis process (see FIG. 88) will be described with reference to FIG. FIG. 89 is a flowchart showing the procedure of the command parameter check process in this embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別を取得し、受信コマンドのコマンド種別に対応するチェック項目(マスキング)を設定する(S331)。   First, the host control circuit 210 acquires the command type stored in the subwork RAM 210a, and sets a check item (masking) corresponding to the command type of the received command (S331).

次いで、ホスト制御回路210は、受信コマンドに含まれる全ての常時0領域の情報をチェックする(S332)。なお、この処理において、ホスト制御回路210が、1以上の常時0領域において「0」以外の情報が格納されていることを検出した場合、ホスト制御回路210は、該受信コマンドを破棄する。また、解析対象の受信コマンドに常時0領域が設けられていない場合には、S332の処理は行われない。   Next, the host control circuit 210 checks information of all the always 0 areas included in the received command (S332). In this process, when the host control circuit 210 detects that information other than “0” is stored in one or more always-zero areas, the host control circuit 210 discards the received command. If the received command to be analyzed does not always include the 0 area, the process of S332 is not performed.

次いで、ホスト制御回路210は、受信コマンドに含まれる各情報の値が対応する所定の範囲内の値であるか否かをチェックする(S333)。本実施形態では、受信コマンドのパラメータフィールド部に格納された情報の値は、予め所定の範囲(有効範囲)内の値となるように定義されている。例えば、第1電断復帰コマンド(図30参照)の第2パラメータの格納領域(「b0」〜「b7」の8ビットの領域)には、特別停止図柄指定情報が格納されているが、この特別停止図柄指定情報の値の有効範囲は「0x00」〜「0x20」に設定されている。そして、この処理において、ホスト制御回路210が、受信コマンドに含まれる1以上の情報において、その値が対応する所定の範囲内の値でないと判断した場合には、ホスト制御回路210は、該受信コマンドを破棄する。   Next, the host control circuit 210 checks whether or not the value of each information included in the received command is within a corresponding predetermined range (S333). In the present embodiment, the value of the information stored in the parameter field portion of the received command is defined in advance to be a value within a predetermined range (effective range). For example, the special stop symbol designating information is stored in the storage area (the 8-bit area of “b0” to “b7”) of the second parameter of the first power interruption return command (see FIG. 30). The valid range of the value of the special stop symbol designation information is set to “0x00” to “0x20”. Then, in this process, when the host control circuit 210 determines that the value of one or more information included in the received command is not a value within the corresponding predetermined range, the host control circuit 210 Discard the command.

次いで、ホスト制御回路210は、受信コマンドに含まれる各種情報の組合せをチェックする(S334)。本実施形態では、受信コマンドに含まれる各情報の値が対応する有効範囲内の値であっても、コマンドに含まれる各種情報の組合せに矛盾が発生する場合には、ホスト制御回路210は、該受信コマンドを破棄する。例えば、受信コマンドが特別図柄演出開始コマンドである場合、その受信コマンドに含まれるゲームステータスの情報が「小当り」を示し、図柄指定コマンドの情報が大当り図柄であるときには、コマンド内の情報の組合せに矛盾が発生しているので、ホスト制御回路210は、受信した特別図柄演出開始コマンドを破棄する。   Next, the host control circuit 210 checks a combination of various information included in the received command (S334). In the present embodiment, even if the value of each information included in the received command is a value within the corresponding effective range, if a contradiction occurs in a combination of various types of information included in the command, the host control circuit 210 The received command is discarded. For example, when the received command is a special symbol effect start command, the game status information included in the received command indicates “small hit”, and when the symbol designating command information is a big hit symbol, a combination of information in the command is used. Therefore, the host control circuit 210 discards the received special symbol effect start command.

そして、S334の処理後、ホスト制御回路210は、コマンドパラメータチェック処理を終了し、処理をコマンド解析処理(図88参照)のS316に移す。   Then, after the processing of S334, the host control circuit 210 ends the command parameter check processing, and moves the processing to S316 of the command analysis processing (see FIG. 88).

なお、本実施形態では、上述のように、コマンドパラメータチェック処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S332の常時0領域のチェック処理を行う手段(第1コマンド判定手段)、S333の受信コマンドに含まれる各情報の値の有効性のチェック処理を行う手段(第2コマンド判定手段)、及び、S334の受信コマンドに含まれる各種情報の組合せのチェック処理を行う手段(第3コマンド判定手段)も兼ねる。   In the present embodiment, as described above, the command parameter check processing is controlled by the host control circuit 210 (sub-control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) performs a check process (first command determination unit) of the always 0 area in S332, and checks the validity of the value of each information included in the received command in S333. (Third command determining means) and a means (third command determining means) for checking the combination of various types of information included in the received command in S334.

[アニメーションリクエスト構築処理]
次に、図90を参照して、副制御メイン処理(図77参照)中のS206で行うアニメーションリクエスト構築処理について説明する。なお、図90は、本実施形態におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。
[Animation request construction process]
Next, the animation request construction processing performed in S206 in the sub-control main processing (see FIG. 77) will be described with reference to FIG. FIG. 90 is a flowchart showing the procedure of the animation request construction process in the present embodiment.

まず、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S341)。   First, the host control circuit 210 determines whether a command has been received from the main control circuit 70 (S341).

S341において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S341がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S341において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S341がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第1電断復帰コマンド及び第2電断復帰コマンド)を受信したか否かを判別する(S342)。   In S341, if the host control circuit 210 determines that the command has not been received from the main control circuit 70 (if S341 is NO), the host control circuit 210 performs the processing of S352 described later. On the other hand, in S341, when the host control circuit 210 determines that the command has been received from the main control circuit 70 (in the case of YES determination in S341), the host control circuit 210 executes the power interruption recovery command (the first power interruption recovery command). And the second power interruption recovery command) (S342).

S342において、ホスト制御回路210が、電断復帰コマンドを受信していないと判別した場合(S342がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。一方、S342において、ホスト制御回路210が、電断復帰コマンドを受信したと判別した場合(S342がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第2電断復帰コマンド)に含まれるステータス(内部制御状態)の情報が変動状態であるか否かを判別する(S343)。具体的には、ホスト制御回路210は、第2電断復帰コマンド内の第2パラメータに含まれる内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされているか否かを判別する。なお、電断検知時の状態が特別図柄の変動表示中である場合には、S343の処理の時点において、第2電断復帰コマンドの第2パラメータ内の内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされている。   In S342, when the host control circuit 210 determines that the power-off recovery command has not been received (NO in S342), the host control circuit 210 performs the process of S346 described later. On the other hand, in S342, when the host control circuit 210 determines that the power interruption recovery command has been received (when the determination of S342 is YES), the host control circuit 210 transmits the power interruption recovery command (second power interruption recovery command). It is determined whether or not the information of the included status (internal control state) is in a variable state (S343). Specifically, the host control circuit 210 determines whether or not “001” (special symbol variation state) is set in the storage area of the internal control state number included in the second parameter in the second power interruption return command. Determine. If the state at the time of power failure detection is displaying a special symbol in a fluctuating manner, “001” is stored in the storage area of the internal control state number in the second parameter of the second power failure return command at the time of the processing of S343. "(Special symbol fluctuation state) is set.

S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態でないと判別した場合(S343がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。   In S343, when the host control circuit 210 determines that the status information included in the power interruption recovery command is not in a fluctuating state (when S343 is NO), the host control circuit 210 performs the process of S346 described later.

一方、S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態であると判別した場合(S343がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトの生成処理を予約する(S344)。次いで、ホスト制御回路210は、シンプルモードオブジェクト以外の全てのオブジェクト(常駐しているオブジェクトも含む)の終了処理を行う(S345)。そして、S345の処理後、ホスト制御回路210は、後述のS350の処理を行う。   On the other hand, in S343, when the host control circuit 210 determines that the status information included in the power interruption recovery command is in a fluctuating state (when S343 is YES), the host control circuit 210 generates a simple mode object. The process is reserved (S344). Next, the host control circuit 210 performs termination processing of all objects (including resident objects) other than the simple mode object (S345). After the processing of S345, the host control circuit 210 performs the processing of S350 described later.

ここで、再度、S342又はS343の処理に戻って、S342又はS343がNO判定の場合、ホスト制御回路210は、オブジェクトが存在するか否かを判別する(S346)。   Here, returning to the processing of S342 or S343 again, if the determination of S342 or S343 is NO, the host control circuit 210 determines whether or not the object exists (S346).

S346において、ホスト制御回路210が、オブジェクトが存在しないと判別した場合(S346がNO判定の場合)、ホスト制御回路210は、後述のS350の処理を行う。一方、S346において、ホスト制御回路210が、オブジェクトが存在すると判別した場合(S346がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトが存在するか否かを判別する(S347)。   In S346, when the host control circuit 210 determines that the object does not exist (when S346 is NO), the host control circuit 210 performs the processing of S350 described later. On the other hand, in S346, when the host control circuit 210 determines that an object is present (YES in S346), the host control circuit 210 determines whether a simple mode object is present (S347).

S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在しないと判別した場合(S347がNO判定の場合)、ホスト制御回路210は、後述のS349の処理を行う。一方、S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在すると判別した場合(S347がYES判定の場合)、ホスト制御回路210は、特別図柄の変動表示が終了することを示すコマンド(例えば、特別演出停止コマンド、特別図柄当り終了表示コマンド等)を受信したか否かを判別する(S348)。   In S347, when the host control circuit 210 determines that the simple mode object does not exist (if S347 is NO), the host control circuit 210 performs the processing of S349 described later. On the other hand, in S347, when the host control circuit 210 determines that the simple mode object exists (in the case of YES determination in S347), the host control circuit 210 issues a command (for example, It is determined whether or not a special effect stop command, a special symbol end display command, etc.) have been received (S348).

S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信しなかったと判別した場合(S348がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信したと判別した場合(S348がYES判定の場合)、すなわち、シンプルモードオブジェクトを終了する場合、ホスト制御回路210は、後述のS349の処理を行う。   In S348, if the host control circuit 210 determines that the command indicating that the special symbol change display is to be ended has not been received (if S348 is NO), the host control circuit 210 performs the processing of S352 described later. Do. On the other hand, if the host control circuit 210 determines in S348 that the command indicating that the special symbol change display is to be ended has been received (if S348 is YES), that is, if the simple mode object is to be ended, the host The control circuit 210 performs the process of S349 described later.

S347がNO判定の場合又はS348がYES判定の場合、ホスト制御回路210は、既に生成されているオブジェクトの終了処理を行う(S349)。この処理により、不要な演出動作(演出画像再生、役物可動、音声再生などを示すコマンドの生成)が終了する。なお、既に生成されているオブジェクトがシンプルモードオブジェクトである場合には、この処理によりシンプルモードオブジェクトによる演出動作が終了する。   When S347 is determined to be NO or S348 is determined to be YES, the host control circuit 210 performs an end process of the already generated object (S349). By this processing, unnecessary production operation (production of commands indicating reproduction of production image, movable accessory, sound reproduction, etc.) ends. When the already generated object is a simple mode object, the rendering operation by the simple mode object ends by this processing.

S349或いはS345の処理後、又は、S346がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別の情報に基づいて、コマンド種別に対応するオブジェクトを生成する(S350)。なお、S345の処理後にこの処理が行われる場合には、ホスト制御回路210は、S350の処理において、シンプルモードオブジェクトを生成する。また、電源の初期投入時又はシンプルモードオブジェクトの終了時には、ホスト制御回路210は、S350の処理において、常駐型のオブジェクトも生成する。   After the processing of S349 or S345, or when S346 is NO, the host control circuit 210 generates an object corresponding to the command type based on the information of the command type stored in the subwork RAM 210a (S350). If this processing is performed after the processing of S345, the host control circuit 210 generates a simple mode object in the processing of S350. When the power is initially turned on or when the simple mode object ends, the host control circuit 210 also generates a resident type object in the process of S350.

次いで、ホスト制御回路210は、オブジェクトの初期化処理を行う(S351)。この処理では、ホスト制御回路210は、オブジェクトにより使用される記憶領域を初期化する。   Next, the host control circuit 210 performs an object initialization process (S351). In this processing, the host control circuit 210 initializes a storage area used by the object.

S351の処理後、又は、S341或いはS348がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータの情報を参照し、オブジェクト(例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど)に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークRAM210aの所定領域にセットする(S352)。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。   After the processing of S351, or when the determination of S341 or S348 is NO, the host control circuit 210 refers to the information of the game data stored in the subwork RAM 210a, and determines the object (for example, the rendering object, the holding object, the simple mode object). ), And sets the animation request in a predetermined area of the subwork RAM 210a (S352). By this processing, an animation request corresponding to the command reception is generated.

次いで、ホスト制御回路210は、アニメーションリクエストに基づいて、アニメーションリクエストが指定する演出に対応するサウンドリクエスト、ランプリクエスト及び役物リクエストを生成する(S353)。また、この処理では、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエスト、ランプリクエスト及び役物リクエストを、ホスト制御回路210内に設けられたリクエストバッファに一時的に格納する。なお、本実施形態では、リクエストバッファは、例えば、サブワークRAM210a、SDRAM210b等に設けられるが、リクエストバッファの形成場所は特に限定されない。   Next, based on the animation request, the host control circuit 210 generates a sound request, a lamp request, and an accessory request corresponding to the effect specified by the animation request (S353). In this process, the host control circuit 210 transmits the generated sound request, lamp request, and accessory request to the host in order to synchronize the video display operation with the audio reproduction operation, the light emitting operation, and the accessory driving operation. The data is temporarily stored in a request buffer provided in the control circuit 210. In the present embodiment, the request buffer is provided in, for example, the subwork RAM 210a, the SDRAM 210b, or the like, but the location where the request buffer is formed is not particularly limited.

そして、S353の処理後、ホスト制御回路210は、アニメーションリクエスト構築処理を終了し、処理を副制御メイン処理(図77参照)のS207に移す。   Then, after the processing of S353, the host control circuit 210 ends the animation request construction processing, and moves the processing to S207 of the sub-control main processing (see FIG. 77).

なお、本実施形態では、上述のように、アニメーションリクエスト構築処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S350のオブジェクト生成処理を行う手段(処理情報生成手段)、及び、S352のアニメーションリクエストの生成処理を行う手段(演出開始要求作成手段)も兼ねる。   In the present embodiment, as described above, the animation request construction process is controlled by the host control circuit 210 (sub-control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as a means for performing the object generation processing in S350 (processing information generation means) and a means for performing the animation request generation processing in S352 (production effect request generation means). .

[描画制御処理]
次に、図91A及び図91Bを参照して、副制御メイン処理(図77参照)中のS208で行う描画制御処理について説明する。なお、図91Aは、ホスト制御回路210により実行される描画制御処理の手順を示すフローチャートである。また、図91Bは、描画制御処理においてホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230により実行される処理の手順を示すフローチャートである。
[Drawing control processing]
Next, the drawing control process performed in S208 in the sub-control main process (see FIG. 77) will be described with reference to FIGS. 91A and 91B. FIG. 91A is a flowchart illustrating a procedure of a drawing control process performed by the host control circuit 210. FIG. 91B is a flowchart illustrating a procedure of processing performed by the display control circuit 230 when a rendering request is output from the host control circuit 210 to the display control circuit 230 in the rendering control processing.

(1)ホスト制御回路により実行される描画制御処理
まず、ホスト制御回路210は、図91Aに示すように、動画コマンド作成処理を行う(S361)。なお、動画コマンド作成処理の詳細については、後述の図92を参照しながら後で説明する。
(1) Drawing Control Process Executed by Host Control Circuit First, the host control circuit 210 performs a moving image command creation process as shown in FIG. 91A (S361). The details of the moving image command creation processing will be described later with reference to FIG. 92 described later.

次いで、ホスト制御回路210は、動画再生状態の管理処理を行う(S362)。次いで、ホスト制御回路210は、動画コマンド(動画のデコード開始指令)を表示制御回路230に発行(出力)する(S363)。この処理により表示制御回路230の処理が開始される。   Next, the host control circuit 210 performs management processing of the moving image reproduction state (S362). Next, the host control circuit 210 issues (outputs) a moving image command (moving image decoding start command) to the display control circuit 230 (S363). With this process, the process of the display control circuit 230 is started.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されている、前回フレーム(前回の描画制御処理)で生成された描画リクエストを表示制御回路230に発行(出力)する(S364)。表示制御回路230は、この送信された前回フレームの描画リクエストに基づいて、描画処理を行う。   Next, the host control circuit 210 issues (outputs) the drawing request stored in the subwork RAM 210a and generated in the previous frame (previous drawing control processing) to the display control circuit 230 (S364). The display control circuit 230 performs drawing processing based on the transmitted drawing request of the previous frame.

次いで、ホスト制御回路210は、全コマンドリスト作成処理を行う(S365)。この処理により、次回フレームにおいて、表示制御回路230により実行される描画処理で用いられる描画リクエストが生成され、該描画リクエストがサブワークRAM210aに格納される。なお、全コマンドリスト作成処理の詳細については、後述の図94を参照しながら後で説明する。   Next, the host control circuit 210 performs an all command list creation process (S365). By this process, in the next frame, a drawing request used in the drawing process executed by the display control circuit 230 is generated, and the drawing request is stored in the subwork RAM 210a. The details of the all command list creation processing will be described later with reference to FIG. 94 described later.

次いで、ホスト制御回路210は、表示制御回路230から出力された表示開始コマンドに基づいて、レンダリング結果の表示処理が開始されたことを確認する(S366)。そして、S366の処理後、ホスト制御回路210は、描画制御処理を終了し、処理を副制御メイン処理(図77参照)のS209に移す。   Next, the host control circuit 210 confirms that the rendering result display processing has been started based on the display start command output from the display control circuit 230 (S366). Then, after the processing of S366, the host control circuit 210 ends the drawing control processing, and moves the processing to S209 of the sub-control main processing (see FIG. 77).

(2)描画制御処理時に実行される表示制御回路の処理
まず、ホスト制御回路210から出力された動画コマンド(動画のデコード開始指令)が表示制御回路230に入力されると、表示制御回路230は、動画のデコード処理を開始する(S371)。なお、本実施形態では、このデコード処理及び後述の描画処理は、2フレームの期間に渡って行われる。
(2) Processing of Display Control Circuit Executed During Drawing Control Processing First, when the moving image command (moving image decoding start command) output from the host control circuit 210 is input to the display control circuit 230, the display control circuit 230 Then, the moving image decoding process is started (S371). In the present embodiment, the decoding process and the later-described drawing process are performed over a period of two frames.

次いで、ホスト制御回路210から出力された描画リクエスト(前回フレームで生成された描画リクエスト)が表示制御回路230に入力されると、表示制御回路230は、該描画リクエストに基づいて、描画処理を行う(S372)。なお、描画処理の詳細については、後述の図95〜図97を参照しながら後で説明する。   Next, when a drawing request output from the host control circuit 210 (a drawing request generated in the previous frame) is input to the display control circuit 230, the display control circuit 230 performs a drawing process based on the drawing request. (S372). The details of the drawing process will be described later with reference to FIGS.

次いで、表示制御回路230は、S372の描画処理で得られたレンダリング結果(描画結果)の表示処理を開始する(S373)。この処理では、表示制御回路230は、レンダリング結果が格納されたSDRAM250内の一方のフレームバッファ(機能可変データ領域)の機能を描画機能(第2の機能)から表示機能(第1の機能)に切り替えて、レンダリング結果の表示処理を開始する。   Next, the display control circuit 230 starts display processing of the rendering result (drawing result) obtained in the drawing processing of S372 (S373). In this processing, the display control circuit 230 changes the function of one frame buffer (function variable data area) in the SDRAM 250 in which the rendering result is stored from the drawing function (second function) to the display function (first function). Switch to start the rendering result display process.

次いで、表示制御回路230は、レンダリング結果(描画結果)の表示処理が開始されたことを示す表示開始コマンドをホスト制御回路210に出力する(S374)。そして、S374の処理後、表示制御回路230は、描画制御処理時に行う上記一連の処理を終了する。このように、前回フレームで生成された描画リクエストに基づいて当該描画処理を実行するため、描画処理の終了後に実行されるフレームバッファの機能(使用領域)を描画機能(描画用記憶領域)から表示機能(表示用記憶領域)に切り替えるタイミングに合わせて、サウンドリクエスト及び役物リクエストがそれぞれ対応する制御回路に送信される。このため、サウンドリクエストや役物リクエストは、各リクエストが生成されてから2フレーム遅れて対応する制御回路に送信される。   Next, the display control circuit 230 outputs a display start command indicating that the display processing of the rendering result (drawing result) has been started to the host control circuit 210 (S374). Then, after the process of S374, the display control circuit 230 ends the series of processes performed during the drawing control process. Thus, in order to execute the drawing processing based on the drawing request generated in the previous frame, the function of the frame buffer (used area) executed after the end of the drawing processing is displayed from the drawing function (storage area for drawing). The sound request and the accessory request are transmitted to the corresponding control circuits at the timing of switching to the function (storage area for display). For this reason, the sound request and the accessory request are transmitted to the corresponding control circuit two frames later after each request is generated.

[動画コマンド作成処理]
次に、図92を参照して、描画制御処理(図91A参照)中のS361で行う動画コマンド作成処理について説明する。なお、図92は、本実施形態における動画コマンド作成処理の手順を示すフローチャートである。
[Movie command creation process]
Next, with reference to FIG. 92, the moving image command creation processing performed in S361 during the drawing control processing (see FIG. 91A) will be described. FIG. 92 is a flowchart illustrating the procedure of the moving image command creation process according to the present embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのルートコンポジションを設定するための情報を取得する(S381)。なお、ルートコンポジションは、演出時に表示する主な描画データのことであり、本実施形態では、設定可能なルートコンポジションの個数は最大8個である。それゆえ、本実施形態では、ルートコンポジションに設定された描画データを最大8個まで同時に再生することができる。   First, the host control circuit 210 refers to the animation request stored in the subwork RAM 210a, and acquires information for setting a root composition of drawing data (S381). It should be noted that the root composition is the main drawing data to be displayed during the effect, and in the present embodiment, the number of root compositions that can be set is eight at the maximum. Therefore, in the present embodiment, up to eight pieces of drawing data set in the root composition can be reproduced simultaneously.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのサブコンポジションを設定するための情報を取得する(S382)。なお、サブコンポジションは、ルートコンポジションに対して副次的な視覚的効果(エフェクトなど)を与える描画データのことである。   Next, the host control circuit 210 refers to the animation request stored in the subwork RAM 210a, and acquires information for setting a sub-composition of the drawing data (S382). The sub-composition is drawing data that gives a secondary visual effect (effect or the like) to the root composition.

次いで、ホスト制御回路210は、後述のS384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたか否かを判別する(S383)。ここでいう、「全レイヤに応じて実行される」には、全レイヤ分実行される、全レイヤに対応した回数実行される、又は、全レイヤに基づいて実行されるなどが含まれ、アニメーションリクエスト又は描画データと対応するレイヤ数に応じた回数、後述のS384〜S387の処理が行われればよい。また、全てのレイヤでなくとも各レイヤに対して取捨選択を行うなど、様々な前提条件の下で後述のS384〜S387の処理を実行してもよい。   Next, the host control circuit 210 determines whether or not the processing of S384 to S387 described later has been executed according to all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. (S383). Here, “executed according to all layers” includes execution for all layers, execution for the number of times corresponding to all layers, execution based on all layers, and the like. The number of times corresponding to the number of layers corresponding to the request or the drawing data may be the number of times that the processes of S384 to S387 described below are performed. Further, the processes of S384 to S387 described below may be executed under various preconditions such as selecting each layer even if it is not all layers.

S383において、ホスト制御回路210が、後述のS384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されていないと判別した場合(S383がNO判定の場合)、ホスト制御回路210は、サブメインROM205に格納されたアニメーションデータ読込処理を行う(S384)。なお、アニメーションデータ読込処理の詳細については、後述の図93A及び図93Bを参照しながら後で説明する。   In step S383, the host control circuit 210 determines that the processing in steps S384 to S387 described below has not been performed according to all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. In this case (if S383 is NO), the host control circuit 210 reads the animation data stored in the sub main ROM 205 (S384). The details of the animation data reading process will be described later with reference to FIGS. 93A and 93B described later.

S384の処理後、ホスト制御回路210は、アニメーションデータから描画データに関する情報を取得する(S385)。次いで、ホスト制御回路210は、アニメーションリクエストにより指定された演出内容に応じて、描画データに関する情報を書き換える(S386)。この処理では、例えば、演出内容に応じて、フッテージ、エフェクト、動きに関する情報を書き換える。   After the processing of S384, the host control circuit 210 acquires information on drawing data from the animation data (S385). Next, the host control circuit 210 rewrites the information on the drawing data according to the effect content specified by the animation request (S386). In this process, for example, information on the footage, the effect, and the movement is rewritten according to the content of the effect.

次いで、ホスト制御回路210は、動画コマンド(画像データのデコード処理を開始させるコマンド)の作成処理を行う(S387)。S387の処理後、ホスト制御回路210は、処理をS383に戻し、S383以降の処理を繰り返す。   Next, the host control circuit 210 performs a creation process of a moving image command (a command for starting a decoding process of image data) (S387). After the processing in S387, the host control circuit 210 returns the processing to S383, and repeats the processing from S383.

ここで、再度、S383の処理に戻って、S383において、ホスト制御回路210が、S384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたと判別した場合(S383がYES判定の場合)、ホスト制御回路210は、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたか否かを判別する(S388)。   Here, returning to the processing of S383 again, in S383, the host control circuit 210 determines that the processing of S384 to S387 is performed for all the layers corresponding to the drawing data specified by the animation request or all the layers specified by the animation request. If the host control circuit 210 determines that the root composition specified by the animation request is set, the host control circuit 210 determines that the root composition specified by the animation request has been set (S383: YES). It is determined whether or not the execution has been performed (S388).

S388において、ホスト制御回路210が、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されていないと判別した場合(S388がNO判定の場合)、ホスト制御回路210は、処理をS381に戻し、S381以降の処理を繰り返す。一方、S388において、ホスト制御回路210が、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたと判別した場合(S388がYES判定の場合)、ホスト制御回路210は、動画コマンド作成処理を終了し、処理を描画制御処理(図91A参照)のS362に移す。   In S388, when the host control circuit 210 determines that the processing of S381 to S387 is not executed according to the drawing data in which the root composition specified by the animation request is set (NO in S388) In this case, the host control circuit 210 returns the processing to S381, and repeats the processing from S381. On the other hand, in S388, when the host control circuit 210 determines that the processing of S381 to S387 described above has been executed in accordance with the drawing data in which the root composition specified by the animation request is set (YES in S388. In this case, the host control circuit 210 ends the moving image command creation processing, and shifts the processing to S362 of the drawing control processing (see FIG. 91A).

[アニメーションデータ読込処理]
次に、図93A及び図93Bを参照して、動画コマンド作成処理(図92参照)中のS384で行うアニメーションデータ読込処理について説明する。なお、図93Aは、本実施形態におけるアニメーションデータ読込処理の手順を示すフローチャートである。また、図93Bは、サブメインROM205に格納されているアニメーションデータに含まれる各種データ及びそれらのデータの格納領域の構成を示す図である。
[Animation data read processing]
Next, with reference to FIGS. 93A and 93B, the animation data reading process performed in S384 during the moving image command creation process (see FIG. 92) will be described. FIG. 93A is a flowchart illustrating the procedure of the animation data reading process according to the present embodiment. FIG. 93B is a diagram showing various data included in the animation data stored in the sub main ROM 205 and a configuration of a storage area for those data.

まず、ホスト制御回路210は、サブメインROM205内の構成指定テーブルを参照し、オブジェクトで指定されたアニメーションの構成データを確認する(S391)。次いで、ホスト制御回路210は、指定された構成データのアドレスを取得する(S392)。   First, the host control circuit 210 refers to the configuration specification table in the sub-main ROM 205 and checks the configuration data of the animation specified by the object (S391). Next, the host control circuit 210 acquires the address of the specified configuration data (S392).

次いで、ホスト制御回路210は、サブメインROM205内の指定された構成データの格納領域を参照する(S393)。次いで、ホスト制御回路210は、構成データに含まれる構成情報を参照して、描画対象の情報を取得する(S394)。なお、構成情報には、主に、フレームの位置、幅、高さ、レイヤ数、開始フレーム、終了フレーム、データ更新回数(毎フレーム、2フレームなど)等の情報が含まれる。次いで、ホスト制御回路210は、構成データの格納領域を参照して、参照するレイヤデータのアドレスを取得する(S395)。   Next, the host control circuit 210 refers to the storage area of the specified configuration data in the sub main ROM 205 (S393). Next, the host control circuit 210 refers to the configuration information included in the configuration data and acquires the information to be drawn (S394). Note that the configuration information mainly includes information such as a frame position, a width, a height, the number of layers, a start frame, an end frame, and the number of data updates (each frame, two frames, and the like). Next, the host control circuit 210 acquires the address of the referenced layer data by referring to the storage area of the configuration data (S395).

次いで、ホスト制御回路210は、S395の処理で取得されたアドレスのレイヤデータの格納領域を参照する(S396)。そして、ホスト制御回路210は、レイヤデータに含まれるレイヤ情報を取得する(S397)。なお、レイヤ情報には、例えば、フッテージID/コンポID、開始フレーム、終了フレーム、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、レイヤの各種パラメータを取得する際に参照する各種データアドレス(例えば、パラメータアドレスやエフェクトテーブルアドレスなど)を取得する(S398)。   Next, the host control circuit 210 refers to the storage area of the layer data of the address acquired in the processing of S395 (S396). Then, the host control circuit 210 acquires layer information included in the layer data (S397). The layer information includes, for example, information such as a footage ID / component ID, a start frame, an end frame, and the number of parameters. Next, the host control circuit 210 acquires various data addresses (for example, parameter addresses, effect table addresses, etc.) to be referred to when acquiring various layer parameters (S398).

次いで、ホスト制御回路210は、S398の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S399)。次いで、ホスト制御回路210は、パラメータデータに含まれるレイヤのパラメータ情報及びレイヤの各種パラメータを取得する(S400)。なお、レイヤのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。また、レイヤの各種パラメータは、フレーム毎にセットされたパラメータで構成され、副制御メイン処理がフレーム単位で実行されるたびに、対応するフレームのパラメータがリクエストされる。   Next, the host control circuit 210 refers to the storage area of the parameter data of the parameter address acquired in the processing of S398 (S399). Next, the host control circuit 210 acquires the parameter information of the layer and various parameters of the layer included in the parameter data (S400). The layer parameter information includes, for example, information such as the number of frames and the data type. Further, the various parameters of the layer are constituted by parameters set for each frame, and each time the sub-control main processing is executed in frame units, the parameters of the corresponding frame are requested.

次いで、ホスト制御回路210は、S397の処理で取得されたレイヤ情報に含まれるフッテージIDに対応するフッテージテーブルを参照する(S401)。次いで、ホスト制御回路210は、フッテージテーブルに格納された、フッテージ情報及びフッテージ種別毎の情報を取得する(S402)。なお、フッテージ情報には、例えば、フッテージ種別、画像幅、高さ等の情報が含まれる。また、フッテージ種別毎の情報には、例えば、デコードレート等の情報が含まれる。   Next, the host control circuit 210 refers to the footage table corresponding to the footage ID included in the layer information acquired in the processing of S397 (S401). Next, the host control circuit 210 acquires the footage information and the information for each footage type stored in the footage table (S402). The footage information includes, for example, information such as a footage type, an image width, and a height. The information for each footage type includes, for example, information such as a decode rate.

次いで、ホスト制御回路210は、レイヤデータで指定されたエフェクトテーブル、すなわち、S398の処理で取得されたエフェクトテーブルアドレスのエフェクトテーブルを参照する(S403)。次いで、ホスト制御回路210は、参照するエフェクトデータのアドレスを取得する(S404)。   Next, the host control circuit 210 refers to the effect table specified by the layer data, that is, the effect table of the effect table address acquired in the processing of S398 (S403). Next, the host control circuit 210 acquires the address of the effect data to be referred to (S404).

次いで、ホスト制御回路210は、S404の処理で取得されたアドレスのエフェクトデータの格納領域を参照する(S405)。そして、ホスト制御回路210は、エフェクトデータに含まれるエフェクト情報を取得する(S406)。なお、エフェクト情報には、例えば、エフェクト種類、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、エフェクトデータに含まれるパラメータデータのアドレスを取得する(S407)。   Next, the host control circuit 210 refers to the storage area of the effect data at the address acquired in the processing of S404 (S405). Then, the host control circuit 210 acquires effect information included in the effect data (S406). The effect information includes, for example, information such as the effect type and the number of parameters. Next, the host control circuit 210 acquires the address of the parameter data included in the effect data (S407).

次いで、ホスト制御回路210は、S407の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S408)。次いで、ホスト制御回路210は、パラメータデータに含まれるエフェクトのパラメータ情報及びエフェクトの各種パラメータを取得する(S409)。なお、エフェクトのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。   Next, the host control circuit 210 refers to the storage area of the parameter data of the parameter address acquired in the process of S407 (S408). Next, the host control circuit 210 acquires parameter information of the effect and various parameters of the effect included in the parameter data (S409). Note that the parameter information of the effect includes, for example, information such as the number of frames and the data type.

そして、S409の処理後、ホスト制御回路210は、アニメーションデータ読込処理を終了し、処理を動画コマンド作成処理(図92参照)のS385に移す。   Then, after the processing of S409, the host control circuit 210 ends the animation data reading processing, and moves the processing to S385 of the moving image command creation processing (see FIG. 92).

[全コマンドリスト作成処理(描画リクエスト生成処理)]
次に、図94を参照して、描画制御処理(図91A参照)中のS365で行う全コマンドリスト作成処理について説明する。なお、図94は、本実施形態における全コマンドリスト作成処理の手順を示すフローチャートである。
[All command list creation processing (drawing request generation processing)]
Next, referring to FIG. 94, a description will be given of the all command list creation processing performed in S365 in the drawing control processing (see FIG. 91A). FIG. 94 is a flowchart showing the procedure of the all command list creation process in this embodiment.

まず、ホスト制御回路210は、後述のS412〜S418の処理が描画データの全ルートコンポジションに対して実行されたか否かを判別する(S411)。   First, the host control circuit 210 determines whether or not the processing of S412 to S418 described below has been executed for all the root compositions of the drawing data (S411).

S411において、ホスト制御回路210が、後述のS412〜S418の処理が描画データの全ルートコンポジションに対して実行されていないと判別した場合(S411がNO判定の場合)、ホスト制御回路210は、2つ目以降のルートコンポジションに対する後述のS413〜S418の処理時において、1つ目のルートコンポジションに対する処理における、静止画のデコード処理や後述の各種コマンド(静止画デコード、描画コマンド等)の生成処理などが終了するまで待機する(S412)。   In step S411, when the host control circuit 210 determines that the processing of steps S412 to S418 described below has not been performed for all the root compositions of the drawing data (when S411 is NO), the host control circuit 210 At the time of the later-described processing of S413 to S418 for the second and subsequent root compositions, decoding of still images and various commands (still image decoding, drawing commands, and the like) to be described later in the processing for the first root composition are performed. The process waits until the generation process is completed (S412).

次いで、ホスト制御回路210は、スプライトバッファ0用コマンドを作成する(S413)。なお、スプライトバッファ0用コマンドは、後述の描画処理において、例えば内蔵VRAM237にスプライトバッファ0を設けて、該スプライトバッファ0にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates a sprite buffer 0 command (S413). The command for the sprite buffer 0 is used, for example, in a rendering process described later, for example, when a sprite buffer 0 is provided in the built-in VRAM 237 and a process of reading a still image (sprite) from the CGROM board 204 into the sprite buffer 0 and executing decoding is performed. Command used for

次いで、ホスト制御回路210は、テクスチャ情報を取得する(S414)。この処理では、ホスト制御回路210は、指定されたテクスチャソース(SDRAM250)の情報を取得する。   Next, the host control circuit 210 acquires texture information (S414). In this process, the host control circuit 210 acquires information on the specified texture source (SDRAM 250).

次いで、ホスト制御回路210は、エフェクト用コマンドを作成する(S415)。なお、エフェクト用コマンドは、後述の描画処理において、例えば内蔵VRAM237にエフェクトバッファを設けて、該エフェクトバッファを用いてエフェクトデータに対して各種処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates an effect command (S415). Note that the effect command is a command that is used, for example, when an effect buffer is provided in the built-in VRAM 237 and various processes are performed on the effect data using the effect buffer in a drawing process described later.

次いで、ホスト制御回路210は、描画用コマンドを作成する(S416)。なお、描画用コマンドは、後述の描画処理において、例えば内蔵VRAM237に読み込まれた各種デコード結果に対してレンダリング(描画)処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates a drawing command (S416). Note that the drawing command is a command used in executing a rendering (drawing) process on various decoding results read into the internal VRAM 237, for example, in a drawing process described later.

次いで、ホスト制御回路210は、静止画デコード用コマンドを作成する(S417)。なお、静止画デコード用コマンドは、後述の描画処理において、例えば内蔵VRAM237内の半分の領域にスプライトバッファ1を設けて、該スプライトバッファ1にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates a still image decoding command (S417). The command for decoding a still image is provided by, for example, providing a sprite buffer 1 in a half area in the built-in VRAM 237 and reading a still image (sprite) from the CGROM board 204 into the sprite buffer 1 in a drawing process described later. This is a command used when executing processing.

次いで、ホスト制御回路210は、フレーム終端用コマンドを作成する(S418)。なお、フレーム終端用コマンドは、後述の描画処理において、例えば内蔵VRAM237内に設けられたコンポジション描画バッファに最終的に格納されたレンダリング結果を、レンダリングターゲットに指定されたSDRAM250内のフレームバッファ(第1フレームバッファ又は第2フレームバッファ)に書き出す処理を実行する際に用いられるコマンドである。そして、S418の処理後、ホスト制御回路210は、処理をS411に戻し、S411以降の処理を繰り返す。   Next, the host control circuit 210 creates a frame termination command (S418). Note that, in the drawing process described later, for example, the frame end command is used to transfer a rendering result finally stored in a composition drawing buffer provided in the built-in VRAM 237 to a frame buffer in the SDRAM 250 designated as a rendering target (first buffer). This is a command used when executing a process of writing to the first frame buffer or the second frame buffer. Then, after the processing in S418, the host control circuit 210 returns the processing to S411, and repeats the processing from S411.

ここで、再度、S411の処理に戻って、S411において、ホスト制御回路210が、S412〜S418の処理が描画データの全ルートコンポジションに対して実行されたと判別した場合(S411がYES判定の場合)、ホスト制御回路210は、上述したS412〜S418のループ処理により生成された全てのコマンドを含む描画リクエストを生成する(S419)。そして、S419の処理後、ホスト制御回路210は、全コマンドリスト作成処理を終了し、処理を描画制御処理(図91A参照)のS366に移す。なお、本実施形態では、上述した描画制御処理(図91A)、動画コマンド作成処理(図92)、アニメーションデータ読込処理(図93A)及び全コマンドリスト作成処理(図94)において、ホスト制御回路210が実行する処理を表示制御回路230が実行してもよい。この場合には、ホスト制御回路210から表示制御回路230にアニメーションリクエストが送信され、表示制御回路230は受信したアニメーションリクエストに基づいて、これらの各種処理を行う。   Here, returning to the process of S411 again, when the host control circuit 210 determines in S411 that the processes of S412 to S418 have been executed for all the root compositions of the drawing data (in the case of YES determination in S411) ), The host control circuit 210 generates a drawing request including all the commands generated by the loop processing of S412 to S418 (S419). Then, after the processing of S419, the host control circuit 210 ends the all command list creation processing, and moves the processing to S366 of the drawing control processing (see FIG. 91A). In this embodiment, the host control circuit 210 is used in the above-described drawing control processing (FIG. 91A), moving image command creation processing (FIG. 92), animation data reading processing (FIG. 93A), and all command list creation processing (FIG. 94). May be executed by the display control circuit 230. In this case, an animation request is transmitted from the host control circuit 210 to the display control circuit 230, and the display control circuit 230 performs these various processes based on the received animation request.

[描画処理]
次に、図95〜図97を参照して、描画制御処理(図91B参照)中のS372において表示制御回路230により実行される描画処理について説明する。なお、図95A、図96A及び図97Aは、本実施形態における描画処理の手順を示すフローチャートである。また、図95B、図96B及び図97Bは、描画処理の各処理ステップにおいて行われる、CGROM基板204(CGROM206)、内蔵VRAM237及びSDRAM250間の各種データの入出力動作及び格納動作の様子を示す図である。
[Drawing process]
Next, the drawing process executed by the display control circuit 230 in S372 during the drawing control process (see FIG. 91B) will be described with reference to FIGS. Note that FIG. 95A, FIG. 96A, and FIG. 97A are flowcharts showing the procedure of the drawing process in the present embodiment. FIGS. 95B, 96B, and 97B are diagrams showing states of input / output operations and storage operations of various data between the CGROM board 204 (CGROM 206), the built-in VRAM 237, and the SDRAM 250, which are performed in each processing step of the drawing processing. is there.

まず、表示制御回路230は、CGROM基板204に格納された所定の動画データ(圧縮された所定の動画データ:第1の画像データに関する情報)をデコードして、そのデコード結果(第1の画像データ)をSDRAM250内に設けられたムービバッファ(第1データ領域)に格納する(S421:図95B中の矢印T1参照)。なお、ムービバッファは、動画データのデコード結果を格納するバッファである。SDRAM250内において確保されるムービバッファのサイズは、使用する動画データの大きさ(容量)、ストリーム数などに応じて変化する。   First, the display control circuit 230 decodes predetermined moving image data (compressed predetermined moving image data: information related to first image data) stored in the CGROM board 204, and decodes the decoding result (first image data). ) Is stored in a movie buffer (first data area) provided in the SDRAM 250 (S421: see arrow T1 in FIG. 95B). The movie buffer is a buffer that stores a result of decoding moving image data. The size of the movie buffer secured in the SDRAM 250 changes according to the size (capacity) of moving image data to be used, the number of streams, and the like.

次いで、表示制御回路230は、デコードされた動画データがエフェクト描画動作において参照されるか否かを判断する(S422)。   Next, the display control circuit 230 determines whether or not the decoded moving image data is referred to in the effect drawing operation (S422).

S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されないと判別した場合(S422がNO判定の場合)、表示制御回路230は、後述のS424の処理を行う。一方、S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されると判別した場合(S422がYES判定の場合)、表示制御回路230は、ムービバッファに格納された動画データのデコード結果をSDRAM250内のテクスチャバッファ(第2データ領域)に転送して格納する(S423)。   In S422, when the display control circuit 230 determines that the moving image data is not referred to in the effect drawing operation (NO in S422), the display control circuit 230 performs the process of S424 described later. On the other hand, when the display control circuit 230 determines in S422 that the moving image data is referred to in the effect drawing operation (YES in S422), the display control circuit 230 decodes the moving image data stored in the movie buffer. The result is transferred and stored in the texture buffer (second data area) in the SDRAM 250 (S423).

なお、S423の処理では、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内に生成されたムービブレンドバッファに展開する(図95B中の矢印T2参照)。なお、この処理では、内蔵VRAM237の全領域をムービブレンドバッファとして使用する。次いで、表示制御回路230は、ムービブレンドバッファに展開された動画データのデコード結果をSDRAM250内のテクスチャバッファに転送するとともに、デコード結果に対してアルファ化処理を施す(図95B中の矢印T3参照)。この処理により画像データのデコード結果に対して透明度が設定される。このようなアルファ化処理が施された動画は、動画を3原色(RGB)で表現しない場合(白黒等で表現する場合)に使用される。   In the process of S423, first, the display control circuit 230 expands the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 to the movie blend buffer generated in the built-in VRAM 237 (arrow in FIG. 95B). T2). In this process, the entire area of the built-in VRAM 237 is used as a movie blend buffer. Next, the display control circuit 230 transfers the decoding result of the moving image data expanded in the movie blend buffer to the texture buffer in the SDRAM 250, and performs an alpha conversion process on the decoding result (see an arrow T3 in FIG. 95B). . By this processing, the transparency is set for the decoding result of the image data. A moving image that has been subjected to such an alpha conversion process is used when the moving image is not represented by three primary colors (RGB) (when it is represented by black and white or the like).

なお、本実施形態では、アルファ化処理の手法として、次の2つの手法を使用することが可能であり、該2つの手法うちの一方の手法が用いられる。ただし、使用するアルファ化処理の手法は、例えば、画像データの構成や種類、画像演出の内容等に応じて適宜選択してもよいし、例えば遊技機の機種等に応じて予め一方の手法が設定されていてもよい。   In the present embodiment, the following two methods can be used as the method of the alpha conversion processing, and one of the two methods is used. However, the method of the alpha conversion process to be used may be appropriately selected according to, for example, the configuration and type of the image data, the content of the image effect, or the like. It may be set.

アルファ化処理の第1の手法(第2透明度設定手段)は、CGROM206に格納されているアルファテーブルを用いて、デコード結果に対してアルファ化処理を施す手法である。アルファテーブルは、カラーデータ(RGB)とは独立したアルファ値(不透明度)を規定するテーブルであり、パターンデータの1ドット毎に1つのアルファ値が割り当てられる。すなわち、アルファ化処理の第1の手法では、表示制御回路230は、アルファテーブルを参照して、画像データに対応するアルファ値(不透明度)のデータ(透明度データ)を取得することにより、画像データに対して透明度を設定する。なお、アルファ値のデータ(アルファテーブル)は、CGROM206に圧縮されて格納されていてもよいし、圧縮されずに格納されていてもよい。また、アルファテーブルは、CGROM206以外の他の記憶手段(情報格納手段)に格納されていてもよい。   The first method of alpha conversion processing (second transparency setting means) is a method of performing alpha conversion processing on a decoding result using an alpha table stored in the CGROM 206. The alpha table is a table that defines an alpha value (opacity) independent of color data (RGB), and one alpha value is assigned to each dot of pattern data. That is, in the first method of the alpha conversion processing, the display control circuit 230 acquires the alpha value (opacity) data (transparency data) corresponding to the image data by referring to the alpha table, thereby obtaining the image data. Set the transparency for. The alpha value data (alpha table) may be compressed and stored in the CGROM 206, or may be stored without being compressed. Further, the alpha table may be stored in a storage unit (information storage unit) other than the CGROM 206.

一方、アルファ化処理の第2の手法(第1透明度設定手段)は、アルファテーブルを用いない手法である。この第2の手法に基づくデコード結果のアルファ化処理では、表示制御回路230は、画像データに含まれる所定のカラー成分の輝度値をアルファ値(不透明度)として用いる(カラー成分の輝度値をアルファ成分の値(アルファ値)に変換する)。例えば、第2の手法では、R(赤)成分の輝度値をA(アルファ)成分の値(アルファ値)に変換することにより、画像データに対して透明度を設定することができる。   On the other hand, the second method of alpha conversion processing (first transparency setting means) is a method that does not use an alpha table. In the alpha conversion processing of the decoding result based on the second method, the display control circuit 230 uses the luminance value of a predetermined color component included in the image data as an alpha value (opacity) (the luminance value of the color component is expressed as alpha). Convert to component value (alpha value). For example, in the second method, the transparency of the image data can be set by converting the luminance value of the R (red) component into the value (alpha value) of the A (alpha) component.

S423の処理後又はS422がNO判定の場合、表示制御回路230は、CGROM基板204に格納された、各ルートコンポジションで使用するスプライトデータの静止画データ(圧縮された静止画データ:第2の画像データに関する情報)を内蔵VRAM237内のスプライトバッファ0に読み出して(図95B中の矢印T4参照)デコードし、該デコード結果(スプライトデータ:第2の画像データ)をSDRAM250内のテクスチャバッファに転送する(S424:図95B中の矢印T5参照)。なお、ここでいう「スプライトデータ」は、静止画データが伸張した画像データとするが、本発明はこれに限定されず、静止画データに対して、例えば、縮小、拡大、湾曲、明度変更等の加工を施したものであってもよい。S424の処理でデコードされるスプライトデータは、複数回描画される画像データ、エフェクトで利用される画像データ及びスプライトバッファ1で格納できないサイズの画像データである。また、この処理では、内蔵VRAM237の全領域をスプライトバッファ0として使用する。   After the process of S423 or when the determination of S422 is NO, the display control circuit 230 stores the still image data of the sprite data (compressed still image data: second image data) stored in the CGROM board 204 and used in each root composition. The image data is read out to the sprite buffer 0 in the built-in VRAM 237 (see the arrow T4 in FIG. 95B) and decoded, and the decoding result (sprite data: second image data) is transferred to the texture buffer in the SDRAM 250. (S424: See arrow T5 in FIG. 95B). Note that the “sprite data” here is image data obtained by expanding still image data, but the present invention is not limited to this. For example, reduction, enlargement, curvature, brightness change, and the like may be applied to still image data. May be processed. The sprite data decoded in the process of S424 is image data drawn a plurality of times, image data used for effects, and image data of a size that cannot be stored in the sprite buffer 1. In this process, the entire area of the internal VRAM 237 is used as the sprite buffer 0.

次いで、表示制御回路230は、エフェクトデータの描画処理で使用するバッファサイズ(エフェクトバッファのサイズ)が内蔵VRAM237のサイズの半分以下であるか否かを判別する(S425)。なお、内蔵VRAM237内のエフェクトバッファは、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、S424でテクスチャバッファに転送されたスプライトデータに含まれるエフェクトデータ(エフェクトで利用される画像データ)を適用するためのバッファである。   Next, the display control circuit 230 determines whether or not the buffer size (effect buffer size) used in the effect data drawing process is equal to or less than half the size of the built-in VRAM 237 (S425). Note that the effect buffer in the built-in VRAM 237 stores the effect data (image data used in the effect) included in the sprite data transferred to the texture buffer in S424 in the decoding result of various images stored in the texture buffer in the SDRAM 250. Is a buffer for applying.

S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下でないと判別した場合(S425がNO判定の場合)、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、エフェクトデータを適用するための描画処理(エフェクト演算描画処理)を行う(S426)。   In S425, when the display control circuit 230 determines that the buffer size used in the rendering processing of the effect data is not less than half the size of the built-in VRAM 237 (NO in S425), the display control circuit 230 A drawing process (effect calculation drawing process) for applying the effect data to the decoding result of the various images stored in the texture buffer is performed (S426).

具体的には、S426の処理では、まず、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファに読み出す(図96B中の矢印T6参照)。なお、この際、内蔵VRAM237の全領域をエフェクトバッファとして使用する。次いで、表示制御回路230は、エフェクトデータを各種画像のデコード結果に適用するための描画処理(エフェクト演算描画処理:効果演出付加処理)を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)を内蔵VRAM237内のエフェクトバッファからSDRAM250内のテクスチャバッファに転送する(図96B中の矢印T7参照)。   Specifically, in the process of S426, first, the display control circuit 230 reads out the decoding result of various images and effect data stored in the texture buffer to the effect buffer provided in the built-in VRAM 237 (arrow in FIG. 96B). T6). At this time, the entire area of the built-in VRAM 237 is used as an effect buffer. Next, the display control circuit 230 performs drawing processing (effect calculation drawing processing: effect rendering addition processing) for applying the effect data to the decoding results of various images. Then, the display control circuit 230 transfers the result of the effect calculation drawing process (effect result) from the effect buffer in the built-in VRAM 237 to the texture buffer in the SDRAM 250 (see the arrow T7 in FIG. 96B).

一方、S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下であると判別した場合(S425がYES判定の場合)、表示制御回路230は、内蔵VRAM237の半分の領域をエフェクトバッファとして動作させ、残りの半分の領域をコピーバッファとして動作させる(S427)。次いで、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファを読み出してエフェクト演算描画処理を行う(S428)。   On the other hand, in S425, when the display control circuit 230 determines that the buffer size used in the rendering processing of the effect data is equal to or less than half the size of the built-in VRAM 237 (YES in S425), the display control circuit 230 A half area of the built-in VRAM 237 is operated as an effect buffer, and the other half area is operated as a copy buffer (S427). Next, the display control circuit 230 reads out the decoding result of various images and effect data stored in the texture buffer from the effect buffer provided in the built-in VRAM 237, and performs an effect operation drawing process (S428).

この際、コピーバッファにエフェクトデータのデコード結果(エフェクトのソース画像)がすでに転送済みである場合には、表示制御回路230は、SDRAM250のテクスチャバッファからエフェクトのソース画像を読み出さずに、コピーバッファからエフェクトバッファにエフェクトのソース画像を直接読み出して(図96B中の矢印T8参照)エフェクト演算描画処理を行う。一方、コピーバッファにエフェクトのソース画像が転送済みでない場合には、表示制御回路230は、SDRAM250のテクスチャバッファからコピーバッファにエフェクトのソース画像を読み出した後(図96B中の矢印T9参照)、該エフェクトのソース画像をコピーバッファからエフェクトバッファに読み出してエフェクト演算描画処理を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)をコピーバッファに保存し(図96B中の矢印T10参照)、コピーバッファに保存されたエフェクト結果をSDRAM250のテクスチャバッファに転送する(図96B中の矢印T11参照)。なお、エフェクトが複数適用され、且つ、各エフェクトのバッファ使用量が内蔵VRAM237のサイズの半分以下である場合には、表示制御回路230は、エフェクト演算描画処理毎にその結果(エフェクト結果)をコピーバッファに転送し、複数のエフェクトの描画結果が最後まで終了した後、エフェクト結果をコピーバッファからSDRAM250のテクスチャバッファに転送する。   At this time, if the decoding result (effect source image) of the effect data has already been transferred to the copy buffer, the display control circuit 230 reads the effect source image from the texture buffer of the SDRAM 250 without reading the effect source image from the copy buffer. The source image of the effect is read directly into the effect buffer (see arrow T8 in FIG. 96B), and effect calculation drawing processing is performed. On the other hand, if the source image of the effect has not been transferred to the copy buffer, the display control circuit 230 reads the source image of the effect from the texture buffer of the SDRAM 250 to the copy buffer (see the arrow T9 in FIG. 96B). The effect source image is read from the copy buffer to the effect buffer and effect calculation drawing processing is performed. Then, the display control circuit 230 stores the result of the effect calculation drawing process (effect result) in the copy buffer (see the arrow T10 in FIG. 96B), and transfers the effect result stored in the copy buffer to the texture buffer of the SDRAM 250. (See arrow T11 in FIG. 96B). If a plurality of effects are applied and the buffer usage of each effect is less than half the size of the built-in VRAM 237, the display control circuit 230 copies the result (effect result) for each effect calculation drawing process. After the drawing results of a plurality of effects are completed to the end, the effect results are transferred from the copy buffer to the texture buffer of the SDRAM 250.

上述のように、本実施形態では、後述のコンポジション描画処理の前に、各コンポジション内で使用されるレイヤに適用される全てのエフェクトに対して描画処理が施される。また、本実施形態では、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下である場合には、内蔵VRAM237内の半分の領域をコピーバッファとして利用し、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下でない場合には、内蔵VRAM237の全領域をエフェクトバッファとして使用する。すなわち、エフェクトで使用するバッファ容量に応じて、エフェクトバッファとして使用される内蔵VRAM237内の領域が適宜変更される。このような処理を行うことにより、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することができる。   As described above, in the present embodiment, before the composition drawing process described later, the drawing process is performed on all the effects applied to the layers used in each composition. Further, in the present embodiment, when the buffer capacity used for the effect is equal to or less than half the capacity of the built-in VRAM 237, a half area in the built-in VRAM 237 is used as a copy buffer, and the buffer capacity used for the effect is changed to the built-in VRAM 237. If the capacity is not less than half, the entire area of the built-in VRAM 237 is used as an effect buffer. That is, the area in the built-in VRAM 237 used as the effect buffer is appropriately changed according to the buffer capacity used for the effect. By performing such processing, it is possible to speed up the processing when applying the effect calculation drawing processing to a plurality of effects.

S426又はS428の処理後、表示制御回路230は、S424でデコードされていない(テクスチャバッファに格納されていない)スプライトデータの静止画データを内蔵VRAM237内に設けられたコンポジション描画バッファに読み出して描画する(S429)。具体的には、まず、表示制御回路230は、CGROM基板204からS424でデコードされていない静止画データを内蔵VRAM237内の半分の領域に設けられたスプライトバッファ1に読み出してデコードする(図97B中の矢印T12参照)。なお、静止画データを「スプライトバッファ1に読み出してデコードする」とは、静止画データをスプライトバッファ1にデコードしながら読み出す態様を含む意味である。それゆえ、この処理では、静止画データの読み出し処理とデコード処理とが同じタイミングで行われてもよいし、静止画データのデコード処理を行ってから読み出し処理を行ってもよい。すなわち、静止画データを「スプライトバッファ1に読み出してデコードする」処理には、静止画データの読み出し処理及びデコード処理の処理順序に関係なく、両処理が含まれていればよい。なお、「スプライトバッファ1に読み出してデコードする」処理が静止画データの読み出し処理及びデコード処理のみが含まれる処理であってもよい。   After the processing in S426 or S428, the display control circuit 230 reads out and renders still image data of sprite data not decoded in S424 (not stored in the texture buffer) into a composition drawing buffer provided in the built-in VRAM 237. (S429). Specifically, first, the display control circuit 230 reads out still image data not decoded in S424 from the CGROM board 204 into the sprite buffer 1 provided in a half area in the built-in VRAM 237, and decodes the data (see FIG. 97B Arrow T12). Note that “reading and decoding still image data into sprite buffer 1” includes a mode in which still image data is read while being decoded into sprite buffer 1. Therefore, in this process, the reading process of the still image data and the decoding process may be performed at the same timing, or the reading process may be performed after the decoding process of the still image data is performed. In other words, the process of “reading out and decoding the still image data into the sprite buffer 1” only needs to include both processes regardless of the processing order of the reading process and the decoding process of the still image data. It should be noted that the process of “reading out to the sprite buffer 1 and decoding” may be a process including only the reading and decoding of still image data.

次いで、表示制御回路230は、スプライトバッファ1に格納された静止画データのデコード結果(スプライトデータ)をコンポジション描画バッファに転送して描画処理を行う(図97B中の矢印T13参照)。   Next, the display control circuit 230 performs a drawing process by transferring the decoding result (sprite data) of the still image data stored in the sprite buffer 1 to the composition drawing buffer (see the arrow T13 in FIG. 97B).

S429の処理後、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内のコンポジション描画バッファに読み出して描画する(S430)。具体的には、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果のカラー成分を内蔵VRAM237内の残りの半分の領域に設けられたムービブレンドバッファに転送するとともに、デコード結果に対してアルファ化処理を施す(図97B中の矢印T14参照)。次いで、表示制御回路230は、ムービブレンドバッファに転送され且つアルファ化処理が施された動画データのデコード結果をコンポジション描画バッファに転送して描画処理を行う(図97B中の矢印T15参照)。   After the processing in S429, the display control circuit 230 reads out and decodes the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 into the composition drawing buffer in the built-in VRAM 237 (S430). Specifically, first, the display control circuit 230 transfers the color component of the decoded result of the moving image data stored in the movie buffer in the SDRAM 250 to the movie blend buffer provided in the remaining half area in the built-in VRAM 237. At the same time, the decoding result is subjected to an alpha conversion process (see arrow T14 in FIG. 97B). Next, the display control circuit 230 transfers the decoding result of the moving image data transferred to the movie blend buffer and subjected to the alpha conversion processing to the composition drawing buffer to perform the drawing processing (see the arrow T15 in FIG. 97B).

次いで、表示制御回路230は、コンポジション描画処理を行う(S431)。なお、この処理では、次の各種処理が行われる。   Next, the display control circuit 230 performs a composition drawing process (S431). In this process, the following various processes are performed.

まず、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を内蔵VRAM237内に設けられたコンポジション描画バッファ(特定のデータ領域)に読み出す(図97B中の矢印T16参照)。また、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種ソース画像をSDRAM250内に設けられたブレンドバッファ(第3データ領域)及び内蔵VRAM237内に設けられたコピーバッファ(所定のデータ領域)に転送する(図97B中の矢印T17及びT18参照)。   First, the display control circuit 230 stores, in the built-in VRAM 237, various source images (moving / still image decoding result, effect result, composition drawing result) of each layer stored in the texture source (texture source in the SDRAM 250, movie buffer). (Refer to an arrow T16 in FIG. 97B). The display control circuit 230 also stores various source images stored in the texture buffer in the SDRAM 250 into a blend buffer (third data area) provided in the SDRAM 250 and a copy buffer (predetermined data area) provided in the built-in VRAM 237. ) (See arrows T17 and T18 in FIG. 97B).

次いで、表示制御回路230は、SDRAM250のブレンドバッファ及び内蔵VRAM237のコピーバッファの間で各種データを入出力させて(図97B中の矢印T19参照)、ブレンド演算描画処理を行う。なお、ブレンド演算描画処理では、動画(ムービ)データと静止画(スプライト)データとを合成する演算処理が行われる。そして、表示制御回路230は、ブレンド演算描画処理の結果(合成結果)をコンポジション描画バッファに転送する(図97B中の矢印T20参照)。   Next, the display control circuit 230 inputs and outputs various data between the blend buffer of the SDRAM 250 and the copy buffer of the built-in VRAM 237 (see the arrow T19 in FIG. 97B), and performs a blending operation drawing process. In the blend calculation drawing processing, calculation processing for combining moving picture (movie) data and still picture (sprite) data is performed. Then, the display control circuit 230 transfers the result (synthesis result) of the blend operation drawing process to the composition drawing buffer (see the arrow T20 in FIG. 97B).

次いで、表示制御回路230は、コンポジション描画バッファに読み出された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画)及びブレンド結果を用いて描画(レンダリング)処理を施す。   Next, the display control circuit 230 performs a drawing (rendering) process using the various source images (moving / still image decoding result, effect result, composition drawing) and the blend result of each layer read into the composition drawing buffer. Apply.

そして、表示制御回路230は、描画(レンダリング)処理により構築された描画結果(レンダリング結果)をSDRAM250のテクスチャバッファ又はSDRAM250の所定のフレームバッファ(第1フレームバッファ又は第2フレームバッファ:第4データ領域)に保存する(図97B中の矢印T21又はT22参照)。なお、この際、描画処理の実施対象がサブコンポジションである場合には、描画結果はテクスチャバッファに保存され、描画処理の実施対象がルートコンポジションである場合には、描画結果はフレームバッファに保存される。また、描画結果をフレームバッファに保存する場合には、前回フレームのコンポジション描画処理で描画結果が保存されたフレームバッファとは別のフレームバッファに描画結果が保存される。S431のコンポジション描画処理は上述のようにして行われる。   Then, the display control circuit 230 sends the drawing result (rendering result) constructed by the drawing (rendering) process to the texture buffer of the SDRAM 250 or a predetermined frame buffer of the SDRAM 250 (first frame buffer or second frame buffer: fourth data area: ) (See arrow T21 or T22 in FIG. 97B). At this time, if the drawing processing target is a sub-composition, the drawing result is stored in the texture buffer, and if the drawing processing target is the root composition, the drawing result is stored in the frame buffer. Is done. When the drawing result is stored in the frame buffer, the drawing result is stored in a frame buffer different from the frame buffer in which the drawing result was stored in the composition drawing process of the previous frame. The composition drawing process in S431 is performed as described above.

なお、S431のコンポジション描画処理において、以下の条件(1)〜(5)の全てが成立する場合には、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を、内蔵VRAM237内のコピーバッファにコピー描画した後、各種ソース画像をコンポジション描画バッファに読み出してコンポジション描画処理が行われる。
(1)テクスチャの左上座標が8ドットアラインに不一致
(2)回転、拡大・縮小有り
(3)バイリニアフィルタを使用
(4)ブレンド描画演算処理がマルチレンダリング処理である。
(5)テクスチャソースに格納された各レイヤの各種ソース画像がコピーバッファのサイズに収まる。
When all of the following conditions (1) to (5) are satisfied in the composition drawing process in S431, the display control circuit 230 is stored in the texture source (texture source in SDRAM 250, movie buffer). After the various source images of each layer (moving / still image decoding result, effect result, composition drawing result) are copied and drawn in the copy buffer in the built-in VRAM 237, the various source images are read out to the composition drawing buffer to be composed. A drawing process is performed.
(1) The upper left coordinate of the texture does not match the 8-dot alignment. (2) Rotation and enlargement / reduction are present. (3) A bilinear filter is used.
(5) The various source images of each layer stored in the texture source fit within the size of the copy buffer.

また、上述したコンポジション描画処理が、連続して同一のテクスチャソース内の各種ソース画像に対して行われる場合には、コピーバッファにキャッシュされた各種ソース画像が使用される。   Further, when the above-described composition drawing process is continuously performed on various source images in the same texture source, various source images cached in the copy buffer are used.

そして、上述したS431の処理後、表示制御回路230は、描画処理を終了し、処理を、描画制御処理(図91B参照)中のS373に移す。   Then, after the processing in S431 described above, the display control circuit 230 ends the drawing processing, and moves the processing to S373 in the drawing control processing (see FIG. 91B).

本実施形態の描画処理では、上述のように、演出に使用される各種画像データに関する情報(圧縮された動画データ及び/又は静止画データ)をデコードし、そのデコード結果(画像データ)を所定の記憶手段(SDRAM250や内蔵VRAM237)に一時的に格納する。そして、該デコード結果に対して各種演算処理を行い、最終的に、各種画像データを合成する。この一連の処理を、上述した各種記憶手段(内蔵VRAM237及びSDRAM250)に設けられた各種データ記憶領域(各種バッファ)を用いて、上述した手順により実行することにより、各種画像データの合成を容易に実行することができるとともに、各種記憶手段の記憶容量を効率よく使用することができる。すなわち、本実施形態では、画像データの演算処理をより効率良く実施することができる。   In the drawing process of the present embodiment, as described above, information (compressed moving image data and / or still image data) related to various types of image data used for production is decoded, and the decoding result (image data) is set to a predetermined value. The data is temporarily stored in storage means (SDRAM 250 or built-in VRAM 237). Then, various arithmetic processes are performed on the decoding result, and finally various image data are synthesized. This series of processing is executed by the above-described procedure using various data storage areas (various buffers) provided in the above-described various storage means (built-in VRAM 237 and SDRAM 250), thereby facilitating the synthesis of various image data. This can be executed, and the storage capacities of various storage units can be used efficiently. That is, in the present embodiment, the arithmetic processing of the image data can be performed more efficiently.

また、本実施形態の描画処理では、第1フレームバッファ及び第2フレームバッファに格納された描画結果のデータをフレーム毎に交互に切り替えながら、表示する。そして、一方のフレームバッファに格納された描画結果が表示されている期間に、次に表示される描画結果のデータ(他方のフレームバッファに格納される描画結果)の生成処理が行われる。この際、本実施形態では、記憶手段間におけるデータの通信回数と、各記憶手段において必要となる記憶容量とのバランスを考慮しながら、描画結果の生成処理が行われる。それゆえ、上述したフレームバッファの切り替え機能を用いた画像表示処理及び描画処理では、描画結果の表示処理及び生成処理の効率を向上させることができる。   In the drawing processing of the present embodiment, the data of the drawing result stored in the first frame buffer and the second frame buffer is displayed while being alternately switched for each frame. Then, during a period in which the drawing result stored in one frame buffer is displayed, a process of generating data of the drawing result to be displayed next (drawing result stored in the other frame buffer) is performed. At this time, in the present embodiment, the drawing result generation process is performed in consideration of the balance between the number of times of data communication between the storage units and the storage capacity required for each storage unit. Therefore, in the above-described image display processing and drawing processing using the frame buffer switching function, the efficiency of the drawing result display processing and the drawing processing can be improved.

さらに、本実施形態の描画処理では、上述のように、デコードされた動画データ(画像データ)に対してアルファ化処理を施して、透明度(不透明度)を設定する(上述のS423(矢印T3)、S430(矢印T14)の処理参照)。なお、本実施形態では、デコードされた動画データ(画像データに関する情報)に対してアルファ化処理を施す例を説明したが、本発明はこれに限定されず、例えば画像表示演出の内容等に応じて、デコードされた静止画データ(スプライトデータ)に対してアルファ化処理を施してもよい。そして、本実施形態では、アルファ化処理の手法として、アルファテーブルを参照して、画像データに対応する透明度を設定する第1の手法、又は、アルファテーブルを用いずに画像データに含まれる所定のカラー成分の輝度値をアルファ値(アルファ成分の値)に変換することにより透明度を設定する第2の手法を用いることができる。   Further, in the drawing processing of the present embodiment, as described above, the decoded moving image data (image data) is subjected to the alpha conversion processing to set the transparency (opacity) (the above-described S423 (arrow T3)). , S430 (see the process of arrow T14). In the present embodiment, an example has been described in which the decoded moving image data (information on image data) is subjected to an alpha conversion process. However, the present invention is not limited to this, and may be, for example, performed in accordance with the contents of an image display effect. Then, the decoded still image data (sprite data) may be subjected to an alpha conversion process. In the present embodiment, as a method of the alpha conversion processing, a first method of setting transparency corresponding to the image data with reference to the alpha table, or a predetermined method included in the image data without using the alpha table A second method of setting the transparency by converting the luminance value of the color component into an alpha value (the value of the alpha component) can be used.

前者の第1の手法を用いて、動画データ及びスプライト(静止画)データの各画像データに対して設定する透明度を動的に変更する場合、変更用の透明度のデータ(アルファ値)もCGROM206に予め記憶しておく必要がある。それゆえ、この手法を用いた場合には、CGROM206(記憶手段)の記憶領域において、透明度に関するデータが占める割合が増加し、CGROM206の記憶容量を圧迫する可能性がある。また、この場合、透明度を変更する度に、アルファテーブルを参照する処理が必要となり、表示制御回路230の処理負荷が増大する可能性もある。   When the transparency set for each image data of the moving image data and the sprite (still image) data is dynamically changed using the former first method, the transparency data for change (alpha value) is also stored in the CGROM 206. It must be stored in advance. Therefore, when this method is used, the ratio of the data relating to the transparency in the storage area of the CGROM 206 (storage means) may increase, and the storage capacity of the CGROM 206 may be reduced. In this case, every time the transparency is changed, a process of referring to the alpha table is required, and the processing load on the display control circuit 230 may increase.

一方、後者の第2の手法を用いた場合、すなわち、画像データに含まれる所定のカラー成分の輝度値を用いて直接透明度を設定する手法を用いた場合には、アルファテーブルが不要になるだけでなく、アルファテーブルを参照する処理も不要になる。   On the other hand, when the latter second method is used, that is, when a method of directly setting the transparency using the luminance value of a predetermined color component included in the image data is used, the alpha table becomes unnecessary. In addition, processing for referencing the alpha table is not required.

それゆえ、第2の手法を用いて、動画データ及びスプライト(静止画)データの各画像データに対して設定する透明度を動的に変更する場合には、CGROM206(記憶手段)の記憶容量を圧迫することもなく、表示制御回路230の処理負荷も増大しない。この結果、第2の手法を用いた場合には、動的に透明度を変更するような場合であっても、その処理負荷の増大や記憶手段の圧迫などの影響を受けることなく、透明度を用いた画像の演出効果を調整することができる。また、第2の手法を用いた場合には、エフェクトとして使用する動画データに対してもアルファテーブルを参照することなくエフェクト用データを生成することができ、エフェクト用のアルファ値(透明度のデータ)を予め用意する必要が無いので、さらに、処理負荷の低減及び記憶容量の削減を図ることが可能になる。   Therefore, in the case where the transparency set for each image data of the moving image data and the sprite (still image) data is dynamically changed using the second technique, the storage capacity of the CGROM 206 (storage means) is reduced. The processing load of the display control circuit 230 does not increase. As a result, when the second technique is used, even when the transparency is dynamically changed, the transparency is used without being affected by an increase in processing load or pressure on the storage unit. It is possible to adjust the effect of the displayed image. When the second method is used, effect data can be generated for moving image data used as an effect without referring to an alpha table, and an alpha value (transparency data) for the effect can be generated. Need not be prepared in advance, it is possible to further reduce the processing load and the storage capacity.

なお、本実施形態では、上述した描画処理、及び、描画処理内の各工程の処理は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、描画処理を行う手段(画像制御手段、描画制御手段)も兼ねる。また、表示制御回路230(副制御回路200)は、描画処理内の各工程の処理を実行する手段(第1画像制御手段,第1描画制御手段(S421)、第2画像制御手段(S423)、第3画像制御手段,第2描画制御手段(S424)、第4画像制御手段,第3描画制御手段(S426〜S428)、第5画像制御手段,第4描画制御手段(S431))も兼ねる。   In the present embodiment, the above-described drawing processing and the processing of each step in the drawing processing are executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) also serves as a unit for performing a drawing process (image control unit, drawing control unit). Further, the display control circuit 230 (sub-control circuit 200) performs processing of each step in the drawing processing (first image control means, first drawing control means (S421), second image control means (S423)). , Third image control means, second drawing control means (S424), fourth image control means, third drawing control means (S426 to S428), fifth image control means, fourth drawing control means (S431)). .

また、本実施形態では、上記描画処理中のアルファ化処理(矢印T3、T14の動作時に行われる処理)は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、アルファ化処理を行う手段(透明度設定手段、第1透明度設定手段、第2透明度設定手段)も兼ねる。さらに、上記コンポジション描画処理の図面中に矢印で示す各種データの転送処理及び描画処理は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、上記コンポジション描画処理における各種データ転送処理及び描画処理を行う手段(第1画像生成制御手段(T16)、第2画像生成制御手段(T17及びT18)、第3画像生成制御手段(T19)、第4画像生成制御手段(T20)、第5画像生成制御手段、第6画像生成制御手段(T22))も兼ねる。   Further, in the present embodiment, the alpha conversion processing (processing performed during the operation of the arrows T3 and T14) during the drawing processing is executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (the sub-control circuit 200) also serves as a unit (a transparency setting unit, a first transparency setting unit, a second transparency setting unit) for performing an alpha conversion process. Further, the transfer processing of various data indicated by arrows in the drawing and the drawing processing of the composition drawing processing are executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) performs various data transfer processing and drawing processing in the composition drawing processing (first image generation control means (T16), second image generation control means (T17 and T18), the third image generation control means (T19), the fourth image generation control means (T20), the fifth image generation control means, and the sixth image generation control means (T22).

[音声制御処理]
次に、図98A及び図98Bを参照して、副制御メイン処理(図77参照)中のS209で行う音声制御処理について説明する。なお、図98Aは、ホスト制御回路210により実行される音声制御処理の手順を示すフローチャートである。また、図98Bは、音声制御処理においてホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Voice control processing]
Next, with reference to FIG. 98A and FIG. 98B, the audio control processing performed in S209 in the sub-control main processing (see FIG. 77) will be described. FIG. 98A is a flowchart illustrating a procedure of a voice control process performed by the host control circuit 210. FIG. 98B is a flowchart illustrating a procedure of processing executed by the audio / LED control circuit 220 when a sound request is output from the host control circuit 210 to the audio / LED control circuit 220 in the audio control processing.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S441)。
(1) Voice Control Process Executed by Host Control Circuit The host control circuit 210 outputs the sound request stored in the request buffer in the animation request construction process of FIG. 90 to the voice / LED control circuit 220 (S441).

なお、本実施形態では、ホスト制御回路210は、スピーカ11による音声再生演出の動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。これは、上述したように、本実施形態の表示制御回路230による画像のデコード処理及び描画処理では、その一連の処理に2フレームの期間が必要になるためである。   In the present embodiment, the host control circuit 210 outputs a sound request after two frames have passed since the production of the production control request in order to synchronize the operation of the audio reproduction production by the speaker 11 with the production operation by the display device 13. I do. This is because, as described above, in the image decoding process and the drawing process performed by the display control circuit 230 according to the present embodiment, a series of processes requires a period of two frames.

そして、S441の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図77参照)のS210に移す。   Then, after the processing of S441, the host control circuit 210 ends the voice control processing, and moves the processing to S210 of the sub-control main processing (see FIG. 77).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S451)。次いで、音声・LED制御回路220は、音声再生の4つの実行系統の中に処理(コード)を実行可能な空いた実行系統があるか否かを判別する(S452)。
(2) Processing of the audio / LED control circuit executed during the audio control processing First, the sound request output from the host control circuit 210 is input to the audio / LED control circuit 220 (S451). Next, the audio / LED control circuit 220 determines whether or not there is an empty execution system capable of executing a process (code) among the four execution systems for audio reproduction (S452).

S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統がないと判別した場合(S452がNO判定の場合)、音声・LED制御回路220は、空きの実行系統が発生するまで待機する(S453)。   In S452, when the audio / LED control circuit 220 determines that there is no empty execution system among the four execution systems for audio reproduction (when S452 is NO), the audio / LED control circuit 220 The process waits until an execution system is generated (S453).

S453の処理後、又は、S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統があると判別した場合(S452がYES判定の場合)、音声・LED制御回路220は、空いている所定の実行系統にアクセスナンバーをセットする(S454)。   After the processing in S453 or in S452, when the audio / LED control circuit 220 determines that there is an empty execution system among the four execution systems for audio reproduction (when S452 is YES), the audio / LED The control circuit 220 sets an access number to a predetermined free execution system (S454).

次いで、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、アクセスナンバーに基づき、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S455)。   Next, the audio / LED control circuit 220 reads out the access data associated with the access number from the CGROM board 204 based on the access number in the execution system in which the access number is set (S455).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S456)。この処理によりスピーカ11による音声再生演出が開始される。なお、本実施形態では、音声の再生制御は、シンプルアクセス制御により実行される。   Next, the audio / LED control circuit 220 sequentially sets each of the plurality of setting data specified in the access data to the corresponding address based on the access data, and starts the execution process of the code (processing). (S456). By this processing, the sound reproduction effect by the speaker 11 is started. In the present embodiment, the sound reproduction control is executed by simple access control.

次いで、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S457)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S457がNO判定の場合)、音声・LED制御回路220は、後述のS459の処理を行う。   Next, the audio / LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S457). Specifically, the audio / LED control circuit 220 determines whether or not there is an access from another execution system to the code being referred to (setting data) executed in the execution system in which the access number is set. I do. In S457, when the audio / LED control circuit 220 determines that there is no multiple access to the code being referred to (when S457 is NO), the audio / LED control circuit 220 performs the processing of S459 described later. Do.

一方、S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S457がYES判定の場合)、音声・LED制御回路220は、該コードの実行を最遅のサウンドリクエストに基づいて実行する(S458)。具体的には、例えば、所定のサウンドリクエストに基づいて、所定の実行系統でコード1、コード2及びコード3を実行し、且つ、次のサウンドリクエストに基づいて、他の実行系統でコード3、コード4及びコード5を実行する場合には、複数のアクセスがあるコード3の音声再生は、該次のサウンドリクエストに基づいて実行される。   On the other hand, if the voice / LED control circuit 220 determines in S457 that there is a plurality of accesses to the code being referred to (if S457 is YES), the voice / LED control circuit 220 executes the code. Is executed based on the latest sound request (S458). Specifically, for example, code 1, code 2, and code 3 are executed in a predetermined execution system based on a predetermined sound request, and code 3, code 3, and code 3 are executed in another execution system based on the next sound request. When executing the code 4 and the code 5, the sound reproduction of the code 3 having a plurality of accesses is executed based on the next sound request.

S458の処理後又はS457がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S459)。そして、S459の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。   After the processing of S458 or when NO is determined in S457, the audio / LED control circuit 220 sets a simple access end code (S459). After the processing of S459, the audio / LED control circuit 220 ends the above-described series of processing at the time of the audio control processing, and returns the processing to a predetermined control state of the audio / LED control circuit 220 (for example, a standby state, an audio control (The control state before the processing, the control state of the processing executed after the voice control processing, etc.) are returned to the processing at the time.

[ランプ制御処理]
次に、図99A及び図99Bを参照して、副制御メイン処理(図77参照)中のS210で行うランプ制御処理について説明する。なお、図99Aは、ホスト制御回路210により実行されるランプ制御処理の手順を示すフローチャートである。また、図99Bは、ランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Lamp control processing]
Next, with reference to FIGS. 99A and 99B, a description will be given of the ramp control process performed in S210 in the sub-control main process (see FIG. 77). FIG. 99A is a flowchart illustrating a procedure of a lamp control process performed by the host control circuit 210. FIG. 99B is a flowchart illustrating a procedure of processing executed by the audio / LED control circuit 220 in the lamp control processing.

なお、本実施形態では、LEDアニメーションの再生方式において、上述した「NEXT」及び「ODONLY」が指定されていない場合の処理例を説明する。再生方式に「NEXT」及び「ODONLY」が指定されている場合を考慮したランプ制御処理については、後述の変形例2及び3(後述の図110〜図112参照)において詳述する。   In the present embodiment, a description will be given of a processing example in a case where “NEXT” and “ODONLY” are not specified in the LED animation reproduction method. The ramp control process in consideration of the case where “NEXT” and “ODONLY” are designated as the reproduction method will be described in detail in Modifications 2 and 3 (see FIGS. 110 to 112 described later).

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S461)。なお、本実施形態では、ホスト制御回路210は、ランプ(LED)群18による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp Control Processing Executed by Host Control Circuit The host control circuit 210 outputs the lamp request stored in the request buffer in the animation request construction processing of FIG. 90 to the audio / LED control circuit 220 (S461). In this embodiment, in order to synchronize the effect operation by the lamp (LED) group 18 with the effect operation by the display device 13, the host control circuit 210 transmits the lamp request after two frames have passed since the request for effect control. Output.

そして、S461の処理後、ホスト制御回路210は、ランプ制御処理を終了し、処理を副制御メイン処理(図77参照)のS211に移す。   Then, after the processing of S461, the host control circuit 210 ends the ramp control processing, and moves the processing to S211 of the sub-control main processing (see FIG. 77).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたランプリクエストが、音声・LED制御回路220に入力される(S471)。
(2) Processing of Voice / LED Control Circuit Executed During Lamp Control Processing First, a lamp request output from the host control circuit 210 is input to the voice / LED control circuit 220 (S471).

次いで、音声・LED制御回路220は、ランプリクエスト(LEDアニメーションのIDを含む)に基づいて、CGROM206から読み出すLEDアニメーション及びデータテーブル情報を指定する(S472)。この処理によりLEDアニメーションが指定されれば、各LED281に出力するLEDデータを指定することができる。また、この処理によりデータテーブル情報が指定されれば、再生方式、再生チャンネル、拡張チャンネル、消灯データ識別、制御部位及びLEDデータ名(デバック用)のデータを指定することができる。   Next, the audio / LED control circuit 220 specifies the LED animation and data table information to be read from the CGROM 206 based on the lamp request (including the LED animation ID) (S472). If the LED animation is designated by this processing, the LED data to be output to each LED 281 can be designated. If the data table information is specified by this process, the data of the reproduction method, the reproduction channel, the extension channel, the light-off data identification, the control part, and the LED data name (for debugging) can be specified.

次いで、音声・LED制御回路220は、指定されたデータテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する(S473)。次いで、音声・LED制御回路220は、同じ再生チャンネルに複数のランプリクエストがあるか否かを判別する(S474)。   Next, the audio / LED control circuit 220 refers to the specified data table information and acquires data such as a reproduction channel (sequencer, layer) for executing the LED animation (S473). Next, the audio / LED control circuit 220 determines whether or not there are a plurality of lamp requests for the same reproduction channel (S474).

S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがあると判別した場合(S474がYES判定の場合)、音声・LED制御回路220は、最後に受信したランプリクエストに基づいて、再生チャンネル、又は、再生チャンネル及び拡張チャンネル(再生チャンネルと同チャンネルの拡張チャンネル)に、LEDアニメーションをセットする(S475)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、現在登録されているデータテーブル情報が、最後に受信したランプリクエストに基づいて取得されたデータテーブル情報により上書きされる。   In S474, when the audio / LED control circuit 220 determines that there are a plurality of lamp requests on the same reproduction channel (when S474 is YES), the audio / LED control circuit 220 determines based on the last received lamp request. Then, an LED animation is set to a reproduction channel or a reproduction channel and an extension channel (an extension channel of the same channel as the reproduction channel) (S475). With this processing, the data table information currently registered in the registration buffer of the reproduction channel or the registration buffers of the reproduction channel and the extension channel is overwritten by the data table information obtained based on the last received lamp request. Is done.

一方、S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがないと判別した場合(S474がNO判定の場合)、音声・LED制御回路220は、再生チャンネル、又は、再生チャンネル及び拡張チャンネルに、LEDアニメーションをセットする(S476)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、今回受信したランプリクエストに基づいて取得されたデータテーブル情報が登録される。   On the other hand, in S474, when the audio / LED control circuit 220 determines that there are no multiple lamp requests on the same reproduction channel (NO in S474), the audio / LED control circuit 220 executes the reproduction channel or reproduction. The LED animation is set to the channel and the extension channel (S476). With this processing, the data table information acquired based on the currently received lamp request is registered in the registration buffer of the reproduction channel or the registration buffers of the reproduction channel and the extension channel.

S475又はS476の処理後、音声・LED制御回路220は、セットされたLEDアニメーションに基づいて、所定のチャンネルにおける制御対象(制御部位内)の所定のポートに設定するLEDデータ(出力データ)をCGROM206から読み込む(S477)。なお、このS477以降の処理はポート毎に実行される。   After the processing of S475 or S476, the audio / LED control circuit 220 outputs the LED data (output data) to be set to the predetermined port of the control target (within the control part) in the predetermined channel based on the set LED animation by the CGROM 206. (S477). Note that the processing after S477 is executed for each port.

次いで、音声・LED制御回路220は、所定のポートにおいて、チャンネル間におけるLEDデータ(出力データ)の重複があるか否か、すなわち、複数のチャンネル間においてLEDデータを合成する必要があるか否かを判別する(S478)。   Next, the audio / LED control circuit 220 determines whether or not there is an overlap of LED data (output data) between channels at a predetermined port, that is, whether or not it is necessary to combine LED data between a plurality of channels. Is determined (S478).

S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複がないと判別した場合(S478がNO判定の場合)、音声・LED制御回路220は、後述のS480の処理を行う。一方、S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複があると判別した場合(S478がYES判定の場合)、音声・LED制御回路220は、予めチャンネルに設定されたLEDデータの実行優先順位に基づいて、所定のポートにおけるLEDデータ(輝度データ)を決定する(S479)。   In S478, when the audio / LED control circuit 220 determines that the LED data does not overlap between the channels at the predetermined port (when S478 is NO), the audio / LED control circuit 220 proceeds to S480 described later. Perform processing. On the other hand, in S478, when the audio / LED control circuit 220 determines that there is duplication of LED data between channels at a predetermined port (when S478 is YES), the audio / LED control circuit 220 LED data (luminance data) at a predetermined port is determined based on the LED data execution priority set in (S479).

S479の処理では、例えば、この処理以前に、処理対象となっている所定のポートにLEDデータがセットされていなければ、今回取得したLEDデータを所定のポートにセットする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が低いチャンネルのLEDデータである場合には、今回取得したLEDデータで所定のポートのLEDデータを上書きする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が高いチャンネルのLEDデータである場合には、今回取得したLEDデータを破棄し、所定のポートのLEDデータを上書きしない(維持する)。このような処理をチャンネル毎に繰り返すことにより、処理対象の所定のポートにおいて、複数のチャンネルのLEDデータが合成される(複数のチャンネルの中から最も実行優先順位の高いチャンネルのLEDデータがセットされる)。   In the process of S479, for example, if the LED data is not set in the predetermined port to be processed before this process, the LED data acquired this time is set in the predetermined port. For example, if the LED data of a predetermined port set before this processing is the LED data of a channel whose execution priority is lower than the channel being processed this time, the LED data obtained this time Overwrites the LED data of the predetermined port. Further, for example, if the LED data of a predetermined port set before this processing is the LED data of a channel having a higher execution priority than the channel being processed this time, the LED data obtained this time Is discarded, and the LED data of the predetermined port is not overwritten (maintained). By repeating such processing for each channel, LED data of a plurality of channels is synthesized at a predetermined port to be processed (the LED data of the channel having the highest execution priority among the plurality of channels is set). ).

S479の処理後又はS478がNO判定の場合、音声・LED制御回路220は、所定のポートに対する上記S477〜S479の処理が、全てのチャンネル(本実施形態では8チャンネル分)に対して実行されたか否かを判別する(S480)。   After the process of S479 or when the determination of S478 is NO, the audio / LED control circuit 220 determines whether the processes of S477 to S479 for the predetermined port have been executed for all the channels (eight channels in this embodiment). It is determined whether or not it is (S480).

S480において、音声・LED制御回路220が、所定のポートに対する上記S477〜S479の処理が全てのチャンネルに対して実行されていないと判別した場合(S480がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のチャンネルを変更してS477以降の処理を繰り返す。一方、S480において、音声・LED制御回路220が、所定のポートに対する上記S477〜S479の処理が全てのチャンネルに対して実行されたと判別した場合(S480がYES判定の場合)、音声・LED制御回路220は、所定のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、所定のポートのLEDデータをポート直接指定データで上書きする(S481)。   In S480, when the audio / LED control circuit 220 determines that the processing of S477 to S479 for the predetermined port is not executed for all channels (when S480 is NO), the audio / LED control circuit 220 In step S477, the process returns to step S477, changes the channel to be processed, and repeats the processing from step S477. On the other hand, in S480, when the audio / LED control circuit 220 determines that the processing of S477 to S479 for the predetermined port has been executed for all channels (when S480 is YES), the audio / LED control circuit 220 220 determines whether or not the port direct designation data for the predetermined port is included in the lamp request, and if the port direct designation data is included in the lamp request, the sound / LED control circuit 220 Is overwritten with the port direct designation data (S481).

次いで、音声・LED制御回路220は、上述したS477〜S481の処理が全てのポートに対して実行されたか否かを判別する(S482)。なお、ここでいう、「全てのポート」とは、図82に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図82に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図82に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。   Next, the audio / LED control circuit 220 determines whether or not the above-described processing of S477 to S481 has been executed for all ports (S482). Here, “all ports” means all ports set in the LED registration process shown in FIG. 82, but the present invention is not limited to this. “All ports” may be all ports that can be arbitrarily set physically regardless of the ports set in the LED registration process shown in FIG. 82, or may be set in the LED registration process shown in FIG. Some ports selected from the selected ports may be used.

S482において、音声・LED制御回路220が、S477〜S481の処理が全てのポートに対して実行されていないと判別した場合(S482がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のポートを変更してS477以降の処理を繰り返す。一方、S482において、音声・LED制御回路220が、S477〜S481の処理が全てのポートに対して実行されたと判別した場合(S482がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。   In S482, when the audio / LED control circuit 220 determines that the processing of S477 to S481 is not executed for all ports (when S482 is NO), the audio / LED control circuit 220 executes the processing. Returning to step S477, the port to be processed is changed, and the processing from step S477 is repeated. On the other hand, in S482, when the audio / LED control circuit 220 determines that the processing of S477 to S481 has been performed for all ports (when S482 is determined to be YES), the audio / LED control circuit 220 performs the lamp control. After the above-described series of processing at the time of processing is completed, the processing is performed in a predetermined control state of the audio / LED control circuit 220 (for example, a standby state, a control state before the lamp control processing, a control state of processing performed after the lamp control processing, and the like). ) Return to the processing at the time.

[役物制御処理]
次に、図100を参照して、副制御メイン処理(図77参照)中のS211で行う役物制御処理について説明する。なお、図100は、本実施形態における役物制御処理の手順を示すフローチャートである。
[Accessory control processing]
Next, the accessory control processing performed in S211 in the sub-control main processing (see FIG. 77) will be described with reference to FIG. FIG. 100 is a flowchart illustrating the procedure of the accessory control process according to the present embodiment.

まず、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S491)。   First, the host control circuit 210 determines whether or not the current operation status is a standby operation for receiving a command from the main control circuit 70 (S491).

S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S491がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。   In S491, when the host control circuit 210 determines that the current operation state is not the operation of waiting for reception of a command from the main control circuit 70 (NO in S491), the host control circuit 210 executes the accessory control processing. Are ended, and the process moves to S212 of the sub-control main process (see FIG. 77).

一方、S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S491がYES判定の場合)、ホスト制御回路210は、主制御回路70から演出に関するコマンドを受信したか否かを判別する(S492)。なお、この処理で判断対象となる演出に関するコマンドは、例えば、特別図柄の変動開始、変動停止、デモ、大当りに関するコマンドであり、これらのコマンドがホスト制御回路210で受信された際に、役物20が可動する。   On the other hand, in S491, when the host control circuit 210 determines that the current operation state is the operation of waiting for reception of a command from the main control circuit 70 (when S491 is determined to be YES), the host control circuit 210 returns to the main control circuit 210. It is determined whether or not a command relating to the effect has been received from the control circuit 70 (S492). The commands related to the effect to be determined in this process are, for example, commands related to the start, stop, demonstration, and jackpot of a special symbol. When these commands are received by the host control circuit 210, 20 moves.

S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信していないと判別した場合(S492がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。   In S492, when the host control circuit 210 determines that the command relating to the effect has not been received from the main control circuit 70 (NO in S492), the host control circuit 210 ends the accessory control process, and To S212 of the sub-control main process (see FIG. 77).

一方、S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信したと判別した場合(S492がYES判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を行う(S493)。この処理では、ホスト制御回路210は、主に、ホスト制御回路210が実行する役物制御に関わる処理間における、役物リクエストの受け渡し許可/不許可を設定する。なお、変動開始コマンド受信時役物処理の詳細については、後述の図101を参照しながら後で説明する。   On the other hand, in S492, when the host control circuit 210 determines that the command related to the effect has been received from the main control circuit 70 (in the case of YES determination in S492), the host control circuit 210 executes the change start command reception character processing. Performed (S493). In this process, the host control circuit 210 mainly sets permission / non-permission of the transfer of the accessory request between the processes related to the accessory control executed by the host control circuit 210. The details of the character processing at the time of receiving the change start command will be described later with reference to FIG.

次いで、ホスト制御回路210は、デモコマンド受信時役物処理を行う(S494)。なお、デモコマンド受信時役物処理の詳細については、後述の図102を参照しながら後で説明する。次いで、ホスト制御回路210は、変動停止コマンド受信時役物処理を行う(S495)。なお、変動停止コマンド受信時役物処理の詳細については、後述の図104を参照しながら後で説明する。次いで、ホスト制御回路210は、大当り系コマンド受信時役物処理を行う(S496)。なお、大当り系コマンド受信時役物処理の詳細については、後述の図105を参照しながら後で説明する。   Next, the host control circuit 210 performs the accessory processing when receiving the demo command (S494). Note that the details of the processing of the accessory upon reception of the demo command will be described later with reference to FIG. 102 described later. Next, the host control circuit 210 performs the accessory processing when the fluctuation stop command is received (S495). The details of the character processing at the time of receiving the fluctuation stop command will be described later with reference to FIG. 104 described later. Next, the host control circuit 210 performs the accessory processing when the big hit command is received (S496). Note that details of the jackpot processing at the time of receiving the jackpot-related command will be described later with reference to FIG.

本実施形態では、S493〜S496の各種コマンド受信時役物処理を役物制御処理の中で行う例を説明したが、本発明はこれに限定されず、演出に関するコマンドを受信した際に、割込処理として各役物処理を行ってもよいし、上述したコマンド解析処理(図88参照)の直後に各役物処理を行ってもよい。   In the present embodiment, an example has been described in which the various types of command processing at the time of receiving various commands in S493 to S496 are performed in the control processing of the special character. However, the present invention is not limited to this. Each of the accessory processes may be performed as the inclusion process, or each of the accessory processes may be performed immediately after the above-described command analysis process (see FIG. 88).

次いで、ホスト制御回路210は、初期位置復旧動作処理を行う(S497)。なお、初期位置復旧動作処理の詳細については、後述の図106を参照しながら後で説明する。次いで、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S498)。   Next, the host control circuit 210 performs an initial position restoring operation process (S497). The details of the initial position restoring operation process will be described later with reference to FIG. Next, the host control circuit 210 determines whether or not the current operation status is a standby operation for receiving a command from the main control circuit 70 (S498).

S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S498がYES判定の場合)、ホスト制御回路210は、処理をS492に戻し、S492以降の処理を繰り返す。一方、S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S498がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S499)。   In S498, when the host control circuit 210 determines that the current operation status is the operation of waiting for reception of a command from the main control circuit 70 (when S498 is YES), the host control circuit 210 performs the processing in S492. , And the processing after S492 is repeated. On the other hand, in S498, when the host control circuit 210 determines that the current operation status is not in the standby state for receiving the command from the main control circuit 70 (NO in S498), the host control circuit 210 It is determined whether the request delivery permission is set (S499).

S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S499がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。   In S499, when the host control circuit 210 determines that the transfer of the accessory request has not been set (NO in S499), the host control circuit 210 ends the accessory control process and proceeds to the sub process. The process moves to S212 of the control main process (see FIG. 77).

一方、S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S499がYES判定の場合)、ホスト制御回路210は、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納された役物リクエストを取得する(S500)。なお、本実施形態では、ホスト制御回路210は、役物20による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、役物リクエストを取得する。   On the other hand, in S499, when the host control circuit 210 determines that the transfer permission of the accessory request has been set (in the case of YES determination in S499), the host control circuit 210 determines in the animation request construction process of FIG. The character request stored in the buffer is acquired (S500). In the present embodiment, the host control circuit 210 acquires a role request after two frames have passed from the request generation of the direction control in order to synchronize the direction operation by the character 20 with the direction operation by the display device 13. .

次いで、ホスト制御回路210は、役物リクエストに基づいて、I2Cコントローラ261を介して励磁データをモータドライバ271に送信する(S501)。次いで、ホスト制御回路210は、I2Cコントローラ261から通信エラー信号が受信されたか否かを判別する(S502)。この処理では、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270間の通信エラー又はI2Cコントローラ261のエラーを検知したか(取得したか又は入力されたか)否かを判別してよい。   Next, the host control circuit 210 transmits the excitation data to the motor driver 271 via the I2C controller 261 based on the accessory request (S501). Next, the host control circuit 210 determines whether a communication error signal has been received from the I2C controller 261 (S502). In this process, the host control circuit 210 may determine whether a communication error between the I2C controller 261 and the motor controller 270 or an error of the I2C controller 261 has been detected (acquired or input).

S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信したと判別した場合(S502がYES判定の場合)、ホスト制御回路210は、通信コントローラエラーを設定する(S503)。そして、S503の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。   In S502, when the host control circuit 210 determines that a communication error signal has been received from the I2C controller 261 (when S502 is YES), the host control circuit 210 sets a communication controller error (S503). Then, after the processing of S503, the host control circuit 210 ends the accessory control processing, and moves the processing to S212 of the sub-control main processing (see FIG. 77).

一方、S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信していないと判別した場合(S502がNO判定の場合)、ホスト制御回路210は、各モータドライバ271のアドレスにアクセスできるか否かを判別する(S504)。   On the other hand, in S502, when the host control circuit 210 determines that the communication error signal has not been received from the I2C controller 261 (NO in S502), the host control circuit 210 accesses the address of each motor driver 271. It is determined whether or not it is possible (S504).

S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできないと判別した場合(S504がNO判定の場合)、ホスト制御回路210は、接続エラーを設定する(S505)。そして、S505の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。   In S504, when the host control circuit 210 determines that the address of each motor driver 271 cannot be accessed (NO in S504), the host control circuit 210 sets a connection error (S505). Then, after the processing of S505, the host control circuit 210 ends the accessory control processing, and moves the processing to S212 of the sub-control main processing (see FIG. 77).

一方、S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできると判別した場合(S504がYES判定の場合)、ホスト制御回路210は、役物20による演出動作が終了するまで役物20(モータ272)を可動する(S506)。なお、この処理では、モータ272の動作が停止した後、センサーによりモータ272(役物20)が初期位置に戻ったことが検知されるまで、役物20(モータ272)を可動する。   On the other hand, in S504, when the host control circuit 210 determines that the address of each motor driver 271 can be accessed (in the case of YES determination in S504), the host control circuit 210 continues to play until the effect operation by the accessory 20 ends. The object 20 (motor 272) is moved (S506). In this process, after the operation of the motor 272 stops, the accessory 20 (the motor 272) is moved until the sensor detects that the motor 272 (the accessory 20) has returned to the initial position.

次いで、ホスト制御回路210は、役物20(モータ272)の動作が正常に終了した否かを判別する(S507)。S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了したと判別した場合(S507がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。一方、S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了していないと判別した場合(S507がNO判定の場合)、ホスト制御回路210は、データエラーを設定する(S508)。そして、S508の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。   Next, the host control circuit 210 determines whether or not the operation of the accessory 20 (motor 272) has been completed normally (S507). In S507, when the host control circuit 210 determines that the operation of the accessory 20 (motor 272) has ended normally (if S507 is YES), the host control circuit 210 ends the accessory control process, The process moves to S212 of the sub-control main process (see FIG. 77). On the other hand, in S507, when the host control circuit 210 determines that the operation of the accessory 20 (motor 272) is not normally terminated (NO in S507), the host control circuit 210 sets a data error. (S508). Then, after the processing of S508, the host control circuit 210 ends the accessory control processing, and moves the processing to S212 of the sub-control main processing (see FIG. 77).

[変動開始コマンド受信時役物処理]
次に、図101を参照して、役物制御処理(図100参照)中のS493で行う変動開始コマンド受信時役物処理について説明する。なお、図101は、本実施形態における変動開始コマンド受信時役物処理の手順を示すフローチャートである。
[Processing of character when receiving start command]
Next, with reference to FIG. 101, a description will be given of the change-of-change-command-reception-accessible-character processing performed in S <b> 493 during the accessory-control processing (see FIG. 100). FIG. 101 is a flowchart illustrating the procedure of the character processing at the time of receiving the change start command in the present embodiment.

まず、ホスト制御回路210は、変動開始コマンドを受信したか否かを判別する(S511)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄演出開始コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether a change start command has been received (S511). Specifically, the host control circuit 210 determines, for example, whether or not the above-described special symbol effect start command has been received.

S511において、ホスト制御回路210が、変動開始コマンドを受信していないと判別した場合(S511がNO判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS494に移す。一方、S511において、ホスト制御回路210が、変動開始コマンドを受信したと判別した場合(S511がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S512)。   In S511, if the host control circuit 210 determines that the change start command has not been received (if S511 is NO), the host control circuit 210 ends the change start command reception character processing and ends the processing. The process moves to S494 of the accessory control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S511 that the change start command has been received (YES in S511), the host control circuit 210 determines whether all the motors 272 are at the initial position. (S512).

S512において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S512がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S513)。役物リクエストの受け渡し許可がセットされると、役物20の制御状態が、コマンド受信待機状態から役物リクエスト受け渡し許可状態に移行する。   In S512, when the host control circuit 210 determines that all the motors 272 are at the initial position (when S512 is determined to be YES), the host control circuit 210 sets permission to transfer the accessory request (S513). When the transfer permission of the accessory request is set, the control state of the accessory 20 shifts from the command reception standby state to the accessory request transfer permission state.

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S514)。なお、初期位置復旧カウンタは、モータ272の初期位置復旧動作の実行回数を計数するカウンタであり、サブワークRAM210aに設けられる。そして、S514の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS494に移す。   Next, the host control circuit 210 sets “0” to the initial position restoration counter (S514). The initial position restoration counter is a counter for counting the number of times the motor 272 has performed the initial position restoration operation, and is provided in the subwork RAM 210a. Then, after the processing of S514, the host control circuit 210 ends the change processing command reception-time accessory processing, and shifts the processing to S494 of the accessory control processing (see FIG. 100).

一方、S512において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S512がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S515)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S516)。そして、S516の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS494に移す。   On the other hand, in S512, when the host control circuit 210 determines that the one or more motors 272 are not at the initial position (in the case of NO determination in S512), the host control circuit 210 sets the non-permission of the accessory request. (S515). Next, the host control circuit 210 performs a transition setting to the initial position restoring operation (S516). Then, after the processing of S516, the host control circuit 210 ends the change processing command reception accessory processing, and moves the processing to S494 of the accessory control processing (see FIG. 100).

[デモコマンド受信時役物処理]
次に、図102を参照して、役物制御処理(図100参照)中のS494で行うデモコマンド受信時役物処理について説明する。なお、図102は、本実施形態におけるデモコマンド受信時役物処理の手順を示すフローチャートである。
[Processing of character objects when receiving demo command]
Next, with reference to FIG. 102, a description will be given of the demo command receiving accessory processing performed in S494 during the accessory control processing (see FIG. 100). FIG. 102 is a flowchart showing the procedure of the accessory processing upon receiving a demo command in the present embodiment.

まず、ホスト制御回路210は、デモコマンドを受信したか否かを判別する(S521)。具体的には、ホスト制御回路210は、例えば、上述のデモ表示コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether a demo command has been received (S521). Specifically, the host control circuit 210 determines, for example, whether or not the above-described demonstration display command has been received.

S521において、ホスト制御回路210が、デモコマンドを受信していないと判別した場合(S521がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。一方、S521において、ホスト制御回路210が、デモコマンドを受信したと判別した場合(S521がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S522)。この処理では、ホスト制御回路210は、例えば、役物制御処理(図100参照)中のS502以降の処理で設定された各種エラー(通信コントローラエラー、接続エラー、データエラー)などが発生しているか否かを判別する。   In S521, when the host control circuit 210 determines that the demo command has not been received (NO in S521), the host control circuit 210 ends the demo command reception character processing, and terminates the processing. The process moves to S495 of the control process (see FIG. 100). On the other hand, if the host control circuit 210 determines in S521 that the demo command has been received (YES in S521), the host control circuit 210 determines whether an error due to a failure of the motor 272 or the like has been detected. It is determined (S522). In this process, the host control circuit 210 determines whether various errors (communication controller error, connection error, data error) set in the processes after S502 in the accessory control process (see FIG. 100) have occurred. Determine whether or not.

S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S522がYES判定の場合)、ホスト制御回路210は、エラー処理を行う(S523)。なお、エラー処理の詳細については、後述の図103を参照しながら後で説明する。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S524)。そして、S524の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。   In S522, when the host control circuit 210 determines that an error due to a failure of the motor 272 or the like is detected (YES in S522), the host control circuit 210 performs an error process (S523). The details of the error processing will be described later with reference to FIG. Next, the host control circuit 210 performs a setting to shift to the error operation at the time of the accessory operation (S524). Then, after the process of S524, the host control circuit 210 ends the demo command reception accessory processing, and shifts the processing to S495 of the accessory control processing (see FIG. 100).

一方、S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S522がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S525)。   On the other hand, in S522, when the host control circuit 210 determines that an error due to a failure of the motor 272 or the like is not detected (NO in S522), the host control circuit 210 determines that all the motors 272 are in the initial position. It is determined whether or not there is (S525).

S525において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S525がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。一方、S525において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S525がYES判定の場合)、ホスト制御回路210は、役物励磁開放処理を行う(S526)。この処理では、ホスト制御回路210は、全てのモータ272(モータドライバ271)への励磁データの出力を停止する。   In S525, if the host control circuit 210 determines that the one or more motors 272 are not at the initial position (if S525 is NO), the host control circuit 210 ends the demo command reception character processing, The processing moves to S495 of the accessory control processing (see FIG. 100). On the other hand, in S525, when the host control circuit 210 determines that all the motors 272 are at the initial position (if S525 is YES), the host control circuit 210 performs the accessory excitation release processing (S526). In this process, the host control circuit 210 stops outputting excitation data to all the motors 272 (motor drivers 271).

次いで、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S527)。次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S528)。そして、S528の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。   Next, the host control circuit 210 sets permission to transfer the accessory request (S527). Next, the host control circuit 210 sets “0” to the initial position restoration counter (S528). Then, after the process of S528, the host control circuit 210 ends the demo command receiving time accessory process, and moves the process to S495 of the accessory control process (see FIG. 100).

[エラー処理]
次に、図103を参照して、デモコマンド受信時役物処理(図102参照)中のS523で行うエラー処理について説明する。なお、図103は、本実施形態におけるエラー処理の手順を示すフローチャートである。
[Error processing]
Next, with reference to FIG. 103, an explanation will be given on the error processing performed in S523 during the demo command reception accessory processing (see FIG. 102). FIG. 103 is a flowchart showing the procedure of error processing in the present embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S531)。次いで、ホスト制御回路210は、全てのモータ272を停止する(S532)。   First, the host control circuit 210 sets non-permission of the transfer of the accessory request (S531). Next, the host control circuit 210 stops all the motors 272 (S532).

次いで、ホスト制御回路210は、モータドライバ271のソフトウェアをリセットする(S533)。次いで、ホスト制御回路210は、I2Cコントローラ261をリセットする(S534)。そして、S534の処理後、ホスト制御回路210は、エラー処理を終了し、処理をデモコマンド受信時役物処理(図102参照)のS524に移す。   Next, the host control circuit 210 resets the software of the motor driver 271 (S533). Next, the host control circuit 210 resets the I2C controller 261 (S534). Then, after the processing of S534, the host control circuit 210 ends the error processing, and shifts the processing to S524 of the accessory processing at the time of receiving the demo command (see FIG. 102).

[変動停止コマンド受信時役物処理]
次に、図104を参照して、役物制御処理(図100参照)中のS495で行う変動停止コマンド受信時役物処理について説明する。なお、図104は、本実施形態における変動停止コマンド受信時役物処理の手順を示すフローチャートである。
[Processing of character when receiving fluctuation stop command]
Next, with reference to FIG. 104, a description will be given of the change-of-variable-command-receiving-potential-object processing performed in S495 during the accessory-control processing (see FIG. 100). FIG. 104 is a flowchart showing the procedure of the character processing at the time of receiving the fluctuation stop command in the present embodiment.

まず、ホスト制御回路210は、変動停止コマンドを受信したか否かを判別する(S541)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄停止コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether a fluctuation stop command has been received (S541). Specifically, the host control circuit 210 determines, for example, whether or not the special symbol stop command has been received.

S541において、ホスト制御回路210が、変動停止コマンドを受信していないと判別した場合(S541がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。一方、S541において、ホスト制御回路210が、変動停止コマンドを受信したと判別した場合(S541がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S542)。   In S541, if the host control circuit 210 determines that the change stop command has not been received (if S541 is NO), the host control circuit 210 ends the change stop command reception character processing and ends the processing. The process moves to S496 of the accessory control process (see FIG. 100). On the other hand, in S541, when the host control circuit 210 determines that the fluctuation stop command has been received (YES in S541), the host control circuit 210 determines whether an error due to a failure of the motor 272 or the like has been detected. Is determined (S542).

S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S542がYES判定の場合)、ホスト制御回路210は、図103で説明したエラー処理を行う(S543)。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S544)。そして、S544の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。   In S542, when the host control circuit 210 determines that an error due to a failure of the motor 272 or the like is detected (YES in S542), the host control circuit 210 performs the error processing described with reference to FIG. 103 ( S543). Next, the host control circuit 210 performs a setting for shifting to the accessory operation error operation (S544). Then, after the processing of S544, the host control circuit 210 ends the change processing command upon reception of the fluctuation stop command, and shifts the processing to S496 of the control processing of the character (see FIG. 100).

一方、S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S542がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S545)。   On the other hand, in S542, when the host control circuit 210 determines that an error due to a failure of the motor 272 or the like has not been detected (NO in S542), the host control circuit 210 determines that all the motors 272 are in the initial position. It is determined whether or not there is (S545).

S545において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S545がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。一方、S545において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S545がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S546)。   In S545, if the host control circuit 210 determines that one or more motors 272 are not at the initial position (if S545 is NO), the host control circuit 210 ends the change stop command reception character processing. The process is shifted to S496 of the accessory control process (see FIG. 100). On the other hand, in S545, when the host control circuit 210 determines that all the motors 272 are at the initial position (in the case of YES determination in S545), the host control circuit 210 sets permission to transfer the accessory request (S546). ).

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S547)。そして、S547の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。   Next, the host control circuit 210 sets “0” to the initial position restoration counter (S547). Then, after the processing of S547, the host control circuit 210 ends the change processing command reception occasion processing, and shifts the processing to S496 of the accessory control processing (see FIG. 100).

[大当り系コマンド受信時役物処理]
次に、図105を参照して、役物制御処理(図100参照)中のS496で行う大当り系コマンド受信時役物処理について説明する。なお、図105は、本実施形態における大当り系コマンド受信時役物処理の手順を示すフローチャートである。
[Processing of the accessory when receiving the big hit command]
Next, with reference to FIG. 105, the bonus item processing at the time of receiving a jackpot command executed in S496 in the bonus item control process (see FIG. 100) will be described. FIG. 105 is a flowchart showing the procedure of the bonus item processing at the time of receiving a jackpot command in the present embodiment.

まず、ホスト制御回路210は、大当り系コマンドを受信したか否かを判別する(S551)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄当り開始表示コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether or not a big hit command has been received (S551). Specifically, the host control circuit 210 determines, for example, whether or not the special symbol hit start display command has been received.

S551において、ホスト制御回路210が、大当り系コマンドを受信していないと判別した場合(S551がNO判定の場合)、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS497に移す。一方、S551において、ホスト制御回路210が、大当り系コマンドを受信したと判別した場合(S551がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S552)。   In S551, when the host control circuit 210 determines that the big hit command has not been received (NO in S551), the host control circuit 210 ends the big hit command reception character processing and ends the processing. The process moves to S497 of the accessory control process (see FIG. 100). On the other hand, in S551, if the host control circuit 210 determines that the big hit command has been received (if S551 is YES), the host control circuit 210 determines whether all the motors 272 are at the initial position. (S552).

S552において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S552がNO判定の場合)、ホスト制御回路210は、後述のS554の処理を行う。一方、S552において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S552がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S553)。   In S552, when the host control circuit 210 determines that one or more motors 272 are not at the initial position (NO in S552), the host control circuit 210 performs the processing of S554 described later. On the other hand, in S552, if the host control circuit 210 determines that all the motors 272 are at the initial position (if S552 is YES), the host control circuit 210 sets permission to transfer the accessory request (S553). ).

S553の処理後又はS552がNO判定の場合、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S554)。そして、S554の処理後、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS497に移す。   After the processing of S553 or when the determination of S552 is NO, the host control circuit 210 sets “0” to the initial position restoration counter (S554). Then, after the processing of S554, the host control circuit 210 ends the jackpot processing at the time of receiving the jackpot command, and shifts the processing to S497 of the accessory control processing (see FIG. 100).

[初期位置復旧動作処理]
次に、図106を参照して、役物制御処理(図100参照)中のS497で行う初期位置復旧動作処理について説明する。なお、図106は、本実施形態における初期位置復旧動作処理の手順を示すフローチャートである。
[Initial position recovery operation processing]
Next, with reference to FIG. 106, the initial position restoring operation process performed in S497 in the accessory control process (see FIG. 100) will be described. FIG. 106 is a flowchart illustrating the procedure of the initial position restoring operation process according to the present embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S561)。   First, the host control circuit 210 determines whether or not the transfer permission of the accessory request is set (S561).

S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S561がYES判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。一方、S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S561がNO判定の場合)、ホスト制御回路210は、役物動作時エラー動作への移行が設定されているか否かを判別する(S562)。   In S561, if the host control circuit 210 determines that the transfer permission of the accessory request is set (if S561 is YES), the host control circuit 210 ends the initial position restoring operation processing, and executes the processing. The process moves to S498 of the accessory control process (see FIG. 100). On the other hand, in S561, if the host control circuit 210 determines that the transfer permission of the accessory request has not been set (NO in S561), the host control circuit 210 shifts to the error operation during the accessory operation. It is determined whether or not is set (S562).

S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていないと判別した場合(S562がNO判定の場合)、ホスト制御回路210は、後述のS565の処理を行う。   In S562, when the host control circuit 210 determines that the shift to the accessory-operation-time error operation has not been set (NO in S562), the host control circuit 210 performs the processing of S565 described later.

一方、S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていると判別した場合(S562がYES判定の場合)、ホスト制御回路210は、役物20の動作を終了する(S563)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S564)。   On the other hand, in S562, when the host control circuit 210 determines that the transition to the error operation at the time of the accessory operation is set (in the case of YES determination in S562), the host control circuit 210 controls the operation of the accessory 20. The process ends (S563). Next, the host control circuit 210 performs a transition setting to the initial position restoring operation (S564).

S564の処理後又はS562がNO判定の場合、ホスト制御回路210は、初期位置復旧動作への移行が設定されているか否かを判別する(S565)。   After the processing of S564 or when NO is determined in S562, the host control circuit 210 determines whether or not the transition to the initial position recovery operation is set (S565).

S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていないと判別した場合(S565がNO判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。一方、S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていると判別した場合(S565がYES判定の場合)、ホスト制御回路210は、初期位置復旧カウンタの値に「1」を加算する(S566)。   In S565, when the host control circuit 210 determines that the shift to the initial position restoring operation has not been set (NO in S565), the host control circuit 210 ends the initial position restoring operation processing, and To S498 of the accessory control process (see FIG. 100). On the other hand, in S565, when the host control circuit 210 determines that the shift to the initial position recovery operation is set (when S565 is YES), the host control circuit 210 sets the value of the initial position recovery counter to " "1" is added (S566).

次いで、ホスト制御回路210は、初期位置復旧カウンタの値が「10」以上であるか否かを判別する(S567)。   Next, the host control circuit 210 determines whether the value of the initial position restoration counter is “10” or more (S567).

S567において、ホスト制御回路210が、初期位置復旧カウンタの値が「10」以上でないと判別した場合(S567がNO判定の場合)、ホスト制御回路210は、全てのモータ272を初期位置に移動させる(S568)。次いで、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S569)。   In S567, when the host control circuit 210 determines that the value of the initial position restoration counter is not equal to or more than “10” (NO in S567), the host control circuit 210 moves all the motors 272 to the initial position. (S568). Next, the host control circuit 210 determines whether or not all the motors 272 are at the initial position (S569).

S569において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S569がNO判定の場合)、ホスト制御回路210は、処理をS566に戻し、S566以降の処理を繰り返す。一方、S569において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S569がYES判定の場合)、ホスト制御回路210は、コマンド受信待機動作への移行設定を行う(S570)。そして、S570の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。   In S569, when the host control circuit 210 determines that one or more motors 272 are not at the initial position (if S569 is NO), the host control circuit 210 returns the processing to S566, and performs the processing from S566 and on. repeat. On the other hand, in S569, if the host control circuit 210 determines that all the motors 272 are at the initial position (if S569 is YES), the host control circuit 210 performs a transition setting to the command reception standby operation (S569). S570). Then, after the processing of S570, the host control circuit 210 ends the initial position restoring operation processing, and moves the processing to S498 of the accessory control processing (see FIG. 100).

ここで、再度、S567の処理に戻って、S567において、ホスト制御回路210が、初期位置復旧カウンタの値が「10」以上であると判別した場合(S567がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S571)。次いで、ホスト制御回路210は、電源再投入により初期化処理が行われるまで、全てのモータ272を停止する(S572)。   Here, returning to the process of S567 again, in S567, when the host control circuit 210 determines that the value of the initial position restoration counter is “10” or more (when S567 is YES), the host control circuit 210 The item 210 sets the non-permission of the transfer of the accessory request (S571). Next, the host control circuit 210 stops all the motors 272 until an initialization process is performed by turning on the power again (S572).

なお、本実施形態では、上述のように、初期位置復旧カウンタの値が「10」以上の場合にモータ272を停止する例を説明したが、本発明はこれに限定されない。モータ272を停止させるための初期位置復旧カウンタの閾値は、例えば、役物20の演出動作内容やモータ272の性能等に応じて任意に設定することができる。   In the present embodiment, as described above, an example in which the motor 272 is stopped when the value of the initial position restoration counter is “10” or more has been described, but the present invention is not limited to this. The threshold value of the initial position restoration counter for stopping the motor 272 can be arbitrarily set according to, for example, the effect operation of the accessory 20 and the performance of the motor 272.

そして、S572の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。   Then, after the processing of S572, the host control circuit 210 ends the initial position restoring operation processing, and moves the processing to S498 of the accessory control processing (see FIG. 100).

[音声・LED制御回路及びLEDドライバ間のデータ通信処理]
次に、図107A及び図107Bを参照して、音声・LED制御回路220及びLEDドライバ280間で行われる通信処理について説明する。なお、図107Aは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、音声・LED制御回路220により実行される信号及びデータの送信処理の手順を示すフローチャートである。また、図107Bは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、LEDドライバ280により実行される信号及びデータの受信処理の手順を示すフローチャートである。
[Data communication processing between voice / LED control circuit and LED driver]
Next, a communication process performed between the audio / LED control circuit 220 and the LED driver 280 will be described with reference to FIGS. 107A and 107B. FIG. 107A is a flowchart illustrating a procedure of signal and data transmission processing executed by the audio / LED control circuit 220 in communication processing between the audio / LED control circuit 220 and the LED driver 280. FIG. 107B is a flowchart illustrating a procedure of a signal and data reception process performed by the LED driver 280 in the communication process between the audio / LED control circuit 220 and the LED driver 280.

本実施形態では、ホスト制御回路210から音声・LED制御回路220にランプリクエストが入力されると、該ランプリクエストに基づいて、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をランプ群18に含まれる各LEDドライバ280に送信する。この際、音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバスで接続されているので、両者間ではSPI方式で信号及びシリアル・データの通信が行われる。なお、本実施形態では、音声・LED制御回路220及びLEDドライバ280間の通信形態は、音声・LED制御回路220からLEDドライバ280に一方的に信号及びシリアル・データの送信する形態となる。   In the present embodiment, when a lamp request is input from the host control circuit 210 to the audio / LED control circuit 220, the audio / LED control circuit 220 outputs lamp output data (LED data) based on the lamp request. 18 is transmitted to each LED driver 280 included. At this time, since the audio / LED control circuit 220 and the LED driver 280 are connected by the SPI bus as described above, signal and serial data communication is performed between the two by the SPI method. In the present embodiment, the communication mode between the audio / LED control circuit 220 and the LED driver 280 is a mode in which the audio / LED control circuit 220 unilaterally transmits signals and serial data to the LED driver 280.

以下に、ランプリクエストに基づいて、音声・LED制御回路220により実行される信号及びシリアル・データの送信処理、並びに、LEDドライバ280により実行されるデータ受信処理の具体的な手順を、それぞれ図107A及び図107Bのフローチャートを参照しながら説明する。なお、本実施形態において、音声・LED制御回路220から送信されるシリアル・データの構成は、上記図44で説明した構成とする。   The specific procedure of the signal / serial data transmission processing executed by the audio / LED control circuit 220 and the data reception processing executed by the LED driver 280 based on the lamp request will be described below with reference to FIG. And the flowchart of FIG. 107B. In this embodiment, the configuration of the serial data transmitted from the audio / LED control circuit 220 is the configuration described with reference to FIG.

(1)音声・LED制御回路のシリアル・データ送信処理
まず、音声・LED制御回路220は、図107Aに示すように、データ「1」を連続して16回以上、LEDドライバ280に送信する(S581)。すなわち、音声・LED制御回路220は、シリアル・データの先頭に配置された、データ「1」が16ビット以上連続して格納された領域のデータ(図44参照)をLEDドライバ280に送信する。
(1) Serial Data Transmission Process of Audio / LED Control Circuit First, as shown in FIG. 107A, the audio / LED control circuit 220 transmits data “1” to the LED driver 280 continuously 16 times or more ( S581). That is, the audio / LED control circuit 220 transmits to the LED driver 280 the data (see FIG. 44) in the area where the data “1”, which is arranged at the head of the serial data, is continuously stored for 16 bits or more.

次いで、音声・LED制御回路220は、デバイスアドレスをLEDドライバ280に送信する(S582)。次いで、音声・LED制御回路220は、レジスタアドレスをLEDドライバ280に送信する(S583)。   Next, the audio / LED control circuit 220 transmits the device address to the LED driver 280 (S582). Next, the audio / LED control circuit 220 transmits the register address to the LED driver 280 (S583).

次いで、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をLEDドライバ280に送信する(S584)。そして、S584の処理後、音声・LED制御回路220は、シリアル・データの送信処理を終了する。   Next, the audio / LED control circuit 220 transmits the lamp output data (LED data) to the LED driver 280 (S584). Then, after the processing of S584, the audio / LED control circuit 220 ends the transmission processing of the serial data.

(2)LEDドライバの受信処理(受信データに基づく状態遷移処理)
まず、LEDドライバ280は、図107Bに示すように、スリープ状態をセットする(S591)。なお、「スリープ状態にする」とは、LEDドライバ280の動作状態を休眠(休止)状態にして動作待機の状態にすることである。また、セットされたスリープ状態は、LEDドライバ280が音声・LED制御回路220から最初のデータ「1」を受信(検出)した際に解除される。
(2) LED driver reception processing (state transition processing based on received data)
First, the LED driver 280 sets a sleep state as shown in FIG. 107B (S591). Note that “to sleep” means that the operation state of the LED driver 280 is set to a sleep (pause) state to be in an operation standby state. The set sleep state is released when the LED driver 280 receives (detects) the first data “1” from the audio / LED control circuit 220.

次いで、LEDドライバ280は、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したか否かを判別する(S592)。   Next, the LED driver 280 determines whether or not the data “1” has been received (detected) 16 times continuously from the audio / LED control circuit 220 (S592).

S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)していないと判別した場合(S592がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したと判別した場合(S592がYES判定の場合)、LEDドライバ280は、スタート待機状態をセットする(S593)。   In S592, when the LED driver 280 determines that the data “1” has not been received (detected) from the audio / LED control circuit 220 16 times in a row (NO in S592), the LED driver 280 performs the processing. Is returned to S591, and the processing from S591 is repeated. On the other hand, if the LED driver 280 determines in step S592 that the data “1” has been received (detected) from the audio / LED control circuit 220 16 times in a row (YES in S592), the LED driver 280 starts. The standby state is set (S593).

次いで、LEDドライバ280は、データ「0」を受信したか否かを判別する(S594)。この処理では、LEDドライバ280は、デバイスアドレスの先頭ビットに格納されたデータ「0」(図44参照)を受信したか否かを判別する。   Next, the LED driver 280 determines whether or not data “0” has been received (S594). In this process, the LED driver 280 determines whether or not data “0” (see FIG. 44) stored in the first bit of the device address has been received.

S594において、LEDドライバ280が、データ「0」を受信していないと判別した場合(S594がNO判定の場合)、LEDドライバ280は、処理をS593に戻し、S593以降の処理を繰り返す。なお、所定時間、LEDドライバ280でデータ「0」が受信されずにスタート待機状態が続いている場合には、LEDドライバ280は、タイムアウト処理として動作状態をスリープ状態に戻す処理を行ってもよい。   In S594, when the LED driver 280 determines that the data “0” has not been received (NO in S594), the LED driver 280 returns the processing to S593, and repeats the processing from S593. When the LED driver 280 does not receive data “0” for a predetermined time and the start standby state continues, the LED driver 280 may perform a process of returning the operation state to the sleep state as a timeout process. .

一方、S594において、LEDドライバ280が、データ「0」を受信したと判別した場合(S594がYES判定の場合)、LEDドライバ280は、デバイスアドレス待ち受け状態をセットする(S595)。   On the other hand, in S594, when the LED driver 280 determines that the data “0” has been received (YES in S594), the LED driver 280 sets a device address waiting state (S595).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたデバイスアドレスを受信し、デバイスアドレスが当該LEDドライバ280に設定されたそれと一致するか否かを判別する(S596)。S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致しないと判別した場合(S596がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致すると判別した場合(S596がYES判定の場合)、LEDドライバ280は、レジスタアドレス待ち受け状態をセットする(S597)。   Next, the LED driver 280 receives the device address transmitted from the audio / LED control circuit 220, and determines whether or not the device address matches that set in the LED driver 280 (S596). In S596, if the LED driver 280 determines that the received device address does not match that set in the LED driver 280 (NO in S596), the LED driver 280 returns the processing to S591, and performs S591 and subsequent steps. Is repeated. On the other hand, in S596, when the LED driver 280 determines that the received device address matches that set in the LED driver 280 (if S596 is YES), the LED driver 280 sets the register address waiting state. (S597).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたレジスタアドレスを受信し、該レジスタアドレスが存在するレジスタアドレスであるか否かを判別する(S598)。S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスでないと判別した場合(S598がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。   Next, the LED driver 280 receives the register address transmitted from the audio / LED control circuit 220, and determines whether or not the register address is the existing register address (S598). In S598, if the LED driver 280 determines that the received register address is not a register address that exists (NO in S598), the LED driver 280 returns the process to S591, and repeats the processes in S591 and thereafter.

一方、S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスであると判別した場合(S598がYES判定の場合)、LEDドライバ280は、データ受信状態をセットする(S599)。これにより、音声・LED制御回路220から送信されたランプ出力データ(LEDデータ)の受信処理が開始される。次いで、LEDドライバ280は、ランプ出力データ(LEDデータ)の最終データを示すデータ「0FFH(1111111B)」(図44参照)を受信したか否かを判別する(S600)。   On the other hand, in S598, when the LED driver 280 determines that the received register address is the existing register address (YES in S598), the LED driver 280 sets the data reception state (S599). Thereby, the reception process of the lamp output data (LED data) transmitted from the audio / LED control circuit 220 is started. Next, the LED driver 280 determines whether or not data “0FFH (1111111B)” (see FIG. 44) indicating the last data of the lamp output data (LED data) has been received (S600).

S600において、LEDドライバ280が、データ「0FFH」を受信していないと判別した場合(S600がNO判定の場合)、LEDドライバ280は、処理をS599に戻し、S599以降の処理を繰り返す。一方、S600において、LEDドライバ280が、データ「0FFH」を受信したと判別した場合(S600がYES判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。   In S600, when the LED driver 280 determines that the data “0FFH” has not been received (NO in S600), the LED driver 280 returns the process to S599, and repeats the processes from S599. On the other hand, in S600, when it is determined that the LED driver 280 has received the data "0FFH" (YES in S600), the LED driver 280 returns the process to S591, and repeats the processes in S591 and thereafter.

[ホスト制御回路及びモータドライバ間のデータ通信処理]
次に、図108A及び図108Bを参照して、ホスト制御回路210及びモータドライバ271間で行われる通信処理について説明する。なお、図108Aは、ホスト制御回路210及びモータドライバ271間の通信処理において、ホスト制御回路210により実行される信号及びシリアル・データの送受信処理の手順を示すフローチャートである。また、図108Bは、ホスト制御回路210及びモータドライバ271間の通信処理において、モータドライバ271により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Data communication processing between host control circuit and motor driver]
Next, a communication process performed between the host control circuit 210 and the motor driver 271 will be described with reference to FIGS. 108A and 108B. FIG. 108A is a flowchart showing a procedure of a signal and serial data transmission / reception process executed by the host control circuit 210 in a communication process between the host control circuit 210 and the motor driver 271. FIG. 108B is a flowchart illustrating a procedure of a signal and data transmission / reception process executed by the motor driver 271 in the communication process between the host control circuit 210 and the motor driver 271.

本実施形態では、上述のように、ホスト制御回路210において役物リクエストが生成されると、役物リクエストに基づいて、ホスト制御回路210は、モータドライバ271に励磁データに出力する。この際、ホスト制御回路210及びモータドライバ271間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(データ)の送受信が行われる。なお、本実施形態では、ホスト制御回路210及びモータドライバ271間の通信方向は、双方向となる。   In the present embodiment, when the accessory request is generated in the host control circuit 210 as described above, the host control circuit 210 outputs the excitation data to the motor driver 271 based on the accessory request. At this time, since the host control circuit 210 and the motor driver 271 are connected by an I2C bus, signals (data) are transmitted and received between them by the I2C method. In the present embodiment, the communication direction between the host control circuit 210 and the motor driver 271 is bidirectional.

以下に、役物リクエストに基づいて、ホスト制御回路210により実行される信号及びデータの送受信処理、並びに、モータドライバ271により実行される信号及びデータの送受信処理の具体的な手順を、それぞれ図108A及び図108Bのフローチャートを参照しながら説明する。   The specific procedure of the signal and data transmission / reception processing executed by the host control circuit 210 and the signal and data transmission / reception processing executed by the motor driver 271 based on the accessory request are shown in FIG. And the flowchart of FIG. 108B.

(1)ホスト制御回路210のデータ送受信処理(シリアルデータ入出力処理)
まず、ホスト制御回路210は、図108Aに示すように、スタート・コンディションを発行し、I2Cバスを介してホスト制御回路210に接続された全てのモータドライバ271にコントロール・バイトを送信する(S601)。なお、この処理で送信されるコントロール・バイトには、データの送信先となる所定のモータドライバ271を特定するアドレス情報、並びに、モータドライバ271がホスト制御回路210からデータを受信するか又はモータドライバ271がホスト制御回路210にデータを送信するかを決定する後述の送受信ビットの値が含まれる。
(1) Data transmission / reception processing of the host control circuit 210 (serial data input / output processing)
First, as shown in FIG. 108A, the host control circuit 210 issues a start condition and transmits a control byte to all the motor drivers 271 connected to the host control circuit 210 via the I2C bus (S601). . The control byte transmitted in this process includes address information for specifying a predetermined motor driver 271 to which data is to be transmitted, and whether the motor driver 271 receives data from the host control circuit 210 or receives data from the motor driver 271. 271 includes a value of a transmission / reception bit to be described later, which determines whether to transmit data to the host control circuit 210.

次いで、ホスト制御回路210は、所定のモータドライバ271との間でシリアル・データの送受信を行う(S602)。S601でモータドライバ271に送信したコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210からデータを受信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、モータ272の励磁データ等をモータドライバ271に送信する。一方、S601でモータドライバ271に送信されたコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210にデータを送信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、エラー情報等をモータドライバ271から受信する。   Next, the host control circuit 210 transmits and receives serial data to and from a predetermined motor driver 271 (S602). If the value of the transmission / reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation of the motor driver 271 to receive data from the host control circuit 210, the process proceeds to S602. The control circuit 210 transmits, for example, excitation data of the motor 272 to the motor driver 271. On the other hand, if the value of the transmission / reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation of the motor driver 271 transmitting data to the host control circuit 210, the processing of S602 In, the host control circuit 210 receives, for example, error information and the like from the motor driver 271.

次いで、ホスト制御回路210は、データの送受信処理が完了すれば、ストップ・コンディションを発行する(S603)。そして、ホスト制御回路210は、役物リクエスト取得時のデータの送受信処理を終了する。   Next, when the data transmission / reception processing is completed, the host control circuit 210 issues a stop condition (S603). Then, the host control circuit 210 ends the data transmission / reception processing when the accessory request is acquired.

(2)モータドライバのデータ送受信処理
まず、モータドライバ271は、図108Bに示すように、ホスト制御回路210で発行されたスタート・コンディションに含まれるコントロール・バイトの情報を参照し、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致するか否かを判別する(S611)。なお、ホスト制御回路210からモータドライバ271に送信されるシリアルデータの構成は、図44に示すシリアルデータの構成と同一ではないが、ホスト制御回路210からモータドライバ271に送信されるシリアルデータには、図44中のデバイスアドレスに対応する領域が設けられ、該領域に上述したコントロール・バイトの情報が格納されている。
(2) Data Transmission / Reception Process of Motor Driver First, as shown in FIG. 108B, the motor driver 271 refers to the information of the control byte included in the start condition issued by the host control circuit 210, and sets the control byte. It is determined whether or not the included address matches the address of the motor driver 271 (S611). The configuration of the serial data transmitted from the host control circuit 210 to the motor driver 271 is not the same as the configuration of the serial data shown in FIG. An area corresponding to the device address in FIG. 44 is provided, and the above-mentioned control byte information is stored in this area.

S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致しないと判別した場合(S611がNO判定の場合)、モータドライバは、後述のS614の処理を行う。   In S611, when the motor driver 271 determines that the address included in the control byte does not match the address of the motor driver 271 (when S611 is NO), the motor driver performs the process of S614 described later. .

一方、S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致すると判別した場合(S611がYES判定の場合)、モータドライバ271は、コントロール・バイトに含まれる送受信ビットの値に基づいて、ホスト制御回路210に所定のデータ(エラー情報等)を送信する、又は、特定のデータ(励磁データ等)を受信する(S612)。   On the other hand, in S611, when the motor driver 271 determines that the address included in the control byte matches the address of the motor driver 271 (when S611 is YES), the motor driver 271 determines that the address included in the control byte is included. Based on the value of the transmitted / received bit, predetermined data (error information or the like) is transmitted to the host control circuit 210 or specific data (excitation data or the like) is received (S612).

次いで、モータドライバ271は、ホスト制御回路210から発行されたストップ・コンディションを受信したか否かを判別する(S613)。S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信したと判別した場合(S613がYES判定の場合)、モータドライバ271は、後述のS614の処理を行う。一方、S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信していないと判別した場合(S613がNO判定の場合)、モータドライバ271は、処理をS612に戻し、S612以降の処理を繰り返す。   Next, the motor driver 271 determines whether or not the stop condition issued from the host control circuit 210 has been received (S613). In S613, when the motor driver 271 determines that the stop condition issued from the host control circuit 210 has been received (YES in S613), the motor driver 271 performs the process of S614 described later. On the other hand, in S613, when the motor driver 271 determines that the stop condition issued from the host control circuit 210 has not been received (NO in S613), the motor driver 271 returns the processing to S612. The processing after S612 is repeated.

そして、S611がNO判定の場合又はS613がYES判定の場合、モータドライバ271は、状態を待機状態に移行させる(S614)。なお、S611がNO判定の場合、すなわち、当該モータドライバ271がホスト制御回路210とデータの送受信を行うモータドライバ271でない場合には、S614の処理の時点で待機状態であるので、この場合には、モータドライバ271は、待機状態を維持する処理を行う。   Then, when S611 is NO or S613 is YES, the motor driver 271 shifts the state to the standby state (S614). If the determination in S611 is NO, that is, if the motor driver 271 is not the motor driver 271 that transmits and receives data to and from the host control circuit 210, it is in a standby state at the time of the processing in S614. The motor driver 271 performs a process of maintaining the standby state.

<各種変形例>
本発明に係るパチンコ遊技機の構成及び演出動作の制御手法は、上記実施形態の例に限定されず、各種変形例が考えられる。以下では、その各種変形例について説明する。
<Various modifications>
The configuration of the pachinko gaming machine according to the present invention and the control method of the staging operation are not limited to the example of the above-described embodiment, and various modified examples are conceivable. Hereinafter, various modifications thereof will be described.

[変形例1]
上記実施形態の音声制御処理(図98A及び図98B参照)では、音声・LED制御回路220が、アクセスナンバーをサウンド再生の実行系統にセットする際、4つの実行系統の空き状況を判別して、空いている実行系統にアクセスナンバーをセットする例を説明したが、本発明はこれに限定されない。例えば、アクセスナンバー毎にセットする実行系統が予め決定されていてもよい。変形例1では、そのような場合における音声制御処理の処理例を説明する。
[Modification 1]
In the audio control processing of the above embodiment (see FIGS. 98A and 98B), when the audio / LED control circuit 220 sets the access number to the execution system of sound reproduction, the audio / LED control circuit 220 determines the availability of the four execution systems, Although an example has been described in which an access number is set to a vacant execution system, the present invention is not limited to this. For example, an execution system to be set for each access number may be determined in advance. In the first modification, a processing example of the voice control processing in such a case will be described.

なお、変形例1では、音声制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にすることができる。それゆえ、ここでは、音声制御処理についてのみ説明する。   In the first modification, processes other than the voice control process can be executed in the same manner as in the above-described embodiment, and the configuration of the pachinko gaming machine of this example can also have the same configuration as that of the above-described embodiment. . Therefore, here, only the voice control processing will be described.

図109A及び図109Bを参照して、副制御メイン処理(図77参照)中のS209で行う変形例1の音声制御処理について説明する。なお、図109Aは、ホスト制御回路210により実行されるこの例の音声制御処理の手順を示すフローチャートである。また、図109Bは、この例の音声制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。   With reference to FIGS. 109A and 109B, a description will be given of the voice control process of the first modification performed in S209 in the sub-control main process (see FIG. 77). FIG. 109A is a flowchart illustrating a procedure of the audio control processing of this example executed by the host control circuit 210. FIG. 109B is a flowchart illustrating a procedure of processing executed by the audio / LED control circuit 220 in the audio control processing of this example.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図109Aに示すように、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S701)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。
(1) Audio Control Process Executed by Host Control Circuit As shown in FIG. 109A, the host control circuit 210 sends the sound request stored in the request buffer to the audio / LED control circuit 220 in the animation request construction process of FIG. It outputs (S701). Also in this example, the host control circuit 210 outputs a sound request after two frames have passed since the production of the production control request in order to synchronize the production operation using the LED data with the production operation by the display device 13. .

そして、S701の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図77参照)のS210に移す。   Then, after the processing of S701, the host control circuit 210 ends the voice control processing, and shifts the processing to S210 of the sub-control main processing (see FIG. 77).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、図109Bに示すように、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S711)。次いで、音声・LED制御回路220は、サウンドリクエストに基づいて、アクセスナンバーを特定する(S712)。次いで、音声・LED制御回路220は、特定したアクセスナンバーに基づいて、該アクセスナンバーをセットするサウンド再生の実行系統を決定する(S713)。
(2) Processing of Voice / LED Control Circuit Executed During Voice Control Processing First, as shown in FIG. 109B, a sound request output from the host control circuit 210 is input to the voice / LED control circuit 220 (S711). . Next, the sound / LED control circuit 220 specifies an access number based on the sound request (S712). Next, the sound / LED control circuit 220 determines a sound reproduction execution system for setting the access number based on the specified access number (S713).

次いで、音声・LED制御回路220は、決定された実行系統において処理が実行中であるか否かを判別する(S714)。   Next, the audio / LED control circuit 220 determines whether or not the process is being executed in the determined execution system (S714).

S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中でないと判別した場合(S714がNO判定の場合)、音声・LED制御回路220は、決定された実行系統にアクセスナンバーをセットする(S715)。一方、S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中であると判別した場合(S714がYES判定の場合)、音声・LED制御回路220は、決定された実行系統において現在実行されているアクセスナンバーの処理終了後に、S712で特定されたアクセスナンバーの処理が実行されるように、該実行系統にS712で特定されたアクセスナンバーをセットする(S716)。この場合、S713で決定された実行系統において、現在実行されているアクセスナンバーの処理が終了するまで、音声・LED制御回路220の動作状態は待機状態となる。   In S714, if the sound / LED control circuit 220 determines that the process is not being executed in the determined execution system (if S714 is NO), the sound / LED control circuit 220 accesses the determined execution system. The number is set (S715). On the other hand, in S714, when the audio / LED control circuit 220 determines that the process is being executed in the determined execution system (when S714 is YES), the audio / LED control circuit 220 determines After the processing of the access number currently being executed in the system, the access number specified in S712 is set in the execution system so that the processing of the access number specified in S712 is executed (S716). In this case, in the execution system determined in S713, the operation state of the audio / LED control circuit 220 is in a standby state until the processing of the currently executed access number ends.

S715又はS716の処理後、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S717)。   After the processing of S715 or S716, the audio / LED control circuit 220 reads the access data associated with the access number from the CGROM board 204 in the execution system in which the access number has been set (S717).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S718)。この処理により、スピーカ11による音声再生の演出動作が開始される。なお、この際、この例においても、音声の再生制御は、シンプルアクセス制御により実行される。   Next, the audio / LED control circuit 220 sequentially sets each of the plurality of setting data specified in the access data to the corresponding address based on the access data, and starts the execution process of the code (processing). (S718). By this processing, the effect operation of sound reproduction by the speaker 11 is started. At this time, also in this example, the audio reproduction control is executed by the simple access control.

S718の処理後、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S719)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。   After the processing of S718, the audio / LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S719). Specifically, the audio / LED control circuit 220 determines whether or not there is an access from another execution system to the code being referred to (setting data) executed in the execution system in which the access number is set. I do.

S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S719がNO判定の場合)、音声・LED制御回路220は、後述のS721の処理を行う。一方、S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S719がYES判定の場合)、音声・LED制御回路220は、該参照中のコードを最遅のサウンドリクエストに基づいて実行する(S720)。   In S719, when the voice / LED control circuit 220 determines that there is no multiple access to the code being referred to (in the case of NO determination in S719), the voice / LED control circuit 220 performs the processing of S721 described later. Do. On the other hand, in S719, when the audio / LED control circuit 220 determines that there is a plurality of accesses to the code being referred to (when S719 is YES), the audio / LED control circuit 220 The code is executed based on the latest sound request (S720).

S720の処理後又はS719がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S721)。そして、S721の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。   After the processing in S720 or when the determination in S719 is NO, the audio / LED control circuit 220 sets a simple access end code (S721). Then, after the processing of S721, the audio / LED control circuit 220 ends the above-described series of processing at the time of the audio control processing, and returns the processing to a predetermined control state of the audio / LED control circuit 220 (for example, the standby state, the audio control (The control state before the processing, the control state of the processing executed after the voice control processing, etc.) are returned to the processing at the time.

[変形例2]
上記実施形態のランプ制御処理(図99A及び図99B参照)では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されない場合の処理例を説明したが、本発明はこれに限定されない。変形例2では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されている場合も考慮したランプ制御処理について説明する。また、変形例2では、再生チャンネルのみを使用する処理例を説明する。
[Modification 2]
In the lamp control process (see FIG. 99A and FIG. 99B) of the above-described embodiment, a process example in the case where “NEXT” and / or “ODONLY” is not specified as the LED data (LED animation) reproduction method has been described. Is not limited to this. In the second modification, a description will be given of a lamp control process that also takes into consideration a case where “NEXT” and / or “ODONLY” is specified as a reproduction method of LED data (LED animation). In the second modification, an example of processing using only a reproduction channel will be described.

なお、変形例2では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にすることができる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。   In the second modification, processing other than the ramp control processing can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine of this example can also have the same configuration as that of the above embodiment. . Therefore, here, only the lamp control processing will be described.

図110A及び図110Bを参照して、副制御メイン処理(図77参照)中のS210で行う変形例2のランプ制御処理について説明する。なお、図110Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図110Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。   With reference to FIGS. 110A and 110B, a description will be given of the ramp control process of the second modification performed in S210 in the sub-control main process (see FIG. 77). FIG. 110A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. FIG. 110B is a flowchart illustrating a procedure of processing performed by the audio / LED control circuit 220 in the lamp control processing of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図110Aに示すように、図90のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S731)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp Control Processing Executed by Host Control Circuit The host control circuit 210 outputs the lamp request stored in the request buffer in the animation request processing of FIG. 90 to the audio / LED control circuit 220 as shown in FIG. 110A. (S731). Also in this example, the host control circuit 210 outputs a lamp request after two frames have passed from the production of the production control request in order to synchronize the production operation using the LED data with the production operation by the display device 13. .

そして、S731の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図77参照)のS211に移す。   Then, after the processing of S731, the host control circuit 210 ends the lamp control processing of this example, and moves the processing to S211 of the sub-control main processing (see FIG. 77).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図110Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S741)。
(2) Processing of Voice / LED Control Circuit Executed During Lamp Control Processing First, as shown in FIG. 110B, a lamp request transmitted from the host control circuit 210 is input to the voice / LED control circuit 220 (S741). .

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)を指定する(S742)。具体的には、音声・LED制御回路220は、ランプリクエストに基づいて、CGROM206から読み出すLEDアニメーション(各種LEDデータ)及びデータテーブル情報を指定し、該データテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する。   Next, the audio / LED control circuit 220 specifies a reproduction channel (sequencer, layer) for executing the LED animation based on the lamp request (S742). Specifically, the audio / LED control circuit 220 specifies the LED animation (various LED data) and data table information to be read from the CGROM 206 based on the lamp request, and executes the LED animation by referring to the data table information. Data of the playback channel (sequencer, layer) to be executed.

次いで、音声・LED制御回路220は、処理対象(参照中)の再生チャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S743)。なお、ここでは図示しないが、S743〜後述のS745の処理はチャンネル数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 determines whether or not “NEXT” is specified as the LED animation playback mode based on the data table information specified by the playback channel to be processed (during reference), ie, It is determined whether or not the performed lamp request is a request for immediately executing the lamp lighting operation (S743). Although not shown here, the processing from S743 to S745 to be described later is repeatedly executed by the number of channels.

S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S743がYES判定の場合)、音声・LED制御回路220は、現在、再生チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S744)。   In step S743, if the audio / LED control circuit 220 determines that “NEXT” is not specified as the LED animation reproduction method of the reproduction channel being referred to (if S743 is YES), the audio / LED control circuit 220 Updates the various information (data table information and LED data) currently stored in the registration buffer of the reproduction channel with the corresponding various information acquired at the time of receiving the current lamp request (S744).

一方、S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S743がNO判定の場合)、音声・LED制御回路220は、現在、登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S745)。   On the other hand, in step S743, if the audio / LED control circuit 220 determines that “NEXT” is specified as the LED animation playback method of the playback channel being referred to (if S743 is NO), the audio / LED control After the various information (data table information and LED data) currently stored in the registration buffer, the circuit 220 additionally stores (adds and updates) the corresponding various information acquired when the current lamp request is received (S745). ).

S744の処理後又はS745の処理後、音声・LED制御回路220は、各再生チャンネルの登録バッファの参照処理を行う(S746)。次いで、音声・LED制御回路220は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて、LEDデータをLEDドライバ280に送信する際に使用するSPIチャンネル(物理系統)を指定する(S747)。   After the processing of S744 or the processing of S745, the audio / LED control circuit 220 performs a reference processing of the registration buffer of each reproduction channel (S746). Next, the audio / LED control circuit 220 determines the SPI channel (physical system) to be used when transmitting the LED data to the LED driver 280 based on the information of the control part included in the data table information stored in the registration buffer. It is specified (S747).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(制御部位内)のポートであるか否かを判別する(S748)。なお、S748の判別処理は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて実行され、S748以降の処理はポート数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 determines whether or not the port to be processed (being referenced) is a port to be controlled (in the control part) in the predetermined channel (S748). The determination process in S748 is executed based on the information of the control part included in the data table information stored in the registration buffer, and the processes in S748 and thereafter are repeatedly executed by the number of ports.

S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S748がNO判定の場合)、音声・LED制御回路220は、後述のS752の処理を行う。一方、S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S748がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S749)。   In S748, when the audio / LED control circuit 220 determines that the port being referred to is not a control target port (if S748 is NO), the audio / LED control circuit 220 performs the processing of S752 described later. On the other hand, in step S748, when the audio / LED control circuit 220 determines that the port being referred to is the port to be controlled (YES in step S748), the audio / LED control circuit 220 determines based on the data table information. Then, it is determined whether or not “ODONLY” is specified as the playback method in the playback channel (control section) to be processed (S749).

S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S749がYES判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S750)。   In S749, when the audio / LED control circuit 220 determines that “ODONLY” is specified as the reproduction method in the reproduction channel to be processed (during reference) (if S749 is YES), the audio / LED control The circuit 220 performs an overwriting process of the port information (LED data) based on the execution priority set for the channel and the presence or absence of output data (S750).

S750の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポート(制御対象のポート)に出力されるLEDデータ(消灯データ以外のLEDデータ)がある場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポートに出力されるLEDデータが無い場合(出力データが消灯データである場合)には、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。なお、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、参照中のポートに出力されるLEDデータの有無に関係なく、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。   In the process of S750, for example, the audio / LED control circuit 220 determines that the processing target channel has a higher execution priority than the channel corresponding to the LED data currently set to the port, and the port (control If there is LED data (LED data other than the light-off data) output to the target port), the LED data is overwritten on the LED data currently set in the port. On the other hand, when the processing target channel has a higher execution priority than the channel corresponding to the LED data currently set to the port, and there is no LED data to be output to the port being referred to (the output data is ), The LED data overwriting process is not performed, and the LED data currently set in the port is maintained. If the processing target channel has a lower execution priority than the channel corresponding to the LED data currently set to the port, the LED data is output regardless of the presence or absence of the LED data output to the port being referred to. Is not performed, and the LED data currently set in the port is maintained.

一方、S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S749がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S751)。   On the other hand, in S749, when the audio / LED control circuit 220 determines that “ODONLY” is not specified as the reproduction method in the reproduction channel to be processed (being referred to) (if S749 is NO), The LED control circuit 220 performs an overwriting process of the port information (LED data) based on the execution priority set for the channel (S751).

S751の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高い場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。なお、この際、出力データが透明定義のLEDデータ(消灯データ)である場合にも、LEDデータの上書き処理が行われる。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。   In the process of S751, for example, if the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set to the port, the audio / LED control circuit 220 Overwrites the LED data currently set in the port. At this time, even when the output data is LED data (light-off data) of the transparent definition, the overwriting process of the LED data is performed. On the other hand, when the processing target channel has a lower execution priority than the channel corresponding to the LED data currently set to the port, the overwriting process of the LED data is not performed, and the LED currently set to the port is not processed. Data is maintained.

S750或いはS751の処理後、又は、S748がNO判定の場合、音声・LED制御回路220は、上述したS748〜S751の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S752)。   After the processing of S750 or S751, or when the determination of S748 is NO, the audio / LED control circuit 220 determines that the processing of S748 to S751 is performed for all the reproduction channels (for eight channels) of the port being referred to. It is determined whether or not the execution has been performed (S752).

S752において、音声・LED制御回路220が、S748〜S751の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S752がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象の再生チャンネルを変更してS748以降の処理を繰り返す。   In S752, when the audio / LED control circuit 220 determines that the processing of S748 to S751 has not been executed for all reproduction channels (when S752 is NO), the audio / LED control circuit 220 determines Is returned to S748, the reproduction channel to be processed is changed, and the processing from S748 is repeated.

一方、S752において、音声・LED制御回路220が、S748〜S751の処理が全ての再生チャンネルに対して実行されたと判別した場合(S752がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S753)。   On the other hand, in S752, when the audio / LED control circuit 220 determines that the processing of S748 to S751 has been executed for all reproduction channels (when S752 is YES), the audio / LED control circuit 220 refers to It is determined whether or not the port direct designation data for the middle port is included in the lamp request, and if the port direct designation data is included in the lamp request, the audio / LED control circuit 220 Is overwritten with the port direct designation data (S753).

次いで、音声・LED制御回路220は、上述したS748〜S753の処理が全てのポートに対して実行されたか否かを判別する(S754)。なお、ここでいう、「全てのポート」とは、図82に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図82に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図82に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。   Next, the audio / LED control circuit 220 determines whether or not the above-described processing of S748 to S753 has been executed for all ports (S754). Here, “all ports” means all ports set in the LED registration process shown in FIG. 82, but the present invention is not limited to this. “All ports” may be all ports that can be arbitrarily set physically regardless of the ports set in the LED registration process shown in FIG. 82, or may be set in the LED registration process shown in FIG. Some ports selected from the selected ports may be used.

S754において、音声・LED制御回路220が、S748〜S753の処理が全てのポートに対して実行されていないと判別した場合(S754がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象のポートを変更してS748以降の処理を繰り返す。一方、S754において、音声・LED制御回路220が、S748〜S753の処理が全てのポートに対して実行されたと判別した場合(S754がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。   In S754, when the audio / LED control circuit 220 determines that the processing of S748 to S753 has not been executed for all ports (when S754 is NO), the audio / LED control circuit 220 executes the processing. The process returns to S748, the port to be processed is changed, and the process from S748 is repeated. On the other hand, in S754, when the sound / LED control circuit 220 determines that the processing of S748 to S753 has been performed for all ports (when S754 is YES), the sound / LED control circuit 220 determines whether the lamp control has been performed. After the above-described series of processing at the time of processing is completed, the processing is performed in a predetermined control state of the audio / LED control circuit 220 (for example, a standby state, a control state before the lamp control processing, a control state of processing performed after the lamp control processing, and the like). ) Return to the processing at the time.

[変形例3]
変形例3では、上記変形例2のランプ制御処理において、再生チャンネルだけでなく、拡張チャンネルも使用した場合の処理例を説明する。なお、変形例3では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にすることができる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。
[Modification 3]
In the third modification, a description will be given of a processing example in which not only the reproduction channel but also the extension channel are used in the ramp control processing of the second modification. In the third modification, processes other than the ramp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine of this example can also have the same configuration as that of the above embodiment. . Therefore, here, only the lamp control processing will be described.

図111A及び図111Bを参照して、副制御メイン処理(図77参照)中のS210で行う変形例3のランプ制御処理について説明する。なお、図111Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図111Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。   With reference to FIG. 111A and FIG. 111B, a description will be given of the ramp control process of the third modification performed in S210 in the sub-control main process (see FIG. 77). FIG. 111A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. FIG. 111B is a flowchart illustrating a procedure of processing performed by the audio / LED control circuit 220 in the lamp control processing of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図111Aに示すように、図90のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S761)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを送信する。
(1) Lamp control processing executed by the host control circuit The host control circuit 210 outputs the lamp request stored in the request buffer in the animation request processing of FIG. 90 to the audio / LED control circuit 220 as shown in FIG. 111A. (S761). Also in this example, the host control circuit 210 transmits a lamp request after two frames have passed from the generation of the effect control request in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. .

そして、S761の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図77参照)のS211に移す。   Then, after the processing of S761, the host control circuit 210 ends the lamp control processing of this example, and moves the processing to S211 of the sub-control main processing (see FIG. 77).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図111Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S771)。
(2) Processing of Audio / LED Control Circuit Executed During Lamp Control Processing First, as shown in FIG. 111B, a lamp request transmitted from the host control circuit 210 is input to the audio / LED control circuit 220 (S771). .

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行するチャンネル(シーケンサ、レイヤ)を指定する(S772)。なお、拡張チャンネルを使用する場合には、この処理において、音声・LED制御回路220は、該拡張チャンネル及びそれと同じチャンネルの再生チャンネルで使用するシーケンサーやレイヤを指定する。一方、拡張チャンネルを使用しない場合には、この処理において、音声・LED制御回路220は、再生チャンネルで使用するシーケンサーやレイヤを指定する。   Next, the audio / LED control circuit 220 specifies a channel (sequencer, layer) for executing the LED animation based on the lamp request (S772). When an extended channel is used, in this process, the audio / LED control circuit 220 specifies a sequencer or a layer to be used in the extended channel and a reproduction channel of the same channel. On the other hand, when the extension channel is not used, in this process, the audio / LED control circuit 220 specifies a sequencer or a layer to be used for the reproduction channel.

次いで、音声・LED制御回路220は、処理対象(参照中)のチャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S773)。なお、ここでは図示しないが、S733〜後述のS775の処理はチャンネル数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 determines whether or not “NEXT” is specified as the LED animation playback method based on the data table information specified by the channel to be processed (during reference), that is, is input. It is determined whether the lamp request is a request for immediately executing the lamp lighting operation (S773). Although not shown here, the processing of S733 to S775 described later is repeatedly executed by the number of channels.

S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S773がYES判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S774)。   In S773, if the audio / LED control circuit 220 determines that “NEXT” is not specified as the LED animation playback method of the channel being referred to (if S773 is YES), the audio / LED control circuit 220 Then, various information (data table information and LED data) currently stored in the channel registration buffer is overwritten and updated with the corresponding various information acquired at the time of receiving the current lamp request (S774).

一方、S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S773がNO判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S775)。   On the other hand, in step S773, if the audio / LED control circuit 220 determines that “NEXT” is specified as the LED animation playback method of the channel being referred to (if S773 is NO), the audio / LED control circuit 220 220 additionally stores (additionally updates), after various information (data table information and LED data) currently stored in the channel registration buffer, the corresponding various information acquired when the current lamp request is received (additional update). S775).

なお、拡張チャンネルを使用する場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネル及び拡張チャンネルの各登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。一方、拡張チャンネルを使用しない場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネルの登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。   When the extended channel is used, in the processing of S774 or S775, the audio / LED control circuit 220 stores various types of information (data table information and An overwrite update process or an additional update process of (LED data) is performed. On the other hand, when the extension channel is not used, in the processing of S774 or S775, the audio / LED control circuit 220 stores various information (data table information and LED data) in the registration buffer of the reproduction channel of the channel being referred to. Perform overwrite update processing or additional update processing.

S774の処理後又はS775の処理後、音声・LED制御回路220は、各ポートのデータ設定処理を行う(S776)。この処理により、制御対象の各ポートに合成されたLEDデータ(出力データ)が設定される。なお、各ポートのデータ設定処理の詳細については、後述の図112を参照しながら後で説明する。そして、S776の処理後、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。   After the processing of S774 or the processing of S775, the audio / LED control circuit 220 performs data setting processing of each port (S776). By this processing, the combined LED data (output data) is set for each port to be controlled. The details of the data setting process for each port will be described later with reference to FIG. 112 described later. Then, after the processing of S776, the audio / LED control circuit 220 ends the above-described series of processing at the time of the lamp control processing, and returns the processing to a predetermined control state of the audio / LED control circuit 220 (for example, standby state, lamp control The process returns to the control state before the processing, the control state of the processing executed after the lamp control processing, etc.).

(3)各ポートのデータ設定処理
次に、図112を参照して、この例のランプ制御処理時に実行される音声・LED制御回路の処理(図111B参照)中のS776で行う各ポートのデータ設定処理について説明する。なお、図112は、この例のランプ制御処理内において音声・LED制御回路220により実行される各ポートのデータ設定処理の手順を示すフローチャートである。
(3) Data setting processing of each port Next, referring to FIG. 112, data of each port performed in S776 in the processing of the audio / LED control circuit (see FIG. 111B) executed during the lamp control processing of this example The setting process will be described. FIG. 112 is a flowchart showing a procedure of data setting processing of each port executed by the audio / LED control circuit 220 in the lamp control processing of this example.

まず、音声・LED制御回路220は、各チャンネルの登録バッファの参照処理を行う(S781)。   First, the audio / LED control circuit 220 performs a reference process of the registration buffer of each channel (S781).

次いで、音声・LED制御回路220は、処理対象(参照中)の所定のチャンネルの登録バッファに格納されたデータテーブル情報に基づいて、該所定のチャンネルで2つのシーケンサーを使用する(再生チャンネル及び拡張チャンネルを使用する)か否かを判別する(S782)。なお、ここでは図示しないが、S782〜後述のS784の一連の処理はチャンネル数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 uses two sequencers in the predetermined channel based on the data table information stored in the registration buffer of the predetermined channel to be processed (during reference) (playback channel and extension It is determined whether or not a channel is used (S782). Although not shown here, a series of processing from S782 to S784 described later is repeatedly executed by the number of channels.

S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用すると判別した場合(S782がYES判定の場合)、音声・LED制御回路220は、再生チャンネル及び拡張チャンネルの各登録バッファに格納されたデータテーブル情報に基づいて、各シーケンサーが制御する各制御部位で使用するSPIチャンネル(物理系統)を指定する(S783)。一方、S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用しないと判別した場合(S782がNO判定の場合)、音声・LED制御回路220は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて、再生チャンネル用のシーケンサーが制御する制御部位で使用するSPIチャンネル(物理系統)を指定する(S784)。   In S782, if the audio / LED control circuit 220 determines that two sequencers are to be used on a predetermined channel (if S782 is YES), the audio / LED control circuit 220 sets the registration buffers for the reproduction channel and the extension channel. The SPI channel (physical system) used by each control unit controlled by each sequencer is designated based on the data table information stored in the SPC (S783). On the other hand, in S782, when the audio / LED control circuit 220 determines that the two sequencers are not used in the predetermined channel (when S782 is NO), the audio / LED control circuit 220 stores the reproduction channel in the registration buffer of the reproduction channel. Based on the stored data table information, an SPI channel (physical system) used by a control unit controlled by the playback channel sequencer is specified (S784).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(再生チャンネル内)のポートであるか否かを判別する(S785)。なお、S785の判別処理は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて実行され、S785〜後述のS791の一連の処理はポート数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 determines whether or not the port to be processed (under reference) is a port to be controlled (within the reproduction channel) in the predetermined channel (S785). Note that the determination processing in S785 is executed based on the data table information stored in the reproduction channel registration buffer, and a series of processing in S785 to S791 described later is repeatedly executed by the number of ports.

S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S785がNO判定の場合)、音声・LED制御回路220は、後述のS789の処理を行う。一方、S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S785がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象(参照中)の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S786)。   In S785, when the audio / LED control circuit 220 determines that the port being referred to is not the port to be controlled (NO in S785), the audio / LED control circuit 220 performs the process of S789 described later. On the other hand, in S785, when the audio / LED control circuit 220 determines that the port being referred to is the port to be controlled (if S785 is YES), the audio / LED control circuit 220 determines based on the data table information. Then, it is determined whether or not “ODONLY” is specified as the reproduction method in the reproduction channel (control part) to be processed (being referred to) (S786).

S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S786がYES判定の場合)、音声・LED制御回路220は、チャンネルの実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S787)。なお、この処理では、上記変形例2のランプ制御処理(図110A及び図110B)中のS750と同様の処理が行われる。   In S786, when the audio / LED control circuit 220 determines that “ODONLY” is specified as the reproduction method in the reproduction channel being referred to (when S786 is YES), the audio / LED control circuit 220 The port information (LED data) is overwritten based on the execution priority of the channel and the presence or absence of output data (S787). In this process, the same process as S750 in the ramp control process of the second modification (FIGS. 110A and 110B) is performed.

一方、S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S786がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S788)。なお、この処理では、上記変形例2のランプ制御処理(図110A及び図110B)中のS751と同様の処理が行われる。   On the other hand, in step S786, when the audio / LED control circuit 220 determines that “ODONLY” is not specified as the reproduction method in the reproduction channel being referred to (in the case of NO in S786), the audio / LED control circuit 220 Performs overwrite processing of port information (LED data) based on the execution priority set for the channel (S788). In this process, the same process as S751 in the ramp control process of the second modification (FIGS. 110A and 110B) is performed.

S787或いはS788の処理後、又は、S785がNO判定の場合、音声・LED制御回路220は、上述したS785〜S788の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S789)。   After the process of S787 or S788, or when the determination of S785 is NO, the audio / LED control circuit 220 determines that the processes of S785 to S788 are performed for all the reproduction channels (for eight channels) of the port being referred to. It is determined whether or not the execution has been performed (S789).

S789において、音声・LED制御回路220が、S785〜S788の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S789がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象の再生チャンネルを変更してS785以降の処理を繰り返す。   In step S789, when the audio / LED control circuit 220 determines that the processing in steps S785 to S788 has not been performed for all reproduction channels (NO in step S789), the audio / LED control circuit 220 executes the processing. Is returned to S785, the reproduction channel to be processed is changed, and the processing from S785 is repeated.

一方、S789において、音声・LED制御回路220が、S785〜S788の処理が全ての再生チャンネルに対して実行されたと判別した場合(S789がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S790)。   On the other hand, in S789, when the audio / LED control circuit 220 determines that the processing of S785 to S788 has been executed for all the reproduction channels (when S789 is YES), the audio / LED control circuit 220 refers to It is determined whether or not the port direct designation data for the middle port is included in the lamp request, and if the port direct designation data is included in the lamp request, the audio / LED control circuit 220 Is overwritten with the port direct designation data (S790).

次いで、音声・LED制御回路220は、上述したS785〜S790の処理が全てのポートに対して実行されたか否かを判別する(S791)。   Next, the audio / LED control circuit 220 determines whether or not the above-described processing of S785 to S790 has been executed for all ports (S791).

S791において、音声・LED制御回路220が、S785〜S790の処理が全てのポートに対して実行されていないと判別した場合(S791がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象のポートを変更してS785以降の処理を繰り返す。一方、S791において、音声・LED制御回路220が、S785〜S790の処理が全てのポートに対して実行されたと判別した場合(S791がYES判定の場合)、音声・LED制御回路220は、後述のS792の処理を行う。   In step S791, if the audio / LED control circuit 220 determines that the processing in steps S785 to S790 has not been performed for all ports (if S791 is determined to be NO), the audio / LED control circuit 220 performs the processing. Returning to step S785, the port to be processed is changed, and the processing from step S785 is repeated. On the other hand, in S791, if the audio / LED control circuit 220 determines that the processing of S785 to S790 has been performed for all ports (if S791 is YES), the audio / LED control circuit 220 will be described later. The processing of S792 is performed.

なお、この例において、拡張チャンネルも使用する場合には、再生チャンネルに対して行った上記S785〜S791の処理と同様の処理を、拡張チャンネルに対しても同様に行う。この際、再生チャンネルに対する上記S785〜S791の処理と、拡張チャンネルに対する上記S785〜S791の処理とを並列処理で同時に行う。なお、この際、再生チャンネルに対する上記S785〜S791の処理は、実際には、再生チャンネルに設定されたシーケンサーにより実行され、拡張チャンネルに対する上記S785〜S791の処理は、拡張チャンネルに設定されたシーケンサーにより実行される。   In this example, when an extended channel is also used, the same processing as the above-described processing of S785 to S791 performed on the reproduction channel is similarly performed on the extended channel. At this time, the processes of S785 to S791 for the reproduction channel and the processes of S785 to S791 for the extension channel are simultaneously performed in parallel. At this time, the processing of S785 to S791 for the reproduction channel is actually executed by the sequencer set to the reproduction channel, and the processing of S785 to S791 for the expansion channel is performed by the sequencer set to the expansion channel. Be executed.

S791がYES判定の場合、音声・LED制御回路220は、所定のチャンネルにおいて、2つのシーケンサー(再生チャンネル用シーケンサー及び拡張チャンネル用シーケンサー)を使用して上記S785〜S791の一連の処理を実行したか否かを判別する(S792)。なお、ここでは、図示しないが、S792〜後述のS794の一連の処理は、チャンネル数分繰り返して実行される。   If the determination in S791 is YES, whether the audio / LED control circuit 220 has performed the series of processes in S785 to S791 on two channels (a reproduction channel sequencer and an extension channel sequencer) in a predetermined channel. It is determined whether or not it is (S792). Although not shown here, a series of processing from S792 to S794 to be described later is repeatedly executed for the number of channels.

S792において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785〜S791の一連の処理を実行したと判別した場合(S792がYES判定の場合)、音声・LED制御回路220の各シーケンサーは、対応する制御部位にクリアデータ(消灯データ)を設定(予約)する(S793)。一方、S782において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785〜S791の一連の処理を実行しなかったと判別した場合(S792がNO判定の場合)、音声・LED制御回路220は、再生チャンネルクリア機能を実行する(S794)。この処理により、再生チャンネルの制御部位にクリアデータ(消灯データ)が設定(予約)される。   In S792, if it is determined that the audio / LED control circuit 220 has executed the series of processes of S785 to S791 using two sequencers (if S792 is YES), each of the audio / LED control circuits 220 The sequencer sets (reserves) clear data (light-out data) in the corresponding control part (S793). On the other hand, in S782, if the audio / LED control circuit 220 determines that the series of processes of S785 to S791 has not been executed using two sequencers (if S792 is NO), the audio / LED control circuit 220 220 executes the reproduction channel clear function (S794). By this processing, clear data (light-out data) is set (reserved) in the control portion of the reproduction channel.

そして、上述したS792〜S794の一連の処理が、全チャンネルにおいて実行された後、音声・LED制御回路220は、各ポートのデータ設定処理を終了する。   Then, after the above-described series of processing of S792 to S794 has been executed for all channels, the audio / LED control circuit 220 ends the data setting processing of each port.

[変形例4]
上記実施形態では、SPIバスで接続された音声・LED制御回路220(マスタ)及び各LEDドライバ280(スレーブ)間において、音声・LED制御回路220から各LEDドライバ280に一方的に、LEDデータ及びデバイスアドレスデータを含むシリアル・データを送信し、シリアル・データに含まれるデバイスアドレスデータにより送信のLEDドライバ280を指定する構成を説明したが、本発明はこれに限定されない。
[Modification 4]
In the above embodiment, between the audio / LED control circuit 220 (master) and each LED driver 280 (slave) connected by the SPI bus, the audio / LED control circuit 220 unilaterally sends the LED data and the LED driver 280 to each LED driver 280. Although the configuration has been described in which serial data including device address data is transmitted and the transmission LED driver 280 is specified by the device address data included in the serial data, the present invention is not limited to this.

例えば、音声・LED制御回路220及びLEDドライバ間においてシリアル・データを送受信する際に、スレーブ・セレクト信号により送受信するLEDドライバを指定する構成にしてもよい。変形例4では、スレーブ・セレクト信号(SS信号)を用いて、シリアル・データ(LEDデータ等)の送信先となるLEDドライバを指定する構成例を説明する。   For example, when transmitting / receiving serial data between the audio / LED control circuit 220 and the LED driver, a configuration may be adopted in which the LED driver to be transmitted / received is specified by the slave select signal. In the fourth modification, a configuration example will be described in which an LED driver to which serial data (such as LED data) is transmitted is specified using a slave select signal (SS signal).

以下に、この例における音声・LED制御回路及びLEDドライバ間の接続構成、通信原理、及び、通信処理の手順について説明するが、この例のパチンコ遊技機では、音声・LED制御回路及びLEDドライバ間の通信形態以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、音声・LED制御回路及びLEDドライバ間の通信形態(構成及び通信制御手法)についてのみ説明する。   Hereinafter, the connection configuration between the audio / LED control circuit and the LED driver in this example, the communication principle, and the procedure of the communication processing will be described. In the pachinko gaming machine of this example, the audio / LED control circuit and the LED driver Configurations other than the communication mode described above can be configured in the same manner as the above embodiment. Therefore, only the communication mode (configuration and communication control method) between the audio / LED control circuit and the LED driver will be described here.

[音声・LED制御回路及びLEDドライバ間の接続構成]
まず、図113を参照しながら、変形例4の音声・LED制御回路290及びLEDドライバ291間の接続構成を説明する。なお、図113は、この例の音声・LED制御回路290及びLEDドライバ291間の接続構成を示す図である。
[Connection configuration between audio / LED control circuit and LED driver]
First, a connection configuration between the audio / LED control circuit 290 and the LED driver 291 of the fourth modification will be described with reference to FIG. FIG. 113 is a diagram showing a connection configuration between the audio / LED control circuit 290 and the LED driver 291 in this example.

この例においても、音声・LED制御回路290及びLEDドライバ291間は、SPIバスにより接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDO、SDI)の信号配線とが別配線で設けられる。そして、音声・LED制御回路290(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路290のシリアル・クロック信号の各出力端子(SCL1,SCL2)は、対応する複数のLEDドライバ291(スレーブ)のシリアル・クロック信号の入力端子(SCL)に並列接続される。また、音声・LED制御回路290のシリアル・データの各出力端子(SDO1,SDO2)は、対応するLEDドライバ291のシリアル・データの入力端子(SDI)に並列接続される。さらに、音声・LED制御回路290のシリアル・データの各入力端子(SDI1,SDI2)は、対応する複数のLEDドライバ291のシリアル・データの出力端子(SDO)に並列接続される。   Also in this example, since the audio / LED control circuit 290 and the LED driver 291 are connected by the SPI bus, in each physical system (SPI channel), the signal wiring of the serial clock (SCL) and the serial data (SCL) are connected. SDO, SDI) signal wiring is provided as a separate wiring. Then, in each physical system (SPI channel) of the audio / LED control circuit 290 (master), each output terminal (SCL1, SCL2) of the serial / clock signal of the audio / LED control circuit 290 is connected to a corresponding plurality of LED drivers 291. It is connected in parallel to the (slave) serial clock signal input terminal (SCL). Each output terminal (SDO1, SDO2) of the serial data of the audio / LED control circuit 290 is connected in parallel to the input terminal (SDI) of the corresponding LED driver 291 for serial data. Further, the input terminals (SDI1 and SDI2) of the serial data of the audio / LED control circuit 290 are connected in parallel to the output terminals (SDO) of the serial data of the plurality of LED drivers 291.

さらに、この例では、図113に示すように、音声・LED制御回路290(マスタ)には、複数のスレーブ・セレクト端子(SS1,SS2,SS3)が設けられ、各LEDドライバ291(スレーブ)にもスレーブ・セレクト端子(SS)が設けられる。なお、各LEDドライバ291に設けられたスレーブ・セレクト端子(SS)は、例えば、図45で説明した上記実施形態のLEDドライバ280の端子群280d内に追加して設けられる。そして、音声・LED制御回路290の各スレーブ・セレクト端子は、対応するLEDドライバ291のスレーブ・セレクト端子(SS)に接続される。   Further, in this example, as shown in FIG. 113, a plurality of slave select terminals (SS1, SS2, SS3) are provided in the audio / LED control circuit 290 (master), and each LED driver 291 (slave) is provided. Also, a slave select terminal (SS) is provided. The slave select terminal (SS) provided in each LED driver 291 is additionally provided, for example, in the terminal group 280d of the LED driver 280 of the above-described embodiment described with reference to FIG. Then, each slave select terminal of the audio / LED control circuit 290 is connected to a slave select terminal (SS) of the corresponding LED driver 291.

[通信原理]
次に、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信原理を、図114を参照しながら説明する。なお、図114は、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作の様子を示す図である。
[Communication principle]
Next, the principle of serial data communication between the audio / LED control circuit 290 (master) and the LED driver 291 (slave) will be described with reference to FIG. FIG. 114 is a diagram showing a state of a serial data communication operation between the audio / LED control circuit 290 (master) and the LED driver 291 (slave).

音声・LED制御回路290は、図114に示すように、バッファ(第1記憶手段)、シフト・レジスタ(第1入出力手段)及びシフト・クロック発生部を有し、各LEDドライバ291は、バッファ(第2記憶手段)及びシフト・レジスタ(第2入出力手段)を有する。なお、音声・LED制御回路290内のシフト・レジスタは、8ビットのシフト・レジスタで構成される。また、LEDドライバ291内のシフト・レジスタも、8ビットのシフト・レジスタで構成される。   As shown in FIG. 114, the audio / LED control circuit 290 has a buffer (first storage unit), a shift register (first input / output unit), and a shift clock generation unit. (Second storage means) and a shift register (second input / output means). Note that the shift register in the audio / LED control circuit 290 is constituted by an 8-bit shift register. The shift register in the LED driver 291 is also formed of an 8-bit shift register.

音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作において、音声・LED制御回路290内のシフト・レジスタの動作は、シフト・クロック発生部から入力されるシリアル・クロック信号に基づいて制御される。また、LEDドライバ291内のシフト・レジスタの動作もまた、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号に基づいて制御される。なお、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号は、シリアル・クロックの信号配線(音声・LED制御回路290のSCL端子(SCL1,SCL2)及びLEDドライバ291のSCL端子間の接続配線)を介して、LEDドライバ291に入力される。なお、この例では、8ビット単位でデータ通信が行われる。   In the serial data communication operation between the audio / LED control circuit 290 (master) and the LED driver 291 (slave), the operation of the shift register in the audio / LED control circuit 290 is input from the shift clock generator. Controlled based on the serial clock signal. The operation of the shift register in the LED driver 291 is also controlled based on the serial clock signal output from the shift clock generator in the audio / LED control circuit 290. The serial clock signal output from the shift clock generator in the audio / LED control circuit 290 is connected to the serial clock signal wiring (the SCL terminals (SCL1, SCL2) of the audio / LED control circuit 290 and the LED driver 291). Are connected to the LED driver 291 via a connection wiring between the SCL terminals. In this example, data communication is performed in units of 8 bits.

音声・LED制御回路290(マスタ)からLEDドライバ291(スレーブ)へのシリアル・データの通信動作が開始されると、音声・LED制御回路290(マスタ)内のバッファから音声・LED制御回路290内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(M0〜M7)がシフト・レジスタ内の対応するレジスタに格納される。また、LEDドライバ291(スレーブ)内のバッファからLEDドライバ291内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(S0〜S7)がシフト・レジスタ内の対応するレジスタに格納される。   When the communication operation of the serial data from the audio / LED control circuit 290 (master) to the LED driver 291 (slave) is started, the buffer in the audio / LED control circuit 290 (master) is used to start the operation in the audio / LED control circuit 290. The transmission data (8 bits) is transmitted to the shift register, and the data (M0 to M7) of each bit constituting the transmission data is stored in the corresponding register in the shift register. Further, transmission data (8 bits) is transmitted from a buffer in the LED driver 291 (slave) to a shift register in the LED driver 291, and data of each bit (S 0 to S 7) constituting the transmission data is stored in the shift register. Is stored in the corresponding register.

次いで、音声・LED制御回路290内のシフト・レジスタの先頭レジスタに格納された1ビットのデータM7が、シリアル・データの通信配線(音声・LED制御回路290のSDO端子(SDO1又はSDO2)及びLEDドライバ291のSDI端子間の接続配線)を介して、LEDドライバ291に送信される。また、この際、音声・LED制御回路290のシフト・レジスタ内に格納されたデータ(M0〜M6)が一つ先頭側のレジスタにシフトして格納される。   Next, the 1-bit data M7 stored in the first register of the shift register in the audio / LED control circuit 290 is transmitted to the serial data communication wiring (the SDO terminal (SDO1 or SDO2) of the audio / LED control circuit 290 and the LED). The signal is transmitted to the LED driver 291 through the connection wiring between the SDI terminals of the driver 291). At this time, the data (M0 to M6) stored in the shift register of the audio / LED control circuit 290 is shifted and stored in the first register.

また、音声・LED制御回路290のデータM7の送信処理と同時に、LEDドライバ291内のシフト・レジスタの先頭レジスタに格納された1ビットのデータS7が、シリアル・データの通信配線(音声・LED制御回路290のSDI端子(SDI1又はSDI2)及びLEDドライバ291のSDO端子間の接続配線)を介して、音声・LED制御回路290に送信される。また、この際、LEDドライバ291のシフト・レジスタ内に格納されたデータ(S0〜S6)が一つ先頭側のレジスタにシフトして格納される。   In addition, at the same time as the transmission processing of the data M7 by the audio / LED control circuit 290, the 1-bit data S7 stored in the first register of the shift register in the LED driver 291 is used for serial data communication wiring (audio / LED control). The signal is transmitted to the audio / LED control circuit 290 via the SDI terminal (SDI1 or SDI2) of the circuit 290 and the connection wiring between the SDO terminal of the LED driver 291. At this time, the data (S0 to S6) stored in the shift register of the LED driver 291 is shifted and stored in the first register.

次いで、音声・LED制御回路290からLEDドライバ291に送信されたデータM7は、LEDドライバ291のシフト・レジスタ内の最後尾レジスタに格納される。また、この際、LEDドライバ291から音声・LED制御回路290に送信されたデータS7は、音声・LED制御回路290のシフト・レジスタ内の最後尾レジスタに格納される。   Next, the data M7 transmitted from the audio / LED control circuit 290 to the LED driver 291 is stored in the last register in the shift register of the LED driver 291. At this time, the data S7 transmitted from the LED driver 291 to the audio / LED control circuit 290 is stored in the last register in the shift register of the audio / LED control circuit 290.

上述した1ビットのデータ通信が終了した際の、音声・LED制御回路290内のシフト・レジスタのデータ格納状態、及び、LEDドライバ291内のシフト・レジスタのデータ格納状態を、図115に示す。図115に示すように、この例のデータ通信では、各シフト・レジスタの最後尾側のレジスタから順次データが入れ替わる。   FIG. 115 shows the data storage state of the shift register in the audio / LED control circuit 290 and the data storage state of the shift register in the LED driver 291 when the above-described 1-bit data communication is completed. As shown in FIG. 115, in the data communication of this example, data is sequentially switched from the last register of each shift register.

そして、上述した1ビットのデータ通信が8回繰り返されると、音声・LED制御回路290のシフト・レジスタ内のデータと、LEDドライバ291のシフト・レジスタ内のデータとが互いに入れ替わり、8ビットのデータ通信が終了する。なお、8ビットのデータ通信が終了すると、音声・LED制御回路290のシフト・レジスタに格納された8ビットの受信データ(S0〜S7)は、音声・LED制御回路290内のバッファに送信され格納される。また、LEDドライバ291のシフト・レジスタに格納された8ビットの受信データ(M0〜M7)は、LEDドライバ291内のバッファに送信され格納される。   When the one-bit data communication described above is repeated eight times, the data in the shift register of the audio / LED control circuit 290 and the data in the shift register of the LED driver 291 are interchanged, and the 8-bit data is exchanged. Communication ends. When the 8-bit data communication is completed, the 8-bit received data (S0 to S7) stored in the shift register of the audio / LED control circuit 290 is transmitted to and stored in a buffer in the audio / LED control circuit 290. Is done. The 8-bit received data (M0 to M7) stored in the shift register of the LED driver 291 is transmitted to and stored in a buffer in the LED driver 291.

[音声・LED制御回路及びLEDドライバ間の通信処理]
次に、図116A及び図116Bを参照して、音声・LED制御回路290及びLEDドライバ291間で行われるこの例の通信処理について説明する。なお、図116Aは、音声・LED制御回路290により実行されるこの例の信号及びデータの送受信処理の手順を示すフローチャートである。また、図116Bは、この例の音声・LED制御回路290及びLEDドライバ291間の通信処理において、LEDドライバ291により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Communication processing between audio / LED control circuit and LED driver]
Next, with reference to FIGS. 116A and 116B, a communication process of this example performed between the audio / LED control circuit 290 and the LED driver 291 will be described. FIG. 116A is a flowchart illustrating a procedure of signal and data transmission / reception processing of this example executed by the audio / LED control circuit 290. FIG. 116B is a flowchart illustrating a signal and data transmission / reception process executed by the LED driver 291 in the communication process between the audio / LED control circuit 290 and the LED driver 291 in this example.

(1)音声・LED制御回路のシリアル・データ入出力処理
まず、音声・LED制御回路290は、図116Aに示すように、スレーブ・セレクタ信号(SS信号)を全LEDドライバ291に対して送信する(S801)。この際、スレーブ・セレクト信号(アドレス指定信号)で指定されたデバイスアドレスに対応するLEDドライバ291においてのみ、スレーブ・セレクト信号が受信される。
(1) Serial Data Input / Output Processing of Audio / LED Control Circuit First, the audio / LED control circuit 290 transmits a slave selector signal (SS signal) to all the LED drivers 291 as shown in FIG. 116A. (S801). At this time, the slave select signal is received only by the LED driver 291 corresponding to the device address specified by the slave select signal (address specifying signal).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号で指定したデバイスアドレスのLEDドライバ291との間で、シリアル・データの送受信処理を行う(S802)。この際、音声・LED制御回路290は、上記図114及び図115を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。次いで、音声・LED制御回路290は、シリアル・データの送受信処理を完了する(S803)。   Next, the audio / LED control circuit 290 performs transmission / reception processing of serial data with the LED driver 291 of the device address specified by the slave select signal (S802). At this time, the audio / LED control circuit 290 transmits and receives serial data in 8-bit units according to the communication principle described with reference to FIGS. 114 and 115. Next, the audio / LED control circuit 290 completes the transmission / reception processing of the serial data (S803).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号の送信を停止する(S804)。そして、S804の処理後、音声・LED制御回路290は、シリアル・データ入出力処理を終了する。   Next, the audio / LED control circuit 290 stops transmitting the slave select signal (S804). Then, after the processing of S804, the audio / LED control circuit 290 ends the serial data input / output processing.

(2)LEDドライバのシリアル・データ入出力処理
まず、LEDドライバ291は、図116Bに示すように、スレーブ・セレクト信号を受信したか否かを判別する(S811)。この処理において、該LEDドライバ291がスレーブ・セレクト信号で指定されたデバイスアドレスに対応するLEDドライバ291である場合には、S811の判定処理の結果はYES判定となる。
(2) Serial Data Input / Output Processing of LED Driver First, as shown in FIG. 116B, the LED driver 291 determines whether or not a slave select signal has been received (S811). In this process, if the LED driver 291 is the LED driver 291 corresponding to the device address specified by the slave select signal, the result of the determination process in S811 is YES.

S811において、LEDドライバ291が、スレーブ・セレクト信号を受信していないと判別した場合(S811がNO判定の場合)、LEDドライバ291は、後述のS814の処理を行う。一方、S811において、LEDドライバ291が、スレーブ・セレクト信号を受信したと判別した場合(S811がYES判定の場合)、LEDドライバ291は、動作状態を待機状態から起動状態に移行させる(S812)。   In S811, when the LED driver 291 determines that the slave select signal has not been received (NO in S811), the LED driver 291 performs the process of S814 described later. On the other hand, in S811, when the LED driver 291 determines that the slave select signal has been received (YES in S811), the LED driver 291 shifts the operation state from the standby state to the activation state (S812).

S812の処理後、LEDドライバ291は、音声・LED制御回路290との間で、シリアル・データの送受信処理を行う(S813)。この際、LEDドライバ291は、上記図114及び図115を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。そして、LEDドライバ291は、シリアル・データの送受信処理を完了する。   After the processing in S812, the LED driver 291 performs transmission / reception processing of serial data with the audio / LED control circuit 290 (S813). At this time, the LED driver 291 transmits and receives serial data in 8-bit units according to the communication principle described with reference to FIGS. 114 and 115. Then, the LED driver 291 completes the transmission / reception processing of the serial data.

S813の処理後又はS811がNO判定の場合、LEDドライバ291は、動作状態を待機状態に移行又は待機状態を維持する(S814)。そして、S814の処理後、LEDドライバ291は、シリアル・データ入出力処理を終了する。   After the process of S813 or when the determination of S811 is NO, the LED driver 291 shifts the operation state to the standby state or maintains the standby state (S814). Then, after the processing of S814, the LED driver 291 ends the serial data input / output processing.

この例では、上述のように、音声・LED制御回路290から送信されるスレーブ・セレクト信号により、特定のLEDドライバ291のみを指定して、該LEDドライバ291にデータを送信することができる。この場合、上記実施形態に比べて、音声・LED制御回路290及びLEDドライバ291間の信号配線の数は多くなるが、LEDドライバ291の処理負担を減らすことができ、音声・LED制御回路290の処理負荷と、LEDドライバ291の処理負荷とのバランスを調節することができる。   In this example, as described above, only the specific LED driver 291 can be designated by the slave select signal transmitted from the audio / LED control circuit 290, and data can be transmitted to the LED driver 291. In this case, the number of signal wirings between the audio / LED control circuit 290 and the LED driver 291 increases as compared with the above embodiment, but the processing load on the LED driver 291 can be reduced, and the audio / LED control circuit 290 The balance between the processing load and the processing load of the LED driver 291 can be adjusted.

[変形例5]
上記実施形態では、各ポートに1つのLED281が接続された構成、すなわち、LED281がスタティックLEDである例(スタティック出力制御の例)を説明したが、本発明はこれに限定されない。各ポートに複数のLEDが接続された構成、すなわち、LEDがダイナミック制御されるLED(以下、ダイナミックLEDと称す)であってもよい。
[Modification 5]
In the above embodiment, a configuration in which one LED 281 is connected to each port, that is, an example in which the LED 281 is a static LED (an example of static output control) has been described, but the present invention is not limited to this. A configuration in which a plurality of LEDs are connected to each port, that is, an LED in which the LEDs are dynamically controlled (hereinafter, referred to as a dynamic LED) may be used.

変形例5では、LEDがダイナミックLEDである場合の構成例(ダイナミック出力制御の構成例)を、図117を参照しながら説明する。なお、図117は、LEDデータのダイナミック出力制御の一例を示す例である。図117に示す例では、一つのポート1に3つのLED(赤色LED、青色LED及び緑色LED)が接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データのそれぞれを「0xFE」とする例を説明する。すなわち、この例では、LEDデータのデータ型(フォーマット)と、上記実施形態のそれと同様にする(図50参照)。   In Modification Example 5, a configuration example in which the LED is a dynamic LED (configuration example of dynamic output control) will be described with reference to FIG. 117. FIG. 117 is an example showing an example of dynamic output control of LED data. The example illustrated in FIG. 117 illustrates an example in which three LEDs (red LED, blue LED, and green LED) are connected to one port 1. In this example, the reproduction time (lighting time) in the LED data is set to “12” (about 48 msec), and each of the red component luminance data, the green component luminance data, and the blue component luminance data is set to “0xFE”. Will be described. That is, in this example, the data type (format) of the LED data is the same as that of the above embodiment (see FIG. 50).

上記データ型のLEDデータがLEDドライバに入力されると、LEDドライバは、制御部位の情報(LEDの種別情報を含む)を参照して、LEDデータの中から接続されたLEDの種別に対応する輝度データに対応する駆動信号をポート1を介してLEDに出力する。それゆえ、赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。なお、この場合、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。また、この例では、LEDをダイナミック制御するので、点灯期間が48msecである場合、LEDドライバは、2msec間隔で赤色LED、緑色LED及び青色LEDをこの順に切り替えながら、輝度データ「0xFE」に対応する駆動信号を各LEDに出力し、この一連の駆動信号の切替動作が8回繰り替えされる。   When the LED data of the data type is input to the LED driver, the LED driver refers to the information of the control part (including the type information of the LED) and corresponds to the type of the connected LED from the LED data. A drive signal corresponding to the luminance data is output to the LED via the port 1. Therefore, only the red luminance data “0xFE” in the LED data is output to the red LED, and the red LED is turned on for about 48 msec at a luminance corresponding to the red luminance data “0xFE”. Further, only the blue luminance data “0xFE” in the LED data is output to the blue LED, and the blue LED is turned on for about 48 msec at a luminance corresponding to the blue luminance data “0xFE”. Further, only the green luminance data “0xFE” in the LED data is output to the green LED, and the green LED is turned on for about 48 msec at a luminance corresponding to the green luminance data “0xFE”. In this case, white lighting is performed by the three LEDs of the red LED, the blue LED, and the green LED. In this example, since the LEDs are dynamically controlled, when the lighting period is 48 msec, the LED driver responds to the luminance data “0xFE” while switching the red LED, the green LED, and the blue LED in this order at 2 msec intervals. The driving signal is output to each LED, and this series of switching operation of the driving signal is repeated eight times.

上述のように、この例では、LEDデータのデータ型が上記実施形態のそれと同じになるので、上記実施形態のパチンコ遊技機1が備える全てのスタティックLEDをダイナミックLEDで置き換えてもよいし、一部のスタティックLEDをダイナミックLEDで置き換えてもよい。   As described above, in this example, since the data type of the LED data is the same as that of the above-described embodiment, all the static LEDs included in the pachinko gaming machine 1 of the above-described embodiment may be replaced with dynamic LEDs. Some of the static LEDs may be replaced with dynamic LEDs.

この例では、上述のように、ダイナミックLEDに出力するLEDデータのデータ型(フォーマット)を上記実施形態におけるスタティックLEDのそれと同様にすることができる。この場合、LEDの出力制御手法が互いに異なる複数のLEDを同時に使用する場合であっても、同じデータ型のLEDデータを送信することができるので、LEDドライバが実行する出力制御の種別毎に、異なるデータ型のLEDデータを用意する必要がなくなる。また、この場合、LEDデータの作成処理及びLEDデータの出力処理を、LEDの出力制御の種別に関係なく、共通化することができる。それゆえ、LEDデータの出力制御手法が互いに異なる複数種のLEDを併用しても、再生チャンネルで使用されるLEDデータの合成(上書きや更新など)が容易となり、複雑なLED出力制御を容易に実行することができる。   In this example, as described above, the data type (format) of the LED data output to the dynamic LED can be the same as that of the static LED in the above embodiment. In this case, even when a plurality of LEDs having different LED output control methods are used at the same time, LED data of the same data type can be transmitted. Therefore, for each type of output control executed by the LED driver, There is no need to prepare LED data of different data types. In this case, the LED data creation processing and the LED data output processing can be shared regardless of the type of LED output control. Therefore, even when a plurality of types of LEDs having different LED data output control methods are used in combination, it is easy to combine (overwrite, update, and the like) the LED data used in the reproduction channel, and to easily perform complicated LED output control. Can be performed.

さらに、この例及び上記実施形態では、LEDの出力制御の種別に関係なく、LEDデータのデータ型が同じであるので、LEDドライバで制御する制御部位のLEDの個数に関係なく、各LEDデータの合成処理が容易となり、より複雑なLED制御を実施することが可能となる。すなわち、この例では、LEDを用いた演出制御の選択肢を増やすことができ、より高度な演出制御を実現することができる。   Furthermore, in this example and the above-described embodiment, the data type of the LED data is the same regardless of the type of the output control of the LED, and therefore, regardless of the number of LEDs of the control part controlled by the LED driver, The composition processing becomes easy, and more complicated LED control can be performed. That is, in this example, it is possible to increase the options of the effect control using the LED, and to realize more advanced effect control.

[変形例6]
変形例6では、役物20を駆動するモータ272の励磁状態(励磁継続時間等)を検知して、該検知結果に基づいて、エラー検知を行う機能をさらに備えたパチンコ遊技機の構成例についで説明する。なお、変形例6では、モータ272の励磁状態検知機能以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、モータ272の励磁状態の検知機能を実現するための構成及び処理についてのみ説明する。
[Modification 6]
In the sixth modification, an example of the configuration of a pachinko gaming machine further provided with a function of detecting an excitation state (excitation continuation time or the like) of a motor 272 for driving the accessory 20 and performing error detection based on the detection result is described. This will be explained. In the sixth modification, the configuration other than the excitation state detection function of the motor 272 can be configured in the same manner as in the above-described embodiment. Therefore, here, only the configuration and processing for realizing the function of detecting the excitation state of the motor 272 will be described.

(1)モータの励磁状態検知の構成例
まず、モータ272の励磁状態の検知機能の構成例を、図118を参照しながら説明する。図118は、変形例6におけるモータ272の励磁状態の検知機能部の概略構成図である。なお、この例では、モータドライバ271に、4つのモータ272が接続されている例を説明する。
(1) Configuration Example of Excited State Detection of Motor First, a configuration example of a function of detecting the excited state of the motor 272 will be described with reference to FIG. FIG. 118 is a schematic configuration diagram of a detection function unit of the excitation state of the motor 272 according to the sixth modification. In this example, an example in which four motors 272 are connected to the motor driver 271 will be described.

この例におけるモータ272の励磁状態の検知機能部275(以下、励磁状態検知部275という)は、図118に示すように、3つのOR回路(第1OR回路276、第2OR回路277及び第3OR回路278)を含む論理回路により構成される。   As shown in FIG. 118, the detection function unit 275 (hereinafter, referred to as an excitation state detection unit 275) of the excitation state of the motor 272 in this example includes three OR circuits (a first OR circuit 276, a second OR circuit 277, and a third OR circuit). 278).

励磁状態検知部275内の第1OR回路276の一方の入力端子は、モータドライバ271の4つの出力端子のうち、出力端子OUT0に接続され、第1OR回路276の他方の入力端子は、モータドライバ271の出力端子OUT1に接続される。また、第2OR回路277の一方の入力端子は、モータドライバ271の出力端子OUT3に接続され、第2OR回路277の他方の入力端子は、モータドライバ271の出力端子OUT4に接続される。   One input terminal of the first OR circuit 276 in the excitation state detection unit 275 is connected to the output terminal OUT0 among the four output terminals of the motor driver 271. The other input terminal of the first OR circuit 276 is connected to the motor driver 271. Output terminal OUT1. One input terminal of the second OR circuit 277 is connected to the output terminal OUT3 of the motor driver 271 and the other input terminal of the second OR circuit 277 is connected to the output terminal OUT4 of the motor driver 271.

励磁状態検知部275内の第3OR回路278の一方の入力端子は、第1OR回路276の出力端子に接続され、第3OR回路278の他方の入力端子は、第2OR回路277の出力端子に接続される。そして、第3OR回路278の出力端子は、モータドライバ271に設けられた励磁状態検知用の所定の入力端子Pに接続される。   One input terminal of the third OR circuit 278 in the excitation state detection unit 275 is connected to the output terminal of the first OR circuit 276, and the other input terminal of the third OR circuit 278 is connected to the output terminal of the second OR circuit 277. You. The output terminal of the third OR circuit 278 is connected to a predetermined input terminal P provided for the motor driver 271 for detecting the excitation state.

図118に示す構成の励磁状態検知部275(励磁検知手段)を備えるパチンコ遊技機において、モータドライバ271から4つのモータ272の少なくとも1つに励磁データが出力されていると、励磁状態検知部275内の第3OR回路278からは、励磁検知信号(判別結果信号)としてデータ「1」がモータドライバ271に出力される。一方、モータドライバ271から4つのモータ272のいずれにも励磁データが出力されていない場合には、励磁状態検知部275内の第3OR回路278からは、励磁検知信号としてデータ「0」がモータドライバ271に出力される。   In a pachinko game machine equipped with an excitation state detection unit 275 (excitation detection means) having a configuration shown in FIG. 118, when excitation data is output from motor driver 271 to at least one of four motors 272, excitation state detection unit 275 The data "1" is output from the third OR circuit 278 to the motor driver 271 as an excitation detection signal (determination result signal). On the other hand, when the excitation data is not output to any of the four motors 272 from the motor driver 271, data “0” is output from the third OR circuit 278 in the excitation state detection unit 275 as the excitation detection signal. 271 is output.

この例では、ホスト制御回路210は、モータドライバ271に入力された励磁検知信号(「1」又は「0」)に基づいて、4つのモータ272の少なくとも1つが励磁状態であるか否かを判別する。そして、ホスト制御回路210は、モータ272が連続して励磁されている時間(励磁検知信号「1」が連続して検知されている時間)をカウントし、その連続励磁時間が所定値以上になれば、全てのモータ272の駆動を停止する。なお、ここでいう、「全てのモータ272」とは、モータドライバ271に接続された全てのモータ272を意味するが、本発明はこれに限定されず、役物20を駆動させる全モータであってもよいし、複数のモータドライバ271に接続された複数のモータ272であってもよい。   In this example, the host control circuit 210 determines whether at least one of the four motors 272 is in an excitation state based on the excitation detection signal (“1” or “0”) input to the motor driver 271. I do. Then, the host control circuit 210 counts a time during which the motor 272 is continuously excited (a time during which the excitation detection signal “1” is continuously detected), and the continuous excitation time becomes longer than a predetermined value. For example, the driving of all the motors 272 is stopped. Here, “all the motors 272” means all the motors 272 connected to the motor driver 271. However, the present invention is not limited to this, and all the motors for driving the accessory 20 are used. Or a plurality of motors 272 connected to a plurality of motor drivers 271.

なお、励磁状態検知部275の構成は、図118に示す例に限定されず、複数のモータ272の少なくとも1つが励磁状態であるか否かを判別することができる構成であれば任意の構成にすることができる。例えば、励磁状態検知部275に含まれるOR回路の個数及びOR回路間の接続形態は、例えばモータドライバ271に接続されるモータ272の個数に応じて適宜変更することができる。また、例えば、複数のモータ272のうち、稼働率の高い一部のモータ272の励磁状態を判別するような構成にしてもよい。この場合には、励磁状態検知部275は、モータドライバ271に設けられた励磁データの複数の出力端子のうち、監視対象となる稼働率の高い一部のモータ272に対応する出力端子のみに接続される。また、複数のモータ272のうち、監視対象となる一部のモータ272の励磁状態を判別する構成では、稼働率に関係なく任意に一部のモータ272を選択し、該選択された一部のモータ272の励磁状態を監視するようにしてもよい。   The configuration of the excitation state detection unit 275 is not limited to the example illustrated in FIG. 118, and may be any configuration as long as it can determine whether at least one of the plurality of motors 272 is in the excitation state. can do. For example, the number of OR circuits included in the excitation state detection unit 275 and the connection form between the OR circuits can be appropriately changed according to, for example, the number of motors 272 connected to the motor driver 271. Further, for example, a configuration may be employed in which the excitation state of some of the plurality of motors 272 having a high operating rate is determined. In this case, the excitation state detection unit 275 is connected to only the output terminal corresponding to a part of the motors 272 with a high operating rate to be monitored, among the plurality of excitation data output terminals provided in the motor driver 271. Is done. Further, in the configuration in which the excitation state of some of the motors 272 to be monitored among the plurality of motors 272 is determined, some of the motors 272 are arbitrarily selected regardless of the operation rate, and the selected part of the motors 272 is selected. The excitation state of the motor 272 may be monitored.

(2)役物制御処理
次に、図119を参照して、ホスト制御回路210により実行されるこの例の役物制御処理についてより詳細に説明する。なお、図119は、この例の役物制御処理の手順を示すフローチャートである。
(2) Accessory Control Process Next, with reference to FIG. 119, the accessory control process of this example executed by the host control circuit 210 will be described in more detail. FIG. 119 is a flowchart showing the procedure of the accessory control process of this example.

まず、ホスト制御回路210は、I2Cコントローラ261のリセット処理中であるか否かを判別する(S821)。   First, the host control circuit 210 determines whether the I2C controller 261 is in the process of resetting (S821).

S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中であると判別した場合(S821がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了する。一方、S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中でないと判別した場合(S821がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S822)。   In S821, when the host control circuit 210 determines that the reset process of the I2C controller 261 is being performed (when S821 is YES), the host control circuit 210 ends the accessory control process. On the other hand, in S821, when the host control circuit 210 determines that the reset process of the I2C controller 261 is not being performed (NO in S821), the host control circuit 210 determines whether all the motors 272 are at the initial position. Is determined (S822).

S822において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S822がYES判定の場合)、ホスト制御回路210は、役物リクエストに基づいて、各モータドライバ271(モータ272)に励磁データを出力する(S823)。これにより、役物20を用いた演出動作(モータ272の駆動動作)が開始される。次いで、ホスト制御回路210は、役物20を用いた演出動作(モータ272の駆動動作)中にエラーが発生したか否かを判別する(S824)。   In S822, when the host control circuit 210 determines that all the motors 272 are at the initial position (when S822 is YES), the host control circuit 210 determines each motor driver 271 (motor 272), and outputs excitation data (S823). As a result, an effect operation (operation of driving the motor 272) using the accessory 20 is started. Next, the host control circuit 210 determines whether or not an error has occurred during the effect operation (drive operation of the motor 272) using the accessory 20 (S824).

S824において、ホスト制御回路210が、エラーが発生したと判別した場合(S824がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S824において、ホスト制御回路210が、エラーが発生していないと判別した場合(S824がNO判定の場合)、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)を計測する(S825)。この処理では、ホスト制御回路210は、励磁状態検知部275内の第3OR回路278からモータドライバ271に入力される励磁検知信号に基づいて、モータ272の連続励磁時間を計測する。   In S824, if the host control circuit 210 determines that an error has occurred (if S824 is YES), the host control circuit 210 performs the processing of S830 described below. On the other hand, in S824, when the host control circuit 210 determines that no error has occurred (NO in S824), the host control circuit 210 determines the duration (continuous excitation time) of the excitation state of the motor 272. The measurement is performed (S825). In this process, the host control circuit 210 measures the continuous excitation time of the motor 272 based on the excitation detection signal input from the third OR circuit 278 in the excitation state detection unit 275 to the motor driver 271.

S825の処理後、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)が所定時間以上であるか否かを判別する(S826)。   After the processing of S825, the host control circuit 210 determines whether or not the duration of the excitation state of the motor 272 (continuous excitation time) is equal to or longer than a predetermined time (S826).

S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上であると判別した場合(S826がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上でないと判別した場合(S826がNO判定の場合)、ホスト制御回路210は、モータ272の励磁中であるか否かを判別する(S827)。   In S826, when the host control circuit 210 determines that the continuous excitation time of the motor 272 is equal to or longer than the predetermined time (YES in S826), the host control circuit 210 performs the process of S830 described later. On the other hand, in S826, when the host control circuit 210 determines that the continuous excitation time of the motor 272 is not longer than the predetermined time (NO in S826), the host control circuit 210 determines whether the motor 272 is being excited. Is determined (S827).

S827において、ホスト制御回路210が、モータ272の励磁中であると判別した場合(S827がYES判定の場合)、ホスト制御回路210は、処理をS824に戻し、S824以降の処理を行う。一方、S827において、ホスト制御回路210が、モータ272の励磁中でないと判別した場合(S827がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。   If the host control circuit 210 determines in step S827 that the motor 272 is being excited (YES in step S827), the process returns to step S824, and the host control circuit 210 performs the processing in step S824 and subsequent steps. On the other hand, when the host control circuit 210 determines in S827 that the motor 272 is not being excited (NO in S827), the host control circuit 210 ends the accessory control processing.

ここで、再度、S822の処理に戻って、S822において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S822がNO判定の場合)、ホスト制御回路210は、役物20を初期位置に移動させる(戻す)ための励磁データをモータ272に出力する(S828)。次いで、ホスト制御回路210は、役物20を初期位置に移動させる動作(モータ272の駆動動作)においてエラーが発生したか否かを判別する(S829)。   Here, returning to the process of S822 again, in S822, when the host control circuit 210 determines that one or more motors 272 are not at the initial position (when S822 is NO), the host control circuit 210 Then, excitation data for moving (returning) the accessory 20 to the initial position is output to the motor 272 (S828). Next, the host control circuit 210 determines whether an error has occurred in the operation of moving the accessory 20 to the initial position (the driving operation of the motor 272) (S829).

S829において、ホスト制御回路210が、エラーが発生したと判別した場合(S829がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S829において、ホスト制御回路210が、エラーが発生していないと判別した場合(S829がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。   In S829, when the host control circuit 210 determines that an error has occurred (YES in S829), the host control circuit 210 performs the processing of S830 described later. On the other hand, in S829, when the host control circuit 210 determines that no error has occurred (NO in S829), the host control circuit 210 ends the accessory control processing.

S824、S826又はS829がYES判定の場合、ホスト制御回路210は、全てのモータ272の駆動動作を停止する(S830)。具体的には、ホスト制御回路210は、全てのモータ272の励磁を開放する。そして、S830の処理後、ホスト制御回路210は、役物制御処理を終了する。   If the determination in S824, S826 or S829 is YES, the host control circuit 210 stops the driving operation of all the motors 272 (S830). Specifically, the host control circuit 210 releases the excitation of all the motors 272. Then, after the processing of S830, the host control circuit 210 ends the accessory control processing.

なお、S830の処理では、ホスト制御回路210は、さらに、表示装置13を制御して、役物20の駆動エラーが発生した旨の情報を表示画面に表示させる。ただし、このエラー表示は、電源をオフするまで解除されないようにする。   In the process of S830, the host control circuit 210 further controls the display device 13 to display information indicating that a drive error of the accessory 20 has occurred on the display screen. However, this error display is not released until the power is turned off.

上述のように、この例では、モータ272の連続励磁時間が所定時間以上になると、全てのモータ272の駆動動作が停止される。このモータ272の駆動動作の停止処理(モータ272の保護処理)を実行するか否かの判別するためのモータ272の連続励磁時間の閾値は、例えば、役物20による演出内容に応じて任意に設定することができる。なお、上述したモータ272の励磁状態(連続励磁時間)の検知処理及びその検知結果に基づくモータ272の保護処理は、上記実施形態で行わる役物制御処理(図100参照)の追加処理として行われてもよいし、上記実施形態の役物制御処理(図100参照)中のS499以降の処理を、図119に示すフローチャートの処理で置き換えてもよい。   As described above, in this example, when the continuous excitation time of the motors 272 exceeds a predetermined time, the driving operations of all the motors 272 are stopped. The threshold value of the continuous excitation time of the motor 272 for determining whether or not to execute the process of stopping the driving operation of the motor 272 (the process of protecting the motor 272) is arbitrarily set according to the effect contents of the accessory 20 for example. Can be set. The detection process of the excitation state (continuous excitation time) of the motor 272 and the protection process of the motor 272 based on the detection result are performed as additional processes of the accessory control process (see FIG. 100) performed in the above embodiment. The processing after S499 in the accessory control processing of the above embodiment (see FIG. 100) may be replaced with the processing of the flowchart shown in FIG. 119.

なお、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に出力される励磁データは、役物20の一つの所定動作に対応する励磁データで構成される場合もあるが、複数の所定動作にそれぞれ対応する複数の励磁データで構成される場合もある。   The excitation data output from the host control circuit 210 to the motor 272 (motor driver 271) based on the accessory request may include excitation data corresponding to one predetermined operation of the accessory 20 in some cases. And a plurality of excitation data respectively corresponding to a plurality of predetermined operations.

後者の場合には、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に複数の励磁データが所定の順序で出力される。そして、この場合には、この例の役物制御処理において、図119中のS824〜S827の処理を励磁データ毎(役物の一つの動作毎)に繰り返す。それゆえ、例えば、役物20の一連の駆動動作の中で、途中の所定動作に対応する励磁データの出力動作において、モータ272の連続励磁時間が所定時間以上になる(S826がYES判定になる)と、モータ272の駆動動作がその時点で停止され、その後に出力予定の動作毎の励磁データの出力処理も停止される。   In the latter case, based on the accessory request, the host control circuit 210 outputs a plurality of excitation data to the motor 272 (motor driver 271) in a predetermined order. In this case, in the accessory control processing of this example, the processing of S824 to S827 in FIG. 119 is repeated for each excitation data (for each operation of the accessory). Therefore, for example, in the excitation data output operation corresponding to the predetermined operation in the middle of a series of driving operations of the accessory 20, the continuous excitation time of the motor 272 becomes equal to or longer than the predetermined time (YES in S826). ), The driving operation of the motor 272 is stopped at that time, and thereafter, the output processing of the excitation data for each operation scheduled to be output is also stopped.

(3)この例の構成により得られる各種効果
上述のように、この例では、モータドライバ271から少なくとも一つモータ272に出力される励磁データ(電圧信号)の出力状態(モータ272の励磁状態)を励磁状態検知部275で検知し、該検知結果に基づいて、モータ272の連続励磁時間(役物20の連続駆動時間)を計測する。そして、計測されたモータ272の連続励磁時間(役物20の連続駆動時間)に基づいて、全てのモータ272を停止(励磁開放)するか否かを判別する。
(3) Various effects obtained by the configuration of this example As described above, in this example, the output state of the excitation data (voltage signal) output from the motor driver 271 to at least one motor 272 (the excitation state of the motor 272). Is detected by the excitation state detection unit 275, and the continuous excitation time of the motor 272 (the continuous drive time of the accessory 20) is measured based on the detection result. Then, based on the measured continuous excitation time of the motor 272 (continuous drive time of the accessory 20), it is determined whether or not all the motors 272 are stopped (excitation open).

このようなモータ272の励磁状態の検知機能を設けることにより、例えば、モータ272に対して過剰に励磁データが出力されている場合や、意図しないモータ励磁が実行されている場合などを検知することができる。その結果、役物20の動作を保証することができるとともに、モータ272の故障を抑制することができる。   By providing such a function of detecting the excitation state of the motor 272, for example, it is possible to detect a case where excessive excitation data is output to the motor 272 or a case where unintended motor excitation is performed. Can be. As a result, the operation of the accessory 20 can be guaranteed, and the failure of the motor 272 can be suppressed.

また、役物20の一つの動作毎にモータ272の励磁状態の検知(管理)した場合には、演出動作の区切りよいタイミングでモータ272の駆動を停止することができるので、演出内容に合わせたモータ272の停止処理を行うことができる。   In addition, when the excitation state of the motor 272 is detected (managed) for each operation of the accessory 20, the drive of the motor 272 can be stopped at a time when the production operation can be separated. The stop processing of the motor 272 can be performed.

さらに、この例では、モータ272の励磁状態において異常を検知した場合、電源がオフされるまで、表示装置13の表示画面でエラー表示が継続される。それゆえ、この場合には、電源をオフさせてモータ272を強制的に励磁開放させる処理を促すことができる。   Further, in this example, when an abnormality is detected in the excited state of the motor 272, the error display is continued on the display screen of the display device 13 until the power is turned off. Therefore, in this case, it is possible to prompt a process of turning off the power supply and forcibly opening the motor 272.

[変形例7]
上記実施形態のパチンコ遊技機1では、図8に示すように、内蔵中継基板260に設けられた接続端子群264中の第4接続端子を内蔵中継基板260内に設けられた接地(GND)端子に接続する例を説明したが、本発明は、これに限定されない。
[Modification 7]
In the pachinko gaming machine 1 of the above-described embodiment, as shown in FIG. Although an example in which the connection is made has been described, the present invention is not limited to this.

例えば、スピーカボックス11aに設けられた端子群11b中の第3又は第4接続端子を、スピーカボックス11a内に設けられた接地端子(不図示)に接続してもよい。   For example, the third or fourth connection terminal in the terminal group 11b provided in the speaker box 11a may be connected to a ground terminal (not shown) provided in the speaker box 11a.

また、例えば、内蔵中継基板260に設けられた接続端子群264中の第4接続端子を内蔵中継基板260内に設けられた電源電圧端子に接続してもよい。なお、この場合には、図8に示す内蔵中継基板260の構成において、デジタルオーディオパワーアンプ262のミュート端子(MUTE)とNOT回路268との間にさらにNOT回路が設けられる、又は、NOT回路268が省略される。   Further, for example, the fourth connection terminal in the connection terminal group 264 provided on the built-in relay board 260 may be connected to a power supply voltage terminal provided inside the built-in relay board 260. In this case, in the configuration of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268, or the NOT circuit 268 Is omitted.

また、上記実施形態では、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される信号のレベル(振幅値)がLOWレベルである場合にミュート機能を作動させる例を説明したが、本発明はこれに限定されない。デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される信号のレベル(振幅値)がHIGHレベルである場合にミュート機能を作動させる構成にしてもよい。この場合には、図8に示す内蔵中継基板260の構成において、デジタルオーディオパワーアンプ262のミュート端子(MUTE)とNOT回路268との間にさらにNOT回路が設けられる、又は、NOT回路268が省略される。   In the above embodiment, an example has been described in which the mute function is activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is LOW. It is not limited to this. The mute function may be activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is at the HIGH level. In this case, in the configuration of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268, or the NOT circuit 268 is omitted. Is done.

さらに、上記実施形態では、内蔵中継基板260とスピーカボックス11aとの間を複数の信号配線を1つの束にしたハーネス300を用いて接続する例を説明したが、本発明はこれに限定されず、別個の信号配線を複数用いて、内蔵中継基板260及びスピーカボックス11a間を接続してもよい。   Furthermore, in the above-described embodiment, an example has been described in which the built-in relay board 260 and the speaker box 11a are connected using the harness 300 in which a plurality of signal wires are bundled into one, but the present invention is not limited to this. Alternatively, the internal relay board 260 and the speaker box 11a may be connected using a plurality of separate signal wirings.

[変形例8]
サブ基板202及びCGROM基板間の接続構成は、上記実施形態で説明した例に限定されない。例えば、サブ基板202内の双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230で把握できるような構成にしてもよい。変形例8では、その一構成例を説明する。
[Modification 8]
The connection configuration between the sub-board 202 and the CGROM board is not limited to the example described in the above embodiment. For example, the configuration may be such that the level of a signal input to one control terminal DIR of the bidirectional balance transceiver 301 in the sub-board 202 can be grasped by the display control circuit 230. In Modification Example 8, one configuration example will be described.

図120は、CGROM基板204aにNOR型のCGROM206aが搭載された場合における、変形例8のサブ基板202a及びCGROM基板204a間の接続構成図である。なお、図120に示すこの例のサブ基板202aの構成において、図10に示す上記実施形態のサブ基板202と同じ構成には同じ符号を付して示す。   FIG. 120 is a connection configuration diagram between the sub-board 202a and the CGROM board 204a of the eighth modification when the NOR-type CGROM 206a is mounted on the CGROM board 204a. In the configuration of the sub-substrate 202a of this example shown in FIG. 120, the same components as those of the sub-substrate 202 of the above embodiment shown in FIG.

また、図120に示す例では、NOR型のCGROM206aが搭載されたCGROM基板204aをサブ基板202aに接続(装着)する例を示すが、本発明はこれに限定されず、この例において、図11に示すNAND型のCGROM206bが搭載されたCGROM基板204bをこの例のサブ基板202aに接続(装着)してもよい。   In the example shown in FIG. 120, an example is shown in which the CGROM board 204a on which the NOR type CGROM 206a is mounted is connected (mounted) to the sub-board 202a. However, the present invention is not limited to this. May be connected (attached) to the sub-board 202a of this example on which the NAND-type CGROM 206b is mounted.

図120に示す構成と上記実施形態で説明した図10の構成との比較から明らかなように、NOR型のCGROM206aが搭載されたCGROM基板204aの構成は同じであるので、ここでは、CGROM基板204aの構成についての説明は省略する。   As is clear from the comparison between the configuration shown in FIG. 120 and the configuration of FIG. 10 described in the above embodiment, the configuration of the CGROM board 204a on which the NOR type CGROM 206a is mounted is the same. The description of the configuration is omitted.

この例のサブ基板202aでは、図120に示すように、サブ基板202aの端子群303中の第5接続端子(所定の接続端子)は、双方向バランストランシーバ301の一方の制御端子DIRに接続されるだけでなく、信号配線W4を介して表示制御回路230aの通信選択バス入力端子(所定の入力端子)にも接続される。これにより、双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230aで管理することができる。なお、この接続構成以外のサブ基板202aの構成は、上記実施形態で説明した図10に示すサブ基板202の対応する構成と同様であるので、ここでは、これらの構成の説明は省略する。   In the sub-board 202a of this example, as shown in FIG. 120, the fifth connection terminal (predetermined connection terminal) in the terminal group 303 of the sub-board 202a is connected to one control terminal DIR of the bidirectional balance transceiver 301. Not only that, but it is also connected to the communication selection bus input terminal (predetermined input terminal) of the display control circuit 230a via the signal wiring W4. Thus, the level of the signal input to one control terminal DIR of the bidirectional balance transceiver 301 can be managed by the display control circuit 230a. The configuration of the sub-substrate 202a other than this connection configuration is the same as the corresponding configuration of the sub-substrate 202 illustrated in FIG. 10 described in the above embodiment, and thus the description of these configurations will be omitted here.

上記実施形態で説明したように、CGROMの種別がNOR型である場合には、双方向バランストランシーバ301の制御端子DIR(第5接続端子)に入力される信号のレベルはLOWになり、CGROMの種別がNAND型である場合には、双方向バランストランシーバ301の制御端子DIR(第5接続端子)に入力される信号のレベルはHIGHになる。それゆえ、この例のように、双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230aで管理可能な構成では、制御端子DIRに入力される信号レベルに応じて、接続されたCGROMの種別がNOR型であるのか、又は、NAND型であるのかを判別することができる。   As described in the above embodiment, when the type of the CGROM is the NOR type, the level of the signal input to the control terminal DIR (the fifth connection terminal) of the bidirectional balance transceiver 301 becomes LOW, and When the type is the NAND type, the level of the signal input to the control terminal DIR (fifth connection terminal) of the bidirectional balance transceiver 301 becomes HIGH. Therefore, as in this example, in a configuration in which the level of the signal input to one control terminal DIR of the bidirectional balance transceiver 301 can be managed by the display control circuit 230a, the level of the signal input to the control terminal DIR is changed. Thus, it is possible to determine whether the type of the connected CGROM is the NOR type or the NAND type.

この場合、表示制御回路230aは、起動時に表示制御回路230aの初期設定処理において、通信選択バス入力端子に入力された信号のレベル(振幅値)に基づき、通信形態としてNOR型のCGROMとの通信形態及びNAND型のCGROMとの通信形態の一方を選択して設定することができる。すなわち、この例のパチンコ遊技機においても、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機の拡張性を担保することができる。   In this case, the display control circuit 230a communicates with a NOR-type CGROM as a communication mode based on the level (amplitude value) of the signal input to the communication selection bus input terminal in the initial setting processing of the display control circuit 230a at startup. One of the communication mode and the communication mode with the NAND type CGROM can be selected and set. That is, also in the pachinko gaming machine of this example, the CGROM can be selected according to the embodiment, and the expandability of the pachinko gaming machine can be secured.

なお、この例のように、サブ基板202aの第5接続端子の信号レベルを監視し、該信号レベルに基づいて、接続されたCGROMに対する通信形態を選択できる構成では、双方向バランストランシーバ301を省略してもよい。この場合には、表示制御回路230aの第1入出力兼用端子GMA31/GRB3〜第4入出力兼用端子GMA28/GRB0を、サブ基板202aの第5接続端子の信号レベルに基づいて、入力端子及び出力端子のいずれで作用させるかの選択制御を表示制御回路230aで行う。すなわち、この場合には、表示制御回路230aは、サブ基板202の第5接続端子に印加される信号のレベルに基づいて、表示制御回路230a及びCGROM間の通信形態を設定する通信形態設定手段も兼ねる。   In this configuration, as in this example, in which the signal level of the fifth connection terminal of the sub-board 202a is monitored and the communication mode for the connected CGROM can be selected based on the signal level, the bidirectional balance transceiver 301 is omitted. May be. In this case, the first input / output terminal GMA31 / GRB3 to the fourth input / output terminal GMA28 / GRB0 of the display control circuit 230a are connected to the input terminal and the output terminal based on the signal level of the fifth connection terminal of the sub-board 202a. The display control circuit 230a performs selection control of which of the terminals is to be operated. That is, in this case, the display control circuit 230a also includes a communication mode setting unit that sets the communication mode between the display control circuit 230a and the CGROM based on the level of the signal applied to the fifth connection terminal of the sub-board 202. Doubles.

[変形例9]
大入賞口の構成は、上記実施形態で説明した例に限定されない。例えば、大入賞口にV入賞口を設けた構成にしてもよい。変形例9では、その一構成例を説明する。
[Modification 9]
The configuration of the special winning opening is not limited to the example described in the above embodiment. For example, a configuration in which a V winning opening is provided in the large winning opening may be adopted. Modification Example 9 describes an example of the configuration.

図121は、変形例9に係るパチンコ遊技機の遊技盤の構成を示す正面図である。
変形例9に係るパチンコ遊技機は、前面に遊技領域312aが形成された遊技盤312を備えている。図121に示すように、遊技盤312の前面に設けられた各構成は、上述の一実施形態に係る遊技機1における遊技盤12の前面に設けられた各構成と同じであり、異なる構成は、第2大入賞口のみである。そこで、ここでは、変形例9に係る第2大入賞口354について説明し、一実施形態に係る遊技機1と同じ構成については、説明を省略する。
FIG. 121 is a front view showing the configuration of the gaming board of the pachinko gaming machine according to the ninth modification.
The pachinko gaming machine according to the ninth modification includes a gaming board 312 having a gaming area 312a formed on the front surface. As shown in FIG. 121, each configuration provided on the front surface of the game board 312 is the same as each configuration provided on the front surface of the game board 12 in the gaming machine 1 according to the above-described embodiment. , Only the second big winning opening. Therefore, here, the second special winning opening 354 according to the modified example 9 will be described, and the description of the same configuration as the gaming machine 1 according to the embodiment will be omitted.

第2大入賞口354は、第1大入賞口53の上方に配置される。第2大入賞口354は、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ354aと、シャッタを駆動させるソレノイドアクチュエータ(不図示)とを有する。   The second special winning opening 354 is arranged above the first special winning opening 53. The second big winning opening 354 is a so-called attacker type opening / closing device, and has a shutter 354a that can be opened / closed and a solenoid actuator (not shown) for driving the shutter.

図122は、第2大入賞口354の内部構造を模式的に示す側面図である。
図122に示すように、第2大入賞口354には、排出口355と、V入賞口356と、V入賞開閉部357とが設けられている。V入賞口356は、本発明に係る特定の領域の第1具体例を示すものであり、V入賞開閉部357は、本発明に係る通過制御手段の第1具体例を示す。
FIG. 122 is a side view schematically showing the internal structure of the second special winning opening 354.
As shown in FIG. 122, the second big winning opening 354 is provided with an outlet 355, a V winning opening 356, and a V winning opening / closing section 357. The V winning opening 356 shows a first specific example of a specific area according to the present invention, and the V winning opening / closing section 357 shows a first specific example of the passage control means according to the present invention.

排出口355及びV入賞口356は、シャッタ354aの下方に配置されており、前側から排出口355、V入賞口356の順で並んでいる。第2大入賞口354に入賞した遊技球は、排出口355又はV入賞口356を通過後、不図示の回収部に導かれる。V入賞開閉部357は、V入賞口356を開閉可能なシャッタであり、例えば「Vベロ」と呼称されている。V入賞口356は、V入賞開閉部357が開いている状態(開放状態)のときに遊技球を受け入れ、V入賞開閉部357が閉じている状態(閉鎖状態)のときには遊技球を受け入れない。   The outlet 355 and the V winning opening 356 are arranged below the shutter 354a, and are arranged in the order of the discharging opening 355 and the V winning opening 356 from the front side. The game ball that has won the second big winning opening 354 is guided to a collecting unit (not shown) after passing through the discharging opening 355 or the V winning opening 356. The V winning opening / closing unit 357 is a shutter that can open and close the V winning opening 356, and is called, for example, “V tongue”. The V winning opening 356 accepts a game ball when the V winning / opening unit 357 is open (open state), and does not accept a game ball when the V winning / opening unit 357 is closed (closed state).

また、第2大入賞口354には、大入賞検出センサ358aと、大入賞口排出センサ358bと、V入賞検出センサ359とが設けられている。大入賞検出センサ358aは、シャッタ354aと排出口355及びV入賞口356との間に配置されており、第2大入賞口354に入った遊技球を検出する。   The second special winning opening 354 is provided with a special winning detection sensor 358a, a special winning opening discharge sensor 358b, and a V winning detection sensor 359. The special winning detection sensor 358a is arranged between the shutter 354a, the discharge port 355, and the V special winning port 356, and detects a game ball that has entered the second special winning opening 354.

大入賞口排出センサ358bは、大入賞検出センサ358aと排出口355との間に配置されており、第2大入賞口354に入ってV入賞口356に入らずに排出される遊技球を検出する。また、V入賞検出センサ359は、V入賞口356に設けられており、V入賞口356に入った遊技球を検出する。以下では、遊技球がV入賞口356に入ること又は通過することもまた、「V入賞」という。   The special winning opening discharge sensor 358b is disposed between the special winning detection sensor 358a and the discharging opening 355, and detects a game ball that enters the second special winning opening 354 and is discharged without entering the V winning opening 356. I do. Further, the V winning detection sensor 359 is provided in the V winning opening 356, and detects a game ball entering the V winning opening 356. Hereinafter, the entry or passage of a game ball into the V winning opening 356 is also referred to as “V winning”.

変形例9では、大当りの判断処理において、メインCPU71が、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」のいずれに当選したか判断(決定)する。そして、「大当り」として、「V入賞が可能な大当り」と「V入賞が不可能な大当り」とを設けている。   In the modified example 9, in the big hit determination process, the main CPU 71 wins any one of “big hit”, “small hit” and “losing” by lottery based on the random number for big hit determination obtained at the time of starting opening winning. Judgment (decision). As the "big hit", a "big hit where a V winning is possible" and a "big hit where a V winning is impossible" are provided.

具体的には、決定された「大当り」の種別に基づいて特別図柄が決定され、決定された特別図柄に基づいて大当り遊技状態中の第1大入賞口53及び第2大入賞口354の開放態様が決定される。V入賞開閉部357は、常時一定の動きで行う開閉動作を所定時間毎に実行している。そのため、第2大入賞口354の開放態様により、「V入賞」の可否を決定することが可能である。   Specifically, a special symbol is determined based on the determined “big hit” type, and the first large winning opening 53 and the second large winning opening 354 in the big hit gaming state are opened based on the determined special symbol. An aspect is determined. The V winning and opening / closing section 357 performs an opening / closing operation that is always performed with a constant movement at predetermined time intervals. Therefore, it is possible to determine whether or not the “V prize” is available, depending on the manner in which the second winning port 354 is opened.

すなわち、変形例9では、大当り遊技状態の少なくとも一のラウンドゲーム(Vラウンド)において、第2大入賞口354を開放状態にして、遊技球の入賞を受け付ける。このとき、「V入賞が可能な大当り」に対応する大当り遊技状態であれば、V入賞開閉部357がV入賞口356を開放する。その結果、一のラウンドゲーム(Vラウンド)において、「V入賞」が可能になる。   That is, in the ninth modification, in at least one round game (V round) in the big hit game state, the second big winning opening 354 is opened to receive a winning of a game ball. At this time, if the jackpot is in a jackpot game state corresponding to “the jackpot where a V winning is possible”, the V winning opening / closing section 357 opens the V winning opening 356. As a result, in one round game (V round), “V prize” is possible.

一方、「V入賞が不可能な大当り」に対応する大当り遊技状態であれば、第2大入賞口354を開放状態にしているときに、V入賞開閉部357がV入賞口356を閉鎖する。その結果、一のラウンドゲーム(Vラウンド)において、「V入賞」が不可能になる。なお、V入賞開閉部357は、第2大入賞口354が閉鎖状態であるときに、V入賞口356を開放する。変形例9では、大当り遊技状態において遊技球がV入賞すると、大当り遊技状態が終了した後に、遊技状態を確変遊技状態へ移行することが決定される。   On the other hand, in the case of the jackpot game state corresponding to the “big hit in which V winning is impossible”, the V winning opening / closing section 357 closes the V winning opening 356 when the second big winning opening 354 is in the open state. As a result, in one round game (V round), “V prize” becomes impossible. In addition, the V winning opening / closing unit 357 opens the V winning opening 356 when the second big winning opening 354 is in the closed state. In the ninth modification, when a gaming ball wins a V in the big hit gaming state, it is determined that the gaming state is shifted to the surely changing gaming state after the big hit gaming state ends.

また、変形例9では、「小当り」として、「V入賞が可能な小当り」と「V入賞が不可能な小当り」とを設けている。具体的には、決定された「小当り」の種別に基づいて特別図柄が決定され、決定された特別図柄に基づいて小当り遊技状態中の第1大入賞口53又は第2大入賞口354の開放態様が決定される。そして、小当り遊技状態中の第2大入賞口354の開放態様により、「V入賞」が可能であるか否かが決まる。   In the ninth modification, as the “small hits”, “small hits in which a V winning is possible” and “small hits in which a V winning is impossible” are provided. Specifically, a special symbol is determined based on the determined “small hit” type, and based on the determined special symbol, the first large winning opening 53 or the second large winning opening 354 in the small hitting game state. Is determined. Then, whether or not the “V prize” is possible is determined by the opening mode of the second big winning opening 354 in the small hitting game state.

変形例9では、小当り遊技状態において遊技球がV入賞すると、大当り遊技状態への移行が決定される。すなわち、「大当り」が決定される。この場合は、「小当り」において決定された特別図柄に基づいて「V入賞が可能な大当り」と「V入賞が不可能な大当り」いずれかが決定される。   In the ninth modification, when the gaming ball wins in the small hitting game state, the transition to the big hitting game state is determined. That is, "big hit" is determined. In this case, based on the special symbol determined in the "small hit", one of "the big hit where V prize is possible" and "the big hit where V prize is impossible" is determined.

なお、本発明に係る遊技機としては、小当り遊技状態において遊技球がV入賞すると、「V入賞が可能な大当り」と「V入賞が不可能な大当り」のいずれかを抽選により決定してもよい。また、本発明に係る遊技機としては、「小当り」に当選した場合に、「V入賞が可能な小当り」と「V入賞が不可能な小当り」を抽選により決定してもよい。   In the gaming machine according to the present invention, when a gaming ball wins in the small hitting game state, one of "a big hit in which V winning is possible" and "a big hit in which V winning is impossible" is determined by lottery. Is also good. In the gaming machine according to the present invention, when a "small hit" is won, a "small hit where a V prize is possible" and a "small hit where a V prize is impossible" may be determined by lottery.

変形例9では、第2大入賞口354の開放態様により、「V入賞」の可否を決定するようにした。しかし、本発明に係る遊技機としては、V入賞開閉部357の開閉動作を所定時間毎に実行せずに、V入賞開閉部357と第2大入賞口354の開放態様により、「V入賞」の可否を決定するようにしてもよい。この場合に、V入賞開閉部357と第2大入賞口354の開放態様を、「大当り」と「小当り」とで別々に設定するようにしてもよい。   In the ninth modification, whether or not the “V prize” is permitted is determined based on the opening mode of the second big winning opening 354. However, the gaming machine according to the present invention does not perform the opening / closing operation of the V-winning opening / closing section 357 at predetermined time intervals, and uses the opening mode of the V-winning opening / closing section 357 and the second winning opening 354 to achieve “V prize”. May be determined. In this case, the opening mode of the V winning opening / closing unit 357 and the second winning opening 354 may be set separately for “big hit” and “small hit”.

<主制御回路の動作説明>
次に、図123〜図127を参照して、変形例9における主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
<Description of operation of main control circuit>
Next, the contents of various processes executed by the main CPU 71 of the main control circuit 70 in Modification 9 will be described with reference to FIGS.

変形例9における主制御回路70の動作は、上述の一実施形態における主制御回路70の動作と同様であるため、ここでは、一実施形態における主制御回路70の動作(処理)と異なる動作(処理)を説明する。   Since the operation of the main control circuit 70 in Modification 9 is the same as the operation of the main control circuit 70 in the above-described embodiment, here, an operation (process) different from the operation (processing) of the main control circuit 70 in the embodiment is described. The processing will be described.

[特別図柄制御処理]
まず、図123を参照して、主制御メイン処理(図67参照)中のS3で行う特別図柄制御処理について説明する。図123は、変形例9における特別図柄制御処理の手順を示すフローチャートである。なお、図123に示す各処理ステップの符号に並記した括弧書きの数値(「00」〜「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special symbol control processing]
First, the special symbol control process performed in S3 in the main control main process (see FIG. 67) will be described with reference to FIG. FIG. 123 is a flowchart showing the procedure of the special symbol control process in the ninth modification. Note that the values in parentheses (“00” to “08”) written next to the reference numerals of the respective processing steps shown in FIG. 123 indicate the values of the control state flags. Stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

初めに、メインCPU71は、制御状態フラグをロードする(S901)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。   First, the main CPU 71 loads a control state flag (S901). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S901でロードされた制御状態フラグの値に基づいて、後述のS902〜S910の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S902〜S910のいずれかの処理を実行可能にするものである。   The main CPU 71 determines, based on the value of the control state flag loaded in S901, whether to execute various processes in S902 to S910 described below. This control state flag indicates the state of the game in the special symbol game, and makes it possible to execute any one of the processes of S902 to S910.

また、メインCPU71は、S902〜S910の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で前述のシステムタイマ割込処理(図74参照)も実行される。   Further, the main CPU 71 executes the processing of each step at a predetermined timing determined according to the waiting time set for each processing of S902 to S910. In the period before reaching the predetermined timing, other subroutine processing is executed without executing the processing of each step. Further, the above-described system timer interrupt processing (see FIG. 74) is also executed at a predetermined cycle.

そして、S901の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S902)。   Then, when the processing of S901 ends, the main CPU 71 performs a special symbol storage check processing (S902).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S903)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S902の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。   In this process, when the control state flag is a value (“00”) indicating the special symbol storage check process, the main CPU 71 checks the number of held special display variable display, and if the number of held is not “0”. In the case where there is a reserved ball, processing such as hit determination, determination of a special symbol, and determination of a variation pattern of the special symbol are performed. In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating a special symbol variation time management process (S903) described later, and corresponds to the variation pattern determined in the current process. Set the fluctuation time of the special symbol in the waiting time timer. That is, by this processing, after the fluctuation time of the special symbol corresponding to the fluctuation pattern determined in the processing of S902 elapses, the special symbol fluctuation time management processing described later is set to be executed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図124を参照しながら後で説明する。   On the other hand, when the reserved number is “0” (when there is no reserved ball), the main CPU 71 performs a demonstration display process for displaying a demonstration screen. The details of the special symbol storage check process will be described later with reference to FIG.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S903)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S904)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S903の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。   Next, the main CPU 71 performs a special symbol variation time management process (S903). In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating the special symbol variation time management process, and when the variation time of the special symbol has elapsed, displays the special symbol display described later in the control status flag. A value ("02") indicating the time management process (S904) is set, and the wait time after determination is set in the wait time timer. That is, by this processing, the special symbol display time management processing described later is set to be executed after the elapse of the waiting time after determination set in the processing of S903.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S904)。この処理では、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であり、S903の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインCPU71は、制御状態フラグに、後述の大当り開始インターバル管理処理(S905)を示す値(「03」)をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、S904の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。   Next, the main CPU 71 performs a special symbol display time management process (S904). In this processing, the main CPU 71 determines that the control state flag is a value indicating the special symbol display time management processing (“02”), and that if the waiting time after determination set in the processing of S903 has elapsed, the result of the hit determination is determined. Is "big hit" or "small hit". If the result of the hit determination is “big hit” or “small hit”, the main CPU 71 sets a value (“03”) indicating a big hit start interval management process (S905) described later in the control status flag, The time corresponding to the jackpot start interval is set in the waiting time timer. That is, by this process, after the time corresponding to the jackpot start interval set in the process of S904 has elapsed, the jackpot start interval management process described later is set to be executed.

一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインCPU71は、制御状態フラグに、後述の特別図柄ゲーム終了処理(S910)を示す値(「08」)をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、上述の一実施形態において図70を参照しながら説明したものと同じである。   On the other hand, if the result of the hit determination is not “big hit” or “small hit”, the main CPU 71 sets a value (“08”) indicating a special symbol game end process (S910) described later in the control state flag. That is, in this case, it is set so that a special symbol game end process described later is executed. The details of the special symbol display time management processing are the same as those described with reference to FIG. 70 in the above embodiment.

次いで、メインCPU71は、S904において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S905)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S904の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口354を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。   Next, when the result of the hit determination is “big hit” or “small hit” in S904, the main CPU 71 performs a big hit start interval management process (S905). In this process, the main CPU 71 sets the control state flag to the value indicating the big hit start interval management process (“03”), and if the time corresponding to the big hit start interval set in the process of S904 has elapsed, the main CPU 71 proceeds to the first process. In order to open the special winning opening 53 or the second special winning opening 354, the variables located in the main RAM 73 are updated based on the data read from the main ROM 72.

また、この処理では、メインCPU71は、制御状態フラグに、後述の大入賞口開放中処理(S906)を示す値(「04」)をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。   In this process, the main CPU 71 sets a value (“04”) indicating the processing for opening a special winning opening (described later) (S 906) to the control state flag, and sets a maximum opening time of the special winning opening (for example, 30 seconds). Is set to the special winning opening time timer. In other words, the processing is set so that the processing for opening the special winning opening described later is executed.

次いで、メインCPU71は、大入賞口開放中処理を行う(S906)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。   Next, the main CPU 71 performs a special winning opening opening process (S906). In this process, first, when the control state flag is a value (“04”) indicating the special winning opening processing, the condition that the special winning opening winning counter is equal to or more than a predetermined number, and It is determined whether one of the conditions that the upper limit time has elapsed (the special winning opening time timer is “0”) is satisfied (a predetermined closing condition is satisfied).

S906において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S907)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S907でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。なお、大入賞口開放中処理の詳細については、後述の図125を参照しながら後で説明する。   In S906, if one of the conditions is satisfied, the main CPU 71 updates the variable positioned in the main RAM 73 in order to close a predetermined special winning opening (the first special winning opening or the second special winning opening). I do. Then, the main CPU 71 sets a value (“05”) indicating the later-described winning prize mouth remaining ball monitoring process (S907) in the control state flag, and also sets the monitoring time of the remaining prize ball in the winning prize mouth in a waiting time timer. . That is, by this processing, after the remaining ball monitoring time in the special winning opening set in S907 elapses, it is set so that the processing for monitoring the remaining ball in the special winning opening described later is executed. The details of the processing during opening of the special winning opening will be described later with reference to FIG. 125 described later.

また、メインCPU71は、S906において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。   In S906, the main CPU 71 transmits an inter-round display command to the sub control circuit 200 immediately before the end of the special winning opening processing.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S907)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。   Next, the main CPU 71 performs a process for monitoring the remaining sphere in the special winning opening (S907). In this process, the main CPU 71 determines that the control state flag is a value (“05”) indicating the process of monitoring the remaining balls in the special winning opening, and when the monitoring time of the remaining balls in the special winning opening has elapsed, the main CPU 71 sets the number of times of opening the special winning opening counter. It is determined whether or not the condition that the value is equal to or more than the maximum winning opening number (the last round) is satisfied.

S907において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。   If the main CPU 71 determines in step S907 that the above condition is not satisfied, the main CPU 71 sets a value ("06") indicating the special winning opening reopening time management process in the control state flag. Further, the main CPU 71 sets a time corresponding to the interval between rounds in the waiting time timer. That is, by this processing, after the time corresponding to the interval between rounds elapses, it is set so that the waiting time management processing before reopening of the special winning opening described later is executed.

一方、S907において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S907でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。   On the other hand, if the main CPU 71 determines in step S907 that the above condition is satisfied, the main CPU 71 sets a value indicating the jackpot end interval processing (“07”) in the control state flag, and sets a time corresponding to the jackpot end interval. (Big hit end interval time) is set in the waiting time timer. That is, by this processing, after the time corresponding to the big hit end interval set in S907 has elapsed, the big hit end interval processing described later is set to be executed.

次いで、S907において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S908)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S908の処理後に上述した大入賞口開放中処理(S906)が再度実行されるように設定される。   Next, in S907, when the main CPU 71 determines that the value of the special winning opening release frequency counter is not equal to or greater than the maximum value of the special winning opening number, the main CPU 71 performs a special winning opening pre-opening waiting time management process ( S908). In this process, the main CPU 71 sets the control state flag to the value (“06”) indicating the waiting time management process before reopening the special winning opening, and opens the special winning opening when the time corresponding to the interval between rounds has elapsed. The value of the number-of-times counter is stored and updated so as to increase by "1". Further, the main CPU 71 sets a value (“04”) indicating the processing during the opening of the special winning opening in the control state flag. Then, the main CPU 71 sets the opening upper limit time (for example, 30 seconds) in the special winning opening time timer. That is, by this processing, the setting is made so that the above-described processing during opening of the special winning opening (S906) is performed again after the processing of S908.

さらに、メインCPU71は、S908において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。   Further, in S908, the main CPU 71 transmits a special winning opening opening command to the sub control circuit 200 immediately before the end of the special winning opening pre-opening waiting time management process.

また、S907において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S909)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S909の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図126を参照しながら後で説明する。   In S907, when the main CPU 71 determines that the value of the special winning opening release frequency counter is equal to or more than the maximum value of the special winning opening number, the main CPU 71 performs a big hit end interval process (S909). In this process, the main CPU 71 sets the control state flag to a value indicating the big hit end interval processing (“07”), and when the time corresponding to the big hit end interval elapses, the value indicating the special symbol game end processing (““ 08 ”) is set in the control state flag. That is, this process is set so that the special symbol game ending process described later is executed after the process of S909. The details of the big hit end interval processing will be described later with reference to FIG. 126 described later.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。   Then, the main CPU 71 performs control to shift the gaming state to the probable variable gaming state when the big hit symbol is the probable variable symbol, and shifts the gaming state to the normal gaming state when the big hit symbol is the non-probable variable game pattern. Is performed. If the big hit symbol is a symbol corresponding to the "small hit", the main CPU 71 determines that the game state after the "small hit" game is over from the gaming state controlled when the "small hit" is won. Is also controlled so as not to shift to an advantageous game state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S910)。   Next, when the big hitting game state or the small hitting game state ends, or when “losing” is won, the main CPU 71 performs a special symbol game ending process (S910).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S910の処理後、上述した特別図柄記憶チェック処理(S902)が実行されるように設定される。   In this process, when the control state flag is a value indicating the special symbol game end process (“08”), the main CPU 71 updates the data indicating the number of held items (starting storage information) by “1”. I do. Further, the main CPU 71 updates the special symbol storage area in order to perform the next change display of the special symbol. Further, the main CPU 71 sets a value (“00”) indicating the special symbol storage check process in the control state flag. That is, this process is set so that the special symbol storage check process (S902) described above is executed after the process of S910.

そして、S910の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図67参照)のS4に移す。   Then, after the processing of S910, the main CPU 71 ends the special symbol control processing, and shifts the processing to S4 of the main control main processing (see FIG. 67).

[特別図柄記憶チェック処理]
次に、図124を参照して、特別図柄制御処理(図123参照)中のS902で行う特別図柄記憶チェック処理について説明する。なお、図124は、変形例9における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special design memory check process]
Next, the special symbol storage check process performed in S902 in the special symbol control process (see FIG. 123) will be described with reference to FIG. FIG. 124 is a flowchart showing the procedure of the special symbol storage check process in the ninth modification.

まず、メインCPU71は、制御状態フラグをロードする(S931)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。   First, the main CPU 71 loads a control state flag (S931). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

次いで、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)であるか否かを判別する(S932)。S932において、メインCPU71が、制御状態フラグが「00」でないと判別した場合(S932がNO判定の場合)、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図123参照)のS903に移す。   Next, the main CPU 71 determines whether or not the control state flag is a value (“00”) indicating the special symbol storage check process (S932). In S932, when the main CPU 71 determines that the control state flag is not “00” (if S932 is NO), the main CPU 71 ends the special symbol storage check process, and executes the special symbol control process (FIG. 123). The process proceeds to S903 of FIG.

一方、S932において、メインCPU71が、制御状態フラグが「00」であると判別した場合(S932がYES判定の場合)、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(第2始動記憶数)が「0」であるか否かを判別する(S933)。   On the other hand, in S932, when the main CPU 71 determines that the control state flag is “00” (if S932 is YES), the main CPU 71 determines whether or not the second starting opening prize (variable display of the second special symbol) is to be performed. It is determined whether or not the suspended number (the second start storage number) is “0” (S933).

S933において、メインCPU71が、第2始動口入賞の保留個数が「0」でないと判別した場合(S933がNO判定の場合)、メインCPU71は、第2始動口入賞の保留個数に対応する第2始動記憶数の値を「1」減算する(S934)。   In S933, when the main CPU 71 determines that the number of held second starting opening winnings is not “0” (NO in S933), the main CPU 71 sets the second starting opening corresponding to the number of held second starting opening winning. “1” is subtracted from the value of the start storage number (S934).

上述の一実施形態と同様に、変形例9においても、メインCPU71は、メインRAM73に設けられた第2特別図柄始動記憶領域(0)〜第2特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第2特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第2特別図柄始動記憶領域(0)には、変動中の第2特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第2特別図柄始動記憶領域(1)〜第2特別図柄始動記憶領域(4)には、保留されている4回分の第2特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第2特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第2始動口45の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。   Similarly to the above-described embodiment, also in the modification 9, the main CPU 71 stores data in the second special symbol start storage area (0) to the second special symbol start storage area (4) provided in the main RAM 73. It is determined whether or not there is a start memory of a special symbol game corresponding to the variable display of the second special symbol that is changing or being held or not. In the second special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing second special symbol is stored as start memory. In the second special symbol start storage area (1) to the second special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the second special symbol held for four times. Is stored as start-up memory. The data included in the start memory stored in each of the second special symbol start storage areas is, for example, data such as a big hit determination random number and a big hit symbol random value acquired at the time of winning the second start opening 45. .

S934の処理後、メインCPU71は、第2始動口入賞に基づいて特別図柄記憶転送処理を行う(S935)。この処理では、メインCPU71は、第2特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第2特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S935の処理後、メインCPU71は、後述のS940の処理を行う。   After the process of S934, the main CPU 71 performs a special symbol storage transfer process based on the second starting opening winning (S935). In this process, the main CPU 71 transfers (stores) the data in the second special symbol start storage areas (1) to (4) to the second special symbol start storage areas (0) to (3), respectively. Then, after the processing of S935, the main CPU 71 performs the processing of S940 described later.

ここで、再度、S933の処理に戻って、S933において、メインCPU71が、第2始動口入賞の保留個数が「0」であると判別した場合(S933がYES判定の場合)、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(第1始動記憶数)が「0」であるか否かを判別する(S936)。   Here, returning to the process of S933 again, in S933, when the main CPU 71 determines that the number of held second starting opening winnings is “0” (if S933 is YES), the main CPU 71 proceeds to S933. It is determined whether or not the number of retained first winning openings (variable display of the first special symbol) (the first number of stored starts) is “0” (S936).

S936において、メインCPU71が、第1始動口入賞の保留個数が「0」であると判別した場合(S936がYES判定の場合)、メインCPU71は、デモ表示処理を行う(S937)。そして、S937の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図123参照)のS903に移す。   In S936, when the main CPU 71 determines that the number of first winning opening winnings is “0” (YES in S936), the main CPU 71 performs a demo display process (S937). Then, after the process of S937, the main CPU 71 ends the special symbol storage check process, and shifts the process to S903 of the special symbol control process (see FIG. 123).

なお、S937のデモ表示処理では、メインCPU71は、メインRAM73にデモ表示許可値をセットする。すなわち、メインCPU71は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されると、デモ表示許可値として所定値をセットする。また、S937のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインCPU71は、デモ表示コマンドデータをメインRAM73にセットする。そして、デモ表示コマンドデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。   In the demonstration display process of S937, the main CPU 71 sets a demonstration display permission value in the main RAM 73. In other words, the main CPU 71 determines that the state in which the number of retained first winning opening winnings and the number of winning second starting opening winnings is “0” (the state in which the start memory of the special symbol game is “0”) is a predetermined time (for example, If it is maintained for 30 seconds, a predetermined value is set as the demonstration display permission value. When the demonstration display permission value is the predetermined value in the demonstration display process of S937, the main CPU 71 sets the demonstration display command data in the main RAM 73. Then, the demonstration display command data is transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. When receiving the demonstration display command data, the sub-control circuit 200 causes the display area 13a of the display device 13 to display a demonstration screen.

一方、S936において、メインCPU71が、第1始動口入賞の保留個数が「0」でないと判別した場合(S936がNO判定の場合)、メインCPU71は、第1始動口入賞の保留個数に対応する第1始動記憶数の値を「1」減算する(S938)。   On the other hand, in S936, if the main CPU 71 determines that the number of first winning opening winnings is not “0” (NO in S936), the main CPU 71 corresponds to the number of holdings of the first winning opening. "1" is subtracted from the value of the first start storage number (S938).

上述の一実施形態と同様に、変形例9においても、メインCPU71は、メインRAM73に設けられた第1特別図柄始動記憶領域(0)〜第1特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第1特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第1特別図柄始動記憶領域(0)には、変動中の第1特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第1特別図柄始動記憶領域(1)〜第1特別図柄始動記憶領域(4)には、保留されている4回分の第1特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第1特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第1始動口44の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。   Similarly to the above-described embodiment, also in the modification 9, the main CPU 71 stores data in the first special symbol start storage area (0) to the first special symbol start storage area (4) provided in the main RAM 73. It is determined whether or not there is a start memory of the special symbol game corresponding to the variable display of the fluctuating or pending first special symbol. In the first special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing first special symbol is stored as start memory. Then, in the first special symbol start storage area (1) to the first special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the first special symbol for four times being held. Is stored as start-up memory. The data included in the start memory stored in each first special symbol start storage area is, for example, data such as a random number for a jackpot determination and a random number for a jackpot symbol acquired at the time of winning the first starting port 44. .

S938の処理後、メインCPU71は、第1始動口入賞に基づいて特別図柄記憶転送処理を行う(S939)。この処理では、メインCPU71は、第1特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第1特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S939の処理後、メインCPU71は、後述のS940の処理を行う。   After the process of S938, the main CPU 71 performs a special symbol storage transfer process based on the winning of the first starting opening (S939). In this process, the main CPU 71 transfers (stores) the data in the first special symbol start storage areas (1) to (4) to the first special symbol start storage areas (0) to (3), respectively. Then, after the processing of S939, the main CPU 71 performs the processing of S940 described later.

S935又はS939の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S940)。   After the processing of S935 or S939, the main CPU 71 determines whether or not the value of the number-of-times-saving-state-variation counter is “0” (S940).

S940において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S940がYES判定の場合)、メインCPU71は、後述のS944の処理を行う。一方、S940において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S940がNO判定の場合)、メインCPU71は、時短状態変動回数カウンタの値を「1」減算する(S941)。   In S940, when the main CPU 71 determines that the value of the number-of-time-shorted-state variation counter is “0” (YES in S940), the main CPU 71 performs the process of S944 described later. On the other hand, in S940, when the main CPU 71 determines that the value of the time reduction state change frequency counter is not “0” (when S940 is NO), the main CPU 71 subtracts “1” from the value of the time reduction state change frequency counter. (S941).

S941の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S942)。   After the processing of S941, the main CPU 71 determines whether or not the value of the time-saving state change number counter is “0” (S942).

S942において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S942がNO判定の場合)、メインCPU71は、後述のS944の処理を行う。一方、S942において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S942がYES判定の場合)、メインCPU71は、時短フラグに「0」をセットする(S943)。   In S942, when the main CPU 71 determines that the value of the number-of-time-shorted-state variation counter is not “0” (NO in S942), the main CPU 71 performs the process of S944 described below. On the other hand, in S942, when the main CPU 71 determines that the value of the number-of-time-save-state-change counter is “0” (if S942 is YES), the main CPU 71 sets “0” to the time-saving flag (S943). ).

S943の処理後、S940がYES判定の場合、又は、S942がNO判定の場合、メインCPU71は、制御状態フラグに特別図柄変動時間管理処理を示す値(「01」)をセットする(S944)。また、この処理では、メインCPU71は、副制御回路200に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。   After the process of S943, if S940 is determined to be YES, or if S942 is determined to be NO, the main CPU 71 sets a value (“01”) indicating the special symbol variation time management process to the control state flag (S944). In this process, the main CPU 71 transmits a hold subtraction command and a special symbol effect start command to the sub control circuit 200.

次いで、メインCPU71は、大当り・小当り判断処理を行う(S945)。この処理では、メインCPU71は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断(決定)する。   Next, the main CPU 71 performs a big hit / small hit determination process (S945). In this process, the main CPU 71 determines (determines) which one of "big hit", "small hit" and "losing" has been won by lottery based on the random number for jackpot determination acquired at the time of winning the starting opening.

次いで、メインCPU71は、前回の変動表示に用いられた記憶領域の情報(データ)をクリアする(S946)。次いで、メインCPU71は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする(S947)。そして、S947の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図123参照)のS903に移す。   Next, the main CPU 71 clears information (data) of the storage area used for the previous variable display (S946). Next, the main CPU 71 sets a fluctuation time corresponding to the determined special pattern fluctuation pattern in the waiting time timer (S947). Then, after the process of S947, the main CPU 71 ends the special symbol storage check process, and shifts the process to S903 of the special symbol control process (see FIG. 123).

[大入賞口開放中処理]
次に、図125を参照して、特別図柄制御処理(図123参照)中のS906で行う大入賞口開放中処理について説明する。なお、図125は、変形例9における大入賞口開放中処理の手順を示すフローチャートである。
[Processing while opening the big winning opening]
Next, with reference to FIG. 125, the processing during the opening of the special winning opening performed in S906 in the special symbol control processing (see FIG. 123) will be described. FIG. 125 is a flowchart showing the procedure of the processing during opening of the special winning opening in Modification Example 9.

まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)であるか否かを判別する(S951)。S951において、メインCPU71が、制御状態フラグが「04」でないと判別した場合(S951がNO判定の場合)、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)のS907に移す。   First, the main CPU 71 determines whether or not the control state flag is a value (“04”) indicating the processing for opening the special winning opening (S951). In S951, when the main CPU 71 determines that the control state flag is not “04” (NO in S951), the main CPU 71 ends the special winning opening processing, and sets the processing to the special symbol control processing (FIG. The process moves to S907 of FIG. 123).

一方、S951において、メインCPU71が、制御状態フラグが「04」であると判別した場合(S951がYES判定の場合)、メインCPU71は、大入賞口入賞カウンタの値が「9」以上であるか否かを判別する(S952)。   On the other hand, in S951, when the main CPU 71 determines that the control state flag is “04” (if S951 is YES), the main CPU 71 determines whether the value of the special winning opening winning counter is “9” or more. It is determined whether or not it is (S952).

S952において、メインCPU71が、大入賞口入賞カウンタの値が「9」以上であると判別した場合(S952がYES判定の場合)、メインCPU71は、後述のS954の処理を行う。   In S952, when the main CPU 71 determines that the value of the special winning opening winning counter is equal to or more than “9” (if S952 is YES), the main CPU 71 performs the process of S954 described later.

一方、S952において、メインCPU71が、大入賞口入賞カウンタの値が「9」以上でないと判別した場合(S952がNO判定の場合)、メインCPU71は、大入賞口開放時間タイマの値が「0」であるか否かを判別する(S953)。この処理では、メインCPU71は、大入賞口開放時間タイマにセットされた大入賞口の開放上限時間が消化されたか否かを判別する。   On the other hand, in S952, when the main CPU 71 determines that the value of the special winning opening winning counter is not “9” or more (when S952 is NO), the main CPU 71 sets the value of the special winning opening time timer to “0”. Is determined (S953). In this process, the main CPU 71 determines whether or not the opening upper limit time of the special winning opening set in the special winning opening time timer is exhausted.

S953において、メインCPU71が、大入賞口開放時間タイマの値が「0」でないと判別した場合(S953がNO判定の場合)、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)に戻す。   In S953, when the main CPU 71 determines that the value of the special winning opening time timer is not “0” (NO in S953), the main CPU 71 ends the special winning opening processing, and executes special processing. The process returns to the symbol control process (see FIG. 123).

S953において、メインCPU71が、大入賞口開放時間タイマの値が「0」であると判別した場合(S953がYES判定の場合)、又は、S952がYES判定の場合、メインCPU71は、大入賞口閉鎖データをセットする(S954)。   In S953, when the main CPU 71 determines that the value of the special winning opening time timer is “0” (when S953 is YES) or when S952 is YES, the main CPU 71 executes the special winning opening. The closing data is set (S954).

次いで、メインCPU71は、大当り中であるか否かを判別する(S955)。S955において、メインCPU71が、大当り中でないと判別した場合(S955がNO判定の場合)、メインCPU71は、後述のS959の処理を行う。   Next, the main CPU 71 determines whether or not a big hit is in progress (S955). In S955, when the main CPU 71 determines that a big hit is not occurring (NO in S955), the main CPU 71 performs a process of S959 described later.

一方、S955において、メインCPU71が、大当り中であると判別した場合(S955がYES判定の場合)、メインCPU71は、特定領域に遊技球が通過したことを検知したか否かを判別する(S956)。すなわち、遊技球がV入賞口356(特定領域)に入ったことをV入賞検出センサ359によって検出したか否かを判別する。   On the other hand, in S955, when the main CPU 71 determines that a big hit is occurring (if S955 is YES), the main CPU 71 determines whether or not it has been detected that the game ball has passed the specific area (S956). ). That is, it is determined whether or not the V winning detection sensor 359 has detected that the gaming ball has entered the V winning opening 356 (specific area).

S956において、メインCPU71が、特定領域に遊技球が通過したことを検知したと判別した場合(S956がYES判定の場合)、メインCPU71は、確変フラグに「1」をセットする(S957)。この処理において、Vラウンド以外且つV入賞検出センサの有効期間中、又はV入賞口に入賞した遊技球の数がV入賞口から排出された遊技球の数と異なるなど遊技結果として異常であると判定可能な場合には、エラーであると判定する。そして、エラー報知(エラーである旨の報知、エラーであると判定された内容の報知)を行い、確変フラグに「1」をセットする。   In S956, when the main CPU 71 determines that the game ball has passed through the specific area (if S956 is YES), the main CPU 71 sets “1” to the probability change flag (S957). In this processing, if the game result is abnormal, such as a case other than the V round and during the valid period of the V winning detection sensor, or the number of gaming balls winning the V winning opening is different from the number of gaming balls ejected from the V winning opening. If it can be determined, it is determined that an error has occurred. Then, error notification (notification of an error, notification of the content determined to be an error) is performed, and “1” is set to the probability change flag.

しかし、エラーであると判定された場合にV入賞センサが遊技球の通過を検知したとしても、確変へ遊技状態を移行させなくてもよい。この場合には、V入賞センサが遊技球の通過を検知しなかったものとして処理を継続してもよい。   However, even if the V winning sensor detects the passing of the game ball when it is determined that there is an error, the game state does not have to be shifted to the certainty change. In this case, the processing may be continued assuming that the V winning sensor has not detected the passage of the game ball.

一方、メインCPU71が、特定領域に遊技球が通過したことを検知していないと判別した場合(S956がNO判定の場合)、メインCPU71は、確変フラグに「0」をセットする(S958)。   On the other hand, when the main CPU 71 determines that the game ball has not passed through the specific area (S956 is NO), the main CPU 71 sets “0” to the probability change flag (S958).

S957の処理後、S958の処理後、又は、S955がNO判定の場合、メインCPU71は、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上であるか否かを判別する(S959)。   After the processing of S957, after the processing of S958, or when S955 is NO, the main CPU 71 determines whether or not the value of the special winning opening number counter is equal to or more than the maximum winning opening number upper limit value (S959). ).

S959において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上でないと判別した場合(S959がNO判定の場合)、メインCPU71は、開放間インターバル表示時間を待ち時間タイマにセットする(S960)。そして、メインCPU71は、制御状態フラグに、大入賞口内残留球監視処理(S907)を示す値(「05」)をセットする(S961)。S961の処理後、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)のS907に移す。   In S959, when the main CPU 71 determines that the value of the special winning opening number counter is not equal to or more than the maximum winning opening number upper limit value (NO in S959), the main CPU 71 sets the interval display time during opening to the waiting time. The timer is set (S960). Then, the main CPU 71 sets a value ("05") indicating the process of monitoring the remaining sphere in the special winning opening (S907) in the control state flag (S961). After the processing of S961, the main CPU 71 ends the special winning opening processing, and shifts the processing to S907 of the special symbol control processing (see FIG. 123).

S959において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上であると判別した場合(S959がYES判定の場合)、メインCPU71は、大当り・小当り終了インターバル表示時間を待ち時間タイマにセットする(S962)。そして、メインCPU71は、制御状態フラグに、大入賞口再開放待ち時間管理処理を示す値(「06」)をセットする。(S963)。S963の処理後、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)のS907に移す。   In S959, when the main CPU 71 determines that the value of the special winning opening number counter is equal to or larger than the special winning opening number upper limit value (YES in S959), the main CPU 71 displays the big hit / small hit end interval display. The time is set in the waiting time timer (S962). Then, the main CPU 71 sets a value ("06") indicating the special winning opening reopening waiting time management process in the control state flag. (S963). After the processing of S963, the main CPU 71 ends the processing for opening the special winning opening, and moves the processing to S907 of the special symbol control processing (see FIG. 123).

[大当り終了インターバル処理]
次に、図126を参照して、特別図柄制御処理(図123参照)中のS909で行う大当り終了インターバル処理について説明する。なお、図126は、変形例9における大当り終了インターバル処理の手順を示すフローチャートである。
[Big hit end interval processing]
Next, with reference to FIG. 126, the big hit end interval processing performed in S909 in the special symbol control processing (see FIG. 123) will be described. FIG. 126 is a flowchart showing the procedure of the big hit end interval process in the ninth modification.

まず、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であるか否かを判別する(S971)。   First, the main CPU 71 determines whether or not the control state flag is a value (“07”) indicating the big hit end interval processing (S971).

S971において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)でないと判別した場合(S971がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図123参照)に戻す。一方、S971において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であると判別した場合(S971がYES判定の場合)、メインCPU71は、待ち時間タイマの値が「0」であるか否かを判別する(S972)。この処理では、メインCPU71は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。   In S971, if the main CPU 71 determines that the control state flag is not the value indicating the jackpot end interval processing (“07”) (if S971 is NO), the main CPU 71 ends the jackpot end interval processing, and Is returned to the special symbol control process (see FIG. 123). On the other hand, in S971, when the main CPU 71 determines that the control state flag is a value indicating the big hit end interval processing (“07”) (if S971 is YES), the main CPU 71 determines that the value of the waiting time timer is It is determined whether it is “0” (S972). In this process, the main CPU 71 determines whether or not the big hit end interval time set in the waiting time timer has been exhausted.

S972において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S972がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図123参照)に戻す。一方、S972において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S972がYES判定の場合)、メインCPU71は、大入賞口開放回数表示LEDパターンフラグをクリアする(S973)。   In S972, when the main CPU 71 determines that the value of the waiting time timer is not “0” (if S972 is NO), the main CPU 71 ends the big hit end interval processing, and executes the special symbol control processing (FIG. 123). On the other hand, in S972, when the main CPU 71 determines that the value of the waiting time timer is “0” (when S972 is YES), the main CPU 71 clears the special winning opening opening number display LED pattern flag ( S973).

次いで、メインCPU71は、ラウンド数振り分けフラグをクリアする(「0」にする)(S974)。   Next, the main CPU 71 clears the round number distribution flag (sets it to “0”) (S974).

次いで、メインCPU71は、制御状態フラグに、特別図柄ゲーム終了処理を示す値(「08」)をセットする(S975)。また、この処理では、メインCPU71は、同時に、特別図柄当り終了表示コマンドを副制御回路200に送信する。次いで、メインCPU71は、大当りフラグをクリアする(S976)。   Next, the main CPU 71 sets a value (“08”) indicating the special symbol game ending process in the control state flag (S975). In this process, the main CPU 71 simultaneously transmits a special symbol hit end display command to the sub control circuit 200. Next, the main CPU 71 clears the big hit flag (S976).

次いで、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする(S977)。   Next, the main CPU 71 refers to the big hit type determination table (see FIGS. 18 to 21) and sets the value of the time reduction flag based on the gaming state at the time of the big hit and the type of the big hit selected symbol command (S977). .

次いで、メインCPU71は、時短フラグの値が「1」であるか(時短フラグがオン状態であるか)否かを判別する(S978)。S978において、メインCPU71が、時短フラグの値が「1」でないと判別した場合(S978がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図123参照)に戻す。   Next, the main CPU 71 determines whether or not the value of the time reduction flag is “1” (whether or not the time reduction flag is on) (S978). In S978, when the main CPU 71 determines that the value of the time reduction flag is not “1” (if S978 is NO), the main CPU 71 ends the big hit end interval process, and executes the special symbol control process (FIG. 123). Back to see).

一方、S978において、メインCPU71が、時短フラグの値が「1」であると判別した場合(S978がYES判定の場合)、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする(S979)。そして、S979の処理後、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図123参照)に戻す。   On the other hand, in S978, when the main CPU 71 determines that the value of the time reduction flag is “1” (when S978 is YES), the main CPU 71 refers to the big hit type determination table (see FIGS. 18 to 21). Then, based on the gaming state at the time of the big hit and the type of the big hit selected symbol command, the value of the corresponding number of time savings is set in the time saving state change number counter (S979). Then, after the processing of S979, the main CPU 71 ends the big hit end interval processing, and returns the processing to the special symbol control processing (see FIG. 123).

[スイッチ入力検出処理]
次に、図127を参照して、システムタイマ割込処理(図74参照)中のS123で行うスイッチ入力検出処理について説明する。なお、図123は、変形例9におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, the switch input detection process performed in S123 during the system timer interrupt process (see FIG. 74) will be described with reference to FIG. FIG. 123 is a flowchart illustrating the procedure of the switch input detection process in the ninth modification.

まず、メインCPU71は、始動口入賞検出処理を行う(S991)。この処理では、メインCPU71は、第1始動口44又は第2始動口45に遊技球が入球(通過)したか否かを判別する。すなわち、メインCPU71は、第1始動口入賞球センサ44a又は第2始動口入賞球センサ45aにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、上述の図76を参照して説明したものと同じである。   First, the main CPU 71 performs a start opening winning detection process (S991). In this process, the main CPU 71 determines whether or not a game ball has entered (passed) the first starting port 44 or the second starting port 45. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the start opening winning detection process are the same as those described with reference to FIG. 76 described above.

次いで、メインCPU71は、一般入賞口通過検出処理を行う(S992)。この処理では、メインCPU71は、一般入賞口51又は52に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、一般入賞球センサ51a又は52aにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口51又は52への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。   Next, the main CPU 71 performs a general winning opening passage detection process (S992). In this process, the main CPU 71 determines whether or not a game ball has entered the general winning opening 51 or 52. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the general winning ball sensor 51a or 52a. Then, when a winning of the game ball to the general winning opening 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、大入賞口通過検出処理を行う(S993)。この処理では、メインCPU71は、第1大入賞口53又は第2大入賞口54に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、第1大入賞口ソレノイド53b又は第2大入賞口ソレノイド54bにより遊技球の入賞が検出されたか否かを検出する。そして、第1大入賞口53又は第2大入賞口54への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。   Next, the main CPU 71 performs a special winning opening passage detection process (S993). In this process, the main CPU 71 determines whether or not a game ball has entered the first special winning opening 53 or the second special winning opening 54. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the first winning port solenoid 53b or the second winning port solenoid 54b. Then, when the winning of the game ball to the first big winning opening 53 or the second big winning opening 54 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、ゲート通過検出処理を行う(S994)。この処理では、メインCPU71は、遊技球が球通過検出器43を通過したか否かを判別する。すなわち、メインCPU71は、通過球センサ43aにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器43を通過したことが検出された場合には、メインCPU71は、該通過に対応する所定の各種処理を行う。   Next, the main CPU 71 performs a gate passage detection process (S994). In this process, the main CPU 71 determines whether the game ball has passed the ball passage detector 43 or not. That is, the main CPU 71 detects whether or not the passing of the game ball is detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed the ball passage detector 43, the main CPU 71 performs various predetermined processes corresponding to the passage.

次いで、メインCPU71は、特定領域通過検出処理を行う(S995)。この処理では、メインCPU71は、遊技球がV入賞口356(特定領域)を通過したか否かを判別する。すなわち、メインCPU71は、V入賞検出センサ359により遊技球がV入賞口356を通過したことが検出されたか否かを検出する。V入賞検出センサ359により検出されると、メインCPU71は、特定領域通過検出コマンドを副制御回路200に送信する。また、V入賞検出センサ359により検出された場合には、「大当り遊技状態」又は「確変遊技状態」への移行が決定される。   Next, the main CPU 71 performs a specific area passage detection process (S995). In this process, the main CPU 71 determines whether or not the game ball has passed the V winning opening 356 (specific area). That is, the main CPU 71 detects whether or not the V winning detection sensor 359 detects that the game ball has passed the V winning opening 356. When detected by the V winning detection sensor 359, the main CPU 71 transmits a specific area passage detection command to the sub control circuit 200. If the V winning detection sensor 359 detects the state, the transition to the “big hit gaming state” or the “probably changing gaming state” is determined.

次いで、メインCPU71は、大入賞口排出検知処理を行う(S996)。この処理では、メインCPU71は、遊技球が大入賞検出センサ358aにより検出されたか否かを判別する。また、遊技球が大入賞口排出センサ358bにより検出されたか否かを判別する。なお、変形例9における第1大入賞口53には、第2大入賞口354と同様に、大入賞検出センサ358a及び大入賞口排出センサ358bが設けられている。   Next, the main CPU 71 performs a special winning opening discharge detection process (S996). In this process, the main CPU 71 determines whether or not a game ball has been detected by the special winning detection sensor 358a. In addition, it is determined whether or not the game ball is detected by the special winning opening discharge sensor 358b. The first special winning opening 53 in the ninth modification is provided with a special winning detection sensor 358a and a special winning opening discharge sensor 358b, like the second special winning opening 354.

メインCPU71は、大入賞検出センサ358aの検出結果により遊技球が大入賞口(第1大入賞口53及び第2大入賞口354)に入賞したか否かを検知し、大入賞口排出センサ358bの検出結果により遊技球が大入賞口から排出されたか否かを検知する。これにより、メインCPU71は、大入賞口に入賞した遊技球の数と、大入賞口から排出された遊技球の数を把握及び比較することができる。
また、V入賞検出センサ359を設けた第2大入賞口354に関しては、V入賞検出センサ359と大入賞検出センサ358aの検出結果により、大入賞口に入賞した遊技球の数と、大入賞口から排出された遊技球の数を把握及び比較することができる。
The main CPU 71 detects whether or not the game ball has won the special winning opening (the first special winning opening 53 and the second special winning opening 354) based on the detection result of the special winning detection sensor 358a, and detects the special winning opening discharge sensor 358b. , It is detected whether or not the game ball has been ejected from the special winning opening. Thus, the main CPU 71 can grasp and compare the number of game balls that have won the special winning opening with the number of game balls that have been discharged from the special winning opening.
In addition, regarding the second big winning opening 354 provided with the V winning detection sensor 359, the number of game balls winning the big winning opening and the large winning opening are determined by the detection results of the V winning detection sensor 359 and the big winning detection sensor 358a. The number of game balls discharged from the game can be grasped and compared.

S996の処理後、メインCPU71は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理(図74参照)のS124に移す。   After the processing of S996, the main CPU 71 ends the switch input detection processing, and moves the processing to S124 of the system timer interrupt processing (see FIG. 74).

<副制御回路の動作説明>
次に、図128〜図133を参照して、変形例9における副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, the contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 in Modification 9 will be described with reference to FIGS. The sub control circuit 200 receives various commands transmitted from the main control circuit 70, and performs various processes based on the various commands.

変形例9における副制御回路200の動作は、上述の一実施形態における副制御回路200の動作と同様であるため、ここでは、一実施形態における副制御回路200の動作(処理)と異なる動作(処理)を説明する。   The operation of the sub-control circuit 200 according to the ninth modification is similar to the operation of the sub-control circuit 200 according to the above-described embodiment, and therefore, here, an operation (operation) different from the operation (processing) of the sub-control circuit 200 according to the embodiment is described. The processing will be described.

[アニメーションリクエスト構築処理]
まず、図128を参照して、副制御メイン処理(図77参照)中のS206で行うアニメーションリクエスト構築処理について説明する。なお、図128は、変形例9におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。
[Animation request construction process]
First, the animation request construction process performed in S206 in the sub-control main process (see FIG. 77) will be described with reference to FIG. FIG. 128 is a flowchart illustrating the procedure of the animation request construction process in the ninth modification.

はじめに、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別の情報に基づいて、コマンド種別に対応するオブジェクトを生成する(S1001)。このS1001の処理の詳細については、後述の図129を参照しながら後で説明する。   First, the host control circuit 210 generates an object corresponding to the command type based on the command type information stored in the subwork RAM 210a (S1001). Details of the processing in S1001 will be described later with reference to FIG. 129 described later.

次いで、ホスト制御回路210は、オブジェクトの初期化処理を行う(S1002)。この処理では、前述のS351と同様に、ホスト制御回路210は、オブジェクトにより使用される記憶領域を初期化する。   Next, the host control circuit 210 performs an object initialization process (S1002). In this process, the host control circuit 210 initializes a storage area used by the object, as in S351 described above.

次いで、ホスト制御回路210は、不要なオブジェクトの破棄処理を行う(S1003)。このS1002の処理の詳細については、後述の図130を参照しながら後で説明する。   Next, the host control circuit 210 performs an unnecessary object discarding process (S1003). Details of the processing in S1002 will be described later with reference to FIG.

次いで、ホスト制御回路210は、オブジェクトによるアニメーションリクエスト生成処理を行う(S1004)。このS1004の処理において、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータの情報を参照し、オブジェクト(例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど)に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークRAM210aの所定領域にセットする。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。   Next, the host control circuit 210 performs an animation request generation process using the object (S1004). In the processing of S1004, the host control circuit 210 refers to the information of the game data stored in the subwork RAM 210a, generates an animation request based on an object (for example, a rendering object, a reservation object, a simple mode object, and the like), The animation request is set in a predetermined area of the subwork RAM 210a. By this processing, an animation request corresponding to the command reception is generated.

サブワークRAM210aに格納されたゲームデータの情報は、遊技の進行状況(例えば、大当り遊技状態開始時、大当り遊技状態中のVラウンド、大当り遊技状態終了時等)に応じて異なる。そのため、変形例9では、遊技の進行状況に応じてアニメーションリクエストを生成する(後述の図132及び図133参照)。   The information of the game data stored in the subwork RAM 210a differs depending on the progress of the game (for example, at the start of the big hit game state, at the V round during the big hit game state, at the end of the big hit game state). Therefore, in the ninth modification, an animation request is generated according to the progress of the game (see FIGS. 132 and 133 described later).

次いで、ホスト制御回路210は、アニメーションリクエストに基づいて、アニメーションリクエストが指定する演出に対応するサウンドリクエスト、ランプリクエスト及び役物リクエストを生成する(S1005)。また、この処理では、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエスト、ランプリクエスト及び役物リクエストを、ホスト制御回路210内に設けられたリクエストバッファに一時的に格納する。なお、本実施形態では、リクエストバッファは、例えば、サブワークRAM210a、SDRAM210b等に設けられるが、リクエストバッファの形成場所は特に限定されない。   Next, based on the animation request, the host control circuit 210 generates a sound request, a lamp request, and an accessory request corresponding to the effect specified by the animation request (S1005). In this process, the host control circuit 210 transmits the generated sound request, lamp request, and accessory request to the host in order to synchronize the video display operation with the audio reproduction operation, the light emitting operation, and the accessory driving operation. The data is temporarily stored in a request buffer provided in the control circuit 210. In the present embodiment, the request buffer is provided in, for example, the subwork RAM 210a, the SDRAM 210b, or the like, but the location where the request buffer is formed is not particularly limited.

そして、S1005の処理後、ホスト制御回路210は、アニメーションリクエスト構築処理を終了し、処理を副制御メイン処理(図77参照)のS207に移す。   Then, after the processing of S1005, the host control circuit 210 ends the animation request construction processing, and moves the processing to S207 of the sub-control main processing (see FIG. 77).

なお、本実施形態では、上述のように、アニメーションリクエスト構築処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S1001のオブジェクト生成処理を行う手段(処理情報生成手段)、及び、S1004のアニメーションリクエストの生成処理を行う手段(演出開始要求作成手段)も兼ねる。   In the present embodiment, as described above, the animation request construction process is controlled by the host control circuit 210 (sub-control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as a means for performing the object generation processing in S1001 (processing information generation means) and a means for performing the animation request generation processing in S1004 (production effect request generation means). .

[オブジェクト生成処理]
次に、図129を参照して、アニメーションリクエスト構築処理(図128参照)中のS1001で行うオブジェクト生成処理について説明する。なお、図129は、変形例9におけるオブジェクト生成処理の手順を示すフローチャートである。
[Object generation processing]
Next, the object generation processing performed in S1001 during the animation request construction processing (see FIG. 128) will be described with reference to FIG. FIG. 129 is a flowchart illustrating the procedure of the object generation processing in the ninth modification.

まず、ホスト制御回路210は、電源ON時のオブジェクト生成であるか否かを判別する(S1011)。S1011において、ホスト制御回路210が、電源ON時のオブジェクト生成であると判別した場合(S1011がYES判定の場合)、ホスト制御回路210は、常駐型のオブジェクトを生成する(S1012)。   First, the host control circuit 210 determines whether or not an object is generated when the power is turned on (S1011). In S1011, if the host control circuit 210 determines that the object is to be generated when the power is turned on (YES in S1011), the host control circuit 210 generates a resident object (S1012).

次いで、ホスト制御回路210は、電源ON時のコマンドに基づいてオブジェクトを生成する(S1013)。S1013の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   Next, the host control circuit 210 generates an object based on the power-on command (S1013). After the processing of S1013, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

S1011において、ホスト制御回路210が、電源ON時のオブジェクト生成でないと判別した場合(S1011がNO判定の場合)、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S1014)。S1014において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S1014がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1011, when the host control circuit 210 determines that the object is not generated when the power is turned on (NO in S1011), the host control circuit 210 determines whether a command has been received from the main control circuit 70. (S1014). In step S1014, when the host control circuit 210 determines that the command has not been received from the main control circuit 70 (NO in step S1014), the host control circuit 210 ends the object generation processing and executes the animation request construction processing. The process moves to S1002 (see FIG. 128).

一方、S1014において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S1014がYES判定の場合)、ホスト制御回路210は、主制御回路70からV入賞コマンドを受信したか否かを判別する(S1015)。   On the other hand, in S1014, when the host control circuit 210 determines that the command has been received from the main control circuit 70 (when S1014 is YES), the host control circuit 210 has received the V winning command from the main control circuit 70. It is determined whether or not it is (S1015).

S1015において、ホスト制御回路210が、主制御回路70からV入賞コマンドを受信したと判別した場合(S1015がYES判定の場合)、ホスト制御回路210は、V入賞期間の演出オブジェクトを作成する(S1016)。S1016の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1015, when the host control circuit 210 determines that the V prize command has been received from the main control circuit 70 (if S1015 is YES), the host control circuit 210 creates an effect object for the V prize period (S1016). ). After the processing in S1016, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

一方、S1015において、ホスト制御回路210が、主制御回路70からV入賞コマンドを受信していないと判別した場合(S1015がNO判定の場合)、ホスト制御回路210は、その他の演出オブジェクトを作成する(S1017)。S1017の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   On the other hand, in S1015, when the host control circuit 210 determines that the V winning command has not been received from the main control circuit 70 (when S1015 is NO), the host control circuit 210 creates another effect object. (S1017). After the processing of S1017, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

[不要なオブジェクトの破棄処理]
次に、図130を参照して、アニメーションリクエスト構築処理(図128参照)中のS1003で行う不要なオブジェクトの破棄処理について説明する。なお、図130は、変形例9における不要なオブジェクトの破棄処理の手順を示すフローチャートである。
[Destruction processing of unnecessary objects]
Next, with reference to FIG. 130, the unnecessary object discarding process performed in S1003 during the animation request construction process (see FIG. 128) will be described. FIG. 130 is a flowchart illustrating the procedure of the unnecessary object discarding process in the ninth modification.

まず、ホスト制御回路210は、V入賞期間の演出オブジェクトが存在するか否かを判別する(S1021)。S1021において、ホスト制御回路210が、V入賞期間の演出オブジェクトが存在しないと判別した場合(S1021がNO判定の場合)、ホスト制御回路210は、後述のS1025の処理を行う。   First, the host control circuit 210 determines whether or not there is an effect object in the V winning period (S1021). In S1021, when the host control circuit 210 determines that there is no effect object for the V winning period (when S1021 is NO), the host control circuit 210 performs the processing of S1025 described later.

一方、S1021において、ホスト制御回路210が、V入賞期間の演出オブジェクトが存在すると判別した場合(S1021がYES判定の場合)、ホスト制御回路210は、V入賞期間の終了判定処理を行う(S1022)。なお、V入賞期間の終了判定処理の詳細については、後述の図131を参照しながら後で説明する。   On the other hand, in S1021, when the host control circuit 210 determines that there is an effect object in the V winning period (when S1021 is determined to be YES), the host control circuit 210 performs an end determination process of the V winning period (S1022). . It should be noted that the details of the V winning period end determination processing will be described later with reference to FIG. 131 described later.

次いで、ホスト制御回路210は、V入賞期間は終了であるか否かを判別する(S1023)。S1023において、ホスト制御回路210が、V入賞期間は終了でないと判別した場合(S1023がNO判定の場合)、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   Next, the host control circuit 210 determines whether or not the V winning period has ended (S1023). In S1023, when the host control circuit 210 determines that the V winning period is not over (when S1023 is NO), the host control circuit 210 finishes the unnecessary object discarding processing and ends the animation request construction processing (FIG. 128)).

一方、1023において、ホスト制御回路210が、V入賞期間は終了であると判別した場合(S1023がYES判定の場合)、ホスト制御回路210は、V入賞期間の演出オブジェクトを破棄する(S1024)。S1024の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   On the other hand, in 1023, when the host control circuit 210 determines that the V prize period has ended (YES in S1023), the host control circuit 210 discards the effect object in the V prize period (S1024). After the processing of S1024, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

S1021がNO判定の場合、ホスト制御回路210は、その他の不要なオブジェクトを破棄する(S1025)。S1025の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   If the determination in S1021 is NO, the host control circuit 210 discards other unnecessary objects (S1025). After the processing of S1025, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

[V入賞期間の終了判定処理]
次に、図131を参照して、不要なオブジェクトの破棄処理(図130参照)中のS1022で行うV入賞期間の終了判定処理について説明する。なお、図131は、変形例9におけるV入賞期間の終了判定処理の手順を示すフローチャートである。
[End processing of V prize period]
Next, with reference to FIG. 131, a description will be given of the V prize period end determination processing performed in S1022 during the unnecessary object discard processing (see FIG. 130). FIG. 131 is a flowchart showing the procedure of the process for determining the end of the V winning period in the ninth modification.

まず、ホスト制御回路210は、主制御回路70からVラウンドの終了コマンドを受信したか否かを判別する(S1031)。S1031において、ホスト制御回路210が、主制御回路70からV入賞ラウンドの終了コマンドを受信していないと判別した場合(S1031がNO判定の場合)、ホスト制御回路210は、V入賞期間の終了判定処理を終了し、不要なオブジェクトの破棄処理(図130参照)のS1023に移す。   First, the host control circuit 210 determines whether a V round end command has been received from the main control circuit 70 (S1031). In S1031, when the host control circuit 210 determines that the end command of the V prize round has not been received from the main control circuit 70 (when S1031 is NO), the host control circuit 210 determines the end of the V prize period. The process is terminated, and the process proceeds to S1023 of the unnecessary object discarding process (see FIG. 130).

一方、S1031において、ホスト制御回路210が、主制御回路70からV入賞ラウンドの終了コマンドを受信したと判別した場合(S1031がYES判定の場合)、ホスト制御回路210は、V入賞期間を終了と判定する(S1032)。S1032の処理後、ホスト制御回路210は、V入賞期間の終了判定処理を終了し、不要なオブジェクトの破棄処理(図130参照)のS1023に移す。   On the other hand, in S1031, when the host control circuit 210 determines that the end command of the V winning round has been received from the main control circuit 70 (when S1031 is YES), the host control circuit 210 determines that the V winning period has ended. A determination is made (S1032). After the processing in S1032, the host control circuit 210 ends the V prize period end determination processing, and proceeds to S1023 of the unnecessary object discarding processing (see FIG. 130).

[オブジェクトによるアニメーションリクエスト生成処理]
次に、図132〜図134を参照して、アニメーションリクエスト構築処理(図128参照)中のS1004で行うオブジェクトによるアニメーションリクエスト生成処理について説明する。
[Animation request generation processing by object]
Next, with reference to FIG. 132 to FIG. 134, the animation request generation processing by the object in S1004 during the animation request construction processing (see FIG. 128) will be described.

なお、図132は、変形例9における大当り開始時、大当り中のVラウンド終了後及び大当り終了時のオブジェクトによるアニメーションリクエスト生成処理の手順を示すフローチャートである。図133は、変形例9における大当り中のVラウンド時のオブジェクトによるアニメーションリクエスト生成処理の手順を示すフローチャートである。図134は、変形例9における大当り開始から大当り終了までのアニメーションリクエストの生成を示す説明図である。   FIG. 132 is a flowchart showing the procedure of an animation request generation process by an object at the time of the start of the big hit, after the end of the V round during the big hit and at the end of the big hit in the ninth modification. FIG. 133 is a flowchart illustrating the procedure of an animation request generation process performed by the object in the V round during the big hit in the ninth modification. FIG. 134 is an explanatory diagram showing generation of an animation request from the start of the big hit to the end of the big hit in the ninth modification.

《大当り開始時、大当り中のVラウンド終了後及び大当り終了時》
はじめに、大当り開始時、大当り中のVラウンド終了後及び大当り終了時のオブジェクトによるアニメーションリクエスト生成処理について、図132を参照して説明する。
<< At the start of the jackpot, after the end of the V round during the jackpot and at the end of the jackpot >>
First, the animation request generation processing by the object at the start of the big hit, after the V round during the big hit and at the end of the big hit will be described with reference to FIG.

まず、ホスト制御回路210は、常駐型のオブジェクトによるアニメーションリクエスト生成処理を行う(S1041)。この処理で生成されたアニメーションリクエストにより指定される描画データは、第1レイヤとして表示装置13の表示領域13aに表示される(図134参照)。S1041の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。   First, the host control circuit 210 performs an animation request generation process using a resident type object (S1041). The drawing data specified by the animation request generated in this process is displayed as a first layer in the display area 13a of the display device 13 (see FIG. 134). After the processing of S1041, the host control circuit 210 ends the animation request generation processing, and proceeds to S1005 of the animation request construction processing (see FIG. 128).

《大当り中のVラウンド時》
次に、大当り中のVラウンド時のオブジェクトによるアニメーションリクエスト生成処理について、図133を参照して説明する。なお、大当り中のVラウンドは、大当りが開始されてから所定回目のラウンドである。
《At the time of V round during big hit》
Next, an animation request generation process by an object at the time of the V round during a big hit will be described with reference to FIG. The V round during the big hit is a predetermined round after the big hit is started.

まず、ホスト制御回路210は、常駐型のオブジェクトによるアニメーションリクエスト生成処理を行う(S1051)。この処理で生成されたアニメーションリクエストにより指定される描画データは、第1レイヤとして表示装置13の表示領域13aに表示される(図134参照)。   First, the host control circuit 210 performs an animation request generation process using a resident object (S1051). The drawing data specified by the animation request generated in this process is displayed as a first layer in the display area 13a of the display device 13 (see FIG. 134).

次いで、ホスト制御回路210は、コマンド(V入賞コマンド)受信時に生成されたオブジェクト(V入賞時の演出オブジェクト)によるアニメーションリクエスト生成処理を行う(S1052)。この処理で生成されたアニメーションリクエストにより指定される描画データは、第2レイヤとして表示装置13の表示領域13aに表示される(図134参照)。   Next, the host control circuit 210 performs an animation request generation process using an object (a production object at the time of V winning) generated when the command (V winning command) is received (S1052). The drawing data specified by the animation request generated in this process is displayed as a second layer in the display area 13a of the display device 13 (see FIG. 134).

S1052の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。なお、コマンド(V入賞コマンド)を受信しなかった場合は、S1051の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。   After the processing of S1052, the host control circuit 210 ends the animation request generation processing, and proceeds to S1005 of the animation request construction processing (see FIG. 128). If the command (V winning command) has not been received, the host control circuit 210 ends the animation request generation processing after the processing of S1051, and moves to S1005 of the animation request construction processing (see FIG. 128).

このように、常駐型のオブジェクトにより生成されたアニメーションリクエストは、第1レイヤに対応する演出制御に使用され、コマンド受信時に生成されたオブジェクトにより生成されたアニメーションリクエストは、第2レイヤに対応する演出制御に使用される。第1レイヤ及び第2レイヤは、レイヤ階層を構成しており、第2レイヤは、第1レイヤよりも前側に配置される。第1レイヤによる画像(映像)は、V入賞失敗を示し、第2レイヤによる画像(映像)は、V入賞成功を示す。   As described above, the animation request generated by the resident type object is used for effect control corresponding to the first layer, and the animation request generated by the object generated at the time of receiving the command corresponds to the effect request corresponding to the second layer. Used for control. The first layer and the second layer constitute a layer hierarchy, and the second layer is arranged on the front side of the first layer. An image (video) of the first layer indicates a failure in winning a V, and an image (video) of the second layer indicates a success in winning a V.

表示領域13aに表示される画像の合成は、レイヤ、又はフレームの合成処理によって実行される。そのため、最終的に表示される演出は最前面に配置されたレイヤによる画像(映像)となる。すなわち、コマンド受信時に生成されたオブジェクトによりアニメーションリクエストが生成された場合は、第2レイヤによるV入賞成功を示す画像(映像)が表示される。一方、常駐型のオブジェクトによりアニメーションリクエストが生成された場合は、第1レイヤによるV入賞失敗を示す画像(映像)が表示される。   The combining of the images displayed in the display area 13a is performed by a layer or frame combining process. Therefore, the effect that is finally displayed is an image (video) of the layer arranged on the foreground. That is, when the animation request is generated by the object generated at the time of receiving the command, an image (video) indicating the success of the V prize by the second layer is displayed. On the other hand, when an animation request is generated by a resident object, an image (video) indicating that the first layer has failed to win V is displayed.

なお、レイヤやフレームの重ね合わせとして一つの画像(映像)を生成している。そのため、仮に第2レイヤの表示中に第1レイヤに対応するアニメーションリクエストが行われていなかったとしても、第1レイヤ及び第2レイヤを重ね合わせた場合と同様の画像表示を実行することが可能となる。しかし、この場合には、第2レイヤによる画像(映像)が基本的に表示領域13a全体に画像映像を表示可能である必要がある(黒部分を除く部分的な場合もある)。そして、第2レイヤによる画像(映像)が第1レイヤによる画像(映像)を踏襲しないものでなければ、視認する遊技者に違和感を与えてしまう。   One image (video) is generated as a superposition of layers and frames. Therefore, even if the animation request corresponding to the first layer is not made during the display of the second layer, the same image display as when the first layer and the second layer are overlapped can be performed. It becomes. However, in this case, it is necessary that the image (video) of the second layer can basically display the video in the entire display area 13a (there may be a partial area excluding the black part). Then, unless the image (video) of the second layer does not follow the image (video) of the first layer, the visually recognized player will feel uncomfortable.

V入賞は、大当り中に必ず実行されるか否かがわからない。また、V入賞するタイミングは、遊技者の操作によって変動する。したがって、仮に、第2レイヤによる画像(映像)として、第1レイヤを踏襲した画像(映像)を表示する場合には、画像(映像)の表示タイミングが流動的な演出を実行する必要がある。   It is not known whether or not the V prize is always executed during the big hit. The timing of winning a V varies depending on the operation of the player. Therefore, if an image (video) following the first layer is displayed as an image (video) of the second layer, it is necessary to execute an effect in which the display timing of the image (video) is fluid.

そこで、本変形例9では、V入賞時に新たにオブジェクトを生成し、常駐型のオブジェクトがV入賞失敗用のアニメーションリクエストを生成する。そして、新たに生成されたオブジェクトが、大当り中の画像(映像)よりも前面にV入賞成功を示す画像(映像)を重ねられるように、アニメーションリクエストの生成を行う。その結果、大当り中の画像(映像)は、V入賞したか否かによって条件分岐をする必要がなくなり、一つのオブジェクトに条件分岐を設けてアニメーションリクエストの生成を行うよりも、演出制御の処理を簡便にすることができる。   Thus, in the ninth modification, a new object is generated at the time of winning a V, and the resident object generates an animation request for failure of the V winning. Then, an animation request is generated so that the newly generated object can be superimposed on the image (video) indicating the success of the V prize in front of the image (video) during the big hit. As a result, the image (video) during the big hit does not need to perform a conditional branch depending on whether or not a V prize has been won. It can be simplified.

また、V入賞が失敗したとき(非V入賞時)には、V入賞時用の演出を作成する必要が無いため、予めV入賞時の演出を実行するアニメーションリクエストを生成するための処理に必要な記憶容量を確保しなくてよい。   In addition, when the V prize fails (when a non-V prize is not received), it is not necessary to create an effect for the V prize, so it is necessary for processing for generating an animation request for executing an effect for the V prize in advance. It is not necessary to secure a large storage capacity.

例えば、一つのオブジェクトに条件分岐を設けて、V入賞時用の演出を実行するアニメーションリクエストと、非V入賞時用の演出を実行するアニメーションリクエストとを生成できるようにすることが考えられる。しかし、この場合は、V入賞時用の演出を実行するアニメーションリクエストと、非V入賞時用の演出を実行するアニメーションリクエストとを生成するための処理に必要な記憶容量を確保しなければならない。   For example, it is conceivable to provide a conditional branch in one object so as to generate an animation request for executing an effect for a V winning and an animation request for executing an effect for a non-V winning. However, in this case, it is necessary to secure a storage capacity necessary for processing for generating an animation request for performing an effect for the time of V winning and an animation request for performing an effect for the time of non-V winning.

これに対して、本変形例9では、V入賞時にのみ常駐型では無いオブジェクトが生成される。したがって、一つのオブジェクトに条件分岐を設けてアニメーションリクエストの生成を行うよりも、演出制御に使用される記憶領域を削減することができる。   On the other hand, in the ninth modified example, an object that is not the resident type is generated only when a V winning is achieved. Therefore, it is possible to reduce the storage area used for effect control, as compared with the case where an animation request is generated by providing a conditional branch in one object.

なお、本変形例9では、第1レイヤに第2レイヤを重ねる構成とした。しかし、第1レイヤによる表示から第1レイヤによる表示に切り替える構成を採用することもできる。   In the ninth modification, the second layer is superimposed on the first layer. However, a configuration in which the display by the first layer is switched to the display by the first layer can also be adopted.

また、本変形例9では、V入賞時の画像(映像)表示演出、又は、Vラウンド時の画像(映像)表示演出といった使用頻度の低い演出についてはコマンド受信時にオブジェクトを生成する。そして、V入賞用の画像(映像)表示演出の終了時、又は、Vラウンドの終了時にオブジェクトを破棄することにより、画像(映像)の合成を速やかに実行することができる。また、記憶容量の削減(プログラムが実行するときに確保するメモリ領域の削減)を実現することができる。これにより、主要な処理にメモリ資源を回すことが可能となり、処理速度を担保することが可能となる。   In the ninth modification, an image (video) display effect at the time of a V winning or an image (video) display effect at the time of a V round is generated at the time of receiving a command with respect to an infrequently used effect. Then, by destroying the object at the end of the image (video) display effect for the V prize or at the end of the V round, the image (video) can be quickly synthesized. Further, a reduction in storage capacity (a reduction in the memory area secured when the program is executed) can be realized. As a result, memory resources can be used for main processing, and processing speed can be secured.

次に、各オブジェクトが実行可能な処理例を、図135を参照して説明する。
図135は、各オブジェクトが実行可能な処理例を示す説明図である。
Next, an example of processing that can be performed by each object will be described with reference to FIG.
FIG. 135 is an explanatory diagram illustrating an example of processing that can be performed by each object.

図135に示すように、常駐型のオブジェクトが実行可能な処理としては、例えば、大当り中に使用する画像(映像)選択処理、大当り中の入賞時に使用するランプ(LED)群18の発光態様選択処理、大当り中の役物の動作態様選択処理などを挙げることができる。また、コマンド(V入賞コマンド)受信時に生成されたオブジェクトであるV入賞時の演出オブジェクトが実行可能な処理としては、例えば、V入賞時に表示する画像(映像)選択処理、V入賞時に使用するランプ(LED)群18の発光態様選択処理、V入賞時の役物の動作態様選択処理などを挙げることができる。   As shown in FIG. 135, the processing that can be executed by the resident object includes, for example, an image (video) selection process used during a big hit, and a light emission mode selection of a lamp (LED) group 18 used at the time of winning during a big hit. Processing, a process of selecting the operation mode of the accessory during the big hit, and the like. Examples of processing that can be executed by the effect object at the time of V prize, which is an object generated when a command (V prize command) is received, include, for example, an image (video) selection process to be displayed at the time of V prize, and a lamp used at the time of V prize (LED) group 18 light emission mode selection processing, V-prize winning operation mode selection processing, and the like.

なお、変形例9では、上記したように処理を一つのオブジェクトとして利用するため、オブジェクトが実行される、とは上記した複数の処理が実行されることを意味する。   In the ninth modification, since the process is used as one object as described above, the execution of the object means that the above-described plurality of processes are executed.

変形例9の遊技機では、大当り遊技状態において、遊技球がV入賞口356(特定領域)を通過したときの演出開始要求を生成するためのV入賞時の演出オブジェクト(第1の処理情報)と、大当り遊技状態中の演出開始要求を生成するための大当り用の常駐型のオブジェクト(第2の処理情報)を用いる。例えば、遊技球がV入賞口356を通過しない場合は、V入賞時の演出オブジェクトを生成せずに演出開始の処理を行うことができる。   In the gaming machine of Modified Example 9, in the big hit gaming state, an effect object at the time of V winning (first processing information) for generating an effect start request when a game ball passes through the V winning opening 356 (specific area). And a resident-type object (second processing information) for a big hit for generating an effect start request in the big hit gaming state. For example, when the game ball does not pass through the V winning opening 356, it is possible to perform an effect start process without generating an effect object at the time of the V winning.

一方、遊技球がV入賞口356を通過しなかったときは、大当り用の常駐型のオブジェクトに基づいて演出開始要求を生成すればよい。そのため、演出開始要求を生成する処理内における条件分岐の必要が無くなり、処理の管理が容易になる。また、通常であれば必要な条件分岐先の記憶領域を確保する必要が無くなる。また、遊技球がV入賞口356を通過した場合には、V入賞時の演出オブジェクトを生成するため、この場合に記憶領域の確保を行えばよい。   On the other hand, when the game ball does not pass through the V winning opening 356, an effect start request may be generated based on the resident object for the big hit. This eliminates the need for conditional branching in the process for generating the effect start request, and facilitates process management. Further, it is not necessary to secure a storage area for a necessary conditional branch normally. In addition, when the game ball passes through the V winning opening 356, in order to generate an effect object at the time of V winning, a storage area may be secured in this case.

なお、上述した効果は、小当り遊技状態においても得られる。すなわち、小当り遊技状態においても、遊技球がV入賞口356を通過しない場合は、V入賞時の演出オブジェクトを生成せずに演出開始の処理を行うことができる。また、演出開始要求を生成する処理内の条件分岐の必要が無くなり、処理の管理が容易になると共に、条件分岐先の記憶領域を確保する必要が無くなる。   The effect described above can be obtained even in the small hitting game state. That is, even in the small hitting game state, when the game ball does not pass through the V winning opening 356, the process of starting the effect can be performed without generating the effect object at the time of the V winning. In addition, there is no need for conditional branching in the processing for generating the production start request, which facilitates management of the processing and eliminates the need to secure a storage area for the conditional branching destination.

このような管理処理を行うことにより、常時全てのオブジェクトを用意し、オブジェクトに対応する記憶領域を常に確保する必要が無くなるため、記憶領域を有効に活用することができる。また、V入賞時の演出オブジェクトと大当り用の常駐型のオブジェクトに分けて開発を行うことができるため、処理の管理が簡便になり開発工数の削減を図ることができる。   By performing such a management process, it is not necessary to always prepare all objects and always secure a storage area corresponding to the object, so that the storage area can be used effectively. Further, since the development can be performed separately for the effect object at the time of the V prize and the resident type object for the big hit, the management of the processing can be simplified and the number of development steps can be reduced.

また、変形例9では、V入賞時の演出オブジェクトが生成された場合に大当り用の常駐型のオブジェクトを破棄するため、大当り用の常駐型のオブジェクトが占有していた記憶領域を開放して、記憶領域を有効に活用することができる。また、V入賞時の演出オブジェクトが生成されない場合は、大当り用の常駐型のオブジェクトが破棄されることが無い。そのため、大当り用の常駐型のオブジェクトに基づいて、遊技球がV入賞口356を通過しない場合の演出開始要求を生成することが可能になり、V入賞に係る演出開始要求の処理管理を容易にすることができる。   In the ninth modification, the storage area occupied by the resident type object for the big hit is released in order to discard the resident type object for the big hit when the effect object at the time of the V winning is generated. The storage area can be used effectively. In addition, when the effect object at the time of the V winning is not generated, the resident type object for the big hit is not destroyed. Therefore, it is possible to generate an effect start request when the game ball does not pass through the V winning opening 356 based on the resident object for the big hit, and it is easy to process and manage the effect start request relating to the V winning. can do.

また、変形例9では、V入賞時の演出オブジェクトによるアニメーションリクエストに基づく各種リクエスト(第1の演出開始要求)に基づいて表示領域13a(表示画面)のレイヤ階層における前側に配置されるレイヤの表示出力データを生成する。そして、大当り用の常駐型のオブジェクトによるアニメーションリクエストに基づく各種リクエスト(第2の演出開始要求)に基づいて表示領域13aのレイヤ階層における後側に配置されるレイヤの表示出力データを生成する。これにより、アニメーションリクエストに基づく各種リクエストの生成に係る処理の負荷を分散することができる。また、アニメーションリクエストに基づく各種リクエストに基づいて表示出力データを生成する処理を単一の処理で行うことができ、演出制御に係る処理を簡便にすることができる。さらに、演出制御に係る処理の処理効率を向上させることができる。   In the ninth modification, based on various requests (first production start request) based on an animation request by a production object at the time of V winning, display of a layer arranged on the front side in the layer hierarchy of the display area 13a (display screen) is displayed. Generate output data. Then, based on various requests (second effect start requests) based on an animation request by a resident object for a big hit, display output data of a layer arranged on the rear side in the layer hierarchy of the display area 13a is generated. This makes it possible to distribute the processing load related to the generation of various requests based on the animation request. In addition, a process of generating display output data based on various requests based on an animation request can be performed by a single process, so that processes related to effect control can be simplified. Further, the processing efficiency of the processing related to the effect control can be improved.

[変形例10]
変形例10の大入賞口の構成は、変形例9の大入賞口の構成と同じである。また、変形例10が、変形例9と異なる点は、主制御処理及び副御回路の動作である。そこで、ここでは、変形例10に係る主制御処理及び副御回路の動作について説明し、変形例9にと同じ構成については、説明を省略する。
[Modification 10]
The configuration of the special winning opening of Modification 10 is the same as the configuration of the special winning opening of Modification 9. Modification 10 differs from Modification 9 in the main control processing and the operation of the sub control circuit. Therefore, here, the main control processing and the operation of the sub control circuit according to the modification 10 will be described, and the description of the same configuration as the modification 9 will be omitted.

<主制御回路の動作説明>
次に、図136〜図138を参照して、変形例10における主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
変形例10における主制御回路70の動作は、上述の変形例9と同様であるため、ここでは、変形例9における動作(処理)と異なる動作(処理)を説明する。
<Description of operation of main control circuit>
Next, contents of various processes executed by the main CPU 71 of the main control circuit 70 in the modification 10 will be described with reference to FIGS. 136 to 138.
Since the operation of the main control circuit 70 in Modification 10 is the same as that of Modification 9 described above, an operation (processing) different from that in Modification 9 will be described here.

[特別図柄制御処理]
まず、図136を参照して、主制御メイン処理(図67参照)中のS3で行う特別図柄制御処理について説明する。図136は、変形例10における特別図柄制御処理の手順を示すフローチャートである。なお、図136に示す各処理ステップの符号に並記した括弧書きの数値(「00」〜「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special symbol control processing]
First, with reference to FIG. 136, the special symbol control process performed in S3 in the main control main process (see FIG. 67) will be described. FIG. 136 is a flowchart showing the procedure of the special symbol control process in the tenth modification. It should be noted that the numerical values in parentheses (“00” to “08”) written next to the reference numerals of the respective processing steps shown in FIG. 136 indicate the values of the control state flags. Stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

初めに、メインCPU71は、制御状態フラグをロードする(S1101)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。   First, the main CPU 71 loads a control state flag (S1101). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S1101でロードされた制御状態フラグの値に基づいて、後述のS1102〜S1110の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S1102〜S1110のいずれかの処理を実行可能にするものである。   The main CPU 71 determines, based on the value of the control state flag loaded in S1101, whether to execute various processes in S1102 to S1110 described below. The control state flag indicates the state of the game of the special symbol game, and enables execution of any one of S1102 to S1110.

また、メインCPU71は、S1102〜S1110の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で前述のシステムタイマ割込処理(図74参照)も実行される。   Further, the main CPU 71 executes the processing of each step at a predetermined timing determined according to a waiting time set for each processing of S1102 to S1110. In the period before reaching the predetermined timing, other subroutine processing is executed without executing the processing of each step. Further, the above-described system timer interrupt processing (see FIG. 74) is also executed at a predetermined cycle.

そして、S1101の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S1102)。   Then, when the process of S1101 ends, the main CPU 71 performs a special symbol storage check process (S1102).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S1103)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S1102の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。   In this process, when the control state flag is a value (“00”) indicating the special symbol storage check process, the main CPU 71 checks the number of held special display variable display, and if the number of held is not “0”. In the case where there is a reserved ball, processing such as hit determination, determination of a special symbol, and determination of a variation pattern of the special symbol are performed. In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating a special symbol variation time management process (S1103) described later, and corresponds to the variation pattern determined in the current process. Set the fluctuation time of the special symbol in the waiting time timer. In other words, this processing is set so that the special symbol fluctuation time management processing described later is executed after the fluctuation time of the special symbol corresponding to the fluctuation pattern determined in the processing of S1102 has elapsed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、この特別図柄記憶チェック処理は、変形例9の特別図柄記憶チェック処理と同じである。   On the other hand, when the reserved number is “0” (when there is no reserved ball), the main CPU 71 performs a demonstration display process for displaying a demonstration screen. This special symbol storage check process is the same as the special symbol storage check process of the ninth modification.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S1103)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S1104)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S1103の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。   Next, the main CPU 71 performs a special symbol fluctuation time management process (S1103). In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating the special symbol variation time management process, and when the variation time of the special symbol has elapsed, displays the special symbol display described later in the control status flag. A value ("02") indicating the time management process (S1104) is set, and the wait time after determination is set in the wait time timer. That is, by this processing, the special symbol display time management processing described later is set to be executed after the elapse of the post-determination waiting time set in the processing of S1103.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S1104)。なお、特別図柄表示時間管理処理の詳細については、後述の図137を参照しながら後で説明する。   Next, the main CPU 71 performs a special symbol display time management process (S1104). The details of the special symbol display time management processing will be described later with reference to FIG. 137 described later.

次いで、メインCPU71は、S1104において後述する当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S1105)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S1104の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口354を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。   Next, when it is determined in S1104 that the hit determination result described later is “big hit” or “small hit”, the main CPU 71 performs a big hit start interval management process (S1105). In this process, the main CPU 71 sets the control state flag to the value indicating the big hit start interval management process (“03”), and when the time corresponding to the big hit start interval set in the process of S1104 has elapsed, the main CPU 71 executes the first process. In order to open the special winning opening 53 or the second special winning opening 354, the variables located in the main RAM 73 are updated based on the data read from the main ROM 72.

また、この処理では、メインCPU71は、制御状態フラグに、大入賞口開放中処理(S1106)を示す値(「04」)をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。   In this process, the main CPU 71 sets a value ("04") indicating the special winning opening process (S1106) in the control state flag, and increases the opening upper limit time (for example, 30 sec) of the special winning opening. Set the winning opening time timer. In other words, the processing is set so that the processing for opening the special winning opening described later is executed.

次いで、メインCPU71は、大入賞口開放中処理を行う(S1106)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。   Next, the main CPU 71 performs processing during opening of the special winning opening (S1106). In this process, first, when the control state flag is a value (“04”) indicating the special winning opening processing, the condition that the special winning opening winning counter is equal to or more than a predetermined number, and It is determined whether one of the conditions that the upper limit time has elapsed (the special winning opening time timer is “0”) is satisfied (a predetermined closing condition is satisfied).

S1106において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S1107)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S1107でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。なお、大入賞口開放中処理の詳細については、後述の図138を参照しながら後で説明する。   In S1106, when one of the conditions is satisfied, the main CPU 71 updates the variable positioned in the main RAM 73 in order to close the predetermined special winning opening (the first special winning opening or the second special winning opening). I do. Then, the main CPU 71 sets a value (“05”) indicating the later-existing ball in the special winning opening monitoring process (S1107) described later in the control state flag, and sets the monitoring time of the remaining ball in the special winning opening in the waiting time timer. . That is, by this processing, after the remaining ball monitoring time in the special winning opening set in S1107 elapses, it is set so that the processing for monitoring the remaining ball in the special winning opening described later is executed. The details of the processing during opening of the special winning opening will be described later with reference to FIG. 138 described later.

また、メインCPU71は、S1106において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。   In S1106, the main CPU 71 transmits an inter-round display command to the sub control circuit 200 immediately before the end of the special winning opening processing.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S1107)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。   Next, the main CPU 71 performs a process for monitoring the remaining sphere in the special winning opening (S1107). In this process, the main CPU 71 determines that the control state flag is a value (“05”) indicating the process of monitoring the remaining balls in the special winning opening, and when the monitoring time of the remaining balls in the special winning opening has elapsed, the main CPU 71 sets the number of times of opening the special winning opening counter. It is determined whether or not the condition that the value is equal to or more than the maximum winning opening number (the last round) is satisfied.

S1107において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。   If the main CPU 71 determines in step S1107 that the above condition is not satisfied, the main CPU 71 sets a value ("06") indicating the special winning opening reopening time management process in the control state flag. Further, the main CPU 71 sets a time corresponding to the interval between rounds in the waiting time timer. That is, by this processing, after the time corresponding to the interval between rounds elapses, it is set so that the waiting time management processing before reopening of the special winning opening described later is executed.

一方、S1107において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S1107でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。   On the other hand, in S1107, when the main CPU 71 determines that the above condition is satisfied, the main CPU 71 sets a value indicating the big hit end interval processing (“07”) in the control state flag, and sets the time corresponding to the big hit end interval. (Big hit end interval time) is set in the waiting time timer. That is, by this processing, after the time corresponding to the jackpot end interval set in S1107 elapses, it is set so that the jackpot end interval processing described later is executed.

次いで、S1107において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S1108)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S1108の処理後に上述した大入賞口開放中処理(S1106)が再度実行されるように設定される。   Next, in S1107, when the main CPU 71 determines that the value of the special winning opening release frequency counter is not equal to or greater than the maximum value of the special winning opening number, the main CPU 71 performs a special winning opening before waiting re-opening time management process ( S1108). In this process, the main CPU 71 sets the control state flag to the value (“06”) indicating the waiting time management process before reopening the special winning opening, and opens the special winning opening when the time corresponding to the interval between rounds has elapsed. The value of the number-of-times counter is stored and updated so as to increase by "1". Further, the main CPU 71 sets a value (“04”) indicating the processing during the opening of the special winning opening in the control state flag. Then, the main CPU 71 sets the opening upper limit time (for example, 30 seconds) in the special winning opening time timer. In other words, by this processing, it is set so that the processing for opening the special winning opening described above (S1106) is executed again after the processing of S1108.

さらに、メインCPU71は、S1108において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。   Further, in S1108, the main CPU 71 transmits a special winning opening opening command to the sub-control circuit 200 immediately before the end of the special winning opening pre-opening waiting time management process.

また、S1107において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S1109)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S1109の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、この大当り終了インターバル処理は、変形例9の大当り終了インターバル処理と同じである。   In S1107, when the main CPU 71 determines that the value of the special winning opening release frequency counter is equal to or more than the maximum value of the special winning opening number, the main CPU 71 performs a big hit end interval process (S1109). In this process, the main CPU 71 sets the control state flag to a value indicating the big hit end interval processing (“07”), and when the time corresponding to the big hit end interval elapses, the value indicating the special symbol game end processing (““ 08 ”) is set in the control state flag. That is, this process is set so that the special symbol game ending process described later is executed after the process of S1109. The big hit end interval processing is the same as the big hit end interval processing of the ninth modification.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。   Then, the main CPU 71 performs control to shift the gaming state to the probable variable gaming state when the big hit symbol is the probable variable symbol, and shifts the gaming state to the normal gaming state when the big hit symbol is the non-probable variable game pattern. Is performed. If the big hit symbol is a symbol corresponding to the "small hit", the main CPU 71 determines that the game state after the "small hit" game is over from the gaming state controlled when the "small hit" is won. Is also controlled so as not to shift to an advantageous game state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S1110)。   Next, when the big hitting game state or the small hitting game state ends, or when "losing" is won, the main CPU 71 performs a special symbol game ending process (S1110).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S1110の処理後、上述した特別図柄記憶チェック処理(S1102)が実行されるように設定される。   In this process, when the control state flag is a value indicating the special symbol game end process (“08”), the main CPU 71 updates the data indicating the number of held items (starting storage information) by “1”. I do. Further, the main CPU 71 updates the special symbol storage area in order to perform the next change display of the special symbol. Further, the main CPU 71 sets a value (“00”) indicating the special symbol storage check process in the control state flag. That is, this process is set so that the special symbol storage check process (S1102) described above is executed after the process of S1110.

そして、S1110の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図67参照)のS4に移す。   Then, after the process of S1110, the main CPU 71 ends the special symbol control process, and shifts the process to S4 of the main control main process (see FIG. 67).

[特別図柄表示時間管理処理]
次に、図137を参照して、特別図柄制御処理(図136参照)中のS1104で行う特別図柄制御処理について説明する。図137は、変形例10における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management processing]
Next, the special symbol control process performed in S1104 in the special symbol control process (see FIG. 136) will be described with reference to FIG. FIG. 137 is a flowchart showing the procedure of the special symbol display time management processing in the tenth modification.

まず、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であるか否かを判別する(S1151)。S1151において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)でないと判別した場合(S1151がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図136参照)に戻す。   First, the main CPU 71 determines whether or not the control state flag is a value (“02”) indicating the special symbol display time management processing (S1151). In S1151, when the main CPU 71 determines that the control state flag is not the value (“02”) indicating the special symbol display time management processing (if S1151 is NO), the main CPU 71 executes the special symbol display time management processing. The process is ended, and the process returns to the special symbol control process (see FIG. 136).

一方、S1151において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であると判別した場合(S1151がYES判定の場合)、メインCPU71は、待ち時間タイマの値(待ち時間)が「0」であるか否かを判別する(S1152)。この処理では、メインCPU71は、待ち時間タイマにセットされた変動確定後の待ち時間(変動開始待ち時間)が消化されたか否かを判別する。   On the other hand, in S1151, if the main CPU 71 determines that the control state flag is a value indicating the special symbol display time management processing (“02”) (if S1151 is determined to be YES), the main CPU 71 sets the wait time timer It is determined whether the value (waiting time) is “0” (S1152). In this process, the main CPU 71 determines whether or not the waiting time after the change set in the waiting time timer (change starting waiting time) has been consumed.

S1152において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S1152がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図136参照)に戻す。一方、S1152において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S1152がYES判定の場合)、メインCPU71は、特別図柄ゲームが「大当り」であるか否かを判別する(S1153)。また、この処理では、メインCPU71は、同時に、特別演出停止コマンドを副制御回路200に送信する。   In S1152, if the main CPU 71 determines that the value of the waiting time timer is not “0” (if S1152 is NO), the main CPU 71 ends the special symbol display time management process, and changes the process to the special symbol control process. (Refer to FIG. 136). On the other hand, in S1152, when the main CPU 71 determines that the value of the waiting time timer is “0” (if S1152 is YES), the main CPU 71 determines whether or not the special symbol game is “big hit”. It is determined (S1153). In this process, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.

S1153において、メインCPU71が、特別図柄ゲームが「大当り」であると判別した場合(S1153がYES判定の場合)、メインCPU71は、大当りフラグをオン状態にセットする(S1154)。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。   In S1153, when the main CPU 71 determines that the special symbol game is "big hit" (if S1153 is YES), the main CPU 71 sets the big hit flag to ON state (S1154). The big hit flag is a flag indicating whether or not to play a big hit game.

次いで、メインCPU71は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする(S1155)。次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S1156)。   Next, the main CPU 71 clears the value of the time saving state change frequency counter, the value of the time saving flag, and the value of the probability change flag (S1155). Next, the main CPU 71 sets a value (“03”) indicating the big hit start interval management process in the control status flag (S1156).

次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する大当り開始インターバル時間(例えば、5000msec)を待ち時間タイマにセットする(S1157)。次いで、メインCPU71は、特別図柄に対応する大当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S1158)。また、この処理では、メインCPU71は、同時に、特別図柄当り開始表示コマンドを副制御回路200に送信する。   Next, the main CPU 71 sets a big hit start interval time (for example, 5000 msec) corresponding to the special symbol (the first special symbol or the second special symbol) in the waiting time timer (S1157). Next, the main CPU 71 sets a big hit start command (special symbol hit start display command) corresponding to the special symbol in the main RAM 73 (S1158). In this process, the main CPU 71 simultaneously transmits a special symbol hit start display command to the sub control circuit 200.

次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S1159)。なお、ラウンド数表示LEDパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。次いで、メインCPU71は、大入賞口開放パターンをメインRAM73にセットする(S1160)。そして、S1160の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図136参照)に戻す。   Next, the main CPU 71 sets the round number display LED pattern flag to the ON state (S1159). The round number display LED pattern flag is a flag indicating whether or not the remaining round number is displayed in a predetermined pattern. Next, the main CPU 71 sets a special winning opening opening pattern in the main RAM 73 (S1160). Then, after the processing in S1160, the main CPU 71 ends the special symbol display time management processing, and returns the processing to the special symbol control processing (see FIG. 136).

S1153において、メインCPU71が、特別図柄ゲームが「大当り」でないと判別した場合(S1153がNO判定の場合)、メインCPU71は、特別図柄ゲームが「小当り」であるか否かを判別する(S1161)。   In S1153, when the main CPU 71 determines that the special symbol game is not “big hit” (if S1153 is NO), the main CPU 71 determines whether the special symbol game is “small hit” (S1161). ).

S1161において、メインCPU71が、特別図柄ゲームが「小当り」であると判別した場合(S1161がYES判定の場合)、メインCPU71は、小当りフラグをオン状態にセットする(S1162)。なお、小当りフラグは、小当り遊技を行うか否かを示すフラグである。   In S1161, when the main CPU 71 determines that the special symbol game is “small hit” (if S1161 is YES), the main CPU 71 sets a small hit flag to an ON state (S1162). The small hit flag is a flag indicating whether or not to perform a small hit game.

次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S1163)。次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する小当り開始インターバル時間(例えば、3000msec)を待ち時間タイマにセットする(S1164)。   Next, the main CPU 71 sets a value (“03”) indicating the big hit start interval management process in the control state flag (S1163). Next, the main CPU 71 sets a small hit start interval time (for example, 3000 msec) corresponding to the special symbol (the first special symbol or the second special symbol) in the waiting time timer (S1164).

次いで、メインCPU71は、特別図柄に対応する小当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S1165)。次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S1166)。次いで、メインCPU71は、大入賞口開放パターンをメインRAM73にセットする(S1167)。そして、S1167の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図136参照)に戻す。   Next, the main CPU 71 sets a small hit start command (special symbol hit start display command) corresponding to the special symbol in the main RAM 73 (S1165). Next, the main CPU 71 sets the round number display LED pattern flag to the ON state (S1166). Next, the main CPU 71 sets the special winning opening opening pattern in the main RAM 73 (S1167). Then, after the processing of S1167, the main CPU 71 ends the special symbol display time management processing, and returns the processing to the special symbol control processing (see FIG. 136).

S1161において、メインCPU71が、特別図柄ゲームが「小当り」でないと判別した場合(S1161がNO判定の場合)、メインCPU71は、制御状態フラグに特別図柄ゲーム終了処理を示す値(「08」)をセットする(S1168)。そして、S1168の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図136参照)に戻す。   In S1161, when the main CPU 71 determines that the special symbol game is not “small hit” (NO in S1161), the main CPU 71 sets the control state flag to a value indicating the special symbol game end process (“08”). Is set (S1168). Then, after the processing of S1168, the main CPU 71 ends the special symbol display time management processing, and returns the processing to the special symbol control processing (see FIG. 136).

[大入賞口開放中処理]
次に、図138を参照して、特別図柄制御処理(図136参照)中のS1106で行う大入賞口開放中処理について説明する。なお、図138は、変形例10における大入賞口開放中処理の手順を示すフローチャートである。
[Processing while opening the big winning opening]
Next, with reference to FIG. 138, the processing during opening of the special winning opening performed in S1106 in the special symbol control processing (see FIG. 136) will be described. FIG. 138 is a flowchart showing a procedure of processing during opening of the special winning opening in Modification Example 10.

まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)であるか否かを判別する(S1181)。S1181において、メインCPU71が、制御状態フラグが「04」でないと判別した場合(S1181がNO判定の場合)、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図136参照)のS1107に移す。   First, the main CPU 71 determines whether or not the control state flag is a value (“04”) indicating the processing for opening the special winning opening (S1181). When the main CPU 71 determines in S1181 that the control state flag is not “04” (NO in S1181), the main CPU 71 ends the special winning opening opening process, and executes the special symbol control process (FIG. 136)).

一方、S1181において、メインCPU71が、制御状態フラグが「04」であると判別した場合(S1181がYES判定の場合)、メインCPU71は、大入賞口入賞カウンタの値が「9」以上であるか否かを判別する(S1182)。   On the other hand, in S1181, if the main CPU 71 determines that the control status flag is “04” (if S1181 is YES), the main CPU 71 determines whether the value of the special winning opening winning counter is “9” or more. It is determined whether or not it is (S1182).

S1182において、メインCPU71が、大入賞口入賞カウンタの値が「9」以上であると判別した場合(S1182がYES判定の場合)、メインCPU71は、後述のS1184の処理を行う。   In S1182, when the main CPU 71 determines that the value of the special winning opening winning counter is “9” or more (when S1182 is YES), the main CPU 71 performs the process of S1184 described later.

一方、S1182において、メインCPU71が、大入賞口入賞カウンタの値が「9」以上でないと判別した場合(S1182がNO判定の場合)、メインCPU71は、大入賞口開放時間タイマの値が「0」であるか否かを判別する(S1183)。この処理では、メインCPU71は、大入賞口開放時間タイマにセットされた大入賞口の開放上限時間が消化されたか否かを判別する。   On the other hand, in S1182, when the main CPU 71 determines that the value of the special winning opening winning counter is not “9” or more (in the case of NO determination in S1182), the main CPU 71 sets the value of the special winning opening time timer to “0”. Is determined (S1183). In this process, the main CPU 71 determines whether or not the opening upper limit time of the special winning opening set in the special winning opening time timer is exhausted.

S1183において、メインCPU71が、大入賞口開放時間タイマの値が「0」でないと判別した場合(S1183がNO判定の場合)、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図136参照)に戻す。   In S1183, when the main CPU 71 determines that the value of the special winning opening time timer is not “0” (NO in S1183), the main CPU 71 ends the special winning opening processing, and executes special processing. Return to the symbol control process (see FIG. 136).

S1183において、メインCPU71が、大入賞口開放時間タイマの値が「0」であると判別した場合(S1183がYES判定の場合)、又は、S1182がYES判定の場合、メインCPU71は、大入賞口閉鎖データをセットする(S1184)。   In S1183, when the main CPU 71 determines that the value of the special winning opening time timer is “0” (when S1183 is YES) or when S1182 is YES, the main CPU 71 sets the special winning opening. The closing data is set (S1184).

次いで、メインCPU71は、小当り中であるか否かを判別する(S1185)。S1185において、メインCPU71が、小当り中でないと判別した場合(S1185がNO判定の場合)、メインCPU71は、後述のS1189の処理を行う。   Next, the main CPU 71 determines whether or not a small hit is being made (S1185). In S1185, when the main CPU 71 determines that the small hit is not occurring (when S1185 is NO), the main CPU 71 performs the process of S1189 described later.

一方、S1185において、メインCPU71が、小当り中であると判別した場合(S1185がYES判定の場合)、メインCPU71は、特定領域に遊技球が通過したことを検知したか否かを判別する(S1186)。すなわち、遊技球がV入賞口356(特定領域)に入ったことをV入賞検出センサ359によって検出したか否かを判別する。   On the other hand, in S1185, when the main CPU 71 determines that a small hit is being made (YES in S1185), the main CPU 71 determines whether or not it has been detected that the game ball has passed through the specific area (S1185). S1186). That is, it is determined whether or not the V winning detection sensor 359 has detected that the gaming ball has entered the V winning opening 356 (specific area).

S1186において、メインCPU71が、特定領域に遊技球が通過したことを検知したと判別した場合(S1186がYES判定の場合)、メインCPU71は、大当り予約フラグに「1」をセットする(S1187)。すなわち、大当り遊技を行うか否かを示す大当りフラグをオン状態にセットする。   In S1186, if the main CPU 71 determines that the game ball has passed through the specific area (if S1186 is YES), the main CPU 71 sets the big hit reservation flag to “1” (S1187). That is, a big hit flag indicating whether or not to play a big hit game is set to an ON state.

S1187の処理において、Vラウンド以外且つV入賞検出センサの有効期間中、又はV入賞口に入賞した遊技球の数がV入賞口から排出された遊技球の数と異なるなど遊技結果として異常であると判定可能な場合には、エラーであると判定する。そして、エラー報知(エラーである旨の報知、エラーであると判定された内容の報知)を行い、確変フラグに「1」をセットする。   In the processing of S1187, the result of the game is abnormal, for example, other than the V round and during the valid period of the V prize detection sensor, or the number of game balls that have won the V prize port differs from the number of game balls discharged from the V prize port. If it can be determined, it is determined that an error has occurred. Then, error notification (notification of an error, notification of the content determined to be an error) is performed, and “1” is set to the probability change flag.

しかし、エラーであると判定された場合にV入賞センサが遊技球の通過を検知したとしても、確変へ遊技状態を移行させなくてもよい。この場合には、V入賞センサが遊技球の通過を検知しなかったものとして処理を継続してもよい。   However, even if the V winning sensor detects the passing of the game ball when it is determined that there is an error, the game state does not have to be shifted to the certainty change. In this case, the processing may be continued assuming that the V winning sensor has not detected the passage of the game ball.

一方、メインCPU71が、特定領域に遊技球が通過したことを検知していないと判別した場合(S1186がNO判定の場合)、メインCPU71は、大当り予約フラグに「0」をセットする(S1188)。すなわち、大当り遊技を行うか否かを示す大当りフラグをオフ状態にセットする。   On the other hand, when the main CPU 71 determines that the game ball has not passed through the specific area (S1186 is NO), the main CPU 71 sets “0” to the big hit reservation flag (S1188). . That is, a big hit flag indicating whether or not to play a big hit game is set to an off state.

S1187の処理後、S1188の処理後、又は、S1185がNO判定の場合、メインCPU71は、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上であるか否かを判別する(S1189)。   After the processing of S1187, after the processing of S1188, or when S1185 is NO, the main CPU 71 determines whether or not the value of the special winning opening number counter is equal to or more than the maximum winning opening number upper limit value (S1189). ).

S1189において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上でないと判別した場合(S1189がNO判定の場合)、メインCPU71は、開放間インターバル表示時間を待ち時間タイマにセットする(S1190)。そして、メインCPU71は、制御状態フラグに、大入賞口内残留球監視処理(S1107)を示す値(「05」)をセットする(S1191)。S1191の処理後、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図136参照)のS1107に移す。   In S1189, when the main CPU 71 determines that the value of the special winning opening number counter is not equal to or larger than the maximum winning opening number upper limit value (NO in S1189), the main CPU 71 sets the interval display time between opening times to the waiting time. The timer is set (S1190). Then, the main CPU 71 sets a value (“05”) indicating the process of monitoring the remaining sphere in the special winning opening (S1107) to the control state flag (S1191). After the process of S1191, the main CPU 71 ends the special winning opening process, and shifts the process to S1107 of the special symbol control process (see FIG. 136).

S1189において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上であると判別した場合(S1189がYES判定の場合)、メインCPU71は、大当り・小当り終了インターバル表示時間を待ち時間タイマにセットする(S1192)。そして、メインCPU71は、制御状態フラグに、大入賞口再開放待ち時間管理処理を示す値(「06」)をセットする。(S1193)。S1193の処理後、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図136参照)のS1107に移す。   In S1189, when the main CPU 71 determines that the value of the special winning opening number counter is equal to or larger than the maximum winning opening number upper limit value (YES in S1189), the main CPU 71 displays a big hit / small hit end interval display. The time is set in the waiting time timer (S1192). Then, the main CPU 71 sets a value ("06") indicating the special winning opening reopening waiting time management process in the control state flag. (S1193). After the processing of S1193, the main CPU 71 ends the processing during opening of the special winning opening, and shifts the processing to S1107 of the special symbol control processing (see FIG. 136).

<副制御回路の動作説明>
次に、図139〜図145を参照して、変形例10における副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, the contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 in the modified example 10 will be described with reference to FIGS. The sub control circuit 200 receives various commands transmitted from the main control circuit 70, and performs various processes based on the various commands.

変形例10における副制御回路200の動作は、上述の変形例9における副制御回路200の動作と同様であるため、ここでは、変形例9における副制御回路200の動作(処理)と異なる動作(処理)を説明する。   The operation of the sub-control circuit 200 in Modification 10 is the same as the operation of the sub-control circuit 200 in Modification 9 described above, and therefore, here, an operation (operation) different from the operation (processing) of the sub-control circuit 200 in Modification 9 is described. The processing will be described.

[オブジェクト生成処理]
はじめに、図139を参照して、アニメーションリクエスト構築処理(図128参照)中のS1001で行うオブジェクト生成処理について説明する。なお、図139は、変形例10におけるオブジェクト生成処理の手順を示すフローチャートである。
[Object generation processing]
First, the object generation processing performed in S1001 during the animation request construction processing (see FIG. 128) will be described with reference to FIG. 139. FIG. 139 is a flowchart illustrating the procedure of the object generation processing in the tenth modification.

まず、ホスト制御回路210は、電源ON時のオブジェクト生成であるか否かを判別する(S1201)。S1201において、ホスト制御回路210が、電源ON時のオブジェクト生成であると判別した場合(S1201がYES判定の場合)、ホスト制御回路210は、常駐型のオブジェクトを生成する(S1202)。   First, the host control circuit 210 determines whether or not an object is generated when the power is turned on (S1201). When the host control circuit 210 determines in S1201 that the object is to be generated when the power is turned on (YES in S1201), the host control circuit 210 generates a resident object (S1202).

次いで、ホスト制御回路210は、電源ON時のコマンドに基づいてオブジェクトを生成する(S1203)。S1203の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   Next, the host control circuit 210 generates an object based on the power-on command (S1203). After the processing of S1203, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

S1201において、ホスト制御回路210が、電源ON時のオブジェクト生成でないと判別した場合(S1201がNO判定の場合)、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S1204)。S1204において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S1204がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In step S1201, when the host control circuit 210 determines that the object is not generated when the power is turned on (NO in step S1201), the host control circuit 210 determines whether a command has been received from the main control circuit 70. (S1204). In step S1204, when the host control circuit 210 determines that the command has not been received from the main control circuit 70 (NO in step S1204), the host control circuit 210 ends the object generation processing and executes the animation request construction processing. The process moves to S1002 (see FIG. 128).

一方、S1204において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S1204がYES判定の場合)、ホスト制御回路210は、主制御回路70から特別図柄当り開始コマンドを受信したか否かを判別する(S1205)。   On the other hand, in S1204, when the host control circuit 210 determines that a command has been received from the main control circuit 70 (in the case of YES determination in S1204), the host control circuit 210 sends a special symbol start command from the main control circuit 70. It is determined whether or not it has been received (S1205).

S1205において、ホスト制御回路210が、主制御回路70から特別図柄当り開始コマンドを受信したと判別した場合(S1205がYES判定の場合)、ホスト制御回路210は、大当り用のオブジェクトが存在するか否かを判別する(S1206)。S1206において、ホスト制御回路210が、大当り用のオブジェクトが存在しないと判別した場合(S1206がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1205, if the host control circuit 210 determines that the special symbol hit start command has been received from the main control circuit 70 (if S1205 is YES), the host control circuit 210 determines whether there is a big hit object. Is determined (S1206). In S1206, when the host control circuit 210 determines that there is no big hit object (NO in S1206), the host control circuit 210 ends the object generation processing, and executes the animation request construction processing (see FIG. 128). Move to S1002).

一方、S1206において、ホスト制御回路210が、大当り用のオブジェクトが存在すると判別した場合(S1206がYES判定の場合)、ホスト制御回路210は、大当り用の常駐型オブジェクトを生成する(S1207)。S1207の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   On the other hand, in S1206, when the host control circuit 210 determines that there is an object for a big hit (if S1206 is YES), the host control circuit 210 generates a resident object for the big hit (S1207). After the processing of S1207, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

S1205において、ホスト制御回路210が、主制御回路70から特別図柄当り開始コマンドを受信していないと判別した場合(S1205がNO判定の場合)、ホスト制御回路210は、主制御回路70からV入賞コマンドを受信したか否かを判別する(S1208)。   In S1205, when the host control circuit 210 determines that the special symbol start command has not been received from the main control circuit 70 (NO in S1205), the host control circuit 210 returns the V prize from the main control circuit 70. It is determined whether a command has been received (S1208).

S1208において、ホスト制御回路210が、主制御回路70からV入賞コマンドを受信したと判別した場合(S1208がYES判定の場合)、ホスト制御回路210は、V入賞期間の演出オブジェクトを作成する(S1209)。S1209の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1208, when the host control circuit 210 determines that the V winning command has been received from the main control circuit 70 (when S1208 is YES), the host control circuit 210 creates an effect object for the V winning period (S1209). ). After the processing of S1209, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

一方、S1208において、ホスト制御回路210が、主制御回路70からV入賞コマンドを受信していないと判別した場合(S1208がNO判定の場合)、ホスト制御回路210は、必要であれば主制御回路70から送られたコマンドに基づいて、その他の演出オブジェクトを作成する(S1210)。S1210の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   On the other hand, in S1208, when the host control circuit 210 determines that the V winning command has not been received from the main control circuit 70 (NO in S1208), the host control circuit 210 determines if necessary Other effect objects are created based on the command sent from 70 (S1210). After the processing in S1210, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

[不要なオブジェクトの破棄処理]
次に、図140を参照して、アニメーションリクエスト構築処理(図128参照)中のS1003で行う不要なオブジェクトの破棄処理について説明する。なお、図140は、変形例10における不要なオブジェクトの破棄処理の手順を示すフローチャートである。
[Destruction processing of unnecessary objects]
Next, with reference to FIG. 140, the unnecessary object discarding process performed in S1003 during the animation request construction process (see FIG. 128) will be described. FIG. 140 is a flowchart showing the procedure of the unnecessary object discarding process in the tenth modification.

まず、ホスト制御回路210は、V入賞時の演出オブジェクトが存在するか否かを判別する(S1221)。S1221において、ホスト制御回路210が、V入賞時の演出オブジェクトが存在すると判別した場合(S1221がYES判定の場合)、ホスト制御回路210は、大当り用の常駐型オブジェクトを破棄する(S1222)。S1222の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   First, the host control circuit 210 determines whether or not there is an effect object at the time of the V winning (S1221). In S1221, when the host control circuit 210 determines that there is an effect object at the time of the V winning (S1221 is YES), the host control circuit 210 discards the resident object for the big hit (S1222). After the processing of S1222, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

S1221において、ホスト制御回路210が、V入賞時の演出オブジェクトが存在しないと判別した場合(S1221がNO判定の場合)、ホスト制御回路210は、その他の不要なオブジェクトを破棄する(S1223)。S1223の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   In S1221, when the host control circuit 210 determines that there is no effect object at the time of the V prize (when S1221 is NO), the host control circuit 210 discards other unnecessary objects (S1223). After the processing of S1223, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

[オブジェクトによるアニメーションリクエスト生成処理]
次に、図141〜図145を参照して、アニメーションリクエスト構築処理(図128参照)中のS1004で行うオブジェクトによるアニメーションリクエスト生成処理について説明する。
[Animation request generation processing by object]
Next, with reference to FIG. 141 to FIG. 145, the animation request generation processing by the object performed in S1004 during the animation request construction processing (see FIG. 128) will be described.

図141は、変形例10における大当り開始時のオブジェクトによるアニメーションリクエスト生成処理の手順を示すフローチャートである。図142は、変形例10における大当り中のVラウンド時のオブジェクトによるアニメーションリクエスト生成処理の手順を示すフローチャートである。図143は、変形例10における大当り中のVラウンド終了後及び大当り終了時であってV入賞時のオブジェクトによるアニメーションリクエスト生成処理の手順を示すフローチャートである。図144は、変形例10における大当り中のVラウンド終了後及び大当り終了時であって非V入賞時のオブジェクトによるアニメーションリクエスト生成処理の手順を示すフローチャートである。図145は、変形例10における大当り開始から大当り終了までのアニメーションリクエストの生成を示す説明図である。   FIG. 141 is a flowchart illustrating the procedure of an animation request generation process performed by an object at the start of a big hit in Modification Example 10. FIG. 142 is a flowchart illustrating the procedure of an animation request generation process performed by an object in a V round during a big hit in Modification Example 10. FIG. 143 is a flowchart illustrating an animation request generation process performed by the object at the time of the V prize after the V round during the big hit and at the end of the big hit in the tenth modification. FIG. 144 is a flowchart illustrating the procedure of the animation request generation process by the object after the V round during the big hit and at the end of the big hit and at the time of non-V winning in the tenth modification. FIG. 145 is an explanatory diagram showing generation of an animation request from the start of a big hit to the end of the big hit in the tenth modification.

《大当り開始時》
はじめに、大当り開始時のオブジェクトによるアニメーションリクエスト生成処理について、図141を参照して説明する。
《At the start of the big hit》
First, the animation request generation processing by the object at the start of the big hit will be described with reference to FIG.

まず、ホスト制御回路210は、常駐型のオブジェクトによるアニメーションリクエスト生成処理を行う(S1241)。この処理で生成されたアニメーションリクエストにより指定される描画データは、第1レイヤとして表示装置13の表示領域13aに表示される(図146参照)。S1241の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。   First, the host control circuit 210 performs an animation request generation process using a resident type object (S1241). The drawing data specified by the animation request generated in this process is displayed as a first layer in the display area 13a of the display device 13 (see FIG. 146). After the processing of S1241, the host control circuit 210 ends the animation request generation processing, and proceeds to S1005 of the animation request construction processing (see FIG. 128).

《大当り中のVラウンド時》
次に、大当り中のVラウンド時のオブジェクトによるアニメーションリクエスト生成処理について、図142を参照して説明する。
《At the time of V round during big hit》
Next, an animation request generation process performed by an object during a V round during a big hit will be described with reference to FIG.

まず、ホスト制御回路210は、常駐型のオブジェクトによるアニメーションリクエスト生成処理を行う(S1251)。この処理で生成されたアニメーションリクエストにより指定される描画データは、大当り中を示す画像(映像)及び非V入賞時を示す画像(映像)として表示装置13の表示領域13aに表示される(図145参照)。   First, the host control circuit 210 performs an animation request generation process using a resident type object (S1251). The drawing data specified by the animation request generated in this process is displayed on the display area 13a of the display device 13 as an image (video) indicating a big hit and an image (video) indicating a non-V winning (see FIG. 145). reference).

次いで、ホスト制御回路210は、コマンド(V入賞コマンド)受信時に生成されたオブジェクトによるアニメーションリクエスト生成処理を行う(S1252)。この処理で生成されたアニメーションリクエストにより指定される描画データは、V入賞時を示す画像(映像)として表示装置13の表示領域13aに表示される(図145参照)。   Next, the host control circuit 210 performs an animation request generation process using the object generated when the command (V winning command) is received (S1252). The drawing data specified by the animation request generated in this process is displayed on the display area 13a of the display device 13 as an image (video) indicating the time of winning the V (see FIG. 145).

S1252の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。なお、コマンド(V入賞コマンド)を受信しなかった場合は、S1251の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。   After the processing of S1252, the host control circuit 210 ends the animation request generation processing, and proceeds to S1005 of the animation request construction processing (see FIG. 128). If no command (V winning command) is received, the host control circuit 210 ends the animation request generation processing after the processing of S1251, and moves to S1005 of the animation request construction processing (see FIG. 128).

《大当り中のVラウンド終了後及び大当り終了時》
次に、大当り中のVラウンド終了後及び大当り終了時であってV入賞時のオブジェクトによるアニメーションリクエスト生成処理について、図143を参照して説明する。
《After V round during big hit and at the end of big hit》
Next, an animation request generation process performed by an object at the time of the V prize after the V round during the big hit and at the end of the big hit will be described with reference to FIG.

まず、ホスト制御回路210は、コマンド受信時に生成されたオブジェクトによるアニメーションリクエスト生成処理を行う(S1261)。この処理で生成されたアニメーションリクエストにより指定される描画データは、V入賞後の大当り中を示す画像(映像)又はV入賞後に大当りが終了したことを示す画像(映像)として表示装置13の表示領域13aに表示される(図145参照)。   First, the host control circuit 210 performs an animation request generation process using an object generated when a command is received (S1261). The drawing data specified by the animation request generated in this process is displayed on the display area of the display device 13 as an image (video) indicating that the big hit is in progress after the V winning or an image (video) indicating that the big hit has ended after the V winning. 13a (see FIG. 145).

S1261の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。   After the processing of S1261, the host control circuit 210 ends the animation request generation processing, and proceeds to S1005 of the animation request construction processing (see FIG. 128).

次に、大当り中のVラウンド終了後及び大当り終了時であって非V入賞時のオブジェクトによるアニメーションリクエスト生成処理について、図144を参照して説明する。   Next, an animation request generation process performed by the object after the end of the V round during the big hit and at the end of the big hit and at the time of the non-V winning will be described with reference to FIG. 144.

まず、ホスト制御回路210は、常駐型のオブジェクトによるアニメーションリクエスト生成処理を行う(S1271)。この処理で生成されたアニメーションリクエストにより指定される描画データは、非V入賞後の大当り中を示す画像(映像)又は非V入賞後に大当りが終了したことを示す画像(映像)として表示装置13の表示領域13aに表示される(図146参照)。すなわち、S1271の処理で生成されたアニメーションリクエストにより指定される描画データは、図143のS1261の処理で生成されたアニメーションリクエストにより指定される描画データとは異なる。   First, the host control circuit 210 performs an animation request generation process using a resident type object (S1271). The drawing data specified by the animation request generated in this process is displayed on the display device 13 as an image (video) indicating that the big hit is in progress after the non-V winning or an image (video) indicating that the big hit has ended after the non-V winning. It is displayed in the display area 13a (see FIG. 146). That is, the drawing data specified by the animation request generated in the processing of S1271 is different from the drawing data specified by the animation request generated in the processing of S1261 in FIG.

S1261の処理後、ホスト制御回路210は、アニメーションリクエスト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1005に移す。   After the processing of S1261, the host control circuit 210 ends the animation request generation processing, and proceeds to S1005 of the animation request construction processing (see FIG. 128).

変形例10の遊技機では、大当たり中の演出として前半は大当り用のオブジェクトによってアニメーションリクエストを生成し、V入賞以降は、V入賞時に生成されたオブジェクトによってアニメーションリクエストを生成する。そして、V入賞時にオブジェクトが生成された場合は、大当り用のオブジェクトを破棄する。これにより、オブジェクトが占有する記憶領域を空けることが可能となり、記憶資源を有効に活用することが可能となる。   In the gaming machine of Modified Example 10, an animation request is generated by a jackpot object in the first half as an effect during a jackpot, and an animation request is generated by an object generated at the time of a V prize after the V prize. When an object is generated at the time of winning a V, the big hit object is discarded. This makes it possible to free up the storage area occupied by the object, and to make effective use of storage resources.

なお、一度破棄された大当り用のオブジェクトについては、大当りコマンドを受信したときに、再生成する。すなわち、このときに再生成される大当り用オブジェクトは、常駐型のオブジェクトでもあり、コマンド受信時に生成されるオブジェクトでもある。   Note that the jackpot object once discarded is regenerated when a jackpot command is received. That is, the jackpot object regenerated at this time is both a resident type object and an object generated when a command is received.

変形例10の遊技機では、遊技球がV入賞口356(特定領域)を通過した後のアニメーションリクエストに基づく各種リクエスト(演出開始要求)をV入賞時の演出オブジェクトに基づいて生成する。また、遊技球がV入賞口356を通過しなかった後のアニメーションリクエストに基づく各種リクエストを大当り用の常駐型のオブジェクトに基づいて生成する。その結果、記憶領域を有効に活用することができる。また、V入賞時の演出オブジェクトと大当り用の常駐型のオブジェクトに分けて開発を行うことができるため、処理の管理が簡便になり開発工数の削減を図ることができる。   In the gaming machine of Modification 10, various requests (production start requests) based on the animation request after the game ball has passed through the V winning opening 356 (specific area) are generated based on the production object at the time of the V winning. In addition, various requests based on the animation request after the game ball does not pass through the V winning opening 356 are generated based on the resident type object for the big hit. As a result, the storage area can be used effectively. Further, since the development can be performed separately for the effect object at the time of the V prize and the resident type object for the big hit, the management of the processing can be simplified and the number of development steps can be reduced.

[変形例11]
変形例11の大入賞口の構成は、変形例9の大入賞口の構成と同じである。また、変形例11が、変形例9と異なる点は、主制御処理及び副御回路の動作である。そこで、ここでは、変形例11に係る主制御処理及び副御回路の動作について説明し、変形例9にと同じ構成については、説明を省略する。
[Modification 11]
The configuration of the special winning opening of Modification 11 is the same as the configuration of the special winning opening of Modification 9. The modification 11 differs from the modification 9 in the main control processing and the operation of the sub control circuit. Therefore, here, the main control processing and the operation of the sub-control circuit according to the modification 11 will be described, and the description of the same configuration as that of the modification 9 will be omitted.

<主制御回路の動作説明>
次に、図146を参照して、変形例11における主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
変形例11における主制御回路70の動作は、上述の変形例9と同様であるため、ここでは、変形例9における動作(処理)と異なる動作(処理)を説明する。
<Description of operation of main control circuit>
Next, the contents of various processes executed by the main CPU 71 of the main control circuit 70 in the modification 11 will be described with reference to FIG.
Since the operation of the main control circuit 70 in Modification 11 is the same as that of Modification 9 described above, an operation (processing) different from the operation (processing) in Modification 9 will be described here.

[大入賞口開放中処理]
次に、図146を参照して、特別図柄制御処理(図123参照)中のS906で行う大入賞口開放中処理について説明する。なお、図146は、変形例11における大入賞口開放中処理の手順を示すフローチャートである。
[Processing while opening the big winning opening]
Next, with reference to FIG. 146, the special winning opening opening process performed in S906 in the special symbol control process (see FIG. 123) will be described. FIG. 146 is a flowchart showing the procedure of the special winning opening processing in Modification Example 11.

まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)であるか否かを判別する(S1301)。S1301において、メインCPU71が、制御状態フラグが「04」でないと判別した場合(S1301がNO判定の場合)、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)のS907に移す。   First, the main CPU 71 determines whether or not the control state flag is a value (“04”) indicating the processing for opening the special winning opening (S1301). In S1301, if the main CPU 71 determines that the control state flag is not “04” (NO in S1301), the main CPU 71 ends the special winning opening processing, and executes the special symbol control processing (FIG. The process moves to S907 of FIG. 123).

一方、S1301において、メインCPU71が、制御状態フラグが「04」であると判別した場合(S1301がYES判定の場合)、メインCPU71は、所定期間中フラグは「1」であるか否かを判別する(S1302)。この所定期間中フラグは、後述のV入賞可能期間を管理するためのフラグである。S1302において、メインCPU71が、所定期間中フラグは「1」であると判別した場合(S1302がYES判定の場合)、メインCPU71は、後述のS1308の処理を行う。   On the other hand, in S1301, when the main CPU 71 determines that the control state flag is “04” (if S1301 is YES), the main CPU 71 determines whether the flag is “1” during a predetermined period. (S1302). The flag during the predetermined period is a flag for managing a later-described V winning possible period. In S1302, when the main CPU 71 determines that the flag is “1” during the predetermined period (when S1302 is YES), the main CPU 71 performs the process of S1308 described later.

S1302において、所定期間中フラグは「1」でないと判別した場合(S1302がNO判定の場合)、メインCPU71は、大入賞口入賞カウンタの値が「9」以上であるか否かを判別する(S1303)。   In S1302, when it is determined that the flag is not “1” during the predetermined period (when S1302 is NO), the main CPU 71 determines whether or not the value of the special winning opening winning counter is “9” or more (S1302). S1303).

S1303において、メインCPU71が、大入賞口入賞カウンタの値が「9」以上であると判別した場合(S1303がYES判定の場合)、メインCPU71は、後述のS1305の処理を行う。   In S1303, when the main CPU 71 determines that the value of the special winning opening winning counter is “9” or more (if S1303 is YES), the main CPU 71 performs the process of S1305 described later.

一方、S1303において、メインCPU71が、大入賞口入賞カウンタの値が「9」以上でないと判別した場合(S1303がNO判定の場合)、メインCPU71は、大入賞口開放時間タイマの値が「0」であるか否かを判別する(S1304)。この処理では、メインCPU71は、大入賞口開放時間タイマにセットされた大入賞口の開放上限時間が消化されたか否かを判別する。   On the other hand, in S1303, when the main CPU 71 determines that the value of the special winning opening winning counter is not equal to or more than “9” (NO in S1303), the main CPU 71 sets the value of the special winning opening time timer to “0”. Is determined (S1304). In this process, the main CPU 71 determines whether or not the opening upper limit time of the special winning opening set in the special winning opening time timer is exhausted.

S1304において、メインCPU71が、大入賞口開放時間タイマの値が「0」でないと判別した場合(S1304がNO判定の場合)、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)に戻す。   In S1304, when the main CPU 71 determines that the value of the special winning opening time timer is not "0" (NO in S1304), the main CPU 71 ends the special winning opening processing, and executes the special processing. The process returns to the symbol control process (see FIG. 123).

S1304において、メインCPU71が、大入賞口開放時間タイマの値が「0」であると判別した場合(S1304がYES判定の場合)、又は、S1303がYES判定の場合、メインCPU71は、大入賞口閉鎖データをセットする(S1305)。   In S1304, if the main CPU 71 determines that the value of the special winning opening time timer is “0” (if S1304 is YES), or if S1303 is YES, the main CPU 71 executes the special winning opening. The closing data is set (S1305).

次いで、メインCPU71は、大当り中であるか否かを判別する(S1306)。S1306において、メインCPU71が、大当り中でないと判別した場合(S1306がNO判定の場合)、メインCPU71は、後述のS1313の処理を行う。   Next, the main CPU 71 determines whether or not a big hit is in progress (S1306). In S1306, when the main CPU 71 determines that it is not a big hit (if S1306 is NO), the main CPU 71 performs the process of S1313 described later.

一方、S1306において、メインCPU71が、大当り中であると判別した場合(S1306がYES判定の場合)、メインCPU71は、所定期間中フラグに「1」をセットする(S1307)。   On the other hand, if the main CPU 71 determines in S1306 that a big hit is occurring (if S1306 is YES), the main CPU 71 sets a flag to “1” during a predetermined period (S1307).

S1307の処理後、又は、S1302がYES判定の場合、メインCPU71は、特定領域に遊技球が通過したことを検知したか否かを判別する(S1308)。すなわち、遊技球がV入賞口356(特定領域)に入ったことをV入賞検出センサ359によって検出したか否かを判別する。   After the processing of S1307, or when S1302 is determined to be YES, the main CPU 71 determines whether or not it has been detected that the game ball has passed the specific area (S1308). That is, it is determined whether or not the V winning detection sensor 359 has detected that the gaming ball has entered the V winning opening 356 (specific area).

S1308において、メインCPU71が、特定領域に遊技球が通過したことを検知したと判別した場合(S1308がYES判定の場合)、メインCPU71は、確変フラグに「1」をセットする(S1309)。   In S1308, if the main CPU 71 determines that the game ball has passed through the specific area (if S1308 is YES), the main CPU 71 sets “1” to the probability change flag (S1309).

一方、メインCPU71が、特定領域に遊技球が通過したことを検知していないと判別した場合(S1308がNO判定の場合)、メインCPU71は、所定期間の終了であるか否かを判別する(S1310)。S1310において、メインCPU71が、所定期間の終了でないと判別した場合(S1310がNO判定の場合)、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)に戻す。   On the other hand, if the main CPU 71 determines that the game ball has not passed through the specific area (if S1308 is NO), the main CPU 71 determines whether or not the predetermined period has ended (S1308). S1310). In S1310, when the main CPU 71 determines that the predetermined period has not ended (when S1310 is NO), the main CPU 71 ends the special winning opening process, and sets the process to a special symbol control process (see FIG. 123). Return to

一方、メインCPU71が、所定期間の終了であると判別した場合(S1310がYES判定の場合)、メインCPU71は、確変フラグに「0」をセットする(S1311)。次いで、メインCPU71は、所定期間中フラグに「0」をセットする(S1312)。すなわち、所定期間が終了する。   On the other hand, if the main CPU 71 determines that the predetermined period has ended (if S1310 is YES), the main CPU 71 sets “0” to the probability change flag (S1311). Next, the main CPU 71 sets the flag to “0” during the predetermined period (S1312). That is, the predetermined period ends.

S1309の処理後、S1311の処理後、又は、S1306がNO判定の場合、メインCPU71は、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上であるか否かを判別する(S1313)。   After the processing of S1309, after the processing of S1311, or in the case of NO determination in S1306, the main CPU 71 determines whether or not the value of the special winning opening number counter is equal to or more than the maximum winning opening number upper limit value (S1313). ).

S1313において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上でないと判別した場合(S1313がNO判定の場合)、メインCPU71は、開放間インターバル表示時間を待ち時間タイマにセットする(S1314)。そして、メインCPU71は、制御状態フラグに、大入賞口内残留球監視処理(S907)を示す値(「05」)をセットする(S1315)。S1315の処理後、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)のS907に戻す。   In S1313, when the main CPU 71 determines that the value of the special winning opening number counter is not equal to or larger than the maximum winning opening number upper limit value (NO in S1313), the main CPU 71 sets the interval display time during opening to the waiting time. The timer is set (S1314). Then, the main CPU 71 sets a value (“05”) indicating the process of monitoring the remaining sphere in the special winning opening (S907) in the control state flag (S1315). After the processing of S1315, the main CPU 71 ends the special winning opening processing, and returns the processing to S907 of the special symbol control processing (see FIG. 123).

なお、変形例11においては、大入賞口内残留球監視処理を所定期間の終了後に実行するように記載したが、これに限定されるものではない。本発明に係る遊技機としては、所定期間の開始と同時に大入賞口内残留球監視処理を行ってもよい。このとき、大入賞口内残留球監視処理は、所定期間よりも長い時間が設定されていることが望ましい。   In addition, in the eleventh modification, it has been described that the processing for monitoring the remaining sphere in the special winning opening is performed after the predetermined period has ended, but the present invention is not limited to this. The gaming machine according to the present invention may perform the processing for monitoring the remaining balls in the special winning opening simultaneously with the start of the predetermined period. At this time, it is desirable that the monitoring process of the remaining balls in the special winning opening is set to a time longer than a predetermined period.

S1313において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数上限値以上であると判別した場合(S1313がYES判定の場合)、メインCPU71は、大当り・小当り終了インターバル表示時間を待ち時間タイマにセットする(S1316)。そして、メインCPU71は、制御状態フラグに、大入賞口再開放待ち時間管理処理を示す値(「06」)をセットする。(S1317)。S1317の処理後、メインCPU71は、大入賞口開放中処理を終了し、処理を特別図柄制御処理(図123参照)のS907に移す。   In S1313, when the main CPU 71 determines that the value of the special winning opening release frequency counter is equal to or more than the maximum winning opening number upper limit value (YES in S1313), the main CPU 71 displays a big hit / small hit end interval display. The time is set in the waiting time timer (S1316). Then, the main CPU 71 sets a value ("06") indicating the special winning opening reopening waiting time management process in the control state flag. (S1317). After the processing of S1317, the main CPU 71 ends the special winning opening processing, and shifts the processing to S907 of the special symbol control processing (see FIG. 123).

<副制御回路の動作説明>
次に、図147〜図149を参照して、変形例11における副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, with reference to FIGS. 147 to 149, the contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 in the modification 11 will be described. The sub control circuit 200 receives various commands transmitted from the main control circuit 70, and performs various processes based on the various commands.

変形例11における副制御回路200の動作は、上述の変形例9における副制御回路200の動作と同様であるため、ここでは、変形例9における副制御回路200の動作(処理)と異なる動作(処理)を説明する。   Since the operation of the sub-control circuit 200 in the modification 11 is the same as the operation of the sub-control circuit 200 in the above-described modification 9, an operation (process) different from the operation (processing) of the sub-control circuit 200 in the modification 9 is described here. The processing will be described.

[オブジェクト生成処理]
はじめに、図147を参照して、アニメーションリクエスト構築処理(図128参照)中のS1001で行うオブジェクト生成処理について説明する。なお、図147は、変形例11におけるオブジェクト生成処理の手順を示すフローチャートである。
[Object generation processing]
First, the object generation processing performed in S1001 during the animation request construction processing (see FIG. 128) will be described with reference to FIG. FIG. 147 is a flowchart illustrating a procedure of an object generation process according to the eleventh modification.

まず、ホスト制御回路210は、電源ON時のオブジェクト生成であるか否かを判別する(S1341)。S1341において、ホスト制御回路210が、電源ON時のオブジェクト生成であると判別した場合(S1341がYES判定の場合)、ホスト制御回路210は、常駐型のオブジェクトを生成する(S1342)。   First, the host control circuit 210 determines whether or not an object is generated when the power is turned on (S1341). In S1341, if the host control circuit 210 determines that the object is to be generated when the power is turned on (YES in S1341), the host control circuit 210 generates a resident object (S1342).

次いで、ホスト制御回路210は、電源ON時のコマンドに基づいてオブジェクトを生成する(S1343)。S1343の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   Next, the host control circuit 210 generates an object based on the power-on command (S1343). After the processing of S1343, the host control circuit 210 ends the object generation processing, and moves to S1002 of the animation request construction processing (see FIG. 128).

S1341において、ホスト制御回路210が、電源ON時のオブジェクト生成でないと判別した場合(S1341がNO判定の場合)、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S1344)。S1344において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S1344がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In step S1341, when the host control circuit 210 determines that the object is not generated when the power is turned on (NO in step S1341), the host control circuit 210 determines whether a command has been received from the main control circuit 70. (S1344). In S1344, when the host control circuit 210 determines that the command has not been received from the main control circuit 70 (in the case of NO determination in S1344), the host control circuit 210 ends the object generation processing and executes the animation request construction processing. The process moves to S1002 (see FIG. 128).

一方、S1344において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S1344がYES判定の場合)、ホスト制御回路210は、V入賞であるか否かを判別する(S1345)。   On the other hand, in S1344, when the host control circuit 210 determines that the command has been received from the main control circuit 70 (in the case of YES determination in S1344), the host control circuit 210 determines whether or not a V winning is achieved (S1344). S1345).

S1345において、ホスト制御回路210が、V入賞であると判別した場合(S1345がYES判定の場合)、ホスト制御回路210は、V入賞時の演出オブジェクトを生成する(S1346)。S1346の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1345, when the host control circuit 210 determines that there is a V winning (S1345 is YES), the host control circuit 210 generates an effect object for the V winning (S1346). After the processing of S1346, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

S1345において、ホスト制御回路210が、V入賞でないと判別した場合(S1345がNO判定の場合)、ホスト制御回路210は、主制御回路70からV入賞口閉鎖コマンドを受信したか否かを判別する(S1347)。V入賞口閉鎖コマンドは、V入賞開閉部357がV入賞口356を閉鎖した場合に主制御回路70から送信される。   In S1345, when the host control circuit 210 determines that it is not a V winning (S1345 is NO), the host control circuit 210 determines whether a V winning opening closing command has been received from the main control circuit 70. (S1347). The V winning opening closing command is transmitted from the main control circuit 70 when the V winning opening / closing section 357 closes the V winning opening 356.

S1347において、ホスト制御回路210が、主制御回路70からV入賞口閉鎖コマンドを受信したと判別した場合(S1347がYES判定の場合)、ホスト制御回路210は、非V入賞時の演出オブジェクトを生成する(S1348)。S1348の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1347, if the host control circuit 210 determines that the V winning opening closing command has been received from the main control circuit 70 (if S1347 is YES), the host control circuit 210 generates a non-V winning effect object. (S1348). After the processing of S1348, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

一方、S1347において、ホスト制御回路210が、主制御回路70からV入賞口閉鎖コマンドを受信してないと判別した場合(S1347がNO判定の場合)、ホスト制御回路210は、必要であれば主制御回路70から送られたコマンドに基づいて、その他の演出オブジェクトを作成する(S1349)。S1349の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   On the other hand, in S1347, when the host control circuit 210 determines that the V winning opening closing command has not been received from the main control circuit 70 (NO in S1347), the host control circuit 210 performs the main Other effect objects are created based on the command sent from the control circuit 70 (S1349). After the processing of S1349, the host control circuit 210 ends the object generation processing, and moves to S1002 of the animation request construction processing (see FIG. 128).

[不要なオブジェクトの破棄処理]
次に、図148を参照して、アニメーションリクエスト構築処理(図128参照)中のS1003で行う不要なオブジェクトの破棄処理について説明する。なお、図148は、変形例11における不要なオブジェクトの破棄処理の手順を示すフローチャートである。
[Destruction processing of unnecessary objects]
Next, with reference to FIG. 148, a description will be given of the unnecessary object discarding processing performed in S1003 during the animation request construction processing (see FIG. 128). FIG. 148 is a flowchart illustrating a procedure of a process of discarding an unnecessary object according to the eleventh modification.

まず、ホスト制御回路210は、V入賞時、又は、非V入賞時の演出オブジェクトを作成したか否かを判別する(S1361)。   First, the host control circuit 210 determines whether or not an effect object has been created at the time of a V winning or a non-V winning (S1361).

S1361において、ホスト制御回路210が、V入賞時、又は、非V入賞時の演出オブジェクトを作成してないと判別した場合(S1361がNO判定の場合)、ホスト制御回路210は、その他の不要なオブジェクトを破棄する(S1362)。S1362の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   If the host control circuit 210 determines in S1361 that a staging object has not been created at the time of a V prize or a non-V prize (when the determination at S1361 is NO), the host control circuit 210 performs other unnecessary operations. The object is destroyed (S1362). After the processing of S1362, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

一方、S1361において、ホスト制御回路210が、V入賞時、又は、非V入賞時の演出オブジェクトを作成したと判別した場合(S1361がYES判定の場合)、ホスト制御回路210は、大当り遊技が終了か否かを判別する(S1363)。S1363において、ホスト制御回路210が、大当り遊技が終了でないと判別した場合(S1363がNO判定の場合)、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   On the other hand, if the host control circuit 210 determines in S1361 that a staging object has been created at the time of V winning or non-V winning (when S1361 is determined to be YES), the host control circuit 210 ends the big hit game It is determined whether or not this is the case (S1363). In S1363, when the host control circuit 210 determines that the big hit game is not completed (NO in S1363), the host control circuit 210 ends the unnecessary object discarding process and performs the animation request construction process (FIG. 128). S1004).

S1363において、ホスト制御回路210が、大当り遊技が終了であると判別した場合(S1363がYES判定の場合)、ホスト制御回路210は、V入賞時、又は、非V入賞時の演出オブジェクトを破棄する(S1364)。S1364の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   In S1363, when the host control circuit 210 determines that the big hit game is over (if S1363 is YES), the host control circuit 210 discards the effect object at the time of V winning or non-V winning. (S1364). After the processing of S1364, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

図149は、変形例10における大当り中のVラウンドのアニメーションリクエストの生成を示す説明図である。
図149に示すように、変形例11では、大当り中のVラウンドが開始されたとき、ホスト制御回路210は、常駐型のオブジェクトによりアニメーションリクエストを生成して、表示装置13の表示領域13aに、V入賞口356の開放を開始する旨を示す画像(映像)が表示される。
FIG. 149 is an explanatory diagram showing generation of a V round animation request during a big hit in the tenth modification.
As shown in FIG. 149, in the modification 11, when the V round during the big hit is started, the host control circuit 210 generates an animation request using a resident object, and displays the animation request in the display area 13 a of the display device 13. An image (video) indicating that opening of the V winning opening 356 is to be started is displayed.

その後、V入賞口356が開放中のとき、ホスト制御回路210は、常駐型のオブジェクトによりアニメーションリクエストを生成して、表示装置13の表示領域13aに、V入賞口356が開放中である旨を示す画像(映像)が表示される。すなわち、V入賞開閉部357がV入賞口356を開放しているときに、常駐型のオブジェクトによりアニメーションリクエストを生成して、V入賞口356が開放中である旨を表示装置13により報知する。   Thereafter, when the V winning opening 356 is open, the host control circuit 210 generates an animation request using a resident object, and displays in the display area 13a of the display device 13 that the V winning opening 356 is open. The displayed image (video) is displayed. That is, when the V winning opening / closing unit 357 opens the V winning opening 356, an animation request is generated by a resident type object, and the display device 13 notifies that the V winning opening 356 is being opened.

その後、V入賞口356が閉鎖され、残留球がV入賞しないことが確認されると、主制御回路70は、ホスト制御回路210(副制御回路200)へV入賞口閉鎖コマンドを送信する。この場合に、非V入賞であれば(V入賞していなければ)、ホスト制御回路210は、非V入賞時の演出オブジェクトを生成し、その非V入賞時の演出オブジェクトによりアニメーションリクエストを生成する。これにより、表示装置13の表示領域13aには、V入賞が失敗した旨を示す画像(映像)が表示される。   Thereafter, when it is confirmed that the V winning opening 356 is closed and the remaining ball does not win V, the main control circuit 70 transmits a V winning opening closing command to the host control circuit 210 (sub-control circuit 200). In this case, if it is a non-V winning (if no V winning), the host control circuit 210 generates an effect object at the time of the non-V winning, and generates an animation request by the effect object at the time of the non-V winning. . As a result, an image (video) indicating that the V prize has failed is displayed in the display area 13a of the display device 13.

例えば、主制御回路70は、V入賞口閉鎖コマンドと共に、V入賞したか否かの情報をホスト制御回路210(副制御回路200)へ送信する。また、主制御回路70は、V入賞口閉鎖コマンドをホスト制御回路210へ送信した後に、V入賞したか否かの情報をホスト制御回路210へ送信してもよい。   For example, the main control circuit 70 transmits to the host control circuit 210 (sub-control circuit 200) information on whether or not a V-win has been achieved, together with a V-winning-hole closing command. The main control circuit 70 may transmit a V winning opening closing command to the host control circuit 210, and then transmit information on whether or not a V winning has been achieved to the host control circuit 210.

一方、V入賞口閉鎖コマンドが送られた場合に、V入賞であれば(V入賞していれば)、ホスト制御回路210は、V入賞時の演出オブジェクトを生成し、そのV入賞時の演出オブジェクトによりアニメーションリクエストを生成する。これにより、表示装置13の表示領域13aには、V入賞が成功した旨を示す画像(映像)が表示される。   On the other hand, when the V winning opening closing command is sent, if the V winning is achieved (if the V winning is achieved), the host control circuit 210 generates an effect object at the time of the V winning and the effect at the time of the V winning. Generate an animation request using the object. As a result, an image (video) indicating that the V winning is successful is displayed in the display area 13a of the display device 13.

このように、変形例11の遊技機では、V入賞口閉鎖コマンドに基づいて演出制御を行うことにより、V入賞開閉部357の動きに合わせた演出表示を実行することができる。その結果、V入賞の成功又は失敗を示す旨の画像(映像)を表示する演出のタイミングに違和感を与えないようにすることができる。   As described above, in the gaming machine of the modification 11, by performing the effect control based on the V winning opening closing command, it is possible to execute the effect display in accordance with the movement of the V winning opening / closing unit 357. As a result, it is possible to prevent a sense of incongruity in the timing of the effect of displaying an image (video) indicating the success or failure of the V winning.

一般的な遊技機では、V入賞検出センサにより遊技球が検出されてV入賞が成功すると、瞬時にV入賞が成功した旨を報知する演出が実行される。一方、V入賞口を閉鎖してから所定時間が経過するまでにV入賞検出センサにより遊技球が検出されなければ、V入賞が失敗したと判別する。そのため、V入賞口を閉鎖してから所定時間が経過した後に、V入賞が失敗した旨を報知する演出が実行される。その結果、一般的な遊技機では、V入賞の成功を示す旨の画像(映像)を表示するタイミングと、V入賞の失敗を示す旨の画像(映像)を表示するタイミングが異なり、遊技者に違和感を与えてしまう。   In a general gaming machine, when a game ball is detected by a V winning detection sensor and the V winning is successful, an effect for instantly informing that the V winning is successful is executed. On the other hand, if no game ball is detected by the V winning detection sensor until a predetermined time has elapsed since the closing of the V winning opening, it is determined that the V winning has failed. For this reason, after a predetermined time has passed since the closing of the V winning opening, an effect for notifying that the V winning has failed is executed. As a result, in a general gaming machine, the timing of displaying an image (video) indicating the success of the V prize is different from the timing of displaying the image (video) indicating the failure of the V prize. It gives a sense of incongruity.

しかし、変形例11の遊技機では、V入賞開閉部357によるV入賞口356の開閉に合せてコマンドを送信する。そして、V入賞の成功時の画像(映像)を表示する演出と、V入賞の失敗時の画像(映像)を表示する演出を、同じタイミング(V入賞口356の開閉のタイミング)に合わせてオブジェクトを生成する。これにより、V入賞(成功)時と非V入賞(失敗)時における演出の画像(映像)を表示するタイミングに違和感が生じないようにすることができる。   However, in the gaming machine of the modification 11, the command is transmitted in accordance with the opening and closing of the V winning opening 356 by the V winning opening / closing section 357. Then, the effect of displaying the image (video) when the V-prize is successful and the effect of displaying the image (video) when the V-prize fails are synchronized with the same timing (timing of opening and closing the V-prize opening 356). Generate Thereby, it is possible to prevent a sense of incongruity from occurring at the timing of displaying the effect image (video) at the time of the V winning (success) and the non-V winning (failure).

また、変形例11の遊技機では、遊技球がV入賞口356を通過しなかった場合の演出を非V入賞時の演出オブジェクトに基づいて生成する。これにより、V入賞時の演出オブジェクト、大当り用の常駐型のオブジェクト、非V入賞時の演出オブジェクトに分けて開発を行うことができるため、処理の管理が簡便になり開発工数の削減を図ることができる。   In the gaming machine of Modification 11, an effect when a game ball does not pass through the V winning opening 356 is generated based on an effect object at the time of non-V winning. As a result, the development object can be divided into the production object at the time of the V winning, the resident type object for the big hit, and the production object at the time of the non-V winning, so that the management of the process is simplified and the development man-hour is reduced. Can be.

[変形例12]
変形例12は、上述の変形例11と同様の構成を有しており、異なる点は、主制御回路が副御回路に非V入賞コマンドを送信し、副制御回路が非V入賞コマンドに基づいて非V入賞時の演出オブジェクトを生成する点である。そこで、ここでは、変形例12に係る主制御処理及び副御回路の動作について説明し、変形例11にと同じ構成及び動作については、説明を省略する。
[Modification 12]
Modified Example 12 has the same configuration as Modified Example 11 described above, except that the main control circuit transmits a non-V winning command to the sub-control circuit, and the sub-control circuit transmits the non-V winning command based on the non-V winning command. Is to generate an effect object at the time of non-V winning. Thus, here, the main control processing and the operation of the sub-control circuit according to the twelfth modification will be described, and the description of the same configuration and operation as the modification 11 will be omitted.

図150は、変形例12における大当り中のVラウンドのアニメーションリクエストの生成を示す説明図である。
図150に示すように、変形例12では、大当り中のVラウンドが開始されたとき、ホスト制御回路210は、常駐型のオブジェクトによりアニメーションリクエストを生成して、表示装置13の表示領域13aに、V入賞口356の開放を開始する旨を示す画像(映像)が表示される。
FIG. 150 is an explanatory diagram showing generation of an animation request for a V round during a big hit in the twelfth modification.
As illustrated in FIG. 150, in the twelfth modification, when the V round during the big hit is started, the host control circuit 210 generates an animation request using a resident object, and displays the animation request in the display area 13 a of the display device 13. An image (video) indicating that opening of the V winning opening 356 is to be started is displayed.

その後、V入賞口356が開放中のとき、ホスト制御回路210は、常駐型のオブジェクトによりアニメーションリクエストを生成して、表示装置13の表示領域13aに、V入賞口356が開放中である旨を示す画像(映像)が表示される。すなわち、V入賞開閉部357がV入賞口356を開放しているときに、常駐型のオブジェクトによりアニメーションリクエストを生成して、V入賞口356が開放中である旨を表示装置13により報知する。   Thereafter, when the V winning opening 356 is open, the host control circuit 210 generates an animation request using a resident object, and displays in the display area 13a of the display device 13 that the V winning opening 356 is open. The displayed image (video) is displayed. That is, when the V winning opening / closing unit 357 opens the V winning opening 356, an animation request is generated by a resident type object, and the display device 13 notifies that the V winning opening 356 is being opened.

次いで、V入賞口356が閉鎖されると、主制御回路70は、ホスト制御回路210(副制御回路200)へV入賞口閉鎖コマンドを送る。ホスト制御回路210は、V入賞口閉鎖コマンドを受信すると、V入賞口閉鎖時の演出オブジェクトを生成し、そのV入賞口閉鎖時の演出オブジェクトによりアニメーションリクエストを生成する。これにより、表示装置13の表示領域13aには、V入賞口が閉鎖した旨を示す画像(映像)が表示される。   Next, when the V winning port 356 is closed, the main control circuit 70 sends a V winning port closing command to the host control circuit 210 (sub-control circuit 200). Upon receiving the V winning opening closing command, the host control circuit 210 generates an effect object when the V winning opening is closed, and generates an animation request using the rendering object when the V winning opening is closed. Accordingly, an image (video) indicating that the V winning opening has been closed is displayed in the display area 13a of the display device 13.

その後、第2大入賞口354へ入賞した遊技球が全て排出口355から排出された場合に、主制御回路70は、ホスト制御回路210(副制御回路200)へ非V入賞コマンドを送信する。すなわち、大当り中のVラウンドにおいて、第2大入賞口354の大入賞検出センサ358aで検出した遊技球の全てが大入賞口排出センサ358bで検出されると、ホスト制御回路210(副制御回路200)に対して非V入賞コマンドが送信される。   Thereafter, when all the game balls that have won the second large winning opening 354 are discharged from the discharging opening 355, the main control circuit 70 transmits a non-V winning command to the host control circuit 210 (the sub control circuit 200). That is, in the V round during the big hit, when all of the game balls detected by the special winning detection sensor 358a of the second special winning opening 354 are detected by the special winning opening discharge sensor 358b, the host control circuit 210 (the sub control circuit 200). ) Is transmitted.

ホスト制御回路210は、非V入賞コマンドを受信すると、ホスト制御回路210は、非V入賞時の演出オブジェクトを生成し、その非V入賞時の演出オブジェクトによりアニメーションリクエストを生成する。これにより、表示装置13の表示領域13aには、V入賞が失敗した旨を示す画像(映像)が表示される。   When the host control circuit 210 receives the non-V winning command, the host control circuit 210 generates a non-V winning effect object, and generates an animation request using the non-V winning effect object. As a result, an image (video) indicating that the V prize has failed is displayed in the display area 13a of the display device 13.

なお、大当り中のVラウンドにおいて、V入賞した場合は、ホスト制御回路210は、V入賞時の演出オブジェクトを生成し、そのV入賞時の演出オブジェクトによりアニメーションリクエストを生成する。これにより、表示装置13の表示領域13aには、V入賞が成功した旨を示す画像(映像)が表示される。   Note that, in the case of a V prize in the V round during the big hit, the host control circuit 210 generates an effect object at the time of the V prize, and generates an animation request using the effect object at the time of the V prize. As a result, an image (video) indicating that the V winning is successful is displayed in the display area 13a of the display device 13.

このように、変形例12では、V入賞口閉鎖コマンドに基づいて演出制御を行うことにより、V入賞開閉部357の動きに合わせた演出表示を実行することができる。その結果、V入賞の成功又は失敗を示す旨の画像(映像)を表示する演出のタイミングに違和感を与えないようにすることができる。   As described above, in the twelfth modification, the effect display is performed in accordance with the movement of the V-winning opening / closing unit 357 by performing the effect control based on the V winning opening closing command. As a result, it is possible to prevent a sense of incongruity in the timing of the effect of displaying an image (video) indicating the success or failure of the V winning.

[変形例13]
大入賞口の構成は、上記実施形態及び変形例9〜12で説明したものに限定されない。例えば、大入賞口にV入賞口及び保留装置を設けた構成にしてもよい。変形例13では、その一構成例を説明する。
[Modification 13]
The configuration of the special winning opening is not limited to those described in the above embodiment and Modifications 9 to 12. For example, a configuration in which a V winning port and a holding device are provided in the special winning port may be employed. In a thirteenth modification, one configuration example will be described.

変形例13に係るパチンコ遊技機は、第1大入賞口53(図4参照)と、第2大入賞口454とを有している。第2大入賞口454は、第1大入賞口53の上方に配置される。第2大入賞口454は、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ454a(図151参照)と、シャッタを駆動させるソレノイドアクチュエータ(不図示)とを有する。   The pachinko gaming machine according to the thirteenth modification has a first special winning opening 53 (see FIG. 4) and a second special winning opening 454. The second special winning opening 454 is arranged above the first special winning opening 53. The second special winning opening 454 is a so-called attacker-type opening / closing device, and has a shutter 454a (see FIG. 151) that can be opened and closed, and a solenoid actuator (not shown) that drives the shutter.

図151は、第2大入賞口454の内部構造を模式的に示す側面図である。
図151に示すように、第2大入賞口454には、排出口461,462と、V入賞口463と、V入賞開閉部464と、保留装置465が設けられている。V入賞口463は、本発明に係る特定の領域の第2具体例を示すものであり、V入賞開閉部464は、本発明に係る通過制御手段の第2具体例を示す。
FIG. 151 is a side view schematically showing the internal structure of the second special winning opening 454.
As shown in FIG. 151, the second large winning opening 454 is provided with outlets 461 and 462, a V winning opening 463, a V winning opening / closing section 464, and a holding device 465. The V winning opening 463 indicates a second specific example of the specific area according to the present invention, and the V winning opening / closing section 464 indicates a second specific example of the passage control means according to the present invention.

排出口461,462及びV入賞口463は、シャッタ454aの下方に配置されており、前側から排出口461、排出口462、V入賞口463の順で並んでいる。第2大入賞口454に入賞した遊技球は、排出口461,462又はV入賞口463を通過後、不図示の回収部に導かれる。   The outlets 461 and 462 and the V winning opening 463 are arranged below the shutter 454a, and are arranged in the order of the discharging opening 461, the discharging opening 462, and the V winning opening 463 from the front side. The game ball that has won the second big winning opening 454 is guided to a collection unit (not shown) after passing through the discharging openings 461, 462 or the V winning opening 463.

V入賞開閉部464は、V入賞口463を開閉可能なシャッタであり、例えば「Vベロ」と呼称されている。V入賞口463は、V入賞開閉部464が開いている状態(開放状態)のときに遊技球を受け入れ、V入賞開閉部464が閉じている状態(閉鎖状態)のときには遊技球を受け入れない。   The V winning opening / closing section 464 is a shutter that can open and close the V winning opening 463, and is called, for example, “V tongue”. The V winning opening 463 accepts a game ball when the V winning / opening section 464 is open (open state), and does not accept a game ball when the V winning / opening section 464 is closed (closed state).

保留装置465は、排出口462の上方に配置されている。この保留装置465は、上面が開口された箱状に形成されており、第2大入賞口454に入賞した遊技球を1個保持可能な大きさに設定されている。また、保留装置465は、水平方向に延びる軸を中心に回動可能に構成されており、保持した遊技球を下方に落とす。このとき、V入賞開閉部464によりV入賞口463が開いている状態(開放状態)であれば、保持していた遊技球がV入賞口463へ進入する。   The holding device 465 is arranged above the outlet 462. The holding device 465 is formed in a box shape with an open upper surface, and is set to have a size capable of holding one game ball that has won the second big winning opening 454. Further, the holding device 465 is configured to be rotatable around an axis extending in the horizontal direction, and drops the held game balls downward. At this time, if the V winning opening 463 is open (open state) by the V winning opening / closing section 464, the held game balls enter the V winning opening 463.

また、第2大入賞口454には、大入賞検出センサ471と、大入賞口排出センサ472a,472bと、V入賞検出センサ473とが設けられている。大入賞検出センサ471は、シャッタ454aと排出口461,462及びV入賞口463との間に配置されており、第2大入賞口454に入った遊技球を検出する。   The second special winning opening 454 is provided with a special winning detection sensor 471, special winning opening discharge sensors 472a and 472b, and a V winning detection sensor 473. The special winning detection sensor 471 is disposed between the shutter 454a and the outlets 461, 462 and the V winning opening 463, and detects a game ball that has entered the second special winning opening 454.

大入賞口排出センサ472a,472bは、大入賞検出センサ471と排出口461,462との間に配置されており、第2大入賞口454に入ってV入賞口463に入らずに排出される遊技球を検出する。また、V入賞検出センサ473は、V入賞口463に設けられており、V入賞口463に入った遊技球を検出する。以下では、遊技球がV入賞口463に入ること又は通過することもまた、「V入賞」という。   The special winning opening discharge sensors 472a and 472b are arranged between the special winning detection sensor 471 and the discharge openings 461 and 462, and enter the second special winning opening 454 and are discharged without entering the V winning opening 463. Game balls are detected. The V winning detection sensor 473 is provided in the V winning opening 463, and detects a game ball that has entered the V winning opening 463. Hereinafter, the entry or passage of a game ball into the V winning opening 463 is also referred to as “V winning”.

変形例13では、変形例9〜12と同様に、大当りの判断処理において、メインCPU71が、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」のいずれに当選したか判断(決定)する。そして、「大当り」として、「V入賞が可能な大当り」と「V入賞が不可能な大当り」とを設けている。また、「小当り」として、「V入賞が可能な小当り」と「V入賞が不可能な小当り」とを設けている。例えば、シャッタ454aとV入賞開閉部464の開放態様によって、「V入賞が可能な大当り」、「V入賞が不可能な大当り」、「V入賞が可能な小当り」及び「V入賞が不可能な小当り」とを制御してもよい。   In the thirteenth modification, as in the ninth to twelfth modifications, in the big hit determination process, the main CPU 71 determines “big hit”, “small hit” by lottery based on the big hit determination random number acquired at the time of starting opening winning. It is determined (determined) which of the following and “losing” has been won. As the "big hit", a "big hit where a V winning is possible" and a "big hit where a V winning is impossible" are provided. As the "small hits", "small hits in which a V prize is possible" and "small hits in which a V prize is impossible" are provided. For example, depending on the opening mode of the shutter 454a and the V winning / opening opening / closing section 464, “V-winning jackpot”, “V-winning impossible jackpot”, “V-winning possible small hit”, and “V-winning is impossible” May be controlled.

また、変形例13では、変形例9〜12と同様に、大当り遊技状態において遊技球がV入賞すると、大当り遊技状態が終了した後に、遊技状態を確変遊技状態へ移行することが決定される。そして、小当り遊技状態において遊技球がV入賞すると、大当り遊技状態への移行が決定される。すなわち、「大当り」が決定される。   In addition, in Modification Example 13, similarly to Modification Examples 9 to 12, when the game ball wins in the big hit game state, it is determined that the game state is shifted to the certain change game state after the big hit game state ends. When the game ball wins in the small hitting game state, the transition to the big hitting game state is determined. That is, "big hit" is determined.

<主制御回路の動作説明>
変形例13における主制御回路70の動作は、上述の変形例10における主制御回路70の動作と同じであるため、ここでは、変形例13における主制御回路70の動作(処理)の説明を省略する。
<Description of operation of main control circuit>
Since the operation of the main control circuit 70 in Modification 13 is the same as the operation of the main control circuit 70 in Modification 10, the description of the operation (processing) of the main control circuit 70 in Modification 13 is omitted here. I do.

<副制御回路の動作説明>
次に、図152〜図154を参照して、変形例13における副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, with reference to FIGS. 152 to 154, the contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 in the modification 13 will be described. The sub control circuit 200 receives various commands transmitted from the main control circuit 70, and performs various processes based on the various commands.

変形例13における副制御回路200の動作は、上述の変形例10における副制御回路200の動作と同様であるため、ここでは、変形例10における副制御回路200の動作(処理)と異なる動作(処理)を説明する。   The operation of the sub-control circuit 200 according to the thirteenth modification is the same as the operation of the sub-control circuit 200 according to the tenth modification described above. The processing will be described.

[オブジェクト生成処理]
はじめに、図152を参照して、アニメーションリクエスト構築処理(図128参照)中のS1001で行うオブジェクト生成処理について説明する。なお、図152は、変形例13におけるオブジェクト生成処理の手順を示すフローチャートである。
[Object generation processing]
First, the object generation processing performed in S1001 during the animation request construction processing (see FIG. 128) will be described with reference to FIG. FIG. 152 is a flowchart illustrating the procedure of the object generation process according to the thirteenth modification.

まず、ホスト制御回路210は、電源ON時のオブジェクト生成であるか否かを判別する(S1401)。S1401において、ホスト制御回路210が、電源ON時のオブジェクト生成であると判別した場合(S1401がYES判定の場合)、ホスト制御回路210は、常駐型のオブジェクトを生成する(S1402)。   First, the host control circuit 210 determines whether or not an object is generated when the power is turned on (S1401). In S1401, when the host control circuit 210 determines that the object is to be generated when the power is turned on (YES in S1401), the host control circuit 210 generates a resident object (S1402).

次いで、ホスト制御回路210は、電源ON時のコマンドに基づいてオブジェクトを生成する(S1403)。S1403の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   Next, the host control circuit 210 generates an object based on the power-on command (S1403). After the processing of S1403, the host control circuit 210 ends the object generation processing, and moves to S1002 of the animation request construction processing (see FIG. 128).

S1401において、ホスト制御回路210が、電源ON時のオブジェクト生成でないと判別した場合(S1401がNO判定の場合)、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S1404)。S1404において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S1404がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   If the host control circuit 210 determines in step S1401 that the object is not to be generated when the power is turned on (NO in step S1401), the host control circuit 210 determines whether a command has been received from the main control circuit 70. (S1404). In S1404, when the host control circuit 210 determines that the command has not been received from the main control circuit 70 (NO in S1404), the host control circuit 210 ends the object generation processing and executes the animation request construction processing. The process moves to S1002 (see FIG. 128).

一方、S1404において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S1404がYES判定の場合)、ホスト制御回路210は、保留装置解除コマンドを受信したか否かを判別する(S1405)。   On the other hand, in S1404, when the host control circuit 210 determines that the command has been received from the main control circuit 70 (in the case of YES determination in S1404), the host control circuit 210 determines whether or not the hold device release command has been received. It is determined (S1405).

S1405において、ホスト制御回路210が、保留装置解除コマンドを受信してないと判別した場合(S1405がNO判定の場合)、ホスト制御回路210は、必要であれば主制御回路70から送られたコマンドに基づいて、その他の演出オブジェクトを作成する(S1406)。S1406の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1405, when the host control circuit 210 determines that the hold device release command has not been received (NO in S1405), the host control circuit 210 transmits the command transmitted from the main control circuit 70 if necessary. Based on the above, other effect objects are created (S1406). After the processing of S1406, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

S1405において、ホスト制御回路210が、保留装置解除コマンドを受信したと判別した場合(S1405がYES判定の場合)、ホスト制御回路210は、所定期間(後述のV入賞可能期間)内にV入賞コマンドを受信したか否かを判別する(S1407)。   In S1405, when the host control circuit 210 determines that the hold device release command has been received (YES in S1405), the host control circuit 210 determines whether or not the V winning command has been received within a predetermined period (a V winning possible period described later). Is determined (S1407).

S1407において、ホスト制御回路210が、所定期間内にV入賞コマンドを受信したと判別した場合(S1407がYES判定の場合)、ホスト制御回路210は、V入賞時の演出オブジェクトを生成する(S1408)。S1408の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1407, when the host control circuit 210 determines that the V winning command has been received within the predetermined period (when S1407 is YES), the host control circuit 210 generates an effect object at the time of V winning (S1408). . After the processing of S1408, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

S1407において、ホスト制御回路210が、所定期間内にV入賞コマンドを受信してないと判別した場合(S1407がNO判定の場合)、ホスト制御回路210は、非V入賞時の演出オブジェクトを生成する(S1409)。   In S1407, when the host control circuit 210 determines that the V winning command has not been received within the predetermined period (in the case of NO determination in S1407), the host control circuit 210 generates a non-V winning effect object. (S1409).

次いで、ホスト制御回路210は、所定期間の経過後にV入賞コマンドを受信したか否かを判別する(S1410)。S1410において、ホスト制御回路210が、所定期間の経過後にV入賞コマンドを受信してないと判別した場合(S1410がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   Next, the host control circuit 210 determines whether or not a V winning command has been received after a predetermined period has elapsed (S1410). In S1410, when the host control circuit 210 determines that the V winning command has not been received after the elapse of the predetermined period (when S1410 is NO), the host control circuit 210 ends the object generation processing and returns the animation request. The process moves to S1002 of the construction process (see FIG. 128).

一方、S1410において、ホスト制御回路210が、所定期間の経過後にV入賞コマンドを受信したと判別した場合(S1410がYES判定の場合)、ホスト制御回路210は、エラー報知用のアニメーションコマンドを生成するためのフラグを設定する(S1411)。すなわち、エラー報知用のアニメーションコマンドを生成するためのフラグに「1」をセットする。S1411の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   On the other hand, in S1410, when the host control circuit 210 determines that the V winning command has been received after the elapse of the predetermined period (when S1410 is YES), the host control circuit 210 generates an animation command for error notification. Is set (S1411). That is, "1" is set to a flag for generating an animation command for error notification. After the processing of S1411, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

エラー報知用のアニメーションコマンドを生成するためのフラグは、電源のオン・オフを行うことでリセットされる。また、このフラグに「1」がセットされると、ホスト制御回路210は、エラー報知用の演出オブジェクト(第3の処理情報)を生成する。そして、エラー報知用の演出オブジェクトを生成されると、エラー報知用のアニメーションコマンドを生成するためのフラグに「0」がセットされる。   The flag for generating the animation command for error notification is reset by turning on / off the power. When this flag is set to “1”, the host control circuit 210 generates a rendering object (third processing information) for error notification. Then, when an effect object for error notification is generated, “0” is set to a flag for generating an animation command for error notification.

[不要なオブジェクトの破棄処理]
次に、図153を参照して、アニメーションリクエスト構築処理(図128参照)中のS1003で行う不要なオブジェクトの破棄処理について説明する。なお、図153は、変形例13における不要なオブジェクトの破棄処理の手順を示すフローチャートである。
[Destruction processing of unnecessary objects]
Next, with reference to FIG. 153, the unnecessary object discarding process performed in S1003 during the animation request construction process (see FIG. 128) will be described. FIG. 153 is a flowchart illustrating a procedure of a process of discarding an unnecessary object according to the thirteenth modification.

まず、ホスト制御回路210は、V入賞時、又は、非V入賞時の演出オブジェクトを作成したか否かを判別する(S1421)。   First, the host control circuit 210 determines whether or not an effect object has been created at the time of a V winning or a non-V winning (S1421).

S1421において、ホスト制御回路210が、V入賞時、又は、非V入賞時の演出オブジェクトを作成してないと判別した場合(S1421がNO判定の場合)、ホスト制御回路210は、その他の不要なオブジェクトを破棄する(S1422)。S1422の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   If the host control circuit 210 determines in S1421 that a staging object has not been created at the time of a V winning or non-V winning (when S1421 is determined to be NO), the host control circuit 210 proceeds with other unnecessary processing. The object is discarded (S1422). After the processing of S1422, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

一方、S1421において、ホスト制御回路210が、V入賞時、又は、非V入賞時の演出オブジェクトを作成したと判別した場合(S1421がYES判定の場合)、ホスト制御回路210は、小当たり遊技、又は、大当り遊技が終了か否かを判別する(S1423)。S1423において、ホスト制御回路210が、小当たり遊技、又は、大当り遊技が終了でないと判別した場合(S1423がNO判定の場合)、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   On the other hand, if the host control circuit 210 determines in S1421 that a staging object has been created at the time of a V prize or a non-V prize (when the determination at S1421 is YES), the host control circuit 210 proceeds to Or, it is determined whether or not the big hit game is finished (S1423). In S1423, when the host control circuit 210 determines that the small hit game or the big hit game is not ended (NO in S1423), the host control circuit 210 ends the unnecessary object discarding process and performs the animation. The process moves to S1004 of the request construction process (see FIG. 128).

S1423において、ホスト制御回路210が、小当たり遊技、又は、大当り遊技が終了であると判別した場合(S1423がYES判定の場合)、ホスト制御回路210は、V入賞時の演出オブジェクトを破棄する(S1424)。S1424の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   In S1423, when the host control circuit 210 determines that the small hit game or the big hit game has ended (if S1423 is YES), the host control circuit 210 discards the effect object at the time of the V winning (S1423). S1424). After the processing of S1424, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

図154は、変形例13における大当り中のVラウンドのアニメーションリクエストの生成を示す説明図である。
図154に示すように、変形例13では、大当り中のVラウンドが開始されると、第2大入賞口454に入賞した遊技球の1つが保留装置465に保留(保持される)。その後、遊技球が保留装置465の保留から開放される(保留解除)。すなわち、保留装置465が回動して保持していた遊技球を下方に落とす。
FIG. 154 is an explanatory diagram showing generation of a V round animation request during a big hit in the thirteenth modification.
As shown in FIG. 154, in the thirteenth modification, when the V round during the big hit is started, one of the game balls that has won the second big winning opening 454 is held (held) in the holding device 465. Thereafter, the game ball is released from the holding of the holding device 465 (hold release). That is, the holding device 465 rotates and holds the game ball that has been held down.

保留解除から一定時間が経過するまでに、保持されていた遊技球がV入賞口463を通過、すなわち、V入賞した場合に、ホスト制御回路210は、V入賞時の演出オブジェクトを生成し、そのV入賞時の演出オブジェクトによりアニメーションリクエストを生成する。これにより、表示装置13の表示領域13aには、V入賞が成功した旨を示す画像(映像)が表示される。   When a held game ball passes through the V winning opening 463 until a predetermined time has elapsed from the release of the hold, that is, when the player wins a V, the host control circuit 210 generates an effect object at the time of the V winning, and An animation request is generated by the effect object at the time of the V winning. As a result, an image (video) indicating that the V winning is successful is displayed in the display area 13a of the display device 13.

一方、保留解除から一定時間が経過するまでに、保持されていた遊技球がV入賞口463を通過しない、すなわち、V入賞しなかった場合に、ホスト制御回路210は、非V入賞時の演出オブジェクトを生成し、そのV入賞時の演出オブジェクトによりアニメーションリクエストを生成する。これにより、表示装置13の表示領域13aには、V入賞が失敗した旨を示す画像(映像)が表示される。   On the other hand, if the held game ball does not pass through the V winning opening 463 until a predetermined time has elapsed from the release of the hold, that is, if no V winning has been achieved, the host control circuit 210 performs an effect at the time of non-V winning. An object is generated, and an animation request is generated by the effect object at the time of the V winning. As a result, an image (video) indicating that the V prize has failed is displayed in the display area 13a of the display device 13.

なお、保留装置465に保持されていた遊技球をV入賞口463へ導くV入賞開閉部464は、常時一定の開閉動作を行っている。したがって、保留解除のタイミングによって、V入賞又は非V入賞が決定する。   The V winning opening / closing section 464 for guiding the game balls held in the holding device 465 to the V winning opening 463 always performs a constant opening / closing operation. Therefore, V winning or non-V winning is determined depending on the timing of releasing the hold.

また、一定時間とは、V入賞するまでにかかる最長時間であり、保留装置に異常がない限りV入賞すると考えられる時間である。したがって、保留解除から所定期間が経過しても、V入賞検出センサ473が遊技球を検出しなければ、非V入賞であると判断することができる。   Further, the certain time is the longest time it takes to win a V, and is a time considered to win a V unless there is an abnormality in the holding device. Therefore, if the V winning detection sensor 473 does not detect a game ball even after a predetermined period has elapsed from the hold release, it can be determined that a non-V winning has occurred.

変形例13の遊技機では、上述した変形例9の遊技機と同様の効果を得ることができる。すなわち、変形例13の遊技機においても、遊技球がV入賞口463を通過しない場合は、V入賞時の演出オブジェクトを生成せずに演出開始の処理を行うことができる。また、演出開始要求を生成する処理内の条件分岐の必要が無くなり、処理の管理が容易になると共に、条件分岐先の記憶領域を確保する必要が無くなる。
そして、このような管理処理を行うことにより、記憶領域を有効に活用することができる。また、V入賞時の演出オブジェクトと大当り用の常駐型のオブジェクトに分けて開発を行うことができるため、処理の管理が簡便になり開発工数の削減を図ることができる。
In the gaming machine of Modification 13, the same effects as those of the gaming machine of Modification 9 described above can be obtained. That is, also in the gaming machine of Modified Example 13, when the game ball does not pass through the V winning opening 463, the process of starting the effect can be performed without generating the effect object at the time of the V winning. In addition, there is no need for conditional branching in the processing for generating the production start request, which facilitates management of the processing and eliminates the need to secure a storage area for the conditional branching destination.
By performing such management processing, the storage area can be effectively used. Further, since the development can be performed separately for the effect object at the time of the V prize and the resident type object for the big hit, the management of the processing can be simplified and the number of development steps can be reduced.

[変形例14]
変形例14は、上述の変形例13と同様の構成を有しており、異なる点は、副制御回路の動作である。そこで、ここでは、変形例14に係る副御回路の動作について説明し、変形例13にと同じ構成及び動作については、説明を省略する。
[Modification 14]
Modification 14 has the same configuration as Modification 13 described above, except for the operation of the sub-control circuit. Thus, here, the operation of the sub control circuit according to the modification 14 will be described, and the description of the same configuration and operation as the modification 13 will be omitted.

<副制御回路の動作説明>
次に、図155及び図156を参照して、変形例14における副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, with reference to FIGS. 155 and 156, the contents of various processes executed by various control circuits in the sub-substrate 202 of the sub-control circuit 200 in Modification 14 will be described. The sub control circuit 200 receives various commands transmitted from the main control circuit 70, and performs various processes based on the various commands.

変形例14における副制御回路200の動作は、上述の変形例13における副制御回路200の動作と同様であるため、ここでは、変形例13における副制御回路200の動作(処理)と異なる動作(処理)を説明する。   Since the operation of the sub-control circuit 200 in the modification 14 is the same as the operation of the sub-control circuit 200 in the above-described modification 13, an operation (process) different from the operation (processing) of the sub-control circuit 200 in the modification 13 is described here. The processing will be described.

[オブジェクト生成処理]
はじめに、図155を参照して、アニメーションリクエスト構築処理(図128参照)中のS1001で行うオブジェクト生成処理について説明する。なお、図155は、変形例14におけるオブジェクト生成処理の手順を示すフローチャートである。
[Object generation processing]
First, the object generation processing performed in S1001 during the animation request construction processing (see FIG. 128) will be described with reference to FIG. FIG. 155 is a flowchart illustrating the procedure of the object generation process in the modification 14.

まず、ホスト制御回路210は、電源ON時のオブジェクト生成であるか否かを判別する(S1501)。S1501において、ホスト制御回路210が、電源ON時のオブジェクト生成であると判別した場合(S1501がYES判定の場合)、ホスト制御回路210は、常駐型のオブジェクトを生成する(S1502)。   First, the host control circuit 210 determines whether or not an object is generated when the power is turned on (S1501). When the host control circuit 210 determines in S1501 that the object is to be generated when the power is turned on (YES in S1501), the host control circuit 210 generates a resident object (S1502).

次いで、ホスト制御回路210は、電源ON時のコマンドに基づいてオブジェクトを生成する(S1503)。S1503の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   Next, the host control circuit 210 generates an object based on the power-on command (S1503). After the processing of S1503, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

S1501において、ホスト制御回路210が、電源ON時のオブジェクト生成でないと判別した場合(S1501がNO判定の場合)、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S1504)。S1504において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S1504がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   If the host control circuit 210 determines in step S1501 that the object is not to be generated when the power is turned on (NO in step S1501), the host control circuit 210 determines whether a command has been received from the main control circuit 70. (S1504). In step S1504, when the host control circuit 210 determines that the command has not been received from the main control circuit 70 (NO in step S1504), the host control circuit 210 ends the object generation processing and executes the animation request construction processing. The process moves to S1002 (see FIG. 128).

一方、S1504において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S1504がYES判定の場合)、ホスト制御回路210は、保留装置解除コマンドを受信したか否かを判別する(S1505)。   On the other hand, in S1504, when the host control circuit 210 determines that the command has been received from the main control circuit 70 (in the case of YES determination in S1504), the host control circuit 210 determines whether or not the hold device release command has been received. It is determined (S1505).

S1505において、ホスト制御回路210が、保留装置解除コマンドを受信してないと判別した場合(S1505がNO判定の場合)、ホスト制御回路210は、必要であれば主制御回路70から送られたコマンドに基づいて、その他の演出オブジェクトを作成する(S1506)。S1506の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1505, when the host control circuit 210 determines that the hold device release command has not been received (NO in S1505), the host control circuit 210 transmits the command transmitted from the main control circuit 70 if necessary. , And other effect objects are created (S1506). After the processing of S1506, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

S1505において、ホスト制御回路210が、保留装置解除コマンドを受信したと判別した場合(S1505がYES判定の場合)、ホスト制御回路210は、所定期間内にV入賞コマンドを受信したか否かを判別する(S1507)。   In S1505, when the host control circuit 210 determines that the hold device release command has been received (YES in S1505), the host control circuit 210 determines whether or not the V winning command has been received within a predetermined period. (S1507).

S1507において、ホスト制御回路210が、所定期間内にV入賞コマンドを受信したと判別した場合(S1507がYES判定の場合)、ホスト制御回路210は、V入賞時の演出オブジェクトを生成する(S1508)。S1508の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   In S1507, when the host control circuit 210 determines that the V prize command has been received within the predetermined period (when S1507 is YES), the host control circuit 210 generates an effect object for the V prize (S1508). . After the processing in S1508, the host control circuit 210 ends the object generation processing and moves to S1002 of the animation request construction processing (see FIG. 128).

S1507において、ホスト制御回路210が、所定期間内にV入賞コマンドを受信してないと判別した場合(S1507がNO判定の場合)、ホスト制御回路210は、非V入賞時の演出オブジェクトを生成する(S1509)。   In S1507, when the host control circuit 210 determines that the V winning command has not been received within the predetermined period (when S1507 is NO), the host control circuit 210 generates a non-V winning effect object. (S1509).

次いで、ホスト制御回路210は、所定期間の経過後にV入賞コマンドを受信したか否かを判別する(S1510)。S1510において、ホスト制御回路210が、所定期間の経過後にV入賞コマンドを受信してないと判別した場合(S1510がNO判定の場合)、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   Next, the host control circuit 210 determines whether or not a V winning command has been received after a predetermined period has elapsed (S1510). In S1510, when the host control circuit 210 determines that the V winning command has not been received after the elapse of the predetermined period (when S1510 is NO), the host control circuit 210 ends the object generation processing and returns the animation request. The process moves to S1002 of the construction process (see FIG. 128).

一方、S1510において、ホスト制御回路210が、所定期間の経過後にV入賞コマンドを受信したと判別した場合(S1510がYES判定の場合)、ホスト制御回路210は、エラー報知用の演出オブジェクトを生成する(S1511)。S11511の処理後、ホスト制御回路210は、オブジェクト生成処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1002に移す。   On the other hand, in S1510, when the host control circuit 210 determines that the V winning command has been received after the elapse of the predetermined period (if S1510 is YES), the host control circuit 210 generates an effect object for error notification. (S1511). After the processing of S11511, the host control circuit 210 ends the object generation processing, and proceeds to S1002 of the animation request construction processing (see FIG. 128).

[不要なオブジェクトの破棄処理]
次に、図156を参照して、アニメーションリクエスト構築処理(図128参照)中のS1003で行う不要なオブジェクトの破棄処理について説明する。なお、図156は、変形例14における不要なオブジェクトの破棄処理の手順を示すフローチャートである。
[Destruction processing of unnecessary objects]
Next, with reference to FIG. 156, a description will be given of the unnecessary object discarding processing performed in S1003 during the animation request construction processing (see FIG. 128). FIG. 156 is a flowchart illustrating a procedure of a process of discarding an unnecessary object in the modification 14.

まず、ホスト制御回路210は、エラーが解除されたか否かを判別する(S1521)。S1521において、ホスト制御回路210が、エラーが解除されてないと判別した場合(S1521がNO判定の場合)、ホスト制御回路210は、エラー報知用の演出オブジェクトを破棄する(S1522)。S1522の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   First, the host control circuit 210 determines whether the error has been cleared (S1521). If the host control circuit 210 determines in S1521 that the error has not been cleared (NO in S1521), the host control circuit 210 discards the effect object for error notification (S1522). After the processing of S1522, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

S1521において、ホスト制御回路210が、エラーが解除されたと判別した場合(S1521がYES判定の場合)、ホスト制御回路210は、V入賞時、又は、非V入賞時の演出オブジェクトを作成したか否かを判別する(S1523)。   If the host control circuit 210 determines in S1521 that the error has been cleared (YES in S1521), the host control circuit 210 creates a staging object at the time of V winning or non-V winning. It is determined (S1523).

S1523において、ホスト制御回路210が、V入賞時、又は、非V入賞時の演出オブジェクトを作成してないと判別した場合(S1523がNO判定の場合)、ホスト制御回路210は、その他の不要なオブジェクトを破棄する(S1524)。S1524の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   In step S1523, when the host control circuit 210 determines that the effect object has not been created at the time of the V winning or the non-V winning (when the determination of S1523 is NO), the host control circuit 210 proceeds with other unnecessary operations. The object is destroyed (S1524). After the processing of S1524, the host control circuit 210 ends the unnecessary object discard processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

一方、S1523において、ホスト制御回路210が、V入賞時、又は、非V入賞時の演出オブジェクトを作成したと判別した場合(S1523がYES判定の場合)、ホスト制御回路210は、大当り遊技が終了か否かを判別する(S1525)。S1525において、ホスト制御回路210が、大当り遊技が終了でないと判別した場合(S1525がNO判定の場合)、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   On the other hand, in S1523, when the host control circuit 210 determines that the effect object has been created at the time of the V winning or the non-V winning (when the determination at S1523 is YES), the host control circuit 210 ends the big hit game. It is determined whether or not it is (S1525). In S1525, when the host control circuit 210 determines that the big hit game is not finished (when S1525 is NO), the host control circuit 210 ends the unnecessary object discarding process and executes the animation request construction process (FIG. 128). S1004).

S1525において、ホスト制御回路210が、大当り遊技が終了であると判別した場合(S1525がYES判定の場合)、ホスト制御回路210は、V入賞時の演出オブジェクトを破棄する(S1526)。S1526の処理後、ホスト制御回路210は、不要なオブジェクトの破棄処理を終了し、アニメーションリクエスト構築処理(図128参照)のS1004に移す。   In S1525, when the host control circuit 210 determines that the big hit game is over (if S1525 is YES), the host control circuit 210 discards the effect object at the time of the V winning (S1526). After the processing of S1526, the host control circuit 210 ends the unnecessary object discarding processing, and proceeds to S1004 of the animation request construction processing (see FIG. 128).

変形例14の遊技機では、保留装置465(保留手段)が保留する遊技球が、V入賞可能期間(所定期間)外にV入賞口463(特定の領域)を通過した場合にエラー報知用の演出オブジェクト(第3の処理情報)を生成する。そして、エラー報知用の演出オブジェクトにより生成されたアニメーションリクエストに基づく各種リクエストによって、大当り遊技状態(特定遊技状態)中にエラー情報に関する表示を行うための表示出力データを表示装置13に送信する。これにより、エラー表示を行う場合の記憶領域を予め確保する必要が無くなり、記憶領域を有効に活用することができる。   In the gaming machine of Modified Example 14, when a game ball held by the holding device 465 (holding means) passes through the V winning opening 463 (specific area) outside the V winning possible period (predetermined period), an error notification is provided. An effect object (third processing information) is generated. Then, according to various requests based on the animation request generated by the rendering object for error notification, display output data for displaying error information during the big hit gaming state (specific gaming state) is transmitted to the display device 13. Thus, it is not necessary to secure a storage area in advance for displaying an error, and the storage area can be used effectively.

また、変形例14の遊技機では、大当り遊技状態(特定遊技状態)が終了するときにV入賞時の演出オブジェクト(第1の処理情報)及び大当り用の常駐型のオブジェクト(第2の処理情報)が破棄される。また、エラーが解除された場合にエラー報知用の演出オブジェクト(第3の処理情報)が破棄される。これにより、V入賞時の演出オブジェクトと大当り用の常駐型のオブジェクトは、大当り遊技状態中にのみ用いられ、エラー報知用の演出オブジェクトは、エラー情報に関する表示を行う場合のみに用いられる。その結果、各処理情報を用途(状況)に応じて生成又は破棄することが可能となり、記憶領域を有効に活用することができる。   In the gaming machine of Modification 14, when the big hit gaming state (specific gaming state) ends, the effect object (first processing information) at the time of V winning and the resident type object for big hit (second processing information) ) Is discarded. In addition, when the error is released, the effect object (third processing information) for error notification is discarded. As a result, the effect object at the time of the V prize and the resident type object for the big hit are used only during the big hit game state, and the effect object for the error notification is used only when displaying the error information. As a result, each piece of processing information can be generated or discarded according to the use (situation), and the storage area can be used effectively.

[エラー判定]
次に、第2大入賞口が保留装置を有する場合のエラー判定について、図157〜図161を参照して説明する。
[Error judgment]
Next, error determination when the second special winning opening has a holding device will be described with reference to FIGS. 157 to 161.

図157は、第2大入賞口454が保留装置465を有する場合のV入賞可能期間を示すタイミングチャートである。
図157に示すように、小当りの開始、大当り中のVラウンドの開始、又は、大当りの開始において、シャッタ454a(Vアタッカー)が開放されると、保留装置465に遊技球が保留可能になる。そして、シャッタ454aが開放されてから一定期間(X秒)が経過すると、保留装置465による遊技球の保留が解除される。
FIG. 157 is a timing chart showing the V prize possible period when the second winning port 454 has the holding device 465.
As shown in FIG. 157, when the shutter 454a (V attacker) is opened at the start of the small hit, the start of the V round during the big hit, or the start of the big hit, the game balls can be held in the holding device 465. . Then, when a certain period (X seconds) elapses after the shutter 454a is opened, the holding of the game ball by the holding device 465 is released.

なお、変形例13,14では、シャッタ454aが開放している期間は、一定期間(X秒)よりも短い。したがって、シャッタ454aが閉鎖後に、保留装置465による遊技球の保留が解除される。   In the modified examples 13 and 14, the period during which the shutter 454a is open is shorter than a certain period (X seconds). Therefore, after the shutter 454a is closed, the holding of the game balls by the holding device 465 is released.

また、シャッタ454aが開放してから保留装置465による遊技球の保留が解除されまでは、保留装置465の開放前の演出が実行される。さらに、保留装置465による遊技中の保留が解除されると、主制御回路70から副制御回路200へ保留装置解除コマンドが送信される。   Further, when the holding of the game balls by the holding device 465 is released after the shutter 454a is opened, an effect before the holding device 465 is opened is executed. Further, when the holding during the game by the holding device 465 is released, a holding device release command is transmitted from the main control circuit 70 to the sub control circuit 200.

保留装置465による遊技球の保留が解除されてから所定期間(α秒)が経過するまでは、V入賞可能期間となる。所定期間(α秒)内にV入賞検出センサ473が遊技球を検出した場合は、V入賞となり、主制御回路70から副制御回路200へV入賞コマンドが送信される。また、V入賞可能期間は、V入賞可能期間である旨を示す演出が実行される。   Until the predetermined period (α seconds) elapses after the holding of the game ball by the holding device 465 is released, the V winning period is set. When the V winning detection sensor 473 detects a game ball within a predetermined period (α seconds), a V winning is achieved, and a V winning command is transmitted from the main control circuit 70 to the sub control circuit 200. In addition, an effect indicating that the V prize possible period is a V prize possible period is executed.

保留装置465による遊技球の保留が解除されてから所定期間(α秒)が経過したとき、ホスト制御回路210(副制御回路200)は、V入賞又は非V入賞であるかを判断する。すなわち、ホスト制御回路210は、V入賞コマンドを受信していれば、V入賞であると判断し、V入賞コマンドを受信していなければ、非V入賞であると判断する。   When a predetermined period (α seconds) elapses after the holding of the game ball by the holding device 465 is released, the host control circuit 210 (sub-control circuit 200) determines whether or not a V winning or a non-V winning. That is, the host control circuit 210 determines that there is a V winning if a V winning command has been received, and determines that there is a non-V winning if no V winning command has been received.

ホスト制御回路210がV入賞であると判断した場合は、所定期間(α秒)が経過後から小当たり終了、大当り中のVラウンドの終了、又は、大当りの終了まで、V入賞後の演出が実行される。なお、ホスト制御回路210が非V入賞であると判断した場合は、所定期間(α秒)が経過後から小当たり終了、大当り中のVラウンドの終了、又は、大当りの終了まで、非V入賞後の演出が実行される。   When the host control circuit 210 determines that the winning is a V-win, the effect after the V-win is continued until the end of the small hit, the end of the V round during the big hit, or the end of the big hit after a predetermined period (α seconds) elapses. Be executed. When the host control circuit 210 determines that the non-V winning is not performed, the non-V winning is performed after the predetermined period (α seconds) elapses until the small hit ends, the V round during the big hit ends, or the big hit ends. Later effects are performed.

ホスト制御回路210(副制御回路200)は、小当り又は大当りの当選時に主制御回路70からのコマンドを受信して、主制御回路70と同様の小当り又は大当りに係るデータを有することが可能である。この場合に、ホスト制御回路210は、小当り又は大当りの当選時から所定期間(α秒)が経過するまでの間に、V入賞が可能であるか否かを把握することができる。   The host control circuit 210 (sub-control circuit 200) can receive a command from the main control circuit 70 at the time of winning a small hit or a big hit, and have the same data on a small hit or a big hit as the main control circuit 70. It is. In this case, the host control circuit 210 can grasp whether or not the V prize is possible during a period from the time of winning the small hit or the big hit until a predetermined period (α seconds) elapses.

このように、ホスト制御回路210は、小当りや大当りの開始時にV入賞可能であるか否かが概ね(100%外れる、100%入るとは言えない)把握することが可能である。したがって、V入賞時の演出は、主制御回路70から送信されるV入賞コマンドに基づいて、V入賞時のオブジェクトに基づく演出制御を行えばよい。また、非V入賞時の演出は、小当りや大当り開始時から特定の時間が経過後に、主制御回路70から送信されるコマンドによらず、副制御回路200の常駐型オブジェクトに基づく演出制御を行えばよい。   As described above, the host control circuit 210 can generally determine whether or not a V prize can be achieved at the start of a small hit or a big hit (100% departure or 100% departure). Therefore, the effect at the time of the V prize may be effect control based on the object at the time of the V prize based on the V prize command transmitted from the main control circuit 70. The effect at the time of non-V prize is effect control based on the resident object of the sub-control circuit 200 regardless of the command transmitted from the main control circuit 70 after a specific time has elapsed from the start of the small hit or the big hit. Just do it.

《V入賞する場合の遊技球の検出》
次に、V入賞する場合の遊技球の検出について、図158を参照して説明する。
図158は、保留装置465を有する場合であってV入賞する場合の遊技球の検出を示すタイミングチャートである。
<< Detection of game ball when winning V >>
Next, detection of a game ball in the case of winning a V will be described with reference to FIG.
FIG. 158 is a timing chart showing detection of a game ball when the player has the holding device 465 and wins the V prize.

図158に示すように、小当り、又は、大当り中のVラウンドが開始され、シャッタ454aが開放されると、1つ又は複数の遊技球が第2大入賞口454に入賞する。例えば、シャッタ454aの開放中に5個の遊技球が入賞し、そのうちの3個目に入賞した遊技球が保留装置465により保持され、V入賞が可能なタイミングで保留解除されることが決定されているとする。   As shown in FIG. 158, when a small round or a big round during the V round is started and the shutter 454a is opened, one or a plurality of game balls win the second big winning opening 454. For example, it is determined that five game balls win while the shutter 454a is open, and the third game ball out of the three is held by the holding device 465, and the hold is released at the timing when the V winning is possible. Suppose

この場合は、5個の遊技球が第2大入賞口454に入るため、大入賞検出センサ471が5個の遊技球を検出する。そして、5個の遊技球のうちの1つの遊技球が保留装置465に保持されるため、大入賞口排出センサ472a,472bは、4個の遊技球を検出する。   In this case, since five game balls enter the second special winning opening 454, the special winning detection sensor 471 detects five game balls. Since one of the five game balls is held in the holding device 465, the special winning opening discharge sensors 472a and 472b detect the four game balls.

一方、シャッタ454aが閉鎖されてV入賞可能期間が開始されるまでの一定期間(X秒)において、ホスト制御回路210は、保留装置465の開放前に対応する演出を制御する。   On the other hand, during a certain period (X seconds) from when the shutter 454a is closed to when the V prize possible period starts, the host control circuit 210 controls an effect corresponding to before the holding device 465 is opened.

次いで、シャッタ454aが閉鎖されてV入賞可能期間が開始されると、保留装置465が回動して保持していた遊技球を落下させる。そして、落下した遊技球がV入賞開閉部により開放状態になったV入賞口463に進入する。これにより、V入賞検出センサ473が遊技球を検出し、主制御回路70は、V入賞したと判断する。   Next, when the shutter 454a is closed and the V prize possible period is started, the holding device 465 rotates to drop the held game ball. Then, the dropped game ball enters the V winning opening 463 opened by the V winning opening / closing section. Thus, the V winning detection sensor 473 detects a game ball, and the main control circuit 70 determines that a V winning has been achieved.

一方、ホスト制御回路210は、V入賞可能期間が終了するまでにV入賞コマンドを受信することにより、V入賞したと判断する。また、V入賞可能期間において、ホスト制御回路210は、V入賞可能期間に対応する演出を制御する。   On the other hand, the host control circuit 210 determines that a V prize has been received by receiving the V prize command before the end of the V prize possible period. In the V prize possible period, the host control circuit 210 controls an effect corresponding to the V prize possible period.

V入賞可能期間の終了後から特定期間が経過すると、小当り、又は、大当り中のVラウンドが終了する。このとき、主制御回路70は、保留装置465を有する第2大入賞口454の入賞に係るエラー判定を行う。このエラー判定については、後で説明する。   When a specific period elapses after the end of the V prize possible period, the V round during the small hit or the big hit ends. At this time, the main control circuit 70 determines an error relating to winning of the second big winning opening 454 having the holding device 465. This error determination will be described later.

《非V入賞となる場合の遊技球の検出》
次に、非V入賞となる場合の遊技球の検出について、図159を参照して説明する。
図159は、保留装置465を有する場合であって非V入賞した場合の遊技球の検出を示すタイミングチャートである。
《Detection of game balls when non-V winnings》
Next, detection of a game ball in the case of non-V winning will be described with reference to FIG.
FIG. 159 is a timing chart showing the detection of a game ball when the player has the holding device 465 and wins a non-V winning.

図159に示すように、小当り、又は、大当り中のVラウンドが開始され、シャッタ454aが開放されると、1つ又は複数の遊技球が第2大入賞口454に入賞する。例えば、シャッタ454aの開放中に5個の遊技球が入賞し、そのうちの3個目に入賞した遊技球が保留装置465により保持され、V入賞が略不可能なタイミングで保留解除されることが決定されているとする。   As shown in FIG. 159, when a small round or a big round during the V round is started and the shutter 454a is opened, one or a plurality of game balls wins the second big winning opening 454. For example, there are cases where five game balls win while the shutter 454a is open, and the third game ball wins is held by the holding device 465, and the hold is released at a timing when V winning is almost impossible. Assume that it has been determined.

この場合は、大入賞検出センサ471が5個の遊技球を検出し、大入賞口排出センサ472a,472bは、4個の遊技球を検出する。一方、シャッタ454aが閉鎖されてV入賞可能期間が開始されるまでの一定期間(X秒)において、ホスト制御回路210は、保留装置465の開放前に対応する演出を制御する。   In this case, the special winning detection sensor 471 detects five game balls, and the special winning opening discharge sensors 472a and 472b detect four game balls. On the other hand, during a certain period (X seconds) from when the shutter 454a is closed to when the V prize possible period starts, the host control circuit 210 controls an effect corresponding to before the holding device 465 is opened.

次いで、シャッタ454aが閉鎖されてV入賞可能期間が開始されると、保留装置465が回動して保持していた遊技球を落下させる。そして、落下した遊技球は、V入賞開閉部により閉鎖状態になったV入賞口463に進入することができない。   Next, when the shutter 454a is closed and the V prize possible period is started, the holding device 465 rotates to drop the held game ball. The dropped game ball cannot enter the V winning opening 463 closed by the V winning opening / closing unit.

ホスト制御回路210は、V入賞可能期間が終了するまでにV入賞コマンドを受信しなかったことにより、非V入賞であると判断する。また、V入賞可能期間において、ホスト制御回路210は、V入賞可能期間に対応する演出を制御する。   The host control circuit 210 determines that a non-V prize has not been received since the V prize command has not been received before the end of the V prize possible period. In the V prize possible period, the host control circuit 210 controls an effect corresponding to the V prize possible period.

保留装置465から落下してV入賞口463に進入することができなかった遊技球は、V入賞可能期間の終了後から特定期間が経過するまでに、排出口461,462を通過する。これにより、大入賞口排出センサ472a,472bが遊技球を検出する。V入賞可能期間の終了後から特定期間が経過すると、小当り、又は、大当り中のVラウンドが終了する。このとき、主制御回路70は、保留装置465を有する第2大入賞口454の入賞に係るエラー判定を行う。   The game balls that have fallen from the holding device 465 and have not been able to enter the V winning opening 463 pass through the outlets 461 and 462 from the end of the V winning possible period to the elapse of a specific period. Thereby, the special winning opening discharge sensors 472a and 472b detect the game balls. When a specific period elapses after the end of the V prize possible period, the V round during the small hit or the big hit ends. At this time, the main control circuit 70 determines an error relating to winning of the second big winning opening 454 having the holding device 465.

《エラー判定方法》
次に、エラー判定方法について説明する。
保留装置465を有する第2大入賞口454の入賞に係るエラー判定としては、例えば、第2大入賞口454内に入賞した遊技球が全て第2大入賞口454から排出されたか否かを判定することを挙げることができる。
《Error judgment method》
Next, an error determination method will be described.
As the error determination related to the winning of the second special winning opening 454 having the holding device 465, for example, it is determined whether or not all the game balls that have won the second special winning opening 454 are discharged from the second special winning opening 454. Can be mentioned.

具体的には、大入賞口排出センサ472a,472bによる遊技球の検出数Mと、V入賞検出センサ473による遊技球の検出数Nとの合計が、大入賞検出センサ471による遊技球の検出数Lである(L=M+N)か否かを判別する。   Specifically, the sum of the number M of game balls detected by the special winning opening discharge sensors 472a and 472b and the number N of game balls detected by the V winning detection sensor 473 is the number of game balls detected by the special winning detection sensor 471. It is determined whether or not L (L = M + N).

検出数Mと検出数Nとの合計が検出数Lでないと判別した場合(NO判定の場合)、主制御回路70は、エラーが発生したと判定する。一方、検出数Mと検出数Nとの合計が検出数Lであると判別した場合(YES判定の場合)、主制御回路70は、エラーが発生してないと判定する。   When determining that the sum of the number of detections M and the number of detections N is not the number of detections L (NO determination), the main control circuit 70 determines that an error has occurred. On the other hand, if it is determined that the sum of the number of detections M and the number of detections N is the number of detections L (YES determination), the main control circuit 70 determines that no error has occurred.

例えば、検出数Lが、検出数Mと検出数Nとの合計よりも多いことがある。この場合は、第1のエラーが発生したと判定すると共に、第2大入賞口454内に遊技球が残留していると判断することができる。   For example, the number of detections L may be larger than the sum of the number of detections M and the number of detections N. In this case, it is possible to determine that the first error has occurred, and to determine that the game ball remains in the second special winning opening 454.

また、V入賞口463に進入した遊技球は、第2大入賞口454から排出される。したがって、V入賞口463に設けたV入賞検出センサ473は、V入賞の検出を行う機能と、第2大入賞口454から遊技球が排出されたことの検出を行う機能とを兼ねている。   The game ball that has entered the V winning opening 463 is discharged from the second winning opening 454. Therefore, the V winning detection sensor 473 provided in the V winning opening 463 has a function of detecting the V winning and a function of detecting that the game ball has been discharged from the second winning opening 454.

なお、上述のエラー判定は、V入賞可能期間の終了後から特定期間の経過後にエラーの判定を行っているが、これに限定されるものではない。エラー判定としては、例えば、第2大入賞口454の開放後から予め定められた時間が経過後であってもよい。また、V入賞可能期間の開始(保留解除)から予め定められた時間が経過後や、シャッタ454aが閉鎖してからV入賞可能期間(保留解除)が開始されるまでの間に行ってもよい。いずれにしても、エラー判定を行うタイミングは、予め定められた時間に行われるように設定する。なお、予め定められた時間とは遊技機に予め定められた時間であってもよく、特定のタイミングから数えて予め定められた時間としてもよい。   In the above-described error determination, the error is determined after a specific period has elapsed from the end of the V winning possible period, but the present invention is not limited to this. The error determination may be, for example, after a predetermined time has elapsed since the opening of the second special winning opening 454. Further, the process may be performed after a predetermined time has elapsed from the start of the V prize possible period (release of hold) or during a period from the closing of the shutter 454a to the start of the V prize possible period (release of hold). . In any case, the timing for performing the error determination is set to be performed at a predetermined time. Note that the predetermined time may be a predetermined time for the gaming machine, or may be a predetermined time counted from a specific timing.

《エラーの例》
次に、エラーの例について図160及び図161を参照して説明する。
図160は、第2大入賞口454が保留装置465を有する場合の第1のエラー及び第2のエラーの発生を示すタイミングチャートである。図161は、第2大入賞口454が保留装置465を有する場合の第3のエラー及び第4のエラーの発生を示すタイミングチャートである。
<< Example of error >>
Next, an example of an error will be described with reference to FIGS. 160 and 161.
FIG. 160 is a timing chart showing the occurrence of the first error and the second error when the second special winning opening 454 has the holding device 465. FIG. 161 is a timing chart showing the occurrence of the third error and the fourth error when the second special winning opening 454 has the holding device 465.

図160に示すように、保留解除を行う前にV入賞検出センサ473が遊技球を検出した場合は、V入賞の不正検出としての第1のエラーが発生したと判定する。この第1のエラーは、大当り中のVラウンドが終了したときに報知される。なお、第1のエラーは、発生したときに報知してもよい。   As shown in FIG. 160, when the V winning detection sensor 473 detects a game ball before the hold release, it is determined that the first error has occurred as the improper detection of the V winning. This first error is signaled when the big hit V round ends. Note that the first error may be notified when it occurs.

また、V入賞可能期間が終了後にV入賞検出センサ473が遊技球を検出した場合は、大入賞口内の物理的なエラーとしての第2のエラーが発生したと判定する。この第2のエラーは、大当り中のVラウンドが終了したときに報知される。なお、第2のエラーは、発生したときに報知してもよい。   Further, when the V winning detection sensor 473 detects a game ball after the end of the V winning possible period, it is determined that a second error as a physical error in the big winning opening has occurred. This second error is signaled when the big hit V round ends. Note that the second error may be notified when it occurs.

第1のエラーと第2のエラーについては、エラー報知の重要性に差をつけてもよい。例えば、第1のエラーは、第2のエラーよりも起こり得る事象としては異例であるため、第1のエラーの重要度を第2のエラーの重要度よりも高く設定してもよい。また、第1のエラーについては、シャッタ454aが開放していない、又は小当り遊技状態中でない、などの場合であっても、同様に判定することができる。   Regarding the first error and the second error, the importance of error notification may be differentiated. For example, since the first error is an unusual event that can occur more frequently than the second error, the importance of the first error may be set higher than the importance of the second error. In addition, the first error can be determined in the same manner even when the shutter 454a is not opened or the small hitting game is not performed.

図161に示すように、大入賞検出センサ471によって遊技球の2個目の入賞を検出した入賞検出2の前に、大入賞口排出センサ472a,472bによって遊技球の2個目の排出を検出した排出検出2が行われた場合、遊技球の不正検出としての第3のエラーが発生したと判定する。
なお、第3のエラーは、第1のエラーと同様に、シャッタ454aが開放していない、又は小当り遊技状態中でない、などの場合であっても、同様に判定することができる。
As shown in FIG. 161, before the winning detection 2 in which the second winning of the game ball is detected by the special winning detection sensor 471, the second discharging of the game ball is detected by the special winning opening discharge sensors 472a and 472b. When the ejection detection 2 is performed, it is determined that the third error has occurred as the illegal detection of the game ball.
Note that, similarly to the first error, the third error can be determined in the same manner even when the shutter 454a is not opened or the small hitting game is not performed.

図161に示すように、排出検出1と排出検出2が最も起こり得る状況としては、次のようなことが考えられる。例えば、Vラウンドの次に行われるラウンド期間中に、保留されていた遊技球が大入賞口排出センサ472a,472bにより排出検出1として検出される。そして、入賞検出1に基づく遊技球が、大入賞口排出センサ472a,472bにより排出検知2として検出される。   As shown in FIG. 161, the following can be considered as situations where the discharge detection 1 and the discharge detection 2 are most likely to occur. For example, during the round period following the V round, the held game balls are detected as discharge detection 1 by the special winning opening discharge sensors 472a and 472b. Then, the game ball based on the winning detection 1 is detected as the discharge detection 2 by the special winning opening discharge sensors 472a and 472b.

そこで、上述のエラー判定方法を用いて、ラウンド間の入賞した遊技球数とラウンド間の排出した遊技球数とを比較して、第4のエラーが発生したか否かを判定することが望ましい。   Therefore, it is desirable to determine whether or not the fourth error has occurred by comparing the number of winning game balls between rounds and the number of discharged game balls between rounds using the above-described error determination method. .

前述したように、大入賞口排出センサ472a,472bによる遊技球の検出数Mと、V入賞検出センサ473による遊技球の検出数Nとの合計が、大入賞検出センサ471による遊技球の検出数Lでない場合に、主制御回路70は、第4のエラーが発生していると判定する。例えば、保留装置465から落下した遊技球が、エラー判定を行った後に大入賞口排出センサ472a,472bによって検出される場合は、エラー判定時において、検出数Mと検出数Nとの合計が検出数Lよりも「1」少ない。そのため、主制御回路70は、第4のエラーが発生していると判定する。   As described above, the sum of the number M of game balls detected by the special winning opening discharge sensors 472 a and 472 b and the number N of game balls detected by the V winning detection sensor 473 is the number of game balls detected by the special winning detection sensor 471. If not L, the main control circuit 70 determines that a fourth error has occurred. For example, when a game ball that has fallen from the holding device 465 is detected by the special winning opening discharge sensors 472a and 472b after performing an error determination, the total of the detected number M and the detected number N is detected at the time of the error determination. "1" less than the number L. Therefore, the main control circuit 70 determines that the fourth error has occurred.

なお、保留解除を行う以前に、大入賞検出センサ471による遊技球の検出数Lと大入賞口排出センサ472a,472bによる遊技球の検出数Mが同じ(L=M)になった場合には、エラー報知を行ってもよい。この場合のエラーとは、保留装置465が正常に作動していない場合が考えられる。そのため、重要度の高いエラー報知を行い、且つ、電源をOFFにするまでエラー報知を続けるようにすることが望ましい。   If the number L of game balls detected by the special winning detection sensor 471 and the number M of game balls detected by the special winning opening discharge sensors 472a and 472b become the same (L = M) before the hold release is performed, Error notification may be performed. The error in this case may be the case where the holding device 465 is not operating normally. Therefore, it is desirable that error notification with a high degree of importance be performed and error notification be continued until the power is turned off.

また、V入賞検出センサ473としては、V入賞可能期間においてのみ遊技球の通過を検知可能になるように制御することが望ましいが、これに限定されるものではない。V入賞検出センサ473による遊技球の検出可能な期間としては、例えば、Vラウンド中においてのみとする場合、大当り遊技中や小当り遊技中といった特定の遊技期間中とする場合、シャッタの開放から閉鎖が行われるまでの間にのみとする場合、常時とする場合などを挙げることができる。   Further, it is desirable that the V winning detection sensor 473 be controlled so that the passage of the game ball can be detected only during the V winning possible period, but the present invention is not limited to this. The period during which the game winning ball can be detected by the V winning detection sensor 473 is, for example, only during a V round, during a specific game period such as a big hit game or a small hit game, or when the shutter is opened to closed. May be performed only before the operation is performed, or may be performed constantly.

このように、本出願におけるV入賞検出センサ473による遊技球の検出可能な期間としては、所望の期間に設定することが可能である。また、上述したような複数の期間の中から何れかを選択的に使用した場合、又は何れか2以上の期間を選択的に使用可能とした場合など、様々な実施形態に適用することができる。   As described above, the period in which the game ball can be detected by the V winning detection sensor 473 in the present application can be set to a desired period. Further, the present invention can be applied to various embodiments such as a case where any one of a plurality of periods as described above is selectively used or a case where any two or more periods are selectively usable. .

上記実施形態及び上記各種変形例では、遊技機としてパチンコ遊技機を例に挙げ説明したが、本発明はこれに限定されない。上述した本発明の各種技術は、他の遊技機にも適用可能であり、例えば、弾球遊技機、パチスロ遊技機、ゲーミングマシン、封入式遊技機、回動式遊技機等の各種遊技機に適用することもできる。   In the above embodiments and the various modifications, the pachinko gaming machine has been described as an example of the gaming machine, but the present invention is not limited to this. The various technologies of the present invention described above can be applied to other gaming machines, for example, various gaming machines such as ball-ball gaming machines, pachislot gaming machines, gaming machines, enclosed gaming machines, and rotary gaming machines. It can also be applied.

1…パチンコ遊技機(遊技機)、2…本体、3…ベースドア、4…ガラスドア、11…スピーカ、11a…スピーカボックス、11b…接続端子群、12,312…遊技盤、13…表示装置、15…発射装置、16…払出装置、18…ランプ(LED)群、20…役物、43…球通過検出器、44…第1始動口、45…第2始動口、46…普通電動役物、51,52…一般入賞口、53…第1大入賞口、54,354,454…第2大入賞口、55…アウト口、56…遊技釘、61…特別図柄表示装置、62…普通図柄表示装置、63…普通図柄保留表示装置、64…第1特別図柄保留表示装置、65…第2特別図柄保留表示装置、70…主制御回路、71…メインCPU、72…メインROM、73…メインRAM、77…ワンチップマイコン、123…払出・発射制御回路、200…副制御回路、201…中継基板、202,202a…サブ基板、203…制御ROM基板、204,204a,204b…CGROM基板、205…サブメインROM、206,206a,206b…CGROM、210…ホスト制御回路、210a…サブワークRAM、210b…SRAM、220,290…音声・LED制御回路、230,230a…表示制御回路、234…動画デコーダ、235…静止画デコーダ、236…SDRAMコントローラ、237…内蔵VRAM、238…第1ディスプレイコントローラ、239…第2ディスプレイコントローラ、240…3Dジオメトリエンジン、241…レンダリングエンジン、250…SDRAM、260…内蔵中継基板、261…I2Cコントローラ、262…デジタルオーディオパワーアンプ、263…LC回路、264…接続端子群、268…NOT回路、270…モータコントローラ、271…モータドライバ、272…モータ、275…励磁状態検知部、276…第1OR回路、277…第2OR回路、278…第3OR回路、280,291…LEDドライバ、281…LED、300…ハーネス、301…双方向バランストランシーバ、302…AND回路、303,311…端子群、312…トランジスタ回路、355,461,462…排出口、 356,463…V入賞口、 357,464…V入賞開閉部、 358a,471…大入賞検出センサ、 358b,472a,472b…大入賞口排出センサ、 359,473…V入賞検出センサ、 465…保留装置   DESCRIPTION OF SYMBOLS 1 ... Pachinko gaming machine (game machine), 2 ... Main body, 3 ... Base door, 4 ... Glass door, 11 ... Speaker, 11a ... Speaker box, 11b ... Connection terminal group, 12, 312 ... Game board, 13 ... Display device , 15: launching device, 16: dispensing device, 18: lamp (LED) group, 20: accessory, 43: ball passage detector, 44: first starting port, 45: second starting port, 46: normal electric role Objects, 51, 52: General winning opening, 53: First winning opening, 54, 354, 454: Second winning opening, 55: Out opening, 56: Gaming nail, 61: Special symbol display device, 62: Normal Symbol display device, 63 ... Normal symbol hold display device, 64 ... First special symbol hold display device, 65 ... Second special symbol hold display device, 70 ... Main control circuit, 71 ... Main CPU, 72 ... Main ROM, 73 ... Main RAM, 77 ... one chip my , 123: payout / emission control circuit, 200: sub-control circuit, 201: relay board, 202, 202a: sub-board, 203: control ROM board, 204, 204a, 204b: CGROM board, 205: sub-main ROM, 206 CGROM, 210: Host control circuit, 210a: Subwork RAM, 210b: SRAM, 220, 290: Audio / LED control circuit, 230, 230a: Display control circuit, 234: Video decoder, 235: Still image Decoders, 236 SDRAM controller, 237 built-in VRAM, 238 first display controller, 239 second display controller, 240 3D geometry engine, 241 rendering engine, 250 SDRAM, 260 built-in relay board, 261 I C controller, 262 ... Digital audio power amplifier, 263 ... LC circuit, 264 ... Connection terminal group, 268 ... NOT circuit, 270 ... Motor controller, 271 ... Motor driver, 272 ... Motor, 275 ... Excited state detection unit, 276 ... 1 OR circuit, 277 second OR circuit, 278 third OR circuit, 280, 291 LED driver, 281, LED, 300 harness, 301 bidirectional balance transceiver, 302 AND circuit, 303, 311 terminal group, 312 ... Transistor circuit, 355,461,462 ... Exhaust port, 356,463 ... V winning opening, 357,464 ... V winning opening / closing section, 358a, 471 ... Big winning detection sensor, 358b, 472a, 472b ... Big winning opening discharge sensor , 359,473 ... V winning detection sensor, 465 … Holding device

ところで、LEDアニメーションによる演出機能を備えた遊技機において、より高度な演出制御を実行可能にする技術が求められている。 By the way, in a gaming machine having an effect function by LED animation, a technology capable of executing more advanced effect control is required.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、LEDアニメーションによる演出機能を備えた遊技機において、より高度な演出制御を実行可能な遊技機を提供することである。 SUMMARY An advantage of some aspects of the invention is to provide a gaming machine having a rendering function using LED animation , which is capable of performing more advanced rendering control. is there.

所定の発光パターン(例えば、後述のLEDアニメーション)で演出動作を行う複数の発光手段(例えば、後述のLED281)と、
前記発光パターンを制御可能な発光制御手段(例えば、後述の音声・LED制御回路220)と、
前記発光パターンに対応する駆動データ(例えば、後述のLEDデータ)に基づく制御信号を前記発光手段に出力する発光駆動手段(例えば、後述のLEDドライバ280)と、
を備え、
前記駆動データは、複数種の色成分の輝度データを含み、
前記発光駆動手段が、特定の発光手段に前記駆動データに応じた信号を出力するときには、前記発光駆動手段が、該特定の発光手段の色成分に対応する輝度データに対応した信号を該特定の発光手段に出力し、
前記発光駆動手段が所定数の特定のデータを連続して受信すると、前記発光駆動手段は、その動作状態を休止状態から待機状態に移行させる
ことを特徴とする遊技機。
A plurality of light-emitting units (for example, LED 281 described later) that perform an effect operation in a predetermined light-emitting pattern (for example, LED animation described later);
Light emission control means (for example, a voice / LED control circuit 220 described later) capable of controlling the light emission pattern,
A light emission drive unit (for example, an LED driver 280 described later) that outputs a control signal based on drive data (for example, LED data to be described later) corresponding to the light emission pattern to the light emission unit;
With
The drive data includes luminance data of a plurality of types of color components,
When the light emission drive unit outputs a signal corresponding to the drive data to a specific light emission unit, the light emission drive unit outputs a signal corresponding to luminance data corresponding to a color component of the specific light emission unit to the specific light emission unit. Output to the light emitting means,
A gaming machine , wherein when the light emission driving means receives a predetermined number of specific data continuously, the light emission driving means shifts its operation state from a pause state to a standby state .

上記構成の本発明の遊技機によれば、LEDアニメーション(所定のランプ点灯パターン)による演出機能を備えた遊技機において、より高度な演出制御を実行することができる。 According to the gaming machine of the present invention having the above-described configuration, it is possible to execute more advanced effect control in a gaming machine having an effect function using LED animation (predetermined lamp lighting pattern).

Claims (1)

演出を制御可能な演出制御手段と、
主な描画データである第1のコンポジションと、
前記第1のコンポジションに対して副次的に用いられる第2のコンポジションと、
構築された描画結果が、前記第2のコンポジションである場合はテクスチャバッファに保存し、前記第1のコンポジションである場合はフレームバッファに保存する描画手段と、
連続して同一のテクスチャを描画する場合には、コピーバッファにキャッシュされたソースを使用するソース使用手段と、を備える
ことを特徴とする遊技機。
Effect control means capable of controlling the effect,
A first composition that is main drawing data;
A second composition that is used as a secondary to the first composition;
A drawing unit that stores the constructed drawing result in a texture buffer when the composition is the second composition, and saves the frame in a texture buffer when the constructed composition is the first composition;
And a source use unit that uses a source cached in a copy buffer when continuously rendering the same texture.
JP2019154739A 2018-05-22 2019-08-27 Pachinko machine Active JP6889760B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019154739A JP6889760B2 (en) 2018-05-22 2019-08-27 Pachinko machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018098082A JP6580205B2 (en) 2018-05-22 2018-05-22 Game machine
JP2019154739A JP6889760B2 (en) 2018-05-22 2019-08-27 Pachinko machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018098082A Division JP6580205B2 (en) 2018-05-22 2018-05-22 Game machine

Publications (3)

Publication Number Publication Date
JP2019217320A true JP2019217320A (en) 2019-12-26
JP2019217320A5 JP2019217320A5 (en) 2020-04-09
JP6889760B2 JP6889760B2 (en) 2021-06-18

Family

ID=69094958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019154739A Active JP6889760B2 (en) 2018-05-22 2019-08-27 Pachinko machine

Country Status (1)

Country Link
JP (1) JP6889760B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001079225A (en) * 2000-08-30 2001-03-27 Sankyo Kk Game machine
JP2005137464A (en) * 2003-11-05 2005-06-02 Daikoku Denki Co Ltd Pachinko game machine
JP2010246609A (en) * 2009-04-10 2010-11-04 Sankyo Co Ltd Game machine
JP2011110140A (en) * 2009-11-25 2011-06-09 Sankyo Co Ltd Game machine
JP2014198111A (en) * 2013-03-29 2014-10-23 京楽産業.株式会社 Game machine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001079225A (en) * 2000-08-30 2001-03-27 Sankyo Kk Game machine
JP2005137464A (en) * 2003-11-05 2005-06-02 Daikoku Denki Co Ltd Pachinko game machine
JP2010246609A (en) * 2009-04-10 2010-11-04 Sankyo Co Ltd Game machine
JP2011110140A (en) * 2009-11-25 2011-06-09 Sankyo Co Ltd Game machine
JP2014198111A (en) * 2013-03-29 2014-10-23 京楽産業.株式会社 Game machine

Also Published As

Publication number Publication date
JP6889760B2 (en) 2021-06-18

Similar Documents

Publication Publication Date Title
JP6345132B2 (en) Game machine
JP2017136490A (en) Game machine
JP6310380B2 (en) Game machine
JP6682157B2 (en) Amusement machine
JP6892940B2 (en) Pachinko machine
JP6345131B2 (en) Game machine
JP6625149B2 (en) Gaming machine
JP6889760B2 (en) Pachinko machine
JP6580205B2 (en) Game machine
JP6449952B2 (en) Game machine
JP6149025B2 (en) Game machine
JP6080828B2 (en) Game machine
JP6302821B2 (en) Game machine
JP7015880B2 (en) Pachinko machine
JP6200400B2 (en) Game machine
JP6999630B2 (en) Pachinko machine
JP2018201872A (en) Data display machine
JP6302819B2 (en) Game machine
JP6746745B2 (en) Amusement machine
JP7047000B2 (en) Pachinko machine
JP6974533B2 (en) Pachinko machine
JP7046999B2 (en) Pachinko machine
JP6869148B2 (en) Game machine
JP6664356B2 (en) Gaming machine
JP6664267B2 (en) Gaming machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210521

R150 Certificate of patent or registration of utility model

Ref document number: 6889760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150