JP2019212846A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2019212846A
JP2019212846A JP2018109851A JP2018109851A JP2019212846A JP 2019212846 A JP2019212846 A JP 2019212846A JP 2018109851 A JP2018109851 A JP 2018109851A JP 2018109851 A JP2018109851 A JP 2018109851A JP 2019212846 A JP2019212846 A JP 2019212846A
Authority
JP
Japan
Prior art keywords
die
semiconductor device
die bond
semiconductor chip
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018109851A
Other languages
Japanese (ja)
Inventor
智也 江口
Tomoya Eguchi
智也 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2018109851A priority Critical patent/JP2019212846A/en
Publication of JP2019212846A publication Critical patent/JP2019212846A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

To provide a semiconductor device capable of preventing cracking of a semiconductor chip and a manufacturing method thereof.SOLUTION: A semiconductor device 1 includes a die pad 20 and a semiconductor chip 4. The die pad 20 has a first surface 20A having a die bond region DL and a second surface 20B opposed to the first surface 20A in the thickness direction. The semiconductor chip 4 is provided on the die bond region DL of the die pad 20 with a die bond material 3 interposed therebetween. Then, a penetrating portion 25 is provided in the die bond region DL of the die pad 20. The penetrating portion 25 is configured to penetrate from the first surface 20A of the die pad 20 to the second surface 20B, and to extend a part 30 of the die bonding material 3 from the first surface 20A side to the second surface 20B side.SELECTED DRAWING: Figure 2

Description

本発明は、半導体装置及びその製造方法に関し、特にダイパッド上にダイボンド材を介して半導体チップが搭載された半導体装置及びその製造方法に適用して有効な技術に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device in which a semiconductor chip is mounted on a die pad via a die bonding material and a technique effective when applied to the manufacturing method thereof.

特許文献1には半導体装置が開示されている。この半導体装置は、ダイパッド(タブ)上に接着剤を介して半導体チップを搭載し、ダイパッド及び半導体チップを樹脂封止部により封止する構造とされている。   Patent Document 1 discloses a semiconductor device. This semiconductor device has a structure in which a semiconductor chip is mounted on a die pad (tab) via an adhesive, and the die pad and the semiconductor chip are sealed by a resin sealing portion.

ところで、大電流用半導体チップ、例えば縦型構造のバイポーラトランジスタを含む半導体チップでは、チップサイズを大きくし、電流密度を小さくする設計がなされている。さらに、半導体チップのダイパッド側の裏面はバイポーラトランジスタのコレクタ電極とされ、半導体チップの厚さを薄くし、コレクタ抵抗を小さくする設計がなされている。
一方、半導体装置の製造プロセスでは、接着剤として、例えば銀(Ag)ペーストが使用され、ダイパッド上に銀ペーストが塗布された後に、半導体チップが銀ペーストを介してダイパッド上に押し付けられ、ダイボンディングが行われている。
しかしながら、製造プロセスのダイボンディングにおいて、大電流用半導体チップのチップサイズが大きく、かつ、厚さが薄いので、大電流用半導体チップの割れを防止するためには、改善の余地があった。
By the way, a semiconductor chip for large current, for example, a semiconductor chip including a bipolar transistor having a vertical structure, is designed to increase the chip size and decrease the current density. Furthermore, the back surface of the semiconductor chip on the die pad side is used as a collector electrode of a bipolar transistor, and the semiconductor chip is designed to have a reduced thickness and a reduced collector resistance.
On the other hand, in the semiconductor device manufacturing process, for example, silver (Ag) paste is used as an adhesive. After the silver paste is applied onto the die pad, the semiconductor chip is pressed onto the die pad via the silver paste, and die bonding is performed. Has been done.
However, in die bonding of the manufacturing process, since the chip size of the high-current semiconductor chip is large and the thickness is thin, there is room for improvement in order to prevent cracking of the high-current semiconductor chip.

特開平7−273271号公報JP-A-7-273271

本発明は、上記事実を考慮し、半導体チップの割れを防止することができる半導体装置及びその製造方法を提供する。   In consideration of the above facts, the present invention provides a semiconductor device and a method for manufacturing the same that can prevent cracking of a semiconductor chip.

本発明の第1実施態様に係る半導体装置は、ダイボンド領域を有する第1表面と第1表面に対して板厚方向に対向する第2表面とを有するダイパッドと、ダイボンド領域上にダイボンド材を介して配設された半導体チップと、ダイボンド領域において第1表面から第2表面へ貫通し、ダイボンド材の一部が第1表面側から第2表面側へ至る貫通部と、を備えている。   A semiconductor device according to a first embodiment of the present invention includes a die pad having a first surface having a die bond region and a second surface opposed to the first surface in the plate thickness direction, and a die bond material on the die bond region. And a penetrating portion penetrating from the first surface to the second surface in the die bond region and a part of the die bond material extending from the first surface side to the second surface side.

第1実施態様に係る半導体装置は、ダイパッドと、半導体チップとを備える。ダイパッドは、ダイボンド領域を有する第1表面と、第1表面に対して板厚方向に対向する第2表面とを有する。半導体チップは、ダイボンド領域上にダイボンド材を介して配設される。   The semiconductor device according to the first embodiment includes a die pad and a semiconductor chip. The die pad has a first surface having a die bond region and a second surface facing the first surface in the thickness direction. The semiconductor chip is disposed on the die bond region via a die bond material.

ここで、半導体装置は、ダイパッドのダイボンド領域において貫通部を備える。貫通部は、ダイパッドの第1表面から第2表面へ貫通し、ダイボンド材の一部がダイパッドの第1表面側から第2表面側へ至る構成とされる。
仮に、ダイボンディングにおいて、ダイパッドのダイボンド領域にダイボンド材を介して半導体チップを押圧しても、貫通部を通してダイボンド材の一部が第2表面側へ至る。このため、半導体チップに加わる押圧による応力が、貫通部を備えない場合に比し、小さくなるので、半導体チップの割れを防止することができる。
Here, the semiconductor device includes a through portion in the die bond region of the die pad. The penetrating portion penetrates from the first surface of the die pad to the second surface, and a part of the die bonding material extends from the first surface side of the die pad to the second surface side.
Even if the semiconductor chip is pressed to the die bond region of the die pad via the die bond material in the die bonding, a part of the die bond material reaches the second surface side through the through portion. For this reason, since the stress due to the pressure applied to the semiconductor chip is smaller than when no through portion is provided, it is possible to prevent the semiconductor chip from cracking.

本発明の第2実施態様に係る半導体装置では、第1実施態様に係る半導体装置において、ダイボンド材の一部が、第2表面において、貫通部の周囲に広がって形成されている。   In the semiconductor device according to the second embodiment of the present invention, in the semiconductor device according to the first embodiment, a part of the die bond material is formed to spread around the penetrating portion on the second surface.

第2実施態様に係る半導体装置によれば、ダイボンド材の一部が第2表面において貫通部の周囲に広がって形成されるので、この広がったダイボンド材の一部が係止部位となり、ダイパッドの第1表面とダイボンド材との接合力を向上させることができる。   In the semiconductor device according to the second embodiment, since a part of the die bond material is formed to spread around the penetrating portion on the second surface, a part of the spread die bond material becomes a locking portion, and the die pad The bonding force between the first surface and the die bond material can be improved.

本発明の第3実施態様に係る半導体装置では、第1実施態様又は第2実施態様に係る半導体装置において、貫通部は、第1表面側から見て、円形状に形成されている。   In the semiconductor device according to the third embodiment of the present invention, in the semiconductor device according to the first embodiment or the second embodiment, the penetrating portion is formed in a circular shape when viewed from the first surface side.

第3実施態様に係る半導体装置によれば、貫通部は円形状に形成されるので、ダイボンド材の一部が貫通部を通して抜けるときの流動抵抗が、例えば矩形状に比し、小さくなる。このため、ダイボンド材の一部がスムーズに抜けるので、半導体チップに加わる応力が小さくなり、半導体チップの割れを一層防止することができる。   According to the semiconductor device of the third embodiment, since the penetrating portion is formed in a circular shape, the flow resistance when a part of the die bond material passes through the penetrating portion is smaller than that of, for example, a rectangular shape. For this reason, part of the die bond material is smoothly removed, so that the stress applied to the semiconductor chip is reduced, and the cracking of the semiconductor chip can be further prevented.

本発明の第4実施態様に係る半導体装置では、第3実施態様に係る半導体装置において、貫通部は、等間隔において複数個配設されている。   In the semiconductor device according to the fourth embodiment of the present invention, in the semiconductor device according to the third embodiment, a plurality of penetrating portions are arranged at equal intervals.

第4実施態様に係る半導体装置では、貫通部が等間隔において複数個配設されているので、ダイボンド材の一部が貫通部を通して均等に抜け易くなる。このため、ダイボンド材の一部がスムーズに抜けるので、半導体チップに加わる応力が小さくなり、半導体チップの割れを一層防止することができる。   In the semiconductor device according to the fourth embodiment, since a plurality of through portions are arranged at equal intervals, a part of the die bond material is easily removed evenly through the through portion. For this reason, part of the die bond material is smoothly removed, so that the stress applied to the semiconductor chip is reduced, and the cracking of the semiconductor chip can be further prevented.

本発明の第5実施態様に係る半導体装置は、第1実施態様〜第4実施態様のいずれか1つに係る半導体装置において、半導体チップは、ダイパッドの板厚と同一の厚さ、又はダイパッドの板厚よりも薄い厚さに形成されている。   A semiconductor device according to a fifth embodiment of the present invention is the semiconductor device according to any one of the first to fourth embodiments, wherein the semiconductor chip has a thickness equal to the plate thickness of the die pad or the die pad. The thickness is smaller than the plate thickness.

第5実施態様に係る半導体装置では、半導体チップは、ダイパッドの板厚と同一の厚さ、又はダイパッドの板厚よりも薄い厚さに形成される。このため、ダイパッドの板厚と同一か、それよりも薄い厚さを有する半導体チップの割れを防止することができる。   In the semiconductor device according to the fifth embodiment, the semiconductor chip is formed to have the same thickness as that of the die pad or thinner than the die pad. For this reason, it is possible to prevent a semiconductor chip having a thickness equal to or smaller than the thickness of the die pad from being cracked.

本発明の第6実施態様に係る半導体装置の製造方法は、ダイボンド領域を有する第1表面と第1表面に対して板厚方向に対向する第2表面とを有し、ダイボンド領域において第1表面から第2表面へ貫通する貫通部を有するダイパッドのダイボンド領域上に、流動性を有するダイボンド材を形成する第1工程と、ダイボンド領域上にダイボンド材を介して押圧しながら半導体チップを搭載し、押圧によりダイボンド材の一部を貫通部を通して第1表面側から前記第2表面側へ至らせる第2工程と、を備えている。   A method of manufacturing a semiconductor device according to a sixth embodiment of the present invention includes a first surface having a die bond region and a second surface facing the first surface in the thickness direction, and the first surface in the die bond region. A first step of forming a die bond material having fluidity on a die bond region of a die pad having a penetrating portion penetrating from the first surface to the second surface, and mounting a semiconductor chip while pressing the die bond region via the die bond material; And a second step of causing a part of the die bond material to pass through the penetrating portion from the first surface side to the second surface side by pressing.

第6実施態様に係る半導体装置の製造方法では、まず、第1工程として、ダイパッドのダイボンド領域上に、流動性を有するダイボンド材を形成する。ダイパッドは、ダイボンド領域を有する第1表面と、第1表面に対して板厚方向に対向する第2表面とを有する。そして、第2工程として、ダイボンド領域上にダイボンド材を介して押圧しながら半導体チップを搭載する。   In the method of manufacturing a semiconductor device according to the sixth embodiment, first, as a first step, a die bond material having fluidity is formed on the die bond region of the die pad. The die pad has a first surface having a die bond region and a second surface facing the first surface in the thickness direction. And as a 2nd process, a semiconductor chip is mounted on a die-bonding region, pressing through a die-bonding material.

ここで、ダイパッドのダイボンド領域は、第1表面から第2表面へ貫通する貫通部を有する。第2工程において、ダイボンド領域上にダイボンド材を介して押圧しながら半導体チップが搭載されると、ダイボンド材の一部が貫通部を通して第1表面側から第2表面側へ至る。
このため、半導体チップに加わる押圧による応力が、貫通部を備えない場合に比し、小さくなるので、ダイボンディングにおける半導体チップの割れを防止することができる。
Here, the die bond region of the die pad has a through portion that penetrates from the first surface to the second surface. In the second step, when the semiconductor chip is mounted on the die bond region while being pressed through the die bond material, a part of the die bond material reaches from the first surface side to the second surface side through the through portion.
For this reason, since the stress due to the pressure applied to the semiconductor chip is smaller than the case where no through portion is provided, it is possible to prevent the semiconductor chip from being cracked during die bonding.

本発明の第7実施態様に係る半導体装置の製造方法では、第6実施態様に係る半導体装置の製造方法において、第2工程におけるダイボンド領域上のダイボンド材は、前記第1工程におけるダイボンド領域上のダイボンド材の厚さに比し、半分以下の厚さに形成されている。   In the method for manufacturing a semiconductor device according to the seventh embodiment of the present invention, in the method for manufacturing a semiconductor device according to the sixth embodiment, the die bond material on the die bond region in the second step is on the die bond region in the first step. The thickness is less than half that of the die bond material.

第7実施態様に係る半導体装置の製造方法では、第2工程におけるダイボンド領域上のダイボンド材は、第1工程におけるダイボンド領域上のダイボンド材の厚さに比し、半分以下の薄い厚さに形成することができる。   In the method for manufacturing a semiconductor device according to the seventh embodiment, the die bond material on the die bond region in the second step is formed to be less than half the thickness of the die bond material on the die bond region in the first step. can do.

本発明によれば、半導体チップの割れを防止することができる半導体装置及びその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can prevent the crack of a semiconductor chip, and its manufacturing method can be provided.

本発明の第1実施の形態に係る半導体装置の概略断面構造図である。1 is a schematic cross-sectional structure diagram of a semiconductor device according to a first embodiment of the present invention. 第1実施の形態に係る半導体装置の要部を拡大した拡大断面構造図(半導体装置の製造方法を説明する第2工程断面図)である。FIG. 6 is an enlarged cross-sectional structure diagram (second process cross-sectional view illustrating a method for manufacturing a semiconductor device) in which a main part of the semiconductor device according to the first embodiment is enlarged. 第1実施の形態に係る半導体装置のダイパッド部位を拡大した拡大平面図である。It is the enlarged plan view which expanded the die pad site | part of the semiconductor device which concerns on 1st Embodiment. 第1実施の形態に係る半導体装置の製造方法を説明する図2に対応する第1工程断面図である。FIG. 6 is a first process cross-sectional view corresponding to FIG. 2 for explaining the method of manufacturing the semiconductor device according to the first embodiment. 本発明の第2実施の形態に係る半導体装置のダイパッド部位を拡大した図3に対応する拡大平面図である。FIG. 4 is an enlarged plan view corresponding to FIG. 3 in which a die pad portion of a semiconductor device according to a second embodiment of the present invention is enlarged. 本発明の第3実施の形態に係る半導体装置のダイパッド部位を拡大した図3に対応する拡大平面図である。FIG. 10 is an enlarged plan view corresponding to FIG. 3 in which a die pad portion of a semiconductor device according to a third embodiment of the present invention is enlarged.

[第1実施の形態]
以下、図1〜図4を用いて、本発明の第1実施の形態に係る半導体装置について説明する。
[First Embodiment]
The semiconductor device according to the first embodiment of the present invention will be described below with reference to FIGS.

(半導体装置1の全体構成)
図1に示されるように、本実施の形態に係る半導体装置1は、リード2と、ダイボンド材3と、半導体チップ(半導体ペレット)4と、ボンディングワイヤ5と、樹脂封止体6とを備えている。つまり、半導体装置1は、樹脂封止(レジンモールド)型半導体装置として構成されている。
(Overall configuration of semiconductor device 1)
As shown in FIG. 1, the semiconductor device 1 according to the present embodiment includes a lead 2, a die bond material 3, a semiconductor chip (semiconductor pellet) 4, a bonding wire 5, and a resin sealing body 6. ing. That is, the semiconductor device 1 is configured as a resin sealed (resin mold) type semiconductor device.

図1及び図2に示されるように、半導体装置1のリード2は、ダイパッド(タブ)20と、インナーリード21と、アウターリード22とを含んで構成されている。ダイパッド20は、図3に示されるように、インナーリード21の一部としての吊りリード23により支持されている。インナーリード21は、樹脂封止体6の内部において、ダイパッド20の板面方向の周囲に配置されている。
一方、アウターリード22は、インナーリード21のダイパッド20側とは反対側に一体に形成され、樹脂封止体6の外側に引き延ばされている。このアウターリード22は、半導体装置1の実装方式に応じて、面実装型又はピン挿入型に成形されている。必ずしも限定されるものではないが、ここでは、アウターリード22は面実装型のガルウィング形状に成形されている。
リード2には、銅(Cu)若しくはCu合金、又は鉄−ニッケル(Fe-Ni)合金の板材が使用され、この板材に機械加工又はエッチング加工を施してリード2が形成されている。ここでは、リード2の厚さt1は、図2に示されるように、0.2mm〜0.4mm、好ましくは0.3mmに設定されている。
As shown in FIGS. 1 and 2, the lead 2 of the semiconductor device 1 includes a die pad (tab) 20, an inner lead 21, and an outer lead 22. As shown in FIG. 3, the die pad 20 is supported by a suspension lead 23 as a part of the inner lead 21. The inner leads 21 are arranged around the die pad 20 in the plate surface direction inside the resin sealing body 6.
On the other hand, the outer lead 22 is integrally formed on the side opposite to the die pad 20 side of the inner lead 21 and is extended to the outside of the resin sealing body 6. The outer lead 22 is formed into a surface mounting type or a pin insertion type according to the mounting method of the semiconductor device 1. Although not necessarily limited, the outer lead 22 is formed into a surface-mounted gull wing shape here.
The lead 2 is made of a copper (Cu), Cu alloy, or iron-nickel (Fe—Ni) alloy plate, and the lead 2 is formed by machining or etching the plate. Here, as shown in FIG. 2, the thickness t1 of the lead 2 is set to 0.2 mm to 0.4 mm, preferably 0.3 mm.

ダイボンド材3は、ここでは導電性を有するAgペーストが使用されている。Agペーストは、本実施の形態において、塗布法により、ダイボンド領域に塗布されている。半導体装置1の製造プロセスにおいて、Agペーストは、塗布時には流動性を有し、半導体チップ4のダイボンディング時には押圧されて薄く引き延ばされ、その後に硬化させている。
ここでは、ダイボンド材3の硬化後の厚さt2は、例えば10μm〜15μmに設定されている。厚さt2は、半導体チップ4とダイパッド20との間のダイボンド材3の厚さである。
As the die bonding material 3, here, a conductive Ag paste is used. In this embodiment, the Ag paste is applied to the die bond region by a coating method. In the manufacturing process of the semiconductor device 1, the Ag paste has fluidity when applied, is pressed and thinly stretched during die bonding of the semiconductor chip 4, and is then cured.
Here, the thickness t2 after hardening of the die-bonding material 3 is set to 10 μm to 15 μm, for example. The thickness t <b> 2 is the thickness of the die bond material 3 between the semiconductor chip 4 and the die pad 20.

半導体チップ4は半導体基板40を主体に構成され、半導体チップ4には大電流用として使用可能な縦型構造のバイポーラトランジスタが搭載されている。詳細な断面構造は省略するが、バイポーラトランジスタは、エミッタ領域として使用される第1主電極と、コレクタ領域として使用される第2主電極と、ベース領域として使用される制御電極とを含んで構成されている。
半導体基板40には、ここではシリコン単結晶基板が使用されている。
The semiconductor chip 4 is mainly composed of a semiconductor substrate 40, and the semiconductor chip 4 is mounted with a vertical bipolar transistor that can be used for a large current. Although a detailed cross-sectional structure is omitted, the bipolar transistor includes a first main electrode used as an emitter region, a second main electrode used as a collector region, and a control electrode used as a base region. Has been.
Here, a silicon single crystal substrate is used as the semiconductor substrate 40.

図1及び図2には概略的に示されているが、半導体基板40の表面(主面)側には、バイポーラトランジスタの第1主電極に電気的に接続された外部端子41及び制御電極に電気的に接続された外部端子42が配設されている。外部端子41及び外部端子42は例えばアルミニウム合金膜により形成され、実際には最終保護膜に形成されたボンディング開口から外部端子41、外部端子42のそれぞれの表面の一部が露出されている。
一方、半導体基板40の表面に対して厚さ方向に対向する裏面には裏面電極43が配設され、この裏面電極はバイポーラトランジスタの第2主電極に電気的に接続されている。すなわち、バイポーラトランジスタの第2主電極はダイボンド材3を介在させてダイパッド20に電気的に接続され、バイポーラトランジスタのコレクタ電流が裏面電極43とダイパッド20との間に流れる構成とされている。
ここで、一例として、半導体チップ4は、1辺を3mm〜5mmとするチップサイズに形成され、表面側から見て正方形の矩形状に形成されている。また、半導体チップ4の厚さt3は、ダイパッド20の厚さt1と同一、又は厚さt1よりも薄い例えば0.1mm〜0.3mmに設定されている。
Although schematically shown in FIGS. 1 and 2, an external terminal 41 electrically connected to the first main electrode of the bipolar transistor and a control electrode are provided on the surface (main surface) side of the semiconductor substrate 40. An electrically connected external terminal 42 is provided. The external terminal 41 and the external terminal 42 are formed of, for example, an aluminum alloy film. Actually, a part of the surface of each of the external terminal 41 and the external terminal 42 is exposed from a bonding opening formed in the final protective film.
On the other hand, a back electrode 43 is disposed on the back surface facing the surface of the semiconductor substrate 40 in the thickness direction, and this back electrode is electrically connected to the second main electrode of the bipolar transistor. That is, the second main electrode of the bipolar transistor is electrically connected to the die pad 20 with the die bonding material 3 interposed therebetween, and the collector current of the bipolar transistor flows between the back electrode 43 and the die pad 20.
Here, as an example, the semiconductor chip 4 is formed in a chip size having one side of 3 mm to 5 mm, and is formed in a square rectangular shape when viewed from the front side. Further, the thickness t3 of the semiconductor chip 4 is set to be equal to the thickness t1 of the die pad 20 or thinner than the thickness t1, for example, 0.1 mm to 0.3 mm.

図1に示されるように、1つのボンディングワイヤ5の一端部は半導体チップ4の外部端子41に電気的に接続され、このボンディングワイヤ5の他端部は1つのインナーリード21に電気的に接続されている。また、他の1つのボンディングワイヤ5の一端部は半導体チップ4の外部端子42に電気的に接続され、このボンディングワイヤ5の他端部は他の1つのインナーリード21に電気的に接続されている。ボンディングワイヤ5には例えば金(Au)ワイヤが使用されている。   As shown in FIG. 1, one end of one bonding wire 5 is electrically connected to an external terminal 41 of the semiconductor chip 4, and the other end of the bonding wire 5 is electrically connected to one inner lead 21. Has been. One end of the other bonding wire 5 is electrically connected to the external terminal 42 of the semiconductor chip 4, and the other end of the bonding wire 5 is electrically connected to the other inner lead 21. Yes. For example, a gold (Au) wire is used as the bonding wire 5.

樹脂封止体6は、ダイパッド20、ダイパッド20上にダイボンディングされた半導体チップ4、インナーリード21及びボンディングワイヤ5を気密封止する構成とされている。樹脂封止体6には例えばエポキシ系樹脂材が使用され、樹脂封止体6は例えばレジンモールド法により樹脂成形されている。   The resin sealing body 6 is configured to hermetically seal the die pad 20, the semiconductor chip 4 die-bonded on the die pad 20, the inner lead 21, and the bonding wire 5. For example, an epoxy resin material is used for the resin sealing body 6, and the resin sealing body 6 is resin-molded by, for example, a resin molding method.

(貫通部の構成)
図1及び図2に示されるように、本実施の形態に係る半導体装置1は、ダイパッド20のダイボンド領域DLにおいて、ダイパッド20に貫通部25を備えている。
詳しく説明すると、貫通部25は、ダイパッド20の半導体チップ4のダイボンディング側の第1表面20Aから、第1表面20Aに対してダイパッド20の板厚方向に対向する第2表面20Bへ貫通する貫通孔として構成されている。図3に示されるように、貫通部25は、第1表面20A側から見て、円形状に形成されている。また、図2に示されるように、貫通部25は、第1表面20Aにおける開口径をそのまま第2表面20Bまで維持したストレートな断面形状に形成されている。貫通部25は、ここでは複数個となる4個配置され、ダイパッド20の辺に沿った間隔を各辺において等間隔としている。図2に示されるように、貫通部25の直径Lは、ダイパッド20の厚さt1よりも小さい寸法になると機械加工が難しくなるので、厚さt1と同一寸法か、又は若干大きい寸法に設定されている。
(Configuration of penetration part)
As shown in FIGS. 1 and 2, the semiconductor device 1 according to the present embodiment includes a penetrating portion 25 in the die pad 20 in the die bond region DL of the die pad 20.
More specifically, the penetrating portion 25 penetrates from the first surface 20A on the die bonding side of the semiconductor chip 4 of the die pad 20 to the second surface 20B opposed to the first surface 20A in the plate thickness direction of the die pad 20. It is configured as a hole. As shown in FIG. 3, the penetrating portion 25 is formed in a circular shape when viewed from the first surface 20A side. As shown in FIG. 2, the penetrating portion 25 is formed in a straight cross-sectional shape that maintains the opening diameter of the first surface 20A as it is up to the second surface 20B. Here, a plurality of through portions 25 are arranged, and a plurality of through portions 25 are arranged at equal intervals along the sides of the die pad 20. As shown in FIG. 2, the diameter L of the penetrating portion 25 is set to the same dimension as the thickness t1 or slightly larger than the thickness t1 because machining becomes difficult when the dimension is smaller than the thickness t1 of the die pad 20. ing.

図2に示されるように、貫通部25は、ダイパッド20に半導体チップ4がダイボンディングされるときに、ダイパッド20の第1表面20A側から第2表面20B側へダイボンド材3の一部30を至らせる(一部30を抜く)構成とされている。すなわち、ダイパッド20のダイボンド領域DLにダイボンド材3を介在させて半導体チップ4をダイボンディングしたときの押圧力により、半導体チップ4がダイボンド材3の一部30を貫通部25を通して押し出す構成とされている。ダイボンド材3の一部30は、ダイパッド20の第2表面20B側まで押し出され、第2表面20Bに沿って貫通部25の周囲に広かって形成されている。   As shown in FIG. 2, when the semiconductor chip 4 is die-bonded to the die pad 20, the penetrating portion 25 allows a part 30 of the die bond material 3 to pass from the first surface 20 A side to the second surface 20 B side of the die pad 20. It is set as the structure which pulls (part 30 is pulled out). That is, the semiconductor chip 4 extrudes a part 30 of the die bond material 3 through the penetrating portion 25 by the pressing force when the semiconductor chip 4 is die-bonded with the die bond material 3 interposed in the die bond region DL of the die pad 20. Yes. A part 30 of the die bond material 3 is extruded to the second surface 20B side of the die pad 20 and is formed so as to extend around the through portion 25 along the second surface 20B.

(半導体装置1の製造方法)
ここで、上記半導体装置1の製造方法、主にダイボンディング工程を含む半導体装置1の製造方法について、簡単に説明する。
(Manufacturing method of the semiconductor device 1)
Here, a method for manufacturing the semiconductor device 1 and a method for manufacturing the semiconductor device 1 mainly including a die bonding step will be briefly described.

まず、図1に示されるリード2が形成される(図1〜図4参照)。リード2は、樹脂封止体6が成形される前工程までは図示省略のリードフレームの状態とされ、このリードフレームにはダイパッド20、インナーリード21及び成形前のアウターリード22が連結されている。そして、ダイパッド20のダイボンド領域DLには、リードフレームを形成する工程と同一工程、又はリードフレームを形成する工程の前若しくは後に貫通部25が形成される。   First, the lead 2 shown in FIG. 1 is formed (see FIGS. 1 to 4). The lead 2 is in a state of a lead frame (not shown) until a process before the resin sealing body 6 is molded, and a die pad 20, an inner lead 21 and an outer lead 22 before molding are connected to the lead frame. . In the die bond region DL of the die pad 20, the through portion 25 is formed in the same process as the process of forming the lead frame, or before or after the process of forming the lead frame.

図4に示されるように、ダイパッド20の第1表面20A上において、ダイボンド領域DLにダイボンド材31が塗布される。ダイボンド材31には前述の通りAgペーストが使用され、Agペーストは塗布法を用いて塗布される。ここで、塗布されたダイボンド材31の厚さt4は例えば20μm〜30μmに設定される。   As shown in FIG. 4, a die bond material 31 is applied to the die bond region DL on the first surface 20 </ b> A of the die pad 20. As described above, an Ag paste is used for the die bonding material 31, and the Ag paste is applied using a coating method. Here, the thickness t4 of the applied die bond material 31 is set to 20 μm to 30 μm, for example.

次に、ダイボンド領域DLにおいて、ダイパッド20の第1表面20A上にダイボンド材31を介して半導体チップ4を配設し、ダイボンディングが行われる(図2参照)。ダイボンディングは半導体チップ4をダイボンド材31に押圧して行われ、ダイボンド材31の一部30は貫通部25を通してダイパッド20の第2表面20B側へ至る(図2参照)。ここでは、ダイボンド材31の一部30は、ダイパッド20の第2表面20Bに沿って貫通部25の周囲に広がって形成される。
ダイボンド材31を硬化させると、図1及び図2に示されるように、ダイパッド20のダイボンド領域DLに半導体チップ4を機械的に接合し、かつ、ダイパッド20と半導体チップ4の裏面電極43とを電気的に接続したダイボンド材3が形成される。
Next, in the die bond region DL, the semiconductor chip 4 is disposed on the first surface 20A of the die pad 20 via the die bond material 31, and die bonding is performed (see FIG. 2). Die bonding is performed by pressing the semiconductor chip 4 against the die bond material 31, and a part 30 of the die bond material 31 reaches the second surface 20B side of the die pad 20 through the through portion 25 (see FIG. 2). Here, a part 30 of the die bond material 31 is formed so as to spread around the through portion 25 along the second surface 20 </ b> B of the die pad 20.
When the die bond material 31 is cured, as shown in FIGS. 1 and 2, the semiconductor chip 4 is mechanically bonded to the die bond region DL of the die pad 20, and the die pad 20 and the back electrode 43 of the semiconductor chip 4 are bonded to each other. An electrically connected die bond material 3 is formed.

この後、半導体チップ4の外部端子41とインナーリード21との間、外部端子42とインナーリード21との間のそれぞれを電気的に接続するボンディングワイヤ5が形成される。そして、ダイパッド20、インナーリード21、半導体チップ4及びボンディングワイヤ5が樹脂封止体6により封止される(図1参照)。樹脂封止体6は前述の通り樹脂封止法を用いて形成される。   Thereafter, bonding wires 5 for electrically connecting the external terminals 41 and the inner leads 21 of the semiconductor chip 4 and the external terminals 42 and the inner leads 21 are formed. Then, the die pad 20, the inner lead 21, the semiconductor chip 4 and the bonding wire 5 are sealed with the resin sealing body 6 (see FIG. 1). The resin sealing body 6 is formed using the resin sealing method as described above.

引き続き、図示省略のリードフレームからリード2のアウターリード22等が切り離され、図1に示されるように、アウターリード22が所定の実装形状に成形される。これら一連の製造工程が終了すると、図1及び図2に示される本実施の形態に係る半導体装置1が完成する。   Subsequently, the outer lead 22 and the like of the lead 2 are separated from a lead frame (not shown), and the outer lead 22 is formed into a predetermined mounting shape as shown in FIG. When these series of manufacturing steps are completed, the semiconductor device 1 according to the present embodiment shown in FIGS. 1 and 2 is completed.

(本実施の形態の作用及び効果)
本実施の形態に係る半導体装置1は、図1及び図2に示されるように、ダイパッド20と、半導体チップ4とを備える。ダイパッド20は、ダイボンド領域DLを有する第1表面20Aと、第1表面20Aに対して板厚方向に対向する第2表面20Bとを有する。半導体チップ4は、ダイパッド20のダイボンド領域DL上にダイボンド材3を介して配設される。
(Operation and effect of the present embodiment)
The semiconductor device 1 according to the present embodiment includes a die pad 20 and a semiconductor chip 4 as shown in FIGS. 1 and 2. The die pad 20 has a first surface 20A having a die bond region DL and a second surface 20B facing the first surface 20A in the thickness direction. The semiconductor chip 4 is disposed on the die bond region DL of the die pad 20 via the die bond material 3.

ここで、半導体装置1は、特に図2に示されるように、ダイパッド20のダイボンド領域DLにおいて貫通部25を備える。貫通部25は、ダイパッド20の第1表面20Aから第2表面20Bへ貫通し、ダイボンド材3の一部30がダイパッド20の第1表面20A側から第2表面20B側へ至る構成とされる。
仮に、ダイボンディングにおいて、ダイパッド20のダイボンド領域DLにダイボンド材3(製造プロセス中では、ダイボンド材31)を介して半導体チップ4を押圧しても、貫通部25を通してダイボンド材3の一部30が第2表面20B側へ至る。このため、半導体チップ4に加わる押圧による応力が、貫通部25を備えない場合に比し、小さくなるので、半導体チップ4の割れを防止することができる。
Here, the semiconductor device 1 includes a through portion 25 in the die bond region DL of the die pad 20 as shown in FIG. 2 in particular. The penetrating portion 25 penetrates from the first surface 20A of the die pad 20 to the second surface 20B, and a part 30 of the die bond material 3 extends from the first surface 20A side of the die pad 20 to the second surface 20B side.
Even if the semiconductor chip 4 is pressed to the die bond region DL of the die pad 20 via the die bond material 3 (in the manufacturing process, the die bond material 31) in the die bonding, the part 30 of the die bond material 3 is not removed through the through-hole 25. It reaches the second surface 20B side. For this reason, since the stress due to the pressure applied to the semiconductor chip 4 is smaller than the case where the through portion 25 is not provided, the semiconductor chip 4 can be prevented from cracking.

特に、大電流用としての半導体チップ4は、チップサイズが大きく、かつ、厚さが薄いので、割れ易いが、貫通部25を通してダイボンド材3が抜け易く、割れを生じ難い。表現を代えれば、半導体チップ4の割れを防止することができるので、半導体チップ4の半導体基板40の厚さを薄くすることができ、半導体チップ4に搭載された縦型構造のバイポーラトランジスタのコレクタ抵抗成分を小さくすることができる。   In particular, the semiconductor chip 4 for high current has a large chip size and is thin, so that it is easy to break, but the die-bonding material 3 is easily pulled out through the through portion 25 and is not easily cracked. In other words, since the crack of the semiconductor chip 4 can be prevented, the thickness of the semiconductor substrate 40 of the semiconductor chip 4 can be reduced, and the collector of the vertical structure bipolar transistor mounted on the semiconductor chip 4. The resistance component can be reduced.

また、本実施の形態に係る半導体装置1では、図1及び図2に示されるように、ダイボンド材3の一部30がダイパッド20の第2表面20Bにおいて貫通部25の周囲に広がって形成される。
このため、この広がったダイボンド材3の一部30が係止部位となり、ダイパッド20の第1表面20Aとダイボンド材3との接合力を向上させることができる。
Further, in the semiconductor device 1 according to the present embodiment, as shown in FIGS. 1 and 2, a part 30 of the die bond material 3 is formed to spread around the through portion 25 on the second surface 20 </ b> B of the die pad 20. The
For this reason, a part 30 of the spread die-bonding material 3 becomes a locking part, and the bonding force between the first surface 20A of the die pad 20 and the die-bonding material 3 can be improved.

さらに、本実施の形態に係る半導体装置1では、図3に示されるように、貫通部25は円形状に形成されるので、ダイボンド材3の一部30が貫通部25を通して抜けるときの流動抵抗が、例えば矩形状に比し、小さくなる。このため、ダイボンド材3の一部30が貫通部25をスムーズに抜けるので、半導体チップ4に加わる応力が小さくなり、半導体チップ4の割れを一層防止することができる。   Furthermore, in the semiconductor device 1 according to the present embodiment, as shown in FIG. 3, since the through portion 25 is formed in a circular shape, the flow resistance when a part 30 of the die bond material 3 comes out through the through portion 25. However, it is smaller than, for example, a rectangular shape. For this reason, a part 30 of the die bond material 3 smoothly passes through the through portion 25, so that the stress applied to the semiconductor chip 4 is reduced and the cracking of the semiconductor chip 4 can be further prevented.

また、本実施の形態に係る半導体装置1では、図3に示されるように、貫通部25が等間隔において複数個配設されているので、ダイボンド材3の一部30が貫通部25を通して均等に抜け易くなる。このため、ダイボンド材3の一部30がスムーズに抜けるので、半導体チップ4に加わる応力が小さくなり、半導体チップ4の割れを一層防止することができる。   Further, in the semiconductor device 1 according to the present embodiment, as shown in FIG. 3, since a plurality of through portions 25 are arranged at equal intervals, a part 30 of the die bond material 3 is evenly passed through the through portions 25. It becomes easy to come off. For this reason, part 30 of the die-bonding material 3 is smoothly removed, so that the stress applied to the semiconductor chip 4 is reduced and the cracking of the semiconductor chip 4 can be further prevented.

さらに、本実施の形態に係る半導体装置1では、図2に示されるように、半導体チップ4は、ダイパッド20の板厚(厚さt1)と同一、又はダイパッド20の板厚よりも薄い厚さt3に形成される。このため、ダイパッド20の板厚と同一か、それよりも薄い厚さt3を有する半導体チップ4の割れを防止することができる。   Furthermore, in the semiconductor device 1 according to the present embodiment, as shown in FIG. 2, the semiconductor chip 4 has the same thickness as the die pad 20 (thickness t <b> 1) or is thinner than the die pad 20. It is formed at t3. For this reason, it is possible to prevent the semiconductor chip 4 having a thickness t3 equal to or thinner than the thickness of the die pad 20 from being cracked.

また、本実施の形態に係る半導体装置1の製造方法は、まず、第1工程として、図4に示されるように、ダイパッド20のダイボンド領域DL上に、流動性を有するダイボンド材31を形成する。ダイパッド20は、ダイボンド領域DLを有する第1表面20Aと、第1表面20Aに対して板厚方向に対向する第2表面20Bとを有する。そして、第2工程として、ダイボンド領域DL上にダイボンド材31を介して押圧しながら半導体チップ4を搭載する(図1及び図2参照)。   In the manufacturing method of the semiconductor device 1 according to the present embodiment, first, as a first step, as shown in FIG. 4, a die bond material 31 having fluidity is formed on the die bond region DL of the die pad 20. . The die pad 20 has a first surface 20A having a die bond region DL and a second surface 20B facing the first surface 20A in the thickness direction. Then, as a second step, the semiconductor chip 4 is mounted on the die bond region DL while being pressed through the die bond material 31 (see FIGS. 1 and 2).

ここで、図2及び図3に示されるように、ダイパッド20のダイボンド領域DLは、第1表面20Aから第2表面20Bへ貫通する貫通部25を有する。第2工程において、ダイボンド領域DL上にダイボンド材31を介して押圧しながら半導体チップ4が搭載されると、ダイボンド材31の一部30が貫通部25を通して第1表面20A側から第2表面20B側へ至る。
このため、半導体チップ4に加わる押圧による応力が、貫通部25を備えない場合に比し、小さくなるので、ダイボンディングにおける半導体チップ4の割れを防止することができる。半導体チップ4の割れを防止することができる結果、半導体装置1の製造上の歩留まりを向上させることができる。
Here, as shown in FIGS. 2 and 3, the die bond region DL of the die pad 20 has a through portion 25 penetrating from the first surface 20A to the second surface 20B. In the second step, when the semiconductor chip 4 is mounted on the die bond region DL through the die bond material 31 while being pressed, a part 30 of the die bond material 31 passes through the through portion 25 from the first surface 20A side to the second surface 20B. To the side.
For this reason, since the stress due to the pressure applied to the semiconductor chip 4 is smaller than the case where the through portion 25 is not provided, it is possible to prevent cracking of the semiconductor chip 4 in die bonding. As a result of preventing the semiconductor chip 4 from cracking, the manufacturing yield of the semiconductor device 1 can be improved.

さらに、本実施の形態に係る半導体装置1の製造方法では、第2工程におけるダイボンド領域DL上のダイボンド材3は、第1工程におけるダイボンド領域DL上のダイボンド材31の厚さt4に比し、半分以下の薄い厚さt2に形成することができる。
このように形成される半導体装置1によれば、ダイボンド材3の厚さt2が薄くなることにより、半導体チップ4とダイパッド20との間の抵抗値を小さくすることができる。具体的には、半導体チップ4に搭載された縦型構造のバイポーラトランジスタのコレクタ電流経路の抵抗値を小さくすることができる。
Furthermore, in the manufacturing method of the semiconductor device 1 according to the present embodiment, the die bond material 3 on the die bond region DL in the second step is compared with the thickness t4 of the die bond material 31 on the die bond region DL in the first step, It can be formed to a thin thickness t2 of less than half.
According to the semiconductor device 1 formed in this way, the resistance value between the semiconductor chip 4 and the die pad 20 can be reduced by reducing the thickness t2 of the die bond material 3. Specifically, the resistance value of the collector current path of the bipolar transistor having the vertical structure mounted on the semiconductor chip 4 can be reduced.

従って、本実施の形態では、半導体チップ4の割れを防止することができる半導体装置1及びその製造方法を提供することができる。特に、半導体チップ4のチップサイズを大きくすることができ、半導体チップ4の半導体基板40の厚さt3を薄くすることができるので、大電流に適した半導体装置1を製造することができる。   Therefore, in the present embodiment, it is possible to provide the semiconductor device 1 that can prevent the semiconductor chip 4 from cracking and the method for manufacturing the same. In particular, since the chip size of the semiconductor chip 4 can be increased and the thickness t3 of the semiconductor substrate 40 of the semiconductor chip 4 can be reduced, the semiconductor device 1 suitable for a large current can be manufactured.

[第2実施の形態]
図5を用いて、本発明の第2実施の形態に係る半導体装置1及びその製造方法について説明する。なお、本実施の形態並びに後述する第3実施の形態において、第1実施の形態に係る半導体装置1及びその製造方法の構成要素と同一の構成要素又は実質的に同一の構成要素には同一符号を付し、重複する説明は省略する。
[Second Embodiment]
The semiconductor device 1 and the manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIG. In the present embodiment and the third embodiment to be described later, the same reference numerals are given to the same or substantially the same components as those of the semiconductor device 1 and the manufacturing method thereof according to the first embodiment. The description which overlaps is abbreviate | omitted.

本実施の形態に係る半導体装置1は、第1実施の形態に係る半導体装置1の貫通部25の構成を変えた例を説明するものである。本実施の形態に係る半導体装置1は、図5に示されるように、ダイパッド20のダイボンド領域DLに、第1実施の形態における貫通部25の直径Lよりも大きい直径L2を有する1個の貫通部26を備えている。貫通部26は、ダイボンド領域DLの中心部分に配設されている。   The semiconductor device 1 according to the present embodiment will explain an example in which the configuration of the penetrating portion 25 of the semiconductor device 1 according to the first embodiment is changed. As shown in FIG. 5, the semiconductor device 1 according to the present embodiment has one penetrating hole having a diameter L2 larger than the diameter L of the penetrating portion 25 in the first embodiment in the die bond region DL of the die pad 20. A portion 26 is provided. The through portion 26 is disposed in the center portion of the die bond region DL.

貫通部26は、第1実施の形態に係る半導体装置1の貫通部25と同様に、ダイボンド材3の一部30を第1表面20A側から第2表面20B側へ至らせ、ダイボンド材3の一部30は第2表面20Bに沿って貫通部26の周囲に広がって形成されている。   Similar to the penetration part 25 of the semiconductor device 1 according to the first embodiment, the penetration part 26 brings a part 30 of the die bond material 3 from the first surface 20A side to the second surface 20B side so that the die bond material 3 The part 30 is formed so as to extend around the penetrating portion 26 along the second surface 20B.

本実施の形態に係る半導体装置1では、貫通部26以外の構成要素は第1実施の形態に係る半導体装置1の構成要素と同一である。また、半導体装置1の製造方法は第1実施の形態に係る半導体装置1の製造方法と同一であるので、ここでの説明は省略する。   In the semiconductor device 1 according to the present embodiment, the constituent elements other than the penetrating portion 26 are the same as the constituent elements of the semiconductor device 1 according to the first embodiment. Further, since the manufacturing method of the semiconductor device 1 is the same as the manufacturing method of the semiconductor device 1 according to the first embodiment, description thereof is omitted here.

このように構成される本実施の形態に係る半導体装置1及びその製造方法では、第1実施の形態に係る半導体装置1及びその製造方法により得られる作用効果と同様の作用効果を得ることができる。   In the semiconductor device 1 and the manufacturing method thereof according to the present embodiment configured as described above, the same operational effects as the operational effects obtained by the semiconductor device 1 and the manufacturing method thereof according to the first embodiment can be obtained. .

[第3実施の形態]
図6を用いて、本発明の第3実施の形態に係る半導体装置1及びその製造方法について説明する。
[Third Embodiment]
The semiconductor device 1 and the manufacturing method thereof according to the third embodiment of the present invention will be described with reference to FIG.

本実施の形態に係る半導体装置1は、第1実施の形態に係る半導体装置1の貫通部25の構成を変えた例を説明するものである。本実施の形態に係る半導体装置1は、図6に示されるように、ダイパッド20のダイボンド領域DLに、第1実施の形態における貫通部25の直径Lよりも小さい直径L3を有し、かつ、貫通部25よりも多くの貫通部27を備えている。
それぞれの貫通部27は、仮想線(一点鎖線)を用いて理解し易く記載されているように、第1表面20A側から見て、複数の正三角形を組み合わせた図形において各頂点に中心位置を一致させて配列されている。すなわち、隣接する貫通部27の配置間隔はすべて等間隔に設定されている。
The semiconductor device 1 according to the present embodiment will explain an example in which the configuration of the penetrating portion 25 of the semiconductor device 1 according to the first embodiment is changed. As shown in FIG. 6, the semiconductor device 1 according to the present embodiment has a diameter L3 smaller than the diameter L of the penetrating portion 25 in the first embodiment in the die bond region DL of the die pad 20, and More penetrating parts 27 than the penetrating parts 25 are provided.
Each penetrating portion 27 has a center position at each vertex in a figure formed by combining a plurality of equilateral triangles as viewed from the first surface 20A side, as described in an easy-to-understand manner using virtual lines (dashed lines). Arranged to match. That is, the arrangement intervals of the adjacent through portions 27 are all set at equal intervals.

貫通部27は、第1実施の形態に係る半導体装置1の貫通部25と同様に、ダイボンド材3の一部30を第1表面20A側から第2表面20B側へ至らせ、ダイボンド材3の一部30は第2表面20Bに沿って貫通部26の周囲に広がって形成されている。   Similar to the penetration part 25 of the semiconductor device 1 according to the first embodiment, the penetration part 27 leads a part 30 of the die bond material 3 from the first surface 20A side to the second surface 20B side. The part 30 is formed so as to extend around the penetrating portion 26 along the second surface 20B.

本実施の形態に係る半導体装置1では、貫通部27以外の構成要素は第1実施の形態に係る半導体装置1の構成要素と同一である。また、半導体装置1の製造方法は第1実施の形態に係る半導体装置1の製造方法と同一であるので、ここでの説明は省略する。   In the semiconductor device 1 according to the present embodiment, the components other than the penetrating portion 27 are the same as the components of the semiconductor device 1 according to the first embodiment. Further, since the manufacturing method of the semiconductor device 1 is the same as the manufacturing method of the semiconductor device 1 according to the first embodiment, description thereof is omitted here.

このように構成される本実施の形態に係る半導体装置1及びその製造方法では、第1実施の形態に係る半導体装置1及びその製造方法により得られる作用効果と同様の作用効果を得ることができる。   In the semiconductor device 1 and the manufacturing method thereof according to the present embodiment configured as described above, the same operational effects as the operational effects obtained by the semiconductor device 1 and the manufacturing method thereof according to the first embodiment can be obtained. .

[上記実施の形態の補足説明]
本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において、例えば下記の通り変形可能である。
本発明は、半導体チップの半導体基板として、III族−V族化合物半導体基板を使用してもよい。
また、本発明は、貫通部の平面形状として、楕円形状、角部が円弧状に形成されたスリット形状に形成してもよい。さらに、貫通部の平面形状として、ダイボンド材の流動抵抗が許容範囲内となる多角形状、具体的には六角形状、八角形状又はそれよりも多角形状に形成してもよい。
[Supplementary explanation of the above embodiment]
The present invention is not limited to the above-described embodiment, and can be modified as follows, for example, without departing from the gist thereof.
In the present invention, a group III-V compound semiconductor substrate may be used as the semiconductor substrate of the semiconductor chip.
Moreover, you may form this invention in the slit shape by which elliptical shape and the corner | angular part were formed in circular arc shape as a planar shape of a penetration part. Furthermore, the planar shape of the penetrating portion may be a polygonal shape in which the flow resistance of the die bond material is within an allowable range, specifically, a hexagonal shape, an octagonal shape, or a polygonal shape.

1…半導体装置、2…リード、20…ダイパッド、21…インナーリード、22…アウターリード、25、26、27…貫通部、20A…第1表面、20B…第2表面、3、31…ダイボンド材、30…一部、4…半導体チップ、40…半導体基板、41、42…外部端子、43…裏面電極、5…ボンディングワイヤ、6…樹脂封止体。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Lead, 20 ... Die pad, 21 ... Inner lead, 22 ... Outer lead, 25, 26, 27 ... Through part, 20A ... 1st surface, 20B ... 2nd surface, 3, 31 ... Die bond material , 30 ... part, 4 ... semiconductor chip, 40 ... semiconductor substrate, 41, 42 ... external terminal, 43 ... back electrode, 5 ... bonding wire, 6 ... resin sealing body.

Claims (7)

ダイボンド領域を有する第1表面と当該第1表面に対して板厚方向に対向する第2表面とを有するダイパッドと、
前記ダイボンド領域上にダイボンド材を介して配設された半導体チップと、
前記ダイボンド領域において前記第1表面から前記第2表面へ貫通し、前記ダイボンド材の一部が前記第1表面側から前記第2表面側へ至る貫通部と、
を備えた半導体装置。
A die pad having a first surface having a die bond region and a second surface facing the first surface in the thickness direction;
A semiconductor chip disposed on the die bond region via a die bond material;
Penetrating from the first surface to the second surface in the die bond region, a part of the die bond material extending from the first surface side to the second surface side, and
A semiconductor device comprising:
前記ダイボンド材の一部が、前記第2表面において、前記貫通部の周囲に広がって形成されている請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a part of the die bond material is formed to spread around the penetrating portion on the second surface. 前記貫通部は、第1表面側から見て、円形状に形成されている請求項1又は請求項2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the penetrating portion is formed in a circular shape when viewed from the first surface side. 前記貫通部は、等間隔において複数個配設されている請求項3に記載の半導体装置。   The semiconductor device according to claim 3, wherein a plurality of the through portions are arranged at equal intervals. 前記半導体チップは、前記ダイパッドの板厚と同一の厚さ、又は前記ダイパッドの板厚よりも薄い厚さに形成されている請求項1〜請求項4のいずれか1項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the semiconductor chip is formed to have a thickness equal to a thickness of the die pad or a thickness thinner than a thickness of the die pad. ダイボンド領域を有する第1表面と当該第1表面に対して板厚方向に対向する第2表面とを有し、前記ダイボンド領域において前記第1表面から前記第2表面へ貫通する貫通部を有するダイパッドの前記ダイボンド領域上に、流動性を有するダイボンド材を形成する第1工程と、
前記ダイボンド領域上にダイボンド材を介して押圧しながら半導体チップを搭載し、前記押圧により前記ダイボンド材の一部を前記貫通部を通して前記第1表面側から前記第2表面側へ至らせる第2工程と、
を備えた半導体装置の製造方法。
A die pad having a first surface having a die bond region and a second surface facing the first surface in the thickness direction, and having a penetrating portion penetrating from the first surface to the second surface in the die bond region A first step of forming a flowable die bond material on the die bond region of
A second step of mounting a semiconductor chip on the die bond region while pressing it through a die bond material, and causing a part of the die bond material to reach the second surface side from the first surface side through the through portion by the pressing. When,
A method for manufacturing a semiconductor device comprising:
前記第2工程における前記ダイボンド領域上のダイボンド材は、前記第1工程における前記ダイボンド領域上のダイボンド材の厚さに比し、半分以下の厚さに形成されている請求項6に記載の半導体装置の製造方法。   The semiconductor according to claim 6, wherein the die-bonding material on the die-bonding region in the second step is formed to have a thickness that is less than half the thickness of the die-bonding material on the die-bonding region in the first step. Device manufacturing method.
JP2018109851A 2018-06-07 2018-06-07 Semiconductor device and manufacturing method thereof Pending JP2019212846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018109851A JP2019212846A (en) 2018-06-07 2018-06-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018109851A JP2019212846A (en) 2018-06-07 2018-06-07 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2019212846A true JP2019212846A (en) 2019-12-12

Family

ID=68845460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018109851A Pending JP2019212846A (en) 2018-06-07 2018-06-07 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2019212846A (en)

Similar Documents

Publication Publication Date Title
JP2002261228A (en) Lead frame
JP2002261226A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2002299540A (en) Semiconductor device and manufacturing method therefor
JP6961337B2 (en) Semiconductor device
US20140008777A1 (en) Thermal leadless array package with die attach pad locking feature
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
US20210082794A1 (en) Microelectronic device with floating pads
US8643158B2 (en) Semiconductor package and lead frame therefor
TW201921518A (en) Manufacturing method for semiconductor device and semiconductor device
JP6164895B2 (en) Manufacturing method of semiconductor device
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US11152288B2 (en) Lead frames for semiconductor packages
JP5767294B2 (en) Semiconductor device
US10490485B2 (en) Semiconductor device
JP4767277B2 (en) Lead frame and resin-encapsulated semiconductor device
JP2009071154A (en) Semiconductor apparatus
US11107754B2 (en) Electronic device, leadframe for an electronic device and method for fabricating an electronic device and a leadframe
US10290593B2 (en) Method of assembling QFP type semiconductor device
JP4822038B2 (en) Discrete package, manufacturing method thereof, and lead frame used therefor
JP2010165777A (en) Semiconductor device and method of manufacturing the same
JP2019212846A (en) Semiconductor device and manufacturing method thereof
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
US20100038759A1 (en) Leadless Package with Internally Extended Package Leads
US20150357266A1 (en) Semiconductor device assembled using two lead frames
JP2013016851A (en) Method of manufacturing semiconductor device