JP2019212310A5 - - Google Patents

Claims (19)

1. 装置であって、
   データエラー訂正のための少なくとも一つのタイプのデータ再生成コードを演算するように構成された再生成コード認識（ＲＣＡ）ストレージ装置、
   を含み、
   前記ＲＣＡストレージ装置は、
   データブロックを含む複数のチャンクにてデータを格納するように構成されたメモリと、
   外部のホスト装置と関連付けられた要請に基づき、選択された数のデータブロックに基づいてデータ再生成コードを演算するように構成されたプロセッサと、
   インターフェースであり、
   前記データ再生成コードを前記外部のホスト装置に伝送し、
   前記データ再生成コードを演算するように前記プロセッサを構成するコマンドを、前記外部のホスト装置から受信する、
   ように構成されたインターフェースと、
   を含む、
   装置。
2. 前記ＲＣＡストレージ装置は、
   異なるデータ再生成コードを生成するように構成された一つ以上の命令セットを格納するように構成されたコードメモリ、
   をさらに含み、
   前記プロセッサは、前記外部のホスト装置によって、前記データ再生成コードを演算するために前記一つ以上の命令セットのうちの一つを選択するように構成される、
   請求項１に記載の装置。
3. 前記コードメモリは、前記一つ以上の命令が前記外部のホスト装置によって前記コードメモリに書き込まれるように構成される、請求項２に記載の装置。
4. 前記インターフェースは、選択された数のデータブロックに基づく前記データ再生成コードの生成を可能にするコマンドを、前記外部のホスト装置から受信するように構成される、請求項１に記載の装置。
5. 前記インターフェースは、
   リペアデータが要求されることを示すとともに前記データ再生成コードが演算されるべきであることを示すリペアコマンドを前記外部のホスト装置から受信し、
   前記データ再生成コードを前記外部のホスト装置に返す、
   ように構成され、
   前記データ再生成コードのサイズは、前記データのセットのサイズよりも小さい、
   請求項１に記載の装置。
6. 前記プロセッサは、前記外部のホスト装置によって要請されたときに、データ再生成技法を通して前記データ再生成コードの異なるバージョンを演算するように構成され、
   前記プロセッサによって演算されるバージョンは、前記外部のホスト装置によって決定される、
   請求項１に記載の装置。
7. システムであって、
   ホスト装置であり、
   分散ストレージシステム間で複数のデータチャンクとしてデータを格納し、
   あるデータチャンクがエラーと関連付けられたことを検出し、
   前記エラーの前記検出に応答して、データ再生成技法を通して、前記複数のデータチャンクに基づいて、前記エラーと関連付けられた前記データチャンクを再構成する、
   ように構成されたホスト装置と、
   前記分散ストレージシステムであり、
   それぞれのデータチャンクを格納するように構成された複数のストレージ装置を含み、
   前記複数のストレージ装置は、少なくとも一つのタイプのデータ再生成コードを内部で演算するように構成された少なくとも一つの再生成コード認識（ＲＣＡ）ストレージ装置を含む、
   前記分散ストレージシステムと、
   を含むシステム。
8. 前記ＲＣＡストレージ装置は、
   データブロックを含むチャンクにてデータを格納するように構成されたメモリと、
   選択された数のデータブロックに基づいてデータ再生成コードを演算するように構成されたプロセッサと、
   前記データ再生成コードを前記ホスト装置に伝送するように構成された外部インターフェースと、
   を含む、請求項７に記載のシステム。
9. 前記ホスト装置は、
   データ再生成コードを内部で演算できるストレージ装置を決定し、
   該ストレージ装置からデータのチャンク又はその一部を要請し、
   前記データのチャンク又はその一部に少なくとも部分的に基づいて、データ再生成コードを前記ホスト装置により演算する、
   ように構成される、請求項７に記載のシステム。
10. 前記ホスト装置は、前記データ再生成コードの前記演算を前記ストレージ装置にオフロードすることを、以下のファクタうちの一つ以上、すなわち、
    前記ストレージ装置に利用可能なデータ再生成技法、
    前記分散ストレージシステムに関連付けられた利用可能な帯域幅の量、
    前記データのチャンク又はその一部のサイズと比較した前記データ再生成コードのサイズ、及び
    前記ホスト装置内の利用可能な計算能力の大きさ、
    のうちの一つ以上に少なくとも部分的に基づいて決定するように構成される、請求項９に記載のシステム。
11. 前記ホスト装置は、前記ホスト装置によって演算されたデータ再生成コードとそれぞれのストレージ装置によって演算された前記データ再生成コードとに基づいて、前記エラーと関連付けられた前記チャンクを再構成するように構成される、請求項９に記載のシステム。
12. 前記ホスト装置は、
    データ再生成コードを内部で演算できる第１のストレージ装置と第１プロトコルを介して通信し、
    データ再生成コードを内部で演算できない第２のストレージ装置と第２プロトコルを介して通信する、
    ように構成される、請求項９に記載のシステム。
13. 前記ホスト装置は、
    それぞれのデータ再生成コードを内部で演算できるストレージ装置を検出し、
    データ再生成技法と関連付けられた命令を、該ストレージ装置に格納することで、該ストレージ装置が、該データ再生成技法を通して前記データ再生成コードを演算するように構成されるようにする、
    ように構成される、請求項７に記載のシステム。
14. 前記ホスト装置は、
    それぞれのデータ再生成コードを内部で演算できるストレージ装置を、少なくとも部分的に、ホスト装置選択されたデータ再生成技法を通して前記データ再生成コードを演算できるストレージ装置を検出することによって検出する、
    ように構成される、請求項１３に記載のシステム。
15. システムであって、
    ホスト装置であり、
    ストレージシステムの間で複数のチャンクにてデータを格納し、
    あるチャンクがエラーと関連付けられたことを検出し、
    前記エラーの前記検出に応答して、データ再生成技法を通して、前記複数のチャンクに少なくとも部分的に基づいて、前記エラーを訂正する、
    ように構成されたホスト装置と、
    前記ストレージシステムであり、
    前記データのそれぞれのチャンクを格納するように構成された複数のストレージ装置、
    を含む前記ストレージシステムと、
    を含み、
    前記複数のストレージ装置は、少なくとも一つのタイプのデータ再生成コードを内部で演算するように構成された少なくとも一つの再生成コード認識（ＲＣＡ）ストレージ装置を含み、
    前記ＲＣＡストレージ装置は、
    データブロックを含む複数のチャンクにてデータを格納するように構成されたメモリと、
    前記ホスト装置と関連付けられた要請に基づき、選択された数のデータブロックに基づいてデータ再生成コードを演算するように構成されたプロセッサと、
    異なるデータ再生成コードを生成するように構成された一つ以上の命令セットを格納するように構成されたコードメモリと、
    前記データ再生成コードを前記ホスト装置に伝送するように構成された外部インターフェースと、
    を含む、
    システム。
16. 前記ホスト装置は、命令セットを前記ＲＣＡストレージ装置の前記コードメモリに書き込むように構成され、該命令セットは、前記データ再生成技法を通しての前記ＲＣＡストレージ装置による前記演算を可能にするように構成される、請求項１５に記載のシステム。
17. 前記ホスト装置は、それぞれのＲＣＡストレージ装置に一つ以上のデータ再生成コードの前記演算を少なくとも部分的に動的にオフロードすることにより、前記エラーを訂正するように構成される、請求項１５に記載のシステム。
18. 前記ホスト装置は、前記ストレージシステム内のＲＣＡストレージ装置ではないストレージ装置によって格納されたデータの一つ以上のチャンクついてのデータ再生成コードを、前記ホスト装置によって演算することによって、前記エラーを訂正するように構成され、
    前記ホスト装置によって演算することは、前記ストレージ装置から前記データのチャンクの少なくとも一部を伝送することを含み、
    前記ＲＣＡストレージ装置によって演算され、前記ホスト装置に伝送される前記データ再生成コードのサイズは、前記ホスト装置に伝送される前記ストレージ装置からの前記データのチャンクの前記少なくとも一部のサイズよりも小さい、請求項１７に記載のシステム。
19. 前記複数のストレージ装置は、非ＲＣＡ（ｎｏｎ－ＲＣＡ）ストレージ装置を含み、
    前記ホスト装置は、
    第１プロトコルを介して前記ＲＣＡストレージ装置と通信し、
    第２プロトコルを介して前記非ＲＣＡストレージ装置と通信する、
    ように構成される、
    請求項１５に記載のシステム。