JP2019200698A - パケット処理装置及びそのメモリアクセス制御方法 - Google Patents
パケット処理装置及びそのメモリアクセス制御方法 Download PDFInfo
- Publication number
- JP2019200698A JP2019200698A JP2018096227A JP2018096227A JP2019200698A JP 2019200698 A JP2019200698 A JP 2019200698A JP 2018096227 A JP2018096227 A JP 2018096227A JP 2018096227 A JP2018096227 A JP 2018096227A JP 2019200698 A JP2019200698 A JP 2019200698A
- Authority
- JP
- Japan
- Prior art keywords
- access
- hmc
- vault
- bank
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims description 47
- 238000012545 processing Methods 0.000 claims abstract description 114
- 230000008569 process Effects 0.000 claims description 32
- 238000007726 management method Methods 0.000 claims description 20
- 239000010410 layer Substances 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000013500 data storage Methods 0.000 claims description 5
- 239000002346 layers by function Substances 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 11
- 230000007246 mechanism Effects 0.000 description 38
- 238000005192 partition Methods 0.000 description 31
- 238000000605 extraction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000000284 extract Substances 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Memory System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
本発明の第1の実施の形態に係るパケット処理装置について図面を参照して説明する。図2は、図1のHMC内のテーブル分散配置方式を具体化したものである。
本発明の第2の実施の形態に係るパケット処理装置について図面を参照して説明する。本実施の形態が第1の実施の形態と異なる点は、第1の実施の形態に係るHMCコントローラ100に対して、さらに、HMC300に記憶されたテーブルを更新するテーブル更新制御機能を設けた点にある。他の点については第1の実施の形態と同様なので、ここでは主として相違点について説明する。なお、第1の実施の形態と同様の構成については同一の符号を付した。
本発明の第3の実施の形態に係るパケット処理装置について図面を参照して説明する。本実施の形態が第1の実施の形態と異なる点は、メモリアクセスの負荷に追従してHMC300内におけるテーブルの分割形態を動的に変化させる点にある。他の点については第1の実施の形態と同様なので、ここでは主として相違点について説明する。なお、第1の実施の形態と同様の構成については同一の符号を付した。
101…CPUインタフェース部
102…パケット付随情報抽出部
103…分割テーブル特定部
104…Bank番号特定部
105…Vaul決定部
106…(Vault,Bank)対アクセス履歴部
107…HMCアクセスコントローラ部
111…リクエスト識別部
112…テーブル更新制御部
121…負荷監視部
122…分割変動制御部
123…負荷閾値部
124…分割テーブル配置管理部
200…プロセッサ部
201…CPU
202…DRAM
300…HMC
Claims (8)
- パケット処理において演算装置からアクセスされるテーブルを記憶した記憶装置と、前記演算装置からの前記記憶装置の前記テーブルへのアクセスリクエストに基づき前記記憶装置へのメモリアクセスを制御する制御装置とを備えたパケット処理装置であって、
前記記憶装置の記憶領域は互いに並列アクセス可能なS個(Sは2以上の自然数)のブロックに区画されており、
前記各ブロックの記憶領域は互いに並列アクセス可能なN個(Nは2以上の自然数)のバンクに区画されており、
前記テーブルは分割されて前記記憶装置の前記バンクに分散して記憶されており、
前記制御装置は、前記アクセスリクエストに対してアクセス対象データが格納されているブロック及びバンクを特定して前記記憶装置にアクセスする
ことを特徴とするパケット処理装置。 - 前記テーブルをN個の分割テーブルに等分割し、前記S個のブロックのそれぞれにおいて、前記N個の分割テーブルを前記N個のバンクに対応させて記憶した
ことを特徴とする請求項1記載のパケット処理装置。 - 前記制御装置は、さらに、ブロック識別子及びバンク識別子の組により特定される記憶領域へのアクセス状態を管理するアクセス状態管理部と、同一データが分散記憶されたブロック識別子及びバンク識別子の組により特定される複数の記憶領域からアクセス状態がアクセス可能である記憶領域を選択し、選択した記憶領域へのアクセスを行うアクセス制御部とを備えた
ことを特徴とする請求項1又は2記載のパケット処理装置。 - 前記制御装置は、さらに、前記演算装置からのアクセスリクエストの種別を識別するリクエスト識別部と、前記リクエスト識別部により識別された種別が前記テーブルの更新リクエストの場合に当該更新リクエストに基づき前記S個のブロックのそれぞれにおいてテーブルの更新処理を行うデータ更新制御部とを備えた
ことを特徴とする請求項1乃至3何れか1項記載のパケット処理装置。 - 前記制御装置は、さらに、前記演算装置からのアクセスリクエストによる前記記憶装置の負荷を監視する負荷監視部と、前記負荷監視部により計測された負荷に基づき1つ以上のブロックにおいて第1のバンクに記憶されている分割テーブルを第2のバンクにコピーする分割変動制御部とを備えた
ことを特徴とする請求項1乃至4何れか1項記載のパケット処理装置。 - 前記アクセスリクエストはパケットに付随するパケット付随情報を含み、
前記テーブルは前記パケット付随情報に基づき分割されている
ことを特徴とする請求項1乃至5何れか1項記載のパケット処理装置。 - 前記記憶装置は、複数のデータ記憶素子層とメモリコントロール機能層とを互いに接続するように積層するとともに、各データ記憶素子層を平面上においてS個の区画に分割するとともに各データ記憶素子層の同一区画間を互いに接続することによりブロックを形成した
ことを特徴とする請求項1乃至6何れか1項記載のパケット処理装置。 - パケット処理において演算装置からアクセスされるテーブルを記憶した記憶装置と、前記演算装置からの前記記憶装置の前記テーブルへのアクセスリクエストに基づき前記記憶装置へのメモリアクセスを制御する制御装置とを備えたパケット処理装置におけるメモリアクセス制御方法であって、
前記記憶装置の記憶領域は互いに並列アクセス可能なS個(Sは2以上の自然数)のブロックに区画されており、
前記各ブロックの記憶領域は互いに並列アクセス可能なN個(Nは2以上の自然数)のバンクに区画されており、
前記テーブルは分割されて前記記憶装置の前記バンクに分散して記憶されており、
前記制御装置は、前記アクセスリクエストに対してアクセス対象データが格納されているブロック及びバンクを特定して前記記憶装置にアクセスする
ことを特徴とするパケット処理装置のメモリアクセス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018096227A JP6991446B2 (ja) | 2018-05-18 | 2018-05-18 | パケット処理装置及びそのメモリアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018096227A JP6991446B2 (ja) | 2018-05-18 | 2018-05-18 | パケット処理装置及びそのメモリアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019200698A true JP2019200698A (ja) | 2019-11-21 |
JP6991446B2 JP6991446B2 (ja) | 2022-01-12 |
Family
ID=68612528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018096227A Active JP6991446B2 (ja) | 2018-05-18 | 2018-05-18 | パケット処理装置及びそのメモリアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6991446B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236997A (ja) * | 2004-02-20 | 2005-09-02 | Fujitsu Ltd | 高速なルーティングテーブル学習およびルックアップ |
JP2009237709A (ja) * | 2008-03-26 | 2009-10-15 | Nec Computertechno Ltd | 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 |
JP2012515381A (ja) * | 2009-01-12 | 2012-07-05 | マイクロン テクノロジー, インク. | メモリシステムを監視するシステムおよび方法 |
WO2014102993A1 (ja) * | 2012-12-28 | 2014-07-03 | 株式会社日立製作所 | パケット中継装置、パケット転送方法および通信システム |
US20150324290A1 (en) * | 2014-05-08 | 2015-11-12 | John Leidel | Hybrid memory cube system interconnect directory-based cache coherence methodology |
JP2017517807A (ja) * | 2014-05-09 | 2017-06-29 | マイクロン テクノロジー, インク. | ハイブリッドメモリキューブリンクを用いる相互接続システムおよび方法 |
-
2018
- 2018-05-18 JP JP2018096227A patent/JP6991446B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236997A (ja) * | 2004-02-20 | 2005-09-02 | Fujitsu Ltd | 高速なルーティングテーブル学習およびルックアップ |
JP2009237709A (ja) * | 2008-03-26 | 2009-10-15 | Nec Computertechno Ltd | 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 |
JP2012515381A (ja) * | 2009-01-12 | 2012-07-05 | マイクロン テクノロジー, インク. | メモリシステムを監視するシステムおよび方法 |
WO2014102993A1 (ja) * | 2012-12-28 | 2014-07-03 | 株式会社日立製作所 | パケット中継装置、パケット転送方法および通信システム |
US20150324290A1 (en) * | 2014-05-08 | 2015-11-12 | John Leidel | Hybrid memory cube system interconnect directory-based cache coherence methodology |
JP2017515239A (ja) * | 2014-05-08 | 2017-06-08 | マイクロン テクノロジー, インク. | ハイブリッドメモリキューブシステム相互接続ディレクトリベースキャッシュコヒーレンス方法 |
JP2017517807A (ja) * | 2014-05-09 | 2017-06-29 | マイクロン テクノロジー, インク. | ハイブリッドメモリキューブリンクを用いる相互接続システムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6991446B2 (ja) | 2022-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11734179B2 (en) | Efficient work unit processing in a multicore system | |
US12001681B2 (en) | Distributed storage system and data processing method | |
AU2004220640B2 (en) | System and method for dymanic ordering in a network processor | |
EP0472879B1 (en) | Method and apparatus for dynamic detection and routing of non-uniform traffic in parallel buffered multistage interconnection networks | |
CN103870435B (zh) | 服务器及数据访问方法 | |
US9830264B2 (en) | Cache memory system and operating method for the same | |
CN111901409B (zh) | 虚拟化云平台的负载均衡实现方法、装置及可读存储介质 | |
KR20120092930A (ko) | 맵 리듀스를 이용한 분산 메모리 클러스터 제어 장치 및 방법 | |
CN107729261B (zh) | 一种多核/众核处理器中Cache地址映射方法 | |
US9542317B2 (en) | System and a method for data processing with management of a cache consistency in a network of processors with cache memories | |
JP2022539285A (ja) | キャッシュの割当方法と装置、記憶媒体、電子装置 | |
US20240205292A1 (en) | Data processing method and apparatus, computer device, and computer-readable storage medium | |
US10915470B2 (en) | Memory system | |
JP6991446B2 (ja) | パケット処理装置及びそのメモリアクセス制御方法 | |
US9122617B2 (en) | Pseudo cache memory in a multi-core processor (MCP) | |
US9104465B2 (en) | Main processor support of tasks performed in memory | |
CN106302259B (zh) | 片上网络中处理报文的方法和路由器 | |
US20220414001A1 (en) | Memory inclusivity management in computing systems | |
JP2021018510A (ja) | パケット処理装置及びそのメモリアクセス制御方法並びにプログラム | |
US11811512B2 (en) | Multicast routing method, interconnection device, mesh network system and configuration method thereof | |
US20230020131A1 (en) | Memory tiering techniques in computing systems | |
WO2016192658A1 (zh) | 一种高速缓冲存储器中数据块的替换方法和装置 | |
JP6219771B2 (ja) | 負荷分散装置、負荷分散方法、および、負荷分散システム | |
JP2021018509A (ja) | 情報処理装置及びそのメモリアクセス制御方法並びにプログラム | |
KR20160121009A (ko) | 디스크 기반의 연결요소 그래프 질의 처리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20180523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6991446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |