JP2019186470A - 回路付基板加工体及び回路付基板加工方法 - Google Patents

回路付基板加工体及び回路付基板加工方法 Download PDF

Info

Publication number
JP2019186470A
JP2019186470A JP2018078234A JP2018078234A JP2019186470A JP 2019186470 A JP2019186470 A JP 2019186470A JP 2018078234 A JP2018078234 A JP 2018078234A JP 2018078234 A JP2018078234 A JP 2018078234A JP 2019186470 A JP2019186470 A JP 2019186470A
Authority
JP
Japan
Prior art keywords
circuit
substrate
polymer layer
circuit board
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018078234A
Other languages
English (en)
Other versions
JP7045765B2 (ja
Inventor
昭平 田上
Shohei Tagami
昭平 田上
菅生 道博
Michihiro Sugao
道博 菅生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2018078234A priority Critical patent/JP7045765B2/ja
Priority to US16/366,637 priority patent/US10854496B2/en
Priority to EP19168048.7A priority patent/EP3557612A1/en
Priority to KR1020190042259A priority patent/KR20190120706A/ko
Priority to CN201910299633.XA priority patent/CN110391167A/zh
Priority to TW108113016A priority patent/TWI793305B/zh
Publication of JP2019186470A publication Critical patent/JP2019186470A/ja
Application granted granted Critical
Publication of JP7045765B2 publication Critical patent/JP7045765B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04Polysiloxanes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2201/00Properties
    • C08L2201/08Stabilised against heat, light or radiation or oxydation
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00Polymer mixtures characterised by other features
    • C08L2205/02Polymer mixtures characterised by other features containing two or more polymers of the same C08L -group
    • C08L2205/025Polymer mixtures characterised by other features containing two or more polymers of the same C08L -group containing two or more polymers of the same hierarchy C08L, and differing only in parameters such as density, comonomer content, molecular weight, structure
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00Polymer mixtures characterised by other features
    • C08L2205/03Polymer mixtures characterised by other features containing three or more polymers in a blend
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00Polymer mixtures characterised by other features
    • C08L2205/03Polymer mixtures characterised by other features containing three or more polymers in a blend
    • C08L2205/035Polymer mixtures characterised by other features containing three or more polymers in a blend containing four or more polymers in a blend
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/50Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Adhesive Tapes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】 簡略かつ低コストなプロセスが構築可能で、TSV形成、基板裏面配線工程に対する工程適合性が高く、熱プロセス耐性に優れ、薄型基板の生産性を高めることができる回路付基板加工体、及び回路付基板加工方法を提供する。【解決手段】 支持体上に仮接着材層が剥離可能に積層され、かつ、該仮接着材層が、表面に回路面を有し裏面を加工すべき回路付基板の表面に剥離可能に積層された回路付基板加工体であって、仮接着材層は熱硬化性シロキサン重合体層(A)からなり、重合体層(A)が、硬化後において、支持体から界面剥離させる際の剥離力が、180°剥離試験において10〜500mN/25mmであり、かつ、重合体層(A)が、硬化後において、回路付基板から界面剥離させる際の剥離力が、180°剥離試験において50〜1000mN/25mmであることを特徴とする回路付基板加工体。【選択図】図1

Description

本発明は、回路付基板加工体及び回路付基板加工方法に関し、特に、薄型回路付基板を効果的に得ることを可能にする回路付基板加工体及び回路付基板加工方法に関する。
3次元の半導体実装は、より一層の高密度、大容量化を実現するために必須となってきている。3次元実装技術とは、1つの半導体チップを薄型化し、更にこれをシリコン貫通電極(TSV:through silicon via)によって結線しながら多層に積層していく半導体作製技術である。これを実現するためには、半導体回路を形成した基板を非回路形成面(「裏面」ともいう)研削によって薄型化し、更に裏面にTSVを含む電極形成を行う工程が必要である。従来、シリコン基板の裏面研削工程では、研削面の反対側に裏面保護テープを貼り、研削時のウエハ破損を防いでいる。しかし、このテープは有機樹脂フィルムを基材に用いており、柔軟性がある反面、強度や耐熱性が不十分であり、TSV形成工程や裏面での配線層形成工程を行うには適しない。
そこで、半導体基板をシリコン、ガラス等の支持体に接着層を介して接合することによって、裏面研削、TSVや裏面電極形成の工程に十分耐えうるシステムが提案されている。この際に重要なのが、基板を支持体に接合する際の接着層である。これは基板を支持体に隙間なく接合でき、後の工程に耐えるだけの十分な耐久性が必要で、更に最後に薄型ウエハを支持体から簡便に剥離できることが必要である。このように、最後に剥離することから、本明細書では、この接着層を仮接着層(または仮接着材層)と呼ぶことにする。
これまでに公知の仮接着層とその剥離方法としては、光吸収性物質を含む接着材に高強度の光を照射し、接着材層を分解することによって支持体から接着材層を剥離する技術(特許文献1)、及び、熱溶融性の炭化水素系化合物を接着材に用い、加熱溶融状態で接合・剥離を行う技術(特許文献2)が提案されている。前者の技術はレーザー等の高価な装置が必要であり、かつ基板1枚あたりの処理時間が長くなるなどの問題があった。また後者の技術は加熱だけで制御するため簡便である反面、200℃を超える高温での熱安定性が不十分であるため、適用範囲は狭かった。更にこれらの仮接着層では、高段差基板の均一な膜厚形成と、支持体への完全接着にも適さなかった。
また、シリコーン粘着剤を仮接着材層に用いるウェハ加工方法に関する技術が提案されている(特許文献3)。この方法は、基板を支持体に付加硬化型のシリコーン粘着剤を用いて接合し、剥離の際にはシリコーン樹脂を溶解、あるいは分解するような薬剤に浸漬して基板を支持体から分離するものである。そのため、剥離に非常に長時間を要し、実際の製造プロセスへの適用は困難である。
特開2004−64040号公報 特開2006−328104号公報 米国特許第7541264号公報
本発明は、上記事情に鑑みなされたもので、簡略かつ低コストなプロセスが構築可能で、TSV形成、基板裏面配線工程に対する工程適合性が高く、更には、CVDといった熱プロセス耐性に優れ、回路付基板の研削時等に回路付基板のズレが生じる恐れがなく、支持体ないし回路付基板の剥離が容易で、回路付基板から残渣無く熱硬化性シロキサン重合体層(A)を剥離可能であり、薄型基板の生産性を高めることができる回路付基板加工体、及び回路付基板加工方法を提供することを目的とする。
上記目的を達成するために、本発明では、支持体上に仮接着材層が剥離可能に積層され、かつ、該仮接着材層が、表面に回路面を有し裏面を加工すべき回路付基板の表面に剥離可能に積層された、前記支持体、前記仮接着材層、前記回路付基板の順からなる回路付基板加工体であって、
前記仮接着材層は熱硬化性シロキサン重合体層(A)からなり、
前記支持体に積層された前記重合体層(A)が、硬化後において、前記支持体から界面剥離させる際の剥離力が、25mm幅試験片の5mm/秒での180°剥離試験において10〜500mN/25mmであり、かつ、
前記回路付基板に積層された前記重合体層(A)が、硬化後において、前記回路付基板から界面剥離させる際の剥離力が、25mm幅試験片の5mm/秒での180°剥離試験において50〜1000mN/25mmであることを特徴とする回路付基板加工体を提供する。
このような回路付基板加工体は、熱硬化性シロキサン重合体層(A)からなる単層構造を有する仮接着材層を備えたものであるため、この仮接着材層により、回路付基板と支持体との仮接着が容易に実現され、かつ、高段差基板を用いた場合にも均一な膜厚で仮接着材層が形成されたものである。また、このような回路付基板加工体は、TSV形成、ウエハ裏面配線工程に対する工程適合性が高く、仮接着層を単層化することで簡略かつ低コストなプロセスが構築可能で、更には、CVDといった熱プロセス耐性も良好で、剥離前の薄型ウエハが切断された状態であっても容易に剥離可能で、薄型ウエハの生産性を高めることができる。また、本発明における熱硬化性シロキサン重合体層(A)は、熱硬化後において上記ピール剥離力を有するため、回路付基板の裏面研削時等に回路付基板のズレが生じる恐れがなく、高温に晒しても剥離することなく、支持体ないし回路付基板の剥離が容易で、回路付基板から残渣無く熱硬化性シロキサン重合体層(A)を剥離可能となる。
またこの場合、前記熱硬化性シロキサン重合体層(A)が、(A−1)1分子中に2個以上のアルケニル基を有するオルガノポリシロキサン、(A−2)1分子中に2個以上のケイ素原子に結合した水素原子(Si−H基)を含有するオルガノハイドロジェンポリシロキサン、及び(A−3)白金系触媒、を含有し、前記(A−1)成分中のアルケニル基に対する前記(A−2)成分中のSi−H基のモル比が0.3から10となる量を含有する組成物の硬化物であることが好ましい。
上記のピール剥離力を有する熱硬化性シロキサン重合体層(A)を形成するための、熱硬化前組成物としては、このような(A−1)〜(A−3)を含む組成物が挙げられる。
また、前記(A−1)1分子中に2個以上のアルケニル基を有するオルガノポリシロキサンが、SiO4/2で表されるシロキサン単位(Q単位)を含むことが好ましい。
このような(A−1)を含む組成物の硬化物であれば、確実に、上記ピール剥離力を有するものとなるために好ましい。
また、前記熱硬化性シロキサン重合体層(A)が、前記(A−1)成分、前記(A−2)成分、前記(A−3)成分に加え、(A−4)有機溶剤、(A−5)反応制御剤のいずれか一方、又はその両方を含有する組成物の硬化物であることが好ましい。
熱硬化性シロキサン重合体層(A)を形成するための硬化前組成物が、(A−4)有機溶剤を含むことで、組成物粘度を調節することが可能となり、目的とする膜厚となるように溶液を調製することが可能となる。また、(A−5)反応制御剤を加えることで、保存時の安定性を高めることが可能となる。
また、前記熱硬化性シロキサン重合体層(A)の硬化物が、RSiO1/2で表されるシロキサン単位(M単位)を0.001〜60.000モル%、RSiO2/2で表されるシロキサン単位(D単位)を10.000〜99.999モル%、RSiO3/2で表されるシロキサン単位(T単位)を0.000〜0.005モル%、SiO4/2で表されるシロキサン単位(Q単位)を0.000〜60.000モル%含有する(但し、R〜Rはそれぞれ非置換又は置換の1価炭化水素基を示す。)ことが好ましい。
熱硬化性シロキサン重合体層(A)が硬化後このような膜となっていれば、所望の弾性率を満たすことができる。
またこの場合、前記熱硬化性シロキサン重合体層(A)の硬化物が、25℃における貯蔵弾性率が1×10〜1×10Paであることが好ましい。
熱硬化性シロキサン重合体層(A)が硬化後にこのような弾性率の膜であれば、回路付基板薄型化の研削工程に十分耐えることができ、基板の反りが小さくなるため工程で装置にかからない等の問題が発生しにくくなるため好ましい。
また、本発明では、
(a)前記回路付基板加工体を準備する工程と、
(b)前記熱硬化性シロキサン重合体層(A)を熱硬化させる工程と、
(c)前記回路付基板の裏面を研削又は研磨する工程と、
(d)前記回路付基板の裏面に加工を施す工程と、
(e)前記回路付基板加工体から前記支持体を分離する工程と、
(f)前記支持体が分離された前記回路付基板加工体から前記重合体層(A)の硬化膜を分離し前記回路付基板のみを取り出す工程と、
を含むことを特徴とする回路付基板加工方法を提供する。
また、本発明では、
(a)前記回路付基板加工体を準備する工程と、
(b)前記熱硬化性シロキサン重合体層(A)を熱硬化させる工程と、
(c)前記回路付基板の裏面を研削又は研磨する工程と、
(d)前記回路付基板の裏面に加工を施す工程と、
(g)前記回路付基板加工体から、前記支持体と前記重合体層(A)を一体で分離し前記回路付基板のみを取り出す工程と、
を含むことを特徴とする回路付基板加工方法を提供する。
このような回路付基板加工方法であれば、本発明における単層仮接着材層が、回路付基板と支持体の接合に使用されるため、この仮接着材層を使用して貫通電極構造や、バンプ接続構造を有する薄型ウエハ(薄型回路付基板)を、容易に製造することができる。また、このような剥離工程によれば、支持体を、加工を施した回路付基板から容易に剥離することができる。
また、この場合、前記工程(a)で回路付基板加工体を準備する工程として、
(a−1)前記支持体上に前記熱硬化性シロキサン重合体層(A)の未硬化組成物層を積層する工程と、
(a−2)前記重合体層(A)の未硬化組成物層を介して前記支持体と前記回路付基板を貼り合わせる工程と、
を含むことが好ましい。
またこの場合、前記工程(a)で回路付基板加工体を準備する工程として、
(a−3)前記回路付基板上に前記重合体層(A)の未硬化組成物層を積層する工程と、
(a−4)前記重合体層(A)の未硬化組成物層を介して前記回路付基板と前記支持体を貼り合わせる工程と、
を含むことが好ましい。
上記工程(a)で回路付基板加工体を準備する工程としては、これらの方法が挙げられる。
本発明の回路付基板加工体における仮接着材層は、単層構造を有し、単層処理で済むため簡便かつ低コストなプロセスを構築可能で、熱硬化性シロキサン重合体層を仮接着層として使用することで、樹脂の熱分解が生じないことはもとより、高温時での樹脂の流動も生じず、耐熱性が高いために、幅広い半導体成膜プロセスに適用でき、段差を有するウエハに対しても、膜厚均一性の高い接着材層を形成でき、この膜厚均一性のため容易に50μm以下の均一な薄型回路付基板を得ることが可能となり、更には、薄型回路付基板作製後、支持体より室温で容易に剥離することができるため、割れ易い薄型回路付基板を容易に製造することができる。
本発明の回路付基板加工体の一例を示す断面図である。
以下、本発明をより詳細に説明する。
本発明者らは、上記目的を達成するため鋭意検討を行った結果、硬化後において特定のピール剥離力を有する熱硬化性シロキサン重合体層(A)からなる単層系の熱硬化性仮接着層を使用した回路付基板加工体とすることで、貫通電極構造やバンプ接続構造を有する薄型回路付基板を、簡単に製造することが可能な回路付基板加工体及び回路付基板加工方法を見出した。
図1に示したように、本発明の回路付基板加工体10は、支持体1上に仮接着材層2が剥離可能に積層され、かつ、該仮接着材層2が、表面に回路面を有し裏面を加工すべき回路付基板3の表面に剥離可能に積層された、前記支持体1、前記仮接着材層2、前記回路付基板3の順からなる回路付基板加工体である。即ち、仮接着材層2は、表面に回路面を有し、裏面を加工すべき回路付基板3と、回路付基板3の加工時に回路付基板3を支持する支持体1との間に介在する。本発明においては、仮接着材層2が、熱硬化性シロキサン重合体層(A)からなる。
<仮接着材層>
−熱硬化性シロキサン重合体層(A)−
本発明の回路付基板加工体の構成要素である熱硬化性シロキサン重合体層(A)は、硬化後において(即ち、重合体層(A)を支持体上に積層させた状態で硬化させた後において)、支持体から界面剥離させる際の剥離力が、25mm幅試験片を5mm/秒で引き上げて剥がす180°剥離試験において10〜500mN/25mmであり、好ましくは30〜500mN/25mmであり、より好ましくは50〜200mN/25mmであるようなピール剥離力を有する。本発明における熱硬化性シロキサン重合体層(A)は、熱硬化後において、支持体から界面剥離させる際の剥離力が10mN以上であるため、回路付基板の裏面加工工程中等に剥離することが無く、500mN以下であるため、容易に重合体層(A)の硬化膜を支持体から剥離することができる。
更に、本発明においては、回路付基板に積層された重合体層(A)が、硬化後において(即ち、重合体層(A)を、回路付基板に積層させた状態で硬化させた後において)、回路付基板から界面剥離させる際の剥離力が、25mm幅試験片を5mm/秒で引き上げて剥がす180°剥離試験において50〜1000mN/25mmであり、好ましくは70〜1000mN/25mmであり、より好ましくは80〜500mN/25mmであるようなピール剥離力を有する。本発明における熱硬化性シロキサン重合体層(A)は、熱硬化後において、回路付基板から界面剥離させる際の剥離力が50mN以上であるため、回路付基板の裏面加工工程中等に剥離することが無く、特に高温プロセスを通しても剥離が生じず、1000mN以下であるため、重合体層(A)の硬化膜を回路付基板からテープにより剥離することができる。
このようなピール剥離力を有する熱硬化性シロキサン重合体層(A)を形成するための、熱硬化前組成物は、
(A−1)1分子中に2個以上のアルケニル基を有するオルガノポリシロキサン、
(A−2)1分子中に2個以上のケイ素原子に結合した水素原子(Si−H基)を含有するオルガノハイドロジェンポリシロキサン、ただし(A−1)成分中のアルケニル基に対する(A−2)成分中のSi−H基のモル比が0.3から10となる量、
(A−3)白金系触媒、
を含んだものが挙げられる。
また、任意成分として、(A−4)有機溶剤、(A−5)反応制御剤のいずれか一方、又はその両方を含んでも良く、この場合、(A−5)反応制御剤は、前記(A−1)および前記(A−2)成分の合計100質量部に対して0〜8.0質量部とすることができる。
以下(A−1)〜(A−5)成分について説明する。
(A−1)成分
(A−1)成分は、1分子中に2個以上のアルケニル基を有するオルガノポリシロキサンであり、例えば、1分子中に2個以上のアルケニル基を含有する直鎖状又は分岐状のジオルガノポリシロキサン、又はSiO4/2単位で表されるシロキサン単位(Q単位)を持つレジン構造のオルガノポリシロキサンである。特に、1分子中に0.6mol%(アルケニル基モル数/Siモル数)〜9mol%のアルケニル基を含有するジオルガノポリシロキサン、又はレジン構造のオルガノポリシロキサンであることが好ましい。
このようなオルガノポリシロキサンとして、具体的には下記式(1)、(2)、(3)で示されるものを挙げることができる。これらは1種単独でも、2種以上を混合して用いても良い。
(3−a)SiO−(RXSiO)−(R SiO)−SiR (3−a) (1)
(HO)SiO−(RXSiO)p+2−(R SiO)−SiR (OH) (2)
(SiO4/2(R SiO1/2(R (3−e)SiO1/2 (3)
(式中、Rは夫々独立して脂肪族不飽和結合を有さない1価炭化水素基、Xは夫々独立してアルケニル基含有1価有機基、aは0〜3の整数、m、nは、2a+mが1分子中にアルケニル基含有量が0.6mol%〜9mol%となる数である。p、qは、p+2が1分子中にアルケニル基含有量が0.6mol%〜9mol%となる数である。eは夫々独立な1〜3の整数で、b、c、dが、(c+d)/bが0.3〜3.0、d/(b+c+d)が0.01〜0.6となるような数である。)
上記式中、Rとしては、炭素原子数1〜10の1価炭化水素基が好ましく、例示すると、メチル基、エチル基、プロピル基、ブチル基などのアルキル基;シクロヘキシル基などのシクロアルキル基;フェニル基、トリル基などのアリール基などであり、特にメチル基等のアルキル基又はフェニル基が好ましい。
Xのアルケニル基含有1価有機基としては、炭素原子数2〜10の有機基が好ましく、ビニル基、アリル基、ヘキセニル基、オクテニル基等のアルケニル基;アクリロイルプロピル基、アクリロイルメチル基、メタクリロイルプロピル基等の(メタ)アクリロイルアルキル基;アクリロキシプロピル基、アクリロキシメチル基、メタクリロキシプロピル基、メタクリロキシメチル基等の(メタ)アクリロキシアルキル基;シクロヘキセニルエチル基、ビニルオキシプロピル基などのアルケニル基含有1価炭化水素基が挙げられ、特に、工業的にはビニル基が好ましい。
上記一般式(1)中、aは0〜3の整数であるが、aが1〜3であれば、分子鎖末端がアルケニル基で封鎖されるため、反応性のよいこの分子鎖末端アルケニル基により、短時間で反応を完結することができ好ましい。さらには、コスト面において、a=1が工業的に好ましい。このアルケニル基含有ジオルガノポリシロキサンの性状はオイル状又は生ゴム状であることが好ましい。このアルケニル基含有ジオルガノポリシロキサンは直鎖状であっても分岐状であってもよい。
上記一般式(3)はSiO4/2単位を持つレジン構造のオルガノポリシロキサンであり、式中eは夫々独立な1〜3の整数であるが、コスト面において、e=1が工業的に好ましい。また、eの平均値とd/(b+c+d)の積が、0.02〜1.50であることが好ましく、0.03〜1.0であることがより好ましい。このレジン構造のオルガノポリシロキサンは、有機溶剤に溶解させた溶液として使用しても良い。
(A−2)成分
(A−2)成分は架橋剤であり、1分子中にケイ素原子に結合した水素原子(Si−H基)を少なくとも2個、好ましくは3個以上有するオルガノハイドロジエンポリシロキサンである。直鎖状、分岐状、又は環状のものを使用できる。
前記(A−2)成分のオルガノハイドロジエンポリシロキサンの25℃における粘度は、1〜5,000mPa・sであることが好ましく、5〜500mPa・sであるのがさらに好ましい。このオルガノハイドロジエンポリシロキサンは2種以上の混合物でもよい。(A−2)成分の使用量は、(A−1)成分中のアルケニル基量に対する(A−2)成分中のSiH基のモル比(SiH基/アルケニル基)が0.3〜10、特に1.0〜8.0の範囲となるように配合することが好ましい。このSiH基とアルケニル基とのモル比が0.3以上であれば、架橋密度が低くなることもなく、粘着剤層が硬化しないといった問題も起こらない。10以下であれば、架橋密度が高くなりすぎることもなく、十分な粘着力及びタックが得られる。また、前記モル比が10以下であれば、処理液の使用可能時間を長くすることができる。
(A−3)成分
(A−3)成分は白金系触媒(即ち、白金族金属触媒)であり、例えば、塩化白金酸、塩化白金酸のアルコール溶液、塩化白金酸とアルコールとの反応物、塩化白金酸とオレフィン化合物との反応物、塩化白金酸とビニル基含有シロキサンとの反応物などが挙げられる。
前記(A−3)成分の添加量は有効量であり、通常前記(A−1)及び(A−2)成分の合計に対し、白金族金属分(質量換算)として1〜5,000ppmであり、5〜2,000ppmであることが好ましい。1ppm以上であればシリコーン仮接着材組成物の硬化性が低下することもなく、架橋密度が低くなることも、保持力が低下することもない。5,000ppm以下であれば、処理浴の使用可能時間を長くすることができる。
(A−4)成分
(A−4)成分は有機溶剤である。重合体層(A)は、その熱硬化前組成物溶液をスピンコート、ロールコータなどの方法によって支持体上に形成する。スピンコートなどの方法によって支持体上に重合体層(A)を形成する場合には、樹脂を溶液としてコートすることが好ましい。このとき使用される有機溶剤としては、(A−1)〜(A−3)及び(A−5)成分を溶解可能な溶剤であれば特に制限はないが、ペンタン、へキサン、シクロヘキサン、イソオクタン、ノナン、デカン、p−メンタン、ピネン、イソドデカン、リモネンなどの炭化水素系溶剤又はシリコーン系溶剤が好適に使用される。溶剤の含有量は、樹脂100質量部に対して10〜900質量部、好ましくは25〜400質量部、更に好ましくは40〜300質量部である。
(A−5)成分
(A−5)成分は反応制御剤であり、シリコーン仮接着材組成物を調合ないし基材に塗工する際に、加熱硬化前に処理液が増粘やゲル化を起こさないようにするために必要に応じて任意に添加するものである。
具体例としては、3−メチル−1−ブチン−3−オール、3−メチル−1−ペンチン−3−オール、3,5−ジメチル−1−ヘキシン−3−オール、1−エチニルシクロヘキサ
ノール、3−メチル−3−トリメチルシロキシ−1−ブチン、3−メチル−3−トリメチ
ルシロキシ−1−ペンチン、3,5−ジメチル−3−トリメチルシロキシ−1−ヘキシン
、1−エチニル−1−トリメチルシロキシシクロヘキサン、ビス(2,2−ジメチル−3
−ブチノキシ)ジメチルシラン、1,3,5,7−テトラメチル−1,3,5,7−テト
ラビニルシクロテトラシロキサン、1,1,3,3−テトラメチル−1,3−ジビニルジ
シロキサンなどが挙げられ、好ましいのは1−エチニルシクロヘキサノール、及び3−メ
チル−1−ブチン−3−オールである。
前記(A−5)成分の配合量は、通常前記(A−1)及び(A−2)成分の合計100質量部に対して0〜8.0質量部の範囲であればよく、好ましくは0.01〜8.0質量部、特に0.05〜2.0質量部であるのが好ましい。8.0質量部以下であれば、シリコーン仮接着材組成物の硬化性が低下することもなく、0.01質量部以上であると反応制御の効果が十分発揮される。
また、この重合体層(A)熱硬化前組成物溶液には、公知の酸化防止材を耐熱性向上のために添加することができる。
また、前記熱硬化性シロキサン重合体層(A)は、膜厚が10〜150μmの間で形成されて使用されるのが好ましい。膜厚が10μm以上であれば、基板と支持体を隙間なく貼り合わせることが可能で、回路付基板の薄型化の研削工程に十分耐えることができ、該重合体層(A)の膜厚が150μm以下であれば、TSV形成工程などの熱処理工程で樹脂変形を生じるおそれがなく、実用に耐えることができるため好ましい。なお、この熱硬化性シロキサンには、耐熱性を更に高めるため、シリカ等のフィラーを50質量部以下添加してもよい。
前記熱硬化性シロキサン重合体層(A)の硬化物は、RSiO1/2で表されるシロキサン単位(M単位)を0.001〜60.000モル%、RSiO2/2で表されるシロキサン単位(D単位)を10.000〜99.999モル%、RSiO3/2で表されるシロキサン単位(T単位)を0.000〜0.005モル%、SiO4/2で表されるシロキサン単位(Q単位)を0.000〜60.000モル%含有することが好ましく、前記M単位を0.001〜35.000モル%、前記D単位を30.000〜99.999モル%、前記T単位を0.000〜0.001モル%、前記Q単位を0.000〜50.000モル%含有することがより好ましい。
上記において、有機置換基R、R、R、R、R及びRは、非置換又は置換の1価炭化水素基であり、炭素原子数1〜10が好ましく、具体的には、メチル基、エチル基、n−プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、n−ペンチル基、シクロペンチル基、n−ヘキシル基等のアルキル基、シクロヘキシル基等のシクロアルキル基、フェニル基、トリル基等のアリール基などの炭化水素基、これら水素原子の一部又は全部がハロゲン原子で置換された基、特に好ましくはメチル基及びフェニル基である。
また熱硬化性シロキサン重合体層(A)の硬化膜は、25℃における貯蔵弾性率が1×10〜1×10Paであることが好ましい。
熱硬化性シロキサン重合体層(A)が硬化後このような弾性率の膜であれば、回路付基板の薄型化の研削工程に十分耐えることができ、基板の反りが小さくなるため工程で装置にかからない等の問題が発生しにくくなるため好ましい。
−任意成分−
本発明に用いられる仮接着剤には、上記各成分以外に任意成分を添加することができる。例えば、ポリジメチルシロキサン、ポリジメチルジフェニルシロキサンなどの非反応性のポリオルガノシロキサン;フェノール系、キノン系、アミン系、リン系、ホスファイト系、イオウ系、チオエーテル系などの酸化防止剤;トリアゾール系、ベンゾフェノン系などの光安定剤;リン酸エステル系、ハロゲン系、リン系、アンチモン系などの難燃剤;カチオン活性剤、アニオン活性剤、非イオン系活性剤などの帯電防止剤;塗工の際の粘度を下げるための溶剤として、トルエン、キシレン等の芳香族系溶剤、ヘキサン、オクタン、イソパラフィンなどの脂肪族系溶剤、メチルエチルケトン、メチルイソブチルケトンなどのケトン系溶剤、酢酸エチル、酢酸イソブチルなどのエステル系溶剤、ジイソプロピルエーテル、1,4−ジオキサンなどのエーテル系溶剤、又はこれらの混合溶剤などが使用される。
本発明における仮接着材層は、上記(A−1)〜(A−3)を含み、(A−4),(A−5)を任意に混合して接着溶液とし、またはフィルム化して形成されるものである。
<回路付基板加工方法>
本発明の回路付基板加工方法は、本発明の回路付基板加工体を用いて、半導体回路等を有する回路付基板の加工を行う方法であり、即ち、回路付基板と支持体との接着層として、上記熱硬化性シロキサン重合体層(A)の単層からなる仮接着材層を用いることを特徴とする。本発明の回路付基板加工方法により得られる薄型化された回路付基板の厚さは、典型的には5〜300μm、より典型的には10〜100μmである。
本発明の回路付基板加工方法は、
(a)本発明の回路付基板加工体を準備する工程と、
(b)前記熱硬化性シロキサン重合体層(A)を熱硬化させる工程と、
(c)前記回路付基板の裏面を研削又は研磨する工程と、
(d)前記回路付基板の裏面に加工を施す工程と、
(e)前記回路付基板加工体から前記支持体を分離する工程と、
(f)前記支持体が分離された前記回路付基板加工体から前記重合体層(A)の硬化膜を分離し前記回路付基板のみを取り出す工程と、
を含むか、または、
(a)本発明の回路付基板加工体を準備する工程と、
(b)前記熱硬化性シロキサン重合体層(A)を熱硬化させる工程と、
(c)前記回路付基板の裏面を研削又は研磨する工程と、
(d)前記回路付基板の裏面に加工を施す工程と、
(g)前記回路付基板加工体から、前記支持体と前記重合体層(A)を一体で分離し前記回路付基板のみを取り出す工程と、を含む方法である。
[工程(a)]
工程(a)は、本発明の回路付基板加工体を準備する工程である。この工程は、表面に回路形成面及び裏面に回路非形成面を有する回路付基板の前記回路形成面を、熱硬化性シロキサン重合体層(A)からなる仮接着材層を介して、支持体に接合することにより、本発明の回路付基板加工体を製造し、準備する工程であり、
(a−1)前記支持体上に前記重合体層(A)の未硬化組成物層を積層する工程と、
(a−2)前記重合体層(A)の未硬化組成物層を介して前記支持体と前記回路付基板を貼り合わせる工程と、
を含むか、又は
(a−3)前記回路付基板上に前記重合体層(A)の未硬化組成物層を積層する工程と、
(a−4)前記重合体層(A)の未硬化組成物層を介して前記回路付基板と前記支持体を貼り合わせる工程と、
を含む。
(a−1)工程又は(a−3)工程で重合体層(A)の未硬化組成物層を積層する際には、フィルムで、回路付基板や支持体に形成することもでき、あるいは、それぞれの溶液をスピンコート、スリットコート、スプレーコート等の方法により形成することができ、好ましくはスピンコート法が用いられる。この場合、スピンコート後、その溶剤の揮発条件に応じ、80〜200℃の温度で、予めプリベークを行ったのち、使用に供される。
(a−2)工程又は(a−4)工程で支持体と回路付基板を重合体層(A)を介して接合する工程では、好ましくは40〜200℃、より好ましくは60〜180℃の温度領域で、この温度にて減圧下(特に、真空下)、この基板を均一に圧着することで、回路付基板が支持体と接合した回路付基板加工体(積層体基板)が形成される。このとき、ウエハ貼り合わせ装置としては、市販のウエハ接合装置、例えばEVG社のEVG520IS、850TB、SUSS社のXBC300、東京エレクトロン社のSynapseV等が挙げられる。
回路形成面及び回路非形成面を有する回路付基板は、一方の面が回路形成面であり、他方の面が回路非形成面である回路付基板である。本発明に使用される回路付基板は、通常、半導体ウエハである。該半導体ウエハの例としては、シリコンウエハのみならず、ゲルマニウムウエハ、ガリウム−ヒ素ウエハ、ガリウム−リンウエハ、ガリウム−ヒ素−アルミニウムウエハ等が挙げられる。該ウエハの厚さは、特に制限はないが、典型的には600〜800μm、より典型的には625〜775μmである。
支持体としては、シリコンウエハやガラス板、石英ウエハ等の基板が使用可能であるがなんら制約はない。本発明においては、支持体を通して仮接着材層に放射エネルギー線を照射する必要はなく、支持体の光線透過性は不要である。
[工程(b)]
工程(b)は、前記重合体層(A)を熱硬化させる工程である。回路付基板加工体(ウエハ加工体、積層体基板)が形成された後、120〜250℃、好ましくは140〜200℃で10分〜4時間、好ましくは30分〜2時間加熱することによって、前記重合体層(A)の硬化を行う。
[工程(c)]
工程(c)は、支持体と接合した回路付基板の裏面(回路非形成面)を研削又は研磨する工程、即ち、工程(a)にて準備した回路付基板加工体の回路付基板裏面側を研削又は研磨して、該回路付基板の厚みを薄くしていく工程である。回路付基板裏面の研削加工の方式には特に制限はなく、公知の研削方式が採用される。研削は、回路付基板と砥石(ダイヤモンド等)に水をかけて冷却しながら行うことが好ましい。回路付基板裏面を研削加工する装置としては、例えば(株)ディスコ製DAG−810(商品名)等が挙げられる。また、回路付基板裏面側をCMP研磨してもよい。
[工程(d)]
工程(d)は、回路非形成面を研削した回路付基板加工体、即ち、裏面研削又は裏面研磨によって薄型化された回路付基板加工体の裏面(回路非形成面)に加工を施す工程である。この工程にはウエハレベルで用いられる様々なプロセスが含まれる。例としては、電極形成、金属配線形成、保護膜形成等が挙げられる。より具体的には、電極等の形成のための金属スパッタリング、金属スパッタリング層をエッチングするウェットエッチング、金属配線形成のマスクとするためのレジストの塗布、露光、及び現像によるパターンの形成、レジストの剥離、ドライエッチング、金属めっきの形成、TSV形成のためのシリコンエッチング、シリコン表面の酸化膜形成など、従来公知のプロセスが挙げられる。またこれ以外に、ダイシング等の方法により裏面研削され薄型化したウエハをチップサイズに切断することもできる。
[工程(e)]
工程(e)は、工程(d)で加工を施した回路付基板加工体から支持体を分離する工程、即ち、薄型化した回路付基板に様々な加工を施した後、回路付基板加工体から支持体を剥離する工程である。この剥離工程は、一般に室温から60℃程度の比較的低温の条件で実施され、回路付基板加工体の回路付基板又は支持体の一方を水平に固定しておき、他方を水平方向から一定の角度を付けて持ち上げる方法、及び、研削された回路付基板の研削面に保護フィルムを貼り、回路付基板と重合体層(A)と保護フィルムを一体にピール方式で回路付基板加工体から剥離する方法等が挙げられる。
本発明には、これらの剥離方法のいずれにも適用可能であるが、回路付基板加工体の回路付基板を水平に固定しておき、支持体を水平方向から一定の角度を付けて持ち上げる方法がより適している。これらの剥離方法は、通常、室温で実施される。
また、工程(d)で加工を施した回路付基板から支持体を分離する工程(e)は、
(e−1)加工を施した回路付基板の加工面にダイシングテープを接着する工程
(e−2)ダイシングテープ面を吸着面に真空吸着する工程
(e−3)吸着面の温度が10℃から100℃の温度範囲で、前記支持体を、加工を施した前記回路付基板からピールオフにて剥離する工程と、を含むことが好ましい。このようにすることで、支持体を、加工を施した回路付基板から容易に剥離することができ、また、後のダイシング工程を容易に行うことができる。
[工程(f)]
工程(f)は、支持体が分離された回路付基板加工体から、重合体層(A)の硬化膜を分離し回路付基板のみを取り出す工程である。工程(e)で前記支持体を剥離した後、加工を施した回路付基板から前記重合体層(A)の硬化膜をテープピールにより剥離することが好ましい。
この剥離工程は、一般に室温から60℃程度の比較的低温の条件で実施され、回路付基板加工体を水平に固定しておき、露出している重合体層(A)に剥離用のテープ材を貼り合わせ、このテープ材をピール方式により引き剥がすことで、重合体層(A)の硬化膜を加工を施した回路付基板から剥離することができる。テープ材としては剥離可能であればどのようなテープ材でも使用可能であるが、特にシリコーン粘着材を使用したテープが好ましく、例えば(株)寺岡製作所製ポリエステルフィルム粘着テープNo.646S、No.648などが好適に用いられる。
[工程(g)]
工程(g)は、工程(d)で加工を施した回路付基板加工体から支持体及び前記重合体層(A)を一体に分離して回路付基板のみを取り出す工程、即ち、薄型化した回路付基板に様々な加工を施した後、回路付基板加工体から薄型化した回路付基板のみを分離する工程である。この工程は、一般に室温から60℃程度の比較的低温の条件で実施され、回路付基板加工体の回路付基板又は支持体の一方を水平に固定しておき、他方を水平方向から一定の角度を付けて持ち上げる方法、及び、研削された回路付基板の研削面に保護フィルムを貼り、回路付基板と保護フィルムをピール方式で回路付基板加工体から剥離する方法等が挙げられる。
本発明には、これらの剥離方法のいずれにも適用可能であるが、回路付基板加工体の回路付基板を水平に固定しておき、支持体を水平方向から一定の角度を付けて持ち上げる方法、及び、研削された回路付基板の研削面に保護フィルムを貼り、回路付基板と保護フィルムをピール方式で剥離する方法がより適している。これらの剥離方法は、通常、室温で実施される。
また、加工を施した回路付基板から支持体及び重合体層(A)を一体で分離して回路付基板のみを取り出す工程(g)は、
(g−1)加工を施した回路付基板の加工面にダイシングテープを接着する工程
(g−2)ダイシングテープ面を吸着面に真空吸着する工程
(g−3)吸着面の温度が10℃から100℃の温度範囲で、前記支持体を、加工を施した前記回路付基板からピールオフにて剥離する工程と、を含むことが好ましい。このようにすることで、支持体を、加工を施した回路付基板から容易に剥離することができ、また、後のダイシング工程を容易に行うことができる。
また、工程(f)ないし工程(g)加工を施し回路付基板加工体から回路付基板のみを分離した後、(h)回路付基板表面の洗浄工程を行うことができる。洗浄処理は、有機溶剤、アルカリ溶液、酸溶液等によるウェットプロセス、又はドライエッチング等のドライプロセス等で実施することができる。
前記工程(h)は、例えば炭化水素系有機溶剤が使用可能であり、具体的には、ペンタン、へキサン、シクロヘキサン、デカン、イソノナン、p−メンタン、ピネン、イソドデカン、リモネンなどが挙げられる。これらの溶剤は、1種単独でも2種以上組み合わせて用いてもよい。また、除去しにくい場合は、上記溶剤に、塩基類、酸類を添加してもよい。塩基類の例としては、エタノールアミン、ジエタノールアミン、トリエタノールアミン、トリエチルアミン、アンモニア等のアミン類、テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、テトラプロピルアンモニウムヒドロキシド、テトラブチルアンモニウムヒドロキシド等のアンモニウム塩類が使用可能である。酸類としては、酢酸、シュウ酸、ベンゼンスルホン酸、ドデシルベンゼンスルホン酸などの有機酸が使用可能である。添加量は、洗浄液中濃度で、0.01〜10質量%、好ましくは0.1〜5質量%である。また、残存物の除去性を向上させるため、既存の界面活性剤を添加してもよい。洗浄方法としては、上記液を用いてパドルでの洗浄を行う方法、スプレー噴霧での洗浄方法、洗浄液槽に浸漬する方法が可能である。温度は10〜80℃、好ましくは15〜65℃が好適であり、必要があれば、これら洗浄液で洗浄を行った後、最終的に水洗又はアルコールによるリンスを行い、乾燥処理させて、薄型ウエハを得ることも可能である。
以下、実施例と比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
(樹脂溶液調製例1)
2.5モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が3万のポリジメチルシロキサン100質量部およびトルエン200質量部からなる溶液に、下記式(M−1)で示されるオルガノハイドロジェンポリシロキサンを40質量部、エチニルシクロヘキサノールを0.7質量部添加し混合した。さらに白金触媒CAT−PL−5(信越化学工業(株)製)を0.2質量部添加し、0.2μmのメンブレンフィルターで濾過して、熱硬化性シリコーン重合体溶液(A1)を得た。なお、樹脂溶液中、アルケニル基を有するオルガノポリシロキサン中のアルケニル基に対する、Si−H基を含有するオルガノハイドロジェンポリシロキサンのモル比は、1.1となった。
Figure 2019186470
[樹脂溶液調製例2]
2.5モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が3万のポリジメチルシロキサン50質量部およびトルエン100質量部からなる溶液に、SiO4/2単位(Q単位)50モル%、(CHSiO1/2単位(M単位)48モル%及び(CH=CH)SiO1/2単位(Vi単位)2モル%からなるレジン構造のビニルメチルシロキサン50質量部及びトルエン100質量部からなる溶液と、上記オルガノハイドロジェンポリシロキサン(M−1)を40質量部、エチニルシクロヘキサノールを0.7質量部添加し混合した。さらに白金触媒CAT−PL−5を0.2質量部添加し、0.2μmのメンブレンフィルターで濾過して、硬化した際Q単位を含む熱硬化性シリコーン重合体溶液(A2)を得た。Q単位はSi−NMRで測定した。なお、樹脂溶液中、アルケニル基を有するオルガノポリシロキサン中のアルケニル基に対する、Si−H基を含有するオルガノハイドロジェンポリシロキサンのモル比は、1.0となった。
[樹脂溶液調製例3]
2.5モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が3万のポリジメチルシロキサン50質量部およびトルエン100質量部からなる溶液に、0.1モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が10万のポリジメチルシロキサン50質量部及びトルエン100質量部からなる溶液と、オルガノハイドロジェンポリシロキサン(M−1)を20質量部、エチニルシクロヘキサノールを0.7質量部添加し混合した。さらに白金触媒CAT−PL−5を0.2質量部添加し、0.2μmのメンブレンフィルターで濾過して、熱硬化性シリコーン重合体溶液(A3)を得た。なお、樹脂溶液中、アルケニル基を有するオルガノポリシロキサン中のアルケニル基に対する、Si−H基を含有するオルガノハイドロジェンポリシロキサンのモル比は、1.0となった。
[樹脂溶液調製例4]
2.5モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が3万のポリジメチルシロキサン25質量部およびトルエン50質量部からなる溶液に、0.1モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が10万のポリジメチルシロキサン25質量部及びトルエン50質量部からなる溶液と、SiO4/2単位(Q単位)50モル%、(CHSiO1/2単位(M単位)48モル%及び(CH=CH)SiO1/2単位(Vi単位)2モル%からなるレジン構造のビニルメチルシロキサン50質量部及びトルエン100質量部からなる溶液と、オルガノハイドロジェンポリシロキサン(M−1)を35質量部、エチニルシクロヘキサノールを0.7質量部添加し混合した。さらに白金触媒CAT−PL−5を0.2質量部添加し、0.2μmのメンブレンフィルターで濾過して、硬化した際Q単位を含む熱硬化性シリコーン重合体溶液(A4)を得た。Q単位はSi−NMRで測定した。なお、樹脂溶液中、アルケニル基を有するオルガノポリシロキサン中のアルケニル基に対する、Si−H基を含有するオルガノハイドロジェンポリシロキサンのモル比は、1.1となった。
[樹脂溶液調製例5]
0.1モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が10万のポリジメチルシロキサン20質量部及びトルエン50質量部からなる溶液に、SiO4/2単位(Q単位)50モル%、(CHSiO1/2単位(M単位)48モル%及び(CH=CH)SiO1/2単位(Vi単位)2モル%からなるレジン構造のビニルメチルシロキサン80質量部及びトルエン160質量部からなる溶液と、オルガノハイドロジェンポリシロキサン(M−1)を35質量部、エチニルシクロヘキサノールを0.7質量部添加し混合した。さらに白金触媒CAT−PL−5を0.2質量部添加し、0.2μmのメンブレンフィルターで濾過して、熱硬化性シリコーン重合体溶液(A5)を得た。なお、樹脂溶液中、アルケニル基を有するオルガノポリシロキサン中のアルケニル基に対する、Si−H基を含有するオルガノハイドロジェンポリシロキサンのモル比は、0.9となった。
[樹脂溶液調製例6]
0.1モル%のビニル基を分子側鎖に有し、数平均分子量(Mn)が10万のポリジメチルシロキサン100質量部及びトルエン200質量部からなる溶液に、(M−2)で示されるオルガノハイドロジェンポリシロキサンを0.5質量部、エチニルシクロヘキサノール0.7質量部を添加し混合した。さらに白金触媒CAT−PL―5(信越化学工業(株)製)を0.5質量部添加し、0.2μmのメンブレンフィルターで濾過して、熱硬化性シリコーン重合体溶液(A6)を得た。なお、樹脂溶液中、アルケニル基を有するオルガノポリシロキサン中のアルケニル基に対する、Si−H基を含有するオルガノハイドロジェンポリシロキサンのモル比は、2.9となった。
Figure 2019186470
(実施例1〜5及び比較例1、2)
−ピール剥離力試験−支持体
支持体として200mmシリコンウエハ(厚さ:725μm)上に、上記(A1)〜(A6)溶液をスピンコート後、ホットプレートにて、50℃で3分間加熱することにより、(A)層に対応する材料を表1に示す膜厚で形成し、窒素雰囲気下の200℃オーブンに2時間入れて重合体層(A)を硬化させた。その後重合体層(A)上に150mm長×25mm幅のポリイミドテープを5本貼り付け、テープが張られていない部分の(A)層を除去した。島津製作所社のAUTOGRAPH(AG−1)を用いてテープの一端から180°剥離で5mm/秒の速度で120mm剥がし、そのときにかかる力の平均(120mmストローク×5回)を、その仮接着層のピール剥離力とした。なお、剥離界面が重合体層(A)とシリコンウエハ表面間の場合を合格として測定結果を記載し、テープ糊面と重合体層(A)表面の間の場合は不合格として「×」で示した。以後の実験は、判定が「×」となった時点で評価を中止した。
−ピール剥離力試験−基板
表面に高さ10μm、直径40μmの銅ポストが全面に形成された200mm銅ポスト付シリコンウエハ(厚さ:725μm)上に、上記(A1)〜(A5)溶液をスピンコート後、ホットプレートにて50℃で3分間加熱することにより、(A)層に対応する材料を表1に示す膜厚で形成し、窒素雰囲気下の200℃オーブンに2時間入れて重合体層(A)を硬化させた。その後重合体層(A)上に150mm長×25mm幅のポリイミドテープを5本貼り付け、テープが張られていない部分の(A)層を除去した。島津製作所社のAUTOGRAPH(AG−1)を用いてテープの一端から180°剥離で5mm/秒の速度で120mm剥がし、そのときにかかる力の平均(120mmストローク×5回)を、その仮接着層のピール剥離力とした。なお、剥離界面が重合体層(A)と銅ポスト付シリコンウエハ表面間の場合を合格として測定結果を記載し、テープ糊面と重合体層(A)表面の間になるか、途中で重合体層(A)が切れる等で剥離界面が変わってしまった場合は不合格として「×」で示した。以後の実験は、判定が「×」となった時点で評価を中止した。
−接着性試験−
支持体としての200mmガラスウエハ(厚さ:700μm)上に上記(A1)〜(A5)溶液をスピンコート後、ホットプレートにて、50℃で3分間加熱することにより、(A)層に対応する材料を表1に示す膜厚で形成した。これに対し表面に高さ10μm、直径40μmの銅ポストが全面に形成された直径200mmシリコンウエハ(厚さ:725μm)を、銅ポスト面が重合体層(A)面に対向する様に、EVG社のウエハ接合装置EVG520ISを用いて真空中にて接合し、回路付基板加工体(積層体)を作製した。接合温度は50℃、接合時のチャンバー内圧力は10−3mbar以下、荷重は10kNで実施した。接合後、一旦、200℃で2時間オーブンを用いて接合済み基板を加熱し、(A)層の硬化を実施したのち、室温まで冷却し、その後の界面の接着状況を目視で確認し、界面での気泡などの異常が発生しなかった場合を良好と評価して「○」で示し、異常が発生した場合を不良と評価して「×」で示した。
−裏面研削耐性試験−
接着性試験後の回路付基板加工体に対して、グラインダー(DISCO製、DAG810)でダイヤモンド砥石を用いてシリコンウエハの裏面研削を行った。最終基板厚50μmまでグラインドした後、光学顕微鏡(100倍)にてクラック、剥離等の異常の有無を調べた。異常が発生しなかった場合を良好と評価して「○」で示し、異常が発生した場合を不良と評価して「×」で示した。
−耐熱性試験−
シリコンウエハを裏面研削した後の回路付基板加工体を260℃のホットプレート上で10分加熱した後の外観異常の有無を調べた。外観異常が発生しなかった場合を良好と評価して「○」で示し、わずかなウエハのゆがみが見られるものの、ボイド発生や、ウエハ膨れ、あるいはウエハ破損等の異常がなかった場合を概ね良好と評価して「△」、ボイド、ウエハ膨れ、ウエハ破損等の外観異常が発生した場合を不良と評価して「×」で示した。
−支持体剥離性試験−
支持体の剥離性は、以下の方法で評価した。まず、耐熱性試験終了後の50μmまで薄型化したウエハの加工面(回路非形成面)側にダイシングフレームを用いてダイシングテープを貼り、このダイシングテープ面を真空吸着によって、吸着板にセットした。その後、室温にて、ガラスの1点をピンセットにて持ち上げることで、ガラス基板を剥離した。50μmのウエハを割ることなく剥離できた場合を「○」で示し、割れなどの異常が発生した場合を不良と評価して「×」で示した。
−テープピール剥離性試験−
テープピール剥離性試験は、以下の方法で行った。まず、支持体剥離性試験まで終えたウエハを、引き続きダイシングテープ面を真空吸着によって、吸着版にセットした。その後、(株)寺岡製作所製ポリエステルフィルム粘着テープNo.648を表面に露出した重合体層(A)の硬化膜に貼り、テープピール剥離を行うことでウエハから重合体層(A)の硬化膜を剥離した。50μmのウエハを割ることなく剥離できた場合を「○」で示し、割れなどの異常が発生した場合を不良と評価して「×」で示した。
Figure 2019186470
表1に示されるように、本発明の要件を満たす実施例1〜5では、仮接着及び剥離が容易であることがわかる。一方、比較例1は(A)層のピール剥離力が強すぎるため、支持体の剥離ができなかった。また比較例2は比較例1よりさらに剥離力が強かったため、剥離力測定の時点で測定ができなかった。剥離力を適正な値にすることでプロセス性が担保されることが分かった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…支持体、
2…仮接着材層(熱硬化性シロキサン重合体層(A))
3…回路付基板、
10…回路付基板加工体。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (10)

  1. 支持体上に仮接着材層が剥離可能に積層され、かつ、該仮接着材層が、表面に回路面を有し裏面を加工すべき回路付基板の表面に剥離可能に積層された、前記支持体、前記仮接着材層、前記回路付基板の順からなる回路付基板加工体であって、
    前記仮接着材層は熱硬化性シロキサン重合体層(A)からなり、
    前記支持体に積層された前記重合体層(A)が、硬化後において、前記支持体から界面剥離させる際の剥離力が、25mm幅試験片の5mm/秒での180°剥離試験において10〜500mN/25mmであり、かつ、
    前記回路付基板に積層された前記重合体層(A)が、硬化後において、前記回路付基板から界面剥離させる際の剥離力が、25mm幅試験片の5mm/秒での180°剥離試験において50〜1000mN/25mmであることを特徴とする回路付基板加工体。
  2. 前記熱硬化性シロキサン重合体層(A)が、
    (A−1)1分子中に2個以上のアルケニル基を有するオルガノポリシロキサン、
    (A−2)1分子中に2個以上のケイ素原子に結合した水素原子(Si−H基)を含有するオルガノハイドロジェンポリシロキサン、及び
    (A−3)白金系触媒、
    を含有し、前記(A−1)成分中のアルケニル基に対する前記(A−2)成分中のSi−H基のモル比が0.3から10となる量を含有する組成物の硬化物であることを特徴とする請求項1に記載の回路付基板加工体。
  3. 前記(A−1)1分子中に2個以上のアルケニル基を有するオルガノポリシロキサンが、SiO4/2で表されるシロキサン単位(Q単位)を含むことを特徴とする請求項2に記載の回路付基板加工体。
  4. 前記熱硬化性シロキサン重合体層(A)が、前記(A−1)成分、前記(A−2)成分、前記(A−3)成分に加え、(A−4)有機溶剤、(A−5)反応制御剤のいずれか一方、又はその両方を含有する組成物の硬化物であることを特徴とする請求項2又は請求項3に記載の回路付基板加工体。
  5. 前記熱硬化性シロキサン重合体層(A)の硬化物が、RSiO1/2で表されるシロキサン単位(M単位)を0.001〜60.000モル%、RSiO2/2で表されるシロキサン単位(D単位)を10.000〜99.999モル%、RSiO3/2で表されるシロキサン単位(T単位)を0.000〜0.005モル%、SiO4/2で表されるシロキサン単位(Q単位)を0.000〜60.000モル%含有する(但し、R〜Rはそれぞれ非置換又は置換の1価炭化水素基を示す。)ことを特徴とする請求項1から請求項4のいずれか一項に記載の回路付基板加工体。
  6. 前記熱硬化性シロキサン重合体層(A)の硬化物が、25℃における貯蔵弾性率が1×10〜1×10Paであることを特徴とする請求項1から請求項5のいずれか一項に記載の回路付基板加工体。
  7. (a)請求項1から請求項6のいずれか一項に記載の回路付基板加工体を準備する工程と、
    (b)前記熱硬化性シロキサン重合体層(A)を熱硬化させる工程と、
    (c)前記回路付基板の裏面を研削又は研磨する工程と、
    (d)前記回路付基板の裏面に加工を施す工程と、
    (e)前記回路付基板加工体から前記支持体を分離する工程と、
    (f)前記支持体が分離された前記回路付基板加工体から前記重合体層(A)の硬化膜を分離し前記回路付基板のみを取り出す工程と、
    を含むことを特徴とする回路付基板加工方法。
  8. (a)請求項1から請求項6のいずれか一項に記載の回路付基板加工体を準備する工程と、
    (b)前記熱硬化性シロキサン重合体層(A)を熱硬化させる工程と、
    (c)前記回路付基板の裏面を研削又は研磨する工程と、
    (d)前記回路付基板の裏面に加工を施す工程と、
    (g)前記回路付基板加工体から、前記支持体と前記重合体層(A)を一体で分離し前記回路付基板のみを取り出す工程と、
    を含むことを特徴とする回路付基板加工方法。
  9. 前記工程(a)で回路付基板加工体を準備する工程として、
    (a−1)前記支持体上に前記熱硬化性シロキサン重合体層(A)の未硬化組成物層を積層する工程と、
    (a−2)前記重合体層(A)の未硬化組成物層を介して前記支持体と前記回路付基板を貼り合わせる工程と、
    を含むことを特徴とする請求項7又は請求項8に記載の回路付基板加工方法。
  10. 前記工程(a)で回路付基板加工体を準備する工程として、
    (a−3)前記回路付基板上に前記重合体層(A)の未硬化組成物層を積層する工程と、
    (a−4)前記重合体層(A)の未硬化組成物層を介して前記回路付基板と前記支持体を貼り合わせる工程と、
    を含むことを特徴とする請求項7又は請求項8に記載の回路付基板加工方法。
JP2018078234A 2018-04-16 2018-04-16 回路付基板加工体及び回路付基板加工方法 Active JP7045765B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018078234A JP7045765B2 (ja) 2018-04-16 2018-04-16 回路付基板加工体及び回路付基板加工方法
US16/366,637 US10854496B2 (en) 2018-04-16 2019-03-27 Circuit substrate processing laminate and method for processing circuit substrate
EP19168048.7A EP3557612A1 (en) 2018-04-16 2019-04-09 Circuit substrate processing laminate and method for processing circuit substrate
KR1020190042259A KR20190120706A (ko) 2018-04-16 2019-04-11 회로 구비 기판 가공체 및 회로 구비 기판 가공 방법
CN201910299633.XA CN110391167A (zh) 2018-04-16 2019-04-15 带电路基板加工体及带电路基板的加工方法
TW108113016A TWI793305B (zh) 2018-04-16 2019-04-15 附電路基板加工體及附電路基板加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018078234A JP7045765B2 (ja) 2018-04-16 2018-04-16 回路付基板加工体及び回路付基板加工方法

Publications (2)

Publication Number Publication Date
JP2019186470A true JP2019186470A (ja) 2019-10-24
JP7045765B2 JP7045765B2 (ja) 2022-04-01

Family

ID=66286067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018078234A Active JP7045765B2 (ja) 2018-04-16 2018-04-16 回路付基板加工体及び回路付基板加工方法

Country Status (6)

Country Link
US (1) US10854496B2 (ja)
EP (1) EP3557612A1 (ja)
JP (1) JP7045765B2 (ja)
KR (1) KR20190120706A (ja)
CN (1) CN110391167A (ja)
TW (1) TWI793305B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021112070A1 (ja) * 2019-12-02 2021-06-10 信越化学工業株式会社 ウエハ加工用仮接着剤、ウエハ積層体及び薄型ウエハの製造方法
WO2022202653A1 (ja) * 2021-03-26 2022-09-29 三井化学東セロ株式会社 ウエハの処理方法
WO2022249675A1 (ja) * 2021-05-25 2022-12-01 信越半導体株式会社 化合物半導体接合基板の製造方法、及び化合物半導体接合基板
WO2023127395A1 (ja) * 2021-12-28 2023-07-06 三井化学東セロ株式会社 両面粘接着材

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290581B2 (ja) * 1995-12-25 2002-06-10 信越化学工業株式会社 シリコーン粘着剤用剥離性シリコーン組成物
JP2007150065A (ja) * 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP2015179692A (ja) * 2014-03-18 2015-10-08 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP2017073541A (ja) * 2015-10-08 2017-04-13 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
JP2017079245A (ja) * 2015-10-19 2017-04-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
WO2017221772A1 (ja) * 2016-06-22 2017-12-28 日産化学工業株式会社 ポリジメチルシロキサンを含有する接着剤

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
KR101278460B1 (ko) 2005-03-01 2013-07-02 다우 코닝 코포레이션 반도체 가공을 위한 임시 웨이퍼 접착방법
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
JP5010668B2 (ja) * 2009-12-03 2012-08-29 信越化学工業株式会社 積層型半導体集積装置の製造方法
EP2915858B1 (en) * 2012-11-02 2020-12-02 Idemitsu Kosan Co., Ltd Adhesive composition and adhesive tape using same
JP6589766B2 (ja) * 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290581B2 (ja) * 1995-12-25 2002-06-10 信越化学工業株式会社 シリコーン粘着剤用剥離性シリコーン組成物
JP2007150065A (ja) * 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP2015179692A (ja) * 2014-03-18 2015-10-08 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP2017073541A (ja) * 2015-10-08 2017-04-13 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
JP2017079245A (ja) * 2015-10-19 2017-04-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
WO2017221772A1 (ja) * 2016-06-22 2017-12-28 日産化学工業株式会社 ポリジメチルシロキサンを含有する接着剤

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021112070A1 (ja) * 2019-12-02 2021-06-10 信越化学工業株式会社 ウエハ加工用仮接着剤、ウエハ積層体及び薄型ウエハの製造方法
JPWO2021112070A1 (ja) * 2019-12-02 2021-06-10
WO2022202653A1 (ja) * 2021-03-26 2022-09-29 三井化学東セロ株式会社 ウエハの処理方法
WO2022249675A1 (ja) * 2021-05-25 2022-12-01 信越半導体株式会社 化合物半導体接合基板の製造方法、及び化合物半導体接合基板
WO2023127395A1 (ja) * 2021-12-28 2023-07-06 三井化学東セロ株式会社 両面粘接着材

Also Published As

Publication number Publication date
TWI793305B (zh) 2023-02-21
CN110391167A (zh) 2019-10-29
TW202006088A (zh) 2020-02-01
US20190318952A1 (en) 2019-10-17
KR20190120706A (ko) 2019-10-24
JP7045765B2 (ja) 2022-04-01
US10854496B2 (en) 2020-12-01
EP3557612A1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
JP6130522B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
EP3038148B1 (en) Wafer temporary bonding method and thin wafer manufacturing method
JP5983519B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5846060B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5687230B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6023737B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6404787B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP7045765B2 (ja) 回路付基板加工体及び回路付基板加工方法
JP5767161B2 (ja) ウエハ加工用仮接着材、それを用いたウエハ加工用部材、ウエハ加工体、及び薄型ウエハの作製方法
JP5767159B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6325432B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP7220119B2 (ja) 基板用仮接着剤の洗浄液、基板の洗浄方法および支持体または基板の洗浄方法
JP7220135B2 (ja) 積層体の製造方法、及び基板の製造方法
TW202204517A (zh) 晶圓加工用臨時接著劑、晶圓積層體及薄型晶圓之製造方法
US20230002647A1 (en) Wafer processing temporary adhesive, wafer laminate, thin wafer manufacturing method
JP7351260B2 (ja) デバイス基板用仮接着剤、デバイス基板積層体及びデバイス基板積層体の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220317

R150 Certificate of patent or registration of utility model

Ref document number: 7045765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150