JP2019185051A

JP2019185051A - Display device

Info

Publication number: JP2019185051A
Application number: JP2019105998A
Authority: JP
Inventors: 野口　幸治; Koji Noguchi; 幸治野口; 正樹村瀬; Masaki Murase; 泰中野; Yasushi Nakano; 石崎剛司; Goji Ishizaki; 剛司石崎
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2019-06-06
Filing date: 2019-06-06
Publication date: 2019-10-24
Anticipated expiration: 2036-01-19
Also published as: JP6797970B2

Abstract

To provide a display device capable of narrowing a frame.SOLUTION: A display device comprises: a first substrate having a first region and a second region adjacent to the first region; and a second substrate facing the second region. The first substrate includes, in the first region, a plurality of first terminals, a plurality of second terminals, and a plurality of first wirings electrically connecting the first terminal and the second terminal. At least a part of each of the plurality of first wirings extend from the first terminal toward the second region.SELECTED DRAWING: Figure 10

Description

本発明の実施形態は、表示装置に関する。 Embodiments described herein relate generally to a display device.

近年、表示装置のインターフェイス等として、指などの被検出物の接触あるいは接近を検出するセンサが実用化されている。センサの一例である静電容量式タッチパネルは、被検出物による静電容量の変化を検出するための電極を備えている。このようなタッチパネルを備えた表示装置においては、例えば、表示パネルに接続されたフレキシブルプリント基板に加えて、タッチパネルの電極が形成される面に接続されたフレキシブルプリント基板が必要となる（例えば、特許文献１参照）。 In recent years, a sensor for detecting contact or approach of a detection object such as a finger has been put to practical use as an interface of a display device. A capacitive touch panel, which is an example of a sensor, includes an electrode for detecting a change in capacitance due to an object to be detected. In a display device provided with such a touch panel, for example, in addition to the flexible printed circuit connected to the display panel, a flexible printed circuit connected to the surface on which the electrodes of the touch panel are formed is required (for example, patents). Reference 1).

特開２０１１−６５５１５号公報JP 2011-65515 A

本実施形態の目的は、狭額縁化が可能な表示装置を提供することにある。 An object of the present embodiment is to provide a display device capable of narrowing the frame.

一実施形態によれば、
第１領域、及び、前記第１領域に隣接する第２領域を有する第１基板と、前記第２領域に対向する第２基板と、を備え、前記第１基板は、前記第１領域において、複数の第１端子と、複数の第２端子と、前記第１端子と前記第２端子とを電気的に接続する複数の第１配線と、を備え、前記複数の第１配線の各々は、その少なくとも一部が前記第１端子から前記第２領域に向かって延出している、表示装置が提供される。 According to one embodiment,
A first substrate having a first region and a second region adjacent to the first region; and a second substrate facing the second region; wherein the first substrate is in the first region; A plurality of first terminals, a plurality of second terminals, and a plurality of first wirings that electrically connect the first terminals and the second terminals, each of the plurality of first wirings, A display device is provided in which at least a part thereof extends from the first terminal toward the second region.

図１は、本実施形態の表示装置ＤＳＰの構成を示す分解斜視図である。FIG. 1 is an exploded perspective view showing the configuration of the display device DSP of the present embodiment. 図２は、図１に示した表示パネルＰＮＬを示す平面図である。FIG. 2 is a plan view showing the display panel PNL shown in FIG. 図３は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。FIG. 3 is a diagram showing a basic configuration and an equivalent circuit of the display panel PNL shown in FIG. 図４は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。FIG. 4 is a cross-sectional view showing a partial structure of the display panel PNL shown in FIG. 図５は、センサＳＳの構成を示す図である。FIG. 5 is a diagram illustrating a configuration of the sensor SS. 図６は、センサＳＳの一構成例を示す平面図である。FIG. 6 is a plan view illustrating a configuration example of the sensor SS. 図７は、センサＳＳの他の構成例を示す平面図である。FIG. 7 is a plan view showing another configuration example of the sensor SS. 図８は、センシング方法の一例を説明するための図である。FIG. 8 is a diagram for explaining an example of the sensing method. 図９は、本実施形態の表示装置ＤＳＰにおける接続関係を説明するための図である。FIG. 9 is a diagram for explaining a connection relationship in the display device DSP of the present embodiment. 図１０は、図９に示した第１基板ＳＵＢ１の一構成例を示す平面図である。FIG. 10 is a plan view showing a configuration example of the first substrate SUB1 shown in FIG. 図１１は、図１０に示したＡ−Ｂ線で切断した第１基板ＳＵＢ１の断面図である。FIG. 11 is a cross-sectional view of the first substrate SUB1 cut along the line AB shown in FIG. 図１２は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。FIG. 12 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図１３は、図１２に示したＣ−Ｄ線で切断した第１基板ＳＵＢ１の断面図である。FIG. 13 is a cross-sectional view of the first substrate SUB1 cut along the line CD shown in FIG. 図１４は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。FIG. 14 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図１５は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。FIG. 15 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図１６は、表示装置ＤＳＰの他の構成例を説明するための図である。FIG. 16 is a diagram for explaining another configuration example of the display device DSP. 図１７は、図１６に示した第１基板ＳＵＢ１の一構成例を示す平面図である。FIG. 17 is a plan view showing a configuration example of the first substrate SUB1 shown in FIG. 図１８は、図１６に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。FIG. 18 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図１９Ａは、本実施形態に適用可能な接続部材ＣＭの一構成例を示す断面図である。FIG. 19A is a cross-sectional view illustrating a configuration example of the connection member CM applicable to the present embodiment. 図１９Ｂは、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。FIG. 19B is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment. 図２０Ａは、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。FIG. 20A is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment. 図２０Ｂは、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。FIG. 20B is a cross-sectional view showing another configuration example of the connection member CM applicable to the present embodiment. 図２１Ａは、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。FIG. 21A is a cross-sectional view showing another configuration example of the connection member CM applicable to this embodiment. 図２１Ｂは、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。FIG. 21B is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment. 図２２は、表示装置ＤＳＰの他の構成例を説明するための図である。FIG. 22 is a diagram for explaining another configuration example of the display device DSP. 図２３は、図２２に示した第１基板ＳＵＢ１及び第２基板ＳＵＢ２の一部を拡大した平面図である。FIG. 23 is an enlarged plan view of a part of the first substrate SUB1 and the second substrate SUB2 shown in FIG.

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。 Hereinafter, the present embodiment will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, for the sake of clarity, the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part as compared to actual aspects, but are merely examples, and The interpretation is not limited. In addition, in the present specification and each drawing, components that perform the same or similar functions as those described above with reference to the previous drawings are denoted by the same reference numerals, and repeated detailed description may be omitted as appropriate. .

図１は、本実施形態の表示装置ＤＳＰの構成を示す分解斜視図である。図中において、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは互いに直交している。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。 FIG. 1 is an exploded perspective view showing the configuration of the display device DSP of the present embodiment. In the drawing, a first direction X and a second direction Y are directions that intersect each other, and a third direction Z is a direction that intersects the first direction X and the second direction Y. In one example, the first direction X, the second direction Y, and the third direction Z are orthogonal to each other. In this specification, a direction toward the tip of the arrow indicating the third direction Z is referred to as upward (or simply upward), and a direction backward from the tip of the arrow is referred to as downward (or simply downward). In addition, it is assumed that there is an observation position for observing the display device DSP on the tip side of the arrow indicating the third direction Z, and from this observation position, the XY plane defined by the first direction X and the second direction Y is directed. This is called planar view.

本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。 In the present embodiment, a liquid crystal display device will be described as an example of a display device. Note that the main configuration disclosed in this embodiment includes a self-luminous display device having an organic electroluminescence display element, an electronic paper display device having an electrophoretic element, and a micro electro mechanical systems (MEMS). The present invention can also be applied to a display device to which application is applied or a display device to which electrochromism is applied.

表示装置ＤＳＰは、表示パネルＰＮＬ、駆動ＩＣチップ１（第１制御部）、フレキシブル基板３などを備えている。ここでの表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層（後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１は、第１領域Ａ１及び第２領域Ａ２を有している。第１領域Ａ１及び第２領域Ａ２は、第２方向Ｙに隣接している。第２基板ＳＵＢ２は、第１基板ＳＵＢ１の第２領域Ａ２に対向している。つまり、第２領域Ａ２は、第１基板ＳＵＢ１のうち、第２基板ＳＵＢ２と対向する領域であり、第１領域Ａ１は、第１基板ＳＵＢ１のうち、第２基板ＳＵＢ２の端部ＳＵＢＥよりも外側に延出した領域である。
駆動ＩＣチップ１及びフレキシブル基板３は、第１領域Ａ１に接続されている。駆動ＩＣチップ１は、例えば、表示パネルＰＮＬに対して画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。フレキシブル基板３は、表示パネルＰＮＬと外部の回路基板５とを接続している。 The display device DSP includes a display panel PNL, a driving IC chip 1 (first control unit), a flexible substrate 3, and the like. The display panel PNL here is a liquid crystal display panel, and includes a first substrate SUB1, a second substrate SUB2, and a liquid crystal layer (a liquid crystal layer LC described later). The first substrate SUB1 has a first area A1 and a second area A2. The first region A1 and the second region A2 are adjacent to each other in the second direction Y. The second substrate SUB2 faces the second region A2 of the first substrate SUB1. That is, the second region A2 is a region facing the second substrate SUB2 in the first substrate SUB1, and the first region A1 is outside the end SUBE of the second substrate SUB2 in the first substrate SUB1. This is an area extending to
The drive IC chip 1 and the flexible substrate 3 are connected to the first area A1. The driving IC chip 1 includes, for example, a display driver DD that outputs a signal necessary for displaying an image on the display panel PNL. The display driver DD here includes at least a part of a signal line driving circuit SD, a scanning line driving circuit GD, and a common electrode driving circuit CD, which will be described later. The flexible substrate 3 connects the display panel PNL and the external circuit substrate 5.

図２は、図１に示した表示パネルＰＮＬを示す平面図である。
第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール部ＳＥで互いに接着されている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、シール部ＳＥによって囲まれた内側に位置している。なお、表示領域ＤＡ及び非表示領域ＮＤＡは、図１に示した第１基板ＳＵＢ１の第２領域Ａ２と対応する領域である。
本実施形態の表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型であるが、これに限定されるものではない。例えば、表示パネルＰＮＬは、第２基板ＳＵＢ２の上面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であっても良いし、透過表示機能及び反射表示機能を備えた半透過型であっても良い。 FIG. 2 is a plan view showing the display panel PNL shown in FIG.
The first substrate SUB1 and the second substrate SUB2 are bonded to each other at the seal portion SE. The display panel PNL includes a display area DA for displaying an image and a frame-shaped non-display area NDA surrounding the display area DA. The display area DA is located on the inner side surrounded by the seal part SE. The display area DA and the non-display area NDA are areas corresponding to the second area A2 of the first substrate SUB1 shown in FIG.
The display panel PNL of the present embodiment is, for example, a transmissive type having a transmissive display function for displaying an image by selectively transmitting light from the lower surface side of the first substrate SUB1, but is not limited thereto. It is not a thing. For example, the display panel PNL may be a reflective type having a reflective display function of displaying an image by selectively reflecting light from the upper surface side of the second substrate SUB2, or a transmissive display function and a reflective display. A transflective type having a function may be used.

図３は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。
走査線Ｇは、走査線駆動回路ＧＤに接続されている。信号線Ｓは、信号線駆動回路ＳＤに接続されている。共通電極ＣＥは、共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示した駆動ＩＣチップ１に内蔵されていても良い。また、これらの駆動回路のレイアウトは、図示した例に限られるものではなく、例えば、走査線駆動回路ＧＤは、表示領域ＤＡを挟んだ両側に配置されても良い。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣなどを備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。 FIG. 3 is a diagram showing a basic configuration and an equivalent circuit of the display panel PNL shown in FIG.
The display panel PNL includes a plurality of pixels PX in the display area DA. The plurality of pixels PX are arranged in a matrix in the first direction X and the second direction Y. The display panel PNL includes a plurality of scanning lines G (G1 to Gn), a plurality of signal lines S (S1 to Sm), a common electrode CE, and the like in the display area DA. Each scanning line G extends in the first direction X and is aligned in the second direction Y. The signal lines S each extend in the second direction Y and are arranged in the first direction X. Note that the scanning lines G and the signal lines S do not necessarily extend linearly, and some of them may be bent. The common electrode CE is disposed over the plurality of pixels PX.
The scanning line G is connected to the scanning line driving circuit GD. The signal line S is connected to the signal line drive circuit SD. The common electrode CE is connected to the common electrode drive circuit CD. The signal line driving circuit SD, the scanning line driving circuit GD, and the common electrode driving circuit CD may be formed on the first substrate SUB1, or a part or all of these may be formed on the driving IC chip 1 shown in FIG. It may be built in. Further, the layout of these drive circuits is not limited to the illustrated example. For example, the scanning line drive circuits GD may be arranged on both sides of the display area DA.
Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like. The switching element SW is composed of, for example, a thin film transistor (TFT) and is electrically connected to the scanning line G and the signal line S. The pixel electrode PE is electrically connected to the switching element SW. The pixel electrode PE faces the common electrode CE and drives the liquid crystal layer LC by an electric field generated between the pixel electrode PE and the common electrode CE. For example, the storage capacitor CS is formed between the common electrode CE and the pixel electrode PE.

図４は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥが備えられ、第２基板ＳＵＢ２に共通電極ＣＥが備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。 FIG. 4 is a cross-sectional view showing a partial structure of the display panel PNL shown in FIG.
The illustrated display panel PNL mainly has a configuration corresponding to a display mode using a horizontal electric field substantially parallel to the main surface of the substrate. However, the display panel PNL is not particularly limited, and has a vertical direction perpendicular to the main surface of the substrate. It may have a configuration corresponding to an electric field, an electric field oblique to the main surface of the substrate, or a display mode using a combination thereof. In the display mode using the horizontal electric field, for example, a configuration in which both the pixel electrode PE and the common electrode CE are provided on the first substrate SUB1 is applicable. In a display mode using a vertical electric field or an oblique electric field, for example, a configuration in which the pixel electrode PE is provided on the first substrate SUB1 and the common electrode CE is provided on the second substrate SUB2 is applicable. The substrate main surface here is a surface parallel to the XY plane.

第１基板ＳＵＢ１は、第１絶縁基板１０、信号線Ｓ１及びＳ２、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。一例では、第１絶縁膜１１及び第３絶縁膜１３はシリコン酸化物やシリコン窒化物などの無機系材料によって形成され、第２絶縁膜１２はアクリル樹脂などの有機系材料によって形成されている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第１絶縁基板１０は、ガラス基板や樹脂基板などの光透過性を有する基板である。第１絶縁膜１１は、第１絶縁基板１０の上に位置している。信号線Ｓ１及びＳ２は、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ１及びＳ２、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。第３絶縁膜１３は、共通電極ＣＥ及び第２絶縁膜１２の上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
なお、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥは画素ごとにスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が同一層上に位置していても良く、例えば、画素電極ＰＥ及び共通電極ＣＥの双方が第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。 The first substrate SUB1 includes the first insulating substrate 10, the signal lines S1 and S2, the common electrode CE, the pixel electrode PE, the first insulating film 11, the second insulating film 12, the third insulating film 13, the first alignment film AL1, and the like. It has. In one example, the first insulating film 11 and the third insulating film 13 are formed of an inorganic material such as silicon oxide or silicon nitride, and the second insulating film 12 is formed of an organic material such as acrylic resin. Here, illustration of switching elements, scanning lines, various insulating films interposed therebetween, and the like is omitted.
The first insulating substrate 10 is a light transmissive substrate such as a glass substrate or a resin substrate. The first insulating film 11 is located on the first insulating substrate 10. The signal lines S1 and S2 are located on the first insulating film 11. The second insulating film 12 is located on the signal lines S 1 and S 2 and the first insulating film 11. The common electrode CE is located on the second insulating film 12. The third insulating film 13 is located on the common electrode CE and the second insulating film 12. The pixel electrode PE is located on the third insulating film 13. The pixel electrode PE is opposed to the common electrode CE via the third insulating film. Further, the pixel electrode PE has a slit SL at a position facing the common electrode CE. The common electrode CE and the pixel electrode PE are made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The first alignment film AL1 covers the pixel electrode PE and the third insulating film 13.
The pixel electrode PE may be located between the second insulating film 12 and the third insulating film 13, and the common electrode CE may be located between the third insulating film 13 and the first alignment film AL1. In such a case, the pixel electrode PE is formed in a flat plate shape having no slit for each pixel, and the common electrode CE has a slit facing the pixel electrode PE. Further, both the pixel electrode PE and the common electrode CE may be located on the same layer. For example, both the pixel electrode PE and the common electrode CE are provided between the third insulating film 13 and the first alignment film AL1. May be located.

第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
第２絶縁基板２０は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、図中において信号線Ｓと対向する位置に配置されている。カラーフィルタＣＦは、画素電極ＰＥと対向する位置に配置され、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。また、遮光層ＢＭを配置する代わりに、異なる色のカラーフィルタを２層以上重ね合せることで透過率を低下させ、遮光層として機能させても良い。白色を表示する画素には、白色のカラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。 The second substrate SUB2 includes a second insulating substrate 20, a light shielding layer BM, a color filter CF, an overcoat layer OC, a second alignment film AL2, and the like.
The second insulating substrate 20 is a light transmissive substrate such as a glass substrate or a resin substrate. The light shielding layer BM and the color filter CF are located on the side of the second insulating substrate 20 facing the first substrate SUB1. The light shielding layer BM partitions each pixel and is disposed at a position facing the signal line S in the drawing. The color filter CF is disposed at a position facing the pixel electrode PE, and a part of the color filter CF overlaps the light shielding layer BM. The color filter CF includes a red color filter, a green color filter, a blue color filter, and the like. The overcoat layer OC covers the color filter CF. The second alignment film AL2 covers the overcoat layer OC.
The color filter CF may be disposed on the first substrate SUB1. Further, instead of disposing the light shielding layer BM, two or more color filters of different colors may be overlapped to reduce the transmittance and function as a light shielding layer. In the pixel displaying white, a white color filter may be arranged, an uncolored resin material may be arranged, or the overcoat layer OC may be arranged without arranging the color filter. .

本実施形態の表示装置ＤＳＰに搭載されるセンサは、検出電極Ｒｘを備えている。図示した例では、検出電極Ｒｘは、第２基板ＳＵＢ２の外面ＳＢＡに位置している。検出電極Ｒｘは、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金や、ＩＴＯやＩＺＯ等の透明な酸化物材料や、導電性の有機材料や、微細な導電性物質の分散体などによって形成されている。
詳述しないが、検出電極Ｒｘは、単層構造であっても良いし、複数の薄膜を積層した積層構造であっても良い。検出電極Ｒｘが積層構造である場合、例えば、金属層の上に酸化物導電層を備えた多層構造などが適用可能である。検出電極Ｒｘが酸化物導電層によって形成される場合、検出電極Ｒｘの形状は、例えば短冊状である。検出電極Ｒｘが金属層によって形成される場合、金属細線によって形成され、検出電極Ｒｘの形状は、例えば波状、格子状、メッシュ状などである。必要に応じて、検出電極Ｒｘは、保護膜によって覆われていても良い。 The sensor mounted on the display device DSP of the present embodiment includes a detection electrode Rx. In the illustrated example, the detection electrode Rx is located on the outer surface SBA of the second substrate SUB2. The detection electrode Rx is, for example, a metal material such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu), or chromium (Cr), or these metals. It is formed of an alloy combining materials, a transparent oxide material such as ITO or IZO, a conductive organic material, or a dispersion of a fine conductive substance.
Although not described in detail, the detection electrode Rx may have a single layer structure or a stacked structure in which a plurality of thin films are stacked. When the detection electrode Rx has a stacked structure, for example, a multilayer structure including an oxide conductive layer on a metal layer can be applied. When the detection electrode Rx is formed of an oxide conductive layer, the shape of the detection electrode Rx is, for example, a strip shape. When the detection electrode Rx is formed of a metal layer, the detection electrode Rx is formed of a thin metal wire, and the shape of the detection electrode Rx is, for example, a wave shape, a lattice shape, or a mesh shape. As necessary, the detection electrode Rx may be covered with a protective film.

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。 The first optical element OD1 including the first polarizing plate PL1 is located between the first insulating substrate 10 and the illumination device BL. The second optical element OD2 including the second polarizing plate PL2 is located on the detection electrode Rx. The first optical element OD1 and the second optical element OD2 may include a retardation plate as necessary. For example, the first polarizing plate PL1 and the second polarizing plate PL2 are arranged so as to have a crossed Nicols positional relationship in which the respective absorption axes are orthogonal.

次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。 Next, a configuration example of the sensor SS mounted on the display device DSP of the present embodiment will be described. The sensor SS described below is, for example, a capacitance type, and detects contact or approach of an object to be detected based on a change in capacitance between a pair of electrodes opposed via a dielectric. .

図５は、センサＳＳの構成を示す図である。
本実施形態では、センサＳＳは、センサ駆動電極（第１電極）Ｔｘ及び検出電極（第２電極）Ｒｘを備えている。センサ駆動電極Ｔｘは、図４に示した共通電極ＣＥを含み、第１基板ＳＵＢ１において第２絶縁膜１２と第３絶縁膜１３との間に位置している。検出電極Ｒｘは、図４に示したように、第２基板ＳＵＢ２の外面ＳＢＡに位置している。
センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置している。図示した例では、センサ駆動電極Ｔｘ及び検出電極Ｒｘは、それぞれ帯状の形状を有している。センサ駆動電極Ｔｘが延出する方向は、図３に示した第１方向Ｘであっても良いし、第２方向Ｙであっても良い。検出電極Ｒｘは、センサ駆動電極Ｔｘと交差する方向に延出している。例えば、センサ駆動電極Ｔｘが第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる場合、検出電極Ｒｘは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。一方、検出電極Ｒｘが第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる場合、センサ駆動電極Ｔｘは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。
センサ駆動電極Ｔｘは、共通電極駆動回路ＣＤと電気的に接続されている。検出電極Ｒｘは、検出回路ＤＣと電気的に接続されている。 FIG. 5 is a diagram illustrating a configuration of the sensor SS.
In the present embodiment, the sensor SS includes a sensor drive electrode (first electrode) Tx and a detection electrode (second electrode) Rx. The sensor drive electrode Tx includes the common electrode CE shown in FIG. 4 and is located between the second insulating film 12 and the third insulating film 13 in the first substrate SUB1. As shown in FIG. 4, the detection electrode Rx is located on the outer surface SBA of the second substrate SUB2.
The sensor drive electrode Tx and the detection electrode Rx are located in the display area DA. In the illustrated example, each of the sensor drive electrode Tx and the detection electrode Rx has a strip shape. The direction in which the sensor drive electrode Tx extends may be the first direction X shown in FIG. 3 or the second direction Y. The detection electrode Rx extends in a direction intersecting with the sensor drive electrode Tx. For example, when the sensor drive electrodes Tx extend in the first direction X and are arranged at intervals in the second direction Y, the detection electrodes Rx extend in the second direction Y and are spaced in the first direction X. Are lined up. On the other hand, when the detection electrodes Rx extend in the first direction X and are arranged at intervals in the second direction Y, the sensor drive electrodes Tx extend in the second direction Y and are spaced in the first direction X. Are lined up.
The sensor drive electrode Tx is electrically connected to the common electrode drive circuit CD. The detection electrode Rx is electrically connected to the detection circuit DC.

共通電極駆動回路ＣＤは、画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。これにより、センサ駆動電極Ｔｘは、画素電極ＰＥとの間で電界を発生させ、液晶層ＬＣを駆動する。
また、共通電極駆動回路ＣＤは、被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。これにより、センサ駆動電極Ｔｘは、検出電極Ｒｘとの間で容量を発生させる。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出回路ＤＣは、検出電極Ｒｘからセンサ信号を読み取り、被検出物の接触あるいは接近の有無を検出し、また、被検出物の位置座標などを検出する。 The common electrode driving circuit CD supplies a common driving signal to the sensor driving electrode Tx including the common electrode CE during display driving for displaying an image. Thereby, the sensor drive electrode Tx generates an electric field between the pixel electrode PE and drives the liquid crystal layer LC.
Further, the common electrode drive circuit CD supplies a sensor drive signal to the sensor drive electrode Tx at the time of sensing drive for performing sensing for detecting contact or approach of an object to be detected. Thereby, the sensor drive electrode Tx generates a capacitance with the detection electrode Rx. The detection electrode Rx is a sensor signal necessary for sensing in response to the supply of the sensor drive signal to the sensor drive electrode Tx (that is, a signal based on a change in interelectrode capacitance between the sensor drive electrode Tx and the detection electrode Rx). ) Is output. The detection circuit DC reads the sensor signal from the detection electrode Rx, detects the presence or absence of contact or approach of the detected object, and detects the position coordinates of the detected object.

なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。例えば、センサ駆動電極Ｔｘは、表示領域ＤＡの全体に亘って途切れることなく延出した単個の平板状に形成されても良い。また、検出電極Ｒｘは、島状に形成され、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されても良い。 The number, size, and shape of the sensor drive electrode Tx and the detection electrode Rx are not particularly limited and can be variously changed. For example, the sensor drive electrode Tx may be formed in a single flat plate extending without being interrupted over the entire display area DA. The detection electrodes Rx may be formed in an island shape and arranged in a matrix in the first direction X and the second direction Y.

図６は、センサＳＳの一構成例を示す平面図である。
検出電極Ｒｘのそれぞれは、第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。センサ駆動電極Ｔｘのそれぞれは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。ここでは、検出電極Ｒｘ及びリード線Ｌに着目し、その具体的なレイアウトについて説明する。
リード線Ｌは、第２基板ＳＵＢ２において、検出電極Ｒｘと同一面（例えば、図４に示した外面ＳＢＡ）に位置している。このようなリード線Ｌは、低抵抗な金属材料によって形成されることが望ましい。一例では、リード線Ｌは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料によって形成される。リード線Ｌの各々の一端側は、検出電極Ｒｘの各々と電気的に接続されている。リード線Ｌの各々の他端側は、端子群ＴＧ２における端子Ｔ２の各々と電気的に接続されている。
図示した例では、複数のリード線Ｌのうち、奇数番目の検出電極Ｒｘと接続されたリード線Ｌは、一方の非表示領域ＮＤＡ１（つまり、表示領域ＤＡよりも右側の非表示領域）に位置し、偶数番目の検出電極Ｒｘと接続されたリード線Ｌは、他方の非表示領域ＮＤＡ２（例えば、表示領域ＤＡよりも左側の非表示領域）に位置している。 FIG. 6 is a plan view illustrating a configuration example of the sensor SS.
Each of the detection electrodes Rx extends in the first direction X and is arranged at intervals in the second direction Y. Each of the sensor drive electrodes Tx extends in the second direction Y and is arranged at intervals in the first direction X. Here, focusing on the detection electrode Rx and the lead wire L, a specific layout thereof will be described.
The lead wire L is located on the same surface as the detection electrode Rx (for example, the outer surface SBA shown in FIG. 4) in the second substrate SUB2. Such a lead wire L is preferably formed of a low-resistance metal material. In one example, the lead wire L is formed of a metal material such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu), or chromium (Cr). . One end side of each lead wire L is electrically connected to each detection electrode Rx. The other end side of each lead wire L is electrically connected to each terminal T2 in the terminal group TG2.
In the illustrated example, among the plurality of lead wires L, the lead wire L connected to the odd-numbered detection electrode Rx is positioned in one non-display area NDA1 (that is, the non-display area on the right side of the display area DA). The lead lines L connected to the even-numbered detection electrodes Rx are located in the other non-display area NDA2 (for example, the non-display area on the left side of the display area DA).

図７は、センサＳＳの他の構成例を示す平面図である。
図示した例は、図６に示した構成例と比較して、リード線Ｌのレイアウトが相違している。図示した例では、複数のリード線Ｌのうち、表示領域ＤＡの上側半分に位置する検出電極Ｒｘと接続されたリード線Ｌは、一方の非表示領域ＮＤＡ１に位置し、表示領域ＤＡの下側半分に位置する検出電極Ｒｘと接続されたリード線Ｌは、他方の非表示領域ＮＤＡ２に位置している。 FIG. 7 is a plan view showing another configuration example of the sensor SS.
The illustrated example is different in the layout of the lead wires L from the configuration example shown in FIG. In the illustrated example, among the plurality of lead wires L, the lead wire L connected to the detection electrode Rx located in the upper half of the display area DA is located in one non-display area NDA1 and below the display area DA. The lead wire L connected to the detection electrode Rx located in half is located in the other non-display area NDA2.

次に、上記した表示装置ＤＳＰにおいて被検出物の接触あるいは接近を検出するためのセンシング方法の一例の原理について、図８を参照しながら説明する。
センサ駆動電極Ｔｘと検出電極Ｒｘとの間には、容量Ｃｃが存在する。センサ駆動電極Ｔｘには、順次、所定の周期でパルス状の書込信号（センサ駆動信号）Ｖｗが供給される。この例では、被検出物となる利用者の指が特定の検出電極Ｒｘとセンサ駆動電極Ｔｘとが交差する位置に近接して存在するものとする。検出電極Ｒｘに近接している被検出物により、容量Ｃｘが生ずる。センサ駆動電極Ｔｘに書込信号Ｖｗが供給されたときに、特定の検出電極Ｒｘからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号（センサ信号）Ｖｒが得られる。
図５に示した検出回路ＤＣでは、書込信号Ｖｗがセンサ駆動電極Ｔｘに供給されるタイミングと、各検出電極Ｒｘからの読取信号Ｖｒとに基づいて、センサＳＳのＸ−Ｙ平面内での被検出物の２次元位置情報を検出することができる。また、上記の容量Ｃｘは、被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、読取信号Ｖｒのレベルも被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＤＣでは、読取信号Ｖｒのレベルに基づいて、センサＳＳに対する被検出物の近接度を検出することもできる。
なお、上記したセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。 Next, the principle of an example of a sensing method for detecting contact or approach of an object to be detected in the display device DSP will be described with reference to FIG.
A capacitance Cc exists between the sensor drive electrode Tx and the detection electrode Rx. A pulsed writing signal (sensor driving signal) Vw is sequentially supplied to the sensor driving electrode Tx at a predetermined cycle. In this example, it is assumed that the user's finger, which is the object to be detected, is close to the position where the specific detection electrode Rx and the sensor drive electrode Tx intersect. A capacitance Cx is generated by an object to be detected that is close to the detection electrode Rx. When the write signal Vw is supplied to the sensor drive electrode Tx, a pulse-like read signal (sensor signal) Vr having a lower level than a pulse obtained from another detection electrode is obtained from the specific detection electrode Rx. .
In the detection circuit DC shown in FIG. 5, the sensor SS in the XY plane is based on the timing at which the write signal Vw is supplied to the sensor drive electrode Tx and the read signal Vr from each detection electrode Rx. The two-dimensional position information of the detected object can be detected. The capacitance Cx differs depending on whether the object to be detected is close to the detection electrode Rx or far from the detection electrode Rx. For this reason, the level of the read signal Vr also differs between when the object to be detected is close to the detection electrode Rx and when it is far away. Therefore, the detection circuit DC can also detect the proximity of the detection object to the sensor SS based on the level of the read signal Vr.
The sensor SS described above is a mutual capacitance that detects an object to be detected based on a change in capacitance between a pair of electrodes (capacitance between the sensor drive electrode Tx and the detection electrode Rx in the above example). Not only the method but also a self-capacitance method that detects an object to be detected based on a change in the capacitance of the detection electrode Rx.

図９は、本実施形態の表示装置ＤＳＰにおける接続関係を説明するための図である。
図示したように、第１基板ＳＵＢ１は、第１領域Ａ１において端子Ｔ１１を備えている。第２基板ＳＵＢ２は、端子Ｔ２を備えている。これらの端子Ｔ１１及び端子Ｔ２は、接続部材ＣＭによって電気的に接続されている。接続部材ＣＭは、平面視で、表示パネルＰＮＬの外側にはみ出さず、図示した例では第１基板ＳＵＢ１の端部よりも内側に位置している。このような接続部材ＣＭによる接続構造は、後に詳述する。
端子Ｔ２は、図６などに示したように、リード線Ｌを介して検出電極Ｒｘと電気的に接続されている。端子Ｔ１は、配線Ｗ１に接続されている。配線Ｗ１については後に詳述するが、検出回路ＤＣと電気的に接続されている。 FIG. 9 is a diagram for explaining a connection relationship in the display device DSP of the present embodiment.
As illustrated, the first substrate SUB1 includes a terminal T11 in the first region A1. The second substrate SUB2 includes a terminal T2. These terminals T11 and T2 are electrically connected by a connecting member CM. The connection member CM does not protrude from the outside of the display panel PNL in a plan view, and is located inside the end portion of the first substrate SUB1 in the illustrated example. A connection structure using such a connection member CM will be described in detail later.
The terminal T2 is electrically connected to the detection electrode Rx via the lead wire L as shown in FIG. The terminal T1 is connected to the wiring W1. Although the wiring W1 will be described in detail later, it is electrically connected to the detection circuit DC.

図示した例の表示装置ＤＳＰは、ディスプレイドライバＤＤを内蔵した駆動ＩＣチップ１、検出回路ＤＣを内蔵したＩＣチップ２（第２制御部）、及び、フレキシブル基板３を備えている。駆動ＩＣチップ１は、第１領域Ａ１に接続されている。ＩＣチップ２は、フレキシブル基板３に接続されている。外部の回路基板５は、アプリケーションプロセッサＡＰＰ（第３制御部）を備え、フレキシブル基板３に接続されている。アプリケーションプロセッサＡＰＰと駆動ＩＣチップ１との間、アプリケーションプロセッサＡＰＰとＩＣチップ２との間、駆動ＩＣチップ１とＩＣチップ２との間には、それぞれ伝送路が形成されている。これにより、アプリケーションプロセッサＡＰＰとディスプレイドライバＤＤとの間、アプリケーションプロセッサＡＰＰと検出回路ＤＣとの間、及び、ディスプレイドライバＤＤと検出回路ＤＣとの間では、それぞれ各種信号のやり取りが可能となるように構成されている。
例えば、表示駆動時において、アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤにグラフィックデータなどに対応した各種信号を送信する。ディスプレイドライバＤＤは、アプリケーションプロセッサＡＰＰから受信した信号に基づいて、走査線Ｇに対して所定のタイミングで走査信号を供給し、信号線Ｓに対して映像信号を供給し、共通電極ＣＥとして機能するセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。
センシング駆動時においては、ディスプレイドライバＤＤ及び検出回路ＤＣは、いずれか一方でセンサＳＳの駆動時期を知らせるタイミング信号を生成し、このタイミング信号を他方に与えることができる。あるいは、アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤ及び検出回路ＤＣにタイミング信号を与えることができる。上記のタイミング信号により、ディスプレイドライバＤＤ及び検出回路ＤＣを同期化することができる。ディスプレイドライバＤＤは、アプリケーションプロセッサＡＰＰから受信した制御信号に基づいて、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出回路ＤＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、センシング結果に相当する信号を生成し、アプリケーションプロセッサＡＰＰに送信する。アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤから受信した信号を用いて様々な処理を行うことができる。 The display device DSP of the illustrated example includes a drive IC chip 1 having a display driver DD built therein, an IC chip 2 (second control unit) having a detection circuit DC built therein, and a flexible substrate 3. The driving IC chip 1 is connected to the first area A1. The IC chip 2 is connected to the flexible substrate 3. The external circuit board 5 includes an application processor APP (third control unit) and is connected to the flexible board 3. Transmission paths are formed between the application processor APP and the driving IC chip 1, between the application processor APP and the IC chip 2, and between the driving IC chip 1 and the IC chip 2, respectively. Thereby, various signals can be exchanged between the application processor APP and the display driver DD, between the application processor APP and the detection circuit DC, and between the display driver DD and the detection circuit DC. It is configured.
For example, at the time of display driving, the application processor APP transmits various signals corresponding to graphic data to the display driver DD. The display driver DD supplies a scanning signal to the scanning line G at a predetermined timing based on a signal received from the application processor APP, supplies a video signal to the signal line S, and functions as the common electrode CE. A common drive signal is supplied to the sensor drive electrode Tx.
At the time of sensing driving, either the display driver DD or the detection circuit DC can generate a timing signal that informs the driving timing of the sensor SS, and can supply this timing signal to the other. Alternatively, the application processor APP can provide a timing signal to the display driver DD and the detection circuit DC. The display driver DD and the detection circuit DC can be synchronized by the timing signal. The display driver DD supplies a sensor drive signal to the sensor drive electrode Tx based on the control signal received from the application processor APP. The detection circuit DC reads the sensor signal output from the detection electrode Rx, generates a signal corresponding to the sensing result, and transmits the signal to the application processor APP. The application processor APP can perform various processes using a signal received from the display driver DD.

図１０は、図９に示した第１基板ＳＵＢ１の一構成例を示す平面図である。
第１基板ＳＵＢ１は、第１領域Ａ１に位置する端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１と、を備えている。端子Ｔ１２は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。
配線Ｗ１は、一端部Ｗ１１、他端部Ｗ１２、及び、中途部Ｗ１３を備えている。一端部Ｗ１１は、第１領域Ａに位置し、端子Ｔ１１に接続されるとともに、端子Ｔ１１から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。他端部Ｗ１２は、第１領域Ａに位置し、端子Ｔ１２に接続されるとともに、端子Ｔ１２から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。図示した例では、中途部Ｗ１３は、第２領域Ａ２に位置し、一端部Ｗ１１と他端部Ｗ１２との間を接続している。なお、図示した例では、端子Ｔ１１の各々に接続されたすべての配線Ｗ１の中途部が第２領域Ａ２に位置しているが、一部の配線Ｗ１の中途部のみが第２領域Ａ２に位置している場合もあり得る。
また、図示した例では、配線Ｗ１の他端部Ｗ１２は、その一部が駆動ＩＣチップ１の下方に位置している。フレキシブル基板３は、端子Ｔ１２に接続されている。フレキシブル基板３は、端子Ｔ１２とＩＣチップ２とを接続する配線Ｗ３を備えている。 FIG. 10 is a plan view showing a configuration example of the first substrate SUB1 shown in FIG.
The first substrate SUB1 includes terminals T11 and T12 located in the first region A1, and wiring W1 connecting the terminals T11 and T12. The terminal T12 is located on the side closer to the substrate end SUBA of the first substrate SUB1 than the driving IC chip 1 is.
The wiring W1 includes one end W11, the other end W12, and a midway W13. One end W11 is located in the first region A, is connected to the terminal T11, and extends from the terminal T11 toward the second region A2 without going to the substrate end SUBA. The other end W12 is located in the first region A, is connected to the terminal T12, and extends from the terminal T12 toward the second region A2 without going to the substrate end SUBA. In the illustrated example, the midway portion W13 is located in the second region A2 and connects between the one end W11 and the other end W12. In the illustrated example, the middle part of all the wirings W1 connected to each of the terminals T11 is located in the second area A2, but only the middle part of some wirings W1 is located in the second area A2. It may be.
Further, in the illustrated example, a part of the other end W12 of the wiring W1 is located below the drive IC chip 1. The flexible substrate 3 is connected to the terminal T12. The flexible substrate 3 includes a wiring W3 that connects the terminal T12 and the IC chip 2.

図１１は、図１０に示したＡ−Ｂ線で切断した第１基板ＳＵＢ１の断面図である。
第１基板ＳＵＢ１において、配線Ｗ１の他端部Ｗ１２は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、駆動ＩＣチップ１の直下を通り、第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する位置まで延出している。このような配線Ｗ１は、例えば図４を参照して説明した信号線Ｓ１などと同一の金属材料によって形成されているが、走査線などと同一の金属材料によって形成されていても良い。端子Ｔ１２は、第３絶縁膜１３の上に位置し、第３絶縁膜１３を貫通するコンタクトホールを介して他端部Ｗ１２にコンタクトしている。このような端子Ｔ１２は、例えば図４を参照して説明した画素電極ＰＥなどと同一の透明導電材料によって形成されている。なお、図示した例のように配線Ｗ１とは別個に端子Ｔ１２を設けずに、第３絶縁膜を貫通する位置で露出した配線Ｗ１の露出部分を端子Ｔ１２としても良い。
駆動ＩＣチップ１及びフレキシブル基板３は、それぞれ導電性接着層４Ａ、４Ｂにより第１基板ＳＵＢ１に接続されている。導電性接着層４Ａ、４Ｂは、例えば、接着剤中に導電粒子を分散させた異方性導電膜である。フレキシブル基板３は、ベース層３０、配線Ｗ３、カバー層３２などを備えている。配線Ｗ３は、ベース層３０の第１基板ＳＵＢ１と対向する側に位置している。カバー層３２は、配線Ｗ３を覆っている。配線Ｗ３は、端子Ｔ１２と向かい合う位置でカバー層３２から露出し、導電性接着層４Ｂの導電粒子４１Ｂを介して端子Ｔ１２と電気的に接続されている。駆動ＩＣチップ１は、配線１の他端部Ｗ１２と重なる位置で第１基板ＳＵＢ１に接着されているが、図示した断面において、配線Ｗ１とは電気的に接続されていない。 FIG. 11 is a cross-sectional view of the first substrate SUB1 cut along the line AB shown in FIG.
In the first substrate SUB1, the other end W12 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, passes directly under the drive IC chip 1, and is the substrate end of the first substrate SUB1. It extends to a position close to the part SUBA. Such a wiring W1 is formed of the same metal material as the signal line S1 described with reference to FIG. 4, for example, but may be formed of the same metal material as the scanning line. The terminal T12 is located on the third insulating film 13 and is in contact with the other end W12 through a contact hole penetrating the third insulating film 13. Such a terminal T12 is formed of the same transparent conductive material as the pixel electrode PE described with reference to FIG. 4, for example. Instead of providing the terminal T12 separately from the wiring W1 as in the illustrated example, the exposed portion of the wiring W1 exposed at a position penetrating the third insulating film may be used as the terminal T12.
The drive IC chip 1 and the flexible substrate 3 are connected to the first substrate SUB1 by conductive adhesive layers 4A and 4B, respectively. The conductive adhesive layers 4A and 4B are, for example, anisotropic conductive films in which conductive particles are dispersed in an adhesive. The flexible substrate 3 includes a base layer 30, a wiring W3, a cover layer 32, and the like. The wiring W3 is located on the side of the base layer 30 that faces the first substrate SUB1. The cover layer 32 covers the wiring W3. The wiring W3 is exposed from the cover layer 32 at a position facing the terminal T12, and is electrically connected to the terminal T12 via the conductive particles 41B of the conductive adhesive layer 4B. The driving IC chip 1 is bonded to the first substrate SUB1 at a position overlapping the other end W12 of the wiring 1, but is not electrically connected to the wiring W1 in the illustrated cross section.

本実施形態によれば、第１基板ＳＵＢ１において、第２基板ＳＵＢ２の検出電極Ｒｘと接続部材ＣＭを介して電気的に接続される端子Ｔ１１と、検出回路ＤＣとを電気的に接続するための配線Ｗ１は、端子Ｔ１１から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。このため、配線Ｗ１が端子Ｔ１１から基板端部ＳＵＢＡに向かって延出する場合と比較して、第１領域Ａ１の第２方向Ｙに沿った幅を縮小することができ、狭額縁化が可能となる。
また、配線Ｗ１の中途部Ｗ１３が第２領域Ａ２に位置する構成では、第１領域Ａ１における配線Ｗ１の設置面積を低減することができ、第１領域Ａ１の面積を低減することが可能となる。このため、より狭額縁化が可能となる。
また、検出回路ＤＣがフレキシブル基板３に接続されたＩＣチップ２に内蔵される構成では、配線Ｗ１は、駆動ＩＣチップ１の直下を通り、フレキシブル基板３が接続される端子Ｔ１２まで延出している。このため、配線Ｗ１が駆動ＩＣチップ１を迂回する経路で配置された場合と比較して、配線Ｗ１の各々の配線長を短縮することができ、配線Ｗ１の設置面積をさらに低減することができるとともに、配線Ｗ１の配線抵抗を低減することができる。
また、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接続するための接続部材ＣＭは、表示パネルＰＮＬからはみ出すことがなく、第１基板ＳＵＢ１に接続されたフレキシブル基板３のみが表示パネルＰＮＬからはみ出して外部の回路基板５と接続される。したがって、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の各々が別々のフレキシブル基板を介して回路基板５と接続される場合と比較して、フレキシブル基板の個数を低減することができ、構造を簡素化することが可能となるとともに、コストを削減することが可能となる。
また、フレキシブル基板３を単一化したことにより、複数のフレキシブル基板を互いに電気的に接続するためのコネクタが不要となり、表示装置の小型化、及び、薄型化が可能となる。
また、フレキシブル基板３が接続された表示装置ＤＳＰを電子機器にセットした際に、電子機器内部の構造物とフレキシブル基板３との接触を抑制することができ、構造物を所望の位置に設置することが可能となる。 According to the present embodiment, in the first substrate SUB1, the terminal T11 electrically connected to the detection electrode Rx of the second substrate SUB2 via the connection member CM and the detection circuit DC are electrically connected. The wiring W1 extends from the terminal T11 toward the second region A2 without going toward the substrate end SUBA. Therefore, the width along the second direction Y of the first region A1 can be reduced and the frame can be narrowed compared to the case where the wiring W1 extends from the terminal T11 toward the substrate end SUBA. It becomes.
Further, in the configuration in which the middle portion W13 of the wiring W1 is located in the second region A2, the installation area of the wiring W1 in the first region A1 can be reduced, and the area of the first region A1 can be reduced. . For this reason, a narrower frame can be achieved.
In the configuration in which the detection circuit DC is built in the IC chip 2 connected to the flexible substrate 3, the wiring W <b> 1 extends directly below the drive IC chip 1 and extends to the terminal T <b> 12 to which the flexible substrate 3 is connected. . For this reason, compared with the case where the wiring W1 is arranged along a path that bypasses the drive IC chip 1, each wiring length of the wiring W1 can be shortened, and the installation area of the wiring W1 can be further reduced. At the same time, the wiring resistance of the wiring W1 can be reduced.
Further, the connection member CM for connecting the first substrate SUB1 and the second substrate SUB2 does not protrude from the display panel PNL, and only the flexible substrate 3 connected to the first substrate SUB1 protrudes from the display panel PNL. It is connected to an external circuit board 5. Therefore, the number of flexible substrates can be reduced and the structure can be simplified as compared with the case where each of the first substrate SUB1 and the second substrate SUB2 is connected to the circuit substrate 5 via a separate flexible substrate. And the cost can be reduced.
In addition, since the flexible substrate 3 is unified, a connector for electrically connecting a plurality of flexible substrates to each other becomes unnecessary, and the display device can be reduced in size and thickness.
Further, when the display device DSP to which the flexible substrate 3 is connected is set in an electronic device, the contact between the structure inside the electronic device and the flexible substrate 3 can be suppressed, and the structure is installed at a desired position. It becomes possible.

次に、他の構成例について説明する。 Next, another configuration example will be described.

図１２は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１０に示した構成例と比較して、第１基板ＳＵＢ１における第１領域Ａ１の構成が相違している。すなわち、第１基板ＳＵＢ１は、第１領域Ａ１において、端子Ｔ１１及び端子Ｔ１２に加えて、端子Ｔ１３と、端子Ｔ１４と、端子Ｔ１３と端子Ｔ１４との間を接続する配線Ｗ２と、を備えている。端子Ｔ１２及び端子Ｔ１３は、駆動ＩＣチップ１の直下に位置している。端子Ｔ１２及び端子Ｔ１３は、それぞれ駆動ＩＣチップ１の長辺に沿って配置されている。端子Ｔ１４は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。第１基板ＳＵＢ１において、端子Ｔ１３及びＴ１４は、電気的に接続されている。
駆動ＩＣチップ１は、端子Ｔ１２及び端子Ｔ１３に接続されている。また、詳述しないが、駆動ＩＣチップ１は、その内部において端子Ｔ１２と端子Ｔ１３とを電気的に接続している。フレキシブル基板３は、端子Ｔ１４に接続されている。フレキシブル基板３は、端子Ｔ１４とＩＣチップ２とを接続する配線Ｗ３を備えている。なお、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１については、図１０に示した構成例と同様に構成されており、詳細な説明を省略するが、一端部Ｗ１１は端子Ｔ１１から第２領域Ａ２に向かって延出し、中途部Ｗ１３は第２領域Ａ２に位置している。 FIG. 12 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example is different from the configuration example illustrated in FIG. 10 in the configuration of the first region A1 in the first substrate SUB1. That is, the first substrate SUB1 includes, in the first region A1, in addition to the terminal T11 and the terminal T12, a terminal T13, a terminal T14, and a wiring W2 that connects the terminal T13 and the terminal T14. . The terminal T12 and the terminal T13 are located immediately below the driving IC chip 1. The terminals T12 and T13 are arranged along the long side of the driving IC chip 1, respectively. The terminal T14 is located on the side closer to the substrate end portion SUBA of the first substrate SUB1 than the driving IC chip 1 is. In the first substrate SUB1, the terminals T13 and T14 are electrically connected.
The driving IC chip 1 is connected to the terminals T12 and T13. Although not described in detail, the drive IC chip 1 has the terminals T12 and T13 electrically connected therein. The flexible substrate 3 is connected to the terminal T14. The flexible substrate 3 includes a wiring W3 that connects the terminal T14 and the IC chip 2. Note that the wiring W1 connecting the terminal T11 and the terminal T12 is configured in the same manner as the configuration example shown in FIG. 10 and will not be described in detail, but the one end W11 is connected to the second terminal from the terminal T11. Extending toward the area A2, the midway portion W13 is located in the second area A2.

図１３は、図１２に示したＣ−Ｄ線で切断した第１基板ＳＵＢ１の断面図である。
第１基板ＳＵＢ１において、配線Ｗ１の他端部Ｗ１２及び配線Ｗ２は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置している。他端部Ｗ１２は、駆動ＩＣチップ１の直下に延出している。配線Ｗ２は、他端部Ｗ１２から離間し、駆動ＩＣチップ１の直下を通り、基板端部ＳＵＢＡに近接する位置まで延出している。端子Ｔ１２乃至Ｔ１４の各々は、第３絶縁膜１３の上に位置している。端子Ｔ１２は、他端部Ｗ１２にコンタクトしている。端子Ｔ１３及びＴ１４は、それぞれ配線Ｗ２にコンタクトしている。
駆動ＩＣチップ１の端子Ｔ２２及びＴ２３の各々は、導電性接着層４Ａの導電粒子４２Ａ及び４３Ｂにより端子Ｔ１２及びＴ１３と電気的に接続されている。フレキシブル基板３は、導電性接着層４Ｂの導電粒子４１Ｂにより端子Ｔ１４と電気的に接続されている。
このような図１２及び図１３に示した構成例においても、上記構成例と同様の効果が得られる。 FIG. 13 is a cross-sectional view of the first substrate SUB1 cut along the line CD shown in FIG.
In the first substrate SUB1, the other end W12 and the wiring W2 of the wiring W1 are located between the first insulating film 11 and the third insulating film 13, for example. The other end W12 extends directly below the drive IC chip 1. The wiring W2 is separated from the other end W12, passes directly under the drive IC chip 1, and extends to a position close to the substrate end SUBA. Each of the terminals T12 to T14 is located on the third insulating film 13. The terminal T12 is in contact with the other end W12. The terminals T13 and T14 are in contact with the wiring W2, respectively.
Each of the terminals T22 and T23 of the driving IC chip 1 is electrically connected to the terminals T12 and T13 by the conductive particles 42A and 43B of the conductive adhesive layer 4A. The flexible substrate 3 is electrically connected to the terminal T14 by the conductive particles 41B of the conductive adhesive layer 4B.
In the configuration examples shown in FIGS. 12 and 13 as well, the same effect as the above configuration example can be obtained.

図１４は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１０に示した構成例と比較して、第１配線Ｗ１の全部が第１領域Ａ１に位置している点で相違している。すなわち、配線Ｗ１において、一端部Ｗ１１、他端部Ｗ１２、及び、中途部Ｗ１３は、いずれも第１領域Ａ１に位置している。より具体的には、一端部Ｗ１１は、端子Ｔ１１から第２領域Ａ２に向かって延出しながらも、第２領域Ａ２まで到達することなく中途部Ｗ１３と接続されている。同様に、他端部Ｗ１２は、端子Ｔ１２から第２領域Ａ２に向かって延出しながらも、第２領域Ａ２まで到達することなく中途部Ｗ１３と接続されている。中途部Ｗ１３は、第１領域Ａ１において、一端部Ｗ１１と他端部Ｗ１２との間を接続している。
また、図示した例では、配線Ｗ１において他端部Ｗ１２と中途部Ｗ１３との接続部分は、駆動ＩＣチップ１の下方に位置している。
このような構成例においても、上記構成例と同様の効果が得られる。加えて、配線Ｗ１の全体が第１領域Ａ１に位置しているため、配線Ｗ１のレイアウトを考慮することなく、第２領域Ａ２に位置する走査線及び信号線を容易にレイアウトすることができる。 FIG. 14 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example is different from the configuration example illustrated in FIG. 10 in that the entire first wiring W1 is located in the first region A1. That is, in the wiring W1, the one end W11, the other end W12, and the midway part W13 are all located in the first region A1. More specifically, the one end W11 extends from the terminal T11 toward the second region A2, but is connected to the midway portion W13 without reaching the second region A2. Similarly, the other end W12 extends from the terminal T12 toward the second region A2, but is connected to the midway portion W13 without reaching the second region A2. The midway part W13 connects between the one end part W11 and the other end part W12 in the first region A1.
In the illustrated example, the connection portion between the other end W12 and the midway portion W13 in the wiring W1 is located below the drive IC chip 1.
In such a configuration example, the same effect as the above configuration example can be obtained. In addition, since the entire wiring W1 is located in the first area A1, the scanning lines and signal lines located in the second area A2 can be easily laid out without considering the layout of the wiring W1.

図１５は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１４に示した構成例と比較して、第１基板ＳＵＢ１における第１領域Ａ１の構成が相違している。すなわち、第１基板ＳＵＢ１は、図１２に示した構成例と同様に、第１領域Ａ１において、端子Ｔ１１及び端子Ｔ１２に加えて、端子Ｔ１３と、端子Ｔ１４と、端子Ｔ１３と端子Ｔ１４との間を接続する配線Ｗ２と、を備えている。端子Ｔ１２及び端子Ｔ１３は、駆動ＩＣチップ１の直下に位置している。端子Ｔ１２は駆動ＩＣチップ１の短辺に沿って配置され、端子Ｔ１３は駆動ＩＣチップ１の長辺に沿って配置されている。端子Ｔ１４は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。
駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２、端子Ｔ１３に対応する位置に各々端子Ｔ２２、端子Ｔ２３を有し、端子Ｔ２２と端子Ｔ２３を駆動ＩＣチップ１の内部で電気的に接続することにより、端子Ｔ１２と端子Ｔ１３とを電気的に接続している。フレキシブル基板３は、端子Ｔ１４に接続されている。なお、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１については、図１４に示した構成例と同様に構成されており、詳細な説明を省略するが、その全部が第１領域Ａ１に位置している。
このような図１５に示した構成例においても、図１４に示した構成例と同様の効果が得られる。 FIG. 15 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example is different from the configuration example illustrated in FIG. 14 in the configuration of the first region A1 in the first substrate SUB1. That is, in the first region A1, the first substrate SUB1 is connected between the terminal T13, the terminal T14, the terminal T13, and the terminal T14 in the first region A1, in addition to the terminal T11 and the terminal T12. And a wiring W2 for connecting the two. The terminal T12 and the terminal T13 are located immediately below the driving IC chip 1. The terminal T12 is disposed along the short side of the drive IC chip 1, and the terminal T13 is disposed along the long side of the drive IC chip 1. The terminal T14 is located on the side closer to the substrate end portion SUBA of the first substrate SUB1 than the driving IC chip 1 is.
Similarly to FIG. 13, the driving IC chip 1 has terminals T22 and T23 at positions corresponding to the terminals T12 and T13, respectively, and the terminals T22 and T23 are electrically connected inside the driving IC chip 1. Thus, the terminal T12 and the terminal T13 are electrically connected. The flexible substrate 3 is connected to the terminal T14. Note that the wiring W1 connecting the terminal T11 and the terminal T12 is configured in the same manner as the configuration example shown in FIG. 14, and detailed description thereof is omitted, but all of them are located in the first region A1. is doing.
In the configuration example shown in FIG. 15 as well, the same effect as that of the configuration example shown in FIG. 14 can be obtained.

図１６は、表示装置ＤＳＰの他の構成例を説明するための図である。
図示した構成例は、図９に示した構成例と比較して、駆動ＩＣチップ１がディスプレイドライバＤＤに加えて検出回路ＤＣも内蔵している点で相違している。回路基板５のアプリケーションプロセッサＡＰＰと駆動ＩＣチップ１との間には、伝送路が形成されている。これにより、アプリケーションプロセッサＡＰＰとディスプレイドライバＤＤとの間、アプリケーションプロセッサＡＰＰと検出回路ＤＣとの間では、それぞれ各種信号のやり取りが可能となるように構成されている。また、駆動ＩＣチップ１の内部においては、ディスプレイドライバＤＤと検出回路ＤＣとの間で各種信号のやり取りが可能となるように構成されている。 FIG. 16 is a diagram for explaining another configuration example of the display device DSP.
The configuration example shown in the figure is different from the configuration example shown in FIG. 9 in that the drive IC chip 1 includes a detection circuit DC in addition to the display driver DD. A transmission path is formed between the application processor APP of the circuit board 5 and the driving IC chip 1. Thus, various signals can be exchanged between the application processor APP and the display driver DD, and between the application processor APP and the detection circuit DC. In addition, the drive IC chip 1 is configured so that various signals can be exchanged between the display driver DD and the detection circuit DC.

図１７は、図１６に示した第１基板ＳＵＢ１の一構成例を示す平面図である。
第１基板ＳＵＢ１は、第１領域Ａ１に位置する端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１と、を備えている。端子Ｔ１２は、駆動ＩＣチップ１の直下に位置し、駆動ＩＣチップ１の長辺に沿って配置されている。
配線Ｗ１において、一端部Ｗ１１は、第１領域Ａ１の端子Ｔ１１から第２領域Ａ２に向かって延出している。他端部Ｗ１２は、第１領域Ａ１の端子Ｔ１２から第２領域Ａ２に向かって延出している。中途部Ｗ１３は、第２領域Ａ２に位置し、一端部Ｗ１１と他端部Ｗ１２との間を接続している。駆動ＩＣチップ１は、端子Ｔ１２に接続されている。駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２に対応する位置に端子Ｔ２２を有し、端子Ｔ１２と端子Ｔ２２は電気的に接続されている。端子Ｔ２２と検出回路ＤＣは、駆動ＩＣチップ１の内部で電気的に接続され、信号の送受信を行っている。
このような構成例においても、上記の構成例と同様の効果が得られる。加えて、ＩＣチップ２を省略し、検出回路ＲＣが駆動ＩＣチップ１に内蔵されたことにより、フレキシブル基板３の小型化及び薄型化が可能となる。 FIG. 17 is a plan view showing a configuration example of the first substrate SUB1 shown in FIG.
The first substrate SUB1 includes terminals T11 and T12 located in the first region A1, and wiring W1 connecting the terminals T11 and T12. The terminal T <b> 12 is located immediately below the drive IC chip 1 and is disposed along the long side of the drive IC chip 1.
In the wiring W1, one end W11 extends from the terminal T11 in the first area A1 toward the second area A2. The other end W12 extends from the terminal T12 in the first area A1 toward the second area A2. The midway part W13 is located in 2nd area | region A2, and has connected between one end part W11 and the other end part W12. The driving IC chip 1 is connected to the terminal T12. Similarly to FIG. 13, the driving IC chip 1 has a terminal T22 at a position corresponding to the terminal T12, and the terminal T12 and the terminal T22 are electrically connected. The terminal T22 and the detection circuit DC are electrically connected inside the driving IC chip 1 to transmit and receive signals.
Also in such a configuration example, the same effect as the above configuration example can be obtained. In addition, by omitting the IC chip 2 and incorporating the detection circuit RC in the drive IC chip 1, the flexible substrate 3 can be reduced in size and thickness.

図１８は、図１６に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１７に示した構成例と比較して、端子Ｔ１１と端子Ｔ１２との間を接続する第１配線Ｗ１の全部が第１領域Ａ１に位置している点で相違している。端子Ｔ１２は、駆動ＩＣチップ１の直下に位置し、駆動ＩＣチップ１の短辺に沿って配置されている。
駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２に対応する位置に端子Ｔ２２を有し、端子Ｔ１２と端子Ｔ２２は電気的に接続されている。端子Ｔ２２と端子Ｔ１２は、駆動ＩＣチップ１内部で電気的に接続されている。端子Ｔ２２と検出回路ＤＣは、駆動ＩＣチップ１内部で電気的に接続されている。
このような図１８に示した構成例においても、図１７に示した構成例と同様の効果が得られる。 FIG. 18 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example is different from the configuration example shown in FIG. 17 in that all of the first wirings W1 connecting the terminals T11 and T12 are located in the first region A1. Yes. The terminal T12 is located directly below the drive IC chip 1 and is disposed along the short side of the drive IC chip 1.
Similarly to FIG. 13, the driving IC chip 1 has a terminal T22 at a position corresponding to the terminal T12, and the terminal T12 and the terminal T22 are electrically connected. The terminal T22 and the terminal T12 are electrically connected inside the driving IC chip 1. The terminal T22 and the detection circuit DC are electrically connected inside the driving IC chip 1.
Also in the configuration example shown in FIG. 18, the same effect as that of the configuration example shown in FIG. 17 can be obtained.

図１９Ａは、例えば図１０、図１２、図１７に対応し、本実施形態に適用可能な接続部材ＣＭの一構成例を示す断面図である。
図示した構成例は、接続部材ＣＭがフレキシブル配線基板７である場合に相当する。
図１９Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。端子Ｔ１１は、第３絶縁膜１３の上に位置し、第３絶縁膜１３を貫通するコンタクトホールを介して一端部Ｗ１１にコンタクトしている。
第２基板ＳＵＢ２において、リード線Ｌ及び端子Ｔ２は、第２基板ＳＵＢ２の外面ＳＢＡに位置している。
フレキシブル配線基板７は、ベース層７０、導電層７１、及び、カバー層７２を備えている。導電層７１は、ベース層７０の表示パネルＰＮＬと対向する側に位置し、第１基板ＳＵＢ１と対向する位置から第２基板ＳＵＢ２と対向する位置に亘って延出している。カバー層７２は、導電層７１を覆っている。導電層７１は、端子Ｔ１１と向かい合う位置でカバー層７２から露出し、導電性接着層４Ｃの導電粒子４４Ｃを介して端子Ｔ１１と電気的に接続されている。また、導電層７１は、端子Ｔ２と向かい合う位置でカバー層７２から露出し、導電性接着層４Ｄの導電粒子４５Ｄを介して端子Ｔ２と電気的に接続されている。これにより、端子Ｔ１１及び端子Ｔ２は、フレキシブル配線基板７の導電層７１を介して互いに電気的に接続される。なお、導電性接着層４Ｃ及び４Ｄは、例えばいずれも異方性導電膜である。フレキシブル配線基板７は、例えば熱圧着などの手法によって第１基板ＳＵＢ１及び第２基板ＳＵＢ２にそれぞれ接続される。
図１９Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図１９Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図１９Ａと同様である。 FIG. 19A corresponds to, for example, FIG. 10, FIG. 12, and FIG. 17, and is a cross-sectional view showing a configuration example of the connection member CM applicable to the present embodiment.
The illustrated configuration example corresponds to the case where the connection member CM is the flexible wiring board 7.
In FIG. 19A, in the first substrate SUB1, one end W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and extends from the terminal T11 to the second region. It is connected to the midway part W13 within the region. The terminal T11 is located on the third insulating film 13 and is in contact with the one end W11 through a contact hole penetrating the third insulating film 13.
In the second substrate SUB2, the lead wire L and the terminal T2 are located on the outer surface SBA of the second substrate SUB2.
The flexible wiring board 7 includes a base layer 70, a conductive layer 71, and a cover layer 72. The conductive layer 71 is located on the side of the base layer 70 facing the display panel PNL, and extends from a position facing the first substrate SUB1 to a position facing the second substrate SUB2. The cover layer 72 covers the conductive layer 71. The conductive layer 71 is exposed from the cover layer 72 at a position facing the terminal T11, and is electrically connected to the terminal T11 via the conductive particles 44C of the conductive adhesive layer 4C. The conductive layer 71 is exposed from the cover layer 72 at a position facing the terminal T2, and is electrically connected to the terminal T2 through the conductive particles 45D of the conductive adhesive layer 4D. Thereby, the terminal T11 and the terminal T2 are electrically connected to each other through the conductive layer 71 of the flexible wiring board 7. The conductive adhesive layers 4C and 4D are both anisotropic conductive films, for example. The flexible wiring board 7 is connected to the first substrate SUB1 and the second substrate SUB2, respectively, by a technique such as thermocompression bonding.
FIG. 19B corresponds to, for example, FIGS. 14, 15, and 18, and is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment. In FIG. 19B, in the first substrate SUB1, one end portion W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and is connected to the midway portion W13 in the first region. . Other structures are the same as those in FIG. 19A.

図２０Ａは、例えば図１０、図１２、図１７に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。
図示した構成例は、接続部材ＣＭが導電ペースト８である場合に相当する。第１基板ＳＵＢ１の第１領域Ａ１には、第２基板ＳＵＢ２との段差を緩和するためのフィレット８１が配置されている。導電ペースト８は、例えば樹脂材料に銀などの導電材料を分散させたものである。この導電ペースト８は、端子Ｔ１１の上、フィレット８１の斜面上、及び、端子Ｔ２の上にそれぞれ配置され、互いに繋がっている。これにより、端子Ｔ１１及び端子Ｔ２は、導電ペースト８を介して互いに電気的に接続される。このような導電ペースト８は、例えば、ディスペンサもしくはスクリーン印刷版を用いて塗布された後に、紫外線照射もしくは加熱による硬化処理がなされて得られるものである。図２０Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。
図２０Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図２０Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図２０Ａと同様である。 FIG. 20A corresponds to, for example, FIGS. 10, 12, and 17, and is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment.
The illustrated configuration example corresponds to the case where the connection member CM is the conductive paste 8. In the first region A1 of the first substrate SUB1, a fillet 81 for relaxing the step with the second substrate SUB2 is disposed. The conductive paste 8 is obtained, for example, by dispersing a conductive material such as silver in a resin material. The conductive paste 8 is disposed on the terminal T11, on the slope of the fillet 81, and on the terminal T2, and is connected to each other. Thereby, the terminal T11 and the terminal T2 are electrically connected to each other via the conductive paste 8. Such a conductive paste 8 is obtained, for example, after being applied using a dispenser or a screen printing plate and then subjected to a curing treatment by ultraviolet irradiation or heating. In FIG. 20A, in the first substrate SUB1, one end portion W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and extends from the terminal T11 to the second region. It is connected to the midway part W13 within the region.
FIG. 20B corresponds to, for example, FIGS. 14, 15, and 18, and is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment. 20B, in the first substrate SUB1, one end W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and is connected to the midway part W13 in the first region. . Other structures are the same as those in FIG. 20A.

図２１Ａは、例えば図１０、図１２、図１７に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。
図示した構成例は、接続部材ＣＭがワイヤ９である場合に相当する。ワイヤ９は、端子Ｔ１１及び端子Ｔ２にそれぞれ接続されている。これにより、端子Ｔ１１及び端子Ｔ２は、ワイヤ９を介して互いに電気的に接続される。このようなワイヤ９は、例えば、ワイヤボンディングなどの手法で接続される。図２１Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。
図２１Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図２１Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図２０Ａと同様である。 FIG. 21A corresponds to, for example, FIGS. 10, 12, and 17, and is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment.
The illustrated configuration example corresponds to the case where the connection member CM is the wire 9. The wire 9 is connected to the terminal T11 and the terminal T2. Thereby, the terminal T11 and the terminal T2 are electrically connected to each other through the wire 9. Such a wire 9 is connected by a technique such as wire bonding. In FIG. 21A, in the first substrate SUB1, one end W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and extends from the terminal T11 to the second region. It is connected to the midway part W13 within the region.
FIG. 21B corresponds to, for example, FIGS. 14, 15, and 18, and is a cross-sectional view illustrating another configuration example of the connection member CM applicable to the present embodiment. In FIG. 21B, in the first substrate SUB1, one end portion W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and is connected to the midway portion W13 in the first region. . Other structures are the same as those in FIG. 20A.

図２２は、表示装置ＤＳＰの他の構成例を説明するための図である。
図示した構成例は、上記した各構成例と比較して、接続部材ＣＭ及びフレキシブル基板３の機能を兼ね備えた単一のフレキシブル基板１００を備えた点で相違している。すなわち、フレキシブル基板１００は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接続するための第１部分１１０と、第１基板ＳＵＢ１と外部回路基板５とを接続するための第２部分１２０と、を含んでいる。第１部分１１０は、平面視で、表示パネルＰＮＬの外側にはみ出さず、図示した例では第１基板ＳＵＢ１の端部よりも内側に位置している。 FIG. 22 is a diagram for explaining another configuration example of the display device DSP.
The illustrated configuration example is different from each configuration example described above in that a single flexible substrate 100 having the functions of the connection member CM and the flexible substrate 3 is provided. That is, the flexible substrate 100 includes a first portion 110 for connecting the first substrate SUB1 and the second substrate SUB2, and a second portion 120 for connecting the first substrate SUB1 and the external circuit substrate 5. Contains. The first portion 110 does not protrude outside the display panel PNL in a plan view, and is located inside the end portion of the first substrate SUB1 in the illustrated example.

図２３は、図２２に示した第１基板ＳＵＢ１及び第２基板ＳＵＢ２の一部を拡大した平面図である。なお、図中において、フレキシブル基板１００は点線で示している。
第１基板ＳＵＢ１は、第１領域Ａ１において、複数の端子Ｔ１１を備えた端子群ＴＧ１と、複数のダミー端子ＴＤを備えた端子群ＴＧＤと、複数の端子Ｔ３０を備えた端子群ＴＧ３と、を備えている。なお、ダミー端子ＴＤは、必要に応じて設けられるものであって、その個数は任意であり、省略される場合もあり得る。端子Ｔ１１、ダミー端子ＴＤ、及び、端子Ｔ３０は、第１基板ＳＵＢ１の基板端部ＳＵＢＡに沿って同一直線上に位置している。
第２基板ＳＵＢ２は、複数の端子Ｔ２を備えた端子群ＴＧ２を備えている。なお、第２基板ＳＵＢ２は、端子Ｔ２の他に、必要に応じてダミー端子を備えていても良い。端子Ｔ２は、第２基板ＳＵＢ２の基板端部ＳＵＢＥに沿って同一直線上に位置している。
端子Ｔ１１は、フレキシブル基板１００の第１部分１１０により、端子Ｔ２と電気的に接続される。端子Ｔ１１及びＴ２の接続構造については、例えば、図１９を参照して説明した構成例が適用可能である。端子Ｔ１１の各々は、配線Ｗ１と接続されている。配線Ｗ１は、第２領域Ａ２に向かって延出している。図示した例では、図１４などを参照して説明したように、配線Ｗ１の中途部が第１領域Ａ１に位置している。なお、配線Ｗ１の中途部は、図１０などを参照して説明したように、第２領域Ａ２に位置していても良い。配線Ｗ１の端部は、図１０などと同様に端子Ｔ３０に接続されても良いし、図１２などと同様に駆動ＩＣチップ１に接続される端子に接続されても良い。
端子Ｔ３０は、主に、駆動ＩＣチップ１と電気的に接続された端子であり、上記の通り、端子Ｔ１１と電気的に接続された端子を含む場合もあり得る。
このような構成例においては、フレキシブル基板１００の第１部分１１０は、端子群ＴＧ１の各端子Ｔ１１と、端子群ＴＧ２の各端子Ｔ２とを接続し、フレキシブル基板１００の第２部分１２０は、端子群ＴＧ３の各端子Ｔ３０と接続される。このような構成例によれば、接続部材ＣＭ及びフレキシブル基板３を別個に設けた場合と比較して、１度の実装プロセスでフレキシブル基板１００の第１部分１１０及び第２部分１２０を接続することができ、製造工程を簡素化することが可能となる。 FIG. 23 is an enlarged plan view of a part of the first substrate SUB1 and the second substrate SUB2 shown in FIG. In the drawing, the flexible substrate 100 is indicated by a dotted line.
The first substrate SUB1 includes, in the first area A1, a terminal group TG1 including a plurality of terminals T11, a terminal group TGD including a plurality of dummy terminals TD, and a terminal group TG3 including a plurality of terminals T30. I have. The dummy terminals TD are provided as necessary, and the number thereof is arbitrary and may be omitted. The terminal T11, the dummy terminal TD, and the terminal T30 are located on the same straight line along the substrate end portion SUBA of the first substrate SUB1.
The second substrate SUB2 includes a terminal group TG2 including a plurality of terminals T2. Note that the second substrate SUB2 may include dummy terminals in addition to the terminals T2. The terminal T2 is located on the same straight line along the substrate end SUBE of the second substrate SUB2.
The terminal T11 is electrically connected to the terminal T2 by the first portion 110 of the flexible substrate 100. For the connection structure of the terminals T11 and T2, for example, the configuration example described with reference to FIG. 19 is applicable. Each of the terminals T11 is connected to the wiring W1. The wiring W1 extends toward the second region A2. In the illustrated example, as described with reference to FIG. 14 and the like, the midway portion of the wiring W1 is located in the first region A1. Note that the midway portion of the wiring W1 may be located in the second region A2 as described with reference to FIG. The end of the wiring W1 may be connected to the terminal T30 as in FIG. 10 or the like, or may be connected to a terminal connected to the driving IC chip 1 as in FIG.
The terminal T30 is mainly a terminal electrically connected to the driving IC chip 1, and as described above, may include a terminal electrically connected to the terminal T11.
In such a configuration example, the first portion 110 of the flexible substrate 100 connects each terminal T11 of the terminal group TG1 and each terminal T2 of the terminal group TG2, and the second portion 120 of the flexible substrate 100 includes the terminal Connected to each terminal T30 of group TG3. According to such a configuration example, the first portion 110 and the second portion 120 of the flexible substrate 100 are connected in one mounting process as compared with the case where the connection member CM and the flexible substrate 3 are separately provided. It is possible to simplify the manufacturing process.

以上説明したように、本実施形態によれば、狭額縁化が可能なセンサ付き表示装置を提供することができる。 As described above, according to this embodiment, it is possible to provide a sensor-equipped display device capable of narrowing the frame.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 In addition, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

ＤＳＰ…表示装置ＰＮＬ…表示パネルＳＳ…センサ
ＳＵＢ１…第１基板Ａ１…第１領域Ａ２…第２領域
ＳＵＢ２…第２基板
１…ＩＣチップ２…駆動ＩＣチップ３…フレキシブル基板
Ｒｘ…検出電極Ｔｘ…センサ駆動電極
ＣＭ…接続部材７…フレキシブル配線基板８…導電ペースト９…ワイヤ
ＤＤ…ディスプレイドライバＤＣ…検出回路 DSP ... Display device PNL ... Display panel SS ... Sensor SUB1 ... First substrate A1 ... First region A2 ... Second region SUB2 ... Second substrate 1 ... IC chip 2 ... Drive IC chip 3 ... Flexible substrate Rx ... Detection electrode Tx ... Sensor drive electrode CM ... connecting member 7 ... flexible wiring board 8 ... conductive paste 9 ... wire DD ... display driver DC ... detection circuit

Claims

A first substrate having a first region and a second region adjacent to the first region;
A second substrate facing the second region,
In the first region, the first substrate is
A plurality of first terminals;
A plurality of second terminals;
A plurality of first wirings that electrically connect the first terminal and the second terminal;
Each of the plurality of first wirings is a display device in which at least a part thereof extends from the first terminal toward the second region.

2. The display device according to claim 1, wherein a part of each of the plurality of first wirings is located in a second region.

2. The display device according to claim 1, wherein each of the plurality of first wirings is located in the first region.

Furthermore, a first drive IC chip is provided,
The plurality of first terminals and the plurality of second terminals are arranged in a first direction which is a longitudinal direction of the first driving IC chip,
The display device according to claim 2, wherein the first drive IC chip is electrically connected to the plurality of second terminals.

Furthermore, a first drive IC chip is provided,
The plurality of first terminals are arranged in a first direction which is a longitudinal direction of the first driving IC chip,
The plurality of second terminals are arranged in a second direction intersecting the first direction,
The display device according to claim 3, wherein the first driving IC chip is connected to the plurality of second terminals.

In addition, equipped with a flexible substrate,
The first substrate further includes a plurality of third terminals and a plurality of fourth terminals arranged in the first direction in the first region,
The first driving IC chip is electrically connected to the plurality of third terminals,
The display device according to claim 4, wherein the flexible substrate is electrically connected to the plurality of fourth terminals.

Furthermore, a first drive IC chip and a flexible substrate are provided,
In the first region, a portion of the plurality of first wirings between the plurality of first terminals and the plurality of second terminals is positioned below the first driving IC chip,
The display device according to claim 2, wherein the flexible substrate is electrically connected to the plurality of second terminals.

Furthermore, a connection member is provided,
The second substrate further includes a plurality of fifth terminals,
The display device according to claim 1, wherein the connection member electrically connects the plurality of first terminals and the plurality of fifth terminals.

The second substrate further includes a plurality of detection electrodes and a plurality of lead wires,
The display device according to claim 8, wherein the plurality of lead wires electrically connect the plurality of detection electrodes and the plurality of fifth terminals.

Furthermore, a connection member and a flexible substrate are provided,
The second substrate further includes a plurality of fifth terminals,
The connection member electrically connects the plurality of first terminals and the plurality of fifth terminals,
The display device according to claim 1, wherein the connection member and the flexible substrate are unified.

The first substrate extends in a second direction intersecting the first direction and a plurality of pixels arranged in a matrix, a plurality of scanning lines extending in the first direction in the second region. The display device according to claim 1, comprising a plurality of signal lines and a plurality of sensor drive electrodes.