JP2019184816A5 - - Google Patents

Download PDF

Info

Publication number
JP2019184816A5
JP2019184816A5 JP2018075406A JP2018075406A JP2019184816A5 JP 2019184816 A5 JP2019184816 A5 JP 2019184816A5 JP 2018075406 A JP2018075406 A JP 2018075406A JP 2018075406 A JP2018075406 A JP 2018075406A JP 2019184816 A5 JP2019184816 A5 JP 2019184816A5
Authority
JP
Japan
Prior art keywords
sub
pixel
color
spacer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018075406A
Other languages
Japanese (ja)
Other versions
JP2019184816A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2018075406A priority Critical patent/JP2019184816A/en
Priority claimed from JP2018075406A external-priority patent/JP2019184816A/en
Priority to PCT/JP2019/007948 priority patent/WO2019198375A1/en
Publication of JP2019184816A publication Critical patent/JP2019184816A/en
Publication of JP2019184816A5 publication Critical patent/JP2019184816A5/ja
Pending legal-status Critical Current

Links

Description

一実施形態に係る表示装置は、互いに対向する第1基板および第2基板と、前記第1基板と前記第2基板の間隔を保つ複数のスペーサと、第1方向に延びる複数の映像信号線と、前記第1方向と交差する第2方向に延び第1走査信号線を含む複数の走査信号線と、遮光層によって規定される第1ないし第3副画素と、前記第1ないし第3副画素をそれぞれ制御する第1ないし第3トランジスタと、を備えている。前記第1副画素と前記第2副画素は、前記第2方向において隣り合う。前記第2副画素と前記第3副画素は、前記第2方向において隣り合う。前記第1副画素の前記第2方向における幅は、前記第2副画素の前記第2方向における幅よりも小さい。前記第1ないし第3トランジスタは、前記第1走査信号線によって駆動される。前記第1方向は、一方向である第1A方向と、他方向である第1B方向とを有する。前記第1トランジスタのドレイン電極の位置、および、前記第2トランジスタのドレイン電極の位置は、いずれも前記第1走査信号線よりも前記第1B方向側にある。前記第3トランジスタのドレイン電極の位置は、前記第1走査信号線よりも前記第1A方向側にある。前記遮光層は、前記第1走査信号線と重畳する第1部分を有する。前記複数のスペーサは、前記第1副画素および前記第2副画素の境界と、前記第1部分とに重畳する第1スペーサを含む。前記第2副画素および前記第3副画素の境界と、前記第1部分とが重畳する位置には前記スペーサが配置されていない。 The display device according to the embodiment includes a first substrate and a second substrate facing each other, a plurality of spacers for maintaining a distance between the first substrate and the second substrate, and a plurality of video signal lines extending in the first direction. , A plurality of scanning signal lines extending in a second direction intersecting the first direction, including a first scanning signal line, first to third sub-pixels defined by a light-shielding layer, and the first to third sub-pixels. First to third transistors for controlling each of the above are provided. The first sub-pixel and the second sub-pixel are adjacent to each other in the second direction. The second sub-pixel and the third sub-pixel are adjacent to each other in the second direction. The width of the first sub-pixel in the second direction is smaller than the width of the second sub-pixel in the second direction. The first to third transistors are driven by the first scanning signal line. The first direction has a first direction A, which is one direction, and a first B direction, which is the other direction. The position of the drain electrode of the first transistor and the position of the drain electrode of the second transistor are both on the side in the first B direction with respect to the first scanning signal line. The position of the drain electrode of the third transistor is on the side in the first A direction with respect to the first scanning signal line. The light-shielding layer has a first portion that overlaps with the first scanning signal line. The plurality of spacers include a first spacer that overlaps the boundary between the first sub-pixel and the second sub-pixel and the first portion. The spacer is not arranged at a position where the boundary between the second sub-pixel and the third sub-pixel and the first portion overlap.

Claims (8)

互いに対向する第1基板および第2基板と、
前記第1基板と前記第2基板の間隔を保つ複数のスペーサと、
第1方向に延びる複数の映像信号線と、
前記第1方向と交差する第2方向に延び、第1走査信号線を含む複数の走査信号線と、
遮光層によって規定される第1副画素、第2副画素および第3副画素と、
前記第1副画素、前記第2副画素および前記第3副画素をそれぞれ制御する第1トランジスタ、第2トランジスタおよび第3トランジスタと、を備え、
前記第1副画素と前記第2副画素は、前記第2方向において隣り合い、
前記第2副画素と前記第3副画素は、前記第2方向において隣り合い、
前記第1副画素の前記第2方向における幅は、前記第2副画素の前記第2方向における幅よりも小さく、
前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタは、前記第1走査信号線によって駆動され、
前記第1方向は、一方向である第1A方向と、他方向である第1B方向とを有し、
前記第1トランジスタのドレイン電極の位置、および、前記第2トランジスタのドレイン電極の位置は、いずれも前記第1走査信号線よりも前記第1B方向側にあり、
前記第3トランジスタのドレイン電極の位置は、前記第1走査信号線よりも前記第1A方向側にあり、
前記遮光層は、前記第1走査信号線と重畳する第1部分を有し、
前記複数のスペーサは、前記第1副画素および前記第2副画素の境界と、前記第1部分とに重畳する第1スペーサを含み、
前記第2副画素および前記第3副画素の境界と、前記第1部分とが重畳する位置には前記スペーサが配置されていない、
表示装置。
The first and second substrates facing each other,
A plurality of spacers that maintain a distance between the first substrate and the second substrate,
Multiple video signal lines extending in the first direction,
A plurality of scanning signal lines extending in the second direction intersecting the first direction and including the first scanning signal line,
The first sub-pixel, the second sub-pixel, and the third sub-pixel defined by the light-shielding layer,
A first transistor, a second transistor, and a third transistor that control the first sub-pixel, the second sub-pixel, and the third sub-pixel, respectively, are provided.
The first sub-pixel and the second sub-pixel are adjacent to each other in the second direction.
The second sub-pixel and the third sub-pixel are adjacent to each other in the second direction.
The width of the first sub-pixel in the second direction is smaller than the width of the second sub-pixel in the second direction.
The first transistor, the second transistor, and the third transistor are driven by the first scanning signal line.
The first direction has a first direction A, which is one direction, and a first B direction, which is the other direction.
The position of the drain electrode of the first transistor and the position of the drain electrode of the second transistor are both on the side in the first B direction with respect to the first scanning signal line.
The position of the drain electrode of the third transistor is on the side in the first A direction with respect to the first scanning signal line.
The light-shielding layer has a first portion that overlaps with the first scanning signal line.
The plurality of spacers include a first spacer that overlaps the boundary between the first sub-pixel and the second sub-pixel and the first portion.
The spacer is not arranged at a position where the boundary between the second sub-pixel and the third sub-pixel and the first portion overlap.
Display device.
平面視において、前記遮光層によって規定される第4副画素をさらに備え、
前記第4副画素は、前記第2方向において前記第1副画素と隣り合っており、
前記複数のスペーサは、前記第1副画素および前記第4副画素の境界と、前記第1部分とに重畳する第2スペーサをさらに含む、
請求項1に記載の表示装置。
In plan view, a fourth sub-pixel defined by the light-shielding layer is further provided.
The fourth sub-pixel is adjacent to the first sub-pixel in the second direction.
The plurality of spacers further include a second spacer that overlaps the boundary between the first sub-pixel and the fourth sub-pixel and the first portion.
The display device according to claim 1.
前記複数のスペーサは、前記第2スペーサの次に前記第1スペーサに近い第3スペーサをさらに含み、
前記第1スペーサと前記第3スペーサの間の距離は、前記第1スペーサと前記第2スペーサの間の距離の3倍以上である、
請求項2に記載の表示装置。
The plurality of spacers further include a third spacer close to the first spacer next to the second spacer.
The distance between the first spacer and the third spacer is three times or more the distance between the first spacer and the second spacer.
The display device according to claim 2.
前記第3副画素の前記第1方向における幅は、前記第1副画素または前記第2副画素の前記第1方向における幅よりも大きい、
請求項1ないしのうちいずれか1項に記載の表示装置。
The width of the third sub-pixel in the first direction is larger than the width of the first sub-pixel or the second sub-pixel in the first direction.
The display device according to any one of claims 1 to 3.
前記第1副画素の色は、白色である、
請求項1ないしのうちいずれか1項に記載の表示装置。
The color of the first sub-pixel is white.
The display device according to any one of claims 1 to 4.
前記第1副画素の前記第2方向における幅は、7μm以上かつ22μm以下である、
請求項1ないしのうちいずれか1項に記載の表示装置。
The width of the first sub-pixel in the second direction is 7 μm or more and 22 μm or less.
The display device according to any one of claims 1 to 5.
平面視において、前記遮光層によって規定される第4副画素をさらに備え、
前記第4副画素は、前記第2方向において前記第1副画素と隣り合い、
前記第1副画素および前記第3副画素の一方の色は白色であり、他方の色は緑色であり、
前記第2副画素および前記第4副画素の一方の色は赤色であり、他方の色は青色である、
請求項1ないしのうちいずれか1項に記載の表示装置。
In plan view, a fourth sub-pixel defined by the light-shielding layer is further provided.
The fourth sub-pixel is adjacent to the first sub-pixel in the second direction.
One color of the first sub-pixel and the third sub-pixel is white, and the other color is green.
One color of the second sub-pixel and the fourth sub-pixel is red, and the other color is blue.
The display device according to any one of claims 1 to 6.
平面視において、前記遮光層によって規定される第5副画素、第6副画素、第7副画素および第8副画素をさらに備え、
前記第5副画素は、前記第1方向において前記第1副画素と隣り合い、
前記第6副画素は、前記第1方向において前記第2副画素と隣り合い、
前記第7副画素は、前記第1方向において前記第3副画素と隣り合い、
前記第8副画素は、前記第1方向において前記第4副画素と隣り合い、
前記第1副画素および前記第5副画素の一方の色は白色であり、他方の色は緑色であり、
前記第2副画素および前記第6副画素の一方の色は赤色であり、他方の色は青色であり、
前記第3副画素および前記第7副画素の一方の色は白色であり、他方の色は緑色であり、
前記第4副画素および前記第8副画素の一方の色は赤色であり、他方の色は青色である、
請求項に記載の表示装置。
In a plan view, the fifth sub-pixel, the sixth sub-pixel, the seventh sub-pixel, and the eighth sub-pixel defined by the light-shielding layer are further provided.
The fifth sub-pixel is adjacent to the first sub-pixel in the first direction.
The sixth sub-pixel is adjacent to the second sub-pixel in the first direction.
The seventh sub-pixel is adjacent to the third sub-pixel in the first direction.
The eighth sub-pixel is adjacent to the fourth sub-pixel in the first direction.
One color of the first sub-pixel and the fifth sub-pixel is white, and the other color is green.
One color of the second sub-pixel and the sixth sub-pixel is red, and the other color is blue.
One color of the third sub-pixel and the seventh sub-pixel is white, and the other color is green.
One color of the fourth sub-pixel and the eighth sub-pixel is red, and the other color is blue.
The display device according to claim 7.
JP2018075406A 2018-04-10 2018-04-10 Display device Pending JP2019184816A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018075406A JP2019184816A (en) 2018-04-10 2018-04-10 Display device
PCT/JP2019/007948 WO2019198375A1 (en) 2018-04-10 2019-02-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018075406A JP2019184816A (en) 2018-04-10 2018-04-10 Display device

Publications (2)

Publication Number Publication Date
JP2019184816A JP2019184816A (en) 2019-10-24
JP2019184816A5 true JP2019184816A5 (en) 2021-04-22

Family

ID=68164185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018075406A Pending JP2019184816A (en) 2018-04-10 2018-04-10 Display device

Country Status (2)

Country Link
JP (1) JP2019184816A (en)
WO (1) WO2019198375A1 (en)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324363C (en) * 2002-05-04 2007-07-04 三星电子株式会社 LCD device and filtering color picec array board
US20120001839A1 (en) * 2009-03-05 2012-01-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
JP6318676B2 (en) * 2014-02-14 2018-05-09 セイコーエプソン株式会社 Organic light emitting device manufacturing method, organic light emitting device, and electronic apparatus
TWI545747B (en) * 2014-04-23 2016-08-11 業鑫科技顧問股份有限公司 Oled panel
JP2016122175A (en) * 2014-12-25 2016-07-07 株式会社ジャパンディスプレイ Liquid crystal display device
KR102243947B1 (en) * 2014-12-26 2021-04-23 엘지디스플레이 주식회사 Liquid Crystal Display Device
JP2017037179A (en) * 2015-08-10 2017-02-16 株式会社ジャパンディスプレイ Display and driving method thereof
JP2017097281A (en) * 2015-11-27 2017-06-01 株式会社ジャパンディスプレイ Liquid crystal display device
JP2017122770A (en) * 2016-01-05 2017-07-13 株式会社ジャパンディスプレイ Liquid crystal display
JP2018013584A (en) * 2016-07-20 2018-01-25 株式会社ジャパンディスプレイ Display
CN106373492A (en) * 2016-08-26 2017-02-01 深圳市华星光电技术有限公司 Pixel unit and pixel multiplex structure
JP6367395B2 (en) * 2017-02-14 2018-08-01 株式会社ジャパンディスプレイ Liquid crystal display

Similar Documents

Publication Publication Date Title
US10319275B2 (en) Display panel and display device
JP6958986B2 (en) Display panel structure
EP3382683B1 (en) Display
US10013938B2 (en) Display panel and display device, and fabrication method thereof
US20170131608A1 (en) Array substrate and display panel
TWI509334B (en) Display panel structure
JP2017054112A5 (en) Display device
JP6245957B2 (en) Display element
JP2019207432A5 (en)
JP2014186258A5 (en)
KR102007905B1 (en) Display panel and liquid crystal display including the same
JP2014186257A5 (en)
WO2018014507A1 (en) Pixel unit and display device
US9831276B2 (en) Display panel
CN105301847B (en) Display device and its manufacturing method
CN104375313A (en) Liquid crystal display panel and manufacturing method thereof
US9122324B2 (en) Thin film transistor display panel and manufacturing method thereof
TWI653614B (en) Display panel
JP2015045784A5 (en)
JP2012093665A5 (en)
JP2008003185A5 (en)
JP2017067830A5 (en)
EP3598216B1 (en) Curved display panel
WO2017063240A1 (en) Ltps array substrate, and liquid crystal display panel
CN205809499U (en) A kind of array base palte, display floater and display device