JP2019184816A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2019184816A JP2019184816A JP2018075406A JP2018075406A JP2019184816A JP 2019184816 A JP2019184816 A JP 2019184816A JP 2018075406 A JP2018075406 A JP 2018075406A JP 2018075406 A JP2018075406 A JP 2018075406A JP 2019184816 A JP2019184816 A JP 2019184816A
- Authority
- JP
- Japan
- Prior art keywords
- subpixel
- spacer
- spacers
- signal line
- scanning signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
Abstract
Description
本発明の実施形態は、表示装置に関する。 Embodiments described herein relate generally to a display device.
表示装置の一例として、第1基板と、第2基板と、これら基板の間に配置された液晶層とを備える液晶表示装置が知られている。液晶表示装置は、異なる色の複数の副画素を含む画素を有している。隣り合う副画素の境界は、遮光層(ブラックマトリクス)によって遮光されている。 As an example of a display device, a liquid crystal display device including a first substrate, a second substrate, and a liquid crystal layer disposed between the substrates is known. The liquid crystal display device has pixels including a plurality of sub-pixels of different colors. The boundary between adjacent subpixels is shielded from light by a light shielding layer (black matrix).
第1基板と第2基板の間には、セルギャップを保つためのスペーサが配置される。スペーサの近傍の領域においては、液晶分子の配向が乱れ得る。そのため、この領域は、上述の遮光層の幅を広げた拡張部分により遮光される。 A spacer for maintaining a cell gap is disposed between the first substrate and the second substrate. In the region in the vicinity of the spacer, the alignment of the liquid crystal molecules can be disturbed. For this reason, this region is shielded from light by the extended portion in which the width of the light shielding layer is increased.
遮光層の拡張部分が大きいほど、周囲の副画素の開口率が低下する。さらに、特定の色の副画素にのみ拡張部分が重畳する場合には、副画素の開口率差に起因したスジが画像に生じ得る。これらのことから、表示品位を向上させるために、効率的なスペーサの配置が望まれている。 The larger the extended portion of the light shielding layer, the lower the aperture ratio of the surrounding subpixels. Further, when the extended portion is superimposed only on the sub-pixels of a specific color, streaks due to the difference in aperture ratio between the sub-pixels may occur in the image. For these reasons, in order to improve display quality, an efficient spacer arrangement is desired.
また、近年では、画素の色度を調整するために、各色の副画素の形状を互いに異ならせることがある。この場合、隣り合う副画素の端部が特定の方向にずれるため、遮光層も当該方向にずらして配置される。このような画素レイアウトにおいては、開口率低下を抑制するために、スペーサの配置態様にさらなる工夫が必要である。 In recent years, in order to adjust the chromaticity of a pixel, the shape of the sub-pixel of each color may be different from each other. In this case, since the end portions of adjacent subpixels are shifted in a specific direction, the light shielding layer is also shifted and disposed in the direction. In such a pixel layout, in order to suppress a decrease in the aperture ratio, further ingenuity is required for the arrangement mode of the spacers.
本開示は、スペーサ近傍を遮光することに伴う開口率の低下を抑制可能な表示装置を提供することを目的の一つとする。 An object of the present disclosure is to provide a display device capable of suppressing a decrease in aperture ratio due to light shielding in the vicinity of a spacer.
一実施形態に係る表示装置は、互いに対向する第1基板および第2基板と、前記第1基板と前記第2基板の間隔を保つ複数のスペーサと、第1方向に延びる複数の映像信号線と、前記第1方向と交差する第2方向に延び第1走査信号線を含む複数の走査信号線と、遮光層によって規定される第1ないし第3副画素と、前記第1ないし第3副画素をそれぞれ制御する第1ないし第3トランジスタと、を備えている。前記第1副画素と前記第2副画素は、前記第2方向において隣り合う。前記第2副画素と前記第3副画素は、前記第2方向において隣り合う。前記第1ないし第3トランジスタは、前記第1走査信号線によって駆動される。前記第1方向は、一方向である第1A方向と、他方向である第1B方向とを有する。前記第1トランジスタのドレイン電極の位置、および、前記第2トランジスタのドレイン電極の位置は、いずれも前記第1走査信号線よりも前記第1B方向側にある。前記第3トランジスタのドレイン電極の位置は、前記第1走査信号線よりも前記第1A方向側にある。前記遮光層は、前記第1走査信号線と重畳する第1部分を有する。前記複数のスペーサは、前記第1副画素および前記第2副画素の境界と、前記第1部分とに重畳する第1スペーサを含む。前記第2副画素および前記第3副画素の境界と、前記第1部分とが重畳する位置には前記スペーサが配置されていない。 A display device according to an embodiment includes a first substrate and a second substrate facing each other, a plurality of spacers that maintain a distance between the first substrate and the second substrate, and a plurality of video signal lines extending in a first direction. A plurality of scanning signal lines including a first scanning signal line extending in a second direction intersecting the first direction, first to third subpixels defined by a light shielding layer, and the first to third subpixels. First to third transistors for respectively controlling the above. The first subpixel and the second subpixel are adjacent to each other in the second direction. The second subpixel and the third subpixel are adjacent to each other in the second direction. The first to third transistors are driven by the first scanning signal line. The first direction has a first A direction that is one direction and a first B direction that is the other direction. The position of the drain electrode of the first transistor and the position of the drain electrode of the second transistor are both on the first B direction side with respect to the first scanning signal line. The position of the drain electrode of the third transistor is on the first A direction side with respect to the first scanning signal line. The light shielding layer has a first portion overlapping the first scanning signal line. The plurality of spacers include a first spacer that overlaps a boundary between the first subpixel and the second subpixel and the first portion. The spacer is not disposed at a position where the boundary between the second subpixel and the third subpixel overlaps the first portion.
一実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
An embodiment will be described with reference to the drawings.
It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, the drawings may be schematically represented in comparison with actual modes in order to clarify the description, but are merely examples, and do not limit the interpretation of the present invention. In each drawing, the reference numerals may be omitted for the same or similar elements arranged in succession. In addition, in the present specification and each drawing, components that perform the same or similar functions as those described above with reference to the previous drawings are denoted by the same reference numerals, and redundant detailed description may be omitted.
本明細書において「αはA,B又はCを含む」、「αはA,B及びCのいずれかを含む」、「αはA,B及びCからなる群から選択される一つを含む」といった表現は、特に明示がない限り、αがA〜Cの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。 In the present specification, “α includes A, B or C”, “α includes any of A, B and C”, “α includes one selected from the group consisting of A, B and C” The expression “” does not exclude the case where α includes a plurality of combinations of A to C unless otherwise specified. Furthermore, these expressions do not exclude the case where α includes other elements.
本明細書における「第1α、第2α、第3α」という表現の「第1、第2、第3」は、要素を説明のために用いる便宜的な数字に過ぎない。つまり、特に明示が無い限り、「Aが第3αを備える」という表現は、第3αの他の第1α及び第2αを、Aが備えていない場合も含む。 In the present specification, “first, second, third” in the expression “first α, second α, third α” is merely a convenient number used for explaining the element. That is, unless otherwise specified, the expression “A includes the third α” includes a case where A does not include the other first α and second α of the third α.
各実施形態においては、表示装置の一例として液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、有機エレクトロルミネッセンス(EL)表示素子を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical System)を応用した表示装置、エレクトロクロミズムを応用した表示装置等が想定される。 In each embodiment, a liquid crystal display device is disclosed as an example of a display device. However, each embodiment does not preclude the application of the individual technical ideas disclosed in each embodiment to other types of display devices. As other types of display devices, for example, a self-luminous display device having an organic electroluminescence (EL) display element, an electronic paper type display device having an electrophoretic element, or the like, a MEMS (Micro Electro Mechanical System) is applied. A display device, a display device using electrochromism, and the like are assumed.
[第1実施形態]
図1は、第1実施形態に係る液晶表示装置DSP(以下、単に表示装置DSPと呼ぶ)の概略的な構成を示す図である。表示装置DSPは、表示パネルPNLと、フレキシブル回路基板FPCと、コントローラCTと、バックライトBLとを備えている。表示パネルPNLは、第1基板SUB1と、第2基板SUB2と、これら基板SUB1,SUB2の間に配置された液晶層LCとを備えている。
[First Embodiment]
FIG. 1 is a diagram illustrating a schematic configuration of a liquid crystal display device DSP (hereinafter simply referred to as a display device DSP) according to the first embodiment. The display device DSP includes a display panel PNL, a flexible circuit board FPC, a controller CT, and a backlight BL. The display panel PNL includes a first substrate SUB1, a second substrate SUB2, and a liquid crystal layer LC disposed between the substrates SUB1 and SUB2.
表示パネルPNLは、複数の副画素SPを含む表示領域DAと、表示領域DAの周辺の周辺領域PAとを有している。周辺領域PAには端子Tが設けられており、この端子Tにフレキシブル回路基板FPCが接続されている。図示した例では、コントローラCTがフレキシブル回路基板FPCに設けられている。コントローラCTは、例えば第1基板SUB1など他の部材に設けられてもよい。バックライトBLは、表示パネルPNLの背面に対向しており、表示に用いる光を供給する。 The display panel PNL includes a display area DA including a plurality of subpixels SP and a peripheral area PA around the display area DA. A terminal T is provided in the peripheral area PA, and a flexible circuit board FPC is connected to the terminal T. In the illustrated example, the controller CT is provided on the flexible circuit board FPC. The controller CT may be provided on another member such as the first substrate SUB1. The backlight BL is opposed to the back surface of the display panel PNL and supplies light used for display.
第1基板SUB1は、複数の映像信号線Sと、複数の走査信号線Gと、各映像信号線Sが接続されたソースドライバSDと、各走査信号線Gが接続されたゲートドライバGDとを備えている。複数の映像信号線Sは、第1方向D1に延びるとともに第2方向D2に並んでいる。複数の走査信号線Gは、第2方向D2に延びるとともに第1方向D1に並んでいる。ソースドライバSDは、各映像信号線Sに映像信号を供給する。ゲートドライバGDは、各走査信号線Gに走査信号を供給する。 The first substrate SUB1 includes a plurality of video signal lines S, a plurality of scanning signal lines G, a source driver SD to which each video signal line S is connected, and a gate driver GD to which each scanning signal line G is connected. I have. The plurality of video signal lines S extend in the first direction D1 and are arranged in the second direction D2. The plurality of scanning signal lines G extend in the second direction D2 and are arranged in the first direction D1. The source driver SD supplies a video signal to each video signal line S. The gate driver GD supplies a scanning signal to each scanning signal line G.
第1基板SUB1は、各副画素SPに配置された画素電極PEおよびトランジスタTRを備えている。さらに、第1基板SUB1は、複数の副画素SPにわたって延在する共通電極CEを備えている。 The first substrate SUB1 includes a pixel electrode PE and a transistor TR disposed in each subpixel SP. Further, the first substrate SUB1 includes a common electrode CE extending over the plurality of subpixels SP.
図2は、表示領域DAにおける表示パネルPNLの概略的な断面図である。第1基板SUB1は、第1基材10と、絶縁層11〜14と、第1配向膜15とを備えている。トランジスタTRは、半導体層SCと、中継電極REとを備えている。
FIG. 2 is a schematic cross-sectional view of the display panel PNL in the display area DA. The first substrate SUB1 includes a
半導体層SCは、第1基材10の上面に形成されている。絶縁層11は、半導体層SCおよび第1基材10の上面を覆っている。走査信号線Gは、絶縁層11の上に形成されている。絶縁層12は、走査信号線Gおよび絶縁層11を覆っている。映像信号線Sおよび中継電極REは、絶縁層12の上に形成されている。絶縁層13は、映像信号線S、中継電極REおよび絶縁層12を覆っている。共通電極CEは、絶縁層13の上に形成されている。絶縁層14は、共通電極CEを覆っている。画素電極PEは、絶縁層14の上に形成され、スリットSLを有している。第1配向膜15は、画素電極PEおよび絶縁層14を覆っている。
The semiconductor layer SC is formed on the upper surface of the
第2基板SUB2は、第2基材20と、遮光層21(ブラックマトリクス)と、カラーフィルタ層22と、オーバーコート層23と、第2配向膜24とを備えている。遮光層21は、第2基材20の下面に形成され、走査信号線G、映像信号線Sおよび中継電極REと対向している。カラーフィルタ層22は、遮光層21および第2基材20の下面を覆っている。オーバーコート層23は、カラーフィルタ層22を覆っている。第2配向膜24は、オーバーコート層23を覆っている。
The second substrate SUB2 includes a
図1に示した副画素SPは、例えば遮光層21によって規定される領域である。副画素SPは、隣り合う2本の映像信号線Sと、隣り合う2本の走査信号線Gとで規定される領域ということもできる。また、副画素SPは、画素電極PEが配置される領域ということもできる。
The subpixel SP shown in FIG. 1 is an area defined by the
液晶層LCは、配向膜15,24の間に配置されている。第1基材10の下面には第1偏光板PL1が配置され、第2基材20の上面には第2偏光板PL2が配置されている。表示パネルPNLの構造は図2の例に限られず、種々の構成を適用できる。
The liquid crystal layer LC is disposed between the
図3は、表示領域DAにおける表示パネルPNLの他の概略的な断面図である。表示パネルPNLは、メインスペーサ31と、サブスペーサ32とをさらに備えている。これらスペーサ31,32は、いずれも第1基板SUB1と第2基板SUB2の間に配置され、これら基板の間隔(セルギャップ)を保つ。
FIG. 3 is another schematic cross-sectional view of the display panel PNL in the display area DA. The display panel PNL further includes a
図示した例では、スペーサ31,32がいずれも第2基板SUB2から延出しているが、第1基板SUB1から延出してもよい。メインスペーサ31の先端は、第1基板SUB1に接触している。一方、サブスペーサ32の先端は、第1基板SUB1に接触していない。サブスペーサ32は、外力により第1基板SUB1と第2基板SUB2の間のセルギャップが狭まった際に、第1基板SUB1に接触する。
In the illustrated example, the
図4は、本実施形態における画素レイアウトの一例を示す図である。上述の表示領域DAは、画素PX1〜PX4を含む。画素PX1は、赤色の副画素SPr1と、緑色の副画素SPg1とを含む。画素PX2は、青色の副画素SPb1と、白色の副画素SPw1とを含む。画素PX3は、青色の副画素SPb2と、白色の副画素SPw2とを含む。画素PX4は、赤色の副画素SPr2と、緑色の副画素SPg2とを含む。 FIG. 4 is a diagram illustrating an example of a pixel layout in the present embodiment. The display area DA includes the pixels PX1 to PX4. The pixel PX1 includes a red subpixel SPr1 and a green subpixel SPg1. The pixel PX2 includes a blue subpixel SPb1 and a white subpixel SPw1. The pixel PX3 includes a blue subpixel SPb2 and a white subpixel SPw2. The pixel PX4 includes a red subpixel SPr2 and a green subpixel SPg2.
副画素SPr1と副画素SPb1、副画素SPg1と副画素SPw1、副画素SPb2と副画素SPr2、副画素SPw2と副画素SPg2は、それぞれ第1方向D1に並ぶ。副画素SPr1,SPg1,SPb2,SPw2は、この順で第2方向D2に並ぶ。副画素SPb1,SPw1,SPr2,SPg2は、この順で第2方向D2に並ぶ。 The subpixel SPr1 and the subpixel SPb1, the subpixel SPg1 and the subpixel SPw1, the subpixel SPb2 and the subpixel SPr2, and the subpixel SPw2 and the subpixel SPg2 are arranged in the first direction D1, respectively. The subpixels SPr1, SPg1, SPb2, and SPw2 are arranged in this order in the second direction D2. The subpixels SPb1, SPw1, SPr2, and SPg2 are arranged in this order in the second direction D2.
表示領域DAの全体においては、画素PX1〜PX4にて構成される画素ユニットが、第1方向D1および第2方向D2にマトリクス状に配列されている。このような画素レイアウトにおいては、例えばサブピクセルレンダリング(SPR)により、2色の副画素SPしか含まない各画素PX1〜PX4をそれぞれフルカラー表示の1画素として利用し、高解像度の画像を表示することができる。 In the entire display area DA, pixel units composed of the pixels PX1 to PX4 are arranged in a matrix in the first direction D1 and the second direction D2. In such a pixel layout, for example, each pixel PX1 to PX4 including only the subpixels SP of two colors is used as one pixel for full color display by subpixel rendering (SPR) to display a high resolution image. Can do.
副画素SPr1,SPb1,SPr2,SPb2の第1方向D1における幅は、W11である。副画素SPg1,SPg2の第1方向D1における幅は、W11よりも大きいW12である(W12>W11)。副画素SPw1,SPw2の第1方向D1における幅は、W11よりも小さいW13である(W13<W11)。副画素SPr1,SPb1,SPr2,SPb2の第2方向D2における幅は、W21である。副画素SPg1,SPw1,SPg2,SPw2の第2方向D2における幅は、W21よりも小さいW22である(W22<W21)。 The width of the subpixels SPr1, SPb1, SPr2, SPb2 in the first direction D1 is W11. The widths of the subpixels SPg1 and SPg2 in the first direction D1 are W12 larger than W11 (W12> W11). The width of the subpixels SPw1 and SPw2 in the first direction D1 is W13 smaller than W11 (W13 <W11). The width of the subpixels SPr1, SPb1, SPr2, and SPb2 in the second direction D2 is W21. The width in the second direction D2 of the subpixels SPg1, SPw1, SPg2, SPw2 is W22 smaller than W21 (W22 <W21).
ここで、図4に示したように、第1方向D1の一方向を第1A方向D1aと定義し、第1方向D1の他方向を第1B方向D1bと定義する。副画素SPr1,SPg1,SPb2の第1B方向D1b側の境界は、第2方向D2に直線状に連なっている。副画素SPb2,SPw2の第1A方向D1aにおける境界は、第2方向D2に直線状に連なっている。副画素SPb1,SPw1,SPr2の第1A方向D1aにおける境界は、第2方向D2に直線状に連なっている。 Here, as shown in FIG. 4, one direction of the first direction D1 is defined as a first A direction D1a, and the other direction of the first direction D1 is defined as a first B direction D1b. The boundaries on the first B direction D1b side of the subpixels SPr1, SPg1, and SPb2 are linearly connected in the second direction D2. The boundaries of the sub-pixels SPb2 and SPw2 in the first A direction D1a are linearly connected in the second direction D2. The boundaries of the subpixels SPb1, SPw1, and SPr2 in the first A direction D1a are linearly connected in the second direction D2.
副画素SPg1は、副画素SPr1,SPb2よりも第1A方向D1a側に突出した突出部分PT1を有している。これにより、副画素SPg1の第1A方向D1a側の境界は、副画素SPr1,SPb2の第1A方向D1a側の境界と直線状に連ならない。同様に、副画素SPg2は、副画素SPr2よりも第1A方向D1a側に突出した突出部分PT2を有している。これにより、副画素SPg2の第1A方向D1a側の境界は、副画素SPr2の第1A方向D1a側の境界と直線状に連ならない。 The subpixel SPg1 has a protruding portion PT1 that protrudes further toward the first A direction D1a than the subpixels SPr1 and SPb2. Accordingly, the boundary on the first A direction D1a side of the subpixel SPg1 is not linearly connected to the boundary on the first A direction D1a side of the subpixels SPr1 and SPb2. Similarly, the sub-pixel SPg2 has a protruding portion PT2 that protrudes further toward the first A direction D1a than the sub-pixel SPr2. Accordingly, the boundary on the first A direction D1a side of the subpixel SPg2 is not linearly connected to the boundary on the first A direction D1a side of the subpixel SPr2.
本実施形態においては、副画素SPの第1方向D1に延びる境界と、第2方向D2に延びる境界との交点であって、かつ第2方向D2に延びる境界が直線状である位置に、上述のスペーサ31,32を配置する。例えば、破線円で示した位置CPがスペーサ31,32の配置位置となり得る。副画素SPg1,SPg2の第1A方向D1a側の端部近傍のように、第2方向D2に延びる境界が非直線状である位置にはスペーサ31,32を配置しない。
In the present embodiment, at the intersection of the boundary extending in the first direction D1 of the sub-pixel SP and the boundary extending in the second direction D2, and at the position where the boundary extending in the second direction D2 is linear. The
図5は、スペーサ31,32の配置例を示す平面図である。この図においては、図4に示したレイアウトの画素ユニットが第1方向D1および第2方向D2に複数並んでいる。大サイズの黒丸がメインスペーサ31を表し、小サイズの黒丸がサブスペーサ32を表す。
FIG. 5 is a plan view showing an arrangement example of the
図5の例においては、図4に示した位置CPの全てにスペーサ31,32のいずれか一方が配置されている。すなわち、スペーサ31,32は、白色の副画素SPw1,SPw2の第1A方向D1a側の2つの角部に配置されている。他の観点からいえば、スペーサ31,32は、緑色の副画素SPg1,SPg2の第1B方向D1b側の2つの角部に配置されている。この場合、図示したいずれの副画素SPにおいても、それらの4つの角部のうちの2つにスペーサ31,32の一方が配置される。
In the example of FIG. 5, either one of the
メインスペーサ31は、サブスペーサ30よりも低い密度で配置されている。一例として、表示領域DAにおけるメインスペーサ31の密度は、サブスペーサ32の密度の1/3以下である。
The
第2方向D2における幅が小さい副画素SPw1,SPw2の近接する2つの角部にそれぞれスペーサが配置されているため、2つのスペーサのセットが表示領域DAにおいて分散配置された状態となる。図5の例においては、複数のスペーサのセットのうちの3つがメインスペーサ31を含む。メインスペーサ31は、いずれのスペーサのセットにおいても、図中右側にある。このように、スペーサのセットにおけるメインスペーサ31の位置を統一することで、表示領域DAにおけるメインスペーサ31の間隔が一定になり、セルギャップを表示領域DAの各所で好適に保つことができる。
Since the spacers are respectively disposed at the two adjacent corners of the subpixels SPw1 and SPw2 having a small width in the second direction D2, a set of the two spacers is dispersedly arranged in the display area DA. In the example of FIG. 5, three of the plurality of spacer sets include the
図6および図7は、図4に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。図6においては映像信号線S、走査信号線G、画素電極PEおよびトランジスタTR(半導体層SC)を示し、図7においては映像信号線S、走査信号線G、遮光層21、メインスペーサ31およびサブスペーサ32を示している。
6 and 7 are plan views showing examples of specific structures that can be applied to the pixel layout shown in FIG. 6 shows the video signal line S, the scanning signal line G, the pixel electrode PE, and the transistor TR (semiconductor layer SC). In FIG. 7, the video signal line S, the scanning signal line G, the
図6に示すように、画素電極PEは、複数の枝部BRと、隣り合う枝部BRの間の複数のスリットSLとを有している。ここでは3本の枝部BRと2本のスリットSLを各画素電極PEが有しているが、この例に限られない。副画素SPg1の画素電極PEは、中央の走査信号線Gと重畳し、この走査信号線Gを超えて第1A方向D1aに延在している。このように画素電極PEが拡大した部分が、上述の突出部分PT1に相当する。同様に、副画素SPg2の画素電極PEは、下方の走査信号線Gと重畳し、この走査信号線Gを超えて第1A方向D1aに延在している。このように画素電極PEが拡大した部分が、上述の突出部分PT2に相当する。 As illustrated in FIG. 6, the pixel electrode PE includes a plurality of branch portions BR and a plurality of slits SL between adjacent branch portions BR. Here, each pixel electrode PE has three branch portions BR and two slits SL. However, the present invention is not limited to this example. The pixel electrode PE of the subpixel SPg1 overlaps with the scanning signal line G at the center and extends in the first A direction D1a beyond the scanning signal line G. The portion where the pixel electrode PE is enlarged in this way corresponds to the above-described protruding portion PT1. Similarly, the pixel electrode PE of the sub-pixel SPg2 overlaps with the lower scanning signal line G and extends in the first A direction D1a beyond the scanning signal line G. The portion where the pixel electrode PE is enlarged in this manner corresponds to the above-described protruding portion PT2.
半導体層SCは、接続位置P1において映像信号線Sに接続され、接続位置P2において画素電極PEに接続されている。接続位置P1は、トランジスタTRのソース電極に相当する。接続位置P2は、トランジスタTRのドレイン電極に相当する。接続位置P2においては図2に示した中継電極REが画素電極PEと半導体層SCの間に介在するが、図6においては中継電極REの図示を省略している。各副画素SPは、半導体層SCが接続された映像信号線Sおよび走査信号線Gによって制御される。 The semiconductor layer SC is connected to the video signal line S at the connection position P1, and is connected to the pixel electrode PE at the connection position P2. The connection position P1 corresponds to the source electrode of the transistor TR. The connection position P2 corresponds to the drain electrode of the transistor TR. At the connection position P2, the relay electrode RE shown in FIG. 2 is interposed between the pixel electrode PE and the semiconductor layer SC, but the relay electrode RE is not shown in FIG. Each subpixel SP is controlled by a video signal line S and a scanning signal line G to which the semiconductor layer SC is connected.
副画素SPr1,SPb1,SPw1,SPr2,SPb2,SPw2において、接続位置P1,P2は、これら副画素のトランジスタTRを制御する走査信号線Gよりも第1B方向D1b側にある。一方、副画素SPg1,SPg2において、接続位置P1,P2は、これら副画素のトランジスタTRを制御する走査信号線Gよりも第1A方向D1a側にある。 In the subpixels SPr1, SPb1, SPw1, SPr2, SPb2, and SPw2, the connection positions P1 and P2 are on the first B direction D1b side with respect to the scanning signal line G that controls the transistors TR of these subpixels. On the other hand, in the subpixels SPg1 and SPg2, the connection positions P1 and P2 are on the first A direction D1a side with respect to the scanning signal line G that controls the transistors TR of these subpixels.
半導体層SCは、接続位置P1,P2の間で走査信号線Gと2回交差している。ただし、半導体層SCは、走査信号線Gと1回のみ交差してもよい。この場合においては、トランジスタTRを制御する走査信号線Gの第1A方向D1a側に接続位置P1,P2の一方が配置され、第1B方向D1b側に他方が配置される。 The semiconductor layer SC intersects the scanning signal line G twice between the connection positions P1 and P2. However, the semiconductor layer SC may intersect the scanning signal line G only once. In this case, one of the connection positions P1 and P2 is arranged on the first A direction D1a side of the scanning signal line G for controlling the transistor TR, and the other is arranged on the first B direction D1b side.
図7の例において、遮光層21は、第1部分21aと、第2部分21bとを有している。第1部分21aは、走査信号線Gと重畳して第2方向D2に延びている。第2部分21bは、映像信号線Sと重畳して第1方向D1に延びている。図中の中央の走査信号線Gと重畳する第1部分21aは、副画素SPg1の近傍において第1A方向D1aにずれている。すなわち、第1部分21aは、副画素SPg1の近傍で2つの屈曲部21cを有している。図中の下方の走査信号線Gと重畳する第1部分21aも同様に、副画素SPg2の近傍で2つの屈曲部21cを有している。
In the example of FIG. 7, the
第1部分21aと第2部分21bとで囲われた領域には、開口Aが形成されている。すなわち、遮光層21は、副画素SPr1,SPg1,SPb1,SPw1,SPr2,SPg2,SPb2,SPw2において、それぞれ開口Ar1,Ag1,Ab1,Aw1,Ar2,Ag2,Ab2,Aw2を有している。
An opening A is formed in a region surrounded by the
例えば、開口Ar1,Ar2,Ab1,Ab2は同じサイズであり、開口Ag1,Ag2は同じサイズであり、開口Aw1,Aw2は同じサイズである。開口Ag1,Ag2の第1方向D1における幅は、開口Ar1,Ar2,Ab1,Ab2の第1方向D1における幅よりも大きい。開口Aw1,Aw2の第1方向D1における幅は、開口Ar1,Ar2,Ab1,Ab2の第1方向D1における幅よりも小さい。 For example, the openings Ar1, Ar2, Ab1, and Ab2 have the same size, the openings Ag1 and Ag2 have the same size, and the openings Aw1 and Aw2 have the same size. The widths of the openings Ag1, Ag2 in the first direction D1 are larger than the widths of the openings Ar1, Ar2, Ab1, Ab2 in the first direction D1. The widths of the openings Aw1, Aw2 in the first direction D1 are smaller than the widths of the openings Ar1, Ar2, Ab1, Ab2 in the first direction D1.
それぞれの開口Aは、副画素SPに対応する色のカラーフィルタ層22と重畳する。ただし、白色の副画素SPw1,SPw2にはカラーフィルタ層22が配置されなくてもよい。
Each opening A overlaps with the
スペーサ31,32は、図4に示した各位置CPに配置されている。図7の例おいては、副画素SPw2と副画素SPg2の間の2つのスペーサのうち右側がメインスペーサ31であり、他のスペーサがいずれもサブスペーサ32である。ただし、メインスペーサ31とサブスペーサ32の配置態様は、この例に限られない。
The
いずれのスペーサ31,32も、第2方向D2に隣り合う2つの副画素SPの境界と、第1部分21aとに重畳する。他の観点からいうと、スペーサ31,32は、映像信号線Sと走査信号線Gの交点と重畳する。
Both of the
遮光層21は、メインスペーサ31の近傍に設けられた拡張部分21dと、サブスペーサ32の近傍に設けられた拡張部分21eとを有している。拡張部分21d,21eは、第1部分21aの第1方向D1における幅(または第2部分21bの第2方向D2における幅)を拡げた部分である。拡張部分21dは、拡張部分21eよりも大きい。拡張部分21d,21eは、例えば図示したようにスペーサ31,32と同心円状であるが、他の形状であってもよい。
The
スペーサ31,32の近傍の領域においては、液晶分子の配向が乱れ得る。拡張部分21d,21eは、これらの領域を遮光し、配向の乱れに起因した表示品位の低下を抑制する。
In the region in the vicinity of the
ここで、副画素SPw1,SPr2の境界と重畳する図中下方のサブスペーサ32(第1スペーサ)と、副画素SPw1,SPb1の境界と重畳する図中下方のサブスペーサ32(第2スペーサ)と、副画素SPb2,SPw2の境界と重畳するサブスペーサ32(第3スペーサ)とに着目する。第2スペーサは、第1スペーサに最も近いスペーサである。第3スペーサは、第2スペーサの次に第1スペーサに近いスペーサである。第1スペーサと第2スペーサの中心間の距離は、L1である。第1スペーサと第3スペーサの中心間の距離は、L2である。 Here, a lower sub-spacer 32 (first spacer) in the drawing that overlaps with the boundary between the sub-pixels SPw1 and SPr2, and a lower sub-spacer 32 (second spacer) in the drawing that overlaps with the boundary between the sub-pixels SPw1 and SPb1. Attention is paid to the sub-spacer 32 (third spacer) overlapping the boundary between the sub-pixels SPb2 and SPw2. The second spacer is the spacer closest to the first spacer. The third spacer is a spacer next to the first spacer after the second spacer. The distance between the centers of the first spacer and the second spacer is L1. The distance between the centers of the first spacer and the third spacer is L2.
一例として、距離L2は、距離L1の3倍以上である(L2≧3×L1)。すなわち、第1スペーサと第2スペーサは、十分に近接して配置されている。この場合、表示パネルPNLに加わる外力が第1スペーサと第2スペーサに好適に分散されるので、これらスペーサのサイズを小さくすることが可能となる。スペーサのサイズが小さくなれば、拡張部分21eのサイズも小さくできるので、結果としてスペーサに隣接する副画素SPの開口率が向上する。
As an example, the distance L2 is at least three times the distance L1 (L2 ≧ 3 × L1). That is, the first spacer and the second spacer are arranged sufficiently close to each other. In this case, since the external force applied to the display panel PNL is suitably distributed to the first spacer and the second spacer, the size of these spacers can be reduced. If the size of the spacer is reduced, the size of the
本実施形態においては、遮光層21の屈曲部21cを避けて、スペーサ31,32が配置されている。この構成の効果につき、図8を用いて説明する。図中の左側のサブスペーサ32は、直線状に延びる第1部分21aと重畳する位置に配置されている。一方、図中の右側のサブスペーサ32は、本実施形態とは異なり、開口Ag1,Aw1の近傍の屈曲部21cに配置されている。
In the present embodiment, the
2つのスペーサ32の周囲において、斜線を付した領域が拡張部分21eに相当する。図中右側のサブスペーサ32の近傍においては、第1部分21aが屈曲しているために、開口Ag1の多くの領域が拡張部分21eによって埋められている。これにより、図中右側の拡張部分21eの面積は、図中左側の拡張部分21eの面積よりも大きくなる。
A hatched area around the two
このように、屈曲部21cにサブスペーサ32を配置する場合、大面積の拡張部分21eによって開口Ag1が小さくなる。これにより、他の色の副画素SPに比べて視感度が高い緑色の副画素SPg1の輝度が低下し、結果として表示領域DAの全体の輝度が低下する。また、低下した緑色の副画素SPg1の輝度に合わせるために、他の色の副画素SPの開口率(開口Aのサイズ)を小さくして輝度を調整する必要がある。この場合には、表示領域DAの輝度がさらに低下する。
Thus, when the sub-spacer 32 is disposed in the
なお、ここでは副画素SPg1を例に挙げたが、副画素SPg2においても同様である。また、メインスペーサ31を屈曲部21cに配置する場合には、拡張部分21dが拡張部分21eより大きいので、一層の輝度低下が生じる。さらに、拡張部分21dが開口Ag1,Ag2を埋める面積は、拡張部分21eが開口Ag1,Ag2を埋める面積よりも大幅に大きくなる。そのため、メインスペーサ31の近傍とサブスペーサ32の近傍とで大きな開口率差が生じ、表示画像において当該開口率差に起因したスジが視認される可能性がある。
Here, the subpixel SPg1 is taken as an example, but the same applies to the subpixel SPg2. Further, when the
一方、本実施形態においては、屈曲部21cにスペーサ31,32を配置しない。したがって、拡張部分21d,21eによる開口率低下および輝度損失を抑制することができる。また、屈曲部21cを避けてスペーサ31,32を配置することにより、特定の色の副画素SPの輝度が大きく低下することはない。したがって、各副画素SPの開口率を調整して輝度を意図的に低下させる必要もない。また、メインスペーサ31の近傍とサブスペーサ32の近傍との開口率差が低減するので、上述のスジを抑制することができる。
On the other hand, in this embodiment, the
ここで、本実施形態との比較例を用いて、本実施形態における構成のさらなる効果を説明する。図9は、スペーサ31,32の配置の第1比較例を示す図である。画素レイアウトは、図5と同様である。第1比較例においては、スペーサ31,32が副画素SPb1,SPw1,SPr2,SPw2に配置されている。このような場合であっても、副画素SPの第2方向D2に延びる境界が非直線状である位置(上述の屈曲部21c)を避けてスペーサ31,32を配置することができる。
Here, the further effect of the structure in this embodiment is demonstrated using a comparative example with this embodiment. FIG. 9 is a diagram illustrating a first comparative example of the arrangement of the
しかしながら、第1比較例においては、遮光層21の拡張部分21d,21eにより、スペーサ31,32が配置された副画素SPの開口率が大幅に低下する。さらに、各副画素SPの輝度を調整するために、スペーサ31,32が配置されない副画素SPの開口率を意図的に低下させる必要がある。これに対し、本実施形態の構成であれば、上述の通り拡張部分21d,21eによる輝度損失を抑制することができる。さらに、特定の色の副画素SPの輝度が大きく低下することはないので、副画素SPの開口率を調整して輝度を意図的に低下させる必要もない。これらの観点から、本実施形態の構成は第1比較例よりも有利である。
However, in the first comparative example, the aperture ratios of the sub-pixels SP in which the
図10は、スペーサ31,32の配置の第2比較例を示す図である。第2比較例においては、スペーサ31,32が白色の副画素SPw1,SPw2にのみ配置されている。本実施形態および第1比較例においては、上述の画素ユニットを構成する副画素SPr1,SPb1,SPg1,SPw1,SPr2,SPb2,SPg2,SPw2に対して4つの割合でスペーサ31,32が配置されている。一方、第2比較例においては、スペーサ31,32が配置される割合は、画素ユニットに対して2つである。
FIG. 10 is a diagram illustrating a second comparative example of the arrangement of the
このようにスペーサ31,32の数を半分に減らしたことにより、第2比較例においては個々のスペーサ31,32を大きくする必要がある。これに伴い、遮光層21の拡張部分21d,21eも大きくする必要がある。したがって、スペーサ31,32と重畳する副画素SPw1,SPw2の開口率が極めて低下する。本実施形態の構成であれば、このような輝度低下を伴わないため、第2比較例よりも有利である。
Thus, by reducing the number of the
[第2実施形態]
以下に、第2実施形態について説明する。特に言及しない構成は第1実施形態と同様である。図11は、第2実施形態におけるスペーサ31,32の近傍を示す平面図である。ここでは、隣接するスペーサ31,32の中心間の距離L1を小さくすることにより、拡張部分21d,21eを一部重畳させている。
[Second Embodiment]
The second embodiment will be described below. Structures not particularly mentioned are the same as those in the first embodiment. FIG. 11 is a plan view showing the vicinity of the
具体的には、拡張部分21dを表す円と、拡張部分21eを表す円とは、図示した2つの領域OLにて重畳する。これら領域OLの分だけ、隣接する副画素SPの開口率を向上させることができる。
Specifically, the circle representing the expanded
一例として、距離L1は、7μm以上かつ22μm以下である(7μm≦L1≦22μm)。図示したようにスペーサ31,32の中心がそれぞれ映像信号線Sの上に位置する場合、距離L1は、これら映像信号線Sの間に配置された副画素SP(例えば副画素SPw1,SPw2)の第2方向D2における幅に相当する。
As an example, the distance L1 is 7 μm or more and 22 μm or less (7 μm ≦ L1 ≦ 22 μm). As shown in the figure, when the centers of the
スペーサ31,32の間の距離(第2基板SUB2に接する根本部分の間の距離)が5μm未満であると、加工技術の限界により、スペーサ31,32が繋がってしまう可能性がある。したがって、スペーサ31,32の間の距離は、5μm以上であることが好ましい。
If the distance between the
なお、本実施形態では隣接するスペーサ31,32を例示したが、2つのサブスペーサ32が隣接する箇所においても、それぞれの拡張部分21eを重畳させることで同様の効果を得ることができる。
Although the
[第3実施形態]
以下に、第3実施形態について説明する。特に言及しない構成は第1実施形態と同様である。図12は、第3実施形態におけるスペーサ31,32の配置例を示す平面図である。
[Third Embodiment]
The third embodiment will be described below. Structures not particularly mentioned are the same as those in the first embodiment. FIG. 12 is a plan view showing an arrangement example of the
上述の図5においては、近接する2つのスペーサのセットが表示領域DAに分散して配置される例を示した。図12においては、これらスペーサのセットのうちの一方のみが配置されている。すなわち、図12においては、表示領域DAに配置されるスペーサ31,32の数が、図5の半分である。
In FIG. 5 described above, an example is shown in which a set of two adjacent spacers is distributed and arranged in the display area DA. In FIG. 12, only one of these spacer sets is arranged. That is, in FIG. 12, the number of
本実施形態においても、副画素SPの第2方向D2に延びる境界が非直線状である位置(上述の屈曲部21c)を避けてスペーサ31,32が配置されている。したがって、第1実施形態と同様に、拡張部分21d,21eによる開口率低下および輝度損失を抑制することができる。
Also in the present embodiment, the
ただし、本実施形態においては、スペーサ31,32の数を半分にしたことに伴い、スペーサ31,32を大きくする必要がある。一例として、スペーサ31,32の直径は、図5の場合の2倍である。このようにスペーサ31,32を大きくしたことに伴い、遮光層21の拡張部分21d,21eを第1実施形態よりも大きくする必要がある。
However, in this embodiment, it is necessary to enlarge the
[第4実施形態]
以下に、第4実施形態について説明する。特に言及しない構成は第1実施形態と同様である。図13は、第4実施形態における画素レイアウトを示す平面図である。この画素レイアウトは、図5の例と同じく、副画素SPr1,SPg1,SPb1,SPw1,SPr2,SPg2,SPb2,SPw2を有している。ただし、これら副画素SPの形状は、図5の例と異なる。
[Fourth Embodiment]
The fourth embodiment will be described below. Structures not particularly mentioned are the same as those in the first embodiment. FIG. 13 is a plan view showing a pixel layout in the fourth embodiment. This pixel layout has subpixels SPr1, SPg1, SPb1, SPw1, SPr2, SPg2, SPb2, and SPw2 as in the example of FIG. However, the shape of these sub-pixels SP is different from the example of FIG.
第1方向D1に対して反時計回りに回転する方向を第1回転方向R1と定義し、第1方向D1に対して第1回転方向とは逆に回転する方向を第2回転方向R2と定義する。副画素SPr1,SPg1,SPb2,SPw2は、第1方向D1に対して第1回転方向R1に鋭角を成して傾斜している。副画素SPb1,SPw1,SPr2,SPg2は、第1方向D1に対して第2回転方向R2に鋭角を成して傾斜している。 A direction rotating counterclockwise with respect to the first direction D1 is defined as a first rotation direction R1, and a direction rotating opposite to the first rotation direction with respect to the first direction D1 is defined as a second rotation direction R2. To do. The subpixels SPr1, SPg1, SPb2, and SPw2 are inclined at an acute angle in the first rotation direction R1 with respect to the first direction D1. The subpixels SPb1, SPw1, SPr2, and SPg2 are inclined at an acute angle in the second rotation direction R2 with respect to the first direction D1.
このように、赤色、緑色、青色および白色のそれぞれについて、第1回転方向R1に傾斜する副画素SPと、第2回転方向R2に傾斜する副画素SPとを設けることにより、疑似的なマルチドメインの画素レイアウトを実現できる。図13におけるスペーサ31,32の配置位置は、図5と同様である。ただし、スペーサ31,32の配置位置はこの例に限られない。
Thus, for each of red, green, blue, and white, by providing the subpixel SP that is inclined in the first rotation direction R1 and the subpixel SP that is inclined in the second rotation direction R2, a pseudo multi-domain is provided. The pixel layout can be realized. The arrangement positions of the
図14は、図13に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。ここでは、スペーサ31,32、映像信号線S、走査信号線Gおよび遮光層21を示している。
FIG. 14 is a plan view showing an example of a specific structure applicable to the pixel layout shown in FIG. Here, the
映像信号線Sは、第1方向D1に対して第1回転方向R1に鋭角を成して傾斜する第1傾斜部Sa1と、第1方向D1に対して第2回転方向R2に鋭角を成して傾斜する第2傾斜部Sa2と、第1方向D1に延びる非傾斜部Sbとを有している。映像信号線Sは、第1傾斜部Sa1と第2傾斜部Sa2とが非傾斜部Sbを間に挟んで交互に繰り返す形状で第1方向D1に延びている。遮光層21の第2部分21bは、映像信号線Sと同様に、第1方向D1に対して傾斜している。
The video signal line S forms an acute angle in the first rotation direction R1 with respect to the first direction D1 and an acute angle in the second rotation direction R2 with respect to the first direction D1. And a second inclined part Sa2 that inclines and a non-inclined part Sb extending in the first direction D1. The video signal line S extends in the first direction D1 in such a shape that the first inclined portion Sa1 and the second inclined portion Sa2 are alternately repeated with the non-inclined portion Sb interposed therebetween. Similar to the video signal line S, the
走査信号線Gは、図7の例と同様に、屈曲することなく第2方向D2に延びている。遮光層21の第1部分21aは、図7の例と同様であり、副画素SPg1,SPg2の近傍で屈曲部21cを有している。スペーサ31,32は、これら屈曲部21cを避けて配置されている。
The scanning signal line G extends in the second direction D2 without being bent, as in the example of FIG. The
本実施形態の構成であっても、第1実施形態と同様に、拡張部分21d,21eによる開口率低下および輝度低下を抑制することができる。さらに、疑似的なマルチドメインの画素レイアウトにより、視野角特性の向上などの効果も得ることができる。
Even in the configuration of the present embodiment, similarly to the first embodiment, it is possible to suppress a decrease in aperture ratio and a decrease in luminance due to the expanded
[第5実施形態]
以下に、第5実施形態について説明する。特に言及しない構成は第1実施形態と同様である。図15は、第5実施形態における画素レイアウトを示す平面図である。本実施形態においては、図13の例と同じく、副画素SPr1,SPg1,SPb1,SPw1,SPr2,SPg2,SPb2,SPw2が疑似的なマルチドメインの画素レイアウトを実現可能な形状を有している。ただし、以下に説明するように、これら副画素SPの形状が図13の例と異なる。
[Fifth Embodiment]
The fifth embodiment will be described below. Structures not particularly mentioned are the same as those in the first embodiment. FIG. 15 is a plan view showing a pixel layout in the fifth embodiment. In the present embodiment, as in the example of FIG. 13, the subpixels SPr1, SPg1, SPb1, SPw1, SPr2, SPg2, SPb2, and SPw2 have shapes that can realize a pseudo multi-domain pixel layout. However, as described below, the shape of these sub-pixels SP is different from the example of FIG.
副画素SPr1,SPr2の第1方向D1における幅は、W11aである。副画素SPb1,SPb2の第1方向D1における幅は、W11aよりも小さいW11bである。副画素SPg1,SPg2の第1方向D1における幅は、W11aよりも大きいW12である。副画素SPw1,SPw2の第1方向D1における幅は、W11bよりも小さいW13である。すなわち、W13<W11b<W11a<W12が成り立つ。副画素SPr1,SPb1,SPr2,SPb2の第2方向D2における幅は、W21である。副画素SPg1,SPw1,SPg2,SPw2の第2方向D2における幅は、W21よりも小さいW22である(W22<W21)。 The width of the subpixels SPr1 and SPr2 in the first direction D1 is W11a. The width of the subpixels SPb1 and SPb2 in the first direction D1 is W11b, which is smaller than W11a. The width of the subpixels SPg1 and SPg2 in the first direction D1 is W12 which is larger than W11a. The width of the subpixels SPw1 and SPw2 in the first direction D1 is W13, which is smaller than W11b. That is, W13 <W11b <W11a <W12 holds. The width of the subpixels SPr1, SPb1, SPr2, and SPb2 in the second direction D2 is W21. The width in the second direction D2 of the subpixels SPg1, SPw1, SPg2, SPw2 is W22 smaller than W21 (W22 <W21).
本実施形態においては、画素PX1,PX2と、画素PX3,PX4とが、第1方向D1においてずれている。これにより、副画素SPg1の第1B方向D1b側の境界と、副画素SPb2の第1B方向D1b側の境界とが直線状に連ならない。同様に、副画素SPw1,SPr2の第1A方向D1a側の境界と、副画素SPr2の第1A方向D1a側の境界とが直線状に連ならない。これらの位置を避けると、スペーサ31,32を配置し得る位置CPは、図中に示した3点となる。
In the present embodiment, the pixels PX1 and PX2 and the pixels PX3 and PX4 are displaced in the first direction D1. As a result, the boundary on the first B direction D1b side of the subpixel SPg1 and the boundary on the first B direction D1b side of the subpixel SPb2 are not linearly connected. Similarly, the boundary on the first A direction D1a side of the subpixels SPw1 and SPr2 and the boundary on the first A direction D1a side of the subpixel SPr2 are not linearly connected. If these positions are avoided, the positions CP at which the
図16は、図15に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。ここでは、図15における3つの位置CPのうちの2つにサブスペーサ32が配置され、残りの1つにメインスペーサ31が配置される場合を想定して、これらスペーサ31,32、映像信号線S、走査信号線Gおよび遮光層21を示している。
FIG. 16 is a plan view showing an example of a specific structure applicable to the pixel layout shown in FIG. Here, assuming that the sub-spacers 32 are arranged at two of the three positions CP in FIG. 15 and the
映像信号線Sは、図14の例と同様に、第1傾斜部Sa1と、第2傾斜部Sa2と、非傾斜部Sbとを有している。走査信号線Gは、複数の直線部Gaと、複数の屈曲部Gbとを有している。直線部Gaは、2つの屈曲部Gbの間に位置し、これら屈曲部Gbに接続されている。屈曲部Gbは、映像信号線Sと重畳しており、各方向D1,D2のいずれとも交差する方向に延びている。 Similarly to the example of FIG. 14, the video signal line S includes a first inclined portion Sa1, a second inclined portion Sa2, and a non-inclined portion Sb. The scanning signal line G has a plurality of linear portions Ga and a plurality of bent portions Gb. The straight line portion Ga is located between the two bent portions Gb and is connected to the bent portions Gb. The bent portion Gb overlaps with the video signal line S and extends in a direction intersecting with each of the directions D1 and D2.
ここでは図示を省略しているが、半導体層SC(トランジスタTR)の接続位置P1,P2と走査信号線Gとの位置関係は、図6の例と同様である。すなわち、副画素SPg1,SPg2については、接続位置P1,P2と走査信号線Gの位置関係が他の副画素SPと異なる。 Although not shown here, the positional relationship between the connection positions P1, P2 of the semiconductor layer SC (transistor TR) and the scanning signal line G is the same as in the example of FIG. That is, for the subpixels SPg1 and SPg2, the positional relationship between the connection positions P1 and P2 and the scanning signal line G is different from the other subpixels SP.
遮光層21の第1部分21aは、スペーサ31,32が配置された位置を除き、映像信号線Sと走査信号線Gの交点において屈曲部21cを有している。スペーサ31,32が配置された位置においては、第1部分21aが直線状である。したがって、第1実施形態と同じく、拡張部分21d,21eによる開口率低下および輝度低下を抑制することができる。
The
また、本実施形態の画素レイアウトにおいては、図15に示した幅W11a,W11b,W12,W13を変更することにより、赤色、青色、緑色および白色の副画素SPの合成色度を任意に調整することが可能である。 In the pixel layout of the present embodiment, the combined chromaticity of the red, blue, green, and white subpixels SP is arbitrarily adjusted by changing the widths W11a, W11b, W12, and W13 shown in FIG. It is possible.
以上の第1ないし第5実施形態においては、赤色、緑色、青色および白色の副画素SPを含む画素レイアウトを開示した。しかしながら、各実施形態にて開示した構成は、種々の画素レイアウトに適用できる。例えば、各実施形態における赤色の副画素SPr1,SPr2と青色の副画素SPb1,SPb2の位置を入れ替えてもよい。また、各実施形態における緑色の副画素SPg1,SPg2と白色の副画素SPw1,SPw2の位置を入れ替えてもよい。さらに、画素レイアウトは、赤色、緑色、青色および白色以外の色の副画素SPを備えてもよい。あるいは、画素レイアウトは、白色の副画素SPを備えず、赤色、緑色および青色の副画素SPで構成されてもよい。 In the above first to fifth embodiments, the pixel layout including the red, green, blue, and white subpixels SP is disclosed. However, the configuration disclosed in each embodiment can be applied to various pixel layouts. For example, the positions of the red subpixels SPr1 and SPr2 and the blue subpixels SPb1 and SPb2 in each embodiment may be interchanged. Further, the positions of the green subpixels SPg1 and SPg2 and the white subpixels SPw1 and SPw2 in each embodiment may be interchanged. Furthermore, the pixel layout may include subpixels SP of colors other than red, green, blue, and white. Alternatively, the pixel layout may include red, green, and blue subpixels SP without including the white subpixel SP.
また、各実施形態においては、突出部分PT1,PT2により緑色の副画素SPg1,SPg2を拡大し、白色の副画素SPw1,SPw2を縮小した画素レイアウトを例示した。しかしながら、突出部分PT1,PT2により拡大される副画素SPは緑色に限られないし、縮小される副画素SPは白色に限られない。例えば、白色の副画素SPw1,SPw2を突出部分PT1,PT2により拡大し、緑色の副画素SPg1,SPg2を縮小してもよい。 In each embodiment, the pixel layout in which the green subpixels SPg1 and SPg2 are enlarged by the projecting portions PT1 and PT2 and the white subpixels SPw1 and SPw2 are reduced is illustrated. However, the subpixel SP enlarged by the projecting portions PT1 and PT2 is not limited to green, and the subpixel SP to be reduced is not limited to white. For example, the white subpixels SPw1 and SPw2 may be enlarged by the projecting portions PT1 and PT2, and the green subpixels SPg1 and SPg2 may be reduced.
本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。 All display devices that can be implemented by a person skilled in the art based on the display device described as the embodiment of the present invention are included in the scope of the present invention as long as they include the gist of the present invention.
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 In the scope of the idea of the present invention, those skilled in the art can conceive various modifications, and these modifications are also considered to be within the scope of the present invention. For example, those in which the person skilled in the art has appropriately added, deleted, or changed the design of the above-described embodiments, or those in which processes have been added, omitted, or changed conditions are also included in the present invention. As long as the gist is provided, it is included in the scope of the present invention.
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。 Further, regarding other operational effects brought about by the aspects described in the respective embodiments, those that are apparent from the description of the present specification or that can be appropriately conceived by those skilled in the art are naturally understood to be brought about by the present invention. Is done.
DSP…表示装置、PNL…表示パネル、SUB1…第1基板、SUB2…第2基板、S…映像信号線、G…走査信号線、PX1〜PX4…画素、SP…副画素、PE…画素電極、TR…トランジスタ、SC…半導体層、21…遮光層、21d,21e…拡張部分、31…メインスペーサ、32…サブスペーサ。 DSP ... display device, PNL ... display panel, SUB1 ... first substrate, SUB2 ... second substrate, S ... video signal line, G ... scanning signal line, PX1 to PX4 ... pixel, SP ... sub-pixel, PE ... pixel electrode, TR ... transistor, SC ... semiconductor layer, 21 ... light shielding layer, 21d, 21e ... expanded portion, 31 ... main spacer, 32 ... sub-spacer.
Claims (9)
前記第1基板と前記第2基板の間隔を保つ複数のスペーサと、
第1方向に延びる複数の映像信号線と、
前記第1方向と交差する第2方向に延び、第1走査信号線を含む複数の走査信号線と、
遮光層によって規定される第1副画素、第2副画素および第3副画素と、
前記第1副画素、前記第2副画素および前記第3副画素をそれぞれ制御する第1トランジスタ、第2トランジスタおよび第3トランジスタと、を備え、
前記第1副画素と前記第2副画素は、前記第2方向において隣り合い、
前記第2副画素と前記第3副画素は、前記第2方向において隣り合い、
前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタは、前記第1走査信号線によって駆動され、
前記第1方向は、一方向である第1A方向と、他方向である第1B方向とを有し、
前記第1トランジスタのドレイン電極の位置、および、前記第2トランジスタのドレイン電極の位置は、いずれも前記第1走査信号線よりも前記第1B方向側にあり、
前記第3トランジスタのドレイン電極の位置は、前記第1走査信号線よりも前記第1A方向側にあり、
前記遮光層は、前記第1走査信号線と重畳する第1部分を有し、
前記複数のスペーサは、前記第1副画素および前記第2副画素の境界と、前記第1部分とに重畳する第1スペーサを含み、
前記第2副画素および前記第3副画素の境界と、前記第1部分とが重畳する位置には前記スペーサが配置されていない、
表示装置。 A first substrate and a second substrate facing each other;
A plurality of spacers for maintaining a distance between the first substrate and the second substrate;
A plurality of video signal lines extending in the first direction;
A plurality of scanning signal lines including a first scanning signal line extending in a second direction intersecting the first direction;
A first subpixel, a second subpixel, and a third subpixel defined by the light shielding layer;
A first transistor, a second transistor, and a third transistor that respectively control the first subpixel, the second subpixel, and the third subpixel;
The first subpixel and the second subpixel are adjacent in the second direction,
The second subpixel and the third subpixel are adjacent in the second direction;
The first transistor, the second transistor, and the third transistor are driven by the first scanning signal line,
The first direction has a first A direction that is one direction and a first B direction that is the other direction;
The position of the drain electrode of the first transistor and the position of the drain electrode of the second transistor are both closer to the first B direction than the first scanning signal line,
The position of the drain electrode of the third transistor is closer to the first A direction than the first scanning signal line,
The light shielding layer has a first portion overlapping the first scanning signal line,
The plurality of spacers include a first spacer that overlaps a boundary between the first subpixel and the second subpixel and the first portion,
The spacer is not disposed at a position where the boundary between the second subpixel and the third subpixel and the first portion overlap.
Display device.
前記第4副画素は、前記第2方向において前記第1副画素と隣り合っており、
前記複数のスペーサは、前記第1副画素および前記第4副画素の境界と、前記第1部分とに重畳する第2スペーサをさらに含む、
請求項1に記載の表示装置。 In plan view, further comprising a fourth subpixel defined by the light shielding layer,
The fourth subpixel is adjacent to the first subpixel in the second direction;
The plurality of spacers further include a second spacer that overlaps a boundary between the first subpixel and the fourth subpixel and the first portion.
The display device according to claim 1.
前記第1スペーサと前記第3スペーサの間の距離は、前記第1スペーサと前記第2スペーサの間の距離の3倍以上である、
請求項2に記載の表示装置。 The plurality of spacers further include a third spacer close to the first spacer next to the second spacer,
A distance between the first spacer and the third spacer is at least three times a distance between the first spacer and the second spacer;
The display device according to claim 2.
請求項1ないし3のうちいずれか1項に記載の表示装置。 A width of the first subpixel in the second direction is smaller than a width of the second subpixel in the second direction;
The display device according to claim 1.
請求項1ないし4のうちいずれか1項に記載の表示装置。 A width of the third subpixel in the first direction is greater than a width of the first subpixel or the second subpixel in the first direction;
The display device according to claim 1.
請求項1ないし5のうちいずれか1項に記載の表示装置。 The color of the first subpixel is white.
The display device according to claim 1.
請求項1ないし6のうちいずれか1項に記載の表示装置。 A width of the first subpixel in the second direction is not less than 7 μm and not more than 22 μm;
The display device according to claim 1.
前記第4副画素は、前記第2方向において前記第1副画素と隣り合い、
前記第1副画素および前記第3副画素の一方の色は白色であり、他方の色は緑色であり、
前記第2副画素および前記第4副画素の一方の色は赤色であり、他方の色は青色である、
請求項1ないし7のうちいずれか1項に記載の表示装置。 In plan view, further comprising a fourth subpixel defined by the light shielding layer,
The fourth subpixel is adjacent to the first subpixel in the second direction;
One color of the first subpixel and the third subpixel is white, and the other color is green,
One color of the second subpixel and the fourth subpixel is red, and the other color is blue.
The display device according to claim 1.
前記第5副画素は、前記第1方向において前記第1副画素と隣り合い、
前記第6副画素は、前記第1方向において前記第2副画素と隣り合い、
前記第7副画素は、前記第1方向において前記第3副画素と隣り合い、
前記第8副画素は、前記第1方向において前記第4副画素と隣り合い、
前記第1副画素および前記第5副画素の一方の色は白色であり、他方の色は緑色であり、
前記第2副画素および前記第6副画素の一方の色は赤色であり、他方の色は青色であり、
前記第3副画素および前記第7副画素の一方の色は白色であり、他方の色は緑色であり、
前記第4副画素および前記第8副画素の一方の色は赤色であり、他方の色は青色である、
請求項8に記載の表示装置。 In plan view, further comprising a fifth subpixel, a sixth subpixel, a seventh subpixel, and an eighth subpixel defined by the light shielding layer;
The fifth subpixel is adjacent to the first subpixel in the first direction;
The sixth subpixel is adjacent to the second subpixel in the first direction;
The seventh subpixel is adjacent to the third subpixel in the first direction;
The eighth subpixel is adjacent to the fourth subpixel in the first direction;
One color of the first subpixel and the fifth subpixel is white, and the other color is green,
One color of the second subpixel and the sixth subpixel is red, and the other color is blue,
One color of the third subpixel and the seventh subpixel is white, and the other color is green,
One color of the fourth subpixel and the eighth subpixel is red, and the other color is blue.
The display device according to claim 8.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018075406A JP2019184816A (en) | 2018-04-10 | 2018-04-10 | Display device |
PCT/JP2019/007948 WO2019198375A1 (en) | 2018-04-10 | 2019-02-28 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018075406A JP2019184816A (en) | 2018-04-10 | 2018-04-10 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019184816A true JP2019184816A (en) | 2019-10-24 |
JP2019184816A5 JP2019184816A5 (en) | 2021-04-22 |
Family
ID=68164185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018075406A Pending JP2019184816A (en) | 2018-04-10 | 2018-04-10 | Display device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019184816A (en) |
WO (1) | WO2019198375A1 (en) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004004822A (en) * | 2002-05-04 | 2004-01-08 | Samsung Electronics Co Ltd | Liquid crystal display using four color and panel for it |
WO2010100788A1 (en) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
JP2015153607A (en) * | 2014-02-14 | 2015-08-24 | セイコーエプソン株式会社 | Method for manufacturing organic light emitting device, organic light emitting device and electronic apparatus |
US20150311268A1 (en) * | 2014-04-23 | 2015-10-29 | Ye Xin Technology Consulting Co., Ltd. | Oled panel |
JP2016122175A (en) * | 2014-12-25 | 2016-07-07 | 株式会社ジャパンディスプレイ | Liquid crystal display device |
KR20160081999A (en) * | 2014-12-26 | 2016-07-08 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device |
CN106373492A (en) * | 2016-08-26 | 2017-02-01 | 深圳市华星光电技术有限公司 | Pixel unit and pixel multiplex structure |
JP2017037179A (en) * | 2015-08-10 | 2017-02-16 | 株式会社ジャパンディスプレイ | Display and driving method thereof |
JP2017083912A (en) * | 2017-02-14 | 2017-05-18 | 株式会社ジャパンディスプレイ | Liquid crystal display device |
JP2017097281A (en) * | 2015-11-27 | 2017-06-01 | 株式会社ジャパンディスプレイ | Liquid crystal display device |
JP2018013584A (en) * | 2016-07-20 | 2018-01-25 | 株式会社ジャパンディスプレイ | Display |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017122770A (en) * | 2016-01-05 | 2017-07-13 | 株式会社ジャパンディスプレイ | Liquid crystal display |
-
2018
- 2018-04-10 JP JP2018075406A patent/JP2019184816A/en active Pending
-
2019
- 2019-02-28 WO PCT/JP2019/007948 patent/WO2019198375A1/en active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004004822A (en) * | 2002-05-04 | 2004-01-08 | Samsung Electronics Co Ltd | Liquid crystal display using four color and panel for it |
WO2010100788A1 (en) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
JP2015153607A (en) * | 2014-02-14 | 2015-08-24 | セイコーエプソン株式会社 | Method for manufacturing organic light emitting device, organic light emitting device and electronic apparatus |
US20150311268A1 (en) * | 2014-04-23 | 2015-10-29 | Ye Xin Technology Consulting Co., Ltd. | Oled panel |
JP2016122175A (en) * | 2014-12-25 | 2016-07-07 | 株式会社ジャパンディスプレイ | Liquid crystal display device |
KR20160081999A (en) * | 2014-12-26 | 2016-07-08 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device |
JP2017037179A (en) * | 2015-08-10 | 2017-02-16 | 株式会社ジャパンディスプレイ | Display and driving method thereof |
JP2017097281A (en) * | 2015-11-27 | 2017-06-01 | 株式会社ジャパンディスプレイ | Liquid crystal display device |
JP2018013584A (en) * | 2016-07-20 | 2018-01-25 | 株式会社ジャパンディスプレイ | Display |
CN106373492A (en) * | 2016-08-26 | 2017-02-01 | 深圳市华星光电技术有限公司 | Pixel unit and pixel multiplex structure |
JP2017083912A (en) * | 2017-02-14 | 2017-05-18 | 株式会社ジャパンディスプレイ | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
WO2019198375A1 (en) | 2019-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11835827B2 (en) | Liquid crystal device and electronic apparatus | |
JP4409589B2 (en) | Liquid crystal display | |
KR101006202B1 (en) | Pixel structure of horizontal field liquid crystal display | |
JP7341790B2 (en) | liquid crystal display device | |
US10359661B2 (en) | Liquid crystal display device | |
JP2016105121A (en) | Color filter substrate and display device | |
US10573260B2 (en) | Display device | |
JP2020183970A (en) | Active matrix substrate and display device | |
WO2018176462A1 (en) | Liquid crystal array substrate, liquid crystal display panel, and liquid crystal display apparatus | |
JP2017215511A (en) | Display device | |
JP2010164765A (en) | Liquid crystal display device | |
JP5512158B2 (en) | Display device | |
JP2017003903A (en) | Liquid crystal display device | |
WO2019198375A1 (en) | Display device | |
US11054704B2 (en) | Light source device for display device and liquid crystal display device | |
US11467457B2 (en) | Display device | |
WO2021070492A1 (en) | Liquid crystal display device | |
JP2008268839A (en) | Image display device | |
JP2023502828A (en) | Thin film transistors, array substrates and display devices | |
JP7109968B2 (en) | Display device | |
JP2017142324A (en) | Liquid crystal display device | |
JP2020079871A (en) | Display device | |
US11556034B2 (en) | Display device | |
US20230314880A1 (en) | Liquid crystal display device | |
JP2019211568A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220802 |