JP2019168755A - メモリシステム、電源制御回路及び制御方法 - Google Patents

Abstract

【課題】 部品の実装の自由度が高いメモリシステムを提供することである。【解決手段】 実施形態によれば、メモリシステムは、基板と、前記基板に設けられ、不揮発性半導体メモリを具備する第１集積回路と、前記基板に設けられ、前記不揮発性半導体メモリを制御するコントローラを具備する第２集積回路と、前記基板に設けられ、外部から第１電源電圧が供給され、前記第１電源電圧とは異なる値の第２電源電圧を生成し、前記第２集積回路とシリアル通信規格に基づき接続される、第３集積回路と、前記基板に設けられ、前記第３集積回路に接続される温度センサ素子と、を具備する。【選択図】図３

Description

本発明の実施形態は不揮発性半導体メモリを用いるメモリシステム、電源制御回路及び制御方法に関する。

ソリッドステートドライブ：Solid State Drive（以下、ＳＳＤと称する）と称される、フラッシュメモリ等の不揮発性半導体メモリを用いるメモリシステムが開発されている。ＳＳＤでは、基板上にフラッシュメモリ、コントローラ、電源回路、温度センサ等のＩＣからなる部品が設けられている。フラッシュメモリは動作中高温になることがあり、これを検出する温度センサが設けられている。温度センサは測定した温度を定期的にコントローラへ送信する。温度センサと電源回路は同じシリアル通信規格のインタフェースによりコントローラに接続され、コントローラにより制御される。そのため、コントローラから温度センサと電源回路それぞれに独立して接続される配線パターンを基板上に形成する必要がある。

米国特許第7,463,999号明細書 米国特許出願公開第2017/0140825号明細書 米国特許第9,471,117号明細書

実施形態の目的は、部品の実装の自由度が高いメモリシステム、電源制御回路及び制御方法を提供することである。

実施形態によれば、メモリシステムは、基板と、前記基板に設けられ、不揮発性半導体メモリを具備する第１集積回路と、前記基板に設けられ、前記不揮発性半導体メモリを制御するコントローラを具備する第２集積回路と、前記基板に設けられ、外部から第１電源電圧が供給され、前記第１電源電圧とは異なる値の第２電源電圧を生成し、前記第２集積回路とシリアル通信規格に基づき接続される、第３集積回路と、前記基板に設けられ、前記第３集積回路に接続される温度センサ素子と、を具備する。

実施形態に係るＳＳＤの構成の一例を示すブロック図である。 実施形態に係るＳＳＤのチップ配列の一例を示す平面図である。 実施形態に係るＳＳＤの電源回路の構成の一例を示すブロック図である。 実施形態に係るＳＳＤの動作の一例を示すフローチャートである。 実施形態に係るＳＳＤにおけるコントローラ２２と電源回路２８と間のＩ２Ｃ通信の一例を示す図である。構成の一例を示すブロック図である。 実施形態のＳＳＤにおける温度センサの他の例を示す図である。

以下、実施の形態について図面を参照して説明する。なお、開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、対応する要素には同じ参照数字を付して、詳細な説明を省略する場合もある。

［第１実施形態］
［情報処理システム］
図１を参照して、実施形態に係るメモリシステムを含む情報処理システムの構成を説明する。情報処理システムは、ホストデバイス（以下、ホストと称する）１０と、メモリシステム２０とを含む。メモリシステム２０は、不揮発性半導体メモリにデータを書き込み、不揮発性半導体メモリからデータを読み出すように構成された半導体ストレージデバイスである。メモリシステム２０は、不揮発性半導体メモリ、例えばＮＡＮＤ型フラッシュメモリを備えたＳＳＤとして実現されている。以下、メモリシステム２０をＳＳＤ２０と称する。第１実施形態では、不揮発性半導体メモリとしてＮＡＮＤ型フラッシュメモリを用いるが、他の不揮発性半導体メモリを用いてもよい。

ホスト１０は、ＳＳＤ２０にアクセスする情報処理装置（コンピューティングデバイスとも称する）である。ホスト１０は、大量且つ多様なデータをＳＳＤ２０に保存するサーバ（ストレージサーバとも称する）であってもよいし、パーソナルコンピュータであってもよい。

ＳＳＤ２０は、ホスト１０として機能する情報処理装置のメインストレージとして使用され得る。ＳＳＤ２０は、この情報処理装置に内蔵されてもよいし、この情報処理装置にケーブルまたはネットワークを介して接続されてもよい。

ホスト１０とＳＳＤ２０とを電気的に相互接続するためのインタフェースとしては、例えばＳＣＳＩ、PCI Express（登録商標）（ＰＣＩｅ（登録商標）とも称する）、Serial Attached SCSI（ＳＡＳ）（登録商標）、Serial Advanced Technology Attachment（ＳＡＴＡ）（登録商標）、Non Volatile Memory Express（ＮＶＭｅ（登録商標））、Universal Serial Bus（ＵＳＢ）（登録商標）等の規格が使用され得る。

ＳＳＤ２０は、コントローラ２２およびフラッシュメモリ２４（２４−１，２４−２）を備える。コントローラ２２はフラッシュメモリ２４のリード、ライトを制御する。フラッシュメモリ２４は、複数のフラッシュメモリチップ（すなわち、複数のフラッシュメモリダイ）を含んでいてもよい。ここでは、一例として２つのフラッシュメモリ２４−１，２４−２（フラッシュメモリ２４と総称することもある）が備えられている。各チップは、メモリセル当たりに１ビット又は複数ビットを格納可能に構成されたフラッシュメモリとして実現されている。

コントローラ２２は、互いにバスライン４０に接続される、ＣＰＵ３２、ホストＩ／Ｆ３４、ＮＡＮＤ Ｉ／Ｆ３６、ＤＲＡＭ Ｉ／Ｆ３８を備える。コントローラ２２は、Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような回路によって実現され得る。ＳＳＤ２０は、揮発性メモリであるランダムアクセスメモリ、例えばＤＲＡＭ２６を備えていてもよい。ＤＲＡＭ２６は、コントローラ２２の外部に設けられていてもよい。あるいは、ＳＲＡＭのような、より高速アクセスが可能なランダムアクセスメモリがコントローラ２２に内蔵されていてもよい。

ＤＲＡＭ２６等のランダムアクセスメモリには、フラッシュメモリ２４に書き込まれるデータを一時的に格納するためのバッファ領域であるライトバッファと、フラッシュメモリ２４から読み出したデータを一時的に格納するためのバッファ領域であるリードバッファと、アドレス変換テーブル（論理アドレス／物理アドレス変換テーブルとも称する）として機能するルックアップテーブル（ＬＵＴと称する）のキャッシュ領域と、ＳＳＤ２０の処理中に用いられる各種の値や各種のテーブル等のシステム管理情報の格納領域が設けられてもよい。ＬＵＴは、論理アドレスそれぞれとフラッシュメモリ２４の物理アドレスそれぞれとの間のマッピングを管理する。

ＳＳＤ２０は、電源回路２８、温度センサ素子３０も備える。電源回路２８はホスト１０から供給される単一の電源電圧からＳＳＤ２０で必要な複数の電源電圧を生成する。電源回路２８はＩＣ化されている。電源回路２８の制御信号はシリアル通信規格、例えばＩ２Ｃ規格に従ってコントローラ２２から供給される。温度センサ素子３０はダイオード又はバイポーラトランジスタ等の単一の部品を含み、電源回路ＩＣ２８に接続される。温度センサ素子３０で測定された温度データも、同じシリアル通信規格、例えばＩ２Ｃ規格に従って電源回路２８からコントローラ２２へ送信される。コントローラ２２は電源回路２８の電圧を温度に応じて制御する電源制御回路でもある。

［ＳＳＤ］
図２はＳＳＤ２０の外観の一例を示す平面図である。ＳＳＤ２０は、略矩形形状の部品実装用の基板５２を備える。近年、基板５２の規格として、コンピュータの内蔵拡張カードのフォームファクタと接続端子について定められたＭ．２規格がある。Ｍ．２規格には種々のサイズが提案されているが、例えば２２ｍｍ×４２ｍｍ、２２ｍｍ×６０ｍｍ、２２ｍｍ×８０ｍｍと非常に小型のタイプも含む。ＳＳＤ２０が小型化されるのに伴って、フラッシュメモリ２４も小型化される。小型化のフラッシュメモリ２４は動作時に高温になることがある。基板５２上に、ＩＣ化されている部品であるコントローラ２２、フラッシュメモリ２４−１，２４−２、ＤＲＡＭ２６及び電源回路２８や、単体の部品である温度センサ素子３０が搭載される。温度センサ素子３０はフラッシュメモリ２４の温度を測定する。

基板５２は、単層構造でもよいが、エポキシ樹脂等の合成樹脂を重ねて形成された多層構造になっていてもよい。各層の表面には、様々な形状の配線パターンが形成されている。例えば信号の送受信を行う信号層、グランド層、電源層等が形成されていてもよい。基板５２の一方の短辺側の側端５２ａには、ホスト１０と電気的に接続されるコネクタ部５４が設けられる。基板１２に形成された配線パターン（図示しない）がコネクタ部５４の所定の端子ピンに電気的に接続される。側端５２ａの特定の位置、例えば、側端５２ａの短辺方向の中央からずれた位置にスリット５６が形成され、ホスト１０に設けられた突起（図示しない）等と嵌合するようになっている。これにより、ＳＳＤ２０（基板５２）がホスト１０に対して表裏逆に取り付けられることが防止される。また、側端５２ａの反対側の側端の中央からずれた任意の位置にも切欠きが形成される。この切欠きの位置によってもＳＳＤ２０（基板５２）の向きが認識できる。

コントローラ２２、フラッシュメモリ２４−１，２４−２、ＤＲＡＭ２６、電源回路２８、温度センサ素子３０の基板５２上の実装位置は何ら限定されないが、図２の例では、コネクタ部５４に最も近い位置に電源回路２８とＤＲＡＭ２６が実装される。コネクタ５４に最も遠い位置にフラッシュメモリ２４−１，２４−２が実装される。電源回路２８、ＤＲＡＭ２６とフラッシュメモリ２４−１，２４−２の間にコントローラ２２が実装される。フラッシュメモリ２４の温度を測定するため、温度センサ素子３０はフラッシュメモリ２４の近傍に配置される。なお、ＤＲＡＭ２８も動作中に温度が上昇するので、ＤＲＡＭ２６とフラッシュメモリ２４−１，２４−２の温度を測定したい場合は、温度センサ素子３０はＤＲＡＭ２６とフラッシュメモリ２４−１，２４−２の近傍に配置される。温度センサ素子３０は微細であり、基板５２上の実装位置の自由度はかなり高い。例えば、温度センサ素子３０をフラッシュメモリ２４−１，２４−２の間に配置することもできる。温度センサ素子３０の数は一つに限らず、複数の温度センサ素子を実装してもよい。２つの温度センサ素子３０−１、３０−２を実装する場合、温度センサ素子３０−１をフラッシュメモリ２４−１の近傍に配置し、温度センサ素子３０−２をＤＲＡＭ２６の近傍に配置してもよい。温度センサ素子３０は、基板５２の実装面に形成されている種々の配線パターンのいずれか、あるいは多層に形成されている種々の配線パターンの少なくとも１つを利用して、電源回路２８に接続される。実装面上の配線パターン上に複数のパッドを設けて、温度センサ素子３０がこれらのうち何れかに実装されてもよい。

［電源回路］
図３は、電源回路２８の回路図の一例を示す。電源回路２８はロードスイッチ６２、Low Dropout（ＬＤＯ）とも称されるリニアレギュレータ６４、ＤＣ／ＤＣコンバータ６６−１、６６−２、…（６６と総称することもある）、Ａ／Ｄコンバータ６８−１、６８−２、Ｉ２Ｃ Ｉ／Ｆ７６、レジスタ７８、コントロールロジック７２を含む。ホスト１０から供給される電源電圧ＶＩＮがロードスイッチ６２に入力される。ロードスイッチ６２はコントロールロジック７２からの制御信号に応じてオン／オフされ、オンの期間、電源電圧ＶＯＵＴを出力する。電源電圧ＶＯＵＴは電源回路２８のピンを介して電源回路２８の外部へ出力される。

電源回路２８の外部に出力された電源電圧ＶＯＵＴは電源回路２８の他のピンを介して電源回路２８内に取り込まれ、電圧ＬＤＯ＿ＩＮとしてＬＤＯ６４に入力される。ＬＤＯ６４はコントロールロジック７２からの制御信号に応じてオン／オフされ、オンの期間に内部電源電圧ＬＤＯ＿ＯＵＴを出力する。ＬＤＯ６４の電圧制御により、電源電圧ＬＤＯ＿ＯＵＴの値が調整される。電源電圧ＬＤＯ＿ＯＵＴは電源回路２８のピンを介して電源回路２８の外部へ出力される。電源電圧ＬＤＯ＿ＯＵＴは例えばコントローラ２２のアナログ電源とされる。ＬＤＯ６４の入力電圧は、ロードスイッチ６２の出力電圧に限られず、他の電圧を用いてもよい。

電源回路２８の外部に出力された電源電圧ＶＯＵＴは電源回路２８の他のピンを介して電源回路２８内に取り込まれ、電圧ＰＶＩＮ１、ＰＶＩＮ２、…としてＤＣ／ＤＣコンバータ６６−１、６６−２、…に入力される。ＤＣ／ＤＣコンバータ６６−１、６６−２、…はコントロールロジック７２からの制御信号に応じてオン／オフや電圧制御され、内部電源電圧ＤＣ−ＤＣ＿ＯＵＴ１、ＤＣ−ＤＣ＿ＯＵＴ２、…を出力する。ＤＣ／ＤＣコンバータ６６−１、６６−２、…の電圧制御により、電源電圧ＤＣ−ＤＣ＿ＯＵＴ１、ＤＣ−ＤＣ＿ＯＵＴ２、…の値が調整される。電源電圧ＤＣ−ＤＣ＿ＯＵＴ１、ＤＣ−ＤＣ＿ＯＵＴ２、…は電源回路２８のピンを介して電源回路２８の外部へ出力される。電源電圧ＤＣ−ＤＣ＿ＯＵＴ１、ＤＣ−ＤＣ＿ＯＵＴ２、…は例えばコントローラ２２のＣＰＵ３２の電源、ホストＩ／Ｆ３４の電源、ＮＡＮＤ Ｉ／Ｆ３６の電源、ＤＲＡＭ Ｉ／Ｆ３８の電源とされる。ＤＣ／ＤＣコンバータ６６−１、６６−２、…の入力電圧は、ロードスイッチ６２の出力電圧に限られず、他の電圧を用いてもよい。

ここでは、２つの温度センサ素子３０が実装される例を説明するが、温度センサ素子３０の数は１つだけでもよい。温度センサ素子３０の例は種々あるが、ここでは、ダイオード３０−１、３０−２が用いられる。ダイオード３０の順方向電圧は温度が上がるとリニアに下がるので、ダイオード３０を温度センサ素子として使用することができる。例えば、図２のように、フラッシュメモリ２４−１、２４−２の近傍に配置されたダイオード３０−１が電源回路２８のDiode Positive (anode) connection端子ＤＰ１とDiode Negative (cathode) connection端子ＤＮ１に接続される。電源回路２８はダイオード３０−１へのバイアス（電圧印加／電流供給）回路（図示しない）を含み、端子ＤＰ１とＤＮ１を介してダイオード３０−１へ電圧印加／電流供給をしてもよい。あるいは、ダイオード３０−１へのバイアス回路は電源回路２８外に個別に設けてもよい。ＤＰ１端子とＤＮ１端子はＡ／Ｄコンバータ６８−１に接続される。ノイズ除去のためのキャパシタ７４−１がダイオード３０−１に並列に接続される。同様に、図２のように、例えばＤＲＡＭ２６の近傍に配置されたダイオード３０−２が電源回路２８のＤＰ２端子とＤＮ２端子に接続される。ＤＰ２端子とＤＮ２端子はＡ／Ｄコンバータ６８−２に接続される。ノイズ除去のためのキャパシタ７４−２がダイオード３０−２に並列に接続される。

ＤＰ１端子とＤＮ１端子はＡ／Ｄコンバータ６８−１に接続され、ＤＰ２端子とＤＮ２端子はＡ／Ｄコンバータ６８−２に接続される。Ａ／Ｄコンバータ６８−１、６８−２はそれぞれダイオード３０−１、３０−２の順方向電圧をＡ／Ｄ変換して温度データを得る。温度データはコントロールロジック７２に供給される。コントロールロジック７２は温度データをレジスタ７８に格納する。温度データのレジスタ７８への格納はコントロールロジック７２の内部クロックに基づいて周期的に行われ、温度データは周期的に更新される。Ｉ２Ｃ Ｉ／Ｆ７６は、コントロールロジック７２に接続され、コントロールロジック７２からの制御信号に応じてクロック線ＳＣＬ、データ線ＳＤＡを介してコントローラ２２とシリアル通信規格の一例であるＩ２Ｃ方式の通信を行なう。Ｉ２Ｃ Ｉ／Ｆ７６はコントローラ２２から送信される電圧制御信号／電圧調整信号を受信して、それらの信号をコントロールロジック７２に供給する。電圧制御信号はロードスイッチ６２、ＬＤＯ６４、ＤＣ／ＤＣコンバータ６６−１、６６−２、…の出力電圧を設定するための信号であり、電圧調整信号は温度変化時等にロードスイッチ６２、ＬＤＯ６４、ＤＣ／ＤＣコンバータ６６−１、６６−２、…の出力電圧を調整するための信号である。また、Ｉ２Ｃ Ｉ／Ｆ７６はレジスタ７８に格納されている温度データをコントローラ２２からの要求に応じてコントローラ２２へ送信する。

［Ｉ２Ｃ通信］
図４、図５を参照して、コントローラ２２と電源回路２８との通信の一例を説明する。図４はコントローラ２２の動作を示すフローチャートである。Ｓ２２で、コントローラ２２は内蔵する図示しないタイマが１秒をカウントしたか否かを判定する。コントローラ２２は１秒をカウントするまでＳ２２で待機する。コントローラ２２はタイマが１秒をカウントすると、Ｓ２４で、クロック線ＳＣＬ、データ線ＳＤＡを介して電源回路２８へ「温度データ要求」を送信する。コントローラ２２は、Ｓ２６で、クロック線ＳＣＬ、データ線ＳＤＡを介して電源回路２８から送信された「温度データ」を受信して、内蔵する図示しないメモリに温度データを格納する。これにより、コントローラ２２は１秒毎にＳＳＤ２０の温度データを得ることができる。

コントローラ２２は、Ｓ２８で、温度データに基づいた制御を行なう。例えば、温度に応じて電源電圧ＬＤＯ＿ＯＵＴ、ＤＣ−ＤＣ＿ＯＵＴ１、ＤＣ−ＤＣ＿ＯＵＴ２、…の値を調整するための電圧調整信号をクロック線ＳＣＬ、データ線ＳＤＡを介して電源回路２８に送信する。温度変化が無い場合、電源電圧を調整する必要がないため、コントローラ２２は電圧調整信号を電源回路２８に送信しない。さらに、コントローラ２２は、Ｓ３０で、温度変化が許容範囲内か否かを判定する。温度変化が許容範囲内である場合は、コントローラ２２は、Ｓ２２を再度実行し、温度変化が許容範囲内でない場合は、コントローラ２２は、Ｓ３２でＳＳＤ２０の動作を停止させる等の異常処理を行ってもよい。

図５（ａ）はコントローラ２２と電源回路２８の間で温度データが通信される際の信号の例を示す。コントローラ２２はスタートコンディションを電源回路２８へ送信する。コントローラ２２は、所定時間の間、クロック線ＳＣＬがHighレベルの間にデータ線ＳＤＡをLowレベルとすることにより、スタートコンディションを電源回路２８へ送信する。

コントローラ２２はクロック線ＳＣＬを介してクロックを送信し、クロックに同期して、信号線ＳＤＡを介してスレーブアドレス（ここでは電源回路２８のアドレス）とリード要求を電源回路２８に送信する。これにより、この後、コントローラ２２と、スレーブアドレスで指定された電源回路２８とが１対１で通信を行なう。

電源回路２８はリード要求を受信すると、信号線ＳＤＡを介してアクノリッジ（Ａｃｋ）をコントローラ２２へ送信する。その後、電源回路２８はレジスタ７８から温度データを読み出し、温度データを信号線ＳＤＡを介してコントローラ２２へ送信する。

コントローラ２２は温度データを受信すると、信号線ＳＤＡを介してアクノリッジ（Ａｃｋ）を電源回路２８へ送信する。その後、コントローラ２２はストップコンディションを電源回路２８へ送信する。コントローラ２２は、データ線ＳＤＡをLowレベルとし、クロックを停止してから、所定時間の間、クロック線ＳＣＬをHighレベルとしデータ線ＳＤＡをHighレベルとすることにより、ストップコンディションを電源回路２８へ送信する。

図５（ｂ）はコントローラ２２から電源回路２８へ電圧制御信号／電圧調整信号が通信される際の信号の例を示す。コントローラ２２はスタートコンディションを電源回路２８へ送信する。

コントローラ２２はスレーブアドレス（ここでは電源回路２８のアドレス）とライト要求を電源回路２８に送信する。コントローラ２２は、信号線ＳＤＡを介して電源回路２８からアクノリッジ（Ａｃｋ）を受信すると、信号線ＳＤＡを介して電源回路２８へ電圧制御信号又は電圧調整信号を送信する。

コントローラ２２は、信号線ＳＤＡを介して電源回路２８からアクノリッジ（Ａｃｋ）を受信すると、ストップコンディションを電源回路２８へ送信する。

［変形例］
温度センサ素子３０はダイオードに限らず、バイポーラトランジスタを利用することもできる。図６（ａ）はＮＰＮ型トランジスタ８４を温度センサ素子とする例、図６（ｂ）はＰＮＰ型トランジスタ８６を温度センサ素子とする例を示す。図６（ａ）に示すように、ＮＰＮ型トランジスタ８４のベースとコレクタが互いに接続され、さらにＤＰ端子に接続され、ＮＰＮ型トランジスタ８４のエミッタがＤＮ端子に接続される。図６（ｂ）に示すように、ＰＮＰ型トランジスタ８６のコレクタが接地され、エミッタがＤＰ端子に接続され、ＰＮＰ型トランジスタ８４のベースがＤＮ端子に接続される。トランジスタ８４、８６へのバイアス回路も電源回路２８が内蔵してもよいし、電源回路２８外に個別に設けてもよい。

このような構成のトランジスタ８４、８６をＡ／Ｄコンバータ６８に接続しても、Ａ／Ｄコンバータ６８は温度に応じた電圧を検出することができる。

実施形態では、コントローラ２２が温度データに基づき電源電圧の値を調整するための電圧調整信号を電源回路２８へ送信するが、電源回路２８内のコントロールロジック７２が温度変化を判断して、コントローラ２２からの指示によらず、電源回路２８単体で電源電圧の値を調整してもよい。

［効果］
実施形態によれば、温度センサ素子３０をＩＣ化されている電源回路２８に対して外付けし、電源回路２８が備えるＩ２Ｃ Ｉ／Ｆ７６を介して温度データをコントローラ２２へ送信することにより、実装面積と製造コストの低減化が図られる。例えば、電源回路２８とは別に温度センサＩＣを設け、電源回路２８と温度センサＩＣとをコントローラ２２に接続する場合を考える。例えば、温度センサＩＣのサイズは１ｍｍ四方であることが予想されるが、温度センサ素子単体のサイズは０．５ｍｍ四方以下にすることもできる。このため、温度センサＩＣは設置できない場所にも温度センサ素子を設置することができ、温度センサ素子３０の実装の自由度が上がり、部品実装面積を低減することができる。例えば、フラッシュメモリ２４−１、２４−２と基板の端部との間の狭い隙間又はフラッシュメモリ２４−１、２４−２との間の狭い隙間に温度センサ素子を設置することができる。

また、電源回路２８自体も発熱するので、電源回路２８が温度センサ素子３０を内蔵すると、温度センサ素子３０は電源回路２８の温度も測定していまい、フラッシュメモリ２４の温度を正しく測定できない。しかし、実施形態のように、温度センサ素子３０を電源回路２８に外付けし、フラッシュメモリ２４の近傍に配置すれば、フラッシュメモリ２４の温度を正確に測定することができる。

さらに、実施形態によれば、電源回路２８のＩ２Ｃ Ｉ／Ｆ７６を介して温度データがコントローラ２２に送信され、電圧制御信号がコントローラ２２から電源回路２８に送信される。そのため、従来例のように、コントローラ２２から電源回路２８と温度センサＩＣそれぞれへのシリアル通信のための信号線を設ける必要がないので、コントローラ２２のサイズが大きくなることを防止するとともに、基板の設計が容易になる。

上述の説明は温度センサについて行ったが、他のセンサについても、電源回路とともに同じシリアル通信規格のインタフェースによりコントローラに接続されるものであれば、本発明は同様に適用可能である。例えば、このようなセンサとしては、湿度センサ、加速度センサ、気圧センサ等がある。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１０…ホスト１００…ＳＳＤ、２２…コントローラ、２４−１，２４−２…フラッシュメモリ、２８…電源回路、３０…温度センサ素子、５２…基板。

Claims (15)

1. 基板と、
   前記基板に設けられ、不揮発性半導体メモリを具備する第１集積回路と、
   前記基板に設けられ、前記不揮発性半導体メモリを制御するコントローラを具備する第２集積回路と、
   前記基板に設けられ、外部から第１電源電圧が供給され、前記第１電源電圧とは異なる値の第２電源電圧を生成し、前記第２集積回路とシリアル通信規格に基づき接続される、第３集積回路と、
   前記基板に設けられ、前記第３集積回路に接続される温度センサ素子と、
   を具備するメモリシステム。
2. 前記第３集積回路は、
   前記不揮発性半導体メモリ及び前記コントローラのための電源電圧を生成する電源回路と、
   前記温度センサ素子を利用して測定された温度データを格納するレジスタと、
   前記レジスタに格納された前記温度データを前記第２集積回路に送信する通信回路と、
   を具備する請求項１記載のメモリシステム。
3. 前記第３集積回路は、
   前記温度センサ素子から出力されたアナログの温度信号を前記温度データに変換するＡ／Ｄコンバータをさらに具備し、
   前記温度センサ素子はキャパシタを並列に介して前記Ａ／Ｄコンバータに接続される請求項２記載のメモリシステム。
4. 前記第３集積回路は、
   前記第２集積回路から送信された制御信号を前記通信回路により受信し、
   受信した前記制御信号に応じて前記電源回路を制御し、
   前記第２集積回路から送信された要求信号を前記通信回路により受信し、
   受信した前記要求信号に応答して前記レジスタに格納されている前記温度データを前記通信回路により前記第２集積回路に送信する請求項２記載のメモリシステム。
5. 前記電源回路は、
   前記外部から供給される前記第１電源電圧の後段回路への供給オン／オフを切り替えるロードスイッチと、
   前記第１電源電圧を第１内部電源電圧に変換するリニアレギュレータと、
   前記第１内部電源電圧を第２内部電源電圧に変換するＤＣ／ＤＣコンバータと、
   を具備し、
   前記第２電源電圧は前記第１内部電源電圧と前記第２内部電源電圧を含む請求項２記載のメモリシステム。
6. 前記温度センサ素子は、前記基板に設けられた配線に複数設けられた複数のパッドのうち何れか１のパッドに実装される請求項１記載のメモリシステム。
7. 前記温度センサ素子は、ダイオード又はバイポーラトランジスタを具備する請求項１記載のメモリシステム。
8. 前記シリアル通信規格は少なくともクロック信号を伝送する第１配線とデータ信号を伝送する第２配線とを具備する請求項１記載のメモリシステム。
9. 温度センサ素子が外付けされる端子を有し、集積化された電源制御回路であって、
   第１の値の外部電源電圧を第２の値の内部電源電圧に変換する電源回路と、
   前記温度センサ素子から供給されたアナログの温度信号をデジタルの温度データに変換するＡ／Ｄコンバータと、
   シリアル通信規格に基づいて外部から供給される前記電源回路への制御信号を受信し、前記温度データを前記外部へ送信する通信回路と、
   を具備する、電源制御回路。
10. 前記電源回路は、
    前記外部電源電圧の後段回路への供給オン／オフを切り替えるロードスイッチと、
    前記内部電源電圧を第１内部電源電圧に変換するリニアレギュレータと、
    前記第１内部電源電圧を第２内部電源電圧に変換するＤＣ／ＤＣコンバータと、
    を具備し、
    前記内部電源電圧は前記第１内部電源電圧と前記第２内部電源電圧を含む請求項９記載の電源制御回路。
11. 前記温度センサ素子はキャパシタを並列に介して前記Ａ／Ｄコンバータに接続される請求項１０記載の電源制御回路。
12. 前記Ａ／Ｄコンバータにより得られた前記温度データを格納するレジスタをさらに具備する請求項１０記載の電源制御回路。
13. 前記温度センサ素子は、ダイオード又はバイポーラトランジスタを具備する請求項９記載の電源制御回路。
14. 前記シリアル通信規格は少なくともクロック信号を伝送する第１配線とデータ信号を伝送する第２配線とを具備する請求項９記載の電源制御回路。
15. 基板と、
    前記基板に設けられ、不揮発性半導体メモリを具備する第１集積回路と、
    前記基板に設けられ、前記不揮発性半導体メモリを制御するコントローラを具備する第２集積回路と、
    前記基板に設けられ、外部から第１電源電圧が供給され、前記第１電源電圧とは異なる値の第２電源電圧を生成し、前記第２集積回路とシリアル通信規格に基づき接続される、第３集積回路と、
    前記基板に設けられ、前記第３集積回路に接続される温度センサ素子と、
    を具備するメモリシステムにおける制御方法であって、
    前記第２集積回路は前記第３集積回路に温度データの送信を前記シリアル通信規格に基づき要求し、
    前記第３集積回路は前記第２集積回路に前記温度センサ素子がセンスした温度データを前記シリアル通信規格に基づき送信し、
    前記第２集積回路は前記第３集積回路から送信された前記温度データに基づいて前記第３集積回路が生成する前記第２電源電圧の値を調整するための電圧調整信号を前記シリアル通信規格に基づき前記第３集積回路へ送信する制御方法。

Images