JP2019164442A - Computer system and application start-up method - Google Patents

Computer system and application start-up method Download PDF

Info

Publication number
JP2019164442A
JP2019164442A JP2018050846A JP2018050846A JP2019164442A JP 2019164442 A JP2019164442 A JP 2019164442A JP 2018050846 A JP2018050846 A JP 2018050846A JP 2018050846 A JP2018050846 A JP 2018050846A JP 2019164442 A JP2019164442 A JP 2019164442A
Authority
JP
Japan
Prior art keywords
cpu
card
storage device
transfer destination
destination address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018050846A
Other languages
Japanese (ja)
Inventor
憲之 小川
Noriyuki Ogawa
憲之 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2018050846A priority Critical patent/JP2019164442A/en
Publication of JP2019164442A publication Critical patent/JP2019164442A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

To provide a computer system and an application start-up method which can reduce a start-up time.SOLUTION: The computer system of an embodiment has a host CPU and one or more CPU cards. When staring up an application on the CPU cards, the host CPU notifies a CPU card to be started up of a transfer destination address in a storage device of the CPU card and transfers an application program to the transfer destination address. Each of the CPU cards comprises a boot SSD and a storage device for storing an application program. The CPU card reads the application program from the transfer destination address in the storage device to execute the application program when being notified of the transfer destination address in a state where an OS (Operating System) stored in the boot memory has been started up.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、コンピュータシステムおよびアプリケーション起動方法に関する。   Embodiments described herein relate generally to a computer system and an application activation method.

従来、組み込みシステムに対し、コンピュータの電源を切る直前の状態を保存して、次に電源を入れたときに電源を切る直前の状態から作業を再開することができる、サスペンドレジューム機能を確実に行う装置の技術が開示されている。また、Ｉ／Ｏ基板制御用のベースアドレス・レジスタのアドレス設定が容易な装置の技術が開示されている。   Conventionally, the suspend / resume function that can save the state immediately before turning off the computer and resume the work from the state immediately before turning off the power the next time is turned on for the embedded system. Device technology is disclosed. Also disclosed is a technology of a device that makes it easy to set an address of a base address register for controlling an I / O board.

また、半導体技術の進歩等により、ピーシーアイエクスプレス（PCI Express）等に代表されるインターフェースの回線容量は徐々に増加しており、単位時間あたりのデータ転送量は、より大きくすることができるようになっている。   In addition, due to advances in semiconductor technology, the line capacity of interfaces such as PC Express is gradually increasing, so that the amount of data transferred per unit time can be increased. It has become.

しかしながら、例えば、高い描画性能が要求される産業用の地図画像生成装置においてはサスペンドレジューム機能等の技術は転用されていない。このため、起動時には、実行ファイルおよび、実行ファイルで用いる地図データを、地図画像生成装置の備えるＣＰＵ（Central Processing Unit）等のハードウェアプロセッサへ転送する必要がある。しかしながら、地図データを構成するファイルサイズが約数〜数十［ＧＢ］と大きく、この地図データを構成するファイルの転送時間のために、一定の起動時間を要することから、起動時間を短縮することが望まれていた。   However, for example, a technology such as a suspend / resume function is not diverted in an industrial map image generation apparatus that requires high drawing performance. For this reason, at the time of activation, it is necessary to transfer the execution file and the map data used in the execution file to a hardware processor such as a CPU (Central Processing Unit) provided in the map image generation device. However, since the file size constituting the map data is as large as about several to several tens [GB] and a certain activation time is required for the transfer time of the file constituting the map data, the activation time is shortened. Was desired.

特開２０１１−８６８８号公報JP 2011-8688 A 特開平８−２４１２６５号公報JP-A-8-241265

本発明が解決しようとする課題は、起動時間を短縮することができるコンピュータシステムおよびアプリケーション起動方法を提供することである。   The problem to be solved by the present invention is to provide a computer system and an application activation method that can shorten the activation time.

実施形態のコンピュータシステムは、ホストＣＰＵと、一以上のＣＰＵカードとを持つ。ホストＣＰＵは、前記ＣＰＵカード上にてアプリケーションを起動させる場合、前記起動させるＣＰＵカードの記憶装置における転送先アドレスを前記ＣＰＵカードに通知すると共に、前記転送先アドレスにアプリケーションプログラムを転送する。ＣＰＵカードのそれぞれは、ブート用ＳＳＤと、アプリケーションプログラムを記憶する記憶装置とを備え、前記ＣＰＵカードは、前記ブート用ＳＳＤに格納されたＯＳ（Operating System）を起動した状態で前記転送先アドレスが通知されると、前記記憶装置の転送先アドレスから前記アプリケーションプログラムを読み出して実行する。   The computer system of the embodiment has a host CPU and one or more CPU cards. When starting an application on the CPU card, the host CPU notifies the CPU card of the transfer destination address in the storage device of the CPU card to be started and transfers the application program to the transfer destination address. Each of the CPU cards includes a boot SSD and a storage device that stores an application program, and the CPU card has the transfer destination address in a state where an OS (Operating System) stored in the boot SSD is activated. When notified, the application program is read from the transfer destination address of the storage device and executed.

実施形態のコンピュータシステム１を示す構成図。The block diagram which shows the computer system 1 of embodiment. ＶＰＸシャーシにＣＰＵカード２００が格納される様子を示す図である。It is a figure which shows a mode that the CPU card 200 is stored in a VPX chassis. ＣＰＵカード２００のカードアドレス設定の一例を示す表。The table | surface which shows an example of the card address setting of the CPU card. ＣＰＵカード２００のカードアドレス設定の他の一例を示す表。The table | surface which shows another example of the card address setting of CPU card 200. FIG. ＣＰＵカード２００が起動される処理の流れの一例を示すフローチャート。The flowchart which shows an example of the flow of the process by which CPU card | curd 200 is started. ホストＣＰＵ１００が各ＣＰＵカード２００のアドレスを設定する処理の流れの一例を示すフローチャート。5 is a flowchart showing an example of a flow of processing in which the host CPU 100 sets an address of each CPU card 200.

以下、実施形態のコンピュータシステムおよびアプリケーション起動方法を、図面を参照して説明する。   Hereinafter, a computer system and an application activation method of an embodiment will be described with reference to the drawings.

図１は、本実施形態のコンピュータシステム１の機能を示す図である。図１のコンピュータシステム１は、例えば、ホストＣＰＵ１００と、ＣＰＵカード２００−１およびＣＰＵカード２００−２と、データバス３００とを備える。なお、図１ではＣＰＵカードを二つ備える構成を例示したが、コンピュータシステム１は、一以上の如何なる数のＣＰＵカードを備えてもよい。以下の説明において、いずれのＣＰＵカード２００であるか区別しないときは、単にＣＰＵカード２００と表記して説明する。   FIG. 1 is a diagram illustrating functions of the computer system 1 according to the present embodiment. The computer system 1 of FIG. 1 includes, for example, a host CPU 100, a CPU card 200-1, a CPU card 200-2, and a data bus 300. Although FIG. 1 illustrates a configuration including two CPU cards, the computer system 1 may include any number of one or more CPU cards. In the following description, when the CPU card 200 is not distinguished, the CPU card 200 will be simply described.

ホストＣＰＵ１００は、コンピュータシステム１の処理を制御する。ホストＣＰＵ１００は、例えば、ＳＳＤ１３０を備える。ホストＣＰＵ１００は、コンピュータシステム１の全てのＣＰＵカード２００、または一部のＣＰＵカード２００を起動すべきか否かを判定する。また、ホストＣＰＵ１００は、データバス３００を介して、各ＣＰＵカード２００と接続する。データバス３００は、例えば、ＶＰＸバスである。ＳＳＤ１３０は、コンピュータシステム１内で使用するアプリケーションプログラムやデータを一元管理する。ＳＳＤ１３０は、例えば、フラッシュメモリや、ＲＡＭ（Random Access Memory）ディスクなどのＳＳＤ（Solid State Drive）である。   The host CPU 100 controls processing of the computer system 1. The host CPU 100 includes an SSD 130, for example. The host CPU 100 determines whether or not all the CPU cards 200 or some of the CPU cards 200 of the computer system 1 should be activated. The host CPU 100 is connected to each CPU card 200 via the data bus 300. The data bus 300 is, for example, a VPX bus. The SSD 130 centrally manages application programs and data used in the computer system 1. The SSD 130 is an SSD (Solid State Drive) such as a flash memory or a RAM (Random Access Memory) disk.

ＣＰＵカード２００−１は、例えば、ＣＰＵ２１０−１−１、およびＣＰＵ２１０−１−２と、転送部２２０−１と、ＳＳＤ２３０−１と、データバス２４０−１と、外部記憶装置２５０−１とを備える。なお、図１ではＣＰＵを二つ備える構成を例示したが、ＣＰＵカード２００−１は、一以上の如何なる数のＣＰＵを備えてもよい。以下の説明において、いずれのＣＰＵであるか区別しないときは、単にＣＰＵ２１０と表記して説明することがある。同様に、ハイフン以下の符号は、いずれのＣＰＵカード２００に対応したものであるかを示している。以下の説明において、いずれのＣＰＵカード２００に対応したものであるか区別しないときは、ハイフンおよび続く符号を省略して説明することがある。   The CPU card 200-1 includes, for example, a CPU 210-1-1 and a CPU 210-1-2, a transfer unit 220-1, an SSD 230-1, a data bus 240-1, and an external storage device 250-1. Prepare. 1 illustrates the configuration including two CPUs, the CPU card 200-1 may include any number of CPUs of one or more. In the following description, when it is not distinguished which CPU is, it may be simply described as CPU 210. Similarly, symbols below the hyphen indicate to which CPU card 200 the card corresponds. In the following description, when it is not distinguished which CPU card 200 corresponds to, the hyphen and the following symbol may be omitted for explanation.

ＣＰＵカード２００は、電源投入後、ＳＳＤ２３０に格納されたＯＳ（Operating System）を起動する。ＳＳＤ２３０は、ＳＳＤ１３０と同様に、例えば、フラッシュメモリや、ＲＡＭディスクなどのＳＳＤである。外部記憶装置２５０は、ＳＳＤ２３０の記憶するブートプログラムとは異なる、本体装置で実行するプログラムを記憶する。外部記憶装置２５０の記憶するプログラムとは、例えば、本体装置が地図画像生成装置である場合、地図画像生成プログラムである。外部記憶装置は、例えば、ページング方式に対応する大容量メモリを備える。ＳＳＤ２３０は、「ブート用ＳＳＤ」の一例である。   The CPU card 200 activates an OS (Operating System) stored in the SSD 230 after power-on. Similar to the SSD 130, the SSD 230 is an SSD such as a flash memory or a RAM disk. The external storage device 250 stores a program to be executed by the main device, which is different from the boot program stored in the SSD 230. The program stored in the external storage device 250 is, for example, a map image generation program when the main device is a map image generation device. The external storage device includes, for example, a large-capacity memory corresponding to the paging method. The SSD 230 is an example of a “boot SSD”.

ＣＰＵ２１０は、ホストＣＰＵ１００から起動信号を受信すると、外部記憶装置２５０からプログラムデータを読み出して、実行ファイルに変更する。実行ファイルは、例えば、本体装置が地図画像生成装置である場合、地図画像生成プログラムや地図データを備える。ＣＰＵ２１０は、転送部２２０より自カード番号を読み出した後、実行ファイルにより、アプリケーションプログラムを起動する。   When the CPU 210 receives the activation signal from the host CPU 100, the CPU 210 reads the program data from the external storage device 250 and changes it to an execution file. For example, when the main device is a map image generation device, the execution file includes a map image generation program and map data. CPU210 reads an own card number from the transfer part 220, Then, an application program is started with an execution file.

ホストＣＰＵ１００は、各ＣＰＵカード２００のそれぞれを認識し、各ＣＰＵカード２００の外部記憶装置２５０のプログラムデータを転送する。ホストＣＰＵ１００は、ＣＰＵカード２００の転送部２００へカード番号を設定する。これによって、ホストＣＰＵ１００は、起動時に大容量データの読み込みを要する場合に、各ＣＰＵカード２００にデータバス３００を用いて高速で転送することで、プログラムの起動時間を短縮することができる。   The host CPU 100 recognizes each CPU card 200 and transfers the program data of the external storage device 250 of each CPU card 200. The host CPU 100 sets a card number in the transfer unit 200 of the CPU card 200. As a result, when the host CPU 100 needs to read a large amount of data at the time of activation, the host CPU 100 can reduce the activation time of the program by transferring the data to each CPU card 200 at a high speed.

実施形態のコンピュータシステム１は、例えばＶＰＸシャーシを基本として構成される。図２は、ＶＰＸシャーシにホストＣＰＵ１００およびＣＰＵカード２００が格納される様子を示す図である。図２に示すように、ＣＰＵカード２００は、ＶＰＸシャーシにおけるスロットに収容される。また、図２に示すように、ＣＰＵカード２００は、同一のＶＰＸバックプレーンに属しており、ANSI/VITA 46.0-2007 ＶＰＸで定義されたGeo Graphical Addressによるスロット位置情報を取得し、自身の設定情報として使用する。なお、以下ではホストＣＰＵ１００が認識するＣＰＵカード２００のスロット位置情報を元に仮想的に割り当てた番号を「カード番号」と称する。   The computer system 1 of the embodiment is configured based on, for example, a VPX chassis. FIG. 2 is a diagram illustrating how the host CPU 100 and the CPU card 200 are stored in the VPX chassis. As shown in FIG. 2, the CPU card 200 is accommodated in a slot in the VPX chassis. Further, as shown in FIG. 2, the CPU card 200 belongs to the same VPX backplane, acquires slot position information by Geo Graphical Address defined by ANSI / VITA 46.0-2007 VPX, and sets its own setting information. Use as Hereinafter, a number virtually assigned based on slot position information of the CPU card 200 recognized by the host CPU 100 is referred to as a “card number”.

以下、図３および図４を用いて、カード番号をＣＰＵカード２００の設定情報として定める規則を説明する。図３は、ＣＰＵカード２００の探索結果の一例を示す図である。図３は、同一のＶＰＸバックプレーンに３つのＣＰＵカードが割り当てられていることを示す。カード番号は、例えば、１から３１までの数字を昇順で割り当てるものとし、図３のカード番号「０」は、カードが無い状態、またはカードが認識されていない状態を示す。ホストＣＰＵ１００は、ＣＰＵカード２００を探索して、探索結果が得られたＣＰＵカード２００から、スロット番号を読み出す。   Hereinafter, the rules for determining the card number as the setting information of the CPU card 200 will be described with reference to FIGS. 3 and 4. FIG. 3 is a diagram illustrating an example of a search result of the CPU card 200. FIG. 3 shows that three CPU cards are assigned to the same VPX backplane. As the card number, for example, numbers from 1 to 31 are assigned in ascending order, and the card number “0” in FIG. 3 indicates a state where no card is present or a state where no card is recognized. The host CPU 100 searches the CPU card 200 and reads the slot number from the CPU card 200 from which the search result is obtained.

図４は、ＣＰＵカード２００のカード番号割り当て結果を示す図である。図４は、例えばスロット番号１のホストＣＰＵ１００に、カード番号「１」が割り当てられ、スロット番号３のＣＰＵカード２００−１に、カード番号「２」が割り当てられ、スロット番号７のＣＰＵカード２００−２に、カード番号「３」が割り当てられたことを示す。ホストＣＰＵ１００は、例えば、カード番号に基づいて、ＣＰＵカード２００の動作ステータスを読み込むことでアプリケーション起動機能を制御する。   FIG. 4 is a diagram showing a card number assignment result of the CPU card 200. In FIG. 4, for example, the card number “1” is assigned to the host CPU 100 of the slot number 1, the card number “2” is assigned to the CPU card 200-1 of the slot number 3, and the CPU card 200-of the slot number 7. 2 indicates that the card number “3” is assigned. The host CPU 100 controls the application activation function by, for example, reading the operation status of the CPU card 200 based on the card number.

ホストＣＰＵ１００は、例えば、全てのＣＰＵカード２００に対して、ＶＰＸバス経由で動作ステータスを取得する。ホストＣＰＵ１００は、ＣＰＵカード２００が外部記憶装置２５０にアクセスしていない事を確認した場合、ＳＳＤ１３０の記憶するプログラムデータファイルを、該当するＣＰＵカード２００の外部記憶装置２５０へ転送させる。なお、ホストＣＰＵ１００は、ＣＰＵカード２００の転送部２２０に、専用のアドレスである、ＶＰＸアドレスを付与する。   For example, the host CPU 100 acquires the operation status for all the CPU cards 200 via the VPX bus. When the host CPU 100 confirms that the CPU card 200 is not accessing the external storage device 250, the host CPU 100 transfers the program data file stored in the SSD 130 to the external storage device 250 of the corresponding CPU card 200. The host CPU 100 assigns a VPX address, which is a dedicated address, to the transfer unit 220 of the CPU card 200.

ホストＣＰＵ１００は、ＶＰＸアドレスを用いることで、ＣＰＵカード２００内のデータバス２４０を意識することなく、ＣＰＵカード２００の外部記憶装置２５０へのデータ転送を行う。ホストＣＰＵ１００は、ＣＰＵカード２００にカード番号を設定した後、起動指令を送信する。これによって、ホストＣＰＵ１００は、ＣＰＵカード２００のスロット位置に変更があっても、カード番号に基づいてデータファイルを読み込むことができ、アプリケーション起動機能を実現することができる。   The host CPU 100 uses the VPX address to transfer data to the external storage device 250 of the CPU card 200 without being aware of the data bus 240 in the CPU card 200. The host CPU 100 transmits a start command after setting a card number in the CPU card 200. Thus, even if the slot position of the CPU card 200 is changed, the host CPU 100 can read the data file based on the card number, and can realize an application activation function.

図５は、ＣＰＵカード２００が起動される処理の流れの一例を示すフローチャートである。本フローチャートの処理は、例えば、コンピュータシステム１に電源オンされたときに開始される。   FIG. 5 is a flowchart illustrating an example of a process flow in which the CPU card 200 is activated. The process of this flowchart is started when the computer system 1 is powered on, for example.

まず、ＣＰＵカード２００は、ＳＳＤ２３０から、ＢＩＯＳおよびＯＳをロードする（ステップＳ１００）。次に、ＣＰＵカード２００は、ホストＣＰＵ１００から起動指令を受けたか否かを判定する（ステップＳ１０２）。起動指令を受けたと判定されなかった場合、一定時間経過後に再度ステップＳ１０２を行う。起動指令を受けたと判定された場合、ＣＰＵカード２００は、転送先のＶＰＸアドレスを取得する（ステップＳ１０４）。次に、ＣＰＵカード２００は、転送されたプログラムデータファイルを実行ファイル化する（ステップＳ１０６）。次に、ＣＰＵカード２００は、転送部２２０より自らのカード番号を取得する（ステップＳ１０８）。次に、ＣＰＵカード２００は転送された実行ファイルにより処理を開始する（ステップＳ１１０）。以上、本フローチャートの処理を終了する。   First, the CPU card 200 loads the BIOS and OS from the SSD 230 (step S100). Next, the CPU card 200 determines whether an activation command is received from the host CPU 100 (step S102). If it is not determined that the activation command has been received, step S102 is performed again after a predetermined time has elapsed. If it is determined that the activation command has been received, the CPU card 200 acquires the VPX address of the transfer destination (step S104). Next, the CPU card 200 converts the transferred program data file into an execution file (step S106). Next, the CPU card 200 acquires its own card number from the transfer unit 220 (step S108). Next, the CPU card 200 starts processing with the transferred execution file (step S110). This is the end of the processing in this flowchart.

図６は、ホストＣＰＵ１００が各ＣＰＵカード２００のアドレスを設定する処理の流れの一例を示すフローチャートである。   FIG. 6 is a flowchart illustrating an example of a process flow in which the host CPU 100 sets the address of each CPU card 200.

まず、ホストＣＰＵ１００は、ホストＣＰＵ１００と同一バックプレーン内のすべてのＣＰＵカード２００の転送部２００に設定されたカード種別を収集する（ステップＳ２００）。次に、ホストＣＰＵ１００は、各ＣＰＵカード２００にカード番号を割り当て、カード番号とスロット番号とを関連付ける（ステップＳ２０２）。次に、ホストＣＰＵ１００は、ＣＰＵカード２００の動作ステータスを取得する（ステップＳ２０４）。次に、ホストＣＰＵ１００は、アプリケーション起動してもよい状態か否かを判定する（ステップＳ２０６）。ホストＣＰＵ１００は、アプリケーション起動してもよい状態であると判定されなかった場合、再度ステップＳ２０４の処理を行う。ホストＣＰＵ１００は、アプリケーション起動してもよい状態であると判定された場合、プログラムデータファイルを読み込む（ステップＳ２０８）。次に、ホストＣＰＵ１００は、ＣＰＵカード２００の転送部２２０にＶＰＸアドレスを割り当てる（ステップＳ２１０）。   First, the host CPU 100 collects the card types set in the transfer units 200 of all the CPU cards 200 in the same backplane as the host CPU 100 (step S200). Next, the host CPU 100 assigns a card number to each CPU card 200 and associates the card number with the slot number (step S202). Next, the host CPU 100 acquires the operation status of the CPU card 200 (step S204). Next, the host CPU 100 determines whether or not the application may be activated (step S206). If it is not determined that the application may be activated, the host CPU 100 performs the process of step S204 again. When it is determined that the application may be activated, the host CPU 100 reads the program data file (step S208). Next, the host CPU 100 assigns a VPX address to the transfer unit 220 of the CPU card 200 (step S210).

次に、ホストＣＰＵ１００は、ＣＰＵカード２００の外部記憶装置２５０をデータバス３００へ開放する（ステップＳ２１２）。次に、ホストＣＰＵ１００は、ＣＰＵカード２００へ、ＳＳＤ１３０から取得したプログラムデータファイルを転送する（ステップＳ２１４）。次に、ホストＣＰＵ１００は、ＣＰＵカード２００に、カード番号を転送する（ステップＳ２１６）。次に、ホストＣＰＵ１００は、ＣＰＵカード２００の外部記憶装置２５０のＶＰＸアドレスの割り当てを解除し、データバス３００への開放を解除する（ステップＳ２１８）。次に、ホストＣＰＵ１００は、ＣＰＵカード２００へ起動開始指令を出力する（ステップＳ２２０）。次に、ホストＣＰＵ１００は、全てのＣＰＵカード２００の処理が終了したか否かを判定する（ステップＳ２２２）。ホストＣＰＵ１００は、全てのＣＰＵカード２００の処理が終了したと判定されなかった場合、再度ステップＳ２０４の処理を行う。ホストＣＰＵ１００は、全てのＣＰＵカード２００の処理が終了したと判定された場合、本フローチャートの処理を終了する。   Next, the host CPU 100 releases the external storage device 250 of the CPU card 200 to the data bus 300 (step S212). Next, the host CPU 100 transfers the program data file acquired from the SSD 130 to the CPU card 200 (step S214). Next, the host CPU 100 transfers the card number to the CPU card 200 (step S216). Next, the host CPU 100 cancels the allocation of the VPX address of the external storage device 250 of the CPU card 200 and cancels the release to the data bus 300 (step S218). Next, the host CPU 100 outputs an activation start command to the CPU card 200 (step S220). Next, the host CPU 100 determines whether or not all the CPU cards 200 have been processed (step S222). If it is not determined that all the CPU cards 200 have been processed, the host CPU 100 performs the process of step S204 again. When it is determined that all the CPU cards 200 have been processed, the host CPU 100 ends the processing of this flowchart.

以上説明した少なくともひとつの実施形態によれば、ＣＰＵカードのそれぞれは、ブート用ＳＳＤと、アプリケーションプログラムを記憶する記憶装置とを備え、ホストＣＰＵにおいて、ＣＰＵカードを起動させる場合、起動させるＣＰＵカードの記憶装置における転送先アドレスを前記ＣＰＵカードに通知すると共に、転送先アドレスにアプリケーションプログラムを転送することで、ＣＰＵカードは、ブートメモリに格納されたブートプログラムを起動した状態で転送先アドレスが通知されると、記憶装置の転送先アドレスからアプリケーションプログラムを読み出して実行することにより、起動時に読み込む必要のある大容量のデータの読み込み時間を短縮することができる。   According to at least one embodiment described above, each of the CPU cards includes a boot SSD and a storage device that stores an application program. When the CPU card is activated in the host CPU, the CPU card is activated. By notifying the CPU card of the transfer destination address in the storage device and transferring the application program to the transfer destination address, the CPU card is notified of the transfer destination address in a state where the boot program stored in the boot memory is activated. Then, by reading and executing the application program from the transfer destination address of the storage device, it is possible to shorten the time for reading a large amount of data that needs to be read at startup.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.

１…コンピュータシステム、１００…ホストＣＰＵ、１３０…ＳＳＤ、２００…ＣＰＵカード、２１０…ＣＰＵ、２２０…転送部、２３０…ＳＳＤ、２５０…外部記憶装置   DESCRIPTION OF SYMBOLS 1 ... Computer system, 100 ... Host CPU, 130 ... SSD, 200 ... CPU card, 210 ... CPU, 220 ... Transfer part, 230 ... SSD, 250 ... External storage device

Claims (2)

ホストＣＰＵと、
一以上のＣＰＵカードと、を備えるコンピュータシステムであって、
前記一以上のＣＰＵカードのそれぞれは、ブート用ＳＳＤと、アプリケーションプログラムを記憶する記憶装置とを備え、
前記ホストＣＰＵは、前記ＣＰＵカード上にてアプリケーションを起動させる場合、前記起動させるＣＰＵカードの記憶装置における転送先アドレスを前記ＣＰＵカードに通知すると共に、前記転送先アドレスにアプリケーションプログラムを転送し、
前記ＣＰＵカードは、前記ブート用ＳＳＤに格納されたＯＳ（Operating System）を起動した状態で前記転送先アドレスが通知されると、前記記憶装置の転送先アドレスから前記アプリケーションプログラムを読み出して実行する、
コンピュータシステム。 A host CPU;
A computer system comprising one or more CPU cards,
Each of the one or more CPU cards includes a boot SSD and a storage device that stores an application program,
When starting the application on the CPU card, the host CPU notifies the CPU card of the transfer destination address in the storage device of the CPU card to be started, and transfers the application program to the transfer destination address.
When the CPU card is notified of the transfer destination address while an OS (Operating System) stored in the boot SSD is activated, the CPU card reads and executes the application program from the transfer destination address of the storage device.
Computer system. ホストＣＰＵと、一以上のＣＰＵカードと、を備え、前記一以上のＣＰＵカードのそれぞれは、ブート用ＳＳＤと、アプリケーションプログラムを記憶する記憶装置とを備えるコンピュータシステムにおいて実行されるアプリケーション起動方法であって、
前記ホストＣＰＵが、前記ＣＰＵカード上にてアプリケーションを起動させる場合、前記起動させるＣＰＵカードの記憶装置における転送先アドレスを前記ＣＰＵカードに通知すると共に、前記転送先アドレスにアプリケーションプログラムを転送し、
前記ＣＰＵカードが、前記ブート用ＳＳＤに格納されたＯＳ（Operating System）を起動した状態で前記転送先アドレスが通知されると、前記記憶装置の転送先アドレスから前記アプリケーションプログラムを読み出して実行する、
アプリケーション起動方法。 A host CPU and one or more CPU cards, each of the one or more CPU cards being an application startup method executed in a computer system including a boot SSD and a storage device storing an application program. And
When the host CPU activates an application on the CPU card, it notifies the CPU card of the transfer destination address in the storage device of the CPU card to be activated, and transfers the application program to the transfer destination address.
When the CPU card is notified of the transfer destination address while the OS (Operating System) stored in the boot SSD is activated, the application program is read from the transfer destination address of the storage device and executed.
Application launch method.
JP2018050846A 2018-03-19 2018-03-19 Computer system and application start-up method Pending JP2019164442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018050846A JP2019164442A (en) 2018-03-19 2018-03-19 Computer system and application start-up method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050846A JP2019164442A (en) 2018-03-19 2018-03-19 Computer system and application start-up method

Publications (1)

Publication Number Publication Date
JP2019164442A true JP2019164442A (en) 2019-09-26

Family

ID=68064389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050846A Pending JP2019164442A (en) 2018-03-19 2018-03-19 Computer system and application start-up method

Country Status (1)

Country Link
JP (1) JP2019164442A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012108853A (en) * 2010-11-19 2012-06-07 Toshiba Corp System, device and method for starting digital signal processor
JP2014021540A (en) * 2012-07-12 2014-02-03 Toshiba Corp Digital signal processing system, digital signal processing system booting device and booting method of digital signal processing system
JP2017134475A (en) * 2016-01-25 2017-08-03 株式会社東芝 Computer system, and initial installation method of software

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012108853A (en) * 2010-11-19 2012-06-07 Toshiba Corp System, device and method for starting digital signal processor
JP2014021540A (en) * 2012-07-12 2014-02-03 Toshiba Corp Digital signal processing system, digital signal processing system booting device and booting method of digital signal processing system
JP2017134475A (en) * 2016-01-25 2017-08-03 株式会社東芝 Computer system, and initial installation method of software

Similar Documents

Publication Publication Date Title
JP5119686B2 (en) Information processing apparatus and setting method
US9240924B2 (en) Out-of band replicating bios setting data across computers
US9910664B2 (en) System and method of online firmware update for baseboard management controller (BMC) devices
EP2798491B1 (en) Method and device for managing hardware errors in a multi-core environment
US20180322016A1 (en) System and method to capture stored data following system crash
JP6399916B2 (en) Information processing apparatus and control method thereof
WO2020177577A1 (en) Method and apparatus for controller to load multi-core firmware, and computer device
KR101846612B1 (en) Load boot data
JP5778296B2 (en) Virtual computer system, virtualization mechanism, and data management method
US10025670B2 (en) Information processing apparatus, memory dump method, and storage medium
JP6165964B2 (en) calculator
US10268592B2 (en) System, method and computer-readable medium for dynamically mapping a non-volatile memory store
CN111857840A (en) BIOS starting method and device
KR20140147017A (en) System and method for recovering from an unexpected shutdown in a write-back caching environment
US10467020B2 (en) Memory device, and information-processing device
TWI464583B (en) Method of obtaining command for triggering function
CN113656076A (en) BIOS starting method and device based on hardware multiplexing channel
KR102116096B1 (en) Multisystem, and method of booting the same
JP2019164442A (en) Computer system and application start-up method
CN102591691A (en) Hard disc starting method and operation system starting and loading method based on basic input/output system (BIOS)
TWI605332B (en) Method and device for advanced configuration and power interface (acpi) sleep-state support using cpu-only reset
EP2979170B1 (en) Making memory of compute and expansion blade devices available for use by an operating system
US20140122854A1 (en) Information processing apparatus and activation method therefor
WO2013136457A1 (en) Virtual computer system, information storage processing program and information storage processing method
US10061630B2 (en) Image forming apparatus that ensures operation while HDD is inoperative, and recording medium therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220419