（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る撮像装置の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、制御部４、レンズ駆動部５、および表示部６を備える。撮像光学系２は、撮像素子３の撮像面に被写体像を結像させる。撮像光学系２は、レンズ２ａ、フォーカシングレンズ２ｂ、およびレンズ２ｃから成る。フォーカシングレンズ２ｂは、撮像光学系２の焦点調節を行うためのレンズである。フォーカシングレンズ２ｂは、光軸Ｏ方向に駆動可能に構成されている。レンズ駆動部５は、不図示のアクチュエータを有する。レンズ駆動部５は、このアクチュエータにより、フォーカシングレンズ２ｂを光軸Ｏ方向に所望の量だけ駆動する。撮像素子３は、被写体像を撮像して画像信号を出力する。制御部４は、撮像素子３等の各部を制御する。制御部４は、撮像素子３により出力された画像信号に対して画像処理等を施して、不図示の記録媒体に記録する。また、制御部４は、撮像素子３により出力された画像信号による画像を表示部６に表示しする。表示部６は、例えば液晶パネル等の表示部材を有する表示装置である。
(First embodiment)
FIG. 1 is a cross-sectional view schematically showing the configuration of the imaging apparatus according to the first embodiment of the present invention. The imaging device 1 includes an imaging optical system 2, an imaging element 3, a control unit 4, a lens driving unit 5, and a display unit 6. The imaging optical system 2 forms a subject image on the imaging surface of the image sensor 3. The imaging optical system 2 includes a lens 2a, a focusing lens 2b, and a lens 2c. The focusing lens 2b is a lens for adjusting the focus of the imaging optical system 2. The focusing lens 2b is configured to be drivable in the optical axis O direction. The lens driving unit 5 has an actuator (not shown). The lens driving unit 5 drives the focusing lens 2b by a desired amount in the direction of the optical axis O by this actuator. The image sensor 3 captures a subject image and outputs an image signal. The control unit 4 controls each unit such as the image sensor 3. The control unit 4 performs image processing or the like on the image signal output from the image sensor 3 and records it on a recording medium (not shown). In addition, the control unit 4 displays an image based on the image signal output from the imaging element 3 on the display unit 6. The display unit 6 is a display device having a display member such as a liquid crystal panel.
図２（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図２（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図２（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。なお、有機光電変換膜１０の上面１０１とは、撮像面、すなわち被写体光が入射する面である。
2A is a plan view schematically showing the upper surface 101 of the organic photoelectric conversion film 10, and FIG. 2B is a cross-sectional view schematically showing a cross section of the image sensor 3. c) is a plan view schematically showing the lower surface 102 of the organic photoelectric conversion film 10. The upper surface 101 of the organic photoelectric conversion film 10 is an imaging surface, that is, a surface on which subject light is incident.
撮像素子３は、有機光電変換膜１０と半導体基板１１とを有している。有機光電変換膜１０と半導体基板１１は積層されている。
The imaging device 3 includes an organic photoelectric conversion film 10 and a semiconductor substrate 11. The organic photoelectric conversion film 10 and the semiconductor substrate 11 are laminated.
有機光電変換膜１０は、入射した光を吸収し、吸収した光の量に応じた量の電荷（電子正孔対）を生成する、有機材料により形成された光電変換膜である。有機光電変換膜１０には、画素１０３が二次元状に複数配列されている。画素１０３は、それぞれ、光電変換部１００と読出回路１２とを有する。光電変換部１００は、有機光電変換膜１０と、上面１０１に形成された透明な上部電極１０３ａと、下面１０２に形成された下部電極１０３ｂとを有する。有機光電変換膜１０は、全ての画素１０３に共通な１枚の薄膜として形成されている。上部電極１０３ａは、画素１０３ごとに分離して設けられている。下部電極１０３ｂは、画素１０３ごとに分離して設けられている。下部電極１０３ｂおよび上部電極１０３ａは、有機光電変換膜１０を挟んで互いに対向するように設けられている。
The organic photoelectric conversion film 10 is a photoelectric conversion film formed of an organic material that absorbs incident light and generates an amount of charges (electron-hole pairs) according to the amount of absorbed light. A plurality of pixels 103 are two-dimensionally arranged on the organic photoelectric conversion film 10. Each pixel 103 includes a photoelectric conversion unit 100 and a readout circuit 12. The photoelectric conversion unit 100 includes the organic photoelectric conversion film 10, a transparent upper electrode 103 a formed on the upper surface 101, and a lower electrode 103 b formed on the lower surface 102. The organic photoelectric conversion film 10 is formed as one thin film common to all the pixels 103. The upper electrode 103 a is provided separately for each pixel 103. The lower electrode 103 b is provided separately for each pixel 103. The lower electrode 103b and the upper electrode 103a are provided to face each other with the organic photoelectric conversion film 10 interposed therebetween.
有機光電変換膜１０に光が入射すると、入射光量に応じた電子正孔対が生成される。有機光電変換膜１０で生成された電子正孔対は、画素１０３がそれぞれ有する上部電極１０３ａおよび下部電極１０３ｂにより取り出される。換言すると、各々の画素１０３は、入射した光を電荷に変換する光電変換機能を有する。
When light enters the organic photoelectric conversion film 10, electron-hole pairs corresponding to the amount of incident light are generated. Electron hole pairs generated in the organic photoelectric conversion film 10 are taken out by the upper electrode 103a and the lower electrode 103b included in the pixel 103, respectively. In other words, each pixel 103 has a photoelectric conversion function for converting incident light into electric charges.
半導体基板１１には、有機光電変換膜１０で生成された電荷を読み出す読出回路１２が、画素１０３ごとに形成されている。上部電極１０３ａおよび下部電極１０３ｂは、配線１３により、半導体基板１１に形成された読出回路１２と電気的に接続されている。
On the semiconductor substrate 11, a readout circuit 12 that reads out electric charges generated by the organic photoelectric conversion film 10 is formed for each pixel 103. The upper electrode 103 a and the lower electrode 103 b are electrically connected to the readout circuit 12 formed on the semiconductor substrate 11 by the wiring 13.
図３は、画素１０３の読出回路１２の構成を示す回路図である。画素１０３は、光電変換部１００、読出回路１２、およびノイズ除去回路１４を備える。読出回路１２は、第１ソースフォロア回路１０４、第２ソースフォロア回路１０５、リセットスイッチ１１３ａ、およびリセットスイッチ１１３ｂを備える。ノイズ除去回路１４は、チョッパ安定化アンプ１１２、ローパスフィルタ１０９、および変換部１１０を備える。
FIG. 3 is a circuit diagram showing a configuration of the readout circuit 12 of the pixel 103. The pixel 103 includes a photoelectric conversion unit 100, a readout circuit 12, and a noise removal circuit 14. The readout circuit 12 includes a first source follower circuit 104, a second source follower circuit 105, a reset switch 113a, and a reset switch 113b. The noise removal circuit 14 includes a chopper stabilization amplifier 112, a low-pass filter 109, and a conversion unit 110.
上部電極１０３ａは、第１ソースフォロア回路１０４に接続されている。第１ソースフォロア回路１０４は、入力トランジスタ１０４ａおよび定電流源１０４ｂを有する。上部電極１０３ａは、有機光電変換膜１０で生成された電子正孔対のうちの正孔による信号電圧を出力する。入力トランジスタ１０４ａのゲートは、上部電極１０３ａから出力された信号電圧により印加される。これにより、第１ソースフォロア回路１０４は、有機光電変換膜１０で生成された正孔による信号を出力する。
The upper electrode 103 a is connected to the first source follower circuit 104. The first source follower circuit 104 includes an input transistor 104a and a constant current source 104b. The upper electrode 103 a outputs a signal voltage due to holes in the electron-hole pairs generated in the organic photoelectric conversion film 10. The gate of the input transistor 104a is applied by the signal voltage output from the upper electrode 103a. As a result, the first source follower circuit 104 outputs a signal based on holes generated in the organic photoelectric conversion film 10.
下部電極１０３ｂは、第２ソースフォロア回路１０５に接続されている。第２ソースフォロア回路１０５は、入力トランジスタ１０５ａおよび定電流源１０５ｂを有する。下部電極１０３ｂは、有機光電変換膜１０で生成された電子正孔対のうちの電子による信号電圧を出力する。入力トランジスタ１０５ａのゲートは、下部電極１０３ｂから出力された信号電圧により印加される。これにより、第２ソースフォロア回路１０５は、有機光電変換膜１０で生成された電子による信号を出力する。
The lower electrode 103 b is connected to the second source follower circuit 105. The second source follower circuit 105 includes an input transistor 105a and a constant current source 105b. The lower electrode 103b outputs a signal voltage due to electrons in the electron-hole pairs generated in the organic photoelectric conversion film 10. The gate of the input transistor 105a is applied by the signal voltage output from the lower electrode 103b. As a result, the second source follower circuit 105 outputs a signal based on electrons generated by the organic photoelectric conversion film 10.
上部電極１０３ａは、リセットスイッチ１１３ａに接続されている。リセットスイッチ１１３ａの他端は、例えばグラウンドに接続されている。下部電極１０３ｂには、リセットスイッチ１１３ｂが接続されている。リセットスイッチ１１３ｂの他端は、例えば所定の電源に接続されている。制御部４は、リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂをオンすることで、画素１０３をリセットする。ここで、リセットスイッチ１１３ａの他端は、グラウンドに接続されていることについて説明したが、リセットスイッチ１１３ｂの他端に接続されている電源の電源電圧より低い電圧であれば、グラウンドに限られない。
The upper electrode 103a is connected to the reset switch 113a. The other end of the reset switch 113a is connected to the ground, for example. A reset switch 113b is connected to the lower electrode 103b. The other end of the reset switch 113b is connected to a predetermined power source, for example. The control unit 4 resets the pixel 103 by turning on the reset switch 113a and the reset switch 113b. Here, it has been described that the other end of the reset switch 113a is connected to the ground. However, the voltage is not limited to the ground as long as the voltage is lower than the power supply voltage of the power supply connected to the other end of the reset switch 113b. .
以上のように構成された第１ソースフォロア回路１０４および第２ソースフォロア回路１０５は、上部電極１０３ａから取り出された正孔による信号と、下部電極１０３ｂから取り出された電子による信号と、から成る差動信号を出力する差動出力部として機能する。以下の説明では、この差動信号を、第１の画素信号と称する。
The first source follower circuit 104 and the second source follower circuit 105 configured as described above are different from each other in that a signal formed by holes extracted from the upper electrode 103a and a signal generated by electrons extracted from the lower electrode 103b are formed. It functions as a differential output unit that outputs a dynamic signal. In the following description, this differential signal is referred to as a first pixel signal.
第１の画素信号は、ノイズ除去回路１４内のチョッパ安定化アンプ１１２に入力される。チョッパ安定化アンプ１１２は、変調回路１０６、演算増幅回路１０７、復調回路１０８、および変調復調信号生成部１１１を備える。チョッパ安定化アンプ１１２は、入力された第１の画素信号を増幅した差動信号を出力する。チョッパ安定化アンプ１１２は、入力された信号を復調する際に、低周波のノイズ成分をチョッパ周波数の１次高調波（奇数次高調波）へシフトさせる。これにより、第１の画素信号は、１／ｆノイズが高周波側にシフトされる。
The first pixel signal is input to the chopper stabilization amplifier 112 in the noise removal circuit 14. The chopper stabilizing amplifier 112 includes a modulation circuit 106, an operational amplification circuit 107, a demodulation circuit 108, and a modulated demodulated signal generation unit 111. The chopper stabilization amplifier 112 outputs a differential signal obtained by amplifying the input first pixel signal. When demodulating the input signal, the chopper stabilizing amplifier 112 shifts a low-frequency noise component to the first harmonic (odd-order harmonic) of the chopper frequency. As a result, the 1 / f noise of the first pixel signal is shifted to the high frequency side.
チョッパ安定化アンプ１１２から出力された第１の画素信号は、ローパスフィルタ１０９に入力される。ローパスフィルタ１０９は、入力された第１の画素信号の高周波成分（すなわち１／ｆノイズ成分）を除去する。ローパスフィルタ１０９から出力される第１の画素信号は、変換部１１０に入力される。変換部１１０は、第１の画素信号を、デジタル信号に変換して出力する。以下の説明では、変換部１１０が出力するデジタル信号を第２の画素信号と称する。
The first pixel signal output from the chopper stabilization amplifier 112 is input to the low pass filter 109. The low-pass filter 109 removes a high frequency component (that is, 1 / f noise component) of the input first pixel signal. The first pixel signal output from the low pass filter 109 is input to the conversion unit 110. The converter 110 converts the first pixel signal into a digital signal and outputs it. In the following description, the digital signal output from the conversion unit 110 is referred to as a second pixel signal.
制御部４は、変換部１１０から出力された第２の画素信号に基づき、被写体の画像データを作成する。制御部４は、作成した画像データを、不図示の記録媒体（例えばメモリカード等）に記録する。
The control unit 4 creates image data of the subject based on the second pixel signal output from the conversion unit 110. The control unit 4 records the created image data on a recording medium (not shown) (for example, a memory card).
図４は、第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力される差動信号の例を示す図である。図４の縦軸は信号の電圧を、横軸は時刻を示す。露光開始前の時点では、リセットスイッチ１１３ａ、１１３ｂは共にオン状態にされている。このとき、第１ソースフォロア回路１０４の出力信号ＳＡは所定の基準電圧ＶＬと等しくなる。同様に、第２ソースフォロア回路１０５の出力信号ＳＢは、所定の基準電圧ＶＨと等しくなる。
FIG. 4 is a diagram illustrating an example of differential signals output from the first source follower circuit 104 and the second source follower circuit 105. The vertical axis in FIG. 4 indicates the signal voltage, and the horizontal axis indicates the time. At the time before the start of exposure, the reset switches 113a and 113b are both turned on. At this time, the output signal SA of the first source follower circuit 104 becomes equal to the predetermined reference voltage VL. Similarly, the output signal SB of the second source follower circuit 105 becomes equal to the predetermined reference voltage VH.
露光開始時刻ｔ１に、制御部４がリセットスイッチ１１３ａ、１１３ｂを共にオフ状態にする。時刻ｔ１以降、露光時間に応じて有機光電変換膜１０で生成される電荷量が増加する。そのため、第１ソースフォロア回路１０４の出力信号ＳＡは、基準電圧ＶＬから有機光電編化膜１０で生成された正孔に応じて増加する。一方、第２ソースフォロア回路１０４の出力信号ＳＢは、基準電圧ＶＨから有機光電編化膜１０で生成された電子に応じて減少する。これら２つの信号は、露光時間に応じた電圧の増減方向が逆であることを除き、同様に変化する信号である。
At the exposure start time t1, the control unit 4 turns off both the reset switches 113a and 113b. After time t1, the amount of charge generated in the organic photoelectric conversion film 10 increases according to the exposure time. Therefore, the output signal SA of the first source follower circuit 104 increases according to the holes generated in the organic photoelectric knitted film 10 from the reference voltage VL. On the other hand, the output signal SB of the second source follower circuit 104 decreases according to the electrons generated in the organic photoelectric knitted film 10 from the reference voltage VH. These two signals are signals that change in the same manner except that the voltage increase / decrease direction according to the exposure time is reversed.
図５は、チョッパ安定化アンプ１１２の構成を示す回路図である。チョッパ安定化アンプ１１２は、入力端子ＩＮＰ、入力端子ＩＮＭ、変調回路１０６、演算増幅回路１０７、復調回路１０８、変調復調信号生成部１１１、負荷容量ＣＬＭ、負荷容量ＣＬＰ、出力端子ＯＵＴＰ、および出力端子ＯＵＴＭを有する。
FIG. 5 is a circuit diagram showing a configuration of the chopper stabilizing amplifier 112. The chopper stabilizing amplifier 112 includes an input terminal INP, an input terminal INM, a modulation circuit 106, an operational amplification circuit 107, a demodulation circuit 108, a modulation demodulation signal generation unit 111, a load capacitor CLM, a load capacitor CLP, an output terminal OUTP, and an output terminal. It has OUTM.
入力端子ＩＮＰおよび入力端子ＩＮＭを通して入力された入力信号ＶＩＮ（ｔ）は、変調回路１０６に入力される。変調復調信号生成部１１１は、変調回路１０６に変調信号ＣＫ１と変調信号ｎＣＫ１とを入力する。変調回路１０６は、信号ＶＩＮ（ｔ）を変調信号ＣＫ１と変調信号ｎＣＫ１とで変調し、第１の被変調信号Ｖｍｏｄ１として演算増幅回路１０７の入力端子に出力する。
An input signal VIN (t) input through the input terminal INP and the input terminal INM is input to the modulation circuit 106. The modulation demodulated signal generation unit 111 inputs the modulation signal CK1 and the modulation signal nCK1 to the modulation circuit 106. The modulation circuit 106 modulates the signal VIN (t) with the modulation signal CK1 and the modulation signal nCK1, and outputs the modulated signal VIN (t) to the input terminal of the operational amplifier circuit 107 as the first modulated signal Vmod1.
演算増幅回路１０７に入力された第１の被変調信号Ｖｍｏｄ１は、演算増幅回路１０７で増幅され、第２の被変調信号Ｖｍｏｄ２となり、復調回路１０８に出力される。変調復調信号生成部１１１は、復調回路１０８に復調信号ＣＫ２と復調信号ｎＣＫ２とを入力する。復調回路１０８は、第２の被変調信号Ｖｍｏｄ２を復調信号ＣＫ２と復調信号ｎＣＫ２とで復調し、出力信号ＯＵＴ（ｔ）として、出力端子ＯＵＴＭと出力端子ＯＵＴＰから出力する。
The first modulated signal Vmod1 input to the operational amplifier circuit 107 is amplified by the operational amplifier circuit 107, becomes the second modulated signal Vmod2, and is output to the demodulation circuit 108. The modulated demodulated signal generation unit 111 inputs the demodulated signal CK2 and the demodulated signal nCK2 to the demodulating circuit 108. The demodulation circuit 108 demodulates the second modulated signal Vmod2 with the demodulated signal CK2 and the demodulated signal nCK2, and outputs the demodulated signal as an output signal OUT (t) from the output terminal OUTM and the output terminal OUTP.
演算増幅回路１０７の反転出力端子とグラウンドとの間には負荷容量ＣＬＭが接続されている。演算増幅回路１０７の非反転出力端子とグラウンドとの間には負荷容量ＣＬＰが接続されている。これらの容量は寄生容量、もしくはアンプを安定動作させるための補償容量である。なお、負荷容量ＣＬＭおよび負荷容量ＣＬＰは、ローパスフィルタとしても機能する。
A load capacitor CLM is connected between the inverting output terminal of the operational amplifier circuit 107 and the ground. A load capacitor CLP is connected between the non-inverting output terminal of the operational amplifier circuit 107 and the ground. These capacitances are parasitic capacitances or compensation capacitances for stable operation of the amplifier. Note that the load capacitance CLM and the load capacitance CLP also function as a low-pass filter.
変調回路１０６は、スイッチ部Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４で構成されている。スイッチ部Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４は、それぞれ単一のＮＭＯＳトランジスタにより構成される。
The modulation circuit 106 includes switch units M11, M12, M13, and M14. The switch units M11, M12, M13, and M14 are each configured by a single NMOS transistor.
スイッチ部Ｍ１１は入力端子ＩＮＰと演算増幅回路１０７の非反転入力端子との間に介挿されている。スイッチ部Ｍ１２は入力端子ＩＮＭと演算増幅回路１０７の反転入力端子との間に介挿されている。スイッチ部Ｍ１３は入力端子ＩＮＰと演算増幅回路１０７の反転入力端子との間に介挿されている。スイッチ部Ｍ１４は入力端子ＩＮＭと演算増幅回路１０７の非反転入力端子との間に介挿されている。
The switch unit M11 is interposed between the input terminal INP and the non-inverting input terminal of the operational amplifier circuit 107. The switch unit M12 is interposed between the input terminal INM and the inverting input terminal of the operational amplifier circuit 107. The switch unit M13 is interposed between the input terminal INP and the inverting input terminal of the operational amplifier circuit 107. The switch unit M14 is interposed between the input terminal INM and the non-inverting input terminal of the operational amplifier circuit 107.
スイッチ部Ｍ１１およびスイッチ部Ｍ１２のゲートには変調信号ＣＫ１が供給されている。スイッチ部Ｍ１１およびスイッチ部Ｍ１２は変調信号ＣＫ１がハイレベル（以下「Ｈ」と記載）のときオンとなり、ローレベル（以下「Ｌ」と記載）のときにオフとなる。スイッチ部Ｍ１３およびスイッチ部Ｍ１４のゲートには変調信号ｎＣＫ１が供給されている。スイッチ部Ｍ１３およびスイッチ部Ｍ１４は変調信号ｎＣＫ１が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。
The modulation signal CK1 is supplied to the gates of the switch unit M11 and the switch unit M12. The switch unit M11 and the switch unit M12 are turned on when the modulation signal CK1 is at a high level (hereinafter referred to as “H”) and turned off when the modulation signal CK1 is at a low level (hereinafter referred to as “L”). The modulation signal nCK1 is supplied to the gates of the switch unit M13 and the switch unit M14. The switch unit M13 and the switch unit M14 are turned on when the modulation signal nCK1 is “H”, and turned off when the modulation signal nCK1 is “L”.
復調回路１０８は、スイッチ部Ｍ２１と、スイッチ部Ｍ２２と、スイッチ部Ｍ２３と、スイッチ部Ｍ２４とで構成されている。スイッチ部Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４は、それぞれ単一のＮＭＯＳトランジスタにより構成される。
The demodulation circuit 108 includes a switch unit M21, a switch unit M22, a switch unit M23, and a switch unit M24. The switch units M21, M22, M23, and M24 are each configured by a single NMOS transistor.
スイッチ部Ｍ２１は演算増幅回路１０７の反転出力端子と出力端子ＯＵＴＭとの間に介挿されている。スイッチ部Ｍ２２は演算増幅回路１０７の非反転出力端子と出力端子ＯＵＴＰとの間に介挿されている。スイッチ部Ｍ２３は演算増幅回路１０７の反転出力端子と出力端子ＯＵＴＰとの間に介挿されている。スイッチ部Ｍ２４は演算増幅回路１０７の非反転出力端子と出力端子ＯＵＴＭとの間に介挿されている。
The switch unit M21 is interposed between the inverting output terminal of the operational amplifier circuit 107 and the output terminal OUTM. The switch unit M22 is interposed between the non-inverting output terminal of the operational amplifier circuit 107 and the output terminal OUTP. The switch part M23 is interposed between the inverting output terminal of the operational amplifier circuit 107 and the output terminal OUTP. The switch unit M24 is interposed between the non-inverting output terminal of the operational amplifier circuit 107 and the output terminal OUTM.
スイッチ部Ｍ２３およびスイッチ部Ｍ２４のゲートには復調信号ＣＫ２が供給されている。スイッチ部Ｍ２３およびスイッチ部Ｍ２４は復調信号ＣＫ２が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。スイッチ部Ｍ２１およびスイッチ部Ｍ２２のゲートには復調信号ｎＣＫ２が供給されている。スイッチ部Ｍ２１およびスイッチ部Ｍ２２は復調信号ｎＣＫ２が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。
The demodulated signal CK2 is supplied to the gates of the switch unit M23 and the switch unit M24. The switch unit M23 and the switch unit M24 are turned on when the demodulated signal CK2 is “H” and turned off when the demodulated signal CK2 is “L”. The demodulated signal nCK2 is supplied to the gates of the switch unit M21 and the switch unit M22. The switch unit M21 and the switch unit M22 are turned on when the demodulated signal nCK2 is “H”, and turned off when it is “L”.
図６は、変調復調信号生成部１１１が出力する信号の例を示す図である。変調信号ＣＫ１は、所定の周波数で周期的に変化する、なまりのない矩形波である。変調信号ＣＫ２は、変調信号ＣＫ１と同一の周波数で周期的に変化する、なまりのある矩形波である。変調信号ＣＫ１と復調信号ＣＫ２は、略同一のタイミングで論理レベルの切り替えが開始される。変調信号ＣＫ１は、時刻ｔ１１に論理レベルの切り替えが開始された直後に「Ｌ」から「Ｈ」へ切り替わっている。一方、復調信号ＣＫ２は、時刻ｔ１１に論理レベルの切り替えが開始されてから時間Δｔ１が経過した後で論理レベルが「Ｈ」の状態で安定している。
FIG. 6 is a diagram illustrating an example of a signal output from the modulation / demodulation signal generation unit 111. The modulation signal CK1 is a rounded rectangular wave that periodically changes at a predetermined frequency. The modulation signal CK2 is a rounded rectangular wave that periodically changes at the same frequency as the modulation signal CK1. The modulation level of the modulation signal CK1 and the demodulation signal CK2 starts to be switched at substantially the same timing. The modulation signal CK1 is switched from “L” to “H” immediately after the switching of the logic level is started at time t11. On the other hand, the demodulated signal CK2 is stable in a state where the logic level is “H” after the time Δt1 has elapsed since the switching of the logic level was started at time t11.
なお、変調信号ｎＣＫ１は、変調信号ＣＫ１の論理レベルを逆にしただけなので、説明を省略する。同様に、復調信号ＣＫ２は、復調信号ｎＣＫ２の論理レベルを逆にしただけなので、説明を省略する。
Note that the modulation signal nCK1 is only described by reversing the logic level of the modulation signal CK1, and the description thereof is omitted. Similarly, the demodulated signal CK2 is simply the reverse of the logic level of the demodulated signal nCK2, and will not be described.
図７は、画素１０３からの信号読み出し動作を説明するためのタイミングチャートである。説明を簡単にするため、特に記載がない限り、図７における各ノードの電圧は、全差動アンプである演算増幅回路１０７の一方のチャネル（例えば、入力端子ＩＮＰ−演算増幅回路１０７の非反転入力端子−演算増幅回路１０７の非反転出力端子−出力端子ＯＵＴＰで結ばれる系）のみを代表して表示している。他方のチャネルは、代表して表示されているチャネルの信号を上下に反転したものとして考えればよい。また、本説明において、演算増幅回路１０７の周波数特性およびスルーレートは無限であるものとする。なお、図７に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。
FIG. 7 is a timing chart for explaining a signal reading operation from the pixel 103. For simplicity of description, unless otherwise specified, the voltage at each node in FIG. 7 is equal to one channel of the operational amplifier circuit 107 which is a fully differential amplifier (for example, the input terminal INP−the non-inverted operational amplifier circuit 107). Only the input terminal-the system connected by the non-inverted output terminal-output terminal OUTP of the operational amplifier circuit 107) is shown as a representative. The other channel may be considered as a signal obtained by inverting the signal of the channel displayed as a representative. In this description, it is assumed that the frequency characteristics and slew rate of the operational amplifier circuit 107 are infinite. In all the timing charts included in FIG. 7, the vertical axis is voltage and the horizontal axis is time.
露光開始前において、リセットスイッチ１１３ａ、１１３ｂはオン状態である。制御部４は、露光開始時刻ｔ１に、リセットスイッチ１１３ａ、１１３ｂをオフ状態にする。図７に示す入力信号ＶＩＮ（ｔ）は、変調回路１０６において、変調信号ＣＫ１および変調信号ｎＣＫ１により変調される。変調回路１０６では、入力信号ＶＩＮ（ｔ）と変調信号ＣＫ１の掛け算が行われる。この掛け算によって、入力信号ＶＩＮ（ｔ）は、変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調される。変調回路１０６は、第１の被変調信号Ｖｍｏｄ１を出力する。第１の被変調信号Ｖｍｏｄ１は、演算増幅回路１０７の非反転入力端子に入力される。
Prior to the start of exposure, the reset switches 113a and 113b are on. The controller 4 turns off the reset switches 113a and 113b at the exposure start time t1. The input signal VIN (t) illustrated in FIG. 7 is modulated by the modulation signal CK1 and the modulation signal nCK1 in the modulation circuit 106. In the modulation circuit 106, the input signal VIN (t) is multiplied by the modulation signal CK1. By this multiplication, the input signal VIN (t) is modulated into a signal having a frequency that is an odd multiple of the frequency of the modulation signal CK1 and the modulation signal nCK1. The modulation circuit 106 outputs the first modulated signal Vmod1. The first modulated signal Vmod1 is input to the non-inverting input terminal of the operational amplifier circuit 107.
演算増幅回路１０７の入力端子では、入力換算ノイズが第１の被変調信号Ｖｍｏｄ１に加算される。演算増幅回路１０７は、第１の被変調信号Ｖｍｏｄ１を増幅して第２の被変調信号Ｖｍｏｄ２とする。第２の被変調信号Ｖｍｏｄ２には、増幅された入力換算ノイズが含まれている。
At the input terminal of the operational amplifier circuit 107, input conversion noise is added to the first modulated signal Vmod1. The operational amplifier circuit 107 amplifies the first modulated signal Vmod1 to obtain a second modulated signal Vmod2. The second modulated signal Vmod2 includes amplified input conversion noise.
第２の被変調信号Ｖｍｏｄ２は復調回路１０８に入力される。復調回路１０８は、第２の被変調信号Ｖｍｏｄ２を、変調信号ＣＫ２および変調信号ｎＣＫ２により、元の入力信号の周波数帯域（直流を含む低周波数領域）に復調する。復調回路１０８は、演算増幅回路１０７の入力換算ノイズを、変調に用いた変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に復調する。
The second modulated signal Vmod2 is input to the demodulation circuit 108. The demodulation circuit 108 demodulates the second modulated signal Vmod2 to the frequency band (low frequency region including direct current) of the original input signal by using the modulation signal CK2 and the modulation signal nCK2. The demodulation circuit 108 demodulates the input conversion noise of the operational amplifier circuit 107 into a signal having a frequency that is an odd multiple of the frequency of the modulation signal CK1 and the modulation signal nCK1 used for modulation.
復調回路１０８が出力した信号ＯＵＴ（ｔ）は、ローパスフィルタ１０９に入力される。信号ＯＵＴ（ｔ）に含まれる入力換算ノイズの成分は、変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調されている。ローパスフィルタ１０９は、入力信号ＶＩＮ（ｔ）よりも大きな周波数帯域を有する信号となった入力換算ノイズを、信号ＯＵＴ（ｔ）から高周波数成分を除去することで取り除く。図７に模式的に示すように、ローパスフィルタ１０９を通過した出力信号ＬＰＯＵＴ（ｔ）は、信号ＯＵＴ（ｔ）に対して、高調波歪がほぼ取り除かれている。これは、変調信号ＣＫ２および変調信号ｎＣＫ２が、図６に示すようななまりのある矩形波としたことによるものである。仮に変調信号ＣＫ２および変調信号ｎＣＫ２が、変調信号ＣＫ１および変調信号ｎＣＫ１のようになまりのない矩形波であった場合、出力信号ＬＰＯＵＴ（ｔ）には、例えば信号ＯＵＴ（ｔ）のような大きな電圧変動が残ってしまうことになる。
The signal OUT (t) output from the demodulation circuit 108 is input to the low pass filter 109. The component of input conversion noise included in the signal OUT (t) is modulated into a signal having a frequency that is an odd multiple of the frequency of the modulation signal CK1 and the modulation signal nCK1. The low-pass filter 109 removes input conversion noise that has become a signal having a frequency band larger than that of the input signal VIN (t) by removing high frequency components from the signal OUT (t). As schematically shown in FIG. 7, the output signal LPOUT (t) that has passed through the low-pass filter 109 is substantially free from harmonic distortion with respect to the signal OUT (t). This is because the modulation signal CK2 and the modulation signal nCK2 are rounded rectangular waves as shown in FIG. If the modulation signal CK2 and the modulation signal nCK2 are rectangular waves without a round like the modulation signal CK1 and the modulation signal nCK1, the output signal LPOUT (t) has a large voltage such as the signal OUT (t). Variation will remain.
以上のように、チョッパ安定化アンプ１１２は、演算増幅回路１０７の入力換算ノイズの影響を抑制し、入力信号ＶＩＮ（ｔ）の周波数成分のみを増幅することができる。
As described above, the chopper stabilizing amplifier 112 can suppress the influence of the input conversion noise of the operational amplifier circuit 107 and amplify only the frequency component of the input signal VIN (t).
上述した実施の形態によれば、次の作用効果が得られる。
（１）有機光電変換膜１０は、それぞれ、入射光を光電変換して入射光の光量に応じた電荷を発生する有機光電変換膜１０と、有機光電変換膜１０の上面１０１に設けられ、電荷のうちの正孔に基づく信号が取り出される上部電極１０３ａと、有機光電変換膜１０の下面１０２に設けられ、電荷のうちの電子に基づく信号が取り出される下部電極１０３ｂとを有する。このようにしたので、有機光電変換膜１０で発生した電荷を効率よく利用することができる。また、１つあたりの信号の振幅が小さくて済むので、回路の駆動電圧を低電圧にすることができ、回路の消費電力を低減することができる。
According to the embodiment described above, the following operational effects can be obtained.
(1) The organic photoelectric conversion film 10 is provided on the organic photoelectric conversion film 10 that photoelectrically converts incident light and generates charges according to the amount of incident light, and the upper surface 101 of the organic photoelectric conversion film 10. Of the organic photoelectric conversion film 10 and a lower electrode 103b provided on the lower surface 102 of the organic photoelectric conversion film 10 for extracting a signal based on electrons. Since it did in this way, the electric charge which generate | occur | produced in the organic photoelectric converting film 10 can be utilized efficiently. Further, since the amplitude of each signal can be small, the drive voltage of the circuit can be lowered and the power consumption of the circuit can be reduced.
（２）複数の画素１０３は、共通の有機光電変換膜１０と、上面１０１に互いに分離して設けられた上部電極１０３ａと、下面１０２に互いに分離して設けられた第２電極１０３ｂとをそれぞれ有する。このようにしたので、撮像素子３の製造が容易になる。
(2) The plurality of pixels 103 includes a common organic photoelectric conversion film 10, an upper electrode 103 a provided on the upper surface 101 separately from each other, and a second electrode 103 b provided on the lower surface 102 separately from each other. Have. Since it did in this way, manufacture of image sensor 3 becomes easy.
（３）第１ソースフォロア回路１０４および第２ソースフォロア回路１０５は、上部電極１０３ａから取り出された正孔に基づく信号と、下部電極１０３ｂから取り出された電子に基づく信号と、から成る差動信号である第１の画素信号を出力する差動出力部として機能する。変換部１１０は、第１の画素信号を、差動信号でない第２の画素信号に変換する。このようにしたので、電荷の読み出しから最終的にデジタル値を得るまでの一連の動作を、一貫して差動信号で行うことができ、コモンモードノイズへの耐性が高まる。また、途中で差動信号を変換するための余分な回路を必要とせず、回路構成を最小限にすることができる。更に、回路の対称性が高く、チョッパ安定化アンプ１１２を適用しやすい回路構成が実現できる。
(3) The first source follower circuit 104 and the second source follower circuit 105 have a differential signal composed of a signal based on holes extracted from the upper electrode 103a and a signal based on electrons extracted from the lower electrode 103b. It functions as a differential output unit that outputs the first pixel signal. The conversion unit 110 converts the first pixel signal into a second pixel signal that is not a differential signal. Since it did in this way, a series of operation | movement from the reading of an electric charge to finally obtaining a digital value can be performed with a differential signal consistently, and the tolerance with respect to a common mode noise increases. Further, an extra circuit for converting the differential signal in the middle is not required, and the circuit configuration can be minimized. Furthermore, it is possible to realize a circuit configuration in which the circuit is highly symmetrical and the chopper stabilizing amplifier 112 can be easily applied.
（４）変調回路１０６は、第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力された第１の画素信号を、所定の周波数を有する矩形波である変調信号ＣＫ１，ｎＣＫ１を用いてデジタル的に、差動信号である第１の被変調信号Ｖｍｏｄ１に変換する。演算増幅回路１０７は、第１の被変調信号Ｖｍｏｄ１を増幅して、差動信号である第２の被変調信号Ｖｍｏｄ２に変換する。復調回路１０８は、第１の被変調信号Ｖｍｏｄ１と第２の被変調信号Ｖｍｏｄ２との周波数成分の違いに対応する波形をもった復調信号ＣＫ２，ｎＣＫ２を用いて、第２の被変調信号Ｖｍｏｄ２をアナログ的に、差動信号である出力信号に変換する。このようにしたので、１／ｆノイズを低減することができる。
(4) The modulation circuit 106 digitally converts the first pixel signal output from the first source follower circuit 104 and the second source follower circuit 105 using the modulation signals CK1 and nCK1 that are rectangular waves having a predetermined frequency. Therefore, the first modulated signal Vmod1 which is a differential signal is converted. The operational amplifier circuit 107 amplifies the first modulated signal Vmod1 and converts it to a second modulated signal Vmod2 that is a differential signal. The demodulating circuit 108 uses the demodulated signals CK2 and nCK2 having waveforms corresponding to the difference in frequency components between the first modulated signal Vmod1 and the second modulated signal Vmod2 to generate the second modulated signal Vmod2. Analogly, it is converted into an output signal which is a differential signal. Since it did in this way, 1 / f noise can be reduced.
（５）第１ソースフォロア回路１０４および第２ソースフォロア回路１０５が差動出力部として機能するように構成した。このようにしたので、有機光電変換膜１０で発生する電荷が小さくとも、十分な信号量の差動信号を出力することができる。
(5) The first source follower circuit 104 and the second source follower circuit 105 are configured to function as a differential output unit. Since it did in this way, even if the electric charge which generate | occur | produces in the organic photoelectric converting film 10 is small, the differential signal of sufficient signal amount can be output.
（６）読出回路１２が形成された半導体基板１１を、光電変換膜１０と積層した。このようにしたので、撮像素子３の実装面積を小さくすることができる。
(6) The semiconductor substrate 11 on which the readout circuit 12 was formed was laminated with the photoelectric conversion film 10. Since it did in this way, the mounting area of the image pick-up element 3 can be made small.
（第２の実施の形態）
第２の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
(Second Embodiment)
The imaging device according to the second embodiment has an imaging element 3 having a configuration different from that of the imaging device according to the first embodiment. Hereinafter, a description will be given focusing on differences from the image sensor 3 according to the first embodiment. In the following description, the same parts as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted.
図８は、第２の実施の形態に係る画素２０３の構成を示す回路図である。画素２０３は、光電変換部１００、読出回路２１２、およびノイズ除去回路１４を備える。読出回路２１２は、第１キャパシタ２０４、第２キャパシタ２０５、リセットスイッチ１１３ａ、およびリセットスイッチ１１３ｂ２を備える。
FIG. 8 is a circuit diagram showing a configuration of the pixel 203 according to the second embodiment. The pixel 203 includes a photoelectric conversion unit 100, a readout circuit 212, and a noise removal circuit 14. The read circuit 212 includes a first capacitor 204, a second capacitor 205, a reset switch 113a, and a reset switch 113b2.
第１キャパシタ２０４は、図３に示した第１ソースフォロア回路１０４を置き換える形で設けられており、一端が上部電極１０３ａ、他端がチョッパ安定化アンプ１１２に接続される。第２キャパシタ２０５は、図３に示した第２ソースフォロア回路１０５を置き換える形で設けられており、一端が下部電極１０３ｂ、他端がチョッパ安定化アンプ１１２に接続される。
The first capacitor 204 is provided to replace the first source follower circuit 104 shown in FIG. 3, and one end is connected to the upper electrode 103 a and the other end is connected to the chopper stabilizing amplifier 112. The second capacitor 205 is provided to replace the second source follower circuit 105 shown in FIG. 3, and one end is connected to the lower electrode 103 b and the other end is connected to the chopper stabilizing amplifier 112.
以上のように構成された第１キャパシタ２０４および第２キャパシタ２０５は、上部電極１０３ａから取り出された正孔による信号と、下部電極１０３ｂから取り出された電子による信号と、から成る差動信号である第１の画素信号を出力する差動出力部として機能する。第１の画素信号は、第１の実施の形態と同様に、チョッパ安定化アンプ１１２に入力される。
The first capacitor 204 and the second capacitor 205 configured as described above are differential signals composed of a signal based on holes extracted from the upper electrode 103a and a signal based on electrons extracted from the lower electrode 103b. It functions as a differential output unit that outputs the first pixel signal. The first pixel signal is input to the chopper stabilization amplifier 112 as in the first embodiment.
第１の実施の形態で説明したように、チョッパ安定化アンプ１１２は、演算増幅回路１０７の入力端子で発生した入力換算ノイズを除去することができる。他方、チョッパ安定化アンプ１１２は、演算増幅回路１０７の入力端子よりも前の段階で発生したノイズは除去することができない。従って、演算増幅回路１０７の入力端子よりも前に設けられる回路は、できるだけ単純な構成とし、ノイズ源を限定することが望ましい。
As described in the first embodiment, the chopper stabilizing amplifier 112 can remove the input conversion noise generated at the input terminal of the operational amplifier circuit 107. On the other hand, the chopper stabilizing amplifier 112 cannot remove noise generated at a stage before the input terminal of the operational amplifier circuit 107. Therefore, it is desirable that the circuit provided before the input terminal of the operational amplifier circuit 107 has a simple configuration as much as possible and limits the noise source.
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（７）差動出力部は、一対の第１キャパシタ２０４および第２キャパシタ２０５により構成される。このようにしたので、ノイズ除去回路１４の前段で発生する１／ｆノイズを低減することができる。
According to the above-described embodiment, in addition to the same functions and effects as those of the first embodiment, the following functions and effects can be obtained.
(7) The differential output unit includes a pair of first capacitor 204 and second capacitor 205. Since it did in this way, the 1 / f noise generated in the front | former stage of the noise removal circuit 14 can be reduced.
（第３の実施の形態）
第３の実施の形態に係る撮像装置は、第２の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第２の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第２の実施の形態と同一の部分については、第２の実施の形態と同一の符号を付して説明を省略する。
(Third embodiment)
The imaging device according to the third embodiment has an imaging element 3 having a configuration different from that of the imaging device according to the second embodiment. Hereinafter, the difference from the image sensor 3 according to the second embodiment will be mainly described. In the following description, the same parts as those of the second embodiment are denoted by the same reference numerals as those of the second embodiment, and the description thereof is omitted.
図９は、第３の実施の形態に係る画素３０３の構成を示す回路図である。画素３０３は、図８に示す第２の実施の形態に係る画素２０３に、更に、差動対３０６を追加した構成を有している。差動対３０６は、第１キャパシタ２０４および第２キャパシタ２０５とチョッパ安定化アンプ１１２との間に設けられている。差動対３０６には、第１キャパシタ２０４および第２キャパシタ２０５からの差動信号すなわち第１の画素信号が入力される。差動対３０６は、入力された差動信号すなわち第１の画素信号を増幅して、チョッパ安定化アンプ１１２に出力する、差動増幅部として機能する。
FIG. 9 is a circuit diagram showing a configuration of the pixel 303 according to the third embodiment. The pixel 303 has a configuration in which a differential pair 306 is further added to the pixel 203 according to the second embodiment shown in FIG. The differential pair 306 is provided between the first capacitor 204 and the second capacitor 205 and the chopper stabilizing amplifier 112. The differential signal from the first capacitor 204 and the second capacitor 205, that is, the first pixel signal is input to the differential pair 306. The differential pair 306 functions as a differential amplifier that amplifies the input differential signal, that is, the first pixel signal, and outputs the amplified signal to the chopper stabilization amplifier 112.
差動対３０６は、一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂと、一対の負荷抵抗３０６２ａ、３０６２ｂと、一対の出力アンプ３０６３ａ、３０６３ｂと、定電流源３０６４とを備える。差動対３０６に入力される差動信号は、一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのゲート電極に供給される。一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのソース電極は、定電流源３０６４の入力側端子に接続される。定電流源３０６４の出力側端子はグラウンドに接続される。一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのドレイン電極には、それぞれ一対の負荷抵抗３０６２ａ、３０６２ｂの一端が接続される。一対の負荷抵抗３０６２ａ、３０６２ｂの他端には、所定の電源電圧が供給される。一対の出力アンプ３０６３ａ、３０６３ｂの入力側端子には、それぞれＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのドレイン電極が接続される。
The differential pair 306 includes a pair of NMOS transistors 3061a and 3061b, a pair of load resistors 3062a and 3062b, a pair of output amplifiers 3063a and 3063b, and a constant current source 3064. The differential signal input to the differential pair 306 is supplied to the gate electrodes of the pair of NMOS transistors 3061a and 3061b. The source electrodes of the pair of NMOS transistors 3061a and 3061b are connected to the input side terminal of the constant current source 3064. The output side terminal of the constant current source 3064 is connected to the ground. One ends of a pair of load resistors 3062a and 3062b are connected to the drain electrodes of the pair of NMOS transistors 3061a and 3061b, respectively. A predetermined power supply voltage is supplied to the other ends of the pair of load resistors 3062a and 3062b. The drain electrodes of the NMOS transistors 3061a and 3061b are connected to the input side terminals of the pair of output amplifiers 3063a and 3063b, respectively.
なお、図９に示す回路から、第１キャパシタ２０４および第２キャパシタ２０５を取り除いてもよい。この場合、差動対３０６には、直流成分を含む信号が入力されることになるので、差動対３０６への入力信号のレンジを調節する必要がある。
Note that the first capacitor 204 and the second capacitor 205 may be removed from the circuit shown in FIG. In this case, since a signal including a direct current component is input to the differential pair 306, it is necessary to adjust the range of the input signal to the differential pair 306.
上述した実施の形態によれば、第２の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（８）差動出力部として機能する第１キャパシタ２０４および第２キャパシタ２０５の後段に、更に、第１の画素信号を所定の増幅率で増幅して出力する差動増幅部として機能する差動対３０６を追加した。これにより、チョッパ安定化アンプ１１２に入力される差動信号のゲインを、第２の実施の形態に比べて高くすることができる。
According to the above-described embodiment, in addition to the same functions and effects as those of the second embodiment, the following functions and effects can be obtained.
(8) A differential functioning as a differential amplifying part for amplifying and outputting the first pixel signal at a predetermined amplification factor after the first capacitor 204 and the second capacitor 205 functioning as a differential output part. Added pair 306. As a result, the gain of the differential signal input to the chopper stabilizing amplifier 112 can be increased as compared with the second embodiment.
（第４の実施の形態）
第４の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
(Fourth embodiment)
The imaging apparatus according to the fourth embodiment has an imaging element 3 having a configuration different from that of the imaging apparatus according to the first embodiment. Hereinafter, a description will be given focusing on differences from the image sensor 3 according to the first embodiment. In the following description, the same parts as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted.
図１０は、第４の実施の形態に係る画素４０３の構成を示す回路図である。画素４０３が有する読出回路４１２は、第１の実施の形態に係る画素１０３が有する各部に加えて、更に、ｋＴＣノイズ低減のためのフィードバック回路を有している。このフィードバック回路は、差動増幅回路４０７、第１バッファ４０８ａ、第２バッファ４０８ｂ、およびリセット制御回路４０９から構成される。
FIG. 10 is a circuit diagram showing a configuration of the pixel 403 according to the fourth embodiment. The readout circuit 412 included in the pixel 403 further includes a feedback circuit for reducing kTC noise in addition to the components included in the pixel 103 according to the first embodiment. The feedback circuit includes a differential amplifier circuit 407, a first buffer 408a, a second buffer 408b, and a reset control circuit 409.
差動増幅回路４０７には、第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力される第１の画素信号が入力される。差動増幅回路４０７は、入力された第１の画素信号を所定の増幅率で増幅し、第１バッファ４０８ａおよび第２バッファ４０８ｂに出力する。第１バッファ４０８ａおよび第２バッファ４０８ｂは、入力された信号のレベルを所定のレベルに調節する。第１バッファ４０８ａの出力端子は、リセットスイッチ１１３ａの一端に接続されている。リセットスイッチ１１３ａの他端は、上部電極１０３ａに接続されている。第２バッファ４０８ｂの出力端子は、リセットスイッチ１１３ｂの一端に接続されている。リセットスイッチ１１３ｂの他端は、下部電極１０３ｂに接続されている。
The first pixel signal output from the first source follower circuit 104 and the second source follower circuit 105 is input to the differential amplifier circuit 407. The differential amplifier circuit 407 amplifies the input first pixel signal with a predetermined amplification factor, and outputs the amplified first pixel signal to the first buffer 408a and the second buffer 408b. The first buffer 408a and the second buffer 408b adjust the level of the input signal to a predetermined level. The output terminal of the first buffer 408a is connected to one end of the reset switch 113a. The other end of the reset switch 113a is connected to the upper electrode 103a. The output terminal of the second buffer 408b is connected to one end of the reset switch 113b. The other end of the reset switch 113b is connected to the lower electrode 103b.
リセット制御回路４０９は、リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂに、所定のリセット制御信号を出力する。リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂは、例えばＮＭＯＳトランジスタにより構成される。リセット制御信号は、このＮＭＯＳトランジスタのゲート電極に供給される。
The reset control circuit 409 outputs a predetermined reset control signal to the reset switch 113a and the reset switch 113b. The reset switch 113a and the reset switch 113b are configured by, for example, NMOS transistors. The reset control signal is supplied to the gate electrode of this NMOS transistor.
リセット制御回路４０９が出力するリセット制御信号は、矩形波の立ち下がりにテーパを掛けた信号である。このようなリセットの制御方法は、例えば米国特許第６４９３０３０号明細書に開示されている。単純な矩形波ではなく、テーパを掛けたのは、急峻にリセットスイッチ１１３ａ、１１３ｂをオンオフするとノイズが大きいためである。
The reset control signal output from the reset control circuit 409 is a signal obtained by applying a taper to the falling edge of the rectangular wave. Such a reset control method is disclosed in, for example, US Pat. No. 6,493,030. The reason why the taper is applied instead of a simple rectangular wave is that noise is large when the reset switches 113a and 113b are turned on and off sharply.
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（９）第１リセット部として機能する第１リセットスイッチ１１３ａおよび第２リセット部として機能する第２リセットスイッチ１１３ｂは、差動出力部として機能する第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力された第１の画素信号を、上部電極１０３ａおよび下部電極１０３ｂにフィードバックすることにより、上部電極１０３ａおよび下部電極１０３ｂをリセットする。このようにしたので、リセットに伴うｋＴＣノイズを低減することができる。
According to the above-described embodiment, in addition to the same functions and effects as those of the first embodiment, the following functions and effects can be obtained.
(9) The first reset switch 113a that functions as the first reset unit and the second reset switch 113b that functions as the second reset unit include the first source follower circuit 104 and the second source follower circuit 105 that function as the differential output unit. The first pixel signal output from is fed back to the upper electrode 103a and the lower electrode 103b, thereby resetting the upper electrode 103a and the lower electrode 103b. Since it did in this way, the kTC noise accompanying a reset can be reduced.
（第５の実施の形態）
第５の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
(Fifth embodiment)
The imaging apparatus according to the fifth embodiment has an imaging element 3 having a configuration different from that of the imaging apparatus according to the first embodiment. Hereinafter, a description will be given focusing on differences from the image sensor 3 according to the first embodiment. In the following description, the same parts as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted.
図１１は、第５の実施の形態に係る撮像素子３の概要を示す図である。なお、図１１では、撮像素子３の光入射側を上側とした状態を示している。このため、以下の説明では、撮像素子３の光入射側の方向を「上方」または「上」とし、光入射側に対して反対側の方向を「下方」または「下」とする。撮像素子３は、有機光電変換膜１０に加えて、更に、下部光電変換層３２を有する。以下の説明では、第１の実施の形態で説明した有機光電変換膜１０による画素の層を、上部光電変換層３１と称する。
FIG. 11 is a diagram showing an outline of the image sensor 3 according to the fifth embodiment. In addition, in FIG. 11, the state which made the light incident side of the image pick-up element 3 the upper side is shown. Therefore, in the following description, the direction on the light incident side of the image sensor 3 is “upper” or “upper”, and the direction opposite to the light incident side is “lower” or “lower”. The imaging element 3 further includes a lower photoelectric conversion layer 32 in addition to the organic photoelectric conversion film 10. In the following description, the pixel layer formed by the organic photoelectric conversion film 10 described in the first embodiment is referred to as an upper photoelectric conversion layer 31.
上部光電変換層３１と下部光電変換層３２とは、同一光路上に積層配置されている。上部光電変換層３１は、所定の色成分（詳しくは後述する）の光を吸収（光電変換）する有機光電膜で構成される。上部光電変換層３１で吸収（光電変換）されなかった色成分の光は、上部光電変換層３１を透過して下部光電変換層３２に入射し、下部光電変換層３２で光電変換される。下部光電変換層３２は、半導体基板１１に形成されたフォトダイオードにより光電変換を行う。なお、上部光電変換層３１で光電変換される色成分と、下部光電変換層３２で光電変換される色成分とは、補色関係である。上部光電変換層３１と下部光電変換層３２の各画素位置は一対一に対応する。たとえば上部光電変換層３１の１行１列目の画素は、下部光電変換層３２の１行１列目の画素に対応する。
The upper photoelectric conversion layer 31 and the lower photoelectric conversion layer 32 are stacked on the same optical path. The upper photoelectric conversion layer 31 is composed of an organic photoelectric film that absorbs (photoelectric converts) light of a predetermined color component (details will be described later). The light of the color component that has not been absorbed (photoelectric conversion) by the upper photoelectric conversion layer 31 passes through the upper photoelectric conversion layer 31 and enters the lower photoelectric conversion layer 32, and is photoelectrically converted by the lower photoelectric conversion layer 32. The lower photoelectric conversion layer 32 performs photoelectric conversion by a photodiode formed on the semiconductor substrate 11. The color component photoelectrically converted by the upper photoelectric conversion layer 31 and the color component photoelectrically converted by the lower photoelectric conversion layer 32 have a complementary color relationship. The pixel positions of the upper photoelectric conversion layer 31 and the lower photoelectric conversion layer 32 correspond one to one. For example, the pixel in the first row and the first column of the upper photoelectric conversion layer 31 corresponds to the pixel in the first row and the first column of the lower photoelectric conversion layer 32.
図１２（ａ）は、上部光電変換層３１の画素配置を示す図である。図１２（ａ）において、水平方向をｘ軸、垂直方向をｙ軸とし、画素Ｐの座標をＰ（ｘ，ｙ）と表記する。図１２（ａ）に示す上部光電変換層３１の例では、奇数行の各画素にＭｇ（マジェンタ）とＹｅ（イエロー）の光を光電変換する有機光電膜を交互に配置し、偶数行の各画素にＣｙ（シアン）とＭｇ（マジェンタ）の光を光電変換する有機光電膜を交互に配置している。そして、各画素で受光されない光は透過される。たとえば画素Ｐ（１，１）はＭｇの光を光電変換してＭｇの補色であるＧ（グリーン）の光を透過する。同様に、画素Ｐ（２，１）はＹｅの光を光電変換してＹｅの補色であるＢ（ブルー）の光を透過し、画素Ｐ（１，２）はＣｙの光を光電変換してＣｙの補色であるＲ（レッド）の光を透過する。
FIG. 12A is a diagram illustrating a pixel arrangement of the upper photoelectric conversion layer 31. In FIG. 12A, the horizontal direction is x-axis, the vertical direction is y-axis, and the coordinates of the pixel P are represented as P (x, y). In the example of the upper photoelectric conversion layer 31 shown in FIG. 12A, organic photoelectric films that photoelectrically convert Mg (magenta) and Ye (yellow) light are alternately arranged in each pixel in odd rows, and each pixel in even rows. Organic photoelectric films that photoelectrically convert Cy (cyan) and Mg (magenta) light are alternately arranged in the pixel. Light that is not received by each pixel is transmitted. For example, the pixel P (1,1) photoelectrically converts Mg light and transmits G (green) light which is a complementary color of Mg. Similarly, the pixel P (2,1) photoelectrically converts Ye light and transmits B (blue) light, which is a complementary color of Ye, and the pixel P (1,2) photoelectrically converts Cy light. Transmits light of R (red) which is a complementary color of Cy.
図１２（ｂ）は、下部光電変換層３２の画素配置を示す図である。なお、図１２（ｂ）に示す各画素位置は、図１２（ａ）と同じである。たとえば下部光電変換層３２の画素（１，１）は、上部光電変換層３１の画素（１，１）に対応する。図１２（ｂ）において、下部光電変換層３２には、カラーフィルターなどは設けられておらず、上部光電変換層３１を透過する色成分（すなわち有機光電膜で吸収されて光電変換される色成分の補色）の光を光電変換する。従って、図１２（ｃ）に示すように、下部光電変換層３２において、奇数行の画素ではＧとＢの色成分の画像信号、偶数行の各画素ではＲとＧの色成分の画像信号が得られる。たとえば画素Ｐ（１，１）ではＭｇの補色のＧ成分の画像信号が得られる。同様に、画素Ｐ（２，１）ではＹｅの補色のＢ成分の画像信号、画素Ｐ（１，２）ではＣｙの補色のＲ成分の画像信号がそれぞれ得られる。
FIG. 12B is a diagram illustrating a pixel arrangement of the lower photoelectric conversion layer 32. Each pixel position shown in FIG. 12B is the same as that in FIG. For example, the pixel (1, 1) of the lower photoelectric conversion layer 32 corresponds to the pixel (1, 1) of the upper photoelectric conversion layer 31. In FIG. 12B, the lower photoelectric conversion layer 32 is not provided with a color filter or the like, and is a color component that passes through the upper photoelectric conversion layer 31 (that is, a color component that is absorbed and photoelectrically converted by the organic photoelectric film). (Complementary color) is photoelectrically converted. Accordingly, as shown in FIG. 12C, in the lower photoelectric conversion layer 32, the image signals of the G and B color components are output from the odd-numbered pixels, and the image signals of the R and G color components are output from the even-numbered pixels. can get. For example, in the pixel P (1, 1), an image signal of a G component having a complementary color of Mg is obtained. Similarly, an image signal of a complementary B component of Ye is obtained at the pixel P (2,1), and an image signal of an R component of a complementary color of Cy is obtained at the pixel P (1,2).
このように、本実施形態に係る撮像素子３では、有機光電膜で構成される上部光電変換層３１が下部光電変換層３２に対してカラーフィルターの役割を果たし、下部光電変換層３２から上部光電変換層３１の補色画像（図１２の例ではベイヤー配列の画像）が得られる。したがって、本実施形態に係る撮像素子３では、上部光電変換層３１からはＣｙ、Ｍｇ、Ｙｅの３色からなるＣＭＹ画像を取得することができ、下部光電変換層３２からはＲ、Ｇ、Ｂの３色からなるＲＧＢ画像を取得することができる。
As described above, in the imaging device 3 according to this embodiment, the upper photoelectric conversion layer 31 formed of an organic photoelectric film plays a role of a color filter with respect to the lower photoelectric conversion layer 32, and the lower photoelectric conversion layer 32 to the upper photoelectric conversion layer. A complementary color image (bayer array image in the example of FIG. 12) of the conversion layer 31 is obtained. Therefore, in the imaging device 3 according to the present embodiment, a CMY image composed of three colors of Cy, Mg, and Ye can be acquired from the upper photoelectric conversion layer 31, and R, G, and B can be acquired from the lower photoelectric conversion layer 32. The RGB image which consists of these three colors can be acquired.
図１３は、撮像素子３の断面の一部を例示する図である。図１３に示すように、撮像素子３では、下部光電変換層３２と上部光電変換層３１とが、配線層４０を介して積層されている。上部光電変換層３１は、第１の実施の形態で説明した有機光電変換膜１０の層である。下部光電変換層３２は、第１の実施の形態で説明した半導体基板１１に形成される層である。上部光電変換層３１の上方には、１つの画素に対して１つのマイクロレンズＭＬが形成されている。たとえば、上部光電変換層３１において、画素Ｐ（１，１）の光電変換部を構成する有機光電膜による受光部ＰＣ（１，１）は、マイクロレンズＭＬ（１，１）から入射された被写体光におけるＭｇの光を光電変換して補色であるＧの光を透過する。下部光電変換層３２において、画素Ｐ（１，１）を構成するフォトダイオードＰＤ（１，１）は、上部光電変換層３１の受光部ＰＣ（１，１）を透過したＧの光を受光して光電変換する。第１の実施の形態で説明した読出回路１２は、一部が配線層４０に形成され、残りは半導体基板１１のフォトダイオードＰＤが存在しない領域に形成される。
FIG. 13 is a diagram illustrating a part of a cross section of the image sensor 3. As shown in FIG. 13, in the imaging device 3, the lower photoelectric conversion layer 32 and the upper photoelectric conversion layer 31 are stacked with a wiring layer 40 interposed therebetween. The upper photoelectric conversion layer 31 is a layer of the organic photoelectric conversion film 10 described in the first embodiment. The lower photoelectric conversion layer 32 is a layer formed on the semiconductor substrate 11 described in the first embodiment. Above the upper photoelectric conversion layer 31, one microlens ML is formed for one pixel. For example, in the upper photoelectric conversion layer 31, the light receiving part PC (1,1) by the organic photoelectric film that constitutes the photoelectric conversion part of the pixel P (1,1) is the subject incident from the microlens ML (1,1). The light of Mg in the light is photoelectrically converted to transmit the light of G which is a complementary color. In the lower photoelectric conversion layer 32, the photodiode PD (1, 1) constituting the pixel P (1, 1) receives the G light transmitted through the light receiving portion PC (1, 1) of the upper photoelectric conversion layer 31. To photoelectrically convert. A part of the readout circuit 12 described in the first embodiment is formed in the wiring layer 40, and the rest is formed in a region of the semiconductor substrate 11 where the photodiode PD does not exist.
図１４は、撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。画素Ｐ（ｘ，ｙ）は、下部光電変換層３２を構成するための回路として、フォトダイオードＰＤと、転送トランジスタＴｘと、リセットトランジスタＲ２と、出力トランジスタＳＦ２と、選択トランジスタＳＥＬ２とを有する。フォトダイオードＰＤは、入射光の光量に応じた電荷を蓄積する。転送トランジスタＴｘは、フォトダイオードＰＤに蓄積された電荷を出力トランジスタＳＦ２側の浮遊拡散領域（ＦＤ部）に転送する。出力トランジスタＳＦ２は選択トランジスタＳＥＬ２を介して電流源ＰＷ２とソースホロワを構成し、ＦＤ部に蓄積された電荷に応じた電気信号を出力信号ＯＵＴ２として垂直信号線ＶＬＩＮＥ２に出力する。なお、リセットトランジスタＲ２は、ＦＤ部の電荷を電源電圧Ｖｃｃにリセットする。
FIG. 14 is a diagram illustrating a circuit configuration of one pixel P (x, y) in the image sensor 3. The pixel P (x, y) includes a photodiode PD, a transfer transistor Tx, a reset transistor R2, an output transistor SF2, and a selection transistor SEL2 as a circuit for configuring the lower photoelectric conversion layer 32. The photodiode PD accumulates charges according to the amount of incident light. The transfer transistor Tx transfers the charge accumulated in the photodiode PD to the floating diffusion region (FD portion) on the output transistor SF2 side. The output transistor SF2 constitutes a current source PW2 and a source follower via the selection transistor SEL2, and outputs an electric signal corresponding to the electric charge accumulated in the FD section as an output signal OUT2 to the vertical signal line VLINE2. The reset transistor R2 resets the charge in the FD portion to the power supply voltage Vcc.
また、画素Ｐ（ｘ，ｙ）は、上部光電変換層３１を構成するための回路として、第１の実施の形態で説明した各部に加えて、選択トランジスタＳＥＬ１を有する。また、本実施形態では、第１の実施の形態で説明した変換部１１０の代わりに、変換部１１０ａを有する構成としている。変換部１１０ａは、入力された差動信号を、単一のアナログ信号として出力する。つまり変換部１１０ａは、第１の実施の形態における変換部１１０から、Ａ／Ｄ変換機能を取り除いた回路である。有機光電変換膜１０から読み出された差動信号は、第１の実施の形態で説明した各部により種々の変換が為されて変換部１１０ａに入力される。変換部１１０ａは、入力された差動信号を差動信号でない電気信号に変換し、選択トランジスタＳＥＬ１を介して出力信号ＯＵＴ１として垂直信号線ＶＬＩＮＥ１に出力する。各トランジスタはＭＯＳＦＥＴで構成される。
Further, the pixel P (x, y) includes a selection transistor SEL1 as a circuit for configuring the upper photoelectric conversion layer 31 in addition to each unit described in the first embodiment. Moreover, in this embodiment, it is set as the structure which has the conversion part 110a instead of the conversion part 110 demonstrated in 1st Embodiment. The converter 110a outputs the input differential signal as a single analog signal. That is, the conversion unit 110a is a circuit obtained by removing the A / D conversion function from the conversion unit 110 in the first embodiment. The differential signal read from the organic photoelectric conversion film 10 is subjected to various conversions by each unit described in the first embodiment and is input to the conversion unit 110a. The conversion unit 110a converts the input differential signal into an electrical signal that is not a differential signal, and outputs the converted signal as an output signal OUT1 to the vertical signal line VLINE1 via the selection transistor SEL1. Each transistor is composed of a MOSFET.
ここで、下部光電変換層３２に係る回路の動作について説明する。まず、選択信号φＳＥＬ２が“Ｈｉｇｈ”になると、選択トランジスタＳＥＬ２がオンする。次に、リセット信号φＲ２が“Ｈｉｇｈ”になると、ＦＤ部で電源電圧Ｖｃｃにリセットされ、出力信号ＯＵＴ２もリセットレベルになる。そして、リセット信号φＲ２が“Ｌｏｗ”になった後、転送信号φＴｘが“Ｈｉｇｈ”になり、フォトダイオードＰＤに蓄積された電荷がＦＤ部に転送され、出力信号ＯＵＴ２が電荷量に応じて変化し始め、安定する。そして、転送信号φＴｘが“Ｌｏｗ”になり、画素から垂直信号線ＶＬＩＮＥ２に読み出される出力信号ＯＵＴ２の信号レベルが確定する。そして、垂直信号線ＶＬＩＮＥ２に読み出された各画素の出力信号ＯＵＴ２は、不図示の水平出力回路に行毎に一時的に保持された後、撮像素子３から出力される。このようにして、撮像素子３の下部光電変換層３２の各画素から信号が読み出される。
Here, the operation of the circuit according to the lower photoelectric conversion layer 32 will be described. First, when the selection signal φSEL2 becomes “High”, the selection transistor SEL2 is turned on. Next, when the reset signal φR2 becomes “High”, the FD section resets the power supply voltage Vcc, and the output signal OUT2 also becomes a reset level. Then, after the reset signal φR2 becomes “Low”, the transfer signal φTx becomes “High”, the charge accumulated in the photodiode PD is transferred to the FD portion, and the output signal OUT2 changes according to the amount of charge. Start and stabilize. Then, the transfer signal φTx becomes “Low”, and the signal level of the output signal OUT2 read from the pixel to the vertical signal line VLINE2 is determined. The output signal OUT2 of each pixel read out to the vertical signal line VLINE2 is temporarily held for each row in a horizontal output circuit (not shown) and then output from the image sensor 3. In this way, a signal is read from each pixel of the lower photoelectric conversion layer 32 of the image sensor 3.
また、上部光電変換層３１に係る回路の動作について説明する。まず、選択信号φＳＥＬ１が“Ｈｉｇｈ”になると、選択トランジスタＳＥＬ１がオンする。次にリセット信号φＲ１が“Ｈｉｇｈ”になり、出力信号ＯＵＴ１もリセットレベルになる。そして、リセット信号φＲ１が“Ｌｏｗ”になった直後から有機光電変換膜１０の電荷蓄積が開始され、電荷量に応じて出力信号ＯＵＴ１が変化する。そして、出力信号ＯＵＴ１が不図示の水平出力回路に行毎に一時的に保持された後、撮像素子３から出力される。このようにして、撮像素子３の上部光電変換層３１の各画素から信号が読み出される。
The operation of the circuit relating to the upper photoelectric conversion layer 31 will be described. First, when the selection signal φSEL1 becomes “High”, the selection transistor SEL1 is turned on. Next, the reset signal φR1 becomes “High”, and the output signal OUT1 also becomes the reset level. Then, charge accumulation of the organic photoelectric conversion film 10 is started immediately after the reset signal φR1 becomes “Low”, and the output signal OUT1 changes according to the amount of charge. The output signal OUT1 is temporarily held for each row in a horizontal output circuit (not shown) and then output from the image sensor 3. In this way, a signal is read from each pixel of the upper photoelectric conversion layer 31 of the image sensor 3.
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（１０）撮像素子３は、上部光電変換層３１と下部光電変換層３２とで、それぞれ独立して被写体像を撮像することができるように構成されている。このようにしたので、入射光を更に効率よく利用することができる。
According to the above-described embodiment, in addition to the same functions and effects as those of the first embodiment, the following functions and effects can be obtained.
(10) The image sensor 3 is configured so that the upper photoelectric conversion layer 31 and the lower photoelectric conversion layer 32 can independently capture a subject image. Since it did in this way, incident light can be utilized still more efficiently.
（第６の実施の形態）
第６の実施の形態に係る撮像装置は、第２の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第２の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第２の実施の形態と同一の部分については、第２の実施の形態と同一の符号を付して説明を省略する。
(Sixth embodiment)
The imaging device according to the sixth embodiment has an imaging element 3 having a configuration different from that of the imaging device according to the second embodiment. Hereinafter, the difference from the image sensor 3 according to the second embodiment will be mainly described. In the following description, the same parts as those of the second embodiment are denoted by the same reference numerals as those of the second embodiment, and the description thereof is omitted.
図１５（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図１５（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図１５（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。画素６０３は、それぞれ、上面１０１に形成された透明な上部電極１０３ａと、下面１０２に形成された下部電極１０３ｂとを有する。有機光電変換膜１０は、全ての画素６０３に共通な１枚の薄膜として形成されている。上部電極１０３ａは、全ての画素６０３について共通な１つの電極として設けられている。下部電極１０３ｂは、互いに分離して設けられている。下部電極１０３ｂは、上部電極１０３ａと対向するように設けられている。
FIG. 15A is a plan view schematically showing the upper surface 101 of the organic photoelectric conversion film 10, and FIG. 15B is a cross-sectional view schematically showing a cross section of the image sensor 3. c) is a plan view schematically showing the lower surface 102 of the organic photoelectric conversion film 10. Each of the pixels 603 includes a transparent upper electrode 103 a formed on the upper surface 101 and a lower electrode 103 b formed on the lower surface 102. The organic photoelectric conversion film 10 is formed as one thin film common to all the pixels 603. The upper electrode 103a is provided as one electrode common to all the pixels 603. The lower electrodes 103b are provided separately from each other. The lower electrode 103b is provided to face the upper electrode 103a.
図１６は、第６の実施の形態に係る画素６０３の構成を示す回路図である。画素６０３は、光電変換部１００、読出回路６１２、およびノイズ除去回路１４を備える。読出回路６１２は、キャパシタ５０５およびリセットスイッチ１１３を備える。上部電極１０３ａには、所定のバイアス電圧が印加されている。このバイアス電圧により、有機光電変換膜１０で発生した電荷のうちの正孔は、上部電極１０３ａに引き寄せられる。有機光電変換膜１０で発生した電荷のうちの電子は、第２の実施の形態と同様に、下部電極１０３ｂに引き寄せられる。これにより、下部電極１０３ｂからは、引き寄せられた電子に基づく電位が取り出される。キャパシタ５０５は、第２の実施の形態における第２キャパシタ２０５（図８）と同等に機能する。つまり、下部電極１０３ｂから取り出された電子に基づく信号を、チョッパ安定化アンプ１１２に出力する。チョッパ安定化アンプ１１２が有する一対の入力端子の一方には、キャパシタ５０５からの信号が入力される。その一対の入力端子の他方には、参照信号として、所定の電圧が印加される。以下、ノイズ除去回路１４の動作は、上述した第２の実施の形態と同様であるので説明を省略する。
FIG. 16 is a circuit diagram showing a configuration of a pixel 603 according to the sixth embodiment. The pixel 603 includes the photoelectric conversion unit 100, the readout circuit 612, and the noise removal circuit 14. The read circuit 612 includes a capacitor 505 and a reset switch 113. A predetermined bias voltage is applied to the upper electrode 103a. With this bias voltage, holes out of the charges generated in the organic photoelectric conversion film 10 are attracted to the upper electrode 103a. Electrons out of the charges generated in the organic photoelectric conversion film 10 are attracted to the lower electrode 103b as in the second embodiment. Thereby, a potential based on the attracted electrons is extracted from the lower electrode 103b. The capacitor 505 functions in the same manner as the second capacitor 205 (FIG. 8) in the second embodiment. That is, a signal based on the electrons extracted from the lower electrode 103b is output to the chopper stabilization amplifier 112. A signal from the capacitor 505 is input to one of a pair of input terminals included in the chopper stabilizing amplifier 112. A predetermined voltage is applied as a reference signal to the other of the pair of input terminals. Hereinafter, the operation of the noise removal circuit 14 is the same as that of the second embodiment described above, and thus the description thereof is omitted.
なお、上部電極１０３ａに印加するバイアス電圧の極性を逆にしてもよい。この場合、上述した電子と正孔の関係は逆転し、下部電極１０３ｂには、電子ではなく正孔が引き寄せられる。
Note that the polarity of the bias voltage applied to the upper electrode 103a may be reversed. In this case, the above-described relationship between electrons and holes is reversed, and holes, not electrons, are attracted to the lower electrode 103b.
上述した実施の形態によれば、次の作用効果が得られる。
（１１）変調回路１０６は、下部電極１０３ｂから取り出された正孔に基づく画素信号を、所定の周波数を有する矩形波である変調信号ＣＫ１，ｎＣＫ１を用いてデジタル的に、第１の被変調信号Ｖｍｏｄ１に変換する。演算増幅回路１０７は、第１の被変調信号Ｖｍｏｄ１を増幅して、第２の被変調信号Ｖｍｏｄ２に変換する。復調回路１０８は、第１の被変調信号Ｖｍｏｄ１と第２の被変調信号Ｖｍｏｄ２との周波数成分の違いに対応する波形をもった復調信号ＣＫ２，ｎＣＫ２を用いて、第２の被変調信号Ｖｍｏｄ２をアナログ的に出力信号に変換する。このようにしたので、１／ｆノイズを低減することができる。
According to the embodiment described above, the following operational effects can be obtained.
(11) The modulation circuit 106 digitally converts the pixel signal based on the holes extracted from the lower electrode 103b using the modulation signals CK1 and nCK1, which are rectangular waves having a predetermined frequency, as a first modulated signal. Convert to Vmod1. The operational amplifier circuit 107 amplifies the first modulated signal Vmod1 and converts it to the second modulated signal Vmod2. The demodulating circuit 108 uses the demodulated signals CK2 and nCK2 having waveforms corresponding to the difference in frequency components between the first modulated signal Vmod1 and the second modulated signal Vmod2 to generate the second modulated signal Vmod2. Convert to analog output signal. Since it did in this way, 1 / f noise can be reduced.
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
The following modifications are also within the scope of the present invention, and one or a plurality of modifications can be combined with the above-described embodiment.
（変形例１）
上述した第６の実施の形態では、有機光電変換膜１０を用いた撮像素子３にチョッパ安定化アンプ１１２等を組み合わせた例について説明したが、有機光電変換膜１０ではなく、フォトダイオードを用いることも可能である。例えば、いわゆる３Ｔｒ型の読み出し回路を有するＣＭＯＳイメージセンサにチョッパ安定化アンプ１１２等を設けてもよい。
(Modification 1)
In the above-described sixth embodiment, the example in which the image sensor 3 using the organic photoelectric conversion film 10 is combined with the chopper stabilization amplifier 112 and the like has been described. However, instead of the organic photoelectric conversion film 10, a photodiode is used. Is also possible. For example, a chopper stabilization amplifier 112 or the like may be provided in a CMOS image sensor having a so-called 3Tr type readout circuit.
（変形例２）
上述した第５の実施の形態では、下部光電変換層３２の読み出し回路を、いわゆる４Ｔｒ型の読み出し回路として構成していたが、これを、いわゆる３Ｔｒ型の読み出し回路としてもよい。
(Modification 2)
In the fifth embodiment described above, the readout circuit of the lower photoelectric conversion layer 32 is configured as a so-called 4Tr type readout circuit, but this may be a so-called 3Tr type readout circuit.
図１７は、変形例２に係る撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。図１４に示した回路との違いは、転送トランジスタＴｘが省略されていることである。読み出し回路をこのように構成することで、下部光電変換層３２に必要な回路素子が減り、フォトダイオードの受光面積をより大きくとることができる。
FIG. 17 is a diagram illustrating a circuit configuration of one pixel P (x, y) in the image sensor 3 according to the second modification. The difference from the circuit shown in FIG. 14 is that the transfer transistor Tx is omitted. By configuring the readout circuit in this way, circuit elements necessary for the lower photoelectric conversion layer 32 are reduced, and the light receiving area of the photodiode can be increased.
図１８は、更に、上部光電変換層３１と下部光電変換層３２の読み出し回路を共通化した回路構成を例示する図である。図１７に示した回路との違いは、出力端子が１つしかない点である。この場合、上部光電変換層３１と下部光電変換層３２の一方の画素をリセット中に、他方の画素を読み出すことになる。つまり、画素の読み出しを時分割的に行うことになる。このように構成することで、半導体基板１１に配置する回路素子を更に減らすことができる。
FIG. 18 is a diagram illustrating a circuit configuration in which readout circuits for the upper photoelectric conversion layer 31 and the lower photoelectric conversion layer 32 are further shared. The difference from the circuit shown in FIG. 17 is that there is only one output terminal. In this case, while resetting one pixel of the upper photoelectric conversion layer 31 and the lower photoelectric conversion layer 32, the other pixel is read out. That is, pixel readout is performed in a time-sharing manner. With this configuration, the number of circuit elements arranged on the semiconductor substrate 11 can be further reduced.
（変形例３）
上述した各実施の形態では、有機光電変換膜１０を全ての画素で共通な１枚の部材としていたが、有機光電変換膜１０は画素ごとに分割してもよい。
(Modification 3)
In each embodiment mentioned above, although the organic photoelectric conversion film 10 was made into one member common to all the pixels, the organic photoelectric conversion film 10 may be divided | segmented for every pixel.
図１９（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図１９（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図１９（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。図１９（ａ）〜（ｃ）では、有機光電変換膜１０を画素ごとに分離した撮像素子３を例示している。このように、有機光電変換膜１０は、必ずしも全画素で共通の単一の部材とする必要はない。
FIG. 19A is a plan view schematically showing the upper surface 101 of the organic photoelectric conversion film 10, and FIG. 19B is a cross-sectional view schematically showing a cross section of the image pickup device 3. FIG. c) is a plan view schematically showing the lower surface 102 of the organic photoelectric conversion film 10. 19A to 19C illustrate the image sensor 3 in which the organic photoelectric conversion film 10 is separated for each pixel. Thus, the organic photoelectric conversion film 10 does not necessarily need to be a single member common to all pixels.
（変形例４）
第２の実施の形態では、有機光電変換膜１０と積層した半導体基板１１に、読出回路１２を設けていた。半導体基板１１に実装される回路部分を、これとは異なる回路部分とすることも可能である。
(Modification 4)
In the second embodiment, the readout circuit 12 is provided on the semiconductor substrate 11 laminated with the organic photoelectric conversion film 10. The circuit portion mounted on the semiconductor substrate 11 can be a circuit portion different from this.
例えば、演算増幅回路１０７と、復調回路１０８および変調復調信号生成部１１１との間で回路を分割する。そして、復調回路１０８、ローパスフィルタ１０９、変換部１１０、および変調復調信号生成部１１１を半導体基板１１に実装してもよい。同様に、図９に示した画素３０３の回路について、差動対３０６を半導体基板１１に実装してもよい。
For example, the circuit is divided between the operational amplifier circuit 107, the demodulation circuit 108, and the modulated demodulated signal generation unit 111. Then, the demodulation circuit 108, the low-pass filter 109, the conversion unit 110, and the modulation / demodulation signal generation unit 111 may be mounted on the semiconductor substrate 11. Similarly, for the circuit of the pixel 303 illustrated in FIG. 9, the differential pair 306 may be mounted on the semiconductor substrate 11.
また、半導体基板１１を、有機光電変換膜１０と積層しない構成とすることも可能である。例えば、同一平面上に有機光電変換膜１０と半導体基板１１とを配置して撮像素子３を構成することもできる。
In addition, the semiconductor substrate 11 can be configured not to be stacked with the organic photoelectric conversion film 10. For example, the image sensor 3 can be configured by arranging the organic photoelectric conversion film 10 and the semiconductor substrate 11 on the same plane.
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other embodiments conceivable within the scope of the technical idea of the present invention are also included in the scope of the present invention.
