JP2019140464A - Imaging apparatus and imaging method - Google Patents

Imaging apparatus and imaging method Download PDF

Info

Publication number
JP2019140464A
JP2019140464A JP2018020317A JP2018020317A JP2019140464A JP 2019140464 A JP2019140464 A JP 2019140464A JP 2018020317 A JP2018020317 A JP 2018020317A JP 2018020317 A JP2018020317 A JP 2018020317A JP 2019140464 A JP2019140464 A JP 2019140464A
Authority
JP
Japan
Prior art keywords
signal
pixel
value
unit
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018020317A
Other languages
Japanese (ja)
Inventor
浩輔 松原
Kosuke Matsubara
浩輔 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018020317A priority Critical patent/JP2019140464A/en
Publication of JP2019140464A publication Critical patent/JP2019140464A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide an imaging apparatus and an imaging method capable of reducing noise satisfactorily.SOLUTION: An imaging apparatus includes a pixel array in which a plurality of pixels each including a photoelectric conversion unit are arranged in a matrix, an offset generation unit that generates an offset value on the basis of a first value corresponding to a difference between a plurality of digital signals obtained by performing analog-digital conversion a plurality of times at different timings on one of a signal obtained from the reset pixel and a signal corresponding to a charge generated in the photoelectric conversion unit and a signal obtained from a light-shielded pixel from among the plurality of pixels provided in the pixel array, and a correction unit that corrects a signal obtained from an unshielded pixel from among the plurality of pixels provided in the pixel array by using an offset value generated by the offset generation unit.SELECTED DRAWING: Figure 1

Description

本発明は、撮像装置及び撮像方法に関する。   The present invention relates to an imaging apparatus and an imaging method.

デジタル一眼レフカメラやビデオカメラには、CMOSイメージセンサ等の固体撮像素子が用いられる。固体撮像素子は、多画素化が進むに伴って、画素サイズが小さくなる。画素サイズが小さくなると、画素に備えられた光電変換部(例えばフォトダイオード)の受光面積が小さくなり、光電変換部によって生成される電荷の大きさが小さくなる。このため、近時では、ランダムノイズやダークシェーディング等を低減し、SN比を確保することがますます重要となっている。特許文献1には、画素のリセットレベルのサンプリングを複数回行い、当該サンプリングの結果を同カラム内のデジタル積分回路で積分した後に平均化することが開示されている。   A solid-state imaging device such as a CMOS image sensor is used for a digital single-lens reflex camera or a video camera. The solid-state imaging device has a smaller pixel size as the number of pixels increases. When the pixel size is reduced, the light receiving area of a photoelectric conversion unit (for example, a photodiode) provided in the pixel is reduced, and the amount of electric charge generated by the photoelectric conversion unit is reduced. For this reason, recently, it has become increasingly important to reduce random noise, dark shading, and the like and ensure an SN ratio. Japanese Patent Application Laid-Open No. H10-228561 discloses that sampling of a reset level of a pixel is performed a plurality of times, and the sampling result is integrated after being integrated by a digital integration circuit in the same column.

特開2012−004727号公報JP 2012-004727 A

近時では、ノイズをより良好に低減し得る技術が待望されている。
本発明の目的は、ノイズを良好に低減し得る撮像装置及び撮像方法を提供することにある。
Recently, there is a need for a technology that can better reduce noise.
An object of the present invention is to provide an imaging apparatus and an imaging method capable of satisfactorily reducing noise.

実施形態の一観点によれば、光電変換部をそれぞれ含む複数の画素が行列状に配列された画素アレイと、リセットされた画素から得られる信号と前記光電変換部で発生した電荷に応じた信号とのうちのいずれかに対して異なったタイミングでアナログ−デジタル変換を複数回行うことにより得られる複数のデジタル信号の差分に応じた第1の値と、前記画素アレイに備えられた前記複数の画素のうちの遮光された画素から得られる信号とに基づいてオフセット値を生成するオフセット生成部と、前記画素アレイに備えられた前記複数の画素のうちの遮光されていない画素から得られる信号を、前記オフセット生成部によって生成された前記オフセット値を用いて補正する補正部とを有することを特徴とする撮像装置が提供される。   According to one aspect of the embodiment, a pixel array in which a plurality of pixels each including a photoelectric conversion unit are arranged in a matrix, a signal obtained from a reset pixel, and a signal corresponding to the charge generated in the photoelectric conversion unit A first value corresponding to a difference between a plurality of digital signals obtained by performing analog-digital conversion a plurality of times at different timings with respect to any one of An offset generation unit that generates an offset value based on a signal obtained from a light-shielded pixel among the pixels, and a signal obtained from a non-light-shielded pixel among the plurality of pixels provided in the pixel array. And a correction unit that corrects using the offset value generated by the offset generation unit.

本発明によれば、ノイズを良好に低減し得る撮像装置及び撮像方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the imaging device and imaging method which can reduce noise favorably can be provided.

第1実施形態による撮像装置を示すブロック図である。It is a block diagram which shows the imaging device by 1st Embodiment. 第1実施形態による固体撮像素子を示す図である。It is a figure which shows the solid-state image sensor by 1st Embodiment. 第1実施形態による固体撮像素子の画素アレイのレイアウトを示す図である。It is a figure which shows the layout of the pixel array of the solid-state image sensor by 1st Embodiment. 第1実施形態による固体撮像素子の画素を示す図である。It is a figure which shows the pixel of the solid-state image sensor by 1st Embodiment. 第1実施形態による固体撮像素子の動作の例を示すタイミングチャートである。It is a timing chart which shows the example of operation of the solid-state image sensing device by a 1st embodiment. 第1実施形態による固体撮像素子の動作の他の例を示すタイミングチャートである。It is a timing chart which shows the other example of operation | movement of the solid-state image sensor by 1st Embodiment. 第1実施形態による撮像装置の補正部を示すブロック図である。It is a block diagram which shows the correction | amendment part of the imaging device by 1st Embodiment. 第1実施形態による撮像装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the imaging device by 1st Embodiment. 第2実施形態による固体撮像素子を示す図である。It is a figure which shows the solid-state image sensor by 2nd Embodiment. 第2実施形態による固体撮像素子の動作の例を示すタイミングチャートである。It is a timing chart which shows the example of operation of the solid-state image sensing device by a 2nd embodiment. 第3実施形態による固体撮像素子を示す図である。It is a figure which shows the solid-state image sensor by 3rd Embodiment. 第3実施形態による固体撮像素子において用いられる参照信号を示すグラフである。It is a graph which shows the reference signal used in the solid-state image sensor by 3rd Embodiment. 第3実施形態による固体撮像素子の動作の例を示すタイミングチャートである。It is a timing chart which shows the example of operation of the solid-state image sensing device by a 3rd embodiment.

本発明の実施の形態について図面を用いて以下に詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、適宜変更可能である。また、以下に示す実施形態を適宜組み合わせるようにしてもよい。   Embodiments of the present invention will be described below in detail with reference to the drawings. In addition, this invention is not limited to the following embodiment, It can change suitably. Moreover, you may make it combine embodiment shown below suitably.

[第1実施形態]
第1実施形態による撮像装置及び撮像方法について図1乃至図8を用いて説明する。図1は、本実施形態による撮像装置を示すブロック図である。
[First Embodiment]
The imaging apparatus and imaging method according to the first embodiment will be described with reference to FIGS. FIG. 1 is a block diagram illustrating the imaging apparatus according to the present embodiment.

図1に示すように、本実施形態による撮像装置100は、固体撮像素子101と、信号処理部103と、タイミング信号発生部106と、RAM107と、ROM108と、表示部109と、記録部110と、制御部111とを有する。撮像装置100には、撮影レンズ102が備えられる。撮影レンズ102は、撮像装置100の本体に対して着脱可能であってもよいし着脱不能であってもよい。   As shown in FIG. 1, the imaging apparatus 100 according to the present embodiment includes a solid-state imaging device 101, a signal processing unit 103, a timing signal generation unit 106, a RAM 107, a ROM 108, a display unit 109, and a recording unit 110. And a control unit 111. The imaging apparatus 100 includes a photographic lens 102. The photographing lens 102 may be detachable with respect to the main body of the imaging apparatus 100 or may not be detachable.

撮影レンズ102は、被写体の光学像を固体撮像素子101の撮像面に結像させる。固体撮像素子101は、撮像面に入射した光学像に対して光電変換を行うことにより画像信号を生成する。固体撮像素子101によって生成された画像信号(画像データ)は、信号処理部103に供給される。固体撮像素子101の撮像面には、遮光領域であるOB領域(オプティカルブラック領域)304(図3参照)が設けられている。OB領域304に配された画素208からは、黒レベルの基準信号が出力される。固体撮像素子101は、画像信号を出力するとともに後述する横縞評価値を出力する。   The photographing lens 102 forms an optical image of the subject on the imaging surface of the solid-state imaging device 101. The solid-state imaging device 101 generates an image signal by performing photoelectric conversion on the optical image incident on the imaging surface. An image signal (image data) generated by the solid-state imaging device 101 is supplied to the signal processing unit 103. An OB area (optical black area) 304 (see FIG. 3), which is a light shielding area, is provided on the imaging surface of the solid-state imaging device 101. A black level reference signal is output from the pixel 208 arranged in the OB region 304. The solid-state imaging device 101 outputs an image signal and a horizontal stripe evaluation value described later.

信号処理部103は、補正部104と現像部105とを備えている。補正部104は、OB領域304に配された画素208であるOB画素によって取得される信号、即ち、黒レベルの基準信号と、固体撮像素子101から供給される横縞評価値とに基づいてオフセット信号を生成する。補正部104は、こうして生成されるオフセット信号を用いて補正処理を行う。オフセット信号の詳細については、後述することとする。現像部105は、補正部104によって補正処理が施された画像信号に対して、現像処理、データ圧縮処理等を施す。   The signal processing unit 103 includes a correction unit 104 and a development unit 105. The correction unit 104 detects an offset signal based on a signal acquired by an OB pixel that is the pixel 208 arranged in the OB region 304, that is, a black level reference signal and a horizontal stripe evaluation value supplied from the solid-state imaging device 101. Is generated. The correction unit 104 performs correction processing using the offset signal thus generated. Details of the offset signal will be described later. The development unit 105 performs development processing, data compression processing, and the like on the image signal that has been subjected to correction processing by the correction unit 104.

タイミング信号発生部106は、各種の駆動信号を所定のタイミングで固体撮像素子101に供給する。ROM(Read Only Memory)108は、ファームウェア等を記憶する。ROM108としては、例えばフラッシュメモリ等が用いられる。RAM(Random Access Memory)107は、画像データ等を一時的に記憶する。また、RAM107は、ROM108に記憶されたオフセット値を一時的に記憶する。   The timing signal generator 106 supplies various drive signals to the solid-state imaging device 101 at a predetermined timing. A ROM (Read Only Memory) 108 stores firmware and the like. For example, a flash memory or the like is used as the ROM 108. A RAM (Random Access Memory) 107 temporarily stores image data and the like. The RAM 107 temporarily stores the offset value stored in the ROM 108.

表示部109は、撮影によって取得される画像を表示する。また、表示部109は、各種設定情報等を表示し得る。記録部110には、不図示の記録媒体が備えられる。記録媒体は、記録部110から着脱可能であってもよいし着脱不能であってもよい。記録部110には、画像データ等が記録される。記録部110としては、半導体メモリを備えたメモリカード等が用いられる。制御部111は、撮像装置100の全体の制御を司るとともに、所定の処理を行う。   The display unit 109 displays an image acquired by shooting. The display unit 109 can display various setting information. The recording unit 110 includes a recording medium (not shown). The recording medium may be removable from the recording unit 110 or may not be removable. In the recording unit 110, image data and the like are recorded. As the recording unit 110, a memory card provided with a semiconductor memory or the like is used. The control unit 111 controls the entire imaging apparatus 100 and performs predetermined processing.

次に、第1実施形態による固体撮像素子101について図2を用いて説明する。図2は、本実施形態による固体撮像素子101を示す図である。   Next, the solid-state imaging device 101 according to the first embodiment will be described with reference to FIG. FIG. 2 is a diagram illustrating the solid-state imaging device 101 according to the present embodiment.

図2に示すように、固体撮像素子101は、画素アレイ201と、垂直走査回路202と、列処理部203と、参照信号生成部204と、列カウンタ205とを有する。また、固体撮像素子101は、タイミング信号発生部(TG:Timing Generator)206と、水平走査回路207と、平均化部216と、差分取得部217と、差分取得部218と、比較器219と、加算部220とを更に有する。   As illustrated in FIG. 2, the solid-state imaging device 101 includes a pixel array 201, a vertical scanning circuit 202, a column processing unit 203, a reference signal generation unit 204, and a column counter 205. The solid-state imaging device 101 includes a timing signal generation unit (TG) 206, a horizontal scanning circuit 207, an averaging unit 216, a difference acquisition unit 217, a difference acquisition unit 218, a comparator 219, And an adder 220.

画素アレイ201には、フォトダイオード(光電変換部)401をそれぞれ含む複数の画素208が行列状に配列されている。画素208に備えられたフォトダイオード401において生成される電荷に応じた信号が垂直信号線209を介して列処理部203に供給される。   In the pixel array 201, a plurality of pixels 208 each including a photodiode (photoelectric conversion unit) 401 are arranged in a matrix. A signal corresponding to the charge generated in the photodiode 401 provided in the pixel 208 is supplied to the column processing unit 203 via the vertical signal line 209.

図3は、画素アレイ201のレイアウトを示す図である。
画素アレイ201は、有効領域303とOB領域304とを有する。有効領域303に備えられた画素208は遮光されていない。有効領域303に備えられた画素208によって画素信号が得られる。OB領域304に備えられた画素208は遮光されている。OB領域304に備えられた画素208、即ち、OB画素によって、黒レベルの基準信号が取得される。OB領域304は、VOB領域301とHOB領域302とを有する。VOB領域301は、垂直方向に延在するOB領域、即ち、垂直オプティカルブラック領域である。HOB領域302は、水平方向に延在するOB領域、即ち、水平オプティカルブラック領域である。
FIG. 3 is a diagram showing a layout of the pixel array 201.
The pixel array 201 has an effective area 303 and an OB area 304. The pixels 208 provided in the effective area 303 are not shielded from light. A pixel signal is obtained by the pixel 208 provided in the effective area 303. The pixels 208 provided in the OB area 304 are shielded from light. A black level reference signal is acquired by the pixel 208 provided in the OB region 304, that is, the OB pixel. The OB area 304 has a VOB area 301 and an HOB area 302. The VOB area 301 is an OB area extending in the vertical direction, that is, a vertical optical black area. The HOB area 302 is an OB area extending in the horizontal direction, that is, a horizontal optical black area.

OB領域304から読み出される信号には、暗電流成分が含まれる。また、OB領域304から読み出される信号には、電源電位の変動による基準レベル(黒レベル)のずれに応じた成分が含まれる。このため、OB領域304から読み出される信号は、有効領域303に位置する画素208、即ち、有効画素から読み出される信号におけるダークシェーディング成分の補正に用いられる。VOB領域301から読み出される信号は、水平方向のダークシェーディング成分の補正に用いられる。また、OB領域304のうちのHOB領域302から読み出される信号は、垂直方向のダークシェーディング成分の補正に用いられる。   The signal read from the OB area 304 includes a dark current component. In addition, the signal read from the OB region 304 includes a component corresponding to a shift in the reference level (black level) due to fluctuations in the power supply potential. For this reason, the signal read from the OB area 304 is used for correcting the dark shading component in the pixel 208 located in the effective area 303, that is, the signal read from the effective pixel. The signal read from the VOB area 301 is used for correcting the dark shading component in the horizontal direction. A signal read from the HOB area 302 in the OB area 304 is used for correcting the dark shading component in the vertical direction.

図4は、本実施形態による固体撮像素子101の画素アレイ201に備えられた画素208を示す図である。   FIG. 4 is a diagram illustrating the pixels 208 provided in the pixel array 201 of the solid-state imaging device 101 according to the present embodiment.

図4に示すように、画素208は、光電変換素子であるフォトダイオード401と、転送トランジスタ402と、フローティングディフュージョン403と、増幅トランジスタ404と、選択トランジスタ405と、リセットトランジスタ406とを有している。トランジスタ402、404、405、406としては、例えば、Nチャネル型のMOSFET(MOS Field−Effect Transistor)が用いられている。   As illustrated in FIG. 4, the pixel 208 includes a photodiode 401 that is a photoelectric conversion element, a transfer transistor 402, a floating diffusion 403, an amplification transistor 404, a selection transistor 405, and a reset transistor 406. . As the transistors 402, 404, 405, and 406, for example, N-channel MOSFETs (MOS Field-Effect Transistors) are used.

転送トランジスタ402のゲートには、転送信号が供給される。リセットトランジスタ406のゲートには、リセット信号が供給される。選択トランジスタ405のゲートには、行選択信号が供給される。転送信号、リセット信号、行選択信号を供給するための配線は水平方向に延在しており、画素アレイ201の同一行に位置する複数の画素208が同時に駆動される。選択トランジスタ405のソースは、垂直信号線209に接続されている。   A transfer signal is supplied to the gate of the transfer transistor 402. A reset signal is supplied to the gate of the reset transistor 406. A row selection signal is supplied to the gate of the selection transistor 405. Wiring for supplying a transfer signal, a reset signal, and a row selection signal extends in the horizontal direction, and a plurality of pixels 208 in the same row of the pixel array 201 are driven simultaneously. The source of the selection transistor 405 is connected to the vertical signal line 209.

フォトダイオード401は、光電変換を行い、フォトダイオード401に入射する光の量に応じた電荷を生成する。フォトダイオード401のアノード側は接地されており、フォトダイオード401のカソード側は転送トランジスタ402のソースに接続されている。転送トランジスタ402がON状態になると、フォトダイオード401によって生成された電荷がフローティングディフュージョン403に転送される。フローティングディフュージョン403には寄生容量が存在するため、フローティングディフュージョン403にはフォトダイオード401から転送された電荷が蓄積される。   The photodiode 401 performs photoelectric conversion and generates a charge corresponding to the amount of light incident on the photodiode 401. The anode side of the photodiode 401 is grounded, and the cathode side of the photodiode 401 is connected to the source of the transfer transistor 402. When the transfer transistor 402 is turned on, the charge generated by the photodiode 401 is transferred to the floating diffusion 403. Since the floating diffusion 403 has a parasitic capacitance, the charge transferred from the photodiode 401 is accumulated in the floating diffusion 403.

増幅トランジスタ404のドレインには電源電圧Vddが印加され、増幅トランジスタ404のゲートはフローティングディフュージョン403に接続されている。増幅トランジスタ404のゲートの電位は、フローティングディフュージョン403に蓄積された電荷に応じた電位となる。選択トランジスタ405は、信号が読み出される画素208を選択するためのものであり、選択トランジスタ405のドレインは増幅トランジスタ404のソースに接続されている。選択トランジスタ405をオン状態にすることにより、当該選択トランジスタ405が備えられた画素208が選択状態になる。一方、選択トランジスタ405をオフ状態にすることにより、当該選択トランジスタ405が備えられた画素208が非選択状態になる。また、選択トランジスタ405のソースは、垂直信号線209を介して定電流源121に接続される。増幅トランジスタ404と定電流源121とによって、ソースフォロワ回路が構成されている。選択トランジスタ405がON状態になると、増幅トランジスタ404のゲートの電位に応じた出力信号が、垂直信号線209に出力される。リセットトランジスタ406のドレインには電源電圧Vddが印加される。リセットトランジスタ406のソースはフローティングディフュージョン403に接続されている。リセットトランジスタ406がON状態になることによって、フローティングディフュージョン403の電位は電源電圧Vddにリセットされる。   The power supply voltage Vdd is applied to the drain of the amplification transistor 404, and the gate of the amplification transistor 404 is connected to the floating diffusion 403. The potential of the gate of the amplification transistor 404 becomes a potential corresponding to the charge accumulated in the floating diffusion 403. The selection transistor 405 is for selecting a pixel 208 from which a signal is read, and the drain of the selection transistor 405 is connected to the source of the amplification transistor 404. By turning on the selection transistor 405, the pixel 208 provided with the selection transistor 405 is selected. On the other hand, when the selection transistor 405 is turned off, the pixel 208 provided with the selection transistor 405 is brought into a non-selection state. The source of the selection transistor 405 is connected to the constant current source 121 via the vertical signal line 209. The amplification transistor 404 and the constant current source 121 constitute a source follower circuit. When the selection transistor 405 is turned on, an output signal corresponding to the gate potential of the amplification transistor 404 is output to the vertical signal line 209. A power supply voltage Vdd is applied to the drain of the reset transistor 406. The source of the reset transistor 406 is connected to the floating diffusion 403. When the reset transistor 406 is turned on, the potential of the floating diffusion 403 is reset to the power supply voltage Vdd.

垂直走査回路202は、画素208からの信号の読み出しや画素208のリセット等を行単位で順次制御する。垂直走査回路202による走査のタイミングは、タイミング信号発生部(タイミング制御部)206から供給される信号によって制御される。   The vertical scanning circuit 202 sequentially controls reading of signals from the pixels 208, resetting of the pixels 208, and the like in units of rows. The timing of scanning by the vertical scanning circuit 202 is controlled by a signal supplied from a timing signal generation unit (timing control unit) 206.

画素アレイ201の各々の列に対して列処理部203が設けられている。列処理部203は、比較器210と、ラッチ部211と、メモリ212〜214と、スイッチ215とを有する。列処理部203は、画素208から垂直信号線209を介して供給されるアナログの信号をデジタルの信号に変換するAD変換部(アナログ−デジタル変換部)として機能し得る。メモリ212,213は、光電変換によって得られる画素信号を保持するためのメモリ、即ち、画素信号用のメモリである。メモリ212には、画素208によって得られる画素信号に対する第1回目のAD変換によって取得されるカウント値、即ち、S1信号が保持される。メモリ213には、画素208によって得られる画素信号に対する第2回目のAD変換によって取得されるカウント値、即ち、S2信号が保持される。S1信号とS2信号とを総称してS信号ともいう。メモリ214には、リセットされた画素208からの信号に対してAD変換を行うことによって得られるカウント値が保持される。換言すれば、メモリ214には、ノイズ信号をAD変換することによって得られるカウント値、N信号が保持される。即ち、メモリ214は、ノイズ信号用のメモリである。メモリ212〜214にそれぞれ保持されたカウント値は、スイッチ215を適宜オン状態にすることにより転送される。   A column processing unit 203 is provided for each column of the pixel array 201. The column processing unit 203 includes a comparator 210, a latch unit 211, memories 212 to 214, and a switch 215. The column processing unit 203 can function as an AD conversion unit (analog-digital conversion unit) that converts an analog signal supplied from the pixel 208 via the vertical signal line 209 into a digital signal. The memories 212 and 213 are memories for holding pixel signals obtained by photoelectric conversion, that is, memory for pixel signals. The memory 212 holds a count value acquired by the first AD conversion for the pixel signal obtained by the pixel 208, that is, the S1 signal. The memory 213 holds a count value acquired by the second AD conversion for the pixel signal obtained by the pixel 208, that is, the S2 signal. The S1 signal and the S2 signal are collectively referred to as an S signal. The memory 214 holds a count value obtained by performing AD conversion on the signal from the reset pixel 208. In other words, the memory 214 holds a count value and an N signal obtained by AD converting the noise signal. That is, the memory 214 is a memory for noise signals. The count values held in the memories 212 to 214 are transferred by appropriately turning on the switch 215.

次に、列処理部203において行われるAD変換について説明する。
参照信号生成部204は、時間の経過に従って大きくなる信号、即ち、ランプ信号を参照信号として生成する。参照信号生成部204から出力される参照信号は、比較器210に供給される。比較器210の一方の入力端子221aには、画素208によって取得された信号が垂直信号線209を介して供給される。比較器210の他方の入力端子221bには、参照信号生成部204から出力される参照信号が供給される。比較器210は、参照信号生成部204から供給される参照信号と、垂直信号線209を介して画素208から供給される信号とを比較し、両者が一致したタイミングで出力を反転する。
Next, AD conversion performed in the column processing unit 203 will be described.
The reference signal generation unit 204 generates a signal that increases with time, that is, a ramp signal as a reference signal. The reference signal output from the reference signal generation unit 204 is supplied to the comparator 210. A signal acquired by the pixel 208 is supplied to one input terminal 221 a of the comparator 210 via the vertical signal line 209. The reference signal output from the reference signal generation unit 204 is supplied to the other input terminal 221b of the comparator 210. The comparator 210 compares the reference signal supplied from the reference signal generation unit 204 with the signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match.

列カウンタ205は、タイミング信号発生部206から供給されるクロック信号に基づいてカウント動作を行う。列カウンタ205は、画素信号と参照信号との比較が比較器210によって開始されたタイミングでカウント動作を開始する。ラッチ部211には、比較器210から出力される信号と、列カウンタ205から出力されるカウント値とが供給される。ラッチ部211は、列カウンタ205から供給されるカウント値を、比較器210の出力が反転した際にラッチする。ラッチ部211にラッチされたカウント値は、メモリ212〜214に適宜保持される。上述したように、メモリ212には、画素208から出力される画素信号に対する第1回目のAD変換によって取得されるカウント値、即ち、S1信号が保持される。メモリ213には、画素208から出力される画素信号に対する第2回目のAD変換によって取得されるカウント値、即ち、S2信号が保持される。メモリ214には、リセットされた画素208からの信号に対してAD変換を行うことによって得られるカウント値、即ち、N信号が保持される。なお、本実施形態において、S1信号とS2信号の両方を取得するのは、S1信号とS2信号との平均値を用いることにより、画素信号に対するランダムノイズの影響の低減を図るためである。   The column counter 205 performs a counting operation based on the clock signal supplied from the timing signal generator 206. The column counter 205 starts the count operation at the timing when the comparison between the pixel signal and the reference signal is started by the comparator 210. The latch unit 211 is supplied with a signal output from the comparator 210 and a count value output from the column counter 205. The latch unit 211 latches the count value supplied from the column counter 205 when the output of the comparator 210 is inverted. The count value latched by the latch unit 211 is appropriately held in the memories 212 to 214. As described above, the memory 212 holds the count value acquired by the first AD conversion for the pixel signal output from the pixel 208, that is, the S1 signal. The memory 213 holds a count value acquired by the second AD conversion for the pixel signal output from the pixel 208, that is, the S2 signal. The memory 214 holds a count value obtained by performing AD conversion on the signal from the reset pixel 208, that is, an N signal. In the present embodiment, both the S1 signal and the S2 signal are acquired in order to reduce the influence of random noise on the pixel signal by using the average value of the S1 signal and the S2 signal.

水平走査回路207は、スイッチ215を制御することにより、各々の列に備えられた列処理部203を順次選択する。水平走査回路207によって選択された列処理部203のメモリ212、213にそれぞれ保持されたカウント値、即ち、S1信号及びS2信号は、平均化部216に供給される。平均化部216は、メモリ212に保持されたカウント値、即ち、S1信号と、メモリ213に保持されたカウント値、即ち、S2信号との平均値を求める。平均化部216によって求められる平均値は、差分取得部217に供給される。   The horizontal scanning circuit 207 sequentially selects the column processing unit 203 provided in each column by controlling the switch 215. The count values respectively held in the memories 212 and 213 of the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the S1 signal and the S2 signal are supplied to the averaging unit 216. The averaging unit 216 obtains the average value of the count value held in the memory 212, that is, the S1 signal, and the count value held in the memory 213, that is, the S2 signal. The average value obtained by the averaging unit 216 is supplied to the difference acquisition unit 217.

差分取得部217は、平均化部216から供給されるカウント値から、メモリ214から供給されるカウント値を減算することによって、画素信号を生成する。即ち、差分取得部217は、S1信号とS2信号との平均値からN信号を減算することによって、画像信号を生成する。差分取得部217は、こうして生成される画像信号を固体撮像素子101の外部に出力する。こうして出力される画像信号は、信号処理部103に供給される。   The difference acquisition unit 217 generates a pixel signal by subtracting the count value supplied from the memory 214 from the count value supplied from the averaging unit 216. That is, the difference acquisition unit 217 generates an image signal by subtracting the N signal from the average value of the S1 signal and the S2 signal. The difference acquisition unit 217 outputs the image signal thus generated to the outside of the solid-state imaging device 101. The image signal output in this way is supplied to the signal processing unit 103.

このように、本実施形態では、S1信号とS2信号との平均値からN信号を減算することによって画像信号を生成する。こうして、画素信号に対するランダムノイズの影響の低減が図られる。   As described above, in this embodiment, the image signal is generated by subtracting the N signal from the average value of the S1 signal and the S2 signal. In this way, the influence of random noise on the pixel signal can be reduced.

差分取得部218には、メモリ212に保持されたカウント値、即ち、S1信号と、メモリ213に保持されたカウント値、即ち、S2信号とが供給される。差分取得部218は、メモリ212に保持されたカウント値とメモリ213に保持されたカウント値との差分値、より具体的には、メモリ212に保持されたカウント値とメモリ213に保持されたカウント値との差分の絶対値を求める。差分取得部218は、こうして順次取得される差分値を比較器219に供給する。比較器219は、予め設定された閾値と差分取得部218から供給される差分値とを順次比較し、比較結果を加算部220に供給する。差分取得部218から供給される差分値が閾値以上である場合には、比較器219は、「1」、即ち、Hレベルの信号を加算部220に供給する。一方、差分取得部218から供給される差分値が閾値未満である場合には、比較器219は、「0」、即ち、Lレベルの信号を加算部220に供給する。   The difference acquisition unit 218 is supplied with the count value held in the memory 212, that is, the S1 signal, and the count value held in the memory 213, that is, the S2 signal. The difference acquisition unit 218 determines the difference value between the count value held in the memory 212 and the count value held in the memory 213, more specifically, the count value held in the memory 212 and the count held in the memory 213. Find the absolute value of the difference from the value. The difference acquisition unit 218 supplies the difference values sequentially acquired in this way to the comparator 219. The comparator 219 sequentially compares a preset threshold and the difference value supplied from the difference acquisition unit 218 and supplies the comparison result to the addition unit 220. When the difference value supplied from the difference acquisition unit 218 is equal to or greater than the threshold value, the comparator 219 supplies a signal of “1”, that is, an H level to the addition unit 220. On the other hand, when the difference value supplied from the difference acquisition unit 218 is less than the threshold value, the comparator 219 supplies a signal of “0”, that is, an L level to the addition unit 220.

比較器219における閾値は、ランダムノイズのレベル、即ち、ランダムノイズレベルに応じて決定される。例えば、S1信号とS2信号との差分がランダムノイズレベルに応じた値を超える場合に、比較器219から、「1」、即ち、Hレベルの信号が加算部220に供給されるように閾値が設定される。比較器219における閾値は、例えば、ISO感度、固体撮像素子101の温度等に応じて決定されるようにしてもよい。   The threshold value in the comparator 219 is determined according to the level of random noise, that is, the random noise level. For example, when the difference between the S1 signal and the S2 signal exceeds a value corresponding to the random noise level, the threshold value is set so that a signal of “1”, that is, an H level is supplied from the comparator 219 to the adding unit 220. Is set. The threshold value in the comparator 219 may be determined according to, for example, the ISO sensitivity, the temperature of the solid-state imaging device 101, or the like.

スイッチング電源のノイズや磁界ノイズの影響が殆ど存在しない場合には、S1信号とS2信号との差分値はランダムノイズレベルに応じた値以下となる。この際、比較器219は、「0」、即ち、Lレベルの信号を出力する。   When there is almost no influence of switching power supply noise or magnetic field noise, the difference value between the S1 signal and the S2 signal is equal to or less than the value corresponding to the random noise level. At this time, the comparator 219 outputs a signal of “0”, that is, L level.

S1信号の取得とS2信号の取得とは、異なったタイミングで行われる。このため、スイッチング電源のノイズや磁界ノイズの影響がある程度存在する場合には、S1信号とS2信号との差分はランダムノイズレベルに応じた値を超え得る。この際、比較器219は、「1」、即ち、Hレベルの信号を出力する。   The acquisition of the S1 signal and the acquisition of the S2 signal are performed at different timings. For this reason, when the influence of switching power supply noise or magnetic field noise exists to some extent, the difference between the S1 signal and the S2 signal can exceed a value corresponding to the random noise level. At this time, the comparator 219 outputs a signal of “1”, that is, an H level.

このように、比較器219は、スイッチング電源のノイズ等の影響の有無に応じた信号を出力する。   As described above, the comparator 219 outputs a signal corresponding to the presence or absence of the influence of noise or the like of the switching power supply.

加算部220は、比較器219から供給される各列の比較結果を全列数分加算することによって、横縞評価値を生成する。加算部220は、こうして取得される横縞評価値を、垂直ブランキング期間中に信号処理部103に出力する。横縞評価値は、スイッチング電源のノイズ等の影響がある程度生じている列の数に対応する。   The adding unit 220 generates a horizontal stripe evaluation value by adding the comparison results of the columns supplied from the comparator 219 for the total number of columns. The adding unit 220 outputs the horizontal stripe evaluation value acquired in this way to the signal processing unit 103 during the vertical blanking period. The horizontal stripe evaluation value corresponds to the number of columns in which the influence of noise or the like of the switching power supply occurs to some extent.

図5は、本実施形態による固体撮像素子101の動作の例を示すタイミングチャートである。図5は、スイッチング電源のノイズや磁界ノイズの影響が殆ど存在しない場合の例を示している。図5(a)は、固体撮像素子101の電源ラインにおけるノイズVnoiseを示している。図5(b)は、比較器210の入力端子221aの電位Vinを示している。図5(c)は、比較器210の入力端子221bの電位Vrampを示している。図5(d)は、列カウンタ205におけるカウント値を示している。   FIG. 5 is a timing chart showing an example of the operation of the solid-state imaging device 101 according to the present embodiment. FIG. 5 shows an example in which there is almost no influence of switching power supply noise or magnetic field noise. FIG. 5A shows noise Vnoise in the power supply line of the solid-state image sensor 101. FIG. 5B shows the potential Vin of the input terminal 221 a of the comparator 210. FIG. 5C shows the potential Vramp of the input terminal 221b of the comparator 210. FIG. 5D shows the count value in the column counter 205.

図5に示す例においては、図5(a)に示すように、全てのタイミングにおいて、スイッチング電源のノイズや磁界ノイズ等が固体撮像素子101の電源ラインに殆ど現れない。   In the example illustrated in FIG. 5, as illustrated in FIG. 5A, switching power supply noise, magnetic field noise, and the like hardly appear on the power supply line of the solid-state imaging device 101 at all timings.

タイミングT1からタイミングT9までの期間ΔTad内においては、以下のようなAD変換が行われる。即ち、期間ΔTadのうちの期間ΔTnにおいては、N信号に対するAD変換が行われる。期間ΔTadのうちの期間ΔTs1においては、S1信号に対するAD変換が行われる。期間ΔTadのうちの期間ΔTs2においては、S2信号に対するAD変換が行われる。   The following AD conversion is performed within a period ΔTad from timing T1 to timing T9. That is, AD conversion is performed on the N signal in the period ΔTn of the period ΔTad. In the period ΔTs1 of the period ΔTad, AD conversion is performed on the S1 signal. In the period ΔTs2 of the period ΔTad, AD conversion is performed on the S2 signal.

N信号が比較器210に入力されると、図5(b)に示すように、タイミングT1において、比較器210の入力端子221aの電位VinがN信号のレベルとなる。また、図5(c)に示すように、タイミングT1において、参照信号生成部204から出力される参照信号が上昇し始める。参照信号生成部204から出力される参照信号は、図5(c)に示すように徐々に上昇する。   When the N signal is input to the comparator 210, as shown in FIG. 5B, the potential Vin at the input terminal 221a of the comparator 210 becomes the level of the N signal at timing T1. Further, as shown in FIG. 5C, the reference signal output from the reference signal generation unit 204 starts to rise at timing T1. The reference signal output from the reference signal generation unit 204 gradually rises as shown in FIG.

タイミングT2において、比較器210の入力端子221aに供給される参照信号と比較器210の入力端子221bに供給されるN信号との大小関係が逆転する。タイミングT1からタイミングT2までの期間ΔTcnにおいて、列カウンタ205はカウント動作を行う。こうして列カウンタ205によって得られるカウント値が、N信号としてメモリ214に保持される。   At timing T2, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 210 and the N signal supplied to the input terminal 221b of the comparator 210 is reversed. In a period ΔTcn from timing T1 to timing T2, the column counter 205 performs a counting operation. The count value thus obtained by the column counter 205 is held in the memory 214 as an N signal.

タイミングT3において、参照信号生成部204から出力される参照信号が最大値に達し、参照信号生成部204は参照信号を初期値に戻す。   At timing T3, the reference signal output from the reference signal generation unit 204 reaches the maximum value, and the reference signal generation unit 204 returns the reference signal to the initial value.

この後、S信号が比較器210に入力されると、図5(b)に示すように、タイミングT4において、比較器210の入力端子221aの電位VinがS信号のレベルとなる。また、図5(c)に示すように、タイミングT4において、参照信号生成部204から出力される参照信号が上昇し始める。参照信号生成部204から出力される参照信号は、図5(c)に示すように徐々に上昇する。タイミングT5において、比較器210の入力端子221aに供給される参照信号と比較器210の入力端子221bに供給されるS信号との大小関係が逆転する。タイミングT4からタイミングT5までの期間ΔTcs1において、列カウンタ205はカウント動作を行う。こうして列カウンタ205によって得られるカウント値が、S1信号としてメモリ212に保持される。   Thereafter, when the S signal is input to the comparator 210, as shown in FIG. 5B, the potential Vin of the input terminal 221a of the comparator 210 becomes the level of the S signal at timing T4. Further, as shown in FIG. 5C, the reference signal output from the reference signal generation unit 204 starts to rise at timing T4. The reference signal output from the reference signal generation unit 204 gradually rises as shown in FIG. At timing T5, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 210 and the S signal supplied to the input terminal 221b of the comparator 210 is reversed. In a period ΔTcs1 from timing T4 to timing T5, the column counter 205 performs a counting operation. Thus, the count value obtained by the column counter 205 is held in the memory 212 as the S1 signal.

タイミングT6において、参照信号生成部204から出力される参照信号が最大値に達し、参照信号生成部204は参照信号を初期値に戻す。   At timing T6, the reference signal output from the reference signal generation unit 204 reaches the maximum value, and the reference signal generation unit 204 returns the reference signal to the initial value.

タイミングT7において、図5(c)に示すように、参照信号生成部204から出力される参照信号が上昇し始める。参照信号生成部204から出力される参照信号は、図5(c)に示すように徐々に上昇する。タイミングT8において、比較器219の入力端子221aに供給される参照信号と比較器219の入力端子221bに供給されるS信号との大小関係が逆転する。タイミングT7からタイミングT8までの期間ΔTcs2において、列カウンタ205はカウント動作を行う。こうして列カウンタ205によって得られるカウント値が、S2信号としてメモリ213に保持される。   At timing T7, as shown in FIG. 5C, the reference signal output from the reference signal generation unit 204 starts to rise. The reference signal output from the reference signal generation unit 204 gradually rises as shown in FIG. At timing T8, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 219 and the S signal supplied to the input terminal 221b of the comparator 219 is reversed. In a period ΔTcs2 from timing T7 to timing T8, the column counter 205 performs a counting operation. The count value thus obtained by the column counter 205 is held in the memory 213 as an S2 signal.

図5に示す例においては、スイッチング電源のノイズや磁界ノイズの影響が殆ど存在しない。このため、図5に示す例においては、S1信号とS2信号との差分値Δcntは、ランダムノイズのレベルに応じた比較的小さい値となる。S1信号とS2信号との差分値Δcntは、差分取得部218から出力される。比較器219は、スイッチング電源のノイズ等の影響が殆ど存在しないことを示す情報、具体的には「0」を出力する。   In the example shown in FIG. 5, there is almost no influence of switching power supply noise or magnetic field noise. For this reason, in the example shown in FIG. 5, the difference value Δcnt between the S1 signal and the S2 signal is a relatively small value corresponding to the level of random noise. The difference value Δcnt between the S1 signal and the S2 signal is output from the difference acquisition unit 218. The comparator 219 outputs information indicating that there is almost no influence such as noise of the switching power supply, specifically, “0”.

図6は、本実施形態による固体撮像素子101の動作の他の例を示すタイミングチャートである。図6は、スイッチング電源のノイズ等の影響がある程度存在する場合の例を示している。図6(a)は、固体撮像素子101の電源ラインにおけるノイズVnoiseを示している。図6(b)は、比較器210の入力端子221aの電位Vinを示している。図6(c)は、比較器210の入力端子221bの電位Vrampを示している。図6(d)は、列カウンタ205におけるカウント値を示している。   FIG. 6 is a timing chart showing another example of the operation of the solid-state imaging device 101 according to the present embodiment. FIG. 6 shows an example in the case where there is some influence of noise or the like of the switching power supply. FIG. 6A shows noise Vnoise in the power supply line of the solid-state image sensor 101. FIG. 6B shows the potential Vin of the input terminal 221 a of the comparator 210. FIG. 6C shows the potential Vramp of the input terminal 221b of the comparator 210. FIG. 6D shows the count value in the column counter 205.

図6に示す例においては、図6(a)に示すように、スイッチング電源のノイズ等が固体撮像素子101の電源ラインにある程度現れる。図6に示す例においても、図5に示す例と同様の動作が固体撮像素子101によって行われる。   In the example shown in FIG. 6, the switching power supply noise and the like appear to some extent on the power supply line of the solid-state imaging device 101 as shown in FIG. Also in the example shown in FIG. 6, the same operation as that of the example shown in FIG.

図6に示す例においては、スイッチング電源のノイズ等の影響がある程度存在するため、図6に示す例におけるノイズレベルΔV′は図5に示す例におけるノイズレベルΔV(図5参照)より大きい。S1信号とS2信号との差分値Δcntは比較的大きい値となる。S1信号とS2信号との差分値Δcntは、差分取得部218から出力される。比較器219は、スイッチング電源のノイズ等の影響がある程度存在することを示す情報、具体的には「1」を出力する。   In the example shown in FIG. 6, the noise level ΔV ′ in the example shown in FIG. 6 is higher than the noise level ΔV (see FIG. 5) in the example shown in FIG. The difference value Δcnt between the S1 signal and the S2 signal is a relatively large value. The difference value Δcnt between the S1 signal and the S2 signal is output from the difference acquisition unit 218. The comparator 219 outputs information indicating that there is some influence of noise or the like of the switching power supply, specifically, “1”.

図7は、本実施形態による撮像装置100の信号処理部103に備えられた補正部104を示すブロック図である。補正部104は、HOB領域302に位置する画素208によって取得される信号に基づいて、有効領域303に位置する画素208によって取得される信号に対して以下のようにしてシェーディング補正(水平シェーディング補正)を行う。   FIG. 7 is a block diagram illustrating the correction unit 104 provided in the signal processing unit 103 of the imaging apparatus 100 according to the present embodiment. The correction unit 104 performs shading correction (horizontal shading correction) on the signal acquired by the pixel 208 positioned in the effective area 303 based on the signal acquired by the pixel 208 positioned in the HOB area 302 as follows. I do.

補正部104は、減算器601と、オフセット算出部(オフセット生成部)602と、特性変更部607とを有する。オフセット算出部602は、行平均値算出部603と、減算器604と、LPF(ローパスフィルタ)605と、演算部606とを有する。特性変更部607は、フィルタ設定部608と、演算係数設定部609とを有する。   The correction unit 104 includes a subtractor 601, an offset calculation unit (offset generation unit) 602, and a characteristic change unit 607. The offset calculation unit 602 includes a row average value calculation unit 603, a subtracter 604, an LPF (low pass filter) 605, and a calculation unit 606. The characteristic changing unit 607 includes a filter setting unit 608 and a calculation coefficient setting unit 609.

HOB領域302に位置する画素208によって取得された信号が行平均値算出部603に供給されると、行平均値算出部603は以下のような処理を行う。即ち、行平均値算出部603は、HOB領域302の各々の行にそれぞれ複数配された画素208から順次供給される複数の信号の平均値を行単位で算出する。こうして、HOB領域302の各々の行にそれぞれ複数配された画素208によって取得される複数の信号の行単位の平均値、即ち、行平均値が、行平均値算出部603によって算出される。行平均値算出部603によって算出された行平均値は、減算器604に供給される。   When the signal acquired by the pixel 208 located in the HOB area 302 is supplied to the row average value calculation unit 603, the row average value calculation unit 603 performs the following processing. That is, the row average value calculation unit 603 calculates the average value of a plurality of signals sequentially supplied from the plurality of pixels 208 arranged in each row of the HOB region 302 in units of rows. In this way, the row average value of a plurality of signals acquired by the plurality of pixels 208 arranged in each row of the HOB region 302, that is, the row average value is calculated by the row average value calculation unit 603. The row average value calculated by the row average value calculation unit 603 is supplied to the subtracter 604.

なお、ここでは、行平均値の算出が行われる場合を例に説明したが、これに限定されるものではない。例えば、行平均値算出部603の代わりに、ローパスフィルタを用いてもよい。HOB領域302の各々の行にそれぞれ複数配された画素208から順次供給される複数の信号に対してのローパスフィルタ処理が行単位で完了する毎に、当該ローパスフィルタの出力値を用いるようにしてもよい。   Here, the case where the row average value is calculated has been described as an example, but the present invention is not limited to this. For example, a low pass filter may be used instead of the row average value calculation unit 603. Each time the low-pass filter processing for a plurality of signals sequentially supplied from a plurality of pixels 208 arranged in each row of the HOB region 302 is completed in units of rows, the output value of the low-pass filter is used. Also good.

減算器604は、予め設定された目標値(クランプ目標値)と、行平均値算出部603から供給される行平均値との差分値を算出する。減算器604によって得られた差分値は、LPF605に供給される。   The subtractor 604 calculates a difference value between a preset target value (clamp target value) and the row average value supplied from the row average value calculation unit 603. The difference value obtained by the subtracter 604 is supplied to the LPF 605.

LPF605は、減算器604から順次供給される差分値に対して、ローパスフィルタ処理を行う。LPF605としては、例えば既知のIIR(Infinite Impulse Response)フィルタが用いられる。OB領域304に位置する画素208のうちに欠陥画素が存在する場合の影響やランダムノイズの影響は、行平均値算出部603によっては除去しきれない。LPF605によって行われるローパスフィルタ処理によって、これらの影響を低減し得る。   The LPF 605 performs low-pass filter processing on the difference values sequentially supplied from the subtracter 604. As the LPF 605, for example, a known IIR (Infinite Impulse Response) filter is used. The row average value calculation unit 603 cannot completely remove the influence when a defective pixel exists in the pixels 208 located in the OB region 304 or the influence of random noise. These effects can be reduced by low-pass filtering performed by the LPF 605.

演算部606は、LPF605から供給される信号と、演算係数設定部609から供給される演算係数とを乗算することによって、オフセット値を算出する。   The calculation unit 606 calculates an offset value by multiplying the signal supplied from the LPF 605 by the calculation coefficient supplied from the calculation coefficient setting unit 609.

フィルタ設定部608は、加算部220から供給される横縞評価値に基づいて、LPF605のカットオフ周波数及びタップ数を以下のように設定する。横縞評価値が所定値未満である場合には、フィルタ設定部608は、予め定められたカットオフ周波数及びタップ数をLPF605に供給する。LPF605は、フィルタ設定部608から供給されるカットオフ周波数及びタップ数に基づいてLPF処理を行う。これにより、OB領域304に位置する画素208のうちに欠陥画素が存在する場合の影響やランダムノイズの影響等を低減することができる。   The filter setting unit 608 sets the cutoff frequency and the number of taps of the LPF 605 based on the horizontal stripe evaluation value supplied from the addition unit 220 as follows. When the horizontal stripe evaluation value is less than the predetermined value, the filter setting unit 608 supplies a predetermined cutoff frequency and tap number to the LPF 605. The LPF 605 performs LPF processing based on the cutoff frequency and the number of taps supplied from the filter setting unit 608. Thereby, the influence when a defective pixel exists in the pixels 208 located in the OB area 304, the influence of random noise, and the like can be reduced.

ところで、スイッチング電源のノイズや磁界ノイズ等によって横縞が発生しているにもかかわらず、予め定められたカットオフ周波数及びタップ数に基づいたLPF処理を単に行った場合には、顕著な横縞を補正し得るようなオフセット信号が得られない。そこで、フィルタ設定部608は、横縞評価値が所定値以上である場合には、横縞評価値が大きくなるほどカットオフ周波数を高く設定するとともに、縦縞評価値が大きくなるほどタップ数を小さく設定する。これにより、顕著な縦縞を補正し得るようなオフセット信号の取得が可能となる。   By the way, even if horizontal stripes are generated due to switching power supply noise, magnetic field noise, etc., if LPF processing based on a predetermined cutoff frequency and number of taps is simply performed, significant horizontal stripes are corrected. Such an offset signal cannot be obtained. Therefore, when the horizontal stripe evaluation value is greater than or equal to a predetermined value, the filter setting unit 608 sets the cutoff frequency higher as the horizontal stripe evaluation value increases, and sets the tap count smaller as the vertical stripe evaluation value increases. This makes it possible to acquire an offset signal that can correct significant vertical stripes.

演算係数設定部609は、加算部220から供給される横縞評価値に基づいて演算係数を決定する。演算係数設定部609は、加算部220から供給される横縞評価値が大きくなるほど演算係数を大きく設定する。例えば、横縞評価値が所定の閾値未満である場合には、演算係数設定部609は、所定値Aを演算計数として演算部606に供給する。一方、横縞評価値が所定の閾値以上である場合には、所定値Aより大きく、しかも、横縞評価値が大きくなるに伴って線形に上昇するような演算係数を演算部606に供給する。なお、横縞評価値に応じて演算係数が行毎に設定されるため、シェーディング補正の特性は行毎に変更される。   The calculation coefficient setting unit 609 determines a calculation coefficient based on the horizontal stripe evaluation value supplied from the addition unit 220. The calculation coefficient setting unit 609 sets the calculation coefficient larger as the horizontal stripe evaluation value supplied from the addition unit 220 increases. For example, when the horizontal stripe evaluation value is less than a predetermined threshold, the calculation coefficient setting unit 609 supplies the predetermined value A to the calculation unit 606 as a calculation count. On the other hand, when the horizontal stripe evaluation value is equal to or greater than a predetermined threshold, a calculation coefficient that is larger than the predetermined value A and increases linearly as the horizontal stripe evaluation value increases is supplied to the calculation unit 606. Note that since the calculation coefficient is set for each row in accordance with the horizontal stripe evaluation value, the characteristics of the shading correction are changed for each row.

演算部606によって算出されたオフセット値は、減算器601に供給される。減算器601は、有効領域303に位置する画素208によって取得される画素信号から、演算部606から供給されるオフセット信号を減算する。   The offset value calculated by the calculation unit 606 is supplied to the subtractor 601. The subtractor 601 subtracts the offset signal supplied from the calculation unit 606 from the pixel signal acquired by the pixel 208 located in the effective area 303.

このように、オフセット算出部602は、横縞評価値と、画素アレイ201に備えられた複数の画素208のうちの遮光された画素208から得られる信号とに基づいてオフセット値を生成する。補正部104は、画素アレイ201に備えられた複数の画素208のうちの遮光されていない画素208から得られる信号を、オフセット算出部602によって生成されたオフセット値を用いて補正する。こうして、シェーディング補正処理が行われる。   As described above, the offset calculation unit 602 generates an offset value based on the horizontal stripe evaluation value and the signal obtained from the light-shielded pixel 208 among the plurality of pixels 208 provided in the pixel array 201. The correction unit 104 corrects a signal obtained from the non-light-shielded pixel 208 among the plurality of pixels 208 provided in the pixel array 201 using the offset value generated by the offset calculation unit 602. Thus, shading correction processing is performed.

図8は、本実施形態による撮像装置の動作を示すフローチャートである。
ステップS101において、制御部111は、固体撮像素子101が信号蓄積を開始するように制御を行う。
ステップS102において、制御部111は、不図示のシャッタを開閉させることにより、露光処理を行う。
ステップS103において、制御部111は、固体撮像素子101が信号蓄積を終了するように制御を行う。
FIG. 8 is a flowchart illustrating the operation of the imaging apparatus according to the present embodiment.
In step S101, the control unit 111 performs control so that the solid-state imaging device 101 starts signal accumulation.
In step S102, the control unit 111 performs an exposure process by opening and closing a shutter (not shown).
In step S103, the control unit 111 performs control so that the solid-state imaging device 101 ends signal accumulation.

ステップS104において、N信号の読み出しが行われる。N信号の読み出しにおいて得られたカウント値が、メモリ214に保持される。
ステップS105において、S1信号の読み出しが行われる。S1信号の読み出しにおいて得られたカウント値が、メモリ212に保持される。
ステップS106において、S2信号の読み出しが行われる。S2信号の読み出しにおいて得られたカウント値が、メモリ213に保持される。
In step S104, the N signal is read. The count value obtained in reading the N signal is held in the memory 214.
In step S105, the S1 signal is read. The count value obtained in the reading of the S1 signal is held in the memory 212.
In step S106, the S2 signal is read. The count value obtained in the reading of the S2 signal is held in the memory 213.

ステップS107において、S1信号とS2信号との平均値の算出が行われる。具体的には、平均化部216が、メモリ212に保持されたカウント値とメモリ213に保持されカウント値との平均値を求める。   In step S107, the average value of the S1 signal and the S2 signal is calculated. Specifically, the averaging unit 216 obtains an average value between the count value held in the memory 212 and the count value held in the memory 213.

ステップS108において、差分取得部217は、平均化部216から供給されるカウント値から、メモリ214から供給されるカウント値を減算する。これにより、S1信号とS2信号との平均値からN信号が減算される。差分取得部217は、こうして得られる画像信号(画像データ)を固体撮像素子101の外部に順次出力する。   In step S <b> 108, the difference acquisition unit 217 subtracts the count value supplied from the memory 214 from the count value supplied from the averaging unit 216. Thereby, the N signal is subtracted from the average value of the S1 signal and the S2 signal. The difference acquisition unit 217 sequentially outputs the image signals (image data) thus obtained to the outside of the solid-state imaging device 101.

ステップS109において、差分取得部218は、メモリ212に保持されているカウント値と、メモリ213に保持されているカウント値との差分の絶対値を求める。即ち、S1信号とS2信号との差分の絶対値が求められる。差分取得部218によって得られた値と所定の閾値とが比較器219によって比較される。比較器219によって取得される各列の比較結果が加算部220によって全列数分加算され、これにより横縞評価値が生成される。加算部220は、こうして取得された横縞評価値を固体撮像素子101の外部に出力する。   In step S <b> 109, the difference acquisition unit 218 obtains the absolute value of the difference between the count value held in the memory 212 and the count value held in the memory 213. That is, the absolute value of the difference between the S1 signal and the S2 signal is obtained. The value obtained by the difference acquisition unit 218 is compared with a predetermined threshold value by the comparator 219. The comparison result of each column acquired by the comparator 219 is added by the total number of columns by the adding unit 220, thereby generating a horizontal stripe evaluation value. The adding unit 220 outputs the horizontal stripe evaluation value acquired in this way to the outside of the solid-state imaging device 101.

画素アレイ201の最終行に対しての縦縞評価値の算出が完了した場合には(ステップS110においてYES)、ステップS111に移行する。一方、画素アレイ201の最終行に対しての縦縞評価値の算出が完了していない場合には(ステップS110においてNO)、ステップS104に戻る。   When the calculation of the vertical stripe evaluation value for the last row of the pixel array 201 is completed (YES in step S110), the process proceeds to step S111. On the other hand, when the calculation of the vertical stripe evaluation value for the last row of the pixel array 201 is not completed (NO in step S110), the process returns to step S104.

この後、以下のようにしてシェーディング補正処理が行われる。シェーディング補正処理は、信号処理部103において行われる。   Thereafter, shading correction processing is performed as follows. The shading correction process is performed in the signal processing unit 103.

ステップS111において、行平均値算出部603は、HOB領域302内に位置する複数の画素208から順次供給される複数の信号の平均値を行単位で算出する。   In step S <b> 111, the row average value calculation unit 603 calculates the average value of a plurality of signals sequentially supplied from the plurality of pixels 208 located in the HOB area 302 in units of rows.

ステップS112において、減算器604は、行平均値算出部603によって算出された行平均値から予め定められた目標値を減算する。   In step S112, the subtractor 604 subtracts a predetermined target value from the row average value calculated by the row average value calculation unit 603.

ステップS113において、フィルタ設定部608は、ステップS109において求められた横縞評価値に基づいて、タップ数を決定する。こうして決定されるタップ数に応じた信号が、フィルタ設定部608からLPF605に供給される。   In step S113, the filter setting unit 608 determines the number of taps based on the horizontal stripe evaluation value obtained in step S109. A signal corresponding to the number of taps determined in this way is supplied from the filter setting unit 608 to the LPF 605.

ステップS114において、フィルタ設定部608は、ステップS109において求められた横縞評価値に基づいて、カットオフ周波数を決定する。こうして決定されるカットオフ周波数に応じた信号が、フィルタ設定部608からLPF605に供給される。   In step S114, the filter setting unit 608 determines a cutoff frequency based on the horizontal stripe evaluation value obtained in step S109. A signal corresponding to the cutoff frequency thus determined is supplied from the filter setting unit 608 to the LPF 605.

ステップS115において、LPF605は、減算器604から供給される値に対して、フィルタ設定部608によって設定されたタップ数及びカットオフ周波数でLPF処理を行う。   In step S115, the LPF 605 performs LPF processing on the value supplied from the subtractor 604 with the number of taps and the cutoff frequency set by the filter setting unit 608.

ステップS116において、演算係数設定部609は、ステップS109において求められた横縞評価値に基づいて演算係数を求める。こうして求められる演算計数に応じた信号が、演算係数設定部609から演算部606に供給される。   In step S116, the calculation coefficient setting unit 609 calculates a calculation coefficient based on the horizontal stripe evaluation value obtained in step S109. A signal corresponding to the calculation count thus obtained is supplied from the calculation coefficient setting unit 609 to the calculation unit 606.

ステップS117において、演算部606は、LPF605から供給される値に対して演算係数を乗算することにより、オフセット値を算出する。   In step S117, the calculation unit 606 calculates an offset value by multiplying the value supplied from the LPF 605 by a calculation coefficient.

ステップS118において、減算器601は、有効領域303に位置する画素208によって取得される画素信号からオフセット値を減算する。こうして、シェーディング補正処理が行われる。   In step S118, the subtractor 601 subtracts the offset value from the pixel signal acquired by the pixel 208 located in the effective area 303. Thus, shading correction processing is performed.

画素アレイ201の最終行に対してシェーディング補正処理が完了した場合には(ステップS119においてYES)、図8に示す処理が終了する。一方、画素アレイ201の最終行に対してシェーディング補正処理が完了していない場合には(ステップS119においてNO)、ステップS111に戻り、次の行に位置する画素208によって取得される信号に対してのシェーディング補正処理が行われる。   When the shading correction process is completed for the last row of pixel array 201 (YES in step S119), the process shown in FIG. 8 ends. On the other hand, if the shading correction processing has not been completed for the last row of the pixel array 201 (NO in step S119), the process returns to step S111, and the signal acquired by the pixel 208 located in the next row is detected. The shading correction process is performed.

このように、本実施形態では、光電変換部で発生した電荷に応じた信号に対して異なったタイミングでAD変換を行うことにより、複数のデジタル信号、即ち、S1信号とS2信号とが取得される。そして、本実施形態では、S1信号とS2信号との差分に基づいて縦縞評価値が生成される。S1信号とS2信号とが異なったタイミングで取得されるため、スイッチング電源のノイズや磁界ノイズの影響がある程度存在する場合には、S1信号とS2信号との差分が閾値を超える頻度が高くなる。このため、スイッチング電源のノイズや磁界ノイズの影響が大きくなるに伴って、縦縞評価値が大きくなる。本実施形態では、縦縞評価値と、画素アレイに備えられた複数の画素のうちの遮光された画素、即ち、OB画素から得られる信号とに基づいて、オフセット値が生成される。スイッチング電源のノイズや磁界ノイズの影響が大きくなるに伴って、縦縞評価値が大きくなるため、オフセット値は、スイッチング電源のノイズや磁界ノイズの影響に応じた値となる。そして、本実施形態では、画素アレイに備えられた複数のうちの遮光されていない画素、即ち、有効画素から得られる信号が、オフセット値を用いて補正される。スイッチング電源のノイズや磁界ノイズの影響に応じたオフセット値を用いて、有効画素から得られる信号が補正されるため、本実施形態によれば、有効画素から得られる信号を良好に補正することができる。従って、本実施形態によれば、良好にノイズを低減し得る撮像装置を提供することができる。   As described above, in the present embodiment, a plurality of digital signals, that is, the S1 signal and the S2 signal are obtained by performing AD conversion at different timings on the signal corresponding to the electric charge generated in the photoelectric conversion unit. The In the present embodiment, the vertical stripe evaluation value is generated based on the difference between the S1 signal and the S2 signal. Since the S1 signal and the S2 signal are acquired at different timings, the frequency of the difference between the S1 signal and the S2 signal exceeding the threshold increases when there is some influence of noise from the switching power supply or magnetic field noise. For this reason, as the influence of switching power supply noise and magnetic field noise increases, the vertical stripe evaluation value increases. In the present embodiment, an offset value is generated based on the vertical stripe evaluation value and a signal obtained from a light-shielded pixel, that is, an OB pixel among a plurality of pixels provided in the pixel array. As the influence of switching power supply noise and magnetic field noise increases, the vertical stripe evaluation value increases. Therefore, the offset value is a value corresponding to the influence of switching power supply noise and magnetic field noise. In this embodiment, a signal obtained from a non-light-shielded pixel of the plurality of pixels provided in the pixel array, that is, an effective pixel is corrected using the offset value. Since the signal obtained from the effective pixel is corrected using an offset value corresponding to the influence of switching power supply noise or magnetic field noise, according to the present embodiment, the signal obtained from the effective pixel can be corrected well. it can. Therefore, according to the present embodiment, it is possible to provide an imaging apparatus that can reduce noise satisfactorily.

[第2実施形態]
第2実施形態による撮像装置及び撮像方法について図9及び図10を用いて説明する。図1乃至図8に示す第1実施形態による撮像装置及び撮像方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
[Second Embodiment]
An imaging apparatus and an imaging method according to the second embodiment will be described with reference to FIGS. 9 and 10. The same components as those of the imaging apparatus and imaging method according to the first embodiment shown in FIGS. 1 to 8 are denoted by the same reference numerals, and description thereof will be omitted or simplified.

本実施形態による撮像装置は、列処理部203に複数の列処理部203a、203bが備えられているものである。   In the imaging apparatus according to the present embodiment, the column processing unit 203 includes a plurality of column processing units 203a and 203b.

図9は、本実施形態による固体撮像素子101を示すブロック図である。
固体撮像素子101は、画素アレイ201と、垂直走査回路202と、列処理部203と、参照信号生成部204、704と、列カウンタ205、705とを有する。また、固体撮像素子101は、タイミング信号発生部206と、水平走査回路207と、差分取得部715、716、718と、平均化部717、719とを更に有する。各々の列処理部203には、2つの列処理部203a、203bが備えられている。列処理部203aは、比較器210と、ラッチ部211と、メモリ212と、メモリ214と、スイッチ215とを有する。列処理部203bは、比較器710と、ラッチ部711と、メモリ712と、メモリ714と、スイッチ215とを有する。
FIG. 9 is a block diagram illustrating the solid-state imaging device 101 according to the present embodiment.
The solid-state imaging device 101 includes a pixel array 201, a vertical scanning circuit 202, a column processing unit 203, reference signal generation units 204 and 704, and column counters 205 and 705. The solid-state imaging device 101 further includes a timing signal generation unit 206, a horizontal scanning circuit 207, difference acquisition units 715, 716, and 718, and averaging units 717 and 719. Each column processing unit 203 includes two column processing units 203a and 203b. The column processing unit 203 a includes a comparator 210, a latch unit 211, a memory 212, a memory 214, and a switch 215. The column processing unit 203 b includes a comparator 710, a latch unit 711, a memory 712, a memory 714, and a switch 215.

メモリ212は、画素信号用のメモリである。メモリ212には、画素208から出力される画素信号に対して比較器210を用いたAD変換を行うことによって得られるカウント値、即ち、S1信号が保持される。メモリ214は、ノイズ信号用のメモリである。メモリ214には、リセットされた画素208からの信号に対して比較器210を用いたAD変換を行うことによって得られるカウント値、即ち、N1信号(ノイズ信号)が保持される。メモリ712は、画素信号用のメモリである。メモリ712には、画素208から出力される画素信号に対して比較器710を用いたAD変換を行うことによって得られるカウント値、即ち、S2信号が保持される。メモリ714は、ノイズ信号用のメモリである。メモリ714には、リセットされた画素208からの信号に対して比較器710を用いたAD変換を行うことによって得られるカウント値、即ち、N2信号(ノイズ信号)が保持される。上述したように、S1信号とS2信号とを総称してS信号ともいう。また、N1信号とN2信号とを総称してN信号ともいう。メモリ212、214、712、714にそれぞれ保持されたカウント値は、スイッチ215を適宜オン状態にすることにより転送される。   The memory 212 is a pixel signal memory. The memory 212 holds a count value obtained by performing AD conversion using the comparator 210 on the pixel signal output from the pixel 208, that is, the S1 signal. The memory 214 is a noise signal memory. The memory 214 holds a count value obtained by performing AD conversion on the reset signal from the pixel 208 using the comparator 210, that is, an N1 signal (noise signal). The memory 712 is a pixel signal memory. The memory 712 holds a count value obtained by performing AD conversion using the comparator 710 on the pixel signal output from the pixel 208, that is, the S2 signal. The memory 714 is a noise signal memory. The memory 714 holds a count value obtained by performing AD conversion on the reset signal from the pixel 208 using the comparator 710, that is, an N2 signal (noise signal). As described above, the S1 signal and the S2 signal are collectively referred to as an S signal. Further, the N1 signal and the N2 signal are collectively referred to as an N signal. The count values held in the memories 212, 214, 712, and 714 are transferred by appropriately turning on the switch 215.

参照信号生成部(参照信号発生器)204、704は、時間の経過に従って大きくなる信号、即ち、ランプ信号を参照信号としてそれぞれ生成する。参照信号生成部204から出力される参照信号は、比較器210に供給される。参照信号生成部704から出力される参照信号は、比較器710に供給される。   The reference signal generation units (reference signal generators) 204 and 704 generate signals that increase with time, that is, ramp signals, as reference signals. The reference signal output from the reference signal generation unit 204 is supplied to the comparator 210. The reference signal output from the reference signal generation unit 704 is supplied to the comparator 710.

比較器210の一方の入力端子221aには、画素208から出力される画素信号が垂直信号線209を介して供給される。比較器210の他方の入力端子221bには、参照信号生成部204から出力される参照信号が供給される。比較器710の一方の入力端子721aには、画素208から出力される画素信号が垂直信号線209を介して供給される。比較器710の他方の入力端子721bには、参照信号生成部704から出力される参照信号が供給される。   A pixel signal output from the pixel 208 is supplied to one input terminal 221 a of the comparator 210 via the vertical signal line 209. The reference signal output from the reference signal generation unit 204 is supplied to the other input terminal 221b of the comparator 210. A pixel signal output from the pixel 208 is supplied to one input terminal 721 a of the comparator 710 through the vertical signal line 209. The reference signal output from the reference signal generation unit 704 is supplied to the other input terminal 721 b of the comparator 710.

比較器210は、参照信号生成部204から供給される参照信号と、垂直信号線209を介して画素208から供給される画素信号とを比較し、両者が一致したタイミングで出力を反転する。比較器710は、参照信号生成部704から供給される参照信号と、垂直信号線209を介して画素208から供給される画素信号とを比較し、両者が一致したタイミングで出力を反転する。   The comparator 210 compares the reference signal supplied from the reference signal generation unit 204 with the pixel signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match. The comparator 710 compares the reference signal supplied from the reference signal generation unit 704 with the pixel signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match.

列カウンタ205は、タイミング信号発生部206から供給されるクロック信号に基づいてカウント動作を行う。列カウンタ205は、画素信号と参照信号との比較が比較器210によって開始されたタイミングからカウント動作を開始する。ラッチ部211には、比較器210から出力される信号と、列カウンタ205から出力されるカウント値とが供給される。ラッチ部211は、列カウンタ205から供給されるカウント値を、比較器210の出力が反転した際にラッチする。ラッチ部211にラッチされたカウント値は、メモリ212、214に適宜保持される。メモリ212には、画素208によって得られる画素信号に対して比較器210を用いたAD変換を行うことによって取得されるカウント値、即ち、S1信号が保持される。メモリ214には、画素208によって得られる画素信号に対して比較器210を用いたAD変換を行うことによって取得されるカウント値、即ち、N1信号が保持される。   The column counter 205 performs a counting operation based on the clock signal supplied from the timing signal generator 206. The column counter 205 starts counting from the timing when the comparison between the pixel signal and the reference signal is started by the comparator 210. The latch unit 211 is supplied with a signal output from the comparator 210 and a count value output from the column counter 205. The latch unit 211 latches the count value supplied from the column counter 205 when the output of the comparator 210 is inverted. The count value latched by the latch unit 211 is appropriately held in the memories 212 and 214. The memory 212 holds a count value obtained by performing AD conversion using the comparator 210 on the pixel signal obtained by the pixel 208, that is, the S1 signal. The memory 214 holds a count value obtained by performing AD conversion using the comparator 210 on the pixel signal obtained by the pixel 208, that is, the N1 signal.

列カウンタ705は、タイミング信号発生部206から供給されるクロック信号に基づいてカウント動作を行う。列カウンタ705は、画素信号と参照信号との比較が比較器710によって開始されたタイミングからカウント動作を開始する。ラッチ部711には、比較器710から出力される信号と、列カウンタ705から出力されるカウント値とが供給される。ラッチ部711は、列カウンタ705から供給されるカウント値を、比較器710の出力が反転した際にラッチする。ラッチ部711にラッチされたカウント値は、メモリ712、714に適宜保持される。メモリ712には、画素208によって得られる画素信号に対して比較器710を用いたAD変換を行うことによって取得されるカウント値、即ち、S2信号が保持される。メモリ714には、画素208によって得られる画素信号に対して比較器710を用いたAD変換を行うことによって取得されるカウント値、即ち、N2信号が保持される。   The column counter 705 performs a counting operation based on the clock signal supplied from the timing signal generation unit 206. The column counter 705 starts the count operation from the timing when the comparison between the pixel signal and the reference signal is started by the comparator 710. The latch unit 711 is supplied with a signal output from the comparator 710 and a count value output from the column counter 705. The latch unit 711 latches the count value supplied from the column counter 705 when the output of the comparator 710 is inverted. The count value latched by the latch unit 711 is appropriately held in the memories 712 and 714. The memory 712 holds a count value obtained by performing AD conversion using the comparator 710 on the pixel signal obtained by the pixel 208, that is, the S2 signal. The memory 714 holds a count value obtained by performing AD conversion using the comparator 710 on the pixel signal obtained by the pixel 208, that is, the N2 signal.

水平走査回路207は、スイッチ215を制御することにより、各々の列に備えられた列処理部203を順次選択する。水平走査回路207によって選択された列処理部203のメモリ212、214にそれぞれ保持されたカウント値、即ち、S1信号及びN1信号は、差分取得部715に供給される。差分取得部715は、メモリ212に保持されたカウント値、即ち、S1信号と、メモリ214に保持されたカウント値、即ち、N1信号との差分を求める。差分取得部715によって取得される差分値は、平均化部717に供給される。水平走査回路207によって選択された列処理部203のメモリ712、714にそれぞれ保持されたカウント値、即ち、S2信号及びN2信号は、差分取得部716に供給される。差分取得部716は、メモリ712に保持されたカウント値、即ち、S2信号と、メモリ714に保持されたカウント値、即ち、N2信号との差分を求める。差分取得部716によって取得される差分値は、平均化部717に供給される。平均化部717は、差分取得部715から供給される差分値と、差分取得部716から供給される差分値との平均値を求める。差分取得部715から供給される差分値と、差分取得部716から供給される差分値との平均値によって、画素信号が生成される。平均化部717は、こうして生成される画像信号を固体撮像素子101の外部に出力する。こうして出力される画像信号は、信号処理部103に供給される。差分取得部715から供給される差分値と差分取得部716から供給される差分値との平均値によって画素信号が生成されるため、画素信号に対するランダムノイズの影響の低減が図られる。   The horizontal scanning circuit 207 sequentially selects the column processing unit 203 provided in each column by controlling the switch 215. The count values respectively held in the memories 212 and 214 of the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the S1 signal and the N1 signal are supplied to the difference acquisition unit 715. The difference acquisition unit 715 obtains a difference between the count value held in the memory 212, that is, the S1 signal, and the count value held in the memory 214, that is, the N1 signal. The difference value acquired by the difference acquisition unit 715 is supplied to the averaging unit 717. The count values held in the memories 712 and 714 of the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the S2 signal and the N2 signal are supplied to the difference acquisition unit 716. The difference acquisition unit 716 obtains a difference between the count value held in the memory 712, that is, the S2 signal, and the count value held in the memory 714, that is, the N2 signal. The difference value acquired by the difference acquisition unit 716 is supplied to the averaging unit 717. The averaging unit 717 obtains an average value between the difference value supplied from the difference acquisition unit 715 and the difference value supplied from the difference acquisition unit 716. A pixel signal is generated by the average value of the difference value supplied from the difference acquisition unit 715 and the difference value supplied from the difference acquisition unit 716. The averaging unit 717 outputs the image signal thus generated to the outside of the solid-state imaging device 101. The image signal output in this way is supplied to the signal processing unit 103. Since the pixel signal is generated by the average value of the difference value supplied from the difference acquisition unit 715 and the difference value supplied from the difference acquisition unit 716, the influence of random noise on the pixel signal can be reduced.

水平走査回路207によって選択された列処理部203のメモリ214、714にそれぞれ保持されたカウント値、即ち、N1信号及びN2信号は、差分取得部718に供給される。差分取得部718は、メモリ214に保持されたカウント値、即ち、N1信号と、メモリ714に保持されたカウント値、即ち、N2信号との差分を求める。差分取得部718によって求められる差分値は、平均化部719に供給される。平均化部719は、差分取得部718から供給される差分値に対して全列分の平均化を行う。こうして求められる平均値は、横縞評価値として信号処理部103に供給される。   The count values respectively held in the memories 214 and 714 of the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the N1 signal and the N2 signal are supplied to the difference acquisition unit 718. The difference acquisition unit 718 obtains a difference between the count value held in the memory 214, that is, the N1 signal, and the count value held in the memory 714, that is, the N2 signal. The difference value obtained by the difference acquisition unit 718 is supplied to the averaging unit 719. The averaging unit 719 averages all columns for the difference values supplied from the difference acquisition unit 718. The average value obtained in this way is supplied to the signal processing unit 103 as a horizontal stripe evaluation value.

比較器210による比較処理と、比較器710による比較処理とは、以下のようにして行われる。まず、参照信号生成部204から参照信号の供給が開始されるように、タイミング信号発生部206から参照信号生成部204に対して制御信号が供給される。また、列カウンタ205によってカウント動作が開始されるように、タイミング信号発生部206から列カウンタ205に対して制御信号が供給される。参照信号生成部204から供給される参照信号と、垂直信号線209から供給される画素信号との比較が、比較器210によって行われる。所定時間が経過した後、以下のような処理が行われる。即ち、参照信号生成部704から参照信号の供給が開始されるように、タイミング信号発生部206から参照信号生成部704に対して制御信号が供給される。また、列カウンタ705によってカウント動作が開始されるように、タイミング信号発生部206から列カウンタ705に対して制御信号が供給される。参照信号生成部704から供給される参照信号と、垂直信号線209から供給される画素信号との比較が、比較器710によって開始される。このように、比較器210による比較処理が開始されてから所定時間が経過した後に、比較器710による比較処理が開始される。   The comparison process by the comparator 210 and the comparison process by the comparator 710 are performed as follows. First, the control signal is supplied from the timing signal generator 206 to the reference signal generator 204 so that the reference signal supply from the reference signal generator 204 is started. Further, a control signal is supplied from the timing signal generator 206 to the column counter 205 so that the counting operation is started by the column counter 205. The comparator 210 compares the reference signal supplied from the reference signal generation unit 204 with the pixel signal supplied from the vertical signal line 209. After a predetermined time has elapsed, the following processing is performed. That is, the control signal is supplied from the timing signal generation unit 206 to the reference signal generation unit 704 so that the reference signal supply from the reference signal generation unit 704 is started. Further, a control signal is supplied from the timing signal generator 206 to the column counter 705 so that the column counter 705 starts the counting operation. Comparison between the reference signal supplied from the reference signal generation unit 704 and the pixel signal supplied from the vertical signal line 209 is started by the comparator 710. Thus, after a predetermined time has elapsed since the comparison processing by the comparator 210 was started, the comparison processing by the comparator 710 is started.

図10は、本実施形態による固体撮像素子101の動作を示すタイミングチャートである。図10は、スイッチング電源のノイズや磁界ノイズの影響がある程度存在する場合の例を示している。図10(a)は、固体撮像素子101の電源ラインにおけるノイズVnoiseを示している。図10(b)は、比較器210、710の入力端子221a、721aの電位Vinを示している。図10(c)は、比較器210の入力端子221bの電位Vramp1を示している。図10(d)は、列カウンタ205におけるカウント値を示している。図10(e)は、比較器710の入力端子721bの電位Vramp2を示している。図10(f)は、列カウンタ705におけるカウント値を示している。   FIG. 10 is a timing chart showing the operation of the solid-state imaging device 101 according to the present embodiment. FIG. 10 shows an example in the case where there is some influence of switching power supply noise or magnetic field noise. FIG. 10A shows noise Vnoise in the power supply line of the solid-state image sensor 101. FIG. 10B shows the potential Vin of the input terminals 221a and 721a of the comparators 210 and 710. FIG. 10C shows the potential Vramp1 of the input terminal 221b of the comparator 210. FIG. 10D shows the count value in the column counter 205. FIG. 10E shows the potential Vramp2 of the input terminal 721b of the comparator 710. FIG. 10F shows the count value in the column counter 705.

図10(a)に示すように、スイッチング電源のノイズや磁界ノイズ等が固体撮像素子101の電源ラインにある程度現れる。   As shown in FIG. 10A, switching power supply noise, magnetic field noise, and the like appear to some extent on the power supply line of the solid-state imaging device 101.

タイミングT1からタイミングT10までの期間ΔTad1内において、列処理部203aによって以下のようなAD変換が行われる。即ち、期間ΔTad1のうちの期間ΔTn1においては、N1信号に対するAD変換が行われる。期間ΔTad1のうちの期間ΔTs1においては、S1信号に対するAD変換が行われる。   The following AD conversion is performed by the column processing unit 203a within the period ΔTad1 from the timing T1 to the timing T10. That is, AD conversion is performed on the N1 signal in the period ΔTn1 of the period ΔTad1. In the period ΔTs1 of the period ΔTad1, AD conversion is performed on the S1 signal.

また、タイミングT3からタイミングT12までの期間ΔTad2内において、列処理部203bによって以下のようなAD変換が行われる。即ち、期間ΔTad2のうちの期間ΔTn2においては、N2信号に対するAD変換が行われる。期間ΔTad2のうちの期間ΔTs2においては、S2信号に対するAD変換が行われる。   Further, the following AD conversion is performed by the column processing unit 203b within the period ΔTad2 from the timing T3 to the timing T12. That is, AD conversion is performed on the N2 signal in the period ΔTn2 of the period ΔTad2. In the period ΔTs2 of the period ΔTad2, AD conversion is performed on the S2 signal.

タイミングT1において、N信号が比較器210に入力されると、図10(b)に示すように、比較器210の入力端子221aの電位VinがN信号のレベルとなる。また、図10(c)に示すように、タイミングT1において、参照信号生成部204から出力される参照信号が上昇し始める。参照信号生成部204から出力される参照信号は、図10(c)に示すように徐々に上昇する。   When the N signal is input to the comparator 210 at the timing T1, the potential Vin of the input terminal 221a of the comparator 210 becomes the level of the N signal as shown in FIG. 10B. Also, as shown in FIG. 10C, the reference signal output from the reference signal generation unit 204 starts to rise at timing T1. The reference signal output from the reference signal generation unit 204 gradually rises as shown in FIG.

タイミングT2において、比較器210の入力端子221aに供給される参照信号と比較器210の入力端子221bに供給されるN信号との大小関係が逆転する。タイミングT1からタイミングT2までの期間ΔTcn1において、列カウンタ205はカウント動作を行う。こうして列カウンタ205によって得られるカウント値CNT_n1が、N1信号としてメモリ214に保持される。   At timing T2, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 210 and the N signal supplied to the input terminal 221b of the comparator 210 is reversed. In a period ΔTcn1 from timing T1 to timing T2, the column counter 205 performs a counting operation. Thus, the count value CNT_n1 obtained by the column counter 205 is held in the memory 214 as the N1 signal.

タイミングT3において、図10(e)に示すように、参照信号生成部704から出力される参照信号が上昇し始める。参照信号生成部704から出力される参照信号は、図10(e)に示すように徐々に上昇する。   At timing T3, as shown in FIG. 10E, the reference signal output from the reference signal generation unit 704 starts to rise. The reference signal output from the reference signal generation unit 704 gradually rises as shown in FIG.

タイミングT4において、比較器710の入力端子721aに供給される参照信号と比較器710の入力端子721bに供給されるN信号との大小関係が逆転する。タイミングT3からタイミングT4までの期間ΔTcn2において、列カウンタ705はカウント動作を行う。こうして列カウンタ705によって得られるカウント値CNT_n2が、N2信号としてメモリ714に保持される。   At timing T4, the magnitude relationship between the reference signal supplied to the input terminal 721a of the comparator 710 and the N signal supplied to the input terminal 721b of the comparator 710 is reversed. In a period ΔTcn2 from timing T3 to timing T4, the column counter 705 performs a counting operation. Thus, the count value CNT_n2 obtained by the column counter 705 is held in the memory 714 as the N2 signal.

タイミングT5において、参照信号生成部204から出力される参照信号が最大値に達し、参照信号生成部204は参照信号を初期値に戻す。   At timing T5, the reference signal output from the reference signal generation unit 204 reaches the maximum value, and the reference signal generation unit 204 returns the reference signal to the initial value.

タイミングT6において、参照信号生成部704から出力される参照信号が最大値に達し、参照信号生成部704は参照信号を初期値に戻す。   At timing T6, the reference signal output from the reference signal generation unit 704 reaches the maximum value, and the reference signal generation unit 704 returns the reference signal to the initial value.

この後、S信号が比較器210に入力される。S信号が比較器210に入力されると、図10(b)に示すように、タイミングT7において、比較器210の入力端子221aの電位VinがS信号のレベルとなる。タイミングT7において、図10(c)に示すように、参照信号生成部204から出力される参照信号が上昇し始める。参照信号生成部204から出力される参照信号は、図10(c)に示すように徐々に上昇する。   Thereafter, the S signal is input to the comparator 210. When the S signal is input to the comparator 210, as shown in FIG. 10B, the potential Vin of the input terminal 221a of the comparator 210 becomes the level of the S signal at timing T7. At timing T7, as shown in FIG. 10C, the reference signal output from the reference signal generation unit 204 starts to rise. The reference signal output from the reference signal generation unit 204 gradually rises as shown in FIG.

タイミングT8において、図10(e)に示すように、参照信号生成部704から出力される参照信号が上昇し始める。参照信号生成部704から出力される参照信号は、図10(e)に示すように徐々に上昇する。   At timing T8, as shown in FIG. 10E, the reference signal output from the reference signal generation unit 704 starts to rise. The reference signal output from the reference signal generation unit 704 gradually rises as shown in FIG.

タイミングT9において、比較器210の入力端子221aに供給される参照信号と比較器210の入力端子221bに供給されるS信号との大小関係が逆転する。タイミングT7からタイミングT9までの期間ΔTcs1において、列カウンタ205はカウント動作を行う。こうして列カウンタ205によって得られるカウント値が、S1信号としてメモリ212に保持される。   At timing T9, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 210 and the S signal supplied to the input terminal 221b of the comparator 210 is reversed. In a period ΔTcs1 from timing T7 to timing T9, the column counter 205 performs a counting operation. Thus, the count value obtained by the column counter 205 is held in the memory 212 as the S1 signal.

タイミングT10において、参照信号生成部204から出力される参照信号が最大値に達し、参照信号生成部204は参照信号を初期値に戻す。   At timing T10, the reference signal output from the reference signal generation unit 204 reaches the maximum value, and the reference signal generation unit 204 returns the reference signal to the initial value.

タイミングT11において、比較器710の入力端子721aに供給される参照信号と比較器710の入力端子721bに供給されるS信号との大小関係が逆転する。タイミングT8からタイミングT11までの期間ΔTcs2において、列カウンタ705はカウント動作を行う。こうして列カウンタ705によって得られるカウント値が、S2信号としてメモリ712に保持される。   At timing T11, the magnitude relationship between the reference signal supplied to the input terminal 721a of the comparator 710 and the S signal supplied to the input terminal 721b of the comparator 710 is reversed. In a period ΔTcs2 from timing T8 to timing T11, the column counter 705 performs a counting operation. The count value thus obtained by the column counter 705 is held in the memory 712 as the S2 signal.

タイミングT12において、参照信号生成部704から出力される参照信号が最大値に達し、参照信号生成部704は参照信号を初期値に戻す。   At timing T12, the reference signal output from the reference signal generation unit 704 reaches the maximum value, and the reference signal generation unit 704 returns the reference signal to the initial value.

スイッチング電源のノイズや磁界ノイズの影響が殆ど存在しない場合、タイミングT2においてメモリ214に保持されるN1信号と、タイミングT4においてメモリ714に保持されるN2信号の差分は、ランダムノイズレベルに応じた値以下となる。一方、スイッチング電源のノイズや磁界ノイズの影響がある程度存在する場合、タイミングT2においてメモリ214に保持されるN1信号と、タイミングT4においてメモリ714に保持されるN2信号の差分は、ランダムノイズレベルに応じた値を超え得る。本実施形態では、N1信号とN2信号との差分を差分取得部718によって列毎に求め、これらの差分の平均値を平均化部719によって求める。平均化部719によって取得される平均値は、横縞評価値として用いられる。こうして得られる横縞評価値は、第1実施形態において上述したのと同様に、補正部104に供給される。   When there is almost no influence of switching power supply noise or magnetic field noise, the difference between the N1 signal held in the memory 214 at timing T2 and the N2 signal held in the memory 714 at timing T4 is a value corresponding to the random noise level. It becomes as follows. On the other hand, when there is some influence of switching power supply noise or magnetic field noise, the difference between the N1 signal held in the memory 214 at timing T2 and the N2 signal held in the memory 714 at timing T4 depends on the random noise level. Value can be exceeded. In this embodiment, the difference between the N1 signal and the N2 signal is obtained for each column by the difference obtaining unit 718, and the average value of these differences is obtained by the averaging unit 719. The average value acquired by the averaging unit 719 is used as a horizontal stripe evaluation value. The horizontal stripe evaluation value obtained in this way is supplied to the correction unit 104 in the same manner as described above in the first embodiment.

このように、本実施形態では、リセットされた画素208からの信号に対して異なったタイミングでAD変換を行うことにより、複数のデジタル信号、即ち、N1信号とN2信号とが取得される。そして、本実施形態では、N1信号とN2信号との差分に基づいて縦縞評価値が生成される。N1信号とN2信号との差分はスイッチング電源のノイズや磁界ノイズの影響が大きくなるに伴って大きくなるため、縦縞評価値はスイッチング電源のノイズや磁界ノイズの影響が大きくなるに伴って大きくなる。そして、本実施形態においても、縦縞評価値と、画素アレイに備えられた複数の画素のうちの遮光された画素、即ち、OB画素から得られる信号とに基づいて、オフセット値が生成される。スイッチング電源のノイズや磁界ノイズの影響が大きくなるに伴って、縦縞評価値が大きくなるため、オフセット値は、スイッチング電源のノイズや磁界ノイズの影響に応じた値となる。そして、本実施形態においても、画素アレイに備えられた複数のうちの遮光されていない画素、即ち、有効画素から得られる信号が、オフセット値を用いて補正される。スイッチング電源のノイズや磁界ノイズの影響に応じたオフセット値を用いて、有効画素から得られる信号が補正されるため、本実施形態によっても、有効画素から得られる信号を良好に補正することができる。従って、本実施形態によっても、良好にノイズを低減し得る撮像装置を提供することができる。   As described above, in the present embodiment, a plurality of digital signals, that is, the N1 signal and the N2 signal are obtained by performing AD conversion on the signal from the reset pixel 208 at different timings. In the present embodiment, the vertical stripe evaluation value is generated based on the difference between the N1 signal and the N2 signal. Since the difference between the N1 signal and the N2 signal increases as the influence of the switching power supply noise or magnetic field noise increases, the vertical stripe evaluation value increases as the switching power supply noise or magnetic field noise influence increases. Also in the present embodiment, the offset value is generated based on the vertical stripe evaluation value and the signal obtained from the light-shielded pixel, that is, the OB pixel among the plurality of pixels provided in the pixel array. As the influence of switching power supply noise and magnetic field noise increases, the vertical stripe evaluation value increases. Therefore, the offset value is a value corresponding to the influence of switching power supply noise and magnetic field noise. Also in the present embodiment, a signal obtained from an unshielded pixel, that is, an effective pixel among a plurality of pixels provided in the pixel array, is corrected using the offset value. Since the signal obtained from the effective pixel is corrected by using an offset value corresponding to the influence of the noise of the switching power supply and the magnetic field noise, the signal obtained from the effective pixel can be corrected well also in this embodiment. . Therefore, according to the present embodiment, it is possible to provide an image pickup apparatus that can satisfactorily reduce noise.

[第3実施形態]
第3実施形態による撮像装置及び撮像方法について図11及び図13を用いて説明する。図1乃至図10に示す第1又は第2実施形態による撮像装置及び撮像方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
[Third Embodiment]
An imaging apparatus and an imaging method according to the third embodiment will be described with reference to FIGS. 11 and 13. The same components as those of the imaging apparatus and imaging method according to the first or second embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and description thereof will be omitted or simplified.

本実施形態による撮像装置では、S信号が比較的大きい場合には、単位時間当たりの変化量の比較的大きいランプ信号が参照信号として用いられ、S信号が比較的小さい場合には、単位時間当たりの変化量の比較的小さいランプ信号が参照信号として用いられる。   In the imaging apparatus according to the present embodiment, when the S signal is relatively large, a ramp signal having a relatively large amount of change per unit time is used as a reference signal, and when the S signal is relatively small, per unit time. A ramp signal having a relatively small change amount is used as a reference signal.

図11は、本実施形態による固体撮像素子101を示すブロック図である。
固体撮像素子101は、画素アレイ201と、垂直走査回路202と、列処理部203と、参照信号生成部204、804、基準電圧信号生成部805と、列カウンタ205とを有する。また、固体撮像素子101は、タイミング信号発生部206と、水平走査回路207と、差分取得部217、818と、平均化部819とを更に有する。各々の列処理部203は、比較器210と、ラッチ部211と、メモリ212と、メモリ214と、スイッチ215と、スイッチ806、メモリ813、スイッチ815とを有する。メモリ212は、画素信号用のメモリである。メモリ212には、画素208によって得られる画素信号に対するAD変換によって取得されるカウント値、即ち、S信号が保持される。メモリ214は、ノイズ信号用のメモリである。メモリ214には、リセットされた画素208からの信号に対してAD変換を行うことによって得られるカウント値が保持される。換言すれば、メモリ214には、ノイズ信号をAD変換することによって得られるカウント値、N1信号が保持される。メモリ813は、ノイズ信号用のメモリである。メモリ813には、リセットされた画素208からの信号に対してAD変換を行うことによって得られるカウント値が保持される。換言すれば、メモリ813には、ノイズ信号をAD変換することによって得られるカウント値、N2信号が保持される。なお、N1信号とN2信号とを総称してN信号ともいう。メモリ212、214、813にそれぞれ保持されたカウント値は、スイッチ215を適宜オン状態にすることにより転送される。
FIG. 11 is a block diagram illustrating the solid-state imaging device 101 according to the present embodiment.
The solid-state imaging device 101 includes a pixel array 201, a vertical scanning circuit 202, a column processing unit 203, reference signal generation units 204 and 804, a reference voltage signal generation unit 805, and a column counter 205. The solid-state imaging device 101 further includes a timing signal generation unit 206, a horizontal scanning circuit 207, difference acquisition units 217 and 818, and an averaging unit 819. Each column processing unit 203 includes a comparator 210, a latch unit 211, a memory 212, a memory 214, a switch 215, a switch 806, a memory 813, and a switch 815. The memory 212 is a pixel signal memory. The memory 212 holds a count value obtained by AD conversion for a pixel signal obtained by the pixel 208, that is, an S signal. The memory 214 is a noise signal memory. The memory 214 holds a count value obtained by performing AD conversion on the signal from the reset pixel 208. In other words, the memory 214 holds the count value N1 signal obtained by AD converting the noise signal. The memory 813 is a noise signal memory. The memory 813 holds a count value obtained by performing AD conversion on the signal from the reset pixel 208. In other words, the memory 813 holds the count value obtained by AD converting the noise signal, the N2 signal. The N1 signal and the N2 signal are collectively referred to as an N signal. The count values held in the memories 212, 214, and 813 are transferred by appropriately turning on the switch 215.

スイッチ806は、比較器210の入力端子221bに供給される信号を切り替えるためのものである。スイッチ806を第1の状態に設定した場合には、参照信号生成部204から出力される参照信号がスイッチ806を介して比較器210の入力端子221bに供給される。スイッチ806を第2の状態に設定した場合には、参照信号生成部804から出力される参照信号がスイッチ806を介して比較器210の入力端子221bに供給される。スイッチ806を第3の状態に設定した場合には、基準電圧信号生成部805から出力される基準電圧信号がスイッチ806を介して比較器210の入力端子221bに供給される。   The switch 806 is for switching a signal supplied to the input terminal 221b of the comparator 210. When the switch 806 is set to the first state, the reference signal output from the reference signal generation unit 204 is supplied to the input terminal 221b of the comparator 210 via the switch 806. When the switch 806 is set to the second state, the reference signal output from the reference signal generation unit 804 is supplied to the input terminal 221b of the comparator 210 via the switch 806. When the switch 806 is set to the third state, the reference voltage signal output from the reference voltage signal generation unit 805 is supplied to the input terminal 221b of the comparator 210 via the switch 806.

スイッチ815は、差分取得部217に供給されるカウント値を切り替えるためのものである。スイッチ815を第1の状態に設定した場合には、メモリ214に保持されたカウント値がスイッチ815を介して差分取得部217に供給される。スイッチ815を第2の状態に設定した場合には、メモリ813に保持されたカウント値がスイッチ815を介して差分取得部217に供給される。   The switch 815 is for switching the count value supplied to the difference acquisition unit 217. When the switch 815 is set to the first state, the count value held in the memory 214 is supplied to the difference acquisition unit 217 via the switch 815. When the switch 815 is set to the second state, the count value held in the memory 813 is supplied to the difference acquisition unit 217 via the switch 815.

参照信号生成部204、804は、時間の経過に従って大きくなる信号、即ち、ランプ信号を参照信号としてそれぞれ生成する。参照信号生成部204から出力される参照信号の単位時間当たりの変化量は、参照信号生成部804から出力される参照信号の単位時間当たりの変化量より小さい。本実施形態では、参照信号生成部804から出力される参照信号の単位時間当たりの上昇量を、参照信号生成部204から出力される参照信号の単位時間当たりの上昇量の4倍に設定する場合を例に説明するが、これに限定されるものではない。基準電圧信号生成部805は、基準電圧信号を生成する。基準電圧信号は、参照信号生成部204と参照信号生成部804とのうちのいずれから出力される参照信号を用いて画素信号をAD変換するかを判定するために用いられる。   The reference signal generators 204 and 804 generate signals that increase with time, that is, ramp signals, as reference signals. The change amount per unit time of the reference signal output from the reference signal generation unit 204 is smaller than the change amount per unit time of the reference signal output from the reference signal generation unit 804. In the present embodiment, when the increase amount per unit time of the reference signal output from the reference signal generation unit 804 is set to four times the increase amount per unit time of the reference signal output from the reference signal generation unit 204 However, the present invention is not limited to this. The reference voltage signal generation unit 805 generates a reference voltage signal. The reference voltage signal is used to determine whether the reference signal output from the reference signal generation unit 204 or the reference signal generation unit 804 is used for AD conversion of the pixel signal.

比較器210は、スイッチ806によって選択される信号と、垂直信号線209を介して画素208から供給される画素信号とを比較し、両者が一致したタイミングで出力を反転する。   The comparator 210 compares the signal selected by the switch 806 with the pixel signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match.

列カウンタ205は、タイミング信号発生部206から供給されるクロック信号に基づいてカウント動作を行う。列カウンタ205は、画素信号と参照信号との比較が比較器210によって開始されたタイミングからカウント動作を開始する。ラッチ部211には、比較器210から出力される信号と、列カウンタ205から出力されるカウント値とが供給される。ラッチ部211は、列カウンタ205から供給されるカウント値を、比較器210の出力が反転した際にラッチする。タイミング信号発生部206から供給されるクロック信号の周波数は以下のように設定される。即ち、参照信号生成部204から供給される参照信号が用いられる場合にタイミング信号発生部206から供給されるクロック信号の周波数はf1とされる。一方、参照信号生成部804から供給される参照信号が用いられる場合にタイミング信号発生部206から供給されるクロック信号の周波数は、f1×4とされる。このようにクロック信号の周波数を変更するのは、参照信号生成部804から出力される参照信号の単位時間当たりの上昇量が、参照信号生成部204から出力される参照信号の単位時間当たりの上昇量の4倍であるためである。ラッチ部211にラッチされたカウント値は、メモリ212、214、813に適宜保持される。   The column counter 205 performs a counting operation based on the clock signal supplied from the timing signal generator 206. The column counter 205 starts counting from the timing when the comparison between the pixel signal and the reference signal is started by the comparator 210. The latch unit 211 is supplied with a signal output from the comparator 210 and a count value output from the column counter 205. The latch unit 211 latches the count value supplied from the column counter 205 when the output of the comparator 210 is inverted. The frequency of the clock signal supplied from the timing signal generator 206 is set as follows. That is, when the reference signal supplied from the reference signal generation unit 204 is used, the frequency of the clock signal supplied from the timing signal generation unit 206 is f1. On the other hand, when the reference signal supplied from the reference signal generator 804 is used, the frequency of the clock signal supplied from the timing signal generator 206 is f1 × 4. The frequency of the clock signal is changed in this way because the amount of increase per unit time of the reference signal output from the reference signal generation unit 804 is increased per unit time of the reference signal output from the reference signal generation unit 204. This is because it is four times the amount. The count value latched by the latch unit 211 is appropriately held in the memories 212, 214, and 813.

メモリ212には、上述したように、画素208によって得られる画素信号に対するAD変換によって取得されるカウント値、即ち、S信号が保持される。メモリ214には、上述したように、リセットされた画素208からの信号に対してAD変換を行うことによって得られるカウント値、即ち、N1信号が保持される。メモリ813には、上述したように、リセットされた画素208からの信号に対してAD変換を行うことによって得られるカウント値、即ち、N2信号が保持される。   As described above, the memory 212 holds a count value acquired by AD conversion for the pixel signal obtained by the pixel 208, that is, the S signal. As described above, the memory 214 holds the count value obtained by performing AD conversion on the signal from the reset pixel 208, that is, the N1 signal. As described above, the memory 813 holds a count value obtained by performing AD conversion on the signal from the reset pixel 208, that is, the N2 signal.

水平走査回路207は、スイッチ215を制御することにより、各々の列に備えられた列処理部203を順次選択する。水平走査回路207によって選択された列処理部203のメモリ212に保持されたカウント値、即ち、S信号は、差分取得部217に供給される。また、水平走査回路207によって選択された列処理部203に備えられたメモリ214とメモリ813とのうちのいずれかに保持されたカウント値、即ち、N1信号又はN2信号は、差分取得部217に供給される。差分取得部217は、メモリ212に保持されたカウント値と、メモリ214に保持されたカウント値との差分、又は、メモリ212に保持されたカウント値と、メモリ813に保持されたカウント値との差分を求める。   The horizontal scanning circuit 207 sequentially selects the column processing unit 203 provided in each column by controlling the switch 215. The count value held in the memory 212 of the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the S signal is supplied to the difference acquisition unit 217. In addition, the count value held in one of the memory 214 and the memory 813 provided in the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the N1 signal or the N2 signal is sent to the difference acquisition unit 217. Supplied. The difference acquisition unit 217 calculates the difference between the count value held in the memory 212 and the count value held in the memory 214 or the count value held in the memory 212 and the count value held in the memory 813. Find the difference.

水平走査回路207によって選択された列処理部203に備えられたメモリ214に保持されたカウント値、即ち、N1信号と、メモリ813に保持されたカウント値、即ち、N2信号とは、差分取得部818に供給される。差分取得部818は、メモリ214に保持されたカウント値、即ち、N1信号と、メモリ813に保持されたカウント値、即ち、S2信号との差分を求める。   The count value held in the memory 214 provided in the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the N1 signal, and the count value held in the memory 813, that is, the N2 signal are the difference acquisition unit. 818. The difference acquisition unit 818 obtains a difference between the count value held in the memory 214, that is, the N1 signal, and the count value held in the memory 813, that is, the S2 signal.

差分取得部818によって取得される差分値は、平均化部819に供給される。平均化部819は、差分取得部818から供給される差分値に対して全列分の平均化を行う。こうして求められる平均値は、横縞評価値として信号処理部103に供給される。   The difference value acquired by the difference acquisition unit 818 is supplied to the averaging unit 819. The averaging unit 819 averages all columns for the difference values supplied from the difference acquisition unit 818. The average value obtained in this way is supplied to the signal processing unit 103 as a horizontal stripe evaluation value.

図12は、参照信号生成部204から出力される参照信号と、参照信号生成部804から出力される参照信号と、基準電圧信号生成部805から出力される基準電圧信号とを示すグラフである。図12の横軸は時間であり、図12の縦軸は電位である。   FIG. 12 is a graph showing the reference signal output from the reference signal generation unit 204, the reference signal output from the reference signal generation unit 804, and the reference voltage signal output from the reference voltage signal generation unit 805. The horizontal axis in FIG. 12 is time, and the vertical axis in FIG. 12 is potential.

実線は、参照信号生成部804から出力される参照信号を示している。破線は、参照信号生成部204から出力される参照信号を示している。VREFは、基準電圧を示している。Vramp(max)は、参照信号生成部804から出力される参照信号の最大値を示している。   A solid line indicates a reference signal output from the reference signal generation unit 804. A broken line indicates a reference signal output from the reference signal generation unit 204. VREF indicates a reference voltage. Vramp (max) indicates the maximum value of the reference signal output from the reference signal generation unit 804.

画素信号が基準電圧VREF未満である場合には、参照信号生成部204から出力される参照信号がスイッチ806を介して比較器210の入力端子221bに供給される。画素信号が基準電圧VREF以上である場合には、参照信号生成部804から出力される参照信号がスイッチ806を介して比較器210の入力端子221bに供給される。画素信号が基準電圧VREF未満である場合には、参照信号生成部204から出力される参照信号が用いられるため、基準電圧VREFは参照信号生成部204の最大値以下であることが好ましい。ここでは、参照信号生成部204の最大値と基準電圧VREFとが同等である場合を例に説明する。   When the pixel signal is less than the reference voltage VREF, the reference signal output from the reference signal generation unit 204 is supplied to the input terminal 221b of the comparator 210 via the switch 806. When the pixel signal is equal to or higher than the reference voltage VREF, the reference signal output from the reference signal generation unit 804 is supplied to the input terminal 221b of the comparator 210 via the switch 806. Since the reference signal output from the reference signal generation unit 204 is used when the pixel signal is less than the reference voltage VREF, the reference voltage VREF is preferably equal to or lower than the maximum value of the reference signal generation unit 204. Here, a case where the maximum value of the reference signal generation unit 204 and the reference voltage VREF are equivalent will be described as an example.

図12に示す例においては、参照信号生成部804から出力される参照信号の単位時間当たりの上昇量は、参照信号生成部204から出力される参照信号の単位時間当たりの上昇量の4倍に設定されている。このため、参照信号生成部204から出力される参照信号を用いた場合の分解能は、参照信号生成部804から出力される参照信号を用いた場合の分解能に対して2bit分大きくなる。   In the example illustrated in FIG. 12, the increase amount per unit time of the reference signal output from the reference signal generation unit 804 is four times the increase amount per unit time of the reference signal output from the reference signal generation unit 204. Is set. For this reason, the resolution when the reference signal output from the reference signal generation unit 204 is used is larger by 2 bits than the resolution when the reference signal output from the reference signal generation unit 804 is used.

N信号に対するAD変換は、参照信号生成部204から出力される参照信号と参照信号生成部804から出力される参照信号をそれぞれ用い、以下のようにして行われる。まず、参照信号生成部204から出力される参照信号が比較器210の入力端子221bに供給されるように、スイッチ806が設定される。そして、タイミング信号発生部206が、参照信号生成部204に参照信号の供給を開始させるとともに、列カウンタ205にカウント動作を開始させる。これにより、参照信号生成部204から供給される参照信号と、垂直信号線209から供給されるノイズ信号との比較が、比較器210によって開始される。比較器210は、参照信号生成部204から供給される参照信号と、垂直信号線209を介して画素208から供給されるノイズ信号とを比較し、両者が一致したタイミングで出力を反転する。ラッチ部211は、列カウンタ205から供給されるカウント値を、比較器210の出力が反転した際にラッチする。ラッチ部211にラッチされたカウント値、即ち、N1信号は、メモリ214に保持される。次に、参照信号生成部804から出力される参照信号が比較器210の入力端子221bに供給されるように、スイッチ806が設定される。そして、タイミング信号発生部206が、参照信号生成部804に参照信号の供給を開始させるとともに、列カウンタ205にカウント動作を開始させる。これにより、参照信号生成部804から供給される参照信号と、垂直信号線209から供給されるノイズ信号との比較が、比較器210によって開始される。比較器210は、参照信号生成部804から供給される参照信号と、垂直信号線209を介して画素208から供給されるノイズ信号とを比較し、両者が一致したタイミングで出力を反転する。ラッチ部211は、列カウンタ205から供給されるカウント値を、比較器210の出力が反転した際にラッチする。ラッチ部211にラッチされたカウント値、即ち、N2信号は、メモリ813に保持される。   AD conversion for the N signal is performed as follows using the reference signal output from the reference signal generation unit 204 and the reference signal output from the reference signal generation unit 804, respectively. First, the switch 806 is set so that the reference signal output from the reference signal generation unit 204 is supplied to the input terminal 221 b of the comparator 210. Then, the timing signal generator 206 causes the reference signal generator 204 to start supplying the reference signal and causes the column counter 205 to start the counting operation. Thereby, the comparator 210 starts comparison between the reference signal supplied from the reference signal generation unit 204 and the noise signal supplied from the vertical signal line 209. The comparator 210 compares the reference signal supplied from the reference signal generation unit 204 with the noise signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match. The latch unit 211 latches the count value supplied from the column counter 205 when the output of the comparator 210 is inverted. The count value latched by the latch unit 211, that is, the N1 signal is held in the memory 214. Next, the switch 806 is set so that the reference signal output from the reference signal generation unit 804 is supplied to the input terminal 221b of the comparator 210. Then, the timing signal generation unit 206 causes the reference signal generation unit 804 to start supplying the reference signal and causes the column counter 205 to start the counting operation. Thereby, the comparator 210 starts comparison between the reference signal supplied from the reference signal generation unit 804 and the noise signal supplied from the vertical signal line 209. The comparator 210 compares the reference signal supplied from the reference signal generation unit 804 with the noise signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match. The latch unit 211 latches the count value supplied from the column counter 205 when the output of the comparator 210 is inverted. The count value latched by the latch unit 211, that is, the N2 signal is held in the memory 813.

S信号に対するAD変換は、以下のようにして行われる。まず、基準電圧信号生成部805から出力される基準電圧信号が比較器210の入力端子221bに供給されるように、スイッチ806が設定される。そして、タイミング信号発生部206が、基準電圧信号生成部805に基準電圧信号の供給を行わせる。これにより、基準電圧信号生成部805から供給される基準電圧信号と、垂直信号線209から供給される画素信号との比較が、比較器210によって行われる。   AD conversion for the S signal is performed as follows. First, the switch 806 is set so that the reference voltage signal output from the reference voltage signal generation unit 805 is supplied to the input terminal 221 b of the comparator 210. Then, the timing signal generation unit 206 causes the reference voltage signal generation unit 805 to supply the reference voltage signal. Thereby, the comparator 210 compares the reference voltage signal supplied from the reference voltage signal generation unit 805 with the pixel signal supplied from the vertical signal line 209.

S信号が基準電圧VREF未満である場合には、参照信号生成部204から出力される参照信号が比較器210の入力端子221bに供給されるように、スイッチ806が設定される。そして、タイミング信号発生部206が、参照信号生成部204に参照信号の供給を開始させるとともに、列カウンタ205にカウント動作を開始させる。これにより、参照信号生成部204から供給される参照信号と、垂直信号線209から供給される画素信号との比較が、比較器210によって開始される。比較器210は、参照信号生成部204から供給される参照信号と、垂直信号線209を介して画素208から供給される画素信号とを比較し、両者が一致したタイミングで出力を反転する。ラッチ部211は、列カウンタ205から供給されるカウント値を、比較器210の出力が反転した際にラッチする。ラッチ部211にラッチされたカウント値、即ち、S信号は、メモリ212に保持される。   When the S signal is less than the reference voltage VREF, the switch 806 is set so that the reference signal output from the reference signal generation unit 204 is supplied to the input terminal 221b of the comparator 210. Then, the timing signal generator 206 causes the reference signal generator 204 to start supplying the reference signal and causes the column counter 205 to start the counting operation. Thereby, the comparator 210 starts comparison between the reference signal supplied from the reference signal generation unit 204 and the pixel signal supplied from the vertical signal line 209. The comparator 210 compares the reference signal supplied from the reference signal generation unit 204 with the pixel signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match. The latch unit 211 latches the count value supplied from the column counter 205 when the output of the comparator 210 is inverted. The count value latched by the latch unit 211, that is, the S signal is held in the memory 212.

一方、S信号が基準電圧以上である場合には、参照信号生成部804から出力される参照信号が比較器210の入力端子221bに供給されるように、スイッチ806が設定される。そして、タイミング信号発生部206が、参照信号生成部804に参照信号の供給を開始させるとともに、列カウンタ205にカウント動作を開始させる。これにより、参照信号生成部804から供給される参照信号と、垂直信号線209から供給される画素信号との比較が、比較器210によって開始される。比較器210は、参照信号生成部804から供給される参照信号と、垂直信号線209を介して画素208から供給される画素信号とを比較し、両者が一致したタイミングで出力を反転する。ラッチ部211は、列カウンタ205から供給されるカウント値を、比較器210の出力が反転した際にラッチする。ラッチ部211にラッチされたカウント値、即ち、S信号は、メモリ212に保持される。   On the other hand, when the S signal is equal to or higher than the reference voltage, the switch 806 is set so that the reference signal output from the reference signal generation unit 804 is supplied to the input terminal 221b of the comparator 210. Then, the timing signal generation unit 206 causes the reference signal generation unit 804 to start supplying the reference signal and causes the column counter 205 to start the counting operation. Accordingly, the comparator 210 starts comparison between the reference signal supplied from the reference signal generation unit 804 and the pixel signal supplied from the vertical signal line 209. The comparator 210 compares the reference signal supplied from the reference signal generation unit 804 with the pixel signal supplied from the pixel 208 via the vertical signal line 209, and inverts the output at the timing when they match. The latch unit 211 latches the count value supplied from the column counter 205 when the output of the comparator 210 is inverted. The count value latched by the latch unit 211, that is, the S signal is held in the memory 212.

S信号に対するAD変換を行う際に、参照信号生成部204から出力される参照信号が用いられた場合には、メモリ214に保持されたカウント値、即ち、N1信号が差分取得部217に供給されるように、スイッチ815が設定される。   When AD conversion is performed on the S signal, if the reference signal output from the reference signal generation unit 204 is used, the count value held in the memory 214, that is, the N1 signal is supplied to the difference acquisition unit 217. Thus, the switch 815 is set.

一方、S信号に対するAD変換を行う際に、参照信号生成部804から出力される参照信号が用いられた場合には、メモリ813に保持されたカウント値、即ち、N2信号が差分取得部217に供給されるように、スイッチ815が設定される。   On the other hand, when the reference signal output from the reference signal generation unit 804 is used when performing AD conversion on the S signal, the count value held in the memory 813, that is, the N2 signal is input to the difference acquisition unit 217. Switch 815 is set to be supplied.

差分取得部217は、メモリ212から供給されるカウント値から、メモリ214又はメモリ813から供給されるカウント値を減算することによって、画素信号を生成する。即ち、差分取得部217は、S1信号からN1信号又はN2信号を減算することによって、画像信号を生成する。差分取得部217は、こうして生成される画像信号を固体撮像素子101の外部に出力する。こうして出力される画像信号は、信号処理部103に供給される。   The difference acquisition unit 217 generates a pixel signal by subtracting the count value supplied from the memory 214 or the memory 813 from the count value supplied from the memory 212. That is, the difference acquisition unit 217 generates an image signal by subtracting the N1 signal or the N2 signal from the S1 signal. The difference acquisition unit 217 outputs the image signal thus generated to the outside of the solid-state imaging device 101. The image signal output in this way is supplied to the signal processing unit 103.

水平走査回路207によって選択された列処理部203のメモリ214、813にそれぞれ保持されたカウント値、即ち、N1信号及びN2信号は、差分取得部818に供給される。差分取得部818は、メモリ214に保持されたカウント値、即ち、N1信号と、メモリ813に保持されたカウント値、即ち、N2信号との差分の絶対値を求める。差分取得部818によって求められる差分の絶対値は、平均化部819に供給される。平均化部819は、差分取得部818から供給される差分の絶対値に対して全列分の平均化を行う。こうして求められる平均値は、横縞評価値として信号処理部103に供給される。   The count values respectively held in the memories 214 and 813 of the column processing unit 203 selected by the horizontal scanning circuit 207, that is, the N1 signal and the N2 signal are supplied to the difference acquisition unit 818. The difference acquisition unit 818 obtains the absolute value of the difference between the count value held in the memory 214, that is, the N1 signal, and the count value held in the memory 813, that is, the N2 signal. The absolute value of the difference obtained by the difference acquisition unit 818 is supplied to the averaging unit 819. The averaging unit 819 averages all columns for the absolute value of the difference supplied from the difference acquisition unit 818. The average value obtained in this way is supplied to the signal processing unit 103 as a horizontal stripe evaluation value.

図13は、本実施形態による固体撮像素子101の動作を示すタイミングチャートである。図13は、スイッチング電源のノイズや磁界ノイズの影響がある程度存在する場合の例を示している。図13(a)は、固体撮像素子101の電源ラインにおけるノイズVnoiseを示している。図13(b)は、比較器210の入力端子221aの電位Vinを示している。図13(c)は、比較器210の入力端子221bの電位Vrampを示している。図13(d)は、列カウンタ205におけるカウント値を示している。   FIG. 13 is a timing chart showing the operation of the solid-state imaging device 101 according to the present embodiment. FIG. 13 shows an example in the case where there is some influence of switching power supply noise or magnetic field noise. FIG. 13A shows noise Vnoise in the power supply line of the solid-state image sensor 101. FIG. 13B shows the potential Vin of the input terminal 221 a of the comparator 210. FIG. 13C shows the potential Vramp of the input terminal 221b of the comparator 210. FIG. 13D shows the count value in the column counter 205.

図13(a)に示すように、スイッチング電源のノイズや磁界ノイズ等が固体撮像素子101の電源ラインにある程度現れる。   As shown in FIG. 13A, switching power supply noise, magnetic field noise, and the like appear to some extent on the power supply line of the solid-state imaging device 101.

タイミングT1からタイミングT11までの期間ΔTad内において、列処理部203によって以下のようなAD変換が行われる。即ち、期間ΔTadのうちの期間ΔTn1においては、参照信号生成部204から供給される参照信号を用いてN信号に対する1回目のAD変換が行われる。期間ΔTadのうちの期間ΔTn2においては、参照信号生成部804から供給される参照信号を用いてN信号に対する2回目のAD変換が行われる。期間ΔTadのうちの期間ΔTsにおいては、S信号に対するAD変換が行われる。   The following AD conversion is performed by the column processing unit 203 within a period ΔTad from timing T1 to timing T11. That is, in the period ΔTn1 of the period ΔTad, the first AD conversion is performed on the N signal using the reference signal supplied from the reference signal generation unit 204. In the period ΔTn2 of the period ΔTad, the second AD conversion is performed on the N signal using the reference signal supplied from the reference signal generation unit 804. In the period ΔTs of the period ΔTad, AD conversion is performed on the S signal.

まず、参照信号生成部204から出力される参照信号が比較器210の入力端子221bに供給されるように、スイッチ806が設定される。   First, the switch 806 is set so that the reference signal output from the reference signal generation unit 204 is supplied to the input terminal 221 b of the comparator 210.

そして、タイミングT1において、N信号が比較器210に入力されると、図13(b)に示すように、比較器210の入力端子221aの電位VinがN信号のレベルとなる。また、図13(c)に示すように、タイミングT1において、参照信号生成部204から出力される参照信号が上昇し始める。参照信号生成部204から出力される参照信号は、図13(c)に示すように徐々に上昇する。参照信号生成部204から出力される参照信号は、スイッチ806を介して比較器210の入力端子221bに供給される。   At time T1, when the N signal is input to the comparator 210, the potential Vin of the input terminal 221a of the comparator 210 becomes the level of the N signal, as shown in FIG. 13B. Further, as shown in FIG. 13C, the reference signal output from the reference signal generation unit 204 starts to rise at timing T1. The reference signal output from the reference signal generation unit 204 gradually rises as shown in FIG. The reference signal output from the reference signal generation unit 204 is supplied to the input terminal 221b of the comparator 210 via the switch 806.

タイミングT2において、比較器210の入力端子221aに供給される参照信号と比較器210の入力端子221bに供給されるN信号との大小関係が逆転する。タイミングT1からタイミングT2までの期間ΔTcn1において、列カウンタ205はカウント動作を行う。こうして列カウンタ205によって得られるカウント値が、N1信号としてメモリ214に保持される。   At timing T2, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 210 and the N signal supplied to the input terminal 221b of the comparator 210 is reversed. In a period ΔTcn1 from timing T1 to timing T2, the column counter 205 performs a counting operation. The count value thus obtained by the column counter 205 is held in the memory 214 as the N1 signal.

タイミングT3において、参照信号生成部204から出力される参照信号が最大値に達し、参照信号生成部204は参照信号を初期値に戻す。   At timing T3, the reference signal output from the reference signal generation unit 204 reaches the maximum value, and the reference signal generation unit 204 returns the reference signal to the initial value.

タイミングT3とタイミングT4との間において、参照信号生成部804から出力される参照信号が比較器210の入力端子221bに供給されるように、スイッチ806が設定される。   The switch 806 is set so that the reference signal output from the reference signal generation unit 804 is supplied to the input terminal 221b of the comparator 210 between the timing T3 and the timing T4.

タイミングT4において、図13(c)に示すように、参照信号生成部804から出力される参照信号が上昇し始める。参照信号生成部804から出力される参照信号は、図13(c)に示すように徐々に上昇する。ここでは、参照信号生成部804から出力される参照信号の単位時間当たりの上昇量が、参照信号生成部204から出力される参照信号の単位時間当たりの上昇量の4倍である場合を例に説明するが、これに限定されるものではない。   At timing T4, as shown in FIG. 13C, the reference signal output from the reference signal generation unit 804 starts to rise. The reference signal output from the reference signal generation unit 804 gradually increases as shown in FIG. Here, an example in which the increase amount per unit time of the reference signal output from the reference signal generation unit 804 is four times the increase amount per unit time of the reference signal output from the reference signal generation unit 204. Although explained, it is not limited to this.

タイミングT5において、比較器210の入力端子221aに供給される参照信号と比較器210の入力端子221bに供給されるN信号との大小関係が逆転する。タイミングT4からタイミングT5までの期間ΔTcn2において、列カウンタ205はカウント動作を行う。こうして列カウンタ205によって得られるカウント値が、N2信号としてメモリ813に保持される。   At timing T5, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 210 and the N signal supplied to the input terminal 221b of the comparator 210 is reversed. In a period ΔTcn2 from timing T4 to timing T5, the column counter 205 performs a counting operation. The count value thus obtained by the column counter 205 is held in the memory 813 as the N2 signal.

タイミングT6とタイミングT7との間において、基準電圧信号生成部805から出力される基準電圧VREFが比較器210の入力端子221bに供給されるように、スイッチ806が設定される。   The switch 806 is set so that the reference voltage VREF output from the reference voltage signal generation unit 805 is supplied to the input terminal 221b of the comparator 210 between the timing T6 and the timing T7.

タイミングT7において、タイミング信号発生部206は、基準電圧信号生成部805に対して、基準電圧信号の供給を行わせる。比較器210は、垂直信号線209を介して供給されるS信号と、基準電圧信号とを比較する。垂直信号線209を介して供給されるS信号が基準電圧VREF以上である場合には、参照信号生成部804から出力される参照信号が比較器210の入力端子221bに供給されるようにスイッチ806が設定される。垂直信号線209を介して供給されるS信号が基準電圧VREF未満である場合には、参照信号生成部204から出力される参照信号が比較器210の入力端子221bに供給されるようにスイッチ806が設定される。   At timing T7, the timing signal generator 206 causes the reference voltage signal generator 805 to supply the reference voltage signal. The comparator 210 compares the S signal supplied via the vertical signal line 209 with the reference voltage signal. When the S signal supplied via the vertical signal line 209 is equal to or higher than the reference voltage VREF, the switch 806 is set so that the reference signal output from the reference signal generation unit 804 is supplied to the input terminal 221b of the comparator 210. Is set. When the S signal supplied via the vertical signal line 209 is less than the reference voltage VREF, the switch 806 is set so that the reference signal output from the reference signal generation unit 204 is supplied to the input terminal 221b of the comparator 210. Is set.

タイミングT8において、タイミング信号発生部206は、基準電圧信号生成部805に対して、基準電圧信号の供給を終了させる。   At timing T8, the timing signal generator 206 causes the reference voltage signal generator 805 to finish supplying the reference voltage signal.

タイミングT9において、図13(c)に示すように、参照信号生成部204又は参照信号生成部804から出力される参照信号が上昇し始める。参照信号生成部204又は参照信号生成部804から出力される参照信号は、図13(c)に示すように徐々に上昇する。   At timing T9, as shown in FIG. 13C, the reference signal output from the reference signal generation unit 204 or the reference signal generation unit 804 starts to rise. The reference signal output from the reference signal generation unit 204 or the reference signal generation unit 804 gradually increases as shown in FIG.

タイミングT10において、比較器210の入力端子221aに供給される参照信号と比較器210の入力端子221bに供給されるS信号との大小関係が逆転する。タイミングT9からタイミングT10までの期間ΔTcsにおいて、列カウンタ705はカウント動作を行う。こうして列カウンタ705によって得られるカウント値が、S信号としてメモリ212に保持される。   At timing T10, the magnitude relationship between the reference signal supplied to the input terminal 221a of the comparator 210 and the S signal supplied to the input terminal 221b of the comparator 210 is reversed. In a period ΔTcs from timing T9 to timing T10, the column counter 705 performs a counting operation. Thus, the count value obtained by the column counter 705 is held in the memory 212 as an S signal.

タイミングT11において、参照信号生成部204又は参照信号生成部804から出力される参照信号が最大値に達し、参照信号生成部204又は参照信号生成部804は参照信号を初期値に戻す。   At timing T11, the reference signal output from the reference signal generation unit 204 or the reference signal generation unit 804 reaches the maximum value, and the reference signal generation unit 204 or the reference signal generation unit 804 returns the reference signal to the initial value.

スイッチング電源のノイズや磁界ノイズの影響が殆ど存在しない場合には、以下のようになる。即ち、タイミングT2においてメモリ214に保持されるN1信号と、タイミングT5においてメモリ813に保持されるN2信号との差分は、ランダムノイズレベルに応じた値以下となる。一方、スイッチング電源のノイズや磁界ノイズの影響がある程度存在する場合には、以下のようになる。即ち、タイミングT2においてメモリ214に保持されるN1信号と、タイミングT5においてメモリ813に保持されるN2信号との差分は、ランダムノイズレベルに応じた値を超え得る。本実施形態では、N1信号と、N2信号との差分の絶対値を差分取得部818によって列毎に求め、これらの差分の絶対値の平均値を平均化部819によって求める。平均化部719によって取得される平均値は、横縞評価値として用いられる。こうして得られる横縞評価値は、第1実施形態において上述したのと同様に、補正部104に供給される。   When there is almost no influence of switching power supply noise or magnetic field noise, the following occurs. That is, the difference between the N1 signal held in the memory 214 at the timing T2 and the N2 signal held in the memory 813 at the timing T5 is equal to or less than the value corresponding to the random noise level. On the other hand, when there is some influence of switching power supply noise or magnetic field noise, the following occurs. That is, the difference between the N1 signal held in the memory 214 at the timing T2 and the N2 signal held in the memory 813 at the timing T5 can exceed a value corresponding to the random noise level. In this embodiment, the absolute value of the difference between the N1 signal and the N2 signal is obtained for each column by the difference acquisition unit 818, and the average value of the absolute value of these differences is obtained by the averaging unit 819. The average value acquired by the averaging unit 719 is used as a horizontal stripe evaluation value. The horizontal stripe evaluation value obtained in this way is supplied to the correction unit 104 in the same manner as described above in the first embodiment.

このように、本実施形態によれば、S信号が比較的大きい場合、単位時間当たりの変化量の比較的大きいランプ信号が参照信号として用いられ、S信号が比較的小さい場合、単位時間当たりの変化量の比較的小さいランプ信号が参照信号として用いられる。このため、本実施形態によれば、画素信号の値が比較的大きい場合であっても、画素信号を比較的高速に取得することができる。   As described above, according to the present embodiment, when the S signal is relatively large, a ramp signal having a relatively large amount of change per unit time is used as the reference signal, and when the S signal is relatively small, A ramp signal having a relatively small amount of change is used as a reference signal. For this reason, according to this embodiment, even when the value of the pixel signal is relatively large, the pixel signal can be acquired at a relatively high speed.

[変形実施形態]
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、上記実施形態では、全列の比較結果に基づいて横縞評価値を生成する場合を例に説明したが、これに限定されるものではない。例えば、一部の列の比較結果に基づいて横縞評価値を生成してもよい。例えば、HOB領域302内の列の比較結果に基づいて横縞評価値を生成してもよい。また、有効領域303内の一部の列、例えば、中央付近の列の比較結果に基づいて横縞評価値を生成してもよい。
[Modified Embodiment]
As mentioned above, although embodiment of this invention was described, this invention is not limited to these embodiment, A various deformation | transformation and change are possible within the range of the summary.
For example, in the above-described embodiment, the case where the horizontal stripe evaluation value is generated based on the comparison result of all the columns has been described as an example, but the present invention is not limited to this. For example, the horizontal stripe evaluation value may be generated based on the comparison result of some columns. For example, the horizontal stripe evaluation value may be generated based on the comparison result of the columns in the HOB area 302. Further, the horizontal stripe evaluation value may be generated based on a comparison result of a part of the columns in the effective area 303, for example, a column near the center.

また、上記実施形態では、如何なる場合にも横縞評価値を生成する場合を例に説明したが、顕著な横縞が生じやすい場合にのみ横縞評価値を生成するようにしてもよい。顕著な横縞が生じやすい場合の例としては、例えば電源の負荷変動が大きい場合等が挙げられる。   In the above embodiment, the case where the horizontal stripe evaluation value is generated in any case has been described as an example. However, the horizontal stripe evaluation value may be generated only when a significant horizontal stripe is likely to be generated. An example of a case where noticeable horizontal stripes are likely to occur is, for example, a case where the load fluctuation of the power source is large.

また、ノイズ源の位置に応じた列の比較結果に基づいて横縞評価値を生成するようにしてもよい。   Further, the horizontal stripe evaluation value may be generated based on the comparison result of the columns corresponding to the position of the noise source.

また、第1実施形態では、異なったタイミングで取得される複数のS信号の差分に基づいて横縞評価値を生成する場合を例に説明したが、これに限定されるものではない。例えば、異なったタイミングで取得される複数のN信号の差分に基づいて横縞評価値を生成するようにしてもよい。   Moreover, although 1st Embodiment demonstrated as an example the case where a horizontal stripe evaluation value was produced | generated based on the difference of several S signal acquired at a different timing, it is not limited to this. For example, the horizontal stripe evaluation value may be generated based on a difference between a plurality of N signals acquired at different timings.

また、第1実施形態では、異なったタイミングで取得される2つのS信号に基づいて横縞評価値を生成する場合を例に説明したが、異なったタイミングで取得される3つ以上の信号に基づいて横縞評価値を生成するようにしてもよい。   In the first embodiment, the case where the horizontal stripe evaluation value is generated based on two S signals acquired at different timings has been described as an example, but based on three or more signals acquired at different timings. Thus, the horizontal stripe evaluation value may be generated.

また、第2実施形態では、異なったタイミングで取得される複数のN信号の差分に基づいて横縞評価値を生成する場合を例に説明したが、これに限定されるものではない。例えば、異なったタイミングで取得される複数のS信号の差分に基づいて横縞評価値を生成するようにしてもよい。   Moreover, although 2nd Embodiment demonstrated as an example the case where a horizontal stripe evaluation value was produced | generated based on the difference of several N signal acquired at a different timing, it is not limited to this. For example, the horizontal stripe evaluation value may be generated based on a difference between a plurality of S signals acquired at different timings.

また、第2実施形態では、異なったタイミングで取得される複数のN信号の差分に基づいて横縞評価値を生成する場合を例に説明したが、これに限定されるものではない。例えば、S1信号からN1信号を減算することにより得られる値と、S2信号からN2信号を減算することにより得られる値との差分に基づいて、横縞評価値を生成するようにしてもよい。   Moreover, although 2nd Embodiment demonstrated as an example the case where a horizontal stripe evaluation value was produced | generated based on the difference of several N signal acquired at a different timing, it is not limited to this. For example, the horizontal stripe evaluation value may be generated based on the difference between the value obtained by subtracting the N1 signal from the S1 signal and the value obtained by subtracting the N2 signal from the S2 signal.

また、第3実施形態では、参照信号生成部204,804と別個に基準電圧信号生成部805を設ける場合を例に説明したが、これに限定されるものではない。参照信号生成部204によって得られる信号又は参照信号生成部804によって得られる信号を基準電圧VREFとして適宜用いてもよい。   In the third embodiment, the case where the reference voltage signal generation unit 805 is provided separately from the reference signal generation units 204 and 804 has been described as an example. However, the present invention is not limited to this. A signal obtained by the reference signal generation unit 204 or a signal obtained by the reference signal generation unit 804 may be appropriately used as the reference voltage VREF.

また、上記実施形態において、LPF605として平均化フィルタを用いるようにしてもよい。そして、横縞評価値が大きくなるほど、LPF605によって平均化される範囲が小さく設定されるようにしてもよい。   In the above embodiment, an averaging filter may be used as the LPF 605. The range averaged by the LPF 605 may be set smaller as the horizontal stripe evaluation value increases.

本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記録媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。   The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a recording medium, and one or more processors in the computer of the system or apparatus read and execute the program This process can be realized. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

101 固体撮像素子
104 補正部
203 列処理部
208 画素
216 平均化部
217 差分取得部
218 差分取得部
301 垂直オプティカルブラック領域
302 水平オプティカルブラック領域
303 有効領域
602 オフセット算出部
607 特性変更部
DESCRIPTION OF SYMBOLS 101 Solid-state image sensor 104 Correction | amendment part 203 Column processing part 208 Pixel 216 Averaging part 217 Difference acquisition part 218 Difference acquisition part 301 Vertical optical black area 302 Horizontal optical black area 303 Effective area 602 Offset calculation part 607 Characteristic change part

Claims (12)

光電変換部をそれぞれ含む複数の画素が行列状に配列された画素アレイと、
リセットされた画素から得られる信号と前記光電変換部で発生した電荷に応じた信号とのうちのいずれかに対して異なったタイミングでアナログ−デジタル変換を複数回行うことにより得られる複数のデジタル信号の差分に応じた第1の値と、前記画素アレイに備えられた前記複数の画素のうちの遮光された画素から得られる信号とに基づいてオフセット値を生成するオフセット生成部と、
前記画素アレイに備えられた前記複数の画素のうちの遮光されていない画素から得られる信号を、前記オフセット生成部によって生成された前記オフセット値を用いて補正する補正部と
を有することを特徴とする撮像装置。
A pixel array in which a plurality of pixels each including a photoelectric conversion unit are arranged in a matrix;
A plurality of digital signals obtained by performing analog-digital conversion a plurality of times at different timings on any of a signal obtained from a reset pixel and a signal corresponding to the charge generated in the photoelectric conversion unit An offset generation unit that generates an offset value based on a first value corresponding to the difference between the pixel and a signal obtained from a light-shielded pixel among the plurality of pixels provided in the pixel array;
A correction unit that corrects a signal obtained from a non-shielded pixel among the plurality of pixels provided in the pixel array, using the offset value generated by the offset generation unit. An imaging device.
前記差分を列毎に順次取得する差分取得部と、
前記差分取得部によって順次取得される列毎の前記差分を、閾値と順次比較する比較器と、
前記比較器によって順次取得される複数の比較結果を加算することにより前記第1の値を生成する加算部とを更に有する
ことを特徴とする請求項1に記載の撮像装置。
A difference acquisition unit that sequentially acquires the difference for each column;
A comparator that sequentially compares the difference for each column sequentially acquired by the difference acquisition unit with a threshold;
The imaging apparatus according to claim 1, further comprising: an adder that generates the first value by adding a plurality of comparison results sequentially acquired by the comparator.
前記差分を列毎に順次取得する差分取得部と、
前記差分取得部によって取得される複数の前記差分を平均化することにより前記第1の値を生成する平均化部とを更に有する
ことを特徴とする請求項1に記載の撮像装置。
A difference acquisition unit that sequentially acquires the difference for each column;
The imaging apparatus according to claim 1, further comprising: an averaging unit that generates the first value by averaging the plurality of differences acquired by the difference acquisition unit.
前記差分は、前記画素アレイの複数の列のうちの一部に位置する画素からの信号に対して異なったタイミングでアナログ−デジタル変換を複数回行うことにより得られる複数のデジタル信号の差分である
ことを特徴とする請求項1から3のいずれか1項に記載の撮像装置。
The difference is a difference between a plurality of digital signals obtained by performing analog-digital conversion a plurality of times at different timings on signals from pixels located in a part of a plurality of columns of the pixel array. The imaging apparatus according to any one of claims 1 to 3, wherein
前記複数の列のうちの前記一部は、前記複数の列のうちの遮光された列である
ことを特徴とする請求項4に記載の撮像装置。
The imaging device according to claim 4, wherein the part of the plurality of columns is a light-shielded column of the plurality of columns.
前記オフセット生成部は、前記画素アレイに備えられた前記複数の画素のうちの遮光された画素から得られる信号に応じた信号に対して、前記第1の値に応じた値を乗算することによって前記オフセット値を生成する
ことを特徴とする請求項1から5のいずれか1項に記載の撮像装置。
The offset generation unit multiplies a signal corresponding to a signal obtained from a light-shielded pixel among the plurality of pixels included in the pixel array by a value corresponding to the first value. The imaging apparatus according to any one of claims 1 to 5, wherein the offset value is generated.
前記第1の値が大きくなるほど、前記第1の値に応じた前記値は大きく設定される
ことを特徴とする請求項6に記載の撮像装置。
The imaging apparatus according to claim 6, wherein the value corresponding to the first value is set larger as the first value becomes larger.
前記オフセット生成部は、前記画素アレイに備えられた前記複数の画素のうちの遮光された画素から得られる複数の信号の平均値に応じた値に対してローパスフィルタ処理を行うローパスフィルタを更に有し、
前記ローパスフィルタの特性は、前記第1の値に応じて設定される
ことを特徴とする請求項1から7のいずれか1項に記載の撮像装置。
The offset generation unit further includes a low-pass filter that performs low-pass filter processing on a value corresponding to an average value of a plurality of signals obtained from light-shielded pixels among the plurality of pixels provided in the pixel array. And
The imaging device according to any one of claims 1 to 7, wherein the characteristic of the low-pass filter is set according to the first value.
前記第1の値が大きくなるほど、前記ローパスフィルタのカットオフ周波数は高く設定される
ことを特徴とする請求項8に記載の撮像装置。
The imaging device according to claim 8, wherein the cutoff frequency of the low-pass filter is set higher as the first value increases.
前記ローパスフィルタは、平均化フィルタであり、
前記第1の値が大きくなるほど、前記ローパスフィルタによって平均化される範囲が小さく設定される
ことを特徴とする請求項8に記載の撮像装置。
The low pass filter is an averaging filter;
The imaging apparatus according to claim 8, wherein a range that is averaged by the low-pass filter is set smaller as the first value increases.
光電変換部をそれぞれ含む複数の画素が行列状に配列された画素アレイを用いた撮像方法であって、
リセットされた画素から得られる信号と前記光電変換部で発生した電荷に応じた信号とのうちのいずれかに対して異なったタイミングでアナログ−デジタル変換を複数回行うことにより得られる複数のデジタル信号の差分に応じた第1の値と、前記画素アレイに備えられた前記複数の画素のうちの遮光された画素から得られる信号とに基づいてオフセット値を生成するステップと、
前記画素アレイに備えられた前記複数の画素のうちの遮光されていない画素から得られる信号を、前記オフセット値を用いて補正するステップと
を有することを特徴とする撮像方法。
An imaging method using a pixel array in which a plurality of pixels each including a photoelectric conversion unit are arranged in a matrix,
A plurality of digital signals obtained by performing analog-digital conversion a plurality of times at different timings on any of a signal obtained from a reset pixel and a signal corresponding to the charge generated in the photoelectric conversion unit Generating an offset value based on a first value corresponding to the difference between the pixel and a signal obtained from a light-shielded pixel among the plurality of pixels provided in the pixel array;
And correcting a signal obtained from an unshielded pixel among the plurality of pixels provided in the pixel array, using the offset value.
光電変換部をそれぞれ含む複数の画素が行列状に配列された画素アレイを用いて撮像を行うためのプログラムであって、
コンピュータに、
リセットされた画素から得られる信号と前記光電変換部で発生した電荷に応じた信号とのうちのいずれかに対して異なったタイミングでアナログ−デジタル変換を複数回行うことにより得られる複数のデジタル信号の差分に応じた第1の値と、前記画素アレイに備えられた前記複数の画素のうちの遮光された画素から得られる信号とに基づいてオフセット値を生成するステップと、
前記画素アレイに備えられた前記複数の画素のうちの遮光されていない画素から得られる信号を、前記オフセット値を用いて補正するステップとを実行させるためのプログラム。
A program for imaging using a pixel array in which a plurality of pixels each including a photoelectric conversion unit are arranged in a matrix,
On the computer,
A plurality of digital signals obtained by performing analog-digital conversion a plurality of times at different timings on any of a signal obtained from a reset pixel and a signal corresponding to the charge generated in the photoelectric conversion unit Generating an offset value based on a first value corresponding to the difference between the pixel and a signal obtained from a light-shielded pixel among the plurality of pixels provided in the pixel array;
A program for executing a step of correcting a signal obtained from an unshielded pixel among the plurality of pixels provided in the pixel array, using the offset value.
JP2018020317A 2018-02-07 2018-02-07 Imaging apparatus and imaging method Pending JP2019140464A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018020317A JP2019140464A (en) 2018-02-07 2018-02-07 Imaging apparatus and imaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018020317A JP2019140464A (en) 2018-02-07 2018-02-07 Imaging apparatus and imaging method

Publications (1)

Publication Number Publication Date
JP2019140464A true JP2019140464A (en) 2019-08-22

Family

ID=67694491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018020317A Pending JP2019140464A (en) 2018-02-07 2018-02-07 Imaging apparatus and imaging method

Country Status (1)

Country Link
JP (1) JP2019140464A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11849239B2 (en) 2021-03-16 2023-12-19 Canon Kabushiki Kaisha Photoelectric conversion device and imaging system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11849239B2 (en) 2021-03-16 2023-12-19 Canon Kabushiki Kaisha Photoelectric conversion device and imaging system

Similar Documents

Publication Publication Date Title
US11089256B2 (en) Image sensor with correction of detection error
US9635290B2 (en) Solid-state image sensing device and electronic device
JP2007036916A (en) Solid-state imaging apparatus, drive method for solid-state imaging apparatus, and imaging apparatus
JP7029698B2 (en) Imaging device
US20100110216A1 (en) Imaging element, drive method for imaging element, and camera
KR20110068855A (en) Image pickup device and defect detecting method
US11165978B2 (en) Imaging device, control method thereof, and imaging apparatus
US9106853B2 (en) Solid-state imaging device
JP5489739B2 (en) Signal processing apparatus, imaging apparatus, and signal processing method
JP2017216626A (en) Image pickup device and its control method and imaging apparatus and its control method
JP2008067060A (en) Imaging apparatus
JP2019140464A (en) Imaging apparatus and imaging method
JP6942691B2 (en) Solid-state image sensor and image sensor
JP2012235193A (en) Image sensor, imaging device, control method therefor, and control program
US7372492B2 (en) Image sensor having reset compensation block
JP2014175778A (en) Imaging apparatus and imaging method
US10594968B2 (en) Image sensor and imaging apparatus
JP2017142484A (en) Imaging device, controlling method of the same, program and storage medium
JP2009284392A (en) Imaging apparatus
JP2015126367A (en) Image processing apparatus, control method thereof, and control program, and imaging apparatus
JP5737924B2 (en) Imaging device
WO2018124056A1 (en) Imaging device and control method therefor
JP2009284358A (en) Imaging apparatus
JP2004112474A (en) Solid-state imaging device
JP2018019268A (en) Imaging apparatus, imaging system, and driving method of imaging apparatus