JP2019125616A - Display device and method for manufacturing display device - Google Patents

Display device and method for manufacturing display device Download PDF

Info

Publication number
JP2019125616A
JP2019125616A JP2018003429A JP2018003429A JP2019125616A JP 2019125616 A JP2019125616 A JP 2019125616A JP 2018003429 A JP2018003429 A JP 2018003429A JP 2018003429 A JP2018003429 A JP 2018003429A JP 2019125616 A JP2019125616 A JP 2019125616A
Authority
JP
Japan
Prior art keywords
hole transport
transport layer
layer
pixel
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018003429A
Other languages
Japanese (ja)
Inventor
亜沙美 坂本
Asami Sakamoto
亜沙美 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Japan Display Inc
Original Assignee
Idemitsu Kosan Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd, Japan Display Inc filed Critical Idemitsu Kosan Co Ltd
Priority to JP2018003429A priority Critical patent/JP2019125616A/en
Publication of JP2019125616A publication Critical patent/JP2019125616A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

To provide a high-definition display device with excellent color reproducibility and including a light-emitting element with excellent chromatic purity and light-emitting efficiency, and a method for manufacturing the display device.SOLUTION: A display device comprises a first pixel and a second pixel adjacent to the first pixel. The first pixel comprises a first pixel electrode, a first hole transport layer located on the first pixel electrode and extending over the first and second pixels, a first light-emitting layer on the first hole transport layer, and a counter electrode located on the first light-emitting layer and extending over the first and second pixels. The second pixel comprises a second pixel electrode, a first hole transport layer on the second pixel electrode, a second hole transport layer on the first hole transport layer, a second light-emitting layer on the second hole transport layer, and a counter electrode on the second light-emitting layer. A refractive index of the first hole transport layer is larger than a refractive index of the second hole transport layer. A light-emitting wavelength of the first light-emitting layer is shorter than a light-emitting wavelength of the second light-emitting layer.SELECTED DRAWING: Figure 3

Description

本発明の実施形態の一つは、発光素子を有する表示装置、およびその作製方法に関する。   One of the embodiments of the present invention relates to a display device having a light-emitting element and a method for manufacturing the same.

表示装置の一例として、有機EL(Electroluminescence)表示装置が挙げられる。有機EL表示装置は、基板上に形成された複数の有機発光素子(以下、発光素子)を有し、各発光素子は一対の電極(陰極、陽極)間に有機化合物を含む電界発光層(以下、EL層と記す)を基本構造として有している。一対の電極間に電位差を与えることで陽極と陰極からEL層に対してそれぞれホールと電子が供給される。ホールと電子はEL層内で再結合して有機化合物の励起状態を形成する。この励起状態が基底状態に輻射失活する際の発光を利用することで、発光素子としての機能が発現される。   As an example of the display device, an organic EL (Electroluminescence) display device can be mentioned. An organic EL display device has a plurality of organic light emitting elements (hereinafter referred to as light emitting elements) formed on a substrate, and each light emitting element includes an electroluminescent layer (hereinafter referred to as an organic compound) between a pair of electrodes (cathode and anode) , Described as an EL layer) as a basic structure. By applying a potential difference between the pair of electrodes, holes and electrons are respectively supplied from the anode and the cathode to the EL layer. The holes and electrons recombine in the EL layer to form an excited state of the organic compound. The function as a light emitting element is expressed by utilizing light emission when the excited state is radiatively deactivated to the ground state.

発光素子の効率や発光色は、EL層の構造やEL層に含まれる発光材料によって制御される。例えば、発光材料を適宜選択することによって種々の色の発光を得ることができる。また、発光素子内部、あるいは外部における光の干渉効果を利用することで、正面方向の発光強度を増大させるとともに発光スペクトルを狭線化することもできる。例えば特許文献1では、発光波長の異なる発光素子ごとにEL層に含まれるホール輸送層の厚さを調整し、これによってEL層と一対の電極によって形成される共振構造を制御することが開示されている。この方法により、発光素子ごとに発光強度や発光色の最適化が行われる。   The efficiency and the emission color of the light emitting element are controlled by the structure of the EL layer and the light emitting material contained in the EL layer. For example, light emission of various colors can be obtained by appropriately selecting a light-emitting material. In addition, by utilizing the interference effect of light inside or outside the light emitting element, the emission intensity in the front direction can be increased and the emission spectrum can be narrowed. For example, Patent Document 1 discloses that the thickness of the hole transport layer included in the EL layer is adjusted for each light emitting element having different emission wavelengths, and thereby the resonant structure formed by the EL layer and the pair of electrodes is controlled. ing. By this method, optimization of emission intensity and emission color is performed for each light emitting element.

特開2000−323277号公報JP, 2000-323277, A

本発明の実施形態の一つは、色純度と発光効率に優れた発光素子を備え、色再現性に優れた高精細な表示装置、および表示装置の作製方法を提供することを目的の一つとする。   An object of one embodiment of the present invention is to provide a high-definition display device including a light-emitting element excellent in color purity and luminous efficiency and excellent in color reproducibility, and a method for manufacturing the display device. Do.

本発明の実施形態の一つは表示装置である。この表示装置は、第1の画素、および第1の画素に隣接する第2の画素を有する。第1の画素は、第1の画素電極、第1の画素電極上に位置し、第1の画素と第2の画素にわたって延在する第1のホール輸送層、第1のホール輸送層上の第1の発光層、および第1の発光層上に位置し、第1の画素と第2の画素にわたって延在する対向電極を備える。第2の画素は、第2の画素電極、第2の画素電極上の第1のホール輸送層、第1のホール輸送層上の第2のホール輸送層、第2のホール輸送層上の第2の発光層、および第2の発光層上の対向電極を備える。第1のホール輸送層の屈折率は第2のホール輸送層の屈折率よりも大きく、第1の発光層の発光波長は第2の発光層の発光波長よりも短い。   One of the embodiments of the present invention is a display device. The display device has a first pixel and a second pixel adjacent to the first pixel. The first pixel is located on the first pixel electrode, the first pixel electrode, and extends over the first pixel and the second pixel on the first hole transport layer, the first hole transport layer. A first light emitting layer, and a counter electrode located on the first light emitting layer and extending over the first pixel and the second pixel. The second pixel includes a second pixel electrode, a first hole transport layer on the second pixel electrode, a second hole transport layer on the first hole transport layer, and a second hole transport layer on the second hole transport layer. And a counter electrode on the second light emitting layer. The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer, and the emission wavelength of the first light emitting layer is shorter than the emission wavelength of the second light emitting layer.

本発明の実施形態の一つは、表示装置の作製方法である。この作製方法は、第1の画素電極と、第1の画素電極に隣接する第2の画素電極を形成すること、第1の画素電極と第2の画素電極を覆うように第1のホール輸送層を形成すること、第2の画素電極を覆い、かつ、第1の画素電極上で第1のホール輸送層が露出するように第2のホール輸送層を第1のホール輸送層上に形成すること、第1のホール輸送層を介して第1の画素電極上に第1の発光層を形成すること、第1のホール輸送層と第2のホール輸送層を介して第2の画素電極上に第2の発光層を形成すること、ならびに第1の発光層と第2の発光層上に対向電極を形成することを含む。第1のホール輸送層の屈折率は第2のホール輸送層の屈折率よりも大きく、第1の発光層の発光波長は第2の発光層の発光波長よりも短い。   One of the embodiments of the present invention is a method for manufacturing a display device. In this manufacturing method, a first pixel electrode and a second pixel electrode adjacent to the first pixel electrode are formed, and a first hole transport is performed so as to cover the first pixel electrode and the second pixel electrode. Forming a layer, forming a second hole transport layer on the first hole transport layer to cover the second pixel electrode and expose the first hole transport layer on the first pixel electrode Forming a first light emitting layer on the first pixel electrode via the first hole transport layer, and forming a second pixel electrode via the first hole transport layer and the second hole transport layer. Forming a second light emitting layer thereon, and forming a counter electrode on the first light emitting layer and the second light emitting layer. The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer, and the emission wavelength of the first light emitting layer is shorter than the emission wavelength of the second light emitting layer.

本発明の実施形態の一つは、表示装置の作製方法である。この作製方法は、第1の画素電極、第1の画素電極に隣接する第2の画素電極、および第2の画素電極に隣接する第3の画素電極を形成すること、第1の画素電極、第2の画素電極、および第3の画素電極を覆うように第1のホール輸送層を形成すること、第2の画素電極を覆い、かつ、第1の画素電極と第3の画素電極上で第1のホール輸送層が露出するように第2のホール輸送層を第1のホール輸送層上に形成すること、第3の画素電極を覆い、かつ、第1の画素電極上で第1のホール輸送層が露出し、第2の画素電極上で第2のホール輸送層が露出するように第3のホール輸送層を第1のホール輸送層上に形成すること、第1のホール輸送層を介して第1の画素電極上に第1の発光層を形成すること、第1のホール輸送層と第2のホール輸送層を介して第2の画素電極上に第2の発光層を形成すること、第1のホール輸送層と第3のホール輸送層を介して第3の画素電極上に第3の発光層を形成すること、ならびに第1の発光層、第2の発光層、および第3の発光層上に対向電極を形成することを含む。第1のホール輸送層の屈折率は、第2のホール輸送層の屈折率と第3のホール輸送層の屈折率よりも大きく、第2の発光層の発光波長は、第1の発光層の発光波長よりも長く、第3の発光層の発光波長よりも短い。   One of the embodiments of the present invention is a method for manufacturing a display device. In this manufacturing method, a first pixel electrode, a second pixel electrode adjacent to the first pixel electrode, and a third pixel electrode adjacent to the second pixel electrode are formed, the first pixel electrode, Forming a first hole transport layer so as to cover the second pixel electrode and the third pixel electrode; covering the second pixel electrode; and on the first pixel electrode and the third pixel electrode Forming a second hole transport layer on the first hole transport layer so that the first hole transport layer is exposed; covering a third pixel electrode; and forming a first hole transport layer on the first pixel electrode Forming a third hole transport layer on the first hole transport layer such that the hole transport layer is exposed and the second hole transport layer is exposed on the second pixel electrode; first hole transport layer Forming a first light emitting layer on the first pixel electrode via the first hole transporting layer and the second hole transporting layer; Forming a second light emitting layer on the second pixel electrode via the transport layer; and forming a third light emitting layer on the third pixel electrode via the first hole transport layer and the third hole transport layer And forming a counter electrode on the first light emitting layer, the second light emitting layer, and the third light emitting layer. The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer and the refractive index of the third hole transport layer, and the emission wavelength of the second light emitting layer is that of the first light emitting layer. It is longer than the emission wavelength and shorter than the emission wavelength of the third light emitting layer.

本発明の実施形態の一つは、表示装置の作製方法である。この作製方法は、第1の画素電極、第1の画素電極に隣接する第2の画素電極、および第2の画素電極に隣接する第3の画素電極を形成すること、第1の画素電極、第2の画素電極、および第3の画素電極を覆うように第1のホール輸送層を形成すること、第2の画素電極と第3の画素電極を覆い、かつ、第1の画素電極上で第1のホール輸送層が露出するように第2のホール輸送層を第1のホール輸送層上に形成すること、第3の画素電極を覆い、かつ、第1の画素電極上で第1のホール輸送層が露出し、第2の画素電極上で第2のホール輸送層が露出するように第3のホール輸送層を第2のホール輸送層上に形成すること、第1のホール輸送層を介して第1の画素電極上に第1の発光層を形成すること、第1のホール輸送層と第2のホール輸送層を介して第2の画素電極上に第2の発光層を形成すること、第1のホール輸送層、第2のホール輸送層、および第3のホール輸送層を介して第3の画素電極上に第3の発光層を形成すること、ならびに第1の発光層、第2の発光層、および第3の発光層上に対向電極を形成することを含む。第1のホール輸送層の屈折率は、第2のホール輸送層の屈折率と第3のホール輸送層の屈折率よりも大きく、第2の発光層の発光波長は、第1の発光層の発光波長よりも長く、第3の発光層の発光波長よりも短い。   One of the embodiments of the present invention is a method for manufacturing a display device. In this manufacturing method, a first pixel electrode, a second pixel electrode adjacent to the first pixel electrode, and a third pixel electrode adjacent to the second pixel electrode are formed, the first pixel electrode, Forming a first hole transport layer so as to cover the second pixel electrode and the third pixel electrode; covering the second pixel electrode and the third pixel electrode; and on the first pixel electrode Forming a second hole transport layer on the first hole transport layer so that the first hole transport layer is exposed; covering a third pixel electrode; and forming a first hole transport layer on the first pixel electrode Forming a third hole transport layer on the second hole transport layer such that the hole transport layer is exposed and the second hole transport layer is exposed on the second pixel electrode; first hole transport layer Forming a first light emitting layer on the first pixel electrode via the first hole transporting layer and the second hole transporting layer; Forming a second light emitting layer on the second pixel electrode via the transport layer; and forming a third pixel via the first hole transport layer, the second hole transport layer, and the third hole transport layer. Forming a third light emitting layer on the electrode; and forming a counter electrode on the first light emitting layer, the second light emitting layer, and the third light emitting layer. The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer and the refractive index of the third hole transport layer, and the emission wavelength of the second light emitting layer is that of the first light emitting layer. It is longer than the emission wavelength and shorter than the emission wavelength of the third light emitting layer.

本発明の実施形態の一つは、表示装置の作製方法である。この作製方法は、第1の画素電極、第1の画素電極に隣接する第2の画素電極、および第2の画素電極に隣接する第3の画素電極を形成すること、第1の画素電極、第2の画素電極、および第3の画素電極を覆うように第1のホール輸送層を形成すること、第1のホール輸送層を介して第1の画素電極上に第1の発光層を形成すること、第2の画素電極を選択的に覆うように第2のホール輸送層と第2の発光層を第1のホール輸送層上に連続的に形成すること、第3の画素電極を選択的に覆うように第3のホール輸送層と第3の発光層を第1のホール輸送層上に形成すること、ならびに第1の発光層、第2の発光層、および第3の発光層上に対向電極を形成することを含む。第1のホール輸送層の屈折率は、第2のホール輸送層の屈折率と第3のホール輸送層の屈折率よりも大きく、第2の発光層の発光波長は、第1の発光層の発光波長よりも長く、第3の発光層の発光波長よりも短い。   One of the embodiments of the present invention is a method for manufacturing a display device. In this manufacturing method, a first pixel electrode, a second pixel electrode adjacent to the first pixel electrode, and a third pixel electrode adjacent to the second pixel electrode are formed, the first pixel electrode, Forming a first hole transport layer so as to cover the second pixel electrode and the third pixel electrode; forming a first light emitting layer on the first pixel electrode via the first hole transport layer Forming the second hole transport layer and the second light emitting layer sequentially on the first hole transport layer so as to selectively cover the second pixel electrode, and selecting the third pixel electrode Forming a third hole transport layer and a third light emitting layer on the first hole transport layer so as to cover the first light emitting layer, and the second light emitting layer and the third light emitting layer Forming a counter electrode. The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer and the refractive index of the third hole transport layer, and the emission wavelength of the second light emitting layer is that of the first light emitting layer. It is longer than the emission wavelength and shorter than the emission wavelength of the third light emitting layer.

本発明の実施形態に係る表示装置の上面模式図。The upper surface schematic diagram of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の表示素子の断面模式図。The cross-sectional schematic diagram of the display element of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の表示素子の断面模式図。The cross-sectional schematic diagram of the display element of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の表示素子の断面模式図。The cross-sectional schematic diagram of the display element of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の表示素子の断面模式図。The cross-sectional schematic diagram of the display element of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の画素の等価回路の一例。6 illustrates an example of an equivalent circuit of a pixel of a display device according to an embodiment of the present invention. 本発明の実施形態に係る表示装置の断面模式図。FIG. 1 is a schematic cross-sectional view of a display device according to an embodiment of the present invention. 本発明の実施形態に係る表示装置の作製方法を説明する断面模式図。FIGS. 5A to 5D are schematic cross-sectional views illustrating a method of manufacturing a display device according to an embodiment of the present invention. FIGS. 本発明の実施形態に係る表示装置の作製方法を説明する断面模式図。FIGS. 5A to 5D are schematic cross-sectional views illustrating a method of manufacturing a display device according to an embodiment of the present invention. FIGS. 本発明の実施形態に係る表示装置の作製方法を説明する断面模式図。FIGS. 5A to 5D are schematic cross-sectional views illustrating a method of manufacturing a display device according to an embodiment of the present invention. FIGS. 本発明の実施形態に係る表示装置の作製方法を説明する断面模式図。FIGS. 5A to 5D are schematic cross-sectional views illustrating a method of manufacturing a display device according to an embodiment of the present invention. FIGS.

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings and the like. However, the present invention can be implemented in various modes without departing from the scope of the present invention, and the present invention is not interpreted as being limited to the description of the embodiments exemplified below.

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。   Although the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part in comparison with the actual embodiment in order to clarify the explanation, the drawings are merely an example, and the interpretation of the present invention is limited. It is not something to do. In the present specification and the drawings, elements having the same functions as those described with reference to the drawings in the drawings may be denoted by the same reference numerals, and overlapping descriptions may be omitted.

本発明において、ある一つの膜に対してエッチングや光照射を行って複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。   In the present invention, when a plurality of films are formed by performing etching or light irradiation on a certain film, the plurality of films may have different functions and roles. However, the plurality of films are derived from the film formed as the same layer in the same step, and have the same layer structure and the same material. Therefore, these multiple films are defined as existing in the same layer.

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。   In the present specification and claims, when expressing an aspect in which another structure is disposed on a certain structure, in the case where it is simply referred to as “above”, in a certain structure, unless otherwise specified. It includes both the case where another structure is arranged immediately above and the case where another structure is arranged above another structure via another structure so as to be in contact with each other.

本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。   In the present specification and claims, the expression "a certain structure is exposed from another structure" means an aspect in which a part of a certain structure is not covered by another structure. The part not covered by the structure also includes the aspect covered by another structure.

(第1実施形態)
本実施形態では、本発明の実施形態の一つである表示装置100、および表示装置100に含まれる発光素子105の構造を説明する。
First Embodiment
In this embodiment, a structure of a display device 100 which is one of the embodiments of the present invention and a light emitting element 105 included in the display device 100 will be described.

[1.全体構造]
図1に表示装置100の上面模式図を示す。表示装置100は基板102を有し、その上にパターニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの絶縁膜、半導体膜、導電膜により、複数の画素104や画素104を駆動するための駆動回路(走査線側駆動回路108、信号線側駆動回路110)が形成される。複数の画素104によって表示領域106が定義される。後述するように、各画素104に発光素子105が配置される。
[1. Overall structure]
A schematic top view of the display device 100 is shown in FIG. The display device 100 has a substrate 102, and has various insulating films, semiconductor films, and conductive films patterned thereon. The insulating film, the semiconductor film, and the conductive film form a driver circuit (a scan line driver circuit 108 and a signal line driver circuit 110) for driving the plurality of pixels 104 and the pixels 104. A plurality of pixels 104 define a display area 106. As described later, the light emitting element 105 is disposed in each pixel 104.

走査線側駆動回路108や信号線側駆動回路110は、表示領域106外(周辺領域、あるいは額縁領域)に配置される。表示領域106や走査線側駆動回路108、信号線側駆動回路110からはパターニングされた導電膜で形成される種々の配線112が基板102の一辺へ延び、配線112は基板102の端部付近で露出されて端子(図示せず)を形成する。これらの端子はフレキシブル印刷回路基板(FPC)114と電気的に接続される。ここで示した例では、FPC114上に、半導体基板上に形成された集積回路を有する駆動IC116がさらに搭載される。駆動IC116、FPC114を介して外部回路(図示しない)から映像信号や電源が供給され、映像信号や電源は配線112を通して表示領域106、走査線側駆動回路108、信号線側駆動回路110へ与えられる。駆動回路や駆動IC116の態様については図1に示したそれに限られず、例えば駆動IC116は基板102上に実装されても良いし、信号線側駆動回路110の機能が駆動IC116に統合されていても良い。   The scanning line side drive circuit 108 and the signal line side drive circuit 110 are arranged outside the display area 106 (peripheral area or frame area). Various wirings 112 formed of a conductive film patterned from the display region 106, the scanning line driver circuit 108, and the signal line driver circuit 110 extend to one side of the substrate 102, and the wirings 112 are in the vicinity of the edge of the substrate 102. Exposed to form a terminal (not shown). These terminals are electrically connected to the flexible printed circuit board (FPC) 114. In the example shown here, a driving IC 116 having an integrated circuit formed on a semiconductor substrate is further mounted on the FPC 114. Video signals and power are supplied from an external circuit (not shown) through the driver IC 116 and the FPC 114, and the video signals and power are supplied to the display region 106, the scan line driver circuit 108, and the signal line driver circuit 110 through the wiring 112. . The mode of the drive circuit and the drive IC 116 is not limited to that shown in FIG. 1. For example, the drive IC 116 may be mounted on the substrate 102, or the function of the signal line side drive circuit 110 may be integrated into the drive IC 116. good.

[2.発光素子の構造]
表示装置100には、異なる発光色を与える複数の発光素子105が設けられ、各画素104にこれらの発光素子105のいずれか一つが配置される。図2(A)に示すように、例えば各画素には、青色発光、緑色発光、および赤色発光を与える発光素子105のいずれかが配置される。このように三原色の発光を与える複数の発光素子105を制御することで、フルカラー表示が可能となる。発光素子105の発光色には制約は無く、例えば白色発光を与える発光素子をさらに設けてもよい。
[2. Structure of light emitting element]
The display device 100 is provided with a plurality of light emitting elements 105 giving different emission colors, and any one of the light emitting elements 105 is disposed in each pixel 104. As shown in FIG. 2A, for example, in each pixel, any of the light-emitting elements 105 which emit blue light, green light, and red light is provided. By controlling the plurality of light emitting elements 105 which emit light of three primary colors in this manner, full color display can be performed. There is no restriction on the emission color of the light emitting element 105, and for example, a light emitting element which emits white light may be further provided.

図2(A)は、隣接する三つの画素(以下、第1の画素104a、第2の画素104b、第3の画素104c)にそれぞれ異なる発光色を与える第1の発光素子105a、第2の発光素子105b、第3の発光素子105cが配置された例を示す。ここでは、発光素子105の断面構造が模式的に示されている。ここで示した例では、第2の発光素子105bの発光波長は、第1の発光素子105aのそれよりも長く、第3の発光素子105cのそれよりも短い。例えば第1の発光素子105a、第2の発光素子105b、第3の発光素子105cはそれぞれ、青色発光、緑色発光、赤色発光を与えるよう、発光素子105を構成することができる。本明細書では、青色発光とは400nm以上500nm以下の範囲に発光ピーク波長を有する発光であり、緑色発光とは500nm以上600nm以下の範囲に発光ピーク波長を有する発光であり、赤色発光とは600nm以上780nm以下の範囲に発光ピーク波長を有する発光である。   FIG. 2A shows a first light-emitting element 105 a and a second light-emitting element 105 which give different emission colors to three adjacent pixels (hereinafter, the first pixel 104 a, the second pixel 104 b, and the third pixel 104 c). An example in which the light emitting element 105 b and the third light emitting element 105 c are arranged is shown. Here, the cross-sectional structure of the light emitting element 105 is schematically shown. In the example shown here, the emission wavelength of the second light emitting element 105 b is longer than that of the first light emitting element 105 a and shorter than that of the third light emitting element 105 c. For example, the first light emitting element 105a, the second light emitting element 105b, and the third light emitting element 105c can be configured to emit blue light, green light, and red light, respectively. In this specification, blue emission is emission having an emission peak wavelength in the range of 400 nm to 500 nm, green emission is emission having an emission peak wavelength in the range of 500 nm to 600 nm, and red emission is 600 nm. It is light emission which has a light emission peak wavelength in the range of 780 nm or less.

各発光素子105は画素電極120を備える。ここでは便宜上、第1の発光素子105a、第2の発光素子105b、第3の発光素子105cの画素電極をそれぞれ第1の画素電極120a、第2の画素電極120b、第3の画素電極120cと呼ぶ。画素電極120は陽極、あるいは陰極として機能することができるが、以下の説明では画素電極120は陽極として機能する場合を説明する。第1の画素電極120a、第2の画素電極120b、第3の画素電極120cにはそれぞれ独立して電位が供給されるよう、画素104が構成される。   Each light emitting element 105 includes a pixel electrode 120. Here, for the sake of convenience, the pixel electrodes of the first light emitting element 105a, the second light emitting element 105b, and the third light emitting element 105c are the first pixel electrode 120a, the second pixel electrode 120b, and the third pixel electrode 120c, respectively. Call. The pixel electrode 120 can function as an anode or a cathode, but in the following description, the pixel electrode 120 functions as an anode. The pixel 104 is configured such that a potential is independently supplied to the first pixel electrode 120a, the second pixel electrode 120b, and the third pixel electrode 120c.

各発光素子105は、画素電極120と重なる対向電極138を備える。対向電極138も陽極、あるいは陰極として機能することができるが、以下の説明では対向電極138が陰極として機能する場合を説明する。対向電極138は第1の画素104a、第2の画素104b、第3の画素104cにわたって延在する。すなわち、対向電極138は第1の画素104a、第2の画素104b、第3の画素104cにわたって連続的に設けられ、これらの画素によって共有される。したがって、複数の画素104において対向電極138には同一の電位が印加される。各画素104では、画素電極120と対向電極138の間に種々の機能層が設けられ、画素電極120と対向電極138から機能層に対してホールと電子がそれぞれ注入される。なお、本明細書と請求項では、EL層とは、画素電極120と対向電極138に挟持される機能層の全体を指す。   Each light emitting element 105 includes an opposite electrode 138 overlapping with the pixel electrode 120. The counter electrode 138 can also function as an anode or a cathode, but in the following description, the case where the counter electrode 138 functions as a cathode will be described. The counter electrode 138 extends over the first pixel 104a, the second pixel 104b, and the third pixel 104c. That is, the counter electrode 138 is continuously provided over the first pixel 104a, the second pixel 104b, and the third pixel 104c, and is shared by these pixels. Therefore, the same potential is applied to the counter electrode 138 in the plurality of pixels 104. In each pixel 104, various functional layers are provided between the pixel electrode 120 and the counter electrode 138, and holes and electrons are respectively injected from the pixel electrode 120 and the counter electrode 138 to the functional layer. In the present specification and claims, the EL layer refers to the entire functional layer sandwiched between the pixel electrode 120 and the counter electrode 138.

図2(A)に示すように、第1の画素104aには、第1のホール輸送層124、および第1のホール輸送層124上の第1の発光層128aが設けられる。すなわち、第1の画素104aには一つのホール輸送層が設けられる。任意の構成として、第1の画素104aは、第1の画素電極120aに接するホール注入層122、第1の発光層128a上の電子輸送層132、電子輸送層132上の電子注入層134を有してもよい。第1の画素104aにはさらに、第1の発光層128aと電子輸送層132の間にホールブロック層130を設けてもよい。   As shown in FIG. 2A, the first hole transport layer 124 and the first light emitting layer 128 a over the first hole transport layer 124 are provided in the first pixel 104 a. That is, one hole transport layer is provided in the first pixel 104a. As an optional configuration, the first pixel 104a has a hole injection layer 122 in contact with the first pixel electrode 120a, an electron transport layer 132 on the first light emitting layer 128a, and an electron injection layer 134 on the electron transport layer 132. You may In the first pixel 104 a, a hole blocking layer 130 may be further provided between the first light emitting layer 128 a and the electron transporting layer 132.

一方、第2の画素104bには二つの積層したホール輸送層が配置される。具体的には、第2の画素104bは、第1のホール輸送層124に加え、第1のホール輸送層124と接する第2のホール輸送層126bが第1のホール輸送層124上に設けられ、その上に第2の発光層128bが形成される。第1の画素104aと同様、第2の画素104bにも任意の構成として、ホール注入層122や電子輸送層132、電子注入層134、ホールブロック層130などを設けてもよい。   On the other hand, two stacked hole transport layers are disposed in the second pixel 104b. Specifically, in the second pixel 104 b, in addition to the first hole transport layer 124, the second hole transport layer 126 b in contact with the first hole transport layer 124 is provided on the first hole transport layer 124. The second light emitting layer 128 b is formed thereon. Similar to the first pixel 104 a, the hole injection layer 122, the electron transport layer 132, the electron injection layer 134, the hole blocking layer 130, and the like may be provided as an optional configuration for the second pixel 104 b.

第2の画素104bと同様、第3の画素104cも複数のホール輸送層が形成される。すなわち、第1のホール輸送層124と接するように第3のホール輸送層126cが第1のホール輸送層124上に配置され、その上に第3の発光層128cが設けられる。第3のホール輸送層126cの厚さT3は、第2のホール輸送層126bの厚さT2よりも大きい。第1の画素104aと同様、第3の画素104cにも任意の構成として、ホール注入層122や電子輸送層132、電子注入層134、ホールブロック層130などを形成してもよい。 Similar to the second pixel 104b, the third pixel 104c is also formed with a plurality of hole transport layers. That is, the third hole transport layer 126c is disposed on the first hole transport layer 124 so as to be in contact with the first hole transport layer 124, and the third light emitting layer 128c is provided thereon. The thickness T 3 of the third hole transport layer 126c is greater than the thickness T 2 of the second hole transport layer 126 b. Similar to the first pixel 104a, the hole injection layer 122, the electron transport layer 132, the electron injection layer 134, the hole blocking layer 130, and the like may be formed as an optional configuration for the third pixel 104c.

このように、第1の画素104aには第2のホール輸送層126bや第3のホール輸送層126cを設けず、第2のホール輸送層126bは第2の画素104b内に選択的に配置し、第3のホール輸送層126cを第3の画素104c内に選択的に配置することができる。この場合、第2のホール輸送層126bと第3のホール輸送層126cはそれぞれ第2の画素104bと第3の画素104c内に閉じ込められる。したがって、図2(A)に示した例では、第1の発光素子105a内では、第1のホール輸送層124と第1の発光層128aとは第1の画素電極120a上において接し、第2の発光層128bと第3の発光層128cはそれぞれ、第2のホール輸送層126b、第3のホール輸送層126cを介して第1のホール輸送層124上に設けられる。   Thus, the second hole transport layer 126b is selectively disposed in the second pixel 104b without providing the second hole transport layer 126b and the third hole transport layer 126c in the first pixel 104a. , And the third hole transport layer 126c may be selectively disposed in the third pixel 104c. In this case, the second hole transport layer 126b and the third hole transport layer 126c are confined in the second pixel 104b and the third pixel 104c, respectively. Therefore, in the example shown in FIG. 2A, in the first light emitting element 105a, the first hole transport layer 124 and the first light emitting layer 128a are in contact with each other on the first pixel electrode 120a. The light emitting layer 128 b and the third light emitting layer 128 c are provided on the first hole transport layer 124 via the second hole transport layer 126 b and the third hole transport layer 126 c, respectively.

しかしながら、発光素子105の構造はこれに限定されず、例えば電子ブロック層136を第1のホール輸送層124上に設けてもよい。すなわち図2(B)に示すように、第1の画素104aでは第1のホール輸送層124と第1の発光層128aの間に、これらに接するように電子ブロック層136を設けることができる。この場合、第2の画素104bでは第2のホール輸送層126bと第2の発光層128bの間に電子ブロック層136が設けられ、第3の画素104cでは第3のホール輸送層126cと第3の発光層128cの間に電子ブロック層136が設けられる。   However, the structure of the light emitting element 105 is not limited to this, and for example, the electron blocking layer 136 may be provided on the first hole transport layer 124. That is, as shown in FIG. 2B, in the first pixel 104a, the electron blocking layer 136 can be provided between the first hole transporting layer 124 and the first light emitting layer 128a so as to be in contact with these. In this case, the electron blocking layer 136 is provided between the second hole transport layer 126b and the second light emitting layer 128b in the second pixel 104b, and the third hole transport layer 126c and the third pixel in the third pixel 104c. The electron blocking layer 136 is provided between the light emitting layers 128c.

あるいは図2(C)に示すように、ホールブロック層130を設けない構成を採用することもできる。この場合、各画素104において、発光層128と電子輸送層132が互いに接する。   Alternatively, as shown in FIG. 2C, a configuration without the hole blocking layer 130 may be employed. In this case, in each pixel 104, the light emitting layer 128 and the electron transport layer 132 are in contact with each other.

画素104間の構造を含む表示装置100の断面模式図を図3(A)に示す。図3(A)に示した発光素子105の構造は図2(A)のそれに対応するが、ここでは見やすさを考慮し、電子注入層134は示していない。図3(A)に示すように、画素電極120は絶縁表面142上に設けられる。絶縁表面142は、例えば基板102や基板102上に設けられる絶縁膜によって構成される面である。隣接する画素電極120の間には隔壁140が設けられる。隔壁140は絶縁膜であり、隣接する画素電極120間を絶縁するとともに、画素電極120の端部に起因する凹凸を緩和する機能を有する。   A schematic cross-sectional view of the display device 100 including the structure between the pixels 104 is shown in FIG. Although the structure of the light emitting element 105 shown in FIG. 3A corresponds to that of FIG. 2A, the electron injecting layer 134 is not shown here for easy viewing. As shown in FIG. 3A, the pixel electrode 120 is provided on the insulating surface 142. The insulating surface 142 is, for example, a surface constituted by the substrate 102 and an insulating film provided on the substrate 102. A partition wall 140 is provided between adjacent pixel electrodes 120. The partition wall 140 is an insulating film, and has a function of insulating between adjacent pixel electrodes 120 and relaxing unevenness due to an end portion of the pixel electrode 120.

ホール注入層122や第1のホール輸送層124は、第1の画素電極120a、第2の画素104b、第3の画素104cにわたって連続的に設けることができる。したがって、ホール注入層122や第1のホール輸送層124は隔壁140の上面も覆い、第1の画素電極120a、第2の画素104b、第3の画素104cによって共有される。同様に、ホールブロック層130や電子輸送層132、電子注入層134、および対向電極138も第1の画素電極120a、第2の画素104b、第3の画素104cにわたって連続的に設けることができる。したがって、これらも第1の画素電極120a、第2の画素104b、第3の画素104cによって共有される。電子ブロック層136を設ける場合、図3(B)に示すように、電子ブロック層136は第1の画素電極120a、第2の画素104b、第3の画素104cにわたって連続的に設けられる。   The hole injection layer 122 and the first hole transport layer 124 can be continuously provided over the first pixel electrode 120 a, the second pixel 104 b, and the third pixel 104 c. Therefore, the hole injection layer 122 and the first hole transport layer 124 also cover the upper surface of the partition wall 140, and are shared by the first pixel electrode 120a, the second pixel 104b, and the third pixel 104c. Similarly, the hole blocking layer 130, the electron transport layer 132, the electron injection layer 134, and the counter electrode 138 can be continuously provided over the first pixel electrode 120a, the second pixel 104b, and the third pixel 104c. Therefore, these are also shared by the first pixel electrode 120a, the second pixel 104b, and the third pixel 104c. When the electronic block layer 136 is provided, as shown in FIG. 3B, the electronic block layer 136 is continuously provided over the first pixel electrode 120a, the second pixel 104b, and the third pixel 104c.

これに対し、上述したように、第2のホール輸送層126bや第3のホール輸送層126cはそれぞれ第2の画素104b、第3の画素104c内に選択的に形成することができる。この場合、第2のホール輸送層126bや第3のホール輸送層126cは第1の画素104aに含まれない。また、第2のホール輸送層126bは第1の画素104aや第3の画素104cに含まれず、第3のホール輸送層126cは第1の画素104aや第2の画素104bに含まれない。同様に、各発光層128も対応する画素104内に選択的に形成される。第1の画素104aでは、第1の発光層128aは第1のホール輸送層124を介して第1の画素電極120aと重なる。第2の画素104bでは、第2の発光層128bは第1のホール輸送層124と第2のホール輸送層126bを介して第2の画素電極120bと重なる。第3の画素104cでは、第3の発光層128cは第1のホール輸送層124と第3のホール輸送層126cを介して第3の画素電極120cと重なる。   On the other hand, as described above, the second hole transport layer 126b and the third hole transport layer 126c can be selectively formed in the second pixel 104b and the third pixel 104c, respectively. In this case, the second hole transport layer 126 b and the third hole transport layer 126 c are not included in the first pixel 104 a. In addition, the second hole transport layer 126b is not included in the first pixel 104a or the third pixel 104c, and the third hole transport layer 126c is not included in the first pixel 104a or the second pixel 104b. Similarly, each light emitting layer 128 is also selectively formed in the corresponding pixel 104. In the first pixel 104 a, the first light emitting layer 128 a overlaps with the first pixel electrode 120 a through the first hole transport layer 124. In the second pixel 104b, the second light emitting layer 128b overlaps the second pixel electrode 120b via the first hole transport layer 124 and the second hole transport layer 126b. In the third pixel 104c, the third light emitting layer 128c overlaps the third pixel electrode 120c through the first hole transport layer 124 and the third hole transport layer 126c.

あるいは、図4に示すように、第2のホール輸送層126bは、第1の画素104aには配置されないものの、第2の画素104bと第3の画素104cにわたって延在するように設けてもよい。この場合、第2のホール輸送層126bは第2の画素104bと第3の画素104cによって共有され、第3の画素104cにおいて第3のホール輸送層126cは、第1のホール輸送層124と第2のホール輸送層126bを介して第3の画素電極120cと重なる。   Alternatively, as shown in FIG. 4, although the second hole transport layer 126b is not disposed in the first pixel 104a, it may be provided to extend over the second pixel 104b and the third pixel 104c. . In this case, the second hole transport layer 126b is shared by the second pixel 104b and the third pixel 104c, and the third hole transport layer 126c in the third pixel 104c is replaced with the first hole transport layer 124 and the first hole transport layer 124. It overlaps with the third pixel electrode 120c through the second hole transport layer 126b.

[3.材料]
3−1.画素電極
画素電極120は、EL層にホールを注入するために設けられる電極であり、その表面が比較的高い仕事関数を有することが好ましい。具体的な材料としてはインジウム−スズ酸化物(ITO)、インジウム−亜鉛酸化物(IZO)などの可視光を透過可能な導電性酸化物が挙げられ、これらにはさらにケイ素が含まれていてもよい。この構造によって、発光層128から得られる発光を画素電極120を通じて取り出すことができる。一方、発光層128から得られる発光を対向電極138を通して取り出す場合、画素電極120は銀やアルミニウムなどの可視光の反射率が高い金属を含む膜をさらに含んでもよい。例えば画素電極120は、導電性酸化物を含む第1の導電膜、銀、アルミニウムなどの金属を含む第2の導電膜、導電性酸化物を含む第3の導電膜がこの順に積層された構造を有することができる。
3−2.ホール注入層
ホール注入層122には画素電極120からホールが注入しやすい、すなわち酸化されやすい化合物(電子供与性化合物)を用いることができる。換言すると最高占有分子軌道(HOMO)準位の浅い化合物を用いることができる。例えばベンジジン誘導体やトリアリールアミンなどの芳香族アミン、カルバゾール誘導体、チオフェン誘導体、銅フタロシアニンなどのフタロシアニン誘導体などを用いることができる。あるいは、ポリチオフェンやポリアニリン誘導体を用いることができ、一例としてポリ(2,3−エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)が挙げられる。あるいは、上述した芳香族アミンやカルバゾール誘導体、あるいは芳香族炭化水素などの電子供与性化合物と電子受容体との混合物を用いてもよい。電子受容体としては、酸化バナジウムや酸化モリブデンなどの遷移金属酸化物や、含窒素ヘテロ芳香族化合物、シアノ基などの強い電子吸引基を有するヘテロ芳香族化合物などが挙げられる。これらの材料や混合物はイオン化ポテンシャルが小さいため、画素電極120からのホール注入障壁が小さく、表示装置100の駆動電圧の低減に寄与する。
[3. material]
3-1. Pixel Electrode The pixel electrode 120 is an electrode provided to inject holes in the EL layer, and it is preferable that the surface thereof has a relatively high work function. Specific materials include conductive oxides capable of transmitting visible light such as indium-tin oxide (ITO) and indium-zinc oxide (IZO), and these may further contain silicon. Good. With this structure, light emission obtained from the light emitting layer 128 can be extracted through the pixel electrode 120. On the other hand, when light emitted from the light emitting layer 128 is extracted through the counter electrode 138, the pixel electrode 120 may further include a film containing a metal having a high visible light reflectance, such as silver or aluminum. For example, the pixel electrode 120 has a structure in which a first conductive film containing a conductive oxide, a second conductive film containing a metal such as silver and aluminum, and a third conductive film containing a conductive oxide are stacked in this order. You can have
3-2. Hole Injection Layer The hole injection layer 122 can use a compound (electron donating compound) in which holes are easily injected from the pixel electrode 120, that is, easily oxidized. In other words, a compound having a shallowest occupied molecular orbital (HOMO) level can be used. For example, aromatic amines such as benzidine derivatives and triarylamines, carbazole derivatives, thiophene derivatives, and phthalocyanine derivatives such as copper phthalocyanine can be used. Alternatively, polythiophene or a polyaniline derivative can be used, and as an example, poly (2,3-ethylenedioxythiophene) / poly (styrenesulfonic acid) can be mentioned. Alternatively, a mixture of an electron donor and an electron donor such as the above-mentioned aromatic amine or carbazole derivative or an aromatic hydrocarbon may be used. Examples of the electron acceptor include transition metal oxides such as vanadium oxide and molybdenum oxide, nitrogen-containing heteroaromatic compounds, heteroaromatic compounds having a strong electron-withdrawing group such as cyano group, and the like. Since these materials and mixtures have small ionization potentials, the hole injection barrier from the pixel electrode 120 is small, which contributes to the reduction of the driving voltage of the display device 100.

3−3.ホール輸送層
第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126cは、ホール注入層122に注入されたホールを発光層128側へ輸送する機能を有する。これらの輸送層には、ホール注入層122で使用可能な材料と同様、あるいは類似する材料を用いることができる。例えば、ホール注入層122と比較して、HOMO準位が深いが、その差が約0.5eV、0.3eV、あるいはそれ以下の材料を用いることができる。上述した材料は電子輸送性よりもホール輸送性が高いため、ホールを効率よく発光層128側へ輸送することができ、表示装置100を低い電圧で駆動することを可能にする。
3-3. Hole Transport Layer The first hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c have a function of transporting the holes injected into the hole injection layer 122 to the light emitting layer 128 side. For these transport layers, materials similar to or similar to the materials usable for the hole injection layer 122 can be used. For example, a material whose HOMO level is deep compared to the hole injection layer 122 but whose difference is approximately 0.5 eV, 0.3 eV, or less can be used. Since the above-described material has a hole transportability higher than the electron transportability, holes can be efficiently transported to the light emitting layer 128 side, which enables the display device 100 to be driven at a low voltage.

ここで、第1のホール輸送層124に用いられる材料の屈折率が、第2のホール輸送層126bや第3のホール輸送層126cに用いられる材料の屈折率よりも大きくなるよう、材料が選択される。より具体的には、第1のホール輸送層124に用いられる材料の屈折率と第2のホール輸送層126bや第3のホール輸送層126cに用いられる材料の屈折率の差が0.05以上0.3以下、0.1以上0.2以下、あるいは0.1以上0.15以下となるよう、材料が選択される。第2のホール輸送層126bと第3のホール輸送層126cに用いられる材料は互いに屈折率が同一でも良く、異なってもよい。あるいは、第2のホール輸送層126bと第3のホール輸送層126cに用いられる材料は同一でもよい。   Here, the material is selected such that the refractive index of the material used for the first hole transport layer 124 is larger than the refractive index of the material used for the second hole transport layer 126 b and the third hole transport layer 126 c. Be done. More specifically, the difference between the refractive index of the material used for the first hole transport layer 124 and the refractive index of the material used for the second hole transport layer 126 b and the third hole transport layer 126 c is 0.05 or more The material is selected so as to be 0.3 or less, 0.1 or more and 0.2 or less, or 0.1 or more and 0.15 or less. The materials used for the second hole transport layer 126 b and the third hole transport layer 126 c may have the same or different refractive index. Alternatively, the materials used for the second hole transport layer 126b and the third hole transport layer 126c may be the same.

同時に、第1のホール輸送層124に用いられる材料のホール移動度が、第2のホール輸送層126bや第3のホール輸送層126cに用いられる材料のホール移動度よりも小さくなるよう、材料が選択される。より具体的には、第2のホール輸送層126bや第3のホール輸送層126cに用いられる材料のホール移動度が、第1のホール輸送層124に用いられる材料のホール移動度の2倍以上100倍以下、5倍以上50倍以下、あるいは10倍以上25倍以下となるよう、材料が選択される。   At the same time, the material of the material used for the first hole transport layer 124 is smaller than the hole mobility of the material used for the second hole transport layer 126 b and the third hole transport layer 126 c. It is selected. More specifically, the hole mobility of the material used for the second hole transport layer 126 b and the third hole transport layer 126 c is twice or more the hole mobility of the material used for the first hole transport layer 124. The material is selected so as to be 100 times or less, 5 times or more and 50 times or less, or 10 times or more and 25 times or less.

また、第1のホール輸送層124に用いる材料の分子、あるいは含まれる材料の分子は、水平方向に、あるいは基板102の主面に平行な方向に配向していることが望ましい。第1のホール輸送層124に用いられる材料の分子が棒状の分子である場合、当該分子の長軸が水平方向に、あるいは基板102の主面に平行な方向に配向していることが望ましい。なお、当該分子が配向する方向は、略水平方向や、基板102の主面に略平行な方向でもよい。上記の方向に第1のホール輸送層124に用いられる材料の分子の長軸が配向している場合、ランダムな方向に配向している場合と比べ、水平方向における、あるいは基板102の主面に平行な方向における第1のホール輸送層124の屈折率が大きくなる。また、水平方向、あるいは基板102の主面に平行な方向における第1のホール輸送層124の移動度が小さくなる。よって、第1のホール輸送層124において、略水平方向に、あるいは基板102の主面に略平行な方向に配向する分子の数が、他の方向に配向する分子の数よりも多くてもよい。   Further, it is preferable that molecules of the material used for the first hole transport layer 124 or molecules of the material contained be oriented in the horizontal direction or in the direction parallel to the main surface of the substrate 102. When the molecule of the material used for the first hole transport layer 124 is a rod-like molecule, it is desirable that the major axis of the molecule is oriented in the horizontal direction or in the direction parallel to the main surface of the substrate 102. Note that the direction in which the molecules are aligned may be a substantially horizontal direction or a direction substantially parallel to the main surface of the substrate 102. When the long axis of the molecule of the material used for the first hole transport layer 124 is oriented in the above direction, it is in the horizontal direction or on the main surface of the substrate 102 as compared with the case where it is oriented in the random direction. The refractive index of the first hole transport layer 124 in the parallel direction is increased. In addition, the mobility of the first hole transport layer 124 in the horizontal direction or in the direction parallel to the main surface of the substrate 102 is reduced. Therefore, in the first hole transport layer 124, the number of molecules oriented substantially horizontally or in a direction substantially parallel to the main surface of the substrate 102 may be larger than the number of molecules oriented in the other direction. .

3−4.発光層
発光層128はホールと電子が再結合する空間を提供する層であり、この層に含まれる発光材料から発光が得られる。発光層128は単一の化合物で形成されていてもよく、あるいは、いわゆるホスト―ゲスト型の構成を有していもよい。ホスト―ゲスト型の場合、ホスト材料としては、例えばスチルベン誘導体、アントラセン誘導体などの縮合芳香族化合物、カルバゾール誘導体、キノリノール配位子を含む金属錯体、芳香族アミン、フェナントロリン誘導体などの含窒素ヘテロ芳香族化合物などを用いることができる。ゲストは発光材料として機能し、クマリン誘導体、ピラン誘導体、キノクリドン誘導体、テトラセン誘導体、ピレン誘導体、アントラセン誘導体などの蛍光材料、あるいはイリジウム系オルトメタル錯体などの燐光材料をゲストとして用いることができる。発光層128を単一の化合物で構成する場合、上述したホスト材料を用いることができる。この場合、ホスト材料が発光材料として働く。
3-4. Light-Emitting Layer The light-emitting layer 128 is a layer that provides a space where holes and electrons recombine, and light is emitted from the light-emitting material contained in this layer. The light emitting layer 128 may be formed of a single compound, or may have a so-called host-guest configuration. In the case of the host-guest type, the host material includes, for example, fused aromatic compounds such as stilbene derivatives and anthracene derivatives, carbazole derivatives, metal complexes containing quinolinol ligands, nitrogen-containing heteroaromatics such as aromatic amines and phenanthroline derivatives A compound etc. can be used. The guest functions as a light-emitting material, and a fluorescent material such as coumarin derivative, pyran derivative, quinocridone derivative, tetracene derivative, pyrene derivative, anthracene derivative, or a phosphorescent material such as an iridium-based ortho metal complex can be used as the guest. When the light emitting layer 128 is formed of a single compound, the above-described host material can be used. In this case, the host material acts as a light emitting material.

本実施形態の表示装置100では、第2の発光素子105bの発光波長が第1の発光素子105aの発光波長よりも長く、第3の発光素子105cの発光波長よりも短くなるよう、発光層128の材料が選択される。例えば、第1の発光層128aの発光材料が400nm以上500nm以下の範囲に発光ピークを与え、第2の発光層128bの発光材料が500nm以上600nm以下の範囲に発光ピークを与え、第3の発光層128cの発光材料が600nm以上780nm以下の範囲に発光ピークを与えるよう、発光材料が選択される。   In the display device 100 according to this embodiment, the light emitting layer 128 is configured such that the emission wavelength of the second light emitting element 105 b is longer than the emission wavelength of the first light emitting element 105 a and shorter than the emission wavelength of the third light emitting element 105 c. The material of is selected. For example, the light emitting material of the first light emitting layer 128a gives a light emission peak in the range of 400 nm to 500 nm, and the light emitting material of the second light emitting layer 128b gives a light emission peak in the range of 500 nm to 600 nm, and the third light emission The light emitting material is selected such that the light emitting material of the layer 128c has a light emission peak in the range of 600 nm to 780 nm.

3−5.ホールブロック層
ホールブロック層130は、画素電極120から注入されたホールが再結合に寄与することなく発光層128を通過して電子輸送層132へ注入されることを防ぐことでホールを発光層128内に閉じ込めるとともに、発光層128で得られる励起エネルギーが電子輸送層132内の分子にエネルギー移動することを防ぐ機能を有する。これにより、発光効率の低下を防ぐことができる。
3-5. Hole Blocking Layer The hole blocking layer 130 prevents holes injected from the pixel electrode 120 from being injected into the electron transport layer 132 through the light emitting layer 128 without contributing to recombination, thereby causing holes to be emitted to the light emitting layer 128. In addition to being confined inside, it has a function of preventing energy transfer of excitation energy obtained in the light emitting layer 128 to molecules in the electron transport layer 132. Thereby, the fall of luminous efficiency can be prevented.

ホールブロック層130には、ホール輸送性よりも電子輸送性が高い、あるいは同程度であり、発光層128内の分子よりもHOMO準位が深く、バンドギャップが大きい材料を用いることが好ましい。具体的には、ホールブロック層130に含まれる分子のHOMO準位と発光層128に含まれる分子のそれとの差は、0.2eV、0.3eV、あるいは0.5eV以上が好ましい。また、ホールブロック層130に含まれる分子のバンドギャップと発光層128に含まれる分子のそれとの差は0.2eV、0.3eV、あるいは0.5eV以上が好ましい。発光材料が燐光材料の場合、発光材料よりも0.2eV、0.3eV、あるいは0.5eV以上三重項準位の高い材料を用いることが好ましい。より具体的には、フェナントロリン誘導体、オキサジアゾール誘導体、トリアゾール誘導体、ビス(2−メチル−8−キノリノラト)(4−ヒドロキシ−ビフェニリル)アルミニウムなどの比較的バンドギャップの大きい(例えば2.8eV以上)金属錯体などが挙げられる。   For the hole blocking layer 130, it is preferable to use a material having electron transportability higher than or the same degree as hole transportability, and having a deeper HOMO level and a larger band gap than the molecules in the light emitting layer 128. Specifically, the difference between the HOMO level of the molecule contained in the hole blocking layer 130 and that of the molecule contained in the light emitting layer 128 is preferably 0.2 eV, 0.3 eV, or 0.5 eV or more. The difference between the band gap of the molecules contained in the hole blocking layer 130 and that of the molecules contained in the light emitting layer 128 is preferably 0.2 eV, 0.3 eV, or 0.5 eV or more. When the light emitting material is a phosphorescent material, it is preferable to use a material having a triplet level higher than that of the light emitting material by 0.2 eV, 0.3 eV, or 0.5 eV or more. More specifically, phenanthroline derivatives, oxadiazole derivatives, triazole derivatives, bis (2-methyl-8-quinolinolato) (4-hydroxy-biphenylyl) aluminum, etc., relatively large band gap (eg, 2.8 eV or more) Metal complexes and the like can be mentioned.

3−6.電子ブロック層
電子ブロック層136は、対向電極138から注入された電子が再結合に寄与することなく発光層128を通過して第1のホール輸送層124や第2のホール輸送層126b、第3のホール輸送層126cへ注入されることを防ぐことでホールを発光層128内に閉じ込めるとともに、発光層128で得られる励起エネルギーが上記ホール輸送層の分子にエネルギー移動することを防ぐ機能を有する。これにより、発光効率の低下を防ぐことができる。
3-6. Electron blocking layer The electron blocking layer 136 passes through the light emitting layer 128 without the electrons injected from the counter electrode 138 contributing to recombination, and passes through the first hole transport layer 124, the second hole transport layer 126b, and the third. The holes are confined in the light emitting layer 128 by preventing the holes from being injected into the hole transporting layer 126c, and the excitation energy obtained in the light emitting layer 128 has a function of preventing energy transfer to the molecules of the hole transporting layer. Thereby, the fall of luminous efficiency can be prevented.

電子ブロック層136には、電子輸送性よりもホール輸送性が高い、あるいは同程度であり、発光層128内の分子よりも最低非占有分子軌道(LUMO)準位が浅く、バンドギャップが大きい材料を用いることが好ましい。具体的には、電子ブロック層136に含まれる分子のLUMO準位と発光層128に含まれる分子のそれとの差は、0.2eV、0.3eV、あるいは0.5eV以上が好ましい。また、電子ブロック層136に含まれる分子のバンドギャップと発光層128に含まれる分子のそれとの差は0.2eV、0.3eV、あるいは0.5eV以上が好ましい。発光材料が燐光材料の場合、発光材料よりも0.2eV、0.3eV、あるいは0.5eV以上三重項準位の高い材料を用いることが好ましい。より具体的には、芳香族アミン誘導体、カルバゾール誘導体、9,10−ジヒドロアクリジン誘導体、ベンゾフラン誘導体、ベンゾチオフェン誘導体などが挙げられる。   A material having a hole transportability higher than or the same degree as the electron transportability in the electron block layer 136, and a minimum unoccupied molecular orbital (LUMO) level shallower than the molecules in the light emitting layer 128 and a large band gap It is preferable to use Specifically, the difference between the LUMO level of the molecule contained in the electron blocking layer 136 and that of the molecule contained in the light emitting layer 128 is preferably 0.2 eV, 0.3 eV, or 0.5 eV or more. The difference between the band gap of the molecules contained in the electron blocking layer 136 and that of the molecules contained in the light emitting layer 128 is preferably 0.2 eV, 0.3 eV, or 0.5 eV or more. When the light emitting material is a phosphorescent material, it is preferable to use a material having a triplet level higher than that of the light emitting material by 0.2 eV, 0.3 eV, or 0.5 eV or more. More specifically, aromatic amine derivatives, carbazole derivatives, 9,10-dihydroacridine derivatives, benzofuran derivatives, benzothiophene derivatives and the like can be mentioned.

3−7.電子輸送層
電子輸送層132は対向電極138から電子注入層134に注入された電子を発光層128側へ輸送する機能を有する。電子輸送層132はホール輸送性よりも電子輸送性の高い化合物(電子輸送性化合物)を含み、このような化合物としては、アルミニウム錯体、リチウム錯体、ベリリウムなどの金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、シラシクロペンタジエン誘導体、アントラセン誘導体、ピレン誘導体、ぺリレン誘導体などの縮合芳香族化合物、フェナントロリン誘導体などの含窒素縮合ヘテロ芳香族化合物などが挙げられる。上記金属錯体としては、例えば8−キノリノラトリチウム(Liq)、トリス(8−キノリノラト)アルミニウム(Alq)やビス(8−キノリノラト)ベリリウムなどの、8−キノリノール配位子を有する金属錯体が例示される。これらの化合物は置換基を有していてもよく、置換基としては炭素数1から4のアルキル基、あるいはフェニル基やナフチル基などのアリール基が挙げられる。
3-7. Electron Transport Layer The electron transport layer 132 has a function of transporting the electrons injected from the counter electrode 138 to the electron injection layer 134 to the light emitting layer 128 side. The electron transporting layer 132 contains a compound (electron transporting compound) having an electron transporting property higher than the hole transporting property, and as such a compound, aluminum complex, lithium complex, metal complex such as beryllium, oxadiazole derivative, triazole Specific examples thereof include fused aromatic compounds such as derivatives, silacyclopentadiene derivatives, anthracene derivatives, pyrene derivatives and perylene derivatives, and nitrogen-containing fused heteroaromatic compounds such as phenanthroline derivatives. Examples of the metal complex include metal complexes having an 8-quinolinol ligand such as 8-quinolinolato lithium (Liq), tris (8-quinolinolato) aluminum (Alq), and bis (8-quinolinolato) beryllium. Be done. These compounds may have a substituent, and examples of the substituent include an alkyl group having 1 to 4 carbon atoms, and an aryl group such as a phenyl group or a naphthyl group.

3−8.電子注入層
電子注入層134は、対向電極138からの電子注入を促進する機能を有する。電子注入層134に用いることのできる材料としては、例えばフッ化リチウムやフッ化カルシウムなどの無機化合物が挙げられる。あるいは、電子輸送層132に用いることが可能な電子輸送性化合物と、リチウムなどの第1族金属やマグネシウム、カルシウムなどの第2族金属、あるいはイッテルビウムなどのランタノイド金属などに例示される電子供与性化合物との混合物を用いることができる。典型的には、AlqとLiの混合物やLiqとLiの混合物が挙げられる。電子輸送性化合物と電子供与性化合物の混合層内には電子輸送性化合物のアニオンラジカルが存在するため、キャリアとしての電子の密度が高い。このため、電子輸送層132の電子輸送性が増大し、対向電極138から注入される電子を効率よく発光層128へ輸送することができ、その結果、表示装置100の駆動電圧が低減する。
3-8. Electron Injection Layer The electron injection layer 134 has a function of promoting electron injection from the counter electrode 138. Examples of the material that can be used for the electron injection layer 134 include inorganic compounds such as lithium fluoride and calcium fluoride. Alternatively, an electron-transporting compound exemplified by an electron-transporting compound which can be used for the electron-transporting layer 132, a group 1 metal such as lithium or the like, magnesium, a group 2 metal such as magnesium or calcium, or a lanthanoid metal such as ytterbium Mixtures with compounds can be used. Typically, a mixture of Alq and Li or a mixture of Liq and Li can be mentioned. Since the anion radical of the electron transporting compound is present in the mixed layer of the electron transporting compound and the electron donating compound, the density of electrons as a carrier is high. Therefore, the electron transporting property of the electron transporting layer 132 is increased, and electrons injected from the counter electrode 138 can be efficiently transported to the light emitting layer 128, and as a result, the driving voltage of the display device 100 is reduced.

3−9.対向電極
対向電極138は、EL層へ電子を注入する機能を有する。これと同時に、発光層128からの発光を画素電極120から取り出す場合には反射電極として、発光を対向電極138から取り出す場合には、発光の一部を反射し、一部を透過する光取出し電極として機能する。対向電極138を反射電極として用いる場合には、アルミニウムやマグネシウム、銀などの金属やこれらの合金を含み、可視光を効率よく反射する厚さを有する膜を対向電極138として用いる。一方、対向電極138を光取出し電極用いる場合には、ITOやIZOなどの透光性を有する導電性酸化物を含むよう、対向電極138が構成される。あるいは、上述した金属を含み、かつ、可視光が透過する程度の厚さを有する金属膜を用いてもよい。この場合、さらに透光性を有する導電性酸化物が積層された積層体を用いてもよい。
3-9. Counter electrode The counter electrode 138 has a function of injecting electrons into the EL layer. At the same time, when light emitted from the light emitting layer 128 is extracted from the pixel electrode 120, it serves as a reflective electrode, and when light emitted is extracted from the counter electrode 138, a light extraction electrode that reflects part of the light and transmits part of it. Act as. When the counter electrode 138 is used as a reflective electrode, a film containing a metal such as aluminum, magnesium, silver or an alloy thereof and having a thickness that efficiently reflects visible light is used as the counter electrode 138. On the other hand, in the case where the counter electrode 138 is a light extraction electrode, the counter electrode 138 is configured to include a light transmitting conductive oxide such as ITO or IZO. Alternatively, a metal film containing the above-described metal and having such a thickness as to transmit visible light may be used. In this case, a stacked body in which a light-transmitting conductive oxide is further stacked may be used.

[4.光学設計]
表示装置100では、適切な光学設計をEL層に施すことにより、発光効率を増大させ、かつ、発光の色純度を向上させることができる。上述したように、発光層128からの発光を対向電極138から取り出す場合(トップエミッション)、画素電極120は反射電極として機能し、対向電極138は発光層128からの発光を一部を反射し、一部を透過する。一方、発光層128からの発光を画素電極120から取り出す場合には(ボトムエミッション)、画素電極120は可視光を透過し、対向電極138は反射電極として機能する。したがって、いずれの場合でも画素電極120と対向電極138の反射面の間に微小共振器が形成され、発光層128で生成した光が干渉する。ここでは、図1に示した画素電極120の上面と対向電極138の底面がそれぞれの反射面とし、この間で微小共振器が形成されるとして説明を行う。
[4. Optical design]
In the display device 100, light emission efficiency can be increased and color purity of light emission can be improved by performing appropriate optical design on the EL layer. As described above, when light emitted from the light emitting layer 128 is extracted from the counter electrode 138 (top emission), the pixel electrode 120 functions as a reflective electrode, and the counter electrode 138 reflects a part of the light emitted from the light emitting layer 128, Partially transparent. On the other hand, when light emitted from the light emitting layer 128 is extracted from the pixel electrode 120 (bottom emission), the pixel electrode 120 transmits visible light, and the counter electrode 138 functions as a reflective electrode. Therefore, in any case, a microresonator is formed between the pixel electrode 120 and the reflective surface of the counter electrode 138, and the light generated by the light emitting layer 128 interferes. Here, in the description, it is assumed that the top surface of the pixel electrode 120 and the bottom surface of the counter electrode 138 shown in FIG. 1 are reflection surfaces, and a microresonator is formed therebetween.

微小共振器内における光の干渉効果は、画素電極120の上面と対向電極138の底面間の光学距離と発光層128からの発光のスペクトルによって決まる。この光学距離は、各機能層の屈折率と厚さの積の和である。トップエミッションの場合には光学距離が目的とする発光の波長の4分の1(λ/4)の奇数倍と一致するように、ボトムエミッションの場合には発光層128における発光中心と画素電極120の上面間の光学距離が目的とする発光の波長の2分の1(λ/2)の整数倍と一致するようにEL層を調整することで、発光が強め合うように光が干渉する。これにより、発光層128の発光強度が増大し、発光スペクトルが狭線化される。   The interference effect of light in the microresonator depends on the optical distance between the top surface of the pixel electrode 120 and the bottom surface of the counter electrode 138 and the spectrum of light emission from the light emitting layer 128. This optical distance is the sum of the product of the refractive index and thickness of each functional layer. In the case of the top emission, the light emitting center of the light emitting layer 128 and the pixel electrode 120 in the case of the bottom emission so that the optical distance coincides with an odd multiple of one quarter (λ / 4) of the target light emission wavelength. By adjusting the EL layer so that the optical distance between the upper surfaces of the upper and lower surfaces coincides with an integral multiple of half (λ / 2) of the target light emission wavelength, the light interferes so that the light emission is enhanced. Thereby, the emission intensity of the light emitting layer 128 is increased, and the emission spectrum is narrowed.

表示装置100では、各発光素子105のホール輸送層、すなわち、第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126cの厚さや屈折率を制御することで光学距離の調整を容易に行うことができる。例えば第1の発光素子105aにおいては、第1のホール輸送層124の厚さと屈折率を制御することで光学調整が行われる。第2の発光層128bは第1の発光層128aよりも長波長側に発光を与えるため、光学距離は第1の発光素子105aよりも第2の発光素子105bの方が長い。このため、第2の発光素子105bでは、第1のホール輸送層124に加え、第2のホール輸送層126bの厚さと屈折率を調整することで光学調整が行われる。同様に、第3の発光層128cは第2の発光層128bよりも長波長側に発光を与えるため、光学距離は第3の発光素子105cの方が第2の発光素子105bよりも長い。このため、第3の発光素子105cでは、第1のホール輸送層124を配置するだけでなく、第2のホール輸送層126bよりも大きな厚さを有する第3のホール輸送層126cを配置し、第3のホール輸送層126cの厚さを調整することで光学調整が行われる。   In the display device 100, the thickness and refractive index of the hole transport layer of each light emitting element 105, that is, the first hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c are controlled to control the optical Adjustment of distance can be easily performed. For example, in the first light emitting element 105a, optical adjustment is performed by controlling the thickness and the refractive index of the first hole transport layer 124. Since the second light emitting layer 128 b emits light to the longer wavelength side than the first light emitting layer 128 a, the optical distance is longer in the second light emitting element 105 b than in the first light emitting element 105 a. Therefore, in the second light emitting element 105b, optical adjustment is performed by adjusting the thickness and refractive index of the second hole transport layer 126b in addition to the first hole transport layer 124. Similarly, since the third light emitting layer 128c emits light to the longer wavelength side than the second light emitting layer 128b, the optical distance of the third light emitting element 105c is longer than that of the second light emitting element 105b. Therefore, in the third light emitting element 105c, not only the first hole transport layer 124 but also the third hole transport layer 126c having a thickness larger than that of the second hole transport layer 126b is disposed, Optical adjustment is performed by adjusting the thickness of the third hole transport layer 126c.

上述したように、第1のホール輸送層124に用いられる材料の屈折率が、第2のホール輸送層126bや第3のホール輸送層126cに用いられる材料の屈折率よりも大きくなるよう、第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126cの材料が選択される。このため、第1のホール輸送層124の屈折率は第2のホール輸送層126bや第3のホール輸送層126cの屈折率よりも大きい。膜の光学距離は屈折率と厚さの積であるため、第1のホール輸送層124を第1の画素104aから第3の画素104cに共有されるように形成することで、各発光素子105において大きな光学距離を得ることができる。すなわち、第1のホール輸送層124で用いる材料の使用量を低減することができるため、表示装置100を低コストで製造することが可能となる。   As described above, the refractive index of the material used for the first hole transport layer 124 is greater than the refractive index of the material used for the second hole transport layer 126 b and the third hole transport layer 126 c. Materials of the hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c are selected. For this reason, the refractive index of the first hole transport layer 124 is larger than the refractive index of the second hole transport layer 126 b and the third hole transport layer 126 c. Since the optical distance of the film is the product of the refractive index and the thickness, each light emitting element 105 can be formed by forming the first hole transport layer 124 so as to be shared by the first pixel 104 a to the third pixel 104 c. Large optical distances can be obtained. That is, since the amount of material used for the first hole transport layer 124 can be reduced, the display device 100 can be manufactured at low cost.

これに対し、第2のホール輸送層126bや第3のホール輸送層126cの屈折率は第1のホール輸送層124よりも小さい。このため、第2のホール輸送層126bや第3のホール輸送層126cの厚さのばらつきは、第1のホール輸送層124の厚さばらつきよりも光学距離に対して大きな影響を与えにくい。光学距離のばらつきは光学キャビティ効果を変調させることによって各発光素子の輝度を変調させるが、表示装置にとって特に問題となるのは各発光素子間の相対輝度の変調による白色色度の変化である。第1のホール輸送層124の光学距離のばらつきは、第1の発光素子105a、第2の発光素子105bや第3の発光素子105cの光学距離を一斉に変化させるため、白色色度の変化を生じ難い。一方で第2のホール輸送層126bや第3のホール輸送層126cの厚さのばらつきは、いずれか1種の発光素子の光学距離を変化させるため、白色色度の変化を生じ易い。そこで本実施例においては、第2のホール輸送層126bや第3のホール輸送層126cの屈折率を第1のホール輸送層124よりも小さくすることで、ホール輸送層のプロセス上の厚さのばらつきに対して白色色度の変化を生じ難くすることで、ディスプレイの製造歩留りを向上させ、より低コストで表示装置100を提供することができる。   On the other hand, the refractive index of the second hole transport layer 126 b and the third hole transport layer 126 c is smaller than that of the first hole transport layer 124. For this reason, the variation in the thickness of the second hole transport layer 126 b and the third hole transport layer 126 c is less likely to affect the optical distance more than the variation in the thickness of the first hole transport layer 124. Although the variation of the optical distance modulates the brightness of each light emitting element by modulating the optical cavity effect, what is particularly problematic for the display device is the change of the white chromaticity due to the modulation of the relative brightness among the light emitting elements. The variation of the optical distance of the first hole transport layer 124 changes the optical chromaticity of the first light emitting element 105a, the second light emitting element 105b, and the third light emitting element 105c at the same time, so the change of the white chromaticity is It is hard to occur. On the other hand, variations in thickness of the second hole transport layer 126 b and the third hole transport layer 126 c easily change the white chromaticity because they change the optical distance of any one light emitting element. Therefore, in the present embodiment, by making the refractive index of the second hole transport layer 126 b and the third hole transport layer 126 c smaller than that of the first hole transport layer 124, the thickness of the hole transport layer on the process can be increased. By making the change of the white chromaticity less likely to occur due to the variation, the manufacturing yield of the display can be improved, and the display device 100 can be provided at lower cost.

さらに表示装置100では、上述したように、第1のホール輸送層124に用いられる材料のホール移動度が、第2のホール輸送層126bや第3のホール輸送層126cに用いられる材料のホール移動度よりも小さくなるよう、第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126cの材料が選択される。このため、第1のホール輸送層124のホール移動度は、第2のホール輸送層126bや第3のホール輸送層126cのホール移動度よりも小さい。このような構成を採用することで、いわゆるクロストークによる混色を防止することができ、色再現性に優れた表示装置を提供することができる。より詳細な説明を図5を用いて行う。   Furthermore, in the display device 100, as described above, the hole mobility of the material used for the first hole transport layer 124 is the hole migration of the material used for the second hole transport layer 126b and the third hole transport layer 126c. The materials of the first hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c are selected so as to be smaller than zero. Thus, the hole mobility of the first hole transport layer 124 is smaller than the hole mobility of the second hole transport layer 126 b and the third hole transport layer 126 c. By adopting such a configuration, color mixing due to so-called crosstalk can be prevented, and a display device excellent in color reproducibility can be provided. A more detailed description will be made using FIG.

表示装置100を駆動する際、画素104は独立に制御される。具体的には、表示装置100の駆動中、複数の画素104に共有される対向電極138に対しては一定電位が与えられる。一方、選択された画素104(例えば図5では第1の画素104a)では、映像信号に対応する電位が画素電極120(図5では第1の画素電極120a)に印加される。第1の画素電極120aと対向電極138間の電位差が第1の発光素子105aの閾値を超えると、第1の画素電極120aからはホールが、対向電極138からは電子がEL層へ注入される(矢印144、145参照)。注入されたホールと電子がEL層内に輸送されることによって、EL層内に電流が流れる。ここで流れる電流は空間電荷制限電流と呼ばれるものであり、第1の画素電極120aから対向電極138に向かって、第1の画素電極120aの表面に対して垂直な方向に流れる。注入されたホールと電子は第1の発光層128a内で再結合し、発光に至る。   When driving the display device 100, the pixels 104 are controlled independently. Specifically, while the display device 100 is driven, a constant potential is applied to the counter electrode 138 shared by the plurality of pixels 104. On the other hand, in the selected pixel 104 (for example, the first pixel 104a in FIG. 5), a potential corresponding to the video signal is applied to the pixel electrode 120 (in FIG. 5, the first pixel electrode 120a). When the potential difference between the first pixel electrode 120a and the counter electrode 138 exceeds the threshold of the first light emitting element 105a, holes are injected from the first pixel electrode 120a and electrons are injected to the EL layer from the counter electrode 138a. (See arrows 144, 145). By transporting the injected holes and electrons into the EL layer, current flows in the EL layer. The current flowing here is called a space charge limited current, and flows from the first pixel electrode 120a toward the counter electrode 138 in a direction perpendicular to the surface of the first pixel electrode 120a. The injected holes and electrons recombine in the first light emitting layer 128a, resulting in light emission.

空間電荷制限電流の大きさは膜厚(ここでは、EL層の厚さ)の3乗に反比例する。したがって、空間電荷制限電流はEL層内を画素電極120の表面に平行な方向に流れることはできず、この方向に流れる電流にはオーム則が適用される。EL層を構成する各層は、通常、絶縁膜と見做せる程度の導電性しか持たない。したがって、EL層内では、通常、画素電極120の表面に平行な方向に流れるオーム電流は無視することができ、注入されたホールと電子は隣接する画素へ輸送されることはなく、選択された画素104において選択的に発光が生じる。   The magnitude of the space charge limited current is inversely proportional to the cube of the film thickness (here, the thickness of the EL layer). Therefore, the space charge limited current can not flow in the EL layer in a direction parallel to the surface of the pixel electrode 120, and the ohmic law is applied to the current flowing in this direction. Each of the layers constituting the EL layer usually has conductivity enough to be regarded as an insulating film. Therefore, in the EL layer, usually, the ohmic current flowing in the direction parallel to the surface of the pixel electrode 120 can be ignored, and the injected holes and electrons are not transported to the adjacent pixel, and thus selected. Light emission selectively occurs in the pixel 104.

しかしながら、EL層を構成する層の全て、あるいは一部の導電性を増大させると、オーム電流を無視することができなくなる。特に表示装置の高精細化のために隔壁140の幅を減少させ、隣接する画素104間の距離を小さくする場合、オーム電流の影響を無視することができなくなる。表示装置100では、上述したように、第1のホール輸送層124は第1の画素104aから第3の画素104cにわたって連続的に配置される。したがって、第1のホール輸送層124のホール輸送性が高い場合、第1の画素電極120aから注入されたホールの一部が隔壁140上の第1のホール輸送層124内を経由して隣接する発光素子(図5の例では第2の発光素子105b)へ輸送される(矢印146参照)。その結果、第1の画素104aのみを選択した場合でも、ホールが隣接する第2の画素104bへ輸送され、対向電極138から注入された電子(矢印147)と再結合することで第2の発光層128bが発光する。この現象がクロストークであり、選択した画素104以外の画素104からの発光が混合されるため、映像の輪郭がぼやける、あるいは発光色の色純度の低下が生じ、表示装置が表現可能な色域が減少する。その結果、表示される画像の品質が低下する。   However, if the conductivity of all or part of the layers constituting the EL layer is increased, the ohmic current can not be ignored. In particular, in the case where the width of the partition wall 140 is reduced to reduce the distance between adjacent pixels 104 in order to achieve high definition of the display device, the influence of the ohmic current can not be ignored. In the display device 100, as described above, the first hole transport layer 124 is continuously disposed from the first pixel 104a to the third pixel 104c. Therefore, when the hole transportability of the first hole transport layer 124 is high, some of the holes injected from the first pixel electrode 120 a are adjacent via the inside of the first hole transport layer 124 on the partition wall 140. It is transported to the light emitting element (the second light emitting element 105 b in the example of FIG. 5) (see the arrow 146). As a result, even when only the first pixel 104a is selected, holes are transported to the adjacent second pixel 104b, and recombine with electrons (arrow 147) injected from the counter electrode 138 to generate a second light emission. The layer 128 b emits light. This phenomenon is crosstalk, and light emission from pixels 104 other than the selected pixel 104 is mixed, so that the outline of the image is blurred or the color purity of the light emission color is lowered, and the color gamut that can be expressed by the display device Decreases. As a result, the quality of the displayed image is degraded.

しかしながら表示装置100では、複数の画素104にわたって形成される第1のホール輸送層124は、第2のホール輸送層126bや第3のホール輸送層126cと比較してホール移動度が小さい。このため、選択された画素電極120から注入されたホールが隣接する画素104へ輸送されることが防止され、クロストークが発生しない。したがって、本実施形態を適用することで、色再現性に優れた高精細な表示装置を提供することが可能となる。   However, in the display device 100, the first hole transport layer 124 formed over the plurality of pixels 104 has a hole mobility smaller than that of the second hole transport layer 126b and the third hole transport layer 126c. As a result, the holes injected from the selected pixel electrode 120 are prevented from being transported to the adjacent pixel 104, and crosstalk does not occur. Therefore, by applying the present embodiment, it is possible to provide a high definition display device excellent in color reproducibility.

なお、ホール注入層122や電子輸送層132、ホールブロック層130、電子注入層134なども複数の画素104にわたって形成される。しかしながら、電子輸送層132、ホールブロック層130、電子注入層134の電子輸送性は、ホール注入層122や第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126cのホール移動度よりも小さいため、クロストークは発生しにくい。また、ホール注入層122の厚さは第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126cよりも小さいため抵抗が高く、ホール注入層122を流れるオーム電流は無視することが可能である。   Note that the hole injection layer 122, the electron transport layer 132, the hole blocking layer 130, the electron injection layer 134, and the like are also formed over the plurality of pixels 104. However, the electron transportability of the electron transport layer 132, the hole blocking layer 130, and the electron injection layer 134 is the same as that of the hole injection layer 122, the first hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c. Crosstalk is less likely to occur because it is smaller than the hole mobility of In addition, the thickness of the hole injection layer 122 is smaller than the first hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c, so the resistance is high, and the ohmic current flowing in the hole injection layer 122 is It is possible to ignore.

(第2実施形態)
本実施形態では、発光素子105、およびこれを含む表示装置100の作製方法について説明する。第1実施形態と同一、あるいは類似する構成については説明を割愛することがある。
Second Embodiment
In this embodiment, a method for manufacturing the light-emitting element 105 and the display device 100 including the light-emitting element is described. Description of the same or similar configuration as the first embodiment may be omitted.

[1.画素回路]
各画素104には、パターニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子105を含む画素回路が形成される。画素回路の構成は任意に選択することができ、その一例を等価回路として図6に示す。
[1. Pixel circuit]
In each pixel 104, a pixel circuit including the light emitting element 105 is formed of various insulating films, semiconductor films, and conductive films which are patterned. The configuration of the pixel circuit can be arbitrarily selected, an example of which is shown in FIG. 6 as an equivalent circuit.

図6の等価回路で示す画素回路は、発光素子105に加え、駆動トランジスタ182、発光制御トランジスタ190、補正トランジスタ188、初期化トランジスタ184、書込トランジスタ186、保持容量194、付加容量196を有している。容量198は独立した容量素子ではなく、発光素子105の寄生容量である。高電位電源線160には高電位PVDDが与えられ、この電位が電流供給線162を介して各列に接続される画素104に供給される。発光素子105、駆動トランジスタ182、発光制御トランジスタ190、補正トランジスタ188は、高電位電源線160と低電位電源線164との間で直列に接続される。低電位電源線164には低電位PVSSが与えられる。   The pixel circuit shown by the equivalent circuit in FIG. 6 includes a drive transistor 182, a light emission control transistor 190, a correction transistor 188, an initialization transistor 184, a write transistor 186, a storage capacitor 194, and an additional capacitor 196 in addition to the light emitting element 105. ing. The capacitance 198 is not an independent capacitance element but a parasitic capacitance of the light emitting element 105. The high potential power supply line 160 is supplied with the high potential PVDD, and the potential is supplied to the pixels 104 connected to each column through the current supply line 162. The light emitting element 105, the drive transistor 182, the light emission control transistor 190, and the correction transistor 188 are connected in series between the high potential power supply line 160 and the low potential power supply line 164. Low potential power supply line 164 is supplied with low potential PVSS.

駆動トランジスタ182の一方の端子は発光制御トランジスタ190と補正トランジスタ188を介して高電位電源線160と電気的に接続され、他方の端子は発光素子105と電気的に接続される。駆動トランジスタ182のゲートは、初期化トランジスタ184を介して第1の信号線166と電気的に接続されるとともに、書込トランジスタ186を介して第2の信号線168と電気的に接続される。第1の信号線166には初期化信号Viniが与えられ、第2の信号線168には映像信号Vsigが与えられる。初期化信号Viniは一定レベルの初期化電位を与える信号である。書込トランジスタ186は、そのゲートに接続される書込制御走査線170に与えられる走査信号SGによって動作(オン/オフ)が制御される。初期化トランジスタ184のゲートは、初期化制御信号IGが与えられる初期化制御走査線172と接続され、初期化制御信号IGにより動作が制御される。書込トランジスタ186がオン、初期化トランジスタ184がオフのとき、映像信号Vsigの電位が駆動トランジスタ182のゲートに与えられる。一方、書込トランジスタ186がオフ、初期化トランジスタ184がオンのとき、初期化信号Viniの電位が駆動トランジスタ182のゲートに与えられる。   One terminal of the drive transistor 182 is electrically connected to the high potential power supply line 160 through the light emission control transistor 190 and the correction transistor 188, and the other terminal is electrically connected to the light emitting element 105. The gate of the drive transistor 182 is electrically connected to the first signal line 166 through the initialization transistor 184, and is electrically connected to the second signal line 168 through the write transistor 186. The initialization signal Vini is applied to the first signal line 166, and the video signal Vsig is applied to the second signal line 168. The initialization signal Vini is a signal giving an initialization potential of a fixed level. Write transistor 186 has its operation (on / off) controlled by scan signal SG applied to write control scan line 170 connected to its gate. The gate of the initialization transistor 184 is connected to an initialization control scan line 172 to which an initialization control signal IG is applied, and the operation is controlled by the initialization control signal IG. When the write transistor 186 is on and the initialization transistor 184 is off, the potential of the video signal Vsig is applied to the gate of the drive transistor 182. On the other hand, when the write transistor 186 is off and the initialization transistor 184 is on, the potential of the initialization signal Vini is applied to the gate of the drive transistor 182.

補正トランジスタ188と発光制御トランジスタ190のゲートにはそれぞれ、補正制御信号CGが印加される補正制御走査線174、発光制御信号BGが印加される発光制御走査線178が接続される。駆動トランジスタ182の一方の端子には、補正トランジスタ188を介し、リセット制御線176が接続される。リセット制御線176は、走査線側駆動回路108に設けられるリセットトランジスタ192と接続される。リセットトランジスタ192はリセット制御信号RGによって制御され、これによりリセット信号線180に与えられるリセット電位Vrstを補正トランジスタ188を介して駆動トランジスタ182の一方の端子に印加することができる。   A correction control scanning line 174 to which a correction control signal CG is applied and a light emission control scanning line 178 to which a light emission control signal BG is applied are connected to the gates of the correction transistor 188 and the light emission control transistor 190, respectively. The reset control line 176 is connected to one terminal of the drive transistor 182 via the correction transistor 188. The reset control line 176 is connected to a reset transistor 192 provided in the scan line driver circuit 108. The reset transistor 192 is controlled by the reset control signal RG, whereby the reset potential Vrst applied to the reset signal line 180 can be applied to one terminal of the drive transistor 182 via the correction transistor 188.

駆動トランジスタ182の他方の端子とゲートとの間には、保持容量194が設けられる。付加容量196の一方の端子は駆動トランジスタ182の他方の端子に接続され、他方の端子が高電位電源線160に接続される。付加容量196は、他方の端子が低電位電源線164に接続されるように設けてもよい。保持容量194と付加容量196は、映像信号Vsigを駆動トランジスタ182のゲートに与えるとき、映像信号Vsigに応じたゲート−ソース間電圧Vgsを保持するために設けられる。   A storage capacitor 194 is provided between the other terminal of the drive transistor 182 and the gate. One terminal of the additional capacitance 196 is connected to the other terminal of the drive transistor 182, and the other terminal is connected to the high potential power supply line 160. The additional capacitance 196 may be provided such that the other terminal is connected to the low potential power supply line 164. The storage capacitor 194 and the additional capacitor 196 are provided to hold a gate-source voltage Vgs according to the video signal Vsig when the video signal Vsig is applied to the gate of the drive transistor 182.

信号線側駆動回路110、もしくは駆動IC116は、第1の信号線166と第2の信号線168に初期化信号Viniと映像信号Vsigをそれぞれ出力する。一方、走査線側駆動回路108は書込制御走査線170に走査信号SGを出力し、初期化制御走査線172に初期化制御信号IGを出力し、補正制御走査線174に補正制御信号CGを出力し、発光制御走査線178に発光制御信号BGを出力し、リセットトランジスタ192のゲートにリセット制御信号RGを出力する。
[2.断面構造]
図7に表示装置100の断面模式図を示す。図7は、基板102上に形成された隣接する三つの画素104(第1の画素104a、第2の画素104b、第3の画素104c)の断面模式図である。ここでは、各画素104に含まれる素子のうち、駆動トランジスタ182、保持容量194、付加容量196、発光素子105の断面構造が示されている。
The signal line side drive circuit 110 or the drive IC 116 outputs the initialization signal Vini and the video signal Vsig to the first signal line 166 and the second signal line 168, respectively. On the other hand, the scanning line side drive circuit 108 outputs the scanning signal SG to the write control scanning line 170, outputs the initialization control signal IG to the initialization control scanning line 172, and outputs the correction control signal CG to the correction control scanning line 174. The light emission control signal BG is output to the light emission control scanning line 178, and the reset control signal RG is output to the gate of the reset transistor 192.
[2. Cross section structure]
The cross-sectional schematic diagram of the display apparatus 100 is shown in FIG. FIG. 7 is a schematic cross-sectional view of three adjacent pixels 104 (first pixel 104 a, second pixel 104 b, and third pixel 104 c) formed on the substrate 102. Here, among the elements included in each pixel 104, the cross-sectional structure of the drive transistor 182, the storage capacitance 194, the additional capacitance 196, and the light emitting element 105 is shown.

画素回路に含まれる各素子はアンダーコート200を介し、基板102上に設けられる。基板102はガラスや石英、あるいはプラスチックを含むことができる。プラスチックを用いることで基板102に可撓性を付与することができる。プラスチックとしては、ポリイミドやポリアミド、ポリエステル、ポリカルボナートなどの高分子が挙げられ、中でも耐熱性の高いポリイミドが好適である。アンダーコート200は、単層構造を有していてもよく、図7に示すように複数の膜から構成されていてもよい。複数の膜を用いる場合、例えば酸化シリコンを含む膜200a、窒化シリコンを含む膜200b、および酸化シリコンを含む膜200cを含む膜を順次基板102上に形成すればよい。   Each element included in the pixel circuit is provided on the substrate 102 via the undercoat 200. The substrate 102 can include glass, quartz, or plastic. By using a plastic, the substrate 102 can have flexibility. Examples of the plastic include polymers such as polyimide, polyamide, polyester, polycarbonate and the like, and among them, polyimide having high heat resistance is preferable. The undercoat 200 may have a single layer structure, and may be composed of a plurality of films as shown in FIG. In the case of using a plurality of films, for example, a film including a film 200 a containing silicon oxide, a film 200 b containing silicon nitride, and a film 200 c containing silicon oxide may be sequentially formed over the substrate 102.

駆動トランジスタ182は、半導体膜202、ゲート絶縁膜204、ゲート電極206、ドレイン電極212、ソース電極214を含む。ゲート電極206は、ゲート絶縁膜204を介して半導体膜202の少なくとも一部と交差するように配置され、半導体膜202とゲート電極206が重なる領域にチャネル領域202aが形成される。半導体膜202はさらに、チャネル領域202aを挟持する低濃度不純物領域202c、およびチャネル領域202aと低濃度不純物領域202cを挟持する高濃度不純物領域202bを有する。   The driving transistor 182 includes a semiconductor film 202, a gate insulating film 204, a gate electrode 206, a drain electrode 212, and a source electrode 214. The gate electrode 206 is arranged to intersect at least a part of the semiconductor film 202 with the gate insulating film 204 interposed therebetween, and a channel region 202 a is formed in a region where the semiconductor film 202 and the gate electrode 206 overlap. The semiconductor film 202 further includes a low concentration impurity region 202c sandwiching the channel region 202a, and a high concentration impurity region 202b sandwiching the channel region 202a and the low concentration impurity region 202c.

ゲート絶縁膜204を介し、ゲート電極206と同一の層に存在する容量電極208が高濃度不純物領域202bと重なるように設けられる。ゲート電極206、容量電極208の上には層間絶縁膜210が配置される。層間絶縁膜210とゲート絶縁膜204には、高濃度不純物領域202bに達する開口が形成され、この開口を覆うようにドレイン電極212、ソース電極214が配置される。ソース電極214の一部は、層間絶縁膜210を介して高濃度不純物領域202bの一部と容量電極208と重なり、高濃度不純物領域202bの一部、ゲート絶縁膜204、容量電極208、層間絶縁膜210、およびソース電極214の一部によって保持容量194が形成される。   A capacitor electrode 208 present in the same layer as the gate electrode 206 is provided to overlap with the high concentration impurity region 202 b with the gate insulating film 204 interposed therebetween. An interlayer insulating film 210 is disposed on the gate electrode 206 and the capacitor electrode 208. An opening reaching the high concentration impurity region 202 b is formed in the interlayer insulating film 210 and the gate insulating film 204, and the drain electrode 212 and the source electrode 214 are disposed to cover the opening. A part of the source electrode 214 overlaps a part of the high concentration impurity region 202 b and the capacitance electrode 208 via the interlayer insulating film 210, and a part of the high concentration impurity region 202 b, the gate insulating film 204, the capacitance electrode 208, the interlayer insulation The membrane 210 and part of the source electrode 214 form a storage capacitor 194.

駆動トランジスタ182や保持容量194の上にはさらに平坦化膜216が設けられる。平坦化膜216は、ソース電極214に達する開口を有し、この開口と平坦化膜216の上面の一部を覆う接続電極220がソース電極214と接するように形成される。平坦化膜216上にはさらに付加容量電極222が設けられる。接続電極220と付加容量電極222を覆うように容量絶縁膜224が配置される。容量絶縁膜224は、平坦化膜216の開口では接続電極220の一部を覆わず、接続電極220の上面を露出する。これにより、接続電極220を介し、その上に設けられる画素電極120とソース電極214間の電気的接続が可能となる。容量絶縁膜224には、その上に設けられる隔壁140と平坦化膜216の接触を許容するための開口226を設けてもよい。開口226を通して平坦化膜216中の不純物を除去することができ、これによって発光素子105の信頼性を向上させることができる。なお、接続電極220や開口226の形成は任意である。   A planarization film 216 is further provided on the driving transistor 182 and the storage capacitor 194. The planarization film 216 has an opening reaching the source electrode 214, and the connection electrode 220 covering the opening and a part of the top surface of the planarization film 216 is formed in contact with the source electrode 214. An additional capacitance electrode 222 is further provided on the planarization film 216. A capacitive insulating film 224 is disposed to cover the connection electrode 220 and the additional capacitance electrode 222. The capacitive insulating film 224 does not cover a part of the connection electrode 220 at the opening of the planarization film 216 and exposes the upper surface of the connection electrode 220. Thus, electrical connection can be established between the pixel electrode 120 and the source electrode 214 provided thereon via the connection electrode 220. The capacitor insulating film 224 may be provided with an opening 226 for allowing the partition film 140 provided thereon to be in contact with the planarization film 216. Impurities in the planarization film 216 can be removed through the openings 226, whereby the reliability of the light emitting element 105 can be improved. Note that the formation of the connection electrode 220 and the opening 226 is optional.

容量絶縁膜224上には、接続電極220と付加容量電極222を覆うように、画素電極120が設けられる。容量絶縁膜224は付加容量電極222と画素電極120によって挟持され、この構造によって付加容量196が構築される。画素電極120は、付加容量196と発光素子105によって共有される。   The pixel electrode 120 is provided on the capacitive insulating film 224 so as to cover the connection electrode 220 and the additional capacitance electrode 222. The capacitive insulating film 224 is sandwiched between the additional capacitance electrode 222 and the pixel electrode 120, and an additional capacitance 196 is constructed by this structure. The pixel electrode 120 is shared by the additional capacitance 196 and the light emitting element 105.

画素電極120の上には、画素電極120の端部を覆う隔壁140が設けられる。画素電極120、隔壁140を覆うようにEL層、およびその上の対向電極138が設けられる。EL層には第1実施形態で述べた構造を適用することができる。対向電極138は複数の画素104を覆い、複数の画素104によって共有される。図7では、見やすさを考慮し、EL層のうちホール注入層122、第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126c、発光層128、および電子輸送層132が示されている。   A partition 140 covering an end of the pixel electrode 120 is provided on the pixel electrode 120. An EL layer is provided so as to cover the pixel electrode 120 and the partition wall 140, and an opposite electrode 138 is provided thereover. The structure described in the first embodiment can be applied to the EL layer. The counter electrode 138 covers the plurality of pixels 104 and is shared by the plurality of pixels 104. In FIG. 7, the hole injection layer 122, the first hole transport layer 124, the second hole transport layer 126b, the third hole transport layer 126c, the light emitting layer 128, and the electron transport layer in the EL layers are considered in view of easy viewing. Layer 132 is shown.

表示装置100は、任意の構成として、発光素子105保護するためのパッシベーション膜230を備えてもよい。パッシベーション膜230の構造も任意に決定することができ、単層構造、積層構造のいずれを採用してもよい。積層構造を有する場合、図7に示すように、例えばケイ素含有無機化合物を含む第1の層230a、樹脂を含む第2の層230b、ケイ素含有無機化合物を含む第3の層230cが順次積層した構造を採用することができる。ケイ素含有無機化合物としては窒化ケイ素や酸化ケイ素が挙げられる。樹脂としてはエポキシ樹脂やアクリル樹脂、ポリエステル、ポリカルボナートなどが挙げられる。   The display device 100 may include a passivation film 230 for protecting the light emitting element 105 as an arbitrary configuration. The structure of the passivation film 230 can also be arbitrarily determined, and either a single layer structure or a laminated structure may be employed. In the case of having a laminated structure, for example, as shown in FIG. 7, a first layer 230a containing a silicon-containing inorganic compound, a second layer 230b containing a resin, and a third layer 230c containing a silicon-containing inorganic compound are sequentially laminated. The structure can be adopted. Examples of the silicon-containing inorganic compound include silicon nitride and silicon oxide. Examples of the resin include epoxy resin, acrylic resin, polyester, polycarbonate and the like.

[3.作製方法]
図8(A)に、隔壁140までが形成された表示装置100の断面模式図を示す。ここに示した構造は、公知の方法を適宜適用することで作製することができるため、説明は割愛する。
[3. Production method]
FIG. 8A shows a schematic cross-sectional view of the display device 100 in which up to the partition wall 140 is formed. The structure shown here can be manufactured by applying a known method as appropriate, and thus the description will be omitted.

まず、画素電極120と隔壁140を覆うように、かつ、第1の画素104a、第2の画素104b、および第3の画素104cに共有されるようにホール注入層122を形成する(図8(B))。ホール注入層122はスピンコート法、印刷法、インクジェット法などの湿式性膜法、あるいは蒸着法を適用して形成される。   First, the hole injection layer 122 is formed so as to cover the pixel electrode 120 and the partition wall 140 and to be shared by the first pixel 104a, the second pixel 104b, and the third pixel 104c (see FIG. B)). The hole injection layer 122 is formed by applying a wet film method such as a spin coating method, a printing method, or an inkjet method, or an evaporation method.

引き続き、画素電極120と隔壁140を覆うように、かつ、第1の画素104a、第2の画素104b、および第3の画素104cに共有されるように第1のホール輸送層124を形成する(図8(B))。第1のホール輸送層124も湿式性膜法、あるいは蒸着法を適用して形成される。第1のホール輸送層124は、第1の画素104a中の第1の発光素子105aに最適な光学距離をEL層が有するよう厚さが調節され、例えば50nmから150nm、60nmから130nm、あるいは80nmから120nmの厚さとなるよう形成される。   Subsequently, the first hole transport layer 124 is formed so as to cover the pixel electrode 120 and the partition wall 140 and to be shared by the first pixel 104 a, the second pixel 104 b, and the third pixel 104 c (see FIG. Fig. 8 (B). The first hole transport layer 124 is also formed by applying a wet film method or a vapor deposition method. The thickness of the first hole transport layer 124 is adjusted so that the EL layer has an optimal optical distance for the first light emitting element 105 a in the first pixel 104 a, for example, 50 nm to 150 nm, 60 nm to 130 nm, or 80 nm To a thickness of 120 nm.

引き続き、第2のホール輸送層126bを形成する。具体的には図9(A)に示すように、第2の画素電極120bと重なるように、第1のホール輸送層124上に第2のホール輸送層126bを形成する。第2のホール輸送層126bは、開口を有するメタルマスクを、開口が第2の画素104bと重なるように、かつ非開口部が第1の画素104aと第3の画素104cに重なるように基板102上に配置し、蒸着法を適用して形成することができる。これにより、第2のホール輸送層126bは第1の画素104aと第3の画素104cには形成されず、第2の画素104bのみに選択的に形成される。第2のホール輸送層126bは、第2の画素104b中の第2の発光素子105bに最適な光学距離をEL層が有するよう厚さが調節され、例えば第1のホール輸送層124と第2のホール輸送層126bの厚さの合計が100nmから200nm、120nmから200nm、あるいは150nmから180nmとなるように形成される。   Subsequently, the second hole transport layer 126b is formed. Specifically, as shown in FIG. 9A, the second hole transport layer 126b is formed over the first hole transport layer 124 so as to overlap with the second pixel electrode 120b. The second hole transport layer 126 b is a substrate 102 such that the metal mask having an opening is formed such that the opening overlaps the second pixel 104 b and the non-opening portion overlaps the first pixel 104 a and the third pixel 104 c. It can be placed on top and applied by vapor deposition. Thus, the second hole transport layer 126b is not formed in the first pixel 104a and the third pixel 104c, but is selectively formed only in the second pixel 104b. The thickness of the second hole transport layer 126 b is adjusted so that the EL layer has an optimal optical distance for the second light emitting element 105 b in the second pixel 104 b, for example, the first hole transport layer 124 and the second hole transport layer 124 b. The hole transport layer 126b is formed to have a total thickness of 100 nm to 200 nm, 120 nm to 200 nm, or 150 nm to 180 nm.

同様に、第3のホール輸送層126cを形成する。具体的には図9(B)に示すように、第3の画素電極120cと重なるように、第1のホール輸送層124上に第3のホール輸送層126cを形成する。第3のホール輸送層126cは、開口を有するメタルマスクを、開口が第3の画素104cと重なるように、かつ非開口部が第1の画素104aと第2の画素104bに重なるように基板102上に配置し、蒸着法を適用して形成することができる。これにより、第3のホール輸送層126cは第1の画素104aと第2の画素104bには形成されず、第3の画素104cのみに選択的に形成される。第3のホール輸送層126cは、第3の画素104c中の第3の発光素子105cに最適な光学距離をEL層が有するよう厚さが調節され、例えば第1のホール輸送層124と第3のホール輸送層126cの厚さの合計が120nmから250nm、140nmから220nm、あるいは160nmから200nmとなるように形成される。ただし、図4に示した構造を第3の発光素子105cが有する場合には、第1のホール輸送層124、第2のホール輸送層126b、および第3のホール輸送層126cの厚さの合計が上述した範囲になるよう、第3のホール輸送層126cが形成される。第2のホール輸送層126bと第3のホール輸送層126cの形成順序は上述した順序に限られず、後者を前者よりも先に形成してもよい。   Similarly, the third hole transport layer 126c is formed. Specifically, as shown in FIG. 9B, the third hole transport layer 126c is formed over the first hole transport layer 124 so as to overlap with the third pixel electrode 120c. The third hole transport layer 126c is a substrate 102 so that the metal mask having an opening overlaps the first pixel 104a and the second pixel 104b such that the opening overlaps the third pixel 104c. It can be placed on top and applied by vapor deposition. Thus, the third hole transport layer 126c is not formed in the first pixel 104a and the second pixel 104b, but is selectively formed only in the third pixel 104c. The thickness of the third hole transport layer 126c is adjusted so that the EL layer has an optimal optical distance for the third light emitting element 105c in the third pixel 104c. For example, the first hole transport layer 124 and the third hole transport layer 124c are used. The hole transport layer 126c is formed to have a total thickness of 120 nm to 250 nm, 140 nm to 220 nm, or 160 nm to 200 nm. However, in the case where the third light emitting element 105c has the structure shown in FIG. 4, the total thickness of the first hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c. The third hole transport layer 126 c is formed so that the above-described range is satisfied. The formation order of the second hole transport layer 126 b and the third hole transport layer 126 c is not limited to the order described above, and the latter may be formed before the former.

第1のホール輸送層124、第2のホール輸送層126b、第3のホール輸送層126cの形成においては、上述したように、第1のホール輸送層124の屈折率が第2のホール輸送層126bと第3のホール輸送層126cの屈折率よりも大きくなるように、各層の材料が選択される。また、第1のホール輸送層124のホール移動度が第2のホール輸送層126bと第3のホール輸送層126cのホール移動度よりも小さくなるように、各層の材料が選択される。また、第1のホール輸送層124に用いられる材料の分子を、水平方向に、あるいは基板102の主面に平行な方向に配向させて、第1のホール輸送層124を形成してもよい。   In the formation of the first hole transport layer 124, the second hole transport layer 126b, and the third hole transport layer 126c, as described above, the refractive index of the first hole transport layer 124 is the second hole transport layer. The material of each layer is selected to be larger than the refractive index of 126b and the third hole transport layer 126c. Further, the material of each layer is selected so that the hole mobility of the first hole transport layer 124 is smaller than the hole mobility of the second hole transport layer 126 b and the third hole transport layer 126 c. Alternatively, the first hole transport layer 124 may be formed by orienting the molecules of the material used for the first hole transport layer 124 horizontally or in a direction parallel to the main surface of the substrate 102.

次に、発光層128を形成する(図10(A))。例えば第1の画素104aに第1の発光層128aを形成する場合、開口を有するメタルマスクを、開口が第1の画素104aと重なるように、かつ非開口部が第2の画素104bと第3の画素104cに重なるように基板102上に配置し、第1の発光層128aに含まれる材料を蒸着することで第1の発光層128aが形成される。これにより、第1の画素104aと重なる第1の発光層128aが第1のホール輸送層124上に形成される。第2の発光素子105bと第3の発光素子105cの形成も同様の手法によって形成される。なお、発光層128の形成順序に限定は無い。   Next, the light emitting layer 128 is formed (FIG. 10A). For example, in the case of forming the first light emitting layer 128a in the first pixel 104a, a metal mask having an opening is formed so that the opening overlaps with the first pixel 104a, and the non-opening portion is the second pixel 104b and the third pixel. The first light emitting layer 128 a is formed by being disposed over the substrate 102 so as to overlap with the pixel 104 c and the material contained in the first light emitting layer 128 a is deposited. Thus, a first light emitting layer 128 a overlapping with the first pixel 104 a is formed on the first hole transport layer 124. The second light emitting element 105 b and the third light emitting element 105 c are also formed by the same method. There is no limitation on the order of forming the light emitting layers 128.

第2のホール輸送層126b、第3のホール輸送層126c、第1の発光層128a、第2の発光層128b、および第3の発光層128cは、上述した方法と異なる順序で形成してもよい。例えば図11(A)に示すように、第2のホール輸送層126bを形成した後、引き続き第2の発光層128bを連続的に形成してもよい。同様に、第3のホール輸送層126cを形成した後、引き続き第3の発光層128cを連続的に形成してもよい(図11(B))。この場合、第2のホール輸送層126bを形成するメタルマスクを基板102上に配置したまま第2のホール輸送層126bと第2の発光層128bを形成することができ、第3のホール輸送層126cを形成するメタルマスクを基板102上に配置したまま第3のホール輸送層126cと第3の発光層128cを形成することができるため、表示装置100の作製時間を短縮することができる。この場合においても、第1の発光層128a、第2の発光層128b、第3の発光層128cの形成順序は任意に決定することができる。   Even if the second hole transport layer 126b, the third hole transport layer 126c, the first light emitting layer 128a, the second light emitting layer 128b, and the third light emitting layer 128c are formed in the order different from the method described above Good. For example, as shown in FIG. 11A, after the second hole transport layer 126b is formed, the second light emitting layer 128b may be continuously formed. Similarly, after the third hole transport layer 126c is formed, the third light emitting layer 128c may be continuously formed (FIG. 11B). In this case, the second hole transport layer 126 b and the second light emitting layer 128 b can be formed while the metal mask for forming the second hole transport layer 126 b is disposed on the substrate 102, and the third hole transport layer Since the third hole transport layer 126 c and the third light emitting layer 128 c can be formed while the metal mask for forming the 126 c is disposed on the substrate 102, the manufacturing time of the display device 100 can be shortened. Also in this case, the formation order of the first light emitting layer 128a, the second light emitting layer 128b, and the third light emitting layer 128c can be arbitrarily determined.

引き続き、画素電極120と隔壁140と重なり、第1の画素104a、第2の画素104b、および第3の画素104cに共有されるように電子輸送層132、および対向電極138が順次形成される(図10(B))。電子輸送層132は蒸着法を用いて形成することができる。対向電極138は蒸着法、あるいはスパッタリング法を用いて形成することができる。図示しないが、電子ブロック層136、ホールブロック層130、電子注入層134も適宜蒸着法を利用し、第1の画素104a、第2の画素104b、および第3の画素104cに共有されるように形成される。   Subsequently, the electron transport layer 132 and the counter electrode 138 are sequentially formed so as to overlap the pixel electrode 120 and the partition wall 140 and be shared by the first pixel 104a, the second pixel 104b, and the third pixel 104c (see FIG. FIG. 10 (B). The electron transport layer 132 can be formed using a vapor deposition method. The counter electrode 138 can be formed by evaporation or sputtering. Although not shown, the electron block layer 136, the hole block layer 130, and the electron injection layer 134 also use the vapor deposition method as appropriate, and are shared by the first pixel 104a, the second pixel 104b, and the third pixel 104c. It is formed.

引き続き、パッシベーション膜230が形成される。図7に示すように、パッシベーション膜230が三層の構造を有している場合、まず第1の層230aを対向電極138を覆うように形成する(図7)。第1の層230aは、例えば窒化ケイ素や酸化ケイ素などの無機材料を含み、化学気相堆積(CVD)法やスパッタリング法を適用して形成される。   Subsequently, a passivation film 230 is formed. As shown in FIG. 7, when the passivation film 230 has a three-layer structure, first, the first layer 230a is formed so as to cover the counter electrode 138 (FIG. 7). The first layer 230a contains an inorganic material such as silicon nitride or silicon oxide, for example, and is formed by applying a chemical vapor deposition (CVD) method or a sputtering method.

引き続き第2の層230bを形成する。第2の層230bは、図7に示すように、隔壁140に起因する凹凸を吸収するよう、また、平坦な面を与えるような厚さで形成してもよい。具体的には、第2の層230bは、エポキシ樹脂やアクリル樹脂などの高分子を用い、印刷法やインクジェット法、スピンコート法などによって形成することができる。あるいは、これらの高分子の原料となるオリゴマーを減圧下で霧状あるいはガス状にし、これを第1の層230aに吹き付けて、その後オリゴマーを重合することによって第2の層230bを形成してもよい。   Subsequently, the second layer 230b is formed. As shown in FIG. 7, the second layer 230b may be formed to have a thickness that absorbs unevenness due to the partition wall 140 and provides a flat surface. Specifically, the second layer 230 b can be formed by a printing method, an inkjet method, a spin coating method, or the like using a polymer such as an epoxy resin or an acrylic resin. Alternatively, the oligomer serving as a raw material of these polymers may be atomized or gasified under reduced pressure, sprayed onto the first layer 230a, and then polymerized to form the second layer 230b. Good.

その後、第3の層230cを第2の層230bと接するように形成する(図7)。第3の層230cは、第1の層230aで使用可能な材料を含むことができ、第1の層230aの形成に適用可能な方法で形成することができる。   Thereafter, a third layer 230c is formed in contact with the second layer 230b (FIG. 7). The third layer 230c can comprise the materials available for the first layer 230a and can be formed in a manner applicable to the formation of the first layer 230a.

以上の工程により、図7に示した表示装置100を作製することができる。   Through the above steps, the display device 100 illustrated in FIG. 7 can be manufactured.

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。   The embodiments described above as the embodiments of the present invention can be implemented in combination as appropriate as long as they do not contradict each other. In addition, those in which a person skilled in the art appropriately adds, deletes or changes the design of components based on the display device of each embodiment or those in which steps are added, omitted or conditions changed are also included in the present invention. As long as it comprises the gist, it is included in the scope of the present invention.

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。   Even if other effects or effects different from the effects brought about by the aspects of the above-described embodiments are apparent from the description of the present specification or those which can be easily predicted by those skilled in the art, it is natural. It is understood that the present invention provides.

100:表示装置、102:基板、104:画素、104a:第1の画素、104b:第2の画素、104c:第3の画素、105:発光素子、105a:第1の発光素子、105b:第2の発光素子、105c:第3の発光素子、106:表示領域、108:走査線側駆動回路、110:信号線側駆動回路、112:配線、114:FPC、120:画素電極、120a:第1の画素電極、120b:第2の画素電極、120c:第3の画素電極、122:ホール注入層、124:第1のホール輸送層、126b:第2のホール輸送層、126c:第3のホール輸送層、128:発光層、128a:第1の発光層、128b:第2の発光層、128c:第3の発光層、130:ホールブロック層、132:電子輸送層、134:電子注入層、136:電子ブロック層、138:対向電極、140:隔壁、142:絶縁表面、144:矢印、145:矢印、146:矢印、147:矢印、160:高電位電源線、162:電流供給線、164:低電位電源線、166:第1の信号線、168:第2の信号線、170:書込制御走査線、172:初期化制御走査線、174:補正制御走査線、176:リセット制御線、178:発光制御走査線、180:リセット信号線、182:駆動トランジスタ、184:初期化トランジスタ、186:書込トランジスタ、188:補正トランジスタ、190:発光制御トランジスタ、192:リセットトランジスタ、194:保持容量、196:付加容量、198:容量、200:アンダーコート、200a:酸化シリコンを含む膜、200b:窒化シリコンを含む膜、200c:酸化シリコンを含む膜、202:半導体膜、202a:チャネル領域、202b:高濃度不純物領域、202c:低濃度不純物領域、204:ゲート絶縁膜、206:ゲート電極、208:容量電極、210:層間絶縁膜、212:ドレイン電極、214:ソース電極、216:平坦化膜、220:接続電極、222:付加容量電極、224:容量絶縁膜、226:開口、230:パッシベーション膜、230a:第1の層、230b:第2の層、230c:第3の層   100: display device 102: substrate 104: pixel 104a: first pixel 104b: second pixel 104c: third pixel 105: light emitting element 105 a: first light emitting element 105 b: first 2 light emitting element 105c: third light emitting element 106: display area 108: scanning line driver circuit 110: signal line driver circuit 112: wiring 114: FPC 120: pixel electrode 120a: third 1 pixel electrode 120b: second pixel electrode 120c: third pixel electrode 122: hole injection layer 124: first hole transport layer 126b: second hole transport layer 126c: third Hole transport layer 128: light emitting layer 128a: first light emitting layer 128b: second light emitting layer 128c: third light emitting layer 130: hole blocking layer 132: electron transport layer 134: electron injection layer 136: electronic block layer, 138: counter electrode, 140: partition wall, 142: insulating surface, 144: arrow, 145: arrow, 146: arrow, 147: arrow, 160: high potential power line, 162: current supply line, 164 Low potential power supply line 166: first signal line 168: second signal line 170: write control scan line 172: initialization control scan line 174: correction control scan line 176: reset control line , 178: light emission control scanning line, 180: reset signal line, 182: drive transistor, 184: initialization transistor, 186: write transistor, 188: correction transistor, 190: light emission control transistor, 192: reset transistor, 194: hold Capacity, 196: additional capacity, 198: capacity, 200: undercoat, 200a: film containing silicon oxide, 200b A film containing silicon nitride, 200c: A film containing silicon oxide, 202: a semiconductor film, 202a: a channel region, 202b: a high concentration impurity region, 202c: a low concentration impurity region, 204: a gate insulating film, 206: a gate electrode, 208 : Capacitance electrode, 210: interlayer insulating film, 212: drain electrode, 214: source electrode, 216: planarization film, 220: connection electrode, 222: additional capacitance electrode, 224: capacitance insulating film, 226: opening, 230: passivation Film, 230a: first layer, 230b: second layer, 230c: third layer

Claims (21)

第1の画素、および
前記第1の画素に隣接する第2の画素を有し、
前記第1の画素は、
第1の画素電極、
前記第1の画素電極上に位置し、前記第1の画素と前記第2の画素にわたって延在する第1のホール輸送層、
前記第1のホール輸送層上の第1の発光層、および
前記第1の発光層上に位置し、前記第1の画素と前記第2の画素にわたって延在する対向電極を備え、
前記第2の画素は、
第2の画素電極、
前記第2の画素電極上の前記第1のホール輸送層、
前記第1のホール輸送層上の第2のホール輸送層、
前記第2のホール輸送層上の第2の発光層、および
前記第2の発光層上の前記対向電極を備え、
前記第1のホール輸送層の屈折率は、前記第2のホール輸送層の屈折率よりも大きく、
前記第1の発光層の発光波長は、前記第2の発光層の発光波長よりも短い表示装置。
A first pixel, and a second pixel adjacent to the first pixel,
The first pixel is
First pixel electrode,
A first hole transport layer located on the first pixel electrode and extending over the first pixel and the second pixel;
A first light emitting layer on the first hole transport layer, and a counter electrode located on the first light emitting layer and extending over the first pixel and the second pixel;
The second pixel is
Second pixel electrode,
The first hole transport layer on the second pixel electrode;
A second hole transport layer on the first hole transport layer,
A second light emitting layer on the second hole transport layer, and the counter electrode on the second light emitting layer;
The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer,
The display apparatus whose light emission wavelength of a said 1st light emitting layer is shorter than the light emission wavelength of a said 2nd light emitting layer.
前記第2のホール輸送層のホール移動度は、前記第1のホール輸送層のホール移動度よりも高い、請求項1に記載の表示装置。   The display device according to claim 1, wherein the hole mobility of the second hole transport layer is higher than the hole mobility of the first hole transport layer. 前記第1の発光層は、前記第1の画素において前記第1のホール輸送層と接する、請求項1に記載の表示装置。   The display device according to claim 1, wherein the first light emitting layer is in contact with the first hole transport layer in the first pixel. 前記第1のホール輸送層上に、前記第1の画素と前記第2の画素にわたって延在する電子ブロック層をさらに含み、
前記電子ブロック層は、前記第1のホール輸送層と前記第1の発光層の間、および前記第2のホール輸送層と前記第2の発光層の間に位置する、請求項1に記載の表示装置。
The electronic device further includes an electronic block layer extending over the first pixel and the second pixel on the first hole transport layer,
The electron blocking layer according to claim 1, wherein the electron blocking layer is located between the first hole transport layer and the first light emitting layer, and between the second hole transport layer and the second light emitting layer. Display device.
前記第1の画素は、前記第2のホール輸送層を含まない、請求項1に記載の表示装置。   The display device according to claim 1, wherein the first pixel does not include the second hole transport layer. 前記第2の画素と隣接する第3の画素を有し、
前記第3の画素は、
第3の画素電極、
前記第3の画素電極上に位置し、前記第1の画素、前記第2の画素、および前記第3の画素にわたって延在する前記第1のホール輸送層、
前記第1のホール輸送層上の第3のホール輸送層、
前記第3のホール輸送層上の第3の発光層、ならびに
前記第3の発光層上に位置し、記第1の画素、前記第2の画素、および前記第3の画素にわたって延在する前記対向電極を備え、
前記第3のホール輸送層の屈折率は、前記第1のホール輸送層の前記屈折率よりも小さく、前記第2のホール輸送層の前記屈折率と同一であり、
前記第3の発光層の発光波長は、前記第2の発光層の発光波長よりも長い、請求項1に記載の表示装置。
And a third pixel adjacent to the second pixel,
The third pixel is
Third pixel electrode,
The first hole transport layer located on the third pixel electrode and extending over the first pixel, the second pixel, and the third pixel;
A third hole transport layer on the first hole transport layer,
A third light emitting layer on the third hole transport layer, and the third light emitting layer located on the third light emitting layer and extending across the first pixel, the second pixel, and the third pixel Equipped with a counter electrode,
The refractive index of the third hole transport layer is smaller than the refractive index of the first hole transport layer, and is the same as the refractive index of the second hole transport layer,
The display device according to claim 1, wherein a light emission wavelength of the third light emitting layer is longer than a light emission wavelength of the second light emitting layer.
前記第2のホール輸送層と前記第3のホール輸送層は同一の化合物を含む、請求項6に記載の表示装置。   The display device according to claim 6, wherein the second hole transport layer and the third hole transport layer contain the same compound. 前記第3のホール輸送層のホール移動度は、前記第1のホール輸送層のホール移動度よりも高く、前記第2のホール輸送層のホール移動度と同一である、請求項6に記載の表示装置。   The hole mobility of the third hole transport layer is higher than the hole mobility of the first hole transport layer, and the same as the hole mobility of the second hole transport layer. Display device. 前記第2の画素に隣接する第3の画素をさらに有し、
前記第3の画素は、
第3の画素電極、
前記第3の画素電極上に位置し、前記第1の画素、前記第2の画素、および前記第3の画素にわたって延在する前記第1のホール輸送層、
前記第1のホール輸送層上に位置し、前記第2の画素と前記第3の画素にわたって延在する前記第2のホール輸送層、
前記第2のホール輸送層上の第3のホール輸送層、
前記第3のホール輸送層上の第3の発光層、ならびに
前記第3の発光層上に位置し、前記第1の画素、前記第2の画素、および前記第3の画素にわたって延在する前記対向電極を備え、
前記第3のホール輸送層の屈折率は、前記第1のホール輸送層の前記屈折率よりも小さく、前記第2のホール輸送層の前記屈折率と同一であり、
前記第3の発光層の発光波長は、前記第2の発光層の発光波長よりも長い、請求項1に記載の表示装置。
It further comprises a third pixel adjacent to the second pixel,
The third pixel is
Third pixel electrode,
The first hole transport layer located on the third pixel electrode and extending over the first pixel, the second pixel, and the third pixel;
The second hole transport layer located on the first hole transport layer and extending across the second pixel and the third pixel;
A third hole transport layer on the second hole transport layer,
A third light emitting layer on the third hole transport layer, and the third light emitting layer located on the third light emitting layer and extending across the first pixel, the second pixel, and the third pixel Equipped with a counter electrode,
The refractive index of the third hole transport layer is smaller than the refractive index of the first hole transport layer, and is the same as the refractive index of the second hole transport layer,
The display device according to claim 1, wherein a light emission wavelength of the third light emitting layer is longer than a light emission wavelength of the second light emitting layer.
前記第2のホール輸送層と前記第3のホール輸送層は同一の化合物を含む、請求項9に記載の表示装置。   The display device according to claim 9, wherein the second hole transport layer and the third hole transport layer contain the same compound. 前記第3のホール輸送層のホール移動度は、前記第1のホール輸送層のホール移動度よりも高く、前記第2のホール輸送層のホール移動度と同一である、請求項9に記載の表示装置。   The hole mobility of the third hole transport layer is higher than the hole mobility of the first hole transport layer, and is the same as the hole mobility of the second hole transport layer. Display device. 前記第1の画素と前記第2の画素が位置する基板をさらに有し、
前記第1のホール輸送層に含まれる材料の分子は、前記基板の主面に平行な方向に配向する、請求項1から請求項11のいずれか1項に記載の表示装置。
It further comprises a substrate on which the first pixel and the second pixel are located,
The display device according to any one of claims 1 to 11, wherein molecules of the material contained in the first hole transport layer are aligned in a direction parallel to the main surface of the substrate.
第1の画素電極と、前記第1の画素電極に隣接する第2の画素電極を形成すること、
前記第1の画素電極と前記第2の画素電極を覆うように第1のホール輸送層を形成すること、
前記第2の画素電極を覆い、かつ、前記第1の画素電極上で前記第1のホール輸送層が露出するように第2のホール輸送層を前記第1のホール輸送層上に形成すること、
前記第1のホール輸送層を介して前記第1の画素電極上に第1の発光層を形成すること、
前記第1のホール輸送層と前記第2のホール輸送層を介して前記第2の画素電極上に第2の発光層を形成すること、ならびに
前記第1の発光層と前記第2の発光層上に対向電極を形成することを含み、
前記第1のホール輸送層の屈折率は、前記第2のホール輸送層の屈折率よりも大きく、
前記第1の発光層の発光波長は、前記第2の発光層の発光波長よりも短い、表示装置の作製方法。
Forming a first pixel electrode and a second pixel electrode adjacent to the first pixel electrode;
Forming a first hole transport layer to cover the first pixel electrode and the second pixel electrode;
Forming a second hole transport layer on the first hole transport layer so as to cover the second pixel electrode and expose the first hole transport layer on the first pixel electrode; ,
Forming a first light emitting layer on the first pixel electrode via the first hole transport layer;
Forming a second light emitting layer on the second pixel electrode via the first hole transporting layer and the second hole transporting layer; and the first light emitting layer and the second light emitting layer Including forming a counter electrode on top,
The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer,
A method for manufacturing a display device, wherein an emission wavelength of the first light emitting layer is shorter than an emission wavelength of the second light emitting layer.
前記第2のホール輸送層のホール移動度は、前記第1のホール輸送層のホール移動度よりも高い、請求項13に記載の作製方法。   The method according to claim 13, wherein the hole mobility of the second hole transport layer is higher than the hole mobility of the first hole transport layer. 前記第1の発光層の形成は、前記第1の画素電極上において前記第1の発光層が前記第1のホール輸送層と接するように行う、請求項13に記載の作製方法。   The manufacturing method according to claim 13, wherein the formation of the first light emitting layer is performed such that the first light emitting layer is in contact with the first hole transport layer on the first pixel electrode. 前記第1の発光層と前記第2の発光層の形成前に、前記第1の画素電極上において前記第1のホール輸送層と接し、前記第2の画素電極上において前記第2のホール輸送層と接するように電子ブロック層を形成することをさらに含む、請求項13に記載の作製方法。   Before the formation of the first light emitting layer and the second light emitting layer, the first hole transporting layer is in contact with the first pixel electrode on the first pixel electrode, and the second hole transport is on the second pixel electrode The method according to claim 13, further comprising forming an electron blocking layer in contact with the layer. 第1の画素電極、前記第1の画素電極に隣接する第2の画素電極、および前記第2の画素電極に隣接する第3の画素電極を形成すること、
前記第1の画素電極、前記第2の画素電極、および前記第3の画素電極を覆うように第1のホール輸送層を形成すること、
前記第2の画素電極を覆い、かつ、前記第1の画素電極と前記第3の画素電極上で前記第1のホール輸送層が露出するように第2のホール輸送層を前記第1のホール輸送層上に形成すること、
前記第3の画素電極を覆い、かつ、前記第1の画素電極上で前記第1のホール輸送層が露出し、前記第2の画素電極上で前記第2のホール輸送層が露出するように第3のホール輸送層を前記第1のホール輸送層上に形成すること、
前記第1のホール輸送層を介して前記第1の画素電極上に第1の発光層を形成すること、
前記第1のホール輸送層と前記第2のホール輸送層を介して前記第2の画素電極上に第2の発光層を形成すること、
前記第1のホール輸送層と前記第3のホール輸送層を介して前記第3の画素電極上に第3の発光層を形成すること、ならびに
前記第1の発光層、前記第2の発光層、および前記第3の発光層上に対向電極を形成することを含み、
前記第1のホール輸送層の屈折率は、前記第2のホール輸送層の屈折率と前記第3のホール輸送層の屈折率よりも大きく、
前記第2の発光層の発光波長は、前記第1の発光層の発光波長よりも長く、前記第3の発光層の発光波長よりも短い、表示装置の作製方法。
Forming a first pixel electrode, a second pixel electrode adjacent to the first pixel electrode, and a third pixel electrode adjacent to the second pixel electrode;
Forming a first hole transport layer to cover the first pixel electrode, the second pixel electrode, and the third pixel electrode;
The second hole transport layer is covered with the first hole transport layer so as to cover the second pixel electrode and expose the first hole transport layer on the first pixel electrode and the third pixel electrode. Forming on the transport layer,
The third pixel electrode is covered, the first hole transport layer is exposed on the first pixel electrode, and the second hole transport layer is exposed on the second pixel electrode. Forming a third hole transport layer on the first hole transport layer;
Forming a first light emitting layer on the first pixel electrode via the first hole transport layer;
Forming a second light emitting layer on the second pixel electrode via the first hole transport layer and the second hole transport layer;
Forming a third light emitting layer on the third pixel electrode via the first hole transporting layer and the third hole transporting layer; and the first light emitting layer, the second light emitting layer And forming a counter electrode on the third light emitting layer,
The refractive index of the first hole transport layer is larger than the refractive index of the second hole transport layer and the refractive index of the third hole transport layer,
A method for manufacturing a display device, wherein a light emission wavelength of the second light emitting layer is longer than a light emission wavelength of the first light emitting layer and shorter than a light emission wavelength of the third light emitting layer.
前記第2のホール輸送層のホール移動度と前記第3のホール輸送層のホール移動度は同一であり、かつ、前記第1のホール輸送層のホール移動度よりも高い、請求項17に記載の作製方法。   The hole mobility of the second hole transport layer and the hole mobility of the third hole transport layer are the same and are higher than the hole mobility of the first hole transport layer. How to make 前記第1の発光層の形成は、前記第1の画素電極上において前記第1の発光層が前記第1のホール輸送層と接するように行う、請求項17に記載の作製方法。   The manufacturing method according to claim 17, wherein the formation of the first light emitting layer is performed such that the first light emitting layer is in contact with the first hole transport layer on the first pixel electrode. 前記第1の発光層、前記第2の発光層、および前記第3の発光層の形成前に、前記第1の画素電極上において前記第1のホール輸送層と接し、前記第2の画素電極上において前記第2のホール輸送層と接し、前記第3の画素電極上において前記第3のホール輸送層と接するように電子ブロック層を形成することをさらに含む、請求項17に記載の作製方法。   Before the formation of the first light emitting layer, the second light emitting layer, and the third light emitting layer, the second pixel electrode is in contact with the first hole transport layer on the first pixel electrode The method according to claim 17, further comprising forming an electron blocking layer in contact with the second hole transport layer on the upper side and in contact with the third hole transport layer on the third pixel electrode. . 前記第1の画素電極を、基板の上に形成し、
前記第1のホール輸送層に含まれる材料の分子を、前記基板の主面に平行な方向に配向して、前記第1のホール輸送層を形成する、請求項13から請求項20のいずれか1項に記載の作製方法。
Forming the first pixel electrode on a substrate;
21. The first hole transport layer is formed by orienting molecules of a material contained in the first hole transport layer in a direction parallel to the main surface of the substrate. The production method according to item 1.
JP2018003429A 2018-01-12 2018-01-12 Display device and method for manufacturing display device Pending JP2019125616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018003429A JP2019125616A (en) 2018-01-12 2018-01-12 Display device and method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018003429A JP2019125616A (en) 2018-01-12 2018-01-12 Display device and method for manufacturing display device

Publications (1)

Publication Number Publication Date
JP2019125616A true JP2019125616A (en) 2019-07-25

Family

ID=67399515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018003429A Pending JP2019125616A (en) 2018-01-12 2018-01-12 Display device and method for manufacturing display device

Country Status (1)

Country Link
JP (1) JP2019125616A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094935A1 (en) * 2021-11-26 2023-06-01 株式会社半導体エネルギー研究所 Light emitting apparatus, display device and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094935A1 (en) * 2021-11-26 2023-06-01 株式会社半導体エネルギー研究所 Light emitting apparatus, display device and electronic device

Similar Documents

Publication Publication Date Title
KR102377490B1 (en) Light emitting display device and method of manufacturing the same
US8878206B2 (en) Organic light emitting display apparatus including an auxiliary layer and method for manufacturing the same
TWI655767B (en) Organic light emitting diode display device
US9780321B2 (en) Organic EL display panel, display device incorporating same, and organic EL display panel manufacturing method
US9887250B2 (en) Organic el display panel with second blue emitter, display device provided therewith, and method for manufacturing organic el display panel
US8390549B2 (en) Organic luminescent display device
US10777103B2 (en) Display apparatus and method for manufacturing same
JP7002367B2 (en) Display device
JP2003151769A (en) Multicolor light emission device and its manufacturing method
JP2005285708A (en) Organic light emitting element, picture display device, and its manufacturing method
US9150954B2 (en) Light-emitting diode and deposition apparatus for fabricating the same
JP2016164855A (en) Light-emitting device, and display device, lighting device, and electronic apparatus each including the same
CN110828677B (en) Light emitting diode and electroluminescent display device including the same
JP6062954B2 (en) Mirror device
JP2018073567A (en) Display device
US10878748B2 (en) Display device
JP2005129519A (en) Light-emitting device
TWI648895B (en) Method of manufacturing organic el element, organic el element, organic el apparatus, and electronic device
JP2018120733A (en) Display device
JP2019033192A (en) Light emitter and display device including light emitter
JP2019125616A (en) Display device and method for manufacturing display device
US10050232B2 (en) Light emitting device and organic electroluminescence display device
US11839125B2 (en) Organic light emitting display apparatus
JP2019153659A (en) Light emitting element and display device including the same
KR102435038B1 (en) Organic light emitting display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180322