JP2019122060A - Three-phase voltage doubler rectifier circuit, air conditioning device, and control method using air conditioning device - Google Patents
Three-phase voltage doubler rectifier circuit, air conditioning device, and control method using air conditioning device Download PDFInfo
- Publication number
- JP2019122060A JP2019122060A JP2017253222A JP2017253222A JP2019122060A JP 2019122060 A JP2019122060 A JP 2019122060A JP 2017253222 A JP2017253222 A JP 2017253222A JP 2017253222 A JP2017253222 A JP 2017253222A JP 2019122060 A JP2019122060 A JP 2019122060A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- voltage
- control signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
Description
本発明は、三相倍電圧整流回路、空気調和機及び空気調和機による制御方法に関する。 The present invention relates to a three-phase voltage doubler rectifier circuit, an air conditioner, and a control method using the air conditioner.
三相交流電源から供給される交流電力を直流電力に変換する回路として、三相倍電圧整流回路がある。
特許文献1には、関連する技術として、一般的に、FRD(Fast Recovery Diode)と呼ばれるダイオード(特許文献1において、符号D7、D8によって示されるダイオード)を用いた三相倍電圧整流回路に関する技術が記載されている。
As a circuit for converting alternating current power supplied from a three-phase alternating current power supply into direct current power, there is a three-phase voltage doubler rectifier circuit.
Patent Document 1 discloses, as a related technology, a technology related to a three-phase voltage doubler rectifier circuit using diodes generally called FRD (Fast Recovery Diode) (diodes indicated by reference numerals D7 and D8 in Patent Document 1). Is described.
ところで、FRDは、装置の高効率化のために、一般的なダイオードに比べて、短い逆回復時間を実現する素子である。したがって、空気調和機などの装置において特許文献1に記載の技術を用いた場合、FRDにおいて順方向電圧分の電圧降下が生じ、一般的なダイオードに比べて、装置の電力効率を低下させる可能性がある。なお、逆回復時間とは、ダイオードがオン状態から完全なオフ状態になるまでにかかる時間のことである。
そのため、三相倍電圧整流回路が用いられる装置の電力効率を改善することのできる技術が求められている。
By the way, the FRD is an element that realizes a short reverse recovery time as compared to a general diode in order to increase the efficiency of the device. Therefore, when the technology described in Patent Document 1 is used in an apparatus such as an air conditioner, a voltage drop corresponding to a forward voltage occurs in the FRD, which may lower the power efficiency of the apparatus compared to a general diode. There is. The reverse recovery time is the time taken for the diode to go from the on state to the complete off state.
Therefore, there is a need for a technique that can improve the power efficiency of a device in which a three-phase voltage doubler rectifier circuit is used.
本発明は、上記の課題を解決することのできる三相倍電圧整流回路、空気調和機及び空気調和機による制御方法を提供することを目的としている。 An object of the present invention is to provide a three-phase voltage doubler rectifier circuit, an air conditioner, and a control method using the air conditioner that can solve the above-mentioned problems.
本発明の第1の態様によれば、三相倍電圧整流回路は、第1端子、第2端子、第3端子を有する第1トランジスタであって、三相交流電圧から供給される交流電圧を整流するブリッジ回路の有する整流後の電圧を出力する出力端子に、前記第1端子に印加される電圧に応じた電流が流れる前記第2端子が接続される前記第1トランジスタと、第1端子、第2端子、第3端子を有する第2トランジスタであって、前記ブリッジ回路の有するリターン電流が入力される入力端子に、前記第2トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第2トランジスタの有する前記第3端子が接続され、前記第1トランジスタの有する前記第3端子に、前記第2トランジスタの有する前記第2端子が接続される前記第2トランジスタと、第1端子、第2端子、第3端子を有する第3トランジスタであって、前記第1トランジスタの有する前記第2端子に、前記第3トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第3トランジスタの有する前記第3端子が接続される前記第3トランジスタと、第1端子、第2端子、第3端子を有する第4トランジスタであって、前記第2トランジスタの有する前記第3端子に、前記第4トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第4トランジスタの有する前記第2端子が接続される前記第4トランジスタと、第1端子、第2端子を有する第1キャパシタであって、前記第3トランジスタの有する前記第2端子に、前記第1キャパシタの有する前記第1端子が接続され、前記第1トランジスタの前記第3端子に、前記第1キャパシタの有する前記第2端子が接続される前記第1キャパシタと、第1端子、第2端子を有する第2キャパシタであって、前記第1トランジスタの有する前記第3端子に、前記第2キャパシタの有する前記第1端子が接続され、前記第4トランジスタの前記第3端子に、前記第2キャパシタの有する前記第2端子が接続される前記第2キャパシタと、を備える。 According to a first aspect of the present invention, a three-phase voltage doubler rectifier circuit is a first transistor having a first terminal, a second terminal, and a third terminal, and is configured to receive an alternating voltage supplied from a three-phase alternating voltage. A first terminal to which the second terminal through which a current according to a voltage applied to the first terminal flows is connected to an output terminal for outputting a rectified voltage of the bridge circuit for rectifying; A second transistor having a second terminal and a third terminal, wherein the current corresponding to the voltage applied to the first terminal of the second transistor is input to the input terminal to which the return current of the bridge circuit is input. A second terminal connected to the third terminal of the second transistor through which the second current flows, and the second terminal of the second transistor connected to the third terminal of the first transistor A third transistor having a first terminal, a second terminal, and a third terminal, wherein a voltage applied to the first terminal of the third transistor is applied to the second terminal of the first transistor. A third transistor connected to the third terminal of the third transistor through which a current corresponding to the third transistor flows, and a fourth transistor having a first terminal, a second terminal, and a third terminal, the second transistor A fourth transistor to which the second terminal of the fourth transistor to which a current according to the voltage applied to the first terminal of the fourth transistor flows is connected to the third terminal of the fourth transistor; A first capacitor having one terminal and a second terminal, wherein the first terminal of the first capacitor is connected to the second terminal of the third transistor. A second capacitor having a first terminal, a first terminal, and a second terminal, wherein the third terminal of the first transistor is connected to the second terminal of the first capacitor; The first terminal of the second capacitor is connected to the third terminal of one transistor, and the second terminal of the second capacitor is connected to the third terminal of the fourth transistor. And a second capacitor.
本発明の第2の態様によれば、第1の態様における三相倍電圧整流回路おいて、前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタのそれぞれの有する前記第1端子は、モータの回転数が予め定めた回転数以上である場合に、前記ブリッジ回路の有する前記出力端子の電圧が最小値となるタイミング毎にオン状態とオフ状態とが切り替わる第1制御信号を受ける端子であり、前記第1トランジスタの有する前記第1端子と前記第4トランジスタの有する前記第1端子は、前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子が前記オン状態の前記第1制御信号を受ける場合に、前記オフ状態の前記第1制御信号を受け、前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子が前記オフ状態の前記第1制御信号を受ける場合に、前記オン状態の前記第1制御信号を受けるものであってもよい。 According to a second aspect of the present invention, in the three-phase voltage doubler rectifier circuit according to the first aspect, each of the first transistor, the second transistor, the third transistor, and the fourth transistor includes: 1 terminal is a first control signal that switches between ON state and OFF state at each timing when the voltage of the output terminal of the bridge circuit becomes a minimum value when the number of revolutions of the motor is equal to or greater than a predetermined number of revolutions And the first terminal of the first transistor and the first terminal of the fourth transistor are the first terminal of the second transistor and the first terminal of the third transistor. When the first control signal in the on state is received, the first control signal in the off state is received, and the first transistor of the second transistor is When the first terminal having a child with the said third transistor receives said first control signal of the OFF state may be one that receives the first control signal of the ON state.
本発明の第3の態様によれば、第1の態様または第2の態様における三相倍電圧整流回路おいて、前記第1トランジスタ、前記第2トランジスタのそれぞれの有する前記第1端子は、モータの回転数が予め定めた回転数未満である場合に、常に前記オフ状態を示す前記第2制御信号を受ける端子であり、前記第3トランジスタ、前記第4トランジスタのそれぞれの有する前記第1端子は、前記モータの回転数が前記予め定めた回転数未満である場合に、常に前記オン状態を示す前記第2制御信号を受ける端子であってもよい。 According to a third aspect of the present invention, in the three-phase voltage doubler rectifier circuit according to the first or second aspect, the first terminal of each of the first transistor and the second transistor is a motor Is a terminal that always receives the second control signal that indicates the off state when the number of rotations of the second transistor is less than a predetermined number of rotations, and the first terminal of each of the third and fourth transistors is The terminal may receive the second control signal that always indicates the on state when the number of rotations of the motor is less than the predetermined number of rotations.
本発明の第4の態様によれば、第1の態様から第3の態様の何れかにおける三相倍電圧整流回路おいて、前記第3トランジスタ及び前記第4トランジスタの少なくとも一方は、スーパージャンクションMOSFET(Metal−Oxide−Semiconductor Field−Eeffect Transistor)であるものであってもよい。 According to a fourth aspect of the present invention, in the three-phase voltage doubler rectifier circuit according to any one of the first to third aspects, at least one of the third transistor and the fourth transistor is a super junction MOSFET. (Metal-Oxide-Semiconductor Field-Eeffect Transistor) may be used.
本発明の第5の態様によれば、空気調和機は、第1の態様から第4の態様の何れかにおける三相倍電圧整流回路と、三相交流電圧から供給される交流電圧をブリッジ回路によって整流した整流後の電圧が最小値となるタイミング毎にオンとオフとが切り替わる制御信号を、前記三相倍電圧整流回路が備える前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタのそれぞれの前記第1端子に出力する制御部と、を備える。 According to a fifth aspect of the present invention, an air conditioner includes the three-phase voltage doubler rectifier circuit according to any one of the first to fourth aspects, and an AC voltage supplied from the three-phase AC voltage as a bridge circuit. The control signal that switches between on and off at each timing when the rectified voltage rectified by the voltage becomes the minimum value is the first transistor, the second transistor, the third transistor, and the third transistor provided in the three-phase voltage doubler rectifier circuit. And a control unit that outputs the first terminal of each of the fourth transistors.
本発明の第6の態様によれば、第5の態様における空気調和機において、前記三相倍電圧整流回路は、前記ブリッジ回路の出力端子と前記第1トランジスタの前記第2端子との間に、前記ブリッジ回路の出力におけるリップルを改善させるリアクトルを備え、前記制御部は、前記リアクトルの両端子間における電圧の位相差に基づいて、前記制御信号のオンとオフとを切り替えるタイミングを変更するものであってもよい。 According to a sixth aspect of the present invention, in the air conditioner according to the fifth aspect, the three-phase voltage doubler rectifier circuit is provided between an output terminal of the bridge circuit and the second terminal of the first transistor. A reactor for improving ripples in the output of the bridge circuit, and the control unit changes a timing at which the control signal is switched on and off based on a phase difference of voltage between both terminals of the reactor It may be
本発明の第7の態様によれば、空気調和機による制御方法は、第1端子、第2端子、第3端子を有する第1トランジスタであって、三相交流電圧から供給される交流電圧を整流するブリッジ回路の有する整流後の電圧を出力する出力端子に、前記第1端子に印加される電圧に応じた電流が流れる前記第2端子が接続される前記第1トランジスタと、第1端子、第2端子、第3端子を有する第2トランジスタであって、前記ブリッジ回路の有するリターン電流が入力される入力端子に、前記第2トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第2トランジスタの有する前記第3端子が接続され、前記第1トランジスタの有する前記第3端子に、前記第2トランジスタの有する前記第2端子が接続される前記第2トランジスタと、第1端子、第2端子、第3端子を有する第3トランジスタであって、前記第1トランジスタの有する前記第2端子に、前記第3トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第3トランジスタの有する前記第3端子が接続される前記第3トランジスタと、第1端子、第2端子、第3端子を有する第4トランジスタであって、前記第2トランジスタの有する前記第3端子に、前記第4トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第4トランジスタの有する前記第2端子が接続される前記第4トランジスタと、第1端子、第2端子を有する第1キャパシタであって、前記第3トランジスタの有する前記第2端子に、前記第1キャパシタの有する前記第1端子が接続され、前記第1トランジスタの前記第3端子に、前記第1キャパシタの有する前記第2端子が接続される前記第1キャパシタと、第1端子、第2端子を有する第2キャパシタであって、前記第1トランジスタの有する前記第3端子に、前記第2キャパシタの有する前記第1端子が接続され、前記第4トランジスタの前記第3端子に、前記第2キャパシタの有する前記第2端子が接続される前記第2キャパシタと、を備える三相倍電圧整流回路と、制御部を有する空気調和機による制御方法であって、前記制御部は、モータの回転数が予め定めた回転数以上である場合に、前記ブリッジ回路の有する前記出力端子の電圧が最小値となるタイミング毎にオン状態とオフ状態とが切り替わる第1制御信号を前記三相倍電圧整流回路に出力する制御部であって、前記第1トランジスタの有する前記第1端子と前記第4トランジスタの有する前記第1端子に前記オフ状態の前記第1制御信号を出力する場合に、前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子に前記オン状態の前記第1制御信号を出力し、前記第1トランジスタの有する前記第1端子と前記第4トランジスタの有する前記第1端子に前記オン状態の前記第1制御信号を出力する場合に、前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子に前記オフ状態の前記第1制御信号を出力し、モータの回転数が予め定めた回転数未満である場合に、常に前記オフ状態を示す前記第2制御信号を前記三相倍電圧整流回路に出力する制御部であって、前記モータの回転数が前記予め定めた回転数未満である場合に、前記第3トランジスタ、前記第4トランジスタのそれぞれの有する前記第1端子に常に前記オン状態を示す前記第2制御信号を出力する。 According to a seventh aspect of the present invention, a control method by an air conditioner is a first transistor having a first terminal, a second terminal, and a third terminal, wherein an AC voltage supplied from a three-phase AC voltage is A first terminal to which the second terminal through which a current according to a voltage applied to the first terminal flows is connected to an output terminal for outputting a rectified voltage of the bridge circuit for rectifying; A second transistor having a second terminal and a third terminal, wherein the current corresponding to the voltage applied to the first terminal of the second transistor is input to the input terminal to which the return current of the bridge circuit is input. Is connected to the third terminal of the second transistor, and the second terminal of the second transistor is connected to the third terminal of the first transistor. A third transistor having a transistor, a first terminal, a second terminal, and a third terminal, wherein a voltage applied to the first terminal of the third transistor is applied to the second terminal of the first transistor. A third transistor connected to the third terminal of the third transistor through which a current corresponding to the third transistor flows, and a fourth transistor having a first terminal, a second terminal, and a third terminal, the second transistor A fourth transistor to which the second terminal of the fourth transistor to which a current according to the voltage applied to the first terminal of the fourth transistor flows is connected to the third terminal of the fourth transistor; A first capacitor having one terminal and a second terminal, wherein the first terminal of the first capacitor is the second terminal of the third transistor. A second capacitor having a first terminal, a first terminal, and a second terminal connected to each other and to which the second terminal of the first capacitor is connected to the third terminal of the first transistor; The first terminal of the second capacitor is connected to the third terminal of the first transistor, and the second terminal of the second capacitor is connected to the third terminal of the fourth transistor. A control method using an air conditioner having a control unit and a three-phase voltage doubler rectifier circuit including the second capacitor, wherein the control unit is configured to control the number of rotations of the motor to be equal to or greater than a predetermined number of rotations. Control for outputting, to the three-phase voltage doubler rectifier circuit, a first control signal that switches between an on state and an off state at each timing when the voltage at the output terminal of the bridge circuit becomes a minimum value. A second portion of the second transistor when the first control signal in the off state is output to the first terminal of the first transistor and the first terminal of the fourth transistor. The first control signal in the on state is output to the first terminal of the first terminal and the third transistor, and the first terminal of the first transistor and the first terminal of the fourth transistor are output. When the first control signal in the on state is output, the first control signal in the off state is output to the first terminal of the second transistor and the first terminal of the third transistor; A control unit that outputs the second control signal always indicating the off state to the three-phase voltage doubler rectifier circuit when the number of rotations of the second motor is less than a predetermined number of rotations, The second control signal indicating the on state is always output to the first terminal of each of the third transistor and the fourth transistor when the number of rotations of the data is less than the predetermined number of rotations. .
本発明の実施形態による三相倍電圧整流回路によれば、三相倍電圧整流回路が用いられる装置の電力効率を改善することができる。 The three-phase voltage doubler rectifier circuit according to the embodiment of the present invention can improve the power efficiency of a device using the three-phase voltage doubler rectifier circuit.
<実施形態>
以下、本発明の一実施形態による空気調和機(以下、「空調機」と記載)モータ駆動装置の構成について説明する。
本発明の一実施形態による空調機1は、三相交流電源から供給される交流電流を整流して直流電圧を生成し、生成した直流電圧からコンプレッサモータを回転させる交流電圧に変換することにより、コンプレッサモータを回転させて圧縮空気を生成し、冷媒を介して空気の熱交換を行うことによって冷房及び暖房の少なくとも一方を実現する装置である。空調機1は、図1に示すように、三相倍電圧整流回路10、インバータ20、コンプレッサモータ30、第1制御部40、第2制御部50、回転数検出部60を備える。
また、図1に示す三相交流電源70は、空調機1へ電力を供給する電源である。三相交流電源70は、位相が120度ずつ異なる3つの交流電圧を出力する。三相交流電源70は、例えば、商用電源である。
Embodiment
Hereinafter, a configuration of an air conditioner (hereinafter, referred to as “air conditioner”) motor drive device according to an embodiment of the present invention will be described.
The air conditioner 1 according to one embodiment of the present invention rectifies an alternating current supplied from a three-phase alternating current power supply to generate a direct current voltage, and converts the generated direct current voltage into an alternating current voltage for rotating a compressor motor. The compressor motor is rotated to generate compressed air, and heat exchange of the air through the refrigerant is performed to realize at least one of cooling and heating. As shown in FIG. 1, the air conditioner 1 includes a three-phase voltage
A three-phase alternating
三相倍電圧整流回路10は、第1端子、第2端子、第3端子、第4端子、第5端子、第6端子、第7端子、第8端子を備える。インバータ20は、第1端子、第2端子、第3端子、第4端子、第5端子を備える。コンプレッサモータ30は、第1端子、第2端子、第3端子を備える。第1制御部40は、第1端子、第2端子、第3端子、第4端子、第5端子を備える。第2制御部50は、第1端子、第2端子を備える。回転数検出部60は、第1端子、第2端子を備える。三相交流電源70は、第1端子、第2端子、第3端子、第4端子を備える。
The three-phase voltage
三相倍電圧整流回路10の第1端子は、インバータ20の第1端子に接続される。三相倍電圧整流回路10の第2端子は、インバータ20の第2端子、第2制御部50の第1端子に接続される。三相倍電圧整流回路10の第3端子は、第1制御部40の第1端子に接続される。三相倍電圧整流回路10の第4端子は、第1制御部40の第2端子に接続される。三相倍電圧整流回路10の第5端子は、第1制御部40の第3端子に接続される。三相倍電圧整流回路10の第6端子は、第1制御部40の第4端子に接続される。三相倍電圧整流回路10の第7端子は、三相交流電源70の第1端子に接続される。三相倍電圧整流回路10の第8端子は、三相交流電源70の第2端子に接続される。三相倍電圧整流回路10の第9端子は、三相交流電源70の第3端子に接続される。
インバータ20の第3端子は、第2制御部50の第2端子に接続される。インバータ20の第4端子は、コンプレッサモータ30の第1端子に接続される。インバータ20の第5端子は、コンプレッサモータ30の第2端子に接続される。インバータ20の第6端子は、コンプレッサモータ30の第3端子に接続される。
回転数検出部60の第1端子は、コンプレッサモータ30の回転数を検出して回転数の情報を受ける。回転数検出部60の第2端子は、第1制御部40の第5端子に接続される。
The first terminal of the three-phase voltage
The third terminal of the
A first terminal of the rotation
三相倍電圧整流回路10は、第1制御部40から受ける制御信号に応じて、三相交流電源70から供給される位相が120度ずつずれた三相交流電圧を直流電圧に変換する回路である。三相倍電圧整流回路10は、図1に示すように、ダイオードD1、D2、D3、D4、D5、D6、リアクトルL1、パワートランジスタQ1、Q2、M1、M2、キャパシタC1、C2を備える。
Three-phase voltage
ダイオードD1、D2、D3、D4、D5、D6のそれぞれは、アノード、カソードを備える。リアクトルL1、キャパシタC1、C2のそれぞれは、第1端子、第2端子を備える。パワートランジスタQ1、Q2のそれぞれは、例えば、IGBT(Insulated Gate Bipolar Transistor)であり、エミッタ、ゲート、コレクタを備える。パワートランジスタM1、M2のそれぞれは、例えば、SJ−MOSFET(SuperJunction−Metal−Oxide−Semiconductor Field−Eeffect Transistor)であり、ソース、ゲート、ドレインを備える。なお、パワートランジスタM1、M2のそれぞれは、nMOSトランジスタであり、パワートランジスタM1、M2のそれぞれにおいて、基板はソースに接続される。その結果、基板のp領域とソースのn領域には同電位が与えられるため、基板−ソース間のpn接続は寄生ダイオードにはならない。一方、パワートランジスタM1、M2のそれぞれにおいて、基板のp領域とドレインのn領域には別々の電位が与えられるため、基板−ドレイン間のpn接続は寄生ダイオードを構成する。 Each of the diodes D1, D2, D3, D4, D5, D6 comprises an anode and a cathode. Each of reactor L1 and capacitors C1 and C2 has a first terminal and a second terminal. Each of the power transistors Q1 and Q2 is, for example, an IGBT (Insulated Gate Bipolar Transistor), and includes an emitter, a gate, and a collector. Each of the power transistors M1 and M2 is, for example, a SJ-MOSFET (Super Junction-Metal-Oxide-Semiconductor Field-Eeffect Transistor), and includes a source, a gate, and a drain. Each of the power transistors M1 and M2 is an nMOS transistor, and in each of the power transistors M1 and M2, the substrate is connected to the source. As a result, since the same potential is applied to the p region of the substrate and the n region of the source, the pn connection between the substrate and the source does not become a parasitic diode. On the other hand, in each of the power transistors M1 and M2, different potentials are applied to the p region of the substrate and the n region of the drain, so the pn connection between the substrate and the drain constitutes a parasitic diode.
ダイオードD1のアノードは、ダイオードD2のカソードに接続される。ダイオードD1のアノードは、三相倍電圧整流回路10の第9端子となる。ダイオードD1のカソードは、ダイオードD3のカソード、ダイオードD5のカソード、リアクトルL1の第1端子に接続される。
ダイオードD2のアノードは、ダイオードD4のアノード、ダイオードD6のアノード、パワートランジスタQ2のエミッタ、パワートランジスタM2のドレインに接続される。
ダイオードD3のアノードは、ダイオードD4のカソードに接続される。ダイオードD3のアノードは、三相倍電圧整流回路10の第8端子となる。
ダイオードD5のアノードは、ダイオードD6のカソードに接続される。ダイオードD5のアノードは、三相倍電圧整流回路10の第7端子となる。
The anode of the diode D1 is connected to the cathode of the diode D2. The anode of the diode D1 serves as the ninth terminal of the three-phase voltage
The anode of the diode D2 is connected to the anode of the diode D4, the anode of the diode D6, the emitter of the power transistor Q2, and the drain of the power transistor M2.
The anode of the diode D3 is connected to the cathode of the diode D4. The anode of the diode D3 is the eighth terminal of the three-phase voltage
The anode of the diode D5 is connected to the cathode of the diode D6. The anode of the diode D5 is the seventh terminal of the three-phase voltage
リアクトルL1の第2端子は、パワートランジスタQ1のコレクタ、パワートランジスタM1のソースに接続される。
パワートランジスタQ1のゲートは、三相倍電圧整流回路10の第6端子となる。パワートランジスタQ1のエミッタは、パワートランジスタQ2のコレクタ、キャパシタC1の第1端子、キャパシタC2の第1端子に接続される。
パワートランジスタQ2のゲートは、三相倍電圧整流回路10の第5端子となる。
パワートランジスタM1のゲートは、三相倍電圧整流回路10の第3端子となる。パワートランジスタM1のドレインは、キャパシタC1の第2端子に接続される。パワートランジスタM1のドレインは、三相倍電圧整流回路10の第1端子となる。
パワートランジスタM2のゲートは、三相倍電圧整流回路10の第4端子となる。パワートランジスタM2のソースは、キャパシタC2の第2端子に接続される。パワートランジスタM2のソースは、三相倍電圧整流回路10の第2端子となる。
The second terminal of reactor L1 is connected to the collector of power transistor Q1 and the source of power transistor M1.
The gate of the power transistor Q1 is the sixth terminal of the three-phase voltage
The gate of the power transistor Q2 is the fifth terminal of the three-phase voltage
The gate of the power transistor M1 is the third terminal of the three-phase voltage
The gate of the power transistor M2 is the fourth terminal of the three-phase voltage
ダイオードD1、D2、D3、D4、D5、D6は、三相ブリッジ回路を構成する。三相ブリッジ回路を構成するダイオードD1、D2、D3、D4、D5、D6は、三相交流電源70から供給される電流を整流し、直流電圧を生成する。
リアクトルL1は、キャパシタC1及びC2と共にリップル除去フィルタを構成する。
The diodes D1, D2, D3, D4, D5 and D6 constitute a three-phase bridge circuit. The diodes D 1, D 2, D 3, D 4,
Reactor L1 constitutes a ripple removal filter with capacitors C1 and C2.
パワートランジスタQ1、Q2、M1、M2のそれぞれは、第1制御部40から受ける制御信号に応じて、オン状態またはオフ状態となる。そして、三相ブリッジ回路を構成するダイオードD1、D2、D3、D4、D5、D6が生成した電圧によりキャパシタC1及びC2が充電される。
このとき、第1制御部40は、コンプレッサモータ30の回転数を取得している。また、第1制御部40は、第1制御信号と第2制御信号とを切り替えるための判定基準となる所定の回転数を示す情報を保持する。そして、第1制御部40は、取得した回転数と保持する情報が示す所定の回転数とを比較する。第1制御部40は、取得した回転数が所定の回転数以上である場合、三相交流電圧の振幅の2倍の直流電圧を出力させる第1制御信号を三相倍電圧整流回路10に出力する。第1制御部40は、取得した回転数が所定の回転数未満である場合、三相交流電圧の振幅の1倍の直流電圧を出力させる第2制御信号を三相倍電圧整流回路10に出力する。これら第1制御信号と第2制御信号の違いにより、コンプレッサモータ30の回転数が所定の回転数以上である場合と所定の回転数未満である場合とでキャパシタC1及びC2に充電される電荷が異なり、三相倍電圧整流回路10は、第1制御部40から第1制御信号を受けた場合、三相交流電圧の振幅の2倍の直流電圧をインバータ20に出力し、第1制御部40から第2制御信号を受けた場合、三相交流電圧の振幅の1倍の直流電圧をインバータ20に出力する。
なお、三相交流電圧の振幅の1倍の直流電圧とは、実効値により算出したものであり、例えば、三相交流電源70が出力する整流後の電圧の実効値が200ボルトである場合、三相交流電圧の振幅の1倍の直流電圧は、(200・√2)ボルトである。また、三相交流電圧の振幅の2倍の直流電圧は、(400・√2)ボルトである。
Each of power transistors Q 1, Q 2, M 1 and M 2 is turned on or off in response to a control signal received from
At this time, the
The DC voltage that is one time the amplitude of the three-phase AC voltage is calculated from the effective value, for example, when the effective value of the rectified voltage output from the three-phase
ここで、第1制御部40が第1制御信号を三相倍電圧整流回路10に出力する場合と第2制御信号を三相倍電圧整流回路10に出力する場合について、三相倍電圧整流回路10が直流電流を生成する動作を、図2を用いて説明する。
Here, for the case where the
まず、第1制御部40が第1制御信号を三相倍電圧整流回路10に出力する場合の三相倍電圧整流回路10の動作について説明する。
図2(a)の部分に記載されている波形V1は、ダイオードD1のカソードにおける電圧であり、三相ブリッジ回路を構成するダイオードD1、D2、D3、D4、D5、D6によって整流された後の電圧である。また、図2(a)の部分に記載されているオンまたはオフを示す波形は、第1制御信号である。図2(a)の部分において、縦方向は、振幅を表している。また、横方向は、時間を表している。また、図2(a)の部分において、波形Q1、Q2、M1、M2のそれぞれは、パワートランジスタQ1、Q2、M1、M2のそれぞれのゲートに印加される制御信号を表している。なお、図2(a)の部分に示すように、波形Q1、Q2、M1、M2のそれぞれは、電圧V1が最小値となるタイミングでオン状態(Highレベル)とオフ状態(Lowレベル)とが切り替わる。また、波形Q1とM2は、オン状態とオフ状態とが同様に変化する。また、波形Q2とM1は、波形Q1とM2がオン状態である場合にはオフ状態となり、波形Q1とM2がオフ状態である場合にはオン状態となる。なお、パワートランジスタM1とM2のそれぞれのオン抵抗は寄生ダイオードのインピーダンスに比べて小さい。そのため、パワートランジスタM1とM2のそれぞれがオン状態のときには、寄生ダイオードには電流がほとんど流れず、ほとんどすべての電流は、ソースからドレインへトランジスタを構成する部分に流れる。
First, the operation of the three-phase voltage
The waveform V1 described in the portion of FIG. 2 (a) is a voltage at the cathode of the diode D1, and after being rectified by the diodes D1, D2, D3, D4, D5, D6 constituting the three-phase bridge circuit. It is a voltage. Further, the waveform indicating on or off described in the portion of FIG. 2A is a first control signal. In the part of FIG. 2A, the vertical direction represents the amplitude. Also, the horizontal direction represents time. Further, in the portion of FIG. 2A, each of the waveforms Q1, Q2, M1, and M2 represents a control signal applied to each gate of the power transistors Q1, Q2, M1, and M2. As shown in the portion of FIG. 2A, each of the waveforms Q1, Q2, M1, and M2 has an on state (high level) and an off state (low level) at the timing when the voltage V1 becomes the minimum value. Switch. Also, the waveforms Q1 and M2 change similarly between the on state and the off state. Further, the waveforms Q2 and M1 are in the off state when the waveforms Q1 and M2 are in the on state, and are in the on state when the waveforms Q1 and M2 are in the off state. The on resistance of each of the power transistors M1 and M2 is smaller than the impedance of the parasitic diode. Therefore, when each of the power transistors M1 and M2 is in the on state, almost no current flows in the parasitic diode, and almost all current flows from the source to the drain, which constitutes the transistor.
波形Q1とM2がオフ状態であり、波形Q2とM1がオン状態である期間では、第1制御信号によって、パワートランジスタQ1とM2は開放されてパワートランジスタM2の寄生ダイオードが導通状態になり、パワートランジスタQ2とM1ではオン抵抗に応じた電圧降下のみ生じる。この場合、ダイオードD1のカソードのノードから、リアクトルL1、パワートランジスタM1、キャパシタC1、パワートランジスタQ2を経由してダイオードD2のアノードのノードへ電流が流れ、キャパシタC1が充電される。また、この場合、パワートランジスタQ2とM1のオン抵抗を0オームとすると、キャパシタC1には、ダイオードD1、D2、D3、D4、D5、D6によって整流された後の電圧が印加される。
また、波形Q1とM2がオン状態であり、波形Q2とM1がオフ状態である期間では、第1制御信号によって、パワートランジスタQ1とM2ではオン抵抗に応じた電圧降下のみ生じ、パワートランジスタQ2とM1は開放されてパワートランジスタM1の寄生ダイオードが導通状態になる。この場合、ダイオードD1のカソードのノードから、リアクトルL1、パワートランジスタQ1、キャパシタC2、パワートランジスタM2を経由してダイオードD2のアノードのノードへ電流が流れ、キャパシタC2が充電される。また、この場合、パワートランジスタQ1とM2のオン抵抗を0オームとすると、キャパシタC2には、ダイオードD1、D2、D3、D4、D5、D6によって整流された後の電圧が印加される。
したがって、第1制御部40が第1制御信号のオンとオフを電圧V1が最小値となるタイミング毎に切り替えることを繰り返すと、キャパシタC1とC2のそれぞれは、満充電となる電圧、すなわち、三相交流電圧の振幅の1倍の直流電圧まで充電される。ここで、キャパシタC1とC2は直列に接続されている。よって、第1制御部40が第1制御信号を三相倍電圧整流回路10に出力する場合には、三相倍電圧整流回路10は、キャパシタC2に印加される三相交流電圧の振幅の1倍の直流電圧に、キャパシタC1に印加される三相交流電圧の振幅の1倍の直流電圧が加えられた、三相交流電圧の振幅の2倍の直流電圧をインバータ20に出力する。
While the waveforms Q1 and M2 are in the off state and the waveforms Q2 and M1 are in the on state, the power transistors Q1 and M2 are opened by the first control signal, and the parasitic diode of the power transistor M2 becomes conductive. In the transistors Q2 and M1, only a voltage drop corresponding to the on resistance occurs. In this case, a current flows from the node at the cathode of the diode D1 to the node at the anode of the diode D2 via the reactor L1, the power transistor M1, the capacitor C1 and the power transistor Q2, and the capacitor C1 is charged. Also, in this case, assuming that the on resistance of the power transistors Q2 and M1 is 0 ohm, a voltage after being rectified by the diodes D1, D2, D3, D4, D5 and D6 is applied to the capacitor C1.
Also, while the waveforms Q1 and M2 are in the on state and the waveforms Q2 and M1 are in the off state, the first control signal causes only a voltage drop in the power transistors Q1 and M2 according to the on resistance. M1 is opened and the parasitic diode of the power transistor M1 becomes conductive. In this case, a current flows from the node at the cathode of the diode D1 to the node at the anode of the diode D2 via the reactor L1, the power transistor Q1, the capacitor C2 and the power transistor M2, and the capacitor C2 is charged. Also, in this case, assuming that the on resistance of the power transistors Q1 and M2 is 0 ohm, the voltage rectified by the diodes D1, D2, D3, D4, D5, D6 is applied to the capacitor C2.
Therefore, when
次に、第1制御部40が第2制御信号を三相倍電圧整流回路10に出力する場合の三相倍電圧整流回路10の動作について説明する。なお、第1制御部40が第2制御信号を三相倍電圧整流回路10に出力する場合、三相倍電圧整流回路10は、ダイオードD1、D2、D3、D4、D5、D6によって整流された後の直流電圧そのまま(すなわち、1倍の電圧)を出力する。
図2(b)の部分に記載されている波形V1は、図2(a)の部分に記載されている波形V1と同様に、ダイオードD1のカソードにおける電圧であり、三相ブリッジ回路を構成するダイオードD1、D2、D3、D4、D5、D6によって整流された後の電圧である。また、図2(b)の部分に記載されているオンとオフを示す2つの波形は、第2制御信号である。図2(b)の部分において、縦方向は、振幅を表している。また、横方向は、時間を表している。また、図2(b)の部分において、波形Q1、Q2のそれぞれは、パワートランジスタQ1、Q2のそれぞれのゲートに印加される制御信号であり、パワートランジスタQ1、Q2のそれぞれを常にオフを示す制御信号である。また、波形M1、M2のそれぞれは、パワートランジスタM1とM2のそれぞれのゲートに印加される制御信号であり、常にオンを示す制御信号である。つまり、三相倍電圧整流回路10は、ダイオードD1、D2、D3、D4、D5、D6によって整流された後の電圧によって充電された直列接続されたキャパシタC1及びC2に印加される電圧を出力する。
Next, the operation of the three-phase voltage
The waveform V1 described in the portion of FIG. 2 (b) is the voltage at the cathode of the diode D1 similarly to the waveform V1 described in the portion of FIG. 2 (a), and constitutes a three-phase bridge circuit It is a voltage rectified by the diodes D1, D2, D3, D4, D5 and D6. Also, the two waveforms indicating on and off described in the portion of FIG. 2B are the second control signal. In the part of FIG. 2 (b), the vertical direction represents the amplitude. Also, the horizontal direction represents time. Further, in the portion of FIG. 2B, each of the waveforms Q1 and Q2 is a control signal applied to the gate of each of the power transistors Q1 and Q2, and is a control that indicates that each of the power transistors Q1 and Q2 is always off. It is a signal. Further, each of the waveforms M1 and M2 is a control signal applied to the gate of each of the power transistors M1 and M2, and is a control signal that always indicates ON. That is, the three-phase voltage
パワートランジスタM1とM2のそれぞれのオン抵抗は寄生ダイオードのインピーダンスに比べて小さい。そのため、パワートランジスタM1とM2のそれぞれのゲートに印加される制御信号が、常にオンを示す制御信号である場合、寄生ダイオードには電流がほとんど流れず、パワートランジスタM1とM2のそれぞれにおいて、ソース・ドレイン間電圧Vsdは、オン抵抗に応じた電圧降下のみが生じる。また、パワートランジスタQ1とQ2のそれぞれは、開放状態となる。波形V1の電圧によって直列に接続されているキャパシタC1とC2が満充電になる電圧がインバータ20に印加される。そのため、三相倍電圧整流回路10は、三相交流電圧の振幅の1倍の直流電圧をインバータ20に出力する。
The on resistance of each of the power transistors M1 and M2 is smaller than the impedance of the parasitic diode. Therefore, when the control signal applied to the gate of each of power transistors M1 and M2 is a control signal always indicating ON, almost no current flows in the parasitic diode, and in each of power transistors M1 and M2, As the voltage Vsd between drains, only a voltage drop corresponding to the on resistance occurs. Also, each of the power transistors Q1 and Q2 is in an open state. A voltage at which the capacitors C1 and C2 connected in series are fully charged by the voltage of the waveform V1 is applied to the
第2制御部50は、インバータ20の第2端子に流れるコンプレッサモータ30の電流値を取得する。第2制御部50は、受けた電流値に基づいて、コンプレッサモータ30に印加する電圧を制御する制御信号をインバータ20に出力する。
The
回転数検出部60は、コンプレッサモータ30の回転数を検出する。回転数検出部60は、例えば、ロータリーエンコーダである。回転数検出部60は、検出した回転数を第1制御部40に出力する。
The rotation
次に、図3に示す、第1制御部40が制御信号を変更した場合に、三相倍電圧整流回路10が直流電流を生成する処理フローについて説明する。
空調機1が起動すると、第1制御部40は、回転数検出部60からコンプレッサモータ30の回転数を取得する(ステップS1)。第1制御部40は、予め保持している情報が示す所定の回転数と、回転数検出部から取得した回転数とを比較し、取得した回転数が所定の回転数以上であるか否かを判定する(ステップS2)。
第1制御部40は、取得した回転数が所定の回転数以上であると判定した場合(ステップS2においてYES)、第1制御信号を生成する(ステップS3)。
また、第1制御部40は、取得した回転数が所定の回転数未満であると判定した場合(ステップS2においてNO)、第2制御信号を生成する。
そして、第1制御部40は、生成した制御信号(すなわち、第1制御信号または第2制御信号)を三相倍電圧整流回路10に出力する(ステップS5)。
Next, a process flow in which the three-phase voltage
When the air conditioner 1 starts up, the
The
In addition, the
Then, the
三相倍電圧整流回路10は、第1制御部40から制御信号を受ける(ステップS6)。
三相倍電圧整流回路10は、受けた制御信号に応じた直流電圧を生成する(ステップS7)。具体的には、三相倍電圧整流回路10は、受けた制御信号が第1制御信号である場合、三相交流電圧の振幅の2倍の直流電圧をインバータ20に出力する。また、三相倍電圧整流回路10は、受けた制御信号が第2制御信号である場合、三相交流電圧の振幅の1倍の直流電圧をインバータ20に出力する(ステップS8)。
The three-phase voltage
Three-phase voltage
インバータ20は、三相倍電圧整流回路10から直流電圧を受ける(ステップS9)。このとき、第2制御部50は、コンプレッサモータ30の電流値を取得している。第2制御部50は、取得したコンプレッサモータ30の電流値に応じて、インバータ20の出力電圧を制御する制御信号を生成する。第2制御部50は、生成した制御信号をインバータ20に出力する。インバータ20は、第2制御部50から制御信号を受ける(ステップS10)。インバータ20は、受けた制御信号に応じた交流電圧を生成する(ステップS11)。インバータ20は、生成した交流電圧をコンプレッサモータ30に出力する(ステップS12)。
コンプレッサモータ30は、インバータ20から交流電圧を受ける(ステップS13)。コンプレッサモータ30が交流電圧を受けると、コンプレッサモータ30には電流が流れる。コンプレッサモータ30は、流れる電流に応じた回転数で回転する(ステップS14)。これにより、空調機1において、圧縮空気が生成される。
なお、インダクタL1は、ダイオードD1、D2、D3、D4、D5、D6によって構成されるブリッジ回路の出力電圧の変化が小さい場合には、不要である。この場合、ダイオードD1のカソードをパワートランジスタQ1のコレクタと、パワートランジスタM1のソースに接続すればよい。
The inductor L1 is not necessary when the change in the output voltage of the bridge circuit constituted by the diodes D1, D2, D3, D4, D5, and D6 is small. In this case, the cathode of the diode D1 may be connected to the collector of the power transistor Q1 and the source of the power transistor M1.
以上、本発明の一実施形態による三相倍電圧整流回路10を備える空調機1について説明した。
本発明の一実施形態による三相倍電圧整流回路10は、第1端子、第2端子、第3端子を有する第1トランジスタであって、三相交流電圧から供給される交流電圧を整流するブリッジ回路の有する整流後の電圧を出力する出力端子に、前記第1端子に印加される電圧に応じた電流が流れる前記第2端子が接続される前記第1トランジスタと、第1端子、第2端子、第3端子を有する第2トランジスタであって、前記ブリッジ回路の有するリターン電流が入力される入力端子に、前記第2トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第2トランジスタの有する前記第3端子が接続され、前記第1トランジスタの有する前記第3端子に、前記第2トランジスタの有する前記第2端子が接続される前記第2トランジスタと、第1端子、第2端子、第3端子を有する第3トランジスタであって、前記第1トランジスタの有する前記第2端子に、前記第3トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第3トランジスタの有する前記第3端子が接続される前記第3トランジスタと、第1端子、第2端子、第3端子を有する第4トランジスタであって、前記第2トランジスタの有する前記第3端子に、前記第4トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第4トランジスタの有する前記第2端子が接続される前記第4トランジスタと、第1端子、第2端子を有する第1キャパシタであって、前記第3トランジスタの有する前記第2端子に、前記第1キャパシタの有する前記第1端子が接続され、前記第1トランジスタの前記第3端子に、前記第1キャパシタの有する前記第2端子が接続される前記第1キャパシタと、第1端子、第2端子を有する第2キャパシタであって、前記第1トランジスタの有する前記第3端子に、前記第2キャパシタの有する前記第1端子が接続され、前記第4トランジスタの前記第3端子に、前記第2キャパシタの有する前記第2端子が接続される前記第2キャパシタと、を備える。
つまり、本発明の一実施形態による三相倍電圧整流回路10は、パワートランジスタQ1のコレクタとキャパシタC1の第1端子との間に、パワートランジスタM1を備え、パワートランジスタQ2のエミッタとキャパシタC2の第1端子との間にパワートランジスタM2を備える。
それに対して、例えば、特許文献1に記載の三相倍電圧整流回路は、本発明の実施形態におけるパワートランジスタM1、M2に代わって、FRD(Fast Recovery Diode)と呼ばれるダイオード(特許文献1において、符号D7、D8によって示されるダイオード)が使用されている。
FRDのオン電圧と電流の関係、及び、パワートランジスタM1、M2のオン電圧と電流の関係を示す特性は、例えば、図4に示す特性となる。なお、図4においてソース・ドレイン間電圧Vsdと記載されている特性がパワートランジスタM1、M2の特性である。また、図4においてVfと記載されている特性がFRDの特性である。図4からわかるように、FRDは、オン電圧方向にオフセットを持ち、そのオフセット分の電圧降下が必ず生じる。それに対して、パワートランジスタM1、M2ではオフセットによる電圧降下が生じない。
つまり、本発明の一実施形態による三相倍電圧整流回路10では、FRDを用いた三相倍電圧整流回路に比べて、電圧降下が2(Vf−Vsd)だけ改善され、損失としては、2(Vf−Vsd)×(負荷であるコンプレッサモータ30に流れる電流)だけ改善される。なお、電圧Vfは、FRDの順方向電圧である。また、電圧Vsdは、パワートランジスタM1またはM2のオン抵抗にコンプレッサモータ30に流れる電流を乗算した値、すなわちソース・ドレイン間電圧である。
よって、本発明の一実施形態による三相倍電圧整流回路10は、例えば、特許文献1などに記載される三相倍電圧整流回路に比べて、電力効率がよい。
Hereinabove, the air conditioner 1 including the three-phase voltage
A three-phase voltage
That is, the three-phase voltage
On the other hand, for example, in the three-phase voltage doubler rectifier circuit described in Patent Document 1, a diode called FRD (Fast Recovery Diode) replaces the power transistors M1 and M2 in the embodiment of the present invention (in Patent Document 1) Diodes denoted by D7 and D8 are used.
The characteristics showing the relationship between the ON voltage and current of the FRD and the relationship between the ON voltage and current of the power transistors M1 and M2 are, for example, the characteristics shown in FIG. The characteristics described as the source-drain voltage Vsd in FIG. 4 are the characteristics of the power transistors M1 and M2. Further, the characteristic described as Vf in FIG. 4 is the characteristic of the FRD. As can be seen from FIG. 4, the FRD has an offset in the on voltage direction, and a voltage drop corresponding to the offset necessarily occurs. On the other hand, in the power transistors M1 and M2, no voltage drop occurs due to the offset.
That is, in the three-phase voltage
Therefore, the three-phase voltage
なお、本発明の一実施形態では、第1制御部40が第1制御信号のオンとオフを電圧V1が最小値となるタイミング毎に切り替えるものとして説明した。しかしながら、本発明の別の実施形態では、図5に示すように、第1制御信号、第2制御信号のオンとオフを電圧V1が最小値となるタイミングからθだけタイミングをずらすものであってもよい。リアクトルL1が存在する場合、このリアクトルL1に電流が流れる際に発生する誘導電圧が発生する。そのため、リアクトルL1の第1端子と第2端子との間の電圧波形において最小値となるタイミングは異なる。θの値は、そのタイミングの違いを補正するように決定すればよい。
In the embodiment of the present invention, it has been described that the
なお、本発明の一実施形態において、第1制御部40は、回転数検出部60からコンプレッサモータ30の回転数の情報を受けるものとして説明した。しかしながら、本発明の別の実施形態では、第1制御部40は、第2制御部50からコンプレッサモータ30の回転数の情報を受けるものであってもよい。具体的には、例えば、第1制御部40は、第2制御部50から制御信号を取得する。第2制御部50の制御信号は、コンプレッサモータ30の回転数を制御するものである。そのため、第1制御部40は、例えば、制御信号とその制御信号に対応する回転数との関係を示す情報を予め保持しておくことで、第2制御部50から取得した制御信号からコンプレッサモータ30の回転数を特定することができる。
In the embodiment of the present invention, the
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。 In the process according to the embodiment of the present invention, the order of the processes may be switched as long as the appropriate process is performed.
本発明の実施形態について説明したが、上述の第1制御部40、第2制御部50、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図6は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図6に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の第1制御部40、第2制御部50、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
Although the embodiment of the present invention has been described, the above-described
FIG. 6 is a schematic block diagram showing the configuration of a computer according to at least one embodiment.
The
For example, each of the
ストレージ8の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD−ROM(Compact Disc Read Only Memory)、DVD−ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
Examples of the
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。 Also, the program may realize part of the functions described above. Furthermore, the program may be a file capable of realizing the above-described functions in combination with a program already recorded in a computer system, a so-called difference file (difference program).
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。 While several embodiments of the present invention have been described, these embodiments are examples and do not limit the scope of the invention. Various additions, omissions, replacements and changes may be made to these embodiments without departing from the scope of the invention.
1・・・空気調和機
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・三相倍電圧整流回路
20・・・インバータ
30・・・コンプレッサモータ
40・・・第1制御部
50・・・第2制御部
60・・・回転数検出部
70・・・三相交流電源
1 · · ·
7
Claims (7)
第1端子、第2端子、第3端子を有する第2トランジスタであって、前記ブリッジ回路の有するリターン電流が入力される入力端子に、前記第2トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第2トランジスタの有する前記第3端子が接続され、前記第1トランジスタの有する前記第3端子に、前記第2トランジスタの有する前記第2端子が接続される前記第2トランジスタと、
第1端子、第2端子、第3端子を有する第3トランジスタであって、前記第1トランジスタの有する前記第2端子に、前記第3トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第3トランジスタの有する前記第3端子が接続される前記第3トランジスタと、
第1端子、第2端子、第3端子を有する第4トランジスタであって、前記第2トランジスタの有する前記第3端子に、前記第4トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第4トランジスタの有する前記第2端子が接続される前記第4トランジスタと、
第1端子、第2端子を有する第1キャパシタであって、前記第3トランジスタの有する前記第2端子に、前記第1キャパシタの有する前記第1端子が接続され、前記第1トランジスタの前記第3端子に、前記第1キャパシタの有する前記第2端子が接続される前記第1キャパシタと、
第1端子、第2端子を有する第2キャパシタであって、前記第1トランジスタの有する前記第3端子に、前記第2キャパシタの有する前記第1端子が接続され、前記第4トランジスタの前記第3端子に、前記第2キャパシタの有する前記第2端子が接続される前記第2キャパシタと、
を備える三相倍電圧整流回路。 The first transistor having a first terminal, a second terminal, and a third terminal, the output terminal outputting the rectified voltage of a bridge circuit for rectifying an alternating voltage supplied from a three-phase alternating voltage, The first transistor to which the second terminal through which a current according to a voltage applied to one terminal flows is connected;
A second transistor having a first terminal, a second terminal, and a third terminal, wherein a voltage applied to the first terminal of the second transistor is input to an input terminal to which a return current of the bridge circuit is input. And the second terminal of the second transistor is connected to the third terminal of the first transistor. The second terminal of the second transistor is connected to the third terminal of the second transistor. When,
A third transistor having a first terminal, a second terminal, and a third terminal, wherein a voltage applied to the first terminal of the third transistor is applied to the second terminal of the first transistor. The third transistor to which the third terminal of the third transistor through which current flows is connected;
A fourth transistor having a first terminal, a second terminal, and a third terminal, wherein the voltage is applied to the third terminal of the second transistor according to the voltage applied to the first terminal of the fourth transistor. The fourth transistor to which the second terminal of the fourth transistor through which current flows is connected;
A first capacitor having a first terminal and a second terminal, wherein the first terminal of the first capacitor is connected to the second terminal of the third transistor, and the third terminal of the first transistor is connected. The first capacitor to which the second terminal of the first capacitor is connected;
A second capacitor having a first terminal and a second terminal, wherein the first terminal of the second capacitor is connected to the third terminal of the first transistor, and the third terminal of the fourth transistor is connected. The second capacitor to which the second terminal of the second capacitor is connected;
Three-phase voltage doubler rectifier circuit.
モータの回転数が予め定めた回転数以上である場合に、前記ブリッジ回路の有する前記出力端子の電圧が最小値となるタイミング毎にオン状態とオフ状態とが切り替わる第1制御信号を受ける端子であり、
前記第1トランジスタの有する前記第1端子と前記第4トランジスタの有する前記第1端子は、
前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子が前記オン状態の前記第1制御信号を受ける場合に、前記オフ状態の前記第1制御信号を受け、前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子が前記オフ状態の前記第1制御信号を受ける場合に、前記オン状態の前記第1制御信号を受ける、
請求項1に記載の三相倍電圧整流回路。 The first terminal of each of the first transistor, the second transistor, the third transistor, and the fourth transistor is:
A terminal that receives a first control signal that switches between the on state and the off state at each timing when the voltage of the output terminal of the bridge circuit becomes a minimum value when the number of revolutions of the motor is equal to or greater than a predetermined number of revolutions. Yes,
The first terminal of the first transistor and the first terminal of the fourth transistor are:
When the first terminal of the second transistor and the first terminal of the third transistor receive the first control signal of the on state, the first control signal of the off state is received; When the first terminal of the two transistors and the first terminal of the third transistor receive the first control signal in the off state, the first control signal in the on state is received.
The three-phase voltage doubler rectifier circuit according to claim 1.
モータの回転数が予め定めた回転数未満である場合に、常に前記オフ状態を示す前記第2制御信号を受ける端子であり、
前記第3トランジスタ、前記第4トランジスタのそれぞれの有する前記第1端子は、
前記モータの回転数が前記予め定めた回転数未満である場合に、常に前記オン状態を示す前記第2制御信号を受ける端子である、
請求項1または請求項2に記載の三相倍電圧整流回路。 The first terminal of each of the first transistor and the second transistor is:
A terminal that receives the second control signal that always indicates the off state when the number of rotations of the motor is less than a predetermined number of rotations,
The first terminal of each of the third transistor and the fourth transistor is
A terminal that receives the second control signal that always indicates the on state when the number of rotations of the motor is less than the predetermined number of rotations;
The three-phase voltage doubler rectifier circuit according to claim 1 or 2.
スーパージャンクションMOSFET(Metal−Oxide−Semiconductor Field−Eeffect Transistor)である、
請求項1から請求項3の何れか一項に記載の三相倍電圧整流回路。 At least one of the third transistor and the fourth transistor is
It is a super junction MOSFET (Metal-Oxide-Semiconductor Field-Eeffect Transistor),
The three-phase voltage doubler rectifier circuit according to any one of claims 1 to 3.
三相交流電圧から供給される交流電圧をブリッジ回路によって整流した整流後の電圧が最小値となるタイミング毎にオンとオフとが切り替わる制御信号を、前記三相倍電圧整流回路が備える前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタのそれぞれの前記第1端子に出力する制御部と、
を備える空気調和機。 The three-phase voltage doubler rectifier circuit according to any one of claims 1 to 4.
The three-phase voltage doubler rectifier circuit is provided with a control signal that switches between on and off at each timing when the voltage after rectified by alternating current voltage supplied from a three-phase alternating voltage is reduced to a minimum value by the bridge circuit. A control unit that outputs the first terminal of each of the transistor, the second transistor, the third transistor, and the fourth transistor;
An air conditioner equipped with
前記ブリッジ回路の出力端子と前記第1トランジスタの前記第2端子との間に、前記ブリッジ回路の出力におけるリップルを改善させるリアクトルを備え、
前記制御部は、
前記リアクトルの両端子間における電圧の位相差に基づいて、前記制御信号のオンとオフとを切り替えるタイミングを変更する、
請求項5に記載の空気調和機。 The three-phase voltage doubler circuit is
The reactor which improves the ripple in the output of the bridge circuit is provided between the output terminal of the bridge circuit and the second terminal of the first transistor,
The control unit
The timing at which the control signal is switched on and off is changed based on a phase difference of voltage between both terminals of the reactor.
The air conditioner according to claim 5.
第1端子、第2端子、第3端子を有する第2トランジスタであって、前記ブリッジ回路の有するリターン電流が入力される入力端子に、前記第2トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第2トランジスタの有する前記第3端子が接続され、前記第1トランジスタの有する前記第3端子に、前記第2トランジスタの有する前記第2端子が接続される前記第2トランジスタと、
第1端子、第2端子、第3端子を有する第3トランジスタであって、前記第1トランジスタの有する前記第2端子に、前記第3トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第3トランジスタの有する前記第3端子が接続される前記第3トランジスタと、
第1端子、第2端子、第3端子を有する第4トランジスタであって、前記第2トランジスタの有する前記第3端子に、前記第4トランジスタの有する前記第1端子に印加される電圧に応じた電流が流れる前記第4トランジスタの有する前記第2端子が接続される前記第4トランジスタと、
第1端子、第2端子を有する第1キャパシタであって、前記第3トランジスタの有する前記第2端子に、前記第1キャパシタの有する前記第1端子が接続され、前記第1トランジスタの前記第3端子に、前記第1キャパシタの有する前記第2端子が接続される前記第1キャパシタと、
第1端子、第2端子を有する第2キャパシタであって、前記第1トランジスタの有する前記第3端子に、前記第2キャパシタの有する前記第1端子が接続され、前記第4トランジスタの前記第3端子に、前記第2キャパシタの有する前記第2端子が接続される前記第2キャパシタと、
を備える三相倍電圧整流回路と、制御部を有する空気調和機による制御方法であって、
前記制御部は、
モータの回転数が予め定めた回転数以上である場合に、前記ブリッジ回路の有する前記出力端子の電圧が最小値となるタイミング毎にオン状態とオフ状態とが切り替わる第1制御信号を前記三相倍電圧整流回路に出力する制御部であって、
前記第1トランジスタの有する前記第1端子と前記第4トランジスタの有する前記第1端子に前記オフ状態の前記第1制御信号を出力する場合に、前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子に前記オン状態の前記第1制御信号を出力し、
前記第1トランジスタの有する前記第1端子と前記第4トランジスタの有する前記第1端子に前記オン状態の前記第1制御信号を出力する場合に、前記第2トランジスタの有する前記第1端子と前記第3トランジスタの有する前記第1端子に前記オフ状態の前記第1制御信号を出力し、
モータの回転数が予め定めた回転数未満である場合に、前記ブリッジ回路の有する前記出力端子の電圧が最小値となるタイミング毎にオン状態とオフ状態とが切り替わる第2制御信号を前記三相倍電圧整流回路に出力する制御部であって、
前記モータの回転数が前記予め定めた回転数未満である場合に、前記第3トランジスタ、前記第4トランジスタのそれぞれの有する前記第1端子に常に前記オン状態を示す前記第2制御信号を出力し、
前記第1トランジスタの有する前記第1端子は、
前記第2トランジスタの有する前記第1端子に前記オン状態の前記第2制御信号を出力する場合に、前記オフ状態の前記第2制御信号を出力し、前記第2トランジスタの有する前記第1端子に前記オフ状態の前記第2制御信号を出力する場合に、前記オン状態の前記第2制御信号を出力する、
空気調和機による制御方法。 The first transistor having a first terminal, a second terminal, and a third terminal, the output terminal outputting the rectified voltage of a bridge circuit for rectifying an alternating voltage supplied from a three-phase alternating voltage, The first transistor to which the second terminal through which a current according to a voltage applied to one terminal flows is connected;
A second transistor having a first terminal, a second terminal, and a third terminal, wherein a voltage applied to the first terminal of the second transistor is input to an input terminal to which a return current of the bridge circuit is input. And the second terminal of the second transistor is connected to the third terminal of the first transistor. The second terminal of the second transistor is connected to the third terminal of the second transistor. When,
A third transistor having a first terminal, a second terminal, and a third terminal, wherein a voltage applied to the first terminal of the third transistor is applied to the second terminal of the first transistor. The third transistor to which the third terminal of the third transistor through which current flows is connected;
A fourth transistor having a first terminal, a second terminal, and a third terminal, wherein the voltage is applied to the third terminal of the second transistor according to the voltage applied to the first terminal of the fourth transistor. The fourth transistor to which the second terminal of the fourth transistor through which current flows is connected;
A first capacitor having a first terminal and a second terminal, wherein the first terminal of the first capacitor is connected to the second terminal of the third transistor, and the third terminal of the first transistor is connected. The first capacitor to which the second terminal of the first capacitor is connected;
A second capacitor having a first terminal and a second terminal, wherein the first terminal of the second capacitor is connected to the third terminal of the first transistor, and the third terminal of the fourth transistor is connected. The second capacitor to which the second terminal of the second capacitor is connected;
A control method by an air conditioner having a three-phase voltage doubler rectifier circuit comprising:
The control unit
The three-phase first control signal is switched between the on state and the off state at each timing when the voltage of the output terminal of the bridge circuit becomes a minimum value when the number of revolutions of the motor is equal to or greater than a predetermined number of revolutions. A control unit that outputs to the voltage doubler rectification circuit, and
When the first control signal in the off state is output to the first terminal of the first transistor and the first terminal of the fourth transistor, the first terminal of the second transistor and the first terminal of the second transistor may Outputting the first control signal in the on state to the first terminal of the three transistors;
When the first control signal in the on state is output to the first terminal of the first transistor and the first terminal of the fourth transistor, the first terminal of the second transistor and the first terminal of the second transistor may Outputting the first control signal in the off state to the first terminal of the three transistors;
When the number of revolutions of the motor is less than a predetermined number of revolutions, the second control signal is switched between the on state and the off state at each timing when the voltage of the output terminal of the bridge circuit becomes a minimum value. A control unit that outputs to the voltage doubler rectification circuit, and
The second control signal indicating the on state is always output to the first terminal of each of the third transistor and the fourth transistor when the number of rotations of the motor is less than the predetermined number of rotations. ,
The first terminal of the first transistor is:
When the second control signal in the on state is output to the first terminal of the second transistor, the second control signal in the off state is output, and the first terminal of the second transistor is output. When the second control signal in the off state is output, the second control signal in the on state is output.
Control method by air conditioner.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017253222A JP2019122060A (en) | 2017-12-28 | 2017-12-28 | Three-phase voltage doubler rectifier circuit, air conditioning device, and control method using air conditioning device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017253222A JP2019122060A (en) | 2017-12-28 | 2017-12-28 | Three-phase voltage doubler rectifier circuit, air conditioning device, and control method using air conditioning device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019122060A true JP2019122060A (en) | 2019-07-22 |
Family
ID=67306501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017253222A Pending JP2019122060A (en) | 2017-12-28 | 2017-12-28 | Three-phase voltage doubler rectifier circuit, air conditioning device, and control method using air conditioning device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019122060A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001145360A (en) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | Power factor improving circuit, motor controller and air conditioner |
JP2010068552A (en) * | 2008-09-08 | 2010-03-25 | Mitsubishi Electric Corp | Ac-dc converter, control method for the ac-dc converter, heat pump water heater, and air conditioner |
WO2015033437A1 (en) * | 2013-09-06 | 2015-03-12 | 三菱電機株式会社 | Dc power supply device and device equipped with same and using refrigeration cycle |
WO2017145339A1 (en) * | 2016-02-25 | 2017-08-31 | 三菱電機株式会社 | Dc power supply, and refrigeration-cycle application device |
JP2017208979A (en) * | 2016-05-20 | 2017-11-24 | 東芝キヤリア株式会社 | Power supply unit |
-
2017
- 2017-12-28 JP JP2017253222A patent/JP2019122060A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001145360A (en) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | Power factor improving circuit, motor controller and air conditioner |
JP2010068552A (en) * | 2008-09-08 | 2010-03-25 | Mitsubishi Electric Corp | Ac-dc converter, control method for the ac-dc converter, heat pump water heater, and air conditioner |
WO2015033437A1 (en) * | 2013-09-06 | 2015-03-12 | 三菱電機株式会社 | Dc power supply device and device equipped with same and using refrigeration cycle |
WO2017145339A1 (en) * | 2016-02-25 | 2017-08-31 | 三菱電機株式会社 | Dc power supply, and refrigeration-cycle application device |
US20180358906A1 (en) * | 2016-02-25 | 2018-12-13 | Mitsubishi Electric Corporation | Direct-current power supply device and refrigeration cycle-applied apparatus |
JP2017208979A (en) * | 2016-05-20 | 2017-11-24 | 東芝キヤリア株式会社 | Power supply unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017093178A (en) | Power supply device for controlling motor | |
JPWO2017022084A1 (en) | Inverter control device and air conditioner | |
JP6541074B2 (en) | Three-phase voltage doubler rectifier circuit, inverter device, air conditioner, control method and program for three-phase voltage doubler rectifier circuit | |
KR20080016665A (en) | Polyphase inverter, control method therefor, blower, and polyphase current output system | |
CN109792204A (en) | DC-to-AC converter, compressor drive apparatus and air conditioner | |
JP2015019478A (en) | Motor controller and air conditioner | |
JP2015208109A (en) | Dc power supply device and air conditioner using the same | |
JP6543872B2 (en) | Control device, control method and program | |
JP5427787B2 (en) | Three-phase rectifier | |
JP6689688B2 (en) | Power converter, air conditioner, and method for controlling power converter | |
JP6768175B2 (en) | Air conditioner | |
JP2019122060A (en) | Three-phase voltage doubler rectifier circuit, air conditioning device, and control method using air conditioning device | |
JP7089966B2 (en) | Converter device, control signal identification method and program | |
JP7265838B2 (en) | Converter device, control method and program | |
JP7080121B2 (en) | Converter device, control signal identification method and program | |
JP5333103B2 (en) | Inverter control method | |
JP7080120B2 (en) | Converter device, control signal generation method and program | |
JP2016127677A (en) | Power converter | |
JP2012010507A (en) | Dc power supply device | |
JP7283923B2 (en) | Control device, motor system, control method and program | |
WO2022209318A1 (en) | Control device, inverter system, control method, and program | |
JP7250570B2 (en) | Control device, motor system, control method and program | |
JP7308052B2 (en) | Control device, motor system, control method and program | |
JP2013169105A (en) | Air conditioner | |
JP2022159808A (en) | Converter control device, converter system, control method, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20201223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220419 |