JP2019121965A - 保護回路 - Google Patents

Abstract

【課題】入力信号の電圧レベルが正常な電圧レベルに戻った場合に、当該入力信号を受信回路に早期に入力する。【解決手段】保護回路１は、入力信号の電圧レベルを検出する検波回路１２と、検波回路１２が検出した電圧レベルに基づいて入力信号の電圧レベルが所定レベルを超えたことを検出すると、第１信号を一定時間にわたって出力するパルス発生回路１４と、第１信号が出力されると、検波回路１２が検出した電圧レベルに基づいて、入力信号の電圧レベルが所定レベルを超えなくなるまで第２信号を出力するデジタル回路１６と、第１信号又は第２信号が出力されている場合に入力信号を受信回路２に出力せず、第１信号及び第２信号が出力されていない場合に入力信号を受信回路２に出力するスイッチ１０と、を備える。【選択図】図１

Description

本発明は、受信回路を保護する保護回路に関する。

従来、信号を受信する受信回路の前段に接続され、当該信号の電圧レベルが過大となった場合に、当該信号を受信回路に入力しないようにして、受信回路が損傷することを防止する保護回路が知られている（例えば、特許文献１を参照）。

特開２００２−１６５１９号公報

従来の保護回路では、入力信号を受信回路に入力しないようにした後に、入力信号の電圧レベルが正常なレベルに戻った場合に、手動により、保護回路から出力される入力信号が受信回路に入力されるように切り替えていた。このため、入力信号の電圧レベルが正常なレベルに戻ってから、当該入力信号が受信回路に入力されるようになるまでに時間がかかるという問題があった。

そこで、本発明はこれらの点に鑑みてなされたものであり、入力信号の電圧レベルが正常な電圧レベルに戻った場合に、当該入力信号を受信回路に早期に入力することができる保護回路を提供することを目的とする。

本発明の第１の態様に係る保護回路は、入力信号の電圧レベルを検出する検波回路と、前記検波回路が検出した前記電圧レベルに基づいて前記入力信号の電圧レベルが所定レベルを超えたことを検出すると、第１信号を一定時間にわたって出力する信号発生回路と、前記信号発生回路から前記第１信号が出力されると、前記検波回路が検出した前記電圧レベルに基づいて、前記入力信号の電圧レベルが前記所定レベルを超えなくなるまで第２信号を出力するデジタル回路と、前記第１信号又は前記第２信号が出力されている場合に、前記入力信号を受信回路に出力せず、前記第１信号及び前記第２信号が出力されていない場合に、前記入力信号を前記受信回路に出力する切替部と、を備える。

前記信号発生回路は、前記入力信号の電圧レベルが前記所定レベルを超えたことを検出すると、前記デジタル回路から前記第２信号が出力されるタイミングよりも遅いタイミングまで前記第１信号を出力してもよい。

前記信号発生回路は、前記第１信号としてハイレベル信号を出力し、前記第１信号を出力しない場合にロウレベル信号を出力し、前記デジタル回路は、前記第２信号としてハイレベル信号を出力し、前記第２信号を出力しない場合にロウレベル信号を出力し、前記保護回路は、前記信号発生回路から出力される信号と、前記デジタル回路から出力される信号との論理和を示す信号を出力する論理回路をさらに備え、前記切替部は、前記論理回路から出力される前記論理和を示す信号に基づいて、前記入力信号を前記受信回路に出力するか否かを切り替えてもよい。

前記切替部は、前記第１信号又は前記第２信号が出力されている場合に、前記入力信号を終端器に出力し、前記検波回路は、前記切替部が前記入力信号を前記終端器に出力している場合に、前記切替部に入力される前記入力信号に対応する電磁波により前記入力信号の電圧レベルを検出し、前記デジタル回路は、前記切替部が前記入力信号を前記終端器に出力している場合に前記検波回路により検出される電圧レベルに基づいて、前記入力信号の電圧レベルが前記所定レベルを超えたことを検出してもよい。

本発明によれば、入力信号の電圧レベルが正常な電圧レベルに戻った場合に、当該入力信号を受信回路に早期に入力することができるという効果を奏する。

本実施形態に係る保護回路の構成を示す図である。 本実施形態に係る保護回路の各構成における信号の電圧レベルを示す図である。

［保護回路１の概要］
図１は、本実施形態に係る保護回路１の構成を示す図である。保護回路１は、入力信号を受信する受信回路２の前段に接続され、受信回路２に、過大な電圧レベルの入力信号が入力されることを防止することにより、受信回路２が損傷することを防止する装置である。

保護回路１は、切替部としてのスイッチ１０と、信号発生回路としてのパルス発生回路１４と、デジタル回路１６とを備える。パルス発生回路１４は、入力信号の電圧レベルが、過大な電圧レベルであることを示す所定レベルを超えると、第１信号を一定時間にわたって出力する。デジタル回路１６は、パルス発生回路１４から第１信号が出力されると、入力信号の電圧レベルが所定レベルを超えなくなるまで第２信号を出力する。

スイッチ１０は、第１信号又は第２信号が出力されている場合に入力信号を受信回路２に出力せず、第１信号及び第２信号が出力されていない場合に入力信号を受信回路２に出力する。

このようにすることで、保護回路１は、入力信号の電圧レベルが過大な電圧レベルから正常な電圧レベルに戻り、第１信号及び第２信号が出力されなくなった場合に、正常なレベルの入力信号を受信回路２に早期に入力することができる。

［保護回路１の構成］
以下、保護回路１の構成の詳細について説明する。
図１に示すように、保護回路１は、スイッチ１０と、分配器１１と、検波回路１２と、コンパレータ１３と、パルス発生回路１４と、ＡＤ変換器１５と、デジタル回路１６と、論理回路１７と、スイッチ制御回路１８と、終端器１９とを備える。

スイッチ１０は、スイッチ制御回路１８から出力される信号に基づいて、入力信号を分配器１１に出力するか、終端器１９に出力するかを切り替える。スイッチ１０は、パルス発生回路１４又はデジタル回路１６から第１信号又は第２信号が出力されている場合に、入力信号を受信回路２に出力せず、第１信号及び第２信号が出力されていない場合に、入力信号を受信回路２に出力する。

分配器１１は、スイッチ１０から出力された入力信号を、増幅器３及び検波回路１２に分配する。
検波回路１２は、分配器１１により分配された入力信号の電圧レベルを検出する。具体的には、検波回路１２は、分配器１１から出力された入力信号を抽出して検波し、電圧に変換する。検波回路１２は、入力信号から変換された電圧をコンパレータ１３及びＡＤ変換器１５に出力する。また、検波回路１２は、スイッチ１０における入力信号の出力先が終端器１９である場合に、スイッチ１０に入力される入力信号の電磁波を検出することにより入力信号の電圧レベルを検出する。

コンパレータ１３は、検波回路１２から出力された電圧の電圧値と、基準電圧の電圧値とを比較する。コンパレータ１３は、検波回路１２から出力された電圧の電圧値が基準電圧の電圧値を超えていない場合に、ロウレベル信号をパルス発生回路１４に出力する。また、コンパレータ１３は、検波回路１２から出力された電圧の電圧値が基準電圧の電圧値を超えている場合に、ハイレベル信号をパルス発生回路１４に出力する。ここで、基準電圧の電圧値は、入力信号の電圧レベルが過大な電圧レベルであることを示す第１閾値である。

パルス発生回路１４は、コンパレータ１３から出力される信号に基づいて、入力信号の電圧レベルが所定レベルを超えているか否かを検出する。パルス発生回路１４は、検出結果に基づいて、ハイレベル信号又はロウレベル信号を出力する。

具体的には、パルス発生回路１４は、コンパレータ１３から出力される信号がハイレベルであり、入力信号の電圧レベルが所定レベルを超えたことを検出すると、デジタル回路１６から第２信号が出力されるタイミングよりも遅いタイミングまで第１信号としてのハイレベル信号を一定時間にわたってデジタル回路１６及び論理回路１７に出力する。ここで、パルス発生回路１４は、ＡＤ変換器１５における処理及びデジタル回路１６におけるデジタル信号処理を行うのに十分とされる時間よりも長い時間にわたって、ハイレベル信号をデジタル回路１６及び論理回路１７に出力する。パルス発生回路１４は、第１信号を出力しない場合に、ロウレベルを出力する。

ＡＤ変換器１５は、検波回路１２から出力される電圧の電圧値（アナログ値）をデジタル信号に変換してデジタル回路１６に出力する。
デジタル回路１６は、例えばＦＰＧＡ（Field-Programmable Gate Array）である。デジタル回路１６は、パルス発生回路１４から第１信号が出力されると、検波回路１２が検出した入力信号の電圧レベルに基づいて、入力信号の電圧レベルが所定レベルを超えなくなるまで第２信号としてのハイレベル信号を論理回路１７に出力する。デジタル回路１６は、第２信号を出力しない場合に、ロウレベル信号を出力する。

具体的には、デジタル回路１６は、パルス発生回路１４から第１信号が出力されると、検波回路１２により検出され、ＡＤ変換器１５から入力されたデジタル信号が示す電圧レベルが第２閾値を超えたか否かを判定することにより、入力信号の電圧レベルが所定レベルを超えているか否かを判定する。デジタル回路１６は、入力信号の電圧レベルが所定レベルを超えていると判定している間、第２信号を論理回路１７に出力する。デジタル回路１６は、入力信号の電圧レベルが所定レベルを超えていないと判定すると、ロウレベル信号を論理回路１７に出力する。ここで、パルス発生回路１４から第１信号が出力される場合、検波回路１２が検出する入力信号の電圧レベルが低下することから、第２閾値は第１閾値に比べて低い電圧レベルとなる。

論理回路１７は、パルス発生回路１４から出力される信号と、デジタル回路１６から出力される信号との論理和を示す信号を出力する。具体的には、論理回路１７は、パルス発生回路１４から出力される信号と、デジタル回路１６から出力される信号との少なくともいずれかがハイレベル信号である場合に、ハイレベル信号をスイッチ制御回路１８に出力する。論理回路１７は、パルス発生回路１４から出力される信号と、デジタル回路１６から出力される信号とのいずれもロウレベル信号である場合に、ロウレベル信号をスイッチ制御回路１８に出力する。

スイッチ制御回路１８は、論理回路１７から出力される論理和を示す信号に基づいて、スイッチ１０を制御する制御信号をスイッチ１０に出力する。スイッチ１０は、スイッチ制御回路１８から出力される制御信号に基づいて、入力信号を受信回路２に出力するか否かを切り替える。

具体的には、スイッチ制御回路１８は、論理回路１７からロウレベル信号が出力されると、スイッチ１０に、入力信号を分配器１１に出力させるための第１制御信号を出力する。スイッチ１０は、第１制御信号が入力されると、入力信号を分配器１１に出力することにより、入力信号を受信回路２に出力する。

また、スイッチ制御回路１８は、論理回路１７からハイレベル信号が出力されると、スイッチ１０に、入力信号を終端器１９に出力させるための第２制御信号を出力する。スイッチ１０は、第２制御信号が入力されると、入力信号の出力先を分配器１１から終端器１９に切り替えることにより、入力信号を受信回路２に出力しないようにする。終端器１９は、例えば抵抗を備えており、入力された入力信号を減衰させる。また、検波回路１２は、スイッチ１０が入力信号の出力先を終端器１９に切り替えた後、スイッチ１０に入力される入力信号の電磁波を検出することにより、電圧レベルが低下した状態の入力信号の電圧レベルを検出する。

［保護回路１の各構成における信号の波形］
続いて、保護回路１の各構成における信号の電圧レベルについて説明する。図２は、本実施形態に係る保護回路１の各構成における信号の電圧レベルを示す図である。

まず、時刻Ｔ１において、入力信号の電圧レベルが、過大な電圧レベルであることを示す所定レベルを超えたとする。この場合、検波回路１２が検出する電圧レベルも時刻Ｔ１に第１閾値を超える。

コンパレータ１３は、時刻Ｔ１において、検波回路１２が検出した電圧レベルが第１閾値を超えたことに応じて、ハイレベル信号をパルス発生回路１４に出力する。パルス発生回路１４は、時刻Ｔ１においてコンパレータ１３からハイレベル信号が入力されたことに応じて、所定時間にわたって第１信号としてのハイレベル信号をデジタル回路１６及び論理回路１７に出力する。

論理回路１７は、時刻Ｔ１においてパルス発生回路１４から第１信号が入力されたことに応じてスイッチ制御回路１８にハイレベル信号を出力する。スイッチ制御回路１８は、ハイレベル信号が入力されたことに応じて、スイッチ１０に、入力信号を終端器１９に出力させるための第２制御信号を出力する。

スイッチ１０は、第２制御信号が入力されると、入力信号の出力先を分配器１１から終端器１９に切り替える。入力信号の電圧レベルが過大な状態であることから、スイッチ１０が入力信号の出力先が終端器１９に切り替えられた後も、検波回路１２は、スイッチ１０に入力される入力信号に対応する電磁波を検出する。これにより、検波回路１２において検出される電圧レベルが低下し、時刻Ｔ２において電圧レベルが第１閾値を下回る。コンパレータ１３は、時刻Ｔ２において、検波回路１２が検出した電圧レベルが第１閾値を下回ったことに応じて、ロウレベル信号をパルス発生回路１４に出力する。

デジタル回路１６は、パルス発生回路１４から第１信号（ハイレベル信号）が入力されると、ＡＤ変換器１５から出力されるデジタル信号が示す電圧レベルが第２閾値を超えたか否かを判定することにより、入力信号の電圧レベルが所定レベルを超えているか否かを判定する。ここで、デジタル回路１６は、デジタル信号処理を行うことから、処理に遅延が発生する。デジタル回路１６は、第１信号が入力されたタイミングよりも遅いタイミングである時刻Ｔ３に、第２信号としてのハイレベル信号を論理回路１７に出力する。

論理回路１７には、時刻Ｔ３において、第１信号及び第２信号が入力される。したがって、論理回路１７は、時刻Ｔ１から継続してハイレベル信号をスイッチ制御回路１８に出力する。

その後、デジタル回路１６は、時刻Ｔ４に、ＡＤ変換器１５から出力されるデジタル信号が示す電圧レベルが第２閾値を超えていないと判定し、ロウレベル信号を論理回路１７に出力する。

論理回路１７には、時刻Ｔ４において、パルス発生回路１４及びデジタル回路１６からロウレベル信号が入力される。したがって、論理回路１７は、時刻Ｔ４においてスイッチ制御回路１８への出力をハイレベル信号からロウレベル信号に切り替える。スイッチ制御回路１８は、時刻Ｔ４にロウレベル信号が入力されたことに応じて、スイッチ１０に、入力信号を分配器１１に出力させるための第１制御信号を出力する。スイッチ１０は、第１制御信号が入力されると、入力信号の出力先を終端器１９から分配器１１に切り替える。これにより、スイッチ１０は、入力信号を分配器１１に出力する。これにより、受信回路２には、時刻Ｔ４に、電圧レベルを変化していない入力信号が入力される。

［本実施形態の効果］
以上のとおり、本実施形態に係る保護回路１において、パルス発生回路１４は、入力信号の電圧レベルが所定レベルを超えたことを検出すると、第１信号を一定時間にわたって出力する。また、デジタル回路１６は、パルス発生回路１４から第１信号が出力されると、検波回路１２が検出した入力信号の電圧レベルに基づいて、入力信号の電圧レベルが所定レベルを超えなくなるまで第２信号を出力する。また、スイッチ１０は、第１信号又は第２信号が出力されている場合に入力信号を受信回路２に出力せず、第１信号及び第２信号が出力されていない場合に入力信号を受信回路２に出力する。

このようにすることで、保護回路１は、過大な電圧レベルの入力信号が入力され、第１信号が出力されている状態で、過大な電圧レベルの入力信号が受信回路２に入力されないようにして、受信回路２が損傷することを防止することができる。また、保護回路１は、入力信号の電圧レベルが過大な電圧レベルから正常な電圧レベルに戻り、第１信号及び第２信号が出力されなくなった場合に、正常な電圧レベルの入力信号を受信回路２に早期に入力することができる。

また、パルス発生回路１４は、入力信号の電圧レベルが所定レベルを超えたことを検出すると、デジタル回路１６から第２信号が出力されるタイミングよりも遅いタイミングまで第１信号を出力する。このようにすることで、保護回路１は、入力信号の電圧レベルが過大な電圧レベルであることが検出されてから、当該電圧レベルが正常な電圧レベルに戻るまでの間、過大な電圧レベルの入力信号が受信回路２に入力されないようにして、受信回路２が損傷することをより確実に防止することができる。

また、保護回路１は、パルス発生回路１４から出力される信号と、デジタル回路１６から出力される信号との論理和を示す信号を出力する論理回路１７を備える。このようにすることで、保護回路１は、第１信号と第２信号との少なくともいずれかが出力されていることを容易に検出することができる。

また、デジタル回路は、スイッチ１０が入力信号を終端器１９に出力している場合に検波回路１２により検出される入力信号の電圧レベルに基づいて、入力信号の電圧レベルが所定レベルを超えたことを検出する。このようにすることで、保護回路１は、入力信号が終端器１９に出力され、分配器１１に出力されていない状態においても、入力信号の電圧レベルが所定レベルを超えたことを検出することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１・・・保護回路、１０・・・スイッチ、１１・・・分配器、１２・・・検波回路、１３・・・コンパレータ、１４・・・パルス発生回路、１５・・・ＡＤ変換器、１６・・・デジタル回路、１７・・・論理回路、１８・・・スイッチ制御回路、１９・・・終端器、２・・・受信回路、３・・・増幅器

Claims (4)

1. 入力信号の電圧レベルを検出する検波回路と、
   前記検波回路が検出した前記電圧レベルに基づいて前記入力信号の電圧レベルが所定レベルを超えたことを検出すると、第１信号を一定時間にわたって出力する信号発生回路と、
   前記信号発生回路から前記第１信号が出力されると、前記検波回路が検出した前記電圧レベルに基づいて、前記入力信号の電圧レベルが前記所定レベルを超えなくなるまで第２信号を出力するデジタル回路と、
   前記第１信号又は前記第２信号が出力されている場合に、前記入力信号を受信回路に出力せず、前記第１信号及び前記第２信号が出力されていない場合に、前記入力信号を前記受信回路に出力する切替部と、
   を備える保護回路。
2. 前記信号発生回路は、前記入力信号の電圧レベルが前記所定レベルを超えたことを検出すると、前記デジタル回路から前記第２信号が出力されるタイミングよりも遅いタイミングまで前記第１信号を出力する、
   請求項１に記載の保護回路。
3. 前記信号発生回路は、前記第１信号としてハイレベル信号を出力し、前記第１信号を出力しない場合にロウレベル信号を出力し、
   前記デジタル回路は、前記第２信号としてハイレベル信号を出力し、前記第２信号を出力しない場合にロウレベル信号を出力し、
   前記信号発生回路から出力される信号と、前記デジタル回路から出力される信号との論理和を示す信号を出力する論理回路をさらに備え、
   前記切替部は、前記論理回路から出力される前記論理和を示す信号に基づいて、前記入力信号を前記受信回路に出力するか否かを切り替える、
   請求項１又は２に記載の保護回路。
4. 前記切替部は、前記第１信号又は前記第２信号が出力されている場合に、前記入力信号を終端器に出力し、
   前記検波回路は、前記切替部が前記入力信号を前記終端器に出力している場合に、前記切替部に入力される前記入力信号に対応する電磁波により前記入力信号の電圧レベルを検出し、
   前記デジタル回路は、前記切替部が前記入力信号を前記終端器に出力している場合に前記検波回路により検出される電圧レベルに基づいて、前記入力信号の電圧レベルが前記所定レベルを超えたことを検出する、
   請求項１から３のいずれか１項に記載の保護回路。

Images