JP2019095713A - Arrayed object sequence detection system, image forming device, compound machine, arrayed objects, and arrayed object sequence detection method - Google Patents
Arrayed object sequence detection system, image forming device, compound machine, arrayed objects, and arrayed object sequence detection method Download PDFInfo
- Publication number
- JP2019095713A JP2019095713A JP2017227341A JP2017227341A JP2019095713A JP 2019095713 A JP2019095713 A JP 2019095713A JP 2017227341 A JP2017227341 A JP 2017227341A JP 2017227341 A JP2017227341 A JP 2017227341A JP 2019095713 A JP2019095713 A JP 2019095713A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- nth
- array
- type
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、配列物順位検出システム、画像形成装置、複合機及び配列物並びに配列物順位検出方法に関する。 The present invention relates to an arrangement rank detection system, an image forming apparatus, a multifunction machine and an arrangement, and an arrangement rank detection method.
複数の用紙カセット(以下、単に「カセット」ということもある。)を挿入することが可能な複合機において、各カセットの本体からの制御のためなどに、本体と各用紙カセットが用紙カセット間で共通な信号線を用いて通信を行うためには、用紙カセットの識別情報を用いる必要がある。 In a multifunction machine capable of inserting a plurality of paper cassettes (hereinafter, also simply referred to as “cassettes”), the main body and each paper cassette may be inserted between the paper cassettes for control from the main body of each cassette, etc. In order to communicate using a common signal line, it is necessary to use the identification information of the paper cassette.
特許文献1には、各カセットにおいて自カセットに記憶されている識別コードがどのタイミングにおいてデコード/判定手段によりデコードされた識別信号と一致したかにより、自カセットがどの位置にあるのかを検出することができる複合機が開示されている。
According to
しかし、特許文献1に開示されている発明では、識別信号を本体の制御基板から送信しなければならない。また、識別信号を変換したり、デコードしたり、識別コードを記憶したり、識別信号を識別コードを用いて判定するための回路を各用紙カセットに設ける必要がある。
However, in the invention disclosed in
そこで、本発明は、本体から識別信号を用紙カセットに送信する必要がなく、また、用紙カセットに余分な回路を設ける必要がない配列物順位検出システム、画像形成装置、複合機及び配列物並びに配列物順位検出方法を提供することを目的とする。 Therefore, according to the present invention, there is no need to transmit an identification signal from the main body to the paper cassette, and there is no need to provide an extra circuit in the paper cassette It aims at providing a thing rank detection method.
本発明によれば、
本体と、複数の配列物とを備え、
前記本体は、第1種の信号を出力する第1乃至第N(Nは2以上の整数)の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第1乃至第N(Nは2以上の整数)の出力端子にそれぞれ接続されることが可能な第1乃至第Nの入力端子を含む上流側インターフェースと、
前記第2乃至第Nの入力端子と同一種類の信号をそれぞれ出力する第1乃至第(N−1)の出力端子及び第2種の信号を出力する第Nの出力端子を含む下流側インターフェースと、
前記第1乃至第Nの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物順位検出システムが提供される。
According to the invention
It has a body and multiple arrays,
The main body includes a downstream interface including first to Nth (N is an integer of 2 or more) output terminals for outputting a first type of signal,
Each array is
The first to Nth (N is an integer of 2 or more) output terminals included in the downstream side of the main body located immediately upstream and the other array located closest to the upstream side can be respectively connected An upstream interface including 1 to N input terminals;
A downstream interface including first to (N-1) th output terminals for outputting the same kind of signal as the second to Nth input terminals and an Nth output terminal for outputting a second type of signal; ,
Order detection means for detecting the order of its own array based on a combination of types of signals input from each of the first to Nth input terminals;
An array priority detection system is provided, characterized in that
また、本発明によれば、上記の配列物順位検出システムを備えることを特徴とする画像形成装置が提供される。 Further, according to the present invention, there is provided an image forming apparatus comprising the above-described arrangement priority detection system.
更に、本発明によれば、上記の配列物順位検出システムを備えることを特徴とする複合機が提供される。 Furthermore, according to the present invention, there is provided a multi-function machine comprising the above-mentioned sequence priority detection system.
更に、本発明によれば、上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第1乃至第N(Nは2以上の整数)の出力端子にそれぞれ接続されることが可能な第1乃至第Nの入力端子を含む上流側インターフェースと、
前記第2乃至第Nの入力端子と同一種類の信号をそれぞれ出力する第1乃至第(N−1)の出力端子及び第2種の信号を出力する第Nの出力端子を含む下流側インターフェースと、
前記第1乃至第Nの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物が提供される。
Furthermore, according to the present invention, each of the first to Nth (N is an integer of 2 or more) output terminals included in the downstream side of the main body located immediately upstream and the other array located immediately upstream is respectively provided An upstream interface including first to Nth input terminals that can be connected;
A downstream interface including first to (N-1) th output terminals for outputting the same kind of signal as the second to Nth input terminals and an Nth output terminal for outputting a second type of signal; ,
Order detection means for detecting the order of its own array based on a combination of types of signals input from each of the first to Nth input terminals;
An array is provided, characterized in that it comprises
更に、本発明によれば、
本体と、複数の配列物とを備え、
前記本体は、第1種の信号を出力する第1乃至第N(Nは2以上の整数)の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第1乃至第N(Nは2以上の整数)の出力端子にそれぞれ接続されることが可能な第1乃至第Nの入力端子を含む上流側インターフェースと、
前記第2乃至第Nの入力端子と同一種類の信号をそれぞれ出力する第1乃至第(N−1)の出力端子及び第2種の信号を出力する第Nの出力端子を含む下流側インターフェースと、
を備えるシステムにおいて、各配列物が自配列物の順位を検出するための配列物順位検出方法であって、
各配列物において、前記第1乃至第Nの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出ステップを有することを特徴とする配列物順位検出方法が提供される。
Furthermore, according to the invention,
It has a body and multiple arrays,
The main body includes a downstream interface including first to Nth (N is an integer of 2 or more) output terminals for outputting a first type of signal,
Each array is
The first to Nth (N is an integer of 2 or more) output terminals included in the downstream side of the main body located immediately upstream and the other array located closest to the upstream side can be respectively connected An upstream interface including 1 to N input terminals;
A downstream interface including first to (N-1) th output terminals for outputting the same kind of signal as the second to Nth input terminals and an Nth output terminal for outputting a second type of signal; ,
A sequence order detection method for detecting the order of its own arrangement in each arrangement.
Each of the arrays has an order detection step of detecting an order of the own array based on a combination of types of signals input from each of the first to Nth input terminals. A method is provided.
更に、本発明によれば、上記の配列物順位検出方法をコンピュータに実行させるためのプログラムが提供される。 Furthermore, according to the present invention, there is provided a program for causing a computer to execute the above-described sequence priority detection method.
本発明によれば、本体から識別信号を用紙カセットに送信する必要がなくなり、また、用紙カセットに余分な回路を設ける必要がなくなる。 According to the present invention, it is not necessary to transmit an identification signal from the main body to the sheet cassette, and it is not necessary to provide the sheet cassette with an extra circuit.
以下、図面を参照して本発明を実施するための形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[第1の実施の形態]
図1を参照すると、複合機本体101と、これに挿入された4つのカセット121#1乃至121#4が示されている。この構成に配列物順位検出システムが含まれている。
First Embodiment
Referring to FIG. 1, the multifunction
複合機本体101は、制御基板103、電源105、下流側インターフェース107及び3本の配線V0乃至V2及びを含む。
The
4つのカセット121#1乃至121#4は、同一の構成を有するので、単に、カセット121と称した場合には、カセット121#1乃至121#4の何れにも該当するものとする。
Since the four
カセット121は、CPU(Central Processing Unit)123、上流側インターフェース125、下流側インターフェース127及び4本の配線w0乃至w3を含む。
The
図1及び図2を参照すると、本体101において、下流側インターフェース107は、3つの出力端子OT0乃至OT2及び1つの入出力端子BTLを含む。3つの出力端子OT0乃至OT2は、配線v0乃至v2を介して電源105に接続されている。従って、3つの出力端子OT0乃至OT2の全てから電源105の電圧の信号が出力される。また、入出力端子BTLは、配線CCMを介して制御基板103に接続されている。
Referring to FIGS. 1 and 2, in the
図1及び図3を参照すると、カセット121において、上流側インターフェース125は、3つの入力端子IT0乃至IT2及び1つの入出力端子BTUを含む。また、下流側インターフェース127は、3つの出力端子OT0乃至OT2及び1つの入出力端子BTLを含む。
1 and 3, in the
3つの入力端子IT0乃至IT2は、それぞれ、配線w0乃至w2を介してCPU123の入力ポートA0乃至A2に接続されている。従って、3つの入力端子IT0乃至IT2で受けた信号は、CPU123の入力ポートA0乃至A2に入力される。また、入出力端子BTUは、配線CCUを介してCPU123に接続されている。
The three input terminals IT0 to IT2 are connected to the input ports A0 to A2 of the
2つの出力端子OT0及びOT1は、それぞれ、配線w1及びw2を介して、入力端子IT1及びIT2に接続されている。また、1つの出力端子OT2は、配線w3を介して接地されている。従って、2つの出力端子OT0及びOT1からは、2つの入力端子IT1及びIT2で受けた信号がそのまま出力され、1つの出力端子OT2からは、接地レベルの信号が出力される。 The two output terminals OT0 and OT1 are connected to the input terminals IT1 and IT2 via the wirings w1 and w2, respectively. In addition, one output terminal OT2 is grounded via the wiring w3. Therefore, the signals received at the two input terminals IT1 and IT2 are outputted as they are from the two output terminals OT0 and OT1, and the signal of the ground level is outputted from one output terminal OT2.
各カセット121の上流側インターフェース125#nに含まれる入力端子IT0乃至IT2は、上流側直近にある本体101の下流側インターフェース107に含まれる出力端子OT1乃至OT2又は上流側直近にあるカセット121#(n−1)の下流側インターフェース127に含まれる出力端子OT1乃至OT2に接続される。
The input terminals IT0 to IT2 included in the
また、各カセット121の上流側インターフェース125#nに含まれる入出力端子BTUは、上流側直近にある本体101の下流側インターフェース107に含まれる入出力端子BTL又は上流側直近にあるカセット121#(n−1)の下流側インターフェース127に含まれる入出力端子BTLに接続される。
Further, the input / output terminals BTU included in the
図1を再度参照すると、上記のような構成により、本体の電源105のレベルの信号は、カセット121#1のCPU123の入力ポートA0乃至A2、カセット121#2のCPU123の入力ポートA0及びA1、カセット121#3のCPU123の入力ポートA0に入力される。また、接地レベルの信号は、カセット121#2のCPU123の入力ポートA2、カセット121#3のCPU123の入力ポートA1及びA2、カセット121#4のCPU123の入力ポートA0乃至A3に入力される。
With reference to FIG. 1 again, with the above-described configuration, the signals at the level of the
従って、カセット121#1乃至121#4のCPUが入力する信号のレベルは次のようになる。
Accordingly, the levels of the signals input by the CPUs of the
A0 A1 A2
カセット121#1 H H H
カセット121#2 H H L
カセット121#3 H L L
カセット121#4 L L L
ここで、電源105のレベルをH、接地レベルをLと標記している。
A0 A1 A2
Here, the level of the
従って、各カセットのCPUは、入力ポートA0乃至A2で入力する信号のレベルの組み合わせに基づいて、自カセットが何番目のカセットであるかということを検出することができる。つまり、他のカセットのCPU等と通信をしなくても、自カセットが何番目のカセットであるかということを検出することができる。 Therefore, the CPU of each cassette can detect what number cassette it is based on, based on the combination of levels of the signals input to the input ports A0 to A2. That is, it is possible to detect what number cassette the own cassette is without communicating with the CPU or the like of another cassette.
カセット121#1乃至121#4のCPU123と本体の制御基板103は、上記のような接続により、相互に通信することが可能となっているので、本体の制御基板103は、個々のカセットを識別しつつ、データの送受信をすることが可能となる。つまり、カセットの順位をカセットの識別情報に含ませることにより、特定のカセットにデータを送信したり、特定のカセットからデータを受信することができる。
Since the
具体的には、電源投入直後やカセット交換直後において、各カセットが自カセットの順位を検出したならば、各カセットにおいて、本体からの指示に基づいて、各負荷(モータ、センサー、クラッチ等)を制御する際に、本体からの指示が自カセットに対するものであるのかを識別することができ、自カセットに対するものであると判断した指示に基づいて、そのような制御を行う。また、制御などにおいて、本体に自カセットからの応答(センサーステータス応答など)であることを知らせるために自カセットにおいて検出した順位を応答に含ませることができる。 Specifically, immediately after the power is turned on or immediately after the cassette is replaced, if each cassette detects the order of its own cassette, in each cassette, each load (a motor, a sensor, a clutch, etc.) When performing control, it can be identified whether the instruction from the main body is for the own cassette, and such control is performed based on the instruction determined to be for the own cassette. Further, in the control or the like, the order detected in the own cassette can be included in the response in order to notify the main body that the response is from the own cassette (such as a sensor status response).
[第2の実施の形態]
第1の実施の形態は、CPU123が3個の入力ポートを持ち、自CPU13が属しているカセットが4つのカセットのうちのどれであるのかを検出できるようにしたものである。これに対して、第2の実施の形態は、CPU123が4個の入力ポートを持ち、自CPU13が属しているカセットが5つのカセットのうちのどれであるのかを検出できるようにしたものである。
Second Embodiment
In the first embodiment, the
図4を参照すると、複合機本体101と、これに挿入された5つのカセット121#1乃至121#5が示されている。
Referring to FIG. 4, the multifunction
複合機本体101は、制御基板103、電源105、下流側インターフェース107及び3本の配線V0乃至V3及びを含む。
The
5つのカセット121#1乃至121#5は、同一の構成を有するので、単に、カセット121と称した場合には、カセット121#1乃至121#5の何れにも該当するものとする。
Since the five
カセット121は、CPU(Central Processing Unit)123、上流側インターフェース125、下流側インターフェース127及び5本の配線w0乃至w4を含む。
The
図4及び図5を参照すると、本体101において、下流側インターフェース107は、4つの出力端子OT0乃至OT3及び1つの入出力端子BTLを含む。4つの出力端子OT0乃至OT3は、配線v0乃至v3を介して電源105に接続されている。従って、4つの出力端子OT0乃至OT3の全てから電源105の電圧の信号が出力される。また、入出力端子BTLは、配線CCMを介して制御基板103に接続されている。
Referring to FIGS. 4 and 5, in the
図14及び図6を参照すると、カセット121において、上流側インターフェース125は、4つの入力端子IT0乃至IT3及び1つの入出力端子BTUを含む。また、下流側インターフェース127は、4つの出力端子OT0乃至OT3及び1つの入出力端子BTLを含む。
14 and 6, in the
4つの入力端子IT0乃至IT3は、それぞれ、配線w0乃至w3を介してCPU123の入力ポートA0乃至A3に接続されている。従って、4つの入力端子IT0乃至IT3で受けた信号は、CPU123の入力ポートA0乃至A3に入力される。また、入出力端子BTUは、配線CCUを介してCPU123に接続されている。
The four input terminals IT0 to IT3 are connected to the input ports A0 to A3 of the
3つの出力端子OT0乃至OT2は、それぞれ、配線w1乃至w3を介して、入力端子IT1乃至IT3に接続されている。また、1つの出力端子OT3は、配線w4を介して接地されている。従って、3つの出力端子OT0乃至OT2からは、3つの入力端子IT1乃至IT3で受けた信号がそのまま出力され、1つの出力端子OT3からは、接地レベルの信号が出力される。 The three output terminals OT0 to OT2 are connected to the input terminals IT1 to IT3 via the wirings w1 to w3, respectively. Further, one output terminal OT3 is grounded via the wiring w4. Therefore, the signals received at the three input terminals IT1 to IT3 are outputted as they are from the three output terminals OT0 to OT2, and the signal of the ground level is outputted from one output terminal OT3.
各カセット121の上流側インターフェース125#nに含まれる入力端子IT0乃至IT3は、上流側直近にある本体101の下流側インターフェース107に含まれる出力端子OT1乃至OT3又は上流側直近にあるカセット121#(n−1)の下流側インターフェース127に含まれる出力端子OT1乃至OT3に接続される。
The input terminals IT0 to IT3 included in the
また、各カセット121の上流側インターフェース125#nに含まれる入出力端子BTUは、上流側直近にある本体101の下流側インターフェース107に含まれる入出力端子BTL又は上流側直近にあるカセット121#(n−1)の下流側インターフェース127に含まれる入出力端子BTLに接続される。
Further, the input / output terminals BTU included in the
図4を再度参照すると、上記のような構成により、本体の電源105のレベルの信号は、カセット121#1のCPU123の入力ポートA0乃至A3、カセット121#2のCPU123の入力ポートA0乃至A2、カセット121#3のCPU123の入力ポートA0及びA1、カセット121#4のCPU123の入力ポートA0に入力される。また、接地レベルの信号は、カセット121#2のCPU123の入力ポートA2、カセット121#3のCPU123の入力ポートA1及びA2、カセット121#4のCPU123の入力ポートA0乃至A3、カセット121#5のCPU123の入力ポートA0乃至A4に入力される。
Referring again to FIG. 4, with the above-described configuration, the signals at the level of the
従って、カセット121#1乃至121#5のCPUが入力する信号のレベルは次のようになる。
Accordingly, the levels of the signals input by the CPUs of the
A0 A1 A2 A3
カセット121#1 H H H H
カセット121#2 H H H L
カセット121#3 H H L L
カセット121#4 H L L L
カセット121#5 L L L L
ここで、電源105のレベルをH、接地レベルをLと標記している。
A0 A1 A2 A3
Here, the level of the
従って、各カセットのCPUは、入力ポートA0乃至A3で入力する信号のレベルの組み合わせに基づいて、自カセットが何番目のカセットであるかということを検出することができる。つまり、他のカセットのCPU等と通信をしなくても、自カセットが何番目のカセットであるかということを検出することができる。 Therefore, the CPU of each cassette can detect what number cassette it is based on, based on the combination of the levels of the signals input to the input ports A0 to A3. That is, it is possible to detect what number cassette the own cassette is without communicating with the CPU or the like of another cassette.
カセット121#1乃至121#5のCPU123と本体の制御基板103は、上記のような接続により、相互に通信することが可能となっているので、本体の制御基板103は、個々のカセットを識別しつつ、データの送受信をすることが可能となる。つまり、特定のカセットにデータを送信したり、特定のカセットからデータを受信することができる。
Since the
第2の実施の形態では、カセット121の数を5としたが、第1の実施の形態を同様に変形させることによりカセット121の数を2、3、6以上にすることができる。
In the second embodiment, although the number of
[第3の実施の形態]
第3の実施の形態は、第1の実施の形態と比較すると、カセット121の内部構成のみが異なる。
Third Embodiment
The third embodiment is different from the first embodiment only in the internal configuration of the
第3の実施の形態によるカセット121の内部構成を図7に示す。この構成においては、CPU123の出力ポートB1及びB2は、それぞれ、入力ポートA1及びA2が入力した信号と同一レベルの信号を出力する。そして、CPU123の出力ポートB1及びB2の出力信号は、下流側インターフェース127に含まれる出力端子OT0及びOT1から出力される。
The internal configuration of the
なお、図7の例では、出力端子OT2は、CPU123の外部において接地されているが、この代わりに、CPU123の接地レベルを出力するポートに接続されていてもよい。
Although the output terminal OT2 is grounded outside the
第3の実施の形態における各カセット121#1乃至121#3の出力端子OT0乃至OT2から出力される信号のレベルは、それぞれ、第1の実施の形態における各カセット121#1乃至121#3の出力端子OT0乃至OT2から出力される信号のレベルと同一となる。従って、第3の実施の形態においては、第1の実施の形態と同様に、カセット121#1乃至121#4のCPUが入力する信号のレベルは次のようになる。
The levels of the signals output from the output terminals OT0 to OT2 of the
A0 A1 A2
カセット121#1 H H H
カセット121#2 H H L
カセット121#3 H L L
カセット121#4 L L L
ここで、電源105のレベルをH、接地レベルをLと標記している。
A0 A1 A2
Here, the level of the
第1の実施の形態のカセット121#1乃至121#3の一部のみを第3の実施の形態のカセットに置き換えてもよい。また、第1の実施の形態を変形させて第3の実施の形態としたのと同様に、第2の実施の形態を変形させてもよい。
Only a part of the
[第3の実施の形態]
第1のレベルと第2のレベルを上記の実施の形態のものと異ならせてもよい。例えば、上記の実施の形態のHとLを逆にしてもよい。また、H及びLのレベルの一方又は双方を別のレベルにしてもよい。別のレベルとしては、マイナスのレベルを用いてもよい。
Third Embodiment
The first level and the second level may be different from those in the above embodiment. For example, H and L in the above embodiment may be reversed. Also, one or both of the H and L levels may be different levels. As another level, a negative level may be used.
[第4の実施の形態]
第1乃至第3の実施の形態では、レベルがHの信号とレベルがLの2種類の信号を用いているが、レベルの代わりに、周波数/振幅/位相の少なくとも一部を相互に異ならせた信号を第1種の信号及び第2種の信号として用いてもよい。ここで、位相を異ならせる場合の周期としては、信号の最小周期以外の周期を用いてもよい。
Fourth Embodiment
In the first to third embodiments, two kinds of signals, H level and L level, are used, but at least a part of frequency / amplitude / phase is made to differ from each other instead of level. These signals may be used as the first type of signal and the second type of signal. Here, as the period in which the phases are different, a period other than the minimum period of the signal may be used.
[第5の実施の形態]
上記の配列物順位検出システムを2系列備え、更に、これらの系列での順位の検出結果を比較するための比較回路を設けてもよい。そして、一致した場合にのみ検出結果を用いるようにしてもよい。3系列備え、一致した2系列又は3系列の検出結果を用いるようにしてもよい。
Fifth Embodiment
Two sequences of the above-described sequence rank detection system may be provided, and further, a comparison circuit may be provided to compare the detection results of the ranks in these sequences. Then, the detection result may be used only when they match. Three series may be provided, and detection results of two or three coincident series may be used.
[共通の実施の形態]
図8は、画像形成装置Aの構成を示す縦断面図である。図8に示すように、画像読取装置(画像読取部)1は、透明ガラスからなる原稿載置台11、原稿を自動的に供給しながら原稿画像を読取らせるための両面対応自動原稿送り装置(RADF)12、原稿載置台11上に載置された原稿の画像を走査して読み取るための原稿読取装置、すなわち原稿スキャナユニット13から構成されている。
[Common embodiment]
FIG. 8 is a longitudinal sectional view showing the configuration of the image forming apparatus A. As shown in FIG. As shown in FIG. 8, the image reading apparatus (image reading unit) 1 includes an original placement table 11 made of transparent glass, and a double-sided automatic original feeding apparatus for reading an original image while automatically supplying an original. A document reading unit for scanning and reading an image of a document placed on a document placing table 11, that is, a
前記RADF12は、所定の原稿トレイ上に複数枚の原稿を一度にセットしておき、セットされた原稿を1枚ずつ自動的に前記スキャナユニット13の原稿載置台11上の自動送り原稿の読取部へ送給する公知の装置である。そして、RADF12は、使用者の選択に応じて原稿の片面または両面をスキャナユニット13に読み取らせるように、片面原稿のための搬送経路、両面原稿のための搬送経路、搬送経路切り換え手段などから構成されている。このRADF12を用いて原稿画像の読取を行わせる場合は、原稿スキャナユニット13を構成する第1走査ユニット15および第2走査ユニット16(いずれも、後記する)は、原稿載置台11上の一側部に設けられた自動送り原稿の読取部に静止され、この自動送り原稿の読取部を通過する原稿の画像が逐次読取られる。図8は、第1走査ユニット15および第2走査ユニット16が、自動送り原稿の読取部に静止している状態を示している。RADF12は、原稿載置台11の上に開閉自在に設置された原稿カバー14に一体もしくは別体に設けられている。原稿カバー14は、原稿載置台11の上に置かれた原稿を押付けその浮き上がりを防止するべく使用され、その上面は自動送りされる原稿の排出トレイ140とされている。
The
前記スキャナユニット13は、原稿面上を露光するランプリフレクタアセンブリと、原稿からの反射光像を電気的画像信号に変換する画像検出手段としての光電変換素子(たとえば、電荷結合素子(CCD)または密着型イメージセンサ(CIS))18に導くための第1反射ミラーを搭載した第1走査ユニット15および第2、第3反射ミラーを搭載した第2走査ユニット16、反射光像を光電変換素子18上に結像するための光学レンズ体17から構成される。第1走査ユニット15は、後記する原稿照射用光源7を搭載し、原稿載置台11に沿って図8の左から右へ一定速度Vで走行し、第2走査ユニット16は1/2Vの速度で同一方向に走行するように走査制御される。これにより、画像読取部1では、原稿載置台11上に読み取るべき原稿を順次載置させながら、原稿載置台11の下面に沿ってスキャナユニット13を移動させ、原稿載置台11上に載置された原稿の画像を1ライン毎に順次光電変換素子18に結像させて、原稿画像を読み取る。
The
原稿画像をスキャナユニット13で読み取ることにより得られた画像データは、各種処理が施された後、メモリに一旦記憶され、出力指示に応じてメモリから画像データを画像記録部2に出力して、感光体ドラム22上に可視画像として再現した後、用紙(記録媒体)上に画像を転写してトナー像を形成する。この画像記録部2は、レーザ書き込みユニット(LSU)21および画像を形成するための電子写真プロセス部20を備えている。レーザ書き込みユニット21は、メモリから読み出した画像データまたはパーソナルコンピュータ等の外部機器から転送されてきた画像データに応じてレーザ光を出射する半導体レーザ、レーザ光を等角速度偏向するポリゴンミラー、等角速度偏向されたレーザ光が電子写真プロセス部20の感光体ドラム22上を等速度で走査するように補正するf−θレンズ等を有している。電子写真プロセス部20は、周知の態様に従い、感光体ドラム22の周囲に帯電装置23、現像装置24、転写装置25、クリーニング装置26を配置し、さらに感光体ドラム22の下流側に定着装置27を配置して構成される。
Image data obtained by reading an original image by the
給紙部(記録媒体供給部)3は、多数枚の記録用紙をスタックし得る第1〜3カセット121#1〜121#3および手差しトレイ35を有している。これら第1〜3カセット121#1〜121#3および手差しトレイ35の給紙側前端部には、スタックされた用紙の最上層紙を1枚ずつ繰出すピックアップローラ31#1〜31#3、31#5が設置され、その給紙方向下流側に近接して給紙ローラ32#1〜32#3、32#5が、それぞれ設置されている。各給紙ローラ32#1〜32#3、32#5の給紙方向下流側は合流して給紙搬送部4を構成し、この給紙搬送部4には、搬送ローラ41,42,43,44およびレジストローラ45が配設され、前記第1〜3カセット121#1〜121#3および手差しトレイ35から繰出された用紙は、搬送ローラ41,42,43のいずれかを経て、搬送ローラ44からレジストローラ45に至り、このレジストローラ45によりレジストされて、感光体ドラム22と転写装置25との間の転写位置に搬送導入される。
The sheet feeding unit (recording medium supply unit) 3 includes first to
なお、図8では、2点鎖線で示すように、第3カセット121#3の下にオプションとして大容量カセット121#4が、第4のカセットとして設置されており、前記給紙搬送部4はこの大容量カセット121#4の給紙側にも連接され、大容量カセット121#4から繰出された用紙は搬送ローラ41によって、前記転写位置に向け搬送される。すなわち、この給紙部3における第1〜4カセット121#1〜121#4内の4つのトレイには、用紙がサイズ毎に積載されて収容されており、ユーザーが所望するサイズの用紙が収容されているカセットあるいは前記手差しトレイ35を選択すると、あるいは、記録される画像データのサイズ情報に基づき自動選択されると、選択されたトレイ内の用紙束の上から1枚ずつ繰出され、給紙搬送部4の搬送経路を経由して順次電子写真プロセス部20へ向けて搬送される。給紙搬送部4の搬送経路は、前記転写位置を経て定着装置27に通じ、定着装置27の用紙搬送方向下流側には用紙排出路5が設けられている。
In FIG. 8, as indicated by a two-dot chain line, a large-
レーザ書き込みユニット21および電子写真プロセス部20において、メモリから読み出された画像データ、あるいは、パーソナルコンピュータ等の外部機器から転送されてきた画像データは、レーザ書き込みユニット21によってレーザ光線を走査させることにより感光体ドラム22の表面上に静電潜像として形成され、現像装置24のトナーにより可視像化されたトナー像は給紙部3から給紙搬送された用紙の表面上に転写装置25により静電転写され、定着装置27によって定着される。このようにして画像が形成された用紙は、前記定着装置27から前記用紙排出路5に設けられた搬送ローラ51および正逆回転可能な排出ローラ52を経て積載トレイ50へ送られる。搬送ローラ51と排出ローラ52との間の用紙排出路5には切換えゲート53が設けられ、この切換えゲート53の設置部分を基点として、前記搬送ローラ44の上流側で前記給紙搬送部4に合流する再給紙搬送部54が連接されている。
In the
画像が記録された用紙は、定着装置27を経て搬送ローラ51によりさらに上方に搬送され、切換えゲート53を通過する。そして、用紙の搬送先が前記積載トレイ50に設定されている場合は、排出ローラ52の正回転により積載トレイ50に排出される。一方、両面画像形成や後処理が指定されている場合には、一旦排出ローラ52により積載トレイ50に向けて用紙を排出する。なお、この場合には、用紙を完全に排出せず、排出ローラ52を一旦停止させて用紙の後端を排出ローラ52に狭持させ、その後排出ローラ52を逆回転させる。これにより、用紙は逆方向、つまり両面画像形成や後処理の為に選択的に装着されている再給紙搬送部54の方向に、反転搬送される。このとき、切換えゲート53は、上向きから下向きに切換えられる。再給紙搬送部54の途中には、後処理(ステープル、パンチングなど)のための切換えゲート55が設けられており、後処理モードが選択されたときには、この切換えゲート55の切換えにより、反転搬送された用紙は後処理部に送られ、ステープルやパンチング処理が施された後、後処理トレイ56上に排出される。両面画像記録を行なう場合は、反転搬送された用紙は再給紙搬送部54を通り、途中に配された搬送ローラ57,58,59によって搬送され、再びレジストローラ45を経て画像記録部2の前記転写位置に供給され、その裏面に対する画像記録がなされる。
The sheet on which the image is recorded passes through the fixing
なお、上記の配列物順位検出システムは、ハードウェア、ソフトウェア又はこれらの組合わせにより実現することができる。また、上記の配列物順位検出システムにより行なわれるカセット順位検出方法も、ハードウェア、ソフトウェア又はこれらに組合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。 The above-described arrangement priority detection system can be realized by hardware, software, or a combination of these. Also, the cassette rank detection method performed by the above-described sort rank detection system can be realized by hardware, software or a combination thereof. Here, to be realized by software means to be realized by a computer reading and executing a program.
プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば、光磁気ディスク)、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(random access memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。 The programs can be stored and provided to a computer using various types of non-transitory computer readable media. Non-transitory computer readable media include tangible storage media of various types. Examples of non-transitory computer readable media are magnetic recording media (eg flexible disk, magnetic tape, hard disk drive), magneto-optical recording media (eg magneto-optical disk), CD-ROM (Read Only Memory), CD- R, CD-R / W, semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable PROM), flash ROM, RAM (random access memory)) are included. Also, the programs may be supplied to the computer by various types of transitory computer readable media. Examples of temporary computer readable media include electrical signals, light signals, and electromagnetic waves. The temporary computer readable medium can provide the program to the computer via a wired communication path such as electric wire and optical fiber, or a wireless communication path.
本発明はその精神または主要な特徴から逸脱することなく、他の種々の形で実施することができる。そのため、前述した各実施形態は単なる例示にすぎず、限定的に解釈されるべきではない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更はすべて本発明の範囲内のものである。 The present invention can be embodied in other various forms without departing from the spirit or main features thereof. Therefore, each embodiment mentioned above is only an illustration, and should not be interpreted restrictively. The scope of the present invention is indicated by the claims, and is not restricted at all by the description. Furthermore, all variations and modifications that fall within the equivalent scope of the claims fall within the scope of the present invention.
本発明は、カセットの順位を検出するために利用することができる。また、カセット以外の配列物の順位を検出するために利用することもできる。 The present invention can be utilized to detect the order of cassettes. It can also be used to detect the order of sequences other than cassettes.
3 給紙部
101 複合機本体
103 制御基板
105 電源
107 下流側インターフェース
121 カセット
123 CPU
125 上流側インターフェース
127 下流側インターフェース
3
125
Claims (16)
前記本体は、第1種の信号を出力する第1乃至第N(Nは2以上の整数)の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第1乃至第N(Nは2以上の整数)の出力端子にそれぞれ接続されることが可能な第1乃至第Nの入力端子を含む上流側インターフェースと、
前記第2乃至第Nの入力端子と同一種類の信号をそれぞれ出力する第1乃至第(N−1)の出力端子及び第2種の信号を出力する第Nの出力端子を含む下流側インターフェースと、
前記第1乃至第Nの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物順位検出システム。 It has a body and multiple arrays,
The main body includes a downstream interface including first to Nth (N is an integer of 2 or more) output terminals for outputting a first type of signal,
Each array is
The first to Nth (N is an integer of 2 or more) output terminals included in the downstream side of the main body located immediately upstream and the other array located closest to the upstream side can be respectively connected An upstream interface including 1 to N input terminals;
A downstream interface including first to (N-1) th output terminals for outputting the same kind of signal as the second to Nth input terminals and an Nth output terminal for outputting a second type of signal; ,
Order detection means for detecting the order of its own array based on a combination of types of signals input from each of the first to Nth input terminals;
An array priority detection system comprising:
前記複数の配列物の少なくとも一部の配列物において、
前記入力インターフェースに含まれる第2乃至第Nの入力端子に前記出力インターフェースの第1乃至第(N−1)に含まれる出力端子が接続され、且つ、前記出力インターフェースに含まれる第Nの出力端子が第2種の信号を出力することを特徴とする配列物順位検出システム。 The arrangement priority detection system according to claim 1, wherein
In the arrangement of at least a part of the plurality of arrangements,
An output terminal included in the first to (N-1) th of the output interface is connected to a second to Nth input terminal included in the input interface, and an Nth output terminal included in the output interface An array rank detection system characterized by outputting a second type of signal.
前記複数の配列物の少なくとも一部の配列物において、
前記入力インターフェースに含まれる第2乃至第Nの入力端子の信号の種類と、前記出力インターフェースの第1乃至第(N−1)に含まれる出力端子の信号の種類がそれぞれ同一となるような信号処理部を備え、且つ、前記出力インターフェースに含まれる第Nの出力端子が第2種の信号を出力することを特徴とする配列物順位検出システム。 The arrangement priority detection system according to claim 1, wherein
In the arrangement of at least a part of the plurality of arrangements,
Signals in which types of signals of second to Nth input terminals included in the input interface and types of signals of output terminals included in the first to (N-1) th of the output interface are the same. An arrangement priority detection system comprising: a processing unit, and an Nth output terminal included in the output interface outputs a second type of signal.
前記第1種の信号は、第1のレベルの信号であり、第2種の信号は、第2のレベルの信号であることを特徴とする配列物順位検出システム。 The arrangement priority detection system according to any one of claims 1 to 3, wherein
The arrangement priority detection system according to claim 1, wherein the first type of signal is a signal of a first level, and the second type of signal is a signal of a second level.
前記第1種の信号は、第2種の信号と比較して、レベル、周波数、所定の繰り返しにおける位相の何れかが異なることを特徴とする配列物順位検出システム。 The arrangement priority detection system according to any one of claims 1 to 3, wherein
The arrangement priority detection system according to claim 1, wherein the first type of signal is different in level, frequency, or phase at a predetermined repetition compared to the second type of signal.
前記本体と各配列物との通信において、各配列物が検出した自配列物の順位を各配列物の識別情報が含むことを特徴とする配列物順位検出システム。 The arrangement priority detection system according to any one of claims 1 to 5, wherein
A sequence rank detection system characterized in that, in communication between the main body and each array, identification information of each array includes the rank of its own array detected by each array.
前記第2乃至第Nの入力端子と同一種類の信号をそれぞれ出力する第1乃至第(N−1)の出力端子及び第2種の信号を出力する第Nの出力端子を含む下流側インターフェースと、
前記第1乃至第Nの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物。 The first to Nth (N is an integer of 2 or more) output terminals included in the downstream side of the main body located immediately upstream and the other array located closest to the upstream side can be respectively connected An upstream interface including 1 to N input terminals;
A downstream interface including first to (N-1) th output terminals for outputting the same kind of signal as the second to Nth input terminals and an Nth output terminal for outputting a second type of signal; ,
Order detection means for detecting the order of its own array based on a combination of types of signals input from each of the first to Nth input terminals;
An array comprising:
前記入力インターフェースに含まれる第2乃至第Nの入力端子に前記出力インターフェースの第1乃至第(N−1)に含まれる出力端子が接続され、且つ、前記出力インターフェースに含まれる第Nの出力端子が第2種の信号を出力することを特徴とする配列物。 A sequence according to claim 9, which is
An output terminal included in the first to (N-1) th of the output interface is connected to a second to Nth input terminal included in the input interface, and an Nth output terminal included in the output interface An array that outputs a second type of signal.
前記入力インターフェースに含まれる第2乃至第Nの入力端子の信号の種類と、前記出力インターフェースの第1乃至第(N−1)に含まれる出力端子の信号の種類がそれぞれ同一となるような信号処理部を備え、且つ、前記出力インターフェースに含まれる第Nの出力端子が第2種の信号を出力することを特徴とする配列物。 A sequence according to claim 9, which is
Signals in which types of signals of second to Nth input terminals included in the input interface and types of signals of output terminals included in the first to (N-1) th of the output interface are the same. An array comprising: a processing unit, and an Nth output terminal included in the output interface outputs a second type of signal.
前記第1種の信号は、第1のレベルの信号であり、第2種の信号は、第2のレベルの信号であることを特徴とする配列物。 A sequence according to any one of claims 9-11, wherein
The array according to claim 1, wherein the first type of signal is a signal of a first level, and the second type of signal is a signal of a second level.
前記第1種の信号は、第2種の信号と比較して、レベル、周波数、所定の繰り返しにおける位相の何れかが異なることを特徴とする配列物。 A sequence according to any one of claims 9-11, wherein
The array according to the first aspect, wherein the first type of signal is different in level, frequency, or phase at a predetermined repetition as compared with the second type of signal.
前記本体との通信において、自配列物が検出した自配列物の順位を自配列物の識別情報が含むことを特徴とする配列物。 The arrangement according to any one of claims 9 to 13, wherein
A sequence, wherein in the communication with the main body, the identification information of the own sequence includes the order of the own sequence detected by the own sequence.
前記本体は、第1種の信号を出力する第1乃至第N(Nは2以上の整数)の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第1乃至第N(Nは2以上の整数)の出力端子にそれぞれ接続されることが可能な第1乃至第Nの入力端子を含む上流側インターフェースと、
前記第2乃至第Nの入力端子と同一種類の信号をそれぞれ出力する第1乃至第(N−1)の出力端子及び第2種の信号を出力する第Nの出力端子を含む下流側インターフェースと、
を備えるシステムにおいて、各配列物が自配列物の順位を検出するための配列物順位検出方法であって、
各配列物において、前記第1乃至第Nの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出ステップを有することを特徴とする配列物順位検出方法。 It has a body and multiple arrays,
The main body includes a downstream interface including first to Nth (N is an integer of 2 or more) output terminals for outputting a first type of signal,
Each array is
The first to Nth (N is an integer of 2 or more) output terminals included in the downstream side of the main body located immediately upstream and the other array located closest to the upstream side can be respectively connected An upstream interface including 1 to N input terminals;
A downstream interface including first to (N-1) th output terminals for outputting the same kind of signal as the second to Nth input terminals and an Nth output terminal for outputting a second type of signal; ,
A sequence order detection method for detecting the order of its own arrangement in each arrangement.
Each of the arrays has an order detection step of detecting an order of the own array based on a combination of types of signals input from each of the first to Nth input terminals. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017227341A JP7002929B2 (en) | 2017-11-28 | 2017-11-28 | Sequence order detection system, image forming device, multifunction device and array, and sequence order detection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017227341A JP7002929B2 (en) | 2017-11-28 | 2017-11-28 | Sequence order detection system, image forming device, multifunction device and array, and sequence order detection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019095713A true JP2019095713A (en) | 2019-06-20 |
JP7002929B2 JP7002929B2 (en) | 2022-01-20 |
Family
ID=66972872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017227341A Active JP7002929B2 (en) | 2017-11-28 | 2017-11-28 | Sequence order detection system, image forming device, multifunction device and array, and sequence order detection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7002929B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184177A (en) * | 1999-12-24 | 2001-07-06 | Oki Data Corp | Option discrimination system |
JP2004233707A (en) * | 2003-01-31 | 2004-08-19 | Kyocera Mita Corp | Image forming apparatus |
JP2005161569A (en) * | 2003-11-28 | 2005-06-23 | Kyocera Mita Corp | Image forming apparatus and option device for image forming apparatus |
JP2010026382A (en) * | 2008-07-23 | 2010-02-04 | Canon Inc | Image forming apparatus |
-
2017
- 2017-11-28 JP JP2017227341A patent/JP7002929B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184177A (en) * | 1999-12-24 | 2001-07-06 | Oki Data Corp | Option discrimination system |
JP2004233707A (en) * | 2003-01-31 | 2004-08-19 | Kyocera Mita Corp | Image forming apparatus |
JP2005161569A (en) * | 2003-11-28 | 2005-06-23 | Kyocera Mita Corp | Image forming apparatus and option device for image forming apparatus |
JP2010026382A (en) * | 2008-07-23 | 2010-02-04 | Canon Inc | Image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP7002929B2 (en) | 2022-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326993B1 (en) | Pulse width modulation system and image forming apparatus having the pulse width modulation system | |
JP4500742B2 (en) | Electric wire protection device and electronic device | |
CN1925540B (en) | Image reading apparatus and copying apparatus | |
JP2009137037A (en) | Image forming apparatus, its bd detecting part, and laser driving part | |
JPH04214576A (en) | Image forming device | |
JP2019095713A (en) | Arrayed object sequence detection system, image forming device, compound machine, arrayed objects, and arrayed object sequence detection method | |
US20090073478A1 (en) | Image forming apparatus | |
JP7388149B2 (en) | Image forming apparatus, abnormality determination method for image forming apparatus, and program | |
US7808684B2 (en) | Image reading apparatus and copying apparatus | |
JP4818050B2 (en) | Paper conveying apparatus and image forming apparatus using the same | |
US6040924A (en) | Color image forming apparatus | |
JP2001042743A (en) | Method and device for forming image, and storage medium | |
JP2011250347A (en) | Image reading apparatus, image forming apparatus, image processing method program and recording medium | |
JP2019125851A (en) | Document reading apparatus, multifunction machine, and document reading method | |
JP2002229411A (en) | Image forming apparatus, and method for removing residual toner in image forming apparatus | |
JP6145973B2 (en) | Solid-state imaging device, image reading device, and image forming device | |
JP2004233545A (en) | Wiring structure and image forming apparatus | |
JP2019129397A (en) | Job completion notification device, multifunction device, and job completion notification method | |
US8681395B2 (en) | Image reading apparatus and image reading method | |
JP2014040318A (en) | Automatic document transport device and image forming apparatus | |
JP2991247B2 (en) | Compound digital copier | |
JP5332762B2 (en) | Sensor control circuit, image reading apparatus, and image forming apparatus | |
JP2013038780A (en) | Image forming apparatus | |
JP2014053772A (en) | Image reader and image forming apparatus including the same | |
JP2008304819A (en) | Image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200917 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7002929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |