JP2019079839A - Semiconductor power module - Google Patents

Semiconductor power module Download PDF

Info

Publication number
JP2019079839A
JP2019079839A JP2017203242A JP2017203242A JP2019079839A JP 2019079839 A JP2019079839 A JP 2019079839A JP 2017203242 A JP2017203242 A JP 2017203242A JP 2017203242 A JP2017203242 A JP 2017203242A JP 2019079839 A JP2019079839 A JP 2019079839A
Authority
JP
Japan
Prior art keywords
semiconductor
power module
temperature detection
detection element
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017203242A
Other languages
Japanese (ja)
Other versions
JP6381764B1 (en
Inventor
修一 ▲高▼▲浜▼
修一 ▲高▼▲浜▼
Shuichi Takahama
阪田 一樹
Kazuki Sakata
一樹 阪田
昌和 谷
Masakazu Tani
昌和 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017203242A priority Critical patent/JP6381764B1/en
Application granted granted Critical
Publication of JP6381764B1 publication Critical patent/JP6381764B1/en
Publication of JP2019079839A publication Critical patent/JP2019079839A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors

Abstract

To obtain a semiconductor power module in which overheat prevention related to destruction of a plurality of semiconductor elements is realized by one temperature detection element.SOLUTION: A semiconductor power module includes an insulating substrate, a plurality of semiconductor elements disposed on one surface of the insulating substrate via a die bonding material, a dissipation plate provided on the other surface of the insulating substrate, and a temperature detection element provided in one of the plurality of semiconductor elements, and the thermal resistance from the surface in contact with the die bonding material of the semiconductor element provided with the temperature detection element to the other surface not in contact with the insulating substrate of the heat dissipation plate is larger than the thermal resistance from the surface in contact with the die bonding material of the semiconductor element without the temperature detection element to the other surface not in contact with the insulating substrate of the dissipation plate.SELECTED DRAWING: Figure 4

Description

本発明は、プラグインハイブリッド車、電気自動車等の電動車両に搭載される電力変換装置に用いられる半導体パワーモジュールに関する。   The present invention relates to a semiconductor power module used in a power conversion device mounted on an electrically powered vehicle such as a plug-in hybrid vehicle or an electric vehicle.

半導体パワーモジュールは、高電圧・大電流での利用に好適であり、電動車両に限らず、産業機器から家電や情報端末まで数多くの製品に普及し、多くの電力変換装置に用いられている。電力変換装置とは、電力を制御するためのスイッチング回路を有する装置であり、電動車両に搭載されているモータ駆動用インバータ、高電圧から低電圧へ変換する降圧コンバータ、外部電源設備に接続して車載電池を充電する充電器といった電動パワーコンポーネントが該当する。電力変換装置は、複数の半導体パワーモジュールから構成される。   The semiconductor power module is suitable for use at high voltage and large current, and is not limited to electric vehicles, but is widely used in many products from industrial equipment to home appliances and information terminals, and is used in many power conversion devices. The power conversion device is a device having a switching circuit for controlling power, and is connected to a motor drive inverter mounted on an electric vehicle, a step-down converter for converting high voltage into low voltage, and external power supply equipment. An electric power component such as a charger for charging an on-vehicle battery is applicable. The power converter comprises a plurality of semiconductor power modules.

半導体パワーモジュールは、電力の制御を行う複数の半導体素子と、半導体素子を配設する基板、およびこれらの半導体素子と電気的に接続された回路配線にて主に構成され、必要に応じて半導体素子の制御用ICも含められる。半導体パワーモジュールを構成する半導体素子は、高電圧・大電流を扱うために、発熱が大きくなる傾向がある。発熱に起因した半導体素子の破壊を回避するためには、個々の半導体素子の動作時の温度を把握することが重要となる。   The semiconductor power module mainly includes a plurality of semiconductor elements for controlling electric power, a substrate on which the semiconductor elements are disposed, and a circuit wiring electrically connected to the semiconductor elements, and the semiconductor as needed. The control IC of the element is also included. The semiconductor elements constituting the semiconductor power module tend to generate a large amount of heat because they handle high voltage and large current. In order to avoid destruction of the semiconductor element resulting from heat generation, it is important to grasp the operating temperature of each semiconductor element.

従来の半導体パワーモジュールにおいて、複数の半導体素子のそれぞれに内蔵して、温度検出用のダイオードが設けられている。各温度検出用のダイオードが互いに並列接続され、この状態の出力電圧に基づいて、温度検出回路を介して半導体パワーモジュールの温度検出を行う。得られた温度検出結果から、各半導体素子の発熱に起因した破壊を防止する(例えば、特許文献1参照)。   In a conventional semiconductor power module, a diode for temperature detection is provided in each of a plurality of semiconductor elements. The respective temperature detection diodes are connected in parallel to each other, and based on the output voltage in this state, the temperature detection of the semiconductor power module is performed via the temperature detection circuit. From the temperature detection result obtained, destruction due to heat generation of each semiconductor element is prevented (see, for example, Patent Document 1).

特開平10−38964号公報JP 10-38964 A

上記特許文献1では、過昇温の防止、つまりは半導体素子の発熱に起因した破壊を防止するために,温度検出用のダイオードを各半導体素子に内蔵している。しかしこのような半導体パワーモジュールの温度検出方式では、3個の温度検出用のダイオードの並列接続で、各半導体素子の間で14℃の温度差が生じるため、許容温度に対する余裕度が過大に必要となる。そのため、電力変換装置を大出力化すると、余裕度に応じて半導体パワーモジュールが大型化してしまう問題があった。また、全ての半導体素子に温度検出用のダイオードを設けるため、温度検出用のダイオードを構成する製造プロセスの追加により、製造工程が煩雑化し、かつ半導体素子のコストが大幅に上昇する問題もあった。全ての半導体素子に温度検出用のダイオードを設けると、半導体素子のサイズが大きくなるため、コストが大幅に増加する問題もあった。また、半導体素子の大型化で、複数の半導体素子を備える半導体パワーモジュール、そして複数の半導体パワーモジュールを備える電力変換装置が大型化する問題もあった。さらに、複数の温度検出用のダイオードを温度検出回路に接続する必要があるため、配線取り回しの空間が増大し、半導体パワーモジュール、および電力変換装置が大型化する問題もあった。   In Patent Document 1 described above, a diode for temperature detection is incorporated in each semiconductor element in order to prevent excessive temperature rise, that is, to prevent breakage due to heat generation of the semiconductor element. However, in the temperature detection method of such a semiconductor power module, a temperature difference of 14 ° C. is generated between the respective semiconductor elements by parallel connection of three diodes for temperature detection, so an excessive margin for the allowable temperature is required. It becomes. Therefore, when the output of the power conversion device is increased, there is a problem that the size of the semiconductor power module is increased according to the margin. In addition, since a diode for temperature detection is provided in all the semiconductor elements, there is also a problem that the manufacturing process becomes complicated and the cost of the semiconductor element is greatly increased by the addition of the manufacturing process for forming the diode for temperature detection. . If all the semiconductor elements are provided with diodes for temperature detection, the size of the semiconductor elements becomes large, which causes a problem of a significant increase in cost. In addition, there is also a problem that a semiconductor power module including a plurality of semiconductor devices and a power conversion apparatus including the plurality of semiconductor power modules increase in size due to the enlargement of semiconductor devices. Furthermore, since it is necessary to connect a plurality of diodes for temperature detection to the temperature detection circuit, there is also a problem that the space for wiring management is increased, and the semiconductor power module and the power conversion device are enlarged.

近年、半導体パワーモジュールに用いる半導体素子に、炭化ケイ素や窒化ガリウム系材料などのワイドバンドギャップ半導体の利用が増加しつつある。ワイドバンドギャップ半導体は、基材の素子欠陥が多いため、半導体素子のサイズを小さくすることで歩留まりを高めている。そのため、大出力の半導体パワーモジュールの製造コストを抑えるためには、ワイドバンドギャップ半導体素子のサイズを小さくして、複数の素子を並列接続して使用することが求められている。しかし上述した半導体素子の大型化は、複数の素子を使用するワイドバンドギャップ半導体の利用において、特に大きな問題となる。   In recent years, the use of wide band gap semiconductors such as silicon carbide and gallium nitride based materials for semiconductor elements used in semiconductor power modules is increasing. Since the wide band gap semiconductor has many element defects of the base material, the yield is increased by reducing the size of the semiconductor element. Therefore, in order to reduce the manufacturing cost of a high-power semiconductor power module, it is required to reduce the size of the wide band gap semiconductor device and connect a plurality of devices in parallel. However, the above-described enlargement of the semiconductor device is a particularly serious problem in the use of a wide band gap semiconductor using a plurality of devices.

この発明に係る半導体パワーモジュールは、絶縁基板と、絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半導体素子と、絶縁基板の他の面に設けられた放熱板と、複数の半導体素子のうち1つの半導体素子に設けられた温度検出素子とを備え、温度検出素子を設けた半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗が、温度検出素子を設けていない半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成するものである。   A semiconductor power module according to the present invention comprises: an insulating substrate; a plurality of semiconductor elements respectively disposed on one surface of the insulating substrate via a die bonding material; and a heat sink provided on the other surface of the insulating substrate. A temperature detection element provided in one semiconductor element among a plurality of semiconductor elements, from the surface in contact with the die bonding material of the semiconductor element provided with the temperature detection element to the other surface not in contact with the insulating substrate of the heat sink The thermal resistance is larger than the thermal resistance from the surface in contact with the die bonding material of the semiconductor element not provided with the temperature detection element to the other surface not in contact with the insulating substrate of the heat dissipation plate.

この発明に係る半導体パワーモジュールによれば、1つの温度検出素子で複数の半導体素子の破壊に係る過昇温防止を実現することができる。   According to the semiconductor power module according to the present invention, it is possible to realize the excessive temperature rise prevention relating to the destruction of a plurality of semiconductor elements with one temperature detection element.

半導体パワーモジュールを用いたインバータの主回路の回路図である。It is a circuit diagram of the main circuit of the inverter using a semiconductor power module. 制御回路部のハードウエアの一例を示す構成図である。It is a block diagram which shows an example of the hardware of a control circuit unit. 本発明の実施の形態1に係る半導体パワーモジュールの概略構成を示す斜視図である。FIG. 1 is a perspective view showing a schematic configuration of a semiconductor power module according to Embodiment 1 of the present invention. 本発明の実施の形態1に係る半導体パワーモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor power module which concerns on Embodiment 1 of this invention. 縦型構造のMOSFETの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of MOSFET of a vertical structure. 横型構造のMOSFETの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of MOSFET of horizontal structure. 本発明の実施の形態1に係る半導体素子とはんだの平面図である。FIG. 1 is a plan view of a semiconductor element and a solder according to Embodiment 1 of the present invention. 本発明の実施の形態1における制御のフローチャートである。It is a flowchart of control in Embodiment 1 of this invention. 本発明の実施の形態1に係る別の半導体パワーモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of another semiconductor power module which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係るさらに別の半導体パワーモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of another semiconductor power module which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係る半導体パワーモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor power module which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係る半導体パワーモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor power module which concerns on Embodiment 3 of this invention. 本発明の実施の形態4に係る半導体パワーモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor power module which concerns on Embodiment 4 of this invention. 本発明の実施の形態4に係る別の半導体パワーモジュールの概略構成を示す裏面図である。It is a back view which shows schematic structure of another semiconductor power module which concerns on Embodiment 4 of this invention.

実施の形態1.
図1は、半導体パワーモジュール1a〜1fを用いた電力変換装置であるインバータの主回路100の回路図である。主回路100は、合計6個の半導体パワーモジュール1a〜1fが設けられ、半導体パワーモジュール1a〜1fが備える温度検出素子3と接続される制御回路部101を有している。接続は、信号端子9により行われる。主回路100は、U相、V相、W相の3つの相で構成されている。各相は上アームと下アームの2つのアームで構成されており、それぞれのアームに、半導体パワーモジュールが設けられる。例えば、U相では上アームの半導体パワーモジュール1a、下アームの半導体パワーモジュール1bを備えている。半導体パワーモジュール1a〜1fは、それぞれ主回路配線8a、8bを備えている。主回路配線8a、8bは、半導体パワーモジュール1a〜1fの出力と入力に係る端子である。図1に示す回路図では、上アームを構成する半導体パワーモジュール1a、1c、1eの主回路配線8bと、下アームを構成する半導体パワーモジュール1b、1d、1fの主回路配線8aがコンデンサ102と接続される。また、上アームを構成する半導体パワーモジュール1a、1c、1eの主回路配線8aは、下アームを構成する半導体パワーモジュール1b、1d、1fの主回路配線8b、および駆動モータ103のU相、V相、W相と接続される。制御回路部101は、温度検出素子3で検出された温度に応じて、各半導体モジュールに入力する電力の制御を行う。具体的には、制御回路部101は、図示していないが電力変換装置の電源側と接続されており、例えば、各半導体モジュールに印加される電圧を低下させる。
Embodiment 1
FIG. 1 is a circuit diagram of a main circuit 100 of an inverter which is a power conversion device using semiconductor power modules 1a to 1f. The main circuit 100 includes a control circuit unit 101 provided with a total of six semiconductor power modules 1a to 1f and connected to the temperature detection element 3 included in the semiconductor power modules 1a to 1f. The connection is made by the signal terminal 9. The main circuit 100 is composed of three phases of U phase, V phase and W phase. Each phase is composed of two arms, an upper arm and a lower arm, and each arm is provided with a semiconductor power module. For example, in the U-phase, the semiconductor power module 1a of the upper arm and the semiconductor power module 1b of the lower arm are provided. The semiconductor power modules 1a to 1f respectively include main circuit wires 8a and 8b. The main circuit wires 8a and 8b are terminals related to the output and the input of the semiconductor power modules 1a to 1f. In the circuit diagram shown in FIG. 1, the main circuit wiring 8b of the semiconductor power modules 1a, 1c, 1e constituting the upper arm and the main circuit wiring 8a of the semiconductor power modules 1b, 1d, 1f constituting the lower arm are combined with the capacitor 102. Connected The main circuit wiring 8a of the semiconductor power modules 1a, 1c and 1e constituting the upper arm is the U-phase and V phases of the main circuit wiring 8b of the semiconductor power modules 1b, 1d and 1f constituting the lower arm and the drive motor 103. It is connected with the phase and W phase. The control circuit unit 101 controls the power input to each semiconductor module according to the temperature detected by the temperature detection element 3. Specifically, although not shown, the control circuit unit 101 is connected to the power supply side of the power conversion device, and reduces, for example, the voltage applied to each semiconductor module.

制御回路部101は、ハードウエアの一例を図2に示すように、プロセッサ104と記憶装置105から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ104は、記憶装置105から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ104にプログラムが入力される。また、プロセッサ104は、演算結果等のデータを記憶装置105の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。   The control circuit unit 101 includes a processor 104 and a storage device 105 as an example of hardware is shown in FIG. Although the storage device is not shown, it comprises volatile storage devices such as random access memory and non-volatile auxiliary storage devices such as flash memory. Also, instead of the flash memory, an auxiliary storage device of a hard disk may be provided. The processor 104 executes a program input from the storage device 105. In this case, a program is input from the auxiliary storage device to the processor 104 via the volatile storage device. Further, the processor 104 may output data such as the operation result to the volatile storage device of the storage device 105, or may store the data in the auxiliary storage device via the volatile storage device.

図3は、この発明の実施の形態1に係る半導体パワーモジュール1aの概略構成を示す斜視図であり、図4は、この発明の実施の形態1に係る半導体パワーモジュール1aの概略構成を示す断面図である。なお図3は、概略構成を把握しやすくするために、主回路配線8a、8bを省略して示している。図4は、図3の破線A−Aにおける断面図で、各半導体素子の電極パッドは省略して示している。半導体パワーモジュール1aは、複数の半導体素子2a〜2fが絶縁基板6上に設けられた導電性パターン5に、はんだ4と4aを介して配設され、主たる入出力が行われる主回路配線8a、8bを備える。以下、各構成要素について詳述する。   FIG. 3 is a perspective view showing a schematic configuration of the semiconductor power module 1a according to the first embodiment of the present invention, and FIG. 4 is a cross section showing a schematic configuration of the semiconductor power module 1a according to the first embodiment of the present invention. FIG. In FIG. 3, the main circuit wires 8a and 8b are omitted for easy understanding of the schematic configuration. FIG. 4 is a cross-sectional view taken along a broken line A-A in FIG. 3 and the electrode pads of each semiconductor element are omitted. The semiconductor power module 1a is a main circuit wiring 8a in which a plurality of semiconductor elements 2a to 2f are disposed on the conductive pattern 5 provided on the insulating substrate 6 via solders 4 and 4a and main input / output is performed, 8b is provided. Each component will be described in detail below.

半導体素子2a〜2fは、例えば、IGBT(Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ)、MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor、電界効果トランジスタ)である。半導体素子2a〜2fの基本構造には、母材である素子基板の表面の方向にのみ電流を流す横型構造と、素子基板の断面方向に電流を流す縦型構造がある。横型構造の場合、素子基板の一方の面にのみ電極パッドが形成される。一方、縦型構造の場合、素子基板の両面に電極パッドが形成される。縦型構造のMOSFETの断面概略構成を図5、横型構造のMOSFETの断面概略構成を図6に示す。縦型構造では、素子基板12の表面に、ソースパッド13(主回路用と制御用を含む)、ゲートパッド14が形成され、裏面にドレインパッド15が形成される。横型構造では、素子基板12の表面に、ソースパッド13(主回路用と制御用を含む)、ゲートパッド14、ドレインパッド15が形成される。素子基板12には、シリコンや、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドといったワイドバンドギャップ半導体が使用される。各電極パッドは、例えばアルミニウムで作製される。ここでは高電圧や大電流に対応する縦型構造で、シリコンを素子基板12としたMOSFETを用いた例を示す。   The semiconductor elements 2a to 2f are, for example, IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistors). The basic structures of the semiconductor elements 2a to 2f include a horizontal structure in which current flows only in the direction of the surface of the element substrate which is a base material, and a vertical structure in which current flows in the sectional direction of the element substrate. In the case of the lateral structure, the electrode pad is formed only on one side of the element substrate. On the other hand, in the case of the vertical structure, electrode pads are formed on both sides of the element substrate. FIG. 5 shows a schematic cross-sectional configuration of the vertical MOSFET, and FIG. 6 shows a schematic cross-sectional configuration of the lateral MOSFET. In the vertical structure, the source pad 13 (including the main circuit and control) and the gate pad 14 are formed on the surface of the element substrate 12, and the drain pad 15 is formed on the back surface. In the lateral structure, the source pad 13 (including the main circuit and control), the gate pad 14 and the drain pad 15 are formed on the surface of the element substrate 12. For the element substrate 12, a wide band gap semiconductor such as silicon, silicon carbide, gallium nitride based material, or diamond is used. Each electrode pad is made of, for example, aluminum. Here, an example using a MOSFET using silicon as the element substrate 12 in a vertical structure corresponding to a high voltage or a large current is shown.

半導体パワーモジュール1aは、合計6個の半導体素子2a〜2fが、2列に並べて配設される。半導体素子2a〜2fの表面の区切られた各領域が、電極パッドである。温度検出素子3は、端部に設置された半導体素子2aにのみ内蔵された温度検出用のダイオードである。温度検出用のダイオードは、半導体素子2aの製造プロセスにおいて、一体的に製造される。半導体素子2aに内蔵したダイオードを使用することにより、高い精度で半導体素子2aの温度を検出することが可能となる。また、半導体素子2aの許容温度限界近くまで、ダイオードを動作させることが可能となる。なお、温度検出素子3は上述の温度検出用のダイオードに限るものではなく、サーミスタであっても構わない。   In the semiconductor power module 1a, a total of six semiconductor elements 2a to 2f are arranged in two rows. Each divided region of the surface of the semiconductor elements 2a to 2f is an electrode pad. The temperature detection element 3 is a diode for temperature detection which is built in only the semiconductor element 2a installed at the end. The diode for temperature detection is integrally manufactured in the manufacturing process of the semiconductor element 2a. By using a diode built in the semiconductor element 2a, it is possible to detect the temperature of the semiconductor element 2a with high accuracy. In addition, the diode can be operated up to near the allowable temperature limit of the semiconductor element 2a. The temperature detection element 3 is not limited to the above-described diode for temperature detection, and may be a thermistor.

信号端子9は、温度検出素子3と制御回路部101とを接続する端子である。信号端子9は、導電性を有した金属であり、例えば銅材で作製される。温度検出素子3と信号端子9は、導電性を有したワイヤ10で接続される。ワイヤ10の材質は、例えばアルミニウムや金である。信号端子9は、半導体素子2aにのみ近接して設けられるため、ワイヤ10の長さは短く、本数は1本と最小限で、取り回しは最小限に抑えられ、小スペースとなる。これにより、半導体パワーモジュール1aを小型化することができる。   The signal terminal 9 is a terminal that connects the temperature detection element 3 and the control circuit unit 101. The signal terminal 9 is a conductive metal, and is made of, for example, a copper material. The temperature detection element 3 and the signal terminal 9 are connected by a conductive wire 10. The material of the wire 10 is, for example, aluminum or gold. Since the signal terminal 9 is provided only in proximity to the semiconductor element 2a, the length of the wire 10 is short, the number is as small as one, the routing is minimized, and the space is small. Thereby, the semiconductor power module 1a can be miniaturized.

導電性パターン5は、半導体素子2a〜2fの裏面のドレインパッド15と接合される導電性を有した金属パターンであり、例えば銅パターンである。接合は、ダイボンド材であるはんだ4を介して行われる。ドレインパッド15は、同じ導電性パターン5上に接合されるため、同一の電位となる。半導体素子2a〜2fが設けられていない導電性パターン5の表面には、レジスト11が設けられる。レジスト11は絶縁性を有した膜であり、導電性パターン5の表面を保護し、各配線や表面電極との放電を抑制する。   The conductive pattern 5 is a conductive metal pattern joined to the drain pad 15 on the back surface of the semiconductor elements 2a to 2f, and is, for example, a copper pattern. Bonding is performed via the solder 4 which is a die bonding material. Since the drain pads 15 are bonded onto the same conductive pattern 5, they have the same potential. A resist 11 is provided on the surface of the conductive pattern 5 on which the semiconductor elements 2a to 2f are not provided. The resist 11 is a film having an insulating property, protects the surface of the conductive pattern 5, and suppresses discharge with each wiring or surface electrode.

図7は、本発明の実施の形態1に係る半導体素子2a〜2fとはんだ4a、4の平面図である。温度検出素子3を設けた半導体素子2aのダイボンド材であるはんだ4aと接する面から放熱板7の絶縁基板6と接しない他の面に至るまでの熱抵抗が、温度検出素子3を設けていない半導体素子2b〜2fのはんだ4と接する面から放熱板7の絶縁基板6と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成する。はんだ4aの導電性パターン5と接合する面積を、はんだ4の導電性パターン5と接合する面積よりも小さく構成することで、熱抵抗は大きくなる。はんだ4の面積の調整は、導電性パターン5上のレジスト11の面積を変えることや、供給するはんだ4aとはんだ4の量を変えることで行える。ダイボンド材として広く用いられているはんだを使用することで、容易な工程で、低コストで半導体素子2a〜2fは接合される。   FIG. 7 is a plan view of the semiconductor elements 2a to 2f and the solders 4a and 4 according to the first embodiment of the present invention. The thermal resistance from the surface in contact with the solder 4a which is the die bonding material of the semiconductor element 2a provided with the temperature detection element 3 to the other surface not in contact with the insulating substrate 6 of the heat sink 7 does not have the temperature detection element 3 provided. It is configured to be larger than the thermal resistance from the surface of the semiconductor elements 2b to 2f in contact with the solder 4 to the other surface of the heat sink 7 not in contact with the insulating substrate 6. By configuring the area of the solder 4a to be bonded to the conductive pattern 5 smaller than the area to be bonded to the conductive pattern 5 of the solder 4, the thermal resistance is increased. The area of the solder 4 can be adjusted by changing the area of the resist 11 on the conductive pattern 5 or changing the amounts of the solder 4 a and the solder 4 supplied. By using a solder widely used as a die bonding material, the semiconductor elements 2a to 2f are joined at low cost in an easy process.

絶縁基板6は、絶縁性を有したセラミック材料で構成される基板であり、例えば熱伝導性に優れた窒化アルミニウム製である。一の面に導電性パターン5を設け、半導体素子2a〜2fが配設される。他の面には、放熱板7を備える。   The insulating substrate 6 is a substrate composed of an insulating ceramic material, and is made of, for example, aluminum nitride having excellent thermal conductivity. The conductive pattern 5 is provided on one surface, and the semiconductor elements 2a to 2f are provided. The heat sink 7 is provided on the other side.

放熱板7は、導電性パターン5と対向する絶縁基板6の他の面に、例えばはんだにより接合される。放熱板7は、放熱を促進させるための金属製の部材であり、例えば熱伝導性に優れた銅やアルミニウムで作製される。放熱をさらに促進させるために、絶縁基板6と対向する他の面に、さらに冷却フィンを設けてもよい。   The heat sink 7 is joined to the other surface of the insulating substrate 6 facing the conductive pattern 5 by, for example, solder. The heat sink 7 is a metal member for promoting heat radiation, and is made of, for example, copper or aluminum excellent in thermal conductivity. In order to further promote heat dissipation, cooling fins may be further provided on the other surface facing the insulating substrate 6.

主回路配線8a、8bは、半導体素子2a〜2fの入出力に関し、半導体パワーモジュール1aの外部と接続される端子である。主回路配線8a、8bは、導電性を有した金属製のバスバーであり、例えば銅材で作製される。主回路配線8aは、半導体素子2a、2b、2cの主回路用ソースパッドと接続され、端部の半導体素子2a上で折り返されて、半導体素子2b、2cとの接続部と並行するように、2層で配置される。寄生インダクタンスを低減するためである。主回路配線8bは、導電性パターン5に接続される。半導体パワーモジュール1aは、ここでは図示しないが、主回路配線8a、8b以外の端子を有し、これらの端子は、制御用ソースパッド、ゲートパッドとワイヤを介して接続される。またこれらの端子は、制御回路部101に接続される。これらの配線、端子、ワイヤは、絶縁性を有した樹脂により封止される。   The main circuit wires 8a and 8b are terminals connected to the outside of the semiconductor power module 1a with respect to the input and output of the semiconductor elements 2a to 2f. The main circuit wirings 8a and 8b are conductive metal bus bars and are made of, for example, a copper material. The main circuit wiring 8a is connected to the source pads for the main circuit of the semiconductor elements 2a, 2b and 2c, and is folded back on the semiconductor element 2a at the end and parallel to the connection with the semiconductor elements 2b and 2c. Arranged in two layers. This is to reduce parasitic inductance. The main circuit wiring 8 b is connected to the conductive pattern 5. Although not shown here, the semiconductor power module 1a has terminals other than the main circuit wires 8a and 8b, and these terminals are connected to control source pads and gate pads via wires. In addition, these terminals are connected to the control circuit unit 101. These wires, terminals, and wires are sealed with an insulating resin.

次に、本発明の実施の形態1における半導体パワーモジュール1aの動作について説明する。動作時に半導体素子2a〜2fにて発生した熱は、主に半導体素子2a〜2fの裏面から、はんだ4、はんだ4a、導電性パターン5、絶縁基板6を経て、放熱板7に伝わり、放熱される。温度検出素子3を備えた半導体素子2aに接するはんだ4aの面積が小さく、熱抵抗が他のはんだ4と比較して大きいため、半導体素子2aの温度は他の半導体素子2b〜2fの温度よりも上昇する。例えば、1辺が10mmの正方形の形状を有した半導体素子2aに接するはんだ4aと、同形状の半導体素子2b〜2fに接する1辺を12mmとしたはんだ4の場合で比較すると、半導体素子2a〜2fに200Aを60秒印加したとき、はんだ4aの温度は、はんだ4よりも10℃程度高くなる。この温度差は、半導体素子2aと半導体素子2b〜2fの温度差に反映されるため、半導体素子2aのみの温度を検出し、入力電力を制御することによって、半導体素子2a〜2fすべてにおいての破壊に係る過昇温防止が実現される。   Next, the operation of the semiconductor power module 1a according to the first embodiment of the present invention will be described. The heat generated in the semiconductor elements 2a to 2f during operation is transmitted to the heat sink 7 mainly from the back surface of the semiconductor elements 2a to 2f through the solder 4, the solder 4a, the conductive pattern 5 and the insulating substrate 6, and dissipated Ru. Since the area of the solder 4a in contact with the semiconductor element 2a provided with the temperature detection element 3 is small and the thermal resistance is large compared to the other solders 4, the temperature of the semiconductor element 2a is higher than the temperatures of the other semiconductor elements 2b to 2f. To rise. For example, comparing the case of the solder 4a in contact with the semiconductor element 2a having a square shape of 10 mm on one side and the solder 4 in which the side of 12 mm is in contact with the semiconductor elements 2b to 2f of the same shape, When 200 A is applied to 2 f for 60 seconds, the temperature of the solder 4 a becomes about 10 ° C. higher than that of the solder 4. Since this temperature difference is reflected in the temperature difference between the semiconductor element 2a and the semiconductor elements 2b to 2f, the temperature of only the semiconductor element 2a is detected, and the input power is controlled to destroy all of the semiconductor elements 2a to 2f. Prevention of excessive temperature rise is realized.

図8に、動作の制御に係るフローチャートを示す。各ステップ(S31〜S33)は、半導体パワーモジュール1aの稼働を停止させるまで継続する。S31にて、半導体素子2aの温度を検出する。検出した温度は、信号端子9を介して、制御回路部101に出力される。制御回路部101には、予め定めた温度の閾値を設けており、S32にて、入力された温度が閾値に到達したかの判断を行う。例えば、動作温度範囲が150℃の半導体パワーモジュールにおいては、閾値は140℃に設定される。閾値に到達したとき、S33にて、半導体パワーモジュール1aに入力する電力の低下を開始する。到達している限り、電力の低下は継続する。到達していなければ、温度の検出を継続して行う。ここで示した制御により、半導体素子2aの過昇温を防止する制御をするだけで、半導体素子2b〜2fの過昇温を防止することができ、半導体パワーモジュール1a、ならびに電力変換装置の熱的破壊が防止される。   FIG. 8 shows a flowchart related to the control of the operation. Each step (S31 to S33) continues until the operation of the semiconductor power module 1a is stopped. At S31, the temperature of the semiconductor element 2a is detected. The detected temperature is output to the control circuit unit 101 via the signal terminal 9. The control circuit unit 101 is provided with a predetermined temperature threshold, and it is determined in S32 whether the input temperature has reached the threshold. For example, in a semiconductor power module having an operating temperature range of 150 ° C., the threshold is set to 140 ° C. When the threshold is reached, the decrease of the power input to the semiconductor power module 1a is started in S33. As long as it is reached, the reduction in power will continue. If not reached, temperature detection continues. By the control shown here, it is possible to prevent the excessive temperature rise of the semiconductor elements 2b to 2f only by performing control to prevent the excessive temperature rise of the semiconductor element 2a, and the heat of the semiconductor power module 1a and the power converter Destruction is prevented.

次に、実施の形態1に係る半導体パワーモジュール1aの別の構成例を、図9にて説明する。図7においては、温度検出素子3を備えた半導体素子2aに接するはんだ4aの表面積を小さく構成したが、図9に示すように、半導体素子2aの厚み方向の、はんだ4aの高さを高くする構成でもよい。高さを変えても熱抵抗がはんだ4と比較して大きくなるため、半導体素子2aの温度は半導体素子2b〜2fの温度よりも上昇する。例えば、1辺が10mmの正方形の形状を有した半導体素子2b〜2fに接するはんだ4の厚みを1mmとし、同形状の半導体素子2aに接するはんだ4aの厚みをはんだ4から50%増加した1.5mmとした場合で比較すると、半導体素子2a〜2fに200Aを60秒印加したとき、はんだ4aの温度は、はんだ4よりも10℃程度高くなる。なお、はんだ4aの高さの変化に伴い、半導体素子2aの位置が上昇するため、主回路配線8aの接触面には座繰り部8cを設けている。   Next, another configuration example of the semiconductor power module 1a according to the first embodiment will be described with reference to FIG. In FIG. 7, the surface area of the solder 4a in contact with the semiconductor element 2a provided with the temperature detection element 3 is reduced. However, as shown in FIG. 9, the height of the solder 4a in the thickness direction of the semiconductor element 2a is increased. It may be a configuration. Even if the height is changed, the thermal resistance increases as compared to the solder 4, so the temperature of the semiconductor element 2a rises higher than the temperatures of the semiconductor elements 2b to 2f. For example, the thickness of the solder 4 in contact with the semiconductor elements 2b to 2f each having a square shape of 10 mm is 1 mm, and the thickness of the solder 4a in contact with the semiconductor element 2a having the same shape is increased by 50% from the solder 4. As compared with the case of 5 mm, when 200 A is applied to the semiconductor elements 2 a to 2 f for 60 seconds, the temperature of the solder 4 a is higher by about 10 ° C. than the solder 4. In addition, since the position of the semiconductor element 2a rises with the change of the height of the solder 4a, the facing portion 8c is provided on the contact surface of the main circuit wiring 8a.

次に、実施の形態1に係る半導体パワーモジュール1aのさらに別の構成例を、図10にて説明する。図10は、横型構造の半導体素子16a〜16cを用いた半導体パワーモジュール1aの概略構成を示す断面図である。図4では縦型構造の半導体素子2a〜2fを用いたため、一の面の全面に導電性パターン5を設けたが、裏面に電極パッドを有さない横型構造の半導体素子16a〜16cを用いた場合、全面に導電性パターン5を設ける必要はない。   Next, another configuration example of the semiconductor power module 1a according to the first embodiment will be described with reference to FIG. FIG. 10 is a cross-sectional view showing a schematic configuration of a semiconductor power module 1a using semiconductor elements 16a to 16c of a lateral structure. In FIG. 4, since the semiconductor elements 2a to 2f of the vertical structure are used, the conductive pattern 5 is provided on the entire surface of one surface, but the semiconductor elements 16a to 16c of the horizontal structure having no electrode pad are used on the back surface. In this case, it is not necessary to provide the conductive pattern 5 on the entire surface.

以上のように、この発明の実施の形態1における半導体パワーモジュール1aでは、温度検出素子3を備えた半導体素子2aに接するはんだ4aの表面積を小さく、あるいは高さを高くすることにより、温度が最大となる1つの半導体素子2aのみの温度を、温度検出素子3を用いて検出し、入力電力を制御することで、すべての半導体素子2a〜2fの破壊に係る過昇温防止を実現することができる。複数の半導体素子2a〜2fを備えた半導体パワーモジュール1aであっても、温度検出素子3を備えた半導体素子2aは1つでよいため、半導体素子2a〜2fの製造工程の煩雑化は避けられ、半導体素子2a〜2fのコスト、ならびに半導体パワーモジュール1aのコストの上昇を抑制することができる。また温度検出素子3に係る配線の取り回し空間は小さく、半導体パワーモジュール1aを小型化することができる。さらに半導体素子2b〜2fに温度検出素子3を備えないため、許容温度に対する過大な余裕度を考慮する必要がなく、半導体パワーモジュール1aを小型化することができる。   As described above, in the semiconductor power module 1a according to the first embodiment of the present invention, the temperature is maximized by reducing the surface area of the solder 4a in contact with the semiconductor element 2a provided with the temperature detection element 3 or increasing the height. The temperature detection element 3 is used to detect the temperature of only one of the semiconductor elements 2a that is to be used to control the input power, thereby achieving prevention of excessive temperature rise related to the destruction of all the semiconductor elements 2a to 2f. it can. Even in the semiconductor power module 1a having the plurality of semiconductor elements 2a to 2f, only one semiconductor element 2a having the temperature detection element 3 may be provided, so that the manufacturing process of the semiconductor elements 2a to 2f is not complicated. The increase in the cost of the semiconductor elements 2a to 2f and the cost of the semiconductor power module 1a can be suppressed. Further, the wiring space for the temperature detection element 3 is small, and the semiconductor power module 1a can be miniaturized. Furthermore, since the temperature detecting element 3 is not provided in the semiconductor elements 2b to 2f, it is not necessary to consider an excessive margin with respect to the allowable temperature, and the semiconductor power module 1a can be miniaturized.

実施の形態2.
図11は、本発明の実施の形態2に係る半導体パワーモジュール1aの概略構成を示す断面図である。実施の形態1では、ダイボンド材をはんだ4、4aとし、温度検出素子3を半導体素子2aに内蔵した温度検出用のダイオードとしたが、実施の形態2においては、ダイボンド材をAgシンター17、17aとし、温度検出素子3にサーミスタを用いたものである。半導体素子2gは、温度検出素子3を内蔵せず、別体として設けられた温度検出素子3により、温度が検出される半導体素子である。なお、他の構成については、実施の形態1の記載と同様であるため、同一の符号を付して、説明を省略する。
Second Embodiment
FIG. 11 is a cross-sectional view showing a schematic configuration of a semiconductor power module 1a according to a second embodiment of the present invention. In the first embodiment, the die bonding material is solder 4 or 4a and the temperature detection element 3 is built in the semiconductor device 2a. However, in the second embodiment, the die bonding material is Ag sintering 17, 17a. The temperature detection element 3 uses a thermistor. The semiconductor element 2g is a semiconductor element whose temperature is detected by the temperature detection element 3 provided separately without incorporating the temperature detection element 3 therein. The other components are the same as those described in the first embodiment, and thus the same reference numerals are given and description thereof is omitted.

Agシンター17、17aは、銀ナノ粒子の焼結体である。特にワイドバンドギャップ半導体を使用する場合、動作温度は250℃を超えることも想定されており、融点がこの温度を下回るはんだでは、対応できないが、Agシンター17、17aを利用した接合では、動作温度が250℃を超えても接合が安定して維持され、かつ熱伝導率も高いという利点を有している。   Ag sinterings 17 and 17a are sintered bodies of silver nanoparticles. In particular, when using a wide band gap semiconductor, the operating temperature is also expected to exceed 250 ° C., and a solder whose melting point is below this temperature can not cope with it, but in a junction using Ag sintering 17, 17a, the operating temperature Even if the temperature exceeds 250 ° C., the bonding is stably maintained, and the thermal conductivity is also high.

実施の形態1と同様に、半導体素子2gに接するAgシンター17aの、導電性パターン5と接合する面積は、半導体素子2b〜2fに接するAgシンター17の面積よりも小さく構成する。半導体素子2gから放熱板7に至る放熱の経路において、面積を小さくすることで、半導体素子2gに係る熱抵抗は大きくなる。Agシンター17、17aを構成する材料にAgペーストを使用する場合、Agシンターの面積の調整は、ペースト印刷時に用いるメタルマスクの開口部の面積で調整される。Agシンター17、17aを構成する材料に、あらかじめ形作られているプリフォーム材を用いる場合は、半導体素子2gの下のみ、サイズの小さいプリフォーム材を使用すれば良い。   As in the first embodiment, the area of the Ag sintering 17a in contact with the semiconductor element 2g in contact with the conductive pattern 5 is smaller than the area of the Ag sintering 17 in contact with the semiconductor elements 2b to 2f. By reducing the area in the heat dissipation path from the semiconductor element 2g to the heat sink 7, the thermal resistance related to the semiconductor element 2g is increased. When Ag paste is used as the material constituting the Ag sinterings 17 and 17a, the adjustment of the area of the Ag sintering is adjusted by the area of the opening of the metal mask used at the time of paste printing. In the case of using a preform material which has been formed in advance as the material constituting the Ag sinterings 17 and 17a, a preform material having a small size may be used only under the semiconductor element 2g.

温度検出素子3として用いるサーミスタは、半導体素子2gの側面近傍の導電性パターン5上に設けられ、信号端子9とワイヤ10を介して接続される。Agシンター17は、はんだと比較して熱伝導率が高く、温度検出素子3を半導体素子2gに内蔵しなくても、精度よく、半導体素子2gの温度を検出できるため、温度検出素子3を内蔵した半導体素子2aを作製する必要がなく、半導体素子2b〜2gの製造プロセス、および半導体パワーモジュール1aの製造プロセスにおいて、煩雑化が避けられ、生産性が損なわれることはない。   The thermistor used as the temperature detection element 3 is provided on the conductive pattern 5 in the vicinity of the side surface of the semiconductor element 2 g and is connected to the signal terminal 9 through the wire 10. The Ag sintering 17 has a thermal conductivity higher than that of solder, and can accurately detect the temperature of the semiconductor element 2g without incorporating the temperature detection element 3 in the semiconductor element 2g. It is not necessary to manufacture the semiconductor element 2a, and in the manufacturing process of the semiconductor elements 2b to 2g and the manufacturing process of the semiconductor power module 1a, complication is avoided and productivity is not lost.

以上のように、この発明の実施の形態2における半導体パワーモジュール1aでは、ダイボンド材としてAgシンター17、17aを用いたため、半導体素子2gと別体で温度検出素子3を設けても、精度よく、半導体素子2gの温度を検出することができる。また、半導体パワーモジュール1aの高温動作においても、安定して接合が維持され、ワイドバンドギャップ半導体への適用も可能となる。   As described above, in the semiconductor power module 1a according to the second embodiment of the present invention, the Ag sinterings 17 and 17a are used as the die bonding material. Therefore, even if the temperature detection element 3 is provided separately from the semiconductor element 2g, accuracy is high. The temperature of the semiconductor element 2g can be detected. In addition, even in the high temperature operation of the semiconductor power module 1a, the junction is stably maintained, and application to a wide band gap semiconductor is also possible.

実施の形態3.
図12は、本発明の実施の形態3に係る半導体パワーモジュール1aの概略構成を示す断面図である。実施の形態3における半導体パワーモジュール1aは、ダイボンド材をAgシンター17、17bとし、半導体素子2gにおいてのみ、半導体素子2gの外形よりもAgシンター17bの外形を小さくしたものである。半導体素子2gは、温度検出素子3を内蔵せず、別体として設けられた温度検出素子3により、温度が検出される半導体素子である。なお、他の構成については、実施の形態1の記載と同様であるため、同一の符号を付して、説明を省略する。
Third Embodiment
FIG. 12 is a cross-sectional view showing a schematic configuration of a semiconductor power module 1a according to a third embodiment of the present invention. In the semiconductor power module 1a according to the third embodiment, the die bonding materials are Ag sinterings 17 and 17b, and the outer shape of the Ag sintering 17b is smaller than that of the semiconductor element 2g only in the semiconductor element 2g. The semiconductor element 2g is a semiconductor element whose temperature is detected by the temperature detection element 3 provided separately without incorporating the temperature detection element 3 therein. The other components are the same as those described in the first embodiment, and thus the same reference numerals are given and description thereof is omitted.

半導体素子2gに接するAgシンター17bの、導電性パターン5と接合する面積は、半導体素子2b〜2fに接するAgシンター17の面積および図11のAgシンター17aの面積よりも小さく構成する。半導体素子2gから放熱板7に至る放熱の経路において、面積をさらに小さくすることで、半導体素子2gに係る熱抵抗はさらに大きくなる。はんだは接合時にはんだそのものが溶融するため、はんだが濡れ広がり、半導体素子2gの外形よりも小さい面積で接合することは困難である。しかし、全体を溶融させずに接合が可能なAgシンターでは可能となる。また、Agシンターを用いた接合では、一般的に接合時に加圧を伴う。そのため接合の際、半導体素子にも圧力がかかるため、Agシンター17bの外形面積を半導体素子2gよりも極端に小さくはできないが、特に炭化ケイ素のような高強度な基板材料の半導体素子であれば、それも可能となる。Agシンター17bの面積の調整は、実施の形態2と同様である。   The area of the Ag sintering 17b in contact with the semiconductor element 2g in contact with the conductive pattern 5 is smaller than the area of the Ag sintering 17 in contact with the semiconductor elements 2b to 2f and the area of the Ag sintering 17a in FIG. By further reducing the area in the heat dissipation path from the semiconductor element 2g to the heat sink 7, the thermal resistance related to the semiconductor element 2g is further increased. Since the solder itself melts at the time of bonding, it is difficult for the solder to wet and to be bonded in an area smaller than the outline of the semiconductor element 2g. However, it becomes possible in Ag sintering which can be joined without melting the whole. In addition, in the case of bonding using Ag sintering, pressure is generally accompanied at the time of bonding. Therefore, during bonding, pressure is also applied to the semiconductor element, so the external area of the Ag sintering 17b can not be made extremely smaller than that of the semiconductor element 2g, but in particular if it is a semiconductor element of high strength substrate material such as silicon carbide. , That will also be possible. The adjustment of the area of the Ag sintering 17b is the same as that of the second embodiment.

温度検出素子3として用いるサーミスタは、半導体素子2gの上部に設けられ、信号端子9とワイヤ10を介して接続される。半導体素子2gの上部に接して設けるため、温度検出素子3を半導体素子2gに内蔵しなくても、精度よく、半導体素子2gの温度を検出できる。温度検出素子3を内蔵した半導体素子2aを作製する必要がないため、半導体素子2b〜2gの製造プロセス、および半導体パワーモジュール1aの製造プロセスにおいて、煩雑化が避けられ、生産性が損なわれることはない。なお、サーミスタは、主回路配線8aと離間して設けるのがよい。通電時、主回路配線8aも発熱するおそれがあり、半導体素子2gの温度検出の精度が低下する可能性があるためである。   The thermistor used as the temperature detection element 3 is provided on the top of the semiconductor element 2 g and is connected to the signal terminal 9 via the wire 10. Since the semiconductor device 2g is provided in contact with the upper portion of the semiconductor device 2g, the temperature of the semiconductor device 2g can be accurately detected without incorporating the temperature detection device 3 in the semiconductor device 2g. Since it is not necessary to manufacture the semiconductor element 2a incorporating the temperature detection element 3, complication is avoided and the productivity is impaired in the manufacturing process of the semiconductor elements 2b to 2g and the manufacturing process of the semiconductor power module 1a. Absent. The thermistor may be provided separately from the main circuit wiring 8a. This is because the main circuit wiring 8a may also generate heat when it is energized, and the accuracy of the temperature detection of the semiconductor element 2g may be reduced.

以上のように、この発明の実施の形態3における半導体パワーモジュール1aでは、温度を検出する半導体素子2gに、面積をさらに縮小したAgシンター17bを用いたため、半導体素子2b〜2fとの温度差がさらに顕著となり、より効果的に、破壊に係る過昇温防止を実現することができる。   As described above, in the semiconductor power module 1a according to the third embodiment of the present invention, since the Ag sintering 17b having a further reduced area is used for the semiconductor element 2g for detecting temperature, the temperature difference with the semiconductor elements 2b to 2f is This becomes even more remarkable, and more effectively, overheat prevention relating to destruction can be realized.

実施の形態4.
図13は、本発明の実施の形態4に係る半導体パワーモジュール1aの概略構成を示す断面図である。実施の形態4における半導体パワーモジュール1aは、図4の構成に加えて、制御用IC18、空隙部19を設けたものである。なお図13では、図4に示した信号端子9は不要となるため削除しており、その他の構成については、実施の形態1の記載と同様であるため、同一の符号を付して、説明を省略する。
Fourth Embodiment
FIG. 13 is a cross-sectional view showing a schematic configuration of a semiconductor power module 1a according to a fourth embodiment of the present invention. The semiconductor power module 1a according to the fourth embodiment is provided with a control IC 18 and an air gap 19 in addition to the configuration shown in FIG. In FIG. 13, the signal terminal 9 shown in FIG. 4 is omitted because it is unnecessary, and the other configuration is the same as that described in the first embodiment, and therefore, the same reference numerals are given. Omit.

図において、制御用IC18は、半導体素子2aに内蔵された温度検出素子3とワイヤ10で接続されており、温度検出素子3の出力に応じて、半導体パワーモジュール1aの出力電力を抑制するものである。図では省略したが、制御用IC18は、半導体素子2a〜2fとも接続されている。実施の形態1では、半導体素子2aの温度を制御回路部101に出力し、外部から制御する構成としたが、実施の形態4では、制御用IC18を導電性パターン5上に設けたため、配線の取り回しが簡略化され、半導体パワーモジュール1aを小型化することができる。制御のステップについては、実施の形態1と同様である。ここでは、制御用IC18を、半導体素子2aに近接して導電性パターン5上に設けたが、これに限るものではなく、温度検出素子3と接続できる範囲であれば、他の場所でも構わない。   In the figure, the control IC 18 is connected to the temperature detection element 3 incorporated in the semiconductor element 2a by the wire 10, and suppresses the output power of the semiconductor power module 1a according to the output of the temperature detection element 3. is there. Although not shown in the figure, the control IC 18 is also connected to the semiconductor elements 2a to 2f. In the first embodiment, the temperature of the semiconductor element 2a is output to the control circuit unit 101 and controlled from the outside, but in the fourth embodiment, since the control IC 18 is provided on the conductive pattern 5, The management is simplified, and the semiconductor power module 1a can be miniaturized. The control steps are the same as in the first embodiment. Here, the control IC 18 is provided on the conductive pattern 5 so as to be close to the semiconductor element 2a. However, the present invention is not limited to this, and other places may be used as long as they can be connected to the temperature detection element 3. .

半導体素子2aの下部に位置する放熱板7の絶縁基板6との接触面に、空隙部19が設けられている。空隙部19は、空気層となる。半導体素子2aから放熱板7に至る放熱の経路において、熱抵抗の高い空気層を設けることで、半導体素子2aに係る熱抵抗はさらに大きくなる。また、空隙部19の内部の空気の膨張を考慮し、空隙部19から放熱板7を貫通する貫通孔を設けてもよい。   A gap 19 is provided on the contact surface of the heat sink 7 located under the semiconductor element 2 a with the insulating substrate 6. The void 19 is an air layer. By providing an air layer having a high thermal resistance in the path of heat radiation from the semiconductor element 2a to the heat dissipation plate 7, the thermal resistance relating to the semiconductor element 2a is further increased. Further, in consideration of the expansion of the air inside the space 19, a through hole may be provided to penetrate the heat sink 7 from the space 19.

なお、放熱を促進させるために、図14に示すように、放熱板7の絶縁基板6と対向する他の面に冷却器20を設け、放熱板7を冷却するように構成してもよい。冷却器20は、冷媒循環ポンプを備え、放熱板7を冷却するための水などの冷媒を、配管20a内を矢印の方向に循環させる。裏面側から見た半導体素子2a〜2fの配置を、破線で示す。冷媒の流れが、複数の半導体素子2a〜2fのうち半導体素子2aを最後に通過するように、配管20aは構成される。半導体素子2aを最後に通過することで、半導体素子2b〜2fと比較して、半導体素子2aの放熱は促進されない。半導体素子2aの下部に冷媒が到達するまでに、冷媒の温度は、半導体素子2b〜2fの放熱による受熱で上昇するからである。ここでは、配管20aは、半導体素子2a〜2fの下部を1度通過するように設けたがこれに限るものではなく、配管20aの折り返しの回数を増やして、複数回通過するように設けてもよい。温度が上昇した冷媒の冷却には、熱交換器などを用いることが可能である。冷媒としては、イオン交換水、不凍液やスケール除去剤、腐食防止剤などが混入された水なども用いることができる。   In order to promote heat dissipation, as shown in FIG. 14, a cooler 20 may be provided on the other surface of the heat dissipation plate 7 facing the insulating substrate 6 to cool the heat dissipation plate 7. The cooler 20 includes a refrigerant circulation pump, and circulates a refrigerant such as water for cooling the heat radiation plate 7 in the direction of the arrow in the pipe 20 a. The arrangement of the semiconductor elements 2a to 2f viewed from the back surface side is indicated by a broken line. The pipe 20a is configured such that the flow of the refrigerant finally passes through the semiconductor element 2a among the plurality of semiconductor elements 2a to 2f. Passing through the semiconductor element 2 a last time does not promote heat radiation of the semiconductor element 2 a as compared to the semiconductor elements 2 b to 2 f. This is because, until the refrigerant reaches the lower part of the semiconductor element 2a, the temperature of the refrigerant rises due to the heat received by the heat radiation of the semiconductor elements 2b to 2f. Here, the pipe 20a is provided to pass through the lower part of the semiconductor elements 2a to 2f once, but the invention is not limited to this. Even if the number of turns of the pipe 20a is increased, the pipe 20a may be provided a plurality of times. Good. A heat exchanger or the like can be used to cool the refrigerant whose temperature has risen. As the refrigerant, ion-exchanged water, water containing antifreeze, scale remover, corrosion inhibitor, etc. may be used.

以上のように、この発明の実施の形態4における半導体パワーモジュール1aでは、制御用IC18を設けたため、配線の取り回しが簡略化され、半導体パワーモジュール1aを小型化することができる。また、温度を検出する半導体素子2aの下部に、空隙部19を設けたため、半導体素子2b〜2fとの温度差がさらに顕著となり、より効果的に破壊に係る過昇温防止を実現することができる。また、温度を検出する半導体素子2aを最後に通過するように冷媒を循環する冷却器20を設けたため、他の半導体素子2b〜2fとの温度差がさらに顕著となり、より効果的に破壊に係る過昇温防止を実現することができる。   As described above, in the semiconductor power module 1a according to the fourth embodiment of the present invention, since the control IC 18 is provided, wiring arrangement can be simplified, and the semiconductor power module 1a can be miniaturized. Further, since the air gap 19 is provided in the lower part of the semiconductor element 2a for detecting the temperature, the temperature difference with the semiconductor elements 2b to 2f becomes more remarkable, and the overheat temperature prevention related to the destruction can be realized more effectively. it can. Further, since the cooler 20 for circulating the refrigerant is provided so as to finally pass through the semiconductor element 2a that detects the temperature, the temperature difference with the other semiconductor elements 2b to 2f becomes more remarkable, and it relates to the destruction more effectively. Excessive temperature rise prevention can be realized.

以上の実施の形態1〜4に示した構成は、本発明の構成の一例であり、本発明の要旨を逸脱しない範囲で、実施の形態の組み合わせや一部を省略する等、変更して構成することも可能であることは言うまでもない。   The configurations shown in the above first to fourth embodiments are an example of the configuration of the present invention, and modifications are made such that combinations or some of the embodiments are omitted without departing from the scope of the present invention. It goes without saying that it is also possible to

1a〜1f 半導体パワーモジュール、2a〜2f 半導体素子、3 温度検出素子、4 はんだ、5 導電性パターン、6 絶縁基板、7 放熱板、8 主回路配線、9 信号端子、10 ワイヤ、11 レジスト、12 素子基板、13 ソースパッド、14 ゲートパッド、15 ドレインパッド、16 半導体素子、17 Agシンター、18 制御用IC、19 空隙部、20 冷却器、100 主回路、101 制御回路部、102 コンデンサ、103 駆動モータ、104 プロセッサ、105 記憶装置 1a to 1f semiconductor power modules, 2a to 2f semiconductor elements, 3 temperature detecting elements, 4 solders, 5 conductive patterns, 6 insulating substrates, 7 heat sinks, 8 main circuit wires, 9 signal terminals, 10 wires, 11 resists, 12 Element substrate, 13 source pad, 14 gate pad, 15 drain pad, 16 semiconductor element, 17 Ag sintering, 18 control IC, 19 air gap, 20 cooler, 100 main circuit, 101 control circuit, 102 capacitor, 103 drive Motor, 104 processor, 105 storage device

Claims (15)

絶縁基板と、
前記絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半導体素子と、
前記絶縁基板の他の面に設けられた放熱板と、
前記複数の半導体素子のうち1つの半導体素子に設けられた温度検出素子とを備え、
前記温度検出素子を設けた半導体素子の前記ダイボンド材と接する面から前記放熱板の前記絶縁基板と接しない他の面に至るまでの熱抵抗が、温度検出素子を設けていない半導体素子のダイボンド材と接する面から前記放熱板の前記絶縁基板と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成したことを特徴とする半導体パワーモジュール。
An insulating substrate,
A plurality of semiconductor elements disposed on one surface of the insulating substrate via a die bonding material;
A heat sink provided on the other surface of the insulating substrate;
A temperature detection element provided in one of the plurality of semiconductor elements;
The thermal resistance from the surface in contact with the die bond material of the semiconductor element provided with the temperature detection element to the other surface not in contact with the insulating substrate of the heat dissipation plate is the die bond material of the semiconductor element not provided with the temperature detection element The semiconductor power module is characterized in that the thermal resistance from the surface in contact with the surface to the other surface not in contact with the insulating substrate of the heat dissipation plate is larger.
前記複数の半導体素子は、前記絶縁基板の一の面に設けられた導電性パターンに前記ダイボンド材を介して配設されたことを特徴とする請求項1に記載の半導体パワーモジュール。 The semiconductor power module according to claim 1, wherein the plurality of semiconductor elements are disposed on the conductive pattern provided on one surface of the insulating substrate via the die bonding material. 前記温度検出素子を備えた半導体素子に接する前記ダイボンド材の熱抵抗が、他の前記半導体素子に接する前記ダイボンド材の熱抵抗よりも大きいことを特徴とする請求項1または2に記載の半導体パワーモジュール。 The semiconductor power according to claim 1 or 2, wherein the thermal resistance of the die bonding material in contact with the semiconductor element provided with the temperature detection element is larger than the thermal resistance of the die bonding material in contact with the other semiconductor elements. module. 前記温度検出素子を備えた半導体素子に接する前記ダイボンド材の、前記絶縁基板もしくは前記導電性パターンと接合される面積が、他の前記半導体素子に接する前記ダイボンド材の面積よりも小さいことを特徴とする請求項3に記載の半導体パワーモジュール。 The area of the die bonding material in contact with the semiconductor element provided with the temperature detection element, which is joined to the insulating substrate or the conductive pattern, is smaller than the area of the die bonding material in contact with other semiconductor elements. The semiconductor power module according to claim 3. 前記温度検出素子を備えた半導体素子に接する前記ダイボンド材の、前記半導体素子の厚み方向の高さが、他の前記半導体素子に接する前記ダイボンド材の高さよりも高いことを特徴とする請求項3に記載の半導体パワーモジュール。 4. The semiconductor device according to claim 1, wherein the height of the die bonding material in contact with the semiconductor device having the temperature detection element is greater than the height of the die bonding material in contact with the other semiconductor device. The semiconductor power module as described in. 前記ダイボンド材は、はんだであることを特徴とする請求項1から5のいずれか1項に記載の半導体パワーモジュール。 The semiconductor power module according to any one of claims 1 to 5, wherein the die bond material is a solder. 前記ダイボンド材は、Agシンターであることを特徴とする請求項1から5のいずれか1項に記載の半導体パワーモジュール。 The semiconductor power module according to any one of claims 1 to 5, wherein the die bonding material is Ag sintering. 前記Agシンターの外周側面の少なくとも一面は、前記温度検出素子を備えた半導体素子の外周側面より内側に位置することを特徴とする請求項7に記載の半導体パワーモジュール。 8. The semiconductor power module according to claim 7, wherein at least one surface of the outer peripheral side surface of the Ag sintering is positioned inside the outer peripheral side surface of the semiconductor device provided with the temperature detection element. 前記温度検出素子を備えた半導体素子に近接して、前記温度検出素子と接続された信号端子を設けたことを特徴とする請求項1から8のいずれか1項に記載の半導体パワーモジュール。 The semiconductor power module according to any one of claims 1 to 8, wherein a signal terminal connected to the temperature detection element is provided in proximity to the semiconductor element provided with the temperature detection element. 前記温度検出素子は、半導体素子の内部に設けられたダイオードであることを特徴とする請求項1から9のいずれか1項に記載の半導体パワーモジュール。 The semiconductor power module according to any one of claims 1 to 9, wherein the temperature detection element is a diode provided inside a semiconductor element. 前記温度検出素子は、サーミスタであることを特徴とする請求項1から9のいずれか1項に記載の半導体パワーモジュール。 The semiconductor power module according to any one of claims 1 to 9, wherein the temperature detection element is a thermistor. 前記温度検出素子の出力に応じて、前記半導体パワーモジュールの出力電力を抑制する制御用ICを設けたことを特徴とする請求項1から11のいずれか1項に記載の半導体パワーモジュール。 The semiconductor power module according to any one of claims 1 to 11, further comprising a control IC for suppressing the output power of the semiconductor power module according to the output of the temperature detection element. 前記複数の半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1から12のいずれか1項に記載の半導体パワーモジュール。 The semiconductor power module according to any one of claims 1 to 12, wherein the plurality of semiconductor elements are formed of a wide band gap semiconductor material. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項13に記載の半導体パワーモジュール。 The semiconductor power module according to claim 13, wherein the wide band gap semiconductor material is one of silicon carbide, gallium nitride based material, or diamond. 前記放熱板の他の面に設けられた冷却器を備え、
前記冷却器が備える配管の内部を循環する冷媒は、前記温度検出素子を備えた半導体素子の下面を最後に通過することを特徴とする請求項1から14のいずれか1項に記載した半導体パワーモジュール。
A cooler provided on the other surface of the heat sink;
The semiconductor power according to any one of claims 1 to 14, wherein the refrigerant circulating in the pipe provided in the cooler finally passes through the lower surface of the semiconductor element provided with the temperature detection element. module.
JP2017203242A 2017-10-20 2017-10-20 Semiconductor power module Active JP6381764B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017203242A JP6381764B1 (en) 2017-10-20 2017-10-20 Semiconductor power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017203242A JP6381764B1 (en) 2017-10-20 2017-10-20 Semiconductor power module

Publications (2)

Publication Number Publication Date
JP6381764B1 JP6381764B1 (en) 2018-08-29
JP2019079839A true JP2019079839A (en) 2019-05-23

Family

ID=63354861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017203242A Active JP6381764B1 (en) 2017-10-20 2017-10-20 Semiconductor power module

Country Status (1)

Country Link
JP (1) JP6381764B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6976390B1 (en) * 2020-08-24 2021-12-08 三菱電機株式会社 Semiconductor devices and power converters
WO2022224340A1 (en) * 2021-04-20 2022-10-27 三菱電機株式会社 Power semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466819A (en) * 2020-11-24 2021-03-09 浙江大学 Power semiconductor module with auxiliary insulating substrate and manufacturing method
CN115101498A (en) * 2022-05-18 2022-09-23 华为数字能源技术有限公司 Power module, power supply system, vehicle and photovoltaic system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204028A (en) * 2002-01-09 2003-07-18 Toyota Motor Corp Semiconductor module
JP2011243909A (en) * 2010-05-21 2011-12-01 Mitsubishi Electric Corp Semiconductor module and rotary electric machine on which semiconductor module is mounted

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204028A (en) * 2002-01-09 2003-07-18 Toyota Motor Corp Semiconductor module
JP2011243909A (en) * 2010-05-21 2011-12-01 Mitsubishi Electric Corp Semiconductor module and rotary electric machine on which semiconductor module is mounted

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6976390B1 (en) * 2020-08-24 2021-12-08 三菱電機株式会社 Semiconductor devices and power converters
JP2022036423A (en) * 2020-08-24 2022-03-08 三菱電機株式会社 Semiconductor device and power conversion device
WO2022224340A1 (en) * 2021-04-20 2022-10-27 三菱電機株式会社 Power semiconductor device

Also Published As

Publication number Publication date
JP6381764B1 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
US8279605B2 (en) Power semiconductor module
EP3107120B1 (en) Power semiconductor module
JP4902560B2 (en) Power semiconductor module
JP4973059B2 (en) Semiconductor device and power conversion device
JP6705393B2 (en) Semiconductor device and power converter
JP6381764B1 (en) Semiconductor power module
US9159715B2 (en) Miniaturized semiconductor device
JP2007234690A (en) Power semiconductor module
JP5596748B2 (en) Double-sided cooling power semiconductor package
JP5704121B2 (en) Protection circuit for semiconductor module with snubber capacitor
JP5895220B2 (en) Manufacturing method of semiconductor device
JP6745991B2 (en) Semiconductor power module
JP6610568B2 (en) Semiconductor device
JP2012105419A (en) Electric power conversion apparatus
JP2015135895A (en) semiconductor module
JP6003624B2 (en) Semiconductor module
JP2007049810A (en) Semiconductor device for power converter and power converter with temperature protection function having the semiconductor device
JP3889562B2 (en) Semiconductor device
JP2005348529A (en) Inverter device
JP2007329163A (en) Electronic device
JP6594290B2 (en) Power converter
JP7380062B2 (en) semiconductor module
US9287192B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5402778B2 (en) Semiconductor device provided with semiconductor module
JP2011211017A (en) Semiconductor module and semiconductor device including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180731

R151 Written notification of patent or utility model registration

Ref document number: 6381764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250