JP2019079839A - Semiconductor power module - Google Patents
Semiconductor power module Download PDFInfo
- Publication number
- JP2019079839A JP2019079839A JP2017203242A JP2017203242A JP2019079839A JP 2019079839 A JP2019079839 A JP 2019079839A JP 2017203242 A JP2017203242 A JP 2017203242A JP 2017203242 A JP2017203242 A JP 2017203242A JP 2019079839 A JP2019079839 A JP 2019079839A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- power module
- temperature detection
- detection element
- semiconductor power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 268
- 238000001514 detection method Methods 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000017525 heat dissipation Effects 0.000 claims abstract description 11
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 238000005245 sintering Methods 0.000 claims description 23
- 239000003507 refrigerant Substances 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 230000006378 damage Effects 0.000 abstract description 9
- 230000002265 prevention Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 1
- 230000002528 anti-freeze Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
Abstract
Description
本発明は、プラグインハイブリッド車、電気自動車等の電動車両に搭載される電力変換装置に用いられる半導体パワーモジュールに関する。 The present invention relates to a semiconductor power module used in a power conversion device mounted on an electrically powered vehicle such as a plug-in hybrid vehicle or an electric vehicle.
半導体パワーモジュールは、高電圧・大電流での利用に好適であり、電動車両に限らず、産業機器から家電や情報端末まで数多くの製品に普及し、多くの電力変換装置に用いられている。電力変換装置とは、電力を制御するためのスイッチング回路を有する装置であり、電動車両に搭載されているモータ駆動用インバータ、高電圧から低電圧へ変換する降圧コンバータ、外部電源設備に接続して車載電池を充電する充電器といった電動パワーコンポーネントが該当する。電力変換装置は、複数の半導体パワーモジュールから構成される。 The semiconductor power module is suitable for use at high voltage and large current, and is not limited to electric vehicles, but is widely used in many products from industrial equipment to home appliances and information terminals, and is used in many power conversion devices. The power conversion device is a device having a switching circuit for controlling power, and is connected to a motor drive inverter mounted on an electric vehicle, a step-down converter for converting high voltage into low voltage, and external power supply equipment. An electric power component such as a charger for charging an on-vehicle battery is applicable. The power converter comprises a plurality of semiconductor power modules.
半導体パワーモジュールは、電力の制御を行う複数の半導体素子と、半導体素子を配設する基板、およびこれらの半導体素子と電気的に接続された回路配線にて主に構成され、必要に応じて半導体素子の制御用ICも含められる。半導体パワーモジュールを構成する半導体素子は、高電圧・大電流を扱うために、発熱が大きくなる傾向がある。発熱に起因した半導体素子の破壊を回避するためには、個々の半導体素子の動作時の温度を把握することが重要となる。 The semiconductor power module mainly includes a plurality of semiconductor elements for controlling electric power, a substrate on which the semiconductor elements are disposed, and a circuit wiring electrically connected to the semiconductor elements, and the semiconductor as needed. The control IC of the element is also included. The semiconductor elements constituting the semiconductor power module tend to generate a large amount of heat because they handle high voltage and large current. In order to avoid destruction of the semiconductor element resulting from heat generation, it is important to grasp the operating temperature of each semiconductor element.
従来の半導体パワーモジュールにおいて、複数の半導体素子のそれぞれに内蔵して、温度検出用のダイオードが設けられている。各温度検出用のダイオードが互いに並列接続され、この状態の出力電圧に基づいて、温度検出回路を介して半導体パワーモジュールの温度検出を行う。得られた温度検出結果から、各半導体素子の発熱に起因した破壊を防止する(例えば、特許文献1参照)。 In a conventional semiconductor power module, a diode for temperature detection is provided in each of a plurality of semiconductor elements. The respective temperature detection diodes are connected in parallel to each other, and based on the output voltage in this state, the temperature detection of the semiconductor power module is performed via the temperature detection circuit. From the temperature detection result obtained, destruction due to heat generation of each semiconductor element is prevented (see, for example, Patent Document 1).
上記特許文献1では、過昇温の防止、つまりは半導体素子の発熱に起因した破壊を防止するために,温度検出用のダイオードを各半導体素子に内蔵している。しかしこのような半導体パワーモジュールの温度検出方式では、3個の温度検出用のダイオードの並列接続で、各半導体素子の間で14℃の温度差が生じるため、許容温度に対する余裕度が過大に必要となる。そのため、電力変換装置を大出力化すると、余裕度に応じて半導体パワーモジュールが大型化してしまう問題があった。また、全ての半導体素子に温度検出用のダイオードを設けるため、温度検出用のダイオードを構成する製造プロセスの追加により、製造工程が煩雑化し、かつ半導体素子のコストが大幅に上昇する問題もあった。全ての半導体素子に温度検出用のダイオードを設けると、半導体素子のサイズが大きくなるため、コストが大幅に増加する問題もあった。また、半導体素子の大型化で、複数の半導体素子を備える半導体パワーモジュール、そして複数の半導体パワーモジュールを備える電力変換装置が大型化する問題もあった。さらに、複数の温度検出用のダイオードを温度検出回路に接続する必要があるため、配線取り回しの空間が増大し、半導体パワーモジュール、および電力変換装置が大型化する問題もあった。
In
近年、半導体パワーモジュールに用いる半導体素子に、炭化ケイ素や窒化ガリウム系材料などのワイドバンドギャップ半導体の利用が増加しつつある。ワイドバンドギャップ半導体は、基材の素子欠陥が多いため、半導体素子のサイズを小さくすることで歩留まりを高めている。そのため、大出力の半導体パワーモジュールの製造コストを抑えるためには、ワイドバンドギャップ半導体素子のサイズを小さくして、複数の素子を並列接続して使用することが求められている。しかし上述した半導体素子の大型化は、複数の素子を使用するワイドバンドギャップ半導体の利用において、特に大きな問題となる。 In recent years, the use of wide band gap semiconductors such as silicon carbide and gallium nitride based materials for semiconductor elements used in semiconductor power modules is increasing. Since the wide band gap semiconductor has many element defects of the base material, the yield is increased by reducing the size of the semiconductor element. Therefore, in order to reduce the manufacturing cost of a high-power semiconductor power module, it is required to reduce the size of the wide band gap semiconductor device and connect a plurality of devices in parallel. However, the above-described enlargement of the semiconductor device is a particularly serious problem in the use of a wide band gap semiconductor using a plurality of devices.
この発明に係る半導体パワーモジュールは、絶縁基板と、絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半導体素子と、絶縁基板の他の面に設けられた放熱板と、複数の半導体素子のうち1つの半導体素子に設けられた温度検出素子とを備え、温度検出素子を設けた半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗が、温度検出素子を設けていない半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成するものである。 A semiconductor power module according to the present invention comprises: an insulating substrate; a plurality of semiconductor elements respectively disposed on one surface of the insulating substrate via a die bonding material; and a heat sink provided on the other surface of the insulating substrate. A temperature detection element provided in one semiconductor element among a plurality of semiconductor elements, from the surface in contact with the die bonding material of the semiconductor element provided with the temperature detection element to the other surface not in contact with the insulating substrate of the heat sink The thermal resistance is larger than the thermal resistance from the surface in contact with the die bonding material of the semiconductor element not provided with the temperature detection element to the other surface not in contact with the insulating substrate of the heat dissipation plate.
この発明に係る半導体パワーモジュールによれば、1つの温度検出素子で複数の半導体素子の破壊に係る過昇温防止を実現することができる。 According to the semiconductor power module according to the present invention, it is possible to realize the excessive temperature rise prevention relating to the destruction of a plurality of semiconductor elements with one temperature detection element.
実施の形態1.
図1は、半導体パワーモジュール1a〜1fを用いた電力変換装置であるインバータの主回路100の回路図である。主回路100は、合計6個の半導体パワーモジュール1a〜1fが設けられ、半導体パワーモジュール1a〜1fが備える温度検出素子3と接続される制御回路部101を有している。接続は、信号端子9により行われる。主回路100は、U相、V相、W相の3つの相で構成されている。各相は上アームと下アームの2つのアームで構成されており、それぞれのアームに、半導体パワーモジュールが設けられる。例えば、U相では上アームの半導体パワーモジュール1a、下アームの半導体パワーモジュール1bを備えている。半導体パワーモジュール1a〜1fは、それぞれ主回路配線8a、8bを備えている。主回路配線8a、8bは、半導体パワーモジュール1a〜1fの出力と入力に係る端子である。図1に示す回路図では、上アームを構成する半導体パワーモジュール1a、1c、1eの主回路配線8bと、下アームを構成する半導体パワーモジュール1b、1d、1fの主回路配線8aがコンデンサ102と接続される。また、上アームを構成する半導体パワーモジュール1a、1c、1eの主回路配線8aは、下アームを構成する半導体パワーモジュール1b、1d、1fの主回路配線8b、および駆動モータ103のU相、V相、W相と接続される。制御回路部101は、温度検出素子3で検出された温度に応じて、各半導体モジュールに入力する電力の制御を行う。具体的には、制御回路部101は、図示していないが電力変換装置の電源側と接続されており、例えば、各半導体モジュールに印加される電圧を低下させる。
FIG. 1 is a circuit diagram of a
制御回路部101は、ハードウエアの一例を図2に示すように、プロセッサ104と記憶装置105から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ104は、記憶装置105から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ104にプログラムが入力される。また、プロセッサ104は、演算結果等のデータを記憶装置105の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
The
図3は、この発明の実施の形態1に係る半導体パワーモジュール1aの概略構成を示す斜視図であり、図4は、この発明の実施の形態1に係る半導体パワーモジュール1aの概略構成を示す断面図である。なお図3は、概略構成を把握しやすくするために、主回路配線8a、8bを省略して示している。図4は、図3の破線A−Aにおける断面図で、各半導体素子の電極パッドは省略して示している。半導体パワーモジュール1aは、複数の半導体素子2a〜2fが絶縁基板6上に設けられた導電性パターン5に、はんだ4と4aを介して配設され、主たる入出力が行われる主回路配線8a、8bを備える。以下、各構成要素について詳述する。
FIG. 3 is a perspective view showing a schematic configuration of the
半導体素子2a〜2fは、例えば、IGBT(Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ)、MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor、電界効果トランジスタ)である。半導体素子2a〜2fの基本構造には、母材である素子基板の表面の方向にのみ電流を流す横型構造と、素子基板の断面方向に電流を流す縦型構造がある。横型構造の場合、素子基板の一方の面にのみ電極パッドが形成される。一方、縦型構造の場合、素子基板の両面に電極パッドが形成される。縦型構造のMOSFETの断面概略構成を図5、横型構造のMOSFETの断面概略構成を図6に示す。縦型構造では、素子基板12の表面に、ソースパッド13(主回路用と制御用を含む)、ゲートパッド14が形成され、裏面にドレインパッド15が形成される。横型構造では、素子基板12の表面に、ソースパッド13(主回路用と制御用を含む)、ゲートパッド14、ドレインパッド15が形成される。素子基板12には、シリコンや、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドといったワイドバンドギャップ半導体が使用される。各電極パッドは、例えばアルミニウムで作製される。ここでは高電圧や大電流に対応する縦型構造で、シリコンを素子基板12としたMOSFETを用いた例を示す。
The semiconductor elements 2a to 2f are, for example, IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistors). The basic structures of the semiconductor elements 2a to 2f include a horizontal structure in which current flows only in the direction of the surface of the element substrate which is a base material, and a vertical structure in which current flows in the sectional direction of the element substrate. In the case of the lateral structure, the electrode pad is formed only on one side of the element substrate. On the other hand, in the case of the vertical structure, electrode pads are formed on both sides of the element substrate. FIG. 5 shows a schematic cross-sectional configuration of the vertical MOSFET, and FIG. 6 shows a schematic cross-sectional configuration of the lateral MOSFET. In the vertical structure, the source pad 13 (including the main circuit and control) and the
半導体パワーモジュール1aは、合計6個の半導体素子2a〜2fが、2列に並べて配設される。半導体素子2a〜2fの表面の区切られた各領域が、電極パッドである。温度検出素子3は、端部に設置された半導体素子2aにのみ内蔵された温度検出用のダイオードである。温度検出用のダイオードは、半導体素子2aの製造プロセスにおいて、一体的に製造される。半導体素子2aに内蔵したダイオードを使用することにより、高い精度で半導体素子2aの温度を検出することが可能となる。また、半導体素子2aの許容温度限界近くまで、ダイオードを動作させることが可能となる。なお、温度検出素子3は上述の温度検出用のダイオードに限るものではなく、サーミスタであっても構わない。
In the
信号端子9は、温度検出素子3と制御回路部101とを接続する端子である。信号端子9は、導電性を有した金属であり、例えば銅材で作製される。温度検出素子3と信号端子9は、導電性を有したワイヤ10で接続される。ワイヤ10の材質は、例えばアルミニウムや金である。信号端子9は、半導体素子2aにのみ近接して設けられるため、ワイヤ10の長さは短く、本数は1本と最小限で、取り回しは最小限に抑えられ、小スペースとなる。これにより、半導体パワーモジュール1aを小型化することができる。
The
導電性パターン5は、半導体素子2a〜2fの裏面のドレインパッド15と接合される導電性を有した金属パターンであり、例えば銅パターンである。接合は、ダイボンド材であるはんだ4を介して行われる。ドレインパッド15は、同じ導電性パターン5上に接合されるため、同一の電位となる。半導体素子2a〜2fが設けられていない導電性パターン5の表面には、レジスト11が設けられる。レジスト11は絶縁性を有した膜であり、導電性パターン5の表面を保護し、各配線や表面電極との放電を抑制する。
The
図7は、本発明の実施の形態1に係る半導体素子2a〜2fとはんだ4a、4の平面図である。温度検出素子3を設けた半導体素子2aのダイボンド材であるはんだ4aと接する面から放熱板7の絶縁基板6と接しない他の面に至るまでの熱抵抗が、温度検出素子3を設けていない半導体素子2b〜2fのはんだ4と接する面から放熱板7の絶縁基板6と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成する。はんだ4aの導電性パターン5と接合する面積を、はんだ4の導電性パターン5と接合する面積よりも小さく構成することで、熱抵抗は大きくなる。はんだ4の面積の調整は、導電性パターン5上のレジスト11の面積を変えることや、供給するはんだ4aとはんだ4の量を変えることで行える。ダイボンド材として広く用いられているはんだを使用することで、容易な工程で、低コストで半導体素子2a〜2fは接合される。
FIG. 7 is a plan view of the semiconductor elements 2a to 2f and the
絶縁基板6は、絶縁性を有したセラミック材料で構成される基板であり、例えば熱伝導性に優れた窒化アルミニウム製である。一の面に導電性パターン5を設け、半導体素子2a〜2fが配設される。他の面には、放熱板7を備える。
The insulating
放熱板7は、導電性パターン5と対向する絶縁基板6の他の面に、例えばはんだにより接合される。放熱板7は、放熱を促進させるための金属製の部材であり、例えば熱伝導性に優れた銅やアルミニウムで作製される。放熱をさらに促進させるために、絶縁基板6と対向する他の面に、さらに冷却フィンを設けてもよい。
The
主回路配線8a、8bは、半導体素子2a〜2fの入出力に関し、半導体パワーモジュール1aの外部と接続される端子である。主回路配線8a、8bは、導電性を有した金属製のバスバーであり、例えば銅材で作製される。主回路配線8aは、半導体素子2a、2b、2cの主回路用ソースパッドと接続され、端部の半導体素子2a上で折り返されて、半導体素子2b、2cとの接続部と並行するように、2層で配置される。寄生インダクタンスを低減するためである。主回路配線8bは、導電性パターン5に接続される。半導体パワーモジュール1aは、ここでは図示しないが、主回路配線8a、8b以外の端子を有し、これらの端子は、制御用ソースパッド、ゲートパッドとワイヤを介して接続される。またこれらの端子は、制御回路部101に接続される。これらの配線、端子、ワイヤは、絶縁性を有した樹脂により封止される。
The
次に、本発明の実施の形態1における半導体パワーモジュール1aの動作について説明する。動作時に半導体素子2a〜2fにて発生した熱は、主に半導体素子2a〜2fの裏面から、はんだ4、はんだ4a、導電性パターン5、絶縁基板6を経て、放熱板7に伝わり、放熱される。温度検出素子3を備えた半導体素子2aに接するはんだ4aの面積が小さく、熱抵抗が他のはんだ4と比較して大きいため、半導体素子2aの温度は他の半導体素子2b〜2fの温度よりも上昇する。例えば、1辺が10mmの正方形の形状を有した半導体素子2aに接するはんだ4aと、同形状の半導体素子2b〜2fに接する1辺を12mmとしたはんだ4の場合で比較すると、半導体素子2a〜2fに200Aを60秒印加したとき、はんだ4aの温度は、はんだ4よりも10℃程度高くなる。この温度差は、半導体素子2aと半導体素子2b〜2fの温度差に反映されるため、半導体素子2aのみの温度を検出し、入力電力を制御することによって、半導体素子2a〜2fすべてにおいての破壊に係る過昇温防止が実現される。
Next, the operation of the
図8に、動作の制御に係るフローチャートを示す。各ステップ(S31〜S33)は、半導体パワーモジュール1aの稼働を停止させるまで継続する。S31にて、半導体素子2aの温度を検出する。検出した温度は、信号端子9を介して、制御回路部101に出力される。制御回路部101には、予め定めた温度の閾値を設けており、S32にて、入力された温度が閾値に到達したかの判断を行う。例えば、動作温度範囲が150℃の半導体パワーモジュールにおいては、閾値は140℃に設定される。閾値に到達したとき、S33にて、半導体パワーモジュール1aに入力する電力の低下を開始する。到達している限り、電力の低下は継続する。到達していなければ、温度の検出を継続して行う。ここで示した制御により、半導体素子2aの過昇温を防止する制御をするだけで、半導体素子2b〜2fの過昇温を防止することができ、半導体パワーモジュール1a、ならびに電力変換装置の熱的破壊が防止される。
FIG. 8 shows a flowchart related to the control of the operation. Each step (S31 to S33) continues until the operation of the
次に、実施の形態1に係る半導体パワーモジュール1aの別の構成例を、図9にて説明する。図7においては、温度検出素子3を備えた半導体素子2aに接するはんだ4aの表面積を小さく構成したが、図9に示すように、半導体素子2aの厚み方向の、はんだ4aの高さを高くする構成でもよい。高さを変えても熱抵抗がはんだ4と比較して大きくなるため、半導体素子2aの温度は半導体素子2b〜2fの温度よりも上昇する。例えば、1辺が10mmの正方形の形状を有した半導体素子2b〜2fに接するはんだ4の厚みを1mmとし、同形状の半導体素子2aに接するはんだ4aの厚みをはんだ4から50%増加した1.5mmとした場合で比較すると、半導体素子2a〜2fに200Aを60秒印加したとき、はんだ4aの温度は、はんだ4よりも10℃程度高くなる。なお、はんだ4aの高さの変化に伴い、半導体素子2aの位置が上昇するため、主回路配線8aの接触面には座繰り部8cを設けている。
Next, another configuration example of the
次に、実施の形態1に係る半導体パワーモジュール1aのさらに別の構成例を、図10にて説明する。図10は、横型構造の半導体素子16a〜16cを用いた半導体パワーモジュール1aの概略構成を示す断面図である。図4では縦型構造の半導体素子2a〜2fを用いたため、一の面の全面に導電性パターン5を設けたが、裏面に電極パッドを有さない横型構造の半導体素子16a〜16cを用いた場合、全面に導電性パターン5を設ける必要はない。
Next, another configuration example of the
以上のように、この発明の実施の形態1における半導体パワーモジュール1aでは、温度検出素子3を備えた半導体素子2aに接するはんだ4aの表面積を小さく、あるいは高さを高くすることにより、温度が最大となる1つの半導体素子2aのみの温度を、温度検出素子3を用いて検出し、入力電力を制御することで、すべての半導体素子2a〜2fの破壊に係る過昇温防止を実現することができる。複数の半導体素子2a〜2fを備えた半導体パワーモジュール1aであっても、温度検出素子3を備えた半導体素子2aは1つでよいため、半導体素子2a〜2fの製造工程の煩雑化は避けられ、半導体素子2a〜2fのコスト、ならびに半導体パワーモジュール1aのコストの上昇を抑制することができる。また温度検出素子3に係る配線の取り回し空間は小さく、半導体パワーモジュール1aを小型化することができる。さらに半導体素子2b〜2fに温度検出素子3を備えないため、許容温度に対する過大な余裕度を考慮する必要がなく、半導体パワーモジュール1aを小型化することができる。
As described above, in the
実施の形態2.
図11は、本発明の実施の形態2に係る半導体パワーモジュール1aの概略構成を示す断面図である。実施の形態1では、ダイボンド材をはんだ4、4aとし、温度検出素子3を半導体素子2aに内蔵した温度検出用のダイオードとしたが、実施の形態2においては、ダイボンド材をAgシンター17、17aとし、温度検出素子3にサーミスタを用いたものである。半導体素子2gは、温度検出素子3を内蔵せず、別体として設けられた温度検出素子3により、温度が検出される半導体素子である。なお、他の構成については、実施の形態1の記載と同様であるため、同一の符号を付して、説明を省略する。
Second Embodiment
FIG. 11 is a cross-sectional view showing a schematic configuration of a
Agシンター17、17aは、銀ナノ粒子の焼結体である。特にワイドバンドギャップ半導体を使用する場合、動作温度は250℃を超えることも想定されており、融点がこの温度を下回るはんだでは、対応できないが、Agシンター17、17aを利用した接合では、動作温度が250℃を超えても接合が安定して維持され、かつ熱伝導率も高いという利点を有している。
Ag sinterings 17 and 17a are sintered bodies of silver nanoparticles. In particular, when using a wide band gap semiconductor, the operating temperature is also expected to exceed 250 ° C., and a solder whose melting point is below this temperature can not cope with it, but in a junction using
実施の形態1と同様に、半導体素子2gに接するAgシンター17aの、導電性パターン5と接合する面積は、半導体素子2b〜2fに接するAgシンター17の面積よりも小さく構成する。半導体素子2gから放熱板7に至る放熱の経路において、面積を小さくすることで、半導体素子2gに係る熱抵抗は大きくなる。Agシンター17、17aを構成する材料にAgペーストを使用する場合、Agシンターの面積の調整は、ペースト印刷時に用いるメタルマスクの開口部の面積で調整される。Agシンター17、17aを構成する材料に、あらかじめ形作られているプリフォーム材を用いる場合は、半導体素子2gの下のみ、サイズの小さいプリフォーム材を使用すれば良い。
As in the first embodiment, the area of the Ag sintering 17a in contact with the semiconductor element 2g in contact with the
温度検出素子3として用いるサーミスタは、半導体素子2gの側面近傍の導電性パターン5上に設けられ、信号端子9とワイヤ10を介して接続される。Agシンター17は、はんだと比較して熱伝導率が高く、温度検出素子3を半導体素子2gに内蔵しなくても、精度よく、半導体素子2gの温度を検出できるため、温度検出素子3を内蔵した半導体素子2aを作製する必要がなく、半導体素子2b〜2gの製造プロセス、および半導体パワーモジュール1aの製造プロセスにおいて、煩雑化が避けられ、生産性が損なわれることはない。
The thermistor used as the
以上のように、この発明の実施の形態2における半導体パワーモジュール1aでは、ダイボンド材としてAgシンター17、17aを用いたため、半導体素子2gと別体で温度検出素子3を設けても、精度よく、半導体素子2gの温度を検出することができる。また、半導体パワーモジュール1aの高温動作においても、安定して接合が維持され、ワイドバンドギャップ半導体への適用も可能となる。
As described above, in the
実施の形態3.
図12は、本発明の実施の形態3に係る半導体パワーモジュール1aの概略構成を示す断面図である。実施の形態3における半導体パワーモジュール1aは、ダイボンド材をAgシンター17、17bとし、半導体素子2gにおいてのみ、半導体素子2gの外形よりもAgシンター17bの外形を小さくしたものである。半導体素子2gは、温度検出素子3を内蔵せず、別体として設けられた温度検出素子3により、温度が検出される半導体素子である。なお、他の構成については、実施の形態1の記載と同様であるため、同一の符号を付して、説明を省略する。
Third Embodiment
FIG. 12 is a cross-sectional view showing a schematic configuration of a
半導体素子2gに接するAgシンター17bの、導電性パターン5と接合する面積は、半導体素子2b〜2fに接するAgシンター17の面積および図11のAgシンター17aの面積よりも小さく構成する。半導体素子2gから放熱板7に至る放熱の経路において、面積をさらに小さくすることで、半導体素子2gに係る熱抵抗はさらに大きくなる。はんだは接合時にはんだそのものが溶融するため、はんだが濡れ広がり、半導体素子2gの外形よりも小さい面積で接合することは困難である。しかし、全体を溶融させずに接合が可能なAgシンターでは可能となる。また、Agシンターを用いた接合では、一般的に接合時に加圧を伴う。そのため接合の際、半導体素子にも圧力がかかるため、Agシンター17bの外形面積を半導体素子2gよりも極端に小さくはできないが、特に炭化ケイ素のような高強度な基板材料の半導体素子であれば、それも可能となる。Agシンター17bの面積の調整は、実施の形態2と同様である。
The area of the Ag sintering 17b in contact with the semiconductor element 2g in contact with the
温度検出素子3として用いるサーミスタは、半導体素子2gの上部に設けられ、信号端子9とワイヤ10を介して接続される。半導体素子2gの上部に接して設けるため、温度検出素子3を半導体素子2gに内蔵しなくても、精度よく、半導体素子2gの温度を検出できる。温度検出素子3を内蔵した半導体素子2aを作製する必要がないため、半導体素子2b〜2gの製造プロセス、および半導体パワーモジュール1aの製造プロセスにおいて、煩雑化が避けられ、生産性が損なわれることはない。なお、サーミスタは、主回路配線8aと離間して設けるのがよい。通電時、主回路配線8aも発熱するおそれがあり、半導体素子2gの温度検出の精度が低下する可能性があるためである。
The thermistor used as the
以上のように、この発明の実施の形態3における半導体パワーモジュール1aでは、温度を検出する半導体素子2gに、面積をさらに縮小したAgシンター17bを用いたため、半導体素子2b〜2fとの温度差がさらに顕著となり、より効果的に、破壊に係る過昇温防止を実現することができる。
As described above, in the
実施の形態4.
図13は、本発明の実施の形態4に係る半導体パワーモジュール1aの概略構成を示す断面図である。実施の形態4における半導体パワーモジュール1aは、図4の構成に加えて、制御用IC18、空隙部19を設けたものである。なお図13では、図4に示した信号端子9は不要となるため削除しており、その他の構成については、実施の形態1の記載と同様であるため、同一の符号を付して、説明を省略する。
Fourth Embodiment
FIG. 13 is a cross-sectional view showing a schematic configuration of a
図において、制御用IC18は、半導体素子2aに内蔵された温度検出素子3とワイヤ10で接続されており、温度検出素子3の出力に応じて、半導体パワーモジュール1aの出力電力を抑制するものである。図では省略したが、制御用IC18は、半導体素子2a〜2fとも接続されている。実施の形態1では、半導体素子2aの温度を制御回路部101に出力し、外部から制御する構成としたが、実施の形態4では、制御用IC18を導電性パターン5上に設けたため、配線の取り回しが簡略化され、半導体パワーモジュール1aを小型化することができる。制御のステップについては、実施の形態1と同様である。ここでは、制御用IC18を、半導体素子2aに近接して導電性パターン5上に設けたが、これに限るものではなく、温度検出素子3と接続できる範囲であれば、他の場所でも構わない。
In the figure, the control IC 18 is connected to the
半導体素子2aの下部に位置する放熱板7の絶縁基板6との接触面に、空隙部19が設けられている。空隙部19は、空気層となる。半導体素子2aから放熱板7に至る放熱の経路において、熱抵抗の高い空気層を設けることで、半導体素子2aに係る熱抵抗はさらに大きくなる。また、空隙部19の内部の空気の膨張を考慮し、空隙部19から放熱板7を貫通する貫通孔を設けてもよい。
A
なお、放熱を促進させるために、図14に示すように、放熱板7の絶縁基板6と対向する他の面に冷却器20を設け、放熱板7を冷却するように構成してもよい。冷却器20は、冷媒循環ポンプを備え、放熱板7を冷却するための水などの冷媒を、配管20a内を矢印の方向に循環させる。裏面側から見た半導体素子2a〜2fの配置を、破線で示す。冷媒の流れが、複数の半導体素子2a〜2fのうち半導体素子2aを最後に通過するように、配管20aは構成される。半導体素子2aを最後に通過することで、半導体素子2b〜2fと比較して、半導体素子2aの放熱は促進されない。半導体素子2aの下部に冷媒が到達するまでに、冷媒の温度は、半導体素子2b〜2fの放熱による受熱で上昇するからである。ここでは、配管20aは、半導体素子2a〜2fの下部を1度通過するように設けたがこれに限るものではなく、配管20aの折り返しの回数を増やして、複数回通過するように設けてもよい。温度が上昇した冷媒の冷却には、熱交換器などを用いることが可能である。冷媒としては、イオン交換水、不凍液やスケール除去剤、腐食防止剤などが混入された水なども用いることができる。
In order to promote heat dissipation, as shown in FIG. 14, a cooler 20 may be provided on the other surface of the
以上のように、この発明の実施の形態4における半導体パワーモジュール1aでは、制御用IC18を設けたため、配線の取り回しが簡略化され、半導体パワーモジュール1aを小型化することができる。また、温度を検出する半導体素子2aの下部に、空隙部19を設けたため、半導体素子2b〜2fとの温度差がさらに顕著となり、より効果的に破壊に係る過昇温防止を実現することができる。また、温度を検出する半導体素子2aを最後に通過するように冷媒を循環する冷却器20を設けたため、他の半導体素子2b〜2fとの温度差がさらに顕著となり、より効果的に破壊に係る過昇温防止を実現することができる。
As described above, in the
以上の実施の形態1〜4に示した構成は、本発明の構成の一例であり、本発明の要旨を逸脱しない範囲で、実施の形態の組み合わせや一部を省略する等、変更して構成することも可能であることは言うまでもない。 The configurations shown in the above first to fourth embodiments are an example of the configuration of the present invention, and modifications are made such that combinations or some of the embodiments are omitted without departing from the scope of the present invention. It goes without saying that it is also possible to
1a〜1f 半導体パワーモジュール、2a〜2f 半導体素子、3 温度検出素子、4 はんだ、5 導電性パターン、6 絶縁基板、7 放熱板、8 主回路配線、9 信号端子、10 ワイヤ、11 レジスト、12 素子基板、13 ソースパッド、14 ゲートパッド、15 ドレインパッド、16 半導体素子、17 Agシンター、18 制御用IC、19 空隙部、20 冷却器、100 主回路、101 制御回路部、102 コンデンサ、103 駆動モータ、104 プロセッサ、105 記憶装置 1a to 1f semiconductor power modules, 2a to 2f semiconductor elements, 3 temperature detecting elements, 4 solders, 5 conductive patterns, 6 insulating substrates, 7 heat sinks, 8 main circuit wires, 9 signal terminals, 10 wires, 11 resists, 12 Element substrate, 13 source pad, 14 gate pad, 15 drain pad, 16 semiconductor element, 17 Ag sintering, 18 control IC, 19 air gap, 20 cooler, 100 main circuit, 101 control circuit, 102 capacitor, 103 drive Motor, 104 processor, 105 storage device
Claims (15)
前記絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半導体素子と、
前記絶縁基板の他の面に設けられた放熱板と、
前記複数の半導体素子のうち1つの半導体素子に設けられた温度検出素子とを備え、
前記温度検出素子を設けた半導体素子の前記ダイボンド材と接する面から前記放熱板の前記絶縁基板と接しない他の面に至るまでの熱抵抗が、温度検出素子を設けていない半導体素子のダイボンド材と接する面から前記放熱板の前記絶縁基板と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成したことを特徴とする半導体パワーモジュール。 An insulating substrate,
A plurality of semiconductor elements disposed on one surface of the insulating substrate via a die bonding material;
A heat sink provided on the other surface of the insulating substrate;
A temperature detection element provided in one of the plurality of semiconductor elements;
The thermal resistance from the surface in contact with the die bond material of the semiconductor element provided with the temperature detection element to the other surface not in contact with the insulating substrate of the heat dissipation plate is the die bond material of the semiconductor element not provided with the temperature detection element The semiconductor power module is characterized in that the thermal resistance from the surface in contact with the surface to the other surface not in contact with the insulating substrate of the heat dissipation plate is larger.
前記冷却器が備える配管の内部を循環する冷媒は、前記温度検出素子を備えた半導体素子の下面を最後に通過することを特徴とする請求項1から14のいずれか1項に記載した半導体パワーモジュール。 A cooler provided on the other surface of the heat sink;
The semiconductor power according to any one of claims 1 to 14, wherein the refrigerant circulating in the pipe provided in the cooler finally passes through the lower surface of the semiconductor element provided with the temperature detection element. module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017203242A JP6381764B1 (en) | 2017-10-20 | 2017-10-20 | Semiconductor power module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017203242A JP6381764B1 (en) | 2017-10-20 | 2017-10-20 | Semiconductor power module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6381764B1 JP6381764B1 (en) | 2018-08-29 |
JP2019079839A true JP2019079839A (en) | 2019-05-23 |
Family
ID=63354861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017203242A Active JP6381764B1 (en) | 2017-10-20 | 2017-10-20 | Semiconductor power module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6381764B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6976390B1 (en) * | 2020-08-24 | 2021-12-08 | 三菱電機株式会社 | Semiconductor devices and power converters |
WO2022224340A1 (en) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | Power semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112466819A (en) * | 2020-11-24 | 2021-03-09 | 浙江大学 | Power semiconductor module with auxiliary insulating substrate and manufacturing method |
CN115101498A (en) * | 2022-05-18 | 2022-09-23 | 华为数字能源技术有限公司 | Power module, power supply system, vehicle and photovoltaic system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204028A (en) * | 2002-01-09 | 2003-07-18 | Toyota Motor Corp | Semiconductor module |
JP2011243909A (en) * | 2010-05-21 | 2011-12-01 | Mitsubishi Electric Corp | Semiconductor module and rotary electric machine on which semiconductor module is mounted |
-
2017
- 2017-10-20 JP JP2017203242A patent/JP6381764B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204028A (en) * | 2002-01-09 | 2003-07-18 | Toyota Motor Corp | Semiconductor module |
JP2011243909A (en) * | 2010-05-21 | 2011-12-01 | Mitsubishi Electric Corp | Semiconductor module and rotary electric machine on which semiconductor module is mounted |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6976390B1 (en) * | 2020-08-24 | 2021-12-08 | 三菱電機株式会社 | Semiconductor devices and power converters |
JP2022036423A (en) * | 2020-08-24 | 2022-03-08 | 三菱電機株式会社 | Semiconductor device and power conversion device |
WO2022224340A1 (en) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | Power semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6381764B1 (en) | 2018-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8279605B2 (en) | Power semiconductor module | |
EP3107120B1 (en) | Power semiconductor module | |
JP4902560B2 (en) | Power semiconductor module | |
JP4973059B2 (en) | Semiconductor device and power conversion device | |
JP6705393B2 (en) | Semiconductor device and power converter | |
JP6381764B1 (en) | Semiconductor power module | |
US9159715B2 (en) | Miniaturized semiconductor device | |
JP2007234690A (en) | Power semiconductor module | |
JP5596748B2 (en) | Double-sided cooling power semiconductor package | |
JP5704121B2 (en) | Protection circuit for semiconductor module with snubber capacitor | |
JP5895220B2 (en) | Manufacturing method of semiconductor device | |
JP6745991B2 (en) | Semiconductor power module | |
JP6610568B2 (en) | Semiconductor device | |
JP2012105419A (en) | Electric power conversion apparatus | |
JP2015135895A (en) | semiconductor module | |
JP6003624B2 (en) | Semiconductor module | |
JP2007049810A (en) | Semiconductor device for power converter and power converter with temperature protection function having the semiconductor device | |
JP3889562B2 (en) | Semiconductor device | |
JP2005348529A (en) | Inverter device | |
JP2007329163A (en) | Electronic device | |
JP6594290B2 (en) | Power converter | |
JP7380062B2 (en) | semiconductor module | |
US9287192B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5402778B2 (en) | Semiconductor device provided with semiconductor module | |
JP2011211017A (en) | Semiconductor module and semiconductor device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180731 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6381764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |