JP2019067081A - Electronic control device and power supply device - Google Patents
Electronic control device and power supply device Download PDFInfo
- Publication number
- JP2019067081A JP2019067081A JP2017191111A JP2017191111A JP2019067081A JP 2019067081 A JP2019067081 A JP 2019067081A JP 2017191111 A JP2017191111 A JP 2017191111A JP 2017191111 A JP2017191111 A JP 2017191111A JP 2019067081 A JP2019067081 A JP 2019067081A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- line
- arithmetic
- detection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
本開示は、電子制御装置及び電源装置に関する。 The present disclosure relates to an electronic control device and a power supply device.
自動車応用などの電子制御装置では、誤った制御が行われることを防止するために、制御のための処理を行う演算装置を冗長化した構成が採用される。ここで言う冗長化とは、同じハードウェアで同じ処理を行う、ということである。また、演算装置は、半導体集積回路で構成されるため、ラッチアップが発生する可能性がある。 In an electronic control device for automotive applications and the like, in order to prevent erroneous control, a configuration is adopted in which arithmetic devices for performing processing for control are made redundant. Here, redundancy means that the same processing is performed by the same hardware. Further, since the arithmetic device is formed of a semiconductor integrated circuit, latch-up may occur.
特許文献1には、演算装置のラッチアップによる誤動作を防止する技術として、複数の演算装置のうち、ラッチアップが発生した演算装置を検出し、その検出した演算装置への電力供給を所定時間遮断すること、が記載されている。特許文献1の技術では、具体的には、複数の演算装置の各々に流れる電流(即ち、消費電流)を監視し、消費電流が所定の閾値以上になった演算装置を、ラッチアップが発生した演算装置として検出している。 In Patent Document 1, as a technique for preventing a malfunction due to latch-up of an arithmetic device, among a plurality of arithmetic devices, an arithmetic device in which latch-up occurs is detected, and power supply to the detected arithmetic device is interrupted for a predetermined time To be, is described. Specifically, in the technique of Patent Document 1, the current (that is, consumption current) flowing to each of the plurality of arithmetic devices is monitored, and latch-up occurs in the arithmetic device in which the consumption current is equal to or more than a predetermined threshold. It is detected as an arithmetic unit.
しかし、上記特許文献1の技術では、演算装置の消費電流が閾値以上であることを、ラッチアップの発生と見なしているため、ラッチアップが発生した演算装置への電力供給の遮断が遅れてしまう。上記閾値は、ラッチアップ判定用の固定の閾値であり、通常の消費電流の最大値よりも十分に大きい値に設定される必要がある。このため、ラッチアップが発生した演算装置の消費電流がかなり大きくなってからしか、ラッチアップが検出されない、即ち、電力供給が遮断されない、という事象を招きやすい。 However, in the technique of Patent Document 1, the fact that the consumption current of the arithmetic device is equal to or more than the threshold value is regarded as the occurrence of latch-up, so the interruption of the power supply to the arithmetic device where the latch-up occurs is delayed. . The threshold is a fixed threshold for latch-up determination, and needs to be set to a value sufficiently larger than the maximum value of the normal current consumption. For this reason, it is easy to cause an event that latch-up is not detected, that is, the power supply is interrupted, only after the consumption current of the arithmetic device in which latch-up has occurred is considerably increased.
そして、ラッチアップが発生した演算装置への電力供給の遮断が遅れてしまうと、温度の上昇や電源電圧の低下により、ラッチアップが発生していない他の演算装置の動作が阻害されてしまう可能性が高まる。 Then, if the interruption of the power supply to the arithmetic device in which the latch-up occurs is delayed, the operation of the other arithmetic devices in which the latch-up does not occur can be inhibited by the temperature rise and the decrease in the power supply voltage. Sex is increased.
そこで、本開示は、複数の演算装置のうち、ラッチアップが発生した演算装置への電力供給を速やかに遮断可能な技術を提供する。 Thus, the present disclosure provides a technique capable of rapidly interrupting power supply to an arithmetic device in which latch-up has occurred among a plurality of arithmetic devices.
本開示の電子制御装置は、複数の演算装置(U1〜UN)と、前記複数の演算装置に電力を供給する電源装置(13)と、を備える。そして、電源装置は、検出部(17,S110〜S130,S150,S210〜S230)と、遮断制御部(17,S140,S160,S240,S250)と、を備える。 The electronic control unit of the present disclosure includes a plurality of arithmetic units (U1 to UN) and a power supply unit (13) that supplies power to the plurality of arithmetic units. And a power supply device is provided with a detection part (17, S110-S130, S150, S210-S230) and a cutoff control part (17, S140, S160, S240, S250).
検出部は、複数の演算装置のうち、他の演算装置よりも消費電流が所定値以上大きい演算装置である電流増加装置を検出する。そして、遮断制御部は、検出部により検出された電流増加装置への電力供給を所定時間遮断する。 The detection unit detects, among the plurality of arithmetic devices, a current increasing device that is an arithmetic device that consumes a current larger than a predetermined value than another arithmetic device. Then, the shutoff control unit shuts off the power supply to the current increasing device detected by the detection unit for a predetermined time.
複数の演算装置が正常であれば、各演算装置の消費電流は同等の値になる。一方、何れかの演算装置にラッチアップが発生すると、ラッチアップが発生した演算装置(以下、ラ
ッチアップ発生装置)の消費電流は、他の演算装置の消費電流よりも大きくなる。そして、ラッチアップ発生装置の消費電流が、他の演算装置の消費電流よりも所定値以上大きくなると、そのラッチアップ発生装置は、検出部により、前記電流増加装置として検出される。すると、ラッチアップ発生装置への電力供給が所定時間遮断されることにより、そのラッチアップ発生装置の正常復帰が試みられる。
If the plurality of arithmetic devices are normal, the consumption current of each arithmetic device will be the same value. On the other hand, when latch-up occurs in any of the arithmetic devices, the consumption current of the arithmetic device in which the latch-up occurs (hereinafter, latch-up generation device) becomes larger than the consumption current of the other arithmetic devices. Then, when the consumption current of the latch-up generation device is larger than the consumption current of the other arithmetic devices, the latch-up generation device is detected by the detection unit as the current increase device. Then, the power supply to the latch-up generation device is cut off for a predetermined time, and the normal recovery of the latch-up generation device is attempted.
このような構成によれば、ラッチアップ発生装置の消費電流が、ラッチアップ判定用の固定の閾値以上になってからではなく、他の演算装置の消費電流よりも所定値以上大きくなると、そのラッチアップ発生装置への電力供給が所定時間だけ遮断される。このため、何れかの演算装置にラッチアップが発生した場合に、その演算装置への電力供給を速やかに遮断することが可能となる。 According to such a configuration, when the consumption current of the latch-up generation device becomes larger than the consumption current of the other arithmetic devices, not later than the fixed threshold for latch-up determination, the latch The power supply to the power-up generator is cut off for a predetermined time. Therefore, when latch-up occurs in any of the arithmetic devices, it becomes possible to cut off the power supply to the arithmetic devices promptly.
また、本開示の電源装置は、複数の演算装置(U1〜UN)に電力を供給するための複数の出力ライン(L1〜LN)と、検出部(17,S110〜S130,S150,S210〜S230)と、遮断制御部(17,S140,S160,S240,S250)と、を備える。
検出部は、複数の出力ラインのうち、他の出力ラインよりも、流れている電流である通電電流が所定値以上大きい出力ラインである電流増加ラインを検出する。そして、遮断制御部は、検出部により検出された電流増加ラインを所定時間遮断する。
Further, the power supply device of the present disclosure includes a plurality of output lines (L1 to LN) for supplying power to a plurality of arithmetic devices (U1 to UN), and detection units (17, S110 to S130, S150, S210 to S230. And a shutoff control unit (17, S140, S160, S240, S250).
The detection unit detects, among the plurality of output lines, a current increase line which is an output line in which the conduction current, which is the current flowing, is larger than a predetermined value, than the other output lines. Then, the shutoff control unit shuts off the current increase line detected by the detection unit for a predetermined time.
各出力ラインの通電電流は、各出力ラインによって電力が供給される各演算装置の消費電流に相当する。よって、本開示の電源装置において、検出部が電流増加ラインを検出することは、本開示の前記電子制御装置における検出部が前記電流増加装置を検出することと同等である。そして、本開示の電源装置において、遮断制御部が検出部により検出された電流増加ラインを所定時間遮断することは、本開示の前記電子制御装置において、遮断制御部が検出部により検出された電流増加装置への電力供給を所定時間遮断することと同等である。 The conduction current of each output line corresponds to the consumption current of each arithmetic device to which power is supplied by each output line. Therefore, in the power supply device of the present disclosure, the detection unit detecting the current increase line is equivalent to the detection unit of the electronic control device of the present disclosure detecting the current increase device. Then, in the power supply device of the present disclosure, the cutoff control unit interrupting the current increase line detected by the detection unit for a predetermined period of time corresponds to the current detected by the detection unit of the cutoff control unit in the electronic control device of the present disclosure. It is equivalent to shutting off the power supply to the increasing device for a predetermined time.
よって、本開示の電源装置は、本開示の前記電子制御装置における電源装置として使用することができる。そして、本開示の電源装置によれば、本開示の前記電子制御装置について述べた効果と同様の効果を奏する。 Therefore, the power supply device of the present disclosure can be used as a power supply device in the electronic control device of the present disclosure. And according to the power supply device of the present disclosure, the same effects as the effects described for the electronic control device of the present disclosure are obtained.
尚、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。 In addition, the reference numerals in parentheses described in this column and the claims indicate the correspondence with specific means described in the embodiment described later as one aspect, and the technical scope of the present disclosure It is not limited.
以下、図面を参照しながら、本開示の実施形態を説明する。
[1.第1実施形態]
[1−1.構成]
図1に示す第1実施形態の電子制御装置(以下、ECU)11は、複数の演算装置U1〜UNと、演算装置U1〜UNに電力を供給する電源装置13と、を備える。ECUは、「Electronic Control Unit」の略である。
Hereinafter, embodiments of the present disclosure will be described with reference to the drawings.
[1. First embodiment]
[1-1. Constitution]
An electronic control unit (hereinafter, ECU) 11 according to the first embodiment shown in FIG. 1 includes a plurality of arithmetic devices U1 to UN and a
本実施形態において、演算装置U1〜UNの数は3以上である。そして、「UN」等、
アルファベットで始まる符号の2文字目の「N」と、以下の説明における「N」は、演算装置U1〜UNの数と同じ整数である。尚、演算装置の数は2でも良い。
In the present embodiment, the number of arithmetic units U1 to UN is three or more. And "UN" etc.
The second character “N” of the code beginning with an alphabet and “N” in the following description are integers the same as the number of arithmetic devices U1 to UN. The number of arithmetic units may be two.
演算装置U1〜UNは、同じハードウェアを有するマイクロコンピュータである。演算装置U1〜UNには、例えば、車両におけるエンジンを制御するための制御用情報として、同じ制御用情報が入力される。そして、演算装置U1〜UNは、エンジンを制御するための処理として、同じ処理を行う。 Arithmetic units U1 to UN are microcomputers having the same hardware. The same control information is input to the arithmetic devices U1 to UN, for example, as control information for controlling an engine in a vehicle. The arithmetic devices U1 to UN perform the same process as the process for controlling the engine.
ECU11において、各演算装置U1〜UNによるN個の処理結果は、例えば、多数決によってエンジンの制御に用いられる。1〜Nの何れかの整数を「n」とすると、図1において、演算装置Unによる処理結果は、「第n出力」と記載されている。
In the
電源装置13は、車載バッテリの電圧(即ち、バッテリ電圧)VBから一定の電源電圧を生成して、その電源電圧VDを出力する電源回路15と、各演算装置U1〜UNに対応して設けられたN個の出力ラインL1〜LNと、を備える。
The
各出力ラインL1〜LNは、電源回路15から出力される電源電圧VDを各演算装置U1〜UNに供給することにより、各演算装置U1〜UNに電力を供給する。
更に、電源装置13は、N個の測定回路M1〜MNと、N個の遮断回路C1〜CNと、遮断制御回路17と、を備える。
The output lines L1 to LN supply power to the arithmetic devices U1 to UN by supplying the power supply voltage VD output from the
Furthermore, the
各測定回路M1〜MNは、各出力ラインL1〜LNに設けられている。そして、各測定回路M1〜MNは、各出力ラインL1〜LNに流れる電流(以下、通電電流)を、各演算装置U1〜UNの消費電流として測定する。各測定回路M1〜MNによる電流の測定結果は、遮断制御回路17に入力される。
The measurement circuits M1 to MN are provided on the output lines L1 to LN. And each measurement circuit M1-MN measures the electric current (following, conduction current) which flows into each output line L1-LN as consumption current of each arithmetic unit U1-UN. The measurement result of the current by each of the measurement circuits M1 to MN is input to the
各遮断回路C1〜CNも、各出力ラインL1〜LNに設けられている。そして、各遮断回路C1〜CNは、遮断制御回路17からの遮断指令に応じて、当該遮断回路C1〜CNが設けられている出力ラインL1〜LNを遮断する。1〜Nの何れかの整数を「n」とすると、遮断回路Cnによって出力ラインLnが遮断されることにより、出力ラインLnに対応する演算装置Unへの電力供給が遮断される。
The blocking circuits C1 to CN are also provided in the output lines L1 to LN. Then, in response to the shutoff command from the
遮断制御回路17は、測定回路M1〜MNによる測定結果を用いて、出力ラインL1〜LNのうち、他の出力ラインよりも通電電流が所定値以上大きい出力ライン(以下、電流増加ライン)を検出する。各出力ラインL1〜LNの通電電流は、各演算装置U1〜UNの消費電流である。このため、電流増加ラインが検出されることは、換言すると、演算装置U1〜UNのうち、他の演算装置よりも消費電流が所定値以上大きい演算装置(以下、電流増加装置)が検出されることである。
そして、遮断制御回路17は、遮断回路C1〜CNのうち、検出した電流増加ラインに設けられている遮断回路を制御することにより、その電流増加ラインを所定時間Taだけ遮断する。電流増加ラインが所定時間Taだけ遮断されることは、換言すると、演算装置U1〜UNのうち、電流増加ラインに対応する演算装置(即ち、電流増加装置)への電力供給が所定時間Taだけ遮断されることである。所定時間Taは、演算装置U1〜UNで生じたラッチアップを解消可能な最小時間以上の時間に設定されている。
Then, the
尚、遮断制御回路17は、一つあるいは複数のハードウェアを用いて実現して良い。例えば、遮断制御回路17がハードウェアである電子回路によって実現される場合、その電子回路は多数の論理回路を含むデジタル回路、又はアナログ回路、あるいはこれらの組合せによって実現して良い。また、遮断制御回路17は、少なくとも1つのマイクロコンピ
ュータを中心に構成されても良い。この場合、遮断制御回路17の各機能は、マイクロコンピュータの構成要素であるCPUがROM等の非遷移的実体的記録媒体に格納されたプログラムを実行することにより実現される。
The
[1−2.処理]
次に、遮断制御回路17が行う遮断制御処理について、図2のフローチャートを用いて説明する。遮断制御回路17は、図2の遮断制御処理を例えば一定時間毎に実行する。
[1-2. processing]
Next, the shutoff control process performed by the
図2に示すように、遮断制御回路17は、遮断制御処理を開始すると、S110にて、各測定回路M1〜MNから、各出力ラインL1〜LNの通電電流の測定結果を取得する。このS110で取得される測定結果は、各演算装置U1〜UNの消費電流の測定結果でもある。
As shown in FIG. 2, when the
遮断制御回路17は、次のS120にて、出力ラインL1〜LNのうちから、判定対象の出力ラインを1つ選択する。判定対象の出力ラインは、電流増加ラインか否かを判定する対象の出力ラインである。S120では、出力ラインL1〜LNのうち、当該遮断制御処理が開始されてから未だ選択されていない出力ラインが、判定対象の出力ラインとして選択される。
The
また、出力ラインL1〜LUと演算装置U1〜UNは一対一に対応しているため、S120にて、判定対象の出力ラインを1つ選択することは、演算装置U1〜UNのうちから、判定対象の演算装置を1つ選択することと同等である。判定対象の演算装置は、電流増加装置か否かを判定する対象の演算装置である。 Moreover, since the output lines L1 to LU correspond to the arithmetic devices U1 to UN one-to-one, selecting one output line to be judged in S120 is determined from among the arithmetic devices U1 to UN. It is equivalent to selecting one target arithmetic device. The arithmetic device to be determined is an arithmetic device to be determined whether it is a current increasing device.
遮断制御回路17は、次のS130では、S120で選択された判定対象の出力ラインの通電電流が、出力ラインL1〜LNのうち、他の出力ラインの通電電流よりも所定値以上大きいか否かを判定する。このS130での判定は、S110で取得された測定結果を用いて実施される。
In the next S130, the cut-off
また、換言すると、S130では、S120で選択された判定対象の演算装置の消費電流が、演算装置U1〜UNのうち、他の演算装置の消費電流よりも所定値以上大きいか否かが判定される。 In other words, in S130, it is determined whether the consumption current of the arithmetic device to be determined in S120 is larger than the consumption current of other arithmetic devices among the arithmetic devices U1 to UN by a predetermined value or more. Ru.
遮断制御回路17は、上記S130で「YES」と判定した場合には、判定対象の出力ラインが前述の電流増加ラインであると判断する。よって、このS130の判定により、電流増加ラインが検出される。
If the
また、換言すると、遮断制御回路17は、上記S130で「YES」と判定した場合には、判定対象の演算装置が前述の電流増加装置であると判断する。よって、このS130の判定により、電流増加装置が検出される。
Further, in other words, when the
そして、遮断制御回路17は、上記S130で「YES」と判定した場合には、演算装置U1〜UNのうち、判定対象の出力ラインに対応する演算装置、即ち、電流増加装置であると判断した判定対象の演算装置に、ラッチアップが生じていると判断して、S140に進む。ラッチアップが生じた演算装置の消費電流は、ラッチアップが生じていない正常な演算装置の消費電流よりも大きくなるからである。
When the
遮断制御回路17は、S140では、遮断回路C1〜CNのうち、判定対象の出力ラインに設けられている遮断回路に、遮断指令を与えることにより、判定対象の出力ラインを遮断する。このため、電流増加ラインであると判断された判定対象の出力ラインに対応す
る演算装置への電力供給、換言すると、電流増加装置であると判断された判定対象の演算装置への電力供給が、遮断される。そして、遮断制御回路17は、S140の処理を行った後、S150に進む。
In S140, the
また、遮断制御回路17は、上記S130で「NO」と判定した場合、即ち、判定対象の出力ラインの通電電流が他の出力ラインの通電電流よりも所定値以上大きくないと判定した場合には、S140の処理を行うことなく、S150に進む。
In addition, when the
遮断制御回路17は、S150では、ループ終了条件が成立したか否かを判定し、ループ終了条件が成立していなければ、S120に戻る。ループ終了条件については後で説明する。
In S150, the
また、遮断制御回路17は、上記S150にてループ終了条件が成立したと判定した場合には、S160に進む。
遮断制御回路17は、S160では、S140で遮断された出力ラインについて、その出力ラインの遮断を解除する処理を行う。具体的には、遮断制御回路17は、遮断した出力ラインについて、遮断を実施してから所定時間Taが経過した時点で、その遮断を解除する。そして、その後、遮断制御回路17は当該遮断制御処理を終了する。S160の処理により、出力ラインの遮断が解除されることで、その出力ラインに対応する演算装置への電力供給が再開される。尚、S140で遮断された出力ラインがない場合、S160では処理が行われず、当該遮断制御処理が終了される。
If the
In S160, the
次に、S150で成立/非成立が判定されるループ終了条件について説明する。
まず、出力ラインL1〜LNのうち、S160で遮断が解除されてから所定の規定時間Tbが経過していない出力ラインは、S120にて判定対象の出力ラインとして選択されず、S130での判定における他の出力ラインとしても選択されない。
Next, a loop end condition in which establishment / non-establishment is determined in S150 will be described.
First, among the output lines L1 to LN, an output line for which a predetermined specified time Tb has not passed since the disconnection in S160 is not selected as an output line to be determined in S120, and the determination in S130 is performed. It is not selected as another output line.
そして、ループ終了条件は、「出力ラインL1〜LNのうち、遮断が解除されてから規定時間Tbが経過していない出力ラインを除く全ての出ラインが、S120で判定対象の出力ラインとして選択された」という条件である。 Then, as the loop end condition, “all output lines of the output lines L1 to LN except the output line for which the specified time Tb has not passed since the release of the shutoff are selected as output lines to be determined in S120. Condition.
このため、出力ラインL1〜LNのうち、遮断が解除されてから規定時間Tbが経過していない出力ラインは、電流増加ラインを検出するために通電電流が比較される対象から除外される。換言すると、演算装置U1〜UNのうち、電力供給の遮断が解除されてから規定時間Tbが経過していない演算装置は、電流増加装置を検出するために消費電流が比較される対象から除外される。 For this reason, among the output lines L1 to LN, the output lines for which the specified time Tb has not elapsed since the release of the shutoff are excluded from targets to which current flows are compared in order to detect the current increase line. In other words, among the arithmetic devices U1 to UN, the arithmetic devices for which the specified time Tb has not elapsed since the interruption of the power supply is canceled are excluded from the targets to which the current consumption is compared to detect the current increasing device. Ru.
[1−3.効果]
以上詳述した第1実施形態によれば、以下の効果を奏する。
(1a)ECU11の電源装置13では、出力ラインL1〜LNのうち、他の出力ラインよりも通電電流が所定値以上大きい出力ラインである電流増加ラインが検出され、その電流増加ラインが所定時間Taだけ遮断される。換言すると、演算装置U1〜UNのうち、他の演算装置よりも消費電流が所定値以上大きい演算装置である電流増加装置が検出され、その電流増加装置への電力供給が所定時間Taだけ遮断される。
[1-3. effect]
According to the first embodiment described above, the following effects can be obtained.
(1a) The
このため、演算装置U1〜UNのうち、ラッチアップが発生した演算装置(以下、ラッチアップ発生装置)の消費電流が、ラッチアップ判定用の固定の閾値以上になってからではなく、他の演算装置の消費電流よりも所定値以上大きくなると、そのラッチアップ発生装置への電力供給が所定時間Taだけ遮断される。 Therefore, it is not after the consumption current of the operation device (hereinafter, latch-up generation device) in which the latch-up has occurred among operation devices U1 to UN becomes equal to or more than the fixed threshold for latch-up determination, and other operations When the current consumption of the device exceeds a predetermined value, the power supply to the latch-up generator is interrupted for a predetermined time Ta.
このため、演算装置U1〜UNのうちの何れかの演算装置にラッチアップが発生した場合に、その演算装置への電力供給を速やかに遮断することが可能となる。よって、演算装置U1〜UNの何れかにラッチアップが発生したことに伴う温度上昇や電源電圧VDの低下により、ラッチアップが発生していない他の演算装置の動作が阻害されてしまう、という可能性を、低くすることができる。 Therefore, when latch-up occurs in any one of the arithmetic devices U1 to UN, power supply to the arithmetic device can be cut off promptly. Therefore, it is possible that the operation of another arithmetic device in which latch-up does not occur is inhibited by a temperature rise or a decrease in power supply voltage VD due to the occurrence of latch-up in any of arithmetic devices U1 to UN. Sex can be lowered.
(1b)遮断制御回路17は、出力ラインL1〜LNの各々について、当該出力ラインの通電電流が他の出力ラインの通電電流よりも前記所定値以上大きいか否かを判定し、この判定により、通電電流が他の出力ラインの通電電流よりも所定値以上大きいと判定した出力ラインを、電流増加ラインとして検出する。このことは、図2におけるS110〜S130,S150によって実現される。換言すると、遮断制御回路17は、演算装置U1〜UNの各々について、当該演算装置の消費電流が他の演算装置の消費電流よりも所定値以上大きいか否かを判定し、この判定により、消費電流が他の演算装置の消費電流よりも所定値以上大きいと判定した演算装置を、電流増加装置として検出する。
(1b) For each of the output lines L1 to LN, the
このため、演算装置U1〜UNのうち、ラッチアップが発生した演算装置(即ち、ラッチアップ発生装置)を、比較的簡単な処理で特定することが可能となる。
(1c)遮断制御回路17は、出力ラインL1〜LNのうち、遮断が解除されてから規定時間Tbが経過していない出力ラインは、通電電流を比較する対象から除外するように構成されている。換言すると、遮断制御回路17は、演算装置U1〜UNのうち、電力供給の遮断が解除されてから規定時間Tbが経過していない演算装置は、消費電流を比較する対象から除外するように構成されている。
Therefore, it is possible to specify, among the arithmetic devices U1 to UN, the arithmetic device (i.e., the latch-up generation device) in which the latch-up has occurred by relatively simple processing.
(1c) Of the output lines L1 to LN, the
このため、演算装置U1〜UNのうち、電力供給が再開されてからエンジン制御のための処理を未だ開始していない演算装置、即ち、他の演算装置と同じ処理を未だ開始していない演算装置については、消費電流が比較されない。このため、ラッチアップが発生した演算装置を、より正しく特定することが可能となる。 Therefore, among the arithmetic units U1 to UN, an arithmetic unit that has not yet started processing for engine control after power supply is resumed, that is, an arithmetic unit that has not yet started the same processing as other arithmetic units. , The current consumption is not compared. Therefore, it becomes possible to more correctly identify the arithmetic device in which the latch-up has occurred.
(1d)電源装置13は、各出力ラインL1〜LNに測定回路M1〜MNと遮断回路C1〜CNを備える。このため、出力ラインL1〜LN毎の通電電流の測定と、出力ラインL1〜LN毎の遮断とを、正しく実施することができる。換言すれば、演算装置U1〜UN毎の消費電流の測定と、演算装置U1〜UN毎の電力供給の遮断とを、正しく実施することができる。
(1d) The
尚、本第1実施形態では、遮断制御回路17が、検出部及び遮断制御部として機能する。そして、図2のステップのうち、S110〜S130,S150が検出部としての処理に相当し、S140,S160が遮断制御部としての処理に相当する。
In the first embodiment, the
[2.第2実施形態]
[2−1.第1実施形態との相違点]
第2実施形態は、基本的な構成は第1実施形態と同様であるため、相違点について以下に説明する。尚、第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
[2. Second embodiment]
[2-1. Differences from the First Embodiment]
The basic configuration of the second embodiment is the same as that of the first embodiment, so the difference will be described below. The same reference numerals as in the first embodiment denote the same components, and reference is made to the preceding description.
第2実施形態のECU11では、電源装置13の遮断制御回路17が、図2の遮断制御処理に代えて、図3の遮断制御処理を行う。
[2−2.処理]
図3に示すように、遮断制御回路17は、遮断制御処理を開始すると、S210にて、図2のS110と同様に、各測定回路M1〜MNから、各出力ラインL1〜LNの通電電流の測定結果を取得する。
In the
[2-2. processing]
As shown in FIG. 3, when the
遮断制御回路17は、次のS220では、S210で取得した測定結果に基づいて、出力ラインL1〜LNのうち、通電電流が最大の出力ライン(以下、最大電流ライン)と、通電電流が最小の出力ライン(以下、最小電流ライン)とを検出する。
In the next S220, based on the measurement result acquired in S210, the
但し、S220では、出力ラインL1〜LNのうち、後述のS250で遮断が解除されてから前述の規定時間Tbが経過していない出力ラインは、検出の対象から除外される。このため、遮断が解除されてから規定時間Tbが経過していない出力ラインは、後述のS230で通電電流が比較される対象から除外される。 However, in S220, among the output lines L1 to LN, the output lines for which the above-mentioned prescribed time Tb has not elapsed since the disconnection in S250 described later are excluded from the targets of detection. For this reason, an output line for which the specified time Tb has not elapsed since the release of the cutoff is excluded from the targets to which the conduction current is compared in S230 described later.
また、S220で検出される最大電流ラインは、演算装置U1〜UNのうち、消費電流が最大の演算装置(以下、最大電流装置)に対応する。同様に、S220で検出される最小電流ラインは、演算装置U1〜UNのうち、消費電流が最小の演算装置(以下、最小電流装置)に対応する。このため、換言すると、S220では、演算装置U1〜UNのうち、最大電流装置と最小電流装置とが検出される。 The maximum current line detected in S220 corresponds to the computing device with the largest current consumption (hereinafter, the maximum current device) among the computing devices U1 to UN. Similarly, the minimum current line detected in S220 corresponds to the computing device with the smallest current consumption (hereinafter, the minimum current device) among the computing devices U1 to UN. For this reason, in other words, in S220, the maximum current device and the minimum current device of the arithmetic devices U1 to UN are detected.
遮断制御回路17は、次のS230では、最大電流ラインの通電電流と最小電流ラインの通電電流との差が、所定値以上であるか否かを判定する。このS230での判定処理は、最大電流装置の消費電流と最小電流装置の消費電流との差が、所定値以上であるか否かを判定する処理でもある。
The
遮断制御回路17は、S230で「YES」と判定した場合には、最大電流ラインが前述の電流増加ラインであると判断して、S240に進む。よって、このS230の判定により、電流増加ラインが検出される。
If the
また、換言すると、遮断制御回路17は、S230で「YES」と判定した場合には、最大電流装置が前述の電流増加装置であると判断して、S240に進む。よって、このS230の判定により、電流増加装置が検出される。
Further, in other words, when the
遮断制御回路17は、S240では、遮断回路C1〜CNのうち、最大電流ラインに設けられている遮断回路に、遮断指令を与えることにより、最大電流ラインを遮断する。このS240の処理により、最大電流装置への電力供給が遮断される。そして、遮断制御回路17は、S240の処理を行った後、S250に進む。
In S240, the
また、遮断制御回路17は、上記S230で「NO」と判定した場合には、S240の処理を行うことなく、S250に進む。
遮断制御回路17は、S250では、図2のS160と同様に、S240で遮断された出力ラインについて、その出力ラインの遮断を解除する処理を行う。具体的には、遮断制御回路17は、遮断した出力ラインについて、遮断を実施してから所定時間Taが経過した時点で、その遮断を解除する。そして、その後、遮断制御回路17は当該遮断制御処理を終了する。尚、S240で遮断された出力ラインがない場合、S250では何も処理が行われず、当該遮断制御処理が終了される。
Further, when the
In S250, the blocking
[2−3.効果]
以上詳述した第2実施形態によっても、前述した第1実施形態の効果(1a),(1c),(1d)を奏し、下記(2a)の効果も奏する。
[2-3. effect]
Also in the second embodiment described above, the effects (1a), (1c), and (1d) of the first embodiment described above are exhibited, and the following effect (2a) is also exhibited.
(2a)遮断制御回路17は、出力ラインL1〜LNのうちから、最大電流ラインと最小電流ラインとを検出し、最大電流ラインの通電電流と最小電流ラインの通電電流との差が所定値以上であれば、その最大電流ラインを、電流増加ラインとして検出する。このこ
とは、図3におけるS210〜S230によって実現される。換言すると、遮断制御回路17は、演算装置U1〜UNのうちから、最大電流装置と最小電流装置とを検出し、最大電流装置の消費電流と最小電流装置の消費電流との差が所定値以上であれば、その最大電流装置を、電流増加装置として検出する。
(2a) The
このため、演算装置U1〜UNのうちのラッチアップ発生装置を、より簡単な処理で特定することが可能となる。
尚、本第2実施形態では、図3のステップのうち、S210〜S230が検出部としての処理に相当し、S240,S250が遮断制御部としての処理に相当する。
For this reason, it is possible to specify the latch-up generation device among the operation devices U1 to UN by simpler processing.
In the second embodiment, of the steps in FIG. 3, S210 to S230 correspond to the processing as the detection unit, and S240 and S250 correspond to the processing as the shutoff control unit.
[3.他の実施形態]
上記各実施形態の電源装置13は、ラッチアップ対策が施されたプロセスによる素子で構成されて良い。このように構成すれば、ECU11の信頼性が更に向上する。施されるラッチアップ対策としては、例えば、SOI(即ち、Silicon on Insulator)がある。また、ラッチアップ対策の他の例としては、例えば、SOS(即ち、Silicon on Sapphire)や、スタティック構成の回路の使用や、ガードバンドの強化や、トランジスタ間の距離拡大などがある。
[3. Other embodiments]
The
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
例えば、上記各実施形態の電源装置13には、1つの電源回路15が備えられていたが、電源回路15と同様の、複数の電源回路が備えられて良い。この場合、出力ラインL1〜LN毎に1つの電源回路が備えられても良いし、複数(例えば2つ)の出力ラインの各組毎に1つの電源回路が備えられても良い。また、演算装置U1〜UNは、通常時の消費電流が大きく異ならなければ、異なるハードウェアを有していたり、異なる処理を行うようになっていたりしても良い。
As mentioned above, although embodiment of this indication was described, this indication can be variously deformed and implemented, without being limited to the above-mentioned embodiment.
For example, although the single
また、上記実施形態における1つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、1つの構成要素が有する1つの機能を、複数の構成要素によって実現したりしても良い。また、複数の構成要素が有する複数の機能を、1つの構成要素によって実現したり、複数の構成要素によって実現される1つの機能を、1つの構成要素によって実現したりしても良い。また、上記実施形態の構成の一部を省略しても良い。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換しても良い。尚、特許請求の範囲に記載した文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。 Further, a plurality of functions possessed by one component in the above embodiment may be realized by a plurality of components, or one function possessed by one component may be realized by a plurality of components. Further, a plurality of functions possessed by a plurality of components may be realized by a single component, or a single function realized by a plurality of components may be realized by a single component. In addition, part of the configuration of the above embodiment may be omitted. Further, at least a part of the configuration of the above-described embodiment may be added to or replaced with the configuration of the other above-described embodiment. It is to be noted that all aspects included in the technical concept specified from the words described in the claims are the embodiments of the present disclosure.
11…ECU、U1〜UN…演算装置、13…電源装置、17…遮断制御回路、L1〜LN…出力ライン、M1〜MN…測定回路、C1〜CN…遮断回路 11: ECU, U1 to UN: arithmetic device, 13: power supply device, 17: shutoff control circuit, L1 to LN: output line, M1 to MN: measurement circuit, C1 to CN: shutoff circuit
Claims (12)
前記電源装置は、
前記複数の演算装置のうち、他の演算装置よりも消費電流が所定値以上大きい演算装置である電流増加装置を検出するように構成された検出部(17,S110〜S130,S150,S210〜S230)と、
前記検出部により検出された前記電流増加装置への電力供給を所定時間遮断するように構成された遮断制御部(17,S140,S160,S240,S250)と、を備える、
電子制御装置。 An electronic control device comprising: a plurality of arithmetic devices (U1 to UN); and a power supply device (13) for supplying power to the plurality of arithmetic devices,
The power supply device
A detection unit (17, S110 to S130, S150, and S210 to S230) configured to detect a current increasing device that is an arithmetic device having a current consumption larger by a predetermined value or more than other arithmetic devices among the plurality of arithmetic devices. )When,
A shutoff control unit (17, S140, S160, S240, S250) configured to shut off the power supply to the current increasing device detected by the detection unit for a predetermined period of time;
Electronic control unit.
前記複数の演算装置の各々について、当該演算装置の消費電流が他の演算装置の消費電流よりも前記所定値以上大きいか否かを判定し、この判定により、消費電流が他の演算装置の消費電流よりも前記所定値以上大きいと判定した演算装置を、前記電流増加装置として検出するように構成されている、
請求項1に記載の電子制御装置。 The detection unit (17, S110 to S130, S150)
For each of the plurality of arithmetic devices, it is determined whether the consumption current of the arithmetic device is larger than the consumption current of the other arithmetic devices by the predetermined value or more, and according to this determination, the consumption current is consumption of the other arithmetic devices The arithmetic device determined to be larger than the current by the predetermined value or more is configured to be detected as the current increase device.
The electronic control device according to claim 1.
前記複数の演算装置のうち、消費電流が最大の演算装置を最大電流装置として検出すると共に、消費電流が最小の演算装置を最小電流装置として検出し、前記最大電流装置の消費電流と前記最小電流装置の消費電流との差が前記所定値以上であれば、前記最大電流装置を、前記電流増加装置として検出するように構成されている、
請求項1に記載の電子制御装置。 The detection unit (17, S210 to S230)
Among the plurality of arithmetic devices, the arithmetic device with the largest consumption current is detected as the largest current device, and the arithmetic device with the smallest consumption current is detected as the smallest current device, and the consumption current of the largest current device and the smallest current The maximum current device is configured to be detected as the current increase device if the difference between the current consumption of the device and the current consumption is equal to or more than the predetermined value.
The electronic control device according to claim 1.
前記複数の演算装置のうち、電力供給の遮断が解除されてから所定の規定時間が経過していない演算装置は、前記消費電流を比較する対象から除外するように構成されている、
請求項1ないし請求項3の何れか1項に記載の電子制御装置。 The detection unit is
Among the plurality of arithmetic devices, the arithmetic devices for which a predetermined time has not elapsed since the interruption of the power supply is canceled are configured to exclude the consumption current from the objects to be compared.
The electronic control device according to any one of claims 1 to 3.
請求項1ないし請求項4の何れか1項に記載の電子制御装置。 The power supply device is configured by an element by a process in which a latch-up countermeasure is applied.
The electronic control unit according to any one of claims 1 to 4.
前記複数の演算装置に電力を供給するための複数の出力ライン(L1〜LN)と、
前記各出力ラインに設けられ、前記各出力ラインに流れる電流を、前記各演算装置の消費電流として測定する複数の測定回路(M1〜MN)と、
前記各出力ラインに設けられ、前記各出力ラインを遮断可能な複数の遮断回路(C1〜CN)と、を更に備え、
前記検出部は、前記複数の測定回路による測定結果を用いて、前記電流増加装置の検出を行うように構成され、
前記遮断制御部は、前記検出部により検出された前記電流増加装置に対応する前記出力ラインに設けられた前記遮断回路を制御することにより、前記検出部により検出された前記電流増加装置への電力供給を遮断するように構成されている、
請求項1ないし請求項5の何れか1項に記載の電子制御装置。 The power supply device
A plurality of output lines (L1 to LN) for supplying power to the plurality of arithmetic devices;
A plurality of measurement circuits (M1 to MN) which are provided in the respective output lines and which measure the current flowing in the respective output lines as the consumption current of the respective arithmetic devices;
And a plurality of blocking circuits (C1 to CN) provided on the respective output lines and capable of blocking the respective output lines,
The detection unit is configured to perform detection of the current increase device using measurement results of the plurality of measurement circuits.
The shutoff control unit controls the shutoff circuit provided on the output line corresponding to the current increase device detected by the detection unit, to thereby supply power to the current increase device detected by the detection unit. Configured to shut off the supply,
The electronic control device according to any one of claims 1 to 5.
前記複数の出力ラインのうち、他の出力ラインよりも、流れている電流である通電電流が所定値以上大きい出力ラインである電流増加ラインを検出するように構成された検出部(17,S110〜S130,S150,S210〜S230)と、
前記検出部により検出された前記電流増加ラインを所定時間遮断するように構成された遮断制御部(17,S140,S160,S240,S250)と、を備える、
電源装置。 A plurality of output lines (L1 to LN) for supplying power to a plurality of arithmetic units (U1 to UN);
A detection unit (17, S110 to S110) configured to detect a current increase line, which is an output line whose conduction current, which is a current flowing, is larger than a predetermined value, among the plurality of output lines. S130, S150, S210 to S230),
A shutoff control unit (17, S140, S160, S240, S250) configured to shut off the current increase line detected by the detection unit for a predetermined time period;
Power supply.
前記複数の出力ラインの各々について、当該出力ラインの通電電流が他の出力ラインの通電電流よりも前記所定値以上大きいか否かを判定し、この判定により、通電電流が他の出力ラインの通電電流よりも前記所定値以上大きいと判定した出力ラインを、前記電流増加ラインとして検出するように構成されている、
請求項7に記載の電源装置。 The detection unit (17, S110 to S130, S150)
For each of the plurality of output lines, it is determined whether or not the conduction current of the output line is greater than or equal to the conduction current of the other output line by the predetermined value, The output line determined to be larger than the current by the predetermined value or more is configured to be detected as the current increase line.
The power supply device according to claim 7.
前記複数の出力ラインのうち、通電電流が最大の出力ラインを最大電流ラインとして検出すると共に、通電電流が最小の出力ラインを最小電流ラインとして検出し、前記最大電流ラインの通電電流と前記最小電流ラインの通電電流との差が前記所定値以上であれば、前記最大電流ラインを、前記電流増加ラインとして検出するように構成されている、
請求項7に記載の電源装置。 The detection unit (17, S210 to S230)
Among the plurality of output lines, the output line with the largest conduction current is detected as the largest current line, and the output line with the smallest conduction current is detected as the smallest current line, and the conduction current of the largest current line and the minimum current The maximum current line is configured to be detected as the current increase line if the difference between the current flow of the line and the current is equal to or greater than the predetermined value.
The power supply device according to claim 7.
前記複数の出力ラインのうち、遮断が解除されてから所定の規定時間が経過していない出力ラインは、前記通電電流を比較する対象から除外するように構成されている、
請求項7ないし請求項9の何れか1項に記載の電源装置。 The detection unit is
Among the plurality of output lines, an output line for which a predetermined specified time has not passed since the release of the shutoff is configured to be excluded from the targets to which the conduction current is compared.
The power supply device according to any one of claims 7 to 9.
請求項7ないし請求項10の何れか1項に記載の電源装置。 The power supply unit is configured by an element by a process in which a latch-up countermeasure is taken.
The power supply device according to any one of claims 7 to 10.
前記各出力ラインに設けられ、前記各出力ラインを遮断可能な複数の遮断回路(C1〜CN)と、を更に備え、
前記検出部は、前記複数の測定回路による測定結果を用いて、前記電流増加ラインの検出を行うように構成され、
前記遮断制御部は、前記検出部により検出された前記電流増加ラインに設けられた前記遮断回路を制御することにより、前記検出部により検出された前記電流増加ラインを遮断するように構成されている、
請求項7ないし請求項11の何れか1項に記載の電源装置。 A plurality of measurement circuits (M1 to MN) which are provided in the respective output lines and which measure the conduction current of the respective output lines;
And a plurality of blocking circuits (C1 to CN) provided on the respective output lines and capable of blocking the respective output lines,
The detection unit is configured to detect the current increase line by using measurement results of the plurality of measurement circuits.
The shutoff control unit is configured to shut off the current increase line detected by the detection unit by controlling the shutoff circuit provided in the current increase line detected by the detection unit. ,
The power supply device according to any one of claims 7 to 11.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017191111A JP6953966B2 (en) | 2017-09-29 | 2017-09-29 | Electronic control device and power supply device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017191111A JP6953966B2 (en) | 2017-09-29 | 2017-09-29 | Electronic control device and power supply device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019067081A true JP2019067081A (en) | 2019-04-25 |
JP6953966B2 JP6953966B2 (en) | 2021-10-27 |
Family
ID=66337916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017191111A Active JP6953966B2 (en) | 2017-09-29 | 2017-09-29 | Electronic control device and power supply device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6953966B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03212743A (en) * | 1990-01-18 | 1991-09-18 | Hitachi Ltd | Environment resisting electronic apparatus |
JPH06189442A (en) * | 1992-12-16 | 1994-07-08 | Fuji Electric Co Ltd | Short-circuit protective circuit and method of resetting power source |
JPH08255872A (en) * | 1995-03-16 | 1996-10-01 | Mitsubishi Electric Corp | Designing method for semiconductor integrated circuit, semiconductor integrated circuit device, printed wiring board assembly and latch-up recovery method |
JPH0954636A (en) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | Power unit with current value abnormality detecting function |
JP2007104834A (en) * | 2005-10-06 | 2007-04-19 | Nec Computertechno Ltd | Power supply unit and control method of therefor |
JP2013225561A (en) * | 2012-04-20 | 2013-10-31 | Renesas Electronics Corp | Semiconductor device and control system |
JP2016146198A (en) * | 2016-03-22 | 2016-08-12 | 日本電気株式会社 | Power supply system, control method, and control program |
-
2017
- 2017-09-29 JP JP2017191111A patent/JP6953966B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03212743A (en) * | 1990-01-18 | 1991-09-18 | Hitachi Ltd | Environment resisting electronic apparatus |
JPH06189442A (en) * | 1992-12-16 | 1994-07-08 | Fuji Electric Co Ltd | Short-circuit protective circuit and method of resetting power source |
JPH08255872A (en) * | 1995-03-16 | 1996-10-01 | Mitsubishi Electric Corp | Designing method for semiconductor integrated circuit, semiconductor integrated circuit device, printed wiring board assembly and latch-up recovery method |
JPH0954636A (en) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | Power unit with current value abnormality detecting function |
JP2007104834A (en) * | 2005-10-06 | 2007-04-19 | Nec Computertechno Ltd | Power supply unit and control method of therefor |
JP2013225561A (en) * | 2012-04-20 | 2013-10-31 | Renesas Electronics Corp | Semiconductor device and control system |
JP2016146198A (en) * | 2016-03-22 | 2016-08-12 | 日本電気株式会社 | Power supply system, control method, and control program |
Also Published As
Publication number | Publication date |
---|---|
JP6953966B2 (en) | 2021-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2826387B2 (en) | Temperature abnormality detection method | |
US20140225639A1 (en) | Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry | |
TWI683201B (en) | Overheat protection circuit and voltage regulator | |
US7480810B2 (en) | Voltage droop dynamic recovery | |
TWI506412B (en) | Power management method for server system | |
US6351360B1 (en) | Apparatus for selective shutdown of devices of an integrated circuit in response to thermal fault detection | |
JP2015095086A (en) | Power supply control system | |
JP2006262642A (en) | Monitor for power system | |
GB2412982A (en) | Method of decreasing the soft errors produced by an integrated circuit by identifying the required power supply voltage | |
JP6651394B2 (en) | Semiconductor device and life expectancy method | |
JP6738844B2 (en) | System and method for distributing load current in a UPS system | |
JP2020042239A5 (en) | ||
JP2011041280A (en) | Surveillance of activity of electronic circuit | |
CN108138686B (en) | Semiconductor device for mounting on vehicle | |
JP2014109453A (en) | Semiconductor device | |
JP2009525721A (en) | Two-level current limit power supply system | |
JP2019067081A (en) | Electronic control device and power supply device | |
KR101148240B1 (en) | Reset circuit | |
TW201823926A (en) | Main board with backup battery | |
Climaco-Arvizu et al. | Fault detection for SiC-Mosfet based on the behavior of gate signal | |
US9809120B2 (en) | Discrete under voltage/over voltage monitoring circuit | |
JP5436976B2 (en) | Power supply control method for measuring apparatus and measuring apparatus | |
US10439409B2 (en) | Enhanced parallel protection circuit | |
US11777306B2 (en) | Load control device for controlling energization of a load using a semiconductor switch | |
EP4366103A1 (en) | Power supply unit wrapper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210913 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6953966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |