JP2019046011A - 通信機器、通信システム - Google Patents
通信機器、通信システム Download PDFInfo
- Publication number
- JP2019046011A JP2019046011A JP2017166446A JP2017166446A JP2019046011A JP 2019046011 A JP2019046011 A JP 2019046011A JP 2017166446 A JP2017166446 A JP 2017166446A JP 2017166446 A JP2017166446 A JP 2017166446A JP 2019046011 A JP2019046011 A JP 2019046011A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- signal
- communication
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【課題】PCIデバイス接続した構成において、1組のデバイスツリーの中に複数のホストを存在させることできる通信機器および通信システムを提供する。【解決手段】この発明に係る通信機器は、プライマリバスとセカンダリバスとを接続するブリッジと、プライマリバスに接続するホストとを備える通信機器であって、前記ブリッジは、通信モードを定めるモード初期設定信号の出力あるいは入力の入出力方向を制御する初期設定部を備えるようにした。これにより、プライマリバスとセカンダリバスによらず、モード初期設定信号の方向を決定することで、モード初期設定を正常に処理することが可能となる。【選択図】図1
Description
本発明は、プライマリバスとセカンダリバスに接続する通信機器、通信システムに関する。
計算機システムや通信システムなど様々な装置においてCPUや通信I/Fを搭載したLSIデバイスなどを相互に接続する場合に、PCI(Peripheral Component Interconnect)バスが用いられている。
PCI Special Interest Group(1998). PCI-to-PCI Bridge Architecture Specification Revision 1.1.
プライマリバスとPCIブリッジを介して接続するセカンダリバスの構成において、従来、PCIブリッジがトランザクションを排他的に処理することによりパフォーマンスを向上させる方法が提案されている(例えば、特許文献1参照)。
しかしながら、PCIバスでは、1つのホストを頂点としたデバイスツリー構造であることが前提であり、処理能力の向上等を目的として、1組のデバイスツリーの中に複数のホストを存在させることは想定していない。
しかしながら、PCIバスでは、1つのホストを頂点としたデバイスツリー構造であることが前提であり、処理能力の向上等を目的として、1組のデバイスツリーの中に複数のホストを存在させることは想定していない。
非特許文献1によれば、PCIブリッジが、セカンダリ側へのPCIバスのモード初期設定信号を出力する規則になっている。
1つのデバイスツリーの中に複数のホストがある場合、互いのPCIブリッジが異なるモード初期設定信号を発行すると不正なモードで動作するため、各々の機器はPCIバスにアクセスができなくなる。
このため、高速化など処理能力の向上等を目的として、1組のデバイスツリーの中に複数のホストを存在させることはできない。
1つのデバイスツリーの中に複数のホストがある場合、互いのPCIブリッジが異なるモード初期設定信号を発行すると不正なモードで動作するため、各々の機器はPCIバスにアクセスができなくなる。
このため、高速化など処理能力の向上等を目的として、1組のデバイスツリーの中に複数のホストを存在させることはできない。
この発明は係る課題を解決するためになされたものであり、1組のデバイスツリーの中に複数のホストを存在させることが可能な通信機器、通信システムを提供することを目的とする。
この発明に係る通信機器は、プライマリバスとセカンダリバスとを接続するブリッジと、プライマリバスに接続するホストとを備える通信機器であって、前記ブリッジは、通信モードを定めるモード初期設定信号の出力あるいは入力の入出力方向を制御する初期設定部を備える。
この発明に係る通信機器によれば、1組のデバイスツリーの中に複数のホストを存在させることができるので、処理を複数のホストに負荷を分散させ、処理の高速化、高負荷の処理を実現することが可能となる。
実施の形態1.
図1は、この発明の実施の形態1に係る通信システム1000を示すシステム構成図である。
通信システム1000は、通信機器A100(以下、機器A100という)、通信機器B200(以下、機器B200という)、機器A100と機器B200が接続されるプライマリバス102、202、セカンダリバス107から成る。
図1において、機器A100は、ホスト101、PCIブリッジ103、ホスト101とPCIブリッジ103を接続するプライマリバス102から構成される。
PCIブリッジ103は初期設定回路104を備え、初期設定回路104はディレクション信号105を入力し、モード初期設定信号106を入力あるいは出力する。ディレクション信号105の生成方法はプルアップ、プルダウン等でよい。モード初期設定信号106の入力あるいは出力の決定は、入出力モード判定回路120で行う。ディレクション信号は、後述のとおり、モード初期設定信号の入出力方向を制御する際の論理演算の一信号となる方向信号の一例である。
図1は、この発明の実施の形態1に係る通信システム1000を示すシステム構成図である。
通信システム1000は、通信機器A100(以下、機器A100という)、通信機器B200(以下、機器B200という)、機器A100と機器B200が接続されるプライマリバス102、202、セカンダリバス107から成る。
図1において、機器A100は、ホスト101、PCIブリッジ103、ホスト101とPCIブリッジ103を接続するプライマリバス102から構成される。
PCIブリッジ103は初期設定回路104を備え、初期設定回路104はディレクション信号105を入力し、モード初期設定信号106を入力あるいは出力する。ディレクション信号105の生成方法はプルアップ、プルダウン等でよい。モード初期設定信号106の入力あるいは出力の決定は、入出力モード判定回路120で行う。ディレクション信号は、後述のとおり、モード初期設定信号の入出力方向を制御する際の論理演算の一信号となる方向信号の一例である。
機器B200は、ホスト201、PCIブリッジ203、ホスト201とPCIブリッジ203を接続するプライマリバス202から構成される。
PCIブリッジ203は初期設定回路204を備え、初期設定回路204はディレクション信号205を入力し、モード初期設定信号206を入力あるいは出力する。ディレクション信号205の生成方法はプルアップ、プルダウン等でよい。モード初期設定信号106の入力あるいは出力の決定は、入出力モード判定回路220で行う。
PCIブリッジ203は初期設定回路204を備え、初期設定回路204はディレクション信号205を入力し、モード初期設定信号206を入力あるいは出力する。ディレクション信号205の生成方法はプルアップ、プルダウン等でよい。モード初期設定信号106の入力あるいは出力の決定は、入出力モード判定回路220で行う。
機器A100のPCIブリッジ103と機器B200のPCIブリッジ203は、セカンダリバス107を介し接続される。
セカンダリバス107にはモード初期設定信号106、206が伝送される。
セカンダリバス107にはモード初期設定信号106、206が伝送される。
PCIバスは、バス起動時にバス上の1つのデバイスがモード初期設定信号を出力し、バス上のその他のデバイスがモード初期設定信号を入力することにより、バスのモードが決定される。
モード初期設定信号には、例えばPERR#、DEVSEL#、STOP#、TRDY#、RST#で表される信号が含まれ、これらの信号の論理組み合わせにより、バス上の動作周波数やプロトコルモードなどが決定される。
モード初期設定信号には、例えばPERR#、DEVSEL#、STOP#、TRDY#、RST#で表される信号が含まれ、これらの信号の論理組み合わせにより、バス上の動作周波数やプロトコルモードなどが決定される。
図9は従来の課題を説明する図であり、複数のホストを存在させた通信システムの通信機器の構成図である。
図9において通信機器600はホスト601を備え、図1の機器A100と同様に、PCIブリッジ、ホスト601とPCIブリッジを接続するプライマリバスを有する。また、通信機器650も同様にホスト651を備え、その他、PCIブリッジ、ホスト651とPCIブリッジを接続するプライマリバスを有する。通信機器600と通信機器650は、各PCIブリッジがセカンダリバスを介して接続される。
この場合、複数のホスト(ホスト601とホスト651)がPCIバスのモード初期設定信号を各々出力することになる。このため、ホスト601とホスト651が互いに異なるモード初期設定を出力すると、不正なモードで動作することとなり、各通信機器はPCIバスにアクセスできなくなるという課題が生じていた。
図9において通信機器600はホスト601を備え、図1の機器A100と同様に、PCIブリッジ、ホスト601とPCIブリッジを接続するプライマリバスを有する。また、通信機器650も同様にホスト651を備え、その他、PCIブリッジ、ホスト651とPCIブリッジを接続するプライマリバスを有する。通信機器600と通信機器650は、各PCIブリッジがセカンダリバスを介して接続される。
この場合、複数のホスト(ホスト601とホスト651)がPCIバスのモード初期設定信号を各々出力することになる。このため、ホスト601とホスト651が互いに異なるモード初期設定を出力すると、不正なモードで動作することとなり、各通信機器はPCIバスにアクセスできなくなるという課題が生じていた。
本実施の形態に係る通信機器においては、予めユーザが設定したディレクション信号105を機器A100のPCIブリッジ103に入力するようにした。また、機器B200においても、予めユーザが設定したディレクション信号205を機器B200のPCIブリッジ203に入力するようにした。
図2は、実施の形態1に係るディレクション信号105とモード初期設定信号106の関係の一例を示した図である。
機器A100は、ユーザが設定したディレクション信号105を入力するポートを有しており、ディレクション信号105と後述する初期モードセレクト信号110の論理演算によりモード初期設定信号106を出力する状態の場合に、初期設定回路104はモード初期設定信号106を出力する。
機器A100は、ユーザが設定したディレクション信号105を入力するポートを有しており、ディレクション信号105と後述する初期モードセレクト信号110の論理演算によりモード初期設定信号106を出力する状態の場合に、初期設定回路104はモード初期設定信号106を出力する。
図3は、実施の形態1に係るディレクション信号205とモード初期設定信号206の関係の一例を示した図である。
機器B200は、同じくユーザが設定したディレクション信号205を入力するポートを有しており、ディレクション信号205と後述する初期モードセレクト信号210の論理演算によりモード初期設定信号206を入力する状態の場合に、初期設定回路204は
モード初期設定信号206を入力する。
機器B200は、同じくユーザが設定したディレクション信号205を入力するポートを有しており、ディレクション信号205と後述する初期モードセレクト信号210の論理演算によりモード初期設定信号206を入力する状態の場合に、初期設定回路204は
モード初期設定信号206を入力する。
このように、1組のデバイスツリーの中に複数のホストが存在する場合であっても、特定のホスト(実施の形態1では、機器A100のホスト101)のみがモード初期設定信号106を出力し、他のホスト(機器B200のホスト201)がモード初期設定信号206を入力する設定とすることで、PCIバスを介して通信を正常なモードで通信することができる。
次に、機器A100と機器B200の間で通信モードの設定を共通にし、通信を開始するまでの動作の詳細について、図4〜図6を用いて説明する。
まず、機器Aの動作について、図4に従い説明する。
(1)ユーザは機器A100の電源を起動する(S101)。
(2)次に、起動した機器Aのホスト101(例えばCPU)は、PCIブリッジ103の信号ピン(M66EN、PCIXCAP)の接続情報を入力する(S102)。
PCIバスのピンアサインにおいて、M66EN、PCIXCAPは動作周波数等の通信モードの判定に用いる信号ピンである。信号ピンの接続情報とは、例えば信号ピン(M66EN)がグランド接地状態であるか、開放状態であるか、信号ピン(PCIXCAP)がグランド接地状態であるか、開放状態であるか、プルダウンであるかなど、信号ピンのステータスを示す情報である。
PCIバスのピンアサインにおいて、M66EN、PCIXCAPは動作周波数等の通信モードの判定に用いる信号ピンである。信号ピンの接続情報とは、例えば信号ピン(M66EN)がグランド接地状態であるか、開放状態であるか、信号ピン(PCIXCAP)がグランド接地状態であるか、開放状態であるか、プルダウンであるかなど、信号ピンのステータスを示す情報である。
(3)ホスト101は、入力した信号ピン(M66EN、PCIXCAP)の接続情報により、動作周波数などの通信モードを決定する(S103)。
例えば、ホスト101はM66ENとPCIXCAPの接続情報により動作周波数(33MHz/66MHz)を決定する。
例えば、ホスト101はM66ENとPCIXCAPの接続情報により動作周波数(33MHz/66MHz)を決定する。
(4)次に、ホスト101は、ホスト101に接続するPCIブリッジ103の初期設定回路104に対し、入力モード/出力モードを選択する初期モードセレクト信号110(図示せず)を出力する(S104)。
先述の非特許文献1によれば、ホスト101は初期設定回路104に対し、モード初期設定信号を出力するモード(出力モード)を選択する初期モードセレクト信号110を出力することになっている。
先述の非特許文献1によれば、ホスト101は初期設定回路104に対し、モード初期設定信号を出力するモード(出力モード)を選択する初期モードセレクト信号110を出力することになっている。
(5)次に、初期設定回路104は、ユーザが定めた本発明に係るディレクション信号105を入力する(S105)。
このディレクション信号105は、ホスト101が出力する初期モードセレクト信号110と共に、PCIブリッジ103の入力モード/出力モードの決定に使用される信号であり、スイッチ操作やプログラム等により予めユーザが設定することが可能な信号である。
ディレクション信号105の生成はプルアップ、プルダウン等により行うことができる。
実施の形態1では、ディレクション信号105は出力モードを表す信号(ディレクション信号105=1)である。
このディレクション信号105は、ホスト101が出力する初期モードセレクト信号110と共に、PCIブリッジ103の入力モード/出力モードの決定に使用される信号であり、スイッチ操作やプログラム等により予めユーザが設定することが可能な信号である。
ディレクション信号105の生成はプルアップ、プルダウン等により行うことができる。
実施の形態1では、ディレクション信号105は出力モードを表す信号(ディレクション信号105=1)である。
(6)初期設定回路104は入出力モード判定回路120を備え、この入出力モード判定回路120が、初期モードセレクト信号110とディレクション信号105の論理結果より、モード初期設定信号106の入力モード/出力モードを決定する(S106)。
図6は、実施の形態1に係る入出力モード判定回路120が行う論理演算の一例である。図6のケース1に示すように、機器A100の入出力モード判定回路120は、[初期モードセレクト信号110=出力モード(1)]と、[ディレクション信号105=出力モード(1)]の論理演算により、モード初期設定信号106が出力モードであることを決定する。
このようにして、機器A100のPCIブリッジ103は、モード初期設定信号106を出力する出力モードに設定される。
図6は、実施の形態1に係る入出力モード判定回路120が行う論理演算の一例である。図6のケース1に示すように、機器A100の入出力モード判定回路120は、[初期モードセレクト信号110=出力モード(1)]と、[ディレクション信号105=出力モード(1)]の論理演算により、モード初期設定信号106が出力モードであることを決定する。
このようにして、機器A100のPCIブリッジ103は、モード初期設定信号106を出力する出力モードに設定される。
(7)PCIブリッジ103はPCIバス107に、モード初期設定信号106を出力する(S107)。
PCIブリッジ103は、S106において入出力モード判定回路120が決定した出力モードに従い、PCIバス107にモード初期設定信号106を出力する。このようにして、PCIブリッジ103は動作周波数や通信プロトコルを指定するモード初期設定信号106をPCIバス107に出力する。
PCIブリッジ103は、S106において入出力モード判定回路120が決定した出力モードに従い、PCIバス107にモード初期設定信号106を出力する。このようにして、PCIブリッジ103は動作周波数や通信プロトコルを指定するモード初期設定信号106をPCIバス107に出力する。
次に、機器B200の動作について図5、図6に従い説明する。
機器B200は、機器A100と共にPCIバス107に接続される。前述の通り、機器B200はホスト201(例えばCPU)を有しており、機器A100と機器B200のPCIブリッジが異なるモード初期設定信号を発すると不正なモードとなり、このままでは、機器A100と機器B200間で正常な通信ができない。このため、機器B200は以下の動作を行う。
機器B200は、機器A100と共にPCIバス107に接続される。前述の通り、機器B200はホスト201(例えばCPU)を有しており、機器A100と機器B200のPCIブリッジが異なるモード初期設定信号を発すると不正なモードとなり、このままでは、機器A100と機器B200間で正常な通信ができない。このため、機器B200は以下の動作を行う。
(1)まず、ユーザは機器A100と同時に、機器B200の電源を起動する(図5のS201)。
(2)機器Bのホスト201は、PCIブリッジ203の信号ピン(M66EN、PCIXCAP)の接続情報を入力する(S202)。
(3)ホスト201は、入力した信号ピン(M66EN、PCIXCAP)の接続情報により、動作周波数などの通信モードを決定する(S203)。
例えば、ホスト201はPCIブリッジ203の信号ピンM66ENとPCIXCAPの接続情報により動作周波数(33MHz/66MHz)を決定する。
例えば、ホスト201はPCIブリッジ203の信号ピンM66ENとPCIXCAPの接続情報により動作周波数(33MHz/66MHz)を決定する。
(4)ホスト201は、PCIブリッジ203の初期設定回路204に対し、入力モード/出力モードを選択する初期モードセレクト信号210(図示せず)を出力する(S204)。
先述の非特許文献1によれば、ホスト201は初期設定回路204に対して「出力モード」を表す初期モードセレクト信号210を出力することになっている。
先述の非特許文献1によれば、ホスト201は初期設定回路204に対して「出力モード」を表す初期モードセレクト信号210を出力することになっている。
(5)次に、初期設定回路204は、ユーザが定めた本発明に係るディレクション信号205を入力する(S205)。
このディレクション信号205は、ホスト201が出力する初期モードセレクト信号210と共に、PCIブリッジ203の入力モード/出力モードの決定に使用される信号であり、スイッチ操作やプログラム等により予めユーザが設定することが可能な信号である。
ディレクション信号205の生成はプルアップ、プルダウン等により行うことができる。
実施の形態1では、ディレクション信号205は入力モードを表す信号(ディレクション信号205=0)である。
このディレクション信号205は、ホスト201が出力する初期モードセレクト信号210と共に、PCIブリッジ203の入力モード/出力モードの決定に使用される信号であり、スイッチ操作やプログラム等により予めユーザが設定することが可能な信号である。
ディレクション信号205の生成はプルアップ、プルダウン等により行うことができる。
実施の形態1では、ディレクション信号205は入力モードを表す信号(ディレクション信号205=0)である。
(6)初期設定回路204は入出力モード判定回路220を備え、この入出力モード判定回路220は初期モードセレクト信号210(出力モード(1))とディレクション信号205(入力モード(0))の論理結果より、モード初期設定信号206の入出力モードを決定する(S206)。
図6は、実施の形態1に係る入出力モード判定回路220が行う論理演算の一例である。図6のケース2に示すように、機器B200の入出力モード判定回路220は、[初期モードセレクト信号210=出力モード(1)]と、[ディレクション信号205=入力モード(0)]の論理演算により、モード初期設定信号206が入力モードであることを決定する。
このようにして、機器B200のPCIブリッジ203は、モード初期設定信号206を入力する入力モードに設定される。
図6は、実施の形態1に係る入出力モード判定回路220が行う論理演算の一例である。図6のケース2に示すように、機器B200の入出力モード判定回路220は、[初期モードセレクト信号210=出力モード(1)]と、[ディレクション信号205=入力モード(0)]の論理演算により、モード初期設定信号206が入力モードであることを決定する。
このようにして、機器B200のPCIブリッジ203は、モード初期設定信号206を入力する入力モードに設定される。
(7)PCIブリッジ203は、PCIバス107から、モード初期設定信号206を入力する(S207)。
前述のように、機器A100のPCIブリッジ103は、PCIバス107にモード初期設定信号106を出力する。機器B200は機器A100がPCIバス107に出力したモード初期設定信号106を、モード初期設定信号206として入力する。
前述のように、機器A100のPCIブリッジ103は、PCIバス107にモード初期設定信号106を出力する。機器B200は機器A100がPCIバス107に出力したモード初期設定信号106を、モード初期設定信号206として入力する。
ここで、モード初期設定信号106には、動作周波数やプロトコル等の通信モードの設定情報が含まれている。機器A100のPCIブリッジ103が出力した通信モードの設定情報を、機器B200のPCIブリッジ203が入力することで、機器A100と機器B200の通信モードを共通化できる。
以上により、ホスト101をもつ機器A100から、同じくホスト201を持つ機器B200にデータ伝送が可能となる。
非特許文献1の規定に関わらず、結果として1組のデバイスツリーの中に複数のホストを存在させることができるので、複数のホストに負荷を分散させ、処理の高速化、高負荷の処理を実現することができる。
非特許文献1の規定に関わらず、結果として1組のデバイスツリーの中に複数のホストを存在させることができるので、複数のホストに負荷を分散させ、処理の高速化、高負荷の処理を実現することができる。
実施の形態2.
図7は、この発明の実施の形態2に係る通信システム1100を示すシステム構成図である。
実施の形態2では、機器Bのホスト201をルート・コンプレックス301(Root・Complex 301)とし、PCIブリッジ203をPCIe/PCIブリッジ303に変更したことを特徴とする。
上記以外の箇所は実施の形態1と同様の構成であり、同様の動作を行う。
図7は、この発明の実施の形態2に係る通信システム1100を示すシステム構成図である。
実施の形態2では、機器Bのホスト201をルート・コンプレックス301(Root・Complex 301)とし、PCIブリッジ203をPCIe/PCIブリッジ303に変更したことを特徴とする。
上記以外の箇所は実施の形態1と同様の構成であり、同様の動作を行う。
本実施の形態のように、機器Bのホスト201がルート・コンプレックス301の場合であっても、1組のデバイスツリーの中に複数のホストを存在させることができる。処理を複数のホストに負荷を分散させ、処理の高速化、高負荷の処理を実現することが可能となる。
実施の形態3.
図8は、この発明の実施の形態3に係る通信システム1200を示すシステム構成図である。
実施の形態3では、実施の形態2の機器Bのルート・コンプレックス301とPCIe/PCIブリッジ303を、ホストブリッジ401に変更したことを特徴とする。
上記以外の箇所は実施の形態1、2と同様の構成であり、同様の動作を行う。
図8は、この発明の実施の形態3に係る通信システム1200を示すシステム構成図である。
実施の形態3では、実施の形態2の機器Bのルート・コンプレックス301とPCIe/PCIブリッジ303を、ホストブリッジ401に変更したことを特徴とする。
上記以外の箇所は実施の形態1、2と同様の構成であり、同様の動作を行う。
本実施の形態のように、機器BのRoot Complex301とPCIe/PCIブリッジ303がホストブリッジ401の場合であっても、1組のデバイスツリーの中に複数のホストを存在させることができる。処理を複数のホストに負荷を分散させ、処理の高速化、高負荷の処理を実現することが可能となる。
100 機器A、101 ホスト、102 プライマリバス、103 PCIブリッジ、104 初期設定回路、105 ディレクション信号、106 モード初期設定信号、107 セカンダリバス、110 初期モードセレクト信号、120 入出力モード判定回路、200 機器A、201 ホスト、202 プライマリバス、203 PCIブリッジ、204 初期設定回路、205 ディレクション信号、206 モード初期設定信号、210 初期モードセレクト信号、120 入出力モード判定回路、301 Root Complex、303 PCIe/PCIブリッジ、401 ホストブリッジ、1000、1100、1200 通信システム。
Claims (6)
- プライマリバスとセカンダリバスとを接続するブリッジと、
プライマリバスに接続するホストと、
を備える通信機器であって、
前記ブリッジは、通信モードを定めるモード初期設定信号の出力あるいは入力の入出力方向を制御する初期設定部を備えることを特徴とする通信機器。 - 前記初期設定部は予め設定された方向信号を入力し、前記方向信号と前記ホストから入力する初期モードセレクト信号との論理演算結果に基き、前記モード初期設定信号の出力あるいは入力を制御することを特徴とする請求項1記載の通信機器。
- 前記方向信号は、プルアップまたはプルダウンで生成されることを特徴とする請求項2記載の通信機器。
- 請求項1〜3のいずれかの通信機器を複数台備える通信システムであって、
複数台の通信機器のうち、1台の通信機器のみが前記モード初期設定信号を出力するように制御され、他の通信機器は前記モード初期設定信号を入力するように制御されていることを特徴とする通信システム。 - プライマリバスとセカンダリバスとを接続するブリッジと、
プライマリバスに接続するルート・コンプレックスと、
を備える通信機器であって、
前記ブリッジは、通信モードを定めるモード初期設定信号の出力あるいは入力の入出力方向を制御する初期設定部を備えることを特徴とする通信機器。 - ホストブリッジを備える通信機器であって、
前記ホストブリッジは、通信モードを定めるモード初期設定信号の出力あるいは入力の入出力方向を制御する初期設定部を備えることを特徴とする通信機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017166446A JP2019046011A (ja) | 2017-08-31 | 2017-08-31 | 通信機器、通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017166446A JP2019046011A (ja) | 2017-08-31 | 2017-08-31 | 通信機器、通信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019046011A true JP2019046011A (ja) | 2019-03-22 |
Family
ID=65814458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017166446A Pending JP2019046011A (ja) | 2017-08-31 | 2017-08-31 | 通信機器、通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019046011A (ja) |
-
2017
- 2017-08-31 JP JP2017166446A patent/JP2019046011A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8291141B2 (en) | Mechanism to flexibly support multiple device numbers on point-to-point interconnect upstream ports | |
US10210120B2 (en) | Method, apparatus and system to implement secondary bus functionality via a reconfigurable virtual switch | |
CN112543925B (zh) | 用于使用专用低延迟链路的多个硬件加速器的统一地址空间 | |
US10210121B2 (en) | System for switching between a single node PCIe mode and a multi-node PCIe mode | |
US7099969B2 (en) | Dynamic reconfiguration of PCI Express links | |
US20150347345A1 (en) | Gen3 pci-express riser | |
US9934187B2 (en) | Hot-pluggable computing system | |
JP4606589B2 (ja) | 入出力デバイスを動的に再構成する装置及び方法 | |
US8756360B1 (en) | PCI-E compatible chassis having multi-host capability | |
US9934175B2 (en) | Direct memory access for programmable logic device configuration | |
US10614011B2 (en) | Apparatus, method, and electronic device for implementing solid-state drive data interaction | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
US11714776B2 (en) | Enabling a multi-chip daisy chain topology using peripheral component interconnect express (PCIe) | |
EP3285173A1 (en) | Cpu interconnecting apparatus, system and control method, control apparatus therefor | |
US11256648B1 (en) | Virtual hot plug system and method for PCIe devices | |
EP2620876B1 (en) | Method and apparatus for data processing, pci-e bus system and server | |
US11093422B2 (en) | Processor/endpoint communication coupling configuration system | |
JP2019046011A (ja) | 通信機器、通信システム | |
TWI761624B (zh) | 積體電路晶片的定址方法與系統 | |
CN109522245B (zh) | 一种硬件管理的方法及管理装置 | |
US20240134807A1 (en) | Logic control device of serial peripheral interface, master-slave system, and master-slave switchover method therfor | |
CN109697180B (zh) | 硬件资源扩充系统 | |
TWI658367B (zh) | 硬體資源擴充系統 | |
CN112612733A (zh) | 一种多台机器共享raid功能的装置及方法 | |
KR20230073254A (ko) | Pcie 디바이스를 위한 가상 핫 플러그 시스템 및 방법 |