JP2019040343A - 情報処理装置、プロセス管理方法およびプロセス管理プログラム - Google Patents
情報処理装置、プロセス管理方法およびプロセス管理プログラム Download PDFInfo
- Publication number
- JP2019040343A JP2019040343A JP2017161226A JP2017161226A JP2019040343A JP 2019040343 A JP2019040343 A JP 2019040343A JP 2017161226 A JP2017161226 A JP 2017161226A JP 2017161226 A JP2017161226 A JP 2017161226A JP 2019040343 A JP2019040343 A JP 2019040343A
- Authority
- JP
- Japan
- Prior art keywords
- processes
- working set
- memory
- set size
- swap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3017—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is implementing multitasking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3404—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for parallel or distributed programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/865—Monitoring of software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/50—Control mechanisms for virtual memory, cache or TLB
- G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】処理部11は、プロセッサ11a,11b,11cを含む。メモリ12は、並列に実行可能なプロセス14a,14b,14cに割り当てられたアドレス空間に含まれるページのうち一部のページのデータを記憶する。ストレージ装置13は、メモリ12に記憶されていないページのデータを退避する。処理部11は、プロセス14a,14b,14cについて単位時間に使用されたページの量を示すワーキングセットサイズ15a,15b,15cを取得する。処理部11は、ワーキングセットサイズ15a,15b,15cの合計が閾値を超える場合、一部のプロセス14cを選択して選択したプロセス14cを所定時間停止させる。処理部11は、停止中のプロセス14cに対応するページのデータがメモリ12からストレージ装置13に退避されるよう制御する。
【選択図】図1
Description
[第1の実施の形態]
第1の実施の形態を説明する。
第1の実施の形態の情報処理装置10は、複数のプロセッサを用いて複数のプロセスを同時に実行することができるコンピュータである。情報処理装置10は、クライアントコンピュータでもよいしサーバコンピュータでもよい。
次に、第2の実施の形態を説明する。
図2は、第2の実施の形態の情報処理装置のハードウェア例を示す図である。
情報処理装置100は、スケジューリング制御部121、プロセス制御部122、スワップ制御部123、プロセス管理部124、メモリ使用効率最適化部125および制御情報記憶部126を有する。スケジューリング制御部121、プロセス制御部122、スワップ制御部123、プロセス管理部124およびメモリ使用効率最適化部125は、例えば、プログラムモジュールを用いて実装される。制御情報記憶部126は、例えば、RAM102またはHDD103の記憶領域を用いて実装される。
図4は、第2の実施の形態のプロセス情報テーブルの例を示す図である。
図5は、各プロセスのワーキングセットサイズの変化例を示す図である。
ここでは、プロセスA,B,Cの3つのプロセスが同時に起動された場合を考える。CPU101a,101b,101cを活用すれば、これら3つのプロセスを並列に実行することも可能である。例えば、CPU101aがプロセスAを実行し、CPU101bがプロセスBを実行し、CPU101cがプロセスCを実行することも可能である。ただし、RAM102は3つのプロセスで共有されることになる。
ここでは、CPU101a,101b,101cを用いて上記のプロセスA,B,Cを同時に実行する場合を考える。また、RAM102の物理的な記憶容量が10GiBであるとする。この場合、プロセスA,B,Cのワーキングセットサイズを合計した合計ワーキングセットサイズの変化は、グラフ134のようになる。
ここでは、ラウンドロビン方式によりプロセスA,B,Cのうちの1つのプロセスを交代で停止させ、同時実行プロセス数を2個に制限する場合を考える。1番目の期間ではプロセスA,Bを実行させてプロセスCを停止させる。2番目の期間ではプロセスB,Cを実行させてプロセスAを停止させる。3番目の期間ではプロセスA,Cを実行させてプロセスBを停止させる。以降、全てのプロセスが終了するまでこれを繰り返す。この場合、合計ワーキングセットサイズの変化はグラフ135のようになる。
図8は、スケジューリングの手順例を示すフローチャートである。
以下の処理は所定の時間幅Δt周期で繰り返し実行される。
(S11)メモリ使用効率最適化部125は、情報処理装置100で起動されてまだ終了していないプロセスそれぞれのワーキングセットサイズと状態(RUN状態またはSWAP状態)を、プロセス管理部124から取得する。また、メモリ使用効率最適化部125は、各プロセスのスワップ時間をプロセス管理部124から取得する。ただし、スワップ時間は、後でスワップ時間を参照するときに取得してもよい。
(S13)メモリ使用効率最適化部125は、ステップS12で選択したスワップ対象プロセスをスケジューリング制御部121に通知する。ただし、メモリ使用効率最適化部125は、実行対象プロセスをスケジューリング制御部121に通知してもよい。
以下の処理は上記のステップS12で実行される。
(S20)メモリ使用効率最適化部125は、全プロセスの集合から実行対象プロセスの集合の候補を求める。求める候補は、全プロセスの集合に対するべき集合に相当する。例えば、プロセスA,B,Cが存在する場合、{A}、{B}、{C}、{A,B}、{A,C}、{B,C}、{A,B,C}の7個の候補が算出される。
(S28)メモリ使用効率最適化部125は、ステップS27で選択した候補から、スワップ対象プロセスの集合を求める。スワップ対象プロセスの集合は、選択した候補が示す実行対象プロセスの集合に対する補集合に相当する。
ここでは、図5のプロセスA,B,Cを図9の方法に従ってスケジューリングする場合を考える。この場合、合計ワーキングセットサイズの変化はグラフ136のようになる。
次に、第3の実施の形態を説明する。第2の実施の形態との違いを中心に説明し、第2の実施の形態と同様の内容については説明を省略することがある。
複数の情報処理装置を使用する科学技術計算では、図11に示すような手順で計算が行われることが多い。ステージ1では、データ保持用のメモリ領域が獲得される。ステージ2では、通信用のメモリ領域が獲得される。ステージ3では、情報処理装置の間で通信が行われる。ステージ4では、ステージ2で獲得した通信用のメモリ領域が解放される。ステージ5では、演算用のメモリ領域が獲得される。ステージ6では、ステージ3で受信したデータおよびステージ5で獲得した演算用のメモリ領域を用いて、演算が行われる。なお、ステージ2〜7は2回以上繰り返し実行されることがある。すなわち、ステージ7の次にステージ2に戻って、ステージ2〜7が再度実行されることがある。ステージ7では、ステージ5で獲得した演算用のメモリ領域が解放される。ステージ8では、ステージ1で獲得したデータ用のメモリ領域が解放される。
プロセス情報テーブル128は、制御情報記憶部126に記憶される。プロセス情報テーブル128は、プロセス管理部124からメモリ使用効率最適化部125に提供されたプロセス情報に基づいて、メモリ使用効率最適化部125によって更新される。プロセス情報テーブル128は、プロセスID(a)、優先度(b)、状態(c)、実行回数(d)、残予定回数(e)、連続実行回数(f)、ワーキングセット現在値(g)、ワーキングセット最大値(h)、ワーキングセット変化量(i)および評価値(j)を有する。
図13は、第3の実施の形態のプロセス選択の手順例を示すフローチャートである。
(S30)メモリ使用効率最適化部125は、プロセス管理部124から取得したプロセス情報に基づいて、プロセス情報テーブル128の各プロセスの状態cを更新する。
(S37)メモリ使用効率最適化部125は、ステップS35で求めた候補のうち、ステップS36で算出した合計ワーキングセット最大値がRAM102の記憶容量を超える候補を除外する。これにより、スラッシングが発生する可能性の高い候補が除外される。
11 処理部
11a,11b,11c プロセッサ
12 メモリ
13 ストレージ装置
14a,14b,14c プロセス
15a,15b,15c ワーキングセットサイズ
Claims (8)
- 複数のプロセッサを含む処理部と、
前記複数のプロセッサを用いて並列に実行可能な複数のプロセスに割り当てられたアドレス空間に含まれるページのうち一部のページのデータを記憶するメモリと、
前記メモリに記憶されていないページのデータを退避するストレージ装置とを有し、
前記処理部は、前記複数のプロセスそれぞれについて単位時間に使用されたページの量を示すワーキングセットサイズを取得し、前記複数のプロセスのワーキングセットサイズの合計が閾値を超える場合、前記複数のプロセスのうち一部のプロセスを選択して前記選択したプロセスを所定時間停止させ、停止中のプロセスに対応するページのデータが前記メモリから前記ストレージ装置に退避されるよう制御する、
情報処理装置。 - 前記処理部は、前記所定時間毎に停止するプロセスの選択を繰り返し行い、
前記停止するプロセスの選択では、前記複数のプロセスそれぞれの連続停止時間を取得し、前記連続停止時間が基準値を超えるプロセスの選択の優先度を下げる、
請求項1記載の情報処理装置。 - 前記処理部は、停止するプロセスの候補それぞれについて、当該停止するプロセス以外のプロセスのワーキングセットサイズを合計した使用サイズを算出し、
前記一部のプロセスの選択では、前記停止するプロセスの候補のうち前記使用サイズが前記閾値を超えない範囲で前記使用サイズが大きい候補の選択の優先度を上げる、
請求項1記載の情報処理装置。 - 前記一部のプロセスの選択では、前記複数のプロセスのうち実行中のプロセスであってワーキングセットサイズが大きいプロセスの選択の優先度を下げる、
請求項1記載の情報処理装置。 - 前記処理部は、前記複数のプロセスのワーキングセットサイズの変化を監視し、
前記一部のプロセスの選択では、前記複数のプロセスのうちワーキングセットサイズの減少量が大きいプロセスの選択の優先度を上げる、
請求項1記載の情報処理装置。 - 前記閾値は、前記メモリの記憶容量または前記記憶容量に応じて決定される値である、
請求項1記載の情報処理装置。 - コンピュータが実行するプロセス管理方法であって、
前記コンピュータが有する複数のプロセッサを用いて並列に実行可能な複数のプロセスそれぞれについて、当該プロセスに割り当てられたアドレス空間に含まれるページのうち単位時間に使用されたページの量を示すワーキングセットサイズを取得し、
前記複数のプロセスのワーキングセットサイズの合計が閾値を超える場合、前記複数のプロセスのうち一部のプロセスを選択して前記選択したプロセスを所定時間停止させ、
停止中のプロセスに対応するページのデータが、前記コンピュータが有するメモリから前記コンピュータが有するストレージ装置に退避されるよう制御する、
プロセス管理方法。 - コンピュータに、
前記コンピュータが有する複数のプロセッサを用いて並列に実行可能な複数のプロセスそれぞれについて、当該プロセスに割り当てられたアドレス空間に含まれるページのうち単位時間に使用されたページの量を示すワーキングセットサイズを取得し、
前記複数のプロセスのワーキングセットサイズの合計が閾値を超える場合、前記複数のプロセスのうち一部のプロセスを選択して前記選択したプロセスを所定時間停止させ、
停止中のプロセスに対応するページのデータが、前記コンピュータが有するメモリから前記コンピュータが有するストレージ装置に退避されるよう制御する、
処理を実行させるプロセス管理プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017161226A JP7007557B2 (ja) | 2017-08-24 | 2017-08-24 | 情報処理装置、プロセス管理方法およびプロセス管理プログラム |
US16/107,336 US10996977B2 (en) | 2017-08-24 | 2018-08-21 | Information processing apparatus and process management method that control a number of processes executed in parallel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017161226A JP7007557B2 (ja) | 2017-08-24 | 2017-08-24 | 情報処理装置、プロセス管理方法およびプロセス管理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019040343A true JP2019040343A (ja) | 2019-03-14 |
JP7007557B2 JP7007557B2 (ja) | 2022-01-24 |
Family
ID=65435195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017161226A Active JP7007557B2 (ja) | 2017-08-24 | 2017-08-24 | 情報処理装置、プロセス管理方法およびプロセス管理プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10996977B2 (ja) |
JP (1) | JP7007557B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110780996B (zh) * | 2019-09-27 | 2022-07-08 | 广州视源电子科技股份有限公司 | 进程优化方法、装置、存储介质和计算机设备 |
US11200091B2 (en) * | 2020-02-03 | 2021-12-14 | Dell Products L.P. | Adaptive memory optimization for thin clients |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02193248A (ja) * | 1989-01-23 | 1990-07-30 | Hitachi Ltd | 実記憶管理方法 |
JP2000137692A (ja) * | 1998-10-30 | 2000-05-16 | Toshiba Corp | 分散ノード間負荷分散方式 |
JP2003233532A (ja) * | 2002-02-06 | 2003-08-22 | Nec Corp | メモリ管理方法及び計算機システム並びにプログラム |
US20060004977A1 (en) * | 2004-06-30 | 2006-01-05 | Joefon Jann | Autonomically tuning the virtual memory subsystem of a computer operating system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59207479A (ja) | 1983-05-11 | 1984-11-24 | Hitachi Ltd | 主記憶制御方式 |
JPH0253150A (ja) | 1988-08-17 | 1990-02-22 | Nec Corp | メモリ割り当て量調査方式 |
CA1329432C (en) * | 1988-11-02 | 1994-05-10 | William Davy | Method of memory and cpu time allocation for a multi-user computer system |
US9128843B2 (en) * | 2012-10-11 | 2015-09-08 | Industrial Technology Research Institute | Method and computer system for memory management on virtual machine system |
KR102011135B1 (ko) * | 2012-12-11 | 2019-08-14 | 삼성전자주식회사 | 모바일 장치 및 그것의 스왑을 통한 데이터 관리 방법 |
JP2015114750A (ja) * | 2013-12-10 | 2015-06-22 | 富士通株式会社 | 調査用プログラム,情報処理装置及び情報処理方法 |
JP6244949B2 (ja) * | 2014-01-31 | 2017-12-13 | 富士通株式会社 | 情報処理装置、制御方法、および制御プログラム |
JP2016038907A (ja) * | 2014-08-07 | 2016-03-22 | 富士通株式会社 | アクセス制御プログラム、アクセス制御装置及びアクセス制御方法 |
US10310893B2 (en) * | 2016-04-05 | 2019-06-04 | Microsoft Technology Licensing, Llc | Managing container pause and resume |
-
2017
- 2017-08-24 JP JP2017161226A patent/JP7007557B2/ja active Active
-
2018
- 2018-08-21 US US16/107,336 patent/US10996977B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02193248A (ja) * | 1989-01-23 | 1990-07-30 | Hitachi Ltd | 実記憶管理方法 |
JP2000137692A (ja) * | 1998-10-30 | 2000-05-16 | Toshiba Corp | 分散ノード間負荷分散方式 |
JP2003233532A (ja) * | 2002-02-06 | 2003-08-22 | Nec Corp | メモリ管理方法及び計算機システム並びにプログラム |
US20060004977A1 (en) * | 2004-06-30 | 2006-01-05 | Joefon Jann | Autonomically tuning the virtual memory subsystem of a computer operating system |
Also Published As
Publication number | Publication date |
---|---|
US20190065239A1 (en) | 2019-02-28 |
US10996977B2 (en) | 2021-05-04 |
JP7007557B2 (ja) | 2022-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9760300B2 (en) | Dynamic memory allocation and relocation to create low power regions | |
US9852008B2 (en) | Computer-readable recording medium storing execution information notification program, information processing apparatus, and information processing system | |
JP5363646B2 (ja) | 最適化仮想マシンマイグレーション機構 | |
US9311228B2 (en) | Power reduction in server memory system | |
JP6075226B2 (ja) | プログラム、仮想マシン管理方法および情報処理装置 | |
US9823875B2 (en) | Transparent hybrid data storage | |
CN108228482B (zh) | 用于管理存储系统中的缓存设备的方法和系统 | |
KR102469927B1 (ko) | 분할 메모리 관리장치 및 방법 | |
JP6300632B2 (ja) | 情報処理装置、負荷制御方法および負荷制御プログラム | |
JP4711269B2 (ja) | メモリ電力制御方法及びメモリ電力制御プログラム | |
JP7007557B2 (ja) | 情報処理装置、プロセス管理方法およびプロセス管理プログラム | |
Min et al. | Vmmb: Virtual machine memory balancing for unmodified operating systems | |
US10754547B2 (en) | Apparatus for managing disaggregated memory and method thereof | |
US20160170474A1 (en) | Power-saving control system, control device, control method, and control program for server equipped with non-volatile memory | |
JP2019021185A (ja) | 情報処理装置、情報処理システム、情報処理装置制御方法及び情報処理装置制御プログラム | |
JP6259388B2 (ja) | 電源制御装置、サーバ仮想化システム、および、電源制御方法 | |
JP6217008B2 (ja) | 電子機器、制御方法、及び、プログラム | |
CN112654965A (zh) | 动态模块的外部分页和交换 | |
JP2019164659A (ja) | 情報処理装置、情報処理方法およびプログラム | |
JP2019164630A (ja) | 推定装置、推定方法およびプログラム | |
JP7104327B2 (ja) | 情報処理装置、仮想マシン管理プログラムおよび仮想マシン管理方法 | |
JP2009282664A (ja) | ストレージデータ管理システム及びストレージデータ管理プログラム | |
US11822408B2 (en) | Computer-readable recording medium storing program and management method | |
JP5412902B2 (ja) | ストレージシステム | |
JP2012043249A (ja) | メモリの制御装置、及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200514 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200529 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7007557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |