JP2019033621A - Power source device - Google Patents

Power source device Download PDF

Info

Publication number
JP2019033621A
JP2019033621A JP2017154259A JP2017154259A JP2019033621A JP 2019033621 A JP2019033621 A JP 2019033621A JP 2017154259 A JP2017154259 A JP 2017154259A JP 2017154259 A JP2017154259 A JP 2017154259A JP 2019033621 A JP2019033621 A JP 2019033621A
Authority
JP
Japan
Prior art keywords
capacitor
transistor
diode
driver
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017154259A
Other languages
Japanese (ja)
Inventor
祐樹 堤
Yuki Tsutsumi
祐樹 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017154259A priority Critical patent/JP2019033621A/en
Publication of JP2019033621A publication Critical patent/JP2019033621A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

To solve such a problem that a bootstrap capacitor is no longer charged and discharge proceeds since a state in which an N-channel MOSFET is not turned on continues for a long time in an intermittent state in a power source device having a bootstrap circuit, as a result, it becomes impossible to turn on the N-channel MOSFET, and an output voltage cannot be generated.SOLUTION: By connecting a circuit comprised of a second diode 6, a second capacitor 7, a second transistor 8, a first transistor 9, a NOR circuit 10, etc. to a line A, a first capacitor 1b is charged in an intermittent state, as a result, an N-channel MOSFET 2 can be turned on, making it possible to continuously generate an output voltage without stopping a power source device.SELECTED DRAWING: Figure 1

Description

この発明は、ブートストラップ回路を備えた電源装置に関する。   The present invention relates to a power supply device including a bootstrap circuit.

一次電源を降圧する直流電源装置として、スイッチング方式のＤＣ／ＤＣコンバータがよく用いられる。このＤＣ／ＤＣコンバータは、入力電圧とグランドとの間にハイサイドスイッチとフライホイルダイオードが直列に接続され、ハイサイドスイッチをスイッチング制御してインダクタにエネルギーを蓄積し、そのエネルギーをコンデンサで平滑化して出力電圧を生成する。   A switching DC / DC converter is often used as a direct current power supply device for stepping down a primary power supply. In this DC / DC converter, a high-side switch and a flywheel diode are connected in series between the input voltage and ground, and the high-side switch is controlled to store energy in the inductor, and the energy is smoothed by a capacitor. To generate an output voltage.

ハイサイドスイッチにＮチャネルＭＯＳＦＥＴを用いる場合、ドレインをバス電圧に接続する。この回路では、ハイサイドスイッチを駆動するＰＷＭ信号のグランドとＮチャネルＭＯＳＦＥＴのソース電位が同じにならないため、フローティング駆動が可能なブートストラップ回路を採用する場合がある。   When an N-channel MOSFET is used for the high side switch, the drain is connected to the bus voltage. In this circuit, since the ground of the PWM signal for driving the high side switch and the source potential of the N-channel MOSFET are not the same, a bootstrap circuit capable of floating drive may be employed.

ブートストラップ回路は、ハイサイドスイッチとダイオードとの接続点に接続されたコンデンサを備え、このコンデンサの充電によりハイサイドスイッチの駆動電圧を生成している。ブートストラップ回路は、ハイサイドスイッチのオン時にコンデンサの電荷が電源側に逆流しないように、コンデンサと電源の間にダイオードを有している。コンデンサの充電電圧、つまりハイサイドスイッチの駆動電圧が低下してハイサイドスイッチが駆動できなくなるのを防止するために、ダイオードの代わりに電圧降下の小さいスイッチングトランジスタを用いたものもある（例えば特許文献１参照）。   The bootstrap circuit includes a capacitor connected to a connection point between the high-side switch and the diode, and generates a drive voltage for the high-side switch by charging the capacitor. The bootstrap circuit has a diode between the capacitor and the power supply so that the charge of the capacitor does not flow backward to the power supply side when the high-side switch is turned on. In order to prevent the charging voltage of the capacitor, that is, the driving voltage of the high-side switch from being lowered and the high-side switch cannot be driven, a switching transistor having a small voltage drop is used instead of the diode (for example, Patent Documents). 1).

特開２００７−１９５３６１号公報JP 2007-195361 A

図３は従来のブートストラップ回路を有した電源装置の構成例を示す。入力電圧Ｖｉｎとグランドとの間にＮチャネルＭＯＳＦＥＴ２及びフライホイルダイオード３が直列接続されており、ＮチャネルＭＯＳＦＥＴ２をスイッチング制御してインダクタ４にエネルギーを蓄積し、そのエネルギーをコンデンサ５で平滑化して出力電圧Ｖｏｕｔを生成する。   FIG. 3 shows a configuration example of a power supply device having a conventional bootstrap circuit. An N-channel MOSFET 2 and a flywheel diode 3 are connected in series between the input voltage Vin and the ground. The N-channel MOSFET 2 is switching-controlled to store energy in the inductor 4, and the energy is smoothed by the capacitor 5 and output. A voltage Vout is generated.

ブートストラップ回路１は、ドライバＩＣ１ａに外付けされる第１のコンデンサ１ｂ、第１のダイオード１ｃを有している。第１のコンデンサ１ｂと第１のダイオード１ｃは直列に接続され、ドライバＩＣ１ａの入力側電圧ＶｄｄとドライバＩＣ１ａの出力側電圧の間に配置される。また、ドライバＩＣ１ａの出力電圧はＮチャネルＭＯＳＦＥＴ２のゲートに接続される。   The bootstrap circuit 1 includes a first capacitor 1b and a first diode 1c that are externally attached to the driver IC 1a. The first capacitor 1b and the first diode 1c are connected in series, and are arranged between the input side voltage Vdd of the driver IC 1a and the output side voltage of the driver IC 1a. The output voltage of the driver IC 1a is connected to the gate of the N-channel MOSFET 2.

第１のコンデンサ１ｂはＮチャネルＭＯＳＦＥＴ２がオン状態からオフ状態に遷移した直後のフライホイルダイオード３がオンしている期間に充電され、ＮチャネルＭＯＳＦＥＴ２のゲート駆動電流の供給源となる。   The first capacitor 1b is charged while the flywheel diode 3 is on immediately after the N-channel MOSFET 2 transitions from the on-state to the off-state, and serves as a supply source of the gate drive current for the N-channel MOSFET 2.

しかしながら、軽負荷時において間欠状態となり、ＮチャネルＭＯＳＦＥＴ２がオンしない状態が長時間継続すると、第１のコンデンサ１ｂは充電されなくなり、時間の経過とともに放電していく。この結果、次にＮチャネルＭＯＳＦＥＴ２がオンするとき、第１のコンデンサ１ｂに電荷が蓄えられていないため、ＮチャネルＭＯＳＦＥＴ２はオンすることができず出力電圧を生成できない問題があった。   However, when the load is intermittent and the N-channel MOSFET 2 is not turned on for a long time, the first capacitor 1b is not charged and is discharged over time. As a result, when the N-channel MOSFET 2 is turned on next time, no charge is stored in the first capacitor 1b, so that the N-channel MOSFET 2 cannot be turned on and an output voltage cannot be generated.

この発明は、上記問題点に鑑み、ブートストラップ回路の軽負荷時の間欠状態においても、出力電圧の生成動作を継続可能な電源装置を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a power supply device capable of continuing an output voltage generation operation even in an intermittent state when the bootstrap circuit is lightly loaded.

この発明による電源装置は、ＰＷＭ信号の入力端子と第１，第２，第３の出力端子を有したドライバＩＣ（１ａ）、及び上記ドライバＩＣ（１ａ）の入力電源とドライバＩＣ（１ａ）の第２の出力端子の間を接続する、第１のダイオード（１ｃ）とコンデンサ（１ｂ）の直列回路を有したブートストラップ回路（１）と、上記ドライバＩＣ（１ａ）の第１の出力端子（１ａ１）がゲートに接続され、ドレインが電源に接続された電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に接続され、並列に接続された第１のトランジスタ（９）、フライホイルダイオード（３）、及び出力側コンデンサ（５）を有するとともに、フライホイルダイオード（３）と出力側コンデンサ（５）の間に接続されたインダクタ（４）を有した電源出力線（ラインＡ）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に、上記電源出力線と並列に接続された第２のダイオード（６）と、上記第２のダイオード（６）に接続された第２のコンデンサ（７）と、上記第２のダイオード（６）に上記第２のコンデンサ（７）と並列にゲートが接続された第２のトランジスタ（８）と、ＰＷＭ信号が一方の入力端子に接続され、第２のトランジスタ（８）のコレクタに他方の入力端子が接続され、出力端子が第１のトランジスタ（９）のベースに接続され、ＰＷＭ信号がロー状態で第２のトランジスタ（８）がオンとなったときに、第１のトランジスタ（９）をオンにする否定論理和回路（１０）とを備えたものである。   A power supply device according to the present invention includes a driver IC (1a) having an input terminal for PWM signals and first, second, and third output terminals, and an input power source for the driver IC (1a) and driver IC (1a). A bootstrap circuit (1) having a series circuit of a first diode (1c) and a capacitor (1b) for connecting between the second output terminals, and a first output terminal of the driver IC (1a) ( 1a1) is connected to the gate, and the drain is connected to the power source (N-channel MOSFET 2), and the second output terminal (1a2) of the driver IC (1a) is connected in parallel. 1 transistor (9), flywheel diode (3), and output side capacitor (5), as well as flywheel diode (3) and output side capacitor (5) A power output line (line A) having an inductor (4) connected between the second output terminal (1a2) of the driver IC (1a) and a second output terminal connected in parallel with the power output line. A diode (6), a second capacitor (7) connected to the second diode (6), and a gate parallel to the second capacitor (7) in the second diode (6). The connected second transistor (8) and the PWM signal are connected to one input terminal, the other input terminal is connected to the collector of the second transistor (8), and the output terminal is the first transistor (9 ) And a negative OR circuit (10) that turns on the first transistor (9) when the PWM signal is low and the second transistor (8) is turned on. Is.

この発明によれば、ブートストラップ回路を有する電源装置において、間欠状態となり、電界効果トランジスタが長時間オンしない状態が継続しても、コンデンサが放電し、電界効果トランジスタを駆動できなくなる前に充電を行うことができるので、電源装置を停止することなく継続的に動作させることが可能となる。   According to the present invention, in a power supply device having a bootstrap circuit, even if the field effect transistor is in an intermittent state and the field effect transistor is not turned on for a long time, charging is performed before the capacitor is discharged and the field effect transistor cannot be driven. Therefore, the power supply device can be continuously operated without stopping.

実施の形態１によるブートストラップ回路を有する電源装置を説明するための図である。FIG. 3 is a diagram for explaining a power supply device having a bootstrap circuit according to the first embodiment. 図１に示した電源装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply device shown in FIG. 従来のブートストラップ回路を有する電源装置を説明するための図である。It is a figure for demonstrating the power supply device which has the conventional bootstrap circuit.

図１は、この発明に係る実施の形態１による電源装置の構成を示す図である。図１において、実施の形態１による電源装置は、ブートストラップ回路１と、ハイサイドスイッチを構成する電界効果トランジスタをなすＮチャネルＭＯＳＦＥＴ２と、フライホイルダイオード３と、インダクタ４と、出力側のコンデンサ５と、第２のダイオード６と、第２のコンデンサ７と、第２のトランジスタ８と、第１のトランジスタ９と、否定論理和回路１０を備えている。ＮチャネルＭＯＳＦＥＴ２は、電源出力線用のラインＡの出力電圧Ｖｏｕｔのスイッチング制御を行う。   1 is a diagram showing a configuration of a power supply device according to Embodiment 1 of the present invention. In FIG. 1, the power supply device according to the first embodiment includes a bootstrap circuit 1, an N-channel MOSFET 2 forming a field effect transistor constituting a high-side switch, a flywheel diode 3, an inductor 4, and a capacitor 5 on the output side. A second diode 6, a second capacitor 7, a second transistor 8, a first transistor 9, and a negative OR circuit 10. The N-channel MOSFET 2 performs switching control of the output voltage Vout of the line A for the power supply output line.

ブートストラップ回路１は、ドライバＩＣ１ａと、第１のダイオード１ｃと、第１のコンデンサ１ｂから構成される。ドライバＩＣ１ａは、ドライバＩＣ用の入力電源端子（Ｖｄｄ）と、ＰＷＭ信号の入力用端子（ＰＷＭｉｎ）と、ＮチャネルＭＯＳＦＥＴ２のゲート端子への第１の出力端子（１ａ１）と、ラインＡへの第２の出力端子（１ａ２）と、第３の出力端子（１ａ３）から構成される。第１のダイオード１ｃのアノードはＶｄｄ用端子Ｖｄｄｉｎに並列に接続される。ラインＡはドライバＩＣ１ａの出力端子（１ａ２）と出力電圧Ｖｏｕｔの出力端子の間に接続される。第１のダイオード１ｃのカソードは第１のコンデンサ１ｂの一方の電極に接続される。第１のコンデンサ１ｂの他方の電極はドライバＩＣ１ａの出力端子１ａ２に接続される。出力端子１ａ３は第１のダイオード１ｃのカソードと第１のコンデンサ１ｂの一方の電極の間に接続される。ＰＷＭ信号は、ドライバＩＣ１ａの入力用端子ＰＷＭｉｎと否定論理和回路１０の一方の入力端子にそれぞれ接続される。   The bootstrap circuit 1 includes a driver IC 1a, a first diode 1c, and a first capacitor 1b. The driver IC 1a has an input power supply terminal (Vdd) for the driver IC, a PWM signal input terminal (PWMin), a first output terminal (1a1) to the gate terminal of the N-channel MOSFET 2, and a first line to the line A. 2 output terminals (1a2) and a third output terminal (1a3). The anode of the first diode 1c is connected in parallel to the Vdd terminal Vddin. The line A is connected between the output terminal (1a2) of the driver IC 1a and the output terminal of the output voltage Vout. The cathode of the first diode 1c is connected to one electrode of the first capacitor 1b. The other electrode of the first capacitor 1b is connected to the output terminal 1a2 of the driver IC 1a. The output terminal 1a3 is connected between the cathode of the first diode 1c and one electrode of the first capacitor 1b. The PWM signal is connected to the input terminal PWMin of the driver IC 1a and one input terminal of the negative OR circuit 10, respectively.

ＮチャネルＭＯＳＦＥＴ２のドレイン端子は、ＦＥＴ用の入力電源端子（Ｖｉｎ）に接続される。ＮチャネルＭＯＳＦＥＴ２のソース端子は、ドライバＩＣ１ａと並列に、ラインＡに接続される。ラインＡは、ＮチャネルＭＯＳＦＥＴ２のソース端子と出力端子Ｖｏｕｔの間で、第１のトランジスタ９のコレクタ端子、フライホイルダイオード３のカソード、コンデンサ５の一方の電極が接続される。インダクタ４は、フライホイルダイオード３のカソードとコンデンサ５の一方の電極の間に接続される。第１のトランジスタ９のエミッタ端子、フライホイルダイオード３のアノード、コンデンサ５の他方の電極は、それぞれグランドに接続される。   The drain terminal of the N-channel MOSFET 2 is connected to the input power supply terminal (Vin) for the FET. The source terminal of the N-channel MOSFET 2 is connected to the line A in parallel with the driver IC 1a. In the line A, the collector terminal of the first transistor 9, the cathode of the flywheel diode 3, and one electrode of the capacitor 5 are connected between the source terminal of the N-channel MOSFET 2 and the output terminal Vout. The inductor 4 is connected between the cathode of the flywheel diode 3 and one electrode of the capacitor 5. The emitter terminal of the first transistor 9, the anode of the flywheel diode 3, and the other electrode of the capacitor 5 are each connected to the ground.

第２のダイオード６のカソードは、ドライバＩＣ１ａの出力端子１ａ２と第１のコンデンサ１ｂの他方の電極の間に接続される。第２のダイオード６のアノードは、第２のコンデンサ７の一方の電極に接続される。第２のコンデンサ７の他方の電極はグランドに接続される。第２のコンデンサ７の一方の電極は整合回路Ｌ１を介して電源Ｖ１に接続される。第２のコンデンサ７の一方の電極は第２のトランジスタ８のベースに接続される。第２のトランジスタ８のエミッタはグランドに接続される。第２のトランジスタ８のコレクタは整合回路Ｌ２を介して電源Ｖ２に接続される。第２のトランジスタ８のコレクタは否定論理和回路１０の他方の入力端子に接続される。否定論理和回路１０の出力端子は第１のトランジスタ９のベースに接続される。   The cathode of the second diode 6 is connected between the output terminal 1a2 of the driver IC 1a and the other electrode of the first capacitor 1b. The anode of the second diode 6 is connected to one electrode of the second capacitor 7. The other electrode of the second capacitor 7 is connected to the ground. One electrode of the second capacitor 7 is connected to the power source V1 through the matching circuit L1. One electrode of the second capacitor 7 is connected to the base of the second transistor 8. The emitter of the second transistor 8 is connected to the ground. The collector of the second transistor 8 is connected to the power supply V2 via the matching circuit L2. The collector of the second transistor 8 is connected to the other input terminal of the NOR circuit 10. The output terminal of the NOR circuit 10 is connected to the base of the first transistor 9.

ＭＯＳＦＥＴ２がスイッチング制御されることによりフライホイルダイオード３がオンオフされる。インダクタ４は出力エネルギーを蓄積する。コンデンサ５は出力エネルギーを平滑化する。第２のダイオード６はラインＡの電圧によりオンオフする。第２のコンデンサ７は第２のダイオード６がオフすると充電する。第２のトランジスタ８は第２のコンデンサ７が充電するとオンする。第１のトランジスタ９はブートストラップ用第１のコンデンサ１ｂを充電する。否定論理和回路１０は第１のトランジスタ９のオン条件を決める。   The flywheel diode 3 is turned on and off by switching the MOSFET 2. The inductor 4 stores output energy. The capacitor 5 smoothes the output energy. The second diode 6 is turned on / off by the voltage of the line A. The second capacitor 7 is charged when the second diode 6 is turned off. The second transistor 8 is turned on when the second capacitor 7 is charged. The first transistor 9 charges the bootstrap first capacitor 1b. The NOR circuit 10 determines the ON condition of the first transistor 9.

次に、図１に示した実施の形態１による電源装置の動作を説明する。図２は、図１に示した電源装置の動作を説明するための図であって、（ａ）はラインＡ電圧、（ｂ）はコンデンサ１ｂ両端電圧、（ｃ）はコンデンサ７両端電圧、（ｄ）はＰＷＭ信号、（ｅ）はトランジスタ９駆動電圧を示す。   Next, the operation of the power supply device according to the first embodiment shown in FIG. 1 will be described. FIG. 2 is a diagram for explaining the operation of the power supply device shown in FIG. 1, where (a) is the line A voltage, (b) is the voltage across capacitor 1b, (c) is the voltage across capacitor 7; d) shows the PWM signal, and (e) shows the driving voltage of the transistor 9.

図２（ａ）において、連続モードにおいて、ＮチャネルＭＯＳＦＥＴ２はオン／オフを繰り返す。このとき図２（ａ）に示すように、ラインＡの電位は所定の電圧パルス間隔でハイ（最大電圧）とロー（ゼロ電圧）を連続的に繰り返す。   In FIG. 2A, the N-channel MOSFET 2 is repeatedly turned on / off in the continuous mode. At this time, as shown in FIG. 2A, the potential of the line A continuously repeats high (maximum voltage) and low (zero voltage) at predetermined voltage pulse intervals.

また不連続モードにおいて、ＮチャネルＭＯＳＦＥＴ２は間欠動作する。このときラインＡは電位が上昇した状態で変動する。
ラインＡは、電位がハイになった後、電位が上昇した状態で、ハイとローの間で電圧振幅が不定間隔に上下動する。図２に示すように、ラインＡは、電位がハイになった後、電位が上昇した状態で上下動する。 In the discontinuous mode, the N-channel MOSFET 2 operates intermittently. At this time, the line A fluctuates while the potential is increased.
In the line A, after the potential becomes high, the voltage amplitude moves up and down at an indefinite interval between high and low with the potential rising. As shown in FIG. 2, the line A moves up and down with the potential rising after the potential becomes high.

また、第１のコンデンサ１ｂはＮチャネルＭＯＳＦＥＴ２がオフする毎に充電される。
このため連続モードにおいて、第１のコンデンサ１ｂは常にＮチャネルＭＯＳＦＥＴ２を駆動するために必要な電荷を溜めておくことが可能となって、ＮチャネルＭＯＳＦＥＴ２は動作を継続することができる。
図２（ｂ）に示すように、第１のコンデンサ１ｂの両端電圧は、入力側電圧用端子Ｖｄｄから所定電圧間隔で上下動する。 The first capacitor 1b is charged every time the N-channel MOSFET 2 is turned off.
Therefore, in the continuous mode, the first capacitor 1b can always store charges necessary for driving the N-channel MOSFET 2, and the N-channel MOSFET 2 can continue to operate.
As shown in FIG. 2 (b), the voltage across the first capacitor 1b moves up and down at a predetermined voltage interval from the input side voltage terminal Vdd.

一方、ＭＯＳＦＥＴ２が間欠状態になると、ＮチャネルＭＯＳＦＥＴ２及びフライホイルダイオード３がオフとなる。ラインＡはハイインピーダンス状態となり、電位が上昇した状態となる。このとき第１のコンデンサ１ｂは充電できない状態となるので、電荷が徐々に抜けていく。
図２（ｂ）に示すように、第１のコンデンサ１ｂは、電位がハイになった後、電位が上昇した状態のまま電圧振幅がハイから徐々に減少する。 On the other hand, when the MOSFET 2 is in an intermittent state, the N-channel MOSFET 2 and the flywheel diode 3 are turned off. The line A is in a high impedance state and the potential is increased. At this time, the first capacitor 1b cannot be charged, so that the charge gradually escapes.
As shown in FIG. 2B, after the potential of the first capacitor 1b becomes high, the voltage amplitude gradually decreases from high while the potential is increased.

また、ラインＡの電位が上昇すると、第２のダイオード６がオフし、第２のコンデンサ７の充電が開始される。図２（ｃ）の第２のコンデンサ７の両端電圧は、電位がローから所定の時間変化率で上昇し、ラインＡの電位がローになると第２のコンデンサ７の両端電圧の電位はゼロになる。   Further, when the potential of the line A rises, the second diode 6 is turned off, and charging of the second capacitor 7 is started. The voltage across the second capacitor 7 in FIG. 2C increases at a predetermined rate of change from low to a predetermined time change rate. When the potential on the line A goes low, the potential across the second capacitor 7 becomes zero. Become.

一方、ＭＯＳＦＥＴ２が間欠状態になると、ラインＡの電位が上昇した状態であるため、第２のコンデンサ７の両端電圧は電位がローから徐々に上昇する。
第２のコンデンサ７の両端電圧の充電が進んで電位が所定値に達すると、それまでオフしていた第２のトランジスタ８がオンし、否定論理和回路１０からハイが出力され、第１のトランジスタ９がオンする。 On the other hand, when the MOSFET 2 is in an intermittent state, since the potential of the line A is in an increased state, the voltage across the second capacitor 7 gradually increases from low.
When charging of the voltage across the second capacitor 7 progresses and the potential reaches a predetermined value, the second transistor 8 that has been turned off is turned on, and high is output from the negative OR circuit 10. The transistor 9 is turned on.

ここで、第１のトランジスタ９がオンすることにより、ラインＡが０Ｖとなり、第１のダイオード１ｃがオンし第１のコンデンサ１ｂが充電される。このため、第１のコンデンサ１ｂはＮチャネルＭＯＳＦＥＴ２を駆動可能な状態に保たれる。   Here, when the first transistor 9 is turned on, the line A becomes 0V, the first diode 1c is turned on, and the first capacitor 1b is charged. For this reason, the first capacitor 1b is maintained in a state in which the N-channel MOSFET 2 can be driven.

ただし、ＮチャネルＭＯＳＦＥＴ２がオンしているときに第１のトランジスタ９がオンすると、ＮチャネルＭＯＳＦＥＴ２及びトランジスタ９に過大な電流が流れて、電源装置を損傷する恐れがある。   However, if the first transistor 9 is turned on while the N-channel MOSFET 2 is turned on, an excessive current may flow through the N-channel MOSFET 2 and the transistor 9 to damage the power supply device.

これを防止するために、否定論理和回路１０の一方の入力端子にＰＷＭ信号を入力する。図２（ｅ）に示すように、ＰＷＭ信号がローのときに限り、第２のトランジスタ８がオンとなったときに、第１のトランジスタ９をオンする。これにより、ＮチャネルＭＯＳＦＥＴ２と第１のトランジスタ９が同時にオンすることを防止している。   In order to prevent this, a PWM signal is input to one input terminal of the negative OR circuit 10. As shown in FIG. 2E, only when the PWM signal is low, the first transistor 9 is turned on when the second transistor 8 is turned on. This prevents the N-channel MOSFET 2 and the first transistor 9 from being turned on simultaneously.

このように実施の形態１によるブートストラップ回路１を有する電源装置は、ＭＯＳＦＥＴ２が間欠状態となり、ＮチャネルＭＯＳＦＥＴ２が長時間オンしない状態が継続しても、第１のコンデンサ１ｂが放電しＮチャネルＭＯＳＦＥＴ２を駆動できなくなる前に、第１のコンデンサ１ｂの充電を行うことができる。これによって電源装置を停止することなく継続的に動作させることが可能となる。   Thus, in the power supply device having the bootstrap circuit 1 according to the first embodiment, even when the MOSFET 2 is in an intermittent state and the N-channel MOSFET 2 is not turned on for a long time, the first capacitor 1b is discharged and the N-channel MOSFET 2 is discharged. The first capacitor 1b can be charged before it can be driven. As a result, the power supply device can be continuously operated without being stopped.

かくして、第１のコンデンサ１ｂの電荷が徐々に抜けていき充電不可状態となったときの判断は、第２のダイオード６、第２のコンデンサ７、及び第２のトランジスタ８の組合せで行うことができる。   Thus, the determination when the charge of the first capacitor 1b is gradually removed and becomes unchargeable can be made by the combination of the second diode 6, the second capacitor 7, and the second transistor 8. it can.

以上説明した通り、実施の形態１による電源装置は、ＰＷＭ信号の入力端子と第１の出力端子（１ａ１），第２の出力端子（１ａ２），第３の出力端子（１ａ３）を有したドライバＩＣ（１ａ）、及び上記ドライバＩＣ（１ａ）の入力電源とドライバＩＣ（１ａ）の第２の出力端子の間を接続する、第１のダイオード（１ｃ）とコンデンサ（１ｂ）の直列回路を有したブートストラップ回路（１）と、上記ドライバＩＣ（１ａ）の第１の出力端子（１ａ１）がゲートに接続され、ドレインが電源に接続された電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に接続され、並列に接続された第１のトランジスタ（９）、フライホイルダイオード（３）、及び出力側コンデンサ（５）を有するとともに、フライホイルダイオード（３）と出力側コンデンサ（５）の間に接続されたインダクタ（４）を有した電源出力線（ラインＡ）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に、上記電源出力線と並列に接続された第２のダイオード（６）と、上記第２のダイオード（６）に接続された第２のコンデンサ（７）と、上記第２のダイオード（６）に上記第２のコンデンサ（７）と並列にゲートが接続された第２のトランジスタ（８）と、ＰＷＭ信号が一方の入力端子に接続され、第２のトランジスタ（８）のコレクタに他方の入力端子が接続され、出力端子が第１のトランジスタ（９）のベースに接続され、ＰＷＭ信号がロー状態で第２のトランジスタ（８）がオンとなったときに、第１のトランジスタ（９）をオンにする否定論理和回路（１０）とを備えたことを特徴とする。   As described above, the power supply apparatus according to the first embodiment includes a PWM signal input terminal, a first output terminal (1a1), a second output terminal (1a2), and a third output terminal (1a3). IC (1a) and a series circuit of a first diode (1c) and a capacitor (1b) for connecting between the input power supply of the driver IC (1a) and the second output terminal of the driver IC (1a) The bootstrap circuit (1), the field effect transistor (N-channel MOSFET 2) having the first output terminal (1a1) of the driver IC (1a) connected to the gate and the drain connected to the power supply, and the driver IC The first transistor (9) connected in parallel to the second output terminal (1a2) of (1a), the flywheel diode (3), and the output side capacitor (5 And a power output line (line A) having an inductor (4) connected between the flywheel diode (3) and the output side capacitor (5), and a second output of the driver IC (1a) The terminal (1a2) has a second diode (6) connected in parallel with the power output line, a second capacitor (7) connected to the second diode (6), and the second diode (6). The second transistor (8) whose gate is connected to the diode (6) in parallel with the second capacitor (7), and the PWM signal is connected to one input terminal, and the collector of the second transistor (8) Is connected to the base of the first transistor (9), the first transistor is turned on when the PWM signal is low and the second transistor (8) is turned on. (9 Characterized in that a NOR gate (10) to turn on.

これによって、ブートストラップ回路１の出力が間欠状態となり、電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）が長時間オンしない状態が継続しても、第１のコンデンサ１ｂが放電し、電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）を駆動できなくなる前に充電を行うことができるので、電源装置を停止することなく継続的に動作させることが可能となる。   As a result, even if the output of the bootstrap circuit 1 becomes intermittent and the field effect transistor (N-channel MOSFET 2) is not turned on for a long time, the first capacitor 1b is discharged, and the field effect transistor (N-channel MOSFET 2) is discharged. ) Can be charged before it can be driven, so that the power supply device can be continuously operated without being stopped.

１ ブートストラップ回路、１ａ ドライバＩＣ、１ｂ 第１のコンデンサ、１ｃ 第１のダイオード、２ ＮチャネルＭＯＳＦＥＴ、３ フライホイルダイオード、４ インダクタ、５ 出力側コンデンサ、６ 第２のダイオード、７ 第２のコンデンサ、８ 第２のトランジスタ、９ 第１のトランジスタ、１０ 否定論理和回路。   DESCRIPTION OF SYMBOLS 1 Bootstrap circuit, 1a Driver IC, 1b 1st capacitor, 1c 1st diode, 2 N channel MOSFET, 3 Flywheel diode, 4 Inductor, 5 Output side capacitor, 6 2nd diode, 7 2nd capacitor , 8 Second transistor, 9 First transistor, 10 NAND circuit.

Claims (1)

ＰＷＭ信号の入力端子と第１，第２，第３の出力端子を有したドライバＩＣ、
及び上記ドライバＩＣの入力電源とドライバＩＣの第２の出力端子の間を接続する、第１のダイオードとコンデンサの直列回路
を有したブートストラップ回路と、
上記ドライバＩＣの第１の出力端子がゲートに接続され、ドレインが電源に接続された電界効果トランジスタと、
上記ドライバＩＣの第２の出力端子に接続され、並列に接続された第１のトランジスタ、フライホイルダイオード、及び出力側のコンデンサを有するとともに、フライホイルダイオードと出力側コンデンサの間に接続されたインダクタを有した電源出力線と、
上記ドライバＩＣの第２の出力端子に、上記電源出力線と並列に接続された第２のダイオードと、
上記第２のダイオードに接続された第２のコンデンサと、
上記第２のダイオードに上記第２のコンデンサと並列にゲートが接続された第２のトランジスタと、
ＰＷＭ信号が一方の入力端子に接続され、第２のトランジスタのコレクタに他方の入力端子が接続され、出力端子が第１のトランジスタのベースに接続され、ＰＷＭ信号がロー状態で第２のトランジスタがオンとなったときに、第１のトランジスタをオンにする否定論理和回路と、
を備えた電源装置。 A driver IC having a PWM signal input terminal and first, second and third output terminals;
And a bootstrap circuit having a series circuit of a first diode and a capacitor for connecting between an input power supply of the driver IC and a second output terminal of the driver IC;
A field effect transistor having a first output terminal of the driver IC connected to a gate and a drain connected to a power source;
An inductor connected to the second output terminal of the driver IC, having a first transistor connected in parallel, a flywheel diode, and a capacitor on the output side, and connected between the flywheel diode and the output side capacitor A power output line having
A second diode connected in parallel with the power output line to the second output terminal of the driver IC;
A second capacitor connected to the second diode;
A second transistor having a gate connected to the second diode in parallel with the second capacitor;
The PWM signal is connected to one input terminal, the other input terminal is connected to the collector of the second transistor, the output terminal is connected to the base of the first transistor, the PWM signal is in the low state, and the second transistor is A negative OR circuit that turns on the first transistor when turned on;
Power supply unit with
JP2017154259A 2017-08-09 2017-08-09 Power source device Pending JP2019033621A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017154259A JP2019033621A (en) 2017-08-09 2017-08-09 Power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017154259A JP2019033621A (en) 2017-08-09 2017-08-09 Power source device

Publications (1)

Publication Number Publication Date
JP2019033621A true JP2019033621A (en) 2019-02-28

Family

ID=65523789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017154259A Pending JP2019033621A (en) 2017-08-09 2017-08-09 Power source device

Country Status (1)

Country Link
JP (1) JP2019033621A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168524A1 (en) 2021-02-04 2022-08-11 株式会社明電舎 Control device and control method for power conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168524A1 (en) 2021-02-04 2022-08-11 株式会社明電舎 Control device and control method for power conversion device
US11973439B2 (en) 2021-02-04 2024-04-30 Meidensha Corporation Control device and control method for power conversion device

Similar Documents

Publication Publication Date Title
JP5541044B2 (en) Gate drive circuit and switching power supply device
US8120338B2 (en) Dropper-type regulator
US9612604B2 (en) DC-DC converter and television receiver therewith
US8558526B2 (en) DC-DC converter having a bootstrap circuit
JP5794855B2 (en) Power supply drive circuit and power supply device
US20120154014A1 (en) Level shift circuit and switching power supply device
US9973188B2 (en) Switch driving device and switch driving method
JP2013038930A (en) Switching circuit and dc-dc converter
JP2007215259A (en) Drive circuit and switching regulator using the same
JP2009022106A (en) Dc-dc converter, driver ic and system in package
JP2007043861A (en) Power supply and electric apparatus employing it
US9923557B2 (en) Switching circuit and power conversion circuit
TWI540818B (en) Control circuit, dcdc converter, and driving method
JP2010200554A (en) Dc-dc converter
KR20160114498A (en) Semiconductor integrated circuit device and power system
CN111525823A (en) Bridge output circuit, power supply device, and semiconductor device
JP6490565B2 (en) Buck-boost power supply and power supply circuit
JP6208504B2 (en) Output circuit, output transistor drive circuit, electronic equipment
US8159089B2 (en) Power supply circuit and semiconductor device for use therein
WO2015175012A1 (en) Method and circuitry for sensing and controlling a current
JP2019033621A (en) Power source device
JP2016077057A (en) Driving circuit for semiconductor switching element
EP2835900A1 (en) Inductive buck-boost-converter and method for driving an inductive buck-boost-converter
JP5376512B2 (en) Power supply
JP4379182B2 (en) Power control circuit