JP2019024163A - Frequency conversion circuit - Google Patents
Frequency conversion circuit Download PDFInfo
- Publication number
- JP2019024163A JP2019024163A JP2017142639A JP2017142639A JP2019024163A JP 2019024163 A JP2019024163 A JP 2019024163A JP 2017142639 A JP2017142639 A JP 2017142639A JP 2017142639 A JP2017142639 A JP 2017142639A JP 2019024163 A JP2019024163 A JP 2019024163A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- multiplier
- channel
- frequency conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は入力信号の周波数を直交する関係にある2個の周波数に変換して出力する周波数変換回路に関する。 The present invention relates to a frequency conversion circuit that converts the frequency of an input signal into two frequencies that are orthogonal to each other and outputs the result.
通信システムにおいて、直交関係にあるIチャネル信号とQチャネル信号を用いて情報を送受信する場合、その際に使用される機能ブロックにI/Q周波数変換回路がある(例えば、特許文献1)。この周波数変換回路は、一般的に図4に示すように、乗算器2、乗算器3及び90度移相器4Aで構成されている。90度移相器4Aは、ローカル信号SLOを入力して90度位相差を持ったIチャネルのローカル信号SLOIとQチャネルのローカル信号SLOQを生成する。乗算器2は高周波信号SRFとIチャネルのローカル信号SLOIを乗算してIチャネルのIF信号SIFIを生成し、乗算器3は高周波信号SRFとQチャネルのローカル信号SLOQを乗算してQチャネルのIF信号SIFQを生成する。
In a communication system, when information is transmitted and received using an I channel signal and a Q channel signal that are orthogonal to each other, there is an I / Q frequency conversion circuit as a functional block used at that time (for example, Patent Document 1). As shown in FIG. 4, this frequency conversion circuit generally includes a
乗算器2としては、例えば、図5に示すようなギルバートセルミキサ回路が使用されている。Q1〜Q6はNPNトランジスタ、CSは電流源である。乗算器3も同様な構成である。また、90度移相器4Aとしては、図6に示すようなポリフェーズフィルタ回路で構成されたものが使用されている。R1、R2は抵抗(R1=R2=R)、C1,C2はキャパシタ(C1=C2=C)であり、R,Cの値を適宜設定することで、周波数に依存せず90度位相の異なる2個の信号を生成することができる。また、90度移相器4Aの別例として、図7に示すような2個のDFF回路FF1,FF2で構成される2分周回路を用いたものも使用されている。INV1はインバータである。図7の90度移相器4Aは比較的高精度な移相器であり、デューティ比が50%の信号が入力されれば、広帯域に一定の振幅と90度の位相差をもつ信号が得られる。
As the
ところが、図6のポリフェーズフィルタ回路を使用した移相器は、振幅が周波数によって変動するため、これが直交信号の精度低下につながる問題がある。また、図7の移相器は、入力信号の周波数が1/2に分周されてしまうため、所望の周波数変換を行うためには、ローカル信号SLOとして本来の2倍の周波数の信号が必要となる問題がある。 However, the phase shifter using the polyphase filter circuit of FIG. 6 has a problem that the amplitude varies depending on the frequency, which leads to a decrease in accuracy of the quadrature signal. Further, the phase shifter of FIG. 7 divides the frequency of the input signal by ½. Therefore, in order to perform a desired frequency conversion, a signal having a frequency twice the original frequency is used as the local signal SLO. There is a problem that is needed.
本発明の目的は、周波数に依存せず広帯域な直交信号を生成でき、且つローカル信号として本来の周波数の信号を使用して所望の周波数変換を行うことができるようにした周波数変換回路を提供することである。 An object of the present invention is to provide a frequency conversion circuit capable of generating a wideband orthogonal signal independent of frequency and performing a desired frequency conversion using a signal of an original frequency as a local signal. That is.
上記目的を達成するために、請求項1にかかる発明は、2N−1(Nは1以上の整数)個の第1乗算器が縦続接続され第1信号を入力して第2信号を生成する乗算器群と、第3信号を2N分周にするとともに位相が直交する第4信号及び第5信号を生成する分周器と、前記第2信号と前記第4信号を乗算する第2乗算器と、前記第2信号と前記第5信号を乗算する第3乗算器とを備え、前記乗算器群は、前記第1信号に対して前記第4信号を2N−1回乗算して前記第2信号を生成することを特徴とする。
請求項2にかかる発明は、請求項1に記載の周波数変換回路において、前記第1信号が高周波信号、前記第3信号がローカル信号であり、前記第1信号と前記第3信号の周波数の差分信号が前記第2乗算器の出力信号と前記第3乗算器の出力信号にそれぞれ含まれることを特徴とする。
In order to achieve the above object, according to a first aspect of the present invention, 2N-1 (N is an integer of 1 or more) first multipliers are cascaded to input a first signal to generate a second signal. A multiplier group; a frequency divider that divides the third signal by 2N and generates fourth and fifth signals whose phases are orthogonal; and a second multiplier that multiplies the second signal and the fourth signal. And a third multiplier that multiplies the second signal and the fifth signal, and the multiplier group multiplies the fourth signal by 2N-1 times with respect to the first signal. A signal is generated.
According to a second aspect of the present invention, in the frequency conversion circuit according to the first aspect, the first signal is a high-frequency signal, the third signal is a local signal, and a frequency difference between the first signal and the third signal. Signals are included in the output signal of the second multiplier and the output signal of the third multiplier, respectively.
本発明によれば、ローカル信号として本来の周波数の信号をそのまま使用でき、また、広帯域且つ高精度に直交関係をもつ周波数信号を得ることができる。 According to the present invention, a signal having an original frequency can be used as it is as a local signal, and a frequency signal having an orthogonal relationship with a wide band and high accuracy can be obtained.
<原理説明>
図1に本発明の周波数変換回路の原理構成を示す。10は2N−1個(Nは1以上の整数)の乗算器1を縦続接続した乗算器群であり、高周波信号SRFが入力する。2はIチャネルのIF信号IIFIを生成する乗算器、3はQチャネルのIF信号SIFQを生成する乗算器である。4は分周比が2Nの分周器である。
<Principle explanation>
FIG. 1 shows the principle configuration of the frequency conversion circuit of the present invention.
分周器4は、入力するローカル信号SLOの周波数を2Nだけ分周したIチャネルのローカル信号SLOIと、そのIチャネルのローカル信号SLOIと90度の位相差をもつQチャネルのローカル信号SLOQを生成する。乗算器群10では、入力する高周波信号SRFに対して、分周器4から出力するIチャネルのローカル信号SLOIを2N−1回だけ乗算することで、高周波信号SRFOを出力する。乗算器2は高周波信号SRFOとIチャネルのローカル信号SLOIを乗算してIチャネルのIF信号SIFIを生成し、乗算器3は高周波信号SRFOとQチャネルのローカル信号SLOQを乗算してQチャネルのIF信号SIFQを生成する。
The
IチャネルのIF信号SIFI、QチャネルのIF信号SIFQの位相精度は、回路を構成する素子(寄生素子を含む)の相対的な遅延時間の差などの影響を受けるが、その位相精度は分周されたIチャネルのローカル信号SLOI、Qチャネルのローカル信号SLOQの位相精度で決まる。これらのIチャネルのローカル信号SLOI、Qチャネルのローカル信号SLOQは分周されることでより低周波となるので、位相精度を高くすることでき、高精度なIチャネルのIF信号SIFI、QチャネルのIF信号SIFQを得ることができる。 The phase accuracy of the I-channel IF signal S IFI and the Q-channel IF signal S IFQ is affected by the difference in relative delay time of elements (including parasitic elements) constituting the circuit. It is determined by the phase accuracy of the divided I channel local signal S LOI and the Q channel local signal S LOQ . These I-channel local signal S LOI and Q-channel local signal S LOQ are frequency- divided to have a lower frequency, so that the phase accuracy can be increased, and the high-accuracy I-channel IF signal S IFI , The Q channel IF signal S IFQ can be obtained.
また、ローカル信号SLOの周波数は、目標とするIF信号SIFI、SIFQの周波数と入力信号SRFの周波数との差分の周波数に設定することができ、従来のような本来の周波数の2倍の周波数のローカル信号を使用する必要はない。 The frequency of the local signal S LO is, IF signals S IFI a target can be set to a frequency of a difference between the frequency and the input signal S RF frequency S IFQ, conventional natural frequencies, such as 2 There is no need to use a local signal of double frequency.
<第1実施例>
図2に本発明の第1実施例の周波数変換回路を示す。本実施例は図1の周波数変換回路においてN=1とした場合の回路である。乗算器1、2、3としては、図5で説明したギルバートセルミキサ回路を使用することができる。また、分周器4としては、図7で説明したDFF回路を用いた2分周回路を使用することができる。
<First embodiment>
FIG. 2 shows a frequency conversion circuit according to the first embodiment of the present invention. This embodiment is a circuit when N = 1 in the frequency conversion circuit of FIG. As the
本実施例では、乗算器群10は1個の乗算器1で構成される。また、分周器4の分周比は2となるので、入力する高周波信号SRF=sin(ωRFt)、Iチャネルのローカル信号SLOI=sin(ωLOt/2)とすると、乗算器1から出力する高周波信号SRFOは、
となる。
In the present embodiment, the
It becomes.
また、IチャネルのIF信号SIFIは、
となる。そして、図示しない後段のIチャネルの中間周波数フィルタ回路によって、この式(2)中からsin(ωRFt−ωLOt)の信号成分が取り出される。
The I channel IF signal S IFI is
It becomes. Then, a signal component of sin (ω RF t−ω LO t) is extracted from the equation (2) by an I-channel intermediate frequency filter circuit in the latter stage (not shown).
さらに、QチャネルのIF信号SIFQは、SLOQ=cos(ωLOt/2)とすると、
となる。そして、図示しない後段のQチャネルの中間周波数フィルタ回路によって、この式(3)中からcos(ωRFt−ωLOt)の信号成分が取り出される。
Further, if the IF signal S IFQ of the Q channel is S LOQ = cos (ω LO t / 2),
It becomes. Then, a signal component of cos (ω RF t−ω LO t) is extracted from the equation (3) by an intermediate frequency filter circuit of the latter Q channel not shown.
このように、Iチャネルの中間周波数、Qチャネルの中間周波数は、いずれも高周波信号SRFの周波数ωRFとローカル信号SLOの周波数ωLOの差分の周波数(ωRF−ωLO)となり、ローカル信号に本来の周波数の2倍の周波数の信号を使用する必要はない。 Thus, intermediate frequency, intermediate frequency Q channels of the I-channel are all high-frequency signal S RF frequency omega RF and the local signal S LO frequency omega LO of the difference between the frequency (ω RF -ω LO), and the local It is not necessary to use a signal having a frequency twice the original frequency for the signal.
<第2実施例>
図3に本発明の第2実施例の周波数変換回路を示す。本実施例は図1の周波数変換回路においてN=3とした場合の回路である。この場合は、乗算器群10は乗算器1を5個縦続接続して構成される。また、分周器4の分周比は6となるので、Iチャネルのローカル信号SLOI=sin(ωLOt/6)となる。乗算器1から出力する高周波信号SRFOは、
となる。
<Second embodiment>
FIG. 3 shows a frequency conversion circuit according to the second embodiment of the present invention. This embodiment is a circuit when N = 3 in the frequency conversion circuit of FIG. In this case, the
It becomes.
また、IチャネルのIF信号SIFIは、
となる。そして、図示しない後段のIチャネルの中間周波数フィルタ回路によって、この式(5)中からsin(ωRFt−ωLOt)の信号成分が取り出される。
The I channel IF signal S IFI is
It becomes. Then, a signal component of sin (ω RF t−ω LO t) is extracted from the equation (5) by an I-channel intermediate frequency filter circuit in the latter stage (not shown).
さらに、QチャネルのIF信号SIFQは、SLOQ=cos(ωLOt/6)となるので、
となる。そして、図示しない後段のQチャネルの中間周波数フィルタ回路によって、この式(6)中からcos(ωRFt−ωLOt)の信号成分が取り出される。
Furthermore, since the IF signal S IFQ of the Q channel is S LOQ = cos (ω LO t / 6),
It becomes. Then, a signal component of cos (ω RF t−ω LO t) is extracted from the equation (6) by an intermediate frequency filter circuit of a subsequent Q channel (not shown).
このように、Iチャネルの中間周波数、Qチャネルの中間周波数は、いずれも高周波信号SRFの周波数ωRFとローカル信号SLOの周波数ωLOの差分の周波数(ωRF−ωLO)となり、ローカル信号に本来の周波数の2倍の周波数の信号を使用する必要はない。 Thus, intermediate frequency, intermediate frequency Q channels of the I-channel are all high-frequency signal S RF frequency omega RF and the local signal S LO frequency omega LO of the difference between the frequency (ω RF -ω LO), and the local It is not necessary to use a signal having a frequency twice the original frequency for the signal.
1,2,3:乗算器、4:分周器、4A:90度移相器
1, 2, 3: Multiplier, 4: Divider, 4A: 90 degree phase shifter
Claims (2)
前記第1信号が高周波信号、前記第3信号がローカル信号であり、前記第1信号と前記第3信号の周波数の差分信号が前記第2乗算器の出力信号と前記第3乗算器の出力信号にそれぞれ含まれることを特徴とする周波数変換回路。 The frequency conversion circuit according to claim 1,
The first signal is a high-frequency signal, the third signal is a local signal, and a difference signal between the frequencies of the first signal and the third signal is an output signal of the second multiplier and an output signal of the third multiplier. Each of the frequency conversion circuits is included in each.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142639A JP2019024163A (en) | 2017-07-24 | 2017-07-24 | Frequency conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142639A JP2019024163A (en) | 2017-07-24 | 2017-07-24 | Frequency conversion circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019024163A true JP2019024163A (en) | 2019-02-14 |
Family
ID=65368689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017142639A Pending JP2019024163A (en) | 2017-07-24 | 2017-07-24 | Frequency conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019024163A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11196016A (en) * | 1998-01-05 | 1999-07-21 | Matsushita Electric Ind Co Ltd | Frequency converter and frequency conversion method therefor |
-
2017
- 2017-07-24 JP JP2017142639A patent/JP2019024163A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11196016A (en) * | 1998-01-05 | 1999-07-21 | Matsushita Electric Ind Co Ltd | Frequency converter and frequency conversion method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2926615B2 (en) | SSB signal generator | |
JP2016532336A (en) | Harmonic rejection passive frequency upconverter | |
US9680454B2 (en) | Frequency tripler and local oscillator generator | |
JP5360210B2 (en) | Polyphase filter and single sideband mixer having the same | |
JP5821846B2 (en) | Frequency converter and receiver using the same | |
EP1690334B1 (en) | Multiplier device | |
US9252818B2 (en) | Transmitter and receiver circuits | |
RU2628255C1 (en) | Frequency trebler | |
JP2019024163A (en) | Frequency conversion circuit | |
US8674730B2 (en) | Frequency divider arrangement and method for providing a quadrature output signal | |
JPWO2019159246A1 (en) | Mixer | |
WO2016125600A1 (en) | Signal processing device and method | |
JPH0590903A (en) | Frequency divider circuit | |
JP4255875B2 (en) | Broadband 45 degree phase shifter | |
WO2016104521A1 (en) | Frequency conversion device | |
JP6737632B2 (en) | Frequency conversion device and frequency conversion method | |
JP2006339700A (en) | Frequency multiplier, and frequency synthesizer and communication system employing the same | |
US6271738B1 (en) | 90° phase generator | |
RU2583724C1 (en) | Superheterodyne receiver of composite phase-shift keyed signals with double frequency conversion | |
JP2004214974A (en) | Phase shifter and radio communication equipment using it | |
JP2005094534A (en) | Local oscillation signal generator | |
US9331634B2 (en) | Frequency down-conversion | |
JP2001217886A (en) | Phase shifter | |
JP2011087187A (en) | Phase noise improvement circuit of oscillator | |
JPH0897872A (en) | Transmitter of radio equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210518 |