JP2019020368A

JP2019020368A - 模擬目標発生装置および模擬目標発生方法

Info

Publication number: JP2019020368A
Application number: JP2017142101A
Authority: JP
Inventors: 卓哉小山; Takuya Koyama; 裕貴内山; Yuki Uchiyama; 真佑福場; Shinsuke Fukuba
Original assignee: Mitsubishi Heavy Industries Ltd
Current assignee: Mitsubishi Heavy Industries Ltd
Priority date: 2017-07-21
Filing date: 2017-07-21
Publication date: 2019-02-07
Anticipated expiration: 2037-07-21
Also published as: JP6809996B2

Abstract

【課題】レーダ装置が送信する送信波が、Ａ／Ｄ処理が困難となる高周波を含む任意の周波数を有する場合にも適用可能な、汎用性を有する模擬目標発生装置および模擬目標発生方法を提供する。【解決手段】所定の周波数で送信波信号の周波数ダウンコンバートを行い、送信波信号よりも低い周波数帯域でＡ／Ｄ処理を行い、その後、同じ周波数で周波数アップコンバートを行う。また、周波数処理を行うＤＲＦＭ装置と、ベースバンド信号の波形の処理を行うＤＤＳ装置とを分離することで、パルス波形の処理も低い周波数帯域で行う。【選択図】図４Ａ

Description

本発明は模擬目標発生装置および模擬目標発生方法に関し、例えば、レーダ・シミュレーション・システムおよびレーダ・シミュレーション方法に用いる模擬目標発生装置および模擬目標発生方法に好適に利用できるものである。

レーダ装置は、外部に向けて送信波を送信し、この送信波が反射した反射波を受信することで、反射の原因である物体との距離および方向や、この物体との相対速度などを解析することが出来る。

レーダ装置の動作確認を、反射の原因である物体を設置せずに行うシミュレーション方法が知られている。このようなシミュレーション方法では、模擬目標発生装置が用いられる場合がある。模擬目標発生装置は、レーダ装置または類する発生装置から送信される送信波を受信し、この送信波に所定の処理を加えた模擬目標波を生成してレーダ装置に向けて送信する。例えば、レーダ装置または類する発生装置が送信波を送信してから模擬目標波を受信するまでの時間を適宜に調整することで、レーダ装置および模擬目標の間の距離を表現することが可能である。また、模擬目標波の周波数を、送信波の周波数からシフトすることで、レーダ装置および模擬目標の間の相対速度を表現することが可能である。

模擬目標発生装置は、ＤＲＦＭ（ＤｉｇｉｔａｌＲａｄｉｏＦｒｅｑｕｅｎｃｙＭｅｍｏｒｙ：デジタル無線周波数メモリ）装置を用いて構成される場合がある。ＤＲＦＭ装置は、レーダ装置または類する発生装置から受信した送信波をデジタル受信信号にＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ：アナログ・デジタル）変換し、デジタル受信信号に所定の処理を施してデジタル模擬目標信号を生成し、デジタル模擬目標信号を模擬目標波にＤ／Ａ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ：デジタル・アナログ）変換し、模擬目標波をレーダ装置に向けて送信する。ＤＲＦＭ装置は、デジタル受信信号またはデジタル模擬目標信号をメモリに格納することで、模擬目標波を送信するタイミングを調整することが出来る。

上記に関連して、特許文献１（特許第３２４２５８７号）には、レーダ模擬信号発生器に係る発明が開示されている。このレーダ模擬信号発生器は、受信手段と、第１波形メモリ手段と、第１信号処理手段と、第１送信手段とを含む。ここで、受信手段は、レーダパルス信号を受信する。第１波形メモリ手段は、受信手段で受信したレーダパルス信号を記録する。第１信号処理手段は、第１波形メモリ手段に記録されているレーダパルス信号の信号処理を行う。第１送信手段は、波形メモリ手段に記録されている信号処理後のレーダパルス信号を送信する。第１信号処理手段は、第１波形メモリ手段に記録されているレーダパルス信号を時間軸方向で圧縮し、第１波形メモリ手段に記録されているレーダパルス信号の周波数を上昇させる圧縮手段を含む。

また、特許文献２（特許第４４１３７５７号）には、レーダエコー生成装置に係る発明が開示されている。このレーダエコー生成装置は、レーダからのレーダ波を受けて、遅延を与えて返送する。このレーダエコー生成装置は、分岐手段と、第１の発振器と、第２の発振器と、第１のメモリ手段と、第２のメモリ手段と、再生手段とを備える。ここで、分岐手段は、受信したレーダ波のＲＦ入力を第１の信号と第２の信号に分岐する。第１の発振器は、レーダ波の帯域より低い周波数を有する発振波を発生する。第２の発振器は、レーダ波の帯域より高い周波数を有する発振波を発生する。第１のメモリ手段は、第１の信号を第１の発振器の発振波でダウンコンバージョンした信号を記憶し、遅延を与えて、出力する。第２のメモリ手段は、第２の信号を第２の発振器の発振波でダウンコンバージョンした信号を記憶し、第１のメモリ手段が与える遅延量と同じ量の遅延を与えて、出力する。再生手段は、第１と第２のメモリ手段の出力を、それぞれのダウンコンバージョンに用いた発振波を用いてアップコンバージョンし、同相で合成して出力する。

ＤＲＦＭを用いる模擬目標発生装置の一つの課題は、ＤＲＦＭの帯域幅に制限があることである。ＤＲＦＭの帯域幅はＡ／Ｄ変換におけるサンプリングレートに依存し、サンプリングレートが高いほど帯域幅を広くすることができる。しかしながら、現実には、サンプリングレートには上限があるのでＤＲＦＭの帯域幅には制限がある。近年のレーダ装置には、レーダ波の周波数を高速に切り替える周波数ホッピング機能を有するものがあり、ＤＲＦＭの帯域幅の制限は、模擬目標発生装置の実装において大きな制約になっている。

特許文献１では、レーダ装置からの送信波をＡ／Ｄ変換しており、帯域幅の広いレーダに対応出来ない。

特許文献２では、レーダ装置からの送信波を分配し、帯域幅を分割した２つのＤＲＦＭを用いて処理を行った後、合成することで帯域幅の拡大を実現している。しかしながら、発明者の検討によれば、この特許文献に開示されている技術では、この特許文献に開示されている技術では、合成器を用いているために帯域幅が合成器の精度に依存し、帯域幅の拡大に制約がある。

特許第３２４２５８７号特許第４４１３７５７号

レーダ装置が送信する送信波が、Ａ／Ｄ処理が困難となる広帯域幅の任意の周波数を有する場合にも適用可能な、汎用性を有する模擬目標発生装置および模擬目標発生方法を提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。

一実施の形態によれば、模擬目標発生装置（４、４Ａ〜４Ｅ）は、任意のレーダ装置（２）または類する発生装置が送信する送信波信号（２０５）を、所定のシミュレーションシナリオ（３０１、３０２、３０３）に基づいて変換して、レーダ装置（２）または類する発生装置に向けて送信する模擬目標波（４０１）を生成する。この模擬目標発生装置（４、４Ａ〜４Ｅ）は、ＤＤＳ（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ：ダイレクト・デジタル・シンセサイザ）装置（６Ａ〜６Ｄ）と、ＤＲＦＭ装置（５Ａ、５Ｂ）とを具備する。ここで、ＤＤＳ装置（６Ａ〜６Ｄ）は、シミュレーションシナリオ（３０１、３０２、３０３）に基づいてベースバンド信号（６９１、７１１）を生成出力する。ＤＲＦＭ装置（５Ａ、５Ｂ）は、送信波信号（２０５）およびベースバンド信号（６９１、７１１）に基づいて前記模擬目標波（４０１）を生成出力する。シミュレーションシナリオ（３０１、３０２、３０３）は、遅延信号（３０１）と、振幅信号（３０２）と、相対速度信号（３０３）のうち、１つ以上を含む。遅延信号（３０１）は、レーダ装置（２）または類する発生装置から、仮想的な模擬目標までの距離の変化を、送信波信号（２０５）に対する模擬目標波（４０１）の遅延時間として表す。振幅信号（３０２）は、模擬目標波（４０１）の信号強度の変化を表す。相対速度信号（３０３）は、レーダ装置（２）または類する発生装置および仮想的な模擬目標の間の相対速度の変化を表す。ＤＲＦＭ装置（５Ａ、５Ｂ）は、局所基準発振器（５１０）と、第１ミキサ（５２０）と、周波数変換回路（５４０）と、第２ミキサ（５５０）と、第１メモリ（５６０）と、第３ミキサ（５７０）と、第４ミキサ（５９０）とを具備する。ここで、局所基準発振器（５１０）は、局所基準周波数を有する局所基準信号（５１１）を生成する。第１ミキサ（５２０）は、送信波信号（２０５）を局所基準信号（５１１）の局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ：中間周波数）信号（５３１）を生成する。周波数変換回路（５４０）は、所定の基準クロック周波数を有する基準クロック信号（２０２）をレーダ装置（２）または前記類する発生装置から入力し、基準クロック信号（２０２）を、所定のベースバンド周波数を有するベースバンド周波数信号（５４１）に変換する。第２ミキサ（５５０）は、第１ミキサ（５２０）の後段に接続されて、第１ＩＦ信号（５３１）をベースバンド周波数信号（５４１）のベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ（ＬｏｃａｌＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ：局所中間周波数）信号（５５１）を生成する。第１メモリ（５６０）は、遅延信号（３０１）を入力し、かつ、第２ミキサ（５５０）の後段に接続されて、第１ＬｏＩＦ信号（５５１）を格納し、第１ＬｏＩＦ信号（５５１）に対して遅延時間だけ遅延した第２ＬｏＩＦ信号（５６１）として出力する。第３ミキサ（５７０）は、第１メモリ（５６０）の後段に接続されて、ベースバンド信号（６９１、７１１）を第２ＬｏＩＦ信号（５６１）が有する第２ＬｏＩＦ周波数で周波数アップコンバートして、第２中間周波数を有する第２ＩＦ信号（５７１）を生成する。第４ミキサ（５９０）は、第３ミキサ（５７０）の後段に接続されて、局所基準信号（５１１）の局所基準周波数で第２ＩＦ信号（５７１）を周波数アップコンバートして、模擬目標波（４０１）を生成する。ＤＤＳ装置（６Ａ〜６Ｄ）は、波形生成装置（６１０）と、ベースバンド信号生成装置（６２、６３、６４、６２０、６３０、６４０、６５０、６６０、６７０、６８０、６９０）とを具備する。ここで、波形生成装置（６１０）は、振幅信号（３０２）および相対速度信号（３０３）を入力し、ベースバンド信号（６９１、７１１）の周波数および振幅をそれぞれ制御するための周波数制御信号（６１１）および振幅制御信号（６１２）を生成する。ベースバンド信号生成装置（６２、６３、６４、６２０、６３０、６４０、６５０、６６０、６７０、６８０、６９０）は、波形生成装置（６１０）の後段に接続されて、かつ、遅延信号（３１０）を入力し、遅延時間並びに波形生成装置（６１０）に制御された周波数および振幅を有するベースバンド信号（６９１、７１１）を生成する。

一実施の形態によれば、模擬目標発生方法は、ＤＤＳ装置（６Ａ〜６Ｄ）が、所定のシミュレーションシナリオ（３０１、３０２、３０３）に基づいてベースバンド信号（６９１、７１１）を生成出力することと、ＤＲＦＭ装置（５Ａ、５Ｂ）が、任意のレーダ装置（２）または類する発生装置が送信する送信波信号（２０５）およびベースバンド信号（６９１、７１１）に基づいて模擬目標波（４０１）を生成出力することとを具備する。シミュレーションシナリオ（３０１、３０２、３０３）は、遅延信号（３０１）と、振幅信号（３０２）と、相対速度信号（３０３）のうち、１つ以上を含む。遅延信号（３０１）は、レーダ装置（２）または類する発生装置から、仮想的な模擬目標までの距離の変化を、送信波信号（２０５）に対する模擬目標波（４０１）の遅延時間として表す。振幅信号（３０２）は、模擬目標波（４０１）の信号強度の変化を表す。相対速度信号（３０３）は、レーダ装置（２）または類する発生装置および仮想的な模擬目標の間の相対速度の変化を表す。模擬目標波（４０１）を生成出力すること（Ｓ１０３〜Ｓ１０７）は、局所基準発振器（５１０）が、局所基準周波数を有する局所基準信号（５１１）を生成することと、第１ミキサ（５２０）が、送信波信号（２０５）を局所基準信号（５１１）の局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ信号（５３１）を生成すること（Ｓ１０３）と、周波数変換回路（５４０）が、所定の基準クロック周波数を有する基準クロック信号（２０２）をレーダ装置（２）または前記類する発生装置から入力し、所定のベースバンド周波数を有するベースバンド周波数信号（５４１）に基準クロック信号（２０２）を変換することと、第２ミキサ（５５０）が、第１ＩＦ信号（５３１）をベースバンド周波数信号（５４１）のベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ信号（５５１）を生成すること（Ｓ１０４）と、第１メモリ（５６０）が、遅延信号（３０１）を入力し、第１ＬｏＩＦ信号（５５１）を格納し、第１ＬｏＩＦ信号（５５１）に対して遅延時間だけ遅延した第２ＬｏＩＦ信号（５６１）として出力することと、第３ミキサ（５７０）が、ベースバンド信号（６９１、７１１）が有するベースバンド周波数で第２ＬｏＩＦ信号（５６１）を周波数アップコンバートして、第２中間周波数を有する第２ＩＦ信号（５７１）を生成すること（Ｓ１０６）と、第４ミキサ（５９０）が、局所基準信号（５１１）の局所基準周波数で第２ＩＦ信号（５７１）を周波数アップコンバートして、模擬目標波（４０１）を生成すること（Ｓ１０７）とを具備する。ベースバンド信号（６９１、７１１）を生成出力することは、波形生成装置（６１０）が、振幅信号（３０２）および相対速度信号（３０３）を入力し、ベースバンド信号（６９１、７１１）の周波数および振幅をそれぞれ制御するための周波数制御信号（６１１）および振幅制御信号（６１２）を生成すること（Ｓ１０１）と、ベースバンド信号生成装置（６２、６３、６４、６２０、６３０、６４０、６５０、６６０、６７０、６８０、６９０）が、遅延信号（３１０）を入力し、遅延時間ならびに波形生成装置（６１０）に制御された周波数および振幅を有するベースバンド信号（６９１、７１１）を生成すること（Ｓ１０２）とを具備する。

前記一実施の形態によれば、送信波よりも低い周波数帯域でＡ／Ｄ処理を行うので、より広い帯域を有する送信波に対応する模擬目標波を生成することが出来る。

図１Ａは、関連技術によるＤＲＦＭ装置の一構成例を示すブロック回路図である。図１Ｂは、ＤＲＦＭ装置が入力する入力波と、出力する出力波との関係の一例を示すグラフである。図２は、別の関連技術によるＤＲＦＭ装置の一構成例を示すブロック回路図である。図３Ａは、一実施形態によるレーダ・シミュレーション・システムの一構成例を示すブロック回路図である。図３Ｂは、一実施形態によるレーダ・シミュレーション方法の一構成例を示すフローチャートである。図４Ａは、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。図４Ｂは、一実施形態による模擬目標発生方法の一構成例を示すフローチャートである。図５Ａは、一実施形態による模擬目標発生装置が生成する各中間信号の周波数の関係の一例を示すグラフである。図５Ｂは、一実施形態による模擬目標発生装置が生成する各中間信号の周波数の関係の一例を示すグラフである。図６は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。図７は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。図８は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。図９は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。

添付図面を参照して、本発明による模擬目標発生装置および模擬目標発生方法を実施するための形態を以下に説明する。

本発明の課題をより詳細に説明するために、図１Ａ、図１Ｂおよび図２を参照して、まず関連技術について説明する。

図１Ａは、関連技術によるＤＲＦＭ装置１００の一構成例を示すブロック回路図である。上述のとおり、特許文献１（特許第３２４２５８７号）および特許文献２（特許第４４１３７５７号）では、ＤＲＦＭ装置を用いて模擬目標波を発生させる。

図１Ａに示すＤＲＦＭ装置１００の構成要素について説明する。ＤＲＦＭ装置１００は、入力１１０と、Ａ／Ｄ変換回路１２０と、メモリ１３０と、信号処理器１４０と、Ｄ／Ａ変換回路１５０とを備える。

ＤＲＦＭ装置１００の各構成要素の接続関係について説明する。入力１１０は、Ａ／Ｄ変換回路１２０の前段に接続されている。メモリ１３０は、Ａ／Ｄ変換回路１２０の後段に接続されている。Ｄ／Ａ変換回路１５０は、メモリ１３０の後段に接続されている。出力１６０は、Ｄ／Ａ変換回路１５０の後段に接続されている。信号処理器１４０は、メモリ１３０との間でデータの送受信が行えるように接続されている。

ＤＲＦＭ装置１００の各構成要素の動作について説明する。Ａ／Ｄ変換回路１２０は、入力１１０を介して、アナログ信号を入力する。Ａ／Ｄ変換回路１２０は、入力したアナログ信号を、デジタル信号に変換して、メモリ１３０に向けて出力する。メモリ１３０は、Ａ／Ｄ変換回路１２０から受信したデジタル信号を格納する。信号処理器１４０は、メモリ１３０からデジタル信号を読み出し、所定の信号処理を行い、処理されたデジタル信号をメモリ１３０に書き込む。メモリ１３０は、処理されたデジタル信号をＤ／Ａ変換回路１５０に向けて出力する。Ｄ／Ａ変換回路１５０は、処理されたデジタル信号をアナログ信号に変換し、出力１６０を介して出力する。

図１Ｂを参照して、ＤＲＦＭ装置１００が模擬目標発生装置として機能することを説明する。図１Ｂは、ＤＲＦＭ装置１００が入力する入力波１０１と、出力する出力波１０２との関係の一例を示すグラフである。図１Ｂのグラフは、２つのグラフを含んでいる。一方のグラフは、破線で描かれており、ＤＲＦＭ装置１００が入力１１０から入力する入力波１０１を示している。他方のグラフは、実線で描かれており、ＤＲＦＭ装置１００が出力１６０から出力する出力波１０２を示している。図１Ｂのグラフにおいて、横軸は時間を示し、縦軸は信号強度を示している。

任意のレーダ装置または類する発生装置から送信される送信波信号を入力波１０１として入力１１０から入力し、この送信波信号に信号処理器１４０で遅延を与え、出力波１０２を模擬目標波として出力１６０からレーダ装置に向けて出力することで、ＤＲＦＭ装置１００は模擬目標発生装置として機能する。このとき、レーダ装置に、送信波信号を送信してから模擬目標波を受信するまでの遅延時間に対応する距離だけ離れた位置に目標が存在すると認識させることが出来る。また、送信波信号の周波数に、信号処理器１４０で変化を与えれば、ドップラ効果を表現することが可能となり、レーダ装置に、目標との間の相対速度の変化を認識させることが出来る。図１Ｂの例では、出力波１０２の周波数は、入力波１０１の周波数よりも低い。このような場合、目標がレーダ装置から遠ざかっているとレーダ装置に認識させることが出来る。

図２は、別の関連技術によるＤＲＦＭ装置１００Ａの一構成例を示すブロック回路図である。図２に示したＤＲＦＭ装置１００Ａの構成要素について説明する。ＤＲＦＭ装置１００Ａは、入力１１０Ａと、分配器（同位相）１７１と、ミキサ１７２と、第１ローカル発振器１７３と、低帯域用ＤＲＦＭ装置１７４と、ミキサ１７５と、ミキサ１７６と、第２ローカル発振器１７７と、高帯域用ＤＲＦＭ装置１７８と、ミキサ１７９と、合成器（同位相）１８０と、出力１６０Ａとを備えている。

図２に示したＤＲＦＭ装置１００Ａの構成要素の接続関係について説明する。入力１１０Ａは、分配器（同位相）１７１の入力に接続されている。分配器（同位相）１７１の第１出力は、ミキサ１７２の第１入力に接続されている。分配器（同位相）１７１の第２出力は、ミキサ１７６の第１入力に接続されている。第１ローカル発振器１７３の出力は、ミキサ１７２の第２入力に接続されている。第２ローカル発振器１７７の出力は、ミキサ１７６の第２入力に接続されている。ミキサ１７２の出力は、低帯域用ＤＲＦＭ装置１７４の入力に接続されている。ミキサ１７６の出力は、高帯域用ＤＲＦＭ装置１７８の入力に接続されている。低帯域用ＤＲＦＭ装置１７４の出力は、ミキサ１７５の第１入力に接続されている。高帯域用ＤＲＦＭ装置１７８の出力は、ミキサ１７９の第１入力に接続されている。ミキサ１７５の第２入力は、第１ローカル発振器１７３の出力に接続されている。ミキサ１７９の第２入力は、第２ローカル発振器１７７の出力に接続されている。ミキサ１７５の出力は、合成器（同位相）１８０の第１入力に接続されている。ミキサ１７９の出力は、合成器（同位相）１８０の第２入力に接続されている。合成器（同位相）１８０の出力は、出力１６０Ａに接続されている。

図２に示すＤＲＦＭ装置１００Ａの動作について説明する。図２に示すＤＲＦＭ装置１００Ａは、レーダ装置からの送信波を入力１１０Ａから入力し、分配器（同位相）１７１により分配し、低帯域用ＤＲＦＭ装置１７４と、高帯域用ＤＲＦＭ装置１７８とを用いて処理を行った後、合成器１８０（同位相）で合成し、出力１６０Ａから出力することで、帯域幅の拡大を実現している。ここで、図２のＤＲＦＭ装置１００Ａの低帯域側回路部では、まず、低帯域用ＤＲＦＭ装置１７４の前段に接続されているミキサ１７２が、第１ローカル発振器１７３が生成する第１発振波で、分配された送信波をダウンコンバージョンする。次に、低帯域用ＤＲＦＭ装置１７４の後段に接続されているミキサ１７５が、処理された送信波を、同じ第１発振波でアップコンバージョンする。同様に、図２のＤＲＦＭ装置１００Ａの高帯域側回路部では、まず、高帯域用ＤＲＦＭ装置１７８の前段に接続されているミキサ１７６が、第２ローカル発振器１７７が生成する第２発振波で、分配された送信波をダウンコンバージョンする。次に、高帯域用ＤＲＦＭ装置１７８の後段に接続されているミキサ１７９が、処理された送信波を、同じ第２発振波でアップコンバージョンする。

図１ＡのＤＲＦＭ装置１００でも、図２のＤＲＦＭ装置１００Ａでも、レーダ装置または類する発生装置から送信された送信波信号をＡ／Ｄ変換する。このとき、標本化定理により、送信波信号の周波数の２倍の周波数で標本化を行う必要がある。Ａ／Ｄ変換回路１２０が処理できる周波数には物理的な上限があり、送信波信号がこの上限周波数の半値を超える周波数を有する場合には、Ａ／Ｄ変換回路１２０を備えるＤＲＦＭ装置１００、１００Ａを模擬目標発生装置として使用することが出来ない。そして、レーダ装置の送信波信号の周波数は今後さらに高くなることが予想される。

また、図２のＤＲＦＭ装置１００Ａは、レーダ装置からの送信波を分配し、帯域幅を分割した２つのＤＲＦＭ装置１７４、１７８を用いて処理を行った後、合成することで帯域幅の拡大を実現している。しかしながら、発明者の検討によれば、この特許文献に開示されている技術は、合成器を用いているために帯域幅が合成器の精度に依存し、帯域幅の拡大の幅に制約がある。

一実施形態による模擬目標発生装置では、上記の課題を解決するために、ベースバンド変調なしの狭帯域の送信波信号の周波数を所定の局所基準周波数で周波数ダウンコンバートし、より低い周波数を有する中間信号を生成し、この中間信号をＡ／Ｄ変換する。また、この中間信号を用いてベースバンド信号を中間周波数に変換した後、同じ局所基準周波数で周波数アップコンバートすることで、送信波信号に対応する模擬目標波を生成する。

また、一実施形態による模擬目標発生装置では、レーダ装置から入力する高周波信号は、ベースバンド変調なしの送信波のみとすることにより、特定のレーダ装置への依存性を抑制する。

さらに、一実施形態による模擬目標発生装置では、ベースバンド変調による波形を変更する処理を行うＤＤＳ装置を、周波数を処理するＤＲＦＭ装置から分離することで、ＤＤＳ装置をＤＲＦＭ装置よりもさらに低い周波数帯域で行うことが可能となる。

（第１実施形態）
図３Ａを参照して、一実施形態による模擬目標発生装置４を用いるレーダ・シミュレーション・システム１の全体的な構成について説明する。図３Ａは、一実施形態によるレーダ・シミュレーション・システム１の一構成例を示すブロック回路図である。

図３Ａのレーダ・シミュレーション・システム１の構成要素について説明する。レーダ・シミュレーション・システム１は、レーダ装置２と、上位計算機３と、模擬目標発生装置４とを備える。なお、レーダ装置２は、類する他の送信波発生装置に置き換えることも可能である。

レーダ装置２は、アンテナ２１０と、受信機２２０と、信号処理器２３０と、基準発振器２４０と、周波数変換器２５０とを備える。周波数変換器２５０は、ＰＬＬ（ＰｈａｓｅｄＬｏｃｋＬｏｏｐ：位相同期）回路２５１と、可変ＰＬＬ回路２５２と、ミキサ２５３と、ミキサ２５４とを備える。

模擬目標発生装置４は、アンテナ４１０を備える。なお、模擬目標発生装置４が備えるその他の構成要素については、後述する。

図３Ａのレーダ・シミュレーション・システム１の構成要素の接続関係について説明する。レーダ装置２と、模擬目標発生装置４との間は、複数の電気信号を送受信出来るように、電気的に接続されている。具体的には、レーダ装置２は、模擬目標発生装置４に向けて、基準クロック信号２０２、送信波周波数信号２０３、ベースバンド変調信号２０４および送信波信号２０５を送信する。その他、模擬目標発生装置４は、アンテナ４１０を介して模擬目標波４０１を無線信号として送信し、レーダ装置２はアンテナ２１０を介してこの模擬目標波４０１を受信波２０１として受信する。

また、上位計算機３と、模擬目標発生装置４との間は、別の複数の電気信号を送受信できるように、電気的に接続されている。具体的には、上位計算機３は、模擬目標発生装置４に向けて、遅延信号３０１、振幅信号３０２および相対速度信号３０３のうち、１以上を送信する。なお、遅延信号３０１、振幅信号３０２および相対速度信号３０３をまとめて、シミュレーションシナリオ信号とも呼ぶ。言い換えれば、上位計算機３が送信するシミュレーションシナリオ信号は、遅延信号３０１、振幅信号３０２および相対速度信号３０３のうち、少なくとも１つを含む。

図３Ｂを参照して、本実施形態によるレーダ・シミュレーション・システム１の動作、すなわち本実施形態によるレーダ・シミュレーション方法について説明する。図３Ｂは、一実施形態によるレーダ・シミュレーション方法の一構成例を示すフローチャートである。図３Ｂのフローチャートは、第０ステップＳ０〜第６ステップＳ６の、合計７の工程を備える。図３Ｂのフローチャートは、第０ステップＳ０から開始する。第０ステップＳ０の次に、第１ステップＳ１が実行される。

第１ステップＳ１において、レーダ装置２が、送信波信号２０５を生成して模擬目標発生装置４に向けて送信する。ここで、送信波信号２０５は、本来、レーダ装置２が外部に向けて送信するレーダ波とは異なり、ベースバンド変調を行う前の信号であることが好ましい。ただし、周波数ホッピングについては、送信波信号２０５にもレーダ波と同様に施されることが好ましい。このとき、レーダ装置２の内部では、基準クロック信号２０２、送信波周波数信号２０３およびベースバンド変調信号２０４も生成される。したがって、これらの信号は、レーダ装置２の構成に大掛かりな変更を施すことなく、模擬目標発生装置４に提供することが可能となる。なお、レーダ装置２の動作の開始および終了は、上位計算機３によって制御されても良い。第１ステップＳ１の次に、第２ステップＳ２が実行される。

第２ステップＳ２において、上位計算機３が、所定のシミュレーションシナリオに基づいて、遅延信号３０１、振幅信号３０２および相対速度信号３０３のうち、１つ以上を生成し、模擬目標発生装置４に向けて送信する。ここで、シミュレーションシナリオとは、レーダ装置２に認識させる仮想的な模擬目標の移動経路や速度の変化などに係る情報の集合である。なお、第２ステップＳ２は、第１ステップＳ１と同時に実行されても良いし、第１ステップＳ１の前に実行されても良い。第２ステップＳ２の次に、第３ステップＳ３が実行される。

第３ステップＳ３において、模擬目標発生装置４が、レーダ装置２から送信波信号２０５を受信し、上位計算機３から遅延信号３０１、振幅信号３０２および相対速度信号３０３を受信する。模擬目標発生装置４は、さらに、レーダ装置２から、基準クロック信号２０２、送信波周波数信号２０３およびベースバンド変調信号２０４を読み取る。模擬目標発生装置４は、送信波信号２０５、遅延信号３０１、振幅信号３０２、相対速度信号３０３、基準クロック信号２０２、送信波周波数信号２０３およびベースバンド変調信号２０４に基づいて、模擬目標波４０１を生成し、アンテナ４１０を介してレーダ装置２に向けて送信する。第３ステップＳ３の次に、第４ステップＳ４が実行される。

第４ステップＳ４において、レーダ装置２が、アンテナ２１０を介して、模擬目標波４０１を受信波２０１として受信する。レーダ装置２は、受信波２０１を処理して、その結果を表す信号を外部に出力しても良い。第４ステップＳ４の次に、第５ステップＳ５が実行される。

第５ステップＳ５において、上位計算機３が、シミュレーションが完了したかどうかを判定する。一例として、事前に用意されたシミュレーションシナリオが終了した時点でシミュレーションが完了したと判定しても良い。シミュレーションが完了していない場合（ＮＯ）は、第５ステップＳ５の次に、第１ステップＳ１が再度実行される。シミュレーションが完了している場合（ＹＥＳ）は、第５ステップの次に、第６ステップＳ６が実行されて、図３Ｂのフローチャートは終了する。

レーダ装置２の構成要素の動作について説明する。受信機２２０は、受信波２０１を、信号処理器２３０で処理可能な受信信号に変換する。信号処理器２３０は、受信信号を処理するとともに、送信波周波数信号２０３およびベースバンド変調信号２０４を生成する。ただし、受信信号の処理と、送信波周波数信号２０３およびベースバンド変調信号２０４の生成とは、独立した別々の処理であっても良い。基準発振器２４０は、基準クロック信号２０２を生成する。周波数変換器２５０は、基準クロック信号２０２および送信波周波数信号２０３に基づいて送信波信号２０５を生成する。

レーダ装置２が生成する各信号について説明する。基準クロック信号２０２は、レーダ装置２に固有のクロック信号である。模擬目標発生装置４は、レーダ装置２と同期的に動作するために、基準クロック信号２０２を読み出す。

送信波信号２０５は、本来的にはレーダ装置２が目標に向けて無線送信する信号である。妨害や干渉を防ぐために、レーダ装置２が送信波信号２０５の周波数を、定期的または周期的に、変化させる技術が知られている。このような技術は、周波数ホッピングと呼ばれる。送信波周波数信号２０３は、送信波信号２０５の周波数の変化を模擬目標発生装置４に伝達するための信号である。

また、送信波信号２０５に含まれるパルス信号のパルス幅やパルス振幅、パルス内の周波数や位相を変化させる技術が知られている。このような技術は、ベースバンド変調と呼ばれる。ベースバンド変調信号２０４は、送信波信号２０５のパルス幅やパルス振幅、パルス内の周波数や位相等の変化を模擬目標発生装置４に伝達するための信号である。

上位計算機３が生成する各信号について説明する。遅延信号３０１は、模擬目標波４０１の、送信波信号２０５に対する遅延時間の変化を表す信号である。模擬目標波４０１の、送信波信号２０５に対する遅延時間は、レーダ装置２から、仮想的な模擬目標までの距離に比例する。言い換えれば、遅延時間を適宜に調整することで、レーダ装置２から、仮想的な模擬目標までの距離を、シミュレーションシナリオに沿って変動させることが出来る。

振幅信号３０２は、模擬目標波４０１の振幅の変化、すなわち信号強度の変化を表す信号である。模擬目標波４０１の信号強度は、レーダ装置２から仮想的な模擬目標までの距離や、仮想的な模擬目標の表面における、送信波に対する反射率などに応じて変化する。すなわち、この距離が大きければ大きいほど、模擬目標波４０１の信号強度は弱くなる。また、反射率が低ければ低いほど、模擬目標波４０１の信号強度は弱くなる。

相対速度信号３０３は、模擬目標波４０１に対する相対速度の変化を表す信号である。模擬目標波４０１の周波数は、レーダ装置２から仮想的な模擬目標までの距離が変化する際に、ドップラ効果によって変化する。すなわち、レーダ装置２および模擬目標の間の相対速度の大きさおよび方向に応じて、模擬目標波４０１の周波数は変化する。より具体的には、レーダ装置２および模擬目標が互いに近づいて両者の間の距離が短くなる場合に、模擬目標波４０１の周波数は高くなる。反対に、レーダ装置２および模擬目標が互いに遠のいて両者の間の距離が長くなる場合に、模擬目標波４０１の周波数は低くなる。

図４Ａを参照して、一実施形態による模擬目標発生装置４Ａについて説明する。図４Ａは、一実施形態による模擬目標発生装置４Ａの一構成例を示すブロック回路図である。なお、図４Ａの模擬目標発生装置４Ａは、図３Ａの模擬目標発生装置４に対応する。

模擬目標発生装置４Ａの構成要素について説明する。模擬目標発生装置４Ａは、入力５０１、５０２、５０３、６０１、６０２、６０３および６０４と、ＤＲＦＭ装置５Ａと、ＤＤＳ装置６Ａと、出力５０４と、図示しないアンテナ４１０とを備える。ここで、ＤＲＦＭ装置５ＡおよびＤＤＳ装置６Ａは分離可能であることが好ましい。

ＤＲＦＭ装置５Ａの構成要素について説明する。ＤＲＦＭ装置５Ａは、局所基準発振器５１０と、第１のミキサ５２０と、Ａ／Ｄ変換回路５３０と、周波数変換回路５４０と、第２のミキサ５５０と、第１のメモリ５６０と、第３のミキサ５７０と、Ｄ／Ａ変換回路５８０と、第４のミキサ５９０とを備える。

ＤＤＳ装置６Ａの構成要素について説明する。ＤＤＳ装置６Ａは、波形生成装置６１０と、第２のメモリ６２０と、ＤＤＳ回路６３０と、減衰器６４０と、出力６０５とを備える。ここで、第２のメモリ６２０、ＤＤＳ回路６３０および減衰器６４０をまとめて、ベースバンド信号生成装置とも呼ぶ。

模擬目標発生装置４Ａの構成要素の接続関係について説明する。送信波信号２０５を入力する入力５０１は、第１のミキサ５２０の入力に接続されている。遅延信号３０１を入力する入力５０２は、第１のメモリ５６０の入力に接続されている。入力５０２は、さらに、第２のメモリ６２０の入力にも接続されている。基準クロック信号２０２を入力する入力５０３は、周波数変換回路５４０の入力に接続されている。入力５０３は、さらに、ＤＤＳ回路６３０の入力にも接続されている。ベースバンド変調信号２０４を入力する入力６０１は、第２のメモリ６２０の入力に接続されている。送信波周波数信号２０３を入力する入力６０２は、波形生成装置６１０の入力に接続されている。振幅信号３０２を入力する入力６０４は、波形生成装置６１０の入力に接続されている。相対速度信号３０３を入力する入力６０３は、波形生成装置６１０の入力に接続されている。

波形生成装置６１０の出力は、さらに、ＤＤＳ回路６３０の入力にも接続されている。波形生成装置６１０の出力は、さらに、減衰器６４０の入力にも接続されている。

第２のメモリ６２０の出力は、ＤＤＳ回路６３０の入力に接続されている。言い換えれば、ＤＤＳ回路６３０は、第２のメモリ６２０の後段に接続されている。

ＤＤＳ回路６３０の出力は、減衰器６４０の入力に接続されている。言い換えれば、減衰器６４０は、ＤＤＳ回路６３０の後段に接続されている。

減衰器６４０の出力は、出力６０５に接続されている。出力６０５は、第３のミキサ５７０の入力に接続されている。言い換えれば、ＤＲＦＭ装置５Ａは、出力６０５を介して、ＤＤＳ装置６Ａの後段に接続されている。

局所基準発振器５１０の出力は、第１のミキサ５２０の入力に接続されている。局所基準発振器５１０の出力は、第４のミキサ５９０の入力にも接続されている。周波数変換回路５４０の出力は、第２のミキサ５５０の入力に接続されている。

第１のミキサ５２０の出力は、Ａ／Ｄ変換回路５３０の入力に接続されている。言い換えれば、Ａ／Ｄ変換回路５３０は第１のミキサ５２０の後段に接続されている。

Ａ／Ｄ変換回路５３０の出力は、第２のミキサ５５０の入力に接続されている。言い換えれば、第２のミキサ５５０はＡ／Ｄ変換回路５３０の後段に接続されている。

第２のミキサ５５０の出力は、第１のメモリ５６０の入力に接続されている。言い換えれば、第１のメモリ５６０は、第２のミキサ５５０の後段に接続されている。

第１のメモリ５６０の出力は、第３のミキサ５７０の入力に接続されている。言い換えれば、第３のミキサ５７０は、第１のメモリ５６０の後段に接続されている。

第３のミキサ５７０の出力は、Ｄ／Ａ変換回路５８０の入力に接続されている。言い換えれば、Ｄ／Ａ変換回路５８０は、第３のミキサ５７０の後段に接続されている。

Ｄ／Ａ変換回路５８０の出力は、第４のミキサ５９０の入力に接続されている。言い換えれば、第４のミキサ５９０は、Ｄ／Ａ変換回路５８０の後段に接続されている。

第４のミキサ５９０の出力は、出力５０４に接続されている。出力５０４は、図３Ａのアンテナ４１０に接続されている。

図４Ｂ、図５Ａおよび図５Ｂを参照して、本実施形態による模擬目標発生装置４Ａの動作、すなわち本実施形態による模擬目標発生方法について説明する。図４Ｂは、一実施形態による模擬目標発生方法の一構成例を示すフローチャートである。なお、図４Ｂのフローチャートの内容は、図３Ｂの第３ステップＳ３に含まれる。図５Ａおよび図５Ｂは、一実施形態による模擬目標発生装置が生成する各中間信号の周波数の関係の一例を示すグラフである。

図４Ｂのフローチャートは、第０ステップＳ１００〜第８ステップＳ１０８の、合計９の工程を含む。図４Ｂのフローチャートは、第０ステップＳ１００から開始する。第０ステップＳ１００の次には、第１ステップＳ１０１が実行される。

第１ステップＳ１０１において、波形生成装置６１０が、送信波周波数信号２０３、振幅信号３０２および相対速度信号３０３に基づいて、ベースバンド信号６９１の波形を表す波形信号を生成する。ここで、波形信号は、ベースバンド信号６９１の波形そのものを定義する情報のみならず、ベースバンド信号６９１の周波数の変化や、ベースバンド信号６９１の振幅の変化などに係る情報をも含む。より具体的には、波形信号は、周波数制御信号６１１および振幅制御信号６１２を含む。言い換えれば、波形生成装置６１０は、ベースバンド信号６９１の周波数を制御するための周波数制御信号６１１を生成し、また、ベースバンド信号６９１の振幅を制御するための振幅制御信号６１２を生成する。なお、周波数の変化に係る情報は送信波周波数信号２０３および相対速度信号３０３から得られ、振幅の変化に係る情報は振幅信号３０２から得られる。第１ステップＳ１０１の次には、第２ステップＳ１０２が実行される。

第２ステップＳ１０２において、波形生成装置６１０が、ベースバンド変調信号２０４、基準クロック信号２０２および波形信号に基づいて、ベースバンド信号６９１を生成する。より詳細には、まず、第２のメモリ６２０がベースバンド変調信号２０４および遅延信号３０１を格納する。次に、ＤＤＳ回路６３０が基準クロック信号２０２および周波数制御信号６１１を入力して、基準クロック信号２０２の周波数および周波数制御信号６１１で定義されるドップラ周波数に対応したクロック信号により、第２のメモリ６２０からベースバンド変調信号２０４を読み出して中間ベースバンド信号を生成する。次に、減衰器６４０が、振幅制御信号６１２に応じて中間ベースバンド信号の振幅を調整し、ベースバンド信号６９１を出力する。第２ステップＳ１０２の次に、第３ステップＳ１０３が実行される。

第３ステップＳ１０３において、第１のミキサ５２０が、送信波信号２０５を、局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ：中間周波数）信号５３１を生成する。したがって、第１ＩＦ信号５３１の周波数は、送信波信号２０５の周波数から局所基準周波数を差し引いた周波数である。このとき、送信波信号２０５に周波数ホッピングが施されていれば、第１ＩＦ信号５３１はその周波数変更信号を含む。

ここで、第１のミキサ５２０は、局所基準周波数を、Ｌｏ（Ｌｏｃａｌｒｅｆｅｒｅｎｃｅ：局所基準）信号５１１として入力する。Ｌｏ信号５１１は、局所基準発振器５１０によって常時生成されることが好ましい。

送信波信号２０５、Ｌｏ信号４０２および第１のＩＦ信号５３１の、それぞれの周波数の関係を、図５Ａに示す。図５Ａの横軸は、周波数を表す。

本実施形態では、第１のＩＦ信号５３１を、Ａ／Ｄ変換回路５３０でアナログ・デジタル変換する。第３ステップＳ１０３の次に、第４ステップＳ１０４が実行される。

第４ステップＳ１０４において、第２のミキサ５５０が、第１ＩＦ信号５３１を、ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ（ＬｏｃａｌＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ：局所中間周波数）信号５５１を生成する。したがって、第１のＬｏＩＦ信号５５１の周波数は、第１ＩＦ信号５３１の周波数から、ベースバンド周波数を差し引いた周波数である。ここで、第２のミキサ５５０は、ベースバンド周波数を、ベースバンド周波数信号５４１として入力する。本実施形態では、周波数変換回路５４０が、基準クロック信号２０２の周波数を変換して、ベースバンド周波数信号５４１を生成する。基準クロック信号２０２の周波数がベースバンド周波数に等しい場合は、周波数変換回路５４０は省略可能である。

第１のＩＦ信号５３１、ベースバンド周波数信号５４１および第１のＬｏＩＦ信号５５１の、それぞれの周波数の関係を、図５Ａに示す。

なお、本実施形態では、第２のミキサ５５０の前段にＡ／Ｄ変換回路５３０が接続されているので、第２のミキサ５５０はデジタル信号を処理するミキサである。第４ステップＳ１０４の次に、第５ステップＳ１０５が実行される。

第５ステップＳ１０５において、第１のメモリ５６０が、第１のＬｏＩＦ信号５５１に遅延を加えて、第２のＬｏＩＦ信号５６１を生成する。第１のメモリ５６０は、この遅延に係る情報を、遅延信号３０１として入力する。第５ステップＳ１０５の次に、第６ステップＳ１０６が実行される。

第６ステップＳ１０６において、第３のミキサ５７０が、第２のＬｏＩＦ信号５６１およびベースバンド信号６９１のミキシングを行って第２のＩＦ信号５７１を生成する。このとき、第２のＩＦ信号５７１の周波数は、第２のＬｏＩＦ信号５６１の周波数と、ベースバンド信号６９１の周波数との和である。言い換えれば、第３のミキサ５７０は、第２のＬｏＩＦ信号５６１を、ベースバンド信号６９１の周波数で周波数アップコンバートしている。さらに言い換えれば、第３のミキサ５７０は、ベースバンド信号６９１を、第２のＬｏＩＦ信号５６１の周波数で周波数アップコンバートしている。その結果、第２のＩＦ信号５７１の周波数は、第１のＩＦ信号５３１の周波数に等しい。

ベースバンド信号６９１、第２のＬｏＩＦ信号５６１および第２のＩＦ信号５７１の、それぞれの周波数の関係を、図５Ｂに示す。図５Ｂの横軸は、周波数を表す。

なお、ＤＤＳ装置６ＡおよびＤＲＦＭ装置５Ａは、それぞれが同じ遅延信号３０１を入力することで、第３のミキサ５７０が入力するベースバンド信号６９１および第２のＬｏＩＦ信号５６１の遅延量が一致する。

本実施形態では、第３のミキサ５７０はデジタル信号処理を行う。その後、第３のミキサ５７０の後段に接続されたＤ／Ａ変換回路５８０が、第２のＩＦ信号５７１をデジタル・アナログ変換する。第６ステップＳ１０６の次に、第７ステップＳ１０７が実行される。

第７ステップＳ１０７において、第４のミキサ５９０が、アナログ信号に変換された第２のＩＦ信号５７１と、Ｌｏ信号５１１とをミキシングして、模擬目標波４０１を生成する。このとき、模擬目標波４０１の周波数は、第２のＩＦ信号５７１の周波数と、局所基準周波数との和である。言い換えれば、第４のミキサ５９０は、第２のＩＦ信号５７１を、局所基準周波数で周波数アップコンバートしている。さらに言い換えれば、第４のミキサ５９０は、Ｌｏ信号５１１を、第２のＩＦ信号５７１の周波数で周波数アップコンバートしている。その結果、模擬目標波４０１の周波数は、送信波信号２０５と同じ帯域に含まれる。第２のＩＦ信号５７１、Ｌｏ信号５１１および模擬目標波４０１の、それぞれの周波数の関係を、図５Ｂに示す。

本実施形態によれば、どんなに広い周波数帯域を有する信号でも、特に、高速な周波数ホッピングを行い非常に広い周波数帯域を含む信号でも処理できる理想的なＡ／Ｄ変換回路を用いて送信波信号２０５をそのままの周波数帯域で処理した場合と同じ模擬目標波４０１が得られる。

第７ステップＳ１０７の次に、第８ステップＳ１０８が実行されて、図４Ｂのフローチャートは終了する。

このように動作することで、本実施形態による模擬目標発生装置４および模擬目標発生方法では、遅延、信号歪、ドップラシフト、などの影響を再現した模擬目標波４０１を生成することが出来る。

本実施形態による模擬目標発生装置４および模擬目標発生方法では、ＤＲＦＭ装置５Ａから分離したＤＤＳ装置６Ａでベースバンド変調の処理を行うことで、ベースバンド変調に係るサンプリング周波数を低減することが可能となり、ベースバンド信号６９１への波形処理が容易になる。

（第２実施形態）
図６を参照して、別の実施形態による模擬目標発生装置４Ｂについて説明する。図６は、一実施形態による模擬目標発生装置４Ｂの一構成例を示すブロック回路図である。なお、図６の模擬目標発生装置４Ｂは、図３Ａの模擬目標発生装置４に対応する。

図６の模擬目標発生装置４Ｂは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＲＦＭ装置５Ａを、図６のＤＲＦＭ装置５Ｂに置き換える。ここで、図４ＡのＤＤＳ装置６Ａと、図６のＤＤＳ装置６Ａとは、同じ構成である。

図６のＤＲＦＭ装置５Ｂは、図４ＡのＤＲＦＭ装置５Ａと、以下の２つの相違点で異なる。第１の相違点として、Ａ／Ｄ変換回路５３０が、第２のミキサ５５０の後段に接続されており、かつ、Ａ／Ｄ変換回路５３０の出力が第１のメモリ５６０の入力に接続されている。また、第１のミキサ５２０の出力が、第２のミキサ５５０の入力に接続されている。第２のミキサ５５０は、アナログ信号処理を行う。

第２の相違点として、Ｄ／Ａ変換回路５８０が、第１のメモリ５６０の前段に接続されており、かつ、Ｄ／Ａ変換回路の５８０の出力が第３のミキサ５７０の入力に接続されている。また、第３のミキサ５７０の出力が、第４のミキサ５９０の入力に接続されている。第３のミキサ５７０は、アナログ信号処理を行う。

言い換えれば、図６の模擬目標発生装置４Ｂは、図４Ａの模擬目標発生装置４Ａの、Ａ／Ｄ変換回路５３０およびＤ／Ａ変換回路５８０の位置を変えたものである。この場合でも、模擬目標発生装置４Ｂは、模擬目標発生装置４Ａと同様に、模擬目標波４０１を生成できる。

本実施形態による模擬目標発生装置４Ｂのその他の構成および動作は、図４Ａに示した模擬目標発生装置４Ａの場合と同様であるので、さらなる詳細な説明を省略する。

（第３実施形態）
図７を参照して、さらに別の実施形態による模擬目標発生装置４Ｃについて説明する。図７は、一実施形態による模擬目標発生装置４Ｃの一構成例を示すブロック回路図である。なお、図７の模擬目標発生装置４Ｃは、図３Ａの模擬目標発生装置４に対応する。

図７の模擬目標発生装置４Ｃは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＤＳ装置６Ａを、図７のＤＤＳ装置６Ｂに置き換える。ここで、図４ＡのＤＲＦＭ装置５Ａと、図７のＤＲＦＭ装置５Ａとは、同じ構成である。

図７のＤＤＳ装置６Ｂは、図４ＡのＤＤＳ装置６Ａと、以下の点で異なる。すなわち、第２のメモリ６２０が、減衰器６４０の後段に接続されている。また、ベースバンド変調信号２０４を入力する入力６０１が、ＤＤＳ回路６３０の入力に接続されている。さらに、第２のメモリ６２０が、減衰器６４０の出力信号に遅延を加えて、ベースバンド信号６９１として出力６０５に出力している。ここで、減衰器６４０の出力信号も、中間ベースバンド信号と呼んでも良い。

言い換えれば、図７の模擬目標発生装置４Ｃは、図４Ａの模擬目標発生装置４Ａの、第２のメモリ６２０の位置を変えたものである。模擬目標発生装置４Ｂは、模擬目標発生装置４Ａと同様に、模擬目標波４０１を生成できる。

本実施形態による模擬目標発生装置４Ｃのその他の構成および動作は、図４Ａに示した模擬目標発生装置４Ａの場合と同様であるので、さらなる詳細な説明を省略する。

（第４実施形態）
図８を参照して、さらに別の実施形態による模擬目標発生装置４Ｄについて説明する。図８は、一実施形態による模擬目標発生装置４Ｄの一構成例を示すブロック回路図である。なお、図８の模擬目標発生装置４Ｄは、図３Ａの模擬目標発生装置４に対応する。

図８の模擬目標発生装置４Ｄは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＤＳ装置６Ａを、図８のＤＤＳ装置６Ｃに置き換える。ここで、図４ＡのＤＲＦＭ装置５Ａと、図８のＤＲＦＭ装置５Ａとは、同じ構成である。

図８のＤＤＳ装置６Ｃは、図４ＡのＤＤＳ装置６Ａと、以下の点で異なる。すなわち、第２のメモリ６２０を、並列に接続された複数のメモリ６２_１〜６２_Ｎを備えるメモリ群６２に置き換え、ＤＤＳ回路６３０を、並列に接続された複数のＤＤＳ回路６３_１〜６３_Ｎを備えるＤＤＳ回路群６３に置き換え、減衰器６４０を、並列に接続された複数の減衰器６４_１〜６４_Ｎを備える減衰器群６４に置き換え、合成回路７１０を追加する。ここで、ベースバンド変調信号２０４を入力する入力６０１は、複数のメモリ６２_１〜６２_Ｎのそれぞれの入力に接続されている。複数のメモリ６２_１〜６２_Ｎのそれぞれの出力は、複数のＤＤＳ回路６３_１〜６３_Ｎのそれぞれの入力に接続されている。複数のＤＤＳ回路６３_１〜６３_Ｎのそれぞれの出力は、複数の減衰器６４_１〜６４_Ｎのそれぞれの入力に接続されている。複数の減衰器６４_１〜６４_Ｎのそれぞれの出力は、合成回路７１０の入力に接続されている。合成回路７１０の出力は、出力６０５に接続されている。

言い換えれば、図８のＤＤＳ装置６Ｃは、図４ＡのＤＤＳ装置６Ａが備える第２のメモリ６２０、ＤＤＳ回路６３０および減衰器６４０を、それぞれ複数に並列化して複雑化したものである。このような構成によって、複数の中間ベースバンド信号を生成し、合成回路７１０でこれらの中間ベースバンド信号を合成して、複雑な波形を有するベースバンド信号７１１を生成することが可能となる。

本実施形態による模擬目標発生装置４Ｄのその他の構成および動作は、図４Ａに示した模擬目標発生装置４Ａの場合と同様であるので、さらなる詳細な説明を省略する。

（第５実施形態）
図９を参照して、さらに別の実施形態による模擬目標発生装置４Ｅについて説明する。図９は、一実施形態による模擬目標発生装置４Ｅの一構成例を示すブロック回路図である。なお、図９の模擬目標発生装置４Ｅは、図３Ａの模擬目標発生装置４に対応する。

図９の模擬目標発生装置４Ｅは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＤＳ装置６Ａを、図９のＤＤＳ装置６Ｄに置き換える。ここで、図４ＡのＤＲＦＭ装置５Ａと、図９のＤＲＦＭ装置５Ａとは、同じ構成である。

図９のＤＤＳ装置６Ｄは、アナログ信号としてのベースバンド変調信号２０４Ａを入力して、ベースバンド信号６９１を出力する。

図９のＤＤＳ装置６Ｄの構成要素について説明する。ＤＤＳ装置６Ｄは、波形生成装置６１０と、ドップラ周波数発振器６５０と、Ａ／Ｄ変換回路６６０と、振幅変化装置６７０と、第５のミキサ６８０と、第３のメモリ６９０とを備える。ここで、ドップラ周波数発振器６５０、Ａ／Ｄ変換回路６６０、振幅変化装置６７０、第５のミキサ６８０および第３のメモリ６９０をまとめて、ベースバンド信号生成装置とも呼ぶ。

ＤＤＳ装置６Ｄの構成要素の接続関係について説明する。波形生成装置６１０の入力には、送信波周波数信号２０３を入力する入力６０２と、振幅信号３０２を入力する入力６０３とが接続されている。波形生成装置６１０の出力には、ドップラ周波数発振器６５０の入力と、Ａ／Ｄ変換回路６６０の入力と、振幅変化装置６７０の入力とが接続されている。ドップラ周波数発振器６５０の入力には、波形生成装置６１０の出力と、相対速度信号３０３を入力する入力６０４とが接続されている。ドップラ周波数発振器６５０の出力は、第５のミキサ６８０の入力に接続されている。ベースバンド変調信号２０４Ａを入力する入力６０１は、Ａ／Ｄ変換回路６６０の入力に接続されている。Ａ／Ｄ変換回路６６０の出力は、振幅変化装置６７０の入力に接続されている。振幅変化装置６７０の出力は、第５のミキサ６８０の入力に接続されている。第５のミキサ６８０の出力は、第３のメモリ６９０の入力に接続されている。第３のメモリ６９０の出力は、出力６０５に接続されている。遅延信号３０１を入力する入力５０２は、メモリ６９０の入力に接続されている。

ＤＤＳ装置６Ｄの動作について説明する。まず、波形生成装置６１０は、図４Ａの場合と同様に、波形信号としての周波数制御信号６１１および振幅制御信号６１２を生成する。次に、ベースバンド信号生成装置において、ドップラ周波数発振器６５０は、ベースバンド波形信号と、相対速度信号３０３とを入力して、ドップラ周波数を有するドップラ周波数信号６１３を生成する。Ａ／Ｄ変換回路６６０は、アナログ信号としてのベースバンド変調信号２０４Ａをアナログ・デジタル変換して、デジタル信号としての変調回路信号を生成する。振幅変化装置６７０は、デジタル信号としてのベースバンド変調信号２０４Ａの振幅を、振幅制御信号６１２に応じて調整する。第５のミキサ６８０は、ドップラ周波数信号６１３と、振幅を調整された変調回路信号とをミキシングし、遅延を加える前の中間ベースバンド信号を生成する。第３のメモリ６９０は、中間ベースバンド信号に遅延を加えたベースバンド信号６９１を生成する。

図９のＤＤＳ装置６Ｄは、このような構成および動作により、ＤＤＳ回路を用いずに、アナログ信号として入力したベースバンド変調信号２０４に基づいて、他の実施形態と同様にベースバンド信号６９１を生成することが出来る。

以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。特に、ＤＲＦＭ装置５Ａ、５Ｂと、ＤＤＳ装置６Ａ〜６Ｄとは、自由に組み合わせることが可能である。

１レーダ・シミュレーション・システム
１００、１００ＡＤＲＦＭ装置
１０１入力波
１０２出力波
１１０、１１０Ａ入力
１２０Ａ／Ｄ（アナログ・デジタル）変換回路
１３０メモリ
１４０、１４０Ａ信号処理器
１４１ＦＦＴ回路
１４２周波数変更手段
１４３逆ＦＦＴ回路
１５０Ｄ／Ａ変換回路
１６０、１６０Ａ出力
１７１分配器（同位相）
１７２ミキサ
１７３第１ローカル発振器
１７４低帯域用ＤＲＦＭ装置
１７５ミキサ
１７６ミキサ
１７７第２ローカル発振器
１７８高帯域用ＤＲＦＭ装置
１７９ミキサ
１８０合成器（同位相）
２レーダ装置
２０１受信波
２０２基準クロック信号
２０３送信波周波数信号
２０４ベースバンド変調信号
２０５送信波信号
２１０アンテナ
２２０受信機
２３０信号処理器
２４０基準発振器
２５０周波数変換器
２５１ＰＬＬ回路
２５２可変ＰＬＬ回路
２５３ミキサ
２５４ミキサ
３上位計算機
３０１遅延信号
３０２振幅信号
３０３相対速度信号
４、４Ａ模擬目標発生装置
４０１模擬目標波
４１０アンテナ
５ＡＤＲＦＭ装置
５０１入力
５０２入力
５０３入力
５０４出力
５１０局所基準発振器
５１１Ｌｏ信号
５２０ミキサ
５３０Ａ／Ｄ変換回路
５３１ＩＦ信号
５４０周波数変換回路
５４１ベースバンド周波数信号
５５０ミキサ
５５１ＬｏＩＦ信号
５６０メモリ
５６１ＬｏＩＦ信号
５７０ミキサ
５８０Ｄ／Ａ変換回路
５９０ミキサ
６ＡＤＤＳ装置
６０１入力
６０２入力
６０３入力
６０４入力
６０５出力
６１０波形生成装置
６１１周波数制御信号
６１２振幅制御信号
６１３ドップラ周波数信号
６２メモリ群
６２０、６２_１〜６２_Ｎメモリ
６３ＤＤＳ回路群
６３０、６３_１〜６３_ＮＤＤＳ回路
６４減衰器群
６４０、６４_１〜６４_Ｎ減衰器
６５０ドップラ周波数発振器
６５１ドップラ周波数信号
６６０Ａ／Ｄ変換回路
６７０振幅変化装置
６８０ミキサ
６９０メモリ
６９１ベースバンド信号
７１０合成回路
７１１ベースバンド信号

Claims

任意のレーダ装置または類する発生装置が送信する送信波信号を、所定のシミュレーションシナリオに基づいて変換して、前記レーダ装置または前記類する発生装置に向けて送信する模擬目標波を生成する模擬目標発生装置であって、
前記シミュレーションシナリオに基づいてベースバンド信号を生成出力するＤＤＳ（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ：ダイレクト・デジタル・シンセサイザ）装置と、
前記送信波信号および前記ベースバンド信号に基づいて前記模擬目標波を生成出力するＤＲＦＭ（ＤｉｇｉｔａｌＲａｄｉｏＦｒｅｑｕｅｎｃｙＭｅｍｏｒｙ）装置と
を具備し、
前記シミュレーションシナリオは、
前記レーダ装置または類する発生装置から、仮想的な模擬目標までの距離の変化を、前記送信波信号に対する前記模擬目標波の遅延時間として表す遅延信号と、
前記模擬目標波の信号強度の変化を表す振幅信号と、
前記レーダ装置または類する発生装置および前記仮想的な模擬目標の間の相対速度の変化を表す相対速度信号のうち、１つ以上
を含み、
前記ＤＲＦＭ装置は、
局所基準周波数を有する局所基準信号を生成する局所基準発振器と、
前記送信波信号を前記局所基準信号の前記局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ：中間周波数）信号を生成する第１ミキサと、
所定の基準クロック周波数を有する基準クロック信号を前記レーダ装置または前記類する発生装置から入力し、基準クロック信号を、所定のベースバンド周波数を有するベースバンド周波数信号に変換する周波数変換回路と、
前記第１ミキサの後段に接続されて、前記第１ＩＦ信号を前記ベースバンド周波数信号の前記ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ（ＬｏｃａｌＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ：局所中間周波数）信号を生成する第２ミキサと、
前記遅延信号を入力し、かつ、前記第２ミキサの後段に接続されて、前記第１ＬｏＩＦ信号を格納し、前記第１ＬｏＩＦ信号に対して前記遅延時間だけ遅延した第２ＬｏＩＦ信号として出力する第１メモリと、
前記第１メモリの後段に接続されて、前記ベースバンド信号を前記第２ＬｏＩＦ信号が有する第２ＬｏＩＦ周波数で周波数アップコンバートして、第２中間周波数を有する第２ＩＦ信号を生成する第３ミキサと、
前記第３ミキサの後段に接続されて、前記局所基準信号の前記局所基準周波数で前記第２ＩＦ信号を周波数アップコンバートして、前記模擬目標波を生成する第４ミキサと
を具備し、
前記ＤＤＳ装置は、
前記振幅信号または前記相対速度信号を入力し、前記ベースバンド信号の周波数または振幅をそれぞれ制御するための周波数制御信号または振幅制御信号を生成する波形生成装置と、
前記波形生成装置の後段に接続されて、かつ、前記遅延信号を入力し、前記遅延時間ならびに前記波形生成装置に制御された周波数および振幅を有する前記ベースバンド信号を生成するベースバンド信号生成装置と
を具備する
模擬目標発生装置。
請求項１に記載の模擬目標発生装置において、
前記第１ミキサの後段に接続され、かつ、前記第２ミキサの前段に接続されて、前記第１ＩＦ信号をＡ／Ｄ（アナログ・デジタル）変換する第１Ａ／Ｄ変換回路と、
前記第３ミキサの後段に接続され、かつ、前記第４ミキサの後段に接続されて、前記第２ＩＦ信号をＤ／Ａ（デジタル・アナログ）変換するＤ／Ａ変換回路と
をさらに具備する
模擬目標発生装置。
請求項１に記載の模擬目標発生装置において、
前記第２ミキサの後段に接続され、かつ、前記第１メモリの前段に接続されて、前記第１ＬｏＩＦ信号をＡ／Ｄ変換する第１Ａ／Ｄ変換回路と、
前記第１メモリの後段に接続され、かつ、前記第３ミキサの前段に接続されて、前記第２ＬｏＩＦ信号をＤ／Ａ変換するＤ／Ａ変換回路と
をさらに具備する
模擬目標発生装置。
請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
前記遅延信号およびベースバンド変調信号を入力して格納する第２メモリと、
前記基準クロック信号および前記周波数制御信号を入力し、かつ、前記第２メモリの後段に接続されて、中間ベースバンド信号を生成するＤＤＳ回路と、
前記ＤＤＳ回路の後段に接続されて、前記中間ベースバンド信号の振幅を減衰して前記ベースバンド信号を生成する減衰器と
を具備する
模擬目標発生装置。
請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
前記基準クロック信号、ベースバンド変調信号および前記周波数制御信号を入力して第１中間ベースバンド信号を生成するＤＤＳ回路と、
前記ＤＤＳ回路の後段に接続されて、かつ、前記振幅制御信号を入力し、前記振幅制御信号に応じて前記第１中間ベースバンド信号の振幅を減衰した第２中間ベースバンド信号を生成する減衰器と、
前記減衰器の後段に接続されて、かつ、前記遅延信号を入力し、前記遅延を有する前記ベースバンド信号を生成する第２メモリと
を具備する
模擬目標発生装置。
請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
メモリ群と、
前記メモリ群の後段に接続されたＤＤＳ回路群と、
前記ＤＤＳ回路群の後段に接続された減衰器群と、
前記減衰器群の後段に接続された合成回路と
を具備し、
前記メモリ群は、
複数のメモリ
を具備し、
前記ＤＤＳ回路群は、
前記複数のメモリの後段にそれぞれ接続された複数のＤＤＳ回路
を具備し、
前記減衰器群は、
前記複数のＤＤＳ回路の後段にそれぞれ接続された複数の減衰器
を具備し、
前記複数のメモリのそれぞれは、前記遅延信号およびベースバンド変調信号を入力して格納し、
前記複数のＤＤＳ回路のそれぞれは、前段に接続された前記それぞれのメモリから前記遅延信号および前記ベースバンド変調信号を入力し、かつ、前記基準クロック信号および前記周波数制御信号を入力し、第１中間ベースバンド信号を生成し、
前記複数の減衰器のそれぞれは、前段に接続された前記それぞれのＤＤＳ回路から前記第１中間ベースバンド信号を入力し、前記振幅制御信号に基づいて前記第１中間ベースバンド信号の振幅を減衰して第２中間ベースバンド信号を生成し、
前記合成回路は、前記複数の減衰器から複数の前記第２中間ベースバンド信号を合成して前記ベースバンド信号を生成する
模擬目標発生装置。
請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
前記周波数制御信号および前記相対速度信号を入力して、ドップラ周波数を有するドップラ周波数信号を生成するドップラ周波数発振器と、
アナログ信号としてのベースバンド変調信号をデジタル信号としてのベースバンド変調信号にＡ／Ｄ変換する第２Ａ／Ｄ変換回路と、
デジタル信号としての前記ベースバンド変調信号の振幅を、前記振幅制御信号に応じて調整する振幅変化装置と、
前記ドップラ周波数信号と、振幅を調整された前記ベースバンド変調信号とをミキシングして中間ベースバンド信号を生成する第５のミキサと、
前記遅延信号に対応する前記遅延を前記中間ベースバンド信号に加えて前記ベースバンド信号を生成する第３メモリと
を具備する
模擬目標発生装置。
ＤＤＳ装置が、所定のシミュレーションシナリオに基づいてベースバンド信号を生成出力することと、
ＤＲＦＭ装置が、任意のレーダ装置または類する発生装置が送信する送信波信号および前記ベースバンド信号に基づいて模擬目標波を生成出力することと
を具備し、
前記シミュレーションシナリオは、
前記レーダ装置または類する発生装置から、仮想的な模擬目標までの距離の変化を、前記送信波信号に対する前記模擬目標波の遅延時間として表す遅延信号と、
前記模擬目標波の信号強度の変化を表す振幅信号と、
前記レーダ装置または類する発生装置および前記仮想的な模擬目標の間の相対速度の変化を表す相対速度信号のうち、１つ以上
を含み、
前記模擬目標波を生成出力することは、
局所基準発振器が、局所基準周波数を有する局所基準信号を生成することと、
第１ミキサが、前記送信波信号を前記局所基準信号の前記局所基準周波数で周波数ダウンコンバートして、中間周波数を有する第１ＩＦ信号を生成することと、
周波数変換回路が、所定の基準クロック周波数を有する基準クロック信号を前記レーダ装置または前記類する発生装置から入力し、所定のベースバンド周波数を有するベースバンド周波数信号に変換することと、
第２ミキサが、前記第１ＩＦ信号を前記ベースバンド周波数信号の前記ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ信号を生成することと、
第１メモリが、前記遅延信号を入力し、前記第１ＬｏＩＦ信号を格納し、前記第１ＬｏＩＦ信号に対して前記遅延時間だけ遅延した第２ＬｏＩＦ信号として出力することと、
第３ミキサが、前記ベースバンド信号の前記ベースバンド周波数で前記第２ＬｏＩＦ信号を周波数アップコンバートして、前記中間周波数を有する第２ＩＦ信号を生成することと、
第４ミキサが、前記局所基準信号の前記局所基準周波数で前記第２ＩＦ信号を周波数アップコンバートして、前記模擬目標波を生成することと
を具備し、
前記ベースバンド信号を生成出力することは、
波形生成装置が、前記振幅信号または前記相対速度信号を入力し、前記ベースバンド信号の周波数または振幅をそれぞれ制御するための周波数制御信号または振幅制御信号を生成することと、
ベースバンド信号生成装置が、前記遅延信号を入力し、前記遅延時間ならびに前記波形生成装置に制御された周波数および振幅を有する前記ベースバンド信号を生成することと
を具備する
模擬目標発生方法。