JP2018519173A - 二重のシールリングを含むウエハレベルmemsパッケージ - Google Patents
二重のシールリングを含むウエハレベルmemsパッケージ Download PDFInfo
- Publication number
- JP2018519173A JP2018519173A JP2017564575A JP2017564575A JP2018519173A JP 2018519173 A JP2018519173 A JP 2018519173A JP 2017564575 A JP2017564575 A JP 2017564575A JP 2017564575 A JP2017564575 A JP 2017564575A JP 2018519173 A JP2018519173 A JP 2018519173A
- Authority
- JP
- Japan
- Prior art keywords
- seal ring
- seal
- substrate
- window lid
- boundary point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
- B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00317—Packaging optical devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0207—Bolometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/04—Optical MEMS
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0109—Bonding an individual cap on the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0145—Hermetically sealing an opening in the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Micromachines (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Gasket Seals (AREA)
Abstract
Description
Ymax=−(wal4)/(384EI) @X=L/2 (1)
によって関連付けられ得る。ここで、Waは1Dの場合における単位長さあたりの力であり、Eはヤング率であって、窓の材料特性であり、Iは面積慣性モーメントであって、更に、I=(bh3)/12として記述されることができる。ここで、hは窓の厚さである。
Claims (20)
- 微小電気機械システム(MEMS)パッケージであって、
長さを画成する第1対の外縁及び幅を画成する第2対の外縁の間を延在する基板と、
前記基板上のシールリングアセンブリであり、少なくとも1つのMEMSデバイスに隣接する第1の境界点と前記外縁のうちの少なくとも1つに隣接する第2の境界点とを作り出す少なくとも1つのシールリングを含むシールリングアセンブリと、
前記少なくとも1つのMEMSデバイスを収容するシールギャップを画成する、前記シールリングアセンブリ上の窓蓋と
を有し、
前記シールリングアセンブリは、前記シールギャップ内への前記窓蓋の撓みが抑制されるよう、前記第2の境界点において前記窓蓋を前記基板に固定する、
MEMSパッケージ。 - 前記シールリングアセンブリは、当該MEMSパッケージを取り囲む外部環境から前記シールギャップを保護する気密シールを作り出している、請求項1に記載のMEMSパッケージ。
- 前記シールリングアセンブリの一部が、前記基板の外周に完全に沿って延在している、請求項2に記載のMEMSパッケージ。
- 前記シールリングアセンブリは、前記第1の境界点を画成する内側シールリングと、前記第2の境界点を画成する外側シールリングとを含む、請求項3に記載のMEMSパッケージ。
- 前記内側シールリングが前記外側シールリングから離間されて、これらの間にシール空所を画成している、請求項4に記載のMEMSパッケージ。
- 前記窓蓋は、第1対の窓エッジ及び第2対の窓エッジの間を延在して窓蓋表面を画成し、前記窓エッジのうちの少なくとも1つが前記外側シールリングに結合されて、前記窓蓋が前記内側シールリングの周りを回ることを阻止している、請求項5に記載のMEMSパッケージ。
- 前記シール空所の幅が、前記内側シールリングの幅及び前記外側シールリングの幅の各々よりも大きい、請求項6に記載のMEMSパッケージ。
- 前記内側シールリング及び前記外側シールリングは各々、前記気密シールを形成するように構成されたシール材を有する、請求項5に記載のMEMSパッケージ。
- 前記少なくとも1つのMEMSデバイスは、前記基板の上面上のエネルギーピクセルアレイと、前記ピクセルアレイに対する基準を提供する前記基板の前記上面上の少なくとも1つの基準ピクセルとを含み、前記窓蓋は、前記エネルギーピクセルアレイを収容するキャビティ領域を画成し、前記窓蓋及びシールアセンブリは、前記キャビティ領域及び前記シールギャップを、当該MEMSパッケージを取り囲む外部環境から熱的にアイソレートし、赤外線センサデバイスを形成する、請求項2に記載のMEMSパッケージ。
- 前記少なくとも1つのシールリングは、前記窓エッジのうちの少なくとも1つに隣接して配置された外側エッジと該外側エッジの反対側の内側エッジとの間を延在する単一の幅広シールリングである、請求項3に記載のMEMSパッケージ。
- 前記内側エッジは、前記第1の境界点で前記基板に前記窓蓋を結合させ、前記外側エッジは、前記第2の境界点で前記基板に前記窓蓋を結合させている、請求項10に記載のMEMSパッケージ。
- 前記第1の境界点は、前記第1の境界点が前記MEMSデバイスと前記第2の境界点との間に介在するように、前記少なくとも1つのMEMSデバイスに直に隣接している、請求項11に記載のMEMSパッケージ。
- MEMSパッケージに含まれる窓蓋の撓みを抑制する方法であって、
基板の上面上に、少なくとも1つのシールリングを含むシールリングアセンブリを形成して、前記上面に形成された少なくとも1つのMEMSデバイスに隣接する第1の境界点と、前記基板の外縁のうちの少なくとも1つに隣接する第2の境界点とを作り出すことと、
前記シールリングアセンブリ上に窓蓋を形成して、前記少なくとも1つのMEMSデバイスを収容するシールギャップを画成することと、
少なくとも前記第2の境界点を介して前記窓蓋を前記基板に固定することで、前記シールギャップ内への前記窓蓋の撓みが抑制されるようにすることと、
を有する方法。 - 前記MEMSパッケージを取り囲む外部環境から前記シールギャップを保護するために、前記シールリングアセンブリを用いて気密シールを形成すること、を更に有する請求項13に記載の方法。
- 前記シールリングの一部を、前記基板の外周に完全に沿わせて延在させること、を更に有する請求項14に記載の方法。
- 前記基板の前記上面上に内側シールリングを形成して前記第1の境界点を画成することと、前記基板の前記上面上に外側シールリングを形成して前記第2の境界点を画成することと、を更に有する請求項15に記載の方法。
- 前記内側シールリングを前記外側シールリングから離間させて、これらの間にシール空所を画成すること、を更に有する請求項16に記載の方法。
- 前記外側シールリングの直上に少なくとも1つの窓エッジを形成して、前記窓蓋が前記内側シールリングの周りを回ることを阻止すること、を更に有する請求項17に記載の方法。
- 前記内側シールリングの幅及び前記外側シールリングの幅の各々よりも大きく前記シール空所の幅を形成するステップをさらに含む、請求項18に記載の方法。
- 前記気密シールを作り出すために、前記内側シールリング及び前記外側シールリングの各々をシール材から形成すること、を更に有する請求項17に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019208738A JP7336963B2 (ja) | 2015-06-24 | 2019-11-19 | 二重のシールリングを含むウエハレベルmemsパッケージ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/748,482 US9771258B2 (en) | 2015-06-24 | 2015-06-24 | Wafer level MEMS package including dual seal ring |
US14/748,482 | 2015-06-24 | ||
PCT/US2016/028338 WO2016209339A1 (en) | 2015-06-24 | 2016-04-20 | Wafer level mems package including dual seal ring |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019208738A Division JP7336963B2 (ja) | 2015-06-24 | 2019-11-19 | 二重のシールリングを含むウエハレベルmemsパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018519173A true JP2018519173A (ja) | 2018-07-19 |
JP6757750B2 JP6757750B2 (ja) | 2020-09-23 |
Family
ID=55911076
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017564575A Active JP6757750B2 (ja) | 2015-06-24 | 2016-04-20 | 二重のシールリングを含むウエハレベルmemsパッケージ |
JP2019208738A Active JP7336963B2 (ja) | 2015-06-24 | 2019-11-19 | 二重のシールリングを含むウエハレベルmemsパッケージ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019208738A Active JP7336963B2 (ja) | 2015-06-24 | 2019-11-19 | 二重のシールリングを含むウエハレベルmemsパッケージ |
Country Status (8)
Country | Link |
---|---|
US (2) | US9771258B2 (ja) |
EP (1) | EP3313778A1 (ja) |
JP (2) | JP6757750B2 (ja) |
KR (2) | KR20190061100A (ja) |
CN (2) | CN107667068B (ja) |
CA (1) | CA2983165C (ja) |
IL (1) | IL256061B (ja) |
WO (1) | WO2016209339A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020059119A (ja) * | 2015-06-24 | 2020-04-16 | レイセオン カンパニー | 二重のシールリングを含むウエハレベルmemsパッケージ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10811361B2 (en) | 2018-06-12 | 2020-10-20 | Vanguard International Semiconductor Singapore Pte. Ltd. | Seal ring bonding structures |
CN110155934A (zh) * | 2019-04-22 | 2019-08-23 | 武汉衍熙微器件有限公司 | 一种mems器件及其制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09506712A (ja) * | 1993-12-13 | 1997-06-30 | ハネウエル・インコーポレーテッド | 赤外線デバイス用集積シリコン真空マイクロパッケージ |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
WO2006062809A2 (en) * | 2004-12-10 | 2006-06-15 | L-3 Communications Corporation | Optically blocked reference pixels for focal plane arrays |
US20070200222A1 (en) * | 2006-02-27 | 2007-08-30 | Texas Instruments Incorporated | Semiconductor device and method of fabrication |
JP2013543268A (ja) * | 2010-10-21 | 2013-11-28 | レイセオン カンパニー | 入射放射線検出器パッケージング |
US20140124899A1 (en) * | 2012-11-02 | 2014-05-08 | Raytheon Company | Integrated bondline spacers for wafer level packaged circuit devices |
JP2014082452A (ja) * | 2012-09-26 | 2014-05-08 | Nec Corp | 気密封止パッケージ及びその製造方法 |
WO2015004166A1 (en) * | 2013-07-10 | 2015-01-15 | Melexis Technologies Nv | Method for hermetically sealing with reduced stress |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003227626A1 (en) | 2002-04-15 | 2003-10-27 | Schott Ag | Method for connecting substrates and composite element |
US7692839B2 (en) * | 2004-09-27 | 2010-04-06 | Qualcomm Mems Technologies, Inc. | System and method of providing MEMS device with anti-stiction coating |
US7419853B2 (en) * | 2005-08-11 | 2008-09-02 | Hymite A/S | Method of fabrication for chip scale package for a micro component |
CN102134053B (zh) * | 2010-01-21 | 2013-04-03 | 深迪半导体(上海)有限公司 | 双轴mems陀螺仪的制造方法 |
US9427776B2 (en) * | 2012-08-23 | 2016-08-30 | Raytheon Company | Method of stress relief in anti-reflective coated cap wafers for wafer level packaged infrared focal plane arrays |
US9287188B2 (en) * | 2013-02-05 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a seal ring structure |
NO2944700T3 (ja) | 2013-07-11 | 2018-03-17 | ||
US9764946B2 (en) * | 2013-10-24 | 2017-09-19 | Analog Devices, Inc. | MEMs device with outgassing shield |
US9771258B2 (en) * | 2015-06-24 | 2017-09-26 | Raytheon Company | Wafer level MEMS package including dual seal ring |
-
2015
- 2015-06-24 US US14/748,482 patent/US9771258B2/en active Active
-
2016
- 2016-04-20 CN CN201680030840.XA patent/CN107667068B/zh not_active Expired - Fee Related
- 2016-04-20 JP JP2017564575A patent/JP6757750B2/ja active Active
- 2016-04-20 CA CA2983165A patent/CA2983165C/en active Active
- 2016-04-20 EP EP16720628.3A patent/EP3313778A1/en active Pending
- 2016-04-20 WO PCT/US2016/028338 patent/WO2016209339A1/en active Application Filing
- 2016-04-20 CN CN201910535442.9A patent/CN110240115A/zh active Pending
- 2016-04-20 KR KR1020197015182A patent/KR20190061100A/ko active Search and Examination
- 2016-04-20 KR KR1020187000434A patent/KR102137331B1/ko active IP Right Grant
-
2017
- 2017-01-26 US US15/416,206 patent/US9969610B2/en active Active
- 2017-12-03 IL IL256061A patent/IL256061B/en unknown
-
2019
- 2019-11-19 JP JP2019208738A patent/JP7336963B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09506712A (ja) * | 1993-12-13 | 1997-06-30 | ハネウエル・インコーポレーテッド | 赤外線デバイス用集積シリコン真空マイクロパッケージ |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
WO2006062809A2 (en) * | 2004-12-10 | 2006-06-15 | L-3 Communications Corporation | Optically blocked reference pixels for focal plane arrays |
US20070200222A1 (en) * | 2006-02-27 | 2007-08-30 | Texas Instruments Incorporated | Semiconductor device and method of fabrication |
JP2013543268A (ja) * | 2010-10-21 | 2013-11-28 | レイセオン カンパニー | 入射放射線検出器パッケージング |
JP2014082452A (ja) * | 2012-09-26 | 2014-05-08 | Nec Corp | 気密封止パッケージ及びその製造方法 |
US20140124899A1 (en) * | 2012-11-02 | 2014-05-08 | Raytheon Company | Integrated bondline spacers for wafer level packaged circuit devices |
WO2015004166A1 (en) * | 2013-07-10 | 2015-01-15 | Melexis Technologies Nv | Method for hermetically sealing with reduced stress |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020059119A (ja) * | 2015-06-24 | 2020-04-16 | レイセオン カンパニー | 二重のシールリングを含むウエハレベルmemsパッケージ |
JP7336963B2 (ja) | 2015-06-24 | 2023-09-01 | レイセオン カンパニー | 二重のシールリングを含むウエハレベルmemsパッケージ |
Also Published As
Publication number | Publication date |
---|---|
KR20190061100A (ko) | 2019-06-04 |
IL256061B (en) | 2021-10-31 |
JP2020059119A (ja) | 2020-04-16 |
US20170129775A1 (en) | 2017-05-11 |
US20160376146A1 (en) | 2016-12-29 |
US9771258B2 (en) | 2017-09-26 |
IL256061A (en) | 2018-01-31 |
CN107667068A (zh) | 2018-02-06 |
CA2983165A1 (en) | 2016-12-29 |
CN107667068B (zh) | 2019-10-01 |
JP7336963B2 (ja) | 2023-09-01 |
CA2983165C (en) | 2023-06-13 |
US9969610B2 (en) | 2018-05-15 |
EP3313778A1 (en) | 2018-05-02 |
KR20180015742A (ko) | 2018-02-13 |
KR102137331B1 (ko) | 2020-07-23 |
WO2016209339A1 (en) | 2016-12-29 |
CN110240115A (zh) | 2019-09-17 |
JP6757750B2 (ja) | 2020-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7336963B2 (ja) | 二重のシールリングを含むウエハレベルmemsパッケージ | |
US10788370B2 (en) | Thermal infrared sensor array in wafer-level package | |
US9227839B2 (en) | Wafer level packaged infrared (IR) focal plane array (FPA) with evanescent wave coupling | |
US7375331B2 (en) | Optically blocked reference pixels for focal plane arrays | |
CN103988062B (zh) | 红外传感器 | |
JP6487032B2 (ja) | 応力低減レイヤを有する密封されたパッケージ | |
JP6889981B2 (ja) | 高い温度安定性の干渉型吸収体を使用する表面微細加工赤外線センサ | |
US9334154B2 (en) | Hermetically sealed package having stress reducing layer | |
Forsberg et al. | Very large scale heterogeneous integration (VLSHI) and wafer-level vacuum packaging for infrared bolometer focal plane arrays | |
US20130153766A1 (en) | Wafer-level intrapixel getter reflector whole die encapsulation device and method | |
JP2007228347A (ja) | 真空パッケージおよびその製造方法 | |
US10976202B2 (en) | Wafer level processed microbolometer focal plane array | |
FR3041151A1 (fr) | Dispositif microelectronique et son procede de fabrication | |
Feng et al. | MEMS based vacuum packaging method of optically readable infrared focal plane array | |
JP2019091931A (ja) | 応力低減レイヤを有する密封されたパッケージ | |
JP2019091932A (ja) | 応力低減レイヤを有する密封されたパッケージ | |
KR20200127443A (ko) | 적외선 센서 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |