JP2018519173A - 二重のシールリングを含むウエハレベルmemsパッケージ - Google Patents

二重のシールリングを含むウエハレベルmemsパッケージ Download PDF

Info

Publication number
JP2018519173A
JP2018519173A JP2017564575A JP2017564575A JP2018519173A JP 2018519173 A JP2018519173 A JP 2018519173A JP 2017564575 A JP2017564575 A JP 2017564575A JP 2017564575 A JP2017564575 A JP 2017564575A JP 2018519173 A JP2018519173 A JP 2018519173A
Authority
JP
Japan
Prior art keywords
seal ring
seal
substrate
window lid
boundary point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017564575A
Other languages
English (en)
Other versions
JP6757750B2 (ja
Inventor
キュー. ディープ,ブー
キュー. ディープ,ブー
エム. ケネディ,アダム
エム. ケネディ,アダム
アラン コチアン,トーマス
アラン コチアン,トーマス
ランブ,マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2018519173A publication Critical patent/JP2018519173A/ja
Priority to JP2019208738A priority Critical patent/JP7336963B2/ja
Application granted granted Critical
Publication of JP6757750B2 publication Critical patent/JP6757750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0058Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00317Packaging optical devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0207Bolometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0109Bonding an individual cap on the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0145Hermetically sealing an opening in the lid
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Gasket Seals (AREA)

Abstract

微小電気機械システム(MEMS)パッケージは、長さを画成する第1対の外縁及び幅を画成する第2対の外縁の間を延在する基板を含む。基板上にシールリングアセンブリが配設され、該シールリングアセンブリは、少なくとも1つのMEMSデバイスに隣接する第1の境界点と上記外縁のうちの少なくとも1つに隣接する第2の境界点とを作り出す少なくとも1つのシールリングを含む。当該パッケージは更に、シールリングアセンブリ上に、上記少なくとも1つのMEMSデバイスを収容するシールギャップを画成する窓蓋を含む。シールリングアセンブリは、シールギャップ内への窓蓋の撓みが抑制されるよう、第2の境界点において窓蓋を基板に固定する。

Description

本開示は、微小電気機械システム(MEMS)に関し、より具体的には、マイクロボロメータパッケージ設計に関する。
微小電気機械システム(MEMS)は、1つ以上の非常に小さい電気コンポーネントで構成される。例えば、MEMSに含まれるMEMSデバイスは、サイズにおいて、例えば、約20マイクロメートル(μm)から約1ミリメートル(mm)の範囲であり得る。マイクロボロメータは、温度依存の電気抵抗を持つ感熱材料を含む一種のMEMSデバイスである。マイクロボロメータの1つの特徴は、熱エネルギー又は放射エネルギーを受け取ることに応答して入射電磁放射線のパワーを測定する能力である。基本的に、マイクロボロメータは画像ピクセルとして動作し、ピクセルの出力強度は、受け取られる熱/放射エネルギー量に基づく。従って、マイクロボロメータは、熱/放射エネルギー刺激に応答して画像を生成するよう、例えば赤外線(IR)センサ、熱探知カメラ、及び暗視カメラなどの様々なエネルギー検知装置にて広く使用されている。
マイクロボロメータの設計上の1つの特徴は、マイクロボロメータを外部周囲温度から、すなわち、外部熱エネルギーから熱的にアイソレートする高真空環境を必要とすることである。図1を参照するに、例えば、マイクロボロメータパッケージ10は典型的に、単一の狭いリングシール30を介してウエハレベルパッケージ(WLP)20を窓キャップウエハ25(すなわち、窓蓋25)に封止することによって作り出される真空領域15を含む。WLP20は、その上に配置された1つ以上の基準ピクセル(RP)35を含む。故に、真空領域15は、RP35と窓蓋25との間の間隔(d)を画定する。しかしながら、真空領域15内の真空が、外部の大気圧に対する圧力差を生み出し、それが、窓蓋25をWLP20の方に真空領域15内へと変形させ/撓ませる。
従来のマイクロボロメータパッケージ10は、窓蓋25の応力及び撓みを低減するために、WLP20と窓蓋25との間の金属下層(under-layer;U/L)上に形成された単一の狭いシールリング30のみを使用している。1Dの場合、我々はこれを単純なビームとして取り扱って、ジョイント部の撓み及び応力がはんだジョイント間の距離(スパン)の強い関数であることを理解することができる。窓における撓みは、次式:
max=−(w)/(384EI) @X=L/2 (1)
によって関連付けられ得る。ここで、Wは1Dの場合における単位長さあたりの力であり、Eはヤング率であって、窓の材料特性であり、Iは面積慣性モーメントであって、更に、I=(bh)/12として記述されることができる。ここで、hは窓の厚さである。
式1から理解することができることには、撓みはスパン(長さ)の4乗とともに増大し、スパンの僅かな増加が撓みの遥かに大きい増加を引き起こす。窓に作用する力によって、ジョイント上での曲げモーメントが発生される。これは直接的に窓の面積とともに増減する。1Dの場合には、これは直接的にスパンとともに増減する。また、圧力はP=F/Aとして定義され、ここで、“F”は力であり、“A”は面積であり、圧力は1気圧に固定される。しかし、面積“A”は、スパンの増加とともに変化することになる。故に、面積“A”が変化するとき、力“F”も変化する。真空領域15には真空が存在しているので、スパンが大きいほど、力(F)は大きくなる。モーメントを生み出す力(F)が大きいほど、ジョイントにおける応力も大きくなる。
図2A−2Bを参照するに、実験結果が更に例示することには、真空領域15のサイズが増大するにつれて圧力差が増加し、それにより窓蓋25の撓みが増加される。真空領域15が過大に形成される場合、窓蓋25は、シールリング30の周りを回ることを許されてRP35(図1参照)と接触し且つ/或いはそれを押し潰してしまい得る。撓みの増加に対抗するための1つの従来ソリューションは、窓蓋25の厚さを増加させることである。しかしながら、窓蓋25の厚さが増加されると、入射電磁放射線がWLP20に到達することが阻止されてしまう。その結果、従来のマイクロボロメータパッケージ設計は、キャビティ(空洞)領域のサイズ及び窓蓋の厚さに対して制限され、それが最終的に、イメージング装置の全体的な熱感度及び画像品質を制限してしまう。
一実施形態によれば、微小電気機械システム(MEMS)パッケージは、長さを画成する第1対の外縁及び幅を画成する第2対の外縁の間を延在する基板を含む。基板上にシールリングアセンブリが配設され、該シールリングアセンブリは、少なくとも1つのMEMSデバイスに隣接する第1の境界点と上記外縁のうちの少なくとも1つに隣接する第2の境界点とを作り出す少なくとも1つのシールリングを含む。当該パッケージは更に、シールリングアセンブリ上に、上記少なくとも1つのMEMSデバイスを収容するシールギャップを画成する窓蓋を含む。シールリングアセンブリは、シールギャップ内への窓蓋の撓みが抑制されるように、第2の境界点において窓蓋を基板に固定する。
他の一実施形態によれば、MEMSパッケージに含まれる窓蓋の撓みを抑制する方法は、基板の上面上に、少なくとも1つのシールリングを含むシールリングアセンブリを形成して、上記上面に形成された少なくとも1つのMEMSデバイスに隣接する第1の境界点と、上記基板の外縁のうちの少なくとも1つに隣接する第2の境界点とを作り出すことを有する。当該方法は更に、シールリングアセンブリ上に窓蓋を形成して、上記少なくとも1つのMEMSデバイスを収容するシールギャップを画成することを含む。当該方法は更に、少なくとも第2の境界点を介して窓蓋を基板に固定することで、シールギャップ内への窓蓋の撓みが抑制されるようにすることを含む。
更なる特徴及び利点が、本発明の技術を通じて実現される。本発明の他の実施形態及び態様が、ここに詳細に記載され、特許請求される発明の一部と見なされる。これらの利点及び特徴を持つ本発明のより十分な理解のため、明細書及び図面を参照する。
この開示のより完全なる理解のため、ここで、添付の図面及び詳細な説明に関連させて、以下の簡単な説明を参照する。似通った参照符号は同様の部分を表す。
単一の狭いシールリングと、大気圧に応答してシールリングの周りを回ってしまうことが可能な窓蓋とを含む従来のマイクロボロメータパッケージの断面図である。 従来のマイクロボロメータパッケージの窓の撓みをマイクロボロメータパッケージのキャビティサイズに対して示す直線グラフである。 図2Aの直線グラフに示されたデータを示す表である。 非限定的な一実施形態に従った二重シールリングアセンブリを含むマイクロボロメータパッケージの上面図である。 直線A−A’に沿って取られたマイクロボロメータパッケージの断面図であり、窓蓋がキャビティ領域内に撓むことを二重シールリングアセンブリが阻止することを示している。 単一の狭いシールリングを含む従来のパッケージ設計と比較して、二重シールリングアセンブリを含む様々なマイクロボロメータパッケージ設計の分析結果を要約する表である。 図5A−5Bは、他の非限定的な一実施形態に従った幅広シールリングアセンブリを含むマイクロボロメータパッケージを例示している。 図5A−5Bは、他の非限定的な一実施形態に従った幅広シールリングアセンブリを含むマイクロボロメータパッケージを例示している。 図6A−6Bは、他の非限定的な一実施形態に従った不連続シールリングと連続シールリングとを有する二重シールアセンブリを含むマイクロボロメータパッケージの上面図を例示している。 図6A−6Bは、他の非限定的な一実施形態に従った不連続シールリングと連続シールリングとを有する二重シールアセンブリを含むマイクロボロメータパッケージの上面図を例示している。
本開示の様々な非限定的な実施形態は、単一の狭いシールリングのみを有する従来のマイクロボロメータパッケージと比較して窓蓋の変形及び撓みを抑制する二重(デュアル)シールリングアセンブリを含んだ、例えばマイクロボロメータパッケージなどのMEMSパッケージを提供する。一実施形態によれば、二重シールリングアセンブリは、例えばビデオ基準ピクセル(VRP)グループなどの1つ以上のMEMSデバイスに近接して配置された内側シールリングと、MEMSパッケージの1つ以上のエッジに近接して配置された外側シールリングとを含む。内側シールリング及び外側シールリングのこの構成は、窓蓋が内側シールリングの周りを回ることを防止し、それにより窓蓋の撓みを抑制する。斯くして、より大きなピクセルアレイ(すなわち、より多数のピクセル)をMEMSパッケージ内に実装することができるように、MEMSパッケージのキャビティ(空洞)領域を増大させることができる。また、窓蓋の厚さを薄くすることができ、それによりMEMSパッケージの熱感度が向上される。従って、発明教示の少なくとも1つの実施形態に従って設計されたMEMSパッケージを実装するイメージング装置は、改善された画像品質を実現する。
ここで図3A及び3Bを参照するに、非限定的な一実施形態に従った微小電気機械システム(MEMS)パッケージ100が例示されている。非限定的な一実施形態によれば、MEMSパッケージ100は、マイクロボロメータパッケージとして構成されるが、本発明はそれに限定されるものではない。MEMSパッケージ100は、基板102及び窓蓋104を含んでいる。基板102は、基板長さを規定する第1の軸、基板幅を規定する第2の軸、及び基板高さを規定する第3の軸に沿って延在している。基板102は、これに限られないがシリコン(Si)を含む様々な半導体材料から形成されることができ、また、約200μmから約800μmの範囲の典型厚さを有することができるが、理解されるべきことには、これらは名目上の値であり、これらの値は、用途に応じてもっと薄くも厚くもなり得る。窓蓋104は、例えば8−12ミクロンの赤外線波長でのシリコンなど、関心のある波長で透明な材料から形成され、更に詳細に後述する二重シールリングアセンブリを介して基板102に結合される。
二重シールリングアセンブリは、二重シールリングアセンブリと、窓蓋104と、基板102との間の領域を、MEMSパッケージ100を取り囲む外部環境から保護する気密シールを作り出し、キャビティ領域108内の真空環境を可能にする。非限定的な一実施形態によれば、窓蓋104は、窓蓋104の内表面の端部から延在した内部リップ106を含む。内部リップ106は、基板102と窓蓋104との間にキャビティ領域108及びシールギャップ110が形成されるように、二重シールリングアセンブリに当接してシールされる。二重シールリングアセンブリによって作り出される気密シールにより、キャビティ領域108及びシールギャップ110は、MEMSパッケージ100を取り囲む環境から保護される。キャビティ108及びシールギャップ110の中に真空を構築することができる。非限定的な一実施形態によれば、更に詳細に後述するように、この真空は、性能を向上させるために環境からのアイソレーションを必要とする1つ以上のMEMSデバイスを熱的にアイソレートするために使用され得る。他の非限定的な一実施形態によれば、キャビティ108及びシールギャップ110は、衝撃及び湿ることを緩和するために、既知の背景を提供するようにガスで充たし戻されてもよい。斯くして、MEMSパッケージ100は、例えば加速度計として構成されることができる。
キャビティ領域108は、例えば、約200マイクロメートル(μm)から約400μmの範囲の高さを有する。しかし、シールギャップ110は、例えば、約2μmから約12μmの範囲の高さを有する。しかしながら、理解されるべきことには、シールギャップ110の高さは、窓蓋104とVRPグループ114との間に物理的接触が存在しない限り、それに限定されるものではない。また、キャビティ108の上に位置する窓蓋104の部分は、用途及び設計意図に応じて、例えば約100μmから約1000μmの範囲の厚さを有し得る。
MEMSパッケージ100は更に、1つ以上のMEMSデバイスを含む。例えば、MEMSパッケージ100は、ピクセルアレイ112及びVRPグループ114を含む。ピクセルアレイ112は、例えば、キャビティ領域内に位置する基板102の上面に形成された例えば赤外線センサなどの複数のセンサを含む。MEMSがマイクロボロメータパッケージとして構成され得るように、センサはマイクロボロメータとして構成されることができる。従って、ピクセルアレイ112は、窓蓋104の内表面と基板102との間に介在する。VRPグループ114は、シールギャップ110内に位置する基板102の第2の部分上に形成される。従って、VRPグループ114は、内部リップ106と基板102との間に介在する。ピクセルアレイ112に含まれる各センサは、例えば約7.5μmと約14μmとの間の波長の赤外線を検出するように構成される。赤外線に応答して、マイクロボロメータの電気抵抗が変化する。当業者によって理解されるように、この抵抗変化が測定され、画像を生成するのに使用され得る温度へと処理される。VRPグループ114も、1つ以上のマイクロボロメータを含んでいる。しかしながら、ピクセルアレイ112とは異なり、VRPグループ114のマイクロボロメータは、例えばVRPシールド116により、赤外線を受けないように遮蔽されている。VRPシールド116は、放射線がVRPグループ114に到達するのを阻止する如何なる材料で形成されてもよい。斯くして、VRPグループ114は、ピクセルアレイ112で受け取られた赤外線を、ピクセル環境内に存在する全般的なノイズから区別するための基準として使用される。
図3A−3Bに更に例示するように、非限定的な一実施形態に従った二重シールリングアセンブリは、内側シールリング118a及び外側シールリング118bを含んでいる。内側シールリング118a及び外側シールリング118bの各々が、基板102と窓蓋104との間に延在して、約7μm(しかし、2ミクロンでは遥かに小さく、12ミクロンでは大きい)の高さを画成するとともに、各々が基板102の長さに沿って延在して、約200μmから約250μmの範囲のシール長さを画成するため。しかしながら、理解されるべきことには、各シールリング118a/118bは、MEMSパッケージ100の幾何学形状に応じて、幅においてもっと大きくてもよいし、もっと小さくてもよい。内側シールリング118a及び外側シールリング118bの各々は、キャビティ領域108及びシールギャップ110を外部環境から保護する気密シールを作り出す気密シール材料から形成される。気密材料は、以下に限られないが例えば、AuSnはんだ及びその合金、インジウムはんだ及びその合金、SnPb及びその合金。チタン(Ti)、例えばTi系はんだ材料などの可融性金属合金材料、又はガラスフリット材料を含む様々な材料を含む。
非限定的な一実施形態によれば、内側シールリング118a及び外側シールリング118bは、MEMSパッケージ100の所望の境界条件を規定するように、基板102上の特定の位置に形成される。例えば、内側シールリング118aは、VRPグループ114に可能な限り近く形成され、外側シールリング118bは、内部リップ106の外側エッジに可能な限り近く形成される。従って、内側シールリング118aと外側シールリング118bとの間にシール空所120が形成される。内側シールリング118aと外側シールリング118bとの間の距離は、MEMSパッケージ100の具体的な寸法に従って様々であり得る。しかしながら、少なくとも1つの実施形態は、内側シールリング118aを外側シールリング118bから隔てる約250μmの距離を持つシール空所120を含む。斯くして、真空シールを形成してキャビティ領域108及びシールギャップ110を外部環境から保護する気密シールが作り出され、外側シールリング118bが内部リップ106を基板102に固定する。従って、内部リップ106の外側エッジが内側シールリング118aの周りで回ることが防止され、それにより窓蓋104の撓みが抑制される。換言すれば、外側シールリング118bが窓の撓みを抑制し、それにより、窓蓋104がVRPグループ114に接触することが防止される。
上で詳述したように、上述の少なくとも1つの非限定的な実施形態は、外側シールリング118bから離間された内側シールリング118aを有する二重シールリングアセンブリを含んだMEMSパッケージ100を提供する。外側シールリング118bは、窓蓋104を基板102に固定し、それにより窓蓋104の撓みを抑制する。例えば、図4を参照するに、単一シールリングアセンブリ設計と比較した、様々な二重シールリングアセンブリ設計の試験結果を示す表が示されている。これら結果から理解され得ることには、二重シールリングアセンブリの設計は、約1.69μmの窓蓋撓みを可能にしてしまう単一シールリングアセンブリ設計と比較して、約0.87μmの窓蓋撓みを可能にする。換言すれば、二重シールリングアセンブリは、窓蓋撓みをほぼ半分に減少させる。さらに、内側シールリング118a及び外側シールリング118bの実装は、シールリングアセンブリに印加される窓蓋応力を大いに低減させる。例えば、単一の狭いシールリングのみを有する従来のマイクロボロメータパッケージは、約17,010ポンド/平方インチ(PSI)の窓蓋応力を実現する。一方、同じマイクロボロメータパッケージに二重シールリングアセンブリを実装することは、シールリングアセンブリに印加される窓蓋圧力を約4,264PSIまで低減させる。従って、二重シールリングアセンブリは、窓蓋応力を約1/4に低減させる。故に、二重シールリングアセンブリは、窓の撓み及びシールアセンブリそれ自体に印加される全体的な応力を抑制するので、本開示の少なくとも1つの実施形態に従ったMEMSパッケージ100は、従来のマイクロボロメータパッケージと比較したとき、より薄い窓蓋104を使用しながら、より大きいキャビティ領域108を有するように設計され得る。
次に、図5A−5Bを参照するに、他の非限定的な一実施形態に従ったMEMSパッケージ100が例示されている。図5A−5Bに例示するマイクロボロメータパッケージ100は、内側シールリング118a及び外側シールリング118bを含む二重シールリングアセンブリを、幅広シールリングアセンブリ122で置き換えている。幅広シールリングアセンブリ122は、内側エッジ124a及び外側エッジ124bを含んでいる。内側エッジ124aは、内側境界点126aで窓蓋104を基板102に結合する。外側エッジ124bは、外側境界点126bで窓蓋104を基板102に結合する。斯くして、内側エッジ124a及び外側エッジ124bがMEMSパッケージ100の所望の境界条件を規定するように、幅広シールリング122の幅の大きさが定められ得る。従って、外側エッジ124bが、幅広シールリングアセンブリ122が内側境界点126aの周りを回ることを防止することで、窓蓋104の撓みが抑制されるようになる。結果として、窓蓋104の厚さを薄くすることができながらキャビティ領域108のサイズを大きくすることができ、従来のマイクロボロメータパッケージよりも高い精度を持つMEMSパッケージ100が提供される。
次に、図6A及び6Bを参照するに、他の非限定的な一実施形態に従った二重シールリングアセンブリ122の上面図が示されている。二重シールリングアセンブリ122は、連続したシールリング118と、不連続なシールリング128とを含んでいる。連続シールリング118は、不連続シールリング128とキャビティとの間に置かれることができる(図6A参照)。それに代えて、不連続シールリング128が、連続シールリング118とキャビティ108との間に置かれてもよい。連続シールリング118は気密シールを形成するように構成され、不連続シールリング128は、途切れ又は隙間130を間に持つ離散的な素子で形成される。斯くして、不連続シールリング128は、なおも支持を提供しながら、はんだを節約することを可能にする。2つのシールリングのみが示されているが、理解されることには、少なくとも1つのシールリングが、密封シールを提供する連続シールリング118として構成される限り、3つ以上のシールリングが存在してもよい。
以下の請求項中の全てのミーンズ・プラス・ファンクション要素又はステップ・プラス・ファンクション要素の対応する構造、材料、動作、及び均等物は、具体的にクレーム記載される他のクレーム要素と組み合わさってその機能を実行する如何なる構造、材料、又は動作をも含むことが意図される。本発明の記述は、例示及び説明の目的で提示されており、網羅的であること又は開示された形態での発明に限定されることは意図されていない。本発明の範囲及び精神から逸脱することなく、数多くの変更及び変形が当業者に明らかになる。これらの実施形態は、本発明の原理及び実際の適用を最もよく説明するために、及び当業者が、企図される特定の用途に適した様々な変更とともに様々な実施形態に関して本発明を理解することを可能にするために、選択されて記述されている。
本発明に好適な実施形態について記述したが、理解されるように、当業者は、現時及び将来の双方において、以下に続く請求項の範囲に入る様々な改善及び改良を為し得る。これらの請求項は、最初に記載された発明に対する適正な保護を維持するように解釈されるべきである。

Claims (20)

  1. 微小電気機械システム(MEMS)パッケージであって、
    長さを画成する第1対の外縁及び幅を画成する第2対の外縁の間を延在する基板と、
    前記基板上のシールリングアセンブリであり、少なくとも1つのMEMSデバイスに隣接する第1の境界点と前記外縁のうちの少なくとも1つに隣接する第2の境界点とを作り出す少なくとも1つのシールリングを含むシールリングアセンブリと、
    前記少なくとも1つのMEMSデバイスを収容するシールギャップを画成する、前記シールリングアセンブリ上の窓蓋と
    を有し、
    前記シールリングアセンブリは、前記シールギャップ内への前記窓蓋の撓みが抑制されるよう、前記第2の境界点において前記窓蓋を前記基板に固定する、
    MEMSパッケージ。
  2. 前記シールリングアセンブリは、当該MEMSパッケージを取り囲む外部環境から前記シールギャップを保護する気密シールを作り出している、請求項1に記載のMEMSパッケージ。
  3. 前記シールリングアセンブリの一部が、前記基板の外周に完全に沿って延在している、請求項2に記載のMEMSパッケージ。
  4. 前記シールリングアセンブリは、前記第1の境界点を画成する内側シールリングと、前記第2の境界点を画成する外側シールリングとを含む、請求項3に記載のMEMSパッケージ。
  5. 前記内側シールリングが前記外側シールリングから離間されて、これらの間にシール空所を画成している、請求項4に記載のMEMSパッケージ。
  6. 前記窓蓋は、第1対の窓エッジ及び第2対の窓エッジの間を延在して窓蓋表面を画成し、前記窓エッジのうちの少なくとも1つが前記外側シールリングに結合されて、前記窓蓋が前記内側シールリングの周りを回ることを阻止している、請求項5に記載のMEMSパッケージ。
  7. 前記シール空所の幅が、前記内側シールリングの幅及び前記外側シールリングの幅の各々よりも大きい、請求項6に記載のMEMSパッケージ。
  8. 前記内側シールリング及び前記外側シールリングは各々、前記気密シールを形成するように構成されたシール材を有する、請求項5に記載のMEMSパッケージ。
  9. 前記少なくとも1つのMEMSデバイスは、前記基板の上面上のエネルギーピクセルアレイと、前記ピクセルアレイに対する基準を提供する前記基板の前記上面上の少なくとも1つの基準ピクセルとを含み、前記窓蓋は、前記エネルギーピクセルアレイを収容するキャビティ領域を画成し、前記窓蓋及びシールアセンブリは、前記キャビティ領域及び前記シールギャップを、当該MEMSパッケージを取り囲む外部環境から熱的にアイソレートし、赤外線センサデバイスを形成する、請求項2に記載のMEMSパッケージ。
  10. 前記少なくとも1つのシールリングは、前記窓エッジのうちの少なくとも1つに隣接して配置された外側エッジと該外側エッジの反対側の内側エッジとの間を延在する単一の幅広シールリングである、請求項3に記載のMEMSパッケージ。
  11. 前記内側エッジは、前記第1の境界点で前記基板に前記窓蓋を結合させ、前記外側エッジは、前記第2の境界点で前記基板に前記窓蓋を結合させている、請求項10に記載のMEMSパッケージ。
  12. 前記第1の境界点は、前記第1の境界点が前記MEMSデバイスと前記第2の境界点との間に介在するように、前記少なくとも1つのMEMSデバイスに直に隣接している、請求項11に記載のMEMSパッケージ。
  13. MEMSパッケージに含まれる窓蓋の撓みを抑制する方法であって、
    基板の上面上に、少なくとも1つのシールリングを含むシールリングアセンブリを形成して、前記上面に形成された少なくとも1つのMEMSデバイスに隣接する第1の境界点と、前記基板の外縁のうちの少なくとも1つに隣接する第2の境界点とを作り出すことと、
    前記シールリングアセンブリ上に窓蓋を形成して、前記少なくとも1つのMEMSデバイスを収容するシールギャップを画成することと、
    少なくとも前記第2の境界点を介して前記窓蓋を前記基板に固定することで、前記シールギャップ内への前記窓蓋の撓みが抑制されるようにすることと、
    を有する方法。
  14. 前記MEMSパッケージを取り囲む外部環境から前記シールギャップを保護するために、前記シールリングアセンブリを用いて気密シールを形成すること、を更に有する請求項13に記載の方法。
  15. 前記シールリングの一部を、前記基板の外周に完全に沿わせて延在させること、を更に有する請求項14に記載の方法。
  16. 前記基板の前記上面上に内側シールリングを形成して前記第1の境界点を画成することと、前記基板の前記上面上に外側シールリングを形成して前記第2の境界点を画成することと、を更に有する請求項15に記載の方法。
  17. 前記内側シールリングを前記外側シールリングから離間させて、これらの間にシール空所を画成すること、を更に有する請求項16に記載の方法。
  18. 前記外側シールリングの直上に少なくとも1つの窓エッジを形成して、前記窓蓋が前記内側シールリングの周りを回ることを阻止すること、を更に有する請求項17に記載の方法。
  19. 前記内側シールリングの幅及び前記外側シールリングの幅の各々よりも大きく前記シール空所の幅を形成するステップをさらに含む、請求項18に記載の方法。
  20. 前記気密シールを作り出すために、前記内側シールリング及び前記外側シールリングの各々をシール材から形成すること、を更に有する請求項17に記載の方法。
JP2017564575A 2015-06-24 2016-04-20 二重のシールリングを含むウエハレベルmemsパッケージ Active JP6757750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019208738A JP7336963B2 (ja) 2015-06-24 2019-11-19 二重のシールリングを含むウエハレベルmemsパッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/748,482 US9771258B2 (en) 2015-06-24 2015-06-24 Wafer level MEMS package including dual seal ring
US14/748,482 2015-06-24
PCT/US2016/028338 WO2016209339A1 (en) 2015-06-24 2016-04-20 Wafer level mems package including dual seal ring

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019208738A Division JP7336963B2 (ja) 2015-06-24 2019-11-19 二重のシールリングを含むウエハレベルmemsパッケージ

Publications (2)

Publication Number Publication Date
JP2018519173A true JP2018519173A (ja) 2018-07-19
JP6757750B2 JP6757750B2 (ja) 2020-09-23

Family

ID=55911076

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017564575A Active JP6757750B2 (ja) 2015-06-24 2016-04-20 二重のシールリングを含むウエハレベルmemsパッケージ
JP2019208738A Active JP7336963B2 (ja) 2015-06-24 2019-11-19 二重のシールリングを含むウエハレベルmemsパッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019208738A Active JP7336963B2 (ja) 2015-06-24 2019-11-19 二重のシールリングを含むウエハレベルmemsパッケージ

Country Status (8)

Country Link
US (2) US9771258B2 (ja)
EP (1) EP3313778A1 (ja)
JP (2) JP6757750B2 (ja)
KR (2) KR20190061100A (ja)
CN (2) CN107667068B (ja)
CA (1) CA2983165C (ja)
IL (1) IL256061B (ja)
WO (1) WO2016209339A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020059119A (ja) * 2015-06-24 2020-04-16 レイセオン カンパニー 二重のシールリングを含むウエハレベルmemsパッケージ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811361B2 (en) 2018-06-12 2020-10-20 Vanguard International Semiconductor Singapore Pte. Ltd. Seal ring bonding structures
CN110155934A (zh) * 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506712A (ja) * 1993-12-13 1997-06-30 ハネウエル・インコーポレーテッド 赤外線デバイス用集積シリコン真空マイクロパッケージ
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
WO2006062809A2 (en) * 2004-12-10 2006-06-15 L-3 Communications Corporation Optically blocked reference pixels for focal plane arrays
US20070200222A1 (en) * 2006-02-27 2007-08-30 Texas Instruments Incorporated Semiconductor device and method of fabrication
JP2013543268A (ja) * 2010-10-21 2013-11-28 レイセオン カンパニー 入射放射線検出器パッケージング
US20140124899A1 (en) * 2012-11-02 2014-05-08 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
JP2014082452A (ja) * 2012-09-26 2014-05-08 Nec Corp 気密封止パッケージ及びその製造方法
WO2015004166A1 (en) * 2013-07-10 2015-01-15 Melexis Technologies Nv Method for hermetically sealing with reduced stress

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003227626A1 (en) 2002-04-15 2003-10-27 Schott Ag Method for connecting substrates and composite element
US7692839B2 (en) * 2004-09-27 2010-04-06 Qualcomm Mems Technologies, Inc. System and method of providing MEMS device with anti-stiction coating
US7419853B2 (en) * 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
CN102134053B (zh) * 2010-01-21 2013-04-03 深迪半导体(上海)有限公司 双轴mems陀螺仪的制造方法
US9427776B2 (en) * 2012-08-23 2016-08-30 Raytheon Company Method of stress relief in anti-reflective coated cap wafers for wafer level packaged infrared focal plane arrays
US9287188B2 (en) * 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
NO2944700T3 (ja) 2013-07-11 2018-03-17
US9764946B2 (en) * 2013-10-24 2017-09-19 Analog Devices, Inc. MEMs device with outgassing shield
US9771258B2 (en) * 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09506712A (ja) * 1993-12-13 1997-06-30 ハネウエル・インコーポレーテッド 赤外線デバイス用集積シリコン真空マイクロパッケージ
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
WO2006062809A2 (en) * 2004-12-10 2006-06-15 L-3 Communications Corporation Optically blocked reference pixels for focal plane arrays
US20070200222A1 (en) * 2006-02-27 2007-08-30 Texas Instruments Incorporated Semiconductor device and method of fabrication
JP2013543268A (ja) * 2010-10-21 2013-11-28 レイセオン カンパニー 入射放射線検出器パッケージング
JP2014082452A (ja) * 2012-09-26 2014-05-08 Nec Corp 気密封止パッケージ及びその製造方法
US20140124899A1 (en) * 2012-11-02 2014-05-08 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
WO2015004166A1 (en) * 2013-07-10 2015-01-15 Melexis Technologies Nv Method for hermetically sealing with reduced stress

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020059119A (ja) * 2015-06-24 2020-04-16 レイセオン カンパニー 二重のシールリングを含むウエハレベルmemsパッケージ
JP7336963B2 (ja) 2015-06-24 2023-09-01 レイセオン カンパニー 二重のシールリングを含むウエハレベルmemsパッケージ

Also Published As

Publication number Publication date
KR20190061100A (ko) 2019-06-04
IL256061B (en) 2021-10-31
JP2020059119A (ja) 2020-04-16
US20170129775A1 (en) 2017-05-11
US20160376146A1 (en) 2016-12-29
US9771258B2 (en) 2017-09-26
IL256061A (en) 2018-01-31
CN107667068A (zh) 2018-02-06
CA2983165A1 (en) 2016-12-29
CN107667068B (zh) 2019-10-01
JP7336963B2 (ja) 2023-09-01
CA2983165C (en) 2023-06-13
US9969610B2 (en) 2018-05-15
EP3313778A1 (en) 2018-05-02
KR20180015742A (ko) 2018-02-13
KR102137331B1 (ko) 2020-07-23
WO2016209339A1 (en) 2016-12-29
CN110240115A (zh) 2019-09-17
JP6757750B2 (ja) 2020-09-23

Similar Documents

Publication Publication Date Title
JP7336963B2 (ja) 二重のシールリングを含むウエハレベルmemsパッケージ
US10788370B2 (en) Thermal infrared sensor array in wafer-level package
US9227839B2 (en) Wafer level packaged infrared (IR) focal plane array (FPA) with evanescent wave coupling
US7375331B2 (en) Optically blocked reference pixels for focal plane arrays
CN103988062B (zh) 红外传感器
JP6487032B2 (ja) 応力低減レイヤを有する密封されたパッケージ
JP6889981B2 (ja) 高い温度安定性の干渉型吸収体を使用する表面微細加工赤外線センサ
US9334154B2 (en) Hermetically sealed package having stress reducing layer
Forsberg et al. Very large scale heterogeneous integration (VLSHI) and wafer-level vacuum packaging for infrared bolometer focal plane arrays
US20130153766A1 (en) Wafer-level intrapixel getter reflector whole die encapsulation device and method
JP2007228347A (ja) 真空パッケージおよびその製造方法
US10976202B2 (en) Wafer level processed microbolometer focal plane array
FR3041151A1 (fr) Dispositif microelectronique et son procede de fabrication
Feng et al. MEMS based vacuum packaging method of optically readable infrared focal plane array
JP2019091931A (ja) 応力低減レイヤを有する密封されたパッケージ
JP2019091932A (ja) 応力低減レイヤを有する密封されたパッケージ
KR20200127443A (ko) 적외선 센서 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200831

R150 Certificate of patent or registration of utility model

Ref document number: 6757750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250