JP2018207444A - Information processing device, program, and information system - Google Patents
Information processing device, program, and information system Download PDFInfo
- Publication number
- JP2018207444A JP2018207444A JP2017114142A JP2017114142A JP2018207444A JP 2018207444 A JP2018207444 A JP 2018207444A JP 2017114142 A JP2017114142 A JP 2017114142A JP 2017114142 A JP2017114142 A JP 2017114142A JP 2018207444 A JP2018207444 A JP 2018207444A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- parameter
- parameters
- limit value
- margin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
本発明は、情報処理装置、プログラム、および情報システムに関する。 The present invention relates to an information processing device, a program, and an information system.
図１は、MOtherBOard (ＭＯＢＯ)とRiserBOard (ＲＩＺＢ)とを基板対基板接続用のコ
ネクタ（ＣＮ）で接続した情報処理装置の例である。ＭＯＢＯには、Central Processing
Unit（ＣＰＵ）が搭載されている。ＲＩＺＢには、メモリバッファ（ＭＢ）とDual Inline Memory Module(ＤＩＭＭ) が搭載されている。そして、ＭＯＢＯ上のＣＰＵとＲＩＺ
Ｂ上のＭＢとは、コネクタ（ＣＮ）を介して高速伝送路で接続されている。ここで、高速伝送路は、情報処理装置の基板上の部品間、あるいは、基板間で信号が授受される伝送路が例示される。
FIG. 1 shows an example of an information processing apparatus in which MOtherBOard (MOBO) and RiserBOard (RIZB) are connected by a board-to-board connector (CN). For MOBO, Central Processing
Unit (CPU) is mounted. The RIZB includes a memory buffer (MB) and a dual inline memory module (DIMM). And the CPU and RIZ on MOBO
The MB on B is connected by a high-speed transmission path via a connector (CN). Here, the high-speed transmission path is exemplified by a transmission path through which signals are exchanged between components on the board of the information processing apparatus or between boards.
図１のような高速伝送路が複数の基板上でＣＰＵ等の電子装置間を接続しているシステムにおいて、高速伝送路の伝送特性を規定する伝送パラメータは例えば以下の方法で決定される。ここで、伝送特性は、アイパターンで例示される、授受される信号の品質、マージン等の特性ということができる。 In a system in which high-speed transmission paths as shown in FIG. 1 are connected between electronic devices such as CPUs on a plurality of substrates, transmission parameters that define the transmission characteristics of the high-speed transmission paths are determined by the following method, for example. Here, it can be said that the transmission characteristics are characteristics such as the quality of signals to be exchanged and margins, which are exemplified by eye patterns.
第１の方法では、情報処理装置の起動時に毎回チューニング（最適化）が実施されて伝送パラメータが決定される。第２の方法では、予めチューニングして決定された固定の伝送パラメータがそのまま使用される。情報処理装置は、起動されると上記のように決定された伝送パラメータを使用し、高速伝送路を初期化し、ＣＰＵとＭＢ等に搭載された電子装置を高速伝送路で接続する。このような情報処理装置の立ち上げ時の高速伝送路の初期化および電子装置の接続処理は、トレーニングと呼ばれる。 In the first method, tuning (optimization) is performed every time the information processing apparatus is activated to determine transmission parameters. In the second method, fixed transmission parameters determined by tuning in advance are used as they are. When activated, the information processing apparatus uses the transmission parameters determined as described above, initializes the high-speed transmission path, and connects the CPU and the electronic device mounted on the MB or the like through the high-speed transmission path. Such initialization of the high-speed transmission path and connection processing of the electronic device when the information processing apparatus is started up are called training.
基板、あるいは基板に搭載されたLarge Scale Integration (ＬＳＩ)の組み合わせ等が起動ごとに変わらない場合、伝送特性がほぼ変わらないため起動時の伝送パラメータのチューニングは不要と考えてよい。したがって、情報処理装置は、上記２つの方法のうち後者の固定の伝送パラメータを使用してトレーニングを実施する。一方、基板やＬＳＩの組み合わせが変更される場合には基板のインピーダンスやＬＳＩのバラツキ等の要因により伝送特性が変わることが想定される。このため、情報処理装置は前者のように起動時に毎回チューニングを実施しトレーニングを実施する。前者の例としては、Input/Output(Ｉ
Ｏ)系のPeripheral Component Interconnect-Express (PCI-Express(登録商標))や、Double-Data-Rate4(ＤＤＲ４)等のインターフェースが例示される。
If the substrate or the combination of Large Scale Integration (LSI) mounted on the substrate does not change with each start-up, the transmission characteristics do not substantially change, so it may be considered that tuning of the transmission parameters at the start is unnecessary. Therefore, the information processing apparatus performs training using the latter fixed transmission parameter of the two methods. On the other hand, when the combination of the substrate and the LSI is changed, it is assumed that the transmission characteristics change due to factors such as the impedance of the substrate and the variation of the LSI. For this reason, the information processing apparatus performs the tuning and performs the training every time it is started up like the former. As an example of the former, Input / Output (I
Examples of such interfaces as O) Peripheral Component Interconnect-Express (PCI-Express (registered trademark)) and Double-Data-Rate 4 (DDR4).
一般的に情報処理装置が起動ごとに伝送パラメータをチューニングする場合、固定パラメータを使用する場合に比べて、起動時間が長くなる。このことから基板やＬＳＩの組み合わせの変更が無い構成において伝送特性が変わらない場合は固定パラメータを使用してトレーニングが行われる。固定パラメータを使用したトレーニングは起動時間の短縮化を図ることができる。 In general, when the information processing apparatus tunes the transmission parameter for each activation, the activation time becomes longer than when a fixed parameter is used. For this reason, when the transmission characteristic does not change in a configuration in which the combination of the board and the LSI is not changed, training is performed using fixed parameters. Training using fixed parameters can shorten the startup time.
図２は、図１の情報処理装置上にイコライザ等の高速伝送路の伝送特性を調整するための調整用部品を例示したブロック図である。図２の例では、ＭＯＢＯにはＣＰＵが搭載され、ＣＰＵは、送信イコライザＴＸＥＱ−Ａを介して送信用の高速伝送路に接続される。また、ＣＰＵは、受信イコライザＲＸＥＱ−ＡＡを介して受信用の高速伝送路に接続される。一方、ＭＢは、受信イコライザＲＸＥＱ−Ａを介して受信用の高速伝送路に接続される。また、ＭＢは、送信イコライザＴＸＥＱ−ＡＡを介して送信用の高速伝送路に接続される。ここで、イコライザとは、データ伝送で使用されるシグナル・コンディショニング
（信号調整）用の回路部品をいい、伝送信号の周波数特性等を調整するためのフィルタ回路などを含む補償回路である。
FIG. 2 is a block diagram illustrating an adjustment component for adjusting the transmission characteristics of a high-speed transmission line such as an equalizer on the information processing apparatus of FIG. In the example of FIG. 2, a CPU is mounted on the MOBO, and the CPU is connected to a high-speed transmission path for transmission via a transmission equalizer TXEQ-A. The CPU is connected to a high-speed transmission path for reception via a reception equalizer RXEQ-AA. On the other hand, the MB is connected to a high-speed transmission path for reception via a reception equalizer RXEQ-A. The MB is connected to a high-speed transmission path for transmission via a transmission equalizer TXEQ-AA. Here, the equalizer means a circuit component for signal conditioning (signal adjustment) used in data transmission, and is a compensation circuit including a filter circuit for adjusting a frequency characteristic or the like of a transmission signal.
図２では、ＭＯＢＯおよびＲＩＺＢには、それぞれRead Only Memory(ＲＯＭ)が搭載され、基板のシリアル番号が記憶されている。ＭＯＢＯおよびＲＩＺＢを管理する管理装置は、ＭＯＢＯおよびＲＩＺＢの基板を含むシステムが工場出荷時以降にＭＯＢＯおよびＲＩＺＢの基板が交換されたか否かを判定可能となっている。ただし、図２に例示される情報処理装置が固定の伝送パラメータを使用する情報処理装置の場合には、情報処理装置が工場等から出荷後にフィールドで故障交換や増設により基板の組み合わせが出荷時の構成から変更された場合も、伝送パラメータの変更は行なわれない。 In FIG. 2, each of MOBO and RIZB has a read only memory (ROM) and stores a serial number of the board. A management apparatus that manages MOBO and RIZB can determine whether or not the MOBO and RIZB substrates have been replaced since the system including the MOBO and RIZB substrates has been shipped from the factory. However, in the case where the information processing apparatus illustrated in FIG. 2 is an information processing apparatus that uses fixed transmission parameters, the combination of boards is not changed when the information processing apparatus is shipped from the factory or the like due to fault replacement or expansion in the field. Even when the configuration is changed, the transmission parameter is not changed.
ところで、出荷以降の回路部品の障害、故障等による基板の交換、メモリの増設、オプションの追加等で、基板が変更あるいは増設されることがある。基板が交換あるいは増設されるケースでは、高速伝送路が設けられる基板自体、あるいは高速伝送路に接続されるＬＳＩ等の回路部品の組み合わせが変わることになる。従来のシステムは、高価な基材を使用することで伝送特性のマージンに余裕のある伝送品質を確保し、基板の組み合わせが変更することによる伝送特性の変化にも追従可能であった。したがって、従来のシステムは、伝送特性の変化を出荷時の固定の伝送パラメータで吸収できていた。 By the way, the board may be changed or expanded by replacing the board due to failure or failure of circuit parts after shipment, adding a memory, adding an option, or the like. In the case where the board is replaced or added, the board itself provided with the high-speed transmission path, or a combination of circuit components such as LSIs connected to the high-speed transmission path changes. A conventional system can ensure transmission quality with a margin of transmission characteristics by using an expensive base material, and can follow changes in transmission characteristics due to changes in the combination of boards. Therefore, the conventional system can absorb the change of the transmission characteristic with the fixed transmission parameter at the time of shipment.
しかし、今日、価格競争力を上げるため、基板設計は伝送マージンを削減して、安価な基材を使用してコストダウンを図る傾向にある。このため、伝送特性のマージンは減少し、基板のインピーダンス特性やＬＳＩ等の回路部品の特性バラツキ等が高速伝送路の伝送特性に影響を及ぼしやすくなってきている。つまり、今日の情報処理装置が有する基板では、例えば、信号の反射、クロストークノイズ等の現象が生じやすくなっており、これらの現象が伝送特性に影響すると想定できる。以上から出荷時に固定の伝送パラメータによるトレーニングで伝送上の問題が生じない情報処理装置において、フィールドで基板やＬＳＩの組み合わせが変更になった場合には、伝送エラー等の問題が発生することも想定される。 However, today, in order to increase price competitiveness, board designs tend to reduce transmission margins and reduce costs by using inexpensive base materials. For this reason, the margin of the transmission characteristic is reduced, and the impedance characteristic of the substrate and the characteristic variation of circuit parts such as LSI are likely to affect the transmission characteristic of the high-speed transmission path. That is, on the substrate of today's information processing apparatus, phenomena such as signal reflection and crosstalk noise are likely to occur, and it can be assumed that these phenomena affect transmission characteristics. From the above, it is assumed that problems such as transmission errors will occur when the combination of boards and LSIs is changed in the field in an information processing device that does not cause transmission problems due to training with fixed transmission parameters at the time of shipment. Is done.
一方、固定の伝送パラメータを使用しない情報処理装置の場合には、情報処理装置が起動する度に伝送パラメータが決定されることとなる。しかしながら、上述のように、伝送パラメータが決定等を含むチューニングにはある程度の時間が費やされる結果、情報処理装置の起動時間が長くなる。 On the other hand, in the case of an information processing apparatus that does not use a fixed transmission parameter, the transmission parameter is determined every time the information processing apparatus is activated. However, as described above, a certain amount of time is spent on tuning including determination of transmission parameters, and as a result, the startup time of the information processing apparatus becomes long.
そこで、本発明の目的は、高速伝送路を含む情報処理装置において工場出荷時を含む出荷以降の時点で、高速伝送路が設けられた基板、高速伝送路に接続されるＬＳＩ等の部品の交換、あるいは増設が行われても、極力チューニングのための時間を少なくし、高速伝送路を安定して動作できるようにすることを目的とする。 Accordingly, an object of the present invention is to replace parts such as a board provided with a high-speed transmission path and an LSI connected to the high-speed transmission path at the time after the shipment including the factory shipment in an information processing apparatus including the high-speed transmission path. Alternatively, the purpose is to reduce the time required for tuning as much as possible and to enable a high-speed transmission line to operate stably even if expansion is performed.
開示の技術の一側面は、プロセッサを有し、伝送路の伝送特性を調整可能な部品の伝送特性を調整する情報処理装置によって例示される。本情報処理装置では、プロセッサが一の部品について伝送路の伝送特性が調整されていない場合に、前記伝送路の伝送特性を調
整する調整回路に既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から伝送路の伝送特性を調整するためのパラメータを決定する。そして、プロセッサは、決定されたパラメータによって伝送特性を調整する。
One aspect of the disclosed technology is exemplified by an information processing apparatus that has a processor and adjusts the transmission characteristics of a component that can adjust the transmission characteristics of a transmission path. In the information processing apparatus, when the transmission characteristic of the transmission line is not adjusted for one component of the processor, the transmission characteristic of the transmission line is predetermined in the existing measurement result in the adjustment circuit that adjusts the transmission characteristic of the transmission line. A plurality of parameters satisfying the above condition are set, a transmission characteristic is measured, and a parameter for adjusting the transmission characteristic of the transmission path is determined from the plurality of parameters. Then, the processor adjusts the transmission characteristics according to the determined parameters.
本情報処理装置によれば、高速伝送路を含む情報処理装置において工場出荷時を含む出荷以降の時点で、高速伝送路が設けられた基板、高速伝送路に接続されるＬＳＩ等の部品の交換、あるいは増設が行われても、極力チューニングのための時間を少なくし、高速伝送路を安定して動作させることができる。 According to this information processing apparatus, in an information processing apparatus including a high-speed transmission path, replacement of parts such as a board provided with the high-speed transmission path and an LSI connected to the high-speed transmission path after the shipment including the factory shipment. Alternatively, even if expansion is performed, it is possible to reduce the time for tuning as much as possible and to stably operate the high-speed transmission path.
以下、図面を参照して、一実施形態に係る情報処理装置１について説明する。以下の実施形態の構成は例示であり、情報処理装置１は実施形態の構成には限定されない。
［実施形態１］
図３から図７により実施形態１に係る情報処理装置１を説明する。
＜構成＞
Hereinafter, an
[Embodiment 1]
The
<Configuration>
図３は情報処理装置１の機能ブロックを例示する図である。なお、図３には、情報処理装置１に搭載されるハードウェアの一部、情報処理装置１を出荷する出荷工場の出荷試験サーバ２および出荷データベース３も記載されている。出荷試験サーバ２は管理装置の一例である。
FIG. 3 is a diagram illustrating functional blocks of the
図３のように、情報処理装置１は複数のプリント基板Ａ、Ｂ、Ｃ等を有する。情報処理装置１は出荷工場で出荷試験サーバ２に接続され、出荷試験が行われる。情報処理装置１には、ＬＳＩを搭載し、搭載したＬＳＩを高速伝送路で接続しているプリント基板Ａ、プ
リント基板Ｂが例示されている。また、図３には、情報処理装置１のシステム全体のマネージメントを行うプリント基板Ｃが例示されている。プリント基板Ｃは、プリント基板Ａとプリント基板Ｂとにそれぞれ通信路で接続されている。高速伝送路は、例えば、PCI-Express(登録商標)、ＤＤＲ４等のメモリデータの伝送路、Universal Serial Bus（ＵＳＢ
）等であり、伝送路の一例である。
As illustrated in FIG. 3, the
) Etc., and is an example of a transmission path.
プリント基板Ａに搭載されたＬＳＩは高速伝送路の伝送特性を調整する送信イコライザ制御部１３Ｔ１、受信イコライザ制御部１３Ｒ２を有する。また、プリント基板ＢのＬＳＩは高速伝送路の伝送特性を調整する送信イコライザ制御部１３Ｔ２、受信イコライザ制御部１３Ｒ１を有する。送信イコライザ制御部１３Ｔ１、１３Ｔ２、受信イコライザ制御部１３Ｒ１、１３Ｒ２は、伝送路の伝送特性を調整する調整回路の一例である。さらに、プリント基板Ａとプリント基板Ｂは、それぞれの個体識別番号（シリアル番号等）を格納するシリアル番号格納部を有している。実施形態１では、シリアル番号格納部は、例えば、ＲＯＭである。 The LSI mounted on the printed circuit board A includes a transmission equalizer control unit 13T1 and a reception equalizer control unit 13R2 that adjust the transmission characteristics of the high-speed transmission path. The LSI on the printed circuit board B includes a transmission equalizer control unit 13T2 and a reception equalizer control unit 13R1 that adjust the transmission characteristics of the high-speed transmission path. The transmission equalizer control units 13T1 and 13T2 and the reception equalizer control units 13R1 and 13R2 are examples of adjustment circuits that adjust the transmission characteristics of the transmission path. Furthermore, the printed circuit board A and the printed circuit board B have serial number storage units for storing individual identification numbers (such as serial numbers). In the first embodiment, the serial number storage unit is, for example, a ROM.
プリント基板Ｃはコントローラ１０と、プリント基板Ａ、Ｂ等のシリアル番号格納部の情報（シリアル番号）に対応する情報を保持する基板情報格納部１２を有する。プリント基板Ｃのコントローラ１０は、プリント基板Ａとプリント基板Ｂの送信イコライザ制御部１３Ｔ１、１３Ｔ２、受信イコライザ制御部１３Ｒ１、１３Ｒ２、およびシリアル番号格納部に通信路を介して接続される。また、プリント基板Ｃのコントローラ１０は、Local Area Network（ＬＡＮ）等のネットワークを介して出荷工場の出荷試験サーバ２と接続される。
The printed circuit board C includes a
コントローラ１０は、プリント基板Ａとプリント基板Ｂの送信イコライザ制御部１３Ｔ１、１３Ｔ２、受信イコライザ制御部１３Ｒ１、１３Ｒ２に伝送パラメータを設定し、伝送特性を評価し、チューニングを実行する。
The
ただし、コントローラ１０は、プリント基板Ａ上の図示しないプロセッサ、プリント基板Ｂ上の図示しないプロセッサおよびファームウェア等に、伝送パラメータを指定し、伝送特性の評価とチューニングの実行を指令する場合もある。伝送特性は、例えば、受信側の受信信号のアイパターンの各部の値で評価される。アイパターンは、ＯＮのパルス信号とＯＦＦのパルス信号を重ね合わせた波形であり、伝送路の伝送特性の一例である。
However, the
出荷試験サーバ２は、情報処理装置１が出荷される前に、情報処理装置１上の高速伝送路等の出荷試験を実行し、伝送パラメータのチューニングを支援する。出荷試験サーバ２は、チューニングの結果得られる好ましい伝送パラメータをプリント基板Ａ、Ｂ等の個体識別番号に対応付けて出荷データベース３に保存する。なお、図３では、出荷データベース３は、出荷試験サーバ２と別体で記載されているが、出荷データベース３が出荷試験サーバ２に内蔵されるものでもよい。
The
図４Ａは情報処理装置１のハードウェアを例示する図である。また、図４Ｂは情報処理装置１への出荷時の処理を支援する出荷試験サーバ２を例示する図である。図４Ａ、図４Ｂのように、出荷前の情報処理装置１と出荷試験サーバ２とは、ＬＡＮ等のネットワークで接続されている。また、情報処理装置１は、ＭＯＢＯ、ＲＩＺＢ、およびコントローラ１０を有する。図４Ａでは、コントローラ１０としてManagement Board(ＭＭＢ)が例示されている。ＭＯＢＯおよびＲＩＺＢは、例えばシリアル通信等により、コントローラ１０（ＭＭＢ）と接続されている。また、ＭＯＢＯおよびＲＩＺＢは個体識別番号（基板のシリアル番号）が記憶されているＲＯＭを有している。ＭＯＢＯ、およびＲＩＺＢは伝送路の伝送特性を調整可能な部品の一例である。
FIG. 4A is a diagram illustrating hardware of the
コントローラ１０（ＭＭＢ）は、マイクロコンピュータ（以下、マイコン）１１と内蔵ＲＡＭ等を有し、情報処理装置１全体の管理機能を提供する。マイコン１１は、プロセッサの一例である。また、コントローラ１０（ＭＭＢ）は、各基板の伝送パラメータを基板情報格納部１２に保存している。図４Ａの例では、基板情報格納部１２は、内蔵ＲＡＭであり、EQ Tableと初期EQ Tableを格納する。
The controller 10 (MMB) includes a microcomputer (hereinafter referred to as a microcomputer) 11 and a built-in RAM, and provides a management function for the entire
EQ Tableは、情報処理装置１に搭載される基板ごとに、チューニングの結果としてイコライザに設定した伝送パラメータを保持する。すなわち、EQ Tableは、各行が１つの基板に対応し、シリアル番号（ＳＮ）、送信イコライザ設定値（ＴＸＥＱ）、受信イコライザ設定値（ＲＸＥＱ）を有する。
The EQ table holds transmission parameters set in the equalizer as a result of tuning for each board mounted on the
初期EQ Tableは、情報処理装置１に搭載される基板ごとに、チューニングに使用する伝送パラメータの初期値を保持する。本実施形態では、各基板と同一構成の基板での既存のチューニングの結果から、基板ごとにチューニングに使用する伝送パラメータが３種類準備される。第１の伝送パラメータは、各基板と同一構成の基板でマージン上限値となる伝送パラメータである。すなわち、イコライザに設定される伝送パラメータが第１の伝送パラメータを越えると、各基板と同一構成の基板での既存のチューニングの結果においては伝送特性がマージンの範囲に収まらない。したがって、出荷対象の情報処理装置１の基板でも受信信号のアイパターンがマージンを維持できない結果となる可能性が高い。
The initial EQ table holds initial values of transmission parameters used for tuning for each board mounted on the
第２の伝送パラメータは、各基板と同一構成の基板でマージン下限値となる伝送パラメータである。すなわち、イコライザに設定される伝送パラメータが第２の伝送パラメータ未満の場合、各基板と同一構成の基板での既存のチューニングの結果においては伝送特性がマージンの範囲に収まらない。したがって、出荷対象の情報処理装置１の基板でも受信信号のアイパターンがマージンを維持できない結果となる可能性が高い。
The second transmission parameter is a transmission parameter that becomes a margin lower limit value on a board having the same configuration as each board. That is, when the transmission parameter set in the equalizer is less than the second transmission parameter, the transmission characteristics do not fall within the margin range in the result of the existing tuning on the board having the same configuration as each board. Therefore, there is a high possibility that the eye pattern of the received signal cannot maintain a margin even on the substrate of the
第３の伝送パラメータは、各基板と同一構成の基板で伝送特性がマージン上限値とマージン下限値の中間値となる伝送パラメータである。すなわち、イコライザに設定される伝送パラメータが第３の伝送パラメータの場合、各基板と同一構成の基板での既存のチューニングの結果においては伝送特性がマージンの範囲に収まる。したがって、出荷対象の情報処理装置１の基板でも受信信号のアイパターンがマージンを十分に維持できる結果となる可能性が高い。
The third transmission parameter is a transmission parameter whose transmission characteristic is an intermediate value between the margin upper limit value and the margin lower limit value on a board having the same configuration as each board. That is, when the transmission parameter set in the equalizer is the third transmission parameter, the transmission characteristics fall within the margin range in the result of the existing tuning on the board having the same configuration as each board. Therefore, there is a high possibility that the eye pattern of the received signal can maintain a sufficient margin even on the substrate of the
なお、各基板と同一構成の基板での既存のチューニングでは、サンプルとして選定された基板、あるいは出荷済の既存の基板を用いて伝送特性が評価されている。しかし、事前のチューニングで選択されたサンプルの基板および実際に情報処理装置１に搭載される基板の特性ばらつき、基板に搭載されたＬＳＩの特性ばらつき等が存在する。したがって、サンプルの基板、あるいは出荷済の基板でチューニングされた伝送パラメータによる伝送特性が現在出荷対象の情報処理装置１においてそのまま再現されるとは限らない。しかしながら、上記第１の伝送パラメータと第２の伝送パラメータを限界値として、第３の伝送パラメータ近傍で伝送特性（アイパターン）のマージンが良好となる可能性が高いと言える。
In the existing tuning with a board having the same configuration as each board, the transmission characteristics are evaluated using a board selected as a sample or an already shipped board. However, there are variations in the characteristics of the sample substrate selected in advance tuning and the substrates actually mounted on the
図４Ａのように、初期EQ Tableは、情報処理装置１に搭載される基板ごとに、チューニング用の伝送パラメータの初期値を保持する。初期EQ Tableの各行は、送信イコライザ下限値（ＴＸＥＱ＿Ｍ）、送信イコライザ中間値（ＴＸＥＱ＿０）、送信イコライザ上限値（ＴＸＥＱ＿Ｐ）、受信イコライザ下限値（ＲＸＥＱ＿Ｍ）、受信イコライザ中間値（ＲＸＥＱ＿０）、受信イコライザ上限値（ＲＸＥＱ＿Ｐ）の各フィールドを含む。
As shown in FIG. 4A, the initial EQ table holds the initial values of the transmission parameters for tuning for each board mounted on the
一方、出荷試験サーバ２が管理する出荷データベース３は、出荷済の装置ごと、基板ご
とに、基板のシリアル番号（ＳＮ）、送信イコライザ（ＴＸＥＱ）の伝送パラメータ下限値（Ｍ）、中間値（０）、上限値（Ｐ）、受信イコライザ（ＲＸＥＱ）の伝送パラメータ下限値（Ｍ）、中間値（０）、上限値（Ｐ）を格納する。
On the other hand, the
各基板のコントローラ１０は、出荷試験サーバ２から初期EQ Tableの各パラメータ（初期値）を取得し、保持する。そして、各基板のコントローラ１０は、工場出荷時に初期EQ
Tableの各パラメータにしたがい、チューニングを実行し、チューニングの結果に基づき、初期EQ Tableの各パラメータ（初期値）のうちから好ましい伝送パラメータを改めて選択し、基板情報格納部１２のEQ tableに設定する。また、各基板のコントローラ１０は、出荷試験サーバ２を介して、出荷データベース３に、チューニングの結果選択された各基板での好ましい伝送パラメータ（EQ Table）を格納する。
The
Tuning is executed in accordance with each parameter of the table, and based on the tuning result, a preferable transmission parameter is selected again from each parameter (initial value) of the initial EQ table and set in the EQ table of the board
一方、出荷試験サーバ２は、各基板のチューニングで得られた好ましい伝送パラメータ（EQ Table）から、伝送パラメータの下限値、中間値、上限値を求める。そして、出荷試験サーバ２は、今回の各基板で得られた伝送パラメータの下限値、中間値、上限値と、出荷データベース３に、各基板に対応付けて蓄積済みの既存の伝送パラメータの下限値、中間値、上限値とを平均し、下限値、中間値、上限値の標準的な値を算出し、以降の基板への初期値とする。平均の仕方は、必ずしも単純平均には限定されないので、本実施形態では、出荷試験サーバ２の処理を統計処理という。すなわち、出荷試験サーバ２は、統計処理を行った結果である伝送パラメータの下限値、中間値、上限値を以降チューニング対象となる基板に設定する。そして、出荷試験サーバ２は、以降チューニング対象となった基板のチューニングで得られた好ましい伝送パラメータを取得し、さらに平均等の統計処理を行い、出荷データベース３に反映する。
On the other hand, the
ここで、伝送パラメータのチューニング時間について説明する。図４Ａの例では、送信イコライザへの設定値(TXEQ_x)が0b000のように、３ビット(8パターン)、受信イコライザへの設定値（REQ_x）が0b00のように、２ビット(４パターン)であり、送受信の両イコラ
イザへの設定値の組み合わせは全部で３２のパラメータある。１パターンのトレーニング時間は５分を要すると仮定すると、全３２のパラメータでのトレーニングの実施には、５ｘ３２＝１６０分（約２．６時間）の時間が掛かることになる。
Here, transmission parameter tuning time will be described. In the example of FIG. 4A, the transmission equalizer setting value (TXEQ_x) is 3 bits (8 patterns) as 0b000, and the reception equalizer setting value (REQ_x) is 2 bits (4 patterns). Yes, there are a total of 32 parameters for combinations of set values for both equalizers for transmission and reception. Assuming that the training time of one pattern requires 5 minutes, it takes 5 × 32 = 160 minutes (about 2.6 hours) to perform training with all 32 parameters.
図５は、イコライザに設定する設定値（上記図４ＡのＴＸＥＱ−Ａ等の伝送パラメータ）を例示する図である。図５のように実際の伝送パラメータは全ての組み合わせにおいて、伝送路の伝送ができるのではなく、ある組み合わせの範囲の中で各ＬＳＩが動作するのが一般的である。このため、同一構成の各基板で一度全てのパラメータ試験をすることで稼動の上限、下限のパラメータは把握できることになる。この最初の試験で、上限と下限の中間値が最良の伝送パラメータとして決定され、以降、同一構成の基板に対しては、通常はこの最良の伝送パラメータ値（中間値）が使用される。 FIG. 5 is a diagram illustrating setting values (transmission parameters such as TXEQ-A in FIG. 4A) set in the equalizer. As shown in FIG. 5, in all combinations of actual transmission parameters, it is common that each LSI operates within a certain combination range, instead of being able to transmit the transmission path. For this reason, the upper and lower parameters of the operation can be grasped by performing all the parameter tests once on each board having the same configuration. In this first test, an intermediate value between the upper limit and the lower limit is determined as the best transmission parameter, and thereafter, this best transmission parameter value (intermediate value) is usually used for the same configuration board.
この最良の伝送パラメータ値（中間値）を中心にマージン上限、下限の伝送パラメータとあわせた３つのパラメータを選択しておき、同一構成の基板に対して、この３つのパラメータに絞ってチューニングをすることで、チューニング時間は５ｘ３＝１５分にまで削減可能となる。このような限定された伝送パラメータによるチューニング時間は、故障や増設後の初回起動でのチューニング時間としては現実的なものといえる。 Centering on this best transmission parameter value (intermediate value), three parameters including the upper and lower margin transmission parameters are selected, and the same configuration board is tuned to these three parameters. As a result, the tuning time can be reduced to 5 × 3 = 15 minutes. The tuning time based on such limited transmission parameters can be said to be realistic as the tuning time at the first start after failure or expansion.
次に工場での出荷試験時に関して、従来は評価時に決定した最良の伝送パラメータ値（中間値）で試験するため、出荷時に試験サーバによるシリアル情報以外の構成情報は取得されない。一方、本実施形態では図４Ａ、図４Ｂのように、出荷試験サーバ２は、上記３つの伝送パラメータでチューニングを実行するとともに、出荷対象装置の各基板のシリアル情報に関連付けて、チューニング後の伝送パラメータ（中間値）を出荷データベース３
に蓄積する。また、出荷試験サーバ２は、チューニング後の伝送パラメータ（中間値）に対する、マージン上限値およびマージン下限値を決定する。そして、出荷試験サーバ２は、この各基板でのチューニング後の伝送パラメータ（中間値）、マージン上限値およびマージン下限値を出荷データベース３に蓄積する。
Next, regarding the shipping test at the factory, since the test is conventionally performed with the best transmission parameter value (intermediate value) determined at the time of evaluation, configuration information other than serial information by the test server is not acquired at the time of shipping. On the other hand, in this embodiment, as shown in FIGS. 4A and 4B, the
To accumulate. Further, the
このように蓄積された情報は最新のＬＳＩや基板のロットバラツキに対する最適なイコライザ設定値として活用できる。このため、出荷試験サーバ２は、定期的に事業部等に設けられるファームウェアアップ配布用のサーバへ最適なイコライザ設定値をフィードバックし、ＭＭＢの初期EQ Table(ＲＡＭ)情報としてファームウェアの更新情報に含める。このような仕組みを採用することで、チューニング後の伝送パラメータを出荷データベース３に蓄積した情報は、工場出荷後、フィールドで稼働中の情報処理装置１に対する故障交換や増設時の再チューニングで使用される新しいイコライザ設定の初期値として活用可能となる。
＜処理フロー＞
The information accumulated in this way can be used as an optimum equalizer setting value for the latest LSI and substrate lot variation. For this reason, the
<Processing flow>
図６に比較例のPowerOnからBootまでのフローを例示する。比較例の処理では、情報処
理装置１がPowerOnされた後に（Ｃ１）、ＭＭＢが固定値の伝送パラメータをＣＰＵ／Ｍ
Ｂに設定し（Ｃ２）、ＢＩＯＳの起動後に、ＣＰＵ／ＭＢのトレーニング（初期化）が実行され（Ｃ３）、Operating System（ＯＳ）がBootする（Ｃ４）。
FIG. 6 illustrates a flow from PowerOn to Boot of the comparative example. In the processing of the comparative example, after the
Set to B (C2), after starting the BIOS, training (initialization) of the CPU / MB is executed (C3), and the operating system (OS) is booted (C4).
図７に実施形態１のPowerOnからBootまでのフローを例示する。本実施形態ではＬＳＩ
を搭載し、搭載したＬＳＩを高速伝送路で接続しているプリント基板について、PowerOn
毎に、コントローラ１０（ＭＭＢ）がチューニングの要否を判断する。すなわち、図７のフローのようにPowerOn毎に（Ｄ１）、ＬＳＩを高速伝送路で接続しているプリント基板
等の部品、例えば、ＭＯＢＯまたはＲＩＺＢ等の個体識別情報をＭＭＢ等のコントローラ１０が確認する。すなわち、ＭＭＢ等のコントローラ１０はＭＯＢＯまたはＲＩＺＢ等のＲＯＭに入っているシリアル番号等の個体識別情報、または個体識別情報の組み合わせを読み出し、取得する（Ｄ２）。また、ＭＭＢ等のコントローラ１０は、基板情報格納部１２から前回起動時に取得しておいた個体識別情報、または個体識別情報の組み合わせを読み出し、取得する。基板情報格納部１２は、すでに述べたように、ＭＭＢ等のコントローラ１０内のＲＡＭに構築される。そして、ＭＭＢ等のコントローラ１０は、Ｄ２で取得した個体識別情報、または個体識別情報の組み合わせを前回起動時に取得した個体識別情報、または個体識別情報の組み合わせと比較する（Ｄ３）。比較の結果が一致する場合は（Ｄ３でＹＥＳ）、図６の比較例のように、ＭＭＢ等のコントローラ１０は、ＣＰＵ、ＭＢ等のイコライザに固定の伝送パラメータを設定する（Ｄ４）。そして、ＭＭＢ等のコントローラ１０は、ＢＩＯＳを起動し、ＣＰＵ／ＭＢ間に固定値を使用したトレーニング（初期化）を実施する（Ｄ５）。
FIG. 7 illustrates a flow from PowerOn to Boot of the first embodiment. In this embodiment, LSI
For printed circuit boards that connect LSIs with high-speed transmission paths.
Each time, the controller 10 (MMB) determines whether or not tuning is necessary. That is, the
一方、前回起動時と今回とで、個体識別情報、または個体識別情報の組み合わせが不一致の場合には（Ｄ３でＮＯ）、ＭＭＢ等のコントローラ１０は、ＣＰＵ／ＭＢ間の伝送パラメータを再チューニングするフローに進む。Ｄ３でＮＯの場合は、一の部品について伝送路の伝送特性が調整されていない場合の一例である。情報処理装置１に搭載されたＭＯＢＯまたはＲＩＺＢ等の基板は一の部品の一例である。
On the other hand, if the individual identification information or the combination of the individual identification information does not match between the previous activation and this time (NO in D3), the
すなわち、ＭＭＢ等のコントローラ１０は、ＣＰＵ、ＭＢ等のイコライザに初期EQ Tableの３つの伝送パラメータ（Ｍ、０、Ｐ）を順次設定する（Ｄ６）。Ｄ６の処理は、伝送路の伝送特性を調整する調整回路に既存の測定結果において伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定することの一例である。初期EQ Tableの３つの伝送パラメータ（マージン下限値であるＭ、中間値である０、マージン上限値であるＰ）は、所定の条件を充足する複数のパラメータの一例である。
That is, the
そして、ＭＭＢ等のコントローラ１０は、ＢＩＯＳを起動し、ＢＩＯＳは、それぞれの伝送パラメータ（Ｍ、０、Ｐ）で、例えば、ＣＰＵ／ＭＢ間のチューニングを実行する（Ｄ７）。すなわち、ＢＩＯＳは、３つの伝送パラメータ（Ｍ、０、Ｐ）のうち、伝送マージンが最大値となるものを最適な新伝送パラメータ（中間値、０）に決定する（Ｄ８）。Ｄ８の処理は、複数のパラメータの中から伝送路の伝送特性を調整するためのパラメータを決定することの一例である。
Then, the
最適なパラメータ（中間値、０）を決定する方法については、ＢＩＯＳは、伝送パラメータの３つの初期値を用い、それぞれのパラメータでＢＩＯＳが取得したアイパターンのマージンの値が一番大きいものを選択する。すなわち、図７では、簡略化されているが、Ｄ６からＤ８の処理は、初期EQ Tableの３つの伝送パラメータ（Ｍ、０、Ｐ）について、順次３回繰り返し実行される。Ｄ６からＤ８の処理は、測定された伝送特性がマージン上限値とマージン下限値との中間値となるときのパラメータを第１パラメータ、第２パラメータ、および第３パラメータの中から選択することの一例である。 For the method of determining the optimum parameter (intermediate value, 0), the BIOS uses the three initial values of the transmission parameters, and selects the one with the largest eye pattern margin value obtained by the BIOS for each parameter. To do. That is, although simplified in FIG. 7, the processing from D6 to D8 is repeatedly executed three times sequentially for the three transmission parameters (M, 0, P) of the initial EQ table. The processing from D6 to D8 is an example of selecting a parameter when the measured transmission characteristic is an intermediate value between the margin upper limit value and the margin lower limit value from the first parameter, the second parameter, and the third parameter. It is.
そして、ＢＩＯＳは、Ｄ６からＤ８の処理で決定された伝送パラメータをＣＰＵ／ＭＢに設定し、ＣＰＵ／ＭＢを初期化し、トレーニングを実行し、高速伝送路に接続する（Ｄ９）。Ｄ９の処理は、決定されたパラメータによって伝送特性を調整することの一例である。なお、Ｄ９の処理は、コントローラ１０がＢＩＯＳを介して実行しているということも言える。この調整により、物理的には高速伝送路に接続されているＣＰＵ／ＭＢを論理的にも高速伝送路に接続することとなる。
Then, the BIOS sets the transmission parameters determined in the processes from D6 to D8 in the CPU / MB, initializes the CPU / MB, executes training, and connects to the high-speed transmission path (D9). The process of D9 is an example of adjusting the transmission characteristics according to the determined parameter. It can be said that the process of D9 is executed by the
また、ＢＩＯＳは、Ｄ６からＤ８の処理で決定され、ＣＰＵ／ＭＢに設定された伝送パラメータ（中間値、０）をコントローラ１０の基板情報格納部１２のEQ Table（例えば、ＭＭＢのＲＡＭ）に格納する（Ｄ１０）。
The BIOS is determined by the processing from D6 to D8, and the transmission parameter (intermediate value, 0) set in the CPU / MB is stored in the EQ table (for example, MMB RAM) of the board
以上述べたように、実施形態１では、情報処理装置１は、チューニング方法としては従来の既存技術を使用するが、全パラメータの組み合わせを確認するとチューニング時間が長くなるため、図５において前述したように、サンプルの基板等でチューニングを実行した、同一構成の基板での既存のチューニング結果から、伝送特性が稼動範囲となる伝送パラメータのうち、中間値、マージン上限およびマージン下限の３つの伝送パラメータに絞りチューニングを実行する。このように、実施形態１では、３つの伝送パラメータに絞りチューニングすることで、工場出荷時の個々の基板が搭載された情報処理装置１、フィールドでの故障等による基板等の交換後の情報処理装置１の初回の起動時間短縮を図ることができる。
As described above, in the first embodiment, the
図５のように、工場から出荷される情報処理装置１の初期値を蓄積する出荷データベース３は、パラメータ稼動範囲の中間値と、マージンの上限、下限の３つを蓄積している。そこで、ＭＭＢ等のコントローラ１０は、出荷データベース３から全出荷装置の３点のそれぞれの平均値から伝送パラメータの３つの初期値を取得し、基板情報格納部１２に保持している。
As shown in FIG. 5, the
ところで、故障交換時、増設時は、合わせてファーム更新作業を行うことが一般的である。このため、故障交換時、増設時に、ＭＭＢ等のコントローラ１０のファームウェアとともに、各ボードの伝送パラメータテーブルである基板情報格納部１２のEQ Tableも更新される。交換された基板間高速伝送路の再チューニング時の初期値としては、工場での出荷データベース３から、より多くの基板で最適化されたパラメータが選択される。このため、基板の故障交換時、あるいは増設時に選択される３つのパラメータは、安定したマージンを確保したパラメータになる可能性が高い。
By the way, it is common to perform a firmware update operation at the time of failure replacement and expansion. For this reason, the EQ table of the board
なお、ＭＭＢ等のコントローラ１０のファーム更新作業が行われない場合は、出荷時点または前回のファーム更新作業での伝送パラメータの３つの初期値が基板情報格納部１２の初期EQ Tableに格納されている。ただし、前回のファーム更新作業での伝送パラメータの３つの初期値は、ある時点では最新のパラメータではない。しかしながら、実施形態１では、伝送パラメータの３つの初期値が最新か否かは問わない。すなわち、ＭＭＢ等のコントローラ１０は、再チューニングにより基板情報格納部１２に格納された伝送パラメータの３つの初期値から最適な伝送パラメータを選択することとする。この再チューニングの結果は新たな伝送パラメータとしてＭＭＢのEQ Table に再登録することで次回以降の
起動ではこの再チューニグパスを通らず、図６のような比較例の固定の伝送パラメータによる起動フローでBootすればよい。
When the firmware update operation of the
以上により、工場出荷時、およびフィールドで基板の組み合わせが変わった時にのみ伝送パラメータを再チューニングし、新しい伝送パラメータをＭＭＢに設定し、更新する。また、交換後の初回起動は、再チューニングのため時間を要するが、伝送パラメータの範囲を３つに絞り込むことで起動時間の短縮化が可能となる。
情報処理装置１によれば出荷後の故障交換、増設時に伝送パラメータが最適化されるため、出荷後も安定した高速伝送路の品質を確保することが可能となる。
［実施形態２］
As described above, the transmission parameters are retuned only at the time of shipment from the factory and when the combination of boards changes in the field, and new transmission parameters are set in the MMB and updated. In addition, although the initial activation after replacement requires time for retuning, the activation time can be shortened by narrowing the range of the transmission parameters to three.
According to the
[Embodiment 2]
以下、図８から図１３により、実施形態２に係るサーバ装置１Ａを説明する。実施形態２では、実施形態１の情報処理装置１に代えて、より具体的な構成のサーバ装置１Ａにより高速伝送路の伝送パラメータをチューニングする処理を例示する。なお、実施形態２の構成要素で実施形態１の構成要素と同一の構成要素については、同一の符合を付してその説明を省略する。サーバ装置１Ａは情報処理装置の一例である。
Hereinafter, the
図８に、サーバ装置１Ａの構成図を例示する。サーバ装置１Ａは、SystemBoard(ＳＢ)
と、ManagementBoard(ＭＭＢ)を有する。ＳＢには、ＣＰＵとMemoryBubber(ＭＢ−Ａ)が
高速伝送路−Ａで接続され、ＭＢ−ＡにはさらにＤＤＲメモリ（ＤＩＭＭ）が接続されている。なお、サーバ装置１Ａには、ＳＢ上にMemory Riser(ＭＥＺＺ)の基板が搭載されている（点線箇所参照）。ＳＢとＭＥＺＺとにおいて、ＣＰＵとＭＢ−Ｂが高速伝送路−Ｂで接続され、ＭＢ−ＢにはさらにＤＩＭＭが接続されている。ＳＢとＭＥＺＺには基板のシリアル番号が記憶されているＲＯＭがそれぞれ搭載され、ＭＭＢ１０ＡとInter-Integrated Circuit（Ｉ２Ｃ、アイ・スクエアド・シー）で接続される。
FIG. 8 illustrates a configuration diagram of the
And ManagementBoard (MMB). A CPU and MemoryBubber (MB-A) are connected to the SB via a high-speed transmission path-A, and a DDR memory (DIMM) is further connected to the MB-A. In the
サーバ装置１Ａは、ＭＭＢ１０Ａを有する。ＭＭＢ１０Ａは、実施形態１のコントローラ１０と同様、マイコン１１およびＲＡＭ１２Ａを有している。ＲＡＭ１２Ａは、実施形態１の基板情報格納部１２と同様であり、EQ Tableと初期EQ Tableを格納する。ＭＭＢ１０Ａは、工場では出荷試験サーバ２と接続してチューニングを実行し、伝送パラメータの最適値（中間値、０）を決定する。実施形態２においても実施形態１と同様、伝送パラメータは、例えば、イコライザへの設定値である。ＭＭＢ１０Ａは、決定した伝送パラメータの最適値（中間値、０）を基板情報格納部１２のEQ Tableに格納する。
The
さらに、ＭＭＢ１０Ａは、出荷時のサーバ装置１Ａの構成（基板の個体識別番号等）と出荷時のサーバ装置１Ａの構成に対応する伝送パラメータの最適値（中間値、０）を出荷データベース３のEQ Tableに蓄積する。出荷試験サーバ２は、ＭＭＢ１０Ａで決定された出荷時のサーバ装置１Ａの構成での伝送パラメータの最適値（中間値、０）を基に、マージン下限値（Ｍ）およびマージン上限値（Ｐ）を決定し、出荷データベース３の初期EQ Tableに蓄積する。
Further, the
図９にＳＢとＭＥＺＺの接続の詳細図を例示する。図９のように、サーバ装置１Ａでは、ＳＢ上にＭＥＺＺが搭載され、ＳＢとＭＥＺＺがコネクタ（ＣＮ）で接続されており、ＣＰＵとＭＥＺＺ上のＭＢ−Ｂが高速伝送路−Ｂで接続されている。
FIG. 9 illustrates a detailed view of the connection between SB and MEZZ. As shown in FIG. 9, in
ＣＰＵとＭＢ−Ｂは、それぞれ、高速伝送路−Ｂの接続のための伝送パラメータ設定箇所である送信イコライザ(TXEQ)制御部１３Ｔ１、１３Ｔ２、受信イコライザ(RXEQ)制御部１３Ｒ１、１３Ｒ２を有する。送信イコライザ(TXEQ)制御部１３Ｔ１、１３Ｔ２、受信イコライザ(RXEQ)制御部１３Ｒ１、１３Ｒ２には、実施形態１と同様、トレーニング時にＭＭＢ１０ＡよりＢＩＯＳを通じて、伝送パラメータの設定が可能である。
The CPU and MB-B have transmission equalizer (TXEQ) control units 13T1 and 13T2 and reception equalizer (RXEQ) control units 13R1 and 13R2, which are transmission parameter setting locations for connection of the high-speed transmission path-B, respectively. As in the first embodiment, transmission parameters can be set in the transmission equalizer (TXEQ) control units 13T1 and 13T2 and the reception equalizer (RXEQ) control units 13R1 and 13R2 through BIOS from the
図１０にＭＭＢ１０Ａ内のＲＡＭ１２Ａが保持するEQ Tableと初期EQ Tableの詳細情報を例示する。EQ Tableは、基板のシリアル番号（ＳＮ）等の個体識別情報と対応する送信イコライザ制御部（TXEQ）および送信イコライザ制御部（RXEQ）への設定パラメータを記憶している。
FIG. 10 illustrates detailed information of the EQ table and the initial EQ table held by the
また、ＲＡＭ１２Ａは、再チューニング時に使用される初期EQ Tableも保持する。初期EQ Tableは、実施形態１と同様、それぞれの伝送パラメータの初期値（TXEQ_0/RXEQ_0）
及び再チューニングの用のパラメータのTXEQ_M/TXEQ_P,RXEQ_M/RXEQ_Pを格納している。
なお、初期EQ Tableは、ＭＭＢ１０Ａファームウェアの更新時に最新のパラメータ初期値に更新される。なお、サーバ装置１０Ａ出荷時には、ＭＭＢ１０Ａは、出荷時点での最新パラメータを出荷試験サーバ２から取得し、初期EQ Tableに格納し、チューニングを実行する。
The
And TXEQ_M / TXEQ_P and RXEQ_M / RXEQ_P parameters for retuning are stored.
The initial EQ table is updated to the latest parameter initial value when the
図１１に工場の出荷試験サーバ２が管理する出荷データベース３に格納される情報を例示する。出荷試験サーバ２は、各基板のチューニング時に、出荷データベース３に、実施形態１と同様、装置（Ａ、Ｂ、Ｃ等）ごと、基板の個体識別情報（ＳＮ）と対応させて各イコライザに設定された伝送パラメータの下限値（Ｍ）、中間値（０）、および上限値（Ｐ）を記憶する。図１１のように、伝送パラメータは、送信イコライザ（ＴＸＥＱ）用と、受信イコライザ（ＲＸＥＱ）用とに分けて記憶される。
FIG. 11 illustrates information stored in the
なお、図１１には、出荷試験サーバ２のハードウェア構成も例示されている。出荷試験サーバ２は、ＣＰＵ２１と、ＲＡＭ２２と、Network Interface Card（ＮＩＣ）２３を有している。ＣＰＵ２１は、ＲＡＭ２２に実行可能に展開されたコンピュータプログラムを実行し、出荷試験サーバ２の処理を実行する。ＲＡＭ２２は、ＣＰＵ２１で実行されるコンピュータプログラム、ＣＰＵ２１が処理するデータを格納する。なお、ＲＡＭ２２には、ＢＩＯＳ等のファームウェアを格納する不揮発性のメモリも含まれる。ＮＩＣ２３は、ＬＡＮ等を通じて、例えば、サーバ装置１Ａ等と通信する。したがって、ＣＰＵ２１はＮＩＣ２３を通じて、出荷対象のサーバ装置１ＡのＭＭＢ１０Ａに対して、ファームアップを実行し、初期EQ Tableを格納する。また、ＣＰＵ２１はＮＩＣ２３を通じて、出荷対象のサーバ装置１ＡのＭＭＢ１０Ａから、チューニング後のEQ Tableを取得する。出荷試験サーバ２と出荷対象のサーバ装置１Ａは、情報システムの一例である。
Note that FIG. 11 also illustrates the hardware configuration of the
図１２に工場の出荷試験サーバ２の出荷データベース３から事業部へファームウェアとともに提供される伝送パラメータの下限値（Ｍ）、中間値（０）、および上限値（Ｐ）を例示する。すなわち、図１２は、工場から出荷されるサーバ装置１ＡのＭＭＢ１０Ａに対して、ファームアップを通じて出荷試験サーバ２の出荷データベース３が実行する連携処理と、この連携処理において提供される情報の内容を例示する。
FIG. 12 illustrates a lower limit value (M), an intermediate value (0), and an upper limit value (P) of transmission parameters provided together with firmware from the
図１２のように、工場の出荷試験サーバ２は、基板の個体識別情報（ＳＮ）と各イコライザに設定される伝送パラメータの下限値（Ｍ）、中間値（０）、および上限値（Ｐ）を
出荷データベース３に蓄積する。すなわち、出荷試験サーバ２は、サーバ装置１Ａの出荷時のチューニングのたびに、装置ごと、基板ごとに、上記の伝送パラメータの組みを出荷データベース３に蓄積する。さらに、出荷試験サーバ２は、蓄積した伝送パラメータの下限値（Ｍ）、中間値（０）、および上限値（Ｐ）を各装置の基板について平均した、基板ごとの平均値（ＭＯＢＯ＿ａｖｅ、ＲＩＺＢ＿ａｖｅ等）を保持する。伝送パラメータの下限値（Ｍ）、中間値（０）、および上限値（Ｐ）を装置の基板ごとに平均した平均値（ＭＯＢＯ＿ａｖｅ、ＲＩＺＢ＿ａｖｅ等）は、チューニング時の標準的な初期値として利用可能である。伝送パラメータの上記３つの組みの平均値は、例えば、ファームウェアのアップデート時に、事業部のファームウェア管理サーバに提供され、基板ごとのイコライザ初期値（中間値、マージン上限値、下限値）とされ、最新ＭＭＢファームウェアのデータとしてＭＭＢ１０Ａに設定される。例えば、これらのイコライザ初期値は、定期ファーム更新時の伝送パラメータとしてサーバ装置１Ａのユーザに公開されることになる。
As shown in FIG. 12, the
図１３Ａ、図１３Ｂに実施形態２の工場出荷時のPowerOnフローを例示する。なお、図
１３Ａと図１３Ｂとは、Ｚ１、Ｚ２の箇所で接続されている。工場出荷時のPowerOn（Ｅ
１）では、実施形態１と同様、伝送パラメータ（イコライザ設定値）のチューニングが実行される。この処理では、まず、ＭＭＢ１０ＡがＳＢ／ＭＥＺＺのＲＯＭを読み、ＳＢ／ＭＥＺＺのシリアル番号等の個体識別情報（以下、単にシリアル情報）を取得する（Ｅ２）。
FIG. 13A and FIG. 13B illustrate the PowerOn flow at the time of shipment from the factory according to the second embodiment. In addition, FIG. 13A and FIG. 13B are connected in the location of Z1 and Z2. Factory default PowerOn (E
In 1), the transmission parameter (equalizer set value) is tuned as in the first embodiment. In this process, first, the
次に、ＭＭＢ１０Ａは、読み出したＳＢ／ＭＥＺＺの基板シリアル情報をＭＭＢ１０ＡのＲＡＭ１２Ａ内のEQ Tableのシリアル番号（ＳＮ）と比較する（Ｅ３）。そして、両者が一致する場合（Ｅ３でＹｅｓ）には、ＭＭＢ１０ＡがＣＰＵ／ＭＢへEQ TableのTXEQ/RXEQにある伝送パラメータ(固定値)を設定する（Ｅ４）。そして、ＭＭＢ１０Ａは、ＢＩ
ＯＳの起動を開始し、ＣＰＵ−ＭＢ間の伝送路のトレーニング後（Ｅ５）、ＯＳをbootする。
Next, the
Starting of the OS is started, and after training of the transmission path between the CPU and MB (E5), the OS is booted.
一方、Ｅ３の判定の結果、読み出したＳＢ／ＭＥＺＺの基板シリアル情報がＲＡＭ１２Ａ内のEQ Tableのシリアル番号（ＳＮ）と一致しない場合（Ｅ３でＮＯ）、ＭＭＢ１０Ａは、ＣＰＵ−ＭＢ間の伝送パラメータの再チューニングを実施するため、初期EQ Table値(TXEQ_0/RXEQ_0)をＣＰＵとＭＢへ設定する（Ｅ６）。このときのEQ Tableの初期値は、
装置組み立て後の最初のファームに書かれている初期EQ Tableの値である。Ｅ３でＮＯの場合は、一の部品について伝送路の伝送特性が調整されていない場合の一例である。
On the other hand, as a result of the determination of E3, when the read SB / MEZZ board serial information does not match the serial number (SN) of the EQ table in the
This is the value of the initial EQ table written in the first farm after assembly. The case of NO in E3 is an example of the case where the transmission characteristics of the transmission line are not adjusted for one component.
そして、ＭＭＢ１０Ａは、再チューニングのためのＢＩＯＳ処理を起動し、初期EQ Tableの値での伝送特性（アイパターン）のマージン（アイマージンという）を取得し、ＢＩＯＳ内のＲＡＭへ保存する（Ｅ７）。この処理は、例えば、特許文献１にあるような従来技術が適用できる。
Then, the
次に、ＭＭＢ１０Ａは次の伝送パラメータ(TXEQ_M/RXEQ_M)をＣＰＵ／ＭＢへ設定する
（Ｅ８）。そして、ＭＭＢ１０ＡはＥ６からＥ７と同様の処理で、伝送特性（アイパターン）のマージンをＢＩＯＳ内のＲＡＭへ保存する（Ｅ９）。
Next, the
次に、ＭＭＢ１０Ａは次の伝送パラメータ(TXEQ_P/RXEQ_P)をＣＰＵ／ＭＢへ設定する
（Ｅ１０）。Ｅ６、Ｅ８、Ｅ１０の処理は、伝送路の伝送特性を調整する調整回路に既存の測定結果において伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定することの一例である。
Next, the
そして、ＭＭＢ１０ＡはＥ６からＥ７（およびＥ８からＥ９）と同様の処理で、伝送特性（アイパターン）のマージンをＢＩＯＳ内のＲＡＭへ保存する（Ｅ１１）。Ｅ７、Ｅ９
、Ｅ１１の処理は、伝送特性を測定することの一例である。
Then, the
, E11 is an example of measuring transmission characteristics.
次に、ＢＩＯＳがＲＡＭに保存してある３回分の伝送マージンを比較し、一番大きなマージン（値）の伝送パラメータを新パラメータとして決定する（Ｅ１２）。Ｅ１２の処理は、複数のパラメータの中から伝送路の伝送特性を調整するためのパラメータを決定することの一例である。Ｅ６−Ｅ１２の処理は、測定された伝送特性がマージン上限値とマージン下限値との中間値となるときのパラメータを第１パラメータ、第２パラメータ、および第３パラメータの中から選択することの一例である。そして、ＢＩＯＳがＭＭＢ１０Ａへ伝送パラメータの更新を依頼し、ＭＭＢはEQ Tableのパラメータを更新し、登録する(
Ｅ１３)。
Next, the transmission margin for three times stored in the RAM by the BIOS is compared, and the transmission parameter having the largest margin (value) is determined as a new parameter (E12). The process of E12 is an example of determining a parameter for adjusting the transmission characteristic of the transmission path from a plurality of parameters. The process of E6-E12 is an example of selecting a parameter when the measured transmission characteristic is an intermediate value between the margin upper limit value and the margin lower limit value from the first parameter, the second parameter, and the third parameter. It is. Then, the BIOS requests the
E13).
次に、ＭＭＢ１０Ａは一度システムをリセットし、ＭＭＢ１０Ａが新パラメータでＣＰＵ／ＭＢのパラメータを再設定する（Ｅ１４）。そして、ＭＭＢ１０ＡはＢＩＯＳ起動し、通常のトレーニングでbootする（Ｅ１5）。Ｅ１５の処理は、決定されたパラメータに
よって伝送特性が調整された伝送路を通じて一の部品による伝送を可能にすることの一例である。
Next, the
以上の出荷試験で新しい伝送パラメータが決定されたため、ＭＭＢ１０Ａは出荷試験サーバ２に伝送パラメータの更新を通知し、出荷試験サーバ２は、シリアル情報と、伝送パラメータをＭＭＢ１０Ａから回収する（Ｅ１６）。その後、ＭＭＢ１０ＡはＢＩＯＳを起動し、Bootする。
Since a new transmission parameter has been determined in the above shipment test, the
図１３Ａ、図１３Ｂの処理は、工場でのサーバ装置１Ａ出荷時の処理であるが、工場から出荷後にフィールドで基板交換後のPowerOnフローも、実質的に図１３Ａ、図１３Ｂと
同様である。なお、フィールドでのPowerOnフローでは、Ｅ１６の処理、つまり、出荷試
験サーバ２は、シリアル情報と、伝送パラメータをＭＭＢ１０Ａから回収する処理は実行されない場合が多い。以上の実施例から出荷後の故障交換、増設時の伝送パラメータを全てのパラメータのパターンを実施せずに短時間で最適化することが可能になる。
The processing of FIGS. 13A and 13B is processing at the time of shipment of the
図１４は、出荷試験サーバ２による、出荷対象の基板の基板情報格納部１２（ＲＡＭ１２Ａ）への初期EQ Tableの設定処理を例示する図である。この処理では、出荷試験サーバ２のＣＰＵ２１は、サーバ装置１ＡのＭＭＢ１０Ａから初期EQ Tableの設定要求を受け付ける（Ｓ１）。ただし、初期EQ Tableの設定要求は、所定の端末等からユーザ操作にしたがって受け付けてもよい。初期EQ Tableの設定要求を受け付けると（Ｓ１でＹＥＳ）、ＣＰＵ２１は、既存の初期EQ Tableを出荷データベース３から取得する（Ｓ２）。既存の初期EQ Tableは、この時点までに出荷時のチューニングが実施されたサーバ装置１Ａ等の基板から取得されたチューニング後のEQ Tableの値、つまり、イコライザへの設定値を基に出荷データベース３に蓄積された値である。チューニング後の基板のイコライザへの設定値を出荷データベース３に蓄積する手順は、別途図１５で例示する。すでに、図１２で説明したように、既存の初期EQ Tableは、複数装置の基板ごとに平均値が求められ、出荷データベース３に格納されている。そして、ＣＰＵ２１は、初期EQ Tableを出荷対象の基板に設定する（Ｓ３）。Ｓ１、Ｓ３の処理によって、ＭＭＢ１０Ａのマイコン１１は、出荷試験サーバ２から、既存の測定結果において伝送路の伝送特性が所定の条件を充足する複数のパラメータとして、初期EQ Tableを取得する。
FIG. 14 is a diagram exemplifying processing for setting an initial EQ table in the board information storage unit 12 (
図１５は、チューニング後のイコライザ設定値を出荷データベース３の初期EQ Tableに反映する処理を例示する図である。この処理では、出荷試験サーバ２のＣＰＵ２１は、出荷対象のサーバ装置１Ａにチューニングの実行を指令する（Ｓ１０）。そして、ＣＰＵ２１は、サーバ装置１ＡのＭＭＢ１０Ａからイコライザ設定値の格納要求を待つ（Ｓ１１）。ＣＰＵ２１は、サーバ装置１ＡのＭＭＢ１０Ａからイコライザ設定値の格納要求を受け
ると（Ｓ１１でＹＥＳ）、イコライザ設定値を取得する（Ｓ１２）。Ｓ１２の処理は、情報処理装置によって伝送路の伝送特性を調整するために決定されたパラメータを取得することの一例である。
FIG. 15 is a diagram illustrating a process of reflecting the equalizer set value after tuning in the initial EQ table of the
そして、ＣＰＵ２１は、イコライザ設定値に対するマージン上限値、マージン下限値を特定する（Ｓ１３）。ここで、イコライザ設定値に対するマージン上限値、マージン下限値は、以下のような方法１、２等で特定できる。
（方法１）
Then, the
(Method 1)
通常の出荷対象のサーバ装置１Ａに搭載される基板では、過去の試験等で得られた既存のデータでマージンの大きさ、段階，レベルに応じたイコライザ設定値が測定済みである。このような過去の試験等で得られた既存のデータは、例えば、出荷試験サーバ２に蓄積される。例えば、図５では、稼働不可（１１１）、稼働上限（１１０）、マージン上限（１０１）、中間（１００）、マージン下限（０１１）、稼働下限（００１）、稼働不可（０００）の各イコライザ設定値で、アイマージンが測定済みである。そこで、出荷試験サーバ２は、各イコライザ設定値間の変化に伴うマージンの変化は推定できる。つまり、１０１から１１０に変化したときのマージンの変化の推定値ΔＭ１を算出できる。また、１０１から１１１に変化したときのマージンの変化の推定値ΔＭ２も、推定できる。これらの変化の推定値ΔＭ１、ΔＭ２から、１０１が中間値となった場合のマージン上限値は推定できる。
In the board mounted on the
したがって、初期EQ Tableとしてマージン上限（１０１）、中間（１００）、マージン下限（０１１）を用いたチューニングの結果、イコライザ設定値（新たな中間値）として、１０１が得られた場合には、上記マージンの変化の推定値からマージン上限値を決定すればよい。また、マージン下限値も同様に決定できる。ただし、イコライザ設定値（新たな中間値）として、初期EQ Tableの上限値である１０１が得られた場合には、マージン下限値は、初期EQ Tableの中間値である１００にしてもよい。 Therefore, when 101 is obtained as an equalizer set value (new intermediate value) as a result of tuning using the margin upper limit (101), intermediate (100), and margin lower limit (011) as the initial EQ table, The margin upper limit value may be determined from the estimated margin change. The margin lower limit value can be determined in the same manner. However, when 101 which is the upper limit value of the initial EQ table is obtained as the equalizer setting value (new intermediate value), the margin lower limit value may be set to 100 which is the intermediate value of the initial EQ table.
同様に、初期EQ Tableとしてマージン上限（１０１）、中間（１００）、マージン下限（０１１）を用いたチューニングの結果、イコライザ設定値（新たな中間値）として、０１１が得られた場合には、上記マージンの変化の推定値からマージン上限値を決定すればよい。また、マージン下限値も同様に決定できる。ただし、イコライザ設定値（新たな中間値）として、初期EQ Tableの下限値である０１１が得られた場合には、マージン上限値は、初期EQ Tableの中間値である１００にしてもよい。したがって、Ｓ１３の処理は、決定されたパラメータが既存の測定結果における第１パラメータである場合に、既存の測定結果における第３パラメータを下限値となる新たな第２パラメータに決定するとともに、既存の測定結果における伝送路の伝送特性を基に上限値となる新たな第１パラメータを決定することの一例である。また、Ｓ１３の処理は、決定されたパラメータが既存の測定結果における第２パラメータである場合に、既存の測定結果における第３パラメータを上限値となる新たな第１パラメータに決定するとともに、既存の測定結果における伝送路の伝送特性を基に前記下限値となる新たな第２パラメータを決定することの一例でもある。
（方法２）
Similarly, when 011 is obtained as the equalizer setting value (new intermediate value) as a result of tuning using the margin upper limit (101), intermediate (100), and margin lower limit (011) as the initial EQ table, The margin upper limit value may be determined from the estimated value of the margin change. The margin lower limit value can be determined in the same manner. However, when 011 which is the lower limit value of the initial EQ table is obtained as the equalizer setting value (new intermediate value), the margin upper limit value may be set to 100 which is the intermediate value of the initial EQ table. Therefore, in the process of S13, when the determined parameter is the first parameter in the existing measurement result, the third parameter in the existing measurement result is determined as a new second parameter that becomes the lower limit value, and the existing parameter This is an example of determining a new first parameter that becomes an upper limit value based on the transmission characteristic of the transmission path in the measurement result. Further, in the process of S13, when the determined parameter is the second parameter in the existing measurement result, the third parameter in the existing measurement result is determined as a new first parameter that becomes the upper limit value, and the existing parameter It is also an example of determining a new second parameter that becomes the lower limit value based on the transmission characteristic of the transmission line in the measurement result.
(Method 2)
過去の多数の基板についての測定結果から、例えば、あるイコライザ設定値（例：１０１）が中間値となる基板の場合の上限値、下限値は実績値として出荷試験サーバ２に記録されている。そこで、チューニングの結果、イコライザ設定値（新たな中間値）が得られた場合には、当該中間値に対して、過去に実績として用いられたマージン上限値、マージン下限値を用いてもよい。
From the measurement results of a large number of past substrates, for example, the upper limit value and the lower limit value in the case of a substrate in which a certain equalizer setting value (example: 101) is an intermediate value are recorded in the
次に、ＣＰＵ２１は、Ｓ１３で求めたイコライザ設定値、マージン上限値、マージン下
限値と、出荷データベース３に格納された既存値との平均値を算出し、出荷データベース３内の既存の初期EQ Tableを更新する（Ｓ１４）。Ｓ１４の処理は、既存の測定結果において伝送路の伝送特性が所定の条件を充足する複数のパラメータに取得されたパラメータを反映することの一例である。Ｓ１４の処理は、取得されたパラメータを反映することは、取得されたパラメータから前記第１パラメータ、第２パラメータ、および第３パラメータを特定し、既存の測定結果における第１パラメータ、第２パラメータ、および第３パラメータとの間での統計値を算出することの一例でもある。更新された初期EQ Tableは、図１２で例示したように、以降に出荷される基板に対して設定されるとともに、以降のファームアップにより、フィールドで稼働中のサーバ装置１Ａ等の基板にも適用される。
Next, the
以上述べたように、本実施形態によれば、ＳＢ／ＭＥＺＺのシリアル番号等の個体識別情報がＭＭＢ１０ＡのＲＡＭ１２Ａ内のEQ Tableのシリアル番号（ＳＮ）と一致しない場合にチューニングが実施される。チューニングでは、ＭＭＢ１０Ａは、サーバ装置１ＡのＢＩＯＳに指示し、既存の基板でのチューニングで得られた初期 EQ Tableの中間値、マ
ージン上限値、マージン下限値を用いて伝送特性を測定させ、伝送マージンが最大のイコライザ設定値を決定する。したがって、工場出荷時とその後の基板交換後に限定して、チューニングが実行される。また、チューニングでは、３つのパラメータ（イコライザ設定値）に限定して伝送特性が測定されるので、多数のパラメータを用いる場合と比較してチューニングの時間が短縮されきる。
As described above, according to the present embodiment, tuning is performed when the individual identification information such as the SB / MEZZ serial number does not match the serial number (SN) of the EQ table in the
なお、実施形態１、２では、初期 EQ Tableの中間値、マージン上限値、マージン下限
値という３つのパラメータでチューニングが実施されたがチューニング時のパラメータが３つに限定される訳ではない。例えば、５個以上のパラメータでチューニングしてもよい。また、例えば、中間値からマージン上限値方向の伝送特性の変化が、中間値からマージン下限値方向の伝送特性よりも急峻に変化する場合には、ＭＭＢ１０Ａ（およびＢＩＯＳ）は、中間値からマージン上限値方向に２つの上限値を設け、全体で４つのパラメータでチューニングを実行してもよい。同様に、中間値からマージン下限値方向の伝送特性の変化が、中間値からマージン上限値方向の伝送特性よりも急峻に変化する場合には、ＭＭＢ１０Ａ（およびＢＩＯＳ）は、中間値からマージン下限値方向に２つの下限値を設け、全体で４つのパラメータでチューニングを実行してもよい。このように、ＭＭＢ１０Ａ（およびＢＩＯＳ）は、偶数個のパラメータでチューニングを実行してもよい。
In the first and second embodiments, the tuning is performed with three parameters of the intermediate value, the margin upper limit value, and the margin lower limit value of the initial EQ table. However, the tuning parameters are not limited to three. For example, tuning may be performed with five or more parameters. Further, for example, when the change in the transmission characteristic from the intermediate value to the margin upper limit value changes more rapidly than the transmission characteristic from the intermediate value to the margin lower limit value direction, the
また、実施形態２の出荷試験サーバ２は、出荷時に各サーバ装置１Ａの各基板に初期EQ
Tableを設定するとともに、チューニングの結果得られる、各基板で決定されたイコライザ設定値（中間値）を取得する。そして、出荷試験サーバ２は、各基板で決定されたイコライザ設定値（中間値）に対するマージン上限値およびマージン下限値を求め、出荷データベース３の既存の初期EQ Tableに反映する。このような処理によって、出荷試験サーバ２は、多数のサーバ装置１Ａの多数基板で得られたイコライザ設定値（中間値）と、イコライザ設定値（中間値）に対するマージン上限値およびマージン下限値を蓄積することができる。したがって、多数の基板で実績のある初期EQ Tableを蓄積し、以降に出荷されるサーバ装置１Ａ、および以降にファームアップが実施されるフィールドで稼働中のサーバ装置１Ａに適用できる。
Further, the
In addition to setting Table, the equalizer setting value (intermediate value) determined by each board, which is obtained as a result of tuning, is acquired. Then, the
また、出荷試験サーバ２は、各基板で決定されたイコライザ設定値（中間値）に対するマージン上限値およびマージン下限値と出荷データベース３の既存の初期EQ Tableとの平均をとることによって、出荷データベース３の初期EQ Tableを更新する。出荷試験サーバ２は、多数の基板で得られたイコライザ設定値（中間値）に対するマージン上限値およびマージン下限値の平均を取ることにより、客観的に確からしい初期EQ Tableを得ることができる。
Further, the
また、出荷試験サーバ２は、初期EQ Tableのマージン上限（１０１）、中間（１００）、マージン下限（０１１）を用いたチューニングの結果、イコライザ設定値（新たな中間値）として、初期EQ Tableのマージン上限値を用いる場合には、マージン下限値としては、初期EQ Tableの中間値を用いればよい。この場合に、マージン上限値は、イコライザ設定値の変化に対する伝送特性の変化量、あるいは、過去の実績値等から決定すればよい。したがって、出荷試験サーバ２は、チューニングの結果決定されたイコライザ設定値に対して、簡易にマージン上限値、マージン下限値を決定できる。
In addition, the
また、出荷試験サーバ２は、チューニングの結果、イコライザ設定値（新たな中間値）として、初期EQ Tableの下限値を用いる場合には、上限値としては、初期EQ Tableの中間値を用いればよい。この場合に、マージン下限値は、イコライザ設定値の変化に対する伝送特性の変化量、あるいは、過去の実績値等から決定すればよい。したがって、出荷試験サーバ２は、チューニングの結果決定されたイコライザ設定値に対して、簡易にマージン上限値、マージン下限値を決定できる。
《コンピュータが読み取り可能な記録媒体》
Further, when the
<Computer-readable recording medium>
コンピュータその他の機械、装置（以下、コンピュータ等）に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。 A program for causing a computer or other machine or device (hereinafter, a computer or the like) to realize any of the above functions can be recorded on a recording medium that can be read by the computer or the like. The function can be provided by causing a computer or the like to read and execute the program of the recording medium.
ここで、コンピュータ等が読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータ等から読み取ることができる記録媒体をいう。このような記録媒体のうちコンピュータ等から取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ／Ｗ、ＤＶＤ、ブルーレイディスク、ＤＡＴ、８ｍｍテープ、フラッシュメモリなどのメモリカード等がある。また、コンピュータ等に固定された記録媒体としてハードディスク、ＲＯＭ（リードオンリーメモリ）等がある。さらに、ＳＳＤ（Solid State Drive）は、コンピュータ等から取り外し可能な記録媒体としても、コンピュータ
等に固定された記録媒体としても利用可能である。
Here, a computer-readable recording medium is a recording medium that stores information such as data and programs by electrical, magnetic, optical, mechanical, or chemical action and can be read from a computer or the like. Say. Examples of such a recording medium that can be removed from a computer or the like include a flexible disk, a magneto-optical disk, a CD-ROM, a CD-R / W, a DVD, a Blu-ray disk, a DAT, an 8 mm tape, a flash memory, and the like. There are cards. In addition, as a recording medium fixed to a computer or the like, there are a hard disk, a ROM (read only memory), and the like. Further, an SSD (Solid State Drive) can be used as a recording medium removable from a computer or the like, or as a recording medium fixed to the computer or the like.
１ 情報処理装置
１Ａ サーバ装置
２ 出荷試験サーバ
３ 出荷データベース
１０ コントローラ
１２ 基板情報格納部
１２Ａ ＲＡＭ
１３Ｔ１、１３Ｔ２ 送信イコライザ制御部
１１ マイコン
１３Ｒ１、１３Ｒ２ 受信イコライザ制御部
DESCRIPTION OF
13T1, 13T2 Transmission
Claims (8)
前記プロセッサが
一の部品について伝送路の伝送特性が調整されていない場合に、前記伝送路の伝送特性を調整する調整回路に既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することと、
前記決定されたパラメータによって伝送特性を調整することと、を実行する情報処理装置。 An information processing apparatus that adjusts the transmission characteristics of a component having a processor and capable of adjusting transmission characteristics of a transmission path,
When the transmission characteristic of the transmission line is not adjusted for one part of the processor, the transmission characteristic of the transmission line satisfies a predetermined condition in the existing measurement result in the adjustment circuit that adjusts the transmission characteristic of the transmission line. Setting a plurality of parameters, measuring transmission characteristics, determining parameters for adjusting the transmission characteristics of the transmission path from the plurality of parameters;
Adjusting the transmission characteristic according to the determined parameter.
一の部品について伝送路の伝送特性が調整されていない場合に、前記伝送路の伝送特性を調整する調整回路に既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することと、
前記決定されたパラメータによって伝送特性を調整することと、を実行させるためのプログラム。 A program for causing a processor of an information processing device to adjust the transmission characteristics of a component having a processor and capable of adjusting transmission characteristics of a transmission path,
When the transmission characteristic of the transmission line is not adjusted for one component, a plurality of parameters satisfying a predetermined condition for the transmission characteristic of the transmission line in the existing measurement result in the adjustment circuit for adjusting the transmission characteristic of the transmission line Measuring transmission characteristics and determining parameters for adjusting the transmission characteristics of the transmission path from among the plurality of parameters;
Adjusting a transmission characteristic according to the determined parameter.
前記情報処理装置のプロセッサは、
前記管理装置から既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを取得することと、
一の部品について伝送路の伝送特性が調整されていない場合に、前記伝送路の伝送特性を調整する調整回路に前記既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することと、
前記決定されたパラメータによって伝送特性を調整することと、を実行し、
前記管理装置のプロセッサは、
前記情報処理装置によって伝送路の伝送特性を調整するために決定されたパラメータを取得することと、
前記既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータに前記取得されたパラメータを反映することと、を実行する情報システム。 An information system comprising: an information processing device that adjusts the transmission characteristics of a component that can adjust transmission characteristics of a transmission line; and a management device that manages the information processing device, wherein the information processing device and the management device are respectively processors Have
The processor of the information processing apparatus includes:
Obtaining a plurality of parameters satisfying a predetermined condition for transmission characteristics of the transmission line in the existing measurement result from the management device;
When the transmission characteristic of the transmission line is not adjusted for one part, the adjustment circuit that adjusts the transmission characteristic of the transmission line includes a plurality of transmission characteristics of the transmission line satisfying a predetermined condition in the existing measurement result Setting parameters, measuring transmission characteristics, determining parameters for adjusting transmission characteristics of the transmission path from the plurality of parameters;
Adjusting transmission characteristics according to the determined parameters,
The processor of the management device is:
Obtaining parameters determined by the information processing device to adjust the transmission characteristics of the transmission path;
An information system that executes reflecting the acquired parameter to a plurality of parameters in which transmission characteristics of the transmission line satisfy a predetermined condition in the existing measurement result.
前記伝送路の伝送特性がマージン上限値となる第１パラメータ、前記伝送特性がマージン下限値となる第２パラメータ、および前記伝送特性が前記マージン上限値と前記マージン下限値との中間値となる第３パラメータをそれぞれ設定して、前記一の部品について前記伝送路の伝送特性をそれぞれ測定し、前記測定された伝送特性が前記マージン上限値と前記マージン下限値との中間値となるときのパラメータを前記第１パラメータ、第２パラメータ、および第３パラメータの中から選択することである請求項４に記載の情報システム。 Determining a parameter for adjusting the transmission characteristic of the transmission line from among the plurality of parameters means that an adjustment circuit for adjusting the transmission characteristic of the transmission line has a transmission characteristic of the transmission line in the existing measurement result. A first parameter that becomes a margin upper limit value, a second parameter that makes the transmission characteristic a margin lower limit value, and a third parameter that makes the transmission characteristic an intermediate value between the margin upper limit value and the margin lower limit value are set. , Measuring the transmission characteristics of the transmission line for the one component, and setting the parameters when the measured transmission characteristics are an intermediate value between the margin upper limit value and the margin lower limit value as the first parameter, 5. The information system according to claim 4, wherein the parameter is selected from among a parameter and a third parameter.
前記取得されたパラメータを反映することは、前記取得されたパラメータから新たな第１パラメータ、第２パラメータ、および第３パラメータを特定し、前記既存の測定結果における第１パラメータ、第２パラメータ、および第３パラメータとの間での統計値を算出することを含む請求項４に記載の情報システム。 A plurality of parameters in which the transmission characteristics of the transmission line satisfy a predetermined condition in the existing measurement result are stored in association with components of the same configuration, and the transmission characteristics of the transmission line in the existing measurement result are set to a margin upper limit. A first parameter as a value, a second parameter as the transmission characteristic is a margin lower limit value, and a third parameter as the transmission characteristic is an intermediate value between the margin upper limit value and the margin lower limit value,
Reflecting the acquired parameter identifies a new first parameter, a second parameter, and a third parameter from the acquired parameter, and the first parameter, the second parameter in the existing measurement result, and The information system according to claim 4, further comprising calculating a statistical value with respect to the third parameter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017114142A JP6950289B2 (en) | 2017-06-09 | 2017-06-09 | Information processing equipment, programs, and information systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017114142A JP6950289B2 (en) | 2017-06-09 | 2017-06-09 | Information processing equipment, programs, and information systems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018207444A true JP2018207444A (en) | 2018-12-27 |
| JP6950289B2 JP6950289B2 (en) | 2021-10-13 |
Family
ID=64958244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017114142A Active JP6950289B2 (en) | 2017-06-09 | 2017-06-09 | Information processing equipment, programs, and information systems |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6950289B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022126536A (en) * | 2021-02-18 | 2022-08-30 | 株式会社日立製作所 | Transmission control method and transmission control system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128635A (en) * | 2002-09-30 | 2004-04-22 | Nippon Signal Co Ltd:The | Wireless communication system |
| JP2006155339A (en) * | 2004-11-30 | 2006-06-15 | Ricoh Co Ltd | Electronic device component information management system |
| JP2010268364A (en) * | 2009-05-18 | 2010-11-25 | Nec Network & Sensor Systems Ltd | Narrow-band digital wireless communication apparatus, and parameter setting method for equalizing group delay distortion |
| US20110038426A1 (en) * | 2009-08-17 | 2011-02-17 | Hitachi, Ltd. | Transmission system and transmission method |
| WO2012131982A1 (en) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | Information processing apparatus, information processing system, and communication control method |
-
2017
- 2017-06-09 JP JP2017114142A patent/JP6950289B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128635A (en) * | 2002-09-30 | 2004-04-22 | Nippon Signal Co Ltd:The | Wireless communication system |
| JP2006155339A (en) * | 2004-11-30 | 2006-06-15 | Ricoh Co Ltd | Electronic device component information management system |
| JP2010268364A (en) * | 2009-05-18 | 2010-11-25 | Nec Network & Sensor Systems Ltd | Narrow-band digital wireless communication apparatus, and parameter setting method for equalizing group delay distortion |
| US20110038426A1 (en) * | 2009-08-17 | 2011-02-17 | Hitachi, Ltd. | Transmission system and transmission method |
| JP2011041109A (en) * | 2009-08-17 | 2011-02-24 | Hitachi Ltd | Transmission system, and transmission method |
| WO2012131982A1 (en) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | Information processing apparatus, information processing system, and communication control method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022126536A (en) * | 2021-02-18 | 2022-08-30 | 株式会社日立製作所 | Transmission control method and transmission control system |
| JP7266054B2 (en) | 2021-02-18 | 2023-04-27 | 株式会社日立製作所 | Transmission control method, transmission control system |
| US11644976B2 (en) | 2021-02-18 | 2023-05-09 | Hitachi, Ltd. | Transmission control method and transmission control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6950289B2 (en) | 2021-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8363492B2 (en) | Delay adjustment device and delay adjustment method | |
| US20070169088A1 (en) | Automatic firmware corruption recovery and update | |
| US11093321B1 (en) | System and method for automatically updating an information handling system upon system crash | |
| US10795592B2 (en) | System and method for setting communication channel equalization of a communication channel between a processing unit and a memory | |
| CN111459557B (en) | Method and system for shortening starting time of server | |
| CA2533980C (en) | A storage medium array controller, a storage medium array apparatus, a storage medium drive, a method of controlling a storage medium array, anda signal-bearing medium embodying aprogram of a storage medium array controller | |
| WO2005124939A2 (en) | A system for determining the true electrical characteristics of a device | |
| JP6950289B2 (en) | Information processing equipment, programs, and information systems | |
| US20210256131A1 (en) | Information Handling System with Mechanism for Reporting Status of Persistent Memory Firmware Update | |
| CN111966386A (en) | Controller upgrading method and related device for storage system | |
| JP5893176B2 (en) | Disk array system and cable information setting method | |
| US11422611B2 (en) | Adaptive frequency optimization in processors | |
| US8060332B2 (en) | Method for testing sensor function and computer program product thereof | |
| RU2600101C1 (en) | Assembly control module and method of firmware updating for this control module | |
| JP5369945B2 (en) | Configuration information setting method and information processing apparatus | |
| US20170004392A1 (en) | Management apparatus, control method, storage medium storing program, and system | |
| JP5334904B2 (en) | Information processing apparatus, information processing apparatus identification method, information processing apparatus identification program, and motherboard | |
| JP6654465B2 (en) | I / O control device, I / O control method, and I / O control program | |
| US10860505B1 (en) | System and method for enhancing receiver equalization | |
| JP6835423B1 (en) | Information processing system and its initialization method | |
| US7996497B2 (en) | Method of handling duplicate or invalid node controller IDs in a distributed service processor environment | |
| JP7266054B2 (en) | Transmission control method, transmission control system | |
| JP7342672B2 (en) | Expansion card setting device, expansion card setting method, and expansion card setting program | |
| JP6725711B1 (en) | Electronic substrate and communication method | |
| US7487399B2 (en) | System and method for testing a component in a computer system using frequency margining |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6950289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |