JP2018207091A - Multilayer ceramic capacitor and mounting board thereof - Google Patents

Multilayer ceramic capacitor and mounting board thereof Download PDF

Info

Publication number
JP2018207091A
JP2018207091A JP2017241363A JP2017241363A JP2018207091A JP 2018207091 A JP2018207091 A JP 2018207091A JP 2017241363 A JP2017241363 A JP 2017241363A JP 2017241363 A JP2017241363 A JP 2017241363A JP 2018207091 A JP2018207091 A JP 2018207091A
Authority
JP
Japan
Prior art keywords
capacitor body
multilayer ceramic
capacitor
internal
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017241363A
Other languages
Japanese (ja)
Other versions
JP7091582B2 (en
Inventor
セオック オー、ベオム
Beom Seock Oh
セオック オー、ベオム
ユン リュ、ジン
Jin Yung Ryu
ユン リュ、ジン
ギュ アン、ヨウン
Young Ghyu Ahn
ギュ アン、ヨウン
ヨル チョイ、ジェ
Jae Yeol Choi
ヨル チョイ、ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018207091A publication Critical patent/JP2018207091A/en
Application granted granted Critical
Publication of JP7091582B2 publication Critical patent/JP7091582B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

To provide a multilayer ceramic capacitor capable of reducing step, without deteriorating the electrical characteristics, and to provide a mounting board thereof.SOLUTION: A multilayer ceramic capacitor 100 includes a dielectric layer, and multiple first through third internal electrodes arranged alternately while sandwiching the dielectric layer, and includes first and second faces 1, 2 facing each other, third and fourth faces 3, 4 connected with the first and second faces, and facing each other, and fifth and sixth faces 5, 6 connected with the first and second faces, also connected with the third and fourth faces, and facing each other. Both ends of the first internal electrode is exposed to the third and fourth faces, the second internal electrode has a portion exposed to the fifth or sixth faces, the third internal electrode includes a capacitor body having a portion exposed to the fifth or sixth faces, first and second external electrodes 131, 132 arranged on the third and fourth faces, and connected with the first internal electrode, and third and fourth external electrodes 133, 134 arranged on the fifth and sixth faces, and connected with the second and third internal electrodes.SELECTED DRAWING: Figure 4

Description

本発明は、積層セラミックキャパシタ及びその実装基板に関するものである。   The present invention relates to a multilayer ceramic capacitor and its mounting substrate.

セラミック材料を用いる電子部品としては、キャパシタ、インダクタ、圧電素子、バリスタ、及びサーミスタなどが挙げられる。   Examples of electronic parts using ceramic materials include capacitors, inductors, piezoelectric elements, varistors, thermistors, and the like.

かかるセラミック電子部品のうち積層セラミックキャパシタ(MLCC:Multi−Layered Ceramic Capacitor)は、小型でありながら高容量が保障され、実装が容易であるという長所を有する。   Among such ceramic electronic components, a multi-layered ceramic capacitor (MLCC) has advantages in that it is small in size but has a high capacity and is easy to mount.

上記積層セラミックキャパシタは、液晶表示装置(LCD、Liquid Crystal Display)及びプラズマ表示装置パネル(PDP、Plasma Display Panel)などの映像機器、コンピュータ、個人携帯用端末(PDA、Personal Digital Assistants)、及び携帯電話などの多様な製品の回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。   The multilayer ceramic capacitor includes a video device such as a liquid crystal display device (LCD, Liquid Crystal Display) and a plasma display device panel (PDP, Plasma Display Panel), a computer, a personal digital assistant (PDA), and a mobile phone. It is a capacitor in a chip form that is mounted on a circuit board of various products such as charging and discharging electricity.

このような積層セラミックキャパシタは、複数の誘電体層と内部電極を交互に積層して積層体を形成した後、上記積層体を焼成して外部電極を設置することで製造される。一般に、内部電極の積層数に応じて、製品の容量が決定される。   Such a multilayer ceramic capacitor is manufactured by alternately laminating a plurality of dielectric layers and internal electrodes to form a multilayer body, and then firing the multilayer body and installing external electrodes. Generally, the product capacity is determined according to the number of stacked internal electrodes.

一方、上記積層セラミックキャパシタをプリント回路基板に実装するためには一定の面積が必要となる。   On the other hand, in order to mount the multilayer ceramic capacitor on a printed circuit board, a certain area is required.

この際、様々な電気特性を有する複数の積層セラミックキャパシタを一つのプリント回路基板に実装する場合、それぞれの積層セラミックキャパシタを正常に動作させるためには一定の空間を確保する必要がある。   At this time, when a plurality of multilayer ceramic capacitors having various electrical characteristics are mounted on one printed circuit board, it is necessary to secure a certain space in order to operate each multilayer ceramic capacitor normally.

最近、電子製品の小型化に伴い、かかる電子製品に用いられる積層セラミックキャパシタにも超小型化及び超高容量化が求められている。   Recently, with the miniaturization of electronic products, ultra-miniaturization and ultra-high capacity are also required for multilayer ceramic capacitors used in such electronic products.

しかし、電気製品がスリム(slim)化及び小型化する場合、積層セラミックキャパシタを実装することができる空間が限定されるため製品設計が困難となる。   However, when an electric product is slim and downsized, product design becomes difficult because a space in which the multilayer ceramic capacitor can be mounted is limited.

特に、IT製品のサイズが小型化し、持続使用時間の増加のためのバッテリーサイズが増加しつつあるため、プリント回路基板のサイズはもちろん、受動素子の数とサイズへの制約が大きくなっている。   In particular, since the size of IT products has been reduced and the battery size for increasing the continuous use time has been increasing, restrictions on the number and size of passive elements as well as the size of the printed circuit board are increasing.

これを背景に、より小さいサイズの製品に加えて、さらに高容量を有する積層セラミックキャパシタ(MLCC)に対する要求が増加している。   Against this backdrop, there is an increasing demand for multilayer ceramic capacitors (MLCC) having higher capacities in addition to smaller size products.

メーカーでは、市場のニーズに合わせて、小さいサイズの高容量製品を製作するために、カバー及びマージンの厚さを減少するとともに、各層の厚さを薄層化して高積層設計への発展を遂げている。   In order to manufacture high-capacity products of small size according to market needs, manufacturers have reduced the thickness of the cover and margin and made each layer thinner to develop a high stack design. ing.

すなわち、積層セラミックキャパシタの超高容量化及び小型化に伴い、薄層化及び積層数の増加が行われ、その結果、電気特性を実現するためのリード部の数も増加している。   That is, with the ultra-high capacity and miniaturization of the multilayer ceramic capacitor, the thickness is reduced and the number of layers is increased. As a result, the number of lead portions for realizing electrical characteristics is also increased.

このように、リード部の数が増加すると、積層体の累積段差が増加するようになる。その結果、リード部のない周辺部との逆段差が激しくなって、製品の歩留まり及び信頼性に悪影響を及ぼす。   Thus, when the number of lead portions increases, the cumulative level difference of the stacked body increases. As a result, the reverse step difference from the peripheral portion without the lead portion becomes severe, which adversely affects the product yield and reliability.

また、単位体積当たりの容量を増加させるために、積層体のカバー及びマージンの厚さを減らす傾向にある。これにより、上述の段差による悪影響はさらに大きくなっているのが実情である。   In addition, in order to increase the capacity per unit volume, the thickness of the cover and margin of the laminate tends to be reduced. Thereby, the actual situation is that the above-described adverse effects due to the steps are further increased.

このような観点から、電気特性が低下することなく、段差により発生するいくつかの副作用を除去することができる方案が要求されている。   From such a point of view, there is a need for a method that can eliminate some side effects caused by steps without deteriorating electrical characteristics.

例えば、ネガ(negative)印刷を行い、内部電極がない部分に誘電体を充填する技術が開示されているが、この場合、工程が複雑であるため実用的ではないという短所がある。   For example, a technique is disclosed in which negative printing is performed and a dielectric is filled in a portion where there is no internal electrode. However, in this case, since the process is complicated, there is a disadvantage that it is not practical.

特開2012−138415号公報JP 2012-138415 A 特開2015−076591号公報Japanese Patent Application Laid-Open No. 2015-076591

本発明の目的は、電気特性が低下することなく、段差を減少させることができる積層セラミックキャパシタ及びその実装基板を提供することである。   An object of the present invention is to provide a monolithic ceramic capacitor and a mounting substrate thereof capable of reducing a step difference without deteriorating electrical characteristics.

本発明の一側面は、誘電体層、及び上記誘電体層を挟んで交互に配置される複数の第1〜第3内部電極を含み、積層方向に互いに対向する第1及び第2面、上記第1及び第2面と連結され、互いに対向する第3及び第4面、及び上記第1及び第2面と連結され、上記第3及び第4面と連結され、且つ互いに対向する第5及び第6面を含み、上記第1内部電極の両端が第3及び第4面にそれぞれ露出し、上記第2内部電極が第5または第6面に露出する部分を有し、上記第3内部電極は、第5及び第6面に露出する部分を有するキャパシタ本体と、上記キャパシタ本体の第3及び第4面にそれぞれ配置され、上記第1内部電極と接続される第1及び第2外部電極と、上記キャパシタ本体の第5及び第6面にそれぞれ配置され、上記第2内部電極及び上記第3内部電極と接続される第3及び第4外部電極と、を含む積層セラミックキャパシタを提供する。   One aspect of the present invention includes a dielectric layer and a plurality of first to third internal electrodes arranged alternately with the dielectric layer interposed therebetween, and first and second surfaces facing each other in the stacking direction, The third and fourth surfaces connected to the first and second surfaces and facing each other and the first and second surfaces connected to each other, the fifth and the fifth surfaces connected to the third and fourth surfaces and facing each other. A third surface including a sixth surface, wherein both ends of the first internal electrode are exposed at the third and fourth surfaces, respectively, and the second internal electrode is exposed at the fifth or sixth surface; Are capacitor bodies having portions exposed on the fifth and sixth surfaces, and first and second external electrodes disposed on the third and fourth surfaces of the capacitor body and connected to the first internal electrodes, respectively. And the second internal electrode disposed on the fifth and sixth surfaces of the capacitor body, respectively. And third and fourth external electrodes connected to the fine said third internal electrode, to provide a laminated ceramic capacitor including.

本発明の一実施形態において、上記第2内部電極は、上記第1内部電極と積層方向に重なる第1本体部と、上記第1本体部から上記キャパシタ本体の第5または第6面に向かって延長される第1リード部と、を含むことができる。   In one embodiment of the present invention, the second internal electrode includes a first main body overlapping the first internal electrode in the stacking direction, and from the first main body toward the fifth or sixth surface of the capacitor main body. An extended first lead portion.

本発明の一実施形態において、上記第3内部電極は、上記第1または第2内部電極と積層方向に重なる第2本体部と、上記第2本体部から上記キャパシタ本体の第5及び第6面に向かってそれぞれ延長される第2及び第3リード部と、を含むことができる。   In one embodiment of the present invention, the third internal electrode includes a second body portion that overlaps the first or second internal electrode in the stacking direction, and the fifth and sixth surfaces of the capacitor body from the second body portion. And second and third lead portions respectively extending toward the front.

本発明の一実施形態において、上記第2内部電極は、積層方向に上記キャパシタ本体の第5及び第6面に交互に露出するように配置されることができる。   In one embodiment of the present invention, the second internal electrodes may be disposed so as to be alternately exposed on the fifth and sixth surfaces of the capacitor body in the stacking direction.

本発明の一実施形態において、上記複数の第2内部電極は、上記キャパシタ本体の第5面に露出する部分を有する少なくも一つ以上の第2内部電極と、上記キャパシタ本体の第6面に露出する部分を有する少なくも一つ以上の第2内部電極と、を含むことができる。   In one embodiment of the present invention, the plurality of second internal electrodes may include at least one second internal electrode having a portion exposed on the fifth surface of the capacitor body and the sixth surface of the capacitor body. And at least one second internal electrode having an exposed portion.

本発明の一実施形態において、上記第1及び第2外部電極は、上記キャパシタ本体の第3及び第4面から第1及び第2面の一部までそれぞれ延長され、上記第3及び第4外部電極は、上記キャパシタ本体の第5及び第6面から第1及び第2面の一部までそれぞれ延長されることができる。   In one embodiment of the present invention, the first and second external electrodes extend from the third and fourth surfaces of the capacitor body to a part of the first and second surfaces, respectively. The electrodes may extend from the fifth and sixth surfaces of the capacitor body to a part of the first and second surfaces, respectively.

本発明の一実施形態において、上記第3及び第4外部電極が、上記キャパシタ本体の第3及び第4面から離隔するように配置されることができる。   In one embodiment of the present invention, the third and fourth external electrodes may be disposed to be separated from the third and fourth surfaces of the capacitor body.

本発明の一実施形態において、上記キャパシタ本体の第1及び第2面のうち少なくとも一面に位置し、上記第3及び第4外部電極を電気的に接続するように形成される連結電極をさらに含むことができる。   In one embodiment of the present invention, it further includes a connection electrode located on at least one of the first and second surfaces of the capacitor body and formed to electrically connect the third and fourth external electrodes. be able to.

本発明の他の側面は、上面に複数の電極パッドを有する基板と、上記複数の電極パッド、及びそれぞれ対応する外部電極が接続されるように上記基板に実装される上記積層セラミックキャパシタと、を含む積層セラミックキャパシタの実装基板を提供する。   According to another aspect of the present invention, there is provided a substrate having a plurality of electrode pads on an upper surface, and the multilayer ceramic capacitor mounted on the substrate so that the plurality of electrode pads and the corresponding external electrodes are connected to each other. A multilayer ceramic capacitor mounting substrate including the same is provided.

本発明の一実施形態による積層セラミックキャパシタは、幅方向に配置された外部電極の電気的接続性を維持しながら、キャパシタ本体の幅方向に露出する内部電極のリード部の数を減らすことにより、同一の特性を実現するとともに、内部電極の露出によるキャパシタ本体における周辺部との段差を改善することができるという効果を奏する。   The multilayer ceramic capacitor according to an embodiment of the present invention reduces the number of lead portions of the internal electrode exposed in the width direction of the capacitor body while maintaining the electrical connectivity of the external electrodes arranged in the width direction. In addition to realizing the same characteristics, it is possible to improve the step difference from the peripheral portion of the capacitor body due to the exposure of the internal electrode.

比較例による積層セラミックキャパシタを概略的に示す斜視図である。It is a perspective view which shows schematically the multilayer ceramic capacitor by a comparative example. 図1の内部電極構造を概略的に示す分離斜視図である。FIG. 2 is an exploded perspective view schematically showing the internal electrode structure of FIG. 1. 図1のキャパシタ本体の中央部における幅−厚さ面の切断面を概略的に示す断面図である。It is sectional drawing which shows roughly the cut surface of the width-thickness surface in the center part of the capacitor main body of FIG. 本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention. 図4の内部電極構造を概略的に示す分離斜視図である。FIG. 5 is an exploded perspective view schematically showing the internal electrode structure of FIG. 4. 図4のキャパシタ本体における中央部の幅−厚さ面の切断面を概略的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing a cut surface of a width-thickness surface of a central portion in the capacitor main body of FIG. 4. (a)〜(c)は、本発明の一実施形態による積層セラミックキャパシタの内部電極を概略的に示す平面図である。(A)-(c) is a top view which shows schematically the internal electrode of the multilayer ceramic capacitor by one Embodiment of this invention. 本発明の他の実施形態による積層セラミックキャパシタのキャパシタ本体の中央部における幅−厚さ面の切断面を示す断面図である。It is sectional drawing which shows the cut surface of the width-thickness surface in the center part of the capacitor body of the multilayer ceramic capacitor by other embodiment of this invention. (a)〜(d)は、本発明の他の実施形態による積層セラミックキャパシタの内部電極を概略的に示す平面図である。(A)-(d) is a top view which shows schematically the internal electrode of the multilayer ceramic capacitor by other embodiment of this invention. 図8の実施形態による積層セラミックキャパシタの内部電極の露出部分を撮影したものである。FIG. 9 is a photograph of an exposed portion of an internal electrode of the multilayer ceramic capacitor according to the embodiment of FIG. 8. 本発明のさらに他の実施形態による積層セラミックキャパシタのキャパシタ本体の中央部における幅−厚さ面の切断面を概略的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing a cut surface of a width-thickness surface in a central portion of a capacitor body of a multilayer ceramic capacitor according to still another embodiment of the present invention. 図4の実施形態に連結電極が追加されたことを示す透視斜視図である。FIG. 5 is a transparent perspective view showing that a connection electrode is added to the embodiment of FIG. 4. 図4の実施形態による積層セラミックキャパシタが実装された基板を示す透視斜視図である。FIG. 5 is a perspective view illustrating a substrate on which the multilayer ceramic capacitor according to the embodiment of FIG. 4 is mounted.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of the elements in the drawings may be enlarged or reduced (or highlighted or simplified) for clear description, and the elements indicated by the same reference numerals in the drawings are the same. Elements.

また、各実施形態の図面に示す同一思想の範囲内の機能が同一の構成要素は、同一の参照符号を用いて説明する。   Moreover, the component with the same function within the range of the same idea shown to drawing of each embodiment is demonstrated using the same referential mark.

本発明の実施形態を明確に説明するための六面体の方向を定義すると、図面上に示すL、W及びTは、それぞれキャパシタ本体の長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向と同一の概念で用いることができる。   When defining the direction of the hexahedron for clearly describing the embodiment of the present invention, L, W, and T shown in the drawing indicate the length direction, the width direction, and the thickness direction of the capacitor body, respectively. Here, the thickness direction can be used in the same concept as the stacking direction in which the dielectric layers are stacked.

図1は比較例による積層セラミックキャパシタを概略的に示す斜視図であり、図2は図1の内部電極構造を概略的に示す分離斜視図であり、図3は図1のキャパシタ本体の中央部における幅−厚さ面の切断面を概略的に示す断面図である。   1 is a perspective view schematically showing a multilayer ceramic capacitor according to a comparative example, FIG. 2 is an exploded perspective view schematically showing an internal electrode structure of FIG. 1, and FIG. 3 is a central portion of the capacitor body of FIG. It is sectional drawing which shows roughly the cut surface of the width-thickness surface in.

図1〜図3を参照すると、比較例による積層セラミックキャパシタ1は、複数の誘電体層11が積層されて形成されるキャパシタ本体10と、キャパシタ本体10の外側に配置される第1〜第4外部電極31〜34と、を含む。   1 to 3, a multilayer ceramic capacitor 1 according to a comparative example includes a capacitor body 10 formed by laminating a plurality of dielectric layers 11, and first to fourth layers disposed outside the capacitor body 10. And external electrodes 31-34.

キャパシタ本体10は、内部に誘電体層11を挟んでT方向に互いに対向するように交互に配置される第1内部電極21及び第2内部電極22を含む。   Capacitor body 10 includes first internal electrodes 21 and second internal electrodes 22 that are alternately arranged so as to face each other in the T direction with dielectric layer 11 interposed therebetween.

第1内部電極21は、両端がL方向の両端面に露出し、第2内部電極22は、W方向の両端面にリード部22aを介して露出する。   Both ends of the first internal electrode 21 are exposed on both end faces in the L direction, and the second internal electrode 22 is exposed on both end faces in the W direction via lead portions 22a.

この際、第1内部電極21は信号(signal)部であることができ、第2内部電極22は接地(GND)部であることができる。   In this case, the first internal electrode 21 may be a signal part, and the second internal electrode 22 may be a ground (GND) part.

このように、第1内部電極21と第2内部電極22が交差積層されると、第2内部電極22のリード部22aの一部が部分的に切れてダミーパターン25を形成するようになる。例えば、ダミーパターン25は、第1内部電極21と同一の層において第2内部電極22のリード部22aと対応する位置に配置されることができる。   As described above, when the first internal electrode 21 and the second internal electrode 22 are cross-laminated, a part of the lead portion 22a of the second internal electrode 22 is partially cut to form the dummy pattern 25. For example, the dummy pattern 25 can be disposed at a position corresponding to the lead portion 22 a of the second internal electrode 22 in the same layer as the first internal electrode 21.

このようなキャパシタ本体10の幅方向のマージンに配置されるリード部22a及びダミーパターン25により、リード部22a及びダミーパターン25が形成されていない周辺部と、リード部22a及びダミーパターン25が形成された部分との段差が著しく増加し、その結果、極端な不均衡が発生することがある。これにより、リード部22aの周辺に微細なギャップ(gap)が発生する可能性があり、リード部22aの上下部はクラックに弱い構造になり得る。よって、このような段差の増加を防止することができる方案が必要とされている。   The lead portion 22a and the dummy pattern 25 arranged at the margin in the width direction of the capacitor body 10 form a peripheral portion where the lead portion 22a and the dummy pattern 25 are not formed, and the lead portion 22a and the dummy pattern 25. The level difference from the raised part may increase significantly, resulting in extreme imbalances. As a result, a fine gap may occur around the lead portion 22a, and the upper and lower portions of the lead portion 22a may have a structure vulnerable to cracks. Therefore, there is a need for a method that can prevent such an increase in level difference.

図4は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図5は図4の内部電極構造を概略的に示す分離斜視図であり、図6は図4のキャパシタ本体における中央部の幅−厚さ面の切断面を概略的に示す断面図であり、図7(a)〜(c)は本発明の一実施形態による積層セラミックキャパシタの内部電極を概略的に示す平面図である。   4 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention, FIG. 5 is an exploded perspective view schematically showing an internal electrode structure of FIG. 4, and FIG. 6 is a capacitor of FIG. FIG. 7 is a cross-sectional view schematically showing a cut surface of a width-thickness surface of a central portion in a main body, and FIGS. 7A to 7C schematically illustrate internal electrodes of a multilayer ceramic capacitor according to an embodiment of the present invention. FIG.

図4〜図7(c)を参照して、本発明の一実施形態による積層セラミックキャパシタについて説明する。   A multilayer ceramic capacitor according to an embodiment of the present invention will be described with reference to FIGS.

本発明の一実施形態による積層セラミックキャパシタ100は、キャパシタ本体110と、第1〜第3内部電極121〜123と、第1〜第4外部電極131〜134と、を含む。   A multilayer ceramic capacitor 100 according to an embodiment of the present invention includes a capacitor body 110, first to third internal electrodes 121 to 123, and first to fourth external electrodes 131 to 134.

キャパシタ本体110は、複数の誘電体層111を含む。上記キャパシタ本体110の形状に特に制限はないが、図4に示すようにおおむね六面体形状であることができる。   The capacitor body 110 includes a plurality of dielectric layers 111. The shape of the capacitor body 110 is not particularly limited, but may be a hexahedral shape as shown in FIG.

キャパシタ本体110は、T方向に互いに対向する第1及び第2面1、2と、第1及び第2面1、2と連結され、L方向に互いに対向する第3及び第4面3、4と、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、且つW方向に互いに対向する第5及び第6面5、6と、を含むことができる。   The capacitor body 110 is connected to the first and second surfaces 1 and 2 facing each other in the T direction, and the third and fourth surfaces 3, 4 connected to the first and second surfaces 1 and 2 and facing each other in the L direction. And fifth and sixth surfaces 5, 6 connected to the first and second surfaces 1, 2, connected to the third and fourth surfaces 3, 4 and facing each other in the W direction. it can.

この際、誘電体層111は、焼結された状態であって、隣接する誘電体層111同士の境界は確認できないほど一体化されていることができる。   At this time, the dielectric layer 111 is in a sintered state, and can be integrated so that the boundary between the adjacent dielectric layers 111 cannot be confirmed.

また、誘電体層111は、セラミック粉末、有機溶剤、及び有機バインダーを含むことができる。   The dielectric layer 111 may include ceramic powder, an organic solvent, and an organic binder.

上記セラミック粉末は、高誘電率を有する物質であって、これに制限されるものではないが、チタン酸バリウム(BaTiO)系材料、チタン酸ストロンチウム(SrTiO)系材料などを用いることができる。 The ceramic powder is a substance having a high dielectric constant, and is not limited thereto, but barium titanate (BaTiO 3 ) -based material, strontium titanate (SrTiO 3 ) -based material, or the like can be used. .

また、キャパシタ本体110は、内部に複数の内部電極が誘電体層111を挟んで互いに分離されて配置されることができる。   In addition, the capacitor body 110 may include a plurality of internal electrodes separated from each other with the dielectric layer 111 interposed therebetween.

本実施形態では、複数の第1及び第2内部電極121、122が誘電体層111を挟んでT方向に交互に配置されることができる。   In the present embodiment, the plurality of first and second internal electrodes 121 and 122 can be alternately arranged in the T direction with the dielectric layer 111 interposed therebetween.

第1内部電極121は、両端がキャパシタ本体110の第3及び第4面3、4に露出する。   Both ends of the first internal electrode 121 are exposed at the third and fourth surfaces 3 and 4 of the capacitor body 110.

第2内部電極122は、キャパシタ本体110の第5及び第6面5、6のいずれかに露出することができる。本実施形態では、第2内部電極122がキャパシタ本体110の第5面5に露出するように示して説明しているが、本発明は必ずしもこれに限定されるものではない。   The second internal electrode 122 can be exposed on any of the fifth and sixth surfaces 5 and 6 of the capacitor body 110. In the present embodiment, the second internal electrode 122 is shown and described so as to be exposed on the fifth surface 5 of the capacitor body 110, but the present invention is not necessarily limited thereto.

また、第2内部電極122は、第1内部電極121の少なくとも一部とT方向に重なる第1本体部122aと、第1本体部122aからキャパシタ本体110の第5面5に向かって露出するように延長される第1リード部122bと、を含むことができる。   Further, the second internal electrode 122 is exposed to the first body 122 a that overlaps at least a part of the first internal electrode 121 in the T direction, and from the first body 122 a toward the fifth surface 5 of the capacitor body 110. A first lead part 122b extended to the first lead part 122b.

本実施形態では、第2内部電極122は、第1リード部122bがキャパシタ本体110のW方向の一側にのみ配置される。このように、第2内部電極122の第1リード部122bがキャパシタ本体110の一側にのみ露出するようにすることにより、リード部が形成されていない周辺部との段差を減少させることができる。   In the present embodiment, the second internal electrode 122 has the first lead portion 122b disposed only on one side of the capacitor body 110 in the W direction. As described above, by exposing the first lead portion 122b of the second internal electrode 122 only to one side of the capacitor body 110, a step difference from the peripheral portion where the lead portion is not formed can be reduced. .

第3内部電極123は、キャパシタ本体110の第5及び第6面5、6に露出することができる。   The third internal electrode 123 may be exposed on the fifth and sixth surfaces 5 and 6 of the capacitor body 110.

第3内部電極123は、第1及び第2内部電極121、122が積層されている一定領域毎に配置することができるが、その間に位置する第1及び第2内部電極の数を特定の数に限定するものではない。但し、第3内部電極123の数が多すぎると段差の改善効果が減少する可能性があるため、適切に調整する必要がある。   The third internal electrode 123 can be arranged for each predetermined region in which the first and second internal electrodes 121 and 122 are laminated, and the number of the first and second internal electrodes positioned therebetween is a specific number. It is not limited to. However, if the number of the third internal electrodes 123 is too large, there is a possibility that the effect of improving the level difference may be reduced. Therefore, it is necessary to adjust appropriately.

また、第3内部電極123は、第1内部電極121の少なくとも一部または第2内部電極122の第1本体部122aとT方向に重なる第2本体部123aと、第2本体部123aからキャパシタ本体110の第5及び第6面5、6に向かってそれぞれ露出するように延長される第2及び第3リード部123b、123cと、を含むことができる。   The third internal electrode 123 includes a second main body portion 123a that overlaps at least a part of the first internal electrode 121 or the first main body portion 122a of the second internal electrode 122 in the T direction, and a capacitor main body from the second main body portion 123a. The second and third lead parts 123b and 123c may be included so as to be exposed toward the fifth and sixth surfaces 5 and 6 of the 110, respectively.

一方、積層セラミックキャパシタ100に第3及び第4外部電極133、134とともに接続される内部電極がまったく存在しない場合には、比較例に比べて容量が約半分に減少するという問題が発生する可能性がある。特に、アプリケーション(application)では、接地(GND)と回路を介して接続されているため問題がない場合もあるが、選別過程で問題が発生するようになる。   On the other hand, when there is no internal electrode connected to the multilayer ceramic capacitor 100 together with the third and fourth external electrodes 133 and 134, there is a possibility that the capacity is reduced by about half compared to the comparative example. There is. In particular, in an application, there is a case where there is no problem because it is connected to the ground (GND) via a circuit, but a problem occurs in the selection process.

これに対し、本実施形態による第3内部電極123は、このような問題を防ぐことができる。すなわち、第3内部電極を含ませることにより、選別過程において容量が減少することを防止し、積層セラミックキャパシタ100の容量が低下することを防止することができる。   On the other hand, the third internal electrode 123 according to the present embodiment can prevent such a problem. That is, by including the third internal electrode, it is possible to prevent the capacitance from being reduced in the selection process and to prevent the capacitance of the multilayer ceramic capacitor 100 from being lowered.

かかる第1〜第3内部電極121、122、123は、導電性金属を含む導電性ペーストによって形成することができる。   The first to third internal electrodes 121, 122, 123 can be formed of a conductive paste containing a conductive metal.

上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、またはこれらの合金であることができる。   The conductive metal is not limited thereto, but may be nickel (Ni), copper (Cu), palladium (Pd), or an alloy thereof.

本実施形態による積層セラミックキャパシタ100は、キャパシタ本体110の外側に形成され、且つ内部電極と選択的に接続されて電気的に連結される第1〜第4外部電極131〜134を含むことができる。   The multilayer ceramic capacitor 100 according to the present embodiment may include first to fourth external electrodes 131 to 134 that are formed outside the capacitor body 110 and selectively connected to and electrically connected to the internal electrodes. .

第1及び第2外部電極131、132は、キャパシタ本体110の第3及び第4面3、4に配置されることができる。第1及び第2外部電極131、132は、第1内部電極121の両端と接続されて上記第1内部電極121と電気的に連結されることができる。   The first and second external electrodes 131 and 132 may be disposed on the third and fourth surfaces 3 and 4 of the capacitor body 110. The first and second external electrodes 131 and 132 may be connected to both ends of the first internal electrode 121 and electrically connected to the first internal electrode 121.

この際、第1及び第2外部電極131、132は、キャパシタ本体110の第1及び第2面1、2の一部まで延長されることができる。また、第1及び第2外部電極131、132は、必要に応じて、キャパシタ本体110の第5及び第6面5、6の一部までさらに延長されることができる。   At this time, the first and second external electrodes 131 and 132 may extend to a part of the first and second surfaces 1 and 2 of the capacitor body 110. Further, the first and second external electrodes 131 and 132 may be further extended to part of the fifth and sixth surfaces 5 and 6 of the capacitor body 110 as necessary.

第3及び第4外部電極133、134は、キャパシタ本体110の第5及び第6面5、6に配置されることができる。第3外部電極133は、第2内部電極121の第1リード部122bと第3内部電極123の第2リード部123bとがともに接続されて電気的に連結されることができる。第4外部電極134は、第3内部電極123の第3リード部123cと接続されて電気的に連結されることができる。   The third and fourth external electrodes 133 and 134 may be disposed on the fifth and sixth surfaces 5 and 6 of the capacitor body 110. The third external electrode 133 may be electrically connected by connecting the first lead part 122b of the second internal electrode 121 and the second lead part 123b of the third internal electrode 123 together. The fourth external electrode 134 may be connected to and electrically connected to the third lead part 123c of the third internal electrode 123.

この際、第3及び第4外部電極133、134は、キャパシタ本体110の第1及び第2面1、2の一部まで延長されることができる。   At this time, the third and fourth external electrodes 133 and 134 may be extended to a part of the first and second surfaces 1 and 2 of the capacitor body 110.

また、第3及び第4外部電極133、134は、キャパシタ本体110の第3及び第4面3、4から所定の間隔離隔するように配置されることができる。   Further, the third and fourth external electrodes 133 and 134 may be disposed to be separated from the third and fourth surfaces 3 and 4 of the capacitor body 110 by a predetermined distance.

また、第1〜第4外部電極131〜134は、導電性金属を含む導電性ペーストによって形成されることができる。   Further, the first to fourth external electrodes 131 to 134 can be formed of a conductive paste containing a conductive metal.

この際、上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、スズ(Sn)、またはこれらの合金であることができる。   At this time, the conductive metal is not limited thereto, but may be nickel (Ni), copper (Cu), tin (Sn), or an alloy thereof.

また、上記導電性ペーストは、絶縁性物質をさらに含むことができ、これに制限されるものではないが、例えば、上記絶縁性物質はガラスであってもよい。   In addition, the conductive paste may further include an insulating material, and is not limited thereto. For example, the insulating material may be glass.

また、第1〜第4外部電極131〜134を形成する方法は、特に制限されず、例えば、キャパシタ本体110をディッピング(dipping)して形成してもよく、スパッタリングやめっきなどの他の方法を用いて形成してもよい。   Further, the method of forming the first to fourth external electrodes 131 to 134 is not particularly limited, and for example, the capacitor body 110 may be formed by dipping, or other methods such as sputtering or plating may be used. May be used.

また、第1〜第4外部電極131〜134上にめっき層を形成することができる。上記めっき層は、外部電極上に形成されるニッケルめっき層と、上記ニッケルめっき層上に形成されるスズめっき層と、を含むことができる。   A plating layer can be formed on the first to fourth external electrodes 131 to 134. The plating layer can include a nickel plating layer formed on the external electrode and a tin plating layer formed on the nickel plating layer.

このように構成された本実施形態による積層セラミックキャパシタは、第2内部電極122の第1リード部122bを幅方向の一側にのみ配置することによりリード部による段差の問題を解決することができるとともに、第3内部電極123が第3及び第4外部電極133、134と互いに接続されるように形成することにより電気的接続性を高めて選別過程で発生する問題を解決することができる。   The multilayer ceramic capacitor according to the present embodiment configured as described above can solve the problem of the step due to the lead portion by disposing the first lead portion 122b of the second internal electrode 122 only on one side in the width direction. In addition, by forming the third internal electrode 123 to be connected to the third and fourth external electrodes 133 and 134, it is possible to improve the electrical connectivity and solve the problem that occurs in the selection process.

特に、内部電極の幅方向に露出しているリード部の数が減り、キャパシタ本体のカバー領域の損傷を減少させることができ、リード部の周辺部において段差により発生し得る微細なギャップ(gap)及びクラックの発生も減少させることができる。   In particular, the number of lead portions exposed in the width direction of the internal electrode is reduced, damage to the cover region of the capacitor body can be reduced, and a fine gap (gap) that can be generated by a step in the peripheral portion of the lead portion. And the occurrence of cracks can also be reduced.

一方、本実施形態では、積層セラミックキャパシタ100が、総4つの外部電極を有する4端子キャパシタを示して説明しているが、本発明はこれに限定されるものではなく、必要に応じて、さらに多くの外部電極を含むように変更することもできる。   On the other hand, in the present embodiment, the multilayer ceramic capacitor 100 is described as a four-terminal capacitor having a total of four external electrodes. However, the present invention is not limited to this, and if necessary, It can also be modified to include many external electrodes.

図8は本発明の他の実施形態による積層セラミックキャパシタのキャパシタ本体の中央部における幅−厚さ面の切断面を示す断面図であり、図9(a)〜(d)は本発明の他の実施形態による積層セラミックキャパシタの内部電極を概略的に示す平面図である。   FIG. 8 is a cross-sectional view showing a cut surface of a width-thickness surface at the center of a capacitor body of a multilayer ceramic capacitor according to another embodiment of the present invention, and FIGS. It is a top view which shows schematically the internal electrode of the multilayer ceramic capacitor by embodiment of this.

図8〜図9(d)を参照すると、本発明の他の実施形態による積層セラミックキャパシタは、第4内部電極124をさらに含むことができる。   Referring to FIGS. 8 to 9D, the multilayer ceramic capacitor according to another embodiment of the present invention may further include a fourth internal electrode 124.

第4内部電極124は、第2内部電極122と類似した構造であって、第2内部電極122の第1本体部122aとT方向に重なる第3本体部124aと、第3本体部124aからキャパシタ本体110の第6面6に露出するように延長され、第2内部電極122の第1リード部122bとW方向に対向するように形成される第4リード部124bと、を含むことができる。   The fourth internal electrode 124 has a structure similar to that of the second internal electrode 122. The fourth internal electrode 124 has a third main body portion 124a that overlaps the first main body portion 122a of the second internal electrode 122 in the T direction, and a capacitor from the third main body portion 124a. A fourth lead portion 124b that is extended to be exposed on the sixth surface 6 of the main body 110 and is formed to face the first lead portion 122b of the second internal electrode 122 in the W direction may be included.

このように、第2内部電極122及び第4内部電極124は、各リード部がW方向の両側に交差して一側にのみ露出するように配置することにより、比較例による積層セラミックキャパシタに比べてキャパシタ本体110の一側面に露出するリード部の総数を減少させることができる。   As described above, the second internal electrode 122 and the fourth internal electrode 124 are arranged so that each lead portion crosses both sides in the W direction and is exposed only on one side, so that the multilayer ceramic capacitor according to the comparative example is compared. Thus, the total number of lead portions exposed on one side surface of the capacitor body 110 can be reduced.

すなわち、第2内部電極122の第1リード部122b及び第4内部電極124の第4リード部124bがキャパシタ本体110の一側にのみそれぞれ露出するように配置することにより、リード部122b、124bが形成されていない周辺部との段差を減少させることができる。   That is, by arranging the first lead portion 122b of the second internal electrode 122 and the fourth lead portion 124b of the fourth internal electrode 124 so as to be exposed only on one side of the capacitor body 110, the lead portions 122b and 124b are formed. It is possible to reduce the step difference from the peripheral portion that is not formed.

この際、第2及び第4内部電極122、124の第1及び第4リード部122b、124bは、第1及び第4リード部122b、124bの位置を分散させて積層することができる。   At this time, the first and fourth lead portions 122b and 124b of the second and fourth internal electrodes 122 and 124 can be stacked while the positions of the first and fourth lead portions 122b and 124b are dispersed.

以下、上記の説明を除いて重複する説明は省略する。   Hereinafter, except for the above description, redundant description is omitted.

図10は図8の実施形態による積層セラミックキャパシタの内部電極の露出部分を撮影したものである。   FIG. 10 is a photograph of the exposed portion of the internal electrode of the multilayer ceramic capacitor according to the embodiment of FIG.

図10を参照すると、一側に露出するリード部の数を、図1の比較例による積層セラミックキャパシタに比べて1/2に減らして評価した結果、リード部による段差が影響をほとんど与えないことを確認できる。   Referring to FIG. 10, as a result of evaluating the number of lead portions exposed on one side to be ½ that of the multilayer ceramic capacitor according to the comparative example of FIG. 1, the step difference due to the lead portions hardly affects. Can be confirmed.

図11は本発明のさらに他の実施形態による積層セラミックキャパシタのキャパシタ本体の中央部における幅−厚さ面の切断面を概略的に示す断面図である。   FIG. 11 is a cross-sectional view schematically showing a cut surface of a width-thickness surface in a central portion of a capacitor body of a multilayer ceramic capacitor according to still another embodiment of the present invention.

図11を参照すると、第3内部電極123をキャパシタ本体110の上下カバー領域内に配置することができる。すなわち、第3内部電極123は、キャパシタ本体110内において上下の内部電極として用いられることができる。   Referring to FIG. 11, the third internal electrode 123 may be disposed in the upper and lower cover regions of the capacitor body 110. That is, the third internal electrode 123 can be used as upper and lower internal electrodes in the capacitor body 110.

また、他の実施形態として、第3内部電極123は、キャパシタ本体110の中央部及び上下カバー部にともに配置することもできる。   As another embodiment, the third internal electrode 123 may be disposed on the center portion and the upper and lower cover portions of the capacitor body 110.

この際、第3内部電極123の積層数は、チップの特性に応じて、一つであってもよく、複数個を連続して配置してもよい。本実施形態では、上下カバー領域にそれぞれ3つを連続して配置すると説明しているが、本発明はこれに限定されるものではない。   At this time, the number of stacked third internal electrodes 123 may be one or a plurality may be continuously arranged according to the characteristics of the chip. In the present embodiment, it is described that three are arranged in succession in the upper and lower cover regions, but the present invention is not limited to this.

以下、上記の説明を除いて重複する説明は省略する。   Hereinafter, except for the above description, redundant description is omitted.

図12は図4の実施形態に連結電極が追加されたことを示す透視斜視図である。   FIG. 12 is a perspective view showing that a connection electrode is added to the embodiment of FIG.

本発明による積層セラミックキャパシタは、上述した選別過程で発生する問題を解決するために、図12のように、キャパシタ本体110の第1面1または第2面2に、第3及び第4外部電極133、134と接続される連結電極140をさらに配置することができる。   The multilayer ceramic capacitor according to the present invention has third and fourth external electrodes formed on the first surface 1 or the second surface 2 of the capacitor body 110 as shown in FIG. A connection electrode 140 connected to 133 and 134 may be further disposed.

図12には、連結電極140がキャパシタ本体110の第2面2に形成されて第3及び第4外部電極133、134と接続されるように示して説明しているが、本発明の連結電極140は、キャパシタ本体110の第1面1のみに形成してもよく、キャパシタ本体110の第1及び第2面1、2にともに形成してもよい。   FIG. 12 illustrates that the connection electrode 140 is formed on the second surface 2 of the capacitor body 110 and is connected to the third and fourth external electrodes 133 and 134. However, the connection electrode of the present invention is illustrated in FIG. 140 may be formed only on the first surface 1 of the capacitor body 110 or may be formed on both the first and second surfaces 1 and 2 of the capacitor body 110.

また、本実施形態における連結電極140は、長方体形状に示されているが、本発明はこれに限定されず、必要に応じて、曲線状またはジグザグ状などで構成してもよい。   Moreover, although the connection electrode 140 in this embodiment is shown by the rectangular parallelepiped shape, this invention is not limited to this, You may comprise by curvilinear shape or zigzag shape etc. as needed.

また、必要に応じて、連結電極140上に連結電極140をカバーするように誘電体層(図示せず)をさらに配置することで、連結電極140が外部に露出することを防止するように構成することができる。   Further, if necessary, a dielectric layer (not shown) is further disposed on the connection electrode 140 so as to cover the connection electrode 140, thereby preventing the connection electrode 140 from being exposed to the outside. can do.

かかる連結電極140の材料は、特に制限されるものではなく、例えば、第1〜第4内部電極121〜124と同様に、導電性金属を含む導電性ペーストを用いて形成することができる。   The material of the connection electrode 140 is not particularly limited, and can be formed using, for example, a conductive paste containing a conductive metal, like the first to fourth internal electrodes 121 to 124.

この際、上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、またはこれらの合金であることができる。   At this time, the conductive metal is not limited thereto, but may be nickel (Ni), copper (Cu), palladium (Pd), or an alloy thereof.

以下、上記の説明を除いて重複する説明は省略する。   Hereinafter, except for the above description, redundant description is omitted.

図13は図4の実施形態による積層セラミックキャパシタが実装された基板を示す斜視図である。   FIG. 13 is a perspective view showing a substrate on which the multilayer ceramic capacitor according to the embodiment of FIG. 4 is mounted.

図13を参照すると、本発明の一実施形態による積層セラミックキャパシタの実装基板は、一面に第1〜第4電極パッド221〜224を有する基板210と、基板210の一面において第1〜第4外部電極131〜134が第1〜第4電極パッド221〜224上にそれぞれ接続されるように実装される積層セラミックキャパシタ100と、を含む。図13における図面符号230は、電極パッドと外部電極とを接合させるための半田を示す。   Referring to FIG. 13, a multilayer ceramic capacitor mounting substrate according to an embodiment of the present invention includes a substrate 210 having first to fourth electrode pads 221 to 224 on one surface, and first to fourth external surfaces on one surface of the substrate 210. The multilayer ceramic capacitor 100 is mounted so that the electrodes 131 to 134 are connected to the first to fourth electrode pads 221 to 224, respectively. Reference numeral 230 in FIG. 13 denotes solder for joining the electrode pad and the external electrode.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。   As mentioned above, although embodiment of this invention was described in detail, the scope of the present invention is not limited to this, and various correction and deformation | transformation are within the range which does not deviate from the technical idea of this invention described in the claim. It will be apparent to those having ordinary knowledge in the art.

100 積層セラミックキャパシタ
110 キャパシタ本体
111 誘電体層
121、122、123、124 第1〜第4内部電極
122a、123a、124a 第1〜第3本体部
122b、123b、123c、124b 第1〜第4リード部
131、132、133、134 第1〜第4外部電極
140 連結電極
210 基板
221、222、223、224 第1〜第4電極パッド
DESCRIPTION OF SYMBOLS 100 Multilayer ceramic capacitor 110 Capacitor main body 111 Dielectric layer 121, 122, 123, 124 1st-4th internal electrode 122a, 123a, 124a 1st-3rd main-body part 122b, 123b, 123c, 124b 1st-4th lead Portions 131, 132, 133, 134 First to fourth external electrodes 140 Connection electrode 210 Substrate 221, 222, 223, 224 First to fourth electrode pads

Claims (16)

誘電体層、及び前記誘電体層を挟んで交互に配置される複数の第1〜第3内部電極を含み、積層方向に互いに対向する第1及び第2面、前記第1及び第2面と連結され、互いに対向する第3及び第4面、及び前記第1及び第2面と連結され、前記第3及び第4面と連結され、且つ互いに対向する第5及び第6面を含み、前記第1内部電極の両端が第3及び第4面にそれぞれ露出し、前記第2内部電極が第5または第6面に露出する部分を有し、前記第3内部電極が第5及び第6面にそれぞれ露出する部分を有するキャパシタ本体と、
前記キャパシタ本体の第3及び第4面にそれぞれ配置され、前記第1内部電極と接続される第1及び第2外部電極と、
前記キャパシタ本体の第5及び第6面にそれぞれ配置され、前記第2内部電極及び前記第3内部電極と接続される第3及び第4外部電極と、を含む、積層セラミックキャパシタ。
A first layer and a second surface, each of which includes a dielectric layer and a plurality of first to third internal electrodes arranged alternately with the dielectric layer in between, and facing each other in the stacking direction; The third and fourth surfaces connected to each other, and the fifth and sixth surfaces connected to the first and second surfaces, connected to the third and fourth surfaces, and opposite to each other; Both ends of the first internal electrode are exposed at the third and fourth surfaces, respectively, the second internal electrode has a portion exposed at the fifth or sixth surface, and the third internal electrode is at the fifth and sixth surfaces. A capacitor body having a portion exposed to each of
First and second external electrodes respectively disposed on the third and fourth surfaces of the capacitor body and connected to the first internal electrode;
A multilayer ceramic capacitor including third and fourth external electrodes disposed on the fifth and sixth surfaces of the capacitor body, respectively, and connected to the second internal electrode and the third internal electrode.
前記第2内部電極は、前記第1内部電極と積層方向に重なる第1本体部と、前記第1本体部から前記キャパシタ本体の第5または第6面に向かって延長される第1リード部と、を含む、請求項1に記載の積層セラミックキャパシタ。   The second internal electrode includes a first body portion that overlaps the first internal electrode in the stacking direction, and a first lead portion that extends from the first body portion toward the fifth or sixth surface of the capacitor body. The multilayer ceramic capacitor according to claim 1, comprising: 前記第3内部電極は、前記第1または第2内部電極と積層方向に重なる第2本体部と、前記第2本体部から前記キャパシタ本体の第5及び第6面に向かってそれぞれ延長される第2及び第3リード部と、を含む、請求項1または2に記載の積層セラミックキャパシタ。   The third internal electrode includes a second body portion that overlaps the first or second internal electrode in the stacking direction, and a second body portion extending from the second body portion toward the fifth and sixth surfaces of the capacitor body. The multilayer ceramic capacitor according to claim 1, comprising: 2 and a third lead portion. 前記第2内部電極は、積層方向に前記キャパシタ本体の第5及び第6面に交互に露出するように配置される、請求項1から3のいずれか一項に記載の積層セラミックキャパシタ。   4. The multilayer ceramic capacitor according to claim 1, wherein the second internal electrodes are disposed so as to be alternately exposed on the fifth and sixth surfaces of the capacitor body in the stacking direction. 5. 前記複数の第2内部電極は、前記キャパシタ本体の第5面に露出する部分を有する少なくとも一つ以上の第2内部電極と、前記キャパシタ本体の第6面に露出する部分を有する少なくとも一つ以上の第2内部電極と、を含む、請求項4に記載の積層セラミックキャパシタ。   The plurality of second internal electrodes include at least one second internal electrode having a portion exposed on the fifth surface of the capacitor body and at least one or more having a portion exposed on the sixth surface of the capacitor body. The multilayer ceramic capacitor according to claim 4, further comprising: a second internal electrode. 前記第1及び第2外部電極は、前記キャパシタ本体の第3及び第4面から第1及び第2面の一部までそれぞれ延長され、前記第3及び第4外部電極は、前記キャパシタ本体の第5及び第6面から第1及び第2面の一部までそれぞれ延長される、請求項1から5のいずれか一項に記載の積層セラミックキャパシタ。   The first and second external electrodes extend from the third and fourth surfaces of the capacitor body to a part of the first and second surfaces, respectively, and the third and fourth external electrodes are connected to the first and second surfaces of the capacitor body. The multilayer ceramic capacitor according to any one of claims 1 to 5, wherein the multilayer ceramic capacitor extends from the fifth and sixth surfaces to a part of the first and second surfaces. 前記第3及び第4外部電極は、前記キャパシタ本体の第3及び第4面から離隔するように配置される、請求項1から6のいずれか一項に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor according to claim 1, wherein the third and fourth external electrodes are disposed so as to be separated from the third and fourth surfaces of the capacitor body. 前記キャパシタ本体の第1及び第2面のうち少なくとも一面に位置し、前記第3及び第4外部電極を電気的に接続するように形成される連結電極をさらに含む、請求項1から7のいずれか一項に記載の積層セラミックキャパシタ。   8. The device according to claim 1, further comprising a connecting electrode positioned on at least one of the first and second surfaces of the capacitor body and formed to electrically connect the third and fourth external electrodes. The multilayer ceramic capacitor according to claim 1. 複数の第1〜第3内部電極を含み、積層方向に互いに対向する第1及び第2面、前記第1及び第2面と連結され、前記積層方向と直交する長さ方向に互いに対向する第3及び第4面、及び前記第1及び第2面と連結され、前記第3及び第4面と連結され、且つ前記積層方向及び長さ方向と直交する幅方向に互いに対向する第5及び第6面を含むキャパシタ本体を含み、
前記複数の第1内部電極は、前記キャパシタ本体の第5及び第6面から離隔しており、
前記複数の第2内部電極は、前記キャパシタ本体の第3及び第4面から離隔し、且つ前記キャパシタ本体の第5及び第6面のうち少なくとも一つから離隔し、
前記第3内部電極は、前記キャパシタ本体の第3及び第4面から離隔する、積層セラミックキャパシタ。
A plurality of first to third internal electrodes, first and second surfaces facing each other in the stacking direction, connected to the first and second surfaces, and facing each other in a length direction perpendicular to the stacking direction; 3rd and 4th surface and 5th and 5th which are connected with the said 1st and 2nd surface, are connected with the said 3rd and 4th surface, and mutually oppose in the width direction orthogonal to the said lamination direction and length direction. Including a capacitor body including six sides,
The plurality of first internal electrodes are spaced apart from the fifth and sixth surfaces of the capacitor body,
The plurality of second internal electrodes are spaced apart from the third and fourth surfaces of the capacitor body and separated from at least one of the fifth and sixth surfaces of the capacitor body,
The third internal electrode is a multilayer ceramic capacitor separated from the third and fourth surfaces of the capacitor body.
前記キャパシタ本体の第3及び第4面にそれぞれ配置され、前記複数の第1内部電極と電気的に連結される第1及び第2外部電極と、
前記キャパシタ本体の第5及び第6面にそれぞれ配置され、前記複数の第3内部電極と電気的に連結される第3及び第4外部電極と、をさらに含み、
前記第3及び第4外部電極のうち少なくとも一つが前記複数の第2内部電極と電気的に連結される、請求項9に記載の積層セラミックキャパシタ。
First and second external electrodes respectively disposed on the third and fourth surfaces of the capacitor body and electrically connected to the plurality of first internal electrodes;
A third and a fourth external electrode disposed on the fifth and sixth surfaces of the capacitor body and electrically connected to the plurality of third internal electrodes, respectively.
The multilayer ceramic capacitor of claim 9, wherein at least one of the third and fourth external electrodes is electrically connected to the plurality of second internal electrodes.
前記複数の第2内部電極がすべて前記キャパシタ本体の第6面から離隔する、請求項9または10に記載の積層セラミックキャパシタ。   11. The multilayer ceramic capacitor according to claim 9, wherein all of the plurality of second internal electrodes are separated from the sixth surface of the capacitor body. 前記複数の第2内部電極のうち少なくとも一つ以上は、前記キャパシタ本体の第5面から離隔しており、
前記複数の第2内部電極のうち少なくとも一つ以上は、前記キャパシタ本体の第6面から離隔する、請求項9または10に記載の積層セラミックキャパシタ。
At least one of the plurality of second internal electrodes is separated from the fifth surface of the capacitor body,
11. The multilayer ceramic capacitor according to claim 9, wherein at least one of the plurality of second internal electrodes is separated from a sixth surface of the capacitor body.
積層方向に前記キャパシタ本体内の最上端に配置された電極が少なくとも一つ以上の第3内部電極からなり、
前記キャパシタ本体内の最上端の下部において、前記キャパシタ本体の第5面から離隔する第2内部電極と、前記キャパシタ本体の第6面から離隔する第2内部電極との間に、前記第2内部電極が、前記第1内部電極、及び対向するように配置された第2内部電極と厚さ方向に交互に積層される、請求項9から12のいずれか一項に記載の積層セラミックキャパシタ。
The electrode disposed at the uppermost end in the capacitor body in the stacking direction comprises at least one third internal electrode,
The second internal electrode is disposed between a second internal electrode spaced apart from the fifth surface of the capacitor body and a second internal electrode spaced apart from the sixth surface of the capacitor body at a lower portion of the uppermost end in the capacitor body. The multilayer ceramic capacitor according to any one of claims 9 to 12, wherein an electrode is alternately laminated in the thickness direction with the first internal electrode and the second internal electrode arranged to face each other.
積層方向に前記キャパシタ本体内の最下端に配置された電極が少なくとも一つ以上の第3内部電極からなり、交互に積層された前記第1及び第2内部電極は、前記最上端の電極と前記最下端の電極との間に配置される、請求項13に記載の積層セラミックキャパシタ。   The electrode disposed at the lowermost end in the capacitor body in the stacking direction includes at least one third internal electrode, and the first and second internal electrodes stacked alternately include the uppermost electrode and the uppermost electrode. The multilayer ceramic capacitor according to claim 13, wherein the multilayer ceramic capacitor is disposed between the lowermost electrode. 複数の第1〜第3内部電極を含み、積層方向に互いに対向する第1及び第2面、前記第1及び第2面と連結され、前記積層方向と直交する長さ方向に互いに対向する第3及び第4面、及び前記第1及び第2面と連結され、前記第3及び第4面と連結され、且つ前記積層方向及び前記長さ方向と直交する幅方向に互いに対向する第5及び第6面を含むキャパシタ本体と、
前記キャパシタ本体の第3及び第4面にそれぞれ配置され、前記複数の第1内部電極と電気的に連結される第1及び第2外部電極と、
前記キャパシタ本体の第5及び第6面にそれぞれ配置され、前記複数の第3内部電極と電気的に連結される第3及び第4外部電極と、を含み、
前記複数の第1内部電極は、前記キャパシタ本体の第5及び第6面から離隔し、前記キャパシタ本体の第3及び第4面にそれぞれ露出し、且つ互いに対向する端部を有し、
前記複数の第2内部電極は、前記キャパシタ本体の第3及び第4面から離隔し、前記キャパシタ本体の第6面に露出するか、または前記キャパシタ本体の第6面から離隔し、前記キャパシタ本体の第5面に露出する部分を有し、
前記複数の第3内部電極は、前記キャパシタ本体の第3及び第4面から離隔し、前記キャパシタ本体の第5及び第6面にそれぞれ露出する部分を有し、
前記第3及び第4外部電極のうち少なくとも一つは、前記複数の第2内部電極と電気的に連結される、積層セラミックキャパシタ。
A plurality of first to third internal electrodes, first and second surfaces facing each other in the stacking direction, connected to the first and second surfaces, and facing each other in a length direction perpendicular to the stacking direction; 3rd and 4th surface and 5th and 4th which are connected with the said 1st and 2nd surface, and are mutually connected with the said 3rd and 4th surface, and the width direction orthogonal to the said lamination direction and the said length direction. A capacitor body including a sixth surface;
First and second external electrodes respectively disposed on the third and fourth surfaces of the capacitor body and electrically connected to the plurality of first internal electrodes;
Third and fourth external electrodes disposed on the fifth and sixth surfaces of the capacitor body and electrically connected to the plurality of third internal electrodes, respectively.
The plurality of first internal electrodes are spaced apart from the fifth and sixth surfaces of the capacitor body, are exposed on the third and fourth surfaces of the capacitor body, and have ends facing each other,
The plurality of second internal electrodes are separated from the third and fourth surfaces of the capacitor body and exposed to the sixth surface of the capacitor body or separated from the sixth surface of the capacitor body. A portion exposed on the fifth surface of
The plurality of third internal electrodes have portions that are separated from the third and fourth surfaces of the capacitor body and exposed on the fifth and sixth surfaces of the capacitor body, respectively.
A multilayer ceramic capacitor in which at least one of the third and fourth external electrodes is electrically connected to the plurality of second internal electrodes.
上面に複数の電極パッドを有する基板と、
前記複数の電極パッド、及びそれぞれ対応する外部電極が接続されるように前記基板に実装される請求項1から15のいずれか一項に記載の積層セラミックキャパシタと、を含む、積層セラミックキャパシタの実装基板。
A substrate having a plurality of electrode pads on an upper surface;
The multilayer ceramic capacitor according to any one of claims 1 to 15, wherein the multilayer ceramic capacitor is mounted on the substrate such that the plurality of electrode pads and corresponding external electrodes are connected to each other. substrate.
JP2017241363A 2017-06-02 2017-12-18 Multilayer ceramic capacitors and their mounting boards Active JP7091582B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0069135 2017-06-02
KR20170069135 2017-06-02
KR10-2017-0101132 2017-08-09
KR1020170101132A KR102449360B1 (en) 2017-06-02 2017-08-09 Multilayered ceramic capacitor and board having the same mounted thereon

Publications (2)

Publication Number Publication Date
JP2018207091A true JP2018207091A (en) 2018-12-27
JP7091582B2 JP7091582B2 (en) 2022-06-28

Family

ID=64670204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017241363A Active JP7091582B2 (en) 2017-06-02 2017-12-18 Multilayer ceramic capacitors and their mounting boards

Country Status (2)

Country Link
JP (1) JP7091582B2 (en)
KR (2) KR102449360B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018718A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Laminated ceramic electronic component and mounting structure for laminated ceramic electronic component
WO2024018719A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Layered ceramic electronic component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251125A (en) * 1989-03-24 1990-10-08 Marcon Electron Co Ltd Electrolyte for driving electrolytic capacitor
JPH0629156A (en) * 1992-07-09 1994-02-04 Nippon Chemicon Corp Electrolyte for electrolytic capacitor
JPH06140283A (en) * 1991-12-30 1994-05-20 Electron & Telecommun Res Inst Chip-shaped capacitor for removal of high frequency noise
JPH07272975A (en) * 1994-03-29 1995-10-20 Tdk Corp Composite capacitor
JP2001196263A (en) * 2000-01-07 2001-07-19 Philips Japan Ltd Multilayer dielectric feed-through capacitor
JP2015216343A (en) * 2014-05-07 2015-12-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK240084D0 (en) * 1984-05-15 1984-05-15 Ferrosan As NEW BETA-CARBOLINE-3-OXADIAZOLYL DERIVATIVES
KR100925603B1 (en) * 2007-09-28 2009-11-06 삼성전기주식회사 Multilayer capacitor
JP5218545B2 (en) 2010-12-24 2013-06-26 Tdk株式会社 Multilayer capacitor
JP6343901B2 (en) 2013-10-11 2018-06-20 Tdk株式会社 Feedthrough capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251125A (en) * 1989-03-24 1990-10-08 Marcon Electron Co Ltd Electrolyte for driving electrolytic capacitor
JPH06140283A (en) * 1991-12-30 1994-05-20 Electron & Telecommun Res Inst Chip-shaped capacitor for removal of high frequency noise
JPH0629156A (en) * 1992-07-09 1994-02-04 Nippon Chemicon Corp Electrolyte for electrolytic capacitor
JPH07272975A (en) * 1994-03-29 1995-10-20 Tdk Corp Composite capacitor
JP2001196263A (en) * 2000-01-07 2001-07-19 Philips Japan Ltd Multilayer dielectric feed-through capacitor
JP2015216343A (en) * 2014-05-07 2015-12-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018718A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Laminated ceramic electronic component and mounting structure for laminated ceramic electronic component
WO2024018719A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Layered ceramic electronic component

Also Published As

Publication number Publication date
KR20220111239A (en) 2022-08-09
JP7091582B2 (en) 2022-06-28
KR102551242B1 (en) 2023-07-03
KR20180132490A (en) 2018-12-12
KR102449360B1 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
KR101792385B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP2022082766A (en) Multilayer capacitor, mounting board thereof, and manufacturing method thereof
US8891226B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP7476280B2 (en) Multilayer Capacitor
KR102319596B1 (en) Multilayered capacitor and board having the same mounted thereon
JP6342286B2 (en) Multilayer ceramic capacitor
CN108987110B (en) Multilayer ceramic capacitor and board mounted with the same
JP2014165489A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP6233887B2 (en) Multilayer ceramic capacitor and its mounting board
KR102067174B1 (en) 3-termibal multi-layered capacitor
JP2014187058A (en) Multilayer ceramic capacitor, mounting board for multilayer ceramic capacitor, and manufacturing method of multilayer ceramic capacitor
KR20140081360A (en) Multi-layered ceramic capacitor, manufacturing method of the same and circuit board for mounting the same
KR102551242B1 (en) Multilayered ceramic capacitor and board having the same mounted thereon
JP2018129499A (en) Capacitor component
KR101792362B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR102436224B1 (en) Capacitor Component
KR101444534B1 (en) Multi-Layered Ceramic Electronic Component
KR101422945B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
KR20190023594A (en) Multi layered capacitor and board for mounting the same
JP2021097202A (en) Multilayer capacitor and mounting board thereof
KR102048101B1 (en) Multi-layered chip component and board for mounting the same
US11222748B2 (en) Multi-layered ceramic electronic component
KR102391585B1 (en) Capacitor Component
KR102109639B1 (en) Multi-layered ceramic electroic components and mounting circuit thereof
JP2024086932A (en) Multilayer Capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220524

R150 Certificate of patent or registration of utility model

Ref document number: 7091582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150