JP2018195749A - Semiconductor laser element and method of manufacturing the same - Google Patents
Semiconductor laser element and method of manufacturing the same Download PDFInfo
- Publication number
- JP2018195749A JP2018195749A JP2017099706A JP2017099706A JP2018195749A JP 2018195749 A JP2018195749 A JP 2018195749A JP 2017099706 A JP2017099706 A JP 2017099706A JP 2017099706 A JP2017099706 A JP 2017099706A JP 2018195749 A JP2018195749 A JP 2018195749A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor laser
- substrate
- forming step
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、レーザ光を出射する半導体レーザ素子及びその製造方法に関する。 The present invention relates to a semiconductor laser element that emits laser light and a method for manufacturing the same.
III族元素であるAl、Ga、In等とV族元素であるNとの化合物である窒化物系半導体を有したレーザダイオードに代表される半導体レーザ素子はバンド構造や化学的安定性から発光素子やパワーデバイス等に用いられる。光ディスクドライブ等の光学式情報記録装置の光源用途では、GaN基板の採用、結晶成長技術の向上、素子構造やウエハプロセス技術の改善等により信頼性確保とコスト削減が行われ、広く用いられるに至っている。また、窒化物系半導体は発振波長が短いため、蛍光体の励起光源として白色LED等に用いられている。 A semiconductor laser element typified by a laser diode having a nitride-based semiconductor that is a compound of a group III element such as Al, Ga, In or the like and a group V element N is a light emitting element because of its band structure and chemical stability. And power devices. In light source applications of optical information recording devices such as optical disk drives, reliability has been ensured and costs have been reduced through the adoption of GaN substrates, improvements in crystal growth technology, improvements in device structure and wafer process technology, and so on. Yes. In addition, since nitride-based semiconductors have a short oscillation wavelength, they are used in white LEDs and the like as phosphor excitation light sources.
近年、指向性のライト、プロジェクタ、テレビ等の次世代用途として窒化物系半導体による青色レーザ光や緑色レーザ光を用いることが注目を集めている。これらの用途では視認性が要求されるため、レーザ光の高い放射品質が必要になる。しかしながら、通常の窒化物系半導体では基板が透明であるため、活性層からの迷光により基板から光が漏れる。このため、特に垂直横モードのFFP(Far Field Pattern、遠視野像)においてリップルが発生する問題がある。 In recent years, the use of blue laser light and green laser light made of nitride semiconductors has attracted attention as next-generation applications such as directional lights, projectors, and televisions. Since these applications require visibility, high radiation quality of laser light is required. However, since the substrate is transparent in a normal nitride semiconductor, light leaks from the substrate due to stray light from the active layer. For this reason, there is a problem that ripples occur particularly in the FFP (Far Field Pattern) in the vertical and horizontal mode.
リップルを防止する半導体レーザ素子は特許文献1に開示される。図25はこの半導体レーザ素子の側面断面図を示している。半導体レーザ素子101は基板102上に窒化物系半導体を積層した活性領域114を含む半導体積層膜110を有している。半導体積層膜110の上部にはストライプ状のリッジストライプ(不図示)が設けられる。リッジストライプから電流注入される活性領域114によってストライプ状の導波路が形成される。半導体積層膜110上及び基板102の裏面上にはそれぞれ電極123、電極124が設けられる。
A semiconductor laser device for preventing ripples is disclosed in Patent Document 1. FIG. 25 shows a side sectional view of this semiconductor laser device. The semiconductor laser element 101 has a
また、半導体レーザ素子101は導波路の出射部を含む端面上にフィルタ構造部106を有している。フィルタ構造部106は電磁ビームに対する角度依存性や波長依存性を有した多層膜により形成されている。
The semiconductor laser device 101 has a
活性領域114は動作モード中に第1の波長領域のコヒーレントな第1の電磁ビーム107と、第2の波長領域のインコヒーレントな第2の電磁ビーム108とを発生する。活性領域114から成る導波路の出射部から放射されるコヒーレントな第1の電磁ビーム107はフィルタ構造部106を透過する。
The active region 114 generates a first wavelength region coherent first
第2の電磁ビーム108は第1の電磁ビーム107の出射部と異なる領域であって基板102を含む領域から出射される。この時、第2の電磁ビーム108はフィルタ構造部106により減衰する。これにより、半導体レーザ素子101からコヒーレントな第1の電磁ビーム107のみが出射され、FFPのリップルを防止することができる。
The second
半導体レーザ素子101はウエハ状の基板102の第1主面上に半導体積層膜110が積層され、半導体積層膜110上にリッジストライプ及び電極123が形成される。また、ウエハ状の基板102の第2主面上に電極124が形成される。次に、リッジストライプに直交する方向に基板102を切断してバー状の中間体を形成する。次に、導波路の端面を形成する中間体の端面にフィルタ構造部106を形成した後、リッジストライプに平行に切断して個片化される。
In the semiconductor laser device 101, a
しかしながら、上記従来の半導体レーザ素子101によると、バー状の中間体に対して複雑な構造のフィルタ構造部106を形成するため、工数が大きくなる問題があった。また、バー状の中間体に対する工程が増えるため中間体のハンドリングによる不良が増加し、半導体レーザ素子101の歩留りが低下する問題もあった。
However, according to the conventional semiconductor laser device 101, since the
本発明は、工数を削減して歩留りを向上できる半導体レーザ素子及びその製造方法を提供することを目的とする。 It is an object of the present invention to provide a semiconductor laser device that can reduce the number of steps and improve the yield and a method for manufacturing the same.
上記目的を達成するために本発明は、基板の上面に積層される半導体積層膜によってストライプ状の導波路を形成し、前記導波路の一端面からレーザ光を出射する半導体レーザ素子において、前記基板の下面に前記導波路に交差する方向に延びる溝を設けたことを特徴としている。 In order to achieve the above object, the present invention provides a semiconductor laser device in which a striped waveguide is formed by a semiconductor laminated film laminated on an upper surface of a substrate, and laser light is emitted from one end surface of the waveguide. A groove extending in a direction crossing the waveguide is provided on the lower surface of the substrate.
また本発明は上記構成の半導体レーザ素子において、前記基板の下面に電極を設け、前記溝の内壁上に前記電極を形成する金属膜が配されることを特徴としている。 According to the present invention, in the semiconductor laser device configured as described above, an electrode is provided on the lower surface of the substrate, and a metal film for forming the electrode is disposed on the inner wall of the groove.
また本発明は上記構成の半導体レーザ素子において、前記溝の内壁上の前記金属膜と前記基板との間に酸化物を含む被膜が設けられることを特徴としている。 According to the present invention, in the semiconductor laser device configured as described above, a film containing an oxide is provided between the metal film on the inner wall of the groove and the substrate.
また本発明は上記構成の半導体レーザ素子において、前記溝の側壁上に凹凸部を設けたことを特徴としている。 According to the present invention, in the semiconductor laser device having the above structure, an uneven portion is provided on the side wall of the groove.
また本発明は上記構成の半導体レーザ素子において、前記溝が前記導波路の端面から前記導波路の長手方向に10μm以上離れることを特徴としている。 According to the present invention, in the semiconductor laser device configured as described above, the groove is separated from the end face of the waveguide by 10 μm or more in the longitudinal direction of the waveguide.
また本発明は上記構成の半導体レーザ素子において、前記溝の深さが前記基板の厚みよりも小さく、前記基板の厚みの1/10よりも大きいことを特徴としている。 According to the present invention, in the semiconductor laser device configured as described above, the depth of the groove is smaller than the thickness of the substrate and larger than 1/10 of the thickness of the substrate.
また本発明は上記構成の半導体レーザ素子において、前記溝の深さが前記基板の厚みの1/3よりも大きいことを特徴としている。 According to the present invention, in the semiconductor laser device configured as described above, the depth of the groove is greater than 1/3 of the thickness of the substrate.
また本発明は、基板上に積層した半導体積層膜によって形成されるストライプ状の導波路の一端面からレーザ光を出射する半導体レーザ素子の製造方法において、
ウエハ状の前記基板の第1主面に前記半導体積層膜をエピタキシャル成長させるエピタキシャル成長工程と、
前記半導体積層膜にストライプ状のストライプ部を形成するストライプ部形成工程と、
前記ストライプ部上に第1電極を形成する第1電極形成工程と、
ウエハ状の前記基板の前記第1主面に対向する第2主面上にレーザスクライブにより前記ストライプ部に交差する方向に延びる溝を形成する溝形成工程と、
前記溝を形成した前記第2主面上に第2電極を形成する第2電極形成工程と、
前記基板を前記溝と異なる位置で前記ストライプ部に直交する方向に切断してバー状の中間体を形成する第1切断工程と、
前記第1切断工程の切断面上に端面コート膜を形成する端面コート膜形成工程と、
前記端面コート膜を形成した前記中間体を前記ストライプ部に平行に切断する第2切断工程と、
を備えたことを特徴としている。
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor laser device that emits laser light from one end face of a striped waveguide formed by a semiconductor laminated film laminated on a substrate.
An epitaxial growth step of epitaxially growing the semiconductor multilayer film on the first main surface of the wafer-like substrate;
A stripe portion forming step of forming a stripe-like stripe portion in the semiconductor laminated film;
A first electrode forming step of forming a first electrode on the stripe portion;
A groove forming step of forming a groove extending in a direction intersecting the stripe portion by laser scribing on a second main surface of the wafer-shaped substrate facing the first main surface;
A second electrode forming step of forming a second electrode on the second main surface in which the groove is formed;
A first cutting step of cutting the substrate in a direction perpendicular to the stripe portion at a position different from the groove to form a bar-shaped intermediate;
An end face coat film forming step of forming an end face coat film on the cut surface of the first cutting step;
A second cutting step of cutting the intermediate body on which the end face coating film is formed in parallel with the stripe portion;
It is characterized by having.
また本発明は上記構成の半導体レーザ素子の製造方法において、前記第2主面上に前記ストライプ部に平行なチップ分割溝を形成するチップ分割溝形成工程と、前記第1主面上に前記ストライプ部に直交するバー分割溝を形成するバー分割溝形成工程とを備え、前記第1切断工程により前記基板を前記バー分割溝上で劈開により切断し、前記第2切断工程により前記基板を前記チップ分割溝上で劈開により切断することを特徴としている。 According to the present invention, in the method of manufacturing a semiconductor laser device having the above-described configuration, a chip dividing groove forming step for forming a chip dividing groove parallel to the stripe portion on the second main surface, and the stripe on the first main surface. A bar dividing groove forming step for forming a bar dividing groove orthogonal to the portion, the substrate is cut by cleaving on the bar dividing groove by the first cutting step, and the substrate is divided by the second cutting step. It is characterized by cutting by cleaving on the groove.
また本発明は上記構成の半導体レーザ素子の製造方法において、前記チップ分割溝形成工程で前記チップ分割溝をレーザスクライブにより形成するとともに、前記チップ分割溝形成工程及び前記溝形成工程を連続して行い、前記第2電極形成工程の前にレーザスクライブによるデブリを除去するデブリ除去工程を備えたことを特徴としている。 According to the present invention, in the method of manufacturing a semiconductor laser device having the above structure, the chip dividing groove is formed by laser scribing in the chip dividing groove forming step, and the chip dividing groove forming step and the groove forming step are continuously performed. A debris removing step of removing debris by laser scribing is provided before the second electrode forming step.
また本発明は上記構成の半導体レーザ素子の製造方法において、前記溝が前記バー分割溝から前記ストライプ部の長手方向に10μm以上離れることを特徴としている。 According to the present invention, in the method of manufacturing a semiconductor laser device having the above-described structure, the groove is separated from the bar dividing groove by 10 μm or more in the longitudinal direction of the stripe portion.
また本発明は上記構成の半導体レーザ素子の製造方法において、前記溝形成工程により前記溝の内壁上に酸化物を含む被膜を形成し、前記第2電極形成工程により前記被膜上に前記第2電極の金属が配されることを特徴としている。 According to the present invention, in the method of manufacturing a semiconductor laser device having the above structure, a film containing an oxide is formed on the inner wall of the groove by the groove forming step, and the second electrode is formed on the film by the second electrode forming step. The metal is arranged.
また本発明は上記構成の半導体レーザ素子の製造方法において、レーザスクライブの掃引速度を可変して前記溝の側壁に凹凸部を形成することを特徴としている。 According to the present invention, in the method of manufacturing a semiconductor laser device having the above-described structure, the unevenness is formed on the side wall of the groove by changing the sweep speed of the laser scribe.
本発明の半導体レーザ素子によると、基板の上面に半導体積層膜を積層し、下面に導波路に交差する方向に延びる溝を設けたので、垂直横モードのFFPのリップルを防止することができる。この時、溝をウエハ状の基板に形成できるため、半導体レーザ素子の工数を削減するとともに歩留りを向上することができる。 According to the semiconductor laser device of the present invention, since the semiconductor laminated film is laminated on the upper surface of the substrate and the groove extending in the direction intersecting the waveguide is provided on the lower surface, the ripple of the FFP in the vertical transverse mode can be prevented. At this time, since the groove can be formed on the wafer-like substrate, the number of steps of the semiconductor laser element can be reduced and the yield can be improved.
本発明の半導体レーザ素子の製造によると、ウエハ状の基板の第1主面に半導体積層膜をエピタキシャル成長させるエピタキシャル成長工程と、半導体積層膜にストライプ状のストライプ部を形成するストライプ部形成工程と、ウエハ状の基板の第2主面上にレーザスクライブによりストライプ部に交差する方向に延びる溝を形成する溝形成工程とを備えている。このため、ウエハ状の基板の第2主面に溝を形成して垂直横モードのFFPのリップルを防止することができる。従って、半導体レーザ素子の工数を削減するとともに歩留りを向上することができる。 According to the manufacture of the semiconductor laser device of the present invention, the epitaxial growth step of epitaxially growing the semiconductor multilayer film on the first main surface of the wafer-shaped substrate, the stripe portion forming step of forming the stripe-shaped stripe portion on the semiconductor multilayer film, and the wafer Forming a groove extending in a direction intersecting the stripe portion by laser scribing on the second main surface of the substrate. For this reason, a groove can be formed in the second main surface of the wafer-like substrate to prevent vertical and horizontal mode FFP ripples. Therefore, the number of steps of the semiconductor laser element can be reduced and the yield can be improved.
<第1実施形態>
以下、本発明における実施形態について図面を参照して説明する。各図面に記載する矢印及び結晶方位は基板2の結晶方位にそれぞれ対応している。図1、図2は第1実施形態の半導体レーザ素子の斜視図及び上面図を示している。半導体レーザ素子1は例えば、130μmの厚みのn型GaNから成る基板2の(0001)面から成る上面2cにエピタキシャル成長した窒化物系の半導体積層膜10を有している。基板2には各元素の含有率が1%以下の不純物を混入してもよい。
<First Embodiment>
Embodiments of the present invention will be described below with reference to the drawings. The arrows and crystal orientations shown in the drawings correspond to the crystal orientations of the
基板2の上面2cの成長面を(0001)面(C面)にしているが、(1−100)面(M面)または(11−20)面(A面)を成長面にしてもよい。また、基板2をSiC等の他の材料により形成してもよい。
Although the growth surface of the
半導体積層膜10は基板2の上面2cに下部コンタクト層11、下部クラッド層12、下部ガイド層13、活性層14、蒸発防止層15、上部ガイド層16、上部クラッド層17、上部コンタクト層18を順に積層して形成される。
The semiconductor laminated
下部コンタクト層11は膜厚0.1〜10μm(例えば、4μm)のn型のGaNにより形成される。下部クラッド層12は膜厚0.5〜3.0μm(例えば、2μm)のn型のAlx1Ga1−x1N(0<x1<1)により形成される。下部ガイド層13は膜厚0.2μm以下(例えば、0.1μm)のn型のAlx2Ga1−x2N(0≦x2<1、x2<x1)により形成される。
The
活性層14は図3に示すように、4つの障壁層14aと3つの量子井戸層14bとが交互に積層された多重量子井戸(MQW)構造を有する。量子井戸層14bは例えば膜厚4nmのInx3Ga1−x3Nにより形成される。障壁層14aは例えば膜厚8nmのInx4Ga1−x4N(但し、x3>x4)により形成される。x3、x4の例としてx3=0.05〜0.15、x4=0〜0.1とすることができる。
As shown in FIG. 3, the
図2において、活性層14上に設けられる蒸発防止層15は膜厚0.02μm以下(例えば、0.01μm)のp型のAly1Ga1−y1N(0<y1<1)により形成される。上部ガイド層16は膜厚0.2μm以下(例えば、0.01μm)のp型のAly2Ga1−y2N(0≦y2<1、y2<y1)により形成される。上部クラッド層17は膜厚0.01〜1μm(例えば、0.05μm)のp型のAly3Ga1−y3N(0<y3<1、y3>y2)により形成される。
In FIG. 2, the
上部コンタクト層18は後述するリッジストライプ30を形成する上部クラッド層17の凸部上に設けられ、膜厚0.01〜1μm(例えば、0.05μm)のp型のGaNにより形成される。
The
半導体積層膜10の上部には出射面1aに垂直な<1−100>方向に延びるストライプ状のリッジストライプ30(ストライプ部)が設けられる。リッジストライプ30は上部クラッド層17の厚み方向の中間位置まで掘り込まれて形成される。活性層14のリッジストライプ30に面した領域により、ストライプ状の導波路31が形成される。
A striped ridge stripe 30 (stripe portion) extending in the <1-100> direction perpendicular to the
リッジストライプ30の上面にはp側下層電極22が設けられる。p側下層電極22はPdやNiを主成分とし、上部コンタクト層18に対してオーミック接触する。リッジストライプ30上を除く半導体積層膜10上には埋め込み層21が設けられる。埋め込み層21は例えば膜厚0.1〜0.3μm(例えば0.15μm)のSiO2等の絶縁性材料により形成される。埋め込み層21によりリッジストライプ30の両側面が覆われ、動作モード時の光閉じ込めを行うことができる。
A p-side
上部コンタクト層18及び埋め込み層21上にはリッジストライプ30の上面からキャリアを注入するためのp側上層電極23が形成されている。p側上層電極23は例えば、Mo/Auの積層体、Ti/Pt/Auの積層体等により形成される。
A p-side
尚、p側下層電極22を省いてもよい。この時、p側上層電極23が上部コンタクト層18に対してオーミック接触するために、例えばPd/Mo/Auの積層体、Ni/Auの積層体等により形成される。
Note that the p-side
基板2の下面2dにはキャリアを注入するためのn側電極24が形成されている。n側電極24は基板2に対してオーミック接触されている。n側電極24は例えば、Hf/Alの積層体、Ti/Alの積層体等により形成される。n側電極24上には半導体レーザ素子1をサブマウントに対する接続及び固定を容易にするためにパッド電極25が設けられる。パッド電極25は例えば、Mo/Pt/Auの積層体等により形成される。
An n-
半導体レーザ素子1の<1−100>方向に対向する出射面1a及び対向面1b上には端面コート膜26(図20参照)が設けられる。出射面1a上の端面コート膜26はAl2O3等の低反射膜により形成される。対向面1b上の端面コート膜26はAl2O3及びTa2O5を交互に例えば9層積層した高反射膜により形成される。出射面1a及び対向面1b上の端面コート膜26によって導波路31が共振器を構成する。これにより、p側上層電極23からリッジストライプ30を介して活性層14に電流が注入されると、導波路31の端面の出射部31aからレーザ光が出射される。
An end face coating film 26 (see FIG. 20) is provided on the
また、基板2の下面2dには詳細を後述するようにレーザスクライブによって複数の遮光溝43(溝)が設けられる。遮光溝43はリッジストライプ30により形成されるストライプ状の導波路31に直交した<11−20>方向に延びる。
The
尚、遮光溝43はリッジストライプ30及び導波路31に対して交差する方向であれば、直交しない方向に延びてもよい。また、遮光溝43を1本にしてもよい。
The
図4は遮光溝43の側面断面図を示している。遮光溝43の内壁上にはn側電極24及びパッド電極25を形成する金属膜24a及び金属膜25aが配される。また、金属膜24aと基板2との間には遮光溝43のレーザスクライブ時に形成される酸化物を含む被膜27が配される。
FIG. 4 is a side sectional view of the
遮光溝43によって導波路31から基板2に入射した迷光が遮光され、基板2から漏れるレーザ光を低減することができる。この時、遮光溝43の内壁上に金属膜24a、25aが配されるため迷光を反射または吸収し、基板2から漏れるレーザ光を低減することができる。また、遮光溝43の内壁に酸化物を含む被膜27が設けられるため、n側電極24の付着強度を向上することができる。
The stray light incident on the
尚、遮光溝43の内壁上に金属膜24a、25aが設けられなくてもよい。この時、基板2に入射した迷光は遮光溝43上で屈折し、出射面1aに到達するレーザ光を低減することができる。
The metal films 24 a and 25 a may not be provided on the inner wall of the
遮光溝43の深さを基板2の厚みの1/10よりも大きくすると、約10%の迷光を遮光できる。また、遮光溝43の深さを基板2の厚みの1/3よりも大きくすると、30%以上の迷光を遮光できるためより望ましい。この時、遮光溝43の深さを基板2の厚みよりも大きくすると、基板2が分割されて半導体レーザ素子1の強度が著しく低下する。従って、遮光溝43の深さを基板2の厚みよりも小さくしている。
When the depth of the
図5は半導体レーザ素子1の製造工程を示す工程図である。半導体レーザ素子1はエピタキシャル成長工程、p側下層電極形成工程、ストライプ部形成工程、埋め込み層形成工程、p側上層電極形成工程、研磨工程、チップ分割溝形成工程、遮光溝形成工程、デブリ除去工程、n側電極形成工程、パッド電極形成工程、バー分割溝形成工程、第1切断工程、端面コート膜形成工程、第2切断工程を順に行って形成される。 FIG. 5 is a process chart showing the manufacturing process of the semiconductor laser device 1. The semiconductor laser device 1 includes an epitaxial growth step, a p-side lower layer electrode forming step, a stripe portion forming step, a buried layer forming step, a p-side upper layer electrode forming step, a polishing step, a chip dividing groove forming step, a light shielding groove forming step, a debris removing step, The n-side electrode forming step, the pad electrode forming step, the bar dividing groove forming step, the first cutting step, the end face coating film forming step, and the second cutting step are sequentially performed.
以下の説明において、ウエハ状の工程途中の中間体を単に「ウエハ50」という場合がある。また、ウエハ50を分割したバー状の工程途中の中間体を単に「バー51」という場合がある。
In the following description, an intermediate body in the process of a wafer may be simply referred to as “
図6はエピタキシャル成長工程を示す正面図である。エピタキシャル成長工程ではn型GaNから成るウエハ状の基板2の第1主面2a上にMOCVD法(Metal Organic Chemical Vapor Deposition)等により半導体積層膜10をエピタキシャル成長させる。
FIG. 6 is a front view showing an epitaxial growth step. In the epitaxial growth process, the
即ち、基板2の第1主面2aに、下部コンタクト層11、下部クラッド層12、下部ガイド層13を順次成長させる。そして、下部ガイド層13の上に4つの障壁層14aと3つの量子井戸層14b(図3参照)とを交互に成長させて活性層14を得る。続いて、活性層14の上に蒸発防止層15、上部ガイド層16、上部クラッド層17、上部コンタクト層18を順次成長させる。
That is, the
MOCVD法により半導体積層膜10を形成する場合は、原料としてトリメチルガリウム、アンモニア、トリメチルアルミニウム、トリメチルインジウム、シラン、ビスシクロペンタジエニルマグネシウムを用いることでき、キャリアガスとして水素、窒素を用いることができる。
When the semiconductor laminated
尚、半導体レーザ素子1の基板2の上面2c(図1参照)は第1主面2aと同一面であり、下面2d(図1参照)は第1主面2aに対向する第2主面2bと同一面である。
The
図7はp側下層電極形成工程を示す正面図である。p側下層電極形成工程ではウエハ50の上部コンタクト層18上に真空蒸着やスパッタリング等によってp側下層電極22を形成する。
FIG. 7 is a front view showing the p-side lower layer electrode forming step. In the p-side lower layer electrode forming step, the p-side
図8はストライプ部形成工程を示す正面図である。ストライプ部形成工程ではウエハ50のp側下層電極22上のリッジストライプ30の形成予定領域にフォトリソグラフィによってレジスト5を形成する。レジスト5は出射面1a(図1参照)に垂直な方向(<1−100>方向)に延びるストライプ状に形成される。
FIG. 8 is a front view showing the stripe portion forming step. In the stripe portion forming step, a resist 5 is formed by photolithography in a region where the
次に、SiCl4ガス、Cl2ガス、Arガス等によってRIE(Reactive Ion Etching、反応性イオンエッチング)を行い、レジスト5の非形成部分がエッチングされる。これにより、上部クラッド層17の上端の凸部、上部コンタクト層18及びp側下層電極22から成るストライプ状のリッジストライプ30(ストライプ部)が形成される。リッジストライプ30の形成により、リッジストライプ30の下方にストライプ状の導波路31(図1参照)が得られる。
Next, RIE (Reactive Ion Etching) is performed with SiCl 4 gas, Cl 2 gas, Ar gas, or the like, and the non-formed portion of the resist 5 is etched. As a result, a striped ridge stripe 30 (stripe portion) composed of the convex portion at the upper end of the
尚、ストライプ部形成工程を上記のRIEのようなドライエッチングにより行ってもよく、ウェットエッチングにより行ってもよい。 The stripe portion forming step may be performed by dry etching such as the above RIE or wet etching.
また、リッジストライプ30の形成領域に例えばSiO2のマスク層をレジスト5に替えて設けてもよい。この時、リッジストライプ30の非形成領域にフォトリソグラフィによりレジストを設け、SiO2の成膜後にレジスト及びレジスト上のSiO2を除去してマスク層を形成することができる。マスク層の除去は例えばバッファードフッ酸等のエッチャントを使用して行うことができる。
Further, for example, a mask layer of SiO 2 may be provided in the formation region of the
図9は埋め込み層形成工程を示す正面図である。埋め込み層形成工程ではレジスト5(図8参照)の上面、リッジストライプ30の両側壁及び上部クラッド層17上にSiO2等の埋め込み層21をスパッタリング等により成膜する。そして、レジスト5上の埋め込み層21をレジスト5とともに除去し、p側下層電極22を露出させる。
FIG. 9 is a front view showing a buried layer forming step. In the buried layer forming step, a buried
図10はp側上層電極形成工程を示す正面図である。p側上層電極形成工程ではリッジストライプ30の頂上に配されたp側下層電極22及び埋め込み層21の上面に真空蒸着やスパッタリング等によりp側上層電極23(第1電極)を形成する。p側上層電極23はウエハ50を分割してチップ状に形成される半導体レーザ素子1の配置に応じてパターン化して複数設けられる。
FIG. 10 is a front view showing the p-side upper layer electrode forming step. In the p-side upper layer electrode forming step, a p-side upper layer electrode 23 (first electrode) is formed on the upper surfaces of the p-side
次に、研磨工程では基板2の第2主面2bを研磨し、基板2の厚みを80〜150μm(例えば130μm)程度に減少させる。これにより、後述する第1切断工程及び第2切断工程においてウエハ50及びバー51(図18参照)の分割を容易に行うことができる。尚、基板2を研磨材により物理的に研磨してもよく、薬剤により化学的に研磨してもよい。
Next, in the polishing step, the second
図11、図12はチップ分割溝形成工程を示す斜視図及び底面図である。チップ分割溝形成工程ではウエハ50の基板2の第2主面2b上に複数のチップ分割溝42をレーザスクライブにより形成する。チップ分割溝42はリッジストライプ30に平行な<1−100>方向に延び、リッジストライプ30間に配される。
11 and 12 are a perspective view and a bottom view showing the chip dividing groove forming step. In the chip dividing groove forming step, a plurality of
チップ分割溝42は後述する第1切断工程でウエハ50を複数のバー51(図18参照)に分割した後に、第2切断工程でバー51をチップ状に個片化するために使用される。このため、チップ分割溝42は例えばリッジストライプ30間の中央等のリッジストライプ30を基準にした位置に配置される。これにより、バー51からチップ状に分割する際に歩留りよく所望のチップを得ることができる。
The
また、チップ分割溝42は基板2の第2主面2bから5〜60μm程度の深さに形成されるとより好ましい。これにより、チップ分割溝42が浅すぎて分割が困難となったり、深すぎてハンドリング中にウエハ50が破損したりすることを防止できる。また、チップ分割溝42はウエハ50の<1−100>方向の両端面間に延びる直線に形成される。これにより、バー51(図18参照)からチップ状の半導体レーザ素子1に分割する際に意図しない方向に割れることを低減できる。
The
図13、図14は遮光溝形成工程(溝形成工程)を示す斜視図及び底面図である。遮光溝形成工程ではウエハ50の基板2の第2主面2b上に複数の遮光溝43をレーザスクライブにより形成する。遮光溝43はリッジストライプ30に直交する<11−20>方向に延び、チップ状に個片化される各半導体レーザ素子1に対応して一または複数設けられる。
13 and 14 are a perspective view and a bottom view showing the light shielding groove forming step (groove forming step). In the light shielding groove forming step, a plurality of
上記したように遮光溝43の深さは基板2の厚みよりも小さく、基板2の厚みの1/10以上が望ましく、1/3以上にするとより望ましい。また、レーザスクライブにおけるレーザ出力または掃引速度を適切に選択することにより、遮光溝43のアスペクト比を小さくして遮光溝43上の割れを低減することができる。更に、遮光溝43の幅をチップ分割溝42の幅よりも大きくすると、遮光溝43上の割れをより低減することができる。
As described above, the depth of the
また、遮光溝43をレーザスクライブにより形成する際に、パルス幅がナノ秒オーダーのレーザを用いることによって遮光溝43の内壁上に酸化物や金属を含む被膜27(図4参照)が形成される。
Further, when the
更に、ナノ秒オーダーのパルス幅であるレーザパルスを数十kHzの繰り返し周波数にて掃引速度を変化させると、遮光溝43の幅を周期的に可変することができる。これにより、遮光溝43の側壁に長手方向に周期的な波状等の凹凸部(不図示)を形成することができる。凹凸部を設けることにより、基板2に進入した迷光を拡散反射させることができ、基板2から漏れる光をより低減することができる。
Furthermore, the width of the
次に、デブリ除去工程では、チップ分割溝42及び遮光溝43をレーザスクライブにより形成したことにより発生したデブリの除去を行う。デブリはチップ分割溝42及び遮光溝43に沿って基板2の第2主面2b上に付着しており、Ga、Al、In等のIII族の金属を主成分としている。
Next, in the debris removal step, debris generated by forming the
デブリ除去工程はウェットエッチングにより行われ、ウエハ50を酸またはアルカリのエッチャントに浸漬し、デブリを溶解して除去する。エッチャントに特に制限はないが、例えば硝酸、硫酸、塩酸、燐酸等の酸を含むものや、水酸化ナトリウム、水酸化カリウム等のアルカリを含むものが挙げられる。また、エッチャントがp側上層電極23等を腐食する場合は、その部分をレジスト等で覆った後にウエハ50をエッチャントに浸漬すればよい。
The debris removal step is performed by wet etching, and the
尚、塩素系ガス(SiCl4、Cl2等)、Arガス等によるドライエッチングによってデブリを除去してもよい。 Note that debris may be removed by dry etching using a chlorine-based gas (SiCl 4 , Cl 2 or the like), Ar gas, or the like.
図15はn側電極形成工程及びパッド電極形成工程を示す正面図である。n側電極形成工程ではウエハ50の基板2の第2主面2b上に真空蒸着またはスパッタリングによりn側電極24(第2電極)を形成する。
FIG. 15 is a front view showing an n-side electrode forming step and a pad electrode forming step. In the n-side electrode forming step, the n-side electrode 24 (second electrode) is formed on the second
第2主面2b上に上記したHf/AlやTi/Al等のn側電極24を形成した際に、遮光溝43の内壁上にもHf/AlやTi/Alの金属膜24a(図4参照)が形成される。n側電極24が形成されると、基板2とn側電極24との接触抵抗を低減してオーミック接触を保証するために熱処理が施される。
When the n-
パッド電極形成工程ではn側電極24上に真空蒸着またはスパッタリングによりパッド電極25を形成する。n側電極24上に上記したMo/Pt/Au等のパッド電極25を形成した際に、遮光溝43の内壁にもMo/Pt/Auの金属膜25a(図4参照)が形成される。
In the pad electrode forming step, the
図16、図17はバー分割溝形成工程を示す斜視図及び上面図である。バー分割溝形成工程ではウエハ50の半導体積層膜10上に複数のバー分割溝41をダイヤモンドポイントにより形成する。バー分割溝41は基板2の<11−20>方向の一方の端部に形成され、リッジストライプ30に直交する<11−20>方向に延びてp側上層電極23間に配される。
16 and 17 are a perspective view and a top view showing the bar dividing groove forming step. In the bar dividing groove forming step, a plurality of
バー分割溝41を基板2の一方の端部にのみ形成することにより、ウエハ50全体にバー分割溝41を形成するよりも工数を削減することができる。後述する第1切断工程においてウエハ50はバー分割溝41上で分割され、バー分割溝41の側壁は半導体レーザ素子1の出射面1a及び対向面1b(図2参照)を形成する。このため、バー分割溝41の間隔は半導体レーザ素子1の導波路31(図2参照)の共振器長になり、共振器長は例えば415μm程度に形成される。
By forming the
尚、レーザスクライブによりバー分割溝41を形成してもよい。この時、前述のデブリ除去工程をバー分割溝形成工程の後に行うとより望ましい。
The
図18、図19は第1切断工程を示す斜視図及び上面図を示している。第1切断工程ではウエハ50の各バー分割溝41内に刃を当てて劈開を行い、バー状の中間体である複数のバー51を形成する。これにより、上記したように、劈開面により導波路31(図2参照)の共振器端面が形成される。
18 and 19 are a perspective view and a top view showing the first cutting step. In the first cutting process, a blade is applied into each
この時、ウエハ50の上面のバー分割溝41から下面の遮光溝43に向かって劈開が発生すると、共振器端面が平坦に形成されない。このため、遮光溝43はバー分割溝41と重ならない位置に形成される。遮光溝43がバー分割溝41からリッジストライプ30の長手方向に10μm以上離れると、バー分割溝41から(0001)面に垂直に確実に劈開させることができる。これにより、半導体レーザ素子1を個片化した際に遮光溝43は導波路31の端面から導波路31の長手方向に10μm以上離れる。
At this time, if cleavage occurs from the
また、遮光溝43をp側上層電極23に平面視重なる位置に形成するとより望ましい。これにより、個片化された半導体レーザ素子1の外観検査を容易に行うことができる。
It is more desirable to form the
図20は端面コート膜形成工程を示す斜視図である。端面コート膜形成工程はバー51の両端の共振器端面上に端面コート膜26を真空蒸着またはスパッタリングにより形成する。上記したように、出射面1a(図2参照)上の端面コート膜26は低反射膜により形成され、対向面1b(図2参照)上の端面コート膜26は高反射膜により形成される。これにより、出射部31a(図1参照)から効率よく光を出射するとともに、両端面の表面を保護することができる。
FIG. 20 is a perspective view showing the end coat film forming step. In the end face coat film forming step, the end face coat film 26 is formed on the resonator end faces at both ends of the
次に、第2切断工程ではバー51の各チップ分割溝42内に刃を当てて劈開を行い、複数のチップ状に個片化する。これにより、前述の図1に示す半導体レーザ素子1が得られる。
Next, in a 2nd cutting process, a blade is applied in each chip | tip division | segmentation groove |
本実施形態によると、基板2の上面2cに半導体積層膜10を積層し、下面2dに導波路31に交差する方向に延びる遮光溝43(溝)を設けたので、垂直横モードのFFPのリップルを防止することができる。この時、遮光溝43をウエハ状の基板2に形成することができ、従来例のようなバー状態でフィルタ構造部106(図25参照)を形成する工程を省くことができる。従って、半導体レーザ素子1の工数を削減するとともに歩留りを向上することができ、半導体レーザ素子1のコストを削減することができる。
According to the present embodiment, the semiconductor laminated
また、遮光溝43の内壁上にn側電極24を形成する金属膜24aが配されるので、導波路31から基板2に入射した迷光を金属膜24aで反射または吸収して基板2から漏れるレーザ光を低減することができる。
In addition, since the metal film 24a that forms the n-
また、遮光溝43の内壁上の金属膜24aと基板2との間に酸化物を含む被膜27が設けられるので、n側電極24の付着強度を向上することができる。
In addition, since the
また、遮光溝43の側壁上に凹凸部を設けると、基板2に入射した迷光を拡散反射して基板2から漏れるレーザ光をより低減することができる。
Further, when the uneven portion is provided on the side wall of the
また、遮光溝43が導波路31の端面から導波路31の長手方向に10μm以上離れるので、共振器端面を平坦に形成することができる。
Further, since the
また、遮光溝43の深さを基板2の厚みよりも小さく、基板2の厚みの1/10よりも大きくすることにより、基板2から漏れるレーザ光を確実に低減することができる。
Further, by making the depth of the
また、遮光溝43の深さを基板2の厚みの1/3よりも大きくすることにより、基板2から漏れるレーザ光をより確実に低減することができる。
Further, by making the depth of the
また、ウエハ状の基板2の第1主面2aに半導体積層膜10をエピタキシャル成長させるエピタキシャル成長工程と、半導体積層膜10にストライプ状のリッジストライプ30(ストライプ部)を形成するストライプ部形成工程と、ウエハ状の基板2の第2主面2b上にレーザスクライブによりリッジストライプ30に交差する方向に延びる遮光溝43を形成する遮光溝形成工程(溝形成工程)とを備えている。
Further, an epitaxial growth step of epitaxially growing the
これにより、ウエハ状の基板2の第2主面2bに遮光溝43を形成して垂直横モードのFFPのリップルを防止することができる。このため、従来例のようなバー状態でフィルタ構造部106(図25参照)を形成する工程を省くことができる。従って、半導体レーザ素子1の工数を削減するとともに歩留りを向上することができる。
Thereby, the
また、基板2の第2主面2b上にリッジストライプ30に平行なチップ分割溝42を形成するチップ分割溝形成工程と、基板2の第1主面2a上にリッジストライプ30に直交するバー分割溝41を形成するバー分割溝形成工程とを備える。これにより、ウエハ50をバー分割溝41上の劈開により容易に分割することができ、バー51をチップ分割溝42上の劈開により容易に分割することができる。
Further, a chip dividing groove forming step for forming a
この時、バー分割溝41及びチップ分割溝42をウエハ50の同じ面に設けてもよいが、本実施形態のように異なる面に設けるとより望ましい。バー分割溝41及びチップ分割溝42をウエハ50の同じ面に設けると、第1切断工程で劈開する際の衝撃波がチップ分割溝42に伝播してウエハ50が意図しない方向に割れる可能性がある。このため、バー分割溝41及びチップ分割溝42をウエハ50の異なる面に設けることにより、半導体レーザ素子1の歩留りを向上することができる。
At this time, the
また、チップ分割溝42をレーザスクライブにより形成してチップ分割溝形成工程及び遮光溝形成工程を連続して行い、第2電極形成工程の前にレーザスクライブによるデブリを除去するデブリ除去工程を備えている。これにより、チップ分割溝42及び遮光溝43を連続して容易に形成できるとともに、チップ分割溝42をダイヤモンドポイントにより形成するよりも工数を削減できる。尚、遮光溝形成工程をチップ分割溝形成工程の前に行ってもよい。
In addition, a
また、ウエハ50に対してデブリ除去工程が行われるため、共振器端面を汚染することなくデブリを除去することができる。特に、窒化物系半導体の半導体レーザ素子1では共振器端面の汚染により形成される表面準位を介して電子と正孔とが非発光再結合するとともに出射される光を吸収して発熱する。そして、発熱することでバンドギャップが狭くなり、更なる光吸収及び発熱を招来して発光強度の低下や共振器端面の破壊を引き起こす。このため、共振器端面の汚染を防止し、半導体レーザ素子1の信頼性を向上することができる。
Further, since the debris removing process is performed on the
加えて、n側電極24やパッド電極25を形成する前に基板2の第2主面2b上のデブリが除去されるため、n側電極24やパッド電極25に対するデブリの付着を防止することができる。また、デブリを除去する際のエッチャントによるn側電極24やパッド電極25の腐食の可能性を排除することができる。
In addition, since debris on the second
また、遮光溝43がバー分割溝41からリッジストライプ30の長手方向に10μm以上離れるので、共振器端面を平坦に形成することができる。
Further, since the
また、遮光溝形成工程により遮光溝43の内壁上に酸化物を含む被膜27を形成し、第2電極形成工程により被膜27上にn側電極24の金属が配される。これにより、基板2に入射した迷光が金属膜24aで反射し、基板2から漏れるレーザ光を低減できるとともに、n側電極24の付着強度を向上することができる。
In addition, a
また、遮光溝形成工程において、レーザスクライブの掃引速度を可変して遮光溝43の側壁に凹凸部を容易に形成することができる。
Further, in the light shielding groove forming step, the unevenness can be easily formed on the side wall of the
<第2実施形態>
次に、図21、図22は第2実施形態の半導体レーザ素子1のバー分割溝形成工程を示す斜視図及び上面図である。説明の便宜上、前述の図1〜図20に示す第1実施形態と同様の部分には同一の符号を付している。本実施形態はバー分割溝41の構成が第1実施形態と異なっている。その他の部分は第1実施形態と同様である。
Second Embodiment
Next, FIGS. 21 and 22 are a perspective view and a top view showing the bar dividing groove forming step of the semiconductor laser device 1 of the second embodiment. For convenience of explanation, the same reference numerals are given to the same parts as those in the first embodiment shown in FIGS. In the present embodiment, the configuration of the
バー分割溝形成工程ではウエハ50の半導体積層膜10上に複数のバー分割溝41をダイヤモンドポイントにより形成する。バー分割溝41は基板2の<1−100>方向のp側上層電極23間に配され、<11−20>方向にリッジストライプ30を避けて断続的に複数設けられる。
In the bar dividing groove forming step, a plurality of
これにより、第1実施形態よりも工数は増加するが、第1切断工程で容易かつ確実に意図した方向に劈開を行うことができる。尚、バー分割溝41を各リッジストライプ30間に配しているが、複数のリッジストライプ30毎に設けて工数を削減してもよい。
Thereby, although a man-hour increases compared with 1st Embodiment, it can cleave in the direction intended in the 1st cutting process easily and reliably. Although the
<第3実施形態>
次に、図23、図24は第3実施形態の半導体レーザ素子1の遮光溝形成工程後のウエハ50を示す斜視図及び底面図である。説明の便宜上、前述の図1〜図20に示す第1実施形態と同様の部分には同一の符号を付している。本実施形態はチップ分割溝42の構成が第1実施形態と異なっている。その他の部分は第1実施形態と同様である。
<Third Embodiment>
Next, FIGS. 23 and 24 are a perspective view and a bottom view showing the
チップ分割溝42はリッジストライプ30に平行な<1−100>方向に断続的に延び、リッジストライプ30間に配される。これにより、第1実施形態よりもウエハ50が割れる可能性を低減することができる。
The
この時、チップ分割溝42の非形成部分の間隔がバー分割溝41(図16参照)の間隔よりも小さく形成される。これにより、バー51(図18参照)上にチップ分割溝42を確実に設けることができる。
At this time, the interval between the non-formed portions of the
また、遮光溝43を避けてチップ分割溝42を設けることにより、遮光溝43上の割れを低減することができる。
Further, by providing the
第1〜第3実施形態において、半導体レーザ素子1がストライプ状のリッジストライプ30の側面を埋め込み層で挟むリッジ型に形成されるが、活性層14に電流を注入するストライプ状のストライプ部を有する構造であれば他の構造の半導体レーザ素子1であってもよい。
In the first to third embodiments, the semiconductor laser device 1 is formed in a ridge shape in which the side surface of the
例えば、上部クラッド層上にストライプ状の窓部を有したSiO2等のマスクを設け、窓部内に上部クラッド層を再成長させるRiS(Ridge by Selective re-growth)型の半導体レーザ素子であってもよい。また、下部クラッド層、活性層及び上部クラッド層をストライプ状に形成してSiO2等の埋め込み層で挟むBH(Buried Heterostructure:埋め込みへテロ構造)型の半導体レーザ素子であってもよい。 For example, a RiS (Ridge by Selective Re-growth) type semiconductor laser device in which a mask such as SiO 2 having a striped window portion is provided on the upper clad layer and the upper clad layer is regrown in the window portion. Also good. Further, a BH (Buried Heterostructure) type semiconductor laser device in which the lower cladding layer, the active layer, and the upper cladding layer are formed in a stripe shape and sandwiched between embedded layers such as SiO 2 may be used.
以上、窒化ガリウム基板上に窒化物系半導体の積層構造を形成した半導体レーザ素子について具体的に説明したが、本発明の範囲はこれに限定されるものではない。他の材料系の半導体レーザ素子においても本発明の製造方法を適用することが可能である。また、他の材料系の半導体レーザ素子に適用する場合は、基板、半導体積層膜、電極、絶縁膜等について、それぞれに適した材料を使用する必要があることは言うまでもない。 Although the semiconductor laser device in which the nitride semiconductor laminated structure is formed on the gallium nitride substrate has been specifically described above, the scope of the present invention is not limited to this. The manufacturing method of the present invention can also be applied to semiconductor laser elements of other materials. In addition, when applied to semiconductor laser elements of other materials, it is needless to say that materials suitable for the substrate, semiconductor laminated film, electrode, insulating film, etc. need to be used.
本発明によると、レーザダイオードに代表される半導体レーザ素子に利用することができる。特に、窒化物系半導体から成る半導体レーザ素子に適用し、指向性ライト、プロジェクタ、テレビ等の光源に利用することができる。 The present invention can be used for a semiconductor laser element typified by a laser diode. In particular, it can be applied to a semiconductor laser element made of a nitride-based semiconductor, and can be used for a light source such as a directional light, a projector, and a television.
1、101 半導体レーザ素子
1a 出射面
1b 対向面
2、102 基板
2a 第1主面
2b 第2主面
2c 上面
2d 下面
5 レジスト
10 半導体積層膜
11 下部コンタクト層
12 下部クラッド層
13 下部ガイド層
14 活性層
14a 障壁層
14b 量子井戸層
15 蒸発防止層
16 上部ガイド層
17 上部クラッド層
18 上部コンタクト層
21 埋め込み層
22 p側下層電極
23 p側上層電極
24 n側電極
24a、25a 金属膜
25 パッド電極
26 端面コート膜
27 被膜
30 リッジストライプ
31 導波路
31a 出射部
41 バー分割溝
42 チップ分割溝
43 遮光溝
50 ウエハ
51 バー
106 フィルタ構造部
107、108 電磁ビーム
110 半導体積層膜
114 活性領域
123、124 電極
DESCRIPTION OF SYMBOLS 1,101
Claims (13)
ウエハ状の前記基板の第1主面に前記半導体積層膜をエピタキシャル成長させるエピタキシャル成長工程と、
前記半導体積層膜にストライプ状のストライプ部を形成するストライプ部形成工程と、
前記ストライプ部上に第1電極を形成する第1電極形成工程と、
ウエハ状の前記基板の前記第1主面に対向する第2主面上にレーザスクライブにより前記ストライプ部に交差する方向に延びる溝を形成する溝形成工程と、
前記溝を形成した前記第2主面上に第2電極を形成する第2電極形成工程と、
前記基板を前記溝と異なる位置で前記ストライプ部に直交する方向に切断してバー状の中間体を形成する第1切断工程と、
前記第1切断工程の切断面上に端面コート膜を形成する端面コート膜形成工程と、
前記端面コート膜を形成した前記中間体を前記ストライプ部に平行に切断する第2切断工程と、
を備えたことを特徴とする半導体レーザ素子の製造方法。 In a method of manufacturing a semiconductor laser element that emits laser light from one end face of a striped waveguide formed by a semiconductor laminated film laminated on a substrate,
An epitaxial growth step of epitaxially growing the semiconductor multilayer film on the first main surface of the wafer-like substrate;
A stripe portion forming step of forming a stripe-like stripe portion in the semiconductor laminated film;
A first electrode forming step of forming a first electrode on the stripe portion;
A groove forming step of forming a groove extending in a direction intersecting the stripe portion by laser scribing on a second main surface of the wafer-shaped substrate facing the first main surface;
A second electrode forming step of forming a second electrode on the second main surface in which the groove is formed;
A first cutting step of cutting the substrate in a direction perpendicular to the stripe portion at a position different from the groove to form a bar-shaped intermediate;
An end face coat film forming step of forming an end face coat film on the cut surface of the first cutting step;
A second cutting step of cutting the intermediate body on which the end face coating film is formed in parallel with the stripe portion;
A method for manufacturing a semiconductor laser device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017099706A JP6894761B2 (en) | 2017-05-19 | 2017-05-19 | Semiconductor laser device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017099706A JP6894761B2 (en) | 2017-05-19 | 2017-05-19 | Semiconductor laser device and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018195749A true JP2018195749A (en) | 2018-12-06 |
JP6894761B2 JP6894761B2 (en) | 2021-06-30 |
Family
ID=64571797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017099706A Active JP6894761B2 (en) | 2017-05-19 | 2017-05-19 | Semiconductor laser device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6894761B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021093498A (en) * | 2019-12-12 | 2021-06-17 | シャープ福山レーザー株式会社 | Semiconductor laser element |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197793A (en) * | 1997-09-25 | 1999-04-09 | Fuji Photo Film Co Ltd | Semiconductor laser |
JP2000236132A (en) * | 1999-02-17 | 2000-08-29 | Nec Kansai Ltd | Semiconductor laser device |
JP2005159278A (en) * | 2003-07-11 | 2005-06-16 | Nichia Chem Ind Ltd | Nitride semiconductor laser device and method of manufacturing the same |
JP2008244080A (en) * | 2007-03-27 | 2008-10-09 | Sharp Corp | Semiconductor device manufacturing method |
JP2010177455A (en) * | 2009-01-29 | 2010-08-12 | Nichia Corp | Nitride semiconductor device |
JP2017050308A (en) * | 2015-08-31 | 2017-03-09 | 浜松ホトニクス株式会社 | Quantum cascade laser |
-
2017
- 2017-05-19 JP JP2017099706A patent/JP6894761B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197793A (en) * | 1997-09-25 | 1999-04-09 | Fuji Photo Film Co Ltd | Semiconductor laser |
JP2000236132A (en) * | 1999-02-17 | 2000-08-29 | Nec Kansai Ltd | Semiconductor laser device |
JP2005159278A (en) * | 2003-07-11 | 2005-06-16 | Nichia Chem Ind Ltd | Nitride semiconductor laser device and method of manufacturing the same |
JP2008244080A (en) * | 2007-03-27 | 2008-10-09 | Sharp Corp | Semiconductor device manufacturing method |
JP2010177455A (en) * | 2009-01-29 | 2010-08-12 | Nichia Corp | Nitride semiconductor device |
JP2017050308A (en) * | 2015-08-31 | 2017-03-09 | 浜松ホトニクス株式会社 | Quantum cascade laser |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021093498A (en) * | 2019-12-12 | 2021-06-17 | シャープ福山レーザー株式会社 | Semiconductor laser element |
CN113067250A (en) * | 2019-12-12 | 2021-07-02 | 夏普福山激光株式会社 | Semiconductor laser element |
JP7336377B2 (en) | 2019-12-12 | 2023-08-31 | シャープ福山レーザー株式会社 | semiconductor laser element |
CN113067250B (en) * | 2019-12-12 | 2024-07-23 | 夏普福山激光株式会社 | Semiconductor laser device |
Also Published As
Publication number | Publication date |
---|---|
JP6894761B2 (en) | 2021-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4614988B2 (en) | Nitride-based semiconductor laser device and manufacturing method thereof | |
JP4963060B2 (en) | Nitride-based semiconductor laser device and manufacturing method thereof | |
JP4446315B2 (en) | Nitride semiconductor laser device manufacturing method | |
JP7146736B2 (en) | Manufacturing method of nitride semiconductor light emitting device | |
TWI383554B (en) | Semiconductor laser diode and its fabrication process | |
JP2014183120A (en) | Semiconductor device, manufacturing method thereof, and semiconductor wafer | |
EP3493338B1 (en) | Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element | |
JP2009071162A (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20110013659A1 (en) | Semiconductor laser device and method of manufacturing the same | |
JP2008244080A (en) | Semiconductor device manufacturing method | |
JP2011091251A (en) | Nitride semiconductor light-emitting device | |
WO2011117940A1 (en) | Semiconductor light emitting element and method for manufacturing same | |
JP6894761B2 (en) | Semiconductor laser device and its manufacturing method | |
JP7336377B2 (en) | semiconductor laser element | |
JP4190297B2 (en) | Nitride-based semiconductor laser device and manufacturing method thereof | |
JPWO2008047751A1 (en) | Nitride-based semiconductor laser device and manufacturing method thereof | |
US8526477B2 (en) | Semiconductor light emitting device | |
KR100421224B1 (en) | Method of isolating semiconductor laser diode | |
WO2020121767A1 (en) | Semiconductor device and production method for semiconductor device | |
JP2007324576A (en) | Integrated semiconductor light-emitting device, and manufacturing method thereof | |
JP2001358404A (en) | Semiconductor laser element and its manufacturing method | |
WO2021100604A1 (en) | Semiconductor laser and manufacturing method for semiconductor laser | |
JP2008311547A (en) | Semiconductor laser element, and manufacturing method | |
JP4850058B2 (en) | Semiconductor device, and lighting device and image receiver using the same | |
JP2009277918A (en) | Semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210319 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210322 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6894761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |