JP2018185377A - Liquid crystal drive device, image display device, and program - Google Patents
Liquid crystal drive device, image display device, and program Download PDFInfo
- Publication number
- JP2018185377A JP2018185377A JP2017085722A JP2017085722A JP2018185377A JP 2018185377 A JP2018185377 A JP 2018185377A JP 2017085722 A JP2017085722 A JP 2017085722A JP 2017085722 A JP2017085722 A JP 2017085722A JP 2018185377 A JP2018185377 A JP 2018185377A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frame image
- liquid crystal
- gradation
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、液晶素子をデジタル駆動方式で駆動する液晶駆動装置に関する。 The present invention relates to a liquid crystal driving device that drives a liquid crystal element by a digital driving method.
液晶素子には、TN(Twisted Nematic)素子等の透過型液晶素子や、VAN(Vertical Alignment Nematic)素子等の反射型液晶素子がある。これらの液晶素子の駆動方式には、階調に応じて、液晶層に印加する電圧を変化させることで明るさを制御するアナログ駆動方式と、液晶層に印加する電圧を2値化して電圧印加時間を変化させることで明るさを制御するデジタル駆動方式とがある。このデジタル駆動方式には、1フレーム期間を時間軸上で複数のサブフレーム期間に分割し、サブフレームごとに画素に対する所定電圧の印加(オン)と非印加(オフ)を制御することで該画素に階調を表示させるサブフレーム駆動方式がある。 Examples of the liquid crystal element include a transmissive liquid crystal element such as a TN (Twisted Nematic) element and a reflective liquid crystal element such as a VAN (Vertical Alignment Nematic) element. The driving method of these liquid crystal elements includes an analog driving method in which brightness is controlled by changing a voltage applied to the liquid crystal layer according to the gradation, and voltage application by binarizing the voltage applied to the liquid crystal layer. There is a digital drive system that controls brightness by changing time. In this digital driving method, one frame period is divided into a plurality of subframe periods on the time axis, and a predetermined voltage is applied (on) and non-applied (off) to the pixel for each subframe, thereby controlling the pixel. There is a sub-frame driving method for displaying gradation.
ここで、一般的なサブフレーム駆動方式について説明する。図20には、1フレーム期間を複数のサブフレーム期間(ビット長)に分割する例を示している。各サブフレーム上に記載された数値は、そのサブフレームの1フレーム期間内での時間重みを示す。ここでは例として、64階調を表現する場合を示している。また、ここでの説明では、時間重み1+2+4+8+16の期間をAサブフレーム期間といい、時間重み32のサブフレーム期間をBサブフレーム期間という。さらに、上述した所定電圧をオンするサブフレーム期間をオン期間といい、所定電圧をオフするサブフレーム期間をオフ期間という。 Here, a general subframe driving method will be described. FIG. 20 shows an example in which one frame period is divided into a plurality of subframe periods (bit length). The numerical value described on each subframe indicates a time weight within one frame period of the subframe. Here, as an example, a case where 64 gradations are expressed is shown. In the description here, the period of time weight 1 + 2 + 4 + 8 + 16 is referred to as an A subframe period, and the subframe period of time weight 32 is referred to as a B subframe period. Further, the subframe period in which the predetermined voltage is turned on is referred to as an on period, and the subframe period in which the predetermined voltage is turned off is referred to as an off period.
図21(A)は、図20に示したサブフレーム分割例に対応する全階調データである。図21(A)において、縦軸は階調を、横軸は1フレーム期間を示す。また、図中の白いサブフレーム期間は画素が白表示状態となるオン期間を示し、黒いサブフレーム期間は画素が黒表示状態となるオフ期間を示す。この階調データによれば、液晶素子にて互いに隣接する2画素(以下、隣接画素という)に互いに隣接する2階調(以下、隣接階調という)、例えば32階調と33階調を表示させる場合は、Aサブフレーム期間を32階調ではオン期間、33階調ではオフ期間とする。また、Bサブフレーム期間を32階調ではオフ期間、33階調ではオン期間とする。 FIG. 21A shows all gradation data corresponding to the subframe division example shown in FIG. In FIG. 21A, the vertical axis represents gradation and the horizontal axis represents one frame period. In the drawing, the white subframe period indicates an on period in which the pixels are in a white display state, and the black subframe period indicates an off period in which the pixels are in a black display state. According to the gradation data, two gradations (hereinafter referred to as adjacent gradations) adjacent to two adjacent pixels (hereinafter referred to as adjacent pixels) on the liquid crystal element, for example, 32 gradations and 33 gradations are displayed. In this case, the A subframe period is an on period for 32 gradations and an off period for 33 gradations. The B subframe period is an off period for 32 gradations and an on period for 33 gradations.
このように隣接画素にてオン期間とオフ期間が時間的に重なる、つまりは同じ期間で隣接画素の一方では所定電圧が印加され、他方では印加されていない状態が発生すると、いわゆるディスクリネーションが発生してオン期間側の画素の明るさが低下する。図21(B)は、ディスクリネーションによる明るさ低下のイメージである。図21(B)の上下方向は階調を示し、濃淡は表示の明るさを示している。ディスクリネーションが無い場合は滑らかな濃淡が表現されるが、隣接画素においてオン期間とオフ期間が重なる時間が長い隣接階調(ここでは32階調と33階調)ではディスクリネーションの影響により明るさが低下して暗線が現れる。 In this way, when an on-period and an off-period overlap in time in an adjacent pixel, that is, when a predetermined voltage is applied to one of the adjacent pixels and not applied to the other in the same period, so-called disclination occurs. Occurring and the brightness of the pixels on the on-period side decreases. FIG. 21B is an image of a decrease in brightness due to disclination. In FIG. 21B, the vertical direction indicates the gradation, and the shading indicates the display brightness. When there is no disclination, smooth shading is expressed, but in adjacent gradations (32 gradations and 33 gradations in this case) where the on period and the off period overlap in adjacent pixels, due to the influence of disclination The brightness decreases and dark lines appear.
特許文献1には、1または複数の長いサブフレーム期間を、短いサブフレームの期間と等しい期間に分割することにより、複数の分割サブフレーム期間を生成する駆動回路が開示されている。また、特許文献1の駆動回路では、隣接画素に対応する階調データの各ビットの位相が異なる場合には、階調を維持した上で、一方の画素に対応する階調データのビット配列に対して、他方の画素に対応する階調データのビット配列に近づける補正を行う。これにより、長いサブフレーム期間を分割しない場合に比べれば、隣接画素においてオン期間とオフ期間とが重なるサブフレーム期間(以下、オン/オフ隣接期間という)を短くすることができる。 Patent Document 1 discloses a drive circuit that generates a plurality of divided subframe periods by dividing one or a plurality of long subframe periods into a period equal to a period of a short subframe. Further, in the driving circuit of Patent Document 1, when the phase of each bit of the gradation data corresponding to the adjacent pixel is different, the gradation is maintained and the bit array of the gradation data corresponding to one pixel is maintained. On the other hand, correction is performed so as to approach the bit array of gradation data corresponding to the other pixel. As a result, compared to a case where a long subframe period is not divided, a subframe period in which an ON period and an OFF period overlap in adjacent pixels (hereinafter referred to as an ON / OFF adjacent period) can be shortened.
特許文献2には、フレームごとに、全画素に対応する信号データに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更するようにしてディスクリネーションを軽減する駆動方法が開示されている。 Japanese Patent Application Laid-Open No. 2004-228561 adds a correction value common to all pixels to signal data corresponding to all pixels for each frame, and drives to reduce disclination by periodically changing the correction values. A method is disclosed.
しかしながら、特許文献1にて開示された方法では、隣接画素でのオン/オフ隣接期間の最短時間が長いため、ディスクリネーションによる明るさの低下を無視することができない。また、隣接画素におけるオン/オフ隣接期間が長いため、液晶分子の応答速度に応じてディスクリネーションによる明るさの低下量が増大していく。 However, in the method disclosed in Patent Document 1, since the shortest time of the on / off adjacent period in the adjacent pixel is long, a decrease in brightness due to disclination cannot be ignored. Moreover, since the ON / OFF adjacent period in the adjacent pixel is long, the amount of decrease in brightness due to disclination increases according to the response speed of the liquid crystal molecules.
図22は、特許文献1に開示された全階調データを示す。Aサブフレーム期間は時間重み1+2+4+8に相当し、Bサブフレーム期間はそれぞれ時間重み8に相当する複数の分割サブフレーム期間1SF(SFはサブフレーム)〜10SFに分割されている。1つの分割サブフレーム期間は0.69msである。この階調データでは、隣接画素におけるオン/オフ隣接期間の最短時間は2つの分割サブフレーム期間に相当する1.39msである。したがって、ディスクリネーションによる明るさの低下(つまりは暗線)が目立つ。 FIG. 22 shows all gradation data disclosed in Patent Document 1. The A subframe period corresponds to a time weight of 1 + 2 + 4 + 8, and the B subframe period is divided into a plurality of divided subframe periods 1SF (SF is a subframe) to 10SF corresponding to a time weight of 8, respectively. One divided subframe period is 0.69 ms. In this gradation data, the shortest time of the on / off adjacent period in the adjacent pixel is 1.39 ms corresponding to two divided subframe periods. Therefore, a decrease in brightness (that is, a dark line) due to disclination is conspicuous.
また、特許文献2にて開示された方法では、全画素共通の補正値を加算するため、大きく補正をかけるとフリッカー等の低階調での弊害が発生する可能性がある。 Further, in the method disclosed in Patent Document 2, correction values common to all pixels are added. Therefore, if a large correction is performed, there is a possibility that an adverse effect at a low gradation such as flicker may occur.
そこで本発明は、ディスクリネーションによる画質の低下を軽減するとともにフリッカーを低減することが可能な液晶駆動装置、画像表示装置、および、プログラムを提供する。 Therefore, the present invention provides a liquid crystal driving device, an image display device, and a program that can reduce a decrease in image quality due to disclination and reduce flicker.
本発明の一側面としての液晶駆動装置は、液晶素子を駆動する液晶駆動装置であって、連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成する画像データ生成手段と、前記第1のフレーム画像データおよび前記第2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有し、前記画像データ生成手段は、前記第1のフレーム画像データおよび前記第2のフレーム画像データの少なくとも一方に対して、前記入力フレーム画像の階調に応じた値を加算する。 A liquid crystal driving device according to one aspect of the present invention is a liquid crystal driving device that drives a liquid crystal element, and includes first frame image data and second frame for each of input frame image data that are continuously input. Based on the image data generation means for generating image data, and each of the first frame image data and the second frame image data, the liquid crystal in each of a plurality of subframe periods included in one frame period in sequence. Drive means for controlling the application of the first voltage to the pixel of the element and the application of the second voltage lower than the first voltage to form a gradation in the pixel, and the image data generation means , For at least one of the first frame image data and the second frame image data, a value corresponding to the gradation of the input frame image is set. Calculated to.
本発明の他の側面としての画像表示装置は、液晶素子と、前記液晶駆動装置とを有する。 An image display device as another aspect of the present invention includes a liquid crystal element and the liquid crystal driving device.
本発明の他の側面としてのプログラムは、コンピュータに、液晶素子を駆動させるプログラムであって、連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成するステップと、前記第1のフレーム画像データおよび前記第2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させるステップとを前記コンピュータに実行させ、前記第1のフレーム画像データおよび前記第2のフレーム画像データを生成するステップは、前記第1のフレーム画像データおよび前記第2のフレーム画像データの少なくとも一方に対して、前記入力フレーム画像の階調に応じた値を加算するステップを含む。 According to another aspect of the present invention, there is provided a program for causing a computer to drive a liquid crystal element, wherein the first frame image data and the second frame are input to each of continuously input frame image data. A pixel of the liquid crystal element is sequentially generated in each of a plurality of subframe periods included in one frame period based on a step of generating image data and each of the first frame image data and the second frame image data Controlling the application of the first voltage to the pixel and the application of the second voltage lower than the first voltage to form a gradation in the pixel, and the first frame image data And generating the second frame image data includes the first frame image data and the second frame image data. To at least one of the frame image data, comprising the step of adding a value corresponding to the gradation of the input frame image.
本発明の他の目的及び特徴は、以下の実施例において説明される。 Other objects and features of the present invention are illustrated in the following examples.
本発明によれば、ディスクリネーションによる画質の低下を軽減するとともにフリッカーを低減することが可能な液晶駆動装置、画像表示装置、および、プログラムを提供することができる。 According to the present invention, it is possible to provide a liquid crystal driving device, an image display device, and a program capable of reducing a decrease in image quality due to disclination and reducing flicker.
以下、本発明の実施例について、図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1には、本発明の実施例1である画像表示装置としての液晶プロジェクタの光学構成を示している。なお、本実施例では液晶素子を用いた画像表示装置の例としてプロジェクタについて説明するが、画像表示装置には、直視型モニタ等、プロジェクタ以外の液晶素子を用いた画像表示装置も含まれる。 FIG. 1 shows an optical configuration of a liquid crystal projector as an image display apparatus that is Embodiment 1 of the present invention. In this embodiment, a projector will be described as an example of an image display device using a liquid crystal element. However, the image display device includes an image display device using a liquid crystal element other than the projector, such as a direct-view monitor.
液晶ドライバ303は、液晶駆動装置に相当する。液晶ドライバ303は、映像入力部(画像取得手段)303aおよび駆動回路部(駆動手段)303bを有する。映像入力部303aは、不図示の外部機器からの入力映像信号(入力画像)を取得する。駆動回路部303bは、入力映像信号の階調(入力データ階調)に応じて後述する階調データに対応する画素駆動信号を生成する。画素駆動信号は、レッド、グリーンおよびブルーの色ごとに生成され、それぞれの色用の画素駆動信号がレッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bに入力される。これにより、レッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bが互いに独立に駆動される。なお、レッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bは、垂直配向モードの反射型液晶素子(液晶パネル)である。 The liquid crystal driver 303 corresponds to a liquid crystal driving device. The liquid crystal driver 303 includes a video input unit (image acquisition unit) 303a and a drive circuit unit (drive unit) 303b. The video input unit 303a acquires an input video signal (input image) from an external device (not shown). The drive circuit unit 303b generates a pixel drive signal corresponding to gradation data to be described later in accordance with the gradation (input data gradation) of the input video signal. The pixel drive signal is generated for each color of red, green, and blue, and the pixel drive signal for each color is input to the red liquid crystal element 3R, the green liquid crystal element 3G, and the blue liquid crystal element 3B. As a result, the red liquid crystal element 3R, the green liquid crystal element 3G, and the blue liquid crystal element 3B are driven independently of each other. The liquid crystal element 3R for red, the liquid crystal element 3G for green, and the liquid crystal element 3B for blue are vertical alignment mode reflective liquid crystal elements (liquid crystal panels).
照明光学系301は、光源(放電ランプ等)からの白色光をその偏光方向を揃えてダイクロイックミラー305に入射させる。ダイクロイックミラー305は、マゼンタ光を反射してグリーン光を透過する。ダイクロイックミラー305により反射されたマゼンタ光はブルークロスカラー偏光子311に入射し、ここでブルー光にのみ半波長のリタデーションが与えられることで互いに偏光方向が直交するブルー光とレッド光が生成される。ブルー光とレッド光は偏光ビームスプリッタ310に入射し、ブルー光は偏光ビームスプリッタ310の偏光分離膜を透過してブルー用液晶素子3Bに導かれる。また、レッド色成分は偏光分離膜で反射されてレッド用液晶素子3Rに導かれる。 The illumination optical system 301 causes white light from a light source (discharge lamp or the like) to enter the dichroic mirror 305 with the polarization direction aligned. The dichroic mirror 305 reflects magenta light and transmits green light. The magenta light reflected by the dichroic mirror 305 is incident on the blue cross color polarizer 311, where half-wave retardation is given only to the blue light, thereby generating blue light and red light whose polarization directions are orthogonal to each other. . Blue light and red light enter the polarization beam splitter 310, and the blue light passes through the polarization separation film of the polarization beam splitter 310 and is guided to the blue liquid crystal element 3B. The red color component is reflected by the polarization separation film and guided to the red liquid crystal element 3R.
一方、ダイクロイックミラー305を透過したグリーン光は、光路長を補正するためのダミーガラス306を通過して偏光ビームスプリッタ307に入射し、その偏光分離膜で反射されてグリーン用液晶素子3Gに導かれる。 On the other hand, the green light transmitted through the dichroic mirror 305 passes through the dummy glass 306 for correcting the optical path length, enters the polarization beam splitter 307, is reflected by the polarization separation film, and is guided to the green liquid crystal element 3G. .
各液晶素子(3R,3G,3B)は、各画素の変調状態に応じて入射した光を変調するとともに反射する。レッド用液晶素子3Rにて変調されたレッド光は、偏光ビームスプリッタ310の偏光分離膜を透過してレッドクロスカラー偏光子312に入射し、ここで半波長のリタデーションが与えられる。そして、このレッド光は、偏光ビームスプリッタ308に入射し、その偏光分離膜で反射されて投影光学系304に向かう。ブルー用液晶素子3Bにより変調されたブルー光は、偏光ビームスプリッタ310の偏光分離膜で反射され、レッドクロスカラー偏光子312をそのまま通過し、偏光ビームスプリッタ308に入射してその偏光分離膜で反射されて投影光学系304に向かう。グリーン用液晶素子3Gにより変調されたグリーン光は、偏光ビームスプリッタ307の偏光分離膜を透過し、光路長を補正するためのダミーガラス309を通過し、偏光ビームスプリッタ308に入射してその偏光分離膜を透過して投影光学系304に向かう。こうして投影光学系304には色合成されたレッド光、グリーン光およびブルー光が入射する。そして、色合成されたカラー光は、投影光学系304によってスクリーン等の被投射面313に拡大投射される。 Each liquid crystal element (3R, 3G, 3B) modulates and reflects incident light according to the modulation state of each pixel. The red light modulated by the red liquid crystal element 3R passes through the polarization separation film of the polarization beam splitter 310 and enters the red cross color polarizer 312 where half-wave retardation is given. Then, the red light enters the polarization beam splitter 308, is reflected by the polarization separation film, and travels toward the projection optical system 304. The blue light modulated by the blue liquid crystal element 3B is reflected by the polarization separation film of the polarization beam splitter 310, passes through the red cross color polarizer 312 as it is, enters the polarization beam splitter 308, and is reflected by the polarization separation film. Then, it goes to the projection optical system 304. The green light modulated by the green liquid crystal element 3G passes through the polarization separation film of the polarization beam splitter 307, passes through the dummy glass 309 for correcting the optical path length, enters the polarization beam splitter 308, and the polarization separation thereof. The light passes through the film and travels toward the projection optical system 304. Thus, red light, green light, and blue light that have been color-combined enter the projection optical system 304. Then, the color light after color synthesis is enlarged and projected onto a projection surface 313 such as a screen by the projection optical system 304.
なお、本実施例では、反射型液晶素子を用いる場合について説明するが、透過型液晶素子を用いてもよい。 In this embodiment, the case of using a reflective liquid crystal element is described, but a transmissive liquid crystal element may be used.
図2には、反射型液晶素子(3R,3G,3B)の断面構造を示している。101はARコート膜、102はガラス基板、103は共通電極、104は配向膜、105は液晶層、106は配向膜、107は画素電極、108はSi基板である。 FIG. 2 shows a cross-sectional structure of the reflective liquid crystal elements (3R, 3G, 3B). Reference numeral 101 denotes an AR coating film, 102 denotes a glass substrate, 103 denotes a common electrode, 104 denotes an alignment film, 105 denotes a liquid crystal layer, 106 denotes an alignment film, 107 denotes a pixel electrode, and 108 denotes a Si substrate.
図1に示す液晶ドライバ303は、上述したサブフレーム駆動方式で各画素を駆動する。すなわち、1フレーム期間を時間軸上で複数のサブフレーム期間に分割し、階調データに応じてサブフレーム期間ごとに画素に対する所定電圧のオン(印加)とオフ(非印加)を制御することで該画素に階調を形成(表示)させる。1フレーム期間は、液晶素子に1フレーム画像が表示される期間である。本実施例では液晶素子を120Hzで駆動するものとして、1フレーム期間を8.33msとする。所定電圧のオンとオフは、第1の電圧(所定電圧)の印加と第1の電圧より低い第2の電圧の印加と言い換えることもできる。 The liquid crystal driver 303 shown in FIG. 1 drives each pixel by the above-described subframe driving method. That is, one frame period is divided into a plurality of subframe periods on the time axis, and on (applied) and off (non-applied) of a predetermined voltage for the pixel is controlled for each subframe period according to the gradation data. A gradation is formed (displayed) on the pixel. One frame period is a period during which one frame image is displayed on the liquid crystal element. In this embodiment, the liquid crystal element is driven at 120 Hz, and one frame period is set to 8.33 ms. The turning on and off of the predetermined voltage can be paraphrased as application of a first voltage (predetermined voltage) and application of a second voltage lower than the first voltage.
以下、液晶ドライバ303におけるサブフレーム期間の設定と階調データについて説明する。液晶ドライバ303をコンピュータにより構成し、プログラム(液晶駆動プログラム)に従って以下のサブフレーム期間の設定とサブフレーム期間ごとの所定電圧のオン/オフを制御するようにしてもよい。 Hereinafter, the setting of the subframe period and the gradation data in the liquid crystal driver 303 will be described. The liquid crystal driver 303 may be configured by a computer, and the setting of the following subframe period and on / off of a predetermined voltage for each subframe period may be controlled according to a program (liquid crystal driving program).
図3には、本実施例における1フレーム期間の複数のサブフレーム期間(ビット長)への分割を示している。各サブフレーム上に記載された数値は、そのサブフレームの1フレーム期間内での時間重みを示す。本実施例では、96階調を表現する。また、ここでの説明では、時間重み1+2+4+8の期間をAサブフレーム期間(第1の期間)といい、Aサブフレーム期間にてバイナリ表現された階調を示すビットを下位ビットという。また、時間重み8の10個のサブフレーム期間をまとめてBサブフレーム期間(第2の期間)といい、Bサブフレーム期間にてバイナリ表現された階調を示すビットを上位ビットという。時間重み1は0.087msに相当し、時間重み8は0.69msに相当する。 FIG. 3 shows the division of one frame period into a plurality of subframe periods (bit lengths) in this embodiment. The numerical value described on each subframe indicates a time weight within one frame period of the subframe. In this embodiment, 96 gradations are expressed. In the description here, the period having the time weight of 1 + 2 + 4 + 8 is referred to as the A subframe period (first period), and the bit indicating the gradation expressed in the A subframe period is referred to as the lower bit. In addition, 10 subframe periods with a time weight of 8 are collectively referred to as a B subframe period (second period), and a bit indicating a gradation expressed in binary in the B subframe period is referred to as an upper bit. The time weight 1 corresponds to 0.087 ms, and the time weight 8 corresponds to 0.69 ms.
さらに、上述した所定電圧をオン(第1の電圧を印加)するサブフレーム期間をオン期間といい、所定電圧をオフする(第2の電圧を印加する)サブフレーム期間をオフ期間という。 Further, a subframe period in which the predetermined voltage is turned on (a first voltage is applied) is referred to as an on period, and a subframe period in which the predetermined voltage is turned off (a second voltage is applied) is referred to as an off period.
図4には、図3に示したAサブフレーム期間の階調データを示す。縦軸は階調を、横軸は1フレーム期間を示す。Aサブフレーム期間では、16階調を表現する。図中の白いサブフレーム期間は画素が白表示状態となるように上述した所定電圧が印加されたオン期間を示し、黒いサブフレーム期間は画素が黒表示状態となるように所定電圧がオフされたオフ期間を示す。 FIG. 4 shows the gradation data in the A subframe period shown in FIG. The vertical axis represents gradation and the horizontal axis represents one frame period. In the A subframe period, 16 gradations are expressed. In the figure, the white sub-frame period indicates an ON period in which the above-described predetermined voltage is applied so that the pixel is in a white display state, and the black sub-frame period is OFF so that the pixel is in a black display state. Indicates the off period.
図5には、本実施例におけるAおよびBサブフレーム期間(下位および上位ビット)の階調データを示している。この階調データは、全階調として96階調を表現するための階調データである。この階調データにおいて、1フレーム期間の時間中心にはAサブフレーム期間(下位ビット)が配置され、その前後にBサブフレーム期間(上位ビット)が1SF〜5SFと6SF〜10SFとに分割されて配置されている。つまり、Bサブフレーム期間が2つに分割され、それぞれのBサブフレーム期間に2つ以上のサブフレーム期間が含まれる。 FIG. 5 shows gradation data in the A and B subframe periods (lower and upper bits) in the present embodiment. This gradation data is gradation data for expressing 96 gradations as all gradations. In this gradation data, an A subframe period (lower bit) is arranged at the time center of one frame period, and a B subframe period (upper bit) is divided into 1SF to 5SF and 6SF to 10SF before and after that. Is arranged. That is, the B subframe period is divided into two, and each B subframe period includes two or more subframe periods.
この階調データによれば、液晶素子における互いに隣接する2画素である隣接画素に互いに隣接する2階調である隣接階調、例えば48階調と49階調を表示させる場合には、Aサブフレーム期間を48階調ではオン期間、49階調ではオフ期間とする。また、48階調では、Bサブフレーム期間のうち1SF,4SF,5SF,6SF,7SF,10SFをオフ期間とし、2SF,3SF,8SF,9SFをオン期間とする。一方、49階調では、Bサブフレーム期間のうち1SF,5SF,6SF,10SFをオフ期間とし、2SF,3SF,4SF,7SF,8SF,9SFをオン期間とする。そして、このような隣接階調を隣接画素に表示される際には、隣接画素においてオン期間とオフ期間とが重なるオン/オフ隣接期間が生ずる。具体的には、隣接画素に48階調と49階調を表示させる場合には、Bサブフレーム期間のうち4SFと7SFとがオン/オフ隣接期間となる。 According to this gradation data, when displaying adjacent gradations that are two gradations adjacent to each other, for example, 48 gradations and 49 gradations, to adjacent pixels that are two adjacent pixels in the liquid crystal element, the A sub The frame period is an on period for 48 gradations and an off period for 49 gradations. In the 48 gradations, 1SF, 4SF, 5SF, 6SF, 7SF, and 10SF in the B subframe period are off periods, and 2SF, 3SF, 8SF, and 9SF are on periods. On the other hand, for 49 gradations, 1SF, 5SF, 6SF, and 10SF in the B subframe period are off periods, and 2SF, 3SF, 4SF, 7SF, 8SF, and 9SF are on periods. When such an adjacent gradation is displayed on an adjacent pixel, an ON / OFF adjacent period in which the ON period and the OFF period overlap is generated in the adjacent pixel. Specifically, when 48 gradations and 49 gradations are displayed on adjacent pixels, 4SF and 7SF in the B subframe period are on / off adjacent periods.
ここで、本実施例の階調データを図22に示した従来(特許文献1)の階調データと比較する。図22の階調データではAサブレーム期間の後にBサブフレーム期間が1まとまりで継続しているが、図5に示す本実施例の階調データではAサブレーム期間の前後にBサブフレーム期間が分割して配置されている。例えば48階調と49階調に注目すると、図22ではBサブフレーム期間のうち5SFと6SFがオン/オフ隣接期間になっており、時間重みとして16のオン/オフ隣接期間が継続している。このことは、他の隣接階調である16階調と17階調、32階調と33階調、64階調と65階調、80階調と81階調等についても同じである。これに対して、図5に示す本実施例では、上記のいずれの隣接階調においても、Bサブフレーム期間においてオン/オフ隣接期間が継続するのは時間重みとてして8の1サブフレーム期間(=0.69ms)となっている。そして、この1サブフレーム期間であるオン/オフ隣接期間がAサブレーム期間を挟んで互いに離れて複数(2つ)存在する。 Here, the gradation data of the present embodiment is compared with the conventional gradation data shown in FIG. In the grayscale data in FIG. 22, the B subframe period continues as one unit after the A subframe period. However, in the grayscale data of this embodiment shown in FIG. 5, the B subframe period is divided before and after the A subframe period. Are arranged. For example, paying attention to 48 and 49 gradations, in FIG. 22, 5SF and 6SF in the B subframe period are on / off adjacent periods, and 16 on / off adjacent periods continue as time weights. . This is the same for the other adjacent gradations, ie, 16 gradation and 17 gradation, 32 gradation and 33 gradation, 64 gradation and 65 gradation, 80 gradation and 81 gradation, and the like. On the other hand, in this embodiment shown in FIG. 5, in any of the above adjacent gradations, the ON / OFF adjacent period continues in the B subframe period as one time subframe of 8 as a time weight. The period is (= 0.69 ms). A plurality (two) of ON / OFF adjacent periods, which are one subframe period, are separated from each other across the A subframe period.
次に、本実施例のようにオン/オフ隣接期間が分散配置されることにより得られる効果について説明する。 Next, the effect obtained by distributing the ON / OFF adjacent periods in a distributed manner as in this embodiment will be described.
まず、図6に示すようにマトリックス状に配置された画素が、全白表示状態から1画素ラインごとに白と黒が交互に表示される白黒表示状態に切り替わるときと、全黒表示状態から白黒表示状態に切り替わるときの液晶の応答特性について説明する。図6に示す4×4個の画素は、8μmの画素ピッチでマトリクス状に配置されている。全白表示状態では図6中のA画素ラインの画素およびB画素ラインの画素のいずれもが白を表示する。白黒表示状態では、A画素ラインの画素が白表示状態から黒表示状態に切り替わり、B画素ラインの画素が白表示状態のまま維持される。 First, as shown in FIG. 6, when the pixels arranged in a matrix form are switched from the all-white display state to the monochrome display state in which white and black are alternately displayed for each pixel line, and from the all-black display state to the monochrome display state. The response characteristics of the liquid crystal when switching to the display state will be described. The 4 × 4 pixels shown in FIG. 6 are arranged in a matrix with a pixel pitch of 8 μm. In the all white display state, both the pixels of the A pixel line and the pixels of the B pixel line in FIG. 6 display white. In the monochrome display state, the pixels of the A pixel line are switched from the white display state to the black display state, and the pixels of the B pixel line are maintained in the white display state.
図7には、液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図6に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全白表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。 FIG. 7 shows the response characteristics of the liquid crystal. The horizontal axis indicates the position of the pixel, and the vertical axis indicates the brightness at each pixel (however, the ratio when white is 1). 0 to 8 μm on the horizontal axis represents pixels of the A pixel line shown in FIG. 6, and 8 to 16 μm represents pixels of the B pixel line. The plurality of curves indicate the brightness for each elapsed time (0.3 ms, 0.6 ms, 1.0 ms, 1.3 ms) when the switching point from the all white display state to the black and white display state is set to 0 ms.
上述したようにA画素ラインの画素が白表示状態から黒表示状態に切り替わるが、液晶におけるプレチルト角度の向きの関係からA画素ラインの画素はディスクリネーションの影響を受けずに比較的均一に明るさが変化していく(暗くなっていく)。一方、B画素ラインの画素では、全白表示状態ではディスクリネーションは発生していない。しかし、白黒表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になり、特に12μm〜16μm付近で暗くなる(暗線が現れる)。 As described above, the pixels of the A pixel line are switched from the white display state to the black display state. However, the pixels of the A pixel line are relatively uniformly bright without being affected by disclination because of the pretilt angle direction in the liquid crystal. Changes (darkens). On the other hand, in the pixels of the B pixel line, disclination does not occur in the all white display state. However, the brightness curve gradually becomes distorted as time passes under the influence of disclination after the black-and-white display state is reached, and darkens in the vicinity of 12 μm to 16 μm (dark lines appear).
一般に、入力データ階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。 In general, the gamma curve (gamma characteristic) that determines the drive gradation of the liquid crystal element relative to the input data gradation is the response characteristic when the gradation is changed while displaying the same gradation on the entire surface of the liquid crystal element where no disclination occurs. It is created on the assumption. For this reason, when a liquid crystal element is driven using such a gamma curve, disclination occurs in a monochrome display state, and it is possible to obtain a brightness lower than the original brightness corresponding to the gamma curve.
図8には、液晶素子を全白表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさという)の変化を示す。明るさは、全白表示状態を1としたときの比率で示している。ディスクリネーションが発生する(「ディスクリネーション有り」の)場合には、A画素ラインの画素の明るさは図7の1〜6μm付近に示す応答特性に近い特性で変化し、B画素ラインの画素の明るさは全域100%の明るさで白が表示された状態となる。そして、この後の時間経過に伴い、ディスクリネーションが発生した場合の明るさの低下量はディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさの低下量に比べて大きくなっていく。 FIG. 8 shows changes in brightness depending on the presence or absence of disclination when the liquid crystal element is switched from the all white display state to the black and white display state. The horizontal axis represents the elapsed time from the switching point, and the vertical axis represents the change in the integrated value of the total brightness (hereinafter simply referred to as brightness) of the pixels of the A and B pixel lines. The brightness is shown as a ratio when the all white display state is 1. When disclination occurs (“with disclination”), the brightness of the pixel of the A pixel line changes with a characteristic close to the response characteristic shown in the vicinity of 1 to 6 μm in FIG. The brightness of the pixels is in a state where white is displayed with 100% brightness. As the time elapses thereafter, the amount of decrease in brightness when disclination occurs is larger than the amount of decrease in brightness when no disclination occurs (“no disclination”). It will become.
一方、全黒表示状態から白黒表示に切り替えるときには、図6に示したA画素ラインの画素よびB画素ラインの画素がともに黒表示状態から、A画素ラインの画素を黒表示状態としたままB画素ラインの画素を白表示状態とする。図9には、このときの液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図6に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全黒表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。 On the other hand, when switching from the all black display state to the black and white display, both the pixel of the A pixel line and the pixel of the B pixel line shown in FIG. 6 are changed from the black display state to the B pixel while the pixels of the A pixel line are kept in the black display state. The line pixels are set to the white display state. FIG. 9 shows the response characteristics of the liquid crystal at this time. The horizontal axis indicates the position of the pixel, and the vertical axis indicates the brightness at each pixel (however, the ratio when white is 1). 0 to 8 μm on the horizontal axis represents pixels of the A pixel line shown in FIG. 6, and 8 to 16 μm represents pixels of the B pixel line. The plurality of curves indicate the brightness for each elapsed time (0.3 ms, 0.6 ms, 1.0 ms, 1.3 ms) when the switching time from the all black display state to the black and white display state is set to 0 ms.
上述したようにB画素ラインの画素が黒表示状態から白表示状態に切り替わるが、B画素ラインの画素では、白表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になる。そして、特に12μm〜16μm付近で暗くなる(暗線が現れる)。また、時間経過に伴って明るさ曲線のいびつな形が顕著になっていく。 As described above, the pixels of the B pixel line are switched from the black display state to the white display state, but the pixels of the B pixel line are gradually affected with the disclination after the white display state and gradually. The brightness curve becomes distorted. And it becomes dark especially in the vicinity of 12 μm to 16 μm (dark lines appear). Also, the irregular shape of the brightness curve becomes more prominent with the passage of time.
先にも説明したように、一般に入力データ階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。 As described above, in general, the gamma curve (gamma characteristic) that determines the driving gradation of the liquid crystal element with respect to the input data gradation displays the same gradation while displaying the same gradation on the entire surface of the liquid crystal element where no disclination occurs. Created on the premise of response characteristics when changed. For this reason, when a liquid crystal element is driven using such a gamma curve, disclination occurs in a monochrome display state, and it is possible to obtain a brightness lower than the original brightness corresponding to the gamma curve.
図10には、液晶素子を全黒表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさいい、全白表示状態を1としたときの比率で示す)を示す。ディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさとしては、A画素ラインの画素は常に黒表示状態であり、B画素ラインの画素が黒表示状態から白表示状態に切り替わっていくときの明るさの変化を示している。一方、ディスクリネーションが発生する(「ディスクリネーション有り」の)場合は、図9に示したA画素ラインの画素とB画素ラインの画素の明るさの和の積分値の変化を示している。 FIG. 10 shows changes in brightness depending on the presence or absence of disclination when the liquid crystal element is switched from the all black display state to the black and white display state. The abscissa represents the elapsed time from the switching point, and the ordinate represents the integrated value of the total brightness of the pixels of the A and B pixel lines (hereinafter simply referred to as brightness and the ratio when the all white display state is 1). ). As for the brightness when disclination does not occur (“no disclination”), the pixels in the A pixel line are always in the black display state, and the pixels in the B pixel line are switched from the black display state to the white display state. It shows the change in brightness as you go. On the other hand, when disclination occurs (“with disclination”), it indicates a change in the integrated value of the sum of the brightness of the pixels of the A pixel line and the B pixel line shown in FIG. .
図10において、ディスクリネーションが発生する場合は、ディスクリネーションが発生しない場合に比べて、時間経過に伴う明るさの増加量が少ない。すなわち、全黒表示状態から白黒表示状態に切り替わった後にディスクリネーションが発生する時間が長いほど、ディスクリネーションが発生しない場合に対してより暗くなる。 In FIG. 10, when disclination occurs, the amount of increase in brightness over time is smaller than when disclination does not occur. That is, the longer the disclination occurs after switching from the all black display state to the black and white display state, the darker the disclination does not occur.
次に、図22に示した従来の階調データによってA画素ラインの画素に48階調を表示させ、B画素ラインの画素に49階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフレーム期間における5SFと6SFである。5SFの前の4SFはA画素ラインの画素およびB画素ライン画素のいずれも白表示状態であり、ディスクリネーションは発生しない期間である。 Next, a case where 48 gradations are displayed on the pixels of the A pixel line and 49 gradations are displayed on the pixels of the B pixel line using the conventional gradation data shown in FIG. When this gradation data is used, the period in which the disclination occurs is a B subframe period in which the A pixel line pixel is in the black display state and the B pixel line pixel is in the white display state. 5SF and 6SF. 4SF before 5SF is a period in which both the pixels of the A pixel line and the B pixel line pixels are in the white display state, and no disclination occurs.
5SFから6SFまでの液晶の応答特性は図8における「ディスクリネーション有り」に相当する特性となる。4SFでは全白表示状態であるため明るさは100%出力されており、5SFの開始時から6SFの終了時までの1.39msの間にディスクリネーションが発生するため、5SFの開始時が図8における0msに相当し、6SFの終了時が1.39msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.5に対して0.27まで低下する。前述したように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する5SFから6SFまでに比率において54%(=0.27/0.5)と暗くなる。 The response characteristics of the liquid crystal from 5SF to 6SF are characteristics corresponding to “with disclination” in FIG. Since 4SF is in an all-white display state, 100% brightness is output, and disclination occurs during 1.39 ms from the start of 5SF to the end of 6SF. 8 corresponds to 0 ms, and the end of 6SF corresponds to 1.39 ms. At this time, the brightness decreases to 0.27 from 0.5 when no disclination occurs. As described above, on the basis of the gamma characteristic created on the premise of the same gradation on the entire surface, the ratio becomes as dark as 54% (= 0.27 / 0.5) from 5SF to 6SF at which disclination occurs.
一方、本実施例において、図5に示した階調データによってA画素ラインの画素(第2の画素)に48階調を表示させ、B画素ラインの画素(第1の画素)に49階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素とB画素ラインの画素が上記ディスクリネーション発生表示状態となるBサブフレーム期間における4SFと7SFである。4SFの前の3SFはA画素ラインの画素およびB画素ラインの画素がともに白表示状態であり、ディスクリネーションは発生しない期間である。 On the other hand, in this embodiment, 48 gradations are displayed on the pixel (second pixel) of the A pixel line by the gradation data shown in FIG. 5, and 49 gradations are displayed on the pixel (first pixel) of the B pixel line. A case of displaying is described. The period in which the disclination occurs when using this gradation data is 4SF and 7SF in the B subframe period in which the pixels of the A pixel line and the pixels of the B pixel line are in the disclination occurrence display state. 3SF before 4SF is a period in which both the pixels of the A pixel line and the pixels of the B pixel line are in the white display state and no disclination occurs.
4SFでの液晶の応答特性は、図8における「ディスクリネーション有り」に相当する特性となる。3SFでは全白表示状態であるため明るさは100%出力されており、4SFの0.69msの間にディスクリネーションが発生するため、4SFの開始時が図8の0msに相当し、4SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.7に対して0.65までしか低下しない。 The response characteristic of the liquid crystal at 4SF is a characteristic corresponding to “with disclination” in FIG. Since 3SF is in an all-white display state, 100% brightness is output, and disclination occurs during 0.69 ms of 4SF. Therefore, the start time of 4SF corresponds to 0 ms in FIG. The end time corresponds to 0.69 ms. At this time, the brightness decreases only to 0.65 compared to 0.7 when no disclination occurs.
また、もう1つのディスクリネーションが発生するサブフレーム期間である7SFでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。6SFでは全黒表示状態であるため明るさは0%であり、7SFの0.69msの間にディスクリネーションが発生するため、7SFの開始時が図10の0msに相当し、7SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。 Further, the response characteristic of the liquid crystal at 7SF, which is a sub-frame period in which another disclination occurs, is a characteristic corresponding to “with disclination” in FIG. In 6SF, since the display is all black, the brightness is 0%, and disclination occurs during 0.69 ms of 7SF. Therefore, the start time of 7SF corresponds to 0 ms in FIG. 10 and the end time of 7SF is reached. Corresponds to 0.69 ms. At this time, the brightness decreases only to 0.18, compared to 0.25 when no disclination occurs.
そして、4SFと7SFでディスクリネーションが発生しない場合の明るさの和は0.95(=0.70+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.83(=0.65+0.18)となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で87%(=0.83/0.95)までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。 The sum of brightness when disclination does not occur between 4SF and 7SF is 0.95 (= 0.70 + 0.25), whereas the sum of brightness when disclination occurs is 0.83 (= 0.65 + 0.18). When the gamma characteristic created on the premise of the same gradation on the entire surface is used as a reference, the display becomes dark only up to 87% (= 0.83 / 0.95) in the disclination occurrence display state. That is, according to the present embodiment, it is possible to suppress a decrease in brightness.
次に、他の隣接階調を表示する場合について説明する。まず図22に示した従来の階調データによって図6に示したA画素ラインの画素に16階調を表示させ、B画素ラインの画素に17階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフレーム期間における1SFと2SFである。 Next, a case where other adjacent gradations are displayed will be described. First, a case where 16 gradations are displayed on the pixels of the A pixel line shown in FIG. 6 and 17 gradations are displayed on the pixels of the B pixel line based on the conventional gradation data shown in FIG. 22 will be described. When this gradation data is used, the period in which the disclination occurs is a B subframe period in which the A pixel line pixel is in the black display state and the B pixel line pixel is in the white display state. 1SF and 2SF.
1SFから2SFまでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。1SFの開始時から2SFの終了時までの1.39msの間にディスクリネーションが発生する。このため、1SFの開始時が図10における0msに相当し、2SFの終了時が1.39msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.5に対して0.27まで低下する。実施例1で述べたように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する1SFから2SFまでに比率で54%(=0.27/0.5)と暗くなる。 The response characteristics of the liquid crystal from 1SF to 2SF are characteristics corresponding to “with disclination” in FIG. Disclination occurs during 1.39 ms from the start of 1SF to the end of 2SF. Therefore, the start time of 1SF corresponds to 0 ms in FIG. 10, and the end time of 2SF corresponds to 1.39 ms. At this time, the brightness decreases to 0.27 from 0.5 when no disclination occurs. As described in the first embodiment, on the basis of the gamma characteristic created on the premise of the same gradation on the entire surface, the ratio is 54% (= 0.27 / 0.5) from 1SF to 2SF where disclination occurs. It becomes darker.
一方、本実施例において、図5に示した階調データによってA画素ラインの画素(第2の画素)に16階調を表示させ、B画素ラインの画素(第1の画素)に17階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素とB画素ラインの画素が上記ディスクリネーション発生表示状態となるBサブフレーム期間における3SFと8SFである。3SFの前の2SFではA画素ラインの画素およびB画素ラインの画素のいずれも黒表示状態であり、ディスクリネーションは発生しない期間である。3SFでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。2SFでは全黒表示状態であるため明るさは0%であり、3SFの0.69msの間にディスクリネーションが発生するため、3SFの開始時が図10の0msに相当し、3SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。 On the other hand, in the present embodiment, 16 gradations are displayed on the pixel (second pixel) of the A pixel line by the gradation data shown in FIG. 5, and 17 gradations are displayed on the pixel (first pixel) of the B pixel line. A case of displaying is described. The period in which the disclination occurs when using this gradation data is 3SF and 8SF in the B subframe period in which the pixels in the A pixel line and the pixels in the B pixel line are in the disclination occurrence display state. In 2SF before 3SF, both the pixels of the A pixel line and the pixels of the B pixel line are in a black display state, and disclination does not occur. The response characteristic of the liquid crystal at 3SF is a characteristic corresponding to “with disclination” in FIG. Since 2SF is in an all black display state, the brightness is 0%, and disclination occurs during 0.69 ms of 3SF. Therefore, the start time of 3SF corresponds to 0 ms in FIG. 10 and the end of 3SF. Corresponds to 0.69 ms. At this time, the brightness decreases only to 0.18, compared to 0.25 when no disclination occurs.
また、もう1つのディスクリネーションが発生するサブフレーム期間である8SFでの液晶の応答特性も図10における「ディスクリネーション有り」に相当する特性となる。7SFでは全黒表示状態であるため明るさは0%であり、8SFの0.69msの間にディスクリネーションが発生するため、8SFの開始時が図10の0msに相当し、8SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。 In addition, the response characteristic of the liquid crystal at 8SF, which is a subframe period in which another disclination occurs, is also a characteristic corresponding to “with disclination” in FIG. In 7SF, since the display is all black, the brightness is 0%, and disclination occurs during 0.69 ms of 8SF. Therefore, the start time of 8SF corresponds to 0 ms in FIG. 10 and the end time of 8SF is reached. Corresponds to 0.69 ms. At this time, the brightness decreases only to 0.18, compared to 0.25 when no disclination occurs.
そして、3SFと8SFでディスクリネーションが発生しない場合の明るさの和は0.50(=0.25+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.36(=0.18+0.18)となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で72%(=0.36/0.50)までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。 The sum of brightness when disclination does not occur between 3SF and 8SF is 0.50 (= 0.25 + 0.25), whereas the sum of brightness when disclination occurs is 0.36 (= 0.18 + 0.18). When the gamma characteristic created on the premise of the same gradation on the entire surface is used as a reference, in the disclination occurrence display state, the ratio becomes dark only up to 72% (= 0.36 / 0.50). That is, according to the present embodiment, it is possible to suppress a decrease in brightness.
このように、本実施例では、隣接階調を表示する際にディスクリネーション発生表示状態となるオン/オフ隣接期間を1フレーム期間内で複数互いに離して(分散させて)設けることで1つの連続したオン/オフ隣接期間を短くしている。すなわち、ディスクリネーションによる明るさ低下が大きくなる前に隣接画素でのディスクリネーション発生表示状態を他の表示状態に移行させる。これにより、ディスクリネーションを原因とした明るさ低下を抑制して暗線が目立たないようにすることができ、良好な画質の画像を表示することができる。 As described above, in this embodiment, a plurality of ON / OFF adjacent periods that are in a disclination display state when displaying adjacent gradations are provided apart (distributed) within one frame period. The continuous on / off adjacent period is shortened. That is, the display state of the disclination occurrence in the adjacent pixels is shifted to another display state before the brightness decrease due to the disclination becomes large. As a result, it is possible to suppress a decrease in brightness due to disclination so that the dark line is not noticeable, and an image with good image quality can be displayed.
以上説明した液晶素子の駆動方法(以下、第1の駆動方法という)によってディスクリネーションの発生を抑制することが可能である。しかし、よりディスクリネーションによる暗線を目立たなくするために、本実施例では以下のような駆動方法(以下、第2の駆動方法という)も併せ用いる。 The occurrence of disclination can be suppressed by the liquid crystal element driving method described above (hereinafter referred to as the first driving method). However, in order to make dark lines due to disclination inconspicuous, the following driving method (hereinafter referred to as the second driving method) is also used in this embodiment.
図11は、液晶ドライバ303の内部構成を示すブロック図である。スケーラ400は、図1に示した映像入力部303aに相当し、DVIやHDMI(登録商標)等の不図示のレシーバーICを介して入力映像信号を取り込む。スケーラ400は、そのスケーリング機能により入力映像信号をダウンコンバートまたはアップコンバートして所定の画像フォーマットの入力画像データを出力する。入力画像データは、連続する複数の入力フレーム画像データにより構成されている。 FIG. 11 is a block diagram showing an internal configuration of the liquid crystal driver 303. The scaler 400 corresponds to the video input unit 303a shown in FIG. 1, and takes in an input video signal via a receiver IC (not shown) such as DVI or HDMI (registered trademark). Scaler 400 down-converts or up-converts the input video signal by the scaling function and outputs input image data in a predetermined image format. The input image data is composed of a plurality of continuous input frame image data.
駆動回路部303bは、スケーラ400からの入力フレーム画像データを順次受け取り、液晶素子3(図1に示される3つの液晶素子3R,3G,3B)のそれぞれの各画素を駆動する、すなわち各画素に階調を表示させるための画素駆動信号を生成する。駆動回路部303bは、倍速回路411、VTガンマ回路412、補正回路413、色ムラ回路414および、PWM回路415を含む。 The drive circuit unit 303b sequentially receives the input frame image data from the scaler 400, and drives each pixel of the liquid crystal element 3 (three liquid crystal elements 3R, 3G, and 3B shown in FIG. 1). A pixel drive signal for displaying gradation is generated. The drive circuit unit 303b includes a double speed circuit 411, a VT gamma circuit 412, a correction circuit 413, a color unevenness circuit 414, and a PWM circuit 415.
倍速回路411は、各入力フレーム画像データをDDRメモリ420に書き込み、1つの入力フレーム画像データに対して複数のフレーム画像データを生成する。本実施例では、入力周波数が60Hzである場合に、120Hzに相当する周期で2つのフレーム画像データを生成する。以下の説明において、これら2つのフレーム画像データのうち一方をODD(奇数)入力フレームデータ(第1のフレーム画像データ)といい、他方をEVEN(偶数)入力フレームデータ(第2のフレーム画像データ)という。これらODDおよびEVEN入力フレームデータは、入力フレーム画像データと同じ画像データである。つまり、ODDおよびEVEN入力フレームデータ間において互いに対応する画素位置の画素データ同士は同じ階調を有する。 The double speed circuit 411 writes each input frame image data to the DDR memory 420 and generates a plurality of frame image data for one input frame image data. In this embodiment, when the input frequency is 60 Hz, two frame image data are generated at a period corresponding to 120 Hz. In the following description, one of these two frame image data is called ODD (odd number) input frame data (first frame image data), and the other is EVEN (even number) input frame data (second frame image data). That's it. These ODD and EVEN input frame data are the same image data as the input frame image data. That is, the pixel data at the pixel positions corresponding to each other between the ODD and EVEN input frame data have the same gradation.
VTガンマ回路412は、倍速回路411から出力されたODDおよびEVEN出力フレームデータに対して、液晶素子3の応答特性によって変化する階調特性に応じて必要な光学特性が得られるように、所定のガンマテーブルに従ってガンマ補正を行う。補正回路413は、VTガンマ回路412からの出力データ(画像データ)に対して階調に応じた補正(オフセット加算)を行い、補正画像データを生成する。本実施例において、倍速回路411、VTガンマ回路(ガンマ補正手段)412、および、補正回路(加算手段)413は、画像データ生成手段を構成する。 The VT gamma circuit 412 has a predetermined optical characteristic for the ODD and EVEN output frame data output from the double speed circuit 411 so that necessary optical characteristics can be obtained according to the gradation characteristic that varies depending on the response characteristic of the liquid crystal element 3. Perform gamma correction according to the gamma table. The correction circuit 413 performs correction (offset addition) corresponding to the gradation on the output data (image data) from the VT gamma circuit 412 to generate corrected image data. In the present embodiment, the double speed circuit 411, the VT gamma circuit (gamma correction means) 412 and the correction circuit (addition means) 413 constitute an image data generation means.
色ムラ回路414は、補正回路413からのオフセット加算後のODDおよびEVEN出力フレームデータ(補正フレーム画像データ)に対して、液晶素子(液晶パネル)3を含むプロジェクタの光学系において発生する色ムラを補正する。PWM回路(駆動手段)415は、色ムラ回路414から出力されたODDおよびEVEN出力フレームデータに基づいて、液晶素子3を前述したサブフレーム駆動方式で駆動する。 The color unevenness circuit 414 generates color unevenness that occurs in the optical system of the projector including the liquid crystal element (liquid crystal panel) 3 with respect to the ODD and EVEN output frame data (correction frame image data) after the offset addition from the correction circuit 413. to correct. The PWM circuit (driving means) 415 drives the liquid crystal element 3 by the sub-frame driving method described above based on the ODD and EVEN output frame data output from the color unevenness circuit 414.
次に、図12を参照して、補正回路413の動作について詳述する。図12は、補正回路413の詳細なブロック図である。補正回路413は、データ検出回路416、加算回路417、および、加算テーブル418を有する。データ検出回路416は、VTガンマ回路412からの出力データを受けて、データ階調を検出する。加算回路417は、データ検出回路416から出力されたデータに、加算テーブル418に従って、データ検出回路416から出力されたデータに応じた値を加算する。 Next, the operation of the correction circuit 413 will be described in detail with reference to FIG. FIG. 12 is a detailed block diagram of the correction circuit 413. The correction circuit 413 includes a data detection circuit 416, an addition circuit 417, and an addition table 418. The data detection circuit 416 receives the output data from the VT gamma circuit 412 and detects the data gradation. The addition circuit 417 adds a value corresponding to the data output from the data detection circuit 416 to the data output from the data detection circuit 416 according to the addition table 418.
図13は、加算テーブル418(入力データに応じたオフセット量のテーブル)の一例であり、データ検出回路416への入力データ階調(入力フレーム画像)が0〜5の場合、加算値(オフセット量)を0とする。入力データ階調が0〜5の範囲では、液晶駆動に対して位相差(隣接画素においてオン期間とオフ期間の差)が殆どなく、加算値(オフセット量)を0としても、ディスクリネーションの影響は殆どない。入力データ階調8近傍の入力データ階調6〜12の範囲では、オフセット量を1とする。入力データ階調16近傍の入力データ階調13〜27の範囲では、オフセット量を2とする。入力データ階調32近傍の入力データ階調28〜58の範囲では、オフセット量を3とする。入力データ階調64近傍の入力データ階調59〜95の範囲では、オフセット量を4とする。 FIG. 13 is an example of the addition table 418 (offset amount table according to input data). When the input data gradation (input frame image) to the data detection circuit 416 is 0 to 5, the addition value (offset amount) is shown. ) Is set to 0. When the input data gradation is in the range of 0 to 5, there is almost no phase difference (difference between the on period and the off period in adjacent pixels) with respect to the liquid crystal drive, and even if the addition value (offset amount) is 0, the disclination There is almost no impact. In the range of the input data gradation 6 to 12 near the input data gradation 8, the offset amount is 1. In the range of the input data gradations 13 to 27 in the vicinity of the input data gradation 16, the offset amount is set to 2. In the range of the input data gradations 28 to 58 near the input data gradation 32, the offset amount is set to 3. In the range of the input data gradation 59 to 95 near the input data gradation 64, the offset amount is set to 4.
つまり、PWMの液晶駆動の位相差が発生しやすい2のべき乗の入力データ8、16、32、64近傍で、オフセット量を「2のべき乗の入力データの指数−所定の第1の定数(本実施例では2)」とし、入力データに応じてオフセット量を変化させる。例えばオフセット量は、8近傍の場合、3−2=1となり、16近傍の場合、4−2=2となる。また、範囲を、「2のべき乗の入力データ−2のべき乗の入力データの指数+所定の第2の定数(本実施例では1)」としている。例えば、8近傍は、8−3+1=6、16近傍は、16−4+1=13、32近傍は、32−5+1=28となり、6〜12が8近傍のオフセット量、13〜27が16近傍のオフセットとなる。加算回路417は、倍速回路411からのODDおよびEVENのフレーム情報を受けて、加算テーブル418のオフセット量のテーブルを加算回路417による加算を+加算する又は減算(オフセット量を−加算)のいずれにするかを決定する。例えばODDで+加算の場合、EVENでは減算とする。一方、EVENで+加算の場合、ODDでは減算とする。すなわち加算回路417は、第1のフレーム画像データに第1の値を加算した場合、第2のフレーム画像データから第1の値を減算し、第2のフレーム画像データに第2の値を加算した場合、第1のフレーム画像データから第2の値を減算する。このように入力データに対してフレーム毎に+と−のオフセットをかけながら駆動して階調を維持する。 That is, in the vicinity of the power-of-two input data 8, 16, 32, 64 in which a phase difference in PWM liquid crystal driving is likely to occur, the offset amount is expressed as “exponent of power-of-two input data—predetermined first constant (main In the embodiment, the offset amount is changed according to the input data. For example, the offset amount is 3-2 = 1 in the vicinity of 8, and 4-2 = 2 in the vicinity of 16. Further, the range is “power exponent of power of 2−index of exponential input data of power −2 + predetermined second constant (1 in this embodiment)”. For example, 8 neighborhood is 8-3 + 1 = 6, 16 neighborhood is 16-4 + 1 = 13, 32 neighborhood is 32-5 + 1 = 28, 6-12 is the offset amount near 8, 13-27 is 16 neighborhood It becomes an offset. The adder circuit 417 receives the ODD and EVEN frame information from the double speed circuit 411, and adds the addition amount by the addition circuit 417 to the addition amount of the addition table 417 or subtracts (the offset amount is minus addition). Decide what to do. For example, when ODD is + added, EVEN is subtracted. On the other hand, in the case of + adding with EVEN, subtraction is performed with ODD. That is, when the first value is added to the first frame image data, the addition circuit 417 subtracts the first value from the second frame image data and adds the second value to the second frame image data. In this case, the second value is subtracted from the first frame image data. In this way, the input data is driven while applying a + and-offset for each frame to maintain the gradation.
図14は、液晶素子3に順次表示されるフレーム画像を示す図であり、図13に示す加算テーブルを用いた場合の表示状態を示している。図14(A)は通常の駆動状態であり、入力画像データが図14(A)に示すようなグラデーションの場合、2のべき乗(ここでは2の3乗)の8毎にディスクリネーションが発生する図を示している。通常の駆動状態を示す図14(A)において、8の階調毎にディスクリネーションをNフレームのODDフレーム(1stフレーム)、NフレームのEVENフレーム(2ndフレーム)では同じ位置にディスクリネーションを発生させる。図14(A)に示されるように、視認画像は濃いディスクリネーションを視認させる。 FIG. 14 is a diagram showing frame images sequentially displayed on the liquid crystal element 3, and shows a display state when the addition table shown in FIG. 13 is used. FIG. 14A shows a normal driving state, and when the input image data has a gradation as shown in FIG. 14A, disclination occurs every 8th power of 2 (here, 2 to the 3rd power). The figure to show. In FIG. 14A showing a normal driving state, disclination is performed at the same position in N ODD frames (1st frame) and N EVEN frames (2nd frame) every 8 gradations. generate. As shown in FIG. 14 (A), the discerned image makes the dark disclination visible.
図14(B)は、図13の入力データに応じたオフセット量を加算したときの、倍速化されたODDフレーム(1st)/EVENフレーム(2nd)のディスクリネーションの発生状態を示す。ここでは、ODDフレーム(1st)に対して、オフセット量を+加算した場合の表示を表す。例えば、ディスクリネーションが発生しやすい入力画像データ階調が8の場合、1加算される。よって、ディスクリネーション発生位置は、9の位置に表示される。入力画像データ階調が16の場合、2加算される。よって、ディスクリネーション発生位置は、18の位置に表示される。入力画像データ階調が32の場合、3加算される。よって、ディスクリネーション発生位置は、35の位置に表示される。ここでは、EVENフレーム(2nd)に対して、オフセット量を−加算した場合の表示を表す。例えば、ディスクリネーションが発生しやすい入力画像データ階調が8の場合、−1加算される。よって、ディスクリネーション発生位置は、7の位置に表示される。入力画像データ階調が16の場合、−2加算される。よって、ディスクリネーション発生位置は、16の位置に表示される。また入力画像データ階調が32の場合は、−3加算される。よって、ディスクリネーション発生位置は、29の位置に表示される。 FIG. 14B shows the occurrence state of disclination of the double-speed ODD frame (1st) / EVEN frame (2nd) when the offset amount corresponding to the input data of FIG. 13 is added. Here, a display when the offset amount is added to the ODD frame (1st) is shown. For example, when the input image data gradation level at which disclination is likely to occur is 8, 1 is added. Therefore, the disclination occurrence position is displayed at the 9 position. When the input image data gradation is 16, 2 is added. Therefore, the disclination occurrence position is displayed at the 18th position. When the input image data gradation is 32, 3 is added. Therefore, the disclination occurrence position is displayed at position 35. Here, a display when the offset amount is added to the EVEN frame (2nd) is shown. For example, when the input image data gradation that is likely to cause disclination is 8, −1 is added. Therefore, the disclination occurrence position is displayed at the position 7. When the input image data gradation is 16, -2 is added. Therefore, the disclination occurrence position is displayed at 16 positions. When the input image data gradation is 32, -3 is added. Therefore, the disclination occurrence position is displayed at position 29.
図15(A)、(B)は、具体的な表示画像(フレーム画像)の例を示している。図15(C)は、本来表示されるべき表示画像を示している。図15(A)は、補正回路413で階調毎のオフセット加算がかけられずに生成されたODDおよびEVEN出力フレームデータにより液晶素子3を順次駆動した場合の1stフレームと2ndフレームを示している。また、図の最も左側には、観察者により視認される画像を示している。1stフレームと2ndフレームにおけるディスクリネーションによる暗線の位置が同じであるので、視認画像においても暗線がある程度目立つ。 FIGS. 15A and 15B show examples of specific display images (frame images). FIG. 15C shows a display image that should be originally displayed. FIG. 15A shows a 1st frame and a 2nd frame when the liquid crystal element 3 is sequentially driven by the ODD and EVEN output frame data generated without applying the offset addition for each gradation by the correction circuit 413. In addition, an image visually recognized by the observer is shown on the leftmost side of the figure. Since the position of the dark line by the disclination in the 1st frame and the 2nd frame is the same, the dark line is conspicuous to some extent in the visually recognized image.
一方、図15(B)は、ODDフレーム(1st)に+オフセット、EVENフレーム(2nd)に−オフセットをかけて生成されたODDおよびEVEN出力フレームデータにより液晶素子3を順次駆動した場合の1stフレームと2ndフレームを示している。外側の最も明るい階調は、1stフレームでの64に対して、2ndフレームでは58となっている。1stフレーム上でのディスクリネーションによる暗線の位置と2ndフレーム上での暗線の位置とは互いにずれている。このため、図の最も左側に示す視認画像では、1stフレームと2ndフレームとが平均化されることで、暗線はほぼ目立たなくなっている。本実施例では、ディスクリネーションの影響が少なくかつフリッカーに敏感な低階調では、オフセット量を小さくし、ディスクリネーションの影響が大きくかつフリッカーの影響が小さい高階調に向けてオフセット量を大きくしていく。 On the other hand, FIG. 15B shows the 1st frame when the liquid crystal element 3 is sequentially driven by the ODD and EVEN output frame data generated by applying + offset to the ODD frame (1st) and −offset to the EVEN frame (2nd). And 2nd frame. The brightest gradation on the outside is 64 in the 1st frame and 58 in the 2nd frame. The position of the dark line due to disclination on the 1st frame and the position of the dark line on the 2nd frame are shifted from each other. For this reason, in the visual image shown on the leftmost side of the figure, the dark line is almost inconspicuous by averaging the 1st frame and the 2nd frame. In this embodiment, the offset amount is reduced at low gradations that are less affected by disclination and sensitive to flicker, and the offset amount is increased toward higher gradations that are affected more by disclination and less affected by flicker. I will do it.
図17に示されるように、ディスクリネーション発生階調が無い92階調以降のオフセット量を0としてもよい。図13のテーブルの場合、予め、入力階調データの最大値が91になるようにゲイン等をかけ、オフセットを4かけて95となるようにする必要がある。すなわち、図13のテーブルの場合、最大階調付近(例えば入力データ階調が95)では、オフセット量4を加算しても95であるためオフセット加算を行うことができない。その結果、実質的に減算のみが有効になって画像が暗くなる。一方、図17のテーブルのように最大階調付近でのオフセット量を0にすることにより、最大階調付近での画像が暗くなることを回避することができる。本実施例では、最大階調である入力データ階調95からオフセット量4を減算した値91まではオフセット量の加算が可能であり画像が暗くなることないため、入力データ階調92以降のオフセット量を0としてもよい。図17のテーブルでは、92−95階調でのODDフレーム(1st)とEVENフレーム(2nd)の平均化時ODDフレーム(1st)で階調95を維持することができる。 As shown in FIG. 17, the offset amount after the 92nd gradation without the disclination occurrence gradation may be set to zero. In the case of the table of FIG. 13, it is necessary to apply gain or the like so that the maximum value of the input gradation data is 91 and to set the offset to 95 in advance. That is, in the case of the table of FIG. 13, in the vicinity of the maximum gradation (for example, the input data gradation is 95), even if the offset amount 4 is added, it is 95, so that the offset addition cannot be performed. As a result, only subtraction is effective and the image becomes dark. On the other hand, by setting the offset amount near the maximum gradation to 0 as in the table of FIG. 17, it is possible to avoid the image near the maximum gradation from becoming dark. In this embodiment, the offset amount can be added up to a value 91 obtained by subtracting the offset amount 4 from the input data gradation 95 which is the maximum gradation, and the image does not become dark. The amount may be zero. In the table of FIG. 17, the gradation 95 can be maintained in the ODD frame (1st) when averaging the ODD frame (1st) and the EVEN frame (2nd) in the 92-95 gradation.
また、図16のテーブルのように、2のべき乗の8、16、32の階調近傍のみディスクリネーションの発生しやすい入力階調部のみで且つ、べき乗の大きさに応じてオフセット量を変更するようなテーブルでもよい。すなわち画像データ生成手段は、隣接する2つの階調を形成するために互いに異なるように電圧(第1の電圧または第2の電圧)を印加するサブフレーム期間の長さに応じて、オフセット量(加算値、減算値)を変更する。 Also, as shown in the table of FIG. 16, only the input gradation portion where the disclination is likely to occur only in the vicinity of the powers of 2, 16, 32, which is a power of 2, and the offset amount is changed according to the power. It may be a table. In other words, the image data generating means applies an offset amount (in accordance with the length of the subframe period in which voltages (first voltage or second voltage) are applied so as to be different from each other in order to form two adjacent gradations. (Addition value, subtraction value) is changed.
図16に示されるように、オフセット量は、入力データ階調が64付近では4とする。これは、入力データ階調が63の場合には00111111(bit)、64の場合には01000000(bit)のようにそれぞれ表され、0と1の位相差(bit変動)が大きいためである。一方、例えば入力データ階調が72付近ではオフセット量を1とする。これは、入力データ階調が71の場合には1000111(bit)、72の場合には10001000(bit)のようにそれぞれ表され、0と1の位相差が比較的小さいためである。これは、例えば入力データ階調が8付近の場合についても同様である。 As shown in FIG. 16, the offset amount is 4 when the input data gradation is around 64. This is because when the input data gradation is 63, it is expressed as 00111111 (bit), and when it is 64, it is expressed as 01000000 (bit), and the phase difference between 0 and 1 (bit fluctuation) is large. On the other hand, for example, when the input data gradation is near 72, the offset amount is 1. This is because when the input data gradation is 71, it is expressed as 1000111 (bit), and when it is 72, it is expressed as 10001000 (bit), and the phase difference between 0 and 1 is relatively small. The same applies to the case where the input data gradation is around 8, for example.
また好ましくは、画像データ生成手段は、フレーム画像データの階調に応じて、加算値が適用される階調範囲(図16中の所定のオフセット量の加算範囲(横方向の長さ))を変更する。また好ましくは、画像データ生成手段は、隣接する2つの階調を形成するために互いに異なるように電圧を印加するサブフレーム期間の長さに応じて、階調範囲を変更する。 Further preferably, the image data generation means determines a gradation range to which the addition value is applied (addition range of predetermined offset amount (horizontal length) in FIG. 16) according to the gradation of the frame image data. change. Preferably, the image data generation unit changes the gradation range according to the length of the subframe period in which a voltage is applied differently to form two adjacent gradations.
このように本実施例において、画像データ生成手段は、第1のフレーム画像データおよび第2のフレーム画像データの少なくとも一方に対して、入力フレーム画像の階調に応じた値を加算する。より好ましくは、ガンマ補正手段(VTガンマ回路412)は、所定のガンマテーブルに従って、第1のフレーム画像データおよび第2のフレーム画像データのそれぞれに対してガンマ補正を行う。そして加算手段(補正回路413)は、ガンマ補正後の第1のフレーム画像データおよび第2のフレーム画像データの少なくとも一方に対して、入力フレーム画像の階調に応じた値を加算する。 As described above, in this embodiment, the image data generation unit adds a value corresponding to the gradation of the input frame image to at least one of the first frame image data and the second frame image data. More preferably, the gamma correction means (VT gamma circuit 412) performs gamma correction on each of the first frame image data and the second frame image data according to a predetermined gamma table. The adding means (correction circuit 413) adds a value corresponding to the gradation of the input frame image to at least one of the first frame image data and the second frame image data after the gamma correction.
次に、図18および図19を参照して、本発明の実施例2について説明する。図18は、本実施例における液晶ドライバ303の構成を示すブロック図である。図19は、本実施例におけるVTガンマ回路412の詳細構成を示すブロック図である。本実施例の液晶ドライバ303は、VTガンマ回路412に代えてVTガンマ回路412aを有する点、および、補正回路413がない点で、実施例1とは異なる。その他の基本構成は実施例1と共通であり、実施例1と共通する構成要素については実施例1と同じ符号を付し、その説明を省略する。 Next, Embodiment 2 of the present invention will be described with reference to FIGS. FIG. 18 is a block diagram showing the configuration of the liquid crystal driver 303 in this embodiment. FIG. 19 is a block diagram showing a detailed configuration of the VT gamma circuit 412 in this embodiment. The liquid crystal driver 303 of this embodiment is different from that of the first embodiment in that it has a VT gamma circuit 412a instead of the VT gamma circuit 412, and there is no correction circuit 413. Other basic configurations are the same as those of the first embodiment, and the same components as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted.
VTガンマ回路412aは、VTガンマのテーブルとしてVTガンマ_ODDとVTガンマ_EVENのガンマテーブル419を有する。またVTガンマ回路412は加算テーブル418を有し、VTガンマ_ODDとVTガンマ_EVENのガンマテーブル419の階調に従って、倍速回路411からの出力データに対して、加算テーブル418の階調毎の加算値が加算される。加算テーブル418は、実施例1にて説明した、図13、図16、または図17のようなテーブルであり、実施例1と同様に、ガンマテーブルに対してODDにて加算テーブルの値を+加算した場合にはEVENにて減算(オフセット量を−加算)を行うようにする。 The VT gamma circuit 412a has a VT gamma_ODD and VT gamma_EVEN gamma table 419 as VT gamma tables. Further, the VT gamma circuit 412 has an addition table 418. According to the gradation of the gamma table 419 of VT gamma_ODD and VT gamma_EVEN, the addition value for each gradation of the addition table 418 is output for the output data from the double speed circuit 411. Is added. The addition table 418 is a table as illustrated in FIG. 13, FIG. 16, or FIG. 17 described in the first embodiment. Similarly to the first embodiment, the value of the addition table is + In the case of addition, subtraction (offset amount minus addition) is performed by EVEN.
以上のように、液晶の特性に合わせて階調を調整するガンマテーブルに対して液晶のディスクリネーションを軽減するように、データを階調毎にオフセットをかけてもよい。また、加算テーブル418からオフセット値を加算させるように説明したが、VTガンマ_ODDとVTガンマ_EVENのガンマテーブル419に予め階調毎にオフセット値を加算させたガンマテーブルを生成して、オフセットをかけてもよい。なお、実施例1及び実施例2の補正テーブルは一例に過ぎず、これらに限定されるものではない。また、入力階調等、ガンマ補正後の階調等の階調は限定されるものではなく、VTガンマ補正、または色ムラ補正等の階調は入力された階調より拡張された階調で補正されてもよい。 As described above, the data may be offset for each gradation so as to reduce the disclination of the liquid crystal with respect to the gamma table that adjusts the gradation according to the characteristics of the liquid crystal. Further, the offset value is added from the addition table 418. However, a gamma table in which the offset value is previously added to the gamma table 419 of VT gamma_ODD and VT gamma_EVEN for each gradation is generated and the offset is applied. May be. Note that the correction tables of the first and second embodiments are merely examples, and are not limited to these. In addition, the gradation such as the gradation after the gamma correction such as the input gradation is not limited, and the gradation such as the VT gamma correction or the color unevenness correction is a gradation extended from the input gradation. It may be corrected.
このように本実施例において、ガンマ補正手段(VTガンマ回路412a)は、ガンマテーブルに従って、第1のフレーム画像データおよび第2のフレーム画像データのそれぞれに対してガンマ補正を行う。またガンマ補正手段は、入力フレーム画像の階調に応じてガンマテーブルを補正することにより、第1のフレーム画像データおよび第2のフレーム画像データの少なくとも一方に対して、入力フレーム画像の階調に応じた値を加算する。 As described above, in the present embodiment, the gamma correction unit (VT gamma circuit 412a) performs gamma correction on each of the first frame image data and the second frame image data according to the gamma table. The gamma correction means corrects the gamma table according to the gradation of the input frame image, thereby adjusting the gradation of the input frame image with respect to at least one of the first frame image data and the second frame image data. Add the corresponding values.
(その他の実施例)
本発明は、上述の実施例の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
(Other examples)
The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in a computer of the system or apparatus read and execute the program This process can be realized. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.
各実施例において、第1および第2のフレーム画像データのそれぞれに基づいて液晶素子を駆動する際のディスクリネーションを階調毎に適正に発生位置をずらす。このため各実施例によれば、ディスクリネーションによる画質の低下を軽減するとともにフリッカーを低減することが可能な液晶駆動装置、画像表示装置、および、プログラムを提供することができる。 In each embodiment, the generation position of the disclination when driving the liquid crystal element is appropriately shifted for each gradation based on each of the first and second frame image data. For this reason, according to each embodiment, it is possible to provide a liquid crystal driving device, an image display device, and a program that can reduce a decrease in image quality due to disclination and reduce flicker.
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。 As mentioned above, although the preferable Example of this invention was described, this invention is not limited to these Examples, A various deformation | transformation and change are possible within the range of the summary.
例えば、各実施例の液晶駆動装置は、液晶素子3の全画素に黒を表示させる(全画素に同一階調である黒階調を形成させる)全黒フレーム画像データ(第1の低階調フレーム画像データおよび第2の低階調フレーム画像データ)を生成することができる。これにより、いわゆる黒挿入を行うことができ、動画の視認性を向上させることができる。このとき画像データ生成手段は、連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1のフレーム画像データを生成するとともに第1のフレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成する。また、画像データ生成手段は、第2の入力フレーム画像データに対して第2のフレーム画像データを生成するとともに第2のフレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成する。そして駆動手段(PWM回路415)は、第1のフレーム画像データ、第1の低階調フレーム画像データ、第2のフレーム画像データ、および、第2の低階調フレーム画像データのそれぞれに基づいて、画素に階調を形成させる。具体的には、駆動手段は、各画像データに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて液晶素子の画素に対する第1の電圧の印加と第1の電圧よりも低い第2の電圧の印加を制御することで画素に階調を形成させる。 For example, the liquid crystal driving device of each embodiment displays all black frame image data (first low gradation) by displaying black on all pixels of the liquid crystal element 3 (forming all pixels to form a black gradation having the same gradation). Frame image data and second low gradation frame image data) can be generated. Thereby, what is called black insertion can be performed and the visibility of a moving image can be improved. At this time, the image data generating means generates the first frame image data for the first input frame image data among the input frame image data continuously input, and has a higher level than the first frame image data. First low gradation frame image data having a low tone is generated. The image data generation means generates second frame image data for the second input frame image data, and outputs second low gradation frame image data having a gradation lower than that of the second frame image data. Generate. The driving means (PWM circuit 415) is based on each of the first frame image data, the first low gradation frame image data, the second frame image data, and the second low gradation frame image data. The gradation is formed in the pixel. Specifically, the driving unit sequentially applies the first voltage to the pixels of the liquid crystal element and the first voltage in each of a plurality of subframe periods included in one frame period based on each image data. The gradation is formed in the pixel by controlling application of the low second voltage.
また、黒挿入した場合には、第1のフレーム画像データをODDフレーム、第2のフレーム画像データをEVENフレームとして実施例1にて説明した処理を行うことにより、黒挿入した場合にも本発明を適用することが可能である。 In addition, when black is inserted, the first frame image data is the ODD frame and the second frame image data is the EVEN frame, and the processing described in the first embodiment is performed. It is possible to apply.
303 液晶ドライバ(液晶駆動装置)
411 倍速回路(画像データ生成手段)
412 VTガンマ回路(画像データ生成手段)
413 補正回路(画像データ生成手段)
415 PWM回路(駆動手段)
303 Liquid crystal driver (liquid crystal driving device)
411 double speed circuit (image data generating means)
412 VT gamma circuit (image data generating means)
413 Correction circuit (image data generation means)
415 PWM circuit (drive means)
Claims (13)
連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成する画像データ生成手段と、
前記第1のフレーム画像データおよび前記第2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧よりも低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段と、を有し、
前記画像データ生成手段は、前記第1のフレーム画像データおよび前記第2のフレーム画像データの少なくとも一方に対して、前記入力フレーム画像の階調に応じた値を加算することを特徴とする液晶駆動装置。 A liquid crystal driving device for driving a liquid crystal element,
Image data generating means for generating the first frame image data and the second frame image data for each of the input frame image data that are continuously input;
Based on each of the first frame image data and the second frame image data, sequentially applying a first voltage to the pixels of the liquid crystal element in each of a plurality of subframe periods included in one frame period; Drive means for controlling the application of a second voltage lower than the first voltage to form a gradation in the pixel;
The liquid crystal drive characterized in that the image data generation means adds a value corresponding to a gradation of the input frame image to at least one of the first frame image data and the second frame image data. apparatus.
所定のガンマテーブルに従って、前記第1のフレーム画像データおよび前記第2のフレーム画像データのそれぞれに対してガンマ補正を行うガンマ補正手段と、
ガンマ補正後の前記第1のフレーム画像データおよび前記第2のフレーム画像データの少なくとも一方に対して、前記入力フレーム画像の前記階調に応じた前記値を加算する加算手段と、を有することを特徴とする請求項1に記載の液晶駆動装置。 The image data generating means
Gamma correction means for performing gamma correction on each of the first frame image data and the second frame image data according to a predetermined gamma table;
Adding means for adding the value corresponding to the gradation of the input frame image to at least one of the first frame image data and the second frame image data after the gamma correction; The liquid crystal driving device according to claim 1, wherein the liquid crystal driving device is a liquid crystal driving device.
前記ガンマ補正手段は、前記入力フレーム画像の前記階調に応じて前記ガンマテーブルを補正することにより、前記第1のフレーム画像データおよび前記第2のフレーム画像データの少なくとも一方に対して、前記入力フレーム画像の前記階調に応じた前記値を加算することを特徴とする請求項1に記載の液晶駆動装置。 The image data generation means includes gamma correction means for performing gamma correction on each of the first frame image data and the second frame image data according to a gamma table,
The gamma correction unit corrects the gamma table in accordance with the gradation of the input frame image, thereby correcting the input with respect to at least one of the first frame image data and the second frame image data. The liquid crystal driving device according to claim 1, wherein the value corresponding to the gradation of the frame image is added.
前記第1のフレーム画像データに第1の値を加算した場合、前記第2のフレーム画像データから該第1の値を減算し、
前記第2のフレーム画像データに第2の値を加算した場合、前記第1のフレーム画像データから該第2の値を減算することを特徴とする請求項1乃至3のいずれか1項に記載の液晶駆動装置。 The image data generation means, as the value according to the gradation of the input frame image,
When the first value is added to the first frame image data, the first value is subtracted from the second frame image data;
4. The method according to claim 1, wherein when a second value is added to the second frame image data, the second value is subtracted from the first frame image data. 5. Liquid crystal drive device.
前記駆動手段は、前記第1のフレーム画像データ、前記第1の低階調フレーム画像データ、前記第2のフレーム画像データ、および、前記第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる前記複数のサブフレーム期間のそれぞれにおいて前記液晶素子の前記画素に対する前記第1の電圧の印加と前記第2の電圧の印加とを制御することで該画素に前記階調を形成させることを特徴とする請求項1乃至9のいずれか1項に記載の液晶駆動装置。 The image data generating means further includes a first low gradation frame image data having a gradation lower than that of the first frame image data, and a second having a gradation lower than that of the second frame image data. Generate low gradation frame image data,
The driving means is based on each of the first frame image data, the first low gradation frame image data, the second frame image data, and the second low gradation frame image data. Sequentially, in each of the plurality of sub-frame periods included in one frame period, the application of the first voltage and the application of the second voltage to the pixel of the liquid crystal element is controlled to the pixel. The liquid crystal driving device according to claim 1, wherein a tone is formed.
連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成する画像データ生成手段と、
前記第1のフレーム画像データおよび前記第2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧よりも低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段と、を有し、
前記画像データ生成手段は、前記入力フレーム画像データの前記階調に応じて補正された所定のガンマテーブルに従って、前記第1のフレーム画像データおよび前記第2のフレーム画像データのそれぞれに対してガンマ補正を行うことを特徴とする液晶駆動装置。 A liquid crystal driving device for driving a liquid crystal element,
Image data generating means for generating the first frame image data and the second frame image data for each of the input frame image data that are continuously input;
Based on each of the first frame image data and the second frame image data, sequentially applying a first voltage to the pixels of the liquid crystal element in each of a plurality of subframe periods included in one frame period; Drive means for controlling the application of a second voltage lower than the first voltage to form a gradation in the pixel;
The image data generation means performs gamma correction on each of the first frame image data and the second frame image data according to a predetermined gamma table corrected according to the gradation of the input frame image data. A liquid crystal driving device characterized in that:
請求項1乃至11のいずれか1項に記載の液晶駆動装置と、を有することを特徴とする画像表示装置。 A liquid crystal element;
An image display device comprising: the liquid crystal driving device according to claim 1.
連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成するステップと、
前記第1のフレーム画像データおよび前記第2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させるステップと、を前記コンピュータに実行させ、
前記第1のフレーム画像データおよび前記第2のフレーム画像データを生成するステップは、前記第1のフレーム画像データおよび前記第2のフレーム画像データの少なくとも一方に対して、前記入力フレーム画像の階調に応じた値を加算するステップを含むことを特徴とするプログラム。 A program for causing a computer to drive a liquid crystal element,
Generating first frame image data and second frame image data for each of continuously inputted input frame image data;
Based on each of the first frame image data and the second frame image data, sequentially applying a first voltage to the pixels of the liquid crystal element in each of a plurality of subframe periods included in one frame period; Causing the computer to execute gradation of the pixel by controlling application of a second voltage lower than the first voltage; and
The step of generating the first frame image data and the second frame image data includes: gradation of the input frame image with respect to at least one of the first frame image data and the second frame image data. A program characterized by including a step of adding a value according to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017085722A JP2018185377A (en) | 2017-04-24 | 2017-04-24 | Liquid crystal drive device, image display device, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017085722A JP2018185377A (en) | 2017-04-24 | 2017-04-24 | Liquid crystal drive device, image display device, and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018185377A true JP2018185377A (en) | 2018-11-22 |
Family
ID=64355817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017085722A Pending JP2018185377A (en) | 2017-04-24 | 2017-04-24 | Liquid crystal drive device, image display device, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018185377A (en) |
-
2017
- 2017-04-24 JP JP2017085722A patent/JP2018185377A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9672792B2 (en) | Display device and driving method thereof | |
KR100457484B1 (en) | Display and driving method of the same | |
US8035589B2 (en) | Drive method of liquid crystal display device, driver of liquid crystal display device, program of method and storage medium thereof, and liquid crystal display device | |
US8253678B2 (en) | Drive unit and display device for setting a subframe period | |
JP5110788B2 (en) | Display device | |
US8593382B2 (en) | Liquid crystal display device | |
JP6051544B2 (en) | Image processing circuit, liquid crystal display device, electronic apparatus, and image processing method | |
KR20220127183A (en) | Transparent display device and method for driving the same | |
JP6316252B2 (en) | Liquid crystal drive device, image display device, and liquid crystal drive program | |
WO2006109532A1 (en) | Liquid crystal display device | |
US9443489B2 (en) | Gamma curve compensating method, gamma curve compensating circuit and display system using the same | |
US20180336812A1 (en) | Image display apparatus, liquid crystal display method, and liquid crystal display program | |
US10163382B2 (en) | Liquid crystal drive apparatus, image display apparatus capable of reducing degradation in image quality due to disclination, and storage medium storing liquid crystal drive program capable thereof | |
JP6701147B2 (en) | Liquid crystal driving device, image display device, liquid crystal driving method, and liquid crystal driving program | |
JP6632275B2 (en) | Liquid crystal driving device, image display device, and liquid crystal driving program | |
JP2018185377A (en) | Liquid crystal drive device, image display device, and program | |
US20190180670A1 (en) | Liquid crystal driving apparatus and liquid crystal display apparatus | |
JP2017053960A (en) | Liquid crystal driving device, image display device, and liquid crystal driving program | |
JP6578686B2 (en) | Video processing circuit, electronic device, and video processing method | |
JP2021056267A (en) | Liquid crystal driving device, image display device and liquid crystal driving program | |
KR101747717B1 (en) | Driving apparatus for image display device and method for driving the same | |
KR101211286B1 (en) | Liquid crystal display device and method driving of the same | |
WO2006109516A1 (en) | Liquid crystal display device | |
JP2008058443A (en) | Liquid crystal display device and method of driving the same | |
KR20160055681A (en) | Display device, and over driving method and device thereof |