JP2018181939A - Mounting structure of semiconductor component - Google Patents

Mounting structure of semiconductor component Download PDF

Info

Publication number
JP2018181939A
JP2018181939A JP2017075406A JP2017075406A JP2018181939A JP 2018181939 A JP2018181939 A JP 2018181939A JP 2017075406 A JP2017075406 A JP 2017075406A JP 2017075406 A JP2017075406 A JP 2017075406A JP 2018181939 A JP2018181939 A JP 2018181939A
Authority
JP
Japan
Prior art keywords
solder
solder layer
electrode
mounting structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017075406A
Other languages
Japanese (ja)
Inventor
康寛 鈴木
Yasuhiro Suzuki
康寛 鈴木
直倫 大橋
Naomichi Ohashi
直倫 大橋
日野　裕久
Hirohisa Hino
裕久 日野
祐樹 吉岡
Yuki Yoshioka
祐樹 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017075406A priority Critical patent/JP2018181939A/en
Publication of JP2018181939A publication Critical patent/JP2018181939A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a mounting structure of a semiconductor component with improved bonding reliability for a mechanical load.SOLUTION: In a mounting structure, an electronic component having a first electrode and a substrate having a second electrode are joined by a solder joint portion, and the solder joint portion includes a first solder layer, a third solder layer, and a second solder layer in this order from the first electrode toward the facing second electrode, and the second solder layer is a material curing a Bi-free solder material, and the third solder layer has a lower melting point than the second solder layer, and the boundary where the second electrode and the solder joint portion are in contact is covered with a resin portion.SELECTED DRAWING: Figure 1

Description

本発明は、電子機器等に用いられているプリント配線板上に半導体部品等の電子部品を、はんだ付けにより電気的に接続した実装構造体に関するものである。   The present invention relates to a mounting structure in which an electronic component such as a semiconductor component is electrically connected by soldering on a printed wiring board used in an electronic device or the like.

近年、電子機器は小型化、高機能化が進み、携帯電話、パソコンなどのモバイル機器が普及してきている。これらに搭載される電子部品には半導体部品が多数使用されており、半導体チップをインターポーザー基板に実装、樹脂モールドなどでパッケージ化し、下面に接続端子を配置したＢＧＡ（ボール・グリット・アレイ）、ＬＧＡ（ランド・グリット・アレイ）などの実装構造が多く用いられている。モバイル機器は、用途から機器の落下衝撃などの機械的負荷に対する強度が必要とされており、従来のＱＦＰ（クワッド・フラット・パッケージ）のリード端子のように応力を吸収する機構を持たないＢＧＡやＬＧＡなどの実装構造では、はんだ接合部の接合信頼性を確保することが重要である。   In recent years, electronic devices have become smaller and more sophisticated, and mobile devices such as mobile phones and personal computers have become widespread. A large number of semiconductor components are used for electronic components mounted on these, and semiconductor chips are mounted on an interposer substrate, packaged by resin molding, etc., and BGA (ball, grid, array) in which connection terminals are arranged on the lower surface A mounting structure such as LGA (land grid array) is often used. Mobile devices are required to have strength against mechanical load such as drop impact from the application, and BGAs and BGAs that do not have a stress absorbing mechanism like lead terminals of conventional QFP (Quad Flat Package). In a mounting structure such as LGA, it is important to secure the joint reliability of the solder joint.

このような機械的負荷に対する接合信頼性を向上させるために、半導体部品をはんだペーストによりリフロー加熱工程ではんだ付けした後、アンダーフィル材（補強用樹脂接着材）をプリント配線板と半導体部品の間に充填することよりプリント配線板と半導体部品を接着固定して、はんだ接合部への応力集中を緩和する方法が一般的であった。   In order to improve the joint reliability against such mechanical load, after soldering the semiconductor component with a solder paste in a reflow heating process, an underfill material (resin adhesive for reinforcement) is used between the printed wiring board and the semiconductor component. In general, a method of bonding and fixing a printed wiring board and a semiconductor component by filling in the substrate to reduce stress concentration on a solder joint is common.

従来の半導体部品の実装構造としては、例えば特許文献１に記載されているような、フラックスに接着性樹脂を混合したはんだペーストと補強用樹脂接着材を同時に使用し、リフロー加熱工程ではんだ付けと同時にはんだ接合部を樹脂補強するものがある。例えば、特許文献１には、半導体部品の第１のはんだ層が形成された電極と、プリント配線板上の電極とを電気的に接続する第２のはんだ層と、電極上の第２のはんだ層の周囲を覆う接着性樹脂で構成される実装構造体が記載されている。半導体部品とプリント配線板を均一に補強することができるため、機械的負荷への接合信頼性を向上させると同時に、硬化および接着をリフロー加熱工程ではんだ付けと同時に実施することができるため、生産性を向上させることができる。   As a conventional mounting structure of a semiconductor component, a solder paste in which an adhesive resin is mixed with a flux as described in, for example, Patent Document 1 and a resin adhesive for reinforcement are simultaneously used, and soldering is performed in a reflow heating process. At the same time, there are some which reinforce the solder joints with resin. For example, in Patent Document 1, a second solder layer for electrically connecting an electrode on which a first solder layer of a semiconductor component is formed, an electrode on a printed wiring board, and a second solder on the electrode are disclosed. A mounting structure comprised of an adhesive resin covering the perimeter of the layer is described. Since the semiconductor parts and the printed wiring board can be reinforced uniformly, the bonding reliability to mechanical load can be improved, and at the same time curing and bonding can be carried out simultaneously with soldering in the reflow heating process, so production It is possible to improve the quality.

特許第５２０４２４１号公報Patent No. 5402421

上記特許文献１に示すような接着性樹脂をフラックスに使用したはんだペーストを使用した実装構造では、補強樹脂により機械的負荷に対する接合信頼性が向上する。しかしながら、モバイル機器等の機械的負荷に対する接合信頼性の要求が高い商品に関しては、プリント配線板の電極側のはんだ接合部界面の接合強度が十分でなく、補強樹脂による補強効果が十分に発揮できずにプリント配線板の電極側のはんだ接合部界面で破損が生じるおそれがあった。従って、特許文献１の実装構造体は、機械的負荷に対する接合信頼性の要求が高い商品に関して、機械的負荷に対する十分な接合信頼性を有しないおそれがあった。また、補強用樹脂接着材によりアンダーフィル固定する場合、機械的負荷に対する接合信頼性が向上する反面で、補強用樹脂接着材を部品下面に均一に充填することが困難であり、また補強用樹脂接着材を塗布などにより供給、熱などにより硬化させる工程が必要となるため生産性が悪くなるという問題があった。   In a mounting structure using a solder paste using an adhesive resin as a flux as shown in Patent Document 1, the reinforcing resin improves the bonding reliability against a mechanical load. However, for products with high bonding reliability requirements for mechanical loads such as mobile devices, the bonding strength at the solder joint interface on the electrode side of the printed wiring board is not sufficient, and the reinforcing effect of the reinforcing resin can be sufficiently exhibited There is a possibility that damage may occur at the solder joint interface on the electrode side of the printed wiring board. Therefore, there is a possibility that the mounting structure of Patent Document 1 does not have sufficient bonding reliability against mechanical load in the case of a product having a high demand for bonding reliability against mechanical load. In addition, when underfilling with a reinforcing resin adhesive, bonding reliability against mechanical load is improved, but it is difficult to uniformly fill the reinforcing resin adhesive on the lower surface of the component, and the reinforcing resin There is a problem that productivity is deteriorated because a step of supplying the adhesive by coating or the like, curing the adhesive by heat or the like is required.

本発明は、前記従来の課題を解決するためのものであり、機械的負荷に対する接合信頼性を向上させた半導体部品の実装構造体を提供することを目的とする。   The present invention is for solving the above-mentioned conventional problems, and it is an object of the present invention to provide a mounting structure of a semiconductor component in which bonding reliability with respect to mechanical load is improved.

上記目的を達成するために、本発明の実装構造体は、第１の電極を有する電子部品と、第２の電極を有する基板とが、はんだ接合部により接合された実装構造体であって、前記はんだ接合部は、前記第１の電極から対向する前記第２の電極に向かって、第１のはんだ層と、第３のはんだ層と、第２のはんだ層とを順番に有しており、前記第２のはんだ層は、Ｂｉを含まないはんだ材料を硬化したものであり、前記第３のはんだ層は、前記第２のはんだ層よりも低い融点を有し、前記第２の電極と前記はんだ接合部とが接する境界が樹脂部で覆われていることを特徴とする。   In order to achieve the above object, the mounting structure of the present invention is a mounting structure in which an electronic component having a first electrode and a substrate having a second electrode are joined by a solder joint, The solder joint portion has a first solder layer, a third solder layer, and a second solder layer in order from the first electrode to the second electrode opposed to the first electrode. The second solder layer is a cured material of a solder material not containing Bi, and the third solder layer has a melting point lower than that of the second solder layer, and the second electrode layer and the second electrode layer A boundary in contact with the solder joint portion is covered with a resin portion.

上述した本発明によれば、機械的負荷に対する接合信頼性を向上させた半導体部品の実装構造体が提供される。   According to the present invention described above, there is provided a mounting structure of a semiconductor component with improved bonding reliability against mechanical load.

本発明の一実施形態における実装構造体の断面図である。It is sectional drawing of the mounting structure in one Embodiment of this invention. 本発明の一実施形態における実装構造体の部分断面図である。It is a fragmentary sectional view of the mounting structure in one embodiment of the present invention. 本発明の一実施形態における実装構造体の製造工程の断面説明図である。It is cross-sectional explanatory drawing of the manufacturing process of the mounting structure in one Embodiment of this invention. 本発明の一実施形態における実装構造体の製造工程の断面説明図である。It is cross-sectional explanatory drawing of the manufacturing process of the mounting structure in one Embodiment of this invention. 本発明の一実施形態における実装構造体の製造工程の断面説明図である。It is cross-sectional explanatory drawing of the manufacturing process of the mounting structure in one Embodiment of this invention. 本発明の一実施形態における実装構造体の製造工程の断面説明図である。It is cross-sectional explanatory drawing of the manufacturing process of the mounting structure in one Embodiment of this invention. 本発明の一実施形態における実装構造体の製造工程の断面説明図である。It is cross-sectional explanatory drawing of the manufacturing process of the mounting structure in one Embodiment of this invention.

以下、本発明の実施の形態について、添付の図面を参照しながら説明する。なお、添付図面において、同じ構成要素については同じ符号が付されている。   Hereinafter, embodiments of the present invention will be described with reference to the attached drawings. In the attached drawings, the same components are denoted by the same reference numerals.

図１および図２は、本発明の一実施形態における実装構造体１００の断面図および部分断面図である。第１の電極２を有する電子部品１と、第２の電極５を有する基板４とが、はんだ接合部９により接合されている。はんだ接合部９は、第１の電極２から対向する第２の電極５に向かって、第１のはんだ層３と、第３のはんだ層７と、第２のはんだ層６とを順番に有している。第２の電極５とはんだ接合部９とが接する境界が樹脂部８で覆われている。本発明において、第２の電極５とはんだ接合部９とが接する境界が樹脂部８で覆われていることにより、機械的負荷に対する接合信頼性を向上させることができる。以下に各構成についてより詳細に説明する。   1 and 2 are a cross-sectional view and a partial cross-sectional view of a mounting structure 100 according to an embodiment of the present invention. An electronic component 1 having a first electrode 2 and a substrate 4 having a second electrode 5 are joined by a solder joint 9. The solder joint portion 9 includes the first solder layer 3, the third solder layer 7, and the second solder layer 6 in order from the first electrode 2 to the opposing second electrode 5. doing. The boundary where the second electrode 5 and the solder joint 9 are in contact is covered with the resin portion 8. In the present invention, since the resin portion 8 covers the boundary where the second electrode 5 and the solder joint portion 9 are in contact with each other, the joint reliability against mechanical load can be improved. Each configuration will be described in more detail below.

（はんだ接合部９）
はんだ接続部９は、第１の電極２上に形成された第１のはんだ層３と、第２の電極５上に形成された第２のはんだ層６と、第１のはんだ層３と第２のはんだ層６との間に介在する第３のはんだ層７との３層で構成される。第２の電極５と前記はんだ接合部９とが接する境界と、第２の電極５上に形成された第２のはんだ層６と第３のはんだ層７とが接する境界とは樹脂部８により覆われているが、第１のはんだ層３は樹脂部８とは接していない。 (Solder joint 9)
The solder connection portion 9 includes a first solder layer 3 formed on the first electrode 2, a second solder layer 6 formed on the second electrode 5, a first solder layer 3 and a first solder layer 3. It is comprised by three layers with the 3rd solder layer 7 interposed between two solder layers 6. The boundary between the second electrode 5 and the solder joint portion 9 and the boundary between the second solder layer 6 formed on the second electrode 5 and the third solder layer 7 are formed by the resin portion 8 Although covered, the first solder layer 3 is not in contact with the resin portion 8.

（第１のはんだ層３）
第１のはんだ層３は、電子部品１の第１の電極２の表面に形成されている。第１のはんだ層３は、第３のはんだ層７より融点が高く、Ｂｉを含まない任意のはんだ材料を硬化させることによって形成されることが好ましい。第１のはんだ層３は、例えば、Ｃｕ、Ｉｎ、Ｚｎ、Ｇｅ、Ｓｂ、ＭｇおよびＡｇの群から選ばれる１種以上の元素とＳｎとを含む組成の相を１つ以上有するはんだ材料を硬化させることによって形成することができる。このようなはんだ材料として、例えば、ＳｎとＡｇとＣｕのみからなる合金等を用いることができる。第１のはんだ層３にＢｉを含まないはんだ材料を用いることが好ましいのは、Ｂｉが第１のはんだ層３の脆性を高めるおそれがあるためである。本発明において、第１のはんだ層３が、Ｂｉを含まないはんだ材料を硬化させることによって形成されることにより、はんだ接合部９の機械的負荷に対する接合信頼性を向上させることができる。また、本発明において、第１のはんだ層３は、第３のはんだ層７より融点の高いはんだ材料を硬化させることによって形成されることが好ましい。これにより、Ｂｉを含み得る第３のはんだ層７の融点においても第１のはんだ層３は溶融しなくなる。そのため第３のはんだ層７から第１のはんだ層３へのＢｉの拡散が生じにくくなる。従って、第１のはんだ層３を、実質的に、Ｂｉを含まないはんだ材料のみから形成することができ、これにより、はんだ接合部９の機械的負荷に対する接合信頼性を向上させることができる。本明細書におけるはんだ合金は、上述したようなはんだ材料から実質的に形成されている限り、不可避的に混入する微量金属であって、例えばＮｉおよびＦｅ等の金属を含んでいてもよい。第１のはんだ層３は任意の高さに形成することができる。 (First solder layer 3)
The first solder layer 3 is formed on the surface of the first electrode 2 of the electronic component 1. The first solder layer 3 is preferably formed by curing any solder material having a melting point higher than that of the third solder layer 7 and not containing Bi. The first solder layer 3 is hardened, for example, with a solder material having one or more phases of a composition including at least one element selected from the group of Cu, In, Zn, Ge, Sb, Mg and Ag and Sn. It can be formed by As such a solder material, for example, an alloy consisting of only Sn, Ag and Cu can be used. It is preferable to use a solder material not containing Bi for the first solder layer 3 because Bi may increase the brittleness of the first solder layer 3. In the present invention, by forming the first solder layer 3 by curing the solder material not containing Bi, it is possible to improve the joint reliability against mechanical load of the solder joint 9. In the present invention, the first solder layer 3 is preferably formed by curing a solder material having a melting point higher than that of the third solder layer 7. As a result, the first solder layer 3 does not melt even at the melting point of the third solder layer 7 that may contain Bi. Therefore, the diffusion of Bi from the third solder layer 7 to the first solder layer 3 is less likely to occur. Therefore, the first solder layer 3 can be formed substantially only of the solder material not containing Bi, whereby the joint reliability against mechanical load of the solder joint 9 can be improved. The solder alloy in the present specification is a trace metal inevitably mixed as long as it is substantially formed of the solder material as described above, and may contain metals such as Ni and Fe, for example. The first solder layer 3 can be formed at any height.

本明細書において融点とは、試料の加熱昇温過程での状態変化を観察したときの、融け終わりの温度をいい、ＤＳＣ、ＴＧ−ＤＴＡなどを使用して測定することができる。   In the present specification, the melting point refers to the temperature at the end of melting when observing a state change in the heating and heating process of a sample, and can be measured using DSC, TG-DTA or the like.

第１のはんだ層３は任意の方法により形成され得るが、例えば、第１の電極２の上にフラックスを転写した後にはんだボールを載置し、加熱することによって形成されてよい。第１のはんだ層３を形成する方法としては、この他に、印刷法およびはんだプリント法なども用いることができる。   The first solder layer 3 may be formed by any method, for example, by transferring the flux onto the first electrode 2 and then placing solder balls and heating. As a method of forming the first solder layer 3, in addition to this, a printing method, a solder printing method or the like can be used.

（第２のはんだ層６）
第２のはんだ層６は、基板４の第２の電極５の表面に形成されている。第２のはんだ層６には落下衝撃発生時に応力が集中するために、機械的負荷に対する高い接続信頼性が望まれている。そのため、第２のはんだ層６は、第３のはんだ層７より融点が高く、Ｂｉを含まない任意のはんだ材料を硬化させることによって形成される。第２のはんだ層６は、例えば、Ｃｕ、Ｉｎ、Ｚｎ、Ｇｅ、Ｓｂ、ＭｇおよびＡｇの群から選ばれる１種以上の元素とＳｎとを含む組成の相を１つ以上有するはんだ材料を硬化させることによって形成することができる。このようなはんだ材料として、例えば、ＳｎとＡｇとＣｕのみからなる合金等を用いることができる。第２のはんだ層６にＢｉを含まないはんだ材料を用いることとしたのは、Ｂｉが第２のはんだ層６の脆性を高め得るためである。そのため本発明において、第２のはんだ層６が、Ｂｉを含まないはんだ材料を硬化させることによって形成されることにより、はんだ接合部９の機械的負荷に対する接合信頼性を向上させることができる。また、本発明において、第２のはんだ層６は、第３のはんだ層７より融点の高いはんだ材料を硬化させることによって形成されるため、Ｂｉを含み得る第３のはんだ層７の融点においても溶融しない。そのため第３のはんだ層７から第２のはんだ層６へのＢｉの拡散が生じにくくなる。従って、第２のはんだ層６を、実質的に、Ｂｉを含まないはんだ材料のみから形成することができ、これにより、はんだ接合部９の機械的負荷に対する接合信頼性を向上させることができる。 (Second solder layer 6)
The second solder layer 6 is formed on the surface of the second electrode 5 of the substrate 4. Since stress is concentrated on the second solder layer 6 when a drop impact occurs, high connection reliability with respect to mechanical load is desired. Therefore, the second solder layer 6 is formed by curing any solder material having a melting point higher than that of the third solder layer 7 and not containing Bi. The second solder layer 6 is formed of, for example, a solder material having one or more phases of a composition including Sn and one or more elements selected from the group of Cu, In, Zn, Ge, Sb, Mg and Ag. It can be formed by As such a solder material, for example, an alloy consisting of only Sn, Ag and Cu can be used. The reason for using a solder material not containing Bi for the second solder layer 6 is that Bi can increase the brittleness of the second solder layer 6. Therefore, in the present invention, by forming the second solder layer 6 by curing the solder material not containing Bi, it is possible to improve the joint reliability against mechanical load of the solder joint 9. Further, in the present invention, since the second solder layer 6 is formed by curing a solder material having a melting point higher than that of the third solder layer 7, even at the melting point of the third solder layer 7 that may contain Bi. It does not melt. Therefore, the diffusion of Bi from the third solder layer 7 to the second solder layer 6 is less likely to occur. Therefore, the second solder layer 6 can be formed substantially only of the solder material not containing Bi, whereby the bonding reliability against mechanical load of the solder joint 9 can be improved.

第２のはんだ層６は任意の高さに形成することができるが、好ましくは３０μｍ以上６０μｍ以下の範囲の高さを有するように形成される。第２のはんだ層６の高さが、３０μｍ以上であることにより、機械的負荷に対する接合信頼性を効果的に向上させることができる。また、第２のはんだ層６の高さが６０μｍ以下であることにより、電子部品１を実装する際の生産性を効果的に向上させることができる。   The second solder layer 6 can be formed to have any height, but is preferably formed to have a height in the range of 30 μm to 60 μm. When the height of the second solder layer 6 is 30 μm or more, bonding reliability against mechanical load can be effectively improved. In addition, when the height of the second solder layer 6 is 60 μm or less, productivity when mounting the electronic component 1 can be effectively improved.

第２のはんだ層６は任意の方法により形成され得るが、例えば、粒子状の上記はんだ合金と、フラックスとを含んだはんだペーストを塗布し、塗布したはんだペーストを加熱することによって形成されてよい。第２のはんだ層６を形成する方法としては、この他に、はんだめっき法、はんだプリコート法、化学反応法なども用いることができる。   The second solder layer 6 may be formed by any method, but may be formed, for example, by applying a solder paste containing the above-mentioned particulate solder alloy and flux and heating the applied solder paste. . As a method of forming the second solder layer 6, in addition to this, a solder plating method, a solder pre-coating method, a chemical reaction method or the like can also be used.

（第３のはんだ層７）
第３のはんだ層７は、第１のはんだ層３が形成された第１の電極２と、第２のはんだ層６が形成された電極５との間に介在し、これらを互いに電気的に接続しているはんだ合金である。第３のはんだ層７には、例えば、ＳｎとＢｉを含む組成を有するはんだ合金、またはＳｎとＢｉとが含まれ、併せてＡｇ、ＩｎおよびＣｕの群から選ばれる１種以上の元素とが含まれるはんだ合金等が用いられる。第３のはんだ層７は、このような組成を有することにより、低温で溶融することが可能であり、第１のはんだ層３および第２のはんだ層６とを溶融させることなく接合することができるため、３層構造を形成することができる。 (Third solder layer 7)
The third solder layer 7 is interposed between the first electrode 2 on which the first solder layer 3 is formed and the electrode 5 on which the second solder layer 6 is formed, and these are electrically connected to each other. It is a solder alloy that is connected. The third solder layer 7 contains, for example, a solder alloy having a composition containing Sn and Bi, or Sn and Bi, and additionally one or more elements selected from the group of Ag, In and Cu The solder alloy etc. which are contained are used. By having such a composition, the third solder layer 7 can be melted at a low temperature, and can be joined without melting the first solder layer 3 and the second solder layer 6 As a result, a three-layer structure can be formed.

第３のはんだ層７には、第１のはんだ層３および第２のはんだ層６を形成する合金よりも融点の低い合金が用いられることが好ましい。第３のはんだ層７に、第１のはんだ層３および第２のはんだ層６を形成する合金よりも融点の低い任意の合金が用いられることにより、第３のはんだ層７が溶融する温度において、第１のはんだ層３及び、第２のはんだ層６は溶融しなくなる。これにより、第１のはんだ層３、第２のはんだ層６および第３のはんだ層７のうち２層以上が溶融することにより混合して、３つのはんだ層を有するはんだ接合部９が２層以下のはんだ層しか有しなくなることを防ぐことができる。これにより、実装構造体のはんだ接合部は３つのはんだ層から形成されるようになる。本発明の３つのはんだ層のうち、機械的応力が集中する基板接合界面、部品接合界面に形成される第１のはんだ層３及び、第２のはんだ層６に脆弱なＢｉが含まれないことにより、実装構造体のはんだ接合部に高い機械強度を付与することができる。   It is preferable that an alloy having a melting point lower than that of the alloys forming the first solder layer 3 and the second solder layer 6 be used for the third solder layer 7. By using an arbitrary alloy having a melting point lower than that of the first solder layer 3 and the second solder layer 6 for the third solder layer 7, the temperature at which the third solder layer 7 melts The first solder layer 3 and the second solder layer 6 do not melt. As a result, two or more of the first solder layer 3, the second solder layer 6 and the third solder layer 7 are melted and mixed to form two solder joints 9 having three solder layers. It can prevent having only the following solder layers. As a result, the solder joint of the mounting structure is formed of three solder layers. Among the three solder layers of the present invention, the substrate bonding interface where mechanical stress is concentrated, the first solder layer 3 formed at the component bonding interface, and the second solder layer 6 do not contain fragile Bi. Thus, high mechanical strength can be imparted to the soldered joint of the mounting structure.

第３のはんだ層７には、ＳｎとＢｉのみからなる組成を有する合金が特に好ましく用いられる。第３のはんだ層７がＳｎとＢｉのみからなる組成を有する合金から形成されることにより、低温で溶融することが可能であり、第１のはんだ層３および第２のはんだ層６とを溶融させることなく接合することができるため、３層構造を形成することができる。   For the third solder layer 7, an alloy having a composition consisting only of Sn and Bi is particularly preferably used. By forming the third solder layer 7 from an alloy having a composition consisting only of Sn and Bi, it is possible to melt at a low temperature, and melt the first solder layer 3 and the second solder layer 6 Since bonding can be performed without forming a three-layer structure.

第３のはんだ層７は任意の方法により形成され得るが、例えば、粒子状の上記はんだ合金と、フラックスとを含んだはんだペーストを塗布し、塗布したはんだペーストを加熱することによって形成されてよい。第３のはんだ層７を形成する方法としては、この他に、印刷供給およびディスペンス塗布供給等も用いることができる。   The third solder layer 7 may be formed by any method, but may be formed, for example, by applying a solder paste containing the above-mentioned particulate solder alloy and flux and heating the applied solder paste. . As a method of forming the third solder layer 7, printing supply, dispensing application supply, and the like can also be used.

（樹脂部８）
樹脂部８は、フラックス機能を有する熱硬化性樹脂により形成される部分である。樹脂部８は、任意の熱硬化性樹脂から形成することができ、例えばエポキシ樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂、オキセタン樹脂等の様々な樹脂が含まれ得る。これらの樹脂は単独もしくは２種以上の組み合わせで用いられ得る。これらの中では、特にエポキシ樹脂が好適である。樹脂部８にエポキシ樹脂が含まれることにより、接合部の補強高価が得られる。本発明における樹脂部に用いられる熱硬化性樹脂は、有機酸を含むことによりフラックス機能を有している。本明細書においてフラックス機能とは、金属の表面やはんだ表面の酸化膜や汚れを除去する表面洗浄機能や、はんだの濡れ性を向上させる機能等をいう。 (Resin part 8)
The resin portion 8 is a portion formed of a thermosetting resin having a flux function. The resin portion 8 can be formed of any thermosetting resin, such as epoxy resin, urethane resin, acrylic resin, polyimide resin, polyamide resin, bismaleimide, phenol resin, polyester resin, silicone resin, oxetane resin, etc. Various resins may be included. These resins may be used alone or in combination of two or more. Among these, epoxy resins are particularly preferred. By containing the epoxy resin in the resin portion 8, reinforcement cost of the joint portion can be obtained. The thermosetting resin used for the resin part in the present invention has a flux function by containing an organic acid. In the present specification, the flux function refers to a surface cleaning function for removing an oxide film or dirt on a metal surface or a solder surface, a function for improving the wettability of the solder, and the like.

樹脂部８は、第２の電極５と前記はんだ接合部９とが接する境界を覆い、さらに第２の電極５上に形成された第２のはんだ層６と第３のはんだ層７とが接する境界とを覆い得るが、第１のはんだ層３は樹脂部８とは接しない。そのため、２次面実装、リワークなどの再加熱時に第３のはんだ層７が再溶融した場合でも、樹脂部８で覆われていない部分より、第３のはんだ層７の体積膨張で発生する内圧を外へ逃がすことが可能となり、はんだ噴出による接続部形状異常、接続品質不良を防止することができる。   The resin portion 8 covers the boundary where the second electrode 5 and the solder joint portion 9 are in contact with each other, and the second solder layer 6 formed on the second electrode 5 is in contact with the third solder layer 7. Although it may cover the boundary, the first solder layer 3 is not in contact with the resin portion 8. Therefore, even if the third solder layer 7 is remelted at the time of reheating such as secondary surface mounting or rework, the internal pressure generated by the volume expansion of the third solder layer 7 from the portion not covered by the resin portion 8 Can be released to the outside, and connection shape abnormality due to solder ejection and connection quality defects can be prevented.

樹脂部８は任意の方法により形成され得るが、例えば、上述した第３のはんだ層７を形成するはんだペーストにさらに上記熱硬化性樹脂を混合して塗布し、塗布したはんだペーストを加熱することによって形成されてよい。上述した第３のはんだ層７を形成するはんだペーストにさらに上記熱硬化性樹脂を混合する際に、さらに硬化剤を混合することもできる。   Although the resin part 8 may be formed by any method, for example, the above-mentioned thermosetting resin is further mixed with the solder paste for forming the third solder layer 7 described above and applied, and the applied solder paste is heated. May be formed by When the thermosetting resin is further mixed with the solder paste for forming the third solder layer 7 described above, a curing agent can be further mixed.

本発明の実施例について、添付の図面を参照しながら説明する。なお、添付図面において、同じ構成要素については同じ符号が付されている。実施例の電子部品は、以下のように製造することができるが、これに限定されず、任意の製造方法を用いることができる。   Embodiments of the invention will be described with reference to the accompanying drawings. In the attached drawings, the same components are denoted by the same reference numerals. Although the electronic component of an Example can be manufactured as follows, it is not limited to this, Arbitrary manufacturing methods can be used.

始めに、図３Ａに示すように、基板４の第２の電極５上に、粉末状の合金とフラックスとを混合した第２のはんだペースト１０を印刷供給する。第２のはんだペースト１０に使用する粉末状の合金は、例えばＳｎ−Ａｇ−Ｃｕ合金であってよい。その後、リフロー炉を用いて、塗布した第２のはんだペースト１０を、粉末状の合金の融点以上の温度まで加熱し、第２のはんだペースト１０のはんだ粉末を溶融させることにより、図３Ｂに示すように、基板４の第２の電極５上に第２のはんだ層６を形成する。次に、図示されていないが、電子部品１の第１の電極２上にフラックスを転写したのち、フラックスの上にはんだボールを載置し、リフロー炉ではんだボールを形成するはんだの融点以上の温度まで加熱してはんだボールを溶融させることにより、電子部品１の第１の電極２上に第１のはんだ層３を形成する。はんだボールを形成するはんだは、例えばＳｎ−Ａｇ−Ｃｕ合金であってよい。   First, as shown in FIG. 3A, a second solder paste 10 in which a powdery alloy and a flux are mixed is printed and supplied onto the second electrode 5 of the substrate 4. The powdery alloy used for the second solder paste 10 may be, for example, a Sn-Ag-Cu alloy. Thereafter, the applied second solder paste 10 is heated to a temperature equal to or higher than the melting point of the powdered alloy using a reflow furnace to melt the solder powder of the second solder paste 10, as shown in FIG. 3B. Thus, the second solder layer 6 is formed on the second electrode 5 of the substrate 4. Next, although not shown, after the flux is transferred onto the first electrode 2 of the electronic component 1, the solder ball is placed on the flux and the solder ball is formed in the reflow furnace to form the solder ball or more. The first solder layer 3 is formed on the first electrode 2 of the electronic component 1 by heating to a temperature to melt the solder balls. The solder forming the solder balls may be, for example, a Sn-Ag-Cu alloy.

続いて、図３Ｃに示すように、基板４の第２のはんだ層６上に、粉末状のはんだ合金１２と、熱硬化性のエポキシ樹脂と、硬化剤とを含む第３のはんだペースト１１を印刷供給する。粉末状のはんだ合金１２は、例えばＳｎ−Ｂｉ合金であってよい。次に、電子部品１の第１の電極２上に形成された第１のはんだ層３と、基板４の第２のはんだ層６上に印刷供給された第３のはんだペースト１１との位置合わせを行い、図３Ｄに示すように、第１のはんだ層３と第３のはんだペースト１１とを接触させるように、基板４上に電子部品１を載置する。   Subsequently, as shown in FIG. 3C, on the second solder layer 6 of the substrate 4, a third solder paste 11 containing a powdery solder alloy 12, a thermosetting epoxy resin, and a curing agent is added. Print supply. The powdery solder alloy 12 may be, for example, a Sn-Bi alloy. Next, alignment of the first solder layer 3 formed on the first electrode 2 of the electronic component 1 and the third solder paste 11 printed and supplied on the second solder layer 6 of the substrate 4 As shown in FIG. 3D, the electronic component 1 is placed on the substrate 4 so as to bring the first solder layer 3 and the third solder paste 11 into contact with each other.

その後、リフロー炉を用いて、基板４と、載置された電子部品１とを、粉末状のはんだ合金１２の融点以上かつ第１および第２のはんだ層の融点以下の温度で、６分間加熱する。粉末状のはんだ合金１２がＳｎ−Ｂｉ合金である場合、当該温度は１６０℃であってよい。第３のはんだペースト１１に含まれる粉末状のはんだ合金１２は加熱により溶融し、電子部品１の第１の電極２に形成された第１のはんだ層３および、基板４の第２の電極５上に形成された第２のはんだ層６の表面と接している状態（金属拡散状態）となり、図３Ｅに示されるように、第３のはんだ層７を形成する。第３のはんだペースト１１に含まれる熱硬化性のエポキシ樹脂と硬化剤とは、溶融した粉末状のはんだ合金１２と分離して、図３Ｅに示されるように、形成された第３のはんだ層７を部分的に覆うように樹脂部８を形成する。以上の方法により、本発明の実装構造体を製造することができる。   Thereafter, using a reflow furnace, the substrate 4 and the mounted electronic component 1 are heated for 6 minutes at a temperature above the melting point of the powder solder alloy 12 and below the melting points of the first and second solder layers. Do. When the powdery solder alloy 12 is a Sn—Bi alloy, the temperature may be 160 ° C. The powdery solder alloy 12 contained in the third solder paste 11 is melted by heating, and the first solder layer 3 formed on the first electrode 2 of the electronic component 1 and the second electrode 5 of the substrate 4 The third solder layer 7 is formed in contact with the surface of the second solder layer 6 formed above (metal diffusion state), as shown in FIG. 3E. The thermosetting epoxy resin and the curing agent contained in the third solder paste 11 are separated from the molten powdery solder alloy 12, and the formed third solder layer is formed as shown in FIG. 3E. A resin portion 8 is formed so as to partially cover 7. The mounting structure of the present invention can be manufactured by the above method.

本発明の半導体部品の実装構造体は、基板への電子部品の実装において、補強樹脂による機械的接合信頼性を向上させることができるため、電子機器において用いられている基板に関する広範囲な用途に使用できる。例えば、ＣＣＤ素子、フォログラム素子、チップ部品等の電子部品の接続用およびそれらを基板に接合する用途に用いることができ、これらの素子、部品、または基板を内蔵する製品、例えば、スマートフォン、携帯電話、パソコン、デジタルカメラ、ポータブルＡＶ機器等へ使用することができる。   Since the mounting structure of the semiconductor component of the present invention can improve the mechanical bonding reliability by the reinforcing resin in mounting the electronic component on the substrate, it is used in a wide range of applications regarding the substrate used in the electronic device it can. For example, it can be used for connecting electronic parts such as CCD elements, photogram elements, chip parts and the like and bonding them to a substrate, and products incorporating these elements, parts or substrates, for example, smartphones, mobile phones , Personal computers, digital cameras, portable AV devices, etc.

１ 電子部品
２ 第１の電極
３ 第１のはんだ層
４ 基板
５ 第２の電極
６ 第２のはんだ層
７ 第３のはんだ層
８ 樹脂部
９ はんだ接合部
１０ 第２のはんだペースト
１１ 第３のはんだペースト
１２ はんだ合金
１００ 実装構造体 DESCRIPTION OF SYMBOLS 1 electronic component 2 1st electrode 3 1st solder layer 4 board | substrate 5 2nd electrode 6 2nd solder layer 7 3rd solder layer 8 resin part 9 solder joint part 10 2nd solder paste 11 3rd Solder paste 12 Solder alloy 100 mounting structure

Claims (8)

第１の電極を有する電子部品と、第２の電極を有する基板とが、はんだ接合部により接合された実装構造体であって、
前記はんだ接合部は、前記第１の電極から対向する前記第２の電極に向かって、第１のはんだ層と、第３のはんだ層と、第２のはんだ層とを順番に有しており、
前記第２のはんだ層は、Ｂｉを含まないはんだ材料を硬化したものであり、
前記第３のはんだ層は、前記第２のはんだ層よりも低い融点を有し、
前記第２の電極と前記はんだ接合部とが接する境界が樹脂部で覆われている、実装構造体。 A mounting structure in which an electronic component having a first electrode and a substrate having a second electrode are joined by a solder joint,
The solder joint portion has a first solder layer, a third solder layer, and a second solder layer in order from the first electrode to the second electrode opposed to the first electrode. ,
The second solder layer is obtained by curing a solder material not containing Bi.
The third solder layer has a lower melting point than the second solder layer,
The mounting structure, wherein a boundary where the second electrode and the solder joint contact each other is covered with a resin portion. 前記第１のはんだ層は、Ｂｉを含まないはんだ材料を硬化したものであり、前記第３のはんだ層よりも高い融点を有する、請求項１に記載の実装構造体。   The mounting structure according to claim 1, wherein the first solder layer is a cured material of a solder material not containing Bi, and has a melting point higher than that of the third solder layer. 前記第１のはんだ層が、Ｃｕ、Ｉｎ、Ｚｎ、Ｇｅ、Ｓｂ、ＭｇおよびＡｇの群から選ばれる１種以上の元素とＳｎとを含む、請求項１または２に記載の実装構造体。   The mounting structure according to claim 1, wherein the first solder layer includes at least one element selected from the group of Cu, In, Zn, Ge, Sb, Mg, and Ag and Sn. 前記第２のはんだ層が、Ｃｕ、Ｉｎ、Ｚｎ、Ｇｅ、Ｓｂ、ＭｇおよびＡｇの群から選ばれる１種以上の元素とＳｎとを含む、請求項１〜３のいずれか一項に記載の実装構造体。   The second solder layer according to any one of claims 1 to 3, wherein the second solder layer contains at least one element selected from the group of Cu, In, Zn, Ge, Sb, Mg and Ag and Sn. Mounting structure. 前記第３のはんだ層が、ＳｎとＢｉとを含む、請求項１〜４のいずれか一項に記載の実装構造体。   The mounting structure according to any one of claims 1 to 4, wherein the third solder layer contains Sn and Bi. 前記第３のはんだ層が、さらにＡｇ、ＩｎおよびＣｕの群から選ばれる１種以上の元素を含む、請求項５に記載の実装構造体。   The mounting structure according to claim 5, wherein the third solder layer further contains one or more elements selected from the group of Ag, In and Cu. 前記第３のはんだ層と樹脂部とが、粉末状のはんだ合金と、熱硬化性樹脂とを含むはんだペーストを硬化したものである、請求項１または２に記載の実装構造体。   The mounting structure according to claim 1, wherein the third solder layer and the resin portion are formed by curing a solder paste containing a powdery solder alloy and a thermosetting resin. 請求項１〜７のいずれか一項に記載の実装構造体の製造方法であって、
基板の第２の電極の上に形成された第２のはんだ層の上に、粉末状のはんだ合金と、熱硬化性樹脂とを含むはんだペーストを供給し、
第１のはんだ層が形成された第１の電極を有する電子部品を、前記はんだペーストの上に前記第１のはんだ層が重なるように載置し、および
前記基板と前記基板に載置された前記電子部品とを加熱することにより、前記第２の電極と前記第１の電極との間にはんだ接続部と樹脂部とを形成することを含む、実装構造体の製造方法。 It is a manufacturing method of the mounting structure according to any one of claims 1 to 7,
Supplying a solder paste containing a powdery solder alloy and a thermosetting resin on a second solder layer formed on a second electrode of the substrate;
An electronic component having a first electrode on which a first solder layer is formed is placed on the solder paste so that the first solder layer overlaps, and the substrate and the substrate are placed on the substrate. A method of manufacturing a mounting structure, comprising forming a solder connection portion and a resin portion between the second electrode and the first electrode by heating the electronic component.
JP2017075406A 2017-04-05 2017-04-05 Mounting structure of semiconductor component Pending JP2018181939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017075406A JP2018181939A (en) 2017-04-05 2017-04-05 Mounting structure of semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017075406A JP2018181939A (en) 2017-04-05 2017-04-05 Mounting structure of semiconductor component

Publications (1)

Publication Number Publication Date
JP2018181939A true JP2018181939A (en) 2018-11-15

Family

ID=64275828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017075406A Pending JP2018181939A (en) 2017-04-05 2017-04-05 Mounting structure of semiconductor component

Country Status (1)

Country Link
JP (1) JP2018181939A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110677991A (en) * 2019-09-19 2020-01-10 华为技术有限公司 Packaging structure, finished circuit board, electronic device, electronic equipment and welding method
CN111199921A (en) * 2018-11-18 2020-05-26 联想（新加坡）私人有限公司 Method for manufacturing electronic substrate, composite sheet, and electronic substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199921A (en) * 2018-11-18 2020-05-26 联想（新加坡）私人有限公司 Method for manufacturing electronic substrate, composite sheet, and electronic substrate
CN111199921B (en) * 2018-11-18 2023-11-21 联想（新加坡）私人有限公司 Method for manufacturing electronic substrate, composite sheet, and electronic substrate
CN110677991A (en) * 2019-09-19 2020-01-10 华为技术有限公司 Packaging structure, finished circuit board, electronic device, electronic equipment and welding method

Similar Documents

Publication Publication Date Title
JP5557936B2 (en) Semiconductor mounting structure and manufacturing method thereof
JP5649805B2 (en) Manufacturing method of semiconductor device
CN107872922B (en) Printed circuit board, electronic device, and method for manufacturing printed circuit board
JP5425589B2 (en) Manufacturing method of electronic device
US20070172690A1 (en) Joining method, method of mounting semiconductor package using the same, and substrate-joining structure prepared by the joining method
JP6057224B2 (en) Component mounting structure
US9603295B2 (en) Mounted structure and manufacturing method of mounted structure
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JP2008109009A (en) Method of manufacturing semiconductor device
WO2012057953A1 (en) Lead-free structures in a semiconductor device
US7911064B2 (en) Mounted body and method for manufacturing the same
JP2018137276A (en) Printed circuit board and manufacturing method thereof, and electronic device
JP4051570B2 (en) Manufacturing method of semiconductor device
JP2018181939A (en) Mounting structure of semiconductor component
JP2017022190A (en) Mounting structure
JP2010157693A (en) Semiconductor package substrate with metal bumps
TWI478257B (en) Package structure and package process
JP2018137301A (en) Manufacturing method of printed circuit board, printed circuit board, and electronic device
JP2019140359A (en) Mounting structure and manufacturing method of the same
JP2012124427A (en) Manufacturing method of electronic component and manufacturing method of semiconductor device
KR100746365B1 (en) Method for Manufacturing substrate used to mount flip chip
JP2000151086A (en) Printed circuit unit and its manufacture
JP5709386B2 (en) Manufacturing method of semiconductor device and manufacturing method of stacked semiconductor device
JP2007266640A (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JP2017152652A (en) Mounting structure of semiconductor component