JP2018169874A - Load control device - Google Patents

Load control device Download PDF

Info

Publication number
JP2018169874A
JP2018169874A JP2017067590A JP2017067590A JP2018169874A JP 2018169874 A JP2018169874 A JP 2018169874A JP 2017067590 A JP2017067590 A JP 2017067590A JP 2017067590 A JP2017067590 A JP 2017067590A JP 2018169874 A JP2018169874 A JP 2018169874A
Authority
JP
Japan
Prior art keywords
load
constant current
voltage
reference voltage
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017067590A
Other languages
Japanese (ja)
Other versions
JP6769376B2 (en
Inventor
正博 戸張
Masahiro Tobari
正博 戸張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2017067590A priority Critical patent/JP6769376B2/en
Publication of JP2018169874A publication Critical patent/JP2018169874A/en
Application granted granted Critical
Publication of JP6769376B2 publication Critical patent/JP6769376B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a load control device capable of controlling the amount of voltage applied to a load without detecting current flowing through a load using a shunt resistor.SOLUTION: A load control device for controlling the amount of electric power to be supplied to a load R1 by turning on and off a first switching element Q1 provided in a power supply path comprises: a constant current section (constant current circuit 11) for supplying a constant current Ito the load R1; an error detection section (amplifier circuit AMP1) for detecting an error between voltage Vbetween both ends of the load R1 due to the constant current Iand a reference voltage Vwhen the first switching element Q1 is OFF; and a load control unit (comparator COMP1 and oscillator 13) for controlling an ON period of the first switching element Q1 so that the voltage Vbetween both ends across the load R1 by the constant current Ibecomes the reference voltage Von the basis of a detection result by the error detection section.SELECTED DRAWING: Figure 1

Description

本発明は、負荷に供給する電力量を制御する負荷制御装置に関する。   The present invention relates to a load control device that controls the amount of power supplied to a load.

負荷に電力を供給した際に検出した負荷の両端間電圧と負荷を流れる電流とに基づいて負荷に印加する電圧を制御する負荷制御装置が提案されている(例えば、特許文献1参照)。   There has been proposed a load control device that controls a voltage applied to a load based on a voltage across the load detected when power is supplied to the load and a current flowing through the load (see, for example, Patent Document 1).

特開2012−164096号公報JP 2012-164096 Gazette

しかしながら、従来技術では、負荷がヒーターのように温度によって抵抗値が変化するため、ヒーターに流れる電流をシャント抵抗を使用して検出している。従って、シャント抵抗の損失が発生してしまうという問題点があった。   However, in the prior art, since the resistance value of the load varies depending on the temperature like a heater, the current flowing through the heater is detected using a shunt resistor. Therefore, there is a problem that a loss of the shunt resistor occurs.

本発明の目的は、従来技術の上記問題を解決し、シャント抵抗を用いて負荷を流れる電流を検出することなく、負荷に印加する電圧量を制御することができる負荷制御装置を提供することにある。   An object of the present invention is to solve the above-described problems of the prior art and provide a load control device capable of controlling the amount of voltage applied to a load without detecting a current flowing through the load using a shunt resistor. is there.

本発明の負荷制御装置は、負荷に供給する電力量を電力供給路に設けた第1スイッチ素子のオンオフによって制御する負荷制御装置であって、前記負荷に定電流を供給する定電流部と、前記第1スイッチ素子がオフ時に、前記定電流による前記負荷の両端間電圧と基準電圧との誤差を検出する誤差検出部と、該誤差検出部による検出結果に基づいて、前記定電流による前記負荷の両端間電圧が前記基準電圧になるように前記第1スイッチ素子のオン期間を制御する負荷制御部と、を具備することを特徴とする。
さらに、本発明の負荷制御装置において、外部の基準電圧源から前記基準電圧の入力を受け付ける基準電圧入力端子を具備し、前記誤差検出部は、前記定電流による前記負荷の両端間電圧と前記基準電圧入力端子から入力された前記基準電圧との誤差を検出しても良い。
さらに、本発明の負荷制御装置において、前記定電流部から前記負荷への前記定電流の供給をオンオフする第2スイッチ素子と、前記第1スイッチ素子がオフされ、予め設定されたディレイ時間が経過した後、前記誤差検出部による誤差検出期間、前記第2スイッチ素子をオンさせる定電流制御部と、を具備しても良い。
さらに、本発明の負荷制御装置において、外部抵抗が接続される定電流制御端子を具備し、前記定電流部は、前記外部抵抗に流すと両端間電圧が前記基準電圧となる電流を前記定電流として生成させても良い。
さらに、本発明の負荷制御装置において、前記負荷制御部は、前記第1スイッチ素子がオン時の前記負荷の両端間電圧と、前記定電流による前記負荷の両端間電圧と、前記定電流とに基づいて目標の電力値となるように前記第1スイッチ素子のオン期間を制御しても良い。
The load control device of the present invention is a load control device that controls the amount of power supplied to the load by turning on and off the first switch element provided in the power supply path, and a constant current unit that supplies a constant current to the load; An error detector for detecting an error between a voltage across the load due to the constant current and a reference voltage when the first switch element is off, and the load due to the constant current based on a detection result by the error detector; And a load control unit that controls an ON period of the first switch element so that a voltage between both ends of the first switch element becomes the reference voltage.
Furthermore, in the load control device of the present invention, the load control device further includes a reference voltage input terminal that receives an input of the reference voltage from an external reference voltage source, and the error detection unit includes the voltage across the load by the constant current and the reference An error from the reference voltage input from the voltage input terminal may be detected.
Furthermore, in the load control device of the present invention, a second switch element that turns on and off the supply of the constant current from the constant current unit to the load, and the first switch element is turned off and a preset delay time elapses. Then, an error detection period by the error detection unit and a constant current control unit for turning on the second switch element may be provided.
Furthermore, in the load control device of the present invention, a constant current control terminal to which an external resistor is connected is provided, and the constant current unit supplies a current whose voltage between both ends becomes the reference voltage when flowing through the external resistor. May be generated as
Further, in the load control device according to the present invention, the load control unit may be configured such that the voltage across the load when the first switch element is on, the voltage across the load due to the constant current, and the constant current. The ON period of the first switch element may be controlled so that the target power value is obtained.

本発明によれば、負荷の抵抗値を定電流による負荷の両端間電圧として検出し、両端間電圧が基準電圧になるよう制御することで、シャント抵抗を用いて負荷を流れる電流を検出することなく、負荷に印加する電圧量を制御することができ、電圧量の制御にかかる損失を軽減させることができるという効果を奏する。   According to the present invention, the resistance value of the load is detected as a voltage across the load by a constant current, and the current flowing through the load is detected using a shunt resistor by controlling the voltage across the load to be the reference voltage. Therefore, it is possible to control the amount of voltage applied to the load, and it is possible to reduce the loss required for controlling the amount of voltage.

本発明に係る負荷制御装置の第1の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of 1st Embodiment of the load control apparatus which concerns on this invention. 図1に示す負荷制御装置の動作波形図である。It is an operation | movement waveform diagram of the load control apparatus shown in FIG. 図1に示す負荷の温度−抵抗値特性例を示す図である。It is a figure which shows the temperature-resistance value characteristic example of the load shown in FIG. 本発明に係る負荷制御装置の第2の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of 2nd Embodiment of the load control apparatus which concerns on this invention. 本発明に係る負荷制御装置の第3の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of 3rd Embodiment of the load control apparatus which concerns on this invention. 本発明に係る負荷制御装置の第4の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of 4th Embodiment of the load control apparatus which concerns on this invention.

以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that in the following embodiments, the same reference numerals are given to configurations showing similar functions, and description thereof will be omitted as appropriate.

(第1の実施の形態)
第1の実施の形態の負荷制御装置1は、図1を参照すると、電源E1が接続される電源入力端子BATTと、負荷R1に電力を出力する電源出力端子OUTと、接地端子GNDとを有し、電源出力端子OUTと接地端子GNDとの間に接続された負荷R1への通電を制御する。
(First embodiment)
Referring to FIG. 1, the load control device 1 of the first embodiment has a power input terminal BATT to which a power source E1 is connected, a power output terminal OUT that outputs power to the load R1, and a ground terminal GND. The power supply to the load R1 connected between the power output terminal OUT and the ground terminal GND is controlled.

負荷制御装置1は、第1スイッチ素子Q1と、第2スイッチ素子Q2と、定電流回路11と、基準電圧源E2と、アンプ回路AMP1と、サンプルホールド回路12と、発振器13と、比較器COMP1と、ディレイワンショット回路14とを備えている。   The load control device 1 includes a first switch element Q1, a second switch element Q2, a constant current circuit 11, a reference voltage source E2, an amplifier circuit AMP1, a sample hold circuit 12, an oscillator 13, and a comparator COMP1. And a delay one-shot circuit 14.

第1スイッチ素子Q1は、電源入力端子BATTと電源出力端子OUTとの間の電力供給路に設けられ、オンオフによって負荷R1への通電、すなわち電力量を制御する。本実施の形態では、第1スイッチ素子Q1として、NMOSトランジスタを用いている。   The first switch element Q1 is provided in a power supply path between the power input terminal BATT and the power output terminal OUT, and controls energization to the load R1, that is, the amount of power by turning on and off. In the present embodiment, an NMOS transistor is used as the first switch element Q1.

また、電源入力端子BATTと電源出力端子OUTとの間には、定電流回路11と、第2スイッチ素子Q2とが直列に接続されている。これにより、第2スイッチ素子Q2がオンされると、定電流回路11からの定電流Iが負荷R1に供給される。本実施の形態では、第2スイッチ素子Q2として、NMOSトランジスタを用いている。 A constant current circuit 11 and a second switch element Q2 are connected in series between the power input terminal BATT and the power output terminal OUT. Thus, the second switching element Q2 when it is turned on, a constant current I 1 from the constant current circuit 11 is supplied to the load R1. In the present embodiment, an NMOS transistor is used as the second switch element Q2.

アンプ回路AMP1は、非反転入力端子が電源出力端子OUTに、反転入力端子が基準電圧源E2を介して接地端子GNDに接続されている。アンプ回路AMP1は、電源出力端子OUTの電圧値、すなわち負荷R1の両端間に発生する電圧値VR1と、基準電圧源E2によって生成される基準電圧Vrefとを比較し、その差分に応じた電圧を出力端子から出力する。すなわち、アンプ回路AMP1は、第1スイッチ素子Q1がオフ時に、定電流Iによる負荷Riの両端間電圧値VR1と基準電圧との誤差Vrefを検出する誤差検出部として機能する。 In the amplifier circuit AMP1, a non-inverting input terminal is connected to the power supply output terminal OUT, and an inverting input terminal is connected to the ground terminal GND via the reference voltage source E2. Amplifier circuit AMP1, the voltage value of the power supply output terminal OUT, and that is compared with the voltage value V R1 generated across the load R1, and a reference voltage V ref generated by the reference voltage source E2, corresponding to the difference The voltage is output from the output terminal. That is, the amplifier circuit AMP1, the first switching element Q1 is in the OFF state, which functions as an error detecting unit for detecting an error V ref and the voltage across value V R1 and the reference voltage of the load Ri by constant current I 1.

サンプルホールド回路12は、アンプ回路AMP1から出力される電圧をサンプルしてホールドする回路であり、コンデンサC1と、スイッチSW1とを備えている。アンプ回路AMP1の出力端子は、スイッチSW1の一方の端子に接続され、スイッチSW1の他方の端子は、コンデンサC1の一方の端子に接続されている。コンデンサC1の他方の端子は、接地端子GNDに接続されている。これにより、スイッチSW1がオン時にアンプ回路AMP1から出力される電圧がコンデンサC1に充電され、スイッチSW1のオフによってコンデンサC1の両端間電圧がホールド電圧Vc1としてホールドされる。 The sample and hold circuit 12 is a circuit that samples and holds the voltage output from the amplifier circuit AMP1, and includes a capacitor C1 and a switch SW1. The output terminal of the amplifier circuit AMP1 is connected to one terminal of the switch SW1, and the other terminal of the switch SW1 is connected to one terminal of the capacitor C1. The other terminal of the capacitor C1 is connected to the ground terminal GND. As a result, the voltage output from the amplifier circuit AMP1 when the switch SW1 is on is charged in the capacitor C1, and the voltage across the capacitor C1 is held as the hold voltage V c1 when the switch SW1 is turned off.

比較器COMP1は、非反転入力端子が「のこぎり波Vsaw」を生成して出力する発振器13に、反転入力端子がサンプルホールド回路12の出力端子(スイッチSW1とコンデンサC1との接続点)に接続されている。比較器COMP1の出力端子は、第1スイッチ素子Q1のゲートに接続されている。比較器COMP1は、発振器13から出力される「のこぎり波Vsaw」と、サンプルホールド回路12のホールド電圧Vc1とを比較することで、第1スイッチ素子Q1のオンオフを制御するPWM信号を生成して出力する。 In the comparator COMP1, the non-inverting input terminal is connected to the oscillator 13 that generates and outputs the “sawtooth wave V saw ”, and the inverting input terminal is connected to the output terminal of the sample hold circuit 12 (a connection point between the switch SW1 and the capacitor C1). Has been. The output terminal of the comparator COMP1 is connected to the gate of the first switch element Q1. The comparator COMP1 compares the “sawtooth wave V saw ” output from the oscillator 13 with the hold voltage V c1 of the sample hold circuit 12 to generate a PWM signal for controlling on / off of the first switch element Q1. Output.

また、比較器COMP1の出力端子は、ディレイワンショット回路14の入力端子に接続されている。ディレイワンショット回路14は、比較器COMP1から出力されるPWM信号の立下り、すなわち第1スイッチ素子Q1のターンオフを検出する。そして、ディレイワンショット回路14は、PWM信号の立下りを検出して予め設定されたディレイ時間Tが経過後に、予め設定されたパルス幅Tのパルス信号を出力端子から出力する。なお、ディレイ時間Tは、第1スイッチ素子Q1が完全にオフされるまでの待機時間である。これにより、ディレイワンショット回路14は、
第1スイッチ素子Q1がオフされ、ディレイ時間Tが経過した後、誤差検出部による誤差検出期間を確保するパルス幅Tの間、第2スイッチ素子Q2をオンさせる定電流制御部として機能する。
The output terminal of the comparator COMP1 is connected to the input terminal of the delay one-shot circuit 14. The delay one-shot circuit 14 detects the falling edge of the PWM signal output from the comparator COMP1, that is, the turn-off of the first switch element Q1. The delay one-shot circuit 14, the delay time T d that is set in advance by detecting the falling edge of the PWM signal after the elapse outputs a pulse signal having a preset pulse width T w from the output terminal. The delay time Td is a waiting time until the first switch element Q1 is completely turned off. As a result, the delay one-shot circuit 14
The first switching element Q1 is turned off, after a delay time T d elapses, during the pulse width T w to ensure error detection period by the error detection unit functions as a constant current control unit for turning on the second switching element Q2 .

ディレイワンショット回路14の出力端子は、第2スイッチ素子Q2のゲートとサンプルホールド回路12の制御端子とに接続されている。これにより、第2スイッチ素子Q2とサンプルホールド回路12のスイッチSW1とは、ディレイワンショット回路14からパルス信号が出力されている間のみオンされる。   The output terminal of the delay one-shot circuit 14 is connected to the gate of the second switch element Q2 and the control terminal of the sample hold circuit 12. Thus, the second switch element Q2 and the switch SW1 of the sample hold circuit 12 are turned on only while the pulse signal is output from the delay one-shot circuit 14.

次に、負荷制御装置1の動作について図2を参照して詳細に説明する。
図2は、負荷制御装置1の動作波形であり、(a)、(b)のいずれも上から、比較器COMP1で比較される発振器13から出力される「のこぎり波Vsaw」とサンプルホールド回路12のホールド電圧Vc1、比較器COMP1から出力されるPWM信号、ディレイワンショット回路14から出力されるパルス信号の出力波形を示している。
Next, the operation of the load control device 1 will be described in detail with reference to FIG.
FIG. 2 is an operation waveform of the load control device 1. From both of (a) and (b), a “saw wave V saw ” output from the oscillator 13 compared by the comparator COMP 1 and a sample hold circuit are shown. 12 shows output waveforms of a hold voltage V c1 of 12, a PWM signal output from the comparator COMP1, and a pulse signal output from the delay one-shot circuit 14.

図2を参照すると、時刻tで発振器13から出力される「のこぎり波Vsaw」とサンプルホールド回路12のホールド電圧Vc1を下回ると、比較器COMP1から出力される第1スイッチ素子Q1はターンオフする。 Referring to FIG. 2, when it falls below the “saw wave V saw ” output from the oscillator 13 at time t 1 and the hold voltage V c1 of the sample hold circuit 12, the first switch element Q 1 output from the comparator COMP 1 is turned off. To do.

ディレイワンショット回路14は、PWM信号は立下りを検出し、ディレイ時間Tが経過後に、予め設定されたパルス幅Tのパルス信号を出力端子から出力する。 Delay one-shot circuit 14, PWM signal detects the fall delay time T d is later passed, and outputs a pulse signal having a preset pulse width T w from the output terminal.

ディレイワンショット回路14から出力されるパルス信号により、第2スイッチ素子Q2がターンオンし、負荷R1に定電流Iが流れ、電圧降下によって負荷R1の両端に電圧VR1が発生する。負荷R1の両端に発生した電圧VR1は、アンプ回路AMP1において基準電圧源E2の基準電圧Vrefと比較され、電圧VR1と電圧Vrefとの誤差が増幅して出力される。 The pulse signal output from the delay one-shot circuit 14, the second switching element Q2 is turned on, a constant current I 1 flows through the load R1, the voltage V R1 generated by the voltage drop across the load R1. The voltage V R1 generated at both ends of the load R1 is compared with the reference voltage V ref of the reference voltage source E2 in the amplifier circuit AMP1, and an error between the voltage V R1 and the voltage V ref is amplified and output.

基準電圧源E2によって生成される基準電圧Vrefは、負荷R1の温度制御の基準となる値である。例えば、負荷R1の温度−抵抗値特性が図3に示すものであり、目標温度が1000℃、負荷R1に流す定電流Iが100mAである場合、基準電圧Vrefは、負荷R1における1000℃の抵抗値1Ωに定電流I:100mAを乗算した
ref=1Ω×100mA=0.1Vに設定される。
The reference voltage V ref generated by the reference voltage source E2 is a value serving as a reference for temperature control of the load R1. For example, when the temperature-resistance characteristic of the load R1 is shown in FIG. 3, the target temperature is 1000 ° C., and the constant current I 1 flowing through the load R1 is 100 mA, the reference voltage V ref is 1000 ° C. at the load R1. Is set to V ref = 1Ω × 100 mA = 0.1 V, which is obtained by multiplying the resistance value 1Ω by a constant current I 1 : 100 mA.

サンプルホールド回路12では、ディレイワンショット回路14から出力されるパルス信号により、パルス幅Tの間、スイッチSW1がオンされる。これにより、アンプ回路AMP1で増幅された誤差の値は、コンデンサC1にホールド電圧VC1として保持される。 In the sample-hold circuit 12, the pulse signal output from the delay one-shot circuit 14, while the pulse width T w, the switch SW1 is turned on. As a result, the error value amplified by the amplifier circuit AMP1 is held in the capacitor C1 as the hold voltage V C1 .

ホールド電圧VC1は、比較器COMP1の反転入力端子に入力される。比較器COMP1の非反転入力端子には発振器13で生成される「のこぎり波Vsaw」が入力されており、ホールド電圧VC1と「のこぎり波Vsaw」との比較により第1スイッチ素子Q1をオンオフ制御するPWM信号のオンデューティーが決定される。すなわち、比較器COMP1及び発振器13は、誤差検出部による検出結果であるホールド電圧Vc1に基づいて、定電流による負荷R1の両端電圧VR1が基準電圧Vrefになるように第1スイッチ素子Q1のオン期間を制御する負荷制御部として機能する。 The hold voltage V C1 is input to the inverting input terminal of the comparator COMP1. A “sawtooth wave V saw ” generated by the oscillator 13 is inputted to the non-inverting input terminal of the comparator COMP1, and the first switch element Q1 is turned on / off by comparing the hold voltage V C1 with the “sawtooth wave V saw ”. The on-duty of the PWM signal to be controlled is determined. That is, the comparator COMP1 and the oscillator 13 are based on the hold voltage Vc1 that is a detection result by the error detector, so that the voltage V R1 across the load R1 due to a constant current becomes the reference voltage Vref. It functions as a load control unit that controls the on-period.

図2(a)には、負荷R1の温度が目標温度よりも高くなり、電圧VR1がVrefを上回った例が示されている。この場合、ホールド電圧VC1が上がり、PWM信号のオンデューティーを小さくなるため、負荷R1への通電量が減る。これにより、負荷R1の温度が低くなり、目標の温度(抵抗値)となるように制御される。 In FIG. 2 (a), the temperature of the load R1 is higher than the target temperature, has been shown an example in which the voltage V R1 exceeds the V ref. In this case, the hold voltage V C1 is increased and the on-duty of the PWM signal is decreased, so that the energization amount to the load R1 is decreased. As a result, the temperature of the load R1 is lowered and controlled to reach the target temperature (resistance value).

図2(b)には、負荷R1の温度が目標温度よりも低くなり、電圧VR1がVrefを下回った例が示されている。この場合、ホールド電圧VC1が下がり、PWM信号のオンデューティーを大きくなるため、負荷R1への通電量が増える。これにより、負荷R1の温度が高くなり、目標の温度(抵抗値)となるように制御される。 In FIG. 2 (b), the temperature of the load R1 becomes lower than the target temperature, has been shown an example in which the voltage V R1 falls below the V ref. In this case, the hold voltage V C1 decreases and the on-duty of the PWM signal increases, so that the energization amount to the load R1 increases. As a result, the temperature of the load R1 is increased and controlled to reach the target temperature (resistance value).

なお、本実施の形態では、第1スイッチ素子Q1のオフ時に、定電流Iを負荷R1に流し、電圧VR1と電圧Vrefとの誤差をホールド電圧VC1として保持している。従って、PWM信号のオンデューティーには、ホールド電圧VC1を保持するまでの時間(ディレイ時間T+パルス幅Tsaw)を確保するため、例えば、90%等の上限が設定されている。 In this embodiment, at the OFF time of the first switching element Q1, passing a constant current I 1 to the load R1, holds the error between the voltage V R1 and the voltage V ref as a hold voltage V C1. Therefore, an upper limit of 90%, for example, is set for the on-duty of the PWM signal in order to secure a time (delay time T d + pulse width T saw ) until the hold voltage V C1 is held.

また、本実施の形態では、第2スイッチ素子Q2をオンオフ制御することで、第1スイッチ素子Q1のオフ時のみに定電流Iを抵抗R1に流すように構成したが、常に定電流Iを抵抗R1に流しておくようにしても良い。この場合、定電流Iも負荷R1を発熱させるベースの通電量として計算することができる。 Further, in this embodiment, by turning on and off the second switching element Q2, has been a constant current I 1 only when off the first switch element Q1 to flow in the resistor R1, always a constant current I 1 May flow through the resistor R1. In this case, it can be calculated as base energization amount to heat the constant current I 1 also load R1.

さらに、電源投入時には基準電圧Vrefの代わりに低い初期値電圧を設定し、負荷RIの温度上昇や時間経過に応じて、初期値電圧から段階的に高くして目標の基準電圧Vrefにすると良い。この場合、電源投入時の負荷RIが暖まっていない状態でも、誤差信号が大きくなりすぎないため、PWM信号におけるオンデューティーの制御を良好に行うことができる。 Further, when the power is turned on, a low initial value voltage is set instead of the reference voltage V ref , and when the load RI rises in temperature and time passes, the initial value voltage is increased stepwise to the target reference voltage V ref. good. In this case, since the error signal does not become too large even when the load RI at the time of power-on is not warm, the on-duty control in the PWM signal can be performed satisfactorily.

(第2の実施の形態)
第2の実施の形態の負荷制御装置1aは、図4を参照すると、基準電圧源E2の代わりに、基準電圧Vrefの入力を受け付ける基準電圧入力端子VREFを有している。これにより、基準電圧入力端子VREFと接地端子GNDとの間に接続する外部の基準電圧源E3によって基準電圧Vrefを任意に設定することができるため、負荷R1の目標温度(抵抗値)を簡単に変更することが可能になる。
(Second Embodiment)
Referring to FIG. 4, the load control device 1a of the second embodiment has a reference voltage input terminal VREF that receives an input of the reference voltage Vref instead of the reference voltage source E2. Thus, the reference voltage Vref can be arbitrarily set by the external reference voltage source E3 connected between the reference voltage input terminal VREF and the ground terminal GND, so that the target temperature (resistance value) of the load R1 can be easily set. It becomes possible to change.

(第3の実施の形態)
第3の実施の形態の負荷制御装置1bは、図5を参照すると、定電流制御端子IREFを有し、定電流制御端子IREFと接地端子GNDとの間に接続された外部の抵抗R2により設定するように構成されている。
(Third embodiment)
Referring to FIG. 5, the load control device 1b of the third embodiment has a constant current control terminal IREF, and is set by an external resistor R2 connected between the constant current control terminal IREF and the ground terminal GND. Is configured to do.

負荷制御装置1bでは、PMOSトランジスタQ3及びPMOSトランジスタQ4によるカレントミラー回路と、アンプ回路AMP2と、NMOSトランジスタQ5とが、負荷R1に流す定電流Iを生成する定電流回路として設けられている。 The load control device 1b, and a current mirror circuit by the PMOS transistor Q3 and the PMOS transistors Q4, an amplifier circuit AMP2, the NMOS transistor Q5 is provided as a constant current circuit for generating a constant current I 1 flowing through the load R1.

ゲートが相互接続されたPMOSトランジスタQ3及びPMOSトランジスタQ4のソースは電源入力端子BATTに接続されている。PMOSトランジスタQ3のドレインは自身のゲートに接続されていると共に、第2スイッチQ2を介してNMOSトランジスタQ5のドレインに接続されている。また、PMOSトランジスタQ4のドレインは電源出力端子OUTに接続されている。   The sources of the PMOS transistor Q3 and the PMOS transistor Q4 whose gates are connected to each other are connected to the power input terminal BATT. The drain of the PMOS transistor Q3 is connected to the gate of the PMOS transistor Q3 and is connected to the drain of the NMOS transistor Q5 through the second switch Q2. The drain of the PMOS transistor Q4 is connected to the power supply output terminal OUT.

アンプ回路AMP2は、反転入力端子がNMOSトランジスタQ5のドレインと定電流制御端子IREFとに接続され、非反転入力端子が基準電圧源E2に接続され、出力端子がNMOSトランジスタQ5のゲートに接続されている。   The amplifier circuit AMP2 has an inverting input terminal connected to the drain of the NMOS transistor Q5 and the constant current control terminal IREF, a non-inverting input terminal connected to the reference voltage source E2, and an output terminal connected to the gate of the NMOS transistor Q5. Yes.

これにより、定電流制御端子IREFと接続する抵抗R2の抵抗値を負荷R1の目標温度での抵抗値とすることで、負荷R1が目標の温度(抵抗値)となるように制御される。   Thus, the resistance value of the resistor R2 connected to the constant current control terminal IREF is set to the resistance value at the target temperature of the load R1, so that the load R1 is controlled to have the target temperature (resistance value).

すなわち、定電流I=Vref÷R2であり、
負荷R1の抵抗値は、Vref÷I=R2になるように制御されることになる。これにより、定電流制御端子IREFと接地端子GNDとの間に接続する外部の抵抗R2によって、負荷R1の目標温度(抵抗値)を簡単に変更することが可能になる。
That is, constant current I 1 = V ref ÷ R2
The resistance value of the load R1 is controlled so that V ref ÷ I 1 = R2. Thereby, the target temperature (resistance value) of the load R1 can be easily changed by the external resistor R2 connected between the constant current control terminal IREF and the ground terminal GND.

(第4の実施の形態)
第4の実施の形態の負荷制御装置1cは、図6を参照すると、第1の実施の形態においてアナログ回路(基準電圧源E2、アンプ回路AMP1、サンプルホールド回路12、発振器13、比較器COMP1、ディレイワンショット回路14)で実現している機能を、アナログデジタルコンバータ(ADC)21及び演算回路22とで構成している。
(Fourth embodiment)
Referring to FIG. 6, the load control device 1c according to the fourth embodiment is an analog circuit (reference voltage source E2, amplifier circuit AMP1, sample hold circuit 12, oscillator 13, comparator COMP1, The function realized by the delay one-shot circuit 14) is constituted by an analog-digital converter (ADC) 21 and an arithmetic circuit 22.

ADC21は、負荷R1の両端に発生した電圧VR1をデジタル値に変換して演算回路22に入力する。 ADC21 is a voltage V R1 generated across the load R1 is converted to a digital value input to the arithmetic circuit 22.

演算回路22は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等を備えたマイクロコンピュータ等の演算処理回路である。ROMには動作制御の行うための制御プログラムが記憶されている。演算回路22のCPUは、ROMに記憶されている制御プログラムを読み出し、制御プログラムをRAMに展開させることで、負荷制御装置1cの制御を行う。   The arithmetic circuit 22 is an arithmetic processing circuit such as a microcomputer including a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and the like. The ROM stores a control program for performing operation control. The CPU of the arithmetic circuit 22 controls the load control device 1c by reading the control program stored in the ROM and developing the control program in the RAM.

演算回路22は、自身が出力するPWM信号のオフ期間に第2スイッチ素子Q2をオンさせて定電流Iを負荷R1に流す。そして、ADC21によってデジタル値に変換された電圧VR1を受け付け、電圧VR1と基準電圧Vrefに相当する閾値との比較によってPWM信号のオンデューティーを制御する。 Arithmetic circuit 22 turns on the second switching element Q2 in the OFF period of the PWM signal by itself to output a constant current is supplied I 1 to the load R1. Then, the voltage V R1 converted into a digital value by the ADC 21 is received, and the on-duty of the PWM signal is controlled by comparing the voltage V R1 with a threshold corresponding to the reference voltage V ref .

なお、第4の実施の形態の負荷制御装置1cにおいて、演算回路22の計算方法を変えることで、負荷R1に対する簡易的な電力制御が可能となる。   In the load control device 1c of the fourth embodiment, simple power control for the load R1 is possible by changing the calculation method of the arithmetic circuit 22.

第1スイッチ素子Q1のオン時に負荷R1に発生する電圧をVR1_onとし、オフ時に発生する電圧をVR1_oFFとする。VR1_oFFは、VR1_oFF=I×R1となり、書き換えると、R1=VR1_oFF÷Iとなる。 A voltage generated in the load R1 when the first switch element Q1 is on is V R1_on, and a voltage generated when the first switch element Q1 is off is V R1_oFF . V R1_oFF becomes V R1_oFF = I 1 × R1, and when rewritten, R1 = V R1_oFF ÷ I 1 .

また、負荷R1に印加されたと想定される電力をPr1とする。Pr1は印加された電圧Vr1とその時に流れる電流Ir1の積となるが、抵抗値R1を用いると、
Pr1=(Vr1)÷R1と書き換えることができる。
Further, it is assumed that the electric power assumed to be applied to the load R1 is Pr1. Pr1 is the product of the applied voltage Vr1 and the current Ir1 flowing at that time, and when the resistance value R1 is used,
It can be rewritten as Pr1 = (Vr1) 2 ÷ R1.

Vr1は、=VR1_onのことであり、R1は、=VR1_oFF÷Iである。よって、電力をPr1は、VR1_onと、VR1_oFFと、Iとを用いて次のように表される。
Pr1=(VR1_on÷R1=(VR1_on÷(VR1_oFF÷I
Vr1 is that of = V R1_on, R1 is = V R1_oFF ÷ I 1. Therefore, the power Pr1 is expressed as follows using V R1 — on, V R1 — oFF , and I 1 .
Pr1 = (V R1_on ) 2 ÷ R1 = (V R1_on ) 2 ÷ (V R1_oFF ÷ I 1 )

ここで、VR1_on及びVR1_oFFは、ADC21により検出可能な値であり、Iは、設定値として認識されている値である。
従って、VR1_on、VR1_oFF及びはIを用いて上記の計算を演算回路22で行い、目標の電力値Pr1となるように最適なオンデューティーを算出し、PWM制御を行うことができる。
Here, V R1_on and V R1_oFF are values that can be detected by the ADC 21, and I 1 is a value recognized as a set value.
Therefore, the calculation circuit 22 performs the above calculation using V R1_on , V R1_oFF, and I 1 , calculates the optimum on-duty so as to obtain the target power value Pr 1, and can perform PWM control.

以上説明したように、本実施の形態によれば、負荷R1に供給する電力量を電力供給路に設けた第1スイッチ素子Q1のオンオフによって制御する負荷制御装置であって、負荷R1に定電流Iを供給する定電流部(定電流回路11)と、第1スイッチ素子Q1がオフ時に、定電流Iによる負荷R1の両端間電圧VR1と基準電圧Vrefとの誤差を検出する誤差検出部(アンプ回路AMP1)と、誤差検出部による検出結果に基づいて、定電流Iによる負荷R1の両端間電圧VR1が基準電圧Vrefになるように第1スイッチ素子Q1のオン期間を制御する負荷制御部(比較器COMP1及び発振器13)とを備えている。
この構成により、負荷R2の抵抗値を定電流Iによる負荷R1の両端間電圧VR1として検出し、両端間電圧VR1が基準電圧Vrefになるよう制御することで、シャント抵抗を用いて負荷を流れる抵抗を検出することなく、負荷に印加する電圧量を制御することができ、電圧量の制御にかかる損失を軽減させることができる。
As described above, according to the present embodiment, the load control device controls the amount of power supplied to the load R1 by turning on and off the first switch element Q1 provided in the power supply path. constant current unit supplies the I 1 and (constant current circuit 11), the error first switching element Q1 is in the oFF state, to detect the error between the voltage across V R1 and the reference voltage V ref of the load R1 by constant current I 1 detecting section (amplifier circuit AMP1), based on the result of detection by the error detection unit, the on-period of the first switching element Q1 as the voltage across V R1 of the load R1 from the constant current I 1 becomes the reference voltage V ref And a load control unit (comparator COMP1 and oscillator 13) to be controlled.
This configuration, the resistance value of the load R2 is detected as the voltage across V R1 of the load R1 by constant current I 1, by controlling so that the voltage across V R1 becomes the reference voltage V ref, by using a shunt resistor Without detecting the resistance flowing through the load, it is possible to control the amount of voltage applied to the load, and to reduce the loss associated with the control of the amount of voltage.

さらに、本実施の形態は、外部の基準電圧源E3から基準電圧Vrefの入力を受け付ける基準電圧入力端子VREFを具備し、誤差検出部は、定電流Iによる負荷R1の両端間電圧VR1と基準電圧入力端子から入力された基準電圧Vrefとの誤差を検出する。
この構成により、基準電圧入力端子VREFと接地端子GNDとの間に接続する外部の基準電圧源E3によって基準電圧Vrefを任意に設定することができため、負荷R1の目標温度(抵抗値)を簡単に変更することが可能になる。
Further, the present embodiment includes a reference voltage input terminal VREF that receives an input of the reference voltage V ref from the external reference voltage source E3, and the error detection unit has a voltage V R1 across the load R1 due to the constant current I 1. And the reference voltage V ref input from the reference voltage input terminal are detected.
With this configuration, the reference voltage Vref can be arbitrarily set by the external reference voltage source E3 connected between the reference voltage input terminal VREF and the ground terminal GND, so that the target temperature (resistance value) of the load R1 can be easily set. It becomes possible to change to.

さらに、本実施の形態は、定電流部から負荷R1への定電流Iの供給をオンオフする第2スイッチ素子Q2と、第1スイッチ素子Q1がオフされ、予め設定されたディレイ時間Tが経過した後、誤差検出部による誤差検出期間を確保するパルス幅Tの間、、第2スイッチ素子Q2をオンさせる定電流制御部(ディレイワンショット回路14)とを備えている。
この構成により、第1スイッチ素子Q1のオフ時に、誤差検出部による誤差検出期間を確保する間のみ、小さい定電流Iを負荷R1に流すだけで良いため、負荷R1の両端間電圧VR1の検出にかかる損失を低減させることができる。
Further, in this embodiment, a second switching element Q2 to turn on and off the supply of the constant current I 1 from the constant current unit to the load R1, the first switching element Q1 is turned off, the preset delay time T d after lapse, and a constant-current control unit that turns on the, second switching element Q2 during the pulse width T w to ensure error detection period by the error detection unit (delay one-shot circuit 14).
With this configuration, when off the first switching element Q1, only while ensuring the error detection period by the error detection unit, since it only supplying a small constant current I 1 to the load R1, the voltage across V R1 of the load R1 Loss on detection can be reduced.

さらに、本実施の形態は、外部の抵抗R2が接続される定電流制御端子IREFを具備し、定電流部は、外部の抵抗R2に流すと両端間電圧VR1が基準電圧Vrefとなる電流を定電流Iとして生成させる。
この構成により、定電流制御端子IREFと接地端子GNDとの間に接続する外部の抵抗R2によって、負荷R1の目標温度(抵抗値)を簡単に変更することが可能になる。
Further, in this embodiment, comprises a constant-current control terminal IREF external resistor R2 is connected, the constant current unit, the current voltage across V R1 is flowed into the external resistor R2 becomes the reference voltage V ref Is generated as a constant current I 1 .
With this configuration, the target temperature (resistance value) of the load R1 can be easily changed by the external resistor R2 connected between the constant current control terminal IREF and the ground terminal GND.

さらに、本実施の形態は、演算回路22は、第1スイッチ素子Q1がオン時の負荷R1の両端間電圧VRI_onと、定電流Iによる負荷R1の両端間電圧VR1_offと、定電流Iとに基づいて目標の電力値となるように第1スイッチ素子Q1のオン期間を制御する。
この構成により、目標の電力値Pr1となるように最適なオンデューティーを算出し、PWM制御を行うことができる。
Further, in the present embodiment, the arithmetic circuit 22 includes a voltage V RI_on across the first switching element Q1 is at the on-load R1, and the voltage V R1_off across the load R1 by constant current I 1, a constant current I 1 to control the ON period of the first switch element Q1 so that the target power value is obtained.
With this configuration, the optimum on-duty can be calculated so as to achieve the target power value Pr1, and PWM control can be performed.

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。   As mentioned above, although this invention was demonstrated by specific embodiment, the said embodiment is an example and it cannot be overemphasized that it can change and implement in the range which does not deviate from the meaning of this invention.

1、1a、1b、1c 負荷制御装置
11 定電流回路
12 サンプルホールド回路
13 発振器
14 ディレイワンショット回路
21 アナログデジタルコンバータ(ADC)
22 演算回路
AMP1、AMP2 アンプ回路
C1 コンデンサ
COMP1 比較器
E1 電源
E2、E3 基準電圧源
Q1 第1スイッチ素子
Q2 第2スイッチ素子
Q3、Q4 PMOSトランジスタ
Q5 NMOSトランジスタ
SW1 スイッチ
R1 負荷
R2 抵抗
BATT 電源入力端子
IREF 定電流制御端子
GND 接地端子
OUT 電源出力端子
VREF 基準電圧入力端子
1, 1a, 1b, 1c Load control device 11 Constant current circuit 12 Sample hold circuit 13 Oscillator 14 Delay one shot circuit 21 Analog to digital converter (ADC)
22 arithmetic circuit AMP1, AMP2 amplifier circuit C1 capacitor COMP1 comparator E1 power supply E2, E3 reference voltage source Q1 first switch element Q2 second switch element Q3, Q4 PMOS transistor Q5 NMOS transistor SW1 switch R1 load R2 resistor BATT power input terminal IREF Constant current control terminal GND Ground terminal OUT Power output terminal VREF Reference voltage input terminal

Claims (5)

負荷に供給する電力量を電力供給路に設けた第1スイッチ素子のオンオフによって制御する負荷制御装置であって、
前記負荷に定電流を供給する定電流部と、
前記第1スイッチ素子がオフ時に、前記定電流による前記負荷の両端間電圧と基準電圧との誤差を検出する誤差検出部と、
該誤差検出部による検出結果に基づいて、前記定電流による前記負荷の両端間電圧が前記基準電圧になるように前記第1スイッチ素子のオン期間を制御する負荷制御部と、を具備することを特徴とする負荷制御装置。
A load control device that controls the amount of power supplied to a load by turning on and off a first switch element provided in a power supply path,
A constant current section for supplying a constant current to the load;
An error detector that detects an error between a voltage across the load due to the constant current and a reference voltage when the first switch element is off;
A load control unit that controls an ON period of the first switch element so that a voltage across the load due to the constant current becomes the reference voltage based on a detection result by the error detection unit. A characteristic load control device.
外部の基準電圧源から前記基準電圧の入力を受け付ける基準電圧入力端子を具備し、
前記誤差検出部は、前記定電流による前記負荷の両端間電圧と前記基準電圧入力端子から入力された前記基準電圧との誤差を検出することを特徴とする請求項1記載の負荷制御装置。
Comprising a reference voltage input terminal for receiving an input of the reference voltage from an external reference voltage source;
The load control device according to claim 1, wherein the error detection unit detects an error between a voltage across the load due to the constant current and the reference voltage input from the reference voltage input terminal.
前記定電流部から前記負荷への前記定電流の供給をオンオフする第2スイッチ素子と、
前記第1スイッチ素子がオフされ、予め設定されたディレイ時間が経過した後、前記誤差検出部による誤差検出期間、前記第2スイッチ素子をオンさせる定電流制御部と、を具備することを特徴とする請求項1又は2記載の負荷制御装置。
A second switch element for turning on and off the supply of the constant current from the constant current unit to the load;
An error detection period by the error detection unit after the first switch element is turned off and a preset delay time has elapsed; and a constant current control unit that turns on the second switch element. The load control device according to claim 1 or 2.
外部抵抗が接続される定電流制御端子を具備し、
前記定電流部は、前記外部抵抗に流すと両端間電圧が前記基準電圧となる電流を前記定電流として生成させることを特徴とする請求項1乃至3のいずれかに記載の負荷制御装置。
Comprising a constant current control terminal to which an external resistor is connected;
4. The load control device according to claim 1, wherein when the constant current section flows through the external resistor, the constant current section generates a current whose voltage between both ends becomes the reference voltage as the constant current. 5.
前記負荷制御部は、前記第1スイッチ素子がオン時の前記負荷の両端間電圧と、前記定電流による前記負荷の両端間電圧と、前記定電流とに基づいて目標の電力値となるように前記第1スイッチ素子のオン期間を制御することを特徴とする請求項1乃至4のいずれかに記載の負荷制御装置。   The load control unit has a target power value based on the voltage across the load when the first switch element is on, the voltage across the load due to the constant current, and the constant current. The load control device according to claim 1, wherein an on period of the first switch element is controlled.
JP2017067590A 2017-03-30 2017-03-30 Load control device Expired - Fee Related JP6769376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017067590A JP6769376B2 (en) 2017-03-30 2017-03-30 Load control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067590A JP6769376B2 (en) 2017-03-30 2017-03-30 Load control device

Publications (2)

Publication Number Publication Date
JP2018169874A true JP2018169874A (en) 2018-11-01
JP6769376B2 JP6769376B2 (en) 2020-10-14

Family

ID=64017848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067590A Expired - Fee Related JP6769376B2 (en) 2017-03-30 2017-03-30 Load control device

Country Status (1)

Country Link
JP (1) JP6769376B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703473A (en) * 1996-01-02 1997-12-30 Cherry Semiconductor Corporation Programmable PWM output voltage independent of supply
JP2007334573A (en) * 2006-06-14 2007-12-27 Ricoh Co Ltd Constant voltage circuit and its voltage output control method
JP2009003997A (en) * 2007-06-19 2009-01-08 Fujitsu Ltd Head ic of storage device and storage device using the same
JP2009058501A (en) * 2007-08-08 2009-03-19 Yamaha Motor Co Ltd Gas sensor, air fuel ratio controller, and transport equipment
JP2012164096A (en) * 2011-02-04 2012-08-30 Fuji Electric Co Ltd Gas alarm and heater electric power control method of gas sensor in gas alarm

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703473A (en) * 1996-01-02 1997-12-30 Cherry Semiconductor Corporation Programmable PWM output voltage independent of supply
JP2007334573A (en) * 2006-06-14 2007-12-27 Ricoh Co Ltd Constant voltage circuit and its voltage output control method
JP2009003997A (en) * 2007-06-19 2009-01-08 Fujitsu Ltd Head ic of storage device and storage device using the same
JP2009058501A (en) * 2007-08-08 2009-03-19 Yamaha Motor Co Ltd Gas sensor, air fuel ratio controller, and transport equipment
JP2012164096A (en) * 2011-02-04 2012-08-30 Fuji Electric Co Ltd Gas alarm and heater electric power control method of gas sensor in gas alarm

Also Published As

Publication number Publication date
JP6769376B2 (en) 2020-10-14

Similar Documents

Publication Publication Date Title
US9772639B2 (en) Dynamic current-limit circuit
KR102299908B1 (en) Reference voltage generating circuit and dc-dc converter comprising the same
TWI458240B (en) Power supply system, switching regulator, and method for controlling switching topology of a switch mode power supply in accordance with a mode of operation
KR101037306B1 (en) Switching?regulator and?method?of?adjusting pulse?width?formed?in?same
TWI610528B (en) Boost-type switching regulator and electronic device
KR102348895B1 (en) Voltage regulator
JP4864463B2 (en) Converter circuit and method for controlling a regulator
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
KR102275664B1 (en) Band gap reference circuit and dcdc converter equipped with the same
KR101422924B1 (en) Low drop-out regulator
JP6261343B2 (en) Voltage regulator
JP2017103963A (en) Power supply control device
US20130241507A1 (en) Switching regulator
KR20160075329A (en) Voltage regulator
JP6436728B2 (en) Temperature detection circuit and semiconductor device
WO2016059965A1 (en) Transformer device
JP6286153B2 (en) Switching power supply
JP6769376B2 (en) Load control device
JP2008011585A (en) Switching regulator
US20190020276A1 (en) Switching regulator
JP2014096891A (en) Overcurrent detection circuit and switching power supply device
TWI581548B (en) Auto-adjustment current limiting circuit of a non-isolation switching power circuit
JP2011087405A (en) Switching regulator
JP2010025668A (en) Constant resistance control circuit
JP7008478B2 (en) Current sense amplifier circuit and switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200907

R150 Certificate of patent or registration of utility model

Ref document number: 6769376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees