JP2018168029A - Template for growing group iii nitride semiconductor - Google Patents

Template for growing group iii nitride semiconductor Download PDF

Info

Publication number
JP2018168029A
JP2018168029A JP2017067564A JP2017067564A JP2018168029A JP 2018168029 A JP2018168029 A JP 2018168029A JP 2017067564 A JP2017067564 A JP 2017067564A JP 2017067564 A JP2017067564 A JP 2017067564A JP 2018168029 A JP2018168029 A JP 2018168029A
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
insulating film
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017067564A
Other languages
Japanese (ja)
Inventor
重和 笘井
Shigekazu Tomai
重和 笘井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2017067564A priority Critical patent/JP2018168029A/en
Publication of JP2018168029A publication Critical patent/JP2018168029A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)

Abstract

To provide a template for growing a group III nitride semiconductor capable of growing the group III nitride semiconductor having a small crystal dislocation density.SOLUTION: There is provided a template for growing a group III nitride semiconductor comprising a laminate containing a support substrate and an insulator film which is a mask pattern having a plurality of opening parts, in this order. In the template for growing the group III nitride semiconductor, the insulator film contains GaOas a principal ingredient.SELECTED DRAWING: Figure 1

Description

本発明は、III族窒化物半導体成長用テンプレート、及び当該III族窒化物半導体成長用テンプレートを用いたIII族窒化物半導体基板に関する。   The present invention relates to a group III nitride semiconductor growth template and a group III nitride semiconductor substrate using the group III nitride semiconductor growth template.

サファイア基板上に選択成長マスクを形成し、ELO(Epitaxial Lateral Overgrowth、エピタキシャルラテラル成長)でGaN系膜の成長を行うと、GaN系膜はELOにおける横方向と縦方向との成長速度の差により、選択成長マスクを埋め込むように成長する。このとき、結晶欠陥は横方向成長に沿って発生するため、選択成長マスク上のELOによるGaN膜には転位が非常に少なくなる。この上にエピタキシャル層を積層して素子構造を得た場合、欠陥密度が非常に低くなり、発光特性に優れた半導体発光素子を得ることができる(特許文献1及び2、並びに非特許文献1)。しかしながら、GaN膜の欠陥密度のさらなる低減が求められていた。   When a selective growth mask is formed on a sapphire substrate and a GaN-based film is grown by ELO (Epitaxial Lateral Overgrowth), the GaN-based film has a difference in growth rate between the horizontal direction and the vertical direction in the ELO. Growing so as to embed a selective growth mask. At this time, since crystal defects are generated along the lateral growth, dislocations are extremely reduced in the GaN film formed by ELO on the selective growth mask. When an element structure is obtained by laminating an epitaxial layer thereon, a defect density is very low, and a semiconductor light emitting element having excellent light emission characteristics can be obtained (Patent Documents 1 and 2, and Non-Patent Document 1). . However, further reduction in the defect density of the GaN film has been demanded.

特開2001−177145号公報JP 2001-177145 A 特開2003−229372号公報JP 2003-229372 A

NATURE PHOTONICS|VOL 5|DECEMBER 2011、p763NATURE PHOTOTONICS | VOL 5 | DECEMBER 2011, p763

本発明の目的は、結晶転位密度が少ないIII族窒化物半導体を成長させることができるIII族窒化物半導体成長用テンプレートを提供することである。   An object of the present invention is to provide a group III nitride semiconductor growth template capable of growing a group III nitride semiconductor having a low crystal dislocation density.

本発明によれば、以下のIII族窒化物半導体成長用テンプレート等が提供される。
1.支持基板と、複数の開口部を有するマスクパターンである絶縁膜とをこの順に含む積層体からなるIII族窒化物半導体成長用テンプレートであって、
前記絶縁膜がGaを主成分として含むIII族窒化物半導体成長用テンプレート。
2.前記絶縁膜がSnO及びInから選択される1以上とGaからなる1に記載のIII族窒化物半導体成長用テンプレート。
3.前記支持基板及び前記絶縁膜の間にバッファ層を含み、
前記バッファ層が、低温成長GaN、低温成長AlN、Ti、TiN、Al、6H−SiC、LiAlO、LiGaO、ZnO、(LaAlO)0.3−(SrAl0.5Ta0.5)0.7、MnAl、LiNbO、LaNiO、ScMgAlO、LiTaO、NdGaO、グラフェン、コランダムITO、又はコランダムITZOからなる1又は2に記載のIII族窒化物半導体成長用テンプレート。
4.前記バッファ層が前記開口部から露出しており、前記バッファ層が前記低温成長GaNからなる3に記載のIII族窒化物半導体成長用テンプレート。
5.前記支持基板がガラス基板である1〜4のいずれかに記載のIII族窒化物半導体成長用テンプレート。
6.1〜5のいずれかに記載のIII族窒化物半導体成長用テンプレートの前記絶縁膜上に、III族窒化物半導体を有するIII族窒化物半導体基板。
7.前記III族窒化物半導体がGaN、AlN、AlGaN又はInGaNからなる6に記載のIII族窒化物半導体基板。
8.前記III族窒化物半導体が、前記絶縁膜のマスクパターンの開口部を充填して形成されており、
前記開口部上の前記III族窒化物半導体の結晶転位密度をA、及び前記マスクパターン上の前記III族窒化物半導体の結晶転位密度をBとしたときに、1≦B/A≦100を満たす7に記載のIII族窒化物半導体基板。
According to the present invention, the following group III nitride semiconductor growth template and the like are provided.
1. A group III nitride semiconductor growth template comprising a laminated body including a support substrate and an insulating film which is a mask pattern having a plurality of openings in this order,
A group III nitride semiconductor growth template, wherein the insulating film contains Ga 2 O 3 as a main component.
2. 2. The group III nitride semiconductor growth template according to 1, wherein the insulating film is one or more selected from SnO 2 and In 2 O 3 and Ga 2 O 3 .
3. Including a buffer layer between the support substrate and the insulating film;
The buffer layer is made of low-temperature grown GaN, low-temperature grown AlN, Ti, TiN, Al 2 O 3 , 6H—SiC, LiAlO 2 , LiGaO 2 , ZnO, (LaAlO 3 ) 0.3 − (SrAl 0.5 Ta 0. Group III nitride semiconductor growth according to 1 or 2, consisting of 5 O 3 ) 0.7, MnAl 2 O 4 , LiNbO 3 , LaNiO 3 , ScMgAlO 4 , LiTaO 3 , NdGaO 3 , graphene, corundum ITO, or corundum ITZO Template.
4). 4. The group III nitride semiconductor growth template according to 3, wherein the buffer layer is exposed from the opening, and the buffer layer is made of the low-temperature grown GaN.
5. The group III nitride semiconductor growth template according to any one of 1 to 4, wherein the support substrate is a glass substrate.
A Group III nitride semiconductor substrate having a Group III nitride semiconductor on the insulating film of the Group III nitride semiconductor growth template according to any one of 6.1 to 5.
7). 7. The group III nitride semiconductor substrate according to 6, wherein the group III nitride semiconductor is made of GaN, AlN, AlGaN, or InGaN.
8). The group III nitride semiconductor is formed by filling an opening of a mask pattern of the insulating film,
When the crystal dislocation density of the group III nitride semiconductor on the opening is A and the crystal dislocation density of the group III nitride semiconductor on the mask pattern is B, 1 ≦ B / A ≦ 100 is satisfied. 7. A group III nitride semiconductor substrate according to 7.

本発明によれば、結晶転位密度が少ないIII族窒化物半導体を成長させることができるIII族窒化物半導体成長用テンプレートが提供できる。   According to the present invention, a group III nitride semiconductor growth template capable of growing a group III nitride semiconductor having a low crystal dislocation density can be provided.

本発明のIII族窒化物半導体成長用テンプレートの一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of the template for group III nitride semiconductor growth of this invention. 図1のIII族窒化物半導体成長用テンプレートの概略平面図である。FIG. 3 is a schematic plan view of the group III nitride semiconductor growth template of FIG. 1. 本発明のIII族窒化物半導体基板の一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of the group III nitride semiconductor substrate of this invention. 図3のIII族窒化物半導体基板の概略平面図である。FIG. 4 is a schematic plan view of the group III nitride semiconductor substrate of FIG. 3.

[III族窒化物半導体成長用テンプレート]
本発明のIII族窒化物半導体成長用テンプレートは、支持基板と、複数の開口部を有するマスクパターンである絶縁膜とをこの順に含む積層体であり、絶縁膜がGaを主成分として含む。
[Group III nitride semiconductor growth template]
The group III nitride semiconductor growth template of the present invention is a laminated body including a support substrate and an insulating film which is a mask pattern having a plurality of openings in this order, and the insulating film contains Ga 2 O 3 as a main component. Including.

複数の開口部を有するマスクパターンである絶縁膜は、III族窒化物半導体の成長領域と非成長領域を分ける機能を有し、開口部を起点にIII族窒化物半導体は成長をする。当該絶縁膜としては、SiOやSiN等のSi系絶縁膜が知られている。しかしながら、Siは窒化物と反応しやすい性質を有し、絶縁膜中のSiがIII族窒化物半導体に拡散し、III族窒化物半導体の欠陥密度を高めてしまうおそれがある。また、テンプレートが低温成長GaNからなるバッファ層を含む場合、当該バッファ層の表面の汚染が問題となる。具体的には、絶縁膜の形成に用いるSiOやSiNは、通常PE−CVDで成膜するが、低温成長GaNバッファ層上に成膜する際に、導入ガスであるSiHがGaN表面と化学反応を起こしてしまう。このGaN表面は、後工程でMOCVDによりGaNをエピタキシャル成長させる面であり、ELOで横方向に結晶成長したGaN膜と比較して、バッファ層直上のGaN膜の欠陥密度が高いままとなってしまう問題がある。
本発明では、絶縁膜がGaを主成分として含むことで、絶縁膜が接する窒化物と反応することがなく、III族窒化物半導体の欠陥密度を低減することができる。
The insulating film, which is a mask pattern having a plurality of openings, has a function of separating the growth region and the non-growth region of the group III nitride semiconductor, and the group III nitride semiconductor grows starting from the openings. As the insulating film, Si-based insulating films such as SiO 2 and SiN are known. However, Si has a property of easily reacting with nitride, and Si in the insulating film may diffuse into the group III nitride semiconductor, which may increase the defect density of the group III nitride semiconductor. Further, when the template includes a buffer layer made of low-temperature grown GaN, contamination of the surface of the buffer layer becomes a problem. Specifically, SiO 2 and SiN used for forming the insulating film are usually formed by PE-CVD. However, when forming the film on the low-temperature growth GaN buffer layer, SiH 4 as the introduced gas is formed on the GaN surface. Causes a chemical reaction. This GaN surface is a surface on which GaN is epitaxially grown by MOCVD in a later step, and the defect density of the GaN film directly above the buffer layer remains high compared to the GaN film that has been crystal-grown laterally by ELO. There is.
In the present invention, since the insulating film contains Ga 2 O 3 as a main component, it does not react with the nitride in contact with the insulating film, and the defect density of the group III nitride semiconductor can be reduced.

図1は、本発明のIII族窒化物半導体成長用テンプレートの一実施形態を示す概略断面図である。
III族窒化物半導体成長用テンプレート1は、支持基板20上に第1のバッファ層30及び第2のバッファ層40がこの順に積層しており、当該第2のバッファ層40上に開口部12を備えたマスクパターンである絶縁膜10が積層している。
本発明のIII族窒化物半導体成長用テンプレートは、好ましくは支持基板及び絶縁膜の間にバッファ層を含む。図1では、バッファ層は2層であるが、バッファ層が1層である場合も本実施形態のIII族窒化物半導体成長用テンプレートに含まれる。
以下、各層について説明する。
FIG. 1 is a schematic cross-sectional view showing one embodiment of a group III nitride semiconductor growth template of the present invention.
In the group 1 nitride semiconductor growth template 1, the first buffer layer 30 and the second buffer layer 40 are stacked in this order on the support substrate 20, and the opening 12 is formed on the second buffer layer 40. An insulating film 10 which is a mask pattern provided is laminated.
The group III nitride semiconductor growth template of the present invention preferably includes a buffer layer between the support substrate and the insulating film. In FIG. 1, there are two buffer layers. However, a single buffer layer is also included in the group III nitride semiconductor growth template of this embodiment.
Hereinafter, each layer will be described.

絶縁膜は、エピタキシャルラテラル成長を促す層であり、Gaを主成分として含む。ここで「Gaを主成分として含む」とは、例えば絶縁膜中のGaの含有量が50原子%以上であることを意味する。
絶縁膜は、Gaを主成分として含めばよく、SnO及びInから選択される1以上をさらに含んでもよい。絶縁膜がGa及びSnOからなる場合、絶縁膜中の原子比Sn/(Ga+Sn)=2〜20%を満たすと好ましく、Sn/(Ga+Sn)=3〜10%を満たすとより好ましい。
絶縁膜は、Gaのみからなってもよく、SnO及びInから選択される1以上とGaのみからなってもよい。
The insulating film is a layer that promotes epitaxial lateral growth, and contains Ga 2 O 3 as a main component. Here, “containing Ga 2 O 3 as a main component” means, for example, that the content of Ga 2 O 3 in the insulating film is 50 atomic% or more.
The insulating film may contain Ga 2 O 3 as a main component, and may further contain one or more selected from SnO 2 and In 2 O 3 . When the insulating film is made of Ga 2 O 3 and SnO 2 , it is preferable to satisfy the atomic ratio Sn / (Ga + Sn) = 2 to 20% in the insulating film, and more preferable to satisfy Sn / (Ga + Sn) = 3 to 10%. .
Insulating film, Ga 2 O 3 may consist only may consist of only one or a Ga 2 O 3 is selected from SnO 2 and In 2 O 3.

絶縁膜は、複数の開口部を有するマスクパターンであり、開口部の形状は例えば円柱状の貫通孔である。図2は、図1のIII族窒化物半導体成長用テンプレートの概略平面図である。図2では、貫通孔である開口部12が一定間隔で形成されている。
貫通孔のパターンは特に制約はないが、III族窒化物半導体のELOを効率的に進める上では、孔の直径は0.1〜20μmが好ましく、0.2〜10μmがより好ましい。孔の直径が0.1μm未満であると、後述する絶縁膜のフォトリソによるパターニングコストが上がるおそれがある。また、孔の直径が20μm超であると、III族窒化物半導体が選択成長する領域が大きくなりすぎ、欠陥密度の低いIII族窒化物半導体を得ることが難しくなるおそれがある。
また、貫通孔パターンは、従来公知のストライプパターンでもよい。ストライプパターンの好ましい幅は、ウィンドウ/マスク=1μm/3μm〜10μm/50μmの範囲で適宜選択するとよい。
絶縁膜の厚みは、例えば10nm〜1μmである。
The insulating film is a mask pattern having a plurality of openings, and the shape of the openings is, for example, a cylindrical through hole. FIG. 2 is a schematic plan view of the group III nitride semiconductor growth template of FIG. In FIG. 2, openings 12 that are through holes are formed at regular intervals.
The pattern of the through hole is not particularly limited, but the diameter of the hole is preferably 0.1 to 20 μm, more preferably 0.2 to 10 μm, in order to efficiently promote the ELO of the group III nitride semiconductor. If the diameter of the hole is less than 0.1 μm, the cost of patterning by photolithography of an insulating film described later may increase. If the diameter of the hole exceeds 20 μm, the region where the group III nitride semiconductor is selectively grown becomes too large, and it may be difficult to obtain a group III nitride semiconductor having a low defect density.
The through-hole pattern may be a conventionally known stripe pattern. The preferred width of the stripe pattern is suitably selected in the range of window / mask = 1 μm / 3 μm to 10 μm / 50 μm.
The thickness of the insulating film is, for example, 10 nm to 1 μm.

支持基板の構成材料としては、例えばサファイア、アルミナ、導電性アルミナ、シリコン(Si)、炭化ケイ素(SiC)、石英ガラス等が使用でき、1000℃以上の耐熱性のある材料が好ましい。これらのうち、石英ガラスからなる支持基板(ガラス基板)はコストの面から好ましい。
支持基板は、これら構成材料のうちの1種単独で形成してもよく、また、2種以上を組み合わせて形成してもよい。
As a constituent material of the support substrate, for example, sapphire, alumina, conductive alumina, silicon (Si), silicon carbide (SiC), quartz glass and the like can be used, and a material having heat resistance of 1000 ° C. or higher is preferable. Among these, a support substrate (glass substrate) made of quartz glass is preferable from the viewpoint of cost.
The support substrate may be formed of one of these constituent materials alone or in combination of two or more.

支持基板の厚みに特に制限はないが、製造加工等取扱いの観点から、200〜1000μmが好ましい。テンプレートをダイオードの製造に用いて縦方向の電気抵抗を下げる必要がある場合には、基材をCMP法等により研磨してもよい。   Although there is no restriction | limiting in particular in the thickness of a support substrate, 200-1000 micrometers is preferable from viewpoints of handling, such as manufacturing processing. If it is necessary to reduce the electrical resistance in the vertical direction by using a template for manufacturing a diode, the substrate may be polished by a CMP method or the like.

バッファ層は、欠陥密度をさらに減らした良好な結晶性の窒化物半導体をエピタキシャル成長させる目的で設けられる層である。
バッファ層の構成材料としては、従来公知の材料が適宜使用でき、低温成長GaN(LT−GaN)、低温成長AlN(LT−AlN)、Ti、TiN、Al、6H−SiC、LiAlO、LiGaO、ZnO、LSAT(((LaAlO)0.3−(SrAl0.5Ta0.5)0.7))、MnAl、LiNbO、LaNiO、ScMgAlO、LiTaO、NdGaO、グラフェン、コランダムITO、又はコランダムITZOが使用できる。
バッファ層は、これら構成材料のうちの1種単独で形成してもよく、また、2種以上を組み合わせて形成してもよい。また、バッファ層は1層単独でも2層以上の積層体でもよい。
The buffer layer is a layer provided for the purpose of epitaxially growing a good crystalline nitride semiconductor with a further reduced defect density.
As a constituent material of the buffer layer, a conventionally known material can be used as appropriate. Low-temperature growth GaN (LT-GaN), low-temperature growth AlN (LT-AlN), Ti, TiN, Al 2 O 3 , 6H—SiC, LiAlO 2 , LiGaO 2, ZnO, LSAT ( ((LaAlO 3) 0.3- (SrAl 0.5 Ta 0.5 O 3) 0.7)), MnAl 2 O 4, LiNbO 3, LaNiO 3, ScMgAlO 4, LiTaO 3 , NdGaO 3 , graphene, corundum ITO, or corundum ITZO can be used.
The buffer layer may be formed of one of these constituent materials alone or in combination of two or more. The buffer layer may be a single layer or a laminate of two or more layers.

支持基板が、ガラス基板である場合、高品質のGaN結晶を直接堆積することは困難であり、Ti、TiN、LaNiO、ZnO等の、下地の種類に寄らず、一軸配向構造を取り易い材料をバッファ層として積層することが好ましい。「一軸配向構造」とは、方位面がすべて同一方向の結晶構造をいい、同一の方位面を有する単一組成の多結晶構造をいう。バッファ層が一軸配向構造を有することは、XRD回折により確認できる。
支持基板がシリコン基板である場合、シリコン基板は安価で平滑性に優れた基板であるが、窒化物を堆積するとメルトバックエッチの問題があるため、バッファ層の構成材料は窒化物を含まない材料が好ましい。
バッファ層の厚さは目的に応じて適宜設定するとよい。
When the supporting substrate is a glass substrate, it is difficult to directly deposit a high-quality GaN crystal, and a material such as Ti, TiN, LaNiO 3 , ZnO or the like that easily takes a uniaxially oriented structure regardless of the type of the substrate. Is preferably laminated as a buffer layer. The “uniaxially oriented structure” refers to a crystal structure in which all orientation planes are in the same direction, and refers to a single composition polycrystalline structure having the same orientation plane. It can be confirmed by XRD diffraction that the buffer layer has a uniaxially oriented structure.
When the support substrate is a silicon substrate, the silicon substrate is inexpensive and excellent in smoothness, but if nitride is deposited, there is a problem of meltback etching, so the constituent material of the buffer layer does not contain nitride Is preferred.
The thickness of the buffer layer may be appropriately set according to the purpose.

[III族窒化物半導体基板]
本発明のIII族窒化物半導体基板は、本発明のIII族窒化物半導体成長用テンプレートの絶縁膜上にIII族窒化物半導体を有する。
上記III族窒化物半導体は、絶縁膜のマスクパターンの開口部を充填して形成されていると好ましい。この場合において、絶縁膜の開口部上のIII族窒化物半導体の結晶転位密度をA、絶縁膜のマスクパターン上のIII族窒化物半導体の結晶転位密度をBとしたときに、1≦B/A≦100を満たすと好ましい。
III族窒化物半導体が1≦B/A≦100を満たすことは、当該III族窒化物半導体の欠陥密度が低いことを意味する。絶縁膜の開口部上のIII族窒化物半導体の結晶転位密度をA、絶縁膜のマスクパターン上のIII族窒化物半導体の結晶転位密度をBとしたときに、1≦B/A≦10であることがより好ましく、1≦B/A≦2.5であることが、さらに好ましい。
結晶転位密度の評価は、実施例に記載の方法で確認できる。
[Group III nitride semiconductor substrate]
The group III nitride semiconductor substrate of the present invention has a group III nitride semiconductor on the insulating film of the group III nitride semiconductor growth template of the present invention.
The group III nitride semiconductor is preferably formed so as to fill the opening of the mask pattern of the insulating film. In this case, when the crystal dislocation density of the group III nitride semiconductor on the opening of the insulating film is A and the crystal dislocation density of the group III nitride semiconductor on the mask pattern of the insulating film is B, 1 ≦ B / It is preferable that A ≦ 100 is satisfied.
When the group III nitride semiconductor satisfies 1 ≦ B / A ≦ 100, it means that the group III nitride semiconductor has a low defect density. When the crystal dislocation density of the group III nitride semiconductor on the opening of the insulating film is A and the crystal dislocation density of the group III nitride semiconductor on the mask pattern of the insulating film is B, 1 ≦ B / A ≦ 10 More preferably, it is more preferable that 1 ≦ B / A ≦ 2.5.
The evaluation of the crystal dislocation density can be confirmed by the method described in Examples.

図3は、本発明のIII族窒化物半導体基板の一実施形態を示す概略断面図であり、III族窒化物半導体基板2では、絶縁膜10の開口部12を充填してIII族窒化物半導体50が形成されている。図4は、図3のIII族窒化物半導体基板の概略平面図であり、III族窒化物半導体50が六角ピラミッド状に形成されている。   FIG. 3 is a schematic cross-sectional view showing an embodiment of a group III nitride semiconductor substrate of the present invention. In the group III nitride semiconductor substrate 2, the opening 12 of the insulating film 10 is filled to form a group III nitride semiconductor. 50 is formed. FIG. 4 is a schematic plan view of the group III nitride semiconductor substrate of FIG. 3, in which a group III nitride semiconductor 50 is formed in a hexagonal pyramid shape.

III族窒化物半導体の構成材料は、好ましくはIn,Al,Gaから選ばれる1種以上とNとの化合物である。In,Al,Gaから選ばれる1種以上とNとの化合物としては、GaN、AlN、AlGaN及びInGaNが挙げられる。これらGaN、AlN、AlGaN及びInGaNは、いずれも六方晶構造をとることができる化合物である。   The constituent material of the group III nitride semiconductor is preferably a compound of N and at least one selected from In, Al, and Ga. Examples of the compound of N and one or more selected from In, Al, and Ga include GaN, AlN, AlGaN, and InGaN. These GaN, AlN, AlGaN, and InGaN are all compounds that can have a hexagonal crystal structure.

窒化物半導体層は、単層構成でも多層構成でもよい。ここで単層構成とは、1種の化合物から構成される層である。例えば窒化物半導体層が、In,Al,Gaから選ばれる1種以上とNとの化合物からなる層である場合、当該層はエピタキシャル層であると好ましい。   The nitride semiconductor layer may have a single layer configuration or a multilayer configuration. Here, the single layer configuration is a layer formed of one kind of compound. For example, when the nitride semiconductor layer is a layer made of a compound of N and one or more selected from In, Al, and Ga, the layer is preferably an epitaxial layer.

窒化物半導体層の厚みは、III族窒化物半導体基板の用途によって適宜変更することができ、例えばダイオードとして使用する場合、10V耐圧では、0.03μm〜1.2μm、60V耐圧では0.2μm〜1.2μm、600V耐圧では2μm〜12μmが好ましい。   The thickness of the nitride semiconductor layer can be appropriately changed depending on the use of the group III nitride semiconductor substrate. For example, when used as a diode, the thickness is 10 μV to 0.03 μm to 1.2 μm, and the 60 V breakdown voltage is 0.2 μm to In the case of 1.2 μm and 600V breakdown voltage, 2 μm to 12 μm is preferable.

[III族窒化物半導体成長用テンプレート及びIII族窒化物半導体基板の製造方法]
本発明のIII族窒化物半導体成長用テンプレートは、支持基板上にバッファ層及び絶縁膜を成膜し、絶縁膜をエッチングして開口部を形成することで製造できる。また、絶縁膜の開口部にIII族窒化物半導体を成膜することで、III族窒化物半導体基板を製造できる。
[Group III Nitride Semiconductor Growth Template and Group III Nitride Semiconductor Substrate Manufacturing Method]
The group III nitride semiconductor growth template of the present invention can be manufactured by forming a buffer layer and an insulating film on a supporting substrate, and etching the insulating film to form an opening. In addition, a group III nitride semiconductor substrate can be manufactured by forming a group III nitride semiconductor in the opening of the insulating film.

支持基板上にバッファ層及び絶縁膜を成膜する成膜方法は特に限定されず、公知の方法を用いることができる。例えばスパッタリング法、ミストCVD法、ドクターブレード法、射出法、押出し法、熱間加圧法等のセラミックスの製法や、イオンプレーティング法、エアルゾルデポジション法等、厚膜に適した従来公知の製法を利用することができる。
尚、Gaを主成分に含む絶縁膜の成膜において、成膜温度は、室温〜400℃で行うことが好ましい。成膜温度が400℃を超えると、Gaの結晶化が始まり、濃度47%以上の高濃度HFや、200℃以上のリン酸などがエッチングに必要となる。この場合、オーバーエッチングの際にバッファ層に損傷を与えるおそれがある。
Gaを主成分に含む絶縁膜の成膜における成膜温度は、室温〜300℃がより好ましく、室温〜200℃がさらに好ましい。
A film formation method for forming the buffer layer and the insulating film over the supporting substrate is not particularly limited, and a known method can be used. For example, conventionally known manufacturing methods suitable for thick films such as sputtering methods, mist CVD methods, doctor blade methods, injection methods, extrusion methods, hot pressing methods, ceramic manufacturing methods, ion plating methods, aerosol deposition methods, etc. Can be used.
Note that in the formation of the insulating film containing Ga 2 O 3 as a main component, the film formation temperature is preferably room temperature to 400 ° C. When the film forming temperature exceeds 400 ° C., crystallization of Ga 2 O 3 starts, and high concentration HF having a concentration of 47% or more, phosphoric acid having a temperature of 200 ° C. or more are required for etching. In this case, the buffer layer may be damaged during overetching.
The film formation temperature in forming the insulating film containing Ga 2 O 3 as a main component is more preferably room temperature to 300 ° C., and further preferably room temperature to 200 ° C.

絶縁膜のエッチングにおいて、SiOやSiN等のSi系絶縁膜である場合、通常CF等を用いたドライエッチングが使用されるが、バッファ層が例えば低温成長GaNである場合、エッチングによるバッファ層表面のダメージが工程上問題となる。さらに、高品質のGaNの結晶を促すバッファ層として、低温成長AlN、Ti、TiN、Al、6H−SiC、LiAlO、LiGaO、ZnO、LSAT、MnAl、LiNbO、LaNiO、ScMgAlO、LiTaO、NdGaO、グラフェン、コランダムITO、コランダムITZO等もあるが、これらはSiOやSiNxのエッチングガスに対して必ずしも耐性であるわけではない。
本発明では、絶縁膜がGaを主成分とし、当該Gaは両性酸化物であり、弱アルカリに溶解できるため、バッファ層へのダメージ無しに容易にエッチングできる。エッチング速度はSnO及び/又はInを適量加えることで調整することもできる。
In the etching of the insulating film, when it is a Si-based insulating film such as SiO 2 or SiN, dry etching using CF 4 or the like is usually used. Surface damage becomes a problem in the process. Furthermore, as a buffer layer for promoting high-quality GaN crystals, low-temperature grown AlN, Ti, TiN, Al 2 O 3 , 6H—SiC, LiAlO 2 , LiGaO 2 , ZnO, LSAT, MnAl 2 O 4 , LiNbO 3 , LaNiO 3 3 , ScMgAlO 4 , LiTaO 3 , NdGaO 3 , graphene, corundum ITO, corundum ITZO, and the like, but these are not necessarily resistant to the etching gas of SiO 2 or SiNx.
In the present invention, the insulating film contains Ga 2 O 3 as a main component, and the Ga 2 O 3 is an amphoteric oxide and can be dissolved in a weak alkali, so that it can be easily etched without damaging the buffer layer. The etching rate can also be adjusted by adding an appropriate amount of SnO 2 and / or In 2 O 3 .

絶縁膜の開口部は、従来公知のフォトリソグラフィー法等を用いることで形成することができる。例えば、GaをRFマグネトロンスパッタ法で成膜後、ポジレジストをスピンコート法で塗布し、貫通孔パターンを有するフォトマスクを介して露光し、現像する。現像液にはTMAH(水酸化テトラメチルアンモニウム)等の有機アルカリを使用するとよい。Ga膜の溶解が著しい場合には、GaにSnOを2〜20原子%の割合で含む材料を用いて絶縁膜を形成するとよい。現像後、HF、BHF(バッファ―ドフッ酸)、塩酸、硫酸、リン酸、等の酸でエッチングすると、貫通孔を開けることができる。 The opening of the insulating film can be formed by using a conventionally known photolithography method or the like. For example, after Ga 2 O 3 is formed by RF magnetron sputtering, a positive resist is applied by spin coating, exposed through a photomask having a through-hole pattern, and developed. An organic alkali such as TMAH (tetramethylammonium hydroxide) may be used for the developer. In the case where the Ga 2 O 3 film is significantly dissolved, an insulating film may be formed using a material containing SnO 2 in a proportion of 2 to 20 atomic% in Ga 2 O 3 . After development, through-holes can be formed by etching with an acid such as HF, BHF (buffered hydrofluoric acid), hydrochloric acid, sulfuric acid, phosphoric acid or the like.

絶縁膜上にGaN層、AlGaN層、InGaN層等の窒化物半導体層を成膜する際の成膜方法は限定されないが、例えば、有機金属気相成長法(MOCVD法);Hydride Vaor Phase Epitaxy法(HVPE法)等のCVD成長方法;分子線エピタキシー法(MBE法);スパッタエピタキシー法等によって成膜できる。また、エピタキシャル層の材質としてはGaN、InGaN,AlGaNの他、これらの混晶、pn制御するためのドーピングも従来公知の方法で適用可能である。   The method for forming a nitride semiconductor layer such as a GaN layer, an AlGaN layer, or an InGaN layer on the insulating film is not limited. For example, metal organic vapor phase epitaxy (MOCVD method); Hydride Vaor Phase Epitaxy method The film can be formed by a CVD growth method such as (HVPE method); molecular beam epitaxy method (MBE method); sputter epitaxy method or the like. In addition to GaN, InGaN, and AlGaN as materials for the epitaxial layer, these mixed crystals and doping for controlling pn can also be applied by a conventionally known method.

本発明のIII族窒化物半導体成長用テンプレート及びIII族窒化物半導体基板を用いることにより、GaN,AlGaN,AlN等を含んで構成されるダイオード、MOSFETが得られる。ダイオードには、発光ダイオード、ショットキーバリアダイオード、レーザーダイオード等が含まれる。   By using the group III nitride semiconductor growth template and the group III nitride semiconductor substrate of the present invention, a diode or MOSFET comprising GaN, AlGaN, AlN or the like can be obtained. The diode includes a light emitting diode, a Schottky barrier diode, a laser diode, and the like.

実施例1
[III族窒化物半導体成長用テンプレートの製造]
以下の方法で、図1に示すIII族窒化物半導体成長用テンプレートと同じ層構成を有するテンプレートを製造した。
2インチのサファイア基板を有機溶剤で超音波洗浄し、あらかじめ960℃で30分のクリーニングを行った。次にc面上にチタンを100nm電子ビームで基板温度室温で蒸着した。当該チタンは第1のバッファ層として機能する。次にMOCVD装置に基板をセットし、560℃に加熱した後、NH、H、トリメチルガリウムの混合ガスを導入して、厚さ130nmの低温成長GaNからなる第2のバッファ層を成膜した。
続いて、スパッタリング装置に得られた基板をセットし、ガリウムと錫の酸化物焼結体(Ga:SnO=95:5(原子比))をターゲットとしてRFスパッタリングを行い、厚さ300nmの絶縁膜を形成した。絶縁膜の形成は100℃で行った。次に、この基板にレジストを塗布し、フォトマスクを介して露光、現像の後、リン酸によるエッチングを行った。ポストベークの後、レジストを剥離して、2.5μm径が5μmピッチで整列したコンタクトホールを形成してマスクパターンとし、III族窒化物半導体成長用テンプレートを製造した。
Example 1
[Manufacture of Group III Nitride Semiconductor Growth Template]
A template having the same layer configuration as that of the group III nitride semiconductor growth template shown in FIG. 1 was manufactured by the following method.
A 2-inch sapphire substrate was ultrasonically cleaned with an organic solvent and previously cleaned at 960 ° C. for 30 minutes. Next, titanium was deposited on the c-plane with a 100 nm electron beam at a substrate temperature of room temperature. The titanium functions as a first buffer layer. Next, after setting the substrate in the MOCVD apparatus and heating to 560 ° C., a mixed gas of NH 3 , H 2 and trimethyl gallium is introduced to form a second buffer layer made of low-temperature grown GaN having a thickness of 130 nm. did.
Subsequently, the substrate obtained in the sputtering apparatus was set, and RF sputtering was performed by using an oxide sintered body of gallium and tin (Ga 2 O 3 : SnO 2 = 95: 5 (atomic ratio)) as a target. A 300 nm insulating film was formed. The insulating film was formed at 100 ° C. Next, a resist was applied to the substrate, and after exposure and development through a photomask, etching with phosphoric acid was performed. After post-baking, the resist was peeled off to form a contact hole in which 2.5 μm diameter was aligned at a pitch of 5 μm to form a mask pattern, and a group III nitride semiconductor growth template was manufactured.

[III族窒化物半導体基板の製造と評価]
得られたIII族窒化物半導体成長用テンプレートをMOCVD装置にセットし、基板を1040℃に加熱した後、NH、H、トリメチルガリウムの混合ガスを導入し、厚さ700nmのGaN層(高温GaNエピタキシャル層)を成膜し、III族窒化物半導体基板を製造した。
製造したIII族窒化物半導体基板について、GaN層の貫通転位密度をエッチピット法により評価した。貫通転位密度は、六角形のエッチピット密度として表すことができ、GaN層の上にInGaN層を成長させ、バッファ層上のInGaNと、絶縁膜マスク上(ELO上)のInGaNのエッチピット密度の比を求めた。結果を表1に示す。
上記六角形のエッチピット密度は、リン酸:硫酸=1:3のエッチング液(温度250℃)にInGaN層を成長させたIII族窒化物半導体基板を10分間浸し、InGaN層の表面に形成されたエッチピット密度を走査電子顕微鏡で測定することにより得た。貫通転位密度の比については、バッファ層上のInGaNと絶縁膜上のInGaNを走査電子顕微鏡により観察し、確認された六角形のエッチピットを貫通転位と見做し、そのエッチピットの比を貫通転位密度の比とした。
[Manufacture and evaluation of group III nitride semiconductor substrates]
The obtained group III nitride semiconductor growth template was set in a MOCVD apparatus, the substrate was heated to 1040 ° C., and then a mixed gas of NH 3 , H 2 and trimethyl gallium was introduced, and a 700 nm thick GaN layer (high temperature A GaN epitaxial layer) was formed to produce a group III nitride semiconductor substrate.
About the manufactured group III nitride semiconductor substrate, the threading dislocation density of the GaN layer was evaluated by an etch pit method. The threading dislocation density can be expressed as a hexagonal etch pit density. An InGaN layer is grown on the GaN layer, and the InGaN etch pit density of InGaN on the buffer layer and InGaN on the insulating film mask (on ELO). The ratio was determined. The results are shown in Table 1.
The hexagonal etch pit density is formed on the surface of the InGaN layer by immersing the group III nitride semiconductor substrate on which the InGaN layer is grown in an etching solution of phosphoric acid: sulfuric acid = 1: 3 (temperature: 250 ° C.) for 10 minutes. The etch pit density was obtained by measuring with a scanning electron microscope. Regarding the ratio of threading dislocation density, the InGaN on the buffer layer and the InGaN on the insulating film were observed with a scanning electron microscope, and the confirmed hexagonal etch pits were regarded as threading dislocations. The ratio of dislocation density was used.

実施例2
サファイア基板の代わりにガラス基板を用い、絶縁膜の形成にGa:SnO=90:10(原子比)の組成を有するガリウムと錫の酸化物焼結体からなるターゲットを用いた他は実施例1と同様にIII族窒化物半導体成長用テンプレート及びIII族窒化物半導体基板を製造し、評価した。結果を表1に示す。
Example 2
Other than using a glass substrate instead of a sapphire substrate and using a target made of an oxide sintered body of gallium and tin having a composition of Ga 2 O 3 : SnO 2 = 90: 10 (atomic ratio) for forming an insulating film Manufactured and evaluated a group III nitride semiconductor growth template and a group III nitride semiconductor substrate in the same manner as in Example 1. The results are shown in Table 1.

実施例3
サファイア基板の代わりにガラス基板を用い、第1のバッファ層の形成にTiNを用い、絶縁膜の形成にGa:In=60:40(原子比)の組成を有するガリウムとインジウムの酸化物焼結体からなるターゲットを用いた他は実施例1と同様にIII族窒化物半導体成長用テンプレート及びIII族窒化物半導体基板を製造し、評価した。結果を表1に示す。
Example 3
A glass substrate is used instead of a sapphire substrate, TiN is used for forming the first buffer layer, and gallium having a composition of Ga 2 O 3 : In 2 O 3 = 60: 40 (atomic ratio) is used for forming the insulating film; A group III nitride semiconductor growth template and a group III nitride semiconductor substrate were produced and evaluated in the same manner as in Example 1 except that a target made of an indium oxide sintered body was used. The results are shown in Table 1.

実施例4
サファイア基板の代わりに多結晶アルミナ基板を用い、第1のバッファ層を形成せず、絶縁膜の形成にGa:SnO=90:10(原子比)の組成を有するガリウムと錫の酸化物焼結体からなるターゲットを用いた他は実施例1と同様にIII族窒化物半導体成長用テンプレート及びIII族窒化物半導体基板を製造し、評価した。結果を表1に示す。
Example 4
A polycrystalline alumina substrate is used instead of the sapphire substrate, the first buffer layer is not formed, and the insulating film is formed of gallium and tin having a composition of Ga 2 O 3 : SnO 2 = 90: 10 (atomic ratio). A group III nitride semiconductor growth template and group III nitride semiconductor substrate and a group III nitride semiconductor substrate were manufactured and evaluated in the same manner as in Example 1 except that a target made of an oxide sintered body was used. The results are shown in Table 1.

実施例5
サファイア基板の代わりにガラス基板を用い、第1のバッファ層を形成せず、第2のバッファ層の形成にLaNiOを用いた他は実施例1と同様にIII族窒化物半導体成長用テンプレート及びIII族窒化物半導体基板を製造し、評価した。結果を表1に示す。
Example 5
A group III nitride semiconductor growth template and the same as in Example 1 except that a glass substrate is used instead of the sapphire substrate, the first buffer layer is not formed, and LaNiO 3 is used to form the second buffer layer. A group III nitride semiconductor substrate was manufactured and evaluated. The results are shown in Table 1.

比較例1
第1のバッファ層を形成せず、絶縁膜の形成にSiOからなるターゲットを用いた他は実施例1と同様にIII族窒化物半導体成長用テンプレート及びIII族窒化物半導体基板を製造し、評価した。結果を表1に示す。
Comparative Example 1
A group III nitride semiconductor growth template and a group III nitride semiconductor substrate were produced in the same manner as in Example 1 except that the first buffer layer was not formed and a target made of SiO 2 was used to form the insulating film, evaluated. The results are shown in Table 1.

表1の結果から分かるように、比較例1ではエッチピットの比が130という値を示しており、GaN層の欠陥密度が高くなっていることが分かる。   As can be seen from the results in Table 1, in Comparative Example 1, the ratio of etch pits is 130, indicating that the defect density of the GaN layer is high.

1 III族窒化物半導体成長用テンプレート
2 III族窒化物半導体基板
10 絶縁膜
12 開口部
20 支持基板
30 第1のバッファ層
40 第2のバッファ層
50 III族窒化物半導体
1 Group III nitride semiconductor growth template 2 Group III nitride semiconductor substrate 10 Insulating film 12 Opening 20 Support substrate 30 First buffer layer 40 Second buffer layer 50 Group III nitride semiconductor

Claims (8)

支持基板と、複数の開口部を有するマスクパターンである絶縁膜とをこの順に含む積層体からなるIII族窒化物半導体成長用テンプレートであって、
前記絶縁膜がGaを主成分として含むIII族窒化物半導体成長用テンプレート。
A group III nitride semiconductor growth template comprising a laminated body including a support substrate and an insulating film which is a mask pattern having a plurality of openings in this order,
A group III nitride semiconductor growth template, wherein the insulating film contains Ga 2 O 3 as a main component.
前記絶縁膜がSnO及びInから選択される1以上とGaからなる請求項1に記載のIII族窒化物半導体成長用テンプレート。 The group III nitride semiconductor growth template according to claim 1, wherein the insulating film is made of one or more selected from SnO 2 and In 2 O 3 and Ga 2 O 3 . 前記支持基板及び前記絶縁膜の間にバッファ層を含み、
前記バッファ層が、低温成長GaN、低温成長AlN、Ti、TiN、Al、6H−SiC、LiAlO、LiGaO、ZnO、(LaAlO)0.3−(SrAl0.5Ta0.5)0.7、MnAl、LiNbO、LaNiO、ScMgAlO、LiTaO、NdGaO、グラフェン、コランダムITO、又はコランダムITZOからなる請求項1又は2に記載のIII族窒化物半導体成長用テンプレート。
Including a buffer layer between the support substrate and the insulating film;
The buffer layer is made of low-temperature grown GaN, low-temperature grown AlN, Ti, TiN, Al 2 O 3 , 6H—SiC, LiAlO 2 , LiGaO 2 , ZnO, (LaAlO 3 ) 0.3 − (SrAl 0.5 Ta 0. The group III nitride according to claim 1, comprising 5 O 3 ) 0.7, MnAl 2 O 4 , LiNbO 3 , LaNiO 3 , ScMgAlO 4 , LiTaO 3 , NdGaO 3 , graphene, corundum ITO, or corundum ITZO. Template for semiconductor growth.
前記バッファ層が前記開口部から露出しており、前記バッファ層が前記低温成長GaNからなる請求項3に記載のIII族窒化物半導体成長用テンプレート。   The group III nitride semiconductor growth template according to claim 3, wherein the buffer layer is exposed from the opening, and the buffer layer is made of the low-temperature grown GaN. 前記支持基板がガラス基板である請求項1〜4のいずれかに記載のIII族窒化物半導体成長用テンプレート。   The group III nitride semiconductor growth template according to any one of claims 1 to 4, wherein the support substrate is a glass substrate. 請求項1〜5のいずれかに記載のIII族窒化物半導体成長用テンプレートの前記絶縁膜上に、III族窒化物半導体を有するIII族窒化物半導体基板。   A group III nitride semiconductor substrate having a group III nitride semiconductor on the insulating film of the group III nitride semiconductor growth template according to claim 1. 前記III族窒化物半導体がGaN、AlN、AlGaN又はInGaNからなる請求項6に記載のIII族窒化物半導体基板。   The group III nitride semiconductor substrate according to claim 6, wherein the group III nitride semiconductor is made of GaN, AlN, AlGaN, or InGaN. 前記III族窒化物半導体が、前記絶縁膜のマスクパターンの開口部を充填して形成されており、
前記開口部上の前記III族窒化物半導体の結晶転位密度をA、及び前記マスクパターン上の前記III族窒化物半導体の結晶転位密度をBとしたときに、1≦B/A≦100を満たす請求項7に記載のIII族窒化物半導体基板。
The group III nitride semiconductor is formed by filling an opening of a mask pattern of the insulating film,
When the crystal dislocation density of the group III nitride semiconductor on the opening is A and the crystal dislocation density of the group III nitride semiconductor on the mask pattern is B, 1 ≦ B / A ≦ 100 is satisfied. The group III nitride semiconductor substrate according to claim 7.
JP2017067564A 2017-03-30 2017-03-30 Template for growing group iii nitride semiconductor Pending JP2018168029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017067564A JP2018168029A (en) 2017-03-30 2017-03-30 Template for growing group iii nitride semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067564A JP2018168029A (en) 2017-03-30 2017-03-30 Template for growing group iii nitride semiconductor

Publications (1)

Publication Number Publication Date
JP2018168029A true JP2018168029A (en) 2018-11-01

Family

ID=64019236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067564A Pending JP2018168029A (en) 2017-03-30 2017-03-30 Template for growing group iii nitride semiconductor

Country Status (1)

Country Link
JP (1) JP2018168029A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009882A (en) * 2019-06-28 2021-01-28 株式会社Flosfia Etching processing method
JP2021009881A (en) * 2019-06-28 2021-01-28 株式会社Flosfia Etching processing method
CN113517175A (en) * 2021-06-07 2021-10-19 西安电子科技大学 beta-Ga based on heterogeneous substrate2O3Film and preparation method thereof
CN114725235A (en) * 2022-04-06 2022-07-08 中国科学院苏州纳米技术与纳米仿生研究所 Bipolar response multi-wavelength photoelectric detector, and manufacturing method and application thereof
WO2023026796A1 (en) * 2021-08-24 2023-03-02 株式会社ジャパンディスプレイ Light-emitting device and light-emitting device-forming substrate
WO2023037870A1 (en) * 2021-09-07 2023-03-16 株式会社ジャパンディスプレイ Semiconductor device
WO2023145215A1 (en) * 2022-01-28 2023-08-03 株式会社ジャパンディスプレイ Light-emitting device
WO2024029181A1 (en) * 2022-08-03 2024-02-08 株式会社ジャパンディスプレイ Transistor
WO2024048393A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Multilayer structure, method for producing multilayer structure and semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009882A (en) * 2019-06-28 2021-01-28 株式会社Flosfia Etching processing method
JP2021009881A (en) * 2019-06-28 2021-01-28 株式会社Flosfia Etching processing method
JP7366341B2 (en) 2019-06-28 2023-10-23 株式会社Flosfia Etching method
JP7366340B2 (en) 2019-06-28 2023-10-23 株式会社Flosfia Etching method
CN113517175A (en) * 2021-06-07 2021-10-19 西安电子科技大学 beta-Ga based on heterogeneous substrate2O3Film and preparation method thereof
WO2023026796A1 (en) * 2021-08-24 2023-03-02 株式会社ジャパンディスプレイ Light-emitting device and light-emitting device-forming substrate
WO2023037870A1 (en) * 2021-09-07 2023-03-16 株式会社ジャパンディスプレイ Semiconductor device
WO2023145215A1 (en) * 2022-01-28 2023-08-03 株式会社ジャパンディスプレイ Light-emitting device
CN114725235A (en) * 2022-04-06 2022-07-08 中国科学院苏州纳米技术与纳米仿生研究所 Bipolar response multi-wavelength photoelectric detector, and manufacturing method and application thereof
WO2024029181A1 (en) * 2022-08-03 2024-02-08 株式会社ジャパンディスプレイ Transistor
WO2024048393A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Multilayer structure, method for producing multilayer structure and semiconductor device

Similar Documents

Publication Publication Date Title
JP2018168029A (en) Template for growing group iii nitride semiconductor
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
KR100976268B1 (en) Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element
Guo et al. Comparative study of etching high crystalline quality AlN and GaN
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
KR101321654B1 (en) Substrate for growing group-iii nitride semiconductors, epitaxial substrate for group-iii nitride semiconductors, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductors, and methods for manufacturing the preceding
JP2007106665A (en) Gallium nitride device substrate containing lattice parameter altering element
JP2018087128A (en) Method for growing nitride semiconductor layer
JP2008034834A (en) Growing method of nitride single crystal on silicon substrate, nitride-semiconductor light-emitting element using the same and manufacturing method of the same
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP6152548B2 (en) Gallium oxide substrate and manufacturing method thereof
US20100025727A1 (en) Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
US8143630B2 (en) Zinc sulfide substrates for group III-nitride epitaxy and group III-nitride devices
JP2007246289A (en) Method for manufacturing gallium nitride semiconductor substrate
US20170279003A1 (en) Group iii nitride semiconductor and method for producing same
JP2002050585A (en) Method for growing crystal of semiconductor
CN102280533A (en) Method for preparing gallium nitride substrate material
JP2002241198A (en) GaN SINGLE CRYSTAL SUBSTRATE AND METHOD FOR PRODUCING THE SAME
US9583340B2 (en) Semipolar nitride semiconductor structure and method of manufacturing the same
KR100786797B1 (en) III-nitride semiconductor on Si related substrate including the step formation and its opto-devices and manufacturing method thereof
KR20070100851A (en) Fabrication of templates for high-quality group 3 nitride-based homoepitaxial substrate and its related light-emitting multistructure and growth of 3 nitride-based epitaxial semiconductor thin film using templates
CN106876250B (en) Epitaxial growth method of gallium nitride film material
US20220416015A1 (en) Semiconductor element and method for manufacturing semiconductor element
JP4786587B2 (en) Group III nitride semiconductor and method for manufacturing the same, substrate for manufacturing group III nitride semiconductor
KR20090048139A (en) Nitride-based semiconductor light emitting device and method of manufacturing the same