JP2018157450A - Failure determination apparatus, power supply device, determination method for failure determination apparatus, and program - Google Patents
Failure determination apparatus, power supply device, determination method for failure determination apparatus, and program Download PDFInfo
- Publication number
- JP2018157450A JP2018157450A JP2017053982A JP2017053982A JP2018157450A JP 2018157450 A JP2018157450 A JP 2018157450A JP 2017053982 A JP2017053982 A JP 2017053982A JP 2017053982 A JP2017053982 A JP 2017053982A JP 2018157450 A JP2018157450 A JP 2018157450A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- voltage
- input terminal
- terminal
- connection state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラムに関する。 The present invention relates to a failure determination device, a power supply device, a determination method for the failure determination device, and a program.
さまざまな電気機器が普及しており、それらの電気機器には電源回路が搭載されている場合がある。
特許文献１には、関連する技術として、１つの直流主電源から複数のインバータに並列に電力給電するように構成された電力変換装置において、インバータの短絡モード不良を検出し、直流主電源を停止させる技術が記載されている。
Various electric devices are widespread, and there are cases where a power circuit is mounted on these electric devices.
In
ところで、電気機器の中には、その電気機器における負荷への電力の供給が一時たりとも断たれることが許されない、すなわち、負荷へ電力を常に供給し続けなければならない電気機器が存在する。
そのような電気機器では、複数の電源回路を備える冗長電源システムが使用される場合がある。冗長電源システムでは、他の電源回路に不具合が発生した場合に、不具合が発生した電源回路から自電源回路を切り離してその不具合の影響を受けないようにするＯＲｉｎｇ回路が備えられることがある。他の電源回路に不具合が発生した場合に、ＯＲｉｎｇ回路を用いて他の電源回路から自電源回路を確実に切り離すために、ＯＲｉｎｇ回路におけるスイッチ部に不具合が発生したことをより正確に判定することのできる技術が求められていた。
By the way, among electrical devices, there is an electrical device in which the supply of power to the load in the electrical device is not allowed to be interrupted, that is, the power must always be supplied to the load.
In such an electric device, a redundant power supply system including a plurality of power supply circuits may be used. In a redundant power supply system, when a failure occurs in another power supply circuit, an ORing circuit that separates the power supply circuit from the power supply circuit in which the failure has occurred and is not affected by the failure may be provided. When a failure occurs in another power supply circuit, the ORing circuit is used to reliably disconnect the power supply circuit from the other power supply circuit, thereby more accurately determining that a failure has occurred in the switch section in the ORing circuit. The technology which can do was demanded.
本発明は、上記の課題を解決することのできる不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラムを提供することを目的としている。 An object of the present invention is to provide a failure determination device, a power supply device, a failure determination device determination method, and a program capable of solving the above-described problems.
上記目的を達成するために、本発明は、入力端子、出力端子及び制御端子を有するスイッチ部とダイオードとを有するＯＲｉｎｇ回路におけるダイオードの順方向電圧に基づいて設定される基準電圧と、前記入力端子と前記出力端子との間の電圧とを比較し、比較した結果に応じた比較結果信号を出力するコンパレータと、前記入力端子と前記出力端子との間の接続状態を制御する接続状態制御信号、及び、前記比較結果信号に基づいて、前記スイッチ部における不具合の有無を判定する不具合判定部と、を備える不具合判定装置である。 In order to achieve the above object, the present invention provides a reference voltage set based on a forward voltage of a diode in an ORing circuit having a diode and a switch unit having an input terminal, an output terminal and a control terminal, and the input terminal. A comparator that outputs a comparison result signal according to the comparison result, a connection state control signal that controls a connection state between the input terminal and the output terminal, And the malfunction determination apparatus provided with the malfunction determination part which determines the presence or absence of the malfunction in the said switch part based on the said comparison result signal.
また、本発明は、上記の不具合判定装置と、入力端子、出力端子及び制御端子を有し、前記入力端子にアノードが接続され前記出力端子にカソードが接続されたダイオードを有するスイッチ部、及び、前記制御端子に入力する接続状態制御信号に基づいて、前記入力端子と前記出力端子との間の接続状態を制御する制御部を備えるＯＲｉｎｇ回路と、を備える電源装置である。 Further, the present invention provides the above-described defect determination device, a switch unit having a diode having an input terminal, an output terminal, and a control terminal, an anode connected to the input terminal and a cathode connected to the output terminal, and An ORing circuit including a control unit that controls a connection state between the input terminal and the output terminal based on a connection state control signal input to the control terminal.
また、本発明は、入力端子、出力端子及び制御端子を有するスイッチ部とダイオードとを有するＯＲｉｎｇ回路におけるダイオードの順方向電圧に基づいて設定される基準電圧と、前記入力端子と前記出力端子との間の電圧とを比較し、比較した結果に応じた比較結果信号を出力するコンパレータを備える不具合判定装置の判定方法であって、前記入力端子と前記出力端子との間の接続状態を制御する接続状態制御信号、及び、前記比較結果信号に基づいて、前記スイッチ部における不具合の有無を判定すること、を含む不具合判定装置の判定方法である。 In addition, the present invention provides a reference voltage set based on a forward voltage of a diode in an ORing circuit having a diode and a switch unit having an input terminal, an output terminal and a control terminal, and the input terminal and the output terminal. A determination method of a failure determination device including a comparator that compares a voltage between the two and outputs a comparison result signal according to the comparison result, the connection controlling the connection state between the input terminal and the output terminal A determination method of a defect determination device including determining whether or not there is a defect in the switch unit based on a state control signal and the comparison result signal.
また、本発明は、入力端子、出力端子及び制御端子を有するスイッチ部とダイオードとを有するＯＲｉｎｇ回路におけるダイオードの順方向電圧に基づいて設定される基準電圧と、前記入力端子と前記出力端子との間の電圧とを比較し、比較した結果に応じた比較結果信号を出力するコンパレータを備える不具合判定装置のコンピュータに、前記入力端子と前記出力端子との間の接続状態を制御する接続状態制御信号、及び、前記比較結果信号に基づいて、前記スイッチ部における不具合の有無を判定すること、を実行させるプログラムである。 In addition, the present invention provides a reference voltage set based on a forward voltage of a diode in an ORing circuit having a diode and a switch unit having an input terminal, an output terminal and a control terminal, and the input terminal and the output terminal. A connection state control signal for controlling a connection state between the input terminal and the output terminal in a computer of a failure determination device including a comparator that compares a voltage between them and outputs a comparison result signal according to the comparison result And determining whether or not there is a malfunction in the switch unit based on the comparison result signal.
本発明によれば、電源システムにおいて、ＯＲｉｎｇ回路におけるスイッチ部に不具合が発生したことをより正確に判定することができる。 According to the present invention, in the power supply system, it is possible to more accurately determine that a failure has occurred in the switch unit in the ORing circuit.
＜実施形態＞
本発明の一実施形態による電源システム１の構成について説明する。
本発明の一実施形態による電源システム１は、図１に示すように、複数の電源装置２、負荷３と、を備える。電源システム１では、負荷３に常に電力を供給できるように電源装置２を複数備え、冗長性を持たせている。
<Embodiment>
A configuration of the
A
電源装置２のそれぞれは、コンバータ部１０と、ＯＲｉｎｇ回路２０と、不具合判定装置３０と、を備える。
Each
コンバータ部１０は、図２に示すように、ＤＣ／ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ／Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）コンバータ１０１と、コンデンサ１０２と、を備える。
As shown in FIG. 2, the
ＤＣ／ＤＣコンバータ１０１は、直流電圧Ｖｉを受ける。ＤＣ／ＤＣコンバータ１０１は、受けた直流電圧Ｖｉを所定の直流電圧Ｖｏに変換する。ＤＣ／ＤＣコンバータ１０１は、変換後の直流電圧Ｖｏを出力する。なお、直流電圧Ｖｏは、後述するダイオード２０１ｂの順方向電圧ＶＦよりも高い電圧である。
The DC /
コンデンサ１０２は、ＤＣ／ＤＣコンバータ１０１が出力する直流電圧Ｖｏを安定させるためのコンデンサである。コンデンサ１０２の第１端子は、ＤＣ／ＤＣコンバータ１０１の出力端子に接続される。コンデンサ１０２の第２端子は、グラウンドＧＮＤに接続される。
The
ＯＲｉｎｇ回路２０は、図３に示すように、スイッチ部２０１と、ＯＲｉｎｇ制御部２０２（制御部）と、を備える。
スイッチ部２０１は、スイッチ素子２０１ａと、ダイオード２０１ｂと、を備える。
As illustrated in FIG. 3, the
The
スイッチ素子２０１ａは、入力端子ＩＮと、出力端子ＯＵＴと、制御端子Ｇと、を有する。入力端子ＩＮは、ＤＣ／ＤＣコンバータ１０１の出力端子に接続される。出力端子ＯＵＴは、負荷３に接続される。制御端子Ｇは、ＯＲｉｎｇ制御部２０２に接続される。
スイッチ素子２０１ａは、制御端子Ｇに入力される接続状態制御信号ＳＷ＿ＯＮに基づいて、入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が決定される。接続状態とは、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとが短絡状態または開放状態のことである。
The
Based on the connection state control signal SW_ON input to the control terminal G, the
ダイオード２０１ｂは、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間に接続される。具体的には、ダイオード２０１ｂのアノードは、スイッチ素子２０１ａの入力端子ＩＮに接続される。また、ダイオード２０１ｂのカソードは、スイッチ素子２０１ａの出力端子ＯＵＴに接続される。
ダイオード２０１ｂは、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとが短絡状態である場合、動作しない。すなわち、ダイオード２０１ｂのアノードとカソードの間の電圧は０ボルトとなり、ダイオード２０１ｂは電流を流さない。また、ダイオード２０１ｂは、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとが開放状態である場合、動作する。すなわち、ダイオード２０１ｂのアノードとカソードの間の電圧はダイオード２０１ｂの順方向電圧ＶＦとなり、ダイオード２０１ｂは電流を流す。
The diode 201b is connected between the input terminal IN and the output terminal OUT of the
The diode 201b does not operate when the input terminal IN and the output terminal OUT of the
ＯＲｉｎｇ制御部２０２（制御部）は、スイッチ素子２０１ａにおける接続状態を制御する。
具体的には、ＯＲｉｎｇ制御部２０２は、スイッチ素子２０１ａの制御端子Ｇに接続状態制御信号ＳＷ＿ＯＮを入力する。スイッチ素子２０１ａは、制御端子Ｇに入力される接続状態制御信号ＳＷ＿ＯＮに応じた接続状態になる。
本発明の実施形態においては、例えば、スイッチ素子２０１ａの制御端子ＧにＨｉｇｈレベルの接続状態制御信号ＳＷ＿ＯＮが入力されると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が短絡状態となる。また、スイッチ素子２０１ａの制御端子ＧにＬｏｗレベルの接続状態制御信号ＳＷ＿ＯＮが入力されると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が開放状態となる。
また、本発明の別の実施形態においては、例えば、スイッチ素子２０１ａの制御端子ＧにＨｉｇｈレベルの接続状態制御信号ＳＷ＿ＯＮが入力されると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が開放状態となる。また、スイッチ素子２０１ａの制御端子ＧにＬｏｗレベルの接続状態制御信号ＳＷ＿ＯＮが入力されると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が短絡状態となる。
The ORing control unit 202 (control unit) controls the connection state in the
Specifically, the
In the embodiment of the present invention, for example, when a high-level connection state control signal SW_ON is input to the control terminal G of the
In another embodiment of the present invention, for example, when a high-level connection state control signal SW_ON is input to the control terminal G of the
また、具体的には、例えば、スイッチ素子２０１ａがエンハンスメント形のｎＭＯＳトランジスタ２０１ａであるものとする。ｎＭＯＳトランジスタ２０１ａの入力端子ＩＮは、図３に示すように、ｎＭＯＳトランジスタ２０１ａの基板に接続される。ここでの基板とは、ボディ、バルク、バックゲート、場合によっては、アイランド、ｐウェル、ｐサブストレートなどと呼ばれることもある、ｎＭＯＳトランジスタ２０１ａが形成される領域のことである。このとき、ｎＭＯＳトランジスタ２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間に、入力端子ＩＮ側がアノードで出力端子ＯＵＴ側がカソードの寄生ダイオードが存在する。スイッチ素子２０１ａがｎＭＯＳトランジスタ２０１ａである場合、この寄生ダイオードがダイオード２０１ｂとして機能する。
後述する例のように、負荷３が抵抗負荷であり、第１端子が出力端子ＯＵＴに接続され、第２端子がグラウンドＧＮＤに接続されているものとする。この場合、入力端子ＩＮの電位は、出力端子ＯＵＴの電位よりも高くなる。
ゲート−ソース間電圧ＶＧＳ、ドレイン−ソース間電圧ＶＤＳ、ｎＭＯＳトランジスタ２０１ａのしきい値電圧ＶＴＨとする。ＯＲｉｎｇ制御部２０２は、電圧の関係が（ＶＤＳ≧ＶＧＳ−ＶＴＨ）の条件を満足する接続状態制御信号ＳＷ＿ＯＮをスイッチ素子２０１ａの制御端子Ｇに入力する。すると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が短絡状態となる。また、電圧の関係が（ＶＤＳ＜ＶＧＳ−ＶＴＨ）の条件を満足すると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が開放状態となる。
Specifically, for example, it is assumed that the
As in an example described later, it is assumed that the
It is assumed that the gate-source voltage VGS, the drain-source voltage VDS, and the threshold voltage VTH of the
また、具体的には、例えば、スイッチ素子２０１ａがエンハンスメント形のｐＭＯＳトランジスタ２０１ａであるものとする。ｐＭＯＳトランジスタ２０１ａの入力端子ＩＮは、ｐＭＯＳトランジスタ２０１ａの基板に接続される。ここでの基板とは、ボディ、バルク、バックゲート、場合によっては、アイランド、ｎウェル、ｎサブストレートなどと呼ばれることもある、ｐＭＯＳトランジスタ２０１ａが形成される領域のことである。このとき、ｐＭＯＳトランジスタ２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間に、入力端子ＩＮ側がカソードで出力端子ＯＵＴ側がアノードの寄生ダイオードが存在する。後述する例のように、負荷３が抵抗負荷であり、第１端子が出力端子ＯＵＴに接続され、第２端子がグラウンドＧＮＤに接続されているものとする。この場合、寄生ダイオードは、動作しない。
ゲート−ソース間電圧ＶＧＳ、ドレイン−ソース間電圧ＶＤＳ、ｎＭＯＳトランジスタ２０１ａのしきい値電圧ＶＴＨとする。ＯＲｉｎｇ制御部２０２は、電圧の関係が（絶対値ＶＤＳ≧絶対値（ＶＧＳ−ＶＴＨ））の条件を満足する接続状態制御信号ＳＷ＿ＯＮをスイッチ素子２０１ａの制御端子Ｇに入力する。すると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が短絡状態となる。また、電圧の関係が（絶対値ＶＤＳ＜絶対値（ＶＧＳ−ＶＴＨ））の条件を満足すると、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の接続状態が開放状態となる。
また、ダイオード２０１ｂは、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間に接続される。具体的には、ダイオード２０１ｂのアノードは、スイッチ素子２０１ａの入力端子ＩＮに接続される。また、ダイオード２０１ｂのカソードは、スイッチ素子２０１ａの出力端子ＯＵＴに接続される。
ダイオード２０１ｂは、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとが短絡状態である場合、動作しない。すなわち、ダイオード２０１ｂのアノードとカソードの間の電圧は０ボルトとなり、ダイオード２０１ｂは電流を流さない。また、ダイオード２０１ｂは、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとが開放状態である場合、動作する。すなわち、ダイオード２０１ｂのアノードとカソードの間の電圧はダイオード２０１ｂの順方向電圧ＶＦとなり、ダイオード２０１ｂは電流を流す。
Specifically, for example, it is assumed that the
It is assumed that the gate-source voltage VGS, the drain-source voltage VDS, and the threshold voltage VTH of the
The diode 201b is connected between the input terminal IN and the output terminal OUT of the
The diode 201b does not operate when the input terminal IN and the output terminal OUT of the
負荷３は、図１に示すように、複数の電源装置２のそれぞれに共通の負荷である。負荷３は、図４に示すように、例えば、抵抗負荷３である。抵抗負荷３の第１端子は、スイッチ素子２０１ａの出力端子ＯＵＴに接続される。抵抗負荷３の第２端子は、グラウンドＧＮＤに接続される。
As shown in FIG. 1, the
不具合判定装置３０は、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合が発生しているか否かを判定する装置である。不具合判定装置３０は、図５に示すように、コンパレータ３０１と、電圧源３０２と、遅延回路３０３と、ＡＮＤゲート３０４（第１論理ゲート）と、ＩＮＶゲート３０５と、ＡＮＤゲート３０６（第２論理ゲート）と、ラッチ回路３０７と、不具合判定部３０８と、を備える。
The
コンパレータ３０１は、電圧源３０２が出力する直流電圧Ｖｒｅｆと、ダイオード２０１ｂの出力端子ＯＵＴと入力端子ＩＮとの間の電圧とを比較する。コンパレータ３０１は、第１入力端子と、第２入力端子と、出力端子と、を備える。第１入力端子は、電圧源３０２の出力端子に接続される。第２入力端子は、図示していない差動増幅器の出力端子に接続される。出力端子は、ＡＮＤゲート３０４の第１入力端子に接続される。コンパレータ３０１は、比較結果に応じたＨｉｇｈレベルの電圧、または、Ｌｏｗレベルの電圧をＡＮＤゲート３０４に出力する。
The
具体的には、例えば、スイッチ素子２０１ａの出力端子ＯＵＴにおける電圧を基準とした入力端子ＩＮにおける電圧を電圧ΔＶとする。スイッチ素子２０１ａが短絡状態である場合、電圧ΔＶは０ボルトである。このとき、スイッチ素子２０１ａの入力端子ＩＮにおける電圧は、直流電圧Ｖｏである。また、スイッチ素子２０１ａの出力端子ＯＵＴにおける電圧も直流電圧Ｖｏである。スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴのそれぞれを、図示していない差動入力端子（ディファレンシャル入力）と単出力端子（シングルエンド出力）とを有する差動増幅器の差動入力端子のそれぞれに接続する。差動増幅器の単出力端子のバイアス電圧を０ボルトに設定し、または、差動増幅器における信号経路にデカップリンコンデンサ、バイパスコンデンサなどと呼ばれる直流電圧を遮断するコンデンサを挿入する。そして、コンパレータ３０１の第１入力端子に、電圧源３０２の出力を接続し、コンパレータ３０１の第２入力端子に、差動増幅器の単出力端子を接続する。
このようにして、コンパレータ３０１の第１入力端子に、直流電圧Ｖｒｅｆが印加され、コンパレータ３０１の第２入力端子に単出力端子に、差動入力端子間の電圧ΔＶそのもの、または、差動入力端子間の電圧ΔＶを差動増幅器の増幅率Ａｖで増幅した電圧ＡｖΔＶを印加する。
Specifically, for example, the voltage at the input terminal IN with reference to the voltage at the output terminal OUT of the
In this way, the DC voltage Vref is applied to the first input terminal of the
なお、コンパレータ３０１の第２入力端子に電圧ΔＶが印加される場合、電圧ΔＶは、スイッチ素子２０１ａが短絡状態では、０ボルトとなる。また、コンパレータ３０１の第２入力端子に電圧ΔＶが入力される場合、電圧ΔＶは、スイッチ素子２０１ａが開放状態では、ダイオード２０１ｂの順方向電圧ＶＦとなる。そのため、直流電圧Ｖｒｅｆは、０ボルトとダイオード２０１ｂの順方向電圧ＶＦとの間の電圧（例えば、電圧（ＶＦ／２））に設定される。
コンパレータ３０１は、例えば、電圧ΔＶが直流電圧Ｖｒｅｆよりも高い場合、出力端子を介して、Ｌｏｗレベルの電圧をＡＮＤゲート３０４に出力する。また、コンパレータ３０１は、例えば、電圧ΔＶが直流電圧Ｖｒｅｆよりも低い場合、出力端子を介して、Ｈｉｇｈレベルの電圧をＡＮＤゲート３０４に出力する。
When the voltage ΔV is applied to the second input terminal of the
For example, when the voltage ΔV is higher than the DC voltage Vref, the
また、コンパレータ３０１の第２入力端子に電圧ＡｖΔＶが入力される場合、電圧ＡｖΔＶは、スイッチ素子２０１ａが短絡状態では、０ボルトとなる。また、コンパレータ３０１の第２入力端子に電圧ＡｖΔＶが印加される場合、電圧ＡｖΔＶは、スイッチ素子２０１ａが開放状態では、電圧ＡｖＶＦとなる。そのため、直流電圧Ｖｒｅｆは、０ボルトと電圧ＡｖＶＦとの間の電圧（例えば、電圧（ＡｖＶＦ／２））に設定される。
コンパレータ３０１は、例えば、電圧ＡｖΔＶが直流電圧Ｖｒｅｆよりも高い場合、出力端子を介して、Ｌｏｗレベルの電圧をＡＮＤゲート３０４に出力する。また、コンパレータ３０１は、例えば、電圧ＡｖΔＶが直流電圧Ｖｒｅｆよりも低い場合、出力端子を介して、Ｈｉｇｈレベルの電圧をＡＮＤゲート３０４に出力する。
Further, when the voltage AvΔV is input to the second input terminal of the
For example, when the voltage AvΔV is higher than the DC voltage Vref, the
また、本発明の別の実施形態では、具体的には、スイッチ素子２０１ａの出力端子ＯＵＴにおける電圧を基準とした入力端子ＩＮにおける電圧を電圧ΔＶとする。コンパレータ３０１の第１入力端子に、電圧源３０２の出力を接続し、コンパレータ３０１の第２入力端子に、スイッチ素子２０１ａの出力端子ＯＵＴを接続する。このようにして、コンパレータ３０１の入力端子に、直流電圧Ｖｒｅｆと、スイッチ素子２０１ａの出力における直流電圧（Ｖｏ−ΔＶ）とを印加する。なお、コンパレータ３０１の入力端子に直流電圧（Ｖｏ−ΔＶ）が印加される場合、直流電圧（Ｖｏ−ΔＶ）は、スイッチ素子２０１ａが短絡状態では、直流電圧Ｖｏとなる。また、コンパレータ３０１の入力端子に直流電圧（Ｖｏ−ΔＶ）が印加される場合、直流電圧（Ｖｏ−ΔＶ）は、スイッチ素子２０１ａが開放状態では、直流電圧（Ｖｏ−ＶＦ）となる。そのため、直流電圧Ｖｒｅｆは、直流電圧Ｖｏと直流電圧（Ｖｏ−ＶＦ）との間の直流電圧（例えば、直流電圧（Ｖｏ−（ＶＦ／２）））に設定される。
コンパレータ３０１は、例えば、直流電圧Ｖｏが直流電圧Ｖｒｅｆよりも高い場合、出力端子を介して、Ｌｏｗレベルの電圧をＡＮＤゲート３０４に出力する。また、コンパレータ３０１は、例えば、直流電圧Ｖｏが直流電圧Ｖｒｅｆよりも低い場合、出力端子を介して、Ｈｉｇｈレベルの電圧をＡＮＤゲート３０４に出力する。
In another embodiment of the present invention, specifically, the voltage at the input terminal IN with reference to the voltage at the output terminal OUT of the
For example, when the DC voltage Vo is higher than the DC voltage Vref, the
遅延回路３０３は、入力端子と、出力端子と、を備える。遅延回路３０３は、入力端子から起動信号ＰＳ＿ＯＮを受ける。遅延回路３０３は、受けた起動信号ＰＳ＿ＯＮを、所定の時間（例えば、時間（ｔ１−ｔ０））だけ遅延させて出力端子からＡＮＤゲート３０４に出力する。
The
ＡＮＤゲート３０４は、第１入力端子と、第２入力端子と、出力端子と、を備える。ＡＮＤゲート３０４の第１入力端子には、コンパレータ３０１の出力端子が接続され、Ｈｉｇｈレベルの電圧またはＬｏｗレベルの電圧が印加される。ＡＮＤゲート３０４の第２入力端子には、遅延回路３０３の出力端子が接続され、起動信号ＰＳ＿ＯＮが印加される。ＡＮＤゲート３０４は、入力端子に印加された電圧について論理積を演算する。ＡＮＤゲート３０４は、演算結果を出力端子からＡＮＤゲート３０６に出力する。
The AND
ＩＮＶゲート３０５は、入力端子から接続状態制御信号ＳＷ＿ＯＮを受ける。ＩＮＶゲート３０５は、受けた接続状態制御信号ＳＷ＿ＯＮを反転させた反転信号を出力端子からＡＮＤゲート３０６に出力する。
The
ＡＮＤゲート３０６は、第１入力端子と、第２入力端子と、出力端子と、を備える。ＡＮＤゲート３０６の第１入力端子には、ＡＮＤゲート３０４の出力端子が接続され、ＡＮＤゲート３０４の演算結果を示すＨｉｇｈレベルの電圧またはＬｏｗレベルの電圧が印加される。ＡＮＤゲート３０６の第２入力端子には、ＩＮＶゲート３０５の出力端子が接続され、接続状態制御信号ＳＷ＿ＯＮを反転させた反転信号が印加される。ＡＮＤゲート３０６は、入力端子に印加された電圧について論理積を演算する。ＡＮＤゲート３０６は、演算結果を出力端子からラッチ回路３０７に出力する。
The AND
ラッチ回路３０７は、入力端子と、出力端子と、を備える。ラッチ回路３０７は、入力端子からＡＮＤゲート３０６の演算結果を受ける。ラッチ回路３０７は、受けた演算結果を保持する。ラッチ回路３０７は、保持した演算結果を出力端子から不具合判定部３０８に出力する。
The
不具合判定部３０８は、入力端子と、出力端子と、を備える。不具合判定部３０８は、入力端子からラッチ回路３０７が保持した演算結果を受ける。不具合判定部３０８は、受けた演算結果に基づいて、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合が発生したか否かを判定する。
具体的には、不具合判定部３０８は、接続状態制御信号ＳＷ＿ＯＮがＬｏｗレベルである場合に、電圧ΔＶが０ボルトであるか電圧ＶＦであるかを判定する。より具体的には、不具合判定部３０８は、時刻ｔ２と時刻ｔ３との間におけるラッチ回路３０７の出力端子の電圧がＬｏｗレベルの電圧であるかＨｉｇｈレベルの電圧であるかを特定する。不具合判定部３０８は、ラッチ回路３０７の出力端子の電圧がＬｏｗレベルの電圧である場合、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合は発生していないと判定する。また、不具合判定部３０８は、ラッチ回路３０７の出力端子の電圧がＨｉｇｈレベルの電圧である場合、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合が発生していると判定する。
The
Specifically, the
次に、本発明の一実施形態による電源システム１の正常時の動作について説明する。
なお、時刻ｔ０において、起動信号ＰＳ＿ＯＮは、Ｌｏｗレベルの信号である。また、時刻ｔ０において、接続状態制御信号ＳＷ＿ＯＮは、Ｌｏｗレベルの信号である。
Next, the normal operation of the
At time t0, the activation signal PS_ON is a low level signal. At time t0, the connection state control signal SW_ON is a low level signal.
図６は、本発明の一実施形態による電源システム１の正常時の信号波形を示す図である。
時刻ｔ０は、電源装置２の起動前の状態を示し、起動信号ＰＳ＿ＯＮは、時刻ｔ１までＬｏｗレベルの信号、すなわち、電源装置２はオフ状態である。したがって、電源装置２の出力端子における電圧は０ボルトであり、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の電圧ΔＶは０ボルトとなる。
FIG. 6 is a diagram showing signal waveforms when the
The time t0 indicates a state before the
時刻ｔ１において起動信号ＰＳ＿ＯＮがＬｏｗレベルからＨｉｇｈレベルへ変化すると、電源装置２は起動する。電源装置２が起動すると、電源装置２の出力端子における電圧は直流電圧Ｖｏとなる。直流電圧Ｖｏは、ダイオード２０１ｂの順方向電圧ＶＦよりも高い電圧である。そのため、電源装置２が起動すると、ダイオード２０１ｂにおいて順方向電圧ＶＦが発生し、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の電圧ΔＶは電圧ＶＦとなる。このとき、負荷３には、直流電圧（Ｖｏ−ＶＦ）の電圧が印加される。
When the activation signal PS_ON changes from the Low level to the High level at time t1, the
コンパレータ３０１は、時刻ｔ１まで、出力端子からＡＮＤゲート３０４の第１入力端子にＨｉｇｈレベルの電圧を出力する。時刻ｔ１において、電圧ΔＶが０ボルトから電圧ＶＦに変化すると、コンパレータ３０１は、時刻ｔ１以降、出力端子からＡＮＤゲート３０４の第１入力端子にＬｏｗレベルの電圧を出力する。
また、時刻ｔ１において、起動信号ＰＳ＿ＯＮは、ＬｏｗレベルからＨｉｇｈレベルに変化する。遅延回路３０３が遅延させる遅延時間を遅延時間Ｔ１とすると、遅延回路３０３は、時刻（ｔ１＋Ｔ１）によって示される時刻ｔ２まで、出力端子からＡＮＤゲート３０４の第２入力端子にＬｏｗレベルの電圧を出力し、時刻ｔ２以降、Ｈｉｇｈレベルの電圧を出力する。
したがって、ＡＮＤゲート３０４は、時刻ｔ２以降、出力端子からＡＮＤゲート３０６の第１入力端子にＬｏｗレベルの電圧を出力する。
The
At time t1, the activation signal PS_ON changes from the low level to the high level. Assuming that the delay time delayed by the
Therefore, the AND
また、時刻ｔ３において、接続状態制御信号ＳＷ＿ＯＮは、ＬｏｗレベルからＨｉｇｈレベルに変化する。したがって、ＩＮＶゲート３０５は、時刻ｔ３まで、出力端子からＡＮＤゲート３０６の第２入力端子にＨｉｇｈレベルの電圧を出力し、時刻ｔ３以降、Ｌｏｗレベルの電圧を出力する。
したがって、ＡＮＤゲート３０６は、時刻ｔ０以降、出力端子からラッチ回路３０７の入力端子にＬｏｗレベルの電圧を出力する。
At time t3, the connection state control signal SW_ON changes from the low level to the high level. Therefore, the
Therefore, the AND
ラッチ回路３０７は、時刻ｔ０以降、ＡＮＤゲート３０６からＬｏｗレベルの電圧を受ける。ラッチ回路３０７は、受けた電圧を保持する。ラッチ回路３０７は、受けた電圧を不具合判定部３０８に出力する。
The
不具合判定部３０８は、時刻ｔ０以降、ラッチ回路３０７からＬｏｗレベルの電圧を受ける。不具合判定部３０８は、時刻ｔ０以降、受けた電圧に基づいて、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合が発生したか否かを判定する。
この場合、不具合判定部３０８は、時刻ｔ２と時刻ｔ３との間におけるラッチ回路３０７の出力端子の電圧がＬｏｗレベルであるため、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合は発生していないと判定する。
The
In this case, since the voltage at the output terminal of the
次に、本発明の一実施形態による電源システム１の不具合発生時の動作について説明する。ここでの不具合は、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとが制御端子Ｇに印加する接続状態制御信号ＳＷ＿ＯＮと無関係に短絡状態となる不具合である。
なお、時刻ｔ０において、起動信号ＰＳ＿ＯＮは、Ｌｏｗレベルの信号である。また、時刻ｔ０において、接続状態制御信号ＳＷ＿ＯＮは、Ｌｏｗレベルの信号である。
Next, an operation when a failure occurs in the
At time t0, the activation signal PS_ON is a low level signal. At time t0, the connection state control signal SW_ON is a low level signal.
図７は、本発明の一実施形態による電源システム１の不具合発生時の信号波形を示す図である。
時刻ｔ０は、電源装置２の起動前の状態を示し、起動信号ＰＳ＿ＯＮは、時刻ｔ１までＬｏｗレベルの信号、すなわち、電源装置２はオフ状態である。したがって、電源装置２の出力端子における電圧は０ボルトであり、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の電圧ΔＶは０ボルトとなる。
FIG. 7 is a diagram showing signal waveforms when a failure occurs in the
The time t0 indicates a state before the
時刻ｔ１において起動信号ＰＳ＿ＯＮがＬｏｗレベルからＨｉｇｈレベルへ変化すると、電源装置２は起動する。電源装置２が起動すると、電源装置２の出力端子における電圧は直流電圧Ｖｏとなる。直流電圧Ｖｏは、ダイオード２０１ｂの順方向電圧ＶＦよりも高い電圧である。スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間は、短絡状態である。そのため、電源装置２が起動しても、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間の電圧ΔＶは０ボルトである。このとき、負荷３には、直流電圧Ｖｏの電圧が印加される。
When the activation signal PS_ON changes from the Low level to the High level at time t1, the
時刻ｔ０以降、電圧ΔＶは０ボルトである。この場合、コンパレータ３０１は、時刻ｔ０以降、出力端子からＡＮＤゲート３０４の第１入力端子にＨｉｇｈレベルの電圧を出力する。
また、時刻ｔ１において、起動信号ＰＳ＿ＯＮは、ＬｏｗレベルからＨｉｇｈレベルに変化する。遅延回路３０３が遅延させる遅延時間を遅延時間Ｔ１とすると、遅延回路３０３は、時刻（ｔ１＋Ｔ１）によって示される時刻ｔ２まで、出力端子からＡＮＤゲート３０４の第２入力端子にＬｏｗレベルの電圧を出力し、時刻ｔ２以降、Ｈｉｇｈレベルの電圧を出力する。
したがって、ＡＮＤゲート３０４は、時刻ｔ２まで、出力端子からＡＮＤゲート３０６の第１入力端子にＬｏｗレベルの電圧を出力し、時刻ｔ２以降、Ｈｉｇｈレベルの電圧を出力する。
After time t0, voltage ΔV is 0 volts. In this case, the
At time t1, the activation signal PS_ON changes from the low level to the high level. Assuming that the delay time delayed by the
Therefore, the AND
また、時刻ｔ３において、接続状態制御信号ＳＷ＿ＯＮは、ＬｏｗレベルからＨｉｇｈレベルに変化する。したがって、ＩＮＶゲート３０５は、時刻ｔ３まで、出力端子からＡＮＤゲート３０６の第２入力端子にＨｉｇｈレベルの電圧を出力し、時刻ｔ３以降、Ｌｏｗレベルの電圧を出力する。
したがって、ＡＮＤゲート３０６は、時刻ｔ２まで、出力端子からラッチ回路３０７の入力端子にＬｏｗレベルの電圧を出力する。また、ＡＮＤゲート３０６は、時刻ｔ２以降時刻ｔ３まで、Ｈｉｇｈレベルの電圧を出力する。ＡＮＤゲート３０６は、時刻ｔ３以降、Ｌｏｗレベルの電圧を出力する。
At time t3, the connection state control signal SW_ON changes from the low level to the high level. Therefore, the
Therefore, the AND
ラッチ回路３０７は、時刻ｔ２まで、ＡＮＤゲート３０６からＬｏｗレベルの電圧を受ける。また、ラッチ回路３０７は、時刻ｔ２以降時刻ｔ３まで、ＡＮＤゲート３０６からＨｉｇｈレベルの電圧を受ける。また、ラッチ回路３０７は、時刻ｔ３以降、ＡＮＤゲート３０６からＬｏｗレベルの電圧を受ける。ラッチ回路３０７は、時刻ｔ０以降、受けた電圧を保持する。ラッチ回路３０７は、受けた電圧を不具合判定部３０８に出力する。
The
不具合判定部３０８は、時刻ｔ２まで、ラッチ回路３０７からＬｏｗレベルの電圧を受ける。また、不具合判定部３０８は、時刻ｔ２以降、ラッチ回路３０７からＨｉｇｈレベルの電圧を受ける。不具合判定部３０８は、時刻ｔ０以降、受けた電圧に基づいて、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合が発生したか否かを判定する。
この場合、不具合判定部３０８は、時刻ｔ２と時刻ｔ３との間におけるラッチ回路３０７の出力端子の電圧がＨｉｇｈレベルであるため、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合が発生していると判定する。不具合判定部３０８は、スイッチ素子２０１ａの入力端子ＩＮと出力端子ＯＵＴとの間で短絡の不具合が発生していると判定した場合、電源装置２をＯＦＦ状態にする制御を行うものであってもよい。
The
In this case, since the voltage at the output terminal of the
以上、本発明の一実施形態による電源システム１について説明した。電源システム１において、不具合判定装置３０は、コンパレータ３０１と、不具合判定部３０８と、を備える。コンパレータ３０１は、入力端子ＩＮ、出力端子ＯＵＴ及び制御端子Ｇを有するスイッチ部２０１の入力端子ＩＮと出力端子ＯＵＴとの間のダイオード２０１ｂの順方向電圧ＶＦに基づいて設定される基準電圧Ｖｒｅｆと、入力端子ＩＮと出力端子ＯＵＴとの間の電圧ΔＶとを比較する。コンパレータ３０１は、比較した結果に応じた比較結果信号を出力する。不具合判定部３０８は、入力端子ＩＮと出力端子ＯＵＴとの間の接続状態を制御する接続状態制御信号ＳＷ＿ＯＮ、比較結果信号、及び、自電源装置２を起動させる起動信号に基づいて、スイッチ部２０１における不具合の有無を判定する。
このようにすれば、電源システム１において、ＯＲｉｎｇ回路２０におけるスイッチ部２０１に不具合が発生したことをより正確に判定することができる。
The
In this way, in the
次に、本発明の実施形態による最小構成の不具合判定装置３０について説明する。
本発明の実施形態による最小構成の不具合判定装置３０は、図８に示すように、コンパレータ３０１と、不具合判定部３０８と、を備える。
コンパレータ３０１は、入力端子ＩＮ、出力端子ＯＵＴ及び制御端子Ｇを有するスイッチ部２０１の入力端子ＩＮと出力端子ＯＵＴとの間のダイオード２０１ｂの順方向電圧ＶＦに基づいて設定される基準電圧Ｖｒｅｆと、入力端子ＩＮと出力端子ＯＵＴとの間の電圧ΔＶとを比較する。コンパレータ３０１は、比較した結果に応じた比較結果信号を出力する。
不具合判定部３０８は、入力端子ＩＮと出力端子ＯＵＴとの間の接続状態を制御する接続状態制御信号ＳＷ＿ＯＮ、比較結果信号、及び、自電源装置２を起動させる起動信号に基づいて、スイッチ部２０１における不具合の有無を判定する。
このようにすれば、電源システム１において、ＯＲｉｎｇ回路２０におけるスイッチ部２０１に不具合が発生したことをより正確に判定することができる。
Next, the
As shown in FIG. 8, the minimum
The
The
In this way, in the
なお、本発明の実施形態における記憶部や記憶装置（レジスタ、ラッチを含む）は、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部や記憶装置は、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。 Note that the storage unit and the storage device (including the register and the latch) in the embodiment of the present invention may be provided anywhere as long as appropriate information is transmitted and received. A plurality of storage units and storage devices may exist within a range where appropriate information is transmitted and received, and data may be distributed and stored.
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。 Note that the processing order of the processing according to the embodiment of the present invention may be changed within a range in which appropriate processing is performed.
本発明の実施形態における記憶部のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。 Each of the storage units in the embodiment of the present invention may be provided anywhere as long as appropriate information is transmitted and received. Each of the storage units may exist in a range in which appropriate information is transmitted and received, and data may be distributed and stored.
本発明の実施形態について説明したが、上述の電源システム１、電源装置２、不具合判定装置３０、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図９は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図９に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の電源システム１、電源装置２、不具合判定装置３０、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
Although the embodiment of the present invention has been described, the above-described
FIG. 9 is a schematic block diagram illustrating a configuration of a computer according to at least one embodiment.
As shown in FIG. 9, the
For example, each of the above-described
ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
Examples of the
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。 The program may realize part of the functions described above. Further, the program may be a so-called difference file (difference program) that can realize the above-described functions in combination with a program already recorded in the computer system.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、追加、種々の省略、置き換え、変更を行ってよい。 Although several embodiments of the present invention have been described, these embodiments are examples and do not limit the scope of the invention. These embodiments may be added, variously omitted, replaced, and changed without departing from the gist of the invention.
１・・・電源システム
２・・・電源装置
３・・・負荷
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・コンバータ部
２０・・・ＯＲｉｎｇ回路
３０・・・不具合判定装置
１０１・・・ＤＣ／ＤＣコンバータ
１０２・・・コンデンサ
２０１・・・スイッチ部
２０１ａ・・・スイッチ素子
２０１ｂ・・・ダイオード
２０２・・・ＯＲｉｎｇ制御部
３０１・・・コンパレータ
３０２・・・電圧源
３０３・・・遅延回路
３０４、３０６・・・ＡＮＤゲート
３０５・・・ＩＮＶゲート
３０７・・・ラッチ回路
３０８・・・不具合判定部
DESCRIPTION OF
7 ...
Claims (6)
前記入力端子と前記出力端子との間の接続状態を制御する接続状態制御信号、及び、前記比較結果信号に基づいて、前記スイッチ部における不具合の有無を判定する不具合判定部と、
を備える不具合判定装置。 A reference voltage set based on a forward voltage of a diode in an ORing circuit having a diode and a switch unit having an input terminal, an output terminal and a control terminal is compared with a voltage between the input terminal and the output terminal. A comparator that outputs a comparison result signal according to the comparison result;
A connection state control signal that controls a connection state between the input terminal and the output terminal, and a failure determination unit that determines the presence or absence of a failure in the switch unit based on the comparison result signal;
A defect determination apparatus comprising:
前記第１論理ゲートが演算した前記論理積と、前記接続状態制御信号に係る信号との論理積を演算する第２論理ゲートと、
を備え、
前記不具合判定部は、
前記第２論理ゲートが演算した演算結果に基づいて、前記不具合の有無を判定する、
請求項１に記載の不具合判定装置。 A first logic gate that calculates a logical product of the signal related to the activation signal delayed by the delay circuit and the comparison result signal;
A second logic gate for calculating a logical product of the logical product calculated by the first logical gate and a signal related to the connection state control signal;
With
The defect determination unit
Based on the calculation result calculated by the second logic gate, the presence or absence of the defect is determined.
The malfunction determination device according to claim 1.
前記スイッチ部の前記入力端子と前記出力端子との間の短絡である、
請求項１に記載の不具合判定装置。 The defect is
A short circuit between the input terminal and the output terminal of the switch unit;
The malfunction determination device according to claim 1.
入力端子、出力端子及び制御端子を有し、前記入力端子にアノードが接続され前記出力端子にカソードが接続されたダイオードを有するスイッチ部、及び、前記制御端子に入力する接続状態制御信号に基づいて、前記入力端子と前記出力端子との間の接続状態を制御する制御部を備えるＯＲｉｎｇ回路と、
を備える電源装置。 The defect determination device according to any one of claims 1 to 3,
Based on a switch unit having a diode having an input terminal, an output terminal and a control terminal, an anode connected to the input terminal and a cathode connected to the output terminal, and a connection state control signal input to the control terminal An ORing circuit comprising a control unit for controlling a connection state between the input terminal and the output terminal;
A power supply device comprising:
前記入力端子と前記出力端子との間の接続状態を制御する接続状態制御信号、及び、前記比較結果信号に基づいて、前記スイッチ部における不具合の有無を判定すること、
を含む不具合判定装置の判定方法。 A reference voltage set based on a forward voltage of a diode in an ORing circuit having a diode and a switch unit having an input terminal, an output terminal and a control terminal is compared with a voltage between the input terminal and the output terminal. And a determination method of a defect determination apparatus including a comparator that outputs a comparison result signal according to a comparison result,
Based on a connection state control signal for controlling a connection state between the input terminal and the output terminal, and the comparison result signal, it is determined whether there is a malfunction in the switch unit,
A method for determining a defect determination device including:
前記入力端子と前記出力端子との間の接続状態を制御する接続状態制御信号、及び、前記比較結果信号に基づいて、前記スイッチ部における不具合の有無を判定すること、
を実行させるプログラム。 A reference voltage set based on a forward voltage of a diode in an ORing circuit having a diode and a switch unit having an input terminal, an output terminal and a control terminal is compared with a voltage between the input terminal and the output terminal. Then, in the computer of the failure determination device provided with a comparator that outputs a comparison result signal according to the comparison result,
Based on a connection state control signal for controlling a connection state between the input terminal and the output terminal, and the comparison result signal, it is determined whether there is a malfunction in the switch unit,
A program that executes
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017053982A JP6874974B2 (en) | 2017-03-21 | 2017-03-21 | Defect determination device, power supply device, defect determination device determination method and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017053982A JP6874974B2 (en) | 2017-03-21 | 2017-03-21 | Defect determination device, power supply device, defect determination device determination method and program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018157450A true JP2018157450A (en) | 2018-10-04 |
| JP6874974B2 JP6874974B2 (en) | 2021-05-19 |
Family
ID=63716841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017053982A Active JP6874974B2 (en) | 2017-03-21 | 2017-03-21 | Defect determination device, power supply device, defect determination device determination method and program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6874974B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016863A (en) * | 1999-06-25 | 2001-01-19 | Matsushita Electric Works Ltd | Electric power unit |
| JP2012244718A (en) * | 2011-05-18 | 2012-12-10 | Hitachi Ltd | Power supply device, power supply system and electronic apparatus |
| JP2013164783A (en) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | Load balance circuit, power supply device and load balance control method |
| JP2014166124A (en) * | 2013-02-28 | 2014-09-08 | Mitsubishi Electric Corp | Branch power supply controller and branch power supply control method of electric load |
| JP2015100240A (en) * | 2013-11-20 | 2015-05-28 | 株式会社オートネットワーク技術研究所 | Protection device and transformation system |
| US20150270700A1 (en) * | 2014-03-20 | 2015-09-24 | Cisco Technology, Inc. | Method and system to prevent bus voltage sagging when an oring-fet in an n+1 redundant power supply configuration is faulty during power up |
-
2017
- 2017-03-21 JP JP2017053982A patent/JP6874974B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016863A (en) * | 1999-06-25 | 2001-01-19 | Matsushita Electric Works Ltd | Electric power unit |
| JP2012244718A (en) * | 2011-05-18 | 2012-12-10 | Hitachi Ltd | Power supply device, power supply system and electronic apparatus |
| JP2013164783A (en) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | Load balance circuit, power supply device and load balance control method |
| JP2014166124A (en) * | 2013-02-28 | 2014-09-08 | Mitsubishi Electric Corp | Branch power supply controller and branch power supply control method of electric load |
| JP2015100240A (en) * | 2013-11-20 | 2015-05-28 | 株式会社オートネットワーク技術研究所 | Protection device and transformation system |
| US20150270700A1 (en) * | 2014-03-20 | 2015-09-24 | Cisco Technology, Inc. | Method and system to prevent bus voltage sagging when an oring-fet in an n+1 redundant power supply configuration is faulty during power up |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6874974B2 (en) | 2021-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160005486A1 (en) | Sense amplifier for a memory cell with a fast sensing speed | |
| US8879335B2 (en) | Input circuit | |
| US10224922B1 (en) | Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages | |
| US11722132B2 (en) | Semiconductor integrated circuit device and semiconductor system including the same | |
| US9374093B2 (en) | Capacitively coupled input buffer | |
| US10164620B1 (en) | Ringing suppression circuit | |
| US9746501B1 (en) | Apparatus for voltage detection in an integrated circuit | |
| CN109215695B (en) | Electronic device, power supply conversion method thereof and storage device | |
| US7999611B2 (en) | Differential amplifying device | |
| US8405424B2 (en) | Output buffer with adjustable feedback | |
| US10763835B2 (en) | Semiconductor apparatus | |
| KR20210149818A (en) | Comparator Low Power Response | |
| JP6874974B2 (en) | Defect determination device, power supply device, defect determination device determination method and program | |
| JP2002185301A (en) | Semiconductor device and control method therefor | |
| EP3057236B1 (en) | Driver circuit for single wire protocol slave unit | |
| US9407255B2 (en) | Circuit | |
| US8928380B2 (en) | Current-mode D latch with reset function and associated circuit | |
| CN111736087A (en) | Power supply detection circuit | |
| JP7413082B2 (en) | Processing method and program performed by the monitoring voltage threshold switching circuit, reset monitoring system, and control signal generation circuit | |
| CN112505517B (en) | Semiconductor device and method of operating the same | |
| JP2006217612A (en) | Comparator circuit assembly especially for semiconductor component | |
| US11936370B2 (en) | Protection device, load drive system, protection method, and recording medium | |
| US7053681B2 (en) | Comparator and method for amplifying an input signal | |
| US11378991B1 (en) | Soft-start circuit for voltage regulator | |
| JP7283819B1 (en) | Drive circuit, control method and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6874974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |