JP2018146669A - Optical semiconductor and manufacturing method thereof - Google Patents
Optical semiconductor and manufacturing method thereof Download PDFInfo
- Publication number
- JP2018146669A JP2018146669A JP2017039368A JP2017039368A JP2018146669A JP 2018146669 A JP2018146669 A JP 2018146669A JP 2017039368 A JP2017039368 A JP 2017039368A JP 2017039368 A JP2017039368 A JP 2017039368A JP 2018146669 A JP2018146669 A JP 2018146669A
- Authority
- JP
- Japan
- Prior art keywords
- film
- optical
- optical waveguide
- optical semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
Description
本発明は、光半導体及びその製造方法等に関する。 The present invention relates to an optical semiconductor and a manufacturing method thereof.
シリコンフォトニクスはシリコン基板上に光回路及び電子回路を融合させた光集積回路を作製する技術であり、高機能化、低コスト化、低消費電力化が期待できる。光回路にはシリコンで作製したコア径及び曲げ半径が小さい光導波路が含まれており、小型化や高密度な集積化が可能である。 Silicon photonics is a technique for manufacturing an optical integrated circuit in which an optical circuit and an electronic circuit are integrated on a silicon substrate, and high functionality, low cost, and low power consumption can be expected. The optical circuit includes an optical waveguide made of silicon and having a small core diameter and a small bending radius, and can be miniaturized and integrated at a high density.
光導波路では光導波損失が生じるが、光導波損失の低減には光閉じ込め効果の向上が有効である。光導波路とそれを囲むクラッド膜との間の屈折率差が大きいほど、光閉じ込め効果が大きい。屈折率差が大きいほど、光導波路とクラッド膜との界面で光が反射しやすく、光導波路内に光を閉じ込めることができる。従って、屈折率が約3.50と高いシリコンを光導波路に用いる場合、主に、屈折率が約1.46と低い酸化膜がクラッド膜に用いられている。酸化膜には、成膜及び加工が容易という利点もある。近年では、光閉じ込め効果の更なる向上を目的として、屈折率が酸化膜より低い空気を光導波路の周辺に設けた構造が提案されている。 Although optical waveguide loss occurs in the optical waveguide, an improvement in the optical confinement effect is effective for reducing the optical waveguide loss. The greater the difference in refractive index between the optical waveguide and the cladding film surrounding it, the greater the optical confinement effect. As the refractive index difference is larger, light is more easily reflected at the interface between the optical waveguide and the clad film, and light can be confined in the optical waveguide. Therefore, when silicon having a high refractive index of about 3.50 is used for the optical waveguide, an oxide film having a low refractive index of about 1.46 is mainly used for the cladding film. The oxide film also has an advantage of easy film formation and processing. In recent years, a structure in which air having a refractive index lower than that of an oxide film is provided around the optical waveguide has been proposed for the purpose of further improving the optical confinement effect.
しかしながら、空気を光導波路の周辺に設けた従来の構造では、十分な光閉じ込め効果を得ながら、光導波路の上方に配線等の構造物を設けることができない。 However, in the conventional structure in which air is provided around the optical waveguide, a structure such as wiring cannot be provided above the optical waveguide while obtaining a sufficient light confinement effect.
本発明の目的は、十分な光閉じ込め効果を得ながら、光導波路の上方に配線等の構造物を設けることができる光半導体及びその製造方法等を提供することにある。 An object of the present invention is to provide an optical semiconductor capable of providing a structure such as wiring above an optical waveguide while obtaining a sufficient optical confinement effect, a method for manufacturing the same, and the like.
1つの態様では、光半導体は、空洞が形成されたシリコン基板と、前記空洞を覆うシリコン酸化膜と、前記シリコン酸化膜上に形成され、平面視で前記空洞の内側に位置する光導波路と、前記シリコン酸化膜上に形成され、空間を介して上方及び側方から前記光導波路を覆うクラッド膜と、を有する。 In one aspect, the optical semiconductor includes a silicon substrate in which a cavity is formed, a silicon oxide film that covers the cavity, an optical waveguide that is formed on the silicon oxide film and is located inside the cavity in plan view, A clad film formed on the silicon oxide film and covering the optical waveguide from above and from the side through a space.
1つの態様では、光モジュールは、上記の光半導体と、前記光半導体に接続された光素子と、を有する。 In one aspect, an optical module includes the above optical semiconductor and an optical element connected to the optical semiconductor.
1つの態様では、光トランシーバは、上記の光モジュールを有する。 In one aspect, an optical transceiver has the optical module described above.
1つの態様では、光半導体の製造方法は、シリコン基板上のシリコン酸化膜上に光導波路を形成する工程と、前記光導波路を覆う保護膜を形成する工程と、前記光導波路を上方及び側方から覆う犠牲膜を前記保護膜の周囲に形成する工程と、前記犠牲膜を覆う第1のクラッド膜を形成する工程と、前記第1のクラッド膜に開口部を形成する工程と、前記開口部を通じて前記犠牲膜を除去して前記第1のクラッド膜の内側に空間を形成する工程と、前記第1のクラッド膜上に第2のクラッド膜を形成する工程と、前記シリコン基板に空洞を、平面視で前記光導波路が前記空洞の内側に位置するように形成する工程と、を有する。 In one aspect, an optical semiconductor manufacturing method includes a step of forming an optical waveguide on a silicon oxide film on a silicon substrate, a step of forming a protective film covering the optical waveguide, and the optical waveguide upward and laterally. A step of forming a sacrificial film covering the protective film, a step of forming a first clad film covering the sacrificial film, a step of forming an opening in the first clad film, and the opening Removing the sacrificial film through the step of forming a space inside the first clad film, forming a second clad film on the first clad film, and forming a cavity in the silicon substrate, Forming the optical waveguide so as to be located inside the cavity in plan view.
1つの側面として、適切な空間及びクラッド膜が含まれているため、十分な光閉じ込め効果を得ながら、光導波路の上方に配線等の構造物を設けることができる。 Since one side surface includes an appropriate space and a clad film, a structure such as a wiring can be provided above the optical waveguide while obtaining a sufficient light confinement effect.
以下、実施形態について添付の図面を参照しながら具体的に説明する。 Hereinafter, embodiments will be described in detail with reference to the accompanying drawings.
(第1の実施形態)
先ず、第1の実施形態について説明する。第1の実施形態は、光半導体の一例である。図1A及び図1Bは、第1の実施形態に係る光半導体を示す図である。図1A(a)は平面図であり、図1A(b)は一部透過斜視図である。図1B(c)は図1A(a)中のI−I線に沿った断面図であり、図1B(d)は図1A(a)中のII−II線に沿った断面図である。
(First embodiment)
First, the first embodiment will be described. The first embodiment is an example of an optical semiconductor. 1A and 1B are diagrams illustrating an optical semiconductor according to the first embodiment. FIG. 1A (a) is a plan view, and FIG. 1A (b) is a partially transparent perspective view. 1B (c) is a cross-sectional view taken along line II in FIG. 1A (a), and FIG. 1B (d) is a cross-sectional view taken along line II-II in FIG. 1A (a).
図1A及び図1Bに示すように、第1の実施形態に係る光半導体100には、空洞118が形成されたシリコン(Si)基板101と、空洞118を覆うSi酸化膜102と、Si酸化膜102上に形成され、平面視で空洞118の内側に位置するSi光導波路107と、Si酸化膜102上に形成され、空間116を介して上方及び側方からSi光導波路107を覆うクラッド膜114及び117と、が含まれる。
As shown in FIGS. 1A and 1B, the
クラッド膜114にSi酸化膜112及びSi窒化膜113が含まれる。空間116はクラッド膜114の内側(Si光導波路107側)にトンネル状に形成されている。図1A(a)に示すように、クラッド膜114には、Si光導波路107の長手方向の両端部を除き、開口部115が形成されており、クラッド膜117は開口部115の下方にも形成されている。Si光導波路107はSi酸化膜106により覆われている。Si酸化膜106は保護膜の一例である。
The
光半導体100では、Si光導波路107がSi酸化膜102及び106により包囲され、その外側は空洞118又は空間116である。従って、優れた光閉じ込め効果が得られ、光導波損失を十分に低減することができる。クラッド膜114及び117が含まれているため、この上に配線等の構造物を設けることができる。クラッド膜114及び117とSi光導波路107との間に空間116があるため、光閉じ込め効果はクラッド膜114及び117によって低減されない。空間116により、配線等の構造物からSi光導波路107への不純物の混入が防止される。空洞118が形成され、Si光導波路107からSi基板101への光の漏洩が生じないため、Si酸化膜102は薄くてもよい。
In the
次に、第1の実施形態に係る光半導体100の製造方法について説明する。図2A乃至図2Cは、第1の実施形態に係る光半導体100の製造方法を工程順に示す断面図である。
Next, a method for manufacturing the
先ず、図2A(a)に示すように、Si基板101、Si酸化膜102及びSi層103を備えたSOI(Silicon on Insulator)基板101の裏面にSi酸化膜105を形成する。Si酸化膜105はSOI基板104の反りの抑制に寄与する。
First, as shown in FIG. 2A, an
次いで、図2A(b)に示すように、Si層103をパターニングしてSi光導波路107を形成する。
Next, as shown in FIG. 2A (b), the
その後、図2A(c)に示すように、Si光導波路107を覆うSi酸化膜106を形成する。Si酸化膜106の厚さは5nm〜20nm程度であり、10nm以下であることが好ましい。例えば、Si酸化膜106は熱酸化法により形成することができる。
Thereafter, as shown in FIG. 2A (c), a
続いて、図2B(d)に示すように、空間116を形成する予定の部分にSi膜111を形成する。Si膜111の厚さは500nm〜1000nm程度である。Si膜111は、例えば、化学気相成長(Chemical Vapor Deposition:CVD)法又はスパッタ法によるSi膜の形成、フォトリソグラフィによるマスクの形成及びSi膜のドライエッチングにより形成することができる。Si膜111は、例えば、単結晶Si膜、多結晶Si膜又はアモルファスSi膜である。Si膜111は犠牲膜の一例である。
Subsequently, as shown in FIG. 2B (d), a
次いで、図2B(e)に示すように、Si膜111を覆うSi酸化膜112及びSi窒化膜113を形成する。クラッド膜114の厚さは1000nm以下が好ましい。例えば、Si酸化膜112の厚さは100nm〜200nm程度であり、Si窒化膜113の厚さは100nm〜200nm程度であり、Si酸化膜112及びSi窒化膜113を含むクラッド膜114の厚さは200nm〜300nm程度である。例えば、Si酸化膜112及びSi窒化膜113はCVD法又はスパッタ法により形成することができる。クラッド膜114には、Si膜111の上面上の屋根部114a及びSi膜111の側面上の壁部114bが含まれる。Si酸化膜112及びSi窒化膜113のどちらを先に形成してもよい。
Next, as shown in FIG. 2B (e), a
その後、図2B(f)に示すように、クラッド膜114に開口部115を形成する。開口部115は、例えば、Si光導波路107の長手方向の両端部を除き、クラッド膜114の屋根部114aの壁部114bとの境界近傍に形成する。開口部115は、例えば、フォトリソグラフィによるマスクの形成及びクラッド膜114のエッチングにより形成することができる。
Thereafter, as shown in FIG. 2B (f), an
続いて、図2C(g)に示すように、ドライエッチングによりSi膜111を除去する。この結果、クラッド膜114の内側に空間116がトンネル状に形成される。Si光導波路107はSi酸化膜106により覆われているため、エッチングされない。つまり、Si酸化膜106は保護膜として機能する。エッチングガスとしては、フッ化キセノンガス等のクラッド膜114とSi膜111とのエッチング選択比が大きいものを用いることが望ましい。
Subsequently, as shown in FIG. 2C (g), the
次いで、図2C(h)に示すように、クラッド膜114上にクラッド膜117を形成する。例えば、クラッド膜117はSi酸化膜である。クラッド膜117の厚さは空間116の高さより大きいことが好ましい。例えば、クラッド膜117はCVD法により形成することができる。
Next, as shown in FIG. 2C (h), a
その後、図2C(i)に示すように、Si酸化膜105及びSi基板101に、Si光導波路107より幅が大きい空洞(キャビティ)118を形成する。空洞118は、例えば、フォトリソグラフィによるマスクの形成、及びドライエッチング又はウェットエッチングにより形成することができる。ドライエッチングとしては、例えば深掘り反応性イオンエッチング(Deep Reactive Ion Etching:Deep RIE)を行う。ウェットエッチングでは、例えば水酸化カリウム(KOH)水溶液を用いる。平面視でSi光導波路107が空洞118の内側にあれば、空洞118の側面をSi基板101の表面に対して垂直にしてもよく、傾斜させてもよい。つまり、空洞118をテーパ状に形成してもよい。
Thereafter, as shown in FIG. 2C (i), a cavity (cavity) 118 having a width larger than that of the Si
このようにして第1の実施形態に係る光半導体100を製造することができる。
In this way, the
(第2の実施形態)
次に、第2の実施形態について説明する。第2の実施形態は、光半導体の一例である。図3は、第2の実施形態に係る光半導体を示す断面図である。
(Second Embodiment)
Next, a second embodiment will be described. The second embodiment is an example of an optical semiconductor. FIG. 3 is a cross-sectional view showing an optical semiconductor according to the second embodiment.
図3に示すように、第2の実施形態に係る光半導体200には、空洞118に充填された充填膜201が含まれる。充填膜201は、ベンゾシクロブテン(benzocyclobutene:BCB)、ポリイミド樹脂、スピンオングラス(Spin on Glass:SOG)等の光を吸収しにくい有機材料又は無機材料を含む。他の構成は第1の実施形態と同様である。
As shown in FIG. 3, the optical semiconductor 200 according to the second embodiment includes a filling film 201 filled in the
第2の実施形態によっても第1の実施形態と同様の効果が得られる。また、充填膜201が形成されているため、プリント配線基板への実装が容易である。 According to the second embodiment, the same effect as that of the first embodiment can be obtained. Further, since the filling film 201 is formed, mounting on a printed wiring board is easy.
(第3の実施形態)
次に、第3の実施形態について説明する。第3の実施形態は、光半導体の一例である。図4は、第3の実施形態に係る光半導体を示す断面図である。
(Third embodiment)
Next, a third embodiment will be described. The third embodiment is an example of an optical semiconductor. FIG. 4 is a cross-sectional view showing an optical semiconductor according to the third embodiment.
図4に示すように、第3の実施形態に係る光半導体300には、空洞118を維持したままSi酸化膜302を介してSi酸化膜105に基板301が貼り合わされている。他の構成は第1の実施形態と同様である。
As shown in FIG. 4, in the optical semiconductor 300 according to the third embodiment, the substrate 301 is bonded to the
第3の実施形態によっても第1の実施形態と同様の効果が得られる。また、基板301が貼り合わされているため、プリント配線基板への実装が容易である。 According to the third embodiment, the same effect as that of the first embodiment can be obtained. Moreover, since the board | substrate 301 is bonded together, the mounting to a printed wiring board is easy.
(第4の実施形態)
次に、第4の実施形態について説明する。第4の実施形態は、スポットサイズ変換器の一例である。図5A及び図5Bは、第4の実施形態に係るスポットサイズ変換器を示す図である。図5A(a)は平面図であり、図5B(b)は図5A(a)中のI−I線に沿った断面図であり、図5B(c)は一部透過斜視図である。
(Fourth embodiment)
Next, a fourth embodiment will be described. The fourth embodiment is an example of a spot size converter. 5A and 5B are diagrams showing a spot size converter according to the fourth embodiment. 5A (a) is a plan view, FIG. 5B (b) is a cross-sectional view taken along the line II in FIG. 5A (a), and FIG. 5B (c) is a partially transparent perspective view.
図5A及び図5Bに示すように、第4の実施形態に係るスポットサイズ変換器400には、空洞118が形成されたSi基板101と、空洞118を覆うSi酸化膜102と、Si酸化膜102上に形成され、平面視で空洞118の内側に位置する光導波路403と、Si酸化膜102上に形成され、空間116を介して上方及び側方から光導波路403を覆うクラッド膜114及び117と、が含まれる。光導波路403に、平面形状がテーパ状の部分を含むSi光導波路401、及びSi光導波路401を覆うSiOC光導波路402が含まれる。
As shown in FIGS. 5A and 5B, the
第4の実施形態によっても第1の実施形態と同様の効果が得られる。従って、半導体レーザ(レーザダイオード)及び光ファイバ等との接続での光結合効率を向上することができる。 According to the fourth embodiment, the same effect as that of the first embodiment can be obtained. Therefore, the optical coupling efficiency in connection with a semiconductor laser (laser diode) and an optical fiber can be improved.
(第5の実施形態)
次に、第5の実施形態について説明する。第5の実施形態は、リブ型光半導体の一例である。図6は、第5の実施形態に係る光半導体を示す図である。図6(a)は一部透過斜視図であり、図6(b)は断面図である。
(Fifth embodiment)
Next, a fifth embodiment will be described. The fifth embodiment is an example of a rib-type optical semiconductor. FIG. 6 is a diagram illustrating an optical semiconductor according to the fifth embodiment. 6A is a partially transparent perspective view, and FIG. 6B is a cross-sectional view.
図6に示すように、第5の実施形態に係る光半導体500には、Si光導波路107に代えて、Si光導波路501、及びSi光導波路501より薄いリブ部502を備えたシリコン膜503が含まれる。シリコン膜503はリブ型の光導波路と等価である。Si酸化膜106に代えてSi酸化膜504が含まれ、シリコン膜503がSi酸化膜504により覆われている。クラッド膜117、クラッド膜114及びSi酸化膜504にリブ部502に達する開口部511が形成され、開口部511を通じてリブ部502に電気的に接続される配線512が形成されている。配線512の一部は開口部511内にあり、他の一部はクラッド膜117上にある。他の構成は第1の実施形態と同様である。Si酸化膜504は保護膜の一例である。
As shown in FIG. 6, in the
第5の実施形態によっても第1の実施形態と同様の効果が得られる。また、配線512を通じた電流の注入及び電圧の印加が可能であるため、シリコン変調器等の光デバイス素子に適用できる。
According to the fifth embodiment, the same effect as that of the first embodiment can be obtained. In addition, since current can be injected and voltage can be applied through the
次に、第5の実施形態に係る光半導体500の製造方法について説明する。図7A乃至図7Cは、第5の実施形態に係る光半導体500の製造方法を工程順に示す断面図である。
Next, a method for manufacturing the
先ず、図7A(a)に示すように、第1の実施形態と同様に、Si基板101、Si酸化膜102及びSi層103を備えたSOI基板104の裏面にSi酸化膜105を形成する。
First, as shown in FIG. 7A (a), a
次いで、図7A(b)に示すように、Si層103をパターニングして、Si光導波路501及びリブ部502を備えたシリコン膜503を形成する。
Next, as shown in FIG. 7A (b), the
その後、図7A(c)に示すように、Si光導波路501を覆うSi酸化膜504を形成する。Si酸化膜504の厚さは5nm〜20nm程度であり、10nm以下であることが好ましい。例えば、Si酸化膜504は熱酸化法により形成することができる。
Thereafter, as shown in FIG. 7A (c), a
続いて、図7B(d)に示すように、第1の実施形態と同様にして、クラッド膜117の形成までの処理を行う。
Subsequently, as shown in FIG. 7B (d), processing up to the formation of the
次いで、図7B(e)に示すように、クラッド膜117、クラッド膜114及びSi酸化膜504にリブ部502に達する開口部511を形成する。開口部511は、例えば、フォトリソグラフィによるマスクの形成及びクラッド膜117等のエッチングにより形成することができる。
Next, as shown in FIG. 7B (e),
続いて、図7C(f)に示すように、開口部511を通じてリブ部502に電気的に接続される配線512を形成する。配線512の一部は開口部511内に形成し、他の一部はクラッド膜117上に形成する。配線512は、例えば、Cu膜、Al膜又はAl合金膜等の金属膜の形成、フォトリソグラフィによるマスクの形成及び金属膜のドライエッチングにより形成することができる。
Subsequently, as shown in FIG. 7C (f), a
次いで、図7C(g)に示すように、第1の実施形態と同様にして、Si酸化膜105及びSi基板101に空洞118を形成する。
Next, as shown in FIG. 7C (g),
このようにして第5の実施形態に係る光半導体500を製造することができる。
In this way, the
(第6の実施形態)
次に、第6の実施形態について説明する。第6の実施形態は、側面格子型光半導体の一例である。図8A及び図8Bは、第6の実施形態に係る光半導体を示す図である。図8A(a)は光導波路を示す平面図であり、図8A(b)は一部透過斜視図である。図8B(c)は図8A(a)中のI−I線に沿った断面図であり、図8B(d)は図8A(a)中のII−II線に沿った断面図である。
(Sixth embodiment)
Next, a sixth embodiment will be described. The sixth embodiment is an example of a side lattice type optical semiconductor. 8A and 8B are diagrams showing an optical semiconductor according to the sixth embodiment. FIG. 8A (a) is a plan view showing an optical waveguide, and FIG. 8A (b) is a partially transparent perspective view. 8B (c) is a cross-sectional view taken along line II in FIG. 8A (a), and FIG. 8B (d) is a cross-sectional view taken along line II-II in FIG. 8A (a).
図8A及び図8Bに示すように、第6の実施形態に係る光半導体600には、Si光導波路107に代えて、Si光導波路601、格子導波路602及び接続部603を備えたシリコン膜604が含まれる。シリコン膜604は側面格子型の光導波路と等価である。Si酸化膜106に代えてSi酸化膜606が含まれ、シリコン膜604がSi酸化膜606により覆われている。クラッド膜117、クラッド膜114及びSi酸化膜606に接続部603に達する開口部611が形成され、開口部611を通じて接続部603に電気的に接続される配線612が形成されている。配線612の一部は開口部611内にあり、他の一部はクラッド膜117上にある。格子導波路602がSi光導波路601と接続部603とを繋いでいる。他の構成は第1の実施形態と同様である。Si酸化膜606は保護膜の一例である。
As shown in FIGS. 8A and 8B, the
第6の実施形態によっても第1の実施形態と同様の効果が得られる。また、配線612を通じた電流の注入及び電圧の印加が可能であるため、シリコン変調器等の光デバイス素子に適用できる。
According to the sixth embodiment, the same effect as that of the first embodiment can be obtained. In addition, since current can be injected and voltage can be applied through the
(第7の実施形態)
次に、第7の実施形態について説明する。第7の実施形態は、光半導体の一例である。図9は、第7の実施形態に係る光半導体を示す図である。図9(a)はクラッド膜を示す平面図であり、図9(b)は一部透過斜視図である。図10は、第1の実施形態におけるクラッド膜114を示す平面図である。
(Seventh embodiment)
Next, a seventh embodiment will be described. The seventh embodiment is an example of an optical semiconductor. FIG. 9 is a diagram illustrating an optical semiconductor according to the seventh embodiment. FIG. 9A is a plan view showing a clad film, and FIG. 9B is a partially transparent perspective view. FIG. 10 is a plan view showing the
第1の実施形態では、図10に示すように、Si光導波路107の長手方向の両端部を除き、開口部115がクラッド膜114に形成されている。これに対し、第7の実施形態に係る光半導体700では、図9に示すように、クラッド膜114に複数の開口部715が形成されており、Si光導波路107の長手方向で隣り合う開口部715の間に梁716が存在する。他の構成は第1の実施形態と同様である。
In the first embodiment, as shown in FIG. 10, the
第7の実施形態によっても第1の実施形態と同様の効果が得られる。また、梁716がクラッド膜114の屋根部114aを支持するため、クラッド膜114の機械的強度が向上し、屋根部114aの反り、撓み、破損等の変形をより確実に抑制することができる。屋根部114aの変形は、例えば、Si膜111が除去されて空間116が形成された際や、クラッド膜117が形成された際に生じ得る。
According to the seventh embodiment, the same effect as that of the first embodiment can be obtained. Further, since the
第1の実施形態において開口部115を形成する際に用いるマスクのパターンを変更することで、梁716を形成することができる。梁716の数が多いほど、梁716の面積が大きいほど、より高い機械的強度が得られる。
The
第2〜第6の実施形態において、第7の実施形態のように、クラッド膜114に梁を設けてもよい。
In the second to sixth embodiments, a beam may be provided on the
(第8の実施形態)
次に、第8の実施形態について説明する。第8の実施形態は、光トランシーバの一例である。図11は、第8の実施形態に係る光トランシーバを示すブロック図である。
(Eighth embodiment)
Next, an eighth embodiment will be described. The eighth embodiment is an example of an optical transceiver. FIG. 11 is a block diagram showing an optical transceiver according to the eighth embodiment.
図11に示すように、第8の実施形態に係る光トランシーバ800には、制御回路801、受光モジュール802及び発光モジュール803が含まれる。受光モジュール802に、入力ポート及びフォトダイオード(Photo Diode:PD)が含まれ、入力ポートとPDとの間に第1〜第7の実施形態のいずれかの光半導体が設けられている。発光モジュール803に、出力ポート及びレーザダイオード(Laser Diode:LD)が含まれ、出力ポートとLDとの間に第1〜第7の実施形態のいずれかの光半導体が設けられている。受光モジュール802及び発光モジュール803が制御回路801により制御される。
As shown in FIG. 11, the
受光モジュール802及び発光モジュール803に第1〜第7の実施形態のいずれかの光半導体が含まれるため、光導波損失を十分に低減しながら、Si光導波路の上方に配線等の構造物を設けることができる。
Since the
Si酸化膜112又はSi窒化膜113の一方を省略してもよいが、第1〜第7の実施形態のように、これらの両方を形成することが好ましい。これは、Si酸化膜112及びSi窒化膜113には、互いに逆方向の内部応力が作用しており、クラッド膜114に作用する内部応力を相殺できるからである。例えば、図12(a)に示すように、Si酸化膜112及びSi窒化膜113を形成した場合、Si酸化膜112には圧縮応力が作用し、Si窒化膜113には引張応力が作用する。その後、図12(b)に示すように、Si膜111を除去して空間116を形成したとしても、圧縮応力及び引張応力が互いに相殺し、内部応力によるクラッド膜114の変形は生じにくい。従って、図12(c)に示すように、クラッド膜114の形状を維持しやすい。
One of the
図13(a)に示すように、Si酸化膜112の形成を省略した場合には、図13(b)に示すように、Si膜111を除去して空間116を形成すると、Si窒化膜113の引張応力が屋根部114aに強く作用し、図13(c)に示すように、屋根部114aが下方に撓みやすい。従って、図13(d)に示すように、壁部114bが低い場合には、屋根部114aがSi酸化膜106に接する可能性がある。
As shown in FIG. 13A, when the formation of the
図14(a)に示すように、Si窒化膜113の形成を省略した場合には、図14(b)に示すように、Si膜111を除去して空間116を形成すると、Si酸化膜112の圧縮応力が屋根部114aに強く作用し、図14(c)に示すように、屋根部114aが上方に反りやすい。従って、図14(d)に示すように、屋根部114aと壁部114bとの連結部分に過剰な応力が作用して破損が生じる可能性がある。
As shown in FIG. 14A, when the formation of the
従って、クラッド膜114はSi酸化膜112及びSi窒化膜113を含むことが好ましい。Si酸化膜112又はSi窒化膜113の一方を省略する場合は、機械的強度の確保のために、第7の実施形態のように、梁を設けることが好ましい。
Therefore, the
以下、本発明の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
(付記1)
空洞が形成されたシリコン基板と、
前記空洞を覆うシリコン酸化膜と、
前記シリコン酸化膜上に形成され、平面視で前記空洞の内側に位置する光導波路と、
前記シリコン酸化膜上に形成され、空間を介して上方及び側方から前記光導波路を覆うクラッド膜と、
を有することを特徴とする光半導体。
(Appendix 1)
A silicon substrate in which a cavity is formed;
A silicon oxide film covering the cavity;
An optical waveguide formed on the silicon oxide film and positioned inside the cavity in plan view;
A cladding film formed on the silicon oxide film and covering the optical waveguide from above and from the side through a space;
An optical semiconductor comprising:
(付記2)
前記空洞内に設けられ、屈折率がシリコンよりも低い充填膜を有することを特徴とする付記1に記載の光半導体。
(Appendix 2)
2. The optical semiconductor according to
(付記3)
前記シリコン基板の裏面に貼り付けられた基板を有することを特徴とする付記1又は2に記載の光半導体。
(Appendix 3)
3. The optical semiconductor according to
(付記4)
前記光導波路は、その一方の端部に向かってサイズが狭まる部分を有することを特徴とする付記1乃至3のいずれか1項に記載の光半導体。
(Appendix 4)
The optical semiconductor according to any one of
(付記5)
前記光導波路を含むシリコン膜を有し、
前記シリコン膜に接続される配線を有することを特徴とする付記1乃至4のいずれか1項に記載の光半導体。
(Appendix 5)
Having a silicon film including the optical waveguide;
5. The optical semiconductor according to any one of
(付記6)
前記シリコン膜は、前記光導波路よりも薄く、前記配線に接続されるリブ部を含むことを特徴とする付記5に記載の光半導体。
(Appendix 6)
The optical semiconductor according to appendix 5, wherein the silicon film is thinner than the optical waveguide and includes a rib portion connected to the wiring.
(付記7)
前記シリコン膜は、
前記配線に接続される接続部と、
前記光導波路と前記接続部とを繋ぐ格子導波路と、
を含むことを特徴とする付記5に記載の光半導体。
(Appendix 7)
The silicon film is
A connecting portion connected to the wiring;
A grating waveguide connecting the optical waveguide and the connecting portion;
The optical semiconductor according to appendix 5, characterized by comprising:
(付記8)
前記クラッド膜は、
第1の方向の内部応力が作用する第1の膜と、
前記第1の膜上に積層され、前記第1の方向とは逆の第2の方向の内部応力が作用する第2の膜と、
を有することを特徴とする付記1乃至7のいずれか1項に記載の光半導体。
(Appendix 8)
The cladding film is
A first film on which internal stress in a first direction acts;
A second film laminated on the first film and subjected to internal stress in a second direction opposite to the first direction;
8. The optical semiconductor according to any one of
(付記9)
付記1乃至8のいずれか1項に記載の光半導体と、
前記光半導体に接続された光素子と、
を有することを特徴とする光モジュール。
(Appendix 9)
The optical semiconductor according to any one of
An optical element connected to the optical semiconductor;
An optical module comprising:
(付記10)
付記9に記載の光モジュールを有することを特徴とする光トランシーバ。
(Appendix 10)
An optical transceiver comprising the optical module according to appendix 9.
(付記11)
シリコン基板上のシリコン酸化膜上に光導波路を形成する工程と、
前記光導波路を覆う保護膜を形成する工程と、
前記光導波路を上方及び側方から覆う犠牲膜を前記保護膜の周囲に形成する工程と、
前記犠牲膜を覆う第1のクラッド膜を形成する工程と、
前記第1のクラッド膜に開口部を形成する工程と、
前記開口部を通じて前記犠牲膜を除去して前記第1のクラッド膜の内側に空間を形成する工程と、
前記第1のクラッド膜上に第2のクラッド膜を形成する工程と、
前記シリコン基板に空洞を、平面視で前記光導波路が前記空洞の内側に位置するように形成する工程と、
を有することを特徴とする光半導体の製造方法。
(Appendix 11)
Forming an optical waveguide on a silicon oxide film on a silicon substrate;
Forming a protective film covering the optical waveguide;
Forming a sacrificial film covering the optical waveguide from above and from the side around the protective film;
Forming a first clad film covering the sacrificial film;
Forming an opening in the first cladding film;
Removing the sacrificial film through the opening to form a space inside the first cladding film;
Forming a second cladding film on the first cladding film;
Forming a cavity in the silicon substrate such that the optical waveguide is located inside the cavity in plan view;
A method for producing an optical semiconductor, comprising:
100、200、300、500、600、700:光半導体
400:スポットサイズ変換器
101:Si基板
102:Si酸化膜
106:Si酸化膜
107、501、601:光導波路
114、117:クラッド膜
115:開口部
116:空間
118:空洞
100, 200, 300, 500, 600, 700: Optical semiconductor 400: Spot size converter 101: Si substrate 102: Si oxide film 106:
Claims (9)
前記空洞を覆うシリコン酸化膜と、
前記シリコン酸化膜上に形成され、平面視で前記空洞の内側に位置する光導波路と、
前記シリコン酸化膜上に形成され、空間を介して上方及び側方から前記光導波路を覆うクラッド膜と、
を有することを特徴とする光半導体。 A silicon substrate in which a cavity is formed;
A silicon oxide film covering the cavity;
An optical waveguide formed on the silicon oxide film and positioned inside the cavity in plan view;
A cladding film formed on the silicon oxide film and covering the optical waveguide from above and from the side through a space;
An optical semiconductor comprising:
前記シリコン膜に接続される配線を有することを特徴とする請求項1乃至4のいずれか1項に記載の光半導体。 Having a silicon film including the optical waveguide;
The optical semiconductor according to claim 1, further comprising a wiring connected to the silicon film.
第1の方向の内部応力が作用する第1の膜と、
前記第1の膜上に積層され、前記第1の方向とは逆の第2の方向の内部応力が作用する第2の膜と、
を有することを特徴とする請求項1乃至5のいずれか1項に記載の光半導体。 The cladding film is
A first film on which internal stress in a first direction acts;
A second film laminated on the first film and subjected to internal stress in a second direction opposite to the first direction;
The optical semiconductor according to claim 1, comprising:
前記光半導体に接続された光素子と、
を有することを特徴とする光モジュール。 The optical semiconductor according to any one of claims 1 to 6,
An optical element connected to the optical semiconductor;
An optical module comprising:
前記光導波路を覆う保護膜を形成する工程と、
前記光導波路を上方及び側方から覆う犠牲膜を前記保護膜の周囲に形成する工程と、
前記犠牲膜を覆う第1のクラッド膜を形成する工程と、
前記第1のクラッド膜に開口部を形成する工程と、
前記開口部を通じて前記犠牲膜を除去して前記第1のクラッド膜の内側に空間を形成する工程と、
前記第1のクラッド膜上に第2のクラッド膜を形成する工程と、
前記シリコン基板に空洞を、平面視で前記光導波路が前記空洞の内側に位置するように形成する工程と、
を有することを特徴とする光半導体の製造方法。 Forming an optical waveguide on a silicon oxide film on a silicon substrate;
Forming a protective film covering the optical waveguide;
Forming a sacrificial film covering the optical waveguide from above and from the side around the protective film;
Forming a first clad film covering the sacrificial film;
Forming an opening in the first cladding film;
Removing the sacrificial film through the opening to form a space inside the first cladding film;
Forming a second cladding film on the first cladding film;
Forming a cavity in the silicon substrate such that the optical waveguide is located inside the cavity in plan view;
A method for producing an optical semiconductor, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017039368A JP2018146669A (en) | 2017-03-02 | 2017-03-02 | Optical semiconductor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017039368A JP2018146669A (en) | 2017-03-02 | 2017-03-02 | Optical semiconductor and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018146669A true JP2018146669A (en) | 2018-09-20 |
Family
ID=63591200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017039368A Pending JP2018146669A (en) | 2017-03-02 | 2017-03-02 | Optical semiconductor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018146669A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020095129A (en) * | 2018-12-12 | 2020-06-18 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method for manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020136481A1 (en) * | 2001-02-11 | 2002-09-26 | Tony Mule' | Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package |
US20070253663A1 (en) * | 2006-04-26 | 2007-11-01 | Honeywell International Inc. | Optical coupling structure |
US20070274655A1 (en) * | 2006-04-26 | 2007-11-29 | Honeywell International Inc. | Low-loss optical device structure |
US20090087137A1 (en) * | 2007-10-02 | 2009-04-02 | My The Doan | Planar lightwave circuits with air filled trenches |
US20090274418A1 (en) * | 2008-05-01 | 2009-11-05 | Massachusetts Institute Of Technology | Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal |
CN105629380A (en) * | 2016-03-16 | 2016-06-01 | 天津大学 | On-chip integrated optical waveguide structure for dispersion control and dispersion control method |
JP2016180860A (en) * | 2015-03-24 | 2016-10-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method for the same |
-
2017
- 2017-03-02 JP JP2017039368A patent/JP2018146669A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020136481A1 (en) * | 2001-02-11 | 2002-09-26 | Tony Mule' | Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package |
US20070253663A1 (en) * | 2006-04-26 | 2007-11-01 | Honeywell International Inc. | Optical coupling structure |
US20070274655A1 (en) * | 2006-04-26 | 2007-11-29 | Honeywell International Inc. | Low-loss optical device structure |
US20090087137A1 (en) * | 2007-10-02 | 2009-04-02 | My The Doan | Planar lightwave circuits with air filled trenches |
US20090274418A1 (en) * | 2008-05-01 | 2009-11-05 | Massachusetts Institute Of Technology | Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal |
JP2016180860A (en) * | 2015-03-24 | 2016-10-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method for the same |
CN105629380A (en) * | 2016-03-16 | 2016-06-01 | 天津大学 | On-chip integrated optical waveguide structure for dispersion control and dispersion control method |
Non-Patent Citations (2)
Title |
---|
LONCAR ET AL.: "Design and Fabrication of Silicon Photonic Crystal Optical Waveguides", JOURNAL OF LIGHTWAVE TECHNOLOGY, vol. 18, no. 10, JPN6020029193, October 2000 (2000-10-01), US, pages 1402 - 1411, XP000989268, ISSN: 0004412549, DOI: 10.1109/50.887192 * |
高 磊, 畠山 大輝, JASON HORNG, JIHUN KANG, XIANG ZHANG, : "エアークラッド化されたSi導波路によるMid−IR域スーパーコンティニュウム光発生", 2017年 第78回応用物理学会秋季学術講演会[講演予稿集] THE 78TH JSAP AUTUMN MEETING, 2017 [EX, JPN6020029192, October 2000 (2000-10-01), JP, pages 2 - 10, ISSN: 0004412548 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020095129A (en) * | 2018-12-12 | 2020-06-18 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method for manufacturing the same |
JP7111600B2 (en) | 2018-12-12 | 2022-08-02 | ルネサスエレクトロニクス株式会社 | Semiconductor device and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6175263B2 (en) | Spot size converter, manufacturing method thereof, and optical integrated circuit device | |
KR101435731B1 (en) | Photonic integrated circuit having a waveguide-grating coupler | |
JP6172679B2 (en) | Optical coupling structure, semiconductor device, optical interconnect structure for multi-chip module, and manufacturing method for optical coupling structure | |
JP4690870B2 (en) | Opto-electric integrated wiring board and opto-electric integrated wiring system | |
US9887515B2 (en) | Optical module, optical apparatus, method for fabricating optical module | |
US8634683B2 (en) | Optical waveguide device and method of manufacturing the same | |
JP5304209B2 (en) | Spot size converter | |
JPH08264748A (en) | Optical waveguide integrated circuit device and its manufacture | |
JP2018146669A (en) | Optical semiconductor and manufacturing method thereof | |
JP2010152274A (en) | Optical integrated device and manufacturing method thereof | |
JP2005345630A (en) | Optical waveguide and the manufacturing method | |
JPH1048449A (en) | Production of package board for hybrid photoelectronic integrated circuit | |
JP5900100B2 (en) | Method for manufacturing spot size conversion element and optical waveguide with spot size conversion element | |
JP6089897B2 (en) | Spot size converter, optical waveguide, and method for manufacturing spot size converter | |
TWI452365B (en) | Undercut etching silicon waveguide and manufacturing method thereof | |
JP6551008B2 (en) | Optical module, optical device | |
JP3808804B2 (en) | Optical waveguide structure and manufacturing method thereof | |
JP6461708B2 (en) | Multilayer optical waveguide and manufacturing method thereof | |
JP7370506B1 (en) | Semiconductor laser modules and optical communication equipment | |
JP6155947B2 (en) | Method for manufacturing silicon optical waveguide device | |
JP5191973B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP3898448B2 (en) | Optical integrated circuit board | |
JP4698728B2 (en) | Opto-electric integrated wiring board and opto-electric integrated wiring system | |
US10578805B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5477789B2 (en) | TE-TM mode converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210622 |