JP2018137805A - Transmitter and transmission method - Google Patents
Transmitter and transmission method Download PDFInfo
- Publication number
- JP2018137805A JP2018137805A JP2018081418A JP2018081418A JP2018137805A JP 2018137805 A JP2018137805 A JP 2018137805A JP 2018081418 A JP2018081418 A JP 2018081418A JP 2018081418 A JP2018081418 A JP 2018081418A JP 2018137805 A JP2018137805 A JP 2018137805A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- component
- phase component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
Abstract
Description
本発明は、送信装置及び送信方法に関する。 The present invention relates to a transmission device and a transmission method.
無線通信においては、低コストで消費電力の低い送信装置が求められることが多い。消費電力の低減には、消費電力の大きい電力増幅器を低消費電力化することが有効である。消費電力の小さい電力増幅器の一つにD級アンプがある。 In wireless communication, a low-cost and low-power transmission device is often required. In order to reduce power consumption, it is effective to reduce the power consumption of a power amplifier that consumes a large amount of power. One of the power amplifiers with low power consumption is a class D amplifier.
D級アンプは、等価的には、電源と出力間のスイッチと、グランドと出力間のスイッチとのいずれかを交互にオンさせて出力する構成であり、理想的には、負荷に流れる電流以外には消費電流がないため、電力効率が高いという特徴がある。 A class D amplifier is equivalent to a configuration in which either a switch between a power source and an output and a switch between a ground and an output are alternately turned on and output, and ideally, other than the current flowing through the load Is characterized by high power efficiency because it has no current consumption.
しかしながら、従来のD級アンプは、出力電力の制御方法とその線形性に関して、以下のような技術的な課題があった。 However, the conventional class D amplifier has the following technical problems with respect to the output power control method and its linearity.
D級アンプの出力は、理想的には、スイッチを経由して電源またはグランドに接続されるため、その出力電圧振幅は電源とグランド間で振れる。このため、電源電圧を変化させることにより出力電圧振幅の制御が可能であるが、電源電圧を変化させるには、低ノイズ、かつ、高速に応答するLDO(Low Drop Out)レギュレータが必要である。高速のLDOは、トランジスタの抵抗損で電圧を変化させるため、電力ロスが発生する。また、電源電圧が低くなると、前述のスイッチのオン抵抗が大きくなり、電源電圧に対する出力電圧振幅の線形性が悪くなり、振幅変動がある変調信号を入力した場合の出力信号歪特性が劣化する。 Since the output of the class D amplifier is ideally connected to the power source or the ground via a switch, the output voltage amplitude fluctuates between the power source and the ground. For this reason, the output voltage amplitude can be controlled by changing the power supply voltage, but in order to change the power supply voltage, an LDO (Low Drop Out) regulator that responds quickly and with low noise is required. The high-speed LDO changes the voltage due to the resistance loss of the transistor, so that power loss occurs. Further, when the power supply voltage is lowered, the on-resistance of the above-described switch is increased, the linearity of the output voltage amplitude with respect to the power supply voltage is deteriorated, and the output signal distortion characteristic when a modulation signal having amplitude fluctuation is input is deteriorated.
これらの課題を解決する1つの手段として、スイッチトキャパシタパワーアンプ(以下、「SCPA(Switched Capacitor Power Amplifier)」という)がある(非特許文献1参照)。SCPAは、D級アンプの高効率性を活かしつつ、前述の課題を解決している。 One means for solving these problems is a switched capacitor power amplifier (hereinafter referred to as “SCPA (Switched Capacitor Power Amplifier)”) (see Non-Patent Document 1). SCPA solves the aforementioned problems while taking advantage of the high efficiency of class D amplifiers.
SCPAの等価回路は、AND出力に直列容量を備えたD級単位アンプが複数並列接続された構成である。並列接続されたD級単位アンプのうち、出力電力制御信号に比例した数だけが動作状態となり、それ以外のD級単位アンプのAND出力はグランド電位固定となる。この構成によれば、動作状態のD級単位アンプからの出力信号は、直列容量を経由して出力側へ伝えられるとともに、停止状態のD級単位アンプの直列容量を経由してグランドへも伝えられる。つまり、動作状態のD級単位アンプからの出力信号は、容量のアッテネータを経由して出力側へ伝えられ、出力電力は容量比で決まる。 The equivalent circuit of the SCPA has a configuration in which a plurality of class D unit amplifiers each having an AND output and a series capacitor are connected in parallel. Of the class D unit amplifiers connected in parallel, only the number proportional to the output power control signal is in the operating state, and the AND outputs of the other class D unit amplifiers are fixed to the ground potential. According to this configuration, the output signal from the operating class D unit amplifier is transmitted to the output side via the series capacitance, and is also transmitted to the ground via the series capacitance of the stopped class D unit amplifier. It is done. That is, the output signal from the operating class D unit amplifier is transmitted to the output side via the capacitance attenuator, and the output power is determined by the capacitance ratio.
SCPAの半導体への実装を考えた場合、製造ばらつきがあっても高い相対精度が期待できるので、補正を用いなくても線形性が非常に高く、広い出力電力可変範囲を確保できる。また、AND出力の直列容量は、D級単位アンプが動作状態または停止状態でも、電源かグランドといった接地点に常に接続されているため、出力インピーダンスが出力電力制御信号に依らず一定となる。この結果、インダクタとのLC共振周波数は、出力電力制御信号に依らず一定であり、安定して出力信号から基本波周波数成分のみを取り出すことができる。 Considering the mounting of SCPA on a semiconductor, high relative accuracy can be expected even if there is a manufacturing variation. Therefore, the linearity is very high without using correction, and a wide output power variable range can be secured. Further, since the series capacitance of the AND output is always connected to a ground point such as a power source or a ground even when the class D unit amplifier is in an operating state or a stopped state, the output impedance is constant regardless of the output power control signal. As a result, the LC resonance frequency with the inductor is constant regardless of the output power control signal, and only the fundamental frequency component can be stably extracted from the output signal.
また、図1に示すように、非特許文献2に開示の送信装置では、2個のデジタル型パワーアンプを同相成分(I)と直交成分(Q)用のミキサーとして利用し、直交変調器に加え、パワーアンプの機能も実現している。パワーアンプの出力において、アナログ信号になるまではデジタル信号であるため、従来のアナログ直交変調器で必要となっていた同相成分(BB_I)と直交成分(BB_Q)用のアナログミキサー、DAコンバータ及びポストフィルタの必要がない。また、大半の信号処理がデジタル信号処理であるため、近年の微細半導体プロセスにより、低コスト化を図ることができる。さらに、搬送波信号として、25%Dutyの信号を用いているので、同相成分(BB_I)と直交成分(BB_Q)のいずれかのみがパワーアンプの出力に接続される。この結果、同相成分(BB_I)と直交成分(BB_Q)を合成する際、バランを用いることなく、それぞれのパワーアンプ出力を直結できる(上記文献では、差動−片相変換用にバランを用いている)。
As shown in FIG. 1, the transmitter disclosed in Non-Patent
非特許文献2に示された送信装置では、2個のデジタル型パワーアンプを同相成分(BB_I)と直交成分(BB_Q)用のミキサーとして利用し、直交変調器に加え、パワーアンプの機能も実現するが、2個のパワーアンプは、半導体集積回路上で大きな面積を占めるため、コスト上のデメリットとなってしまう。特に、近年の微細半導体プロセスでは、半導体単位面積あたりのコストが高いため、その影響が大きい。
In the transmitter shown in Non-Patent
また、非特許文献1に示されたSCPAでは、ポーラ(Polar)変調方式を想定しているので1個のパワーアンプしか必要としないが、送信装置として用いるには、同相成分(BB_I)と直交成分(BB_Q)とから振幅成分(r)と位相成分(θ)へとデータを変換するコーデックと、搬送波に対して位相成分(θ)を変調させる位相変調器とが別途必要となる。この結果、半導体集積回路上での面積を増加させ、コストアップの要因となってしまう。
In addition, since the SCPA shown in Non-Patent
非特許文献2に示された送信装置では、搬送波信号として、25%Dutyの信号を用いている。このため、同相成分(BB_I)と直交成分(BB_Q)のいずれかのみが時分割にてパワーアンプの出力に接続される。つまり、時分割にて同相成分(BB_I)と直交成分(BB_Q)を切り替えることができれば、原理的には、1つのパワーアンプでも直交変調器を構成することが可能であると考えられる。しかしながら、この場合、下記の問題が発生する。
In the transmission device disclosed in Non-Patent
図2は、1個のSCPAの構成を簡素化して示す図である。SCPAは、前述の通り、AND出力に直列容量を備えたD級単位アンプが複数並列接続された構成である。図2では、トータルN個のD級単位アンプから構成されており、そのうちBB個が動作状態(D級単位アンプのAND出力はVDDまたはグランド電位の方形波を出力)、N−BB個が停止状態(D級単位アンプのAND出力はグランド電位で固定)である。動作状態のD級単位アンプからの出力信号は、容量アッテネータC1、C2にて減衰されて出力側へ伝達される。 FIG. 2 is a diagram showing a simplified configuration of one SCPA. As described above, the SCPA has a configuration in which a plurality of class D unit amplifiers each having an AND output and a series capacitor are connected in parallel. In FIG. 2, it is composed of a total of N class D unit amplifiers, of which BB are in operation (AND output of class D unit amplifier outputs a square wave of VDD or ground potential), and N-BB units are stopped. State (AND output of class D unit amplifier is fixed at ground potential). The output signal from the operating class D unit amplifier is attenuated by the capacitance attenuators C1 and C2 and transmitted to the output side.
ここで、時分割で同相成分(BB_I)と直交成分(BB_Q)とを理想的に切り替える直交変調器の動作について説明する。図3は、ベースバンド信号(同相成分と直交成分)の値に比例した振幅を有する搬送波信号(同相成分と直交成分)を、搬送波周期の1/4毎に時分割にて交互に出力する様子を示した図である。一般的に、アパーチャ効果を考慮しない理想的なDAコンバータは、δ関数列を用いたインパルス列で表されるが、SCPAも高速に動作するDAコンバータの一つと考えることができるため、δ関数列を用いて説明する。 Here, the operation of the quadrature modulator that ideally switches between the in-phase component (BB_I) and the quadrature component (BB_Q) in a time division manner will be described. FIG. 3 shows how a carrier signal (in-phase component and quadrature component) having an amplitude proportional to the value of the baseband signal (in-phase component and quadrature component) is alternately output in a time division manner every 1/4 of the carrier wave period. FIG. In general, an ideal DA converter that does not consider the aperture effect is represented by an impulse train using a δ function sequence. However, since the SCPA can also be considered as one of DA converters that operate at high speed, a δ function sequence is used. Will be described.
図3において、I(t)、Q(t)はベースバンド信号(同相成分と直交成分)、T0は、搬送波信号の1周期の1/4の時間である。太線で表される同相成分(BB_I)と直交成分(BB_Q)のインパルスは、時分割で交互に出力されている。図3のI(t)、Q(t)の波形は、δ関数列を用いるとそれぞれ式(1)、(2)のように表される。
ベースバンド信号I(t)及びQ(t)のサンプリング後データをis(t)、qs(t)とし、式(1)及び式(2)をフーリエ変換すると、式(3)及び式(4)となる。ただし、ω0=2π/T0、4・T0=T04、ω04=2π/T04とする。
ここで、オイラーの公式eーjθ=cosθ−j・sinθより、eーj・n・π=+1(n=偶数)、eーj・n・π=−1(n=奇数)であるから、式(3)及び式(4)の第1項と第2項は、n=偶数時に等しくなる。この結果、式(3)及び式(4)はゼロとなる。つまり、2次、4次といった偶数次の高調波スペクトラムは現れないことを意味している。 Here, from Euler's formula ejθ = cos θ−j · sin θ, ej · n · π = + 1 (n = even) and ej · n · π = −1 (n = odd). The first and second terms of Equations (3) and (4) are equal when n = even. As a result, Expressions (3) and (4) become zero. That is, it means that even-order harmonic spectrums such as second order and fourth order do not appear.
次に、n=奇数の場合の式(3)及び式(4)について考える。
式(5)及び式(6)は、同じ角速度ω04を用い、基本波(n=1)では、π/2の位相差を有し、波形I(t)、Q(t)の周波数スペクトラムをω04だけ周波数シフトさせたスペクトラムである。また、このスペクトラムは、全てのn次高調波(n=奇数)に現れる。波形I(t)、Q(t)は、直交しているので、式(5)及び式(6)を加算した信号は、直交変調器としての機能を有することが分かる。なお、SCPAでは、出力に設けられたLC共振器によって高調波を低減して、基本波周波数成分(1次)を取り出すことができる。また、搬送波周期の1/4よりも短い期間(例えば、1/8,1/16等)を用いても、直交変調器を構成することが可能であるが、消費電流の増大を招くという問題が発生してしまうので、これらの期間についての数式による同様の証明は省略する。 Equations (5) and (6) use the same angular velocity ω04, the fundamental wave (n = 1) has a phase difference of π / 2, and the frequency spectrum of waveforms I (t) and Q (t) The spectrum is frequency shifted by ω04. In addition, this spectrum appears in all n-order harmonics (n = odd number). Since the waveforms I (t) and Q (t) are orthogonal, it can be seen that the signal obtained by adding the equations (5) and (6) has a function as an orthogonal modulator. In SCPA, the fundamental wave frequency component (first order) can be extracted by reducing harmonics with an LC resonator provided at the output. Even if a period shorter than 1/4 of the carrier wave period (for example, 1/8, 1/16, etc.) is used, the quadrature modulator can be configured, but the current consumption increases. Therefore, similar proofs using mathematical expressions for these periods are omitted.
次に、前述した課題である、1つのSCPAを用いて、搬送波周期の1/4の時間毎に同相成分(BB_I)と直交成分(BB_Q)とを切り替える際に発生する不要な高調波成分について説明する。 Next, unnecessary harmonic components generated when switching between the in-phase component (BB_I) and the quadrature component (BB_Q) every ¼ of the carrier wave period using one SCPA, which is the problem described above. explain.
不要な高調波成分は、他の無線通信に対して妨害信号となるため、法定許容値以下に低減しなければならない。しかし、低減のためにフィルターを追加するとコストと電力ロスが増大してしまう。特に、偶数次高調波は、基本波に近いため、フィルターにて減衰させる場合には、電力ロスの影響が大きい。先に述べた通り、数式で表されるような理想的な条件では、偶数次の高調波スペクトラムは現れない。しかしながら、従来のSCPAを用いて、搬送波周期の1/4の時間毎に同相成分(BB_I)と直交成分(BB_Q)とを切り替えた場合には、不要な偶数次の高調波スペクトラムが発生してしまう。 Unnecessary harmonic components become interference signals for other wireless communications, and must be reduced below the legally acceptable value. However, adding a filter for reduction increases cost and power loss. In particular, since even-order harmonics are close to the fundamental wave, the power loss is greatly affected when attenuated by a filter. As described above, even-order harmonic spectrum does not appear under ideal conditions represented by mathematical formulas. However, when the in-phase component (BB_I) and the quadrature component (BB_Q) are switched every 1/4 time of the carrier cycle using the conventional SCPA, an unnecessary even-order harmonic spectrum is generated. End up.
図4は、並列に3ビットを入力するSCPAの構成を示している。BB{2}〜BB{0}は、同相成分(BB_I)、直交成分(BB_Q)といったデジタルベースバンド信号である。BB{2}がMSB(Most Significant Bit)、BB{0}がLSB(Least Significant Bit)である。各AND出力には、重み付けされた容量が直列接続されている。基本動作は、図2の構成と同様あるため、ここではその説明を省略する。
FIG. 4 shows the configuration of an SCPA that
図4のSCPAに入力される各種信号の波形及びA0〜A2点における信号波形を図5に示す。図5では、搬送波信号の約1周期分に相当する時間を表している。また、BB{0}、BB{1}はL(0)であり、BB{2}はL(0)とH(1)が交互に繰り返される。これは、デジタルベースバンド信号として、BB_I=4、BB_Q=0が入力されることに相当し、搬送波1周期の1/4の時間毎に同相成分(BB_I)と直交成分(BB_Q)とを切り替えている。BB{2}が接続されているANDの出力であるA2点の波形に着目すると、時間0・T0にてHになり、時間1・T0にてLになる。
FIG. 5 shows waveforms of various signals input to the SCPA in FIG. 4 and signal waveforms at points A0 to A2. In FIG. 5, the time corresponding to about one cycle of the carrier wave signal is shown. Further, BB {0} and BB {1} are L (0), and BB {2} is alternately repeated with L (0) and H (1). This is equivalent to the input of BB_I = 4 and BB_Q = 0 as digital baseband signals, and the in-phase component (BB_I) and the quadrature component (BB_Q) are switched every ¼ time of one carrier cycle. ing. Focusing on the waveform at point A2 which is the output of the AND connected to BB {2}, it becomes H at
次に、δ関数列を用いて、A2点の電圧の時間変化を表すと、式(7)のように表される。Va2(t)がA2点の電圧である。
式(7)をフーリエ変換すると、式(8)のように表される。
Va2s(t)は、Va2(t)のサンプリング後データである。式(8)は、前述の式(3)及び式(4)と異なり、nの値が偶数でも奇数でもゼロにならない。つまり、図5のA2点の信号スペクトラムは、奇数次と偶数次の全ての高調波に現れることを意味している。 Va2s (t) is data after sampling of Va2 (t). Expression (8) is different from the above-described Expression (3) and Expression (4), and does not become zero even if the value of n is even or odd. That is, it means that the signal spectrum at point A2 in FIG. 5 appears in all the odd and even harmonics.
本発明の目的は、1つのSCPAを用いて、同相成分と直交成分とを合成した際に、不要な偶数次高調波成分の発生を抑制する送信装置及び送信方法を提供することである。 An object of the present invention is to provide a transmission apparatus and a transmission method that suppress generation of unnecessary even-order harmonic components when an in-phase component and a quadrature component are combined using one SCPA.
本発明の一態様に係る送信装置は、1つ以上の入力端子と、1つ以上の出力端子とを有し、前記入力端子から入力された信号に応じた論理演算結果を前記出力端子に出力する基本アンプ回路と、前記基本アンプ回路と、当該基本アンプ回路の前記出力端子に直列接続された容量と、を有するD級単位アンプと、前記D級単位アンプを複数並列に接続したデジタルアンプと、送信信号の同相成分及び直交成分と、同相成分用及び直交成分用の搬送波信号を変換し、変換後データを前記デジタルアンプに出力する入力データ変換器と、を具備し、前記基本アンプ回路の時間平均出力電圧が、前記基本アンプ回路の電源電圧の半分である構成を採る。 The transmission device according to one embodiment of the present invention includes one or more input terminals and one or more output terminals, and outputs a logical operation result according to a signal input from the input terminal to the output terminal. A D class unit amplifier having a basic amplifier circuit, a basic amplifier circuit, and a capacitor connected in series to the output terminal of the basic amplifier circuit, and a digital amplifier in which a plurality of the D class unit amplifiers are connected in parallel. An input data converter that converts the in-phase component and the quadrature component of the transmission signal and the carrier signal for the in-phase component and the quadrature component, and outputs the converted data to the digital amplifier. A configuration is adopted in which the time average output voltage is half the power supply voltage of the basic amplifier circuit.
本発明によれば、1つのSCPAを用いて、同相成分と直交成分とを正しく合成することができる。 According to the present invention, an in-phase component and a quadrature component can be correctly synthesized using one SCPA.
以下、本発明の実施の形態について、図面を参照して詳細に説明する。ただし、実施の形態において、同一機能を有する構成には同一符号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, in the embodiment, configurations having the same functions are denoted by the same reference numerals, and redundant description is omitted.
(実施の形態1)
図6は、本発明の実施の形態1に係る直交変調器10の構成を示す図である。以下、図6を用いて直交変調器10の構成について説明する。
(Embodiment 1)
FIG. 6 is a diagram showing a configuration of the
デジタルアンプ11は、D級単位アンプ101が複数並列接続されており、D級単位アンプ101は、2つの信号入力端子、2つの信号出力端子、及び、いずれの信号出力端子に出力するかを選択する選択信号の入力端子を持った論理回路102と、論理回路102の2つの信号出力端子に直列接続された容量103、104とで形成される。
The
デジタルアンプ11には、第一の入力信号選択回路12から出力されるデジタルベースバンドデータである同相成分(BB_I)または直交成分(BB_Q)と、第二の入力信号選択回路13から出力される搬送波信号である出力信号15とが入力される。
The
この論理回路102の出力信号は、奇数次高調波成分を含む方形波であるため、インダクタ16と、論理回路102の2つの信号出力端子に直列接続された容量103、104との直列共振で、基本波信号成分のみを取り出している。
Since the output signal of the
なお、デジタルアンプ11は、デジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)の値に応じた電圧振幅の出力信号が得られるが、この原理は、図2、3を用いて説明した背景技術と同様であるため、ここではその説明を省略する。
The
第一の入力信号選択回路12は、デジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)とが入力され、選択信号に応じて、同相成分と直交成分のいずれかを選択してデジタルアンプ11へ出力する。
The first input
第二の入力信号選択回路13は、同相成分用搬送波信号(LO_I、LO_IB)と直交成分用搬送波信号(LO_Q、LO_QB)といった差動信号が入力され、第一の入力信号選択回路12と同様に選択信号に応じて、同相成分と直交成分のいずれかを選択してデジタルアンプ11へ出力するが、正相(LO_I、LO_Q)または逆相(LO_IB、LO_QB)のいずれを出力するかは、デジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)の値の正負に応じて切り替えている。これにより、IQ平面上の4象限全てを表すことが可能となる。
The second input
今、BB_I、BB_Qが負の値である場合の直交変調器出力Cout17を式(1)で表すと、搬送波信号の位相θにπを加算することと等しくなる。これは、搬送波信号の逆相信号を用いることで実現できる。
直交変調器出力Cout17=(−I)×COSθ+(−Q)×SINθ
=I×COS(θ+π)+Q×SIN(θ+π)…(1)
Now, when the quadrature modulator output Cout17 when BB_I and BB_Q are negative values is expressed by equation (1), it is equivalent to adding π to the phase θ of the carrier signal. This can be realized by using a reverse phase signal of the carrier wave signal.
Quadrature modulator output Cout17 = (− I) × COSθ + (− Q) × SINθ
= I × COS (θ + π) + Q × SIN (θ + π) (1)
次に、図6に示した直交変調器10の動作タイミングについて図7を用いて説明する。図中のモード(Mode)は、同相成分と直交成分のいずれを出力しているかを示している。この図では、デジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)の値が共に正の値であるため、搬送波信号は正相(LO_I、LO_Q)が用いられており、搬送波の2倍の周波数を持つ選択信号のHまたはLに応じて、LO_IとLO_Qとが切り替えられることを示している。
Next, the operation timing of the
図8は、図6に示した論理回路102の内部構成の一例を示す図である。この例では、論理回路102は、2つの出力端子201、202を備え、出力端子201、202には、Pch CMOSトランジスタ203及びNch CMOSトランジスタ204がカスコード接続されており、このカスコードトランジスタのON/OFFによって2つの出力端子201、202のいずれかに信号を出力する。
FIG. 8 is a diagram illustrating an example of an internal configuration of the
また、図9は、図6に示した論理回路102の内部構成の他の一例を示す図である。この例では、論理回路102は、第一の入力信号選択回路12の出力信号14と第二の入力信号選択回路13の出力信号15が入力されるNAND(否定論理積)回路の後に、出力端子201、202専用に同一の出力段回路を2個備える。図8の例と同様に、論理回路102は、搬送波の2倍の周波数を持つ選択信号のHまたはLに応じて2つの出力端子201、202のいずれかに信号を出力する。この構成の特徴は、カスコードトランジスタがないので、電力ロスが発生しないことである。また、適切なレイアウト設計により、半導体集積回路上での面積を有効に活用することが可能である。
FIG. 9 is a diagram illustrating another example of the internal configuration of the
ここで、従来のSCPA2個を用いて、同相成分(BB_I)と直交成分(BB_Q)用のミキサーとして利用し、直交変調器とパワーアンプの機能を実現した論理回路102(半導体集積回路)のレイアウトを図10に示す。 Here, a layout of a logic circuit 102 (semiconductor integrated circuit) that uses two conventional SCPAs and is used as a mixer for an in-phase component (BB_I) and a quadrature component (BB_Q) and realizes the functions of a quadrature modulator and a power amplifier. Is shown in FIG.
ここでは、図2に示した従来のSCPAにおけるD級単位アンプのAND出力で用いられるNchとPchトランジスタが、半導体集積回路上最も面積が大きいため、その部分のみを示している。また、第一のNchトランジスタと第一のPchトランジスタが同相成分(BB_I)用であり、第二のNchトランジスタと第二のPchトランジスタが直交成分(BB_Q)用である。 Here, the Nch and Pch transistors used in the AND output of the class D unit amplifier in the conventional SCPA shown in FIG. 2 have the largest area on the semiconductor integrated circuit, so only that portion is shown. The first Nch transistor and the first Pch transistor are for the in-phase component (BB_I), and the second Nch transistor and the second Pch transistor are for the quadrature component (BB_Q).
なお、図10(a)の平面図では、同相成分(BB_I)用と直交成分(BB_Q)用トランジスタを隣接して配置しているが、後に述べる本発明のレイアウト例(図11)との面積比較のためであり、実際には、同相成分(BB_I)用と直交成分(BB_Q)用のSCPAは、それぞれ個別に一塊でレイアウト設計される。その理由は、前述の通り、線形性と広い出力電力可変範囲を実現するためには、1つのSCPAにおける複数のD級単位アンプ間の高い相対精度が必須だからである。つまり、第一のNchトランジスタと第一のPchトランジスタは、第二のNchトランジスタと第二のPchトランジスタとから離れた場所に配置される。 In the plan view of FIG. 10A, the transistors for the in-phase component (BB_I) and the quadrature component (BB_Q) are arranged adjacent to each other, but the area with the layout example (FIG. 11) of the present invention described later. For comparison, in practice, the SCPA for the in-phase component (BB_I) and the quadrature component (BB_Q) are individually designed in a single layout. This is because, as described above, in order to realize linearity and a wide output power variable range, high relative accuracy between a plurality of class D unit amplifiers in one SCPA is essential. In other words, the first Nch transistor and the first Pch transistor are arranged at locations away from the second Nch transistor and the second Pch transistor.
しかしながら、同相成分(BB_I)用と直交成分(BB_Q)用のSCPAを離れた場所に配置すると、それぞれの出力信号を結合するまでの配線の寄生抵抗と寄生容量にて出力電力を損失してしまうというデメリットがある。 However, if the SCPA for the in-phase component (BB_I) and the quadrature component (BB_Q) are arranged at a distance, output power is lost due to the parasitic resistance and parasitic capacitance of the wiring until the respective output signals are combined. There is a demerit.
また、図10(a)のレイアウト図では、第一及び第二のNchトランジスタと第一及び第二のPchトランジスタの面積に対して、全体の面積の方が非常に大きいことが分かる。この理由について図10(b)を用いて説明する。図10(b)は、半導体集積回路の縦構造図である。第一及び第二のNchトランジスタは、P型のWell層(PW)の内部に形成され、第一及び第二のPchトランジスタは、N型のWell層(NW)の内部に形成される。また、半導体の構造上、PW、NWは、それぞれGND電位、電源電位に接続しなければならない。このため、PWコンタクト領域、NWコンタクト領域を設け、前述の電位にそれぞれ接続する。また、出力端子201、202から半導体基盤(Psub)への不要な漏れ電力による様々なアイソレーション課題を防ぐため、PWとNW以外にディープエヌWell(DNW)を用いることが好ましい。そして、このDNW分離領域も電源電位に接続しなければならない。
In the layout diagram of FIG. 10A, it can be seen that the overall area is much larger than the areas of the first and second Nch transistors and the first and second Pch transistors. The reason for this will be described with reference to FIG. FIG. 10B is a vertical structure diagram of the semiconductor integrated circuit. The first and second Nch transistors are formed inside a P-type well layer (PW), and the first and second Pch transistors are formed inside an N-type well layer (NW). Also, due to the semiconductor structure, PW and NW must be connected to the GND potential and the power supply potential, respectively. Therefore, a PW contact region and an NW contact region are provided and connected to the above-described potentials. Further, in order to prevent various isolation problems due to unnecessary leakage power from the
これらの理由により、第一及び第二のNchトランジスタと第一及び第二のPchトランジスタの面積よりも、その周辺の領域であるPWコンタクト領域、NWコンタクト領域、DNW分離領域の方が大きくなってしまう。また、前述の通り、SCPAは、D級単位アンプ101が複数並列接続されている。このため、1つのD級単位アンプ101の論理回路102で用いられる出力段のトランジスタは、複数分割されたトランジスタサイズでよいが、小さなトランジスタサイズであっても、前述のPWコンタクト領域、NWコンタクト領域、DNW分離領域が必要である。この結果、面積の小さなトランジスタほど、トランジスタの面積に対するPWコンタクト領域、NWコンタクト領域、DNW分離領域の面積が相対的に大きく見える。
For these reasons, the PW contact region, the NW contact region, and the DNW isolation region which are the peripheral regions are larger than the areas of the first and second Nch transistors and the first and second Pch transistors. End up. As described above, in SCPA, a plurality of class
これに対し、図9に示した論理回路102(半導体集積回路)のレイアウトを図11に示す。図11は、出力端子201、202で用いられる第一及び第二のNchトランジスタ(または第一及び第二のPchトランジスタ)が隣接して、同一の分離領域に配置されている。この配置では、同相成分(BB_I)用と直交成分(BB_Q)用の出力信号を結合するまでの配線の寄生抵抗と寄生容量にて出力電力を損失してしまうことがない。また、必要なPWコンタクト領域、NWコンタクト領域、DNW分離領域を共用することが可能となるため、図11(a)の配置では、図10(a)の配置と比べて半導体集積回路上の面積を有効に活用することができる。
In contrast, FIG. 11 shows a layout of the logic circuit 102 (semiconductor integrated circuit) shown in FIG. In FIG. 11, the first and second Nch transistors (or first and second Pch transistors) used at the
図12(a)は、同相成分用搬送波信号(LO_I、LO_IB)及び直交成分用搬送波信号(LO_Q、LO_QB)と、選択信号とを生成する手段の一例を示す図である。搬送波信号の2倍の周波数を持つ発振器301の差動出力信号を1/2分周器302に入力し、搬送波信号を生成する(図12(b)参照)。選択信号は、発振器301の発振信号を直接用いる。
FIG. 12A is a diagram illustrating an example of a unit that generates in-phase component carrier signals (LO_I, LO_IB), quadrature component carrier signals (LO_Q, LO_QB), and a selection signal. A differential output signal of the
図13(a)は、同相成分用搬送波信号(LO_I、LO_IB)及び直交成分用搬送波信号(LO_Q、LO_QB)と、選択信号とを生成する手段の他の一例を示す図である。互いに90度ずつ位相が異なる4つの信号を出力する発振器401とEX−OR(排他的論理和)回路402とから構成されている。
FIG. 13A is a diagram showing another example of means for generating the in-phase component carrier signals (LO_I, LO_IB), the quadrature component carrier signals (LO_Q, LO_QB), and the selection signal. The
図13(b)は、図13(a)の構成における動作タイミングを示しており、選択信号は、発振器出力位相1と2といった90度位相が異なる2つの信号をEX−OR回路402に入力し、その出力信号を用いる。
FIG. 13B shows the operation timing in the configuration of FIG. 13A, and the selection signal is input to the
図14は、図6に示した第二の入力信号選択回路13の動作タイミングを示している。前述の通り、第二の入力信号選択回路13は、同相成分用搬送波信号(LO_I、LO_IB)と直交成分用搬送波信号(LO_Q、LO_QB)といった差動信号が入力され、選択信号に応じて、同相成分と直交成分のいずれかの搬送波信号をデジタルアンプ100へ出力する。
FIG. 14 shows the operation timing of the second input
また、第二の入力信号選択回路13は、正相(LO_I、LO_Q)または逆相(LO_IB、LO_QB)のいずれを出力するかは、デジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)の値の正負に応じて切り替えている。この切り替えには、図14(a)〜(d)の4つの組合せがある。すなわち、LO_IとLO_Qとの切り替え(図14(a))、LO_IBとLO_Qとの切り替え(図14(b))、LO_IとLO_QBとの切り替え(図14(c))、及び、LO_IBとLO_QBとの切り替え(図14(d))である。例えば、図14(a)に示すLO_IとLO_Qとの切り替えを見ると、出力信号15は、選択信号に応じて、LO_I、LO_Qが切り替わっていることが分かる。
The second input
しかし、実際の回路動作を考えると、出力信号15には、選択信号の立下りエッジのタイミングにて、一瞬だけスパイク波形が出力される。スパイク波形発生の原因としては、図14(a)に破線で示したように、LO_Qが図中右側へ僅かにずれることが想定される。
However, considering the actual circuit operation, a spike waveform is output to the
この対策として、選択信号に応じた同相成分と直交成分との切り替えを止め、デジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)の正負の組み合せに応じ、LO_I、LO_IB、LO_Q、LO_QBのいずれかを出力する。これにより、スパイク波形の発生をなくし、スパイク波形による不要な消費電流の増加を防ぐことができる。 As a countermeasure, the switching between the in-phase component and the quadrature component according to the selection signal is stopped, and LO_I, LO_IB, LO_Q, and LO_I, LO_IB, LO_Q, One of LO_QB is output. Thereby, the generation of spike waveforms can be eliminated, and an unnecessary increase in current consumption due to the spike waveforms can be prevented.
このように、実施の形態1によれば、D級単位アンプ101の出力に、同相成分(BB_I)用と直交成分(BB_Q)用の容量103、104をそれぞれ設けることにより、同相成分(BB_I)と直交成分(BB_Q)とを切り替える前後で、異なる容量値が入れ替わることがなくなり、容量103と容量104のDC動作電圧の違いから容量103と容量104に不要な電流が流れることがなくなり、1つのSCPAを用いて、同相成分(BB_I)と直交成分(BB_Q)とを正しく合成することができる。
As described above, according to the first embodiment, the
また、論理回路102の出力段トランジスタである2つのNchトランジスタ及び2つのPchトランジスタを半導体上、同一の分離領域内で隣接して配置することにより、半導体集積回路上の面積を削減し、コストを削減することができる。
In addition, by arranging two Nch transistors and two Pch transistors, which are output stage transistors of the
(実施の形態2)
図15は、本発明の実施の形態2に係る送信装置20の構成を示す図である。以下、図15を用いて送信装置20の構成について説明する。
(Embodiment 2)
FIG. 15 is a diagram showing a configuration of transmitting
デジタルアンプ11は、D級単位アンプ101が複数並列接続されており、D級単位アンプ101は、2つの入力端子と1つの出力端子とを有し、一方の入力端子から入力された信号の論理に応じて、2つの入力端子への入力信号に対する論理演算結果と、一定電圧(VREF)とのいずれかを1つの出力端子に出力するスイッチ111を有する基本アンプ回路110と、基本アンプ回路110の出力端子に直列接続された容量112とで形成される。なお、入力データ変換器600は、第一の入力信号選択回路12と第二の入力信号選択回路13とを含む。
The
基本アンプ回路110の出力信号は、奇数次高調波成分を含む方形波であるため、インダクタ16と、基本アンプ回路110の出力端子に直列接続された容量112との直列共振で、基本波信号成分を取り出している。
Since the output signal of the
図16は、本発明の実施の形態2に係る並列に3ビットを入力するSCPAの構成を示す図であり、図17は、図16のSCPAに入力される各種信号の波形及びA0〜A2点における信号波形を示す図である。
FIG. 16 is a diagram showing a configuration of SCPA that
図16において、デジタルベースバンドデータの各ビットBB{2}〜BB{0}がHの場合は、各ビットに対応したANDの出力に接続されたスイッチが、ANDの出力に接続され、BB{2}〜BB{0}がLの場合は、スイッチがVREF(=VDD/2)に接続される。 In FIG. 16, when each bit BB {2} to BB {0} of the digital baseband data is H, a switch connected to the output of AND corresponding to each bit is connected to the output of AND, and BB { When 2} to BB {0} is L, the switch is connected to VREF (= VDD / 2).
図17では、搬送波信号の約1周期分に相当する時間を表している。図5と同様に、デジタルベースバンド信号として、BB_I=4、BB_Q=0が入力されており、搬送波1周期の1/4の時間毎に同相成分(BB_I)と直交成分(BB_Q)とを切り替えている。図16のSCPAにおいても図4のSCPAと同様の重み付けがされているので、BB_Iの出力期間である時間0・T0から1・T0までは、デジタルベースバンド入力信号であるBB{2}のみがHとなり、BB{1}、BB{0}はLとなる。つまり、A1点とA0点にそれぞれ接続されたC×2とC×1の容量は、VREFに接続される。ただし、BB{2}はHであるため、A2点には、搬送波信号と同じHの波形が現れる。なお、このA2点のHの信号は、ANDの電源電圧(VDD)と等しい。
In FIG. 17, the time corresponding to about one cycle of the carrier wave signal is shown. As in FIG. 5, BB_I = 4 and BB_Q = 0 are input as digital baseband signals, and the in-phase component (BB_I) and the quadrature component (BB_Q) are switched every ¼ time of one carrier wave period. ing. Since the SCPA in FIG. 16 is weighted in the same manner as the SCPA in FIG. 4, only the digital baseband input signal BB {2} is output from
次に、BB_Qの出力期間である時間1・T0から2・T0までは、デジタルベースバンド入力信号であるBB{2}、BB{1}、BB{0}は全てLとなる。この結果、各ビットに対応したANDの出力に接続されたスイッチが、VREF(=VDD/2)に接続され、A2点、A1点及びA0点にそれぞれ接続された容量(C×4とC×2とC×1の)は、VREF(=VDD/2)に接続される。
Next, the digital baseband input signals BB {2}, BB {1}, and BB {0} are all L from
次に、BB_Iの出力期間である時間2・T0から3・T0までは、デジタルベースバンド入力信号であるBB{2}のみがHとなり、BB{1}、BB{0}はLとなる。つまり、A1点とA0点にそれぞれ接続されたC×2とC×1の容量は、VREFに接続される。ただし、BB{2}は、Hであるため、A2点には、搬送波信号を同じLの波形が現れる。なお、このA2点のLの信号は、ANDのGND電位(0V)と等しい。
Next, from
さらに、BB_Qの出力期間である時間3・T0から4・T0までは、前述した時間1・T0から2・T0までと同様であり、各ビットに対応したANDの出力に接続されたスイッチが、VREF(=VDD/2)に接続され、A2点、A1点及びA0点にそれぞれ接続された容量(C×4とC×2とC×1の)は、VREF(=VDD/2)に接続される。
Further, the output period of BB_Q from
上記時間0・T0から4・T0までの動作を考えると、基本アンプ回路110の時間平均出力電圧が電源電圧(VDD)の半分になる。また、B点に現れる電圧波形は、A2点に現れるANDの電源電圧(VDD)からANDのGND電位(0V)までの波形をC×4とC×(2+1)で形成される容量アッテネータにて減衰させた電圧振幅となることが分かる。ただし、B点の直流動作電圧は、直流電圧を伝達できる負荷(抵抗)とインダクタ(L)を経由して伝えられるGND電位である。
Considering the operation from
ところで、図4に示したSCPAと比較すると、本実施の形態のSCPAの方がA2点の電圧波形の上下の対称性が良い。一般的に、HとLの時間が等しい時、偶数次の高調波成分が低い。また、A2点の電圧波形は、δ関数列を用いて次式(9)のように表される。
式(9)をフーリエ変換すると、次式(10)のように表される。
Va2s(t)は、Va2(t)のサンプリング後データである。 Va2s (t) is data after sampling of Va2 (t).
ここで、オイラーの公式eーjθ=cosθ−j・sinθより、eーj・n・π=+1(n=偶数)、eーj・n・π=−1(n=奇数)であるので、式(10)はn=偶数時に第1項及び第3項と、第2項及び第4項とがそれぞれ相殺される。つまり、図17のA2点の電圧信号のスペクトラムは、偶数次の高調波を含まないことを意味している。この結果、不要な偶数次高調波成分を減衰させるためのフィルターを追加する必要がなく、コストアップと電力ロスが発生しない。 Here, from Euler's formula ejθ = cos θ−j · sin θ, ej · n · π = + 1 (n = even) and ej · n · π = −1 (n = odd). In Equation (10), when n = even, the first and third terms, and the second and fourth terms cancel each other. That is, the spectrum of the voltage signal at point A2 in FIG. 17 does not include even-order harmonics. As a result, it is not necessary to add a filter for attenuating unnecessary even-order harmonic components, and cost increase and power loss do not occur.
図18と図19は、図15に示したデジタルアンプ11の内部構成の例を示す図である。この例では、デジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)は、8ビットのデジタルデータである。
18 and 19 are diagrams showing examples of the internal configuration of the
また、図18と図19のデジタルアンプは、論理的には同じになるが、図19の構成の方が、アレー領域として示した部分の回路素子が少ない。このアレー領域とは、基本アンプ回路の出力端子に用いられるNchトランジスタ及びPchトランジスタと、基本アンプ回路の出力端子に、基本アンプ回路の電源電圧の半分である一定電圧を与えるスイッチと、前記基本アンプ回路の前記出力端子に直列接続された前記容量とが1つの単位セル(半導体集積回路上のレイアウト配置)として、複数個の単位セルを半導体集積回路上に密集させた領域のことである。単位セルの前段には、単位セルを駆動するバッファが設けられる。 The digital amplifiers of FIGS. 18 and 19 are logically the same, but the configuration of FIG. 19 has fewer circuit elements in the portion shown as the array region. The array region includes an Nch transistor and a Pch transistor used for the output terminal of the basic amplifier circuit, a switch for applying a constant voltage that is half the power supply voltage of the basic amplifier circuit to the output terminal of the basic amplifier circuit, and the basic amplifier. The capacitor connected in series to the output terminal of the circuit is a region where a plurality of unit cells are densely arranged on the semiconductor integrated circuit as one unit cell (layout arrangement on the semiconductor integrated circuit). A buffer for driving the unit cell is provided in front of the unit cell.
図18の構成では、全てのD級単位アンプ101に、AND回路とОR回路がそれぞれ装備されているが、図19の構成では、デジタルベースバンドデータの各ビット(BB{7}、BB{6}、BB{5}・・・)に対して、AND回路とОR回路が1組だけ用いられている。これにより、同じ論理を出力する重複回路を減らすことができるので、消費電流を低減することができる。
In the configuration of FIG. 18, all the class
(実施の形態3)
図20は、本発明の実施の形態3に係る送信装置30の構成を示す図である。以下、図20を用いて送信装置30の構成について説明する。
(Embodiment 3)
FIG. 20 is a diagram showing a configuration of transmitting
デジタルアンプ11は、D級単位アンプ501が複数並列接続されており、D級単位アンプ501は、1つの入力端子と1つの出力端子とを有し、入力端子から入力された信号の論理に応じた論理出力を出力端子に出力する基本アンプ回路502と、基本アンプ回路502の出力端子に直列接続された容量112とで形成される。なお、入力データ変換器650は、第一の入力信号選択回路12、第1の入力信号変換回路601及び第2の入力信号変換回路602を含む。
The
第一の入力信号選択回路12は、選択信号と、送信信号の変換後のデジタルベースバンドデータである同相成分(BB_I_C)及び直交成分(BB_Q_C)とが入力され、選択信号に応じて、変換後のデジタルベースバンドデータである同相成分(BB_I_C)及び直交成分(BB_Q_C)のいずれか一方を出力信号(PAIN)として、デジタルアンプ11に出力する。
The first input
第一の入力信号変換回路601は、送信信号の変換前のデジタルベースバンドデータである同相成分(BB_I)に加えて、同相成分用搬送波信号(LO_I、LO_IB)といった差動信号が入力され、第一の入力信号選択回路12に、変換後のデジタルベースバンドデータである同相成分(BB_I_C)を出力する。また、第二の入力信号変換回路602は、送信信号の変換前のデジタルベースバンドデータである直交成分(BB_Q)に加えて、直交成分用搬送波信号(LO_Q、LO_QB)といった差動信号が入力され、第一の入力信号選択回路12に、変換後のデジタルベースバンドデータである直交成分(BB_Q_C)を出力する。
The first input
第一の入力信号変換回路601は、入力された変換前のデジタルベースバンドデータである同相成分(BB_I)の値の正負に応じて、搬送波信号の正相(LO_I)または逆相(LO_IB)のいずれかを用いる。また、第二の入力信号変換回路602は、入力された変換前のデジタルベースバンドデータである直交成分(BB_Q)の値の正負に応じて、搬送波信号の正相(LO_Q)または逆相(LO_QB)のいずれかを用いる。また、第一の入力信号変換回路601及び第二の入力信号変換回路602は、搬送波信号がHの期間では、デジタルベースバンドデータの最大値の約半分の値に変換前のデジタルベースバンドデータである同相成分(BB_I)または直交成分(BB_Q)に比例した値を加算する。また、搬送波信号がLの期間では、デジタルベースバンドデータの最大値の約半分の値に変換前のデジタルベースバンドデータである同相成分(BB_I)または直交成分(BB_Q)に比例した値を減算する。
The first input
次に、図20に示した送信装置30の動作タイミングについて図21を用いて説明する。図20では、搬送波信号(LO)の約2.5周期分に相当する時間を表している。図中のモード(Mode)は、同相成分と直交成分のいずれを出力しているかを示している。この図では、変換前のデジタルベースバンドデータである同相成分(BB_I)と直交成分(BB_Q)の値が共に正の値であるため、搬送波信号は正相(LO_I、LO_Q)が用いられており、搬送波の2倍の周波数を有する選択信号のHまたはLに応じて、変換後のデジタルベースバンドデータである同相成分(BB_I_C)と直交成分(BB_Q_C)とが切り替えられることを示している。
Next, the operation timing of the
最初の時間(0〜搬送波周期の1/2まで)では、第一の入力信号変換回路601に入力される変換前のデジタルベースバンドデータである同相成分(BB_I)は64である。デジタルベースバンドデータは8ビットであり、最大値の半分の値は128である。この時、選択された搬送波信号(LO_I)はHであるので、第一の入力信号変換回路601は、最大値の半分の値(=128)にデジタルベースバンドデータである同相成分(BB_I=64)の半分の値を加算する。すなわち、128+(64÷2)=160といった演算が行われる。
In the first time (0 to ½ of the carrier wave period), the in-phase component (BB_I) that is the digital baseband data before conversion input to the first input
次の時間(搬送波周期の1/2〜1まで)では、選択された搬送波信号(LO_I)がLに変わるので、第一の入力信号変換回路601は、最大値の半分の値(=128)にデジタルベースバンドデータである同相成分(BB_I=64)の半分の値を減算する。すなわち、128−(64÷2)−1=95といった演算が行われる。これは、変換後のデジタルベースバンドデータが、最大値の半分の値を中心としたデジタルベースバンドデータであり、その振幅は、変換前のデジタルベースバンドデータの大きさに比例することを意味している。上記演算は、デジタル値にて処理されるため、割り算で発生した小数点以下の値は切り捨てられる。また、搬送波信号(LO_I)がLの期間のみ−1しているのは、搬送波信号(LO_I)がHの時の演算結果(=160)の2進数表記の全ビットを反転するだけで95というデジタル値が得られるためである。
At the next time (from 1/2 to 1 of the carrier cycle), the selected carrier signal (LO_I) changes to L, so that the first input
入力データ変換器650は、上記のような演算結果から得られた変換後のデジタルベースバンドデータである同相成分(BB_I_C)または直交成分(BB_Q_C)を選択信号に応じてデジタルアンプ11に出力することにより、直交変調器としての機能を実現する。
The
この構成によれば、変換後デジタルベースバンドデータの各ビットであるBB_I_C{7}〜{0}及びBB_Q_C{7}〜{0}の時間変化は、常にDuty=50%の波形となる。この理由は、搬送波信号のHからLへの変化時に、2進数表記の変換後デジタルベースバンドデータBB_I_C{7}〜{0}とBB_Q_C{7}〜{0}の全ビットを反転しているためである。さらに、第一の入力信号選択回路12にて、搬送波の2倍の周波数を有する選択信号のHまたはLに応じて、BB_I_CかBB_Q_Cを切り替えた信号であるPAIN{7}〜{0}の時間変化も、常にDuty=50%の波形となる。Duty=50%の波形は、電圧の時間波形における上下の対称性が良く、HとLの時間が等しいので偶数次の高調波成分が発生しない。この結果、出力電圧のスペクトラムは、偶数次の高調波を含まないことを意味しており、偶数次高調波成分を減衰させるためのフィルターを追加する必要がない。
According to this configuration, the time changes of BB_I_C {7} to {0} and BB_Q_C {7} to {0}, which are the bits of the converted digital baseband data, always have a waveform of Duty = 50%. This is because all the bits of the converted digital baseband data BB_I_C {7} to {0} and BB_Q_C {7} to {0} in binary notation are inverted when the carrier signal changes from H to L. Because. Further, in the first input
(実施の形態4)
図22は、本発明の実施の形態4に係る送信装置40の構成を示す図である。以下、図22を用いて送信装置40の構成について説明する。
(Embodiment 4)
FIG. 22 is a diagram showing a configuration of transmitting
入力データ変換器650は、実施の形態3における、第一の入力信号選択回路12及び第一及び第二の入力信号変換回路601、602と同様の機能を備える。しかしながら、実施の形態4における入力データ変換器650は、搬送波の2倍の周波数を有する選択信号が必要ないため、低消費電力化に対して非常に有効である。
The
実施の形態3におけるデジタルアンプ11への入力信号(PAIN)は、搬送波信号(LO_I、LO_Q)と同一周波数かつ同じDuty(=50%)を有する信号である。つまり、実施の形態3のように、第一の入力信号選択回路12が、選択信号のHまたはLに応じて、BB_I_C及びBB_Q_Cを切り替えるものではなく、搬送波信号(LO_I、LO_IB、LO_Q、LO_QB)のいずれかを、デジタルアンプ11への入力信号(PAIN)とすればよいことを意味している。
The input signal (PAIN) to the
まず、変換後のデジタルベースバンドデータBB_I_Cの各ビットの時間波形を決定する要因は次の2つである。(1)搬送波信号=Hの期間での演算結果(=160(図21参照))のHまたはLの論理。(2)変換前のデジタルベースバンドデータ(BB_I=64)の値の正または負の論理。また、(1)と(2)の組合せは、以下の4通りである。
A:演算結果=Hかつ変換前デジタルベースバンドデータ=正
B:演算結果=Lかつ変換前デジタルベースバンドデータ=負
C:演算結果=Lかつ変換前デジタルベースバンドデータ=正
D:演算結果=Hかつ変換前デジタルベースバンドデータ=負
First, the following two factors determine the time waveform of each bit of the converted digital baseband data BB_I_C. (1) Carrier signal = H or L logic of the calculation result (= 160 (see FIG. 21)) in the period of H. (2) Positive or negative logic of the value of digital baseband data (BB_I = 64) before conversion. The combinations of (1) and (2) are as follows.
A: calculation result = H and digital baseband data before conversion = positive B: calculation result = L and digital baseband data before conversion = negative C: calculation result = L and digital baseband data before conversion = positive D: calculation result = H and digital baseband data before conversion = negative
この結果、変換後のデジタルベースバンドデータBB_I_Cの各ビットの時間波形は、A、Bの場合は、図21におけるBB_I_C{7}の時間波形と同じである。また、C、Dの場合は、図21におけるBB_I_C{7}の時間波形を180度位相反転した波形である。つまり、BB_I_Cの各ビットの時間波形の位相としては、2種類の位相状態がある。また、変換後のデジタルベースバンドデータBB_Q_Cも同様に各ビット2種類の位相状態がある。 As a result, the time waveform of each bit of the converted digital baseband data BB_I_C is the same as the time waveform of BB_I_C {7} in FIG. In the case of C and D, the time waveform of BB_I_C {7} in FIG. 21 is a waveform obtained by inverting the phase by 180 degrees. That is, there are two types of phase states as the phase of the time waveform of each bit of BB_I_C. Similarly, the converted digital baseband data BB_Q_C has two types of phase states for each bit.
仮に、実施の形態3と同様に、変換後のデジタルベースバンドデータBB_I_CとBB_Q_Cを搬送波の2倍の周波数を有する選択信号のHまたはLに応じて切り替えたとすると、そのタイミングパターンは4種類に分類され、図23に示した第一のタイミング図から第四のタイミング図に示すようになる。図23に示した通り、入力データ変換器650は、その出力信号(PAIN)として、搬送波信号(LO_I、LO_IB、LO_Q、LO_QB)のいずれかを、デジタルアンプ11への入力信号(PAIN{7}〜{0})とすればよいことが分かる。
As in the third embodiment, if the converted digital baseband data BB_I_C and BB_Q_C are switched according to H or L of the selection signal having a frequency twice that of the carrier wave, the timing patterns are classified into four types. As shown in FIG. 23, the first timing diagram to the fourth timing diagram shown in FIG. As shown in FIG. 23, the
このように、入力データ変換器650は、変換前のデジタルベースバンドデータの値の正または負の論理に加えて、演算結果の論理によって、搬送波信号(LO_I、LO_IB、LO_Q、LO_QB)のいずれかを選択及び出力している。なお、実施の形態3と同様に、図23に示したデジタルアンプ11への入力信号(PAIN)の時間変化も、常にDuty=50%の波形となるので、偶数次の高調波成分が発生しない。この結果、偶数次高調波成分を減衰させるためのフィルターを追加する必要がない。
In this way, the
本発明にかかる送信装置及び送信方法は、例えば、移動通信システムにおける基地局及び移動局等に適用できる。 The transmission apparatus and transmission method according to the present invention can be applied to, for example, a base station and a mobile station in a mobile communication system.
10 直交変調器
11 デジタルアンプ
12 第一の入力信号選択回路
13 第二の入力信号選択回路
16 インダクタ
101、501 D級単位アンプ
102 論理回路
103、104、112 容量
110、502 基本アンプ回路
111 スイッチ
201、202 出力端子
203 Pch CMOSトランジスタ
204 Nch CMOSトランジスタ
301、401 発振器
302 1/2分周器
402 EX−OR回路
20、30、40 送信装置
600、650 入力データ変換器
601 第一の入力信号変換回路
602 第二の入力信号変換回路
DESCRIPTION OF
Claims (6)
前記基本アンプ回路と、当該基本アンプ回路の前記出力端子に直列接続された容量と、を有するD級単位アンプと、
前記D級単位アンプを複数並列に接続したデジタルアンプと、
送信信号の同相成分及び直交成分と、同相成分用及び直交成分用の搬送波信号を変換し、変換後データを前記デジタルアンプに出力する入力データ変換器と、
を具備し、
前記基本アンプ回路の時間平均出力電圧が、前記基本アンプ回路の電源電圧の半分である送信装置。 A basic amplifier circuit having one or more input terminals and one or more output terminals, and outputting a logical operation result according to a signal input from the input terminal to the output terminal;
A class D unit amplifier having the basic amplifier circuit and a capacitor connected in series to the output terminal of the basic amplifier circuit;
A digital amplifier in which a plurality of the class D unit amplifiers are connected in parallel;
An input data converter that converts the in-phase component and the quadrature component of the transmission signal, the carrier signal for the in-phase component and the quadrature component, and outputs the converted data to the digital amplifier;
Comprising
A transmission apparatus in which a time average output voltage of the basic amplifier circuit is half of a power supply voltage of the basic amplifier circuit.
請求項1に記載の送信装置。 The basic amplifier circuit outputs either one of a logical operation result for an input signal to the input terminal and a constant voltage that is half of the power supply voltage of the basic amplifier circuit.
The transmission device according to claim 1.
送信信号の同相成分と直交成分のいずれかを前記デジタルアンプに出力する第一の入力信号選択回路と、
同相成分用の搬送波信号と直交成分用の搬送波信号のいずれかを前記デジタルアンプに出力する第二の入力信号選択回路と、
を具備する請求項1または請求項2に記載の送信装置。 The input data converter is
A first input signal selection circuit that outputs either the in-phase component or the quadrature component of the transmission signal to the digital amplifier;
A second input signal selection circuit that outputs either the carrier signal for the in-phase component or the carrier signal for the quadrature component to the digital amplifier;
The transmission apparatus according to claim 1 or 2, further comprising:
前記単位セルを駆動するバッファが前記単位セルの前段に設けられる、
請求項1から請求項3のいずれか一項に記載の送信装置。 An Nch transistor and a Pch transistor used for the output terminal of the basic amplifier circuit; a switch for applying a constant voltage that is half the power supply voltage of the basic amplifier circuit to the output terminal of the basic amplifier circuit; The capacitor connected in series with the output terminal and a single unit cell are densely arranged on a semiconductor,
A buffer for driving the unit cell is provided in a front stage of the unit cell;
The transmission device according to any one of claims 1 to 3.
請求項3に記載の送信装置。 The second input signal selection circuit selects the positive or negative phase of the carrier signal for the in-phase component or the carrier signal for the quadrature component according to the sign of the sign bit of the in-phase component and the quadrature component that are digital values. Output normal phase or reverse phase,
The transmission device according to claim 3.
前記第一の入力信号変換回路は、前記送信信号の同相成分及び前記同相成分用の搬送波信号が入力され、入力された前記搬送波信号のHまたはLの論理に応じて、前記送信信号の最大値の約半分の値に前記送信信号に比例した値を加算するか、または、前記送信信号の最大値の約半分の値に前記送信信号に比例した値を減算するかの演算を行い、前記同相成分の変換後信号を前記第一の入力信号選択回路へ出力し、
前記第二の入力信号変換回路は、前記送信信号の直交成分及び前記直交成分用の搬送波信号が入力され、入力された前記搬送波信号のHまたはLの論理に応じて、前記送信信号の最大値の約半分の値に前記送信信号に比例した値を加算するか、または、前記送信信号の最大値の約半分の値に前記送信信号に比例した値を減算するかの演算を行い、前記直交成分の変換後信号を前記第一の入力信号選択回路へ出力し、
前記第一の入力信号選択回路は、前記同相成分の変換後信号または前記直交成分の変換後信号を前記デジタルアンプに出力する、
請求項1に記載の送信装置。
The input data converter includes first and second input signal conversion circuits and a first input signal selection circuit,
The first input signal conversion circuit receives the in-phase component of the transmission signal and the carrier signal for the in-phase component, and the maximum value of the transmission signal according to the logic of H or L of the input carrier signal A value proportional to the transmission signal is added to about half the value of the transmission signal, or a value proportional to the transmission signal is subtracted to a value about half the maximum value of the transmission signal, The component-converted signal is output to the first input signal selection circuit,
The second input signal conversion circuit receives a quadrature component of the transmission signal and a carrier signal for the quadrature component, and the maximum value of the transmission signal according to the logic of H or L of the inputted carrier signal The value proportional to the transmission signal is added to about half the value of the transmission signal, or the value proportional to the transmission signal is subtracted from about half the maximum value of the transmission signal, and the orthogonality is obtained. The component-converted signal is output to the first input signal selection circuit,
The first input signal selection circuit outputs the converted signal of the in-phase component or the converted signal of the quadrature component to the digital amplifier.
The transmission device according to claim 1.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027278 | 2014-02-17 | ||
JP2014027278 | 2014-02-17 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014140379A Division JP6446192B2 (en) | 2014-02-17 | 2014-07-08 | Transmitting apparatus and transmitting method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018137805A true JP2018137805A (en) | 2018-08-30 |
Family
ID=63364950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018081418A Pending JP2018137805A (en) | 2014-02-17 | 2018-04-20 | Transmitter and transmission method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018137805A (en) |
-
2018
- 2018-04-20 JP JP2018081418A patent/JP2018137805A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4364175B2 (en) | Multiplier and wireless communication apparatus using the same | |
US20090280762A1 (en) | High-order harmonic rejection mixer using current steering technique | |
JP6446192B2 (en) | Transmitting apparatus and transmitting method | |
US10644656B2 (en) | RF-DAC based phase modulator | |
US20110210881A1 (en) | Double balanced digital transmitter | |
NL2018990B1 (en) | Digitally-intensive transmitter having wideband, linear, direct-digital rf modulator | |
JP6328028B2 (en) | Transmitting apparatus and transmitting method | |
US9991848B1 (en) | Octagonal phase rotators | |
US20170373641A1 (en) | Mixer and method for generating an output signal from an input signal | |
US20060252396A1 (en) | Phase generator using polyphase architecture | |
JP2017526208A (en) | Improving the linearity of the phase interpolator by combining current coding and size coding | |
JP2018137805A (en) | Transmitter and transmission method | |
JP2009100080A (en) | Pulse generation circuit and uwb communication device | |
CN210839535U (en) | Electronic device | |
CN104124985A (en) | Wireless transmitter | |
WO2021206597A1 (en) | Radio frequence digital to analog converter (rf-dac) unit cell | |
CN113114115B (en) | Radio frequency transmitter and digital mixer thereof | |
Digel et al. | Digital pulse-width pulse-position modulator in 28 nm CMOS for carrier frequencies up to 1 GHz | |
JP4681074B2 (en) | Signal conversion apparatus and signal conversion method | |
JP5971102B2 (en) | Clock phase adjusting circuit and receiving circuit | |
JP2015084520A (en) | Bandpass filter | |
JP2010178253A (en) | Pulse generator | |
Nakano et al. | RF signal generator using time domain harmonic suppression technique in 90nm CMOS | |
Yun et al. | A return-to-zero DAC with tri-state switching scheme for multiple nyquist operations | |
Åberg | CMOS Data Converters for Closed-Loop mmWave Transmitters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190718 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191210 |