JP2018133854A - Voltage non-drop type power supply circuit and application circuit thereof - Google Patents
Voltage non-drop type power supply circuit and application circuit thereof Download PDFInfo
- Publication number
- JP2018133854A JP2018133854A JP2017024516A JP2017024516A JP2018133854A JP 2018133854 A JP2018133854 A JP 2018133854A JP 2017024516 A JP2017024516 A JP 2017024516A JP 2017024516 A JP2017024516 A JP 2017024516A JP 2018133854 A JP2018133854 A JP 2018133854A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- type
- power
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、電圧が変化する電源から、電圧降下を避けて、高い電力効率で、微小な直流電力を得る電子回路の構成方法とその応用回路に関するものである。 The present invention relates to a method for configuring an electronic circuit and its application circuit that obtains minute DC power with high power efficiency by avoiding a voltage drop from a power source that varies in voltage.
微小な直流電源として一般に使用されている回路構成では、待機電力を完全に０とすることが出来ていない。
また、順方向電圧を減少し、整流効率を改善する理想ダイオードと称している回路構成が存在するが、いわゆる同期整流方式であり、駆動用の電源を別に必要とし、２端子として取り扱うことができないから、「理想」と呼ぶことができない整流方式しかなかった。
さらに、直流配電は効率が高いとされるが、放電を生じると自然に停止しないという欠点があった。
In a circuit configuration generally used as a minute DC power source, standby power cannot be completely reduced to zero.
In addition, there is a circuit configuration called an ideal diode that reduces forward voltage and improves rectification efficiency, but it is a so-called synchronous rectification method, which requires a separate driving power supply and cannot be handled as two terminals. Therefore, there was only a rectification method that could not be called “ideal”.
Furthermore, although direct current distribution is considered to have high efficiency, there is a drawback that it does not stop spontaneously when discharge occurs.
パワーＭＯＳＦＥＴなどを用いて商用電力を電気的に制御しようとすると、制御回路のための直流数ボルトから十数ボルトの微小な電力が必要となるが、商用電源の電圧では大きすぎ、一般的な直流電源回路を用いると、パワーＭＯＳＦＥＴなどの制御に要するよりもかなり大きな電力を消費することになり。部品数が多くなるとともに、無負荷時も待機電力を消費してしまう欠点があった。 When trying to electrically control commercial power using a power MOSFET or the like, a minute power of several volt to several tens of volts for a control circuit is required. If a DC power supply circuit is used, much power is consumed more than necessary for controlling a power MOSFET or the like. As the number of parts increases, standby power is consumed even when there is no load.
ＦＥＴを使用して電圧を降下させる回路など、簡易な回路構成の直流電源が使用されることもあるが、電力効率が低く、負荷が無いときの待機電力を完全に０とすることが出来ないなどの欠点があった。 A DC power supply with a simple circuit configuration, such as a circuit that uses an FET to lower the voltage, may be used, but the power efficiency is low and the standby power when there is no load cannot be completely reduced to zero There were drawbacks.
また、パワーＭＯＳＦＥＴなどを用いて整流用ダイオードの順方向電圧を減少することができる、理想ダイオードと称している回路構成が存在するが、制御回路用の電源が別に必要な、いわゆる同期整流方式であるため、数千ボルトの耐圧のパワーＭＯＳＦＥＴがあっても、制御集積回路の耐圧が不足するため、商用交流の整流回路に使用することも出来ない欠点があった。 In addition, there is a circuit configuration called an ideal diode that can reduce the forward voltage of the rectifying diode using a power MOSFET or the like, but it is a so-called synchronous rectification method that requires a separate power supply for the control circuit. Therefore, even if there is a power MOSFET having a withstand voltage of several thousand volts, the control integrated circuit has a short withstand voltage, so that it cannot be used for a commercial AC rectifier circuit.
さらに、直流配電は効率が良いとされるが、一旦放電が始まると簡単には停止しないため、放電を停止させる手段を確保しておく必要がある。
その１つの方法として、間欠的に断続を繰り返す方法が考えられるが、前述のとおり商用の１００Ｖ〜２２０Ｖを整流して制御回路用の電源として直接利用するのには電圧が高過ぎ、待機電力を０にすることができない欠点があった。
Furthermore, although DC power distribution is considered to be efficient, it is not easy to stop once discharge starts, so it is necessary to secure means for stopping discharge.
One method is to repeat intermittently intermittently, but as described above, the voltage is too high to rectify commercial 100V to 220V and use it directly as a power supply for the control circuit. There was a drawback that could not be zero.
簡単な回路構成で、容易に直流電力を得る方法が求められていた。
There has been a demand for a method of easily obtaining DC power with a simple circuit configuration.
図１（ａ）に、電圧非降下型電源８０の基本回路構成を示す。
ディプレッション型ＦＥＴ８５ｄ（図は、ＮｃｈのＭＯＳＦＥＴである。極性が逆になったＰｃｈ型のＭＯＳＦＥＴ、あるいはジャンクション型のＦＥＴでも構成可能である。）のソースに分圧抵抗器Ｒ１、Ｒ２とコンデンサーＣ１とを並列に接続し、逆電圧保護のダイオード８２をとおしてドレインに交流電源２の電圧Ｖ１を加え、ゲートを分圧抵抗器Ｒ１、Ｒ２の中点に接続している。
FIG. 1A shows a basic circuit configuration of a non-voltage drop type power supply 80.
A voltage dividing resistor R1, R2 and a capacitor C1 are connected to the source of a depletion type FET 85d (the figure shows an Nch MOSFET. A Pch type MOSFET having a reversed polarity or a junction type FET can also be configured). Are connected in parallel, the voltage V1 of the AC power supply 2 is applied to the drain through the diode 82 for reverse voltage protection, and the gate is connected to the midpoint of the voltage dividing resistors R1 and R2.
ディプレッション型ＦＥＴ８５ｄであるから、ゲートとソースとの間の電圧が０Ｖであっても、ドレインとソースとの間に電流Ｉ１が流れるので、交流電源２の電圧が正のときは、電流Ｉ１によってコンデンサーＣ１を充電する。
分圧抵抗器Ｒ１、Ｒ２によって分圧された電圧がゲートに加わり、ゲートしきい値電圧ＶＧｔｈに達すると、ドレインとソースとの間が遮断され、充電が停止する。
分圧抵抗器Ｒ１、Ｒ２の比により、コンデンサーＣ１の充電電圧Ｖｃｃｈｇを調整できる。
Ｖｃｃｈｇ＝ＶＧｔｈ×Ｒ１／（Ｒ１＋Ｒ２）
Since it is a depletion type FET 85d, even if the voltage between the gate and the source is 0V, the current I1 flows between the drain and the source. Therefore, when the voltage of the AC power supply 2 is positive, the capacitor is generated by the current I1. Charge C1.
When the voltage divided by the voltage dividing resistors R1 and R2 is applied to the gate and reaches the gate threshold voltage V Gth , the drain and the source are disconnected, and charging is stopped.
The charging voltage Vc chg of the capacitor C1 can be adjusted by the ratio of the voltage dividing resistors R1 and R2.
Vc chg = V Gth × R1 / (R1 + R2)
ここで、分圧抵抗器Ｒ１、Ｒ２の抵抗値を高く設定すると、ディプレッション型ＦＥＴ８５ｄのゲート-ソース間には静電容量ＣＧが存在するから、その時定数τ（分圧抵抗器Ｒ１、Ｒ２の並列合成抵抗値とゲート-ソース間静電容量ＣＧとの積）の影響を受けて動作遅れを生じるため、コンデンサーＣ１にＶｃｃｈｇより高い電圧まで充電されることになる。負荷ＲＬによって消費されてコンデンサーＣ１の電圧Ｖ２がゲートしきい値電圧ＶＧｔｈ以下に下がるまで次の充電は行われない。
τ＝ＣＧ×Ｒ１×Ｒ２／（Ｒ１＋Ｒ２）
Here, by setting higher the resistance of the voltage dividing resistors R1, R2, the gate of the depletion type FET85d - because between the source exists capacitance C G, of the time constant tau (voltage dividing resistors R1, R2 parallel combined resistance value and the gate - to produce the affected by operation delay of the product) of the capacitance C G-source, will be charged to the capacitor C1 to a higher than Vc chg voltage. Load R L is consumed by the next charging voltage V2 of the capacitor C1 is down to below the gate threshold voltage V Gth is not performed.
τ = CG × R1 × R2 / (R1 + R2)
この回路を交流電源２に接続すると、図１（ｂ）に示すように、交流電圧Ｖ１が上昇するときに充電が行われ、電圧Ｖｃｃｈｇより高い電圧まで充電された後に、遅延して電圧ＶＧが上昇し、ディプレッション型ＦＥＴ８５ｄのゲートしきい値電圧ＶＧｔｈに達して遮断状態になり、充電が終了する。 When this circuit is connected to the AC power source 2, as shown in FIG. 1B, charging is performed when the AC voltage V1 rises, and after charging to a voltage higher than the voltage Vc chg , the voltage V is delayed. G rises, reaches the gate threshold voltage V Gth of the depletion type FET 85d , enters a cut-off state, and charging ends.
交流電源２の電圧Ｖ１が低いときにディプレッション型ＦＥＴ８５ｄが導通するから、充電の際の電力損失が少なく、充電終了後ディプレッション型ＦＥＴ８５ｄの遮断状態が続けば、さらに電源電圧Ｖ１が上昇しても電流が流れないから電圧降下による電力消費が少ない。
コンデンサーＣ１の両端の電圧Ｖ２は、使用するディプレッション型ＦＥＴ８５ｄの特性などによって異なるが、数ボルトから十数ボルトの直流を得ることができる。
Since the depletion type FET 85d conducts when the voltage V1 of the AC power source 2 is low, there is little power loss during charging, and if the depletion type FET 85d continues to be cut off after the end of charging, even if the power supply voltage V1 further rises, the current Power consumption due to voltage drop is low.
Although the voltage V2 across the capacitor C1 varies depending on the characteristics of the depletion type FET 85d used, a direct current of several volts to several tens of volts can be obtained.
図２（ａ）に示すように、ゲートとソース間にコンデンサーＣｇを、ゲートに直列に高抵抗Ｒｇを追加して時定数を調整することもできる。（分圧抵抗器Ｒ１，Ｒ２で分圧しない構成の場合は、高抵抗Ｒｇが必須である。）
直列のＲｆ、分圧抵抗に並列のＣｓなどは、電圧非降下型電源８０のパルス状の充電を阻害する要素であることを示す。
図２（ｂ）のような動作波形Ｖ２となり、充電電流Ｉ１はパルス状から崩れ、電源電圧の高いときも電流Ｉ１が流れ続ける状態となる。
As shown in FIG. 2 (a), a condenser C g between the gate and the source, it is also possible to adjust the time constant by adding a high resistance R g in series with the gate. (In the case of a configuration in which voltage is not divided by the voltage dividing resistors R1 and R2, a high resistance Rg is essential.)
Rf in series, Cs in parallel with the voltage dividing resistor, and the like indicate that they are elements that impede pulsed charging of the non-voltage drop type power supply 80.
The operation waveform V2 is as shown in FIG. 2B, and the charging current I1 collapses from the pulse shape, and the current I1 continues to flow even when the power supply voltage is high.
時定数の設定によっては、図２（ｃ）の動作波形２のＶ２のように、一時的に過剰な充電が行われ、毎サイクルの安定した充電が行われないことも生じる。
ツェナーダイオード８２ｚ、抵抗Ｒｚは、過剰な電圧を低減する方法を示している。
Depending on the setting of the time constant, excessive charging is temporarily performed as in V2 of the operation waveform 2 in FIG. 2C, and stable charging in each cycle may not be performed.
The zener diode 82z and the resistor Rz indicate a method for reducing an excessive voltage.
ディプレッション型ＦＥＴ８５ｄに、ジャンクション型のＦＥＴを用いる場合は、ゲートの漏れ電流の影響を考慮しなければならない。
When a junction type FET is used as the depletion type FET 85d, the influence of the leakage current of the gate must be considered.
少数の部品で、電圧降下を避けて微小な直流電力を得ることができる。高い電力効率で直流電力を得ることができ、多くの応用回路を提供できる。
完全な２端子化が可能な理想特性のダイオード及び直流配電等に必要な電子スイッチを提供できる。
With a small number of components, a minute DC power can be obtained while avoiding a voltage drop. DC power can be obtained with high power efficiency, and many application circuits can be provided.
It is possible to provide an ideal characteristic diode capable of being completely two-terminald and an electronic switch necessary for direct current distribution.
図３（ａ）は、電圧非降下型電源８０を用いて構成した応用回路１の理想ダイオード８２ｉである。
パワーＭＯＳＦＥＴ（エハンスメント型ＦＥＴ）８５ｅを理想ダイオード８２ｉとして用いるので、その寄生ダイオード８２Ｐの導通方向（アノードからカソード）が理想ダイオード８２ｉの導通方向となる。
電圧非降下型電源８０の負極をパワーＭＯＳＦＥＴ８５ｅのソースに接続し、理想ダイオード８２ｉのアノードＡとなる。
FIG. 3A shows an ideal diode 82 i of the application circuit 1 configured using a non-voltage drop type power supply 80.
Since the power MOSFET (enhancement type FET) 85e is used as the ideal diode 82i, the conduction direction of the parasitic diode 82P (the anode to the cathode) is the conduction direction of the ideal diode 82i.
The negative electrode of the non-voltage drop type power supply 80 is connected to the source of the power MOSFET 85e and becomes the anode A of the ideal diode 82i.
電圧非降下型電源８０からオペアンプ８３に電源を供給し、パワーＭＯＳＦＥＴ８５ｅのソースとドレインとの間の電圧を、抵抗Ｒｓを通してオペアンプ８３に加えて、極性検出器８３Ｄを構成している。
電流の方向が理想ダイオード８３ｉの導通方向であるときのみゲートの電圧Ｖ４を加えてパワーＭＯＳＦＥＴ８５ｅのゲートを駆動し、寄生ダイオード８２ｐの電圧降下をパワーＭＯＳＦＥＴ８５ｅの低い導通抵抗により減少させている。
Power is supplied from the non-voltage drop type power supply 80 to the operational amplifier 83, and the voltage between the source and drain of the power MOSFET 85e is applied to the operational amplifier 83 through the resistor Rs to constitute the polarity detector 83D.
Only when the current direction is the conduction direction of the ideal diode 83i, the gate voltage V4 is applied to drive the gate of the power MOSFET 85e, and the voltage drop of the parasitic diode 82p is reduced by the low conduction resistance of the power MOSFET 85e.
図３（ｂ）は、動作波形である。上段はパワーＭＯＳＦＥＴ８５ｅのドレインからソースに流れる電流Ｉ２の流れを、下段はオペアンプ８３の入力の電圧Ｖ３（鎖線）とオペアンプ８３の出力電圧Ｖ４（実線：ゲートに加わる電圧でもある。）を表している。
電流は、寄生ダイオード８２Ｐの導通方向に流れるので、Ｉ２は、負で表されている。
Ｖ３が負になったときは、ゲートに電圧Ｖ４が正の電圧を加えるようにオペアンプ８３により反転増幅を行っている。電流Ｉ２の方向が反転し、Ｖ３が正となったときに素早く電圧Ｖ４を０Ｖに下げてパワーＭＯＳＦＥＴ８５ｅを遮断する。
FIG. 3B shows an operation waveform. The upper stage shows the flow of the current I2 flowing from the drain to the source of the power MOSFET 85e, and the lower stage shows the input voltage V3 (chain line) of the operational amplifier 83 and the output voltage V4 of the operational amplifier 83 (solid line: also applied to the gate). .
Since the current flows in the conduction direction of the parasitic diode 82P, I2 is expressed as negative.
When V3 becomes negative, the operational amplifier 83 inverts and amplifies the voltage V4 so that a positive voltage is applied to the gate. When the direction of the current I2 is reversed and V3 becomes positive, the voltage V4 is quickly reduced to 0V to shut off the power MOSFET 85e.
この例では、単一電源で動作するオペアンプ８３を用いているが、数ミリオームの導通抵抗に流れる電流の向きが反転したことを、数ミリボルトの負電圧の領域で比較を行って検出する必要があるため、図３（а）に示すように、オペアンプ８３の反転入力端子に高抵抗Ｒｈを接続し、抵抗分圧器Ｒａｄｊにより正電圧を加えて、反転入力端子の電圧を正電圧側にシフトしている。 In this example, an operational amplifier 83 that operates with a single power supply is used. However, it is necessary to detect that the direction of the current flowing through the conduction resistance of several milliohms is reversed by comparing in the negative voltage region of several millivolts. Therefore, as shown in FIG. 3A, a high resistance Rh is connected to the inverting input terminal of the operational amplifier 83, a positive voltage is applied by the resistor voltage divider Radj, and the voltage at the inverting input terminal is shifted to the positive voltage side. ing.
オペアンプ８３の反転入力の電圧Ｖ３が正のときは、その反転出力Ｖ４が接地電位に向かうので、パワーＭＯＳＦＥＴ８５ｅの内部抵抗が上昇し、その結果さらに比較入力電圧が上昇して正帰還となるから、パワーＭＯＳＦＥＴ８５ｅが遮断状態に向かう。 When the inverting input voltage V3 of the operational amplifier 83 is positive, the inverting output V4 is directed to the ground potential, so that the internal resistance of the power MOSFET 85e is increased, and as a result, the comparison input voltage is further increased and positive feedback is obtained. The power MOSFET 85e goes to the cutoff state.
Ｖ３が負のときは、パワーＭＯＳＦＥＴ８５ｅの内部抵抗が減少すると、オペアンプの入力電圧Ｖ３も減少するので、負帰還となるから、パワーＭＯＳＦＥＴ８５ｅのドレイン−ソース間の電圧が一定値を保つように動作をする。 When V3 is negative, if the internal resistance of the power MOSFET 85e decreases, the input voltage V3 of the operational amplifier also decreases, so negative feedback occurs. Therefore, the operation is performed so that the drain-source voltage of the power MOSFET 85e maintains a constant value. To do.
また、負帰還となっているから、電流Ｉ２が減少したときにパワーＭＯＳＦＥＴ８５ｅのオン抵抗が上昇するが、電流の方向転換を検出し易い条件を得ることができる。
電流容量を増すために複数のパワーＭＯＳＦＥＴを並列接続し、ゲートをそれぞれ異なる分圧抵抗器を通して、ＯＮとなる電圧が異なるように接続した場合において、電流の方向転換の検出を容易にできる。（ループゲインの制限と同じ。）
Further, since the negative feedback is provided, the on-resistance of the power MOSFET 85e increases when the current I2 decreases, but it is possible to obtain a condition for easily detecting the direction change of the current.
In the case where a plurality of power MOSFETs are connected in parallel in order to increase the current capacity and the gates are connected through different voltage dividing resistors so that the voltages to be turned on are different, it is possible to easily detect the change of the current direction. (Same as the loop gain limit.)
電圧非降下型電源８０を用いた理想ダイオード８２ｉは、回路全体を２端子の理想ダイオード８２ｉとして取り扱うことができる。
図３（ｃ）は、電圧非降下型電源８０を用いた理想ダイオード８２ｉを記号化して表現したものである。
記号は、カソードＫから延びる矢印（ＮｃｈＭＯＳＦＥＴの場合。）で、内部回路に電源を供給していることを示している。
The ideal diode 82i using the non-voltage drop type power supply 80 can handle the entire circuit as a two-terminal ideal diode 82i.
FIG. 3C shows an ideal diode 82i using a non-voltage drop type power supply 80 as a symbol.
The symbol is an arrow (in the case of Nch MOSFET) extending from the cathode K, indicating that power is being supplied to the internal circuit.
図３（ｄ）は、同じく理想ダイオード８２ｉを記号化して表現したものであるが、電圧非降下型電源８０のコンデンサーＣ１を外付けにしたことを明示している。（２端子として取り扱い可能なことに変わりはない。） FIG. 3D is also a representation of the ideal diode 82i symbolized, but clearly shows that the capacitor C1 of the non-voltage drop type power supply 80 is externally attached. (There is no change that it can be handled as two terminals.)
図３（ｅ）に理想ダイオード８２ｉで構成したブリッジ整流回路２４を（ｄ）の記号を使用して示している。
ＤｃとＤｄは、アノード同志を接続しているから、双方の共通線８０ｃが同電位であるので、互いに電圧非降下型電源８０を共有することができる。（モジュールを構成する場合などに有効である。）
FIG. 3 (e) shows the bridge rectifier circuit 24 composed of the ideal diode 82i using the symbol (d).
Since Dc and Dd are connected to each other, both the common lines 80c have the same potential, so that the non-voltage drop type power supply 80 can be shared with each other. (Effective when configuring a module.)
ＤａとＤｂは、電源を供給する矢印の線がカソード側であるから、共通線８０ｃが同電位でなく、内蔵する電圧非降下型電源回路８０を共有することはできない。
ＰｃｈのＦＥＴを用いて理想ダイオード８２ｉ（電圧非降下型電源８０を含む。）を構成した場合は、カソード同志が共通線８０ｃとなるので、ＤａとＤｂの電圧非降下型電源８０を互いに共有させることが可能である。この場合、使用するオペアンプ８３は、入力端子が正の電源電圧付近の同相入力電圧となった場合においても、正常に動作する単一電源で動作可能なオペアンプを用いる必要がある。
Since Da and Db have an arrow for supplying power on the cathode side, the common line 80c is not at the same potential, and the built-in non-voltage drop type power supply circuit 80 cannot be shared.
When the ideal diode 82i (including the non-voltage drop type power supply 80) is configured using a Pch FET, the cathodes share the common line 80c, so that the non-voltage drop type power supply 80 of Da and Db is shared with each other. It is possible. In this case, as the operational amplifier 83 to be used, it is necessary to use an operational amplifier that can operate with a single power supply that operates normally even when the input terminal has a common-mode input voltage near the positive power supply voltage.
ＮｃｈとＰｃｈのＦＥＴを用いて構成した理想ダイオード８２ｉを、それぞれＤａ、Ｄｃとすると、交流電源２に接続する端子が共通線８０ｃとなるので、内部回路には正電源と負電源の両方が使用可能となるから、オペアンプ８３に両電源用を使用することができる。（Ｄｂ、Ｄｄの組合せでも同様である。）
コンデンサーＣ１を外付けとする記号について説明したが、使用するオペアンプの消費電流が小さい場合は、コンデンサーＣ１の容量も小さくできるので、全てを１つの集積回路にして完全な２端子化も可能と考えられる。
Assuming that the ideal diode 82i configured using Nch and Pch FETs is Da and Dc, respectively, the terminal connected to the AC power supply 2 becomes the common line 80c, so that both the positive power supply and the negative power supply are used for the internal circuit. Therefore, it is possible to use a dual power supply for the operational amplifier 83. (The same applies to the combination of Db and Dd.)
Although the symbol that the capacitor C1 is externally described has been described, since the capacity of the capacitor C1 can be reduced when the current consumption of the operational amplifier to be used is small, it is considered that all can be made into one integrated circuit and a complete two-terminal can be realized. It is done.
直流を得るための整流回路では、平滑用コンデンサーＣ２の電圧が加わるから、順方向に流れる電流の導通角が小さくなるが、非導通角では理想ダイオード８２ｉに逆方向の電圧が加わるので、電圧非降下型電源８０により、回路を駆動するための電力を得ることができる。
本応用回路１の理想ダイオード８２ｉは、整流回路など、繰返し逆方向の電圧が加えられる用途に限られる。
In the rectifier circuit for obtaining the direct current, the voltage of the smoothing capacitor C2 is applied, so that the conduction angle of the current flowing in the forward direction is small. However, in the non-conduction angle, the reverse voltage is applied to the ideal diode 82i. Electric power for driving the circuit can be obtained by the step-down power supply 80.
The ideal diode 82i of the application circuit 1 is limited to applications where a reverse voltage is repeatedly applied, such as a rectifier circuit.
これに対して、例えば太陽電池の複数の系統を並列に接続するために用いるダイオードでは、常時順方向の電流が流れ続けるため、図３の応用回路１では、回路駆動用の電力を得ることができない。
図４（ａ）は、電圧非降下型電源８０を用いた応用回路２の二重化した理想ダイオード８２ｉでは、回路を一時的に切断させて駆動用の電力を得る。
On the other hand, for example, in a diode used to connect a plurality of systems of solar cells in parallel, a forward current always flows, so that the application circuit 1 in FIG. 3 can obtain circuit driving power. Can not.
In FIG. 4A, in the duplex ideal diode 82i of the application circuit 2 using the non-voltage drop type power supply 80, the circuit is temporarily disconnected to obtain driving power.
２つのパワーＭＯＳＦＥＴ８５ｅを使用し、逆方向に電圧が加えられた場合でも耐えることができ、順方向では電圧非降下型電源８０を通して電力を得た後、ゲートに電圧を加えて、２つのパワーＭＯＳＦＥＴ８５ｅを低い導通抵抗にすることができる。
Ｉ２の方向が理想ダイオード８２ｉの順方向となるので、オペアンプ８３の極性が応用回路２とは逆になっており、電流の方向に応じて、２つのパワーＭＯＳＦＥＴ８５ｅの導通と遮断の制御を行う。
Two power MOSFETs 85e can be used to withstand the case where a voltage is applied in the reverse direction, and in the forward direction, power is obtained through the non-voltage drop type power supply 80, and then the voltage is applied to the gate to provide the two power MOSFETs 85e. Can be made a low conduction resistance.
Since the direction of I2 is the forward direction of the ideal diode 82i, the polarity of the operational amplifier 83 is opposite to that of the application circuit 2, and the conduction and cutoff of the two power MOSFETs 85e are controlled according to the direction of the current.
ＭＯＳＦＥＴ８５ｅ−３のゲート閾値電圧ＶＧｔｈ−３まで、電圧非降下型電源８０の電圧が低下したとき、オペアンプ８３の反転入力に電圧を加えて出力を反転させて、２つのパワーを遮断する構成となっている。
ＶＧｔｈ−３は、図に示していないが、ゲート側に分圧抵抗器を加えることで調整することができる。
A configuration in which when the voltage of the non-voltage drop type power supply 80 decreases to the gate threshold voltage V Gth-3 of the MOSFET 85e-3 , the voltage is applied to the inverting input of the operational amplifier 83 to invert the output, thereby cutting off the two powers. It has become.
V Gth-3 is not shown in the figure, but can be adjusted by adding a voltage dividing resistor on the gate side.
オペアンプ８３の出力は、抵抗Ｒｏを通して２つのパワーＭＯＳＦＥＴ８５ｅのゲートに接続されているので、ゲート-ソース間の静電容量ＣＧとの時定数により動作遅れを生じるので、コンデンサーＣ１に余分にチャージを行う。 The output of the operational amplifier 83, because it is connected to the gate of the two power MOSFET85e through a resistor Ro, gate - since they produce operation delay by the time constant of the capacitance C G between the source, the extra charge in the capacitor C1 Do.
ディプレッション型ＦＥＴ８５ｄと分圧抵抗器８９を省略して設計することも可能である。
モジュール化して、コンデンサーＣ１を外付けとする場合は、共通線８０ｃを外部に引き出す必要があるため、４端子となる。（理想ダイオード８２ｉとしては、２端子として取り扱うことが出来る。）
It is also possible to design by omitting the depletion type FET 85d and the voltage dividing resistor 89.
When modularizing and externally attaching the capacitor C1, it is necessary to draw out the common line 80c to the outside, so there are four terminals. (The ideal diode 82i can be handled as two terminals.)
図４（ｂ）は、理想ダイオード８２ｉの記号（内部構成が異なるので、ダイオード記号の棒状の部分を白抜きにしている。）を使用して、太陽電池パネル１１を並列接続した場合の接続例を示している。 FIG. 4B shows an example of connection when the solar cell panels 11 are connected in parallel using the symbol of the ideal diode 82i (the internal structure is different, so that the bar-shaped portion of the diode symbol is outlined). Is shown.
複数の系統の太陽電池パネルが並列接続され、パワーコンディショナー１３が最適条件の入力電圧で動作していた場合、１つの系統を遮断した場合、５％程度の電圧上昇（系統の電圧が４００Ｖの場合、約２０Ｖ）が見込まれるから、系統毎に数十ｍ秒程度の短時間の遮断を行なうことで駆動用の電力を得ることができる。 When a plurality of solar panels are connected in parallel and the power conditioner 13 is operating at an optimal input voltage, when one system is shut off, the voltage rises by about 5% (when the system voltage is 400V). Therefore, it is possible to obtain driving power by performing a short interruption of about several tens of milliseconds for each system.
コンデンサーＣ１の容量などにもよるが、数十ｍ秒程度の充電で数分間以上の導通動作が期待できる。
太陽光パネル１１の配線の持つインダクタンスによる影響も考慮する必要がある。
２つのパワーＭＯＳＦＥＴ８５ｅを使用する回路構成の場合、共通線８０ｃが外部回路と共通に出来ないので、他の理想ダイオード８２ｉと内蔵する電圧非降下型電源８０を共有することはできない。
Although depending on the capacity of the capacitor C1, etc., a conduction operation of several minutes or more can be expected by charging for several tens of milliseconds.
It is also necessary to consider the influence of the inductance of the wiring of the solar panel 11.
In the case of a circuit configuration using two power MOSFETs 85e, the common line 80c cannot be shared with an external circuit, so that the built-in non-voltage drop type power supply 80 cannot be shared with other ideal diodes 82i.
図５（ａ）は、電圧非降下型電源８０を用いた応用回路３の二重化した電子スイッチ８４である。
直流電力を安全に配電するため、配電区間内で放電が発生した場合に消弧出来る必要があるので、周期パルス発生器８４Ｐを内蔵し、パワーＭＯＳＦＥＴ８５ｅの断続を繰り返すとともに、遮断した瞬間に電圧非降下型電源８０に電流Ｉ１が流れ、コンデンサーＣ１に駆動用の電力を得る構成としている。
また、無負荷時には、電圧非降下型電源８０が完全に停止するので、無駄な電力を消費しない。
さらに、図５（ａ）の出力は、断続する直流が出力されるから、電圧が変化する電源１２である。
FIG. 5A shows a duplicated electronic switch 84 of the application circuit 3 using the non-voltage drop type power supply 80.
In order to distribute DC power safely, it is necessary to extinguish when a discharge occurs in the distribution section. Therefore, the periodic pulse generator 84P is built in, the power MOSFET 85e is repeatedly interrupted, and the voltage is not instantaneous at the moment of interruption. The current I1 flows through the step-down power supply 80, and the driving power is obtained in the capacitor C1.
Further, when there is no load, the non-voltage drop type power supply 80 is completely stopped, so that useless power is not consumed.
Furthermore, the output of FIG. 5A is a power supply 12 whose voltage changes because intermittent DC is output.
図５（ｂ）は、各部の動作波形である。Ｖ４は、ゲート-ソース間の電圧を、Ｉ１は、電圧非降下型電源８０の充電電流を示している。
図５（ｃ）は、（ａ）の電圧非降下型電源８０を用いて、周期パルス発生器８４Ｐにより駆動する電子スイッチ８４を記号化して表現したものである。
FIG. 5B is an operation waveform of each part. V4 represents a voltage between the gate and the source, and I1 represents a charging current of the non-voltage drop type power supply 80.
FIG. 5C shows a symbolized representation of an electronic switch 84 driven by a periodic pulse generator 84P using the non-voltage drop type power supply 80 of FIG.
図５（ｄ）の記号は、コンデンサーＣ１を外付けとした３端子の記号で、外部に小さい電力を供給できる。
周期パルス発生器８０Ｐを内蔵しない場合は、その電圧が変化する電源１２に接続して使用する必要があるから、図５（ａ）の直流電圧を断続する回路と負荷ＲＬとの間に挿入して動作する電子スイッチ８４として使用することができる。
The symbol in FIG. 5D is a three-terminal symbol with an external capacitor C1, and can supply a small amount of power to the outside.
When the periodic pulse generator 80P is not built in, it is necessary to connect and use the power supply 12 whose voltage changes, so that it is inserted between the circuit for interrupting the DC voltage in FIG. 5A and the load RL. It can be used as an electronic switch 84 that operates as described above.
いずれも、寄生ダイオード８２ｐの影響が残るので、電子スイッチ８４に加える電圧の向きが制限される。
In either case, since the influence of the parasitic diode 82p remains, the direction of the voltage applied to the electronic switch 84 is limited.
図６（ａ）は、２つのパワーＭＯＳＦＥＴ８５ｅを使用し、発電要素を含む逆方向の電圧等にも対応でき、電圧非降下型電源８０により動作する過電流検出器８４I、保安電極電流検出器８４ｇ、あるいは図には示していないが、その他のセンサーからの信号などにより多彩な動作ができる電子スイッチ８４を備えた、応用回路４の安全ブレーカー３１である。 FIG. 6A shows an overcurrent detector 84I and a safety electrode current detector 84g that use two power MOSFETs 85e, can cope with a reverse voltage including a power generation element, and operate with a non-voltage drop type power supply 80. Although not shown in the figure, the safety breaker 31 of the application circuit 4 includes an electronic switch 84 that can perform various operations according to signals from other sensors.
直流電源１に接続する場合は、周期パルス発生器８０Ｐを内蔵することが必須である。
周期パルス発生器８０Ｐを内蔵しない場合は、その電圧が変化する直流電源に接続して使用する必要があり、図５（ａ）または図６（ａ）の直流電圧を断続する回路と負荷ＲＬとの間に挿入して使用することができる。
また、応用回路として図に示していないが、交流電源２の電子スイッチ（周期パルス発生器８０Ｐは、必要ない）として構成することもできる。
When connecting to the DC power source 1, it is essential to incorporate the periodic pulse generator 80P.
When the periodic pulse generator 80P is not built in, it is necessary to connect it to a DC power source whose voltage changes, and the circuit and load R L that interrupts the DC voltage shown in FIG. 5A or FIG. 6A. It can be inserted between and used.
Although not shown in the drawing as an application circuit, it can be configured as an electronic switch of the AC power supply 2 (the periodic pulse generator 80P is not necessary).
図６（ｂ）は、安全ブレーカー３１を電子スイッチ８４の記号等を使用して表現したものである。
コンデンサーＣ１を外付けとした場合の記号表記は掲載しなかったが、センサー等の周辺回路への電力供給が可能であり、センサー入力端子が必要である。
FIG. 6B represents the safety breaker 31 using the symbols of the electronic switch 84 and the like.
Although the symbol notation when the capacitor C1 is externally attached is not listed, it is possible to supply power to peripheral circuits such as a sensor and a sensor input terminal is required.
図７は、電圧非降下型電源８０を含む電子スイッチ８４を特許文献５の「直流配電システム」への応用回路５である。
特許文献５の直流配電システムでは、異なる時刻に断続する２系統の配線により供給し、電気機器側で合成することで、断続の無い直流電力を受け取ることができる構成を採っている。
FIG. 7 shows an application circuit 5 to an electronic switch 84 including a non-voltage drop type power supply 80 in the “DC power distribution system” of Patent Document 5.
The DC power distribution system of Patent Document 5 employs a configuration in which DC power without interruption can be received by being supplied through two lines of wiring that are intermittent at different times and synthesized on the electrical equipment side.
１系統のみを接続する場合は、切断期間中も電力消費が続くから、コンデンサーＣ６の電圧が下がるので、電圧非降下型電源８０によって電子スイッチ８４の動作用の電力を得ることができる。 When only one system is connected, since power consumption continues even during the disconnection period, the voltage of the capacitor C6 decreases, so that power for operating the electronic switch 84 can be obtained by the non-voltage drop type power supply 80.
消費電力の大きな電気機器６では、２系統を使用して接続されるので、１系統が切断されても、他方から電力が供給されるため、コンデンサーＣ６の電圧の低下が少ないから、電子スイッチ８４（ＳａまたはＳｂ）の動作用の電力を得ることができない。 Since the electric device 6 with high power consumption is connected using two systems, even if one system is disconnected, power is supplied from the other, so the voltage drop of the capacitor C6 is small. Electric power for the operation of (Sa or Sb) cannot be obtained.
電流を断続すると不要な電磁波を発生するため、通常、回路にはフィルターが装着される。
そのチョークコイルＬａ、Ｌｂのインダクタンスが１００μＨ、１Ａの電流が流れる回路を１秒間に６０回断続すると、回生電力Ｕは、
Ｕ＝（１／２）×Ｉ２×Ｌ×６０
＝ ３［ｍＷ］
Since an unnecessary electromagnetic wave is generated when the current is interrupted, a filter is usually attached to the circuit.
When the circuit in which the choke coils La and Lb have an inductance of 100 μH and a current of 1 A is interrupted 60 times per second, the regenerative power U is
U = (1/2) × I 2 × L × 60
= 3 [mW]
チョークコイル８７を経由して得られる電力Ｕは、３［ｍＷ］と計算される。
電流Ｉの２乗に比例して回生電力Ｕが増加するから、余剰分の電流はダイオード８２によりバイパスする。
The electric power U obtained via the choke coil 87 is calculated as 3 [mW].
Since the regenerative power U increases in proportion to the square of the current I, the surplus current is bypassed by the diode 82.
電力の回生効率とパワーＭＯＳＦＥＴの駆動に要する電力の詳細が不明であるから、決めることが出来ないが、消費電力が小さな電気機器６は、電子スイッチ８４の電圧非降下型電源８０を動作させるために、１系統のみに接続する必要がある。 Since the details of the power regeneration efficiency and the power required for driving the power MOSFET are unknown, it cannot be determined, but the electric device 6 with low power consumption operates the non-voltage drop type power supply 80 of the electronic switch 84. In addition, it is necessary to connect to only one system.
また、２つの系統を交互に断続するためには、相互に同期させなければならないが、図７に示すようにＮｃｈのＦＥＴを使用した電子スイッチ８４を直流電源１の正極側に配置して、回路の断続をしようとすると、２つの電子スイッチ８４の共通線８０ｃが共通でないため、同期のための回路を直接接続することができない。 In order to alternately connect and disconnect the two systems, they must be synchronized with each other, but as shown in FIG. 7, an electronic switch 84 using an Nch FET is disposed on the positive electrode side of the DC power source 1, If the circuit is to be interrupted, the common line 80c of the two electronic switches 84 is not common, and thus the circuit for synchronization cannot be directly connected.
図に示していないが、ＰｃｈのパワーＭＯＳＦＥＴを用いると、直流電源の正極側が共通線８０ｃ（２つのパワーＭＯＳＦＥＴを使用する場合を除く。）となるので、同期のための回路などを容易に接続することができる。 Although not shown in the figure, if a Pch power MOSFET is used, the positive side of the DC power supply becomes a common line 80c (except when two power MOSFETs are used), so a circuit for synchronization can be easily connected. can do.
なお、フォトカプラー８４ｐなどを使用すれば、電位の異なる回路間においても簡単に接続することが出来、電子スイッチ８４の開閉の他、図７に示すように商用交流電源と周期パルス発生器の同期も容易にできる。
If a photocoupler 84p or the like is used, it is possible to easily connect between circuits having different potentials. In addition to opening / closing the electronic switch 84, as shown in FIG. 7, the commercial AC power supply and the periodic pulse generator are synchronized. Can also be easily done.
商用電源に電子スイッチなどを使用する場合、駆動するための微小な電源が必要である。
本願は、微小な直流電力を効率的にかつ簡単に得る方法と、その電力を使用してパワーＭＯＳＦＥＴを駆動して、実用的な理想ダイオードや電子スイッチを構成し、効率のよい整流回路及び直流配電システム実現することができる。
When an electronic switch or the like is used as a commercial power source, a minute power source for driving is necessary.
The present application is a method for efficiently and easily obtaining a minute DC power, and a power MOSFET is driven using the power to construct a practical ideal diode or electronic switch. Power distribution system can be realized.
１ 直流電源 １１ 太陽電池 １２ 半波・両波整流（非平滑）、断続された直流
（変換器）１３ パワーコンディショナー（直流交流変換器）
２ 交流電源
（整流器）２４ 両波整流器（ブリッジ整流器）
３ 配線盤 ３０ メインブレーカー ３１ 安全ブレーカー ３ｆ フィルター
４ コンセント ５ プラグ ６ 電気機器
８ 部品 ８０ 電圧非降下型電源 ８０ｃ 共通線 ８０ｏ 出力端子
８０Ｏ 出力端子（応用回路の出力端子） ８１ 電源入力端子
８２ ダイオード ８２ｐ 寄生ダイオード
８２ｉ 理想ダイオード（Ｄａ〜Ｄｄ）
８２ｂ ブリッジ整流器
８３ オペアンプ（単一電源用） ８３Ｄ 極性検出器
８４ 電子スイッチ（Ｓａ〜Ｓｆ） ８４ｄ ＦＥＴドライバ
８４Ｐ 周期パルス発生器 ８４Ｉ 過電流検出器
８４ｇ 保安電極電流検出器 ８４ｍ 信号変調器
８４ｓ 各種センサー（人感センサー・照度センサー等）
８４ｐ フォトカップラー
８５ｄ ＭＯＳＦＥＴ（Ｎｃｈ、Ｄｅｐｌｅｔｉｏｎ ｍｏｄｅ）
８５ｅ ＭＯＳＦＥＴ（Ｎｃｈ、Ｅｎｈａｎｃｅｍｅｎｔ ｍｏｄｅ）
８６ コンデンサー（Ｃ１、Ｃ２、Ｃ６、Ｃｉ、Ｃ１ａ〜Ｃ１ｄ）
８７ チョークコイル（Ｌ、Ｌａ、Ｌｂ）
８８ 抵抗器（Ｒｆ、Ｒｇ、Ｒｈ、ＲＬ、Ｒｓ、Ｒｚ）
８９ 分圧抵抗器（Ｒ１、Ｒ２、Ｒａｄｊ）
９ その他 ９０ 接地（大地） ９１ 筐体
Ｉ 電流（Ｉ１、Ｉ２）
Ｖ 電圧（Ｖ１〜Ｖ４、Ｖ０：電圧の基準、共通線８０ｃ）
1 DC power supply 11 Solar cell 12 Half-wave / both-wave rectification (non-smooth), intermittent DC
(Converter) 13 Power conditioner (DC / AC converter)
2 AC power supply
(Rectifier) 24 double-wave rectifier (bridge rectifier)
3 Wiring board 30 Main breaker 31 Safety breaker 3f Filter 4 Outlet 5 Plug 6 Electrical equipment 8 Parts 80 Non-voltage drop type power supply 80c Common line 80o Output terminal
80O output terminal (application circuit output terminal) 81 power input terminal
82 diode 82p parasitic diode
82i Ideal diode (Da ~ Dd)
82b bridge rectifier
83 operational amplifier (for single power supply) 83D polarity detector
84 Electronic switch (Sa to Sf) 84d FET driver
84P Periodic pulse generator 84I Overcurrent detector
84g Safety electrode current detector 84m Signal modulator
84s Various sensors (human sensor, illuminance sensor, etc.)
84p photo coupler
85d MOSFET (Nch, Depletion mode)
85e MOSFET (Nch, Enhancement mode)
86 Capacitors (C1, C2, C6, Ci, C1a to C1d)
87 Choke coil (L, La, Lb)
88 resistors (Rf, Rg, R h , R L , Rs, Rz)
89 Voltage divider resistor (R1, R2, R adj )
9 Others 90 Grounding (ground) 91 Case I Current (I1, I2)
V voltage (V1 to V4, V0: voltage reference, common line 80c)
Claims (5)
前記デプレッション型ＦＥＴ（８５ｄ）の
ドレインを、前記ダイオード（８２）を通して電源（１、１１、１２、２）に、
ゲートを、抵抗器（８８）を通してあるいは直接２つの分圧抵抗器（８９）に、
ソースを、前記分圧抵抗器（８９）の１つに、前記コンデンサー（８６）及び出力端子（８０ｏ）に、
前記コンデンサ（８６）と前記分圧抵抗器（８９）の他の１つを共通線（８０ｃ）に、それぞれ接続し、
共通線（８０ｃ）と出力端子（８０ｏ）を出力とする回路を構成し、
電源（２、２３）の電圧が、必要とする電圧前後の電圧となるときに、
前記デプレッション型ＦＥＴ（８５ｄ）のゲート−ソース間の静電容量（ＣＧ、Ｃｇ）とゲートに直列に入る抵抗（前記抵抗器８８および前記分圧抵抗器８９の合成抵抗値）との時定数に比例する動作遅延により、前記デプレッション型ＦＥＴ（８５ｄ）を通して、前記コンデンサー（８６）に前記分圧抵抗器（８９）の分圧比により決まる電圧より高い電圧まで充電を行うことで、直流電力を得ることを特徴とする電圧非降下型電源（８０）。
A depletion type FET (85d, N-type and P-type and MOS-type and junction-type field effect transistors; the same applies hereinafter), a capacitor (86), and a diode (82).
The drain of the depletion type FET (85d) is connected to the power source (1, 11, 12, 2) through the diode (82).
The gate through the resistor (88) or directly to the two voltage divider resistors (89),
The source is connected to one of the voltage dividing resistors (89), the capacitor (86) and the output terminal (80o).
Connecting the capacitor (86) and the other one of the voltage-dividing resistors (89) to a common line (80c), respectively;
Configure a circuit that outputs the common line (80c) and the output terminal (80o),
When the voltage of the power source (2, 23) is around the required voltage,
Time constant of gate-source capacitance (C G , Cg) of the depletion type FET (85d) and resistance in series with the gate (the combined resistance value of the resistor 88 and the voltage dividing resistor 89) DC power is obtained by charging the capacitor (86) to a voltage higher than the voltage determined by the voltage dividing ratio of the voltage dividing resistor (89) through the depletion type FET (85d) with an operation delay proportional to A non-voltage drop type power supply (80) characterized by the above.
ドレインを電圧非降下型電源（８０）に、
ソースを共通線（８０ｃ）と出力端子（８０Ｏ）に接続し、
前記電圧非降下型電源（８０）で得た電力により、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソースとゲートとの間に電圧を加え制御する電子スイッチ（８４）を構成することを特徴とする請求項１に記載の電圧非降下型電源（８０）の応用回路。
A non-voltage drop type power supply (80) and an enhancement type MOSFET (85e, N-type and P-type MOS field effect transistors. Including a plurality of FETs connected in parallel to increase current capacity, the same applies hereinafter). ,
Drain to non-voltage drop type power supply (80)
Connect the source to the common line (80c) and the output terminal (80O),
An electronic switch (84) configured to control by applying a voltage between a source and a gate of the enhancement type MOSFET (85e) by electric power obtained from the non-voltage drop type power supply (80). 1. An application circuit of the non-voltage drop type power supply (80) according to 1.
前記２個（２組）のエンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソース同志及びゲート同志を接続したものであって、
一方のドレインを電圧非降下型電源（８０）に、
他方のドレインを出力端子（８０Ｏ）に
双方のソースを共通線（８０ｃ）に接続し、
前記電圧非降下型電源（８０）で得た電力により、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソースとゲートとの間に電圧を加え制御する電子スイッチ（８４）を構成することを特徴とする請求項１に記載の電圧非降下型電源（８０）の応用回路。
Non-voltage drop type power supply (80) and enhancement type MOSFET (85e, N-type and P-type MOS field effect transistors. Including a plurality of FETs connected in parallel to increase current capacity, the same applies hereinafter) 2. (2 sets if multiple FETs are connected in parallel)
A source and a gate of the two (two sets) of enhancement type MOSFETs (85e) are connected,
One drain to a non-voltage drop type power supply (80),
Connect the other drain to the output terminal (80O) and both sources to the common line (80c)
An electronic switch (84) configured to control by applying a voltage between a source and a gate of the enhancement type MOSFET (85e) by electric power obtained from the non-voltage drop type power supply (80). 1. An application circuit of the non-voltage drop type power supply (80) according to 1.
電流方向検出器（８３Ｄ、オペアンプ８３等により構成するものを含む。以下同じ。）を備え、
電源（１、１１、１２、２）と負荷との間に直列接続した前記電圧非降下型電源（８０）に電圧が加えられた時に必要な電圧の電力を蓄積し、
電流方向検出器（８３Ｄ）により電流の方向を検出し、出力端子（８０Ｏ）に接続された前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）の寄生ダイオード（８２ｐ）の導通方向に電流が流れるときのみ、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のゲートに電圧を加えることで、
２端子として取り扱うことが可能な理想ダイオード（８２ｉ）を構成することを特徴とする、
請求項１から３のいずれか１項に記載の電圧非降下型電源（８０）の応用回路。
Non-voltage drop type power supply (80) and enhancement type MOSFET (85e, N-type and P-type MOS field effect transistors. Including those in which a plurality of FETs are connected in parallel to increase the current capacity. The same applies hereinafter),
A current direction detector (including those composed of 83D, operational amplifier 83, etc., the same shall apply hereinafter)
Accumulating electric power of a required voltage when a voltage is applied to the non-voltage drop type power source (80) connected in series between the power source (1, 11, 12, 2) and a load;
The enhancement type is detected only when the direction of current is detected by the current direction detector (83D) and the current flows in the conduction direction of the parasitic diode (82p) of the enhancement type MOSFET (85e) connected to the output terminal (80O). By applying a voltage to the gate of the MOSFET (85e),
An ideal diode (82i) that can be handled as two terminals is configured.
The application circuit of the non-voltage drop type power supply (80) according to any one of claims 1 to 3.
ＦＥＴドライバ（８４ｄ）、周期パルス発生器（８４Ｐ）、過電流検出器（８４Ｉ）、保安電極電流検出器（８４ｇ）、各種センサー（８４ｓ）のうち１つ以上を備え、
電源（１、１１、１２、２）と負荷との間に直列接続した前記電圧非降下型電源（８０）に電圧が加えられた時に必要な電圧の電力を蓄積し、
前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）により負荷に供給する電流を断続する電子スイッチ（８４）を構成することを特徴とする、
請求項１から４のいずれか１項に記載の電圧非降下型電源（８０）の応用回路。
Non-voltage drop type power supply (80) and enhancement type MOSFET (85e, N-type and P-type MOS field effect transistors. Including those in which a plurality of FETs are connected in parallel to increase the current capacity. The same applies hereinafter),
One or more of a FET driver (84d), a periodic pulse generator (84P), an overcurrent detector (84I), a safety electrode current detector (84g), and various sensors (84s),
Accumulating electric power of a required voltage when a voltage is applied to the non-voltage drop type power source (80) connected in series between the power source (1, 11, 12, 2) and a load;
The enhancement type MOSFET (85e) constitutes an electronic switch (84) for intermittently supplying a current supplied to a load.
The application circuit of the non-voltage drop type power supply (80) according to any one of claims 1 to 4.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017024516A JP6137723B1 (en) | 2017-02-14 | 2017-02-14 | Non-voltage drop type power supply circuit and its application circuit |
| PCT/JP2018/004694 WO2018151052A1 (en) | 2017-02-14 | 2018-02-09 | Non-voltage-dropping power supply circuit and application circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017024516A JP6137723B1 (en) | 2017-02-14 | 2017-02-14 | Non-voltage drop type power supply circuit and its application circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6137723B1 JP6137723B1 (en) | 2017-05-31 |
| JP2018133854A true JP2018133854A (en) | 2018-08-23 |
Family
ID=58794454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017024516A Expired - Fee Related JP6137723B1 (en) | 2017-02-14 | 2017-02-14 | Non-voltage drop type power supply circuit and its application circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6137723B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6191040B1 (en) * | 2017-06-01 | 2017-09-06 | 一穂 松本 | Ideal diode using complex voltage drop type power supply circuit |
| US10333425B1 (en) * | 2018-05-03 | 2019-06-25 | Linear Technology Holding Llc | Self-biasing ideal diode circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1336912A1 (en) * | 2002-02-18 | 2003-08-20 | Motorola, Inc. | Low drop-out voltage regulator |
| US6989659B2 (en) * | 2002-09-09 | 2006-01-24 | Acutechnology Semiconductor | Low dropout voltage regulator using a depletion pass transistor |
-
2017
- 2017-02-14 JP JP2017024516A patent/JP6137723B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP6137723B1 (en) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8508963B2 (en) | Step-down switching regulator capable of providing high-speed response with compact structure | |
| US9831778B2 (en) | Power-converting device and power conditioner using the same | |
| US9806618B2 (en) | Power converting device and power conditioner using the same | |
| US8780588B2 (en) | Bidirectional DC/DC converter with simple control operation | |
| US9385624B2 (en) | Rectifier circuit | |
| CN103887984A (en) | Isolating converter and switching power supply comprising same | |
| CN101552560A (en) | Switch voltage stabilizing circuit and control method thereof | |
| CN103457492A (en) | Offline voltage regulator and voltage conversion method thereof | |
| US9444351B2 (en) | Electrical power conversion device including normally-off bidirectional switch | |
| CN105391280A (en) | System and method for generating auxiliary voltage | |
| KR20150089270A (en) | Reverse battery protection device and operating method thereof | |
| WO2013175915A1 (en) | Full-bridge power converter | |
| CN110391736A (en) | The control circuit of BUCK converter | |
| JP2002186258A (en) | Parallel power supply system | |
| JP6137723B1 (en) | Non-voltage drop type power supply circuit and its application circuit | |
| JP2017070028A (en) | Semiconductor device | |
| CN101860180B (en) | MOS (Metal Oxide Semiconductor) driving device and power supply module | |
| CN108566077B (en) | Power supply system with self-learning function | |
| CN105659483B (en) | power supply device | |
| CN115065247A (en) | Boost converter circuit and boost converter | |
| CN113206494B (en) | Input voltage detection circuit and charger | |
| US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
| CN210640810U (en) | High-voltage BUCK switch converter and related integrated circuit | |
| JP2013055813A (en) | Backflow prevention circuit, step-down dc/dc converter using the same, control circuit for the same, charging circuit, and electronic apparatus | |
| JP2012114558A (en) | Drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170301 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170301 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6137723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |