JP2018133665A - Input signal erroneous determination prevention circuit - Google Patents
Input signal erroneous determination prevention circuit Download PDFInfo
- Publication number
- JP2018133665A JP2018133665A JP2017025251A JP2017025251A JP2018133665A JP 2018133665 A JP2018133665 A JP 2018133665A JP 2017025251 A JP2017025251 A JP 2017025251A JP 2017025251 A JP2017025251 A JP 2017025251A JP 2018133665 A JP2018133665 A JP 2018133665A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Description
本発明は、スイッチの断接に応じて制御対象の作動を制御する電子制御装置に適用される入力信号誤判定防止回路に関する。 The present invention relates to an input signal misjudgment prevention circuit applied to an electronic control device that controls the operation of a controlled object in accordance with connection / disconnection of a switch.
従来から、例えば、下記特許文献1に開示された車載用制御装置が知られている。この従来の車載用制御装置は、マイコンからの指示に従い、スイッチ入力回路が定期的に外部スイッチのON/OFF状態をサンプリングするようになっている。又、マイコンは、バッテリ電圧の低下を判定し、バッテリ電圧の低下に際しスイッチ入力回路による外部スイッチのサンプリングを停止するようになっている。
Conventionally, for example, a vehicle-mounted control device disclosed in
又、従来から、例えば、下記特許文献2に開示されたラッチ装置及びラッチ方法も知られている。この従来のラッチ装置は、第一のラッチ回路、フィルタ回路、無効化回路及び第二のラッチ回路を備えている。第一のラッチ回路は、第一のラッチ信号に従って入力データをラッチするようになっている。フィルタ回路は、第一のラッチ信号よりも遅延した第二のラッチ信号をローパスフィルタに通すことにより生成された第三のラッチ信号を出力するようになっている。無効化回路は、電源電圧の低下が検出されることにより第二のラッチ信号を無効化するようになっている。第二のラッチ回路は、第三のラッチ信号に従って第一のラッチ回路の出力データをラッチするようになっている。
Conventionally, for example, a latch device and a latch method disclosed in
しかしながら、上記従来の車載用制御装置では、マイコン(マイクロコンピュータ)がバッテリ電圧(電源電圧)の低下を判定してから外部スイッチのON/OFF状態を表す信号を保持するまでに時間を要する(遅延する)場合がある。この場合、上記従来の車載用制御装置では、瞬間的な電源電圧の低下が生じた場合には、マイクロコンピュータが入力した信号に応じて外部スイッチのON/OFF状態を誤判定する可能性がある。又、上記従来のラッチ装置は、第一のラッチ回路、フィルタ回路、無効化回路及び第二のラッチ回路を備える必要があり、装置(回路)の構成が複雑である。 However, in the above-described conventional vehicle-mounted control device, it takes time until the microcomputer (microcomputer) determines that the battery voltage (power supply voltage) has decreased and holds the signal indicating the ON / OFF state of the external switch (delayed). There is a case. In this case, in the above-described conventional vehicle-mounted control device, there is a possibility that the ON / OFF state of the external switch may be erroneously determined according to the signal input by the microcomputer when an instantaneous power supply voltage drop occurs. . Further, the conventional latch device needs to include a first latch circuit, a filter circuit, an invalidation circuit, and a second latch circuit, and the configuration of the device (circuit) is complicated.
本発明は、上記課題を解決するためになされたものである。即ち、本発明の目的は、回路構成が簡単であり、且つ、マイクロコンピュータが入力した信号に応じてスイッチの状態を誤判定することを防止する入力信号誤判定防止回路を提供することにある。 The present invention has been made to solve the above problems. That is, an object of the present invention is to provide an input signal misjudgment prevention circuit that has a simple circuit configuration and prevents erroneous judgment of the state of a switch in accordance with a signal input by a microcomputer.
上記の課題を解決するため、請求項1に係るモータ制御装置の発明は、電源に接続されたスイッチの断接に伴う信号を入力し、入力した信号に応じてマイクロコンピュータが制御対象の作動を制御する電子制御装置に適用され、電源の電源電圧が変動することに起因して、マイクロコンピュータがスイッチから入力した信号に応じてスイッチの断接を誤判定することを防止する入力信号誤判定防止回路であって、電源の電源電圧と予め設定された電源電圧の電圧閾値とを比較し、電源電圧が電圧閾値未満となった場合に電圧低下信号を出力する比較回路と、断接に伴ってスイッチから出力される電圧の大きさを表す電圧信号をスイッチから連続的に入力しており、比較回路から出力された電圧低下信号を入力したとき、電圧低下信号を入力する前に入力した電圧信号を保持信号として保持する保持回路と、スイッチから出力された電圧信号と、保持回路から出力された保持信号と、を入力し、電源電圧が電圧閾値以上であって比較回路から電圧低下信号が出力されない電源電圧正常時においては電圧信号をマイクロコンピュータに出力し、電圧低下信号が出力された電源電圧低下時においては保持信号をマイクロコンピュータに出力する切替回路と、を備える。 In order to solve the above-mentioned problem, the motor control device according to claim 1 inputs a signal accompanying connection / disconnection of a switch connected to a power source, and the microcomputer controls the operation of the controlled object according to the input signal. Input signal misjudgment prevention applied to electronic control devices to control, preventing the microcomputer from misjudging the connection / disconnection of the switch according to the signal input from the switch due to the fluctuation of the power supply voltage of the power supply A comparison circuit that compares a power supply voltage of a power supply with a preset voltage threshold of the power supply voltage and outputs a voltage drop signal when the power supply voltage becomes less than the voltage threshold, A voltage signal indicating the magnitude of the voltage output from the switch is continuously input from the switch, and when the voltage drop signal output from the comparison circuit is input, the voltage drop signal is input. A holding circuit that holds a previously input voltage signal as a holding signal, a voltage signal output from a switch, and a holding signal output from a holding circuit are input, and the power supply voltage is equal to or higher than a voltage threshold value and a comparison circuit And a switching circuit that outputs a voltage signal to the microcomputer when the power supply voltage is normal and from which no voltage drop signal is output, and outputs a holding signal to the microcomputer when the power supply voltage drops when the voltage drop signal is output.
これによれば、入力信号誤判定防止回路を、比較回路、保持回路及び切替回路を用いて構造を簡単にして構成することができる。そして、入力信号誤判定防止回路においては、電源電圧低下時に、比較回路が保持回路及び切替回路に対して直ちに電圧低下信号を出力することができる。これにより、電圧低下信号を入力した保持回路は、直ちに電圧低下信号を入力する前の電圧信号を保持するとともに切替回路に保持信号を出力する。又、電圧低下信号を入力した切替回路は、直ちに保持回路から出力された保持信号をマイクロコンピュータに供給することができる。その結果、例えば、車両のクランキング等によって瞬間的に電源電圧が変動して電源電圧が低下する状況、即ち、マイクロコンピュータがスイッチから入力する電圧信号を誤判定する可能性が高い状況では、スイッチの断接状態が変化していないにも拘らず、マイクロコンピュータがスイッチの断接状態が変化したと誤判定することを防止することができる。 According to this, the structure of the input signal error determination prevention circuit can be simplified by using the comparison circuit, the holding circuit, and the switching circuit. In the input signal error determination prevention circuit, when the power supply voltage is lowered, the comparison circuit can immediately output a voltage drop signal to the holding circuit and the switching circuit. As a result, the holding circuit to which the voltage drop signal is input immediately holds the voltage signal before the voltage drop signal is input and outputs the hold signal to the switching circuit. Further, the switching circuit to which the voltage drop signal is input can immediately supply the holding signal output from the holding circuit to the microcomputer. As a result, for example, when the power supply voltage fluctuates instantaneously due to vehicle cranking or the like and the power supply voltage decreases, that is, in a situation where there is a high possibility that the microcomputer erroneously determines the voltage signal input from the switch. It is possible to prevent the microcomputer from erroneously determining that the connection / disconnection state of the switch has changed although the connection / disconnection state of the switch has not changed.
以下、本発明の実施形態について図面を参照しながら説明する。図1に示すように、入力信号誤判定防止回路10が適用される電子制御装置1は、マイクロコンピュータ2を備えている。マイクロコンピュータ2は、CPU、ROM、RAM、タイマ、入出力ポート等を主要構成部品とするものであり、後述する各種信号を入力して後述するプログラムを含む各種プログラムを実行する。マイクロコンピュータ2は、車両(図示省略)に搭載された電源3から供給される電源電圧が電源回路4を介して供給されるようになっている。電源3は、例えば、24V程度の電源電圧Vを出力する。電源回路4は、電源3から出力された電源電圧Vを、例えば、5V程度に降圧してマイクロコンピュータ2に供給する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. As shown in FIG. 1, an
マイクロコンピュータ2は、電源3に接続されたスイッチ5の断接に応じて、制御対象であるアクチュエータ6を作動させる。ここで、スイッチ5は、例えば、車両に搭載された自動変速機に設けられたシフトスイッチ等であり、アクチュエータ6は、例えば、車両に搭載された自動変速機に設けられた電動モータやソレノイド等である。この場合、マイクロコンピュータ2(即ち、電子制御装置1)は、スイッチ5(例えば、シフトスイッチ)の断接に伴う信号を入力し、入力した信号に応じてアクチュエータ6(例えば、ソレノイド)の作動を制御する。
The
又、マイクロコンピュータ2には、スイッチ5の断接状態を検出するON/OFFセンサ7が接続されている。ON/OFFセンサ7は、スイッチ5の断状態(OFF状態)と接状態(ON状態)とに応じた信号をマイクロコンピュータ2に出力する。更に、マイクロコンピュータ2には、電源3の電源電圧Vを検出する電圧センサ8が接続されている。電圧センサ8は、電源電圧Vの大きさを検出し、電源電圧Vの大きさを表す信号をマイクロコンピュータ2に出力する。
The
電子制御装置1は、マイクロコンピュータ2とスイッチ5との間に接続された入力信号誤判定防止回路10を備えている。以下、入力信号誤判定防止回路10を詳細に説明する。
The
入力信号誤判定防止回路10は、図2に示すように、比較回路11、保持回路12及び切替回路13を備えている。本実施形態においては、比較回路11は、電源電圧Vが電圧閾値L未満となる電源電圧低下時に出力を反転した反転出力信号を電圧低下信号Saとして出力するコンパレータ回路である。比較回路(コンパレータ回路)11は、電源3の電源電圧Vと予め設定された電源電圧Vの電圧閾値Lとを比較し、電源電圧Vが電圧閾値L未満となった場合に、電圧低下信号Saを保持回路12及び切替回路13に出力する。
As shown in FIG. 2, the input signal error
比較回路(コンパレータ回路)11は、第一抵抗11a及び第二抵抗11bからなる抵抗分圧回路を介して電源3と接続されており、電源電圧Vが比例的(例えば、1/5程度)に供給される。比較回路11は、接続された定電圧ダイオード11c(又は、その他の参考基準電圧(例えば、1.8V程度))により、電圧閾値Lが設定されるようになっている。ここで、電圧閾値Lの大きさとしては、例えば、車両がクランキングされる際の電圧低下に基づいて、9V(1.8V×5=9V)程度に設定される。
The comparison circuit (comparator circuit) 11 is connected to the
本実施形態においては、保持回路12は、ラッチ回路であり、例えば、1段のラッチ回路や、フリップフロップ回路(多段のラッチ回路を含む)である。保持回路(ラッチ回路)12は、断接に伴ってスイッチ5から出力される電圧の大きさを表す電圧信号S1をスイッチ5から連続的に入力するようになっている。ここで、スイッチ5は電源3から電源電圧V(高圧)が供給されている。このため、スイッチ5から出力される電圧信号S1は、抵抗分圧回路14及びバッファーIC15を介するようになっている。抵抗分圧回路14は、第一抵抗14a及び第二抵抗14bを備えており、電源電圧V(例えば、24V程度)を、例えば、5V程度にまで降圧させる。バッファーIC15は、抵抗分圧回路14によって降圧された電圧信号S1をHigh状態(即ち、5V)又はLow状態(即ち、0V)に整えて出力する。従って、保持回路12が入力する電圧信号S1は、High状態又はLow状態とされている。
In the present embodiment, the
保持回路(ラッチ回路)12は、比較回路(コンパレータ回路)11から出力された電圧低下信号Sa(反転出力信号)を入力したとき、電圧低下信号Sa(反転出力信号)を入力する前(直前)に入力した電圧信号S1を保持信号S2として保持する。そして、保持回路(ラッチ回路)12は、保持信号S2を切替回路13に出力する。
When the voltage drop signal Sa (inverted output signal) output from the comparator circuit (comparator circuit) 11 is input, the holding circuit (latch circuit) 12 before (before) the voltage drop signal Sa (inverted output signal) is input. Is held as a hold signal S2. Then, the holding circuit (latch circuit) 12 outputs a holding signal S2 to the
本実施形態においては、切替回路13は、スイッチ5から入力した電圧信号S1及び保持回路12から入力した保持信号S2の一方を切り替えてマイクロコンピュータ2に出力するマルチプレクサ回路である。切替回路(マルチプレクサ回路)13は、スイッチ5から出力された電圧信号S1、より詳しくは、抵抗分圧回路14及びバッファーIC15を介して出力された電圧信号S1と、保持回路(ラッチ回路)12から出力された保持信号S2とを入力する。又、切替回路(マルチプレクサ回路)13は、比較回路(コンパレータ回路)11から電圧低下信号Sa(反転出力信号)を入力する。
In the present embodiment, the
そして、切替回路(マルチプレクサ回路)13は、電源電圧Vが電圧閾値L以上であって比較回路(コンパレータ回路)11から電圧低下信号Sa(反転出力信号)が出力されない電源電圧正常時においては、電圧信号S1をマイクロコンピュータ2に出力する。又、切替回路(マルチプレクサ回路)13は、電圧低下信号Sa(反転出力信号)が出力された電源電圧低下時においては、保持信号S2をマイクロコンピュータ2に出力する。即ち、切替回路(マルチプレクサ回路)13は、比較回路(コンパレータ回路)11から電圧低下信号Sa(反転出力信号)を入力すると、電圧信号S1をマイクロコンピュータ2に出力する状態から保持信号S2を出力する状態に切り替わる。
Then, the switching circuit (multiplexer circuit) 13 is connected to the voltage when the power supply voltage V is equal to or higher than the voltage threshold L and the voltage drop signal Sa (inverted output signal) is not output from the comparison circuit (comparator circuit) 11. The signal S1 is output to the
次に、入力信号誤判定防止回路10の作動を、図3に示すタイムチャートを用いて説明する。
Next, the operation of the input signal error
電源3の電源電圧Vが電圧閾値L以上(電圧閾値以上)である電源電圧正常時においては、比較回路(コンパレータ回路)11は、電圧低下信号Sa(反転出力信号)を出力しない(Low状態)。この場合、電源電圧Vは、電圧閾値L以上(電圧閾値以上)であるので、スイッチ5から出力された電圧信号S1は、抵抗分圧回路14によって降圧されても電圧が大きい(例えば、5V)。従って、バッファーIC15を介して出力される電圧信号S1はHigh状態(例えば、5V)として保持回路(ラッチ回路)12及び切替回路(マルチプレクサ回路)13に出力される。又、比較回路(コンパレータ回路)11から電圧低下信号Sa(反転出力信号)が出力されていないので、保持回路(ラッチ回路)12は電圧信号S1を保持せず、切替回路(マルチプレクサ回路)13はスイッチ5から出力された電圧信号S1をマイクロコンピュータ2に出力する。この場合、電源電圧正常時であり、且つ、スイッチ5は接状態(ON状態)であるので、マイクロコンピュータ2は切替回路13から出力された電圧信号S1(High状態)に応じて、アクチュエータ6の作動を制御する。
When the power supply voltage V of the
電源電圧正常時において、例えば、車両がアイドリングストップ状態からクランキングを時点t1にて開始すると、電源電圧Vが電圧閾値L未満(電圧閾値未満)の電源電圧低下時になる場合がある。電源電圧低下時になると、比較回路(コンパレータ回路)11は、時点t1にて直ちに電圧低下信号Sa(反転出力信号)を保持回路(ラッチ回路)12及び切替回路(マルチプレクサ回路)13に出力する。保持回路(ラッチ回路)12においては、連続的に電圧信号S1を入力している。これにより、保持回路(ラッチ回路)12は、電圧低下信号Sa(反転出力信号)を入力すると、直ちに、電圧低下信号Sa(反転出力信号)を入力する前、即ち、時点t1よりも時間的に遡った時点(換言すれば、電源電圧正常時)に入力した電圧信号S1を保持信号S2として保持する。そして、保持回路(ラッチ回路)12は、保持信号S2(High状態)を切替回路(マルチプレクサ回路)13に直ちに出力する。切替回路(マルチプレクサ回路)13においては、電圧低下信号Sa(反転出力信号)を入力すると、直ちに、電圧信号S1を出力する状態から保持信号S2を出力する状態に切り替わる。これにより、切替回路(マルチプレクサ回路)13は、保持回路(ラッチ回路)12から出力された保持信号S2(High状態)を出力信号としてマイクロコンピュータ2に出力する。
When the power supply voltage is normal, for example, when the vehicle starts cranking from the idling stop state at time t1, the power supply voltage V may be lower than the voltage threshold L (less than the voltage threshold). When the power supply voltage drops, the comparator circuit (comparator circuit) 11 immediately outputs the voltage drop signal Sa (inverted output signal) to the holding circuit (latch circuit) 12 and the switching circuit (multiplexer circuit) 13 at time t1. In the holding circuit (latch circuit) 12, the voltage signal S1 is continuously input. Accordingly, when the holding circuit (latch circuit) 12 receives the voltage drop signal Sa (inverted output signal), the holding circuit (latch circuit) 12 immediately before inputting the voltage drop signal Sa (inverted output signal), that is, in terms of time from time t1. The voltage signal S1 input at the time of going back (in other words, when the power supply voltage is normal) is held as the holding signal S2. Then, the holding circuit (latch circuit) 12 immediately outputs the holding signal S2 (High state) to the switching circuit (multiplexer circuit) 13. When the voltage drop signal Sa (inverted output signal) is input, the switching circuit (multiplexer circuit) 13 immediately switches from the state of outputting the voltage signal S1 to the state of outputting the holding signal S2. Thereby, the switching circuit (multiplexer circuit) 13 outputs the holding signal S2 (High state) output from the holding circuit (latch circuit) 12 to the
ここで、例えば、クランキングが行われている電源電圧低下時にスイッチ5から出力される電圧信号S1は、電源電圧Vが電圧閾値L未満(電圧閾値未満)になっており、且つ、抵抗分圧回路14によって電源電圧Vが更に降圧(例えば、3V程度まで降圧)されるので、バッファーIC15を介するとLow状態として出力される。即ち、この場合においては、スイッチ5が接状態(ON状態)であるにも拘わらず、スイッチ5から出力される電圧信号S1は、スイッチ5が断状態(OFF状態)を表すLow状態となる。従って、電源電圧低下時において、マイクロコンピュータ2がスイッチ5から出力された電圧信号S1(Low状態)を入力すると、マイクロコンピュータ2はスイッチ5が接状態(ON状態)から断状態(OFF状態)に切り替えられたと誤判定する可能性がある。換言すれば、電源3の電源電圧Vが変動することに起因して、マイクロコンピュータ2がスイッチ5から入力した電圧信号S1に応じて、スイッチ5の断接を誤判定する可能性がある。
Here, for example, the voltage signal S1 output from the
これに対し、入力信号誤判定防止回路10は、電源電圧低下時においては、保持信号S2を出力信号としてマイクロコンピュータ2に出力する。この場合、出力される保持信号S2はスイッチ5の実際の断接状態、即ち、スイッチ5の接状態(ON状態)に一致している。従って、電源3の電源電圧Vが変動することに起因して、マイクロコンピュータ2がスイッチ5の断接状態が誤判定することが防止される。そして、マイクロコンピュータ2は、例えば、クランキング等により一時的に生じる電源電圧低下時であっても、スイッチ5の接状態(ON状態)に応じてアクチュエータ6の作動を制御する。
In contrast, the input signal error
このように、電源電圧低下時において入力信号誤判定防止回路10の切替回路(マルチプレクサ回路)13が保持信号S2をマイクロコンピュータ2に出力している状態から、例えば、クランキングが終了すると、時点t2にて電源3の電源電圧Vが電圧閾値L以上に復帰する。電源電圧正常時に復帰すると、比較回路(コンパレータ回路)11は、電圧低下信号Sa(反転出力信号)を出力しない。即ち、電圧低下信号Sa(反転出力信号)はLow状態となる。これにより、切替回路(マルチプレクサ回路)13は、保持信号S2をマイクロコンピュータ2に出力する状態からスイッチ5から出力された電圧信号S1をマイクロコンピュータ2に出力する状態に切り替わる。
Thus, for example, when cranking is completed from the state in which the switching circuit (multiplexer circuit) 13 of the input signal error
ここで、マイクロコンピュータ2には、ON/OFFセンサ7及び電圧センサ8が接続されている。マイクロコンピュータ2は、ON/OFFセンサ7から出力される信号に基づいてスイッチ5が接状態(ON状態)であり、電圧センサ8から出力される信号に基づいて、例えば、車両のクランキングにより、電源電圧Vの低下が継続することが想定される時間T以上に電源電圧Vの低下が継続している場合には、スイッチ5の操作を無効にする。即ち、マイクロコンピュータ2は、図4に示す「スイッチ操作有効無効判定」プログラムを実行し、スイッチ5の操作の有効又は無効を判定する。以下、この「スイッチ操作有効無効判定」プログラムを説明する。
Here, an ON /
マイクロコンピュータ2は、ON/OFFセンサ7から出力される信号に基づいて、スイッチ5が接状態(ON状態)である場合、所定の短い時間間隔により、ステップS10にて、「スイッチ操作有効無効判定」プログラムを繰り返し実行する。マイクロコンピュータ2は、続くステップS11にて、電圧センサ8から電源3の電源電圧Vを表す検出信号を取得し、電源電圧Vを入力して、ステップS12に進む。ステップS12においては、マイクロコンピュータ2は、ステップS11にて入力した電源電圧Vが予め設定された電圧閾値L未満に低下している時間が予め設定された時間T以上に継続しているか否かを判定する。ここで、電圧閾値Lは、上述したように、例えば、9V程度に設定される。又、時間Tは、例えば、クランキングが継続される時間に基づいて設定され、例えば、5秒程度に設定される。
When the
ステップS12において、マイクロコンピュータ2は、電源電圧Vが電圧閾値L未満になっている時間が時間T以上であれば、「Yes」と判定してステップS13に進む。ステップS13においては、マイクロコンピュータ2は、スイッチ5の断接状態である接状態(ON状態)を無効と判定し、ステップS15に進んで「スイッチ操作有効無効判定」プログラムの実行を一旦終了する。ここで、マイクロコンピュータ2は、「スイッチ操作有効無効判定」プログラムを実行してスイッチ5の接状態(ON状態)を無効と判定する場合、電源3の電源電圧Vが何らかの原因により低下した状態が継続しているので、例えば、アクチュエータ6の作動を停止させる。
In step S12, if the time during which the power supply voltage V is less than the voltage threshold L is equal to or longer than the time T, the
一方、ステップS12において、マイクロコンピュータ2は、電源電圧Vが電圧閾値L以上である、又は、電源電圧Vが電圧閾値L未満になっている時間が時間T未満であれば、「No」と判定して、ステップS14に進む。ステップS14においては、マイクロコンピュータ2は、スイッチ5の断接状態である接状態(ON状態)を有効と判定し、ステップS15に進んで「スイッチ操作有効無効判定」プログラムの実行を一旦終了する。ここで、マイクロコンピュータ2は、「スイッチ操作有効無効判定」プログラムを実行してスイッチ5の接状態(ON状態)を有効と判定する場合、電源電圧正常時又は電源3の電源電圧Vが一時的に低下した状態であるので、入力信号誤判定防止回路10を介して入力した電圧信号S1又は保持信号S2に応じて、アクチュエータ6の作動の制御を継続する。
On the other hand, in step S12, the
以上の説明からの理解できるように、本実施形態の入力信号誤判定防止回路10は、電源3に接続されたスイッチ5の断接に伴う信号を入力し、入力した信号に応じてマイクロコンピュータ2が制御対象であるアクチュエータ6の作動を制御する電子制御装置1に適用され、電源3の電源電圧Vが変動することに起因して、マイクロコンピュータ2がスイッチ5から入力した信号に応じてスイッチ5の断接を誤判定することを防止する入力信号誤判定防止回路であって、電源3の電源電圧Vと予め設定された電源電圧Vの電圧閾値Lとを比較し、電源電圧Vが電圧閾値L未満となった場合に電圧低下信号Saを出力する比較回路(コンパレータ回路)11と、断接に伴ってスイッチ5から出力される電圧の大きさを表す電圧信号S1をスイッチ5から連続的に入力しており、比較回路(コンパレータ回路)11から出力された電圧低下信号Saを入力したとき、電圧低下信号Saを入力する前に入力した電圧信号S1を保持信号S2として保持する保持回路(ラッチ回路)12と、スイッチ5から出力された電圧信号S1と、保持回路(ラッチ回路)12から出力された保持信号S2と、を入力し、電源電圧Vが電圧閾値L以上であって比較回路(コンパレータ回路)11から電圧低下信号Saが出力されない電源電圧正常時においては電圧信号S1をマイクロコンピュータ2に出力し、電圧低下信号Saが出力された電源電圧低下時においては保持信号S2をマイクロコンピュータ2に出力する切替回路(マルチプレクサ回路)13と、を備える。
As can be understood from the above description, the input signal erroneous
これによれば、入力信号誤判定防止回路10を、比較回路(コンパレータ回路)11、保持回路(ラッチ回路)12及び切替回路(マルチプレクサ回路)13を用いて構造を簡単にして構成することができる。そして、入力信号誤判定防止回路10においては、電源電圧低下時に、比較回路(コンパレータ回路)11が保持回路(ラッチ回路)12及び切替回路(マルチプレクサ回路)13に対して直ちに電圧低下信号Saを出力することができる。これにより、電圧低下信号Saを入力した保持回路(ラッチ回路)12は、直ちに電圧低下信号Saを入力する前の電圧信号S1を保持するとともに切替回路(マルチプレクサ回路)13に保持信号S2を出力する。又、電圧低下信号Saを入力した切替回路(マルチプレクサ回路)13は、直ちに保持回路(ラッチ回路)12から出力された保持信号S2をマイクロコンピュータ2に供給することができる。その結果、例えば、車両のクランキング等によって瞬間的に電源電圧Vが変動して電源電圧Vが低下する状況、即ち、マイクロコンピュータ2がスイッチ5から入力する電圧信号S1を誤判定する可能性が高い状況では、スイッチ5の断接状態が変化していないにも拘らず、マイクロコンピュータ2がスイッチ5の断接状態が変化したと誤判定することを防止することができる。
According to this, the input signal erroneous
この場合、比較回路11を、電源電圧低下時に出力を反転した反転出力信号を電圧低下信号Saとして出力するコンパレータ回路とすることができる。
In this case, the
これによれば、比較回路11を構造簡単なコンパレータ回路とすることができるので、入力信号誤判定防止回路10の構造も簡単にすることができる。又、構造を簡単にすることができるので、入力信号誤判定防止回路10の小型化も可能となる。
According to this, since the
又、これらの場合、保持回路12を、電圧低下信号Saを入力する前に入力した電圧信号S1を保持するラッチ回路(フリップフロップ回路)とすることができる。
In these cases, the holding
これによれば、保持回路12を構造簡単なラッチ回路とすることができる。この場合、ラッチ回路は、電圧低下信号Saを入力する前の電圧信号S1を保持信号S2として保持するのみであるので、電源電圧Vの変動の影響を受けない。従って、安定性確保のために、例えば、ラッチ回路を多段に構成する必要がない。これにより、入力信号誤判定防止回路10の構造も簡単にすることができ、入力信号誤判定防止回路10の小型化も可能となる。
According to this, the holding
更に、これらの場合、切替回路13を、スイッチ5から入力した電圧信号S1及び保持回路(ラッチ回路)12から入力した保持信号S2の一方に切り替えてマイクロコンピュータ2に出力するマルチプレクサ回路とすることができる。
Further, in these cases, the switching
これによれば、切替回路13を構造簡単なマルチプレクサ回路とすることができるので、入力信号誤判定防止回路10の構造も簡単にすることができる。又、構造を簡単にすることができるので、入力信号誤判定防止回路10の小型化も可能となる。
According to this, since the switching
本発明の実施にあたっては、上記実施形態に限定されるものではなく、本発明の目的を逸脱しない限りにおいて種々の変形が可能である。 In carrying out the present invention, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the object of the present invention.
例えば、上記実施形態においては、比較回路11をコンパレータ回路とし、保持回路12をラッチ回路とし、切替回路13をマルチプレクサ回路とした。この場合、比較回路11、保持回路12及び切替回路13は、上記各回路に限定されず、他の回路を用いて構成可能であることは言うまでもない。他の回路を用いた場合であっても、比較回路11が電圧低下信号Saを出力し、保持回路12が電圧低下信号Saを入力すると直ちに電圧信号S1を保持信号S2として保持し、切替回路13が電圧低下信号Saを入力すると直ちに保持信号S2をマイクロコンピュータ2に出力することができれば、上記実施形態と同様の効果が得られる。
For example, in the above embodiment, the
更に、上記実施形態においては、スイッチ5が、例えば、自動変速機のシフトスイッチであり、制御対象であるアクチュエータ6が、例えば、自動変速機に設けられた電動モータやソレノイドであるとした。これに代えて、スイッチ5が、例えば、ブレーキ装置のブレーキスイッチであり、制御対象であるアクチュエータ6が、例えば、ブレーキ装置に設けられた電動モータ(ポンプ)やソレノイドであっても良い。この場合においても、入力信号誤判定防止回路10は、電源電圧低下時に、マイクロコンピュータ2がスイッチ5(ブレーキスイッチ)の断接状態を誤判定することを防止することができる。
Further, in the above embodiment, the
1…電子制御装置、2…マイクロコンピュータ、3…電源、4…電源回路、5…スイッチ、6…アクチュエータ、7…ON/OFFセンサ、8…電圧センサ、10…入力信号誤判定防止回路、11…比較回路、11a…第一抵抗、11b…第二抵抗、11c…定電圧ダイオード、12…保持回路、13…切替回路、14…抵抗分圧回路、14a…第一抵抗、14b…第二抵抗、15…バッファーIC、V…電源電圧、L…電圧閾値、Sa…電圧低下信号、S1…電圧信号、S2…保持信号
DESCRIPTION OF
Claims (4)
前記電源の電源電圧が変動することに起因して、前記マイクロコンピュータが前記スイッチから入力した前記信号に応じて前記スイッチの前記断接を誤判定することを防止する入力信号誤判定防止回路であって、
前記電源の電源電圧と予め設定された前記電源電圧の電圧閾値とを比較し、前記電源電圧が前記電圧閾値未満となった場合に電圧低下信号を出力する比較回路と、
前記断接に伴って前記スイッチから出力される電圧の大きさを表す電圧信号を前記スイッチから連続的に入力しており、前記比較回路から出力された前記電圧低下信号を入力したとき、前記電圧低下信号を入力する前に入力した前記電圧信号を保持信号として保持する保持回路と、
前記スイッチから出力された前記電圧信号と、前記保持回路から出力された前記保持信号と、を入力し、前記電源電圧が前記電圧閾値以上であって前記比較回路から前記電圧低下信号が出力されない電源電圧正常時においては前記電圧信号を前記マイクロコンピュータに出力し、前記電圧低下信号が出力された電源電圧低下時においては前記保持信号を前記マイクロコンピュータに出力する切替回路と、を備えた入力信号誤判定防止回路。 Input a signal associated with connection / disconnection of a switch connected to a power source, and the microcomputer is applied to an electronic control device that controls the operation of a controlled object according to the input signal,
An input signal misjudgment prevention circuit that prevents the microcomputer from misjudging the connection / disconnection of the switch according to the signal input from the switch due to fluctuations in the power supply voltage of the power supply. And
A comparison circuit that compares a power supply voltage of the power supply with a preset voltage threshold of the power supply voltage, and outputs a voltage drop signal when the power supply voltage becomes less than the voltage threshold;
When the voltage signal indicating the magnitude of the voltage output from the switch in connection with the connection / disconnection is continuously input from the switch, and the voltage drop signal output from the comparison circuit is input, the voltage A holding circuit that holds the voltage signal input before the input of the decrease signal as a holding signal;
The voltage signal output from the switch and the holding signal output from the holding circuit are input, and the power supply voltage is equal to or higher than the voltage threshold and the voltage drop signal is not output from the comparison circuit A switching circuit that outputs the voltage signal to the microcomputer when the voltage is normal and outputs the holding signal to the microcomputer when the power supply voltage is reduced when the voltage drop signal is output. Judgment prevention circuit.
前記電源電圧低下時に出力を反転した反転出力信号を前記電圧低下信号として出力するコンパレータ回路である請求項1に記載の入力信号誤判定防止回路。 The comparison circuit is
The input signal error determination prevention circuit according to claim 1, which is a comparator circuit that outputs an inverted output signal obtained by inverting an output when the power supply voltage is lowered as the voltage drop signal.
前記電圧低下信号を入力する前に入力した前記電圧信号を保持するラッチ回路である請求項1又は請求項2に記載の入力信号誤判定防止回路。 The holding circuit is
The input signal error determination prevention circuit according to claim 1, wherein the input signal error determination prevention circuit is a latch circuit that holds the voltage signal input before inputting the voltage drop signal.
前記スイッチから入力した前記電圧信号及び前記保持回路から入力した前記保持信号の一方に切り替えて前記マイクロコンピュータに出力するマルチプレクサ回路である請求項1乃至請求項3のうちの何れか一項に記載の入力信号誤判定防止回路。 The switching circuit is
4. The multiplexer circuit according to claim 1, wherein the multiplexer circuit is switched to one of the voltage signal input from the switch and the holding signal input from the holding circuit and is output to the microcomputer. 5. Input signal misjudgment prevention circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017025251A JP2018133665A (en) | 2017-02-14 | 2017-02-14 | Input signal erroneous determination prevention circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017025251A JP2018133665A (en) | 2017-02-14 | 2017-02-14 | Input signal erroneous determination prevention circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018133665A true JP2018133665A (en) | 2018-08-23 |
Family
ID=63249891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017025251A Pending JP2018133665A (en) | 2017-02-14 | 2017-02-14 | Input signal erroneous determination prevention circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018133665A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022001472A (en) * | 2020-06-22 | 2022-01-06 | 日立Astemo株式会社 | Vehicular electronic control device |
-
2017
- 2017-02-14 JP JP2017025251A patent/JP2018133665A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022001472A (en) * | 2020-06-22 | 2022-01-06 | 日立Astemo株式会社 | Vehicular electronic control device |
JP7417480B2 (en) | 2020-06-22 | 2024-01-18 | 日立Astemo株式会社 | Vehicle electronic control unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007203929A (en) | Dark current measuring device for vehicle, and power control device for vehicle | |
US7117124B2 (en) | Trouble detection method, trouble detection apparatus, and temperature controller | |
US20130021012A1 (en) | Power supply module | |
US11008988B2 (en) | Electronic control device and abnormality/normality determination method of electronic control device | |
JP2018133665A (en) | Input signal erroneous determination prevention circuit | |
JP6183229B2 (en) | Electronic control unit | |
JP2005328589A (en) | Switching regulator control circuit and switching regulator | |
US6232678B1 (en) | Electronic appliance | |
JP2015151043A (en) | Load-control backup signal generation circuit | |
KR20170114827A (en) | Fail-safety circuit of smart power relay assembly | |
JP2018045583A (en) | Signal processing device | |
JP2000276267A (en) | Electronic control unit for vehicle | |
CN111258293B (en) | Information processing apparatus | |
CN111722555B (en) | Power management apparatus and power management system | |
JP2021105597A (en) | Inspection device and inspection method | |
JP2012118686A (en) | Monitoring device and electronic device | |
JP6402798B2 (en) | Control device for vehicle power window device | |
JP5703657B2 (en) | Voltage detector and voltage detection method | |
JP2008290658A (en) | Vehicle control device | |
JP4730356B2 (en) | Power control device | |
JPH05297992A (en) | Input circuit for programmable controller | |
JP2563965B2 (en) | Elevator control equipment | |
JP2009015613A (en) | Monitoring circuit, electronic control device, and method of controlling monitoring circuit | |
JP2019106053A (en) | Semiconductor device | |
KR101405905B1 (en) | Method for avoiding unwanted reset in two IC having different power on reset voltage range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210608 |