JP2018120983A - Semiconductor manufacturing equipment and semiconductor device manufacturing method - Google Patents
Semiconductor manufacturing equipment and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2018120983A JP2018120983A JP2017011997A JP2017011997A JP2018120983A JP 2018120983 A JP2018120983 A JP 2018120983A JP 2017011997 A JP2017011997 A JP 2017011997A JP 2017011997 A JP2017011997 A JP 2017011997A JP 2018120983 A JP2018120983 A JP 2018120983A
- Authority
- JP
- Japan
- Prior art keywords
- die
- block
- unit
- wafer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000003384 imaging method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 44
- 238000007689 inspection Methods 0.000 claims description 37
- 238000001179 sorption measurement Methods 0.000 claims 5
- 238000007664 blowing Methods 0.000 claims 4
- 230000008569 process Effects 0.000 description 41
- 238000010586 diagram Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
Description
本開示は半導体製造装置に関し、例えばダイ外観検査機能を備えるダイボンダに適用可能である。 The present disclosure relates to a semiconductor manufacturing apparatus and can be applied to, for example, a die bonder having a die appearance inspection function.
半導体装置の製造においては、半導体ウェハや個片化された半導体チップに発生したクラックを検出するために、目視判定や認識カメラなどで外観検査を行う。 In manufacturing a semiconductor device, in order to detect a crack generated in a semiconductor wafer or an individual semiconductor chip, an appearance inspection is performed using a visual determination or a recognition camera.
ダイボンダのダイ姿勢等を認識する光学系(画像認識)を用いてクラックを検出する場合、クラック検出能力は幅50μm以上である。しかし、積層メモリ製品等のダイのマイクロクラックは幅3μm以下であるため、ダイボンダの画像認識能力を遥かに上回っている。
本開示の課題は、マイクロクラックを認識することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
When a crack is detected using an optical system (image recognition) for recognizing the die posture or the like of the die bonder, the crack detection capability is 50 μm or more in width. However, since the micro crack of a die such as a stacked memory product has a width of 3 μm or less, it far exceeds the image recognition capability of the die bonder.
The subject of this indication is providing the technique which can recognize a microcrack.
Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイの下面を支持する支持部と、前記支持部上方のダイの姿勢を撮像する撮像部と、前記支持部で前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、を備える。
An outline of typical ones of the present disclosure will be briefly described as follows.
That is, the semiconductor manufacturing apparatus forms a support portion that supports the lower surface of the die, an imaging portion that images the posture of the die above the support portion, and a portion that is convex or concave on the upper surface side of the die at the support portion. And a control unit that deforms the die so that the upper surface of the die is imaged by the imaging unit.
上記半導体製造装置によれば、クラックの認識精度を向上することができる。 According to the semiconductor manufacturing apparatus, the crack recognition accuracy can be improved.
以下、実施形態、実施例、および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Hereinafter, embodiments, examples, and modifications will be described with reference to the drawings. However, in the following description, the same components may be denoted by the same reference numerals and repeated description may be omitted. In order to clarify the description, the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part as compared to the actual embodiment, but are merely examples, and the interpretation of the present invention is not limited to them. It is not limited.
一般に、ダイと呼ばれる半導体チップを、例えば、配線基板やリードフレームなど(以下、総称して基板という。)の表面に搭載するダイボンダにおいては、一般的に、コレット等の吸着ノズルを用いてダイを基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作(作業)が繰り返して行われる。 Generally, in a die bonder in which a semiconductor chip called a die is mounted on the surface of, for example, a wiring board or a lead frame (hereinafter collectively referred to as a board), the die is generally used by using a suction nozzle such as a collet. The operation (work) of transporting the substrate onto the substrate, applying a pressing force, and performing bonding by heating the bonding material is repeatedly performed.
ダイボンダ等の半導体製造装置によるダイボンディング工程の中には、半導体ウェハ(以下、ウェハという。)から分割されたダイを剥離する剥離工程がある。剥離工程では、ダイシングテープ裏面からダイ突上げユニットの突上げブロックまたは針によってダイを突き上げて、ダイ供給部に保持されたダイシングテープから、1個ずつ剥離し、コレット等の吸着ノズルを使って基板上に搬送する。 In the die bonding process by a semiconductor manufacturing apparatus such as a die bonder, there is a peeling process for peeling a divided die from a semiconductor wafer (hereinafter referred to as a wafer). In the peeling process, the die is pushed up from the back side of the dicing tape by the push-up block or needle of the die push-up unit, peeled off one by one from the dicing tape held in the die supply unit, and a substrate using a suction nozzle such as a collet Carry up.
円板状のウェハをダイシングして半導体チップを製造する場合には、ダイシング時の切削抵抗などにより半導体チップに切断面から内部に延びるクラックが発生することがある。 When manufacturing a semiconductor chip by dicing a disk-shaped wafer, a crack extending inward from the cut surface may occur in the semiconductor chip due to cutting resistance during dicing.
図7はクラック検出幅拡大原理を説明するための図である。マイクロクラックを直接検査するには、現状のダイボンダ光学系能力は不足であるが、ダイクラックは、図7に示すように、ダイ変形を伴うことで画像認識時の検出幅を拡大することができる。実施形態に係る半導体製造装置はダイ認識を行う際にダイの下方に位置しダイを支持可能な支持部にダイを変形させる機構を搭載する。例えば、ダイボンダ等の半導体製造装置は以下のような機構を備える。 FIG. 7 is a diagram for explaining the principle of expanding the crack detection width. In order to directly inspect microcracks, the current die bonder optical system capability is insufficient, but die cracks can expand the detection width at the time of image recognition by accompanying die deformation as shown in FIG. . The semiconductor manufacturing apparatus according to the embodiment mounts a mechanism for deforming the die on a support portion that is located below the die and can support the die when performing die recognition. For example, a semiconductor manufacturing apparatus such as a die bonder has the following mechanism.
(1)ダイ供給部のダイ突上げブロックによりダイを変形させながら画像認識によるクラックを検出する。突上げユニットの多自由度多段突上げブロックとダイ表面検査を組み合わせることで、マイクロクラックの検出を行う。具体的には、ピックアップ前に突上げブロックを動作させる(これを先突上げモードという。)ことにより、ダイを変形させ、クラック検出幅を拡大させる。 (1) A crack caused by image recognition is detected while the die is deformed by the die push-up block of the die supply unit. The micro crack detection is performed by combining the multi-degree push-up block of the push-up unit and the die surface inspection. Specifically, the die is deformed and the crack detection width is expanded by operating the push-up block before pickup (this is referred to as the first push-up mode).
(2)中間ステージ部で真空またはエア圧によりダイを変形させながら画像認識によるクラックを検出する。中間ステージ中央部にダイサイズに応じた開口部を設け、上記開口部はダイエッジ付近の吸着孔とは独立した位置とする。開口部へは真空またはエアを供給し、圧力によりダイを変形させることにより、ダイを変形させ、クラック検出幅を拡大させる。 (2) A crack due to image recognition is detected while the die is deformed by vacuum or air pressure at the intermediate stage. An opening corresponding to the die size is provided at the center of the intermediate stage, and the opening is positioned independently of the suction hole near the die edge. Vacuum or air is supplied to the opening, and the die is deformed by pressure, thereby deforming the die and expanding the crack detection width.
実施形態によれば、光学系能力が低い装置であってもマイクロクラックを検出することができる。 According to the embodiment, a microcrack can be detected even in an apparatus having a low optical system capability.
図1は第一実施例に係るダイボンダの概略を示す上面図である。図2は図1において矢印A方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。 FIG. 1 is a top view schematically showing the die bonder according to the first embodiment. FIG. 2 is a diagram for explaining the operation of the pickup head and the bonding head when viewed from the direction of arrow A in FIG.
ダイボンダ10は、大別して、ダイ供給部1と、ピックアップ部2、中間ステージ部3と、ボンディング部4と、搬送部5、基板供給部6と、基板搬出部7と、各部の動作を監視し制御する制御装置8と、を有する。Y軸方向がダイボンダ10の前後方向であり、X軸方向が左右方向である。ダイ供給部1がダイボンダ10の手前側に配置され、ボンディング部4が奥側に配置される。
The die
まず、ダイ供給部1は基板Pに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、を有する。ダイ供給部1は図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。
First, the die supply unit 1 supplies a die D to be mounted on the substrate P. The die supply unit 1 includes a wafer holding table 12 that holds the
ピックアップ部2は、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるピックアップヘッドのY駆動部23と、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット22(図2も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。
The
中間ステージ部3は、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。
The
ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板P上にボンディングし、又は既に基板Pの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット42(図2も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、基板Pの位置認識マーク(図示せず)を撮像し、ボンディング位置を認識する基板認識カメラ44とを有する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板PにダイDをボンディングする。
The
With such a configuration, the
搬送部5は、一枚又は複数枚の基板P(図1では4枚)を載置した基板搬送パレット51と、基板搬送パレット51が移動するパレットレール52とを具備し、並行して設けられた同一構造の第1、第2搬送部とを有する。基板搬送パレット51は、基板搬送パレット51に設けられた図示しないナットをパレットレール52に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板搬送パレット51は、基板供給部6で基板Pを載置し、パレットレール52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板Pを渡す。第1、第2搬送部は、互いに独立して駆動され、一方の基板搬送パレット51に載置された基板PにダイDをボンディング中に、他方の基板搬送パレット51は、基板Pを搬出し、基板供給部6に戻り、新たな基板Pを載置するなどの準備を行なう。
The
With such a configuration, the
制御部8は、ダイボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。
The
次に、ダイ供給部1の構成について図3および図4を用いて説明する。図3はダイ供給部の外観斜視図を示す図である。図4はダイ供給部の主要部を示す概略断面図である。 Next, the configuration of the die supply unit 1 will be described with reference to FIGS. 3 and 4. FIG. 3 is an external perspective view of the die supply unit. FIG. 4 is a schematic cross-sectional view showing the main part of the die supply unit.
ダイ供給部1は、水平方向(XY方向)に移動するウェハ保持台12と、上下方向に移動する突上げユニット13と、を備える。ウェハ保持台12は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが接着されたダイシングテープ16を水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。
The die supply unit 1 includes a wafer holding table 12 that moves in the horizontal direction (XY direction) and a push-up
ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16が引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイD下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ11とダイシングテープ16との間にダイアタッチフィルム(DAF)18と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム18を有するウェハ11では、ダイシングは、ウェハ11とダイアタッチフィルム18に対して行なわれる。従って、剥離工程では、ウェハ11とダイアタッチフィルム18をダイシングテープ16から剥離する。なお、以降では、ダイアタッチフィルム18の存在を無視して、説明する。
The die supply unit 1 lowers the expand
ダイボンダ10は、ウェハ11上のダイDの姿勢を認識するウェハ認識カメラ24と、中間ステージ31に載置されたダイDの姿勢を認識するステージ認識カメラ32と、ボンディングステージBS上の実装位置を認識する基板認識カメラ44とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド41によるピックアップに関与するステージ認識カメラ32と、ボンディングヘッド41による実装位置へのボンディングに関与する基板認識カメラ44である。本実施例ではウェハ認識カメラ24を用いてダイDのクラックを検出する。
The
制御部8について図5を用いて説明する。図5は制御系の概略構成を示すブロック図である。制御系80は制御部8と駆動部86と信号部87と光学系88とを備える。制御部8は、大別して、主としてCPU(Central Processor Unit)で構成される制御・演算部81と、記憶装置82と、入出力装置83と、バスライン84と、電源部85とを有する。記憶装置82は、処理プログラムなどを記憶しているRAMで構成されている主記憶装置82aと、制御に必要な制御データや画像データ等を記憶しているHDDで構成されている補助記憶装置82bとを有する。入出力装置83は、装置状態や情報等を表示するモニタ83aと、オペレータの指示を入力するタッチパネル83bと、モニタを操作するマウス83cと、光学系88からの画像データを取り込む画像取込装置83dと、を有する。また、入出力装置83は、ダイ供給部1のXYテーブル(図示せず)やボンディングヘッドテーブルのZY駆動軸等の駆動部86を制御するモータ制御装置83eと、種々のセンサ信号や照明装置などのスイッチ等の信号部87から信号を取り込み又は制御するI/O信号制御装置83fとを有する。光学系88には、ウェハ認識カメラ24、ステージ認識カメラ32、基板認識カメラ44が含まれる。制御・演算部81はバスライン84を介して必要なデータを取込み、演算し、ピックアップヘッド21等の制御や、モニタ83a等に情報を送る。
The
図6は第一実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。
第一実施例のダイボンディング工程では、まず、ウェハカセットから取り出されたウェハ11を保持しているウェハリング14がウェハ保持台12に載置されてダイDのピックアップが行われる基準位置まで搬送される(以下、この動作をウェハローディング(工程P1)という。)。次いで、ウェハ11の配置位置がその基準位置と正確に一致するように微調整(ウェハアライメント)を行う(工程P2)。
FIG. 6 is a flowchart for explaining a die bonding process in the semiconductor manufacturing apparatus according to the first embodiment.
In the die bonding process of the first embodiment, first, the
次に、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動(ウェハピッチ)させ、水平に保持することによって、最初にピックアップされるダイDをピックアップ位置に配置する(工程P3)。
Next, the wafer holding table 12 on which the
次いで、ウェハ認識カメラ24によって取得した画像から、ダイDの外観検査を行う(工程P4)。ダイ外観検査の詳細については後述する。ここで、ダイDの外観に問題なしと判定された場合には後述する工程P5へ進み、問題ありと判定された場合には、そのダイDをスキップした後に再び工程P3を実施することによって、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動(ウェハピッチ)させ、次にピックアップされるダイDをピックアップ位置に配置する。
Next, an appearance inspection of the die D is performed from the image acquired by the wafer recognition camera 24 (process P4). Details of the die appearance inspection will be described later. Here, when it is determined that there is no problem in the appearance of the die D, the process proceeds to Step P5 described later, and when it is determined that there is a problem, by skipping the die D and performing the process P3 again, The
上記工程P4を経て良品と判定されたピックアップ対象のダイDは、ウェハ認識カメラ24によってピックアップ対象のダイDの主面(上面)を撮影し、取得した画像からピックアップ対象のダイDの上記ピックアップ位置からの位置ずれ量を算出する(工程P5)。この位置ずれ量を基にウェハ11が載置されたウェハ保持台12を移動させ、ピックアップ対象のダイDをピックアップ位置に正確に配置する。
The pick-up target die D determined to be non-defective through the above-described step P4 is obtained by photographing the main surface (upper surface) of the pick-up target die D by the
ウェハ11は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部8の記憶装置82に記憶される。ピックアップ対象となるダイDが良品であるか、不良品であるかの判定はマップデータにより行われる。ダイDが不良品である場合は、ダイの外観検査認識(工程P4)、ダイ位置決め認識(工程P5)、ピックアップ(工程P6)およびボンディング(工程P7)を実施せずに、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動(ウェハピッチ)させ、次にピックアップされるダイDをピックアップ位置に配置する。
The
ピックアップ対象のダイDが正確にピックアップ位置に配置された後、コレット22を含むピックアップヘッド21によってダイシングテープ16からピックアップされ、中間ステージ31に載置される(工程P6)。中間ステージ31に載置されたダイの姿勢ずれ(回転ずれ)の検出をステージ認識カメラ32にて撮像して行う。姿勢ずれがある場合は中間ステージ31に設けられた旋回駆動装置(不図示)によって実装位置を有する実装面に平行な面で中間ステージ31を旋回させて姿勢ずれを補正する。コレット42を含むボンディングヘッド41によって中間ステージ31からピックアップされ、基板Pまたは既に基板Pにボンディングされているダイにダイボンディングされる(工程P7)。ダイの位置決め認識を基板認識カメラ44にて撮像して行う。
After the die D to be picked up is accurately placed at the pick-up position, it is picked up from the dicing
以後、同様の手順に従ってダイDが1個ずつダイシングテープ16から剥がされる(工程P8)。不良品を除くすべてのダイDのピックアップが完了すると、それらダイDをウェハ11の外形で保持していたダイシングテープ16およびウェハリング14等をウェハカセットへアンローディングする(工程P9)。
Thereafter, the dies D are peeled off from the dicing
次に、ダイの外観検査認識について図8〜12を用いて説明する。図8はダイの外観検査認識を説明するための概念図である。図9は突上げユニットの構造を示す図であり、(A)は平面図、(B)は(A)のA1−A2断面図である。図10〜12はダイ変形機構を説明するための図であり、図10(A)、図11(A)、図12(A)はブロック部上のダイの平面図であり、図10(B)、図11(B)、図12(B)は突上げユニットの断面図である。 Next, die appearance inspection recognition will be described with reference to FIGS. FIG. 8 is a conceptual diagram for explaining die visual inspection recognition. 9A and 9B are diagrams showing the structure of the push-up unit, in which FIG. 9A is a plan view and FIG. 9B is a cross-sectional view taken along line A1-A2 of FIG. 10 to 12 are diagrams for explaining the die deformation mechanism, and FIGS. 10A, 11A, and 12A are plan views of the die on the block portion, and FIG. 11B and FIG. 12B are cross-sectional views of the push-up unit.
図8に示すように、ダイシングテープ16に保持されたダイDの下方には支持部である突上げユニット13が位置する。ウェハ認識カメラ24はカメラ本体241とレンズ部242で構成され、ウェハ認識カメラ24の下方にリング照明等の照明部25を備える。ウェハ認識カメラ24で撮像した画像データは画像取込装置83dに取り込まれる。
As shown in FIG. 8, a push-up
図9に示すように、突上げユニット13はブロック部131と吸着部132とを備える。ブロック部131は第一ブロック1311と第二ブロック1312と第三ブロック1313とを有する。ダイサイズよりも僅かに小さいサイズの第一ブロック1311から、順に第二ブロック1312、第三ブロック1313と小さくなっている。また、第一ブロック1311、第二ブロック1312および第三ブロック1313は各々独立した駆動部を有しており、ブロック上昇高さ、速度、順番(開始タイミング)等は任意に設定が可能である。
As shown in FIG. 9, the push-up
突上げるブロックを変更することにより種々の場所に発生するクラックを検出することができる。 By changing the block to be pushed up, cracks occurring in various places can be detected.
図10(B)に示すように、第一ブロック1311、第二ブロック1312および第三ブロック1313を全て上昇させると、ダイDの最外周(第一ブロック1311のエッジ)付近がダイDの中央付近より下方に曲がる(上側が凸になる)変形が発生するので、図10(A)に示すようなダイDの最外周付近に発生したクラックのクラック幅を拡大させることができる。
As shown in FIG. 10B, when all of the
図11(B)に示すように、第二ブロック1312および第三ブロック1313を上昇させる、または第一ブロック1311、第二ブロック1312および第三ブロック1313を全て上昇させた後、第一ブロック1311だけを下降させると、ダイDの第二ブロック1312のエッジ付近がダイDの中央付近より下方に曲がる(上側が凸になる)変形が発生するので、図11(A)に示すような更に内側に発生したクラックのクラック幅を拡大させることができる。
As shown in FIG. 11B, after raising the
図12(B)に示すように、第三ブロック1313を上昇させる、または第一ブロック1311、第二ブロック1312および第三ブロック1313を全て上昇させた後、第一ブロック1311ブロック、第二ブロック1312を順々に下降させると、ダイDの第三ブロック1313のエッジ付近がダイDの中央付近より下方に曲がる(上側が凸になる)変形が発生するので、図12(A)に示すような中央付近に発生したクラックのクラック幅を拡大させることができる。
As shown in FIG. 12B, after the
ダイクラック検出では、予めクラックが無いダイの画像(以下、原画像という。)を撮像/保管しておき、新たなダイの画像(以下、検査画像という。)との差分から、ダイ表面上の異物として検出する。なお、クラックは異物が連続的に発生しているものであり、幅と長さの比率が極めて大きい異物と定義する。 In die crack detection, an image of a die having no crack (hereinafter referred to as an original image) is captured / stored in advance, and a difference from a new die image (hereinafter referred to as an inspection image) is determined on the die surface. Detect as foreign matter. A crack is defined as a foreign substance in which foreign matters are continuously generated and the ratio of width to length is extremely large.
原画像を、図9の突上げ無しの状態および図10〜12の各ブロック突上げ状態で各々取得し合計4枚取得しておく。検査画像も原画像と同状態で『先突上げモード』のタイミングで合計4枚取得する。各ブロック突上げ高さ/速度は、できる限り低く/遅くし、ダイへのストレスを低減させる。このとき、マイクロクラックが進行せず幅が拡大できるのが好ましい。 The original images are acquired in the state without the push-up in FIG. 9 and the block push-up states in FIGS. A total of four inspection images are acquired at the timing of the “first push-up mode” in the same state as the original image. Each block push-up height / speed should be as low / slow as possible to reduce the stress on the die. At this time, it is preferable that the microcrack does not proceed and the width can be expanded.
<変形例1>
第一実施例は、第一ブロック、第二ブロック、第三ブロックの各々を上昇させて設定に応じてダイを上に凸状態に変形させてクラックを検出するものであるが、第一実施例の変形例(第一変形例)では、各ブロックを外側より上昇させるか、一度全てのブロックを上昇させた後、内側の第三ブロックより下降させ、ダイを上面側に凹(下面側に凸)に変形させてクラックを検出するものである。
<Modification 1>
In the first embodiment, each of the first block, the second block, and the third block is raised and the die is deformed upward in accordance with the setting to detect a crack. In the modified example (first modified example), each block is raised from the outside or once all the blocks are raised, then lowered from the third block inside, and the die is recessed on the upper surface side (convex on the lower surface side). ) To detect cracks.
また、各ブロックが図9の突上げユニットの吸着面より下がるように構成し、ダイを吸着した状態で、第一ブロック、第二ブロック、第三ブロックの各々を吸着面から下降させ、ダイを下に凹状態に変形させてクラックを検出するようにしてもよい。 In addition, each block is configured to be lower than the suction surface of the push-up unit in FIG. 9, and with the die sucked, each of the first block, the second block, and the third block is lowered from the suction surface, and the die is You may make it detect a crack by making it deform | transform into a concave state below.
すなわち、クラック位置を基点にクラックの左右の面の角度が異なるため、平行面に合った照明を状態では、角度の異なる面の明度が異なり検出することが可能となる。 That is, since the angles of the left and right surfaces of the crack are different from each other with the crack position as a base point, it is possible to detect the brightness of the surfaces having different angles differently in the illumination suitable for the parallel surface.
また、第一実施例のダイを上に凸状態にした変形と第一変形例のダイを下に凹状態に変形させた検査を両方実施することも可能である。 It is also possible to carry out both a deformation in which the die of the first embodiment is raised upward and an inspection in which the die of the first modification is deformed downward in a concave state.
このように、変形状態を変更することにより種々の場所に発生するクラックを検出することができる可能性が高くなる。 Thus, the possibility that cracks generated in various places can be detected by changing the deformation state is increased.
第二実施例に係るダイボンダについて図13〜17を用いて説明する。図13はダイの外観検査認識を説明するための概念図である。図14は実施例に係る中間ステージの構造を示す断面図である。図15は第二実施例に係る中間ステージの構造を説明するための図であり、(A)は平面図、(B)は断面図である。図16はダイ変形を説明するための図であり、(A)は真空吸引時の断面図、(B)はエア圧力時の断面図である。図17は第二実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。 A die bonder according to the second embodiment will be described with reference to FIGS. FIG. 13 is a conceptual diagram for explaining appearance inspection recognition of a die. FIG. 14 is a cross-sectional view illustrating the structure of the intermediate stage according to the embodiment. 15A and 15B are views for explaining the structure of the intermediate stage according to the second embodiment, in which FIG. 15A is a plan view and FIG. 15B is a cross-sectional view. 16A and 16B are diagrams for explaining die deformation, in which FIG. 16A is a cross-sectional view at the time of vacuum suction, and FIG. 16B is a cross-sectional view at the time of air pressure. FIG. 17 is a flowchart for explaining a die bonding step in the semiconductor manufacturing apparatus according to the second embodiment.
第二実施例に係るダイボンダの構成は中間ステージを除いて第一に係るダイボンダと同様である。本実施例ではステージ認識カメラ32を用いてダイDのクラックを検出する。
The configuration of the die bonder according to the second embodiment is the same as that of the first die bonder except for the intermediate stage. In this embodiment, the
図13に示すように、ダイDの下方には支持部である中間ステージ31が位置する。ステージ認識カメラ32はカメラ本体321とレンズ部322で構成され、ステージ認識カメラ32の下方にリング照明等の照明部33を備える。ステージ認識カメラ32で撮像した画像データは画像取込装置83dに取り込まれる。
As shown in FIG. 13, an
第二実施例に係る中間ステージの説明に先立って、第一実施例に係る中間ステージについて図14を用いて説明する。 Prior to the description of the intermediate stage according to the second embodiment, the intermediate stage according to the first embodiment will be described with reference to FIG.
第一実施例に係る中間ステージ31はダイDが載置されるステージ311とステージ311を支持するステージベース312とで構成される。ステージ311には複数の吸着孔313および複数の吸着孔313に接続する空洞314が設けられ、ステージベース312には空洞314に接続される排出路315が設けられる。吸着孔313、空洞314および空洞315を通して真空吸引され、ダイDはステージ311の上面に吸着される。
The
次に、第二実施例に係る中間ステージについて図14を用いて説明する。 Next, an intermediate stage according to the second embodiment will be described with reference to FIG.
第二実施例に係る中間ステージ31AはダイDが載置されるステージ311Aとステージ311Aを支持するステージベース312Aとで構成される。ダイD下面にあるステージ311Aには、複数の真空吸着孔313、複数の真空吸着孔313に接続される空洞314および開口部316が設けられ、ステージベース312Aには空洞314に接続される排出路315および開口部316に接続される給排路317が設けられる。開口部316はステージ311Aの中央部にダイDのサイズに応じた大きさで設けられる。吸着孔313はダイDのエッジ付近に開口部316とは独立して設けられる。吸着孔313から排出路315の経路と開口部316から給排路317の経路はそれぞれ独立した経路となっている。
The intermediate stage 31A according to the second embodiment includes a
吸着孔313に接続される排出路315には配管341、電磁弁34、配管351及び真空源35が接続されている。真空源35によってステージ311A上に置かれたダイDを吸着固定する。尚、ダイDの吸着固定の目的は、ダイDの位置の固定とダイDの反り返りによる認識エラー対応である。
A
開口部316に接続される給排路317には配管361、流速制御用スピードコントローラ36、配管371、調圧用レギュレータ37、配管381、電磁弁38、配管391および真空源39が接続されている。また、配管391には配管392およびエア供給源3Aが接続されている。なお、流速制御用スピードコントローラ36はなくてもよい。クラック検出時に、ダイDを吸着固定した状態において、真空源39による真空吸着力により図16(A)に示すようにダイDを変形させ、エア供給源3Aによるエア圧力により図16(B)に示すようにダイDを変形させる。図16(A)ではダイDの開口部316のエッジ付近においてダイDの上側が凸に変形しクラックが拡大され、図16(B)ではダイDの開口部316のエッジより内側においてダイDの上側が凸に変形しクラックが拡大される。
A
図17は第二実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。第二実施例のダイボンディング工程は第一実施例のダイボンディング工程の工程P3と工程P5との間のダイ外観検査認識工程(工程P4)は行わず、第一実施例のダイボンディング工程の工程P6と工程P7との間でダイ外観検査認識工程(工程P4A)を行う。 FIG. 17 is a flowchart for explaining a die bonding step in the semiconductor manufacturing apparatus according to the second embodiment. The die bonding process of the second embodiment does not perform the die appearance inspection recognition process (process P4) between the process P3 and the process P5 of the die bonding process of the first embodiment, and the process of the die bonding process of the first embodiment. A die appearance inspection recognition process (process P4A) is performed between P6 and process P7.
工程P4Aについて以下説明する。ステージ認識カメラ32によって取得した画像から、ダイDの外観検査を行う。ダイ外観検査の詳細については後述する。ここで、ダイDの外観に問題なしと判定された場合には後述する工程P7へ進み、問題ありと判定された場合には、工程PAへ進みモニタ83aにエラー表示する。
The process P4A will be described below. An appearance inspection of the die D is performed from the image acquired by the
次に、ダイ外観検査について以下説明する。原画像は開口部316からの真空吸引とエア供給が無い状態、開口部316からの真空吸引によりダイを変形させた状態およびエア供給によりダイを変形させた状態で予め取得しておく。また、検査画像は開口部316からの真空吸引とエア供給が無い状態、開口部316からの真空吸引によりダイを変形させた状態およびエア供給によりダイを変形させた状態で取得する。原画像および検査画像取得の両タイミングにおける真空吸引およびエア供給の有無は、電磁弁38にて制御する。なお、ダイDを変形させるための真空圧およびエア圧力は、マイクロクラックが発生していない良品ダイが破損しないよう、調圧用レギュレータ37、流速制御用スピードコントローラ36にて予め調整しておく。この調整値は対象ダイが変更される都度、最適値に調整する。調圧用レギュレータ37を電空レギュレータに変更することで、対象ダイ毎に変更する圧力をプログラム制御することが可能になる。
Next, the die appearance inspection will be described below. The original image is acquired in advance in a state where there is no vacuum suction and air supply from the
実施例1のダイ外観検査認識(工程P4)と実施例2のダイ外観検査認識(工程P4A)との両方のダイ外観検査認識を行うようにしてもよい。突上げブロックによるダイ変形箇所と開口部によるダイ変形箇所を異なるようにすれば、マイクロクラックの検出箇所が多くなり、より多くのマイクロクラックを検出することができる。 You may make it perform die appearance inspection recognition of both die appearance inspection recognition (process P4) of Example 1, and die appearance inspection recognition of Example 2 (process P4A). If the die deformation location due to the push-up block and the die deformation location due to the opening are made different, the number of microcrack detection locations increases, and more microcracks can be detected.
<変形例2>
第二実施例の変形例(第二変形例)について図18を用いて説明する。図18は第二変形例に係るダイ変形を説明するための図であり、(A1)は真空圧が大きい真空吸引時の断面図、(A2)は真空圧が中位の真空吸引時の断面図、(A3)は真空圧が小さい真空吸引時の断面図、(B1)はエア圧が大きいエア圧力時の断面図、(B2)はエア圧が中位のエア圧力時の断面図、(B3)はエア圧が小さいエア圧力時の断面図である。
<
A modification (second modification) of the second embodiment will be described with reference to FIG. 18A and 18B are diagrams for explaining die deformation according to a second modification, wherein FIG. 18A1 is a cross-sectional view during vacuum suction with a high vacuum pressure, and FIG. 18A2 is a cross-section during vacuum suction with a medium vacuum pressure. (A3) is a cross-sectional view at the time of vacuum suction with a low vacuum pressure, (B1) is a cross-sectional view at a high air pressure, and (B2) is a cross-sectional view at a medium air pressure. B3) is a cross-sectional view when the air pressure is low.
第二変形例は、空洞314をダイDの大きさに合わせてできるだけ大きく構成し、接続された真空吸着圧およびエア圧の調整機能により、図18に示すように、複数の真空吸着圧と複数のエア圧を設定しダイを変形させ、複数の変形状態でダイを撮像しダイ外観検査認識工程(工程P4A)を行う。真空圧またはエア圧が大きいときはダイの中央付近のクラックが検出でき、真空圧またはエア圧が中位のときはダイの中央と端の中間付近のクラックが検出でき、真空圧またはエア圧が小さいときはダイの外周付近のクラックが検出できる。マイクロクラックの検出感度はクラックの発生位置とダイの変形量により異なり、より広範囲で多くの変形状態で撮像した画像で比較することにより検出できる可能性が高くなる。
In the second modification, the
このように、変形量を変更することにより種々の場所に発生するクラックを検出することができる。 In this way, cracks occurring in various places can be detected by changing the deformation amount.
以上、本発明者らによってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。 As described above, the invention made by the present inventors has been specifically described based on the embodiments and examples. However, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made. Needless to say.
例えば、実施例では突上げユニットのブロック数は3つである例を説明したが、2つでも4つ以上であってもよい。4つ以上の場合、3つのブロックと比較し、よりクラック検出範囲が詳細になることができる。
また、実施例ではダイ外観検査認識の後にダイ位置決め認識を行っているが、ダイ位置決め認識の後にダイ外観検査認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
For example, in the embodiment, the example in which the number of blocks of the push-up unit is three has been described, but it may be two or four or more. In the case of four or more, the crack detection range can be more detailed as compared with three blocks.
In the embodiment, die positioning recognition is performed after die appearance inspection recognition. However, die appearance inspection recognition may be performed after die positioning recognition.
In the embodiment, DAF is affixed to the back surface of the wafer, but DAF is not necessary.
Moreover, although the intermediate stage is provided in the embodiment, the intermediate stage may not be provided. In this case, the pickup head and the bonding head may be combined.
Further, in the embodiment, the bonding is performed with the die surface facing up, but after picking up the die, the front and back surfaces of the die may be reversed and the bonding may be performed with the back surface of the die facing up. In this case, the intermediate stage may not be provided. This device is called a flip chip bonder.
In the embodiment, the bonding head is provided, but the bonding head may not be provided. In this case, the picked up die is placed on a container or the like. This device is called a pickup device.
10・・・ダイボンダ
1・・・ダイ供給部
13・・・突上げユニット
131・・・ブロック部
1311・・・第一ブロック
1312・・・第二ブロック
1313・・・第三ブロック
132・・・吸着部
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
311・・・ステージ
312・・・ステージベース
313・・・吸着孔
316・・・開口部
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
8・・・制御部
BS・・・ボンディングステージ
D・・・ダイ
P・・・基板
DESCRIPTION OF
Claims (30)
前記支持部上方のダイの姿勢を撮像する撮像部と、
前記支持部で前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、
を備える
半導体製造装置。 A support for supporting the lower surface of the die;
An imaging unit for imaging the posture of the die above the support unit;
A control unit that deforms the die so as to form a portion that is convex or concave on the upper surface side of the die at the support unit, and that images the upper surface of the die by the imaging unit;
A semiconductor manufacturing apparatus.
ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備え、
前記ウェハ保持台は、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
前記ダイシングテープを引っ張って広げるエキスパンダと、
を備え、
前記突上げユニットは、
前記ダイを突き上げるブロック部と、
前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
を備え、
前記支持部は前記突上げユニットである
半導体製造装置。 The claim 1, further comprising:
A die supply unit comprising a wafer holding table for holding the wafer and a push-up unit for pushing the die up from the wafer;
The wafer holder is
A wafer ring for holding a dicing tape to which the die is attached;
An expander that pulls and spreads the dicing tape;
With
The push-up unit is
A block that pushes up the die;
An adsorbing portion for adsorbing the dicing tape around the die;
With
The support part is the push-up unit.
前記ブロック部は、
最外周に設けられる第一ブロックと、
前記第一ブロックの内側に設けられる第二ブロックと、
前記第二ブロックの内側に設けられる第三ブロックと、
を備え、
前記第一ブロックの外周は前記ダイの外周よりも小さく、
前記制御部は、前記第一ブロック、第二ブロックおよび第三ブロックは独立して上昇および下降させる
半導体製造装置。 In claim 2,
The block part is
A first block provided on the outermost periphery;
A second block provided inside the first block;
A third block provided inside the second block;
With
The outer periphery of the first block is smaller than the outer periphery of the die,
The control unit raises and lowers the first block, the second block, and the third block independently. Semiconductor manufacturing apparatus.
前記制御部は、
(a)前記第一ブロック、第二ブロックおよび第三ブロックで前記ダイを突き上げない状態と、
(b)前記第一ブロック、第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(c)前記第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(d)前記第三ブロックを上昇させて前記ダイを突き上げた状態と、
で前記ダイを前記撮像部で撮像する
半導体製造装置。 In claim 3,
The controller is
(A) the first block, the second block and the third block do not push up the die;
(B) Raising the first block, the second block and the third block and pushing up the die;
(C) a state in which the second block and the third block are raised to push up the die;
(D) a state in which the third block is raised and the die is pushed up;
In the semiconductor manufacturing apparatus, the die is imaged by the imaging unit.
前記制御部は、
クラックのないダイについて、前記(a)状態、(b)状態、(c)状態および(d)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(a)状態、(b)状態、(c)状態および(d)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査する
半導体製造装置。 In claim 4,
The controller is
For the crack-free die, an original image captured in each of the states (a), (b), (c), and (d),
Inspection images taken in each of the states (a), (b), (c), and (d) for the inspection target die,
Semiconductor manufacturing equipment that inspects for cracks.
前記ダイを既にボンディングされているダイ上にボンディングするボンディングヘッドを有するボンディング部を備える半導体製造装置。 In any one of Claims 1 thru | or 5, Furthermore,
A semiconductor manufacturing apparatus comprising a bonding part having a bonding head for bonding the die onto an already bonded die.
前記ダイをピックアップするピックアップヘッドを備える半導体製造装置。 In any one of Claims 1 thru | or 5, Furthermore,
A semiconductor manufacturing apparatus comprising a pickup head for picking up the die.
前記ピックアップされたダイを基板または既にボンディングされたダイ上にボンディングするボンディング部を備える半導体製造装置。 The claim 7 further comprising:
A semiconductor manufacturing apparatus comprising a bonding section for bonding the picked-up die onto a substrate or an already bonded die.
中間ステージを備え、
前記ピックアップされたダイは前記中間ステージに載置され、
前記ボンディング部は前記中間ステージに載置されたダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングする半導体製造装置。 The claim 8, further comprising:
With an intermediate stage,
The picked up die is placed on the intermediate stage,
The bonding unit is a semiconductor manufacturing apparatus for bonding a die placed on the intermediate stage onto the substrate or a die already bonded to the substrate.
前記ピックアップされたダイは上下反転され、
前記ボンディング部は前記上下反転されたダイを前記基板にボンディングする半導体製造装置。 In claim 9,
The picked die is turned upside down,
The bonding unit is a semiconductor manufacturing apparatus for bonding the vertically inverted die to the substrate.
ダイを格納する容器を備え、
前記ピックアップされたダイは前記容器に載置される半導体製造装置。 The claim 7 further comprising:
A container for storing the die,
The picked-up die is a semiconductor manufacturing apparatus placed on the container.
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
前記中間ステージに載置されたダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングするボンディングヘッドと、
を備え、
前記支持部は前記中間ステージである
半導体製造装置。 The claim 1, further comprising:
A pickup head for picking up the die;
An intermediate stage on which the picked-up die is placed;
A bonding head for bonding a die placed on the intermediate stage onto the substrate or a die already bonded to the substrate;
With
The support part is the intermediate stage.
前記中間ステージは、
前記ダイの外周付近を真空吸着する吸着孔と、
前記ダイの中央付近を真空吸引またはエア吹き出しする開口部と、
を備え、
前記吸着孔は第一経路で真空源に接続され、
前記開口部は前記第一経路とは独立した第二経路で真空源またはエア源に接続される
半導体製造装置。 In claim 12,
The intermediate stage is
Suction holes for vacuum suction around the periphery of the die;
An opening for vacuum suction or air blowing around the center of the die;
With
The suction hole is connected to a vacuum source in a first path;
The opening is connected to a vacuum source or an air source through a second path independent of the first path.
前記制御部は、前記真空源からの真空圧および前記エア源からのエア圧を、任意に設定する
半導体製造装置。 In claim 13,
The control unit arbitrarily sets a vacuum pressure from the vacuum source and an air pressure from the air source.
前記開口部は、前記ダイの大きさと同等または前記ダイの外周部を保持する位置を除いた大きさである
半導体製造装置。 In claim 13,
The opening is the same size as the die or a size excluding a position for holding the outer periphery of the die.
前記制御部は、
(a)前記吸着孔で前記ダイを吸着し前記開口部で真空吸引もエア吹き出しもしない状態と、
(b)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイを真空吸引した状態と、
(c)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイをエア吹き出した状態と、
で前記ダイを前記撮像部で撮像する
半導体製造装置。 In claim 13,
The controller is
(A) a state in which the die is adsorbed in the adsorption hole and neither vacuum suction nor air blowing is performed in the opening;
(B) a state in which the die is adsorbed by the adsorption hole and the die is vacuum-sucked by the opening;
(C) a state where the die is adsorbed by the adsorption hole and the die is blown out by air at the opening;
In the semiconductor manufacturing apparatus, the die is imaged by the imaging unit.
前記制御部は、
前記(b)状態は複数の真空圧で真空吸引した複数の状態を含み、
前記(c)状態は複数のエア圧で真空吸引した複数の状態を含む
半導体製造装置。 In claim 16,
The controller is
The state (b) includes a plurality of states vacuumed by a plurality of vacuum pressures,
The state (c) includes a plurality of states vacuum-sucked with a plurality of air pressures.
前記制御部は、
クラックのないダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査する
半導体製造装置。 In claim 16,
The controller is
For a die without cracks, an original image captured in each of the states (a), (b) and (c),
Inspection images taken in each of the states (a), (b), and (c) for the inspection target die,
Semiconductor manufacturing equipment that inspects for cracks.
前記制御部は、
クラックのないダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査する
半導体製造装置。 In claim 18,
The controller is
For a die without cracks, an original image captured in each of the states (a), (b) and (c),
Inspection images taken in each of the states (a), (b), and (c) for the inspection target die,
Semiconductor manufacturing equipment that inspects for cracks.
ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備える
半導体製造装置。 20. In any one of claims 12 to 19, further
A semiconductor manufacturing apparatus comprising a die supply unit comprising a wafer holding table for holding a wafer and a push-up unit for pushing up the die from the wafer.
(b)前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
(c)撮像装置を用いて前記(b)工程で変形させたダイの上面の外観を検査する工程と、
(d)前記撮像装置を用いて前記ダイの位置決めを行う工程と、
を備える
半導体装置の製造方法。 (A) moving the wafer holder holding the die to the pickup position;
(B) deforming the die so as to form a convex or concave portion on the upper surface side of the die;
(C) a step of inspecting the appearance of the upper surface of the die deformed in the step (b) using an imaging device;
(D) positioning the die using the imaging device;
A method for manufacturing a semiconductor device.
前記(b)工程は前記ダイの下方からブロックを突き上げて行い、
前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラである
半導体装置の製造方法。 In claim 21,
The step (b) is performed by pushing up the block from below the die,
The imaging device is a wafer recognition camera that images a die of the wafer holding table. A method of manufacturing a semiconductor device.
前記ブロックは、
最外周に設けられる第一ブロックと、
前記第一ブロックの内側に設けられる第二ブロックと、
前記第二ブロックの内側に設けられる第三ブロックと、
を備え、
前記第一ブロックの外周は前記ダイの外周よりも小さい
半導体装置の製造方法。 In claim 22,
The block is
A first block provided on the outermost periphery;
A second block provided inside the first block;
A third block provided inside the second block;
With
The outer periphery of the first block is smaller than the outer periphery of the die.
前記(c)工程は
(A)前記第一ブロック、第二ブロックおよび第三ブロックで前記ダイを突き上げない状態と、
(B)前記第一ブロック、第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(C)前記第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(D)前記第三ブロックを上昇させて前記ダイを突き上げた状態と、
で前記ダイを撮像する
半導体装置の製造方法。 In claim 23,
In the step (c), (A) the first block, the second block and the third block do not push up the die,
(B) a state where the first block, the second block and the third block are raised and the die is pushed up;
(C) Raising the second block and the third block and pushing up the die;
(D) Raising the third block and pushing up the die;
A method of manufacturing a semiconductor device that images the die.
前記(c)工程は、
クラックのないダイについて、前記(A)状態、(B)状態、(C)状態および(D)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(A)状態、(B)状態、(C)状態および(D)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査する
半導体装置の製造方法。 In claim 24,
The step (c)
For the die without cracks, the original images captured in the states (A), (B), (C) and (D),
Inspection images taken in each of the states (A), (B), (C), and (D) for the inspection target die,
A method of manufacturing a semiconductor device that inspects for cracks.
前記(b)工程は前記ダイが載置される中間ステージで行い、
前記撮像装置は前記中間ステージのダイを撮像するステージ認識カメラである
半導体装置の製造方法。 In claim 21,
The step (b) is performed at an intermediate stage on which the die is placed,
The imaging apparatus is a stage recognition camera that images a die of the intermediate stage. A method of manufacturing a semiconductor device.
前記中間ステージは、
前記ダイの外周付近を真空吸着する吸着孔と、
前記ダイの中央付近を真空吸引またはエア吹き出しする開口部と、
を備え、
前記吸着孔は第一経路で真空源に接続され、
前記開口部は前記第一経路とは独立した第二経路で真空源またはエア源に接続される
半導体装置の製造方法。 In claim 26,
The intermediate stage is
Suction holes for vacuum suction around the periphery of the die;
An opening for vacuum suction or air blowing around the center of the die;
With
The suction hole is connected to a vacuum source in a first path;
The said opening part is connected to a vacuum source or an air source by the 2nd path | route independent of said 1st path | route. The manufacturing method of the semiconductor device.
前記(c)工程は、
(A)前記吸着孔で前記ダイを吸着し前記開口部で真空吸引もエア吹き出しもしない状態と、
(B)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイを真空吸引した状態と、
(C)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイをエア吹き出した状態と、
で前記ダイを撮像する
半導体装置の製造方法。 In claim 27,
The step (c)
(A) A state where the die is adsorbed by the adsorption hole and neither vacuum suction nor air blowing is performed at the opening;
(B) a state in which the die is adsorbed by the suction hole and the die is vacuum-sucked by the opening;
(C) a state where the die is adsorbed by the adsorption hole and the die is blown out by air at the opening;
A method of manufacturing a semiconductor device that images the die.
前記(B)状態は複数の真空圧で真空吸引した複数の状態を含み、
前記(C)状態は複数のエア圧でエア吹き出した複数の状態を含む
半導体装置の製造方法。 In claim 28,
The (B) state includes a plurality of states vacuumed by a plurality of vacuum pressures,
The state (C) includes a plurality of states in which air is blown out at a plurality of air pressures.
前記(c)工程は、
クラックのないダイについて、前記(A)状態、(B)状態および(C)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(A)状態、(B)状態および(C)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査する
半導体装置の製造方法。 In claim 27 or 28,
The step (c)
For a die without cracks, an original image captured in each of the states (A), (B) and (C),
Inspection images taken in each of the states (A), (B), and (C) for the inspection target die,
A method of manufacturing a semiconductor device that inspects for cracks.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017011997A JP6653273B2 (en) | 2017-01-26 | 2017-01-26 | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
TW106135255A TWI649820B (en) | 2017-01-26 | 2017-10-16 | Semiconductor manufacturing device and method for manufacturing semiconductor device |
KR1020170147841A KR102049816B1 (en) | 2017-01-26 | 2017-11-08 | Semiconductor manufacturing device and manufacturing method of semiconductor device |
CN201711108465.9A CN108364880B (en) | 2017-01-26 | 2017-11-09 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017011997A JP6653273B2 (en) | 2017-01-26 | 2017-01-26 | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018120983A true JP2018120983A (en) | 2018-08-02 |
JP6653273B2 JP6653273B2 (en) | 2020-02-26 |
Family
ID=63010173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017011997A Active JP6653273B2 (en) | 2017-01-26 | 2017-01-26 | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6653273B2 (en) |
KR (1) | KR102049816B1 (en) |
CN (1) | CN108364880B (en) |
TW (1) | TWI649820B (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136361A (en) * | 2019-02-14 | 2020-08-31 | ファスフォードテクノロジ株式会社 | Mounting device and manufacturing method of semiconductor device |
JP2020161534A (en) * | 2019-03-25 | 2020-10-01 | ファスフォードテクノロジ株式会社 | Semiconductor manufacturing device and manufacturing method thereof |
CN112530834A (en) * | 2019-09-17 | 2021-03-19 | 捷进科技有限公司 | Chip mounting device, peeling unit, collet, and method for manufacturing semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110047766B (en) * | 2019-04-25 | 2020-10-20 | 广东工业大学 | Dual-mode hybrid control chip flip method |
US10861819B1 (en) * | 2019-07-05 | 2020-12-08 | Asm Technology Singapore Pte Ltd | High-precision bond head positioning method and apparatus |
TWI748763B (en) * | 2020-11-23 | 2021-12-01 | 鴻勁精密股份有限公司 | Picking assembly and operating apparatus using the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5883710A (en) * | 1994-12-08 | 1999-03-16 | Kla-Tencor Corporation | Scanning system for inspecting anomalies on surfaces |
US6822315B2 (en) * | 2002-02-14 | 2004-11-23 | National Semiconductor Corporation | Apparatus and method for scribing semiconductor wafers using vision recognition |
US7002675B2 (en) * | 2003-07-10 | 2006-02-21 | Synetics Solutions, Inc. | Method and apparatus for locating/sizing contaminants on a polished planar surface of a dielectric or semiconductor material |
TWI431263B (en) * | 2005-03-28 | 2014-03-21 | Shibaura Mechatronics Corp | Method of testing surface of strained silicon wafer and apparatus for testing surface of strained silicon wafer |
JP5054933B2 (en) * | 2006-05-23 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP2012182356A (en) * | 2011-03-02 | 2012-09-20 | Renesas Electronics Corp | Semiconductor device manufacturing method |
JP6093125B2 (en) * | 2012-07-30 | 2017-03-08 | 株式会社日立ハイテクノロジーズ | Wafer cart and electronic component mounting apparatus |
JP6055239B2 (en) * | 2012-08-29 | 2016-12-27 | ファスフォードテクノロジ株式会社 | DIE BONDING DEVICE, DIE PICKUP DEVICE, AND DIE PICKUP METHOD |
EP2801997B1 (en) * | 2013-05-06 | 2016-03-09 | ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH | Electron beam wafer inspection system and method for operation thereof |
JP5717910B1 (en) * | 2014-02-26 | 2015-05-13 | 株式会社新川 | Semiconductor die pickup apparatus and pickup method |
JP6211955B2 (en) * | 2014-03-07 | 2017-10-11 | 東芝メモリ株式会社 | Semiconductor manufacturing apparatus and semiconductor manufacturing method |
-
2017
- 2017-01-26 JP JP2017011997A patent/JP6653273B2/en active Active
- 2017-10-16 TW TW106135255A patent/TWI649820B/en active
- 2017-11-08 KR KR1020170147841A patent/KR102049816B1/en active IP Right Grant
- 2017-11-09 CN CN201711108465.9A patent/CN108364880B/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136361A (en) * | 2019-02-14 | 2020-08-31 | ファスフォードテクノロジ株式会社 | Mounting device and manufacturing method of semiconductor device |
JP2020161534A (en) * | 2019-03-25 | 2020-10-01 | ファスフォードテクノロジ株式会社 | Semiconductor manufacturing device and manufacturing method thereof |
CN111739818A (en) * | 2019-03-25 | 2020-10-02 | 捷进科技有限公司 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
JP7274902B2 (en) | 2019-03-25 | 2023-05-17 | ファスフォードテクノロジ株式会社 | Semiconductor manufacturing equipment and semiconductor device manufacturing method |
JP7472367B2 (en) | 2019-03-25 | 2024-04-22 | ファスフォードテクノロジ株式会社 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
CN111739818B (en) * | 2019-03-25 | 2024-05-31 | 捷进科技有限公司 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
CN112530834A (en) * | 2019-09-17 | 2021-03-19 | 捷进科技有限公司 | Chip mounting device, peeling unit, collet, and method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TWI649820B (en) | 2019-02-01 |
KR102049816B1 (en) | 2019-11-29 |
TW201842600A (en) | 2018-12-01 |
CN108364880A (en) | 2018-08-03 |
KR20180088261A (en) | 2018-08-03 |
CN108364880B (en) | 2022-03-29 |
JP6653273B2 (en) | 2020-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6653273B2 (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
JP7018341B2 (en) | Manufacturing method of die bonding equipment and semiconductor equipment | |
JP6685126B2 (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
TWI729397B (en) | Semiconductor manufacturing device and manufacturing method of semiconductor device | |
JP7029900B2 (en) | Manufacturing method of die bonding equipment and semiconductor equipment | |
JP7225337B2 (en) | Semiconductor manufacturing equipment and semiconductor device manufacturing method | |
JP2019054203A (en) | Manufacturing apparatus for semiconductor and manufacturing method for semiconductor | |
JP7408455B2 (en) | Die bonding equipment and semiconductor device manufacturing method | |
KR20190042419A (en) | Semiconductor manufacturing device and manufacturing method of semiconductor device | |
TW202107657A (en) | Die pickup method | |
JP2019029425A (en) | Die bonding apparatus, manufacturing method of semiconductor apparatus, and semiconductor manufacturing system | |
JP6110167B2 (en) | Die recognition means, die recognition method and die bonder | |
CN111508861A (en) | Semiconductor element bonding apparatus | |
JP6836938B2 (en) | Manufacturing method of die bonding equipment and semiconductor equipment | |
KR102304880B1 (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
KR20200093177A (en) | Die bonding apparatus | |
JP2013197278A (en) | Semiconductor manufacturing apparatus | |
TWI786739B (en) | Die bonding device and method for manufacturing semiconductor device | |
CN111739818B (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
JP2024024567A (en) | Semiconductor manufacturing device and method for manufacturing semiconductor device | |
JP2013197226A (en) | Die bonding method and die bonder | |
JP2024085338A (en) | Semiconductor manufacturing apparatus, jig and tool mounting method, and semiconductor device manufacturing method | |
JP2023002408A (en) | Die bonding device, wafer, and semiconductor device manufacturing method | |
KR20210112734A (en) | Die bonding method and die bonding apparatus | |
JPWO2019167110A1 (en) | Parts transfer device, parts transfer method and component mounting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6653273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |