JP2018117040A - Manufacturing method of wiring board and wiring board - Google Patents
Manufacturing method of wiring board and wiring board Download PDFInfo
- Publication number
- JP2018117040A JP2018117040A JP2017006619A JP2017006619A JP2018117040A JP 2018117040 A JP2018117040 A JP 2018117040A JP 2017006619 A JP2017006619 A JP 2017006619A JP 2017006619 A JP2017006619 A JP 2017006619A JP 2018117040 A JP2018117040 A JP 2018117040A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- conductor layer
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、配線基板の製造方法及び配線基板に関する。 The present invention relates to a method for manufacturing a wiring board and a wiring board.
従来から各種の電子機器等に用いられる配線基板は、異なった層の間に形成される導体同士を電気的に接続するためのビア導体をめっきにより形成することが知られている。例えば、特許文献1では、給電膜を形成し、当該給電膜に給電を行うことでビア導体を形成することが示されている。
2. Description of the Related Art Conventionally, it is known that wiring boards used in various electronic devices and the like form via conductors for electrically connecting conductors formed between different layers by plating. For example,
しかしながら、給電膜を用いためっきにより、ビア導体と、ビア導体から連続する基板表面の導体層とを形成しようとする場合、めっき後の基板表面の平坦性に改善の余地があった。 However, when the via conductor and the conductor layer on the substrate surface continuous from the via conductor are formed by plating using the power supply film, there is room for improvement in the flatness of the substrate surface after plating.
本発明は上記を鑑みてなされたものであり、基板表面の導体部分の平坦性が改善された配線基板の製造方法及び配線基板を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a method of manufacturing a wiring board and a wiring board in which the flatness of a conductor portion on the surface of the board is improved.
上記目的を達成するため、本発明の一形態に係る配線基板の製造方法は、第1絶縁層に対して導体材料により通電部を形成するステップと、前記第1絶縁層の前記通電部上に内部導体層を形成するステップと、前記第1絶縁層及び前記内部導体層を覆うように第2絶縁層を形成するステップと、前記内部導体層上の前記第2絶縁層に、所定の方向から見たときに、全周にわたって、一方側の端部と他方側の端部との間の内面が連続していない貫通孔を形成するステップと、異方性を有する成膜方法を用いて前記所定の方向から成膜を行うことで、前記貫通孔内の前記内部導体層上の第1給電膜と、前記第1給電膜とは離間する前記第2絶縁層上の第2給電膜と、を形成するステップと、前記通電部を介して前記第1給電膜に対して給電し、電気めっきにより前記貫通孔内にビア導体を形成するステップと、前記ビア導体を形成した後に前記通電部を介して前記ビア導体及び前記第2給電膜に対して給電し、電気めっきにより表面導体層を形成するステップと、を有する。 In order to achieve the above object, a method of manufacturing a wiring board according to an aspect of the present invention includes a step of forming a current-carrying portion with a conductive material with respect to a first insulating layer, and a step on the current-carrying portion of the first insulating layer A step of forming an inner conductor layer; a step of forming a second insulating layer so as to cover the first insulating layer and the inner conductor layer; and a second direction on the inner conductor layer from a predetermined direction. When viewed, the step of forming a through hole in which the inner surface between the end on one side and the end on the other side is not continuous over the entire circumference, and using the film forming method having anisotropy, By performing film formation from a predetermined direction, a first power supply film on the inner conductor layer in the through hole, a second power supply film on the second insulating layer separated from the first power supply film, And supplying power to the first power supply film through the energization unit, Forming via conductors in the through-holes by plating, supplying power to the via conductors and the second power supply film through the energizing portion after forming the via conductors, and forming a surface conductor layer by electroplating Forming.
また、本発明の一形態に係る配線基板は、導体材料による通電部を有する第1絶縁層と、前記第1絶縁層の前記通電部上に積層された内部導体層と、前記第1絶縁層及び前記内部導体層を覆うように積層された第2絶縁層と、前記第2絶縁層上に積層された表面導体層と、前記内部導体層上の前記第2絶縁層に、所定の方向から見たときに、全周にわたって、一方側の端部と他方側の端部との間の内面が連続していない貫通孔の内部に導体材料が充填され、前記内部導体層と前記表面導体層を電気的に接続するビア導体と、を有する。 The wiring board according to an aspect of the present invention includes a first insulating layer having a current-carrying portion made of a conductive material, an internal conductor layer laminated on the current-carrying portion of the first insulating layer, and the first insulating layer. And a second insulating layer laminated so as to cover the inner conductor layer, a surface conductor layer laminated on the second insulating layer, and the second insulating layer on the inner conductor layer from a predetermined direction. When viewed, the inner conductor layer and the surface conductor layer are filled with a conductor material inside the through hole where the inner surface between the end portion on one side and the end portion on the other side is not continuous over the entire circumference. Via conductors for electrically connecting the two.
上記の配線基板の製造方法及び配線基板によれば、所定の方向から見たときに、全周にわたって、一方側の端部と他方側の端部との間の内面が連続していない貫通孔が形成された上で、当該所定の方向から成膜を行うことで、第2絶縁層内の貫通孔の内面の一部において給電膜が成膜されず、第2絶縁層上に形成される第2給電膜が、貫通孔内に設けられる第1給電膜とは離間した状態で形成される。そして、内部導体層及び通電部を介して第1絶縁層側から給電を行うことにより、最初は第1給電膜のみに給電がなされ、ビア導体が先に形成された後に、第2給電膜にも給電がなされ、表面導体層が形成される。したがって、基板表面の表面導体層の形成は、ビア導体の形成後に行われることから、ビア導体上及び第2給電膜上の間で段差等が生じることを防ぐことができ、表面の平坦性を改善することができる。 According to the above wiring board manufacturing method and wiring board, when viewed from a predetermined direction, the inner surface between the end on one side and the end on the other side is not continuous over the entire circumference. After the film is formed, the power supply film is not formed on a part of the inner surface of the through hole in the second insulating layer, but is formed on the second insulating layer. The second power feeding film is formed in a state of being separated from the first power feeding film provided in the through hole. Then, by supplying power from the first insulating layer side via the inner conductor layer and the current-carrying portion, power is initially supplied only to the first power supply film, and after the via conductor is formed first, Is also supplied with power, and a surface conductor layer is formed. Therefore, since the formation of the surface conductor layer on the substrate surface is performed after the formation of the via conductor, it is possible to prevent a step or the like from being generated between the via conductor and the second power feeding film, and the surface flatness can be reduced. Can be improved.
ここで、前記所定の方向は、前記第1絶縁層、前記内部導体層、及び前記第2絶縁層の積層方向であり、且つ、第2絶縁層が積層されている側である態様とすることができる。 Here, the predetermined direction is a stacking direction of the first insulating layer, the inner conductor layer, and the second insulating layer, and a side on which the second insulating layer is stacked. Can do.
各層の積層方向であり第2絶縁層が積層されている側から見たときに第2絶縁層の貫通孔が連続していない状態とし、当該方向からの成膜により、第1給電膜及び第2給電膜を形成する構成とした場合、第2絶縁層の貫通孔が連続していない状態の貫通孔を比較的容易に形成することができる。したがって、表面の導体が平坦な配線基板をより簡単な方法で製造することができる。なお、「第2絶縁層の貫通孔が連続していない状態」とは、各層の積層方向であり第2絶縁層が積層されている側から貫通孔を見たときに、第2絶縁層の貫通孔の内面を連続な面として観察できない状態をいう。 The through-holes of the second insulating layer are not continuous when viewed from the side in which the second insulating layers are stacked in the stacking direction of each layer. When it is set as the structure which forms 2 electric power feeding films | membranes, the through-hole of the state in which the through-hole of a 2nd insulating layer is not continuous can be formed comparatively easily. Therefore, a wiring board having a flat conductor on the surface can be manufactured by a simpler method. Note that “the state in which the through holes of the second insulating layer are not continuous” refers to the stacking direction of the respective layers, and when the through hole is viewed from the side on which the second insulating layer is stacked, A state in which the inner surface of the through hole cannot be observed as a continuous surface.
本発明によれば、基板表面の導体部分の平坦性が改善された配線基板の製造方法及び配線基板が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method and wiring board of a wiring board with which the flatness of the conductor part of a board | substrate surface was improved are provided.
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
図1は、本発明の一実施形態に係る配線基板の断面図であり、各層の積層構造を示す図である。図1に示す配線基板1は、多層配線基板を構成する一部分として用いられる。多層配線基板の一部として配線基板1を使用する場合には、配線基板1及び他の基板を厚さ方向に積層して用いられる。なお、図1では、配線基板1の一部の断面を模式的に示している。
FIG. 1 is a cross-sectional view of a wiring board according to an embodiment of the present invention, showing a laminated structure of each layer. A
配線基板1は、第1絶縁層11と、第1絶縁層11上に積層される内部導体層12と、第1絶縁層11及び内部導体層12上に積層される第2絶縁層13と、第2絶縁層13上に内部導体層12に対してビア導体14を介して電気的に接続される表面導体層15と、を有する。本実施形態では、第1絶縁層、内部導体層12及び、第2絶縁層13が積層される方向(図1では上下方向)を積層方向という。なお、図1では、内部導体層12上の表面であってビア導体14の底面に形成された第1給電膜16と、第2絶縁層13上の表面導体層15の底面に形成された第2給電膜17について、個別に図示している。第1給電膜16、第2給電膜17、ビア導体14及び表面導体層15が同一材料(例えば、全て銅)である場合には、これらは一体化される。また、これらの材料が同一材料ではない場合には、図1に示すように一体化されない状態となる。
The
第1絶縁層11及び第2絶縁層13は、電気絶縁性を有する材料から構成される。本実施形態では、第1絶縁層11及び第2絶縁層13として、例えば、エポキシ樹脂、ポリアミドイミド樹脂、ポリアミド樹脂、ポリイミド樹脂、アクリル樹脂等の絶縁性樹脂を用いることができる。第1絶縁層11及び第2絶縁層13は、材料が互いに異なっていてもよい。また、第1絶縁層11の厚さは、特に限定されないが、例えば、1μm〜500μm程度とすることができる。
The 1st insulating
第1絶縁層11は、平板状を呈しているが、内部導体層12の底面となる位置に開口18が設けられ、内部に導体材料が満たされた通電部19を形成する。この通電部19は、めっきによるビア導体14及び表面導体層15の形成時に第1給電膜16及び第2給電膜17に対して給電をするために設けられる。なお、通電部19は、配線基板1等から多層積層基板を組み立てる際に内部導体層12と他の導体とを電気的に接続するためのビア導体として機能してもよい。また、図1の通電部19Aのように、第1絶縁層11に開口18を設けることに代えて、第1絶縁層11の表面(内部導体層12側)に層状に通電部を設けてもよい。なお、通電部19Aの高さ(厚み)は特に限定されず、内部導体層12と同一の厚みを有していてもよく、内部導体層12と異なる厚みを有していてもよい。
Although the 1st insulating
通電部19、第1絶縁層11上の内部導体層12、後述のビア導体14、及び表面導体層15は、主成分がタンタル(Ta)、ニッケル(Ni)、銅(Cu)、タングステン(W)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Ru)、ロジウム(Rh)、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられるが、これらに限定されない。また、主成分となる材料のほか、微量の不純物等が含まれていてもよい。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。なお、本実施形態では、通電部19、内部導体層12、ビア導体14、及び表面導体層15の主成分がCuである場合について説明する。
The main components of the
内部導体層12は、配線基板1における配線を形成する層である。したがって、内部導体層12の形状は、配線基板1が所望の機能を果たすことができるように設計される。また、内部導体層12の厚さは特に限定されないが、例えば、例えば、1μm〜500μm程度とすることができる。
The
第2絶縁層13は、第1絶縁層11及び内部導体層12を覆うように設けられる。第2絶縁層13の厚さ(第1絶縁層11との界面からの積層方向の厚さ)は、特に限定されないが、第1絶縁層11上に形成されつつ且つ内部導体層12上を覆うことが可能なように、内部導体層12よりも厚くなるように設定され、例えば、1μm〜500μm程度とすることができる。
The second
また、内部導体層12上の第2絶縁層13には、第2絶縁層13を貫通する貫通孔21が形成され、その内部に導体材料が満たされることでビア導体14が形成される。図1に示すように、貫通孔21(及びその内部に形成されるビア導体14)の形状は、表面導体層15側の端部に対して内部導体層12側の端部に向かうにつれて断面積が大きくなるように徐々に断面形状が大きくなる、断面が台形状となっている。この形状では、ビア導体14は、ビア導体14の表面導体層15側の端部の断面積(積層方向に対して垂直な面における面積)よりも、その断面積が大きく、且つ、平面視(上面から配線基板1を見た場合)においてビア導体14の表面導体層15側の端部の断面に対して重なり、且つ、それよりも大きな外形を形成する。図1に示す例では、ビア導体14における表面導体層15側の端部以外は、断面積が、平面視におけるビア導体14の表面導体層15側の端部の断面積よりも大きく、且つ、平面視においてビア導体14の表面導体層15側の端部よりも大きな断面を形成している。
The second
換言すると、貫通孔21の形状としては、貫通孔21の全周にわたって、所定の方向である上方(表面導体層15側)から積層方向に沿って見たときに、表面導体層15側の貫通孔21の端部と底面である内部導体層12側の貫通孔21端部との間の内面が連続していない状態となっている。「内面が連続していない」とは、所定の方向から見たときに、貫通孔21の一方の端部から他方の端部までの間の内面の一部が途切れて見える状態をいう。内面が平坦である場合には、内面の延在する方向に沿って見たときには、内面が途切れる状態は確認することができないはずである。一方内面が平坦であっても、延在する方向とは異なる方向から見た場合には、一方の端部から他方の端部の間の一部が見えない場合がある。このような状態を「内面が連続していない」という。
In other words, the shape of the through-
第2絶縁層13の貫通孔21及びビア導体14が上記のような形状を有していることで、表面導体層15を平坦に形成することができる。
Since the through
表面導体層15は、第2絶縁層13上においてビア導体14と電気的に接続するように形成される。表面導体層15の厚さは特に限定されないが、例えば、例えば、1μm〜500μm程度とすることができる。
The
ビア導体14及び表面導体層15は、給電膜を利用しためっきにより形成される。ビア導体14の形成に用いられる第1給電膜16と、表面導体層15の形成に用いられる第2給電膜17と、は給電可能な材料であれば、特に限定されないが、例えば、クロム(Cr)、ニッケル(Ni)、銅(Cu)等の金属、これらの金属を含有する合金等を用いることができる。第1給電膜16及び第2給電膜17は、めっきに係る給電を適切に行うことが可能な範囲で適宜設定することができるが、例えば、100nm〜数十μm程度とすることができる。第1給電膜16と第2給電膜17とは物理的に離間している(連続していない)ことを特徴とする。この結果、めっきにより形成された表面導体層15の表面、特にビア導体14の上方の表面導体層15を平坦に形成することができる。
The via
上記の配線基板1の製造方法について、図2及び図3を参照しながら説明する。まず、図2(A)に示すように、第1絶縁層11を準備する。そして、レーザ等により開口18を設けた後に、内部に導体材料を充填し、通電部19を形成する(通電部を形成するステップ)。なお、第1絶縁層11の表面(内部導体層12側)に層状に通電部19Aを設ける(図1参照)場合は、開口18の形成は行わず、次の内部導体層12の形成の際に通電部19Aを形成する。
The manufacturing method of said
次に、図2(B)に示すように、第1絶縁層11上に内部導体層12及び第2絶縁層13を形成し、第2絶縁層13に貫通孔21を形成する。まず、第1絶縁層11の通電部19と電気的に接続するように、内部導体層12を形成する(内部導体層を形成するステップ)。内部導体層12を形成する方法は特に限定されないが、例えば、内部導体層となる金属膜を第1絶縁層11上に形成した後に、レジストを用いたパターンエッチング等により所望の配線形状を形成する方法を用いることができる。内部導体層12を形成した後に、第1絶縁層11及び内部導体層12の表面を覆うように第2絶縁層13を形成する(第2絶縁層を形成するステップ)。その後、内部導体層12上の第2絶縁層13に対して、貫通孔21を形成する(貫通孔を形成するステップ)。貫通孔21を形成する方法として、例えば、レーザ照射又はフォトリソグラフィ等を用いることができる。
Next, as shown in FIG. 2B, the
貫通孔21は、上述のように、第2絶縁層13の上面側(すなわち表面導体層15が形成される側)の端部の断面が小さく、内部導体層12側へ向かうにつれて断面積が大きくなる。このとき、貫通孔21の内面が各層の積層方向(上下方向)に対して傾斜し、且つ、内面が上面側からは見えないように、貫通孔21が形成される。このような貫通孔21を形成する方法としては、例えば、第2絶縁層13に対して照射するレーザ光の強度を調節する方法が挙げられる。また、内部導体層12表面に対してレーザ光を照射した際の放熱を利用して、内部導体層12側で貫通孔21を大きくする方法も挙げられる。貫通孔21の形成方法は限定されないが、上記のような手法を利用することで、内部導体層12側では断面積が大きくなるような開口を形成することができる。なお、図2(B)の破線で示すように第2絶縁層13を上下二層(層13A及び層13B)に分割し、すでに開口を形成されたシート(第2絶縁層の上層となる層13B)を、内部導体層12と第2絶縁層13の下層(層13A)とからなる面に貼り付けてもよい。
As described above, the through
次に、図2(C)に示すように、内部導体層12層上に第1給電膜16を成膜すると共に、第2絶縁層13上に第2給電膜17を成膜する(第1給電膜及び第2給電膜を形成するステップ)。第1給電膜16及び第2給電膜17の成膜方法は特に限定されないが、異方性を有する成膜方法を用いることを特徴とする。異方性を有する成膜方法とは、膜が形成される方向(膜が成長し厚さが大きくなる方向)に異方性がある方法である。このような成膜方法としては、代表的にはスパッタ、蒸着等を用いることができる。この中でもスパッタ法は異方性が高いため、本実施形態に係る配線基板1の製造方法に好適に用いられる。
Next, as shown in FIG. 2C, the first
図2(C)では、各層の積層方向(上下方向:図2(C)における矢印A方向)に膜が成長する(厚さが大きくなる)ように、第1給電膜16及び第2給電膜17を同時に成膜する。貫通孔21は、内部導体層12側の断面積が大きくなるように内面が傾斜している。その結果、貫通孔21の内面には給電膜は成膜されず、第1給電膜16と第2給電膜17とは離間した状態で形成される。
In FIG. 2C, the first
次に、図3(A)に示すように、表面導体層の形状を特定するためのレジスト23を形成する。この際、レジスト23の下方の第2給電膜17は除去されていてもよいし、残存していてもよい。
Next, as shown in FIG. 3A, a resist 23 for specifying the shape of the surface conductor layer is formed. At this time, the second
その後、第1給電膜16及び第2給電膜17を利用して電気めっきによりビア導体14及び表面導体層15を形成する。このとき、第1絶縁層11の開口18に充填された通電部19を利用して、下側(第1絶縁層11側)からの給電を行うことで、電気めっきを行うことを特徴とする。
Thereafter, the via
第1絶縁層11側から通電部19を介して給電を行うと、まず、図3(B)に示すように、内部導体層12とその上に形成された第1給電膜16との二ヶ所のみに給電がなされる。そのため、第1給電膜16側においてのみめっきによりビア導体14となる金属14Aが析出されていき、第2絶縁層13の貫通孔21内の金属14Aが矢印B方向に成長し、貫通孔21内にビア導体14が形成される(ビア導体を形成するステップ)。
When power is supplied from the first insulating
金属14Aが第2絶縁層13の貫通孔21内を満たすと、金属14Aと第2給電膜17とが電気的に接続する状態となるため、第2給電膜17に対しても下部の通電部19を介して給電がなされる。この結果、ビア導体14となる金属14A上及び第2給電膜17上の両方で金属が析出されていき、表面導体層15となる金属が、破線で示す矢印C方向に成長する。この結果、図1で示すように表面が平坦な表面導体層15が形成される(表面導体層を形成するステップ)。その後、レジスト23を除去すると、図1の配線基板1が得られる。
When the
以上のように、本実施形態に係る配線基板1及びその製造方法によれば、第2絶縁層13内の貫通孔21の内面の一部において給電膜が成膜されず、第2絶縁層13上に形成される表面導体層15用の第2給電膜17が、ビア導体14用に貫通孔21内に設けられる第1給電膜16とは離間した状態で形成される。そして、内部導体層12及び通電部19を介して第1絶縁層11側から給電を行うことにより、最初は内部導体層12とその上に形成された第1給電膜16との二ヶ所のみに給電がなされ、ビア導体14を先に形成することができる。そして、ビア導体14が形成された後に、第2給電膜17にも給電がなされ、ビア導体14上及び第2給電膜17上に表面導体層15が形成される。そのため、ビア導体14上及び第2給電膜17上の間で表面導体層15の段差等が生じることを防ぐことができ、表面の平坦性を改善することができる。
As described above, according to the
従来の一般的なめっきによるビア導体及び表面導体層の形成方法では、貫通孔21の内面にも給電膜が形成されていて、第1給電膜16と第2給電膜17とが連続していた。したがって、どちらか一方にのみ給電を行うということは行われていなかった。一般的に、給電膜上に析出する金属は、給電膜上では略均一な厚さとなりながら成長する。第2絶縁層13の貫通孔21内では底面に形成された第1給電膜16から金属の析出が行われるため、第1給電膜16と第2給電膜17との両方で同一の厚さ分だけ金属が成長したとしても、その表面の高さ位置(積層方向での高さ位置)は異なり、第1給電膜16側の金属表面の方が第2給電膜17側の金属表面に対して低くなる。この従来の方法では、第2絶縁層13の貫通孔21の内面にも給電膜は形成されるが金属の成長方向は上下方向(積層方向)とは異なる。そのため、配線基板においては、第2給電膜17上に形成される金属の表面の高さ位置(積層方向での高さ位置)に対して、ビア導体14上に形成される金属の表面の高さ位置が低くなる。したがって、基板の表面における導体部分の平坦性に改善の余地があった。
In the conventional method of forming a via conductor and a surface conductor layer by general plating, a power supply film is also formed on the inner surface of the through-
これに対して、本実施形態に係る配線基板1及びその製造方法では、ビア導体14の形成のための第1給電膜16と、第2絶縁層13表面での表面導体層15の形成のための第2給電膜17とが離間していて、且つ第1絶縁層11側から給電することで、第1給電膜16に対する給電を先行することでビア導体14を形成する。その後、ビア導体14上及び第2給電膜17上に表面導体層15を形成する。これにより、表面導体層15の表面をより均一な高さで製造することができるため、表面の平坦性が改善された配線基板1を得ることができる。そして、上記の配線基板1によれば、表面の胴体部分の平坦性が改善される。
On the other hand, in the
また、上記のように、第1給電膜16と第2給電膜17とを離間した状態で形成するためには、第2絶縁層13の貫通孔21の形状を変更した上で、異方性を有する成膜方法により給電膜が設けられる。従来、ビア導体14を形成するための貫通孔21は、積層方向に伸びて断面積が略均一であるか、又は、表面(表面導体層15側)が大きく、底面に向かうにつれて断面積が小さくなる場合が一般的であった。この場合、異方性を有する成膜方法を用いて積層方向に沿って成膜したとしても、貫通孔21の内面の少なくとも一部にも金属材料が付着し、第1給電膜16と第2給電膜17とが連続する可能性があった。
In addition, as described above, in order to form the first
これに対して、本実施形態に係る配線基板1及びその製造方法では、貫通孔21の全周にわたって、所定の方向である上方(表面導体層15側)から積層方向に沿って見たときに、表面導体層15側の貫通孔21端部と底面である内部導体層12側の貫通孔21端部との間が連続していない状態となっている。図1に示す例では、底面側の貫通孔21の断面積の方が大きく、上方から積層方向に沿って見たときには、貫通孔21の内面を全て確認することはできない。したがって、所定の方向である上方から積層方向に沿って成膜をした場合、第1給電膜16と第2給電膜17とが連続して成膜されることは防がれる。したがって、下側から給電した場合、ビア導体14を先行して製造することができ、表面導体層15の平坦性を向上させることができる。
On the other hand, in the
また、本実施形態の配線基板のように、上方から積層方向に沿って見たときに第2絶縁層13の貫通孔21が連続していない状態とし、上方からの成膜により、第1給電膜16及び第2給電膜17する構成とした場合、第2絶縁層13の貫通孔21が連続していない状態の貫通孔を比較的容易に形成することができる。したがって、表面の導体が平坦な配線基板をより簡単な方法で製造することができる。なお、成膜を行う方向である「所定の方向」とは、本実施形態で説明した「上方からの積層方向に沿った方向」には限定されない。ただし、第2絶縁層13に貫通孔21を形成した状態で、貫通孔21の底部の第1給電膜16を成膜することができる成膜方向は限られているので、その範囲で変更することが可能である。
Further, as in the wiring substrate of the present embodiment, the first through-
なお、第1給電膜16及び第2給電膜17を離間させるための第2絶縁層13の貫通孔21の形状は、図1等で示したように下方(内部導体層12側)へ向かうにつれて広がった形状に限られない。上述したように、貫通孔21の全周にわたって、所定の方向から見たときに、表面導体層15側の貫通孔21端部と底面である内部導体層12側の貫通孔21端部との間が連続していない状態が形成されていて、且つ、当該方向から給電膜の成膜を行うことができれば、第1給電膜16と第2給電膜17とが連続しない構成を得ることができる。
The shape of the through
図4は、開口形状が異なる配線基板2の例を示している。図4に示す配線基板2では、第2絶縁層13に形成される貫通孔25が、端部と比較して中央部が大きくなる所謂ビア樽状となっていて、積層方向に沿って見たときの中程に最も断面積が大きい領域が形成される。このような形状の貫通孔25を形成する方法としては、例えば、照射するレーザ光の強度の調節等が挙げられる。
FIG. 4 shows an example of the
貫通孔25が図4に示すような形状である場合も、この断面積が大きい領域が設けられることで、上方(表面導体層15側)から見たときに、表面導体層15側の貫通孔25端部と底面である内部導体層12側の貫通孔25端部との間が連続していない状態となっている。したがって、上方から積層方向に沿って成膜をした場合、第1給電膜16と第2給電膜17とが連続して成膜されることは防がれる。したがって、下側から給電した場合、ビア導体14を先行して製造することができ、表面導体層15の平坦性を向上させることができる。なお、貫通孔25が、ビア樽状でなく、端部と比較して中央部が小さくなる所謂ボトルネック状であった場合も、同様の効果を得ることができる。
When the through
このように、内部導体層12と表面導体層15とを接続するビア導体14を形成するために第2絶縁層13に形成される貫通孔の形状は適宜変更することができる。
Thus, the shape of the through hole formed in the second insulating
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.
例えば、第1給電膜16と第2給電膜17とを同時に成膜する場合について説明したが、第1給電膜16と第2給電膜17とを同時に成膜しない構成であってもよい。貫通孔21の全周にわたって、所定の方向から見たとき(ここでは、表面導体層15側であって積層方向に沿ってみたとき)に、表面導体層15側の貫通孔21端部と底面である内部導体層12側の貫通孔21端部との間が連続していない状態であれば、当該方向から成膜した場合には、第1給電膜と第2給電膜とを不連続に形成することができる。
For example, although the case where the first
1,2…配線基板、11…第1絶縁層、12…内部導体層、13…第2絶縁層、14…ビア導体、15…表面導体層、16…第1給電膜、17…第2給電膜、18…開口、19…通電部、21,25…貫通孔。
DESCRIPTION OF
Claims (3)
前記第1絶縁層の前記通電部上に内部導体層を形成するステップと、
前記第1絶縁層及び前記内部導体層を覆うように第2絶縁層を形成するステップと、
前記内部導体層上の前記第2絶縁層に、所定の方向から見たときに、全周にわたって、一方側の端部と他方側の端部との間の内面が連続していない貫通孔を形成するステップと、
異方性を有する成膜方法を用いて前記所定の方向から成膜を行うことで、前記貫通孔内の前記内部導体層上の第1給電膜と、前記第1給電膜とは離間する前記第2絶縁層上の第2給電膜と、を形成するステップと、
前記通電部を介して前記第1給電膜に対して給電し、電気めっきにより前記貫通孔内にビア導体を形成するステップと、
前記ビア導体を形成した後に前記通電部を介して前記ビア導体及び前記第2給電膜に対して給電し、電気めっきにより表面導体層を形成するステップと、
を有する配線基板の製造方法。 Forming a current-carrying portion with a conductive material for the first insulating layer;
Forming an internal conductor layer on the energization portion of the first insulating layer;
Forming a second insulating layer so as to cover the first insulating layer and the inner conductor layer;
A through-hole in which the inner surface between one end and the other end is not continuous over the entire circumference when viewed from a predetermined direction in the second insulating layer on the inner conductor layer. Forming step;
The first power supply film on the inner conductor layer in the through hole is separated from the first power supply film by performing film formation from the predetermined direction using a film formation method having anisotropy. Forming a second power feeding film on the second insulating layer;
Supplying power to the first power supply film through the current-carrying portion, and forming a via conductor in the through hole by electroplating;
Supplying power to the via conductor and the second power supply film through the energization part after forming the via conductor, and forming a surface conductor layer by electroplating;
A method of manufacturing a wiring board having
前記第1絶縁層の前記通電部上に積層された内部導体層と、
前記第1絶縁層及び前記内部導体層を覆うように積層された第2絶縁層と、
前記第2絶縁層上に積層された表面導体層と、
前記内部導体層上の前記第2絶縁層に、所定の方向から見たときに、全周にわたって、一方側の端部と他方側の端部との間の内面が連続していない貫通孔の内部に導体材料が充填され、前記内部導体層と前記表面導体層を電気的に接続するビア導体と、
を有する配線基板。 A first insulating layer having a current-carrying portion made of a conductive material;
An inner conductor layer laminated on the energization part of the first insulating layer;
A second insulating layer laminated to cover the first insulating layer and the inner conductor layer;
A surface conductor layer laminated on the second insulating layer;
When the second insulating layer on the inner conductor layer is viewed from a predetermined direction, the inner surface between the end on one side and the end on the other side is not continuous over the entire circumference. A via conductor filled with a conductor material, and electrically connecting the inner conductor layer and the surface conductor layer;
A wiring board having:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017006619A JP2018117040A (en) | 2017-01-18 | 2017-01-18 | Manufacturing method of wiring board and wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017006619A JP2018117040A (en) | 2017-01-18 | 2017-01-18 | Manufacturing method of wiring board and wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018117040A true JP2018117040A (en) | 2018-07-26 |
Family
ID=62984351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017006619A Pending JP2018117040A (en) | 2017-01-18 | 2017-01-18 | Manufacturing method of wiring board and wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018117040A (en) |
-
2017
- 2017-01-18 JP JP2017006619A patent/JP2018117040A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6863458B2 (en) | Laminated electronic components | |
JP5344667B2 (en) | Circuit board, manufacturing method thereof, and circuit module | |
JP5993378B2 (en) | Printed circuit board | |
JP2009147263A (en) | Wiring substrate and its manufacturing method | |
JP2018117040A (en) | Manufacturing method of wiring board and wiring board | |
KR20110050728A (en) | Metal foil with electric resistance film and method for manufacturing the metal foil | |
JP7050069B2 (en) | Printed wiring board manufacturing method and printed wiring board manufacturing equipment | |
JP6258810B2 (en) | Wiring board manufacturing method | |
JP2015012286A (en) | Printed circuit board and method of manufacturing the same | |
JP2018101784A (en) | Substrate with thin film capacitor sheet | |
JP7187821B2 (en) | Printed wiring board and manufacturing method thereof | |
JP7020129B2 (en) | Shielding plate manufacturing method for plating and printed wiring board manufacturing method | |
JP2006253574A (en) | Manufacturing method of wiring board | |
TWI842111B (en) | Multi-layer substrate and manufacturing method thereof, and electronic apparatus including the same | |
JP2014192203A (en) | Method of manufacturing wiring board | |
JP2014086714A (en) | Wiring board and method of manufacturing the same | |
US20240234290A1 (en) | Multilayer substrate, method for manufacturing same, and electronic device including multilayer substrate | |
US11076492B2 (en) | Three dimensional circuit formation | |
US9913382B2 (en) | Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap | |
TW201143557A (en) | Multi layer printed circuit board electronic structure and method for fabricating the same | |
WO2023276510A1 (en) | Flexible printed circuit board and method for manufacturing flexible printed circuit board | |
KR20230045837A (en) | Multilayer substrate and manufacturing method thereof, and electronic apparatus including the same | |
JP2012209383A (en) | Multilayer substrate and method of manufacturing the same | |
KR102472433B1 (en) | Printed circuit board | |
TWI507105B (en) | Method of manufacturing precision printed circuit board (pcb) having circuit patterns and conductive lines for connecting the circuit patterns in via-holes |