KR102472433B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR102472433B1
KR102472433B1 KR1020150052276A KR20150052276A KR102472433B1 KR 102472433 B1 KR102472433 B1 KR 102472433B1 KR 1020150052276 A KR1020150052276 A KR 1020150052276A KR 20150052276 A KR20150052276 A KR 20150052276A KR 102472433 B1 KR102472433 B1 KR 102472433B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
insulating layer
metal plating
printed circuit
plating layer
Prior art date
Application number
KR1020150052276A
Other languages
Korean (ko)
Other versions
KR20160122436A (en
Inventor
황정호
권순규
이종호
전재훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150052276A priority Critical patent/KR102472433B1/en
Publication of KR20160122436A publication Critical patent/KR20160122436A/en
Priority to KR1020220160048A priority patent/KR20220163913A/en
Application granted granted Critical
Publication of KR102472433B1 publication Critical patent/KR102472433B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 절연층; 상기 절연층의 일면 측에 형성되는 회로 패턴; 및 상기 회로 패턴의 표면 상에 형성되어, 상기 절연층의 표면과 동일 평면을 형성하는 금속 도금층;을 포함한다.The present invention relates to a printed circuit board, comprising: an insulating layer; a circuit pattern formed on one side of the insulating layer; and a metal plating layer formed on the surface of the circuit pattern and forming the same plane as the surface of the insulating layer.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed circuit board {PRINTED CIRCUIT BOARD}

본 발명의 실시예는 인쇄회로기판에 관한 것이다.Embodiments of the present invention relate to printed circuit boards.

인쇄회로기판(PCB: Printed Circuit Board)은 전기 절연 기판에 전도성 재료로 인쇄회로를 인쇄한 기판이다.A printed circuit board (PCB) is a board on which a printed circuit is printed with a conductive material on an electrical insulating board.

인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성한다.The printed circuit board is composed of a structure in which the mounting position of each element is determined and a circuit pattern connecting the elements is printed and fixed on the surface of the flat plate in order to densely mount various types of elements on a flat plate.

전자 기기 및 제품의 첨단화로 인한 기기의 소형화 및 기술집적은 꾸준히 발전하게 되었다. 이로 인한 인쇄회로기판 제조 방법도 점차 소형, 경량에 대응해야만 한다. 이러한 요구는 초기에 단면에서 양면 인쇄회로기판으로 다시 다층 인쇄회로기판, 빌드업 공법으로 다양하게 발전하고 있다.Due to the advancement of electronic devices and products, miniaturization and technology integration of devices have been steadily developed. Due to this, the manufacturing method of the printed circuit board must gradually cope with the small size and light weight. This demand is developing variously from single-sided to double-sided printed circuit boards, multi-layer printed circuit boards, and build-up methods in the early days.

최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 인쇄회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있으며, 비아홀을 형성하고 비아홀 내부에 도전성 페이스트를 충진하거나, 범프를 형성하여 인쇄회로기판의 층간을 도통 시키는 공법들이 주류를 이루고 있다.Recently, in order to realize miniaturization and multifunction of electronic components, printed circuit boards are used in a multi-layered structure capable of high-density integration. Techniques that lead to are the mainstream.

이러한 방법은 최근의 부품 소형 및 경량화에 대응할 수 있는 미세 패턴 및 설계도의 자유성 때문에 기존공법에 비해 큰 장점을 가지고 있다.This method has a great advantage over the existing method because of the freedom of fine patterns and design drawings that can respond to the recent miniaturization and weight reduction of parts.

하지만, 종래 기술에 따르면 매립 패턴의 형성시에 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 문제가 발생하는 문제점이 있었다.However, according to the prior art, there is a problem in that grooves or recessed depth gaps are generated on the surface of the printed circuit board when the buried pattern is formed.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지하고자 한다.The present invention has been made to solve the above-mentioned problems, and to form a metal plating layer on top of a circuit pattern to prevent a groove or a recessed depth gap from occurring on the surface of a printed circuit board due to a buried pattern. do.

또한, 본 발명은 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하도록 하고자 한다.In addition, the present invention is to use a dry film as a mask pattern when forming the metal plating layer for preventing the grooves or steps to enable reduction of manufacturing cost due to simplification of the manufacturing process of the fine circuit pattern. do.

전술한 문제를 해결하기 위한 본 실시예에 따른 인쇄회로기판은 절연층; 상기 절연층의 일면 측에 형성되는 회로 패턴; 및 상기 회로 패턴의 표면 상에 형성되어, 상기 절연층의 표면과 동일 평면을 형성하는 금속 도금층;을 포함한다.A printed circuit board according to the present embodiment for solving the above problems includes an insulating layer; a circuit pattern formed on one side of the insulating layer; and a metal plating layer formed on the surface of the circuit pattern and forming the same plane as the surface of the insulating layer.

본 발명의 다른 일실시예에 따르면, 상기 회로 패턴의 표면은 상기 절연층의 표면보다 낮은 홈부를 형성할 수 있다.According to another embodiment of the present invention, the surface of the circuit pattern may form a groove lower than the surface of the insulating layer.

본 발명의 다른 일실시예에 따르면, 상기 금속 도금층은 상기 홈부를 매립할 수 있다.According to another embodiment of the present invention, the metal plating layer may fill the groove.

본 발명의 다른 일실시예에 따르면, 상기 회로 패턴과 연결되는 비아(via);를 더 포함할 수 있다.According to another embodiment of the present invention, a via connected to the circuit pattern may be further included.

본 발명의 다른 일실시예에 따르면, 상기 절연층 상에 형성되는 보호층;을 더 포함할 수 있다.According to another embodiment of the present invention, a protective layer formed on the insulating layer; may further include.

본 발명의 다른 일실시예에 따르면, 상기 회로 패턴은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함할 수 있다.According to another embodiment of the present invention, the circuit pattern may include at least one of copper (Cu) and silver (Ag).

본 발명의 다른 일실시예에 따르면, 상기 금속 도금층은 알루미늄(aluminum, Al), 타이타늄(titanium, Ti), 바나듐(vanadium, V), 크로뮴(chromium, Cr), 니켈(Nickel, Ni), 구리(copper, Cu), 루테늄(Ruthenium, Ru), 텅스텐(Tungsten, W), 오스뮴(Osmium, Os), 이리듐(iridium, Ir) 및 백금(Platinum, Pt) 중에서 적어도 어느 하나의 재료를 포함할 수 있다.According to another embodiment of the present invention, the metal plating layer is made of aluminum (Al), titanium (Ti), vanadium (V), chromium (Cr), nickel (Ni), copper (copper, Cu), ruthenium (Ruthenium, Ru), tungsten (Tungsten, W), osmium (Osmium, Os), iridium (iridium, Ir), and platinum (Platinum, Pt). have.

본 발명의 다른 일실시예에 따르면, 상기 절연층의 타면 상에 돌출되는 외부 회로 패턴;을 더 포함할 수 있다. 상기 금속 도금층의 상면은 상기 절연층의 상면과 동일 평면 상에 위치하며, 노출되고, 상기 금속 도금층의 폭은 상기 홈부의 폭과 동일할 수 있다.According to another embodiment of the present invention, an external circuit pattern protruding on the other surface of the insulating layer may be further included. An upper surface of the metal plating layer may be positioned and exposed on the same plane as an upper surface of the insulating layer, and a width of the metal plating layer may be the same as a width of the groove part.

본 발명의 일실시예에 따르면 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지할 수 있다.According to one embodiment of the present invention, by forming a metal plating layer on top of the circuit pattern, it is possible to prevent a groove or a recessed depth gap from being generated on the surface of the printed circuit board due to the buried pattern.

또한, 본 발명의 일실시예에 따르면 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하다.In addition, according to one embodiment of the present invention, when forming the metal plating layer for preventing the grooves or steps, a dry film is used as a mask pattern to reduce the manufacturing cost according to the simplification of the manufacturing process of the fine circuit pattern. savings are possible

도 1 내지 도 6은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.1 to 6 are views for explaining a printed circuit board and a manufacturing method thereof according to an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of the present invention will be described in detail. However, in describing the embodiments, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, a detailed description thereof will be omitted. In addition, the size of each component in the drawings may be exaggerated for description, and does not mean a size that is actually applied.

도 1 내지 도 6은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.1 to 6 are views for explaining a printed circuit board and a manufacturing method thereof according to an embodiment of the present invention.

먼저, 도 1 내지 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.First, a method of manufacturing a printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 1 to 6 .

도 1에 도시된 바와 같이 캐리어 보드(200)의 일면과 타면에 각각 마스크 패턴(210)을 형성한다.As shown in FIG. 1 , a mask pattern 210 is formed on one surface and the other surface of the carrier board 200 , respectively.

보다 상세하게 설명하면, 상기 캐리어 보드(200)의 일면과 타면의 금속 시드층(seed layer: 201) 상에 각각 마스크 패턴(210)을 형성한다.In more detail, a mask pattern 210 is formed on metal seed layers 201 on one surface and the other surface of the carrier board 200 , respectively.

이후에는, 도 2에 도시된 바와 같이 상기 마스크 패턴(210)을 이용하여 금속 도금층(120)을 형성한다.After that, as shown in FIG. 2 , a metal plating layer 120 is formed using the mask pattern 210 .

이때, 상기 금속 도금층(120)은 알루미늄(aluminum, Al), 타이타늄(titanium, Ti), 바나듐(vanadium, V), 크로뮴(chromium, Cr), 니켈(Nickel, Ni), 구리(copper, Cu), 루테늄(Ruthenium, Ru), 텅스텐(Tungsten, W), 오스뮴(Osmium, Os), 이리듐(iridium, Ir) 및 백금(Platinum, Pt) 중에서 적어도 어느 하나의 재료를 포함하여 형성될 수 있다.At this time, the metal plating layer 120 is aluminum (Al), titanium (Ti), vanadium (V), chromium (Cr), nickel (Ni), copper (Cu) , Ruthenium (Ruthenium, Ru), tungsten (Tungsten, W), osmium (Osmium, Os), iridium (iridium, Ir), and platinum (Platinum, Pt) may be formed by including at least one material.

이후, 도 3에 도시된 바와 같이 상기와 같이 형성된 금속 도금층(120) 상에 회로 패턴(110)을 형성한다.Then, as shown in FIG. 3 , a circuit pattern 110 is formed on the metal plating layer 120 formed as described above.

보다 상세하게 설명하면, 상기 마스크 패턴(210)의 홈 상의 금속 도금층(120)의 상부에 상기 회로 패턴(110)이 채워지도록 도금을 실시한다.More specifically, plating is performed so that the upper part of the metal plating layer 120 on the groove of the mask pattern 210 is filled with the circuit pattern 110 .

한편, 상기 회로 패턴(110)은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함하도록 형성될 수 있다.Meanwhile, the circuit pattern 110 may be formed to include at least one of copper (Cu) and silver (Ag).

이후, 도 4에 도시된 바와 같이 상기 회로 패턴(110)과 연결되는 비아(via: 130)와 외부 회로 패턴(150)을 형성한 후에, 상기 캐리어 보드(200)를 분리한다.Then, as shown in FIG. 4 , after forming vias 130 connected to the circuit pattern 110 and external circuit patterns 150 , the carrier board 200 is separated.

이때, 상기 캐리어 보드(200)의 금속 시드층(seed layer: 201)은 인쇄회로기판의 절연층(100)의 표면에 남게 된다.At this time, the metal seed layer 201 of the carrier board 200 remains on the surface of the insulating layer 100 of the printed circuit board.

이후에는 도 5에 도시된 바와 같이 절연층(100)의 표면에 에칭(etching)을 실시하여 절연층(100)의 표면상의 금속 시드층(seed layer: 201)을 제거한다.Subsequently, as shown in FIG. 5 , the surface of the insulating layer 100 is etched to remove the metal seed layer 201 on the surface of the insulating layer 100 .

이후, 도 6에 도시된 바와 같이 절연층(100)의 양면에 보호층(140)을 형성하여 인쇄회로기판을 완성할 수 있다.
Thereafter, as shown in FIG. 6 , the printed circuit board may be completed by forming protective layers 140 on both sides of the insulating layer 100 .

이후부터는 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 구성을 설명하기로 한다.Hereinafter, a configuration of a printed circuit board according to an embodiment of the present invention will be described with reference to FIG. 6 .

도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 인쇄회로기판은 절연층(100), 회로 패턴(110) 및 금속 도금층(120)을 포함하며, 비아(via: 130), 외부 회로 패턴(150) 및 보호층(140)을 더 포함할 수 있다.As shown in FIG. 6, the printed circuit board according to an embodiment of the present invention includes an insulating layer 100, a circuit pattern 110, and a metal plating layer 120, and vias 130 and an external circuit A pattern 150 and a protective layer 140 may be further included.

본 발명의 일실시예에 따른 절연층(100)은 절연 재료를 이용해 형성될 수 있으며, 예를 들어 상기 절연층(100)은 프리프레그(prepreg) 재료로 형성될 수 있다.The insulating layer 100 according to an embodiment of the present invention may be formed using an insulating material, and for example, the insulating layer 100 may be formed of a prepreg material.

회로 패턴(110)은 이와 같이 구성된 절연층(100)의 일면 측에 형성된다.The circuit pattern 110 is formed on one side of the insulating layer 100 configured as described above.

또한, 금속 도금층(120)은 회로 패턴(110)의 표면 상에 형성되며, 그에 따라 상기 금속 도금층(120)의 표면은 상기 절연층(100)의 표면과 동일 평면을 형성한다. 또한, 상기 금속 도금층(120)의 두께는 상기 회로 패턴(110)의 두께보다 얇다.In addition, the metal plating layer 120 is formed on the surface of the circuit pattern 110 , and thus the surface of the metal plating layer 120 forms the same plane as the surface of the insulating layer 100 . Also, the thickness of the metal plating layer 120 is smaller than the thickness of the circuit pattern 110 .

보다 상세하게 설명하면, 상기 회로 패턴(110)의 표면은 절연층(100)의 표면보다 낮은 홈부(101)를 형성할 수 있으며, 상기 금속 도금층(120)은 상기 홈부(101)를 매립되도록 형성될 수 있다.More specifically, the surface of the circuit pattern 110 may form a groove 101 lower than the surface of the insulating layer 100, and the metal plating layer 120 is formed to fill the groove 101. It can be.

이때, 상기 금속 도금층(120)은 알루미늄(aluminum, Al), 타이타늄(titanium, Ti), 바나듐(vanadium, V), 크로뮴(chromium, Cr), 니켈(Nickel, Ni), 구리(copper, Cu), 루테늄(Ruthenium, Ru), 텅스텐(Tungsten, W), 오스뮴(Osmium, Os), 이리듐(iridium, Ir) 및 백금(Platinum, Pt) 중에서 적어도 어느 하나의 재료를 포함하여 형성될 수 있다.At this time, the metal plating layer 120 is aluminum (Al), titanium (Ti), vanadium (V), chromium (Cr), nickel (Ni), copper (Cu) , Ruthenium (Ruthenium, Ru), tungsten (Tungsten, W), osmium (Osmium, Os), iridium (iridium, Ir), and platinum (Platinum, Pt) may be formed by including at least one material.

또한, 상기 회로 패턴(110)은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함하도록 형성될 수 있다.In addition, the circuit pattern 110 may be formed to include at least one of copper (Cu) and silver (Ag).

한편, 비아(via: 130)는 상기 회로 패턴(110)과 연결될 수 있으며, 외부 회로 패턴(150)은 상기 절연층(100)의 타면 상에 돌출되어 형성될 수 있다.Meanwhile, a via 130 may be connected to the circuit pattern 110 , and an external circuit pattern 150 may be formed to protrude from the other surface of the insulating layer 100 .

또한, 보호층(140)은 절연층(100)의 일면 및 타면에 형성될 수 있다.In addition, the protective layer 140 may be formed on one surface and the other surface of the insulating layer 100 .

이상에서 설명한 바와 같이, 본 발명의 일실시예에 따르면 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지할 수 있다.As described above, according to one embodiment of the present invention, by forming a metal plating layer on top of the circuit pattern, it is possible to prevent a groove or a recessed depth gap from occurring on the surface of the printed circuit board due to the buried pattern. can

또한, 본 발명의 일실시예에 따르면 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하다.In addition, according to one embodiment of the present invention, when forming the metal plating layer for preventing the grooves or steps, a dry film is used as a mask pattern to reduce the manufacturing cost according to the simplification of the manufacturing process of the fine circuit pattern. savings are possible

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention as described above, specific embodiments have been described. However, various modifications are possible without departing from the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention and should not be defined, and should be defined by not only the claims but also those equivalent to these claims.

100: 절연층
101: 홈부
110: 회로 패턴
120: 금속 도금층
130: 비아
140: 보호층
150: 외부 회로 패턴
200: 캐리어 보드
201: 금속 시드층
210: 마스크 패턴100: insulating layer
101: groove part
110: circuit pattern
120: metal plating layer
130: via
140: protective layer
150: external circuit pattern
200: carrier board
201: metal seed layer
210: mask pattern

Claims (8)

개구부를 포함한 절연층;
상기 절연층의 개구부 내측에 배치된 제1 회로 패턴;
상기 절연층의 개구부 내측에 배치되어 상기 제1 회로 패턴과 연결되는 제2 회로 패턴;
상기 절연층의 하면 아래에 배치된 복수의 제3 회로패턴;
상기 절연층의 상면의 일부분과, 하면의 일부분에 각각 배치된 제1, 제2 보호층; 및
상기 제1 회로 패턴의 상면에 접하여 배치되는 금속 도금층;을 포함하고,
상기 제1 회로 패턴은 상기 절연층의 상면보다 아래에 매립되고,
상기 제1 회로패턴의 상면과 상기 절연층의 개구부에 의해 노출되는 측면에 의해 홈부를 형성하고,
상기 금속 도금층은 상기 절연층의 상면과 상기 제1 회로 패턴 사이에 형성되는 상기 홈부를 채우며,
상기 금속 도금층의 상면은 상기 절연층의 상면과 동일 평면 상에 위치하며, 노출되고,
상기 금속 도금층의 폭은 상기 홈부의 폭과 동일한 인쇄회로기판.an insulating layer including an opening;
a first circuit pattern disposed inside the opening of the insulating layer;
a second circuit pattern disposed inside the opening of the insulating layer and connected to the first circuit pattern;
a plurality of third circuit patterns disposed under the lower surface of the insulating layer;
first and second protective layers respectively disposed on a portion of an upper surface and a portion of a lower surface of the insulating layer; and
A metal plating layer disposed in contact with the upper surface of the first circuit pattern;
The first circuit pattern is buried below the upper surface of the insulating layer,
A groove portion is formed by an upper surface of the first circuit pattern and a side surface exposed by the opening of the insulating layer;
The metal plating layer fills the groove formed between the upper surface of the insulating layer and the first circuit pattern;
The upper surface of the metal plating layer is located on the same plane as the upper surface of the insulating layer and is exposed;
The width of the metal plating layer is the same as the width of the groove portion printed circuit board. 청구항 1에 있어서,
상기 금속 도금층은,
상기 제1 회로패턴과 동일한 수평방향의 폭을 가지는 인쇄회로기판.The method of claim 1,
The metal plating layer,
A printed circuit board having the same horizontal width as the first circuit pattern. 청구항 1에 있어서,
상기 절연층 내에 배치되고, 상기 제1 회로 패턴과 상기 제2 회로 패턴 및 제3 회로패턴을 수직으로연결하는 비아를 포함하는 인쇄회로기판.The method of claim 1,
A printed circuit board comprising a via disposed in the insulating layer and vertically connecting the first circuit pattern, the second circuit pattern, and the third circuit pattern. 청구항 1에 있어서,
상기 제3 회로패턴 중 적어도 어느 하나는 상기 제2 보호층 내에 배치되는 인쇄회로기판.The method of claim 1,
At least one of the third circuit patterns is disposed in the second protective layer. 청구항 1에 있어서,
상기 금속 도금층의 수직방향의 두께는,
상기 제1 회로패턴의 수직방향의 두께보다 얇은 인쇄회로기판.The method of claim 1,
The thickness of the metal plating layer in the vertical direction,
A printed circuit board thinner than the thickness of the first circuit pattern in the vertical direction. 삭제delete 삭제delete 삭제delete
KR1020150052276A 2015-04-14 2015-04-14 Printed circuit board KR102472433B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150052276A KR102472433B1 (en) 2015-04-14 2015-04-14 Printed circuit board
KR1020220160048A KR20220163913A (en) 2015-04-14 2022-11-25 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150052276A KR102472433B1 (en) 2015-04-14 2015-04-14 Printed circuit board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220160048A Division KR20220163913A (en) 2015-04-14 2022-11-25 Circuit board

Publications (2)

Publication Number Publication Date
KR20160122436A KR20160122436A (en) 2016-10-24
KR102472433B1 true KR102472433B1 (en) 2022-12-01

Family

ID=57256936

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150052276A KR102472433B1 (en) 2015-04-14 2015-04-14 Printed circuit board
KR1020220160048A KR20220163913A (en) 2015-04-14 2022-11-25 Circuit board

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220160048A KR20220163913A (en) 2015-04-14 2022-11-25 Circuit board

Country Status (1)

Country Link
KR (2) KR102472433B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073866A (en) 2005-09-09 2007-03-22 Dainippon Printing Co Ltd Wiring board with built-in component
JP2013102047A (en) 2011-11-08 2013-05-23 Dainippon Printing Co Ltd Component built-in wiring board and method of manufacturing the same
JP5671857B2 (en) 2010-07-12 2015-02-18 大日本印刷株式会社 Manufacturing method of wiring board with embedded parts

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108816B1 (en) * 2010-04-05 2012-01-31 삼성전기주식회사 Multilayer printed circuit substrate and method of manufacturing the same
KR20150014731A (en) * 2013-07-30 2015-02-09 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR20150030066A (en) * 2013-09-11 2015-03-19 엘지이노텍 주식회사 Printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073866A (en) 2005-09-09 2007-03-22 Dainippon Printing Co Ltd Wiring board with built-in component
JP5671857B2 (en) 2010-07-12 2015-02-18 大日本印刷株式会社 Manufacturing method of wiring board with embedded parts
JP2013102047A (en) 2011-11-08 2013-05-23 Dainippon Printing Co Ltd Component built-in wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
KR20220163913A (en) 2022-12-12
KR20160122436A (en) 2016-10-24

Similar Documents

Publication Publication Date Title
KR102333084B1 (en) Embedded printed circuit board and method of manufacturing the same
US7516545B2 (en) Method of manufacturing printed circuit board having landless via hole
JP5607710B2 (en) Printed circuit board and printed circuit board manufacturing method
US9674968B2 (en) Rigid flexible printed circuit board and method of manufacturing the same
US20090288873A1 (en) Wiring board and method of manufacturing the same
TWI478642B (en) Printed circuit board with embedded component and method for manufacturing same
US20170047230A1 (en) Fabrication method of packaging substrate
KR101966326B1 (en) Multi layer rigid-flexible printed circuit board and method of manufacturing the same
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US9786589B2 (en) Method for manufacturing package structure
KR20150102504A (en) Embedded board and method of manufacturing the same
KR102356809B1 (en) Printed circuit board and method of manufacturing the same
KR20160080526A (en) Printed circuit board and method of manufacturing the same
KR20130141927A (en) Printed circuit board and method of manufacturing for printed circuit board
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
JP2005311289A (en) Circuit connecting structure and manufacturing method of the same
KR102472433B1 (en) Printed circuit board
TWI580331B (en) Multilayer circuit board with cavity and manufacturing method thereof
JP2013115110A (en) Printed wiring board of step structure
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
US9420690B2 (en) Connector
KR102426111B1 (en) Embedded printed circuit board
KR20170087765A (en) Printed circuit board
KR100894180B1 (en) Manufacturing method of printed circuit board
KR102354519B1 (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)